lib/Target/PowerPC/PPCInstr64Bit.td

   1 //===- PPCInstr64Bit.td - The PowerPC 64-bit Support -------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Chris Lattner and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the PowerPC 64-bit instructions.  These patterns are used
  11 // both when in ppc64 mode and when in "use 64-bit extensions in 32-bit" mode.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 //===----------------------------------------------------------------------===//
  16 // 64-bit operands.
  17 //
  18 def s16imm64 : Operand<i64> {
  19   let PrintMethod = "printS16ImmOperand";
  20 }
  21 def u16imm64 : Operand<i64> {
  22   let PrintMethod = "printU16ImmOperand";
  23 }
  24 def symbolHi64 : Operand<i64> {
  25   let PrintMethod = "printSymbolHi";
  26 }
  27 def symbolLo64 : Operand<i64> {
  28   let PrintMethod = "printSymbolLo";
  29 }
  30
  31 //===----------------------------------------------------------------------===//
  32 // 64-bit transformation functions.
  33 //
  34
  35 def SHL64 : SDNodeXForm<imm, [{
  36   // Transformation function: 63 - imm
  37   return getI32Imm(63 - N->getValue());
  38 }]>;
  39
  40 def SRL64 : SDNodeXForm<imm, [{
  41   // Transformation function: 64 - imm
  42   return N->getValue() ? getI32Imm(64 - N->getValue()) : getI32Imm(0);
  43 }]>;
  44
  45 def HI32_48 : SDNodeXForm<imm, [{
  46   // Transformation function: shift the immediate value down into the low bits.
  47   return getI32Imm((unsigned short)(N->getValue() >> 32));
  48 }]>;
  49
  50 def HI48_64 : SDNodeXForm<imm, [{
  51   // Transformation function: shift the immediate value down into the low bits.
  52   return getI32Imm((unsigned short)(N->getValue() >> 48));
  53 }]>;
  54
  55
  56 //===----------------------------------------------------------------------===//
  57 // Pseudo instructions.
  58 //
  59
  60 def IMPLICIT_DEF_G8RC : Pseudo<(ops G8RC:$rD), "; IMPLICIT_DEF_G8RC $rD",
  61                               [(set G8RC:$rD, (undef))]>;
  62
  63
  64 //===----------------------------------------------------------------------===//
  65 // Calls.
  66 //
  67
  68 let Defs = [LR8] in
  69   def MovePCtoLR8 : Pseudo<(ops piclabel:$label), "bl $label", []>,
  70                     PPC970_Unit_BRU;
  71
  72 // Macho ABI Calls.
  73 let isCall = 1, noResults = 1, PPC970_Unit = 7,
  74   // All calls clobber the PPC64 non-callee saved registers.
  75   Defs = [X0,X2,X3,X4,X5,X6,X7,X8,X9,X10,X11,X12,
  76           F0,F1,F2,F3,F4,F5,F6,F7,F8,F9,F10,F11,F12,F13,
  77           V0,V1,V2,V3,V4,V5,V6,V7,V8,V9,V10,V11,V12,V13,V14,V15,V16,V17,V18,V19,
  78           LR8,CTR8,
  79           CR0,CR1,CR5,CR6,CR7] in {
  80   // Convenient aliases for call instructions
  81   def BL8_Macho  : IForm<18, 0, 1,
  82                          (ops calltarget:$func, variable_ops),
  83                          "bl $func", BrB, []>;  // See Pat patterns below.
  84
  85   def BLA8_Macho : IForm<18, 1, 1,
  86                          (ops aaddr:$func, variable_ops),
  87                          "bla $func", BrB, [(PPCcall_Macho (i64 imm:$func))]>;
  88 }
  89
  90 // ELF ABI Calls.
  91 let isCall = 1, noResults = 1, PPC970_Unit = 7,
  92   // All calls clobber the PPC64 non-callee saved registers.
  93   Defs = [X0,X2,X3,X4,X5,X6,X7,X8,X9,X10,X11,X12,
  94           F0,F1,F2,F3,F4,F5,F6,F7,F8,F9,F10,
  95           V0,V1,V2,V3,V4,V5,V6,V7,V8,V9,V10,V11,V12,V13,V14,V15,V16,V17,V18,V19,
  96           LR8,CTR8,
  97           CR0,CR1,CR5,CR6,CR7] in {
  98   // Convenient aliases for call instructions
  99   def BL8_ELF  : IForm<18, 0, 1,
 100                        (ops calltarget:$func, variable_ops),
 101                        "bl $func", BrB, []>;  // See Pat patterns below.
 102
 103   def BLA8_ELF : IForm<18, 1, 1,
 104                        (ops aaddr:$func, variable_ops),
 105                        "bla $func", BrB, [(PPCcall_ELF (i64 imm:$func))]>;
 106 }
 107
 108
 109 // Calls
 110 def : Pat<(PPCcall_Macho (i64 tglobaladdr:$dst)),
 111           (BL8_Macho tglobaladdr:$dst)>;
 112 def : Pat<(PPCcall_Macho (i64 texternalsym:$dst)),
 113           (BL8_Macho texternalsym:$dst)>;
 114
 115 def : Pat<(PPCcall_ELF (i64 tglobaladdr:$dst)),
 116           (BL8_ELF tglobaladdr:$dst)>;
 117 def : Pat<(PPCcall_ELF (i64 texternalsym:$dst)),
 118           (BL8_ELF texternalsym:$dst)>;
 119
 120 //===----------------------------------------------------------------------===//
 121 // 64-bit SPR manipulation instrs.
 122
 123 def MFCTR8 : XFXForm_1_ext<31, 339, 9, (ops G8RC:$rT), "mfctr $rT", SprMFSPR>,
 124              PPC970_DGroup_First, PPC970_Unit_FXU;
 125 let Pattern = [(PPCmtctr G8RC:$rS)] in {
 126 def MTCTR8 : XFXForm_7_ext<31, 467, 9, (ops G8RC:$rS), "mtctr $rS", SprMTSPR>,
 127              PPC970_DGroup_First, PPC970_Unit_FXU;
 128 }
 129
 130 def DYNALLOC8 : Pseudo<(ops G8RC:$result, G8RC:$negsize, memri:$fpsi),
 131                        "${:comment} DYNALLOC8 $result, $negsize, $fpsi",
 132                        [(set G8RC:$result,
 133                              (PPCdynalloc G8RC:$negsize, iaddr:$fpsi))]>,
 134                         Imp<[X1],[X1]>;
 135
 136 def MTLR8  : XFXForm_7_ext<31, 467, 8, (ops G8RC:$rS), "mtlr $rS", SprMTSPR>,
 137              PPC970_DGroup_First, PPC970_Unit_FXU;
 138 def MFLR8  : XFXForm_1_ext<31, 339, 8, (ops G8RC:$rT), "mflr $rT", SprMFSPR>,
 139              PPC970_DGroup_First, PPC970_Unit_FXU;
 140
 141
 142 //===----------------------------------------------------------------------===//
 143 // Fixed point instructions.
 144 //
 145
 146 let PPC970_Unit = 1 in {  // FXU Operations.
 147
 148 // Copies, extends, truncates.
 149 def OR4To8  : XForm_6<31, 444, (ops G8RC:$rA, GPRC:$rS, GPRC:$rB),
 150                    "or $rA, $rS, $rB", IntGeneral,
 151                    []>;
 152 def OR8To4  : XForm_6<31, 444, (ops GPRC:$rA, G8RC:$rS, G8RC:$rB),
 153                    "or $rA, $rS, $rB", IntGeneral,
 154                    []>;
 155
 156 def LI8  : DForm_2_r0<14, (ops G8RC:$rD, symbolLo64:$imm),
 157                       "li $rD, $imm", IntGeneral,
 158                       [(set G8RC:$rD, immSExt16:$imm)]>;
 159 def LIS8 : DForm_2_r0<15, (ops G8RC:$rD, symbolHi64:$imm),
 160                       "lis $rD, $imm", IntGeneral,
 161                       [(set G8RC:$rD, imm16ShiftedSExt:$imm)]>;
 162
 163 // Logical ops.
 164 def NAND8: XForm_6<31, 476, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 165                    "nand $rA, $rS, $rB", IntGeneral,
 166                    [(set G8RC:$rA, (not (and G8RC:$rS, G8RC:$rB)))]>;
 167 def AND8 : XForm_6<31,  28, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 168                    "and $rA, $rS, $rB", IntGeneral,
 169                    [(set G8RC:$rA, (and G8RC:$rS, G8RC:$rB))]>;
 170 def ANDC8: XForm_6<31,  60, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 171                    "andc $rA, $rS, $rB", IntGeneral,
 172                    [(set G8RC:$rA, (and G8RC:$rS, (not G8RC:$rB)))]>;
 173 def OR8  : XForm_6<31, 444, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 174                    "or $rA, $rS, $rB", IntGeneral,
 175                    [(set G8RC:$rA, (or G8RC:$rS, G8RC:$rB))]>;
 176 def NOR8 : XForm_6<31, 124, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 177                    "nor $rA, $rS, $rB", IntGeneral,
 178                    [(set G8RC:$rA, (not (or G8RC:$rS, G8RC:$rB)))]>;
 179 def ORC8 : XForm_6<31, 412, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 180                    "orc $rA, $rS, $rB", IntGeneral,
 181                    [(set G8RC:$rA, (or G8RC:$rS, (not G8RC:$rB)))]>;
 182 def EQV8 : XForm_6<31, 284, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 183                    "eqv $rA, $rS, $rB", IntGeneral,
 184                    [(set G8RC:$rA, (not (xor G8RC:$rS, G8RC:$rB)))]>;
 185 def XOR8 : XForm_6<31, 316, (ops G8RC:$rA, G8RC:$rS, G8RC:$rB),
 186                    "xor $rA, $rS, $rB", IntGeneral,
 187                    [(set G8RC:$rA, (xor G8RC:$rS, G8RC:$rB))]>;
 188
 189 // Logical ops with immediate.
 190 def ANDIo8  : DForm_4<28, (ops G8RC:$dst, G8RC:$src1, u16imm:$src2),
 191                       "andi. $dst, $src1, $src2", IntGeneral,
 192                       [(set G8RC:$dst, (and G8RC:$src1, immZExt16:$src2))]>,
 193                       isDOT;
 194 def ANDISo8 : DForm_4<29, (ops G8RC:$dst, G8RC:$src1, u16imm:$src2),
 195                      "andis. $dst, $src1, $src2", IntGeneral,
 196                     [(set G8RC:$dst, (and G8RC:$src1,imm16ShiftedZExt:$src2))]>,
 197                      isDOT;
 198 def ORI8    : DForm_4<24, (ops G8RC:$dst, G8RC:$src1, u16imm:$src2),
 199                       "ori $dst, $src1, $src2", IntGeneral,
 200                       [(set G8RC:$dst, (or G8RC:$src1, immZExt16:$src2))]>;
 201 def ORIS8   : DForm_4<25, (ops G8RC:$dst, G8RC:$src1, u16imm:$src2),
 202                       "oris $dst, $src1, $src2", IntGeneral,
 203                     [(set G8RC:$dst, (or G8RC:$src1, imm16ShiftedZExt:$src2))]>;
 204 def XORI8   : DForm_4<26, (ops G8RC:$dst, G8RC:$src1, u16imm:$src2),
 205                       "xori $dst, $src1, $src2", IntGeneral,
 206                       [(set G8RC:$dst, (xor G8RC:$src1, immZExt16:$src2))]>;
 207 def XORIS8  : DForm_4<27, (ops G8RC:$dst, G8RC:$src1, u16imm:$src2),
 208                       "xoris $dst, $src1, $src2", IntGeneral,
 209                    [(set G8RC:$dst, (xor G8RC:$src1, imm16ShiftedZExt:$src2))]>;
 210
 211 def ADD8  : XOForm_1<31, 266, 0, (ops G8RC:$rT, G8RC:$rA, G8RC:$rB),
 212                      "add $rT, $rA, $rB", IntGeneral,
 213                      [(set G8RC:$rT, (add G8RC:$rA, G8RC:$rB))]>;
 214 def ADDI8  : DForm_2<14, (ops G8RC:$rD, G8RC:$rA, s16imm64:$imm),
 215                      "addi $rD, $rA, $imm", IntGeneral,
 216                      [(set G8RC:$rD, (add G8RC:$rA, immSExt16:$imm))]>;
 217 def ADDIS8 : DForm_2<15, (ops G8RC:$rD, G8RC:$rA, symbolHi64:$imm),
 218                      "addis $rD, $rA, $imm", IntGeneral,
 219                      [(set G8RC:$rD, (add G8RC:$rA, imm16ShiftedSExt:$imm))]>;
 220
 221 def SUBFIC8: DForm_2< 8, (ops G8RC:$rD, G8RC:$rA, s16imm64:$imm),
 222                      "subfic $rD, $rA, $imm", IntGeneral,
 223                      [(set G8RC:$rD, (subc immSExt16:$imm, G8RC:$rA))]>;
 224 def SUBF8 : XOForm_1<31, 40, 0, (ops G8RC:$rT, G8RC:$rA, G8RC:$rB),
 225                      "subf $rT, $rA, $rB", IntGeneral,
 226                      [(set G8RC:$rT, (sub G8RC:$rB, G8RC:$rA))]>;
 227
 228
 229 def MULHD : XOForm_1<31, 73, 0, (ops G8RC:$rT, G8RC:$rA, G8RC:$rB),
 230                      "mulhd $rT, $rA, $rB", IntMulHW,
 231                      [(set G8RC:$rT, (mulhs G8RC:$rA, G8RC:$rB))]>;
 232 def MULHDU : XOForm_1<31, 9, 0, (ops G8RC:$rT, G8RC:$rA, G8RC:$rB),
 233                      "mulhdu $rT, $rA, $rB", IntMulHWU,
 234                      [(set G8RC:$rT, (mulhu G8RC:$rA, G8RC:$rB))]>;
 235
 236 def CMPD   : XForm_16_ext<31, 0, (ops CRRC:$crD, G8RC:$rA, G8RC:$rB),
 237                           "cmpd $crD, $rA, $rB", IntCompare>, isPPC64;
 238 def CMPLD  : XForm_16_ext<31, 32, (ops CRRC:$crD, G8RC:$rA, G8RC:$rB),
 239                           "cmpld $crD, $rA, $rB", IntCompare>, isPPC64;
 240 def CMPDI  : DForm_5_ext<11, (ops CRRC:$crD, G8RC:$rA, s16imm:$imm),
 241                          "cmpdi $crD, $rA, $imm", IntCompare>, isPPC64;
 242 def CMPLDI : DForm_6_ext<10, (ops CRRC:$dst, G8RC:$src1, u16imm:$src2),
 243                          "cmpldi $dst, $src1, $src2", IntCompare>, isPPC64;
 244
 245 def SLD  : XForm_6<31,  27, (ops G8RC:$rA, G8RC:$rS, GPRC:$rB),
 246                    "sld $rA, $rS, $rB", IntRotateD,
 247                    [(set G8RC:$rA, (shl G8RC:$rS, GPRC:$rB))]>, isPPC64;
 248 def SRD  : XForm_6<31, 539, (ops G8RC:$rA, G8RC:$rS, GPRC:$rB),
 249                    "srd $rA, $rS, $rB", IntRotateD,
 250                    [(set G8RC:$rA, (srl G8RC:$rS, GPRC:$rB))]>, isPPC64;
 251 def SRAD : XForm_6<31, 794, (ops G8RC:$rA, G8RC:$rS, GPRC:$rB),
 252                    "srad $rA, $rS, $rB", IntRotateD,
 253                    [(set G8RC:$rA, (sra G8RC:$rS, GPRC:$rB))]>, isPPC64;
 254
 255 def EXTSB8 : XForm_11<31, 954, (ops G8RC:$rA, G8RC:$rS),
 256                       "extsb $rA, $rS", IntGeneral,
 257                       [(set G8RC:$rA, (sext_inreg G8RC:$rS, i8))]>;
 258 def EXTSH8 : XForm_11<31, 922, (ops G8RC:$rA, G8RC:$rS),
 259                       "extsh $rA, $rS", IntGeneral,
 260                       [(set G8RC:$rA, (sext_inreg G8RC:$rS, i16))]>;
 261
 262 def EXTSW  : XForm_11<31, 986, (ops G8RC:$rA, G8RC:$rS),
 263                       "extsw $rA, $rS", IntGeneral,
 264                       [(set G8RC:$rA, (sext_inreg G8RC:$rS, i32))]>, isPPC64;
 265 /// EXTSW_32 - Just like EXTSW, but works on '32-bit' registers.
 266 def EXTSW_32 : XForm_11<31, 986, (ops GPRC:$rA, GPRC:$rS),
 267                       "extsw $rA, $rS", IntGeneral,
 268                       [(set GPRC:$rA, (PPCextsw_32 GPRC:$rS))]>, isPPC64;
 269 def EXTSW_32_64 : XForm_11<31, 986, (ops G8RC:$rA, GPRC:$rS),
 270                       "extsw $rA, $rS", IntGeneral,
 271                       [(set G8RC:$rA, (sext GPRC:$rS))]>, isPPC64;
 272
 273 def SRADI  : XSForm_1<31, 413, (ops G8RC:$rA, G8RC:$rS, u6imm:$SH),
 274                       "sradi $rA, $rS, $SH", IntRotateD,
 275                       [(set G8RC:$rA, (sra G8RC:$rS, (i32 imm:$SH)))]>, isPPC64;
 276 def CNTLZD : XForm_11<31, 58, (ops G8RC:$rA, G8RC:$rS),
 277                       "cntlzd $rA, $rS", IntGeneral,
 278                       [(set G8RC:$rA, (ctlz G8RC:$rS))]>;
 279
 280 def DIVD  : XOForm_1<31, 489, 0, (ops G8RC:$rT, G8RC:$rA, G8RC:$rB),
 281                      "divd $rT, $rA, $rB", IntDivD,
 282                      [(set G8RC:$rT, (sdiv G8RC:$rA, G8RC:$rB))]>, isPPC64,
 283                      PPC970_DGroup_First, PPC970_DGroup_Cracked;
 284 def DIVDU : XOForm_1<31, 457, 0, (ops G8RC:$rT, G8RC:$rA, G8RC:$rB),
 285                      "divdu $rT, $rA, $rB", IntDivD,
 286                      [(set G8RC:$rT, (udiv G8RC:$rA, G8RC:$rB))]>, isPPC64,
 287                      PPC970_DGroup_First, PPC970_DGroup_Cracked;
 288 def MULLD : XOForm_1<31, 233, 0, (ops G8RC:$rT, G8RC:$rA, G8RC:$rB),
 289                      "mulld $rT, $rA, $rB", IntMulHD,
 290                      [(set G8RC:$rT, (mul G8RC:$rA, G8RC:$rB))]>, isPPC64;
 291
 292
 293 let isCommutable = 1 in {
 294 def RLDIMI : MDForm_1<30, 3,
 295                       (ops G8RC:$rA, G8RC:$rSi, G8RC:$rS, u6imm:$SH, u6imm:$MB),
 296                       "rldimi $rA, $rS, $SH, $MB", IntRotateD,
 297                       []>, isPPC64, RegConstraint<"$rSi = $rA">,
 298                       NoEncode<"$rSi">;
 299 }
 300
 301 // Rotate instructions.
 302 def RLDICL : MDForm_1<30, 0,
 303                       (ops G8RC:$rA, G8RC:$rS, u6imm:$SH, u6imm:$MB),
 304                       "rldicl $rA, $rS, $SH, $MB", IntRotateD,
 305                       []>, isPPC64;
 306 def RLDICR : MDForm_1<30, 1,
 307                       (ops G8RC:$rA, G8RC:$rS, u6imm:$SH, u6imm:$ME),
 308                       "rldicr $rA, $rS, $SH, $ME", IntRotateD,
 309                       []>, isPPC64;
 310 }  // End FXU Operations.
 311
 312
 313 //===----------------------------------------------------------------------===//
 314 // Load/Store instructions.
 315 //
 316
 317
 318 // Sign extending loads.
 319 let isLoad = 1, PPC970_Unit = 2 in {
 320 def LHA8: DForm_1<42, (ops G8RC:$rD, memri:$src),
 321                   "lha $rD, $src", LdStLHA,
 322                   [(set G8RC:$rD, (sextloadi16 iaddr:$src))]>,
 323                   PPC970_DGroup_Cracked;
 324 def LWA  : DSForm_1<58, 2, (ops G8RC:$rD, memrix:$src),
 325                     "lwa $rD, $src", LdStLWA,
 326                     [(set G8RC:$rD, (sextloadi32 ixaddr:$src))]>, isPPC64,
 327                     PPC970_DGroup_Cracked;
 328 def LHAX8: XForm_1<31, 343, (ops G8RC:$rD, memrr:$src),
 329                    "lhax $rD, $src", LdStLHA,
 330                    [(set G8RC:$rD, (sextloadi16 xaddr:$src))]>,
 331                    PPC970_DGroup_Cracked;
 332 def LWAX : XForm_1<31, 341, (ops G8RC:$rD, memrr:$src),
 333                    "lwax $rD, $src", LdStLHA,
 334                    [(set G8RC:$rD, (sextloadi32 xaddr:$src))]>, isPPC64,
 335                    PPC970_DGroup_Cracked;
 336
 337 // Update forms.
 338 def LHAU8 : DForm_1<43, (ops G8RC:$rD, ptr_rc:$ea_result, symbolLo:$disp,
 339                             ptr_rc:$rA),
 340                     "lhau $rD, $disp($rA)", LdStGeneral,
 341                     []>, RegConstraint<"$rA = $ea_result">,
 342                     NoEncode<"$ea_result">;
 343 // NO LWAU!
 344
 345 }
 346
 347 // Zero extending loads.
 348 let isLoad = 1, PPC970_Unit = 2 in {
 349 def LBZ8 : DForm_1<34, (ops G8RC:$rD, memri:$src),
 350                   "lbz $rD, $src", LdStGeneral,
 351                   [(set G8RC:$rD, (zextloadi8 iaddr:$src))]>;
 352 def LHZ8 : DForm_1<40, (ops G8RC:$rD, memri:$src),
 353                   "lhz $rD, $src", LdStGeneral,
 354                   [(set G8RC:$rD, (zextloadi16 iaddr:$src))]>;
 355 def LWZ8 : DForm_1<32, (ops G8RC:$rD, memri:$src),
 356                   "lwz $rD, $src", LdStGeneral,
 357                   [(set G8RC:$rD, (zextloadi32 iaddr:$src))]>, isPPC64;
 358
 359 def LBZX8 : XForm_1<31,  87, (ops G8RC:$rD, memrr:$src),
 360                    "lbzx $rD, $src", LdStGeneral,
 361                    [(set G8RC:$rD, (zextloadi8 xaddr:$src))]>;
 362 def LHZX8 : XForm_1<31, 279, (ops G8RC:$rD, memrr:$src),
 363                    "lhzx $rD, $src", LdStGeneral,
 364                    [(set G8RC:$rD, (zextloadi16 xaddr:$src))]>;
 365 def LWZX8 : XForm_1<31,  23, (ops G8RC:$rD, memrr:$src),
 366                    "lwzx $rD, $src", LdStGeneral,
 367                    [(set G8RC:$rD, (zextloadi32 xaddr:$src))]>;
 368
 369
 370 // Update forms.
 371 def LBZU8 : DForm_1<35, (ops G8RC:$rD, ptr_rc:$ea_result, memri:$addr),
 372                     "lbzu $rD, $addr", LdStGeneral,
 373                     []>, RegConstraint<"$addr.reg = $ea_result">,
 374                     NoEncode<"$ea_result">;
 375 def LHZU8 : DForm_1<41, (ops G8RC:$rD, ptr_rc:$ea_result, memri:$addr),
 376                     "lhzu $rD, $addr", LdStGeneral,
 377                     []>, RegConstraint<"$addr.reg = $ea_result">,
 378                     NoEncode<"$ea_result">;
 379 def LWZU8 : DForm_1<33, (ops G8RC:$rD, ptr_rc:$ea_result, memri:$addr),
 380                     "lwzu $rD, $addr", LdStGeneral,
 381                     []>, RegConstraint<"$addr.reg = $ea_result">,
 382                     NoEncode<"$ea_result">;
 383 }
 384
 385
 386 // Full 8-byte loads.
 387 let isLoad = 1, PPC970_Unit = 2 in {
 388 def LD   : DSForm_1<58, 0, (ops G8RC:$rD, memrix:$src),
 389                     "ld $rD, $src", LdStLD,
 390                     [(set G8RC:$rD, (load ixaddr:$src))]>, isPPC64;
 391 def LDX  : XForm_1<31,  21, (ops G8RC:$rD, memrr:$src),
 392                    "ldx $rD, $src", LdStLD,
 393                    [(set G8RC:$rD, (load xaddr:$src))]>, isPPC64;
 394
 395 def LDU  : DSForm_1<58, 1, (ops G8RC:$rD, ptr_rc:$ea_result, memrix:$addr),
 396                     "ldu $rD, $addr", LdStLD,
 397                     []>, RegConstraint<"$addr.reg = $ea_result">, isPPC64,
 398                     NoEncode<"$ea_result">;
 399
 400 }
 401
 402 let isStore = 1, noResults = 1, PPC970_Unit = 2 in {
 403 // Truncating stores.
 404 def STB8 : DForm_1<38, (ops G8RC:$rS, memri:$src),
 405                    "stb $rS, $src", LdStGeneral,
 406                    [(truncstorei8 G8RC:$rS, iaddr:$src)]>;
 407 def STH8 : DForm_1<44, (ops G8RC:$rS, memri:$src),
 408                    "sth $rS, $src", LdStGeneral,
 409                    [(truncstorei16 G8RC:$rS, iaddr:$src)]>;
 410 def STW8 : DForm_1<36, (ops G8RC:$rS, memri:$src),
 411                    "stw $rS, $src", LdStGeneral,
 412                    [(truncstorei32 G8RC:$rS, iaddr:$src)]>;
 413 def STBX8 : XForm_8<31, 215, (ops G8RC:$rS, memrr:$dst),
 414                    "stbx $rS, $dst", LdStGeneral,
 415                    [(truncstorei8 G8RC:$rS, xaddr:$dst)]>,
 416                    PPC970_DGroup_Cracked;
 417 def STHX8 : XForm_8<31, 407, (ops G8RC:$rS, memrr:$dst),
 418                    "sthx $rS, $dst", LdStGeneral,
 419                    [(truncstorei16 G8RC:$rS, xaddr:$dst)]>,
 420                    PPC970_DGroup_Cracked;
 421 def STWX8 : XForm_8<31, 151, (ops G8RC:$rS, memrr:$dst),
 422                    "stwx $rS, $dst", LdStGeneral,
 423                    [(truncstorei32 G8RC:$rS, xaddr:$dst)]>,
 424                    PPC970_DGroup_Cracked;
 425 // Normal 8-byte stores.
 426 def STD  : DSForm_1<62, 0, (ops G8RC:$rS, memrix:$dst),
 427                     "std $rS, $dst", LdStSTD,
 428                     [(store G8RC:$rS, ixaddr:$dst)]>, isPPC64;
 429 def STDX  : XForm_8<31, 149, (ops G8RC:$rS, memrr:$dst),
 430                    "stdx $rS, $dst", LdStSTD,
 431                    [(store G8RC:$rS, xaddr:$dst)]>, isPPC64,
 432                    PPC970_DGroup_Cracked;
 433 }
 434
 435 let isStore = 1, PPC970_Unit = 2 in {
 436
 437 def STBU8 : DForm_1<38, (ops ptr_rc:$ea_res, G8RC:$rS,
 438                              symbolLo:$ptroff, ptr_rc:$ptrreg),
 439                     "stbu $rS, $ptroff($ptrreg)", LdStGeneral,
 440                     [(set ptr_rc:$ea_res,
 441                           (pre_truncsti8 G8RC:$rS, ptr_rc:$ptrreg,
 442                                          iaddroff:$ptroff))]>,
 443                     RegConstraint<"$ptrreg = $ea_res">, NoEncode<"$ea_res">;
 444 def STHU8 : DForm_1<45, (ops ptr_rc:$ea_res, G8RC:$rS,
 445                              symbolLo:$ptroff, ptr_rc:$ptrreg),
 446                     "sthu $rS, $ptroff($ptrreg)", LdStGeneral,
 447                     [(set ptr_rc:$ea_res,
 448                         (pre_truncsti16 G8RC:$rS, ptr_rc:$ptrreg,
 449                                         iaddroff:$ptroff))]>,
 450                     RegConstraint<"$ptrreg = $ea_res">, NoEncode<"$ea_res">;
 451 def STWU8 : DForm_1<37, (ops ptr_rc:$ea_res, G8RC:$rS,
 452                              symbolLo:$ptroff, ptr_rc:$ptrreg),
 453                     "stwu $rS, $ptroff($ptrreg)", LdStGeneral,
 454                     [(set ptr_rc:$ea_res, (pre_store G8RC:$rS, ptr_rc:$ptrreg,
 455                                                      iaddroff:$ptroff))]>,
 456                     RegConstraint<"$ptrreg = $ea_res">, NoEncode<"$ea_res">;
 457
 458
 459 def STDU : DSForm_1<62, 1, (ops ptr_rc:$ea_res, G8RC:$rS,
 460                                 s16immX4:$ptroff, ptr_rc:$ptrreg),
 461                     "stdu $rS, $ptroff($ptrreg)", LdStSTD,
 462                     [(set ptr_rc:$ea_res, (pre_store G8RC:$rS, ptr_rc:$ptrreg,
 463                                                      iaddroff:$ptroff))]>,
 464                     RegConstraint<"$ptrreg = $ea_res">, NoEncode<"$ea_res">,
 465                     isPPC64;
 466
 467 }
 468
 469 let isStore = 1, noResults = 1, PPC970_Unit = 2 in {
 470
 471 def STDUX : XForm_8<31, 181, (ops G8RC:$rS, memrr:$dst),
 472                    "stdux $rS, $dst", LdStSTD,
 473                    []>, isPPC64;
 474
 475
 476 // STD_32/STDX_32 - Just like STD/STDX, but uses a '32-bit' input register.
 477 def STD_32  : DSForm_1<62, 0, (ops GPRC:$rT, memrix:$dst),
 478                        "std $rT, $dst", LdStSTD,
 479                        [(PPCstd_32  GPRC:$rT, ixaddr:$dst)]>, isPPC64;
 480 def STDX_32  : XForm_8<31, 149, (ops GPRC:$rT, memrr:$dst),
 481                        "stdx $rT, $dst", LdStSTD,
 482                        [(PPCstd_32  GPRC:$rT, xaddr:$dst)]>, isPPC64,
 483                        PPC970_DGroup_Cracked;
 484 }
 485
 486
 487
 488 //===----------------------------------------------------------------------===//
 489 // Floating point instructions.
 490 //
 491
 492
 493 let PPC970_Unit = 3 in {  // FPU Operations.
 494 def FCFID  : XForm_26<63, 846, (ops F8RC:$frD, F8RC:$frB),
 495                       "fcfid $frD, $frB", FPGeneral,
 496                       [(set F8RC:$frD, (PPCfcfid F8RC:$frB))]>, isPPC64;
 497 def FCTIDZ : XForm_26<63, 815, (ops F8RC:$frD, F8RC:$frB),
 498                       "fctidz $frD, $frB", FPGeneral,
 499                       [(set F8RC:$frD, (PPCfctidz F8RC:$frB))]>, isPPC64;
 500 }
 501
 502
 503 //===----------------------------------------------------------------------===//
 504 // Instruction Patterns
 505 //
 506
 507 // Extensions and truncates to/from 32-bit regs.
 508 def : Pat<(i64 (zext GPRC:$in)),
 509           (RLDICL (OR4To8 GPRC:$in, GPRC:$in), 0, 32)>;
 510 def : Pat<(i64 (anyext GPRC:$in)),
 511           (OR4To8 GPRC:$in, GPRC:$in)>;
 512 def : Pat<(i32 (trunc G8RC:$in)),
 513           (OR8To4 G8RC:$in, G8RC:$in)>;
 514
 515 // Extending loads with i64 targets.
 516 def : Pat<(zextloadi1 iaddr:$src),
 517           (LBZ8 iaddr:$src)>;
 518 def : Pat<(zextloadi1 xaddr:$src),
 519           (LBZX8 xaddr:$src)>;
 520 def : Pat<(extloadi1 iaddr:$src),
 521           (LBZ8 iaddr:$src)>;
 522 def : Pat<(extloadi1 xaddr:$src),
 523           (LBZX8 xaddr:$src)>;
 524 def : Pat<(extloadi8 iaddr:$src),
 525           (LBZ8 iaddr:$src)>;
 526 def : Pat<(extloadi8 xaddr:$src),
 527           (LBZX8 xaddr:$src)>;
 528 def : Pat<(extloadi16 iaddr:$src),
 529           (LHZ8 iaddr:$src)>;
 530 def : Pat<(extloadi16 xaddr:$src),
 531           (LHZX8 xaddr:$src)>;
 532 def : Pat<(extloadi32 iaddr:$src),
 533           (LWZ8 iaddr:$src)>;
 534 def : Pat<(extloadi32 xaddr:$src),
 535           (LWZX8 xaddr:$src)>;
 536
 537 // SHL/SRL
 538 def : Pat<(shl G8RC:$in, (i32 imm:$imm)),
 539           (RLDICR G8RC:$in, imm:$imm, (SHL64 imm:$imm))>;
 540 def : Pat<(srl G8RC:$in, (i32 imm:$imm)),
 541           (RLDICL G8RC:$in, (SRL64 imm:$imm), imm:$imm)>;
 542
 543 // Hi and Lo for Darwin Global Addresses.
 544 def : Pat<(PPChi tglobaladdr:$in, 0), (LIS8 tglobaladdr:$in)>;
 545 def : Pat<(PPClo tglobaladdr:$in, 0), (LI8  tglobaladdr:$in)>;
 546 def : Pat<(PPChi tconstpool:$in , 0), (LIS8 tconstpool:$in)>;
 547 def : Pat<(PPClo tconstpool:$in , 0), (LI8  tconstpool:$in)>;
 548 def : Pat<(PPChi tjumptable:$in , 0), (LIS8 tjumptable:$in)>;
 549 def : Pat<(PPClo tjumptable:$in , 0), (LI8  tjumptable:$in)>;
 550 def : Pat<(add G8RC:$in, (PPChi tglobaladdr:$g, 0)),
 551           (ADDIS8 G8RC:$in, tglobaladdr:$g)>;
 552 def : Pat<(add G8RC:$in, (PPChi tconstpool:$g, 0)),
 553           (ADDIS8 G8RC:$in, tconstpool:$g)>;
 554 def : Pat<(add G8RC:$in, (PPChi tjumptable:$g, 0)),
 555           (ADDIS8 G8RC:$in, tjumptable:$g)>;