lib/Target/PowerPC/PPCISelLowering.h

   1 //===-- PPCISelLowering.h - PPC32 DAG Lowering Interface --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Chris Lattner and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that PPC uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef LLVM_TARGET_POWERPC_PPC32ISELLOWERING_H
  16 #define LLVM_TARGET_POWERPC_PPC32ISELLOWERING_H
  17
  18 #include "llvm/Target/TargetLowering.h"
  19 #include "llvm/CodeGen/SelectionDAG.h"
  20 #include "PPC.h"
  21
  22 namespace llvm {
  23   namespace PPCISD {
  24     enum NodeType {
  25       // Start the numbering where the builting ops and target ops leave off.
  26       FIRST_NUMBER = ISD::BUILTIN_OP_END+PPC::INSTRUCTION_LIST_END,
  27
  28       /// FSEL - Traditional three-operand fsel node.
  29       ///
  30       FSEL,
  31
  32       /// FCFID - The FCFID instruction, taking an f64 operand and producing
  33       /// and f64 value containing the FP representation of the integer that
  34       /// was temporarily in the f64 operand.
  35       FCFID,
  36
  37       /// FCTI[D,W]Z - The FCTIDZ and FCTIWZ instructions, taking an f32 or f64
  38       /// operand, producing an f64 value containing the integer representation
  39       /// of that FP value.
  40       FCTIDZ, FCTIWZ,
  41
  42       // VMADDFP, VNMSUBFP - The VMADDFP and VNMSUBFP instructions, taking
  43       // three v4f32 operands and producing a v4f32 result.
  44       VMADDFP, VNMSUBFP,
  45
  46       /// Hi/Lo - These represent the high and low 16-bit parts of a global
  47       /// address respectively.  These nodes have two operands, the first of
  48       /// which must be a TargetGlobalAddress, and the second of which must be a
  49       /// Constant.  Selected naively, these turn into 'lis G+C' and 'li G+C',
  50       /// though these are usually folded into other nodes.
  51       Hi, Lo,
  52
  53       /// GlobalBaseReg - On Darwin, this node represents the result of the mflr
  54       /// at function entry, used for PIC code.
  55       GlobalBaseReg,
  56
  57
  58       /// These nodes represent the 32-bit PPC shifts that operate on 6-bit
  59       /// shift amounts.  These nodes are generated by the multi-precision shift
  60       /// code.
  61       SRL, SRA, SHL,
  62     };
  63   }
  64
  65   class PPCTargetLowering : public TargetLowering {
  66     int VarArgsFrameIndex;            // FrameIndex for start of varargs area.
  67     int ReturnAddrIndex;              // FrameIndex for return slot.
  68   public:
  69     PPCTargetLowering(TargetMachine &TM);
  70
  71     /// LowerOperation - Provide custom lowering hooks for some operations.
  72     ///
  73     virtual SDOperand LowerOperation(SDOperand Op, SelectionDAG &DAG);
  74
  75     /// LowerArguments - This hook must be implemented to indicate how we should
  76     /// lower the arguments for the specified function, into the specified DAG.
  77     virtual std::vector<SDOperand>
  78       LowerArguments(Function &F, SelectionDAG &DAG);
  79
  80     /// LowerCallTo - This hook lowers an abstract call to a function into an
  81     /// actual call.
  82     virtual std::pair<SDOperand, SDOperand>
  83       LowerCallTo(SDOperand Chain, const Type *RetTy, bool isVarArg,
  84                   unsigned CC,
  85                   bool isTailCall, SDOperand Callee, ArgListTy &Args,
  86                   SelectionDAG &DAG);
  87
  88     virtual SDOperand LowerReturnTo(SDOperand Chain, SDOperand Op,
  89                                     SelectionDAG &DAG);
  90
  91     virtual SDOperand LowerVAStart(SDOperand Chain, SDOperand VAListP,
  92                                    Value *VAListV, SelectionDAG &DAG);
  93
  94     virtual std::pair<SDOperand,SDOperand>
  95       LowerVAArg(SDOperand Chain, SDOperand VAListP, Value *VAListV,
  96                  const Type *ArgTy, SelectionDAG &DAG);
  97
  98     virtual std::pair<SDOperand, SDOperand>
  99       LowerFrameReturnAddress(bool isFrameAddr, SDOperand Chain, unsigned Depth,
 100                               SelectionDAG &DAG);
 101
 102     virtual MachineBasicBlock *InsertAtEndOfBasicBlock(MachineInstr *MI,
 103                                                        MachineBasicBlock *MBB);
 104   };
 105 }
 106
 107 #endif   // LLVM_TARGET_POWERPC_PPC32ISELLOWERING_H