lib/Target/Mips/MipsSubtarget.h

   1 //===-- MipsSubtarget.h - Define Subtarget for the Mips ---------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the Mips specific subclass of TargetSubtargetInfo.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef MIPSSUBTARGET_H
  15 #define MIPSSUBTARGET_H
  16
  17 #include "llvm/MC/MCInstrItineraries.h"
  18 #include "llvm/Target/TargetSubtargetInfo.h"
  19 #include <string>
  20
  21 #define GET_SUBTARGETINFO_HEADER
  22 #include "MipsGenSubtargetInfo.inc"
  23
  24 namespace llvm {
  25 class StringRef;
  26
  27 class MipsSubtarget : public MipsGenSubtargetInfo {
  28   virtual void anchor();
  29
  30 public:
  31   // NOTE: O64 will not be supported.
  32   enum MipsABIEnum {
  33     UnknownABI, O32, N32, N64, EABI
  34   };
  35
  36 protected:
  37
  38   enum MipsArchEnum {
  39     Mips32, Mips32r2, Mips64, Mips64r2
  40   };
  41
  42   // Mips architecture version
  43   MipsArchEnum MipsArchVersion;
  44
  45   // Mips supported ABIs
  46   MipsABIEnum MipsABI;
  47
  48   // IsLittle - The target is Little Endian
  49   bool IsLittle;
  50
  51   // IsSingleFloat - The target only supports single precision float
  52   // point operations. This enable the target to use all 32 32-bit
  53   // floating point registers instead of only using even ones.
  54   bool IsSingleFloat;
  55
  56   // IsFP64bit - The target processor has 64-bit floating point registers.
  57   bool IsFP64bit;
  58
  59   // IsFP64bit - General-purpose registers are 64 bits wide
  60   bool IsGP64bit;
  61
  62   // HasVFPU - Processor has a vector floating point unit.
  63   bool HasVFPU;
  64
  65   // isLinux - Target system is Linux. Is false we consider ELFOS for now.
  66   bool IsLinux;
  67
  68   // UseSmallSection - Small section is used.
  69   bool UseSmallSection;
  70
  71   /// Features related to the presence of specific instructions.
  72
  73   // HasSEInReg - SEB and SEH (signext in register) instructions.
  74   bool HasSEInReg;
  75
  76   // HasCondMov - Conditional mov (MOVZ, MOVN) instructions.
  77   bool HasCondMov;
  78
  79   // HasSwap - Byte and half swap instructions.
  80   bool HasSwap;
  81
  82   // HasBitCount - Count leading '1' and '0' bits.
  83   bool HasBitCount;
  84
  85   // HasFPIdx -- Floating point indexed load/store instructions.
  86   bool HasFPIdx;
  87
  88   // InMips16 -- can process Mips16 instructions
  89   bool InMips16Mode;
  90
  91   // HasDSP, HasDSPR2 -- supports DSP ASE.
  92   bool HasDSP, HasDSPR2;
  93
  94   // IsAndroid -- target is android
  95   bool IsAndroid;
  96
  97   InstrItineraryData InstrItins;
  98
  99 public:
 100   virtual bool enablePostRAScheduler(CodeGenOpt::Level OptLevel,
 101                                      AntiDepBreakMode& Mode,
 102                                      RegClassVector& CriticalPathRCs) const;
 103
 104   /// Only O32 and EABI supported right now.
 105   bool isABI_EABI() const { return MipsABI == EABI; }
 106   bool isABI_N64() const { return MipsABI == N64; }
 107   bool isABI_N32() const { return MipsABI == N32; }
 108   bool isABI_O32() const { return MipsABI == O32; }
 109   unsigned getTargetABI() const { return MipsABI; }
 110
 111   /// This constructor initializes the data members to match that
 112   /// of the specified triple.
 113   MipsSubtarget(const std::string &TT, const std::string &CPU,
 114                 const std::string &FS, bool little, Reloc::Model RM);
 115
 116   /// ParseSubtargetFeatures - Parses features string setting specified
 117   /// subtarget options.  Definition of function is auto generated by tblgen.
 118   void ParseSubtargetFeatures(StringRef CPU, StringRef FS);
 119
 120   bool hasMips32() const { return MipsArchVersion >= Mips32; }
 121   bool hasMips32r2() const { return MipsArchVersion == Mips32r2 ||
 122                                    MipsArchVersion == Mips64r2; }
 123   bool hasMips64() const { return MipsArchVersion >= Mips64; }
 124   bool hasMips64r2() const { return MipsArchVersion == Mips64r2; }
 125
 126   bool isLittle() const { return IsLittle; }
 127   bool isFP64bit() const { return IsFP64bit; }
 128   bool isGP64bit() const { return IsGP64bit; }
 129   bool isGP32bit() const { return !IsGP64bit; }
 130   bool isSingleFloat() const { return IsSingleFloat; }
 131   bool isNotSingleFloat() const { return !IsSingleFloat; }
 132   bool hasVFPU() const { return HasVFPU; }
 133   bool inMips16Mode() const { return InMips16Mode; }
 134   bool hasDSP() const { return HasDSP; }
 135   bool hasDSPR2() const { return HasDSPR2; }
 136   bool isAndroid() const { return IsAndroid; }
 137   bool isLinux() const { return IsLinux; }
 138   bool useSmallSection() const { return UseSmallSection; }
 139
 140   bool hasStandardEncoding() const { return !inMips16Mode(); }
 141
 142   /// Features related to the presence of specific instructions.
 143   bool hasSEInReg()   const { return HasSEInReg; }
 144   bool hasCondMov()   const { return HasCondMov; }
 145   bool hasSwap()      const { return HasSwap; }
 146   bool hasBitCount()  const { return HasBitCount; }
 147   bool hasFPIdx()     const { return HasFPIdx; }
 148 };
 149 } // End llvm namespace
 150
 151 #endif