lib/Target/Mips/MipsSchedule.td

   1 //===-- MipsSchedule.td - Mips Scheduling Definitions ------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 //===----------------------------------------------------------------------===//
  11 // Functional units across Mips chips sets. Based on GCC/Mips backend files.
  12 //===----------------------------------------------------------------------===//
  13 def ALU     : FuncUnit;
  14 def IMULDIV : FuncUnit;
  15
  16 //===----------------------------------------------------------------------===//
  17 // Instruction Itinerary classes used for Mips
  18 //===----------------------------------------------------------------------===//
  19 def IIAlu              : InstrItinClass;
  20 def IILoad             : InstrItinClass;
  21 def IIStore            : InstrItinClass;
  22 def IIBranch           : InstrItinClass;
  23 def IIFcvt             : InstrItinClass;
  24 def IIFmove            : InstrItinClass;
  25 def IIFcmp             : InstrItinClass;
  26 def IIFadd             : InstrItinClass;
  27 def IIFmulSingle       : InstrItinClass;
  28 def IIFmulDouble       : InstrItinClass;
  29 def IIFdivSingle       : InstrItinClass;
  30 def IIFdivDouble       : InstrItinClass;
  31 def IIFsqrtSingle      : InstrItinClass;
  32 def IIFsqrtDouble      : InstrItinClass;
  33 def IIFrecipFsqrtStep  : InstrItinClass;
  34 def IIFLoad            : InstrItinClass;
  35 def IIFStore           : InstrItinClass;
  36 def IIFmoveC1          : InstrItinClass;
  37 def IIPseudo           : InstrItinClass;
  38
  39 def II_ADDI             : InstrItinClass;
  40 def II_ADDIU            : InstrItinClass;
  41 def II_ADDU             : InstrItinClass;
  42 def II_AND              : InstrItinClass;
  43 def II_ANDI             : InstrItinClass;
  44 def II_CLO              : InstrItinClass;
  45 def II_CLZ              : InstrItinClass;
  46 def II_DADDIU           : InstrItinClass;
  47 def II_DADDU            : InstrItinClass;
  48 def II_DDIV             : InstrItinClass;
  49 def II_DDIVU            : InstrItinClass;
  50 def II_DIV              : InstrItinClass;
  51 def II_DIVU             : InstrItinClass;
  52 def II_DMULT            : InstrItinClass;
  53 def II_DMULTU           : InstrItinClass;
  54 def II_DROTR            : InstrItinClass;
  55 def II_DROTR32          : InstrItinClass;
  56 def II_DROTRV           : InstrItinClass;
  57 def II_DSLL             : InstrItinClass;
  58 def II_DSLL32           : InstrItinClass;
  59 def II_DSLLV            : InstrItinClass;
  60 def II_DSRA             : InstrItinClass;
  61 def II_DSRA32           : InstrItinClass;
  62 def II_DSRAV            : InstrItinClass;
  63 def II_DSRL             : InstrItinClass;
  64 def II_DSRL32           : InstrItinClass;
  65 def II_DSRLV            : InstrItinClass;
  66 def II_DSUBU            : InstrItinClass;
  67 def II_LUI              : InstrItinClass;
  68 def II_MADD             : InstrItinClass;
  69 def II_MADDU            : InstrItinClass;
  70 def II_MFHI_MFLO        : InstrItinClass; // mfhi and mflo
  71 def II_MTHI_MTLO        : InstrItinClass; // mthi and mtlo
  72 def II_MOVF             : InstrItinClass;
  73 def II_MOVN             : InstrItinClass;
  74 def II_MOVT             : InstrItinClass;
  75 def II_MOVZ             : InstrItinClass;
  76 def II_MUL              : InstrItinClass;
  77 def II_MULT             : InstrItinClass;
  78 def II_MULTU            : InstrItinClass;
  79 def II_MSUB             : InstrItinClass;
  80 def II_MSUBU            : InstrItinClass;
  81 def II_NOR              : InstrItinClass;
  82 def II_OR               : InstrItinClass;
  83 def II_ORI              : InstrItinClass;
  84 def II_RDHWR            : InstrItinClass;
  85 def II_ROTR             : InstrItinClass;
  86 def II_ROTRV            : InstrItinClass;
  87 def II_SEB              : InstrItinClass;
  88 def II_SEH              : InstrItinClass;
  89 def II_SLL              : InstrItinClass;
  90 def II_SLLV             : InstrItinClass;
  91 def II_SLTI_SLTIU       : InstrItinClass; // slti and sltiu
  92 def II_SLT_SLTU         : InstrItinClass; // slt and sltu
  93 def II_SRA              : InstrItinClass;
  94 def II_SRAV             : InstrItinClass;
  95 def II_SRL              : InstrItinClass;
  96 def II_SRLV             : InstrItinClass;
  97 def II_SUBU             : InstrItinClass;
  98 def II_XOR              : InstrItinClass;
  99 def II_XORI             : InstrItinClass;
 100
 101 //===----------------------------------------------------------------------===//
 102 // Mips Generic instruction itineraries.
 103 //===----------------------------------------------------------------------===//
 104 def MipsGenericItineraries : ProcessorItineraries<[ALU, IMULDIV], [], [
 105   InstrItinData<IIAlu              , [InstrStage<1,  [ALU]>]>,
 106   InstrItinData<II_ADDI            , [InstrStage<1,  [ALU]>]>,
 107   InstrItinData<II_ADDIU           , [InstrStage<1,  [ALU]>]>,
 108   InstrItinData<II_ADDU            , [InstrStage<1,  [ALU]>]>,
 109   InstrItinData<II_AND             , [InstrStage<1,  [ALU]>]>,
 110   InstrItinData<II_SLL             , [InstrStage<1,  [ALU]>]>,
 111   InstrItinData<II_SRA             , [InstrStage<1,  [ALU]>]>,
 112   InstrItinData<II_SRL             , [InstrStage<1,  [ALU]>]>,
 113   InstrItinData<II_ROTR            , [InstrStage<1,  [ALU]>]>,
 114   InstrItinData<II_SLLV            , [InstrStage<1,  [ALU]>]>,
 115   InstrItinData<II_SRAV            , [InstrStage<1,  [ALU]>]>,
 116   InstrItinData<II_SRLV            , [InstrStage<1,  [ALU]>]>,
 117   InstrItinData<II_ROTRV           , [InstrStage<1,  [ALU]>]>,
 118   InstrItinData<II_CLO             , [InstrStage<1,  [ALU]>]>,
 119   InstrItinData<II_CLZ             , [InstrStage<1,  [ALU]>]>,
 120   InstrItinData<II_DADDIU          , [InstrStage<1,  [ALU]>]>,
 121   InstrItinData<II_DADDU           , [InstrStage<1,  [ALU]>]>,
 122   InstrItinData<II_DSLL            , [InstrStage<1,  [ALU]>]>,
 123   InstrItinData<II_DSRL            , [InstrStage<1,  [ALU]>]>,
 124   InstrItinData<II_DSRA            , [InstrStage<1,  [ALU]>]>,
 125   InstrItinData<II_DSLLV           , [InstrStage<1,  [ALU]>]>,
 126   InstrItinData<II_DSRLV           , [InstrStage<1,  [ALU]>]>,
 127   InstrItinData<II_DSRAV           , [InstrStage<1,  [ALU]>]>,
 128   InstrItinData<II_DSUBU           , [InstrStage<1,  [ALU]>]>,
 129   InstrItinData<II_DROTR           , [InstrStage<1,  [ALU]>]>,
 130   InstrItinData<II_DROTRV          , [InstrStage<1,  [ALU]>]>,
 131   InstrItinData<II_LUI             , [InstrStage<1,  [ALU]>]>,
 132   InstrItinData<II_MOVF            , [InstrStage<1,  [ALU]>]>,
 133   InstrItinData<II_MOVN            , [InstrStage<1,  [ALU]>]>,
 134   InstrItinData<II_MOVT            , [InstrStage<1,  [ALU]>]>,
 135   InstrItinData<II_MOVZ            , [InstrStage<1,  [ALU]>]>,
 136   InstrItinData<II_NOR             , [InstrStage<1,  [ALU]>]>,
 137   InstrItinData<II_OR              , [InstrStage<1,  [ALU]>]>,
 138   InstrItinData<II_RDHWR           , [InstrStage<1,  [ALU]>]>,
 139   InstrItinData<II_SUBU            , [InstrStage<1,  [ALU]>]>,
 140   InstrItinData<II_XOR             , [InstrStage<1,  [ALU]>]>,
 141   InstrItinData<II_ANDI            , [InstrStage<1,  [ALU]>]>,
 142   InstrItinData<II_ORI             , [InstrStage<1,  [ALU]>]>,
 143   InstrItinData<II_XORI            , [InstrStage<1,  [ALU]>]>,
 144   InstrItinData<IILoad             , [InstrStage<3,  [ALU]>]>,
 145   InstrItinData<IIStore            , [InstrStage<1,  [ALU]>]>,
 146   InstrItinData<IIBranch           , [InstrStage<1,  [ALU]>]>,
 147   InstrItinData<II_DMULT           , [InstrStage<17, [IMULDIV]>]>,
 148   InstrItinData<II_DMULTU          , [InstrStage<17, [IMULDIV]>]>,
 149   InstrItinData<II_MADD            , [InstrStage<17, [IMULDIV]>]>,
 150   InstrItinData<II_MADDU           , [InstrStage<17, [IMULDIV]>]>,
 151   InstrItinData<II_MFHI_MFLO       , [InstrStage<1,  [IMULDIV]>]>,
 152   InstrItinData<II_MSUB            , [InstrStage<17, [IMULDIV]>]>,
 153   InstrItinData<II_MSUBU           , [InstrStage<17, [IMULDIV]>]>,
 154   InstrItinData<II_MTHI_MTLO       , [InstrStage<1,  [IMULDIV]>]>,
 155   InstrItinData<II_MUL             , [InstrStage<17, [IMULDIV]>]>,
 156   InstrItinData<II_MULT            , [InstrStage<17, [IMULDIV]>]>,
 157   InstrItinData<II_MULTU           , [InstrStage<17, [IMULDIV]>]>,
 158   InstrItinData<II_MSUB            , [InstrStage<17, [IMULDIV]>]>,
 159   InstrItinData<II_MSUBU           , [InstrStage<17, [IMULDIV]>]>,
 160   InstrItinData<II_DIV             , [InstrStage<38, [IMULDIV]>]>,
 161   InstrItinData<II_DIVU            , [InstrStage<38, [IMULDIV]>]>,
 162   InstrItinData<II_DDIV            , [InstrStage<38, [IMULDIV]>]>,
 163   InstrItinData<II_DDIVU           , [InstrStage<38, [IMULDIV]>]>,
 164   InstrItinData<IIFcvt             , [InstrStage<1,  [ALU]>]>,
 165   InstrItinData<IIFmove            , [InstrStage<2,  [ALU]>]>,
 166   InstrItinData<IIFcmp             , [InstrStage<3,  [ALU]>]>,
 167   InstrItinData<IIFadd             , [InstrStage<4,  [ALU]>]>,
 168   InstrItinData<IIFmulSingle       , [InstrStage<7,  [ALU]>]>,
 169   InstrItinData<IIFmulDouble       , [InstrStage<8,  [ALU]>]>,
 170   InstrItinData<IIFdivSingle       , [InstrStage<23, [ALU]>]>,
 171   InstrItinData<IIFdivDouble       , [InstrStage<36, [ALU]>]>,
 172   InstrItinData<IIFsqrtSingle      , [InstrStage<54, [ALU]>]>,
 173   InstrItinData<IIFsqrtDouble      , [InstrStage<12, [ALU]>]>,
 174   InstrItinData<IIFrecipFsqrtStep  , [InstrStage<5,  [ALU]>]>,
 175   InstrItinData<IIFLoad            , [InstrStage<3,  [ALU]>]>,
 176   InstrItinData<IIFStore           , [InstrStage<1,  [ALU]>]>,
 177   InstrItinData<IIFmoveC1          , [InstrStage<2,  [ALU]>]>
 178 ]>;