lib/Target/Mips/MipsMSAInstrInfo.td

   1 //===- MipsMSAInstrInfo.td - MSA ASE instructions -*- tablegen ------------*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips MSA ASE instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 def SDT_MipsVecCond : SDTypeProfile<1, 1, [SDTCisInt<0>, SDTCisVec<1>]>;
  15 def SDT_VSetCC : SDTypeProfile<1, 3, [SDTCisInt<0>,
  16                                       SDTCisInt<1>,
  17                                       SDTCisSameAs<1, 2>,
  18                                       SDTCisVT<3, OtherVT>]>;
  19 def SDT_VFSetCC : SDTypeProfile<1, 3, [SDTCisInt<0>,
  20                                        SDTCisFP<1>,
  21                                        SDTCisSameAs<1, 2>,
  22                                        SDTCisVT<3, OtherVT>]>;
  23 def SDT_VSHF : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisVec<0>,
  24                                     SDTCisInt<1>, SDTCisVec<1>,
  25                                     SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>]>;
  26 def SDT_SHF : SDTypeProfile<1, 2, [SDTCisInt<0>, SDTCisVec<0>,
  27                                    SDTCisVT<1, i32>, SDTCisSameAs<0, 2>]>;
  28 def SDT_ILV : SDTypeProfile<1, 2, [SDTCisInt<0>, SDTCisVec<0>,
  29                                    SDTCisSameAs<0, 1>, SDTCisSameAs<1, 2>]>;
  30 def SDT_INSVE : SDTypeProfile<1, 4, [SDTCisVec<0>, SDTCisSameAs<0, 1>,
  31                                      SDTCisVT<2, i32>, SDTCisSameAs<0, 3>,
  32                                      SDTCisVT<4, i32>]>;
  33
  34 def MipsVAllNonZero : SDNode<"MipsISD::VALL_NONZERO", SDT_MipsVecCond>;
  35 def MipsVAnyNonZero : SDNode<"MipsISD::VANY_NONZERO", SDT_MipsVecCond>;
  36 def MipsVAllZero : SDNode<"MipsISD::VALL_ZERO", SDT_MipsVecCond>;
  37 def MipsVAnyZero : SDNode<"MipsISD::VANY_ZERO", SDT_MipsVecCond>;
  38 def MipsVSMax : SDNode<"MipsISD::VSMAX", SDTIntBinOp,
  39                        [SDNPCommutative, SDNPAssociative]>;
  40 def MipsVSMin : SDNode<"MipsISD::VSMIN", SDTIntBinOp,
  41                        [SDNPCommutative, SDNPAssociative]>;
  42 def MipsVUMax : SDNode<"MipsISD::VUMAX", SDTIntBinOp,
  43                        [SDNPCommutative, SDNPAssociative]>;
  44 def MipsVUMin : SDNode<"MipsISD::VUMIN", SDTIntBinOp,
  45                        [SDNPCommutative, SDNPAssociative]>;
  46 def MipsVNOR : SDNode<"MipsISD::VNOR", SDTIntBinOp,
  47                       [SDNPCommutative, SDNPAssociative]>;
  48 def MipsVSHF : SDNode<"MipsISD::VSHF", SDT_VSHF>;
  49 def MipsSHF : SDNode<"MipsISD::SHF", SDT_SHF>;
  50 def MipsILVEV : SDNode<"MipsISD::ILVEV", SDT_ILV>;
  51 def MipsILVOD : SDNode<"MipsISD::ILVOD", SDT_ILV>;
  52 def MipsILVL  : SDNode<"MipsISD::ILVL",  SDT_ILV>;
  53 def MipsILVR  : SDNode<"MipsISD::ILVR",  SDT_ILV>;
  54 def MipsPCKEV : SDNode<"MipsISD::PCKEV", SDT_ILV>;
  55 def MipsPCKOD : SDNode<"MipsISD::PCKOD", SDT_ILV>;
  56 def MipsINSVE : SDNode<"MipsISD::INSVE", SDT_INSVE>;
  57
  58 def vsetcc : SDNode<"ISD::SETCC", SDT_VSetCC>;
  59 def vfsetcc : SDNode<"ISD::SETCC", SDT_VFSetCC>;
  60
  61 def MipsVExtractSExt : SDNode<"MipsISD::VEXTRACT_SEXT_ELT",
  62     SDTypeProfile<1, 3, [SDTCisPtrTy<2>]>, []>;
  63 def MipsVExtractZExt : SDNode<"MipsISD::VEXTRACT_ZEXT_ELT",
  64     SDTypeProfile<1, 3, [SDTCisPtrTy<2>]>, []>;
  65
  66 def immZExt1Ptr : ImmLeaf<iPTR, [{return isUInt<1>(Imm);}]>;
  67 def immZExt2Ptr : ImmLeaf<iPTR, [{return isUInt<2>(Imm);}]>;
  68 def immZExt4Ptr : ImmLeaf<iPTR, [{return isUInt<4>(Imm);}]>;
  69 def immZExt6Ptr : ImmLeaf<iPTR, [{return isUInt<6>(Imm);}]>;
  70
  71 // Operands
  72
  73 def uimm4 : Operand<i32> {
  74   let PrintMethod = "printUnsignedImm8";
  75 }
  76
  77 def uimm4_ptr : Operand<iPTR> {
  78   let PrintMethod = "printUnsignedImm8";
  79 }
  80
  81 def uimm6_ptr : Operand<iPTR> {
  82   let PrintMethod = "printUnsignedImm8";
  83 }
  84
  85 def uimm8 : Operand<i32> {
  86   let PrintMethod = "printUnsignedImm8";
  87 }
  88
  89 def simm5 : Operand<i32>;
  90
  91 def vsplat_uimm1 : Operand<vAny> {
  92   let PrintMethod = "printUnsignedImm8";
  93 }
  94
  95 def vsplat_uimm2 : Operand<vAny> {
  96   let PrintMethod = "printUnsignedImm8";
  97 }
  98
  99 def vsplat_uimm3 : Operand<vAny> {
 100   let PrintMethod = "printUnsignedImm8";
 101 }
 102
 103 def vsplat_uimm4 : Operand<vAny> {
 104   let PrintMethod = "printUnsignedImm8";
 105 }
 106
 107 def vsplat_uimm5 : Operand<vAny> {
 108   let PrintMethod = "printUnsignedImm8";
 109 }
 110
 111 def vsplat_uimm6 : Operand<vAny> {
 112   let PrintMethod = "printUnsignedImm8";
 113 }
 114
 115 def vsplat_uimm8 : Operand<vAny> {
 116   let PrintMethod = "printUnsignedImm8";
 117 }
 118
 119 def vsplat_simm5 : Operand<vAny>;
 120
 121 def vsplat_simm10 : Operand<vAny>;
 122
 123 def immZExt2Lsa : ImmLeaf<i32, [{return isUInt<2>(Imm - 1);}]>;
 124
 125 // Pattern fragments
 126 def vextract_sext_i8  : PatFrag<(ops node:$vec, node:$idx),
 127                                 (MipsVExtractSExt node:$vec, node:$idx, i8)>;
 128 def vextract_sext_i16 : PatFrag<(ops node:$vec, node:$idx),
 129                                 (MipsVExtractSExt node:$vec, node:$idx, i16)>;
 130 def vextract_sext_i32 : PatFrag<(ops node:$vec, node:$idx),
 131                                 (MipsVExtractSExt node:$vec, node:$idx, i32)>;
 132 def vextract_sext_i64 : PatFrag<(ops node:$vec, node:$idx),
 133                                 (MipsVExtractSExt node:$vec, node:$idx, i64)>;
 134
 135 def vextract_zext_i8  : PatFrag<(ops node:$vec, node:$idx),
 136                                 (MipsVExtractZExt node:$vec, node:$idx, i8)>;
 137 def vextract_zext_i16 : PatFrag<(ops node:$vec, node:$idx),
 138                                 (MipsVExtractZExt node:$vec, node:$idx, i16)>;
 139 def vextract_zext_i32 : PatFrag<(ops node:$vec, node:$idx),
 140                                 (MipsVExtractZExt node:$vec, node:$idx, i32)>;
 141 def vextract_zext_i64 : PatFrag<(ops node:$vec, node:$idx),
 142                                 (MipsVExtractZExt node:$vec, node:$idx, i64)>;
 143
 144 def vinsert_v16i8 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 145     (v16i8 (vector_insert node:$vec, node:$val, node:$idx))>;
 146 def vinsert_v8i16 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 147     (v8i16 (vector_insert node:$vec, node:$val, node:$idx))>;
 148 def vinsert_v4i32 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 149     (v4i32 (vector_insert node:$vec, node:$val, node:$idx))>;
 150 def vinsert_v2i64 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 151     (v2i64 (vector_insert node:$vec, node:$val, node:$idx))>;
 152
 153 def insve_v16i8 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 154     (v16i8 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 155 def insve_v8i16 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 156     (v8i16 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 157 def insve_v4i32 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 158     (v4i32 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 159 def insve_v2i64 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 160     (v2i64 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 161
 162 class vfsetcc_type<ValueType ResTy, ValueType OpTy, CondCode CC> :
 163   PatFrag<(ops node:$lhs, node:$rhs),
 164           (ResTy (vfsetcc (OpTy node:$lhs), (OpTy node:$rhs), CC))>;
 165
 166 // ISD::SETFALSE cannot occur
 167 def vfsetoeq_v4f32 : vfsetcc_type<v4i32, v4f32, SETOEQ>;
 168 def vfsetoeq_v2f64 : vfsetcc_type<v2i64, v2f64, SETOEQ>;
 169 def vfsetoge_v4f32 : vfsetcc_type<v4i32, v4f32, SETOGE>;
 170 def vfsetoge_v2f64 : vfsetcc_type<v2i64, v2f64, SETOGE>;
 171 def vfsetogt_v4f32 : vfsetcc_type<v4i32, v4f32, SETOGT>;
 172 def vfsetogt_v2f64 : vfsetcc_type<v2i64, v2f64, SETOGT>;
 173 def vfsetole_v4f32 : vfsetcc_type<v4i32, v4f32, SETOLE>;
 174 def vfsetole_v2f64 : vfsetcc_type<v2i64, v2f64, SETOLE>;
 175 def vfsetolt_v4f32 : vfsetcc_type<v4i32, v4f32, SETOLT>;
 176 def vfsetolt_v2f64 : vfsetcc_type<v2i64, v2f64, SETOLT>;
 177 def vfsetone_v4f32 : vfsetcc_type<v4i32, v4f32, SETONE>;
 178 def vfsetone_v2f64 : vfsetcc_type<v2i64, v2f64, SETONE>;
 179 def vfsetord_v4f32 : vfsetcc_type<v4i32, v4f32, SETO>;
 180 def vfsetord_v2f64 : vfsetcc_type<v2i64, v2f64, SETO>;
 181 def vfsetun_v4f32  : vfsetcc_type<v4i32, v4f32, SETUO>;
 182 def vfsetun_v2f64  : vfsetcc_type<v2i64, v2f64, SETUO>;
 183 def vfsetueq_v4f32 : vfsetcc_type<v4i32, v4f32, SETUEQ>;
 184 def vfsetueq_v2f64 : vfsetcc_type<v2i64, v2f64, SETUEQ>;
 185 def vfsetuge_v4f32 : vfsetcc_type<v4i32, v4f32, SETUGE>;
 186 def vfsetuge_v2f64 : vfsetcc_type<v2i64, v2f64, SETUGE>;
 187 def vfsetugt_v4f32 : vfsetcc_type<v4i32, v4f32, SETUGT>;
 188 def vfsetugt_v2f64 : vfsetcc_type<v2i64, v2f64, SETUGT>;
 189 def vfsetule_v4f32 : vfsetcc_type<v4i32, v4f32, SETULE>;
 190 def vfsetule_v2f64 : vfsetcc_type<v2i64, v2f64, SETULE>;
 191 def vfsetult_v4f32 : vfsetcc_type<v4i32, v4f32, SETULT>;
 192 def vfsetult_v2f64 : vfsetcc_type<v2i64, v2f64, SETULT>;
 193 def vfsetune_v4f32 : vfsetcc_type<v4i32, v4f32, SETUNE>;
 194 def vfsetune_v2f64 : vfsetcc_type<v2i64, v2f64, SETUNE>;
 195 // ISD::SETTRUE cannot occur
 196 // ISD::SETFALSE2 cannot occur
 197 // ISD::SETTRUE2 cannot occur
 198
 199 class vsetcc_type<ValueType ResTy, CondCode CC> :
 200   PatFrag<(ops node:$lhs, node:$rhs),
 201           (ResTy (vsetcc node:$lhs, node:$rhs, CC))>;
 202
 203 def vseteq_v16i8  : vsetcc_type<v16i8, SETEQ>;
 204 def vseteq_v8i16  : vsetcc_type<v8i16, SETEQ>;
 205 def vseteq_v4i32  : vsetcc_type<v4i32, SETEQ>;
 206 def vseteq_v2i64  : vsetcc_type<v2i64, SETEQ>;
 207 def vsetle_v16i8  : vsetcc_type<v16i8, SETLE>;
 208 def vsetle_v8i16  : vsetcc_type<v8i16, SETLE>;
 209 def vsetle_v4i32  : vsetcc_type<v4i32, SETLE>;
 210 def vsetle_v2i64  : vsetcc_type<v2i64, SETLE>;
 211 def vsetlt_v16i8  : vsetcc_type<v16i8, SETLT>;
 212 def vsetlt_v8i16  : vsetcc_type<v8i16, SETLT>;
 213 def vsetlt_v4i32  : vsetcc_type<v4i32, SETLT>;
 214 def vsetlt_v2i64  : vsetcc_type<v2i64, SETLT>;
 215 def vsetule_v16i8 : vsetcc_type<v16i8, SETULE>;
 216 def vsetule_v8i16 : vsetcc_type<v8i16, SETULE>;
 217 def vsetule_v4i32 : vsetcc_type<v4i32, SETULE>;
 218 def vsetule_v2i64 : vsetcc_type<v2i64, SETULE>;
 219 def vsetult_v16i8 : vsetcc_type<v16i8, SETULT>;
 220 def vsetult_v8i16 : vsetcc_type<v8i16, SETULT>;
 221 def vsetult_v4i32 : vsetcc_type<v4i32, SETULT>;
 222 def vsetult_v2i64 : vsetcc_type<v2i64, SETULT>;
 223
 224 def vsplati8  : PatFrag<(ops node:$e0),
 225                         (v16i8 (build_vector node:$e0, node:$e0,
 226                                              node:$e0, node:$e0,
 227                                              node:$e0, node:$e0,
 228                                              node:$e0, node:$e0,
 229                                              node:$e0, node:$e0,
 230                                              node:$e0, node:$e0,
 231                                              node:$e0, node:$e0,
 232                                              node:$e0, node:$e0))>;
 233 def vsplati16 : PatFrag<(ops node:$e0),
 234                         (v8i16 (build_vector node:$e0, node:$e0,
 235                                              node:$e0, node:$e0,
 236                                              node:$e0, node:$e0,
 237                                              node:$e0, node:$e0))>;
 238 def vsplati32 : PatFrag<(ops node:$e0),
 239                         (v4i32 (build_vector node:$e0, node:$e0,
 240                                              node:$e0, node:$e0))>;
 241 def vsplati64 : PatFrag<(ops node:$e0),
 242                         (v2i64 (build_vector node:$e0, node:$e0))>;
 243 def vsplatf32 : PatFrag<(ops node:$e0),
 244                         (v4f32 (build_vector node:$e0, node:$e0,
 245                                              node:$e0, node:$e0))>;
 246 def vsplatf64 : PatFrag<(ops node:$e0),
 247                         (v2f64 (build_vector node:$e0, node:$e0))>;
 248
 249 def vsplati8_elt  : PatFrag<(ops node:$v, node:$i),
 250                             (MipsVSHF (vsplati8 node:$i), node:$v, node:$v)>;
 251 def vsplati16_elt : PatFrag<(ops node:$v, node:$i),
 252                             (MipsVSHF (vsplati16 node:$i), node:$v, node:$v)>;
 253 def vsplati32_elt : PatFrag<(ops node:$v, node:$i),
 254                             (MipsVSHF (vsplati32 node:$i), node:$v, node:$v)>;
 255 def vsplati64_elt : PatFrag<(ops node:$v, node:$i),
 256                             (MipsVSHF (vsplati64 node:$i), node:$v, node:$v)>;
 257
 258 class SplatPatLeaf<Operand opclass, dag frag, code pred = [{}],
 259                    SDNodeXForm xform = NOOP_SDNodeXForm>
 260   : PatLeaf<frag, pred, xform> {
 261   Operand OpClass = opclass;
 262 }
 263
 264 class SplatComplexPattern<Operand opclass, ValueType ty, int numops, string fn,
 265                           list<SDNode> roots = [],
 266                           list<SDNodeProperty> props = []> :
 267   ComplexPattern<ty, numops, fn, roots, props> {
 268   Operand OpClass = opclass;
 269 }
 270
 271 def vsplati8_uimm3 : SplatComplexPattern<vsplat_uimm3, v16i8, 1,
 272                                          "selectVSplatUimm3",
 273                                          [build_vector, bitconvert]>;
 274
 275 def vsplati8_uimm4 : SplatComplexPattern<vsplat_uimm4, v16i8, 1,
 276                                          "selectVSplatUimm4",
 277                                          [build_vector, bitconvert]>;
 278
 279 def vsplati8_uimm5 : SplatComplexPattern<vsplat_uimm5, v16i8, 1,
 280                                          "selectVSplatUimm5",
 281                                          [build_vector, bitconvert]>;
 282
 283 def vsplati8_uimm8 : SplatComplexPattern<vsplat_uimm8, v16i8, 1,
 284                                          "selectVSplatUimm8",
 285                                          [build_vector, bitconvert]>;
 286
 287 def vsplati8_simm5 : SplatComplexPattern<vsplat_simm5, v16i8, 1,
 288                                          "selectVSplatSimm5",
 289                                          [build_vector, bitconvert]>;
 290
 291 def vsplati16_uimm3 : SplatComplexPattern<vsplat_uimm3, v8i16, 1,
 292                                           "selectVSplatUimm3",
 293                                           [build_vector, bitconvert]>;
 294
 295 def vsplati16_uimm4 : SplatComplexPattern<vsplat_uimm4, v8i16, 1,
 296                                           "selectVSplatUimm4",
 297                                           [build_vector, bitconvert]>;
 298
 299 def vsplati16_uimm5 : SplatComplexPattern<vsplat_uimm5, v8i16, 1,
 300                                           "selectVSplatUimm5",
 301                                           [build_vector, bitconvert]>;
 302
 303 def vsplati16_simm5 : SplatComplexPattern<vsplat_simm5, v8i16, 1,
 304                                           "selectVSplatSimm5",
 305                                           [build_vector, bitconvert]>;
 306
 307 def vsplati32_uimm2 : SplatComplexPattern<vsplat_uimm2, v4i32, 1,
 308                                           "selectVSplatUimm2",
 309                                           [build_vector, bitconvert]>;
 310
 311 def vsplati32_uimm5 : SplatComplexPattern<vsplat_uimm5, v4i32, 1,
 312                                           "selectVSplatUimm5",
 313                                           [build_vector, bitconvert]>;
 314
 315 def vsplati32_simm5 : SplatComplexPattern<vsplat_simm5, v4i32, 1,
 316                                           "selectVSplatSimm5",
 317                                           [build_vector, bitconvert]>;
 318
 319 def vsplati64_uimm1 : SplatComplexPattern<vsplat_uimm1, v2i64, 1,
 320                                           "selectVSplatUimm1",
 321                                           [build_vector, bitconvert]>;
 322
 323 def vsplati64_uimm5 : SplatComplexPattern<vsplat_uimm5, v2i64, 1,
 324                                           "selectVSplatUimm5",
 325                                           [build_vector, bitconvert]>;
 326
 327 def vsplati64_uimm6 : SplatComplexPattern<vsplat_uimm6, v2i64, 1,
 328                                           "selectVSplatUimm6",
 329                                           [build_vector, bitconvert]>;
 330
 331 def vsplati64_simm5 : SplatComplexPattern<vsplat_simm5, v2i64, 1,
 332                                           "selectVSplatSimm5",
 333                                           [build_vector, bitconvert]>;
 334
 335 // Any build_vector that is a constant splat with a value that is an exact
 336 // power of 2
 337 def vsplat_uimm_pow2 : ComplexPattern<vAny, 1, "selectVSplatUimmPow2",
 338                                       [build_vector, bitconvert]>;
 339
 340 // Any build_vector that is a constant splat with a value that is the bitwise
 341 // inverse of an exact power of 2
 342 def vsplat_uimm_inv_pow2 : ComplexPattern<vAny, 1, "selectVSplatUimmInvPow2",
 343                                           [build_vector, bitconvert]>;
 344
 345 // Any build_vector that is a constant splat with only a consecutive sequence
 346 // of left-most bits set.
 347 def vsplat_maskl_bits : SplatComplexPattern<vsplat_uimm8, vAny, 1,
 348                                             "selectVSplatMaskL",
 349                                             [build_vector, bitconvert]>;
 350
 351 // Any build_vector that is a constant splat with only a consecutive sequence
 352 // of right-most bits set.
 353 def vsplat_maskr_bits : SplatComplexPattern<vsplat_uimm8, vAny, 1,
 354                                             "selectVSplatMaskR",
 355                                             [build_vector, bitconvert]>;
 356
 357 // Any build_vector that is a constant splat with a value that equals 1
 358 // FIXME: These should be a ComplexPattern but we can't use them because the
 359 //        ISel generator requires the uses to have a name, but providing a name
 360 //        causes other errors ("used in pattern but not operand list")
 361 def vsplat_imm_eq_1 : PatLeaf<(build_vector), [{
 362   APInt Imm;
 363   EVT EltTy = N->getValueType(0).getVectorElementType();
 364
 365   return selectVSplat(N, Imm, EltTy.getSizeInBits()) &&
 366          Imm.getBitWidth() == EltTy.getSizeInBits() && Imm == 1;
 367 }]>;
 368
 369 def vsplati64_imm_eq_1 : PatLeaf<(bitconvert (v4i32 (build_vector))), [{
 370   APInt Imm;
 371   SDNode *BV = N->getOperand(0).getNode();
 372   EVT EltTy = N->getValueType(0).getVectorElementType();
 373
 374   return selectVSplat(BV, Imm, EltTy.getSizeInBits()) &&
 375          Imm.getBitWidth() == EltTy.getSizeInBits() && Imm == 1;
 376 }]>;
 377
 378 def vbclr_b : PatFrag<(ops node:$ws, node:$wt),
 379                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 380                                           immAllOnesV))>;
 381 def vbclr_h : PatFrag<(ops node:$ws, node:$wt),
 382                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 383                                           immAllOnesV))>;
 384 def vbclr_w : PatFrag<(ops node:$ws, node:$wt),
 385                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 386                                           immAllOnesV))>;
 387 def vbclr_d : PatFrag<(ops node:$ws, node:$wt),
 388                       (and node:$ws, (xor (shl (v2i64 vsplati64_imm_eq_1),
 389                                                node:$wt),
 390                                           (bitconvert (v4i32 immAllOnesV))))>;
 391
 392 def vbneg_b : PatFrag<(ops node:$ws, node:$wt),
 393                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 394 def vbneg_h : PatFrag<(ops node:$ws, node:$wt),
 395                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 396 def vbneg_w : PatFrag<(ops node:$ws, node:$wt),
 397                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 398 def vbneg_d : PatFrag<(ops node:$ws, node:$wt),
 399                       (xor node:$ws, (shl (v2i64 vsplati64_imm_eq_1),
 400                                           node:$wt))>;
 401
 402 def vbset_b : PatFrag<(ops node:$ws, node:$wt),
 403                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 404 def vbset_h : PatFrag<(ops node:$ws, node:$wt),
 405                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 406 def vbset_w : PatFrag<(ops node:$ws, node:$wt),
 407                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 408 def vbset_d : PatFrag<(ops node:$ws, node:$wt),
 409                       (or node:$ws, (shl (v2i64 vsplati64_imm_eq_1),
 410                                          node:$wt))>;
 411
 412 def fms : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 413                   (fsub node:$wd, (fmul node:$ws, node:$wt))>;
 414
 415 def muladd : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 416                      (add node:$wd, (mul node:$ws, node:$wt))>;
 417
 418 def mulsub : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 419                      (sub node:$wd, (mul node:$ws, node:$wt))>;
 420
 421 def mul_fexp2 : PatFrag<(ops node:$ws, node:$wt),
 422                         (fmul node:$ws, (fexp2 node:$wt))>;
 423
 424 // Immediates
 425 def immSExt5 : ImmLeaf<i32, [{return isInt<5>(Imm);}]>;
 426 def immSExt10: ImmLeaf<i32, [{return isInt<10>(Imm);}]>;
 427
 428 // Instruction encoding.
 429 class ADD_A_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010000>;
 430 class ADD_A_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010000>;
 431 class ADD_A_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010000>;
 432 class ADD_A_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010000>;
 433
 434 class ADDS_A_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010000>;
 435 class ADDS_A_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010000>;
 436 class ADDS_A_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010000>;
 437 class ADDS_A_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010000>;
 438
 439 class ADDS_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010000>;
 440 class ADDS_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010000>;
 441 class ADDS_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010000>;
 442 class ADDS_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010000>;
 443
 444 class ADDS_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010000>;
 445 class ADDS_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010000>;
 446 class ADDS_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010000>;
 447 class ADDS_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010000>;
 448
 449 class ADDV_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001110>;
 450 class ADDV_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001110>;
 451 class ADDV_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001110>;
 452 class ADDV_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001110>;
 453
 454 class ADDVI_B_ENC : MSA_I5_FMT<0b000, 0b00, 0b000110>;
 455 class ADDVI_H_ENC : MSA_I5_FMT<0b000, 0b01, 0b000110>;
 456 class ADDVI_W_ENC : MSA_I5_FMT<0b000, 0b10, 0b000110>;
 457 class ADDVI_D_ENC : MSA_I5_FMT<0b000, 0b11, 0b000110>;
 458
 459 class AND_V_ENC : MSA_VEC_FMT<0b00000, 0b011110>;
 460
 461 class ANDI_B_ENC : MSA_I8_FMT<0b00, 0b000000>;
 462
 463 class ASUB_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010001>;
 464 class ASUB_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010001>;
 465 class ASUB_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010001>;
 466 class ASUB_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010001>;
 467
 468 class ASUB_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010001>;
 469 class ASUB_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010001>;
 470 class ASUB_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010001>;
 471 class ASUB_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010001>;
 472
 473 class AVE_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010000>;
 474 class AVE_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010000>;
 475 class AVE_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010000>;
 476 class AVE_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010000>;
 477
 478 class AVE_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010000>;
 479 class AVE_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010000>;
 480 class AVE_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010000>;
 481 class AVE_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010000>;
 482
 483 class AVER_S_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010000>;
 484 class AVER_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010000>;
 485 class AVER_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010000>;
 486 class AVER_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010000>;
 487
 488 class AVER_U_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010000>;
 489 class AVER_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010000>;
 490 class AVER_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010000>;
 491 class AVER_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010000>;
 492
 493 class BCLR_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001101>;
 494 class BCLR_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001101>;
 495 class BCLR_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001101>;
 496 class BCLR_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001101>;
 497
 498 class BCLRI_B_ENC : MSA_BIT_B_FMT<0b011, 0b001001>;
 499 class BCLRI_H_ENC : MSA_BIT_H_FMT<0b011, 0b001001>;
 500 class BCLRI_W_ENC : MSA_BIT_W_FMT<0b011, 0b001001>;
 501 class BCLRI_D_ENC : MSA_BIT_D_FMT<0b011, 0b001001>;
 502
 503 class BINSL_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b001101>;
 504 class BINSL_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b001101>;
 505 class BINSL_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b001101>;
 506 class BINSL_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b001101>;
 507
 508 class BINSLI_B_ENC : MSA_BIT_B_FMT<0b110, 0b001001>;
 509 class BINSLI_H_ENC : MSA_BIT_H_FMT<0b110, 0b001001>;
 510 class BINSLI_W_ENC : MSA_BIT_W_FMT<0b110, 0b001001>;
 511 class BINSLI_D_ENC : MSA_BIT_D_FMT<0b110, 0b001001>;
 512
 513 class BINSR_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b001101>;
 514 class BINSR_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b001101>;
 515 class BINSR_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b001101>;
 516 class BINSR_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b001101>;
 517
 518 class BINSRI_B_ENC : MSA_BIT_B_FMT<0b111, 0b001001>;
 519 class BINSRI_H_ENC : MSA_BIT_H_FMT<0b111, 0b001001>;
 520 class BINSRI_W_ENC : MSA_BIT_W_FMT<0b111, 0b001001>;
 521 class BINSRI_D_ENC : MSA_BIT_D_FMT<0b111, 0b001001>;
 522
 523 class BMNZ_V_ENC : MSA_VEC_FMT<0b00100, 0b011110>;
 524
 525 class BMNZI_B_ENC : MSA_I8_FMT<0b00, 0b000001>;
 526
 527 class BMZ_V_ENC : MSA_VEC_FMT<0b00101, 0b011110>;
 528
 529 class BMZI_B_ENC : MSA_I8_FMT<0b01, 0b000001>;
 530
 531 class BNEG_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001101>;
 532 class BNEG_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001101>;
 533 class BNEG_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001101>;
 534 class BNEG_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001101>;
 535
 536 class BNEGI_B_ENC : MSA_BIT_B_FMT<0b101, 0b001001>;
 537 class BNEGI_H_ENC : MSA_BIT_H_FMT<0b101, 0b001001>;
 538 class BNEGI_W_ENC : MSA_BIT_W_FMT<0b101, 0b001001>;
 539 class BNEGI_D_ENC : MSA_BIT_D_FMT<0b101, 0b001001>;
 540
 541 class BNZ_B_ENC : MSA_CBRANCH_FMT<0b111, 0b00>;
 542 class BNZ_H_ENC : MSA_CBRANCH_FMT<0b111, 0b01>;
 543 class BNZ_W_ENC : MSA_CBRANCH_FMT<0b111, 0b10>;
 544 class BNZ_D_ENC : MSA_CBRANCH_FMT<0b111, 0b11>;
 545
 546 class BNZ_V_ENC : MSA_CBRANCH_V_FMT<0b01111>;
 547
 548 class BSEL_V_ENC : MSA_VEC_FMT<0b00110, 0b011110>;
 549
 550 class BSELI_B_ENC : MSA_I8_FMT<0b10, 0b000001>;
 551
 552 class BSET_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001101>;
 553 class BSET_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001101>;
 554 class BSET_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001101>;
 555 class BSET_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001101>;
 556
 557 class BSETI_B_ENC : MSA_BIT_B_FMT<0b100, 0b001001>;
 558 class BSETI_H_ENC : MSA_BIT_H_FMT<0b100, 0b001001>;
 559 class BSETI_W_ENC : MSA_BIT_W_FMT<0b100, 0b001001>;
 560 class BSETI_D_ENC : MSA_BIT_D_FMT<0b100, 0b001001>;
 561
 562 class BZ_B_ENC : MSA_CBRANCH_FMT<0b110, 0b00>;
 563 class BZ_H_ENC : MSA_CBRANCH_FMT<0b110, 0b01>;
 564 class BZ_W_ENC : MSA_CBRANCH_FMT<0b110, 0b10>;
 565 class BZ_D_ENC : MSA_CBRANCH_FMT<0b110, 0b11>;
 566
 567 class BZ_V_ENC : MSA_CBRANCH_V_FMT<0b01011>;
 568
 569 class CEQ_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001111>;
 570 class CEQ_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001111>;
 571 class CEQ_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001111>;
 572 class CEQ_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001111>;
 573
 574 class CEQI_B_ENC : MSA_I5_FMT<0b000, 0b00, 0b000111>;
 575 class CEQI_H_ENC : MSA_I5_FMT<0b000, 0b01, 0b000111>;
 576 class CEQI_W_ENC : MSA_I5_FMT<0b000, 0b10, 0b000111>;
 577 class CEQI_D_ENC : MSA_I5_FMT<0b000, 0b11, 0b000111>;
 578
 579 class CFCMSA_ENC : MSA_ELM_CFCMSA_FMT<0b0001111110, 0b011001>;
 580
 581 class CLE_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001111>;
 582 class CLE_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001111>;
 583 class CLE_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001111>;
 584 class CLE_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001111>;
 585
 586 class CLE_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001111>;
 587 class CLE_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001111>;
 588 class CLE_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001111>;
 589 class CLE_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001111>;
 590
 591 class CLEI_S_B_ENC : MSA_I5_FMT<0b100, 0b00, 0b000111>;
 592 class CLEI_S_H_ENC : MSA_I5_FMT<0b100, 0b01, 0b000111>;
 593 class CLEI_S_W_ENC : MSA_I5_FMT<0b100, 0b10, 0b000111>;
 594 class CLEI_S_D_ENC : MSA_I5_FMT<0b100, 0b11, 0b000111>;
 595
 596 class CLEI_U_B_ENC : MSA_I5_FMT<0b101, 0b00, 0b000111>;
 597 class CLEI_U_H_ENC : MSA_I5_FMT<0b101, 0b01, 0b000111>;
 598 class CLEI_U_W_ENC : MSA_I5_FMT<0b101, 0b10, 0b000111>;
 599 class CLEI_U_D_ENC : MSA_I5_FMT<0b101, 0b11, 0b000111>;
 600
 601 class CLT_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001111>;
 602 class CLT_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001111>;
 603 class CLT_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001111>;
 604 class CLT_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001111>;
 605
 606 class CLT_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001111>;
 607 class CLT_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001111>;
 608 class CLT_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001111>;
 609 class CLT_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001111>;
 610
 611 class CLTI_S_B_ENC : MSA_I5_FMT<0b010, 0b00, 0b000111>;
 612 class CLTI_S_H_ENC : MSA_I5_FMT<0b010, 0b01, 0b000111>;
 613 class CLTI_S_W_ENC : MSA_I5_FMT<0b010, 0b10, 0b000111>;
 614 class CLTI_S_D_ENC : MSA_I5_FMT<0b010, 0b11, 0b000111>;
 615
 616 class CLTI_U_B_ENC : MSA_I5_FMT<0b011, 0b00, 0b000111>;
 617 class CLTI_U_H_ENC : MSA_I5_FMT<0b011, 0b01, 0b000111>;
 618 class CLTI_U_W_ENC : MSA_I5_FMT<0b011, 0b10, 0b000111>;
 619 class CLTI_U_D_ENC : MSA_I5_FMT<0b011, 0b11, 0b000111>;
 620
 621 class COPY_S_B_ENC : MSA_ELM_COPY_B_FMT<0b0010, 0b011001>;
 622 class COPY_S_H_ENC : MSA_ELM_COPY_H_FMT<0b0010, 0b011001>;
 623 class COPY_S_W_ENC : MSA_ELM_COPY_W_FMT<0b0010, 0b011001>;
 624 class COPY_S_D_ENC : MSA_ELM_COPY_D_FMT<0b0010, 0b011001>;
 625
 626 class COPY_U_B_ENC : MSA_ELM_COPY_B_FMT<0b0011, 0b011001>;
 627 class COPY_U_H_ENC : MSA_ELM_COPY_H_FMT<0b0011, 0b011001>;
 628 class COPY_U_W_ENC : MSA_ELM_COPY_W_FMT<0b0011, 0b011001>;
 629
 630 class CTCMSA_ENC : MSA_ELM_CTCMSA_FMT<0b0000111110, 0b011001>;
 631
 632 class DIV_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010010>;
 633 class DIV_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010010>;
 634 class DIV_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010010>;
 635 class DIV_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010010>;
 636
 637 class DIV_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010010>;
 638 class DIV_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010010>;
 639 class DIV_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010010>;
 640 class DIV_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010010>;
 641
 642 class DOTP_S_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010011>;
 643 class DOTP_S_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010011>;
 644 class DOTP_S_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010011>;
 645
 646 class DOTP_U_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010011>;
 647 class DOTP_U_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010011>;
 648 class DOTP_U_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010011>;
 649
 650 class DPADD_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010011>;
 651 class DPADD_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010011>;
 652 class DPADD_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010011>;
 653
 654 class DPADD_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010011>;
 655 class DPADD_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010011>;
 656 class DPADD_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010011>;
 657
 658 class DPSUB_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010011>;
 659 class DPSUB_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010011>;
 660 class DPSUB_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010011>;
 661
 662 class DPSUB_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010011>;
 663 class DPSUB_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010011>;
 664 class DPSUB_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010011>;
 665
 666 class FADD_W_ENC : MSA_3RF_FMT<0b0000, 0b0, 0b011011>;
 667 class FADD_D_ENC : MSA_3RF_FMT<0b0000, 0b1, 0b011011>;
 668
 669 class FCAF_W_ENC : MSA_3RF_FMT<0b0000, 0b0, 0b011010>;
 670 class FCAF_D_ENC : MSA_3RF_FMT<0b0000, 0b1, 0b011010>;
 671
 672 class FCEQ_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011010>;
 673 class FCEQ_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011010>;
 674
 675 class FCLASS_W_ENC : MSA_2RF_FMT<0b110010000, 0b0, 0b011110>;
 676 class FCLASS_D_ENC : MSA_2RF_FMT<0b110010000, 0b1, 0b011110>;
 677
 678 class FCLE_W_ENC : MSA_3RF_FMT<0b0110, 0b0, 0b011010>;
 679 class FCLE_D_ENC : MSA_3RF_FMT<0b0110, 0b1, 0b011010>;
 680
 681 class FCLT_W_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011010>;
 682 class FCLT_D_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011010>;
 683
 684 class FCNE_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011100>;
 685 class FCNE_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011100>;
 686
 687 class FCOR_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011100>;
 688 class FCOR_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011100>;
 689
 690 class FCUEQ_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011010>;
 691 class FCUEQ_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011010>;
 692
 693 class FCULE_W_ENC : MSA_3RF_FMT<0b0111, 0b0, 0b011010>;
 694 class FCULE_D_ENC : MSA_3RF_FMT<0b0111, 0b1, 0b011010>;
 695
 696 class FCULT_W_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011010>;
 697 class FCULT_D_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011010>;
 698
 699 class FCUN_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011010>;
 700 class FCUN_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011010>;
 701
 702 class FCUNE_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011100>;
 703 class FCUNE_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011100>;
 704
 705 class FDIV_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011011>;
 706 class FDIV_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011011>;
 707
 708 class FEXDO_H_ENC : MSA_3RF_FMT<0b1000, 0b0, 0b011011>;
 709 class FEXDO_W_ENC : MSA_3RF_FMT<0b1000, 0b1, 0b011011>;
 710
 711 class FEXP2_W_ENC : MSA_3RF_FMT<0b0111, 0b0, 0b011011>;
 712 class FEXP2_D_ENC : MSA_3RF_FMT<0b0111, 0b1, 0b011011>;
 713
 714 class FEXUPL_W_ENC : MSA_2RF_FMT<0b110011000, 0b0, 0b011110>;
 715 class FEXUPL_D_ENC : MSA_2RF_FMT<0b110011000, 0b1, 0b011110>;
 716
 717 class FEXUPR_W_ENC : MSA_2RF_FMT<0b110011001, 0b0, 0b011110>;
 718 class FEXUPR_D_ENC : MSA_2RF_FMT<0b110011001, 0b1, 0b011110>;
 719
 720 class FFINT_S_W_ENC : MSA_2RF_FMT<0b110011110, 0b0, 0b011110>;
 721 class FFINT_S_D_ENC : MSA_2RF_FMT<0b110011110, 0b1, 0b011110>;
 722
 723 class FFINT_U_W_ENC : MSA_2RF_FMT<0b110011111, 0b0, 0b011110>;
 724 class FFINT_U_D_ENC : MSA_2RF_FMT<0b110011111, 0b1, 0b011110>;
 725
 726 class FFQL_W_ENC : MSA_2RF_FMT<0b110011010, 0b0, 0b011110>;
 727 class FFQL_D_ENC : MSA_2RF_FMT<0b110011010, 0b1, 0b011110>;
 728
 729 class FFQR_W_ENC : MSA_2RF_FMT<0b110011011, 0b0, 0b011110>;
 730 class FFQR_D_ENC : MSA_2RF_FMT<0b110011011, 0b1, 0b011110>;
 731
 732 class FILL_B_ENC : MSA_2R_FILL_FMT<0b11000000, 0b00, 0b011110>;
 733 class FILL_H_ENC : MSA_2R_FILL_FMT<0b11000000, 0b01, 0b011110>;
 734 class FILL_W_ENC : MSA_2R_FILL_FMT<0b11000000, 0b10, 0b011110>;
 735 class FILL_D_ENC : MSA_2R_FILL_D_FMT<0b11000000, 0b11, 0b011110>;
 736
 737 class FLOG2_W_ENC : MSA_2RF_FMT<0b110010111, 0b0, 0b011110>;
 738 class FLOG2_D_ENC : MSA_2RF_FMT<0b110010111, 0b1, 0b011110>;
 739
 740 class FMADD_W_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011011>;
 741 class FMADD_D_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011011>;
 742
 743 class FMAX_W_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011011>;
 744 class FMAX_D_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011011>;
 745
 746 class FMAX_A_W_ENC : MSA_3RF_FMT<0b1111, 0b0, 0b011011>;
 747 class FMAX_A_D_ENC : MSA_3RF_FMT<0b1111, 0b1, 0b011011>;
 748
 749 class FMIN_W_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011011>;
 750 class FMIN_D_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011011>;
 751
 752 class FMIN_A_W_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011011>;
 753 class FMIN_A_D_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011011>;
 754
 755 class FMSUB_W_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011011>;
 756 class FMSUB_D_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011011>;
 757
 758 class FMUL_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011011>;
 759 class FMUL_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011011>;
 760
 761 class FRINT_W_ENC : MSA_2RF_FMT<0b110010110, 0b0, 0b011110>;
 762 class FRINT_D_ENC : MSA_2RF_FMT<0b110010110, 0b1, 0b011110>;
 763
 764 class FRCP_W_ENC : MSA_2RF_FMT<0b110010101, 0b0, 0b011110>;
 765 class FRCP_D_ENC : MSA_2RF_FMT<0b110010101, 0b1, 0b011110>;
 766
 767 class FRSQRT_W_ENC : MSA_2RF_FMT<0b110010100, 0b0, 0b011110>;
 768 class FRSQRT_D_ENC : MSA_2RF_FMT<0b110010100, 0b1, 0b011110>;
 769
 770 class FSAF_W_ENC : MSA_3RF_FMT<0b1000, 0b0, 0b011010>;
 771 class FSAF_D_ENC : MSA_3RF_FMT<0b1000, 0b1, 0b011010>;
 772
 773 class FSEQ_W_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011010>;
 774 class FSEQ_D_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011010>;
 775
 776 class FSLE_W_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011010>;
 777 class FSLE_D_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011010>;
 778
 779 class FSLT_W_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011010>;
 780 class FSLT_D_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011010>;
 781
 782 class FSNE_W_ENC : MSA_3RF_FMT<0b1011, 0b0, 0b011100>;
 783 class FSNE_D_ENC : MSA_3RF_FMT<0b1011, 0b1, 0b011100>;
 784
 785 class FSOR_W_ENC : MSA_3RF_FMT<0b1001, 0b0, 0b011100>;
 786 class FSOR_D_ENC : MSA_3RF_FMT<0b1001, 0b1, 0b011100>;
 787
 788 class FSQRT_W_ENC : MSA_2RF_FMT<0b110010011, 0b0, 0b011110>;
 789 class FSQRT_D_ENC : MSA_2RF_FMT<0b110010011, 0b1, 0b011110>;
 790
 791 class FSUB_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011011>;
 792 class FSUB_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011011>;
 793
 794 class FSUEQ_W_ENC : MSA_3RF_FMT<0b1011, 0b0, 0b011010>;
 795 class FSUEQ_D_ENC : MSA_3RF_FMT<0b1011, 0b1, 0b011010>;
 796
 797 class FSULE_W_ENC : MSA_3RF_FMT<0b1111, 0b0, 0b011010>;
 798 class FSULE_D_ENC : MSA_3RF_FMT<0b1111, 0b1, 0b011010>;
 799
 800 class FSULT_W_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011010>;
 801 class FSULT_D_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011010>;
 802
 803 class FSUN_W_ENC : MSA_3RF_FMT<0b1001, 0b0, 0b011010>;
 804 class FSUN_D_ENC : MSA_3RF_FMT<0b1001, 0b1, 0b011010>;
 805
 806 class FSUNE_W_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011100>;
 807 class FSUNE_D_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011100>;
 808
 809 class FTINT_S_W_ENC : MSA_2RF_FMT<0b110011100, 0b0, 0b011110>;
 810 class FTINT_S_D_ENC : MSA_2RF_FMT<0b110011100, 0b1, 0b011110>;
 811
 812 class FTINT_U_W_ENC : MSA_2RF_FMT<0b110011101, 0b0, 0b011110>;
 813 class FTINT_U_D_ENC : MSA_2RF_FMT<0b110011101, 0b1, 0b011110>;
 814
 815 class FTQ_H_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011011>;
 816 class FTQ_W_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011011>;
 817
 818 class FTRUNC_S_W_ENC : MSA_2RF_FMT<0b110010001, 0b0, 0b011110>;
 819 class FTRUNC_S_D_ENC : MSA_2RF_FMT<0b110010001, 0b1, 0b011110>;
 820
 821 class FTRUNC_U_W_ENC : MSA_2RF_FMT<0b110010010, 0b0, 0b011110>;
 822 class FTRUNC_U_D_ENC : MSA_2RF_FMT<0b110010010, 0b1, 0b011110>;
 823
 824 class HADD_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010101>;
 825 class HADD_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010101>;
 826 class HADD_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010101>;
 827
 828 class HADD_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010101>;
 829 class HADD_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010101>;
 830 class HADD_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010101>;
 831
 832 class HSUB_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010101>;
 833 class HSUB_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010101>;
 834 class HSUB_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010101>;
 835
 836 class HSUB_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010101>;
 837 class HSUB_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010101>;
 838 class HSUB_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010101>;
 839
 840 class ILVEV_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010100>;
 841 class ILVEV_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010100>;
 842 class ILVEV_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010100>;
 843 class ILVEV_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010100>;
 844
 845 class ILVL_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010100>;
 846 class ILVL_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010100>;
 847 class ILVL_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010100>;
 848 class ILVL_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010100>;
 849
 850 class ILVOD_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010100>;
 851 class ILVOD_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010100>;
 852 class ILVOD_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010100>;
 853 class ILVOD_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010100>;
 854
 855 class ILVR_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010100>;
 856 class ILVR_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010100>;
 857 class ILVR_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010100>;
 858 class ILVR_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010100>;
 859
 860 class INSERT_B_ENC : MSA_ELM_INSERT_B_FMT<0b0100, 0b011001>;
 861 class INSERT_H_ENC : MSA_ELM_INSERT_H_FMT<0b0100, 0b011001>;
 862 class INSERT_W_ENC : MSA_ELM_INSERT_W_FMT<0b0100, 0b011001>;
 863 class INSERT_D_ENC : MSA_ELM_INSERT_D_FMT<0b0100, 0b011001>;
 864
 865 class INSVE_B_ENC : MSA_ELM_B_FMT<0b0101, 0b011001>;
 866 class INSVE_H_ENC : MSA_ELM_H_FMT<0b0101, 0b011001>;
 867 class INSVE_W_ENC : MSA_ELM_W_FMT<0b0101, 0b011001>;
 868 class INSVE_D_ENC : MSA_ELM_D_FMT<0b0101, 0b011001>;
 869
 870 class LD_B_ENC   : MSA_MI10_FMT<0b00, 0b1000>;
 871 class LD_H_ENC   : MSA_MI10_FMT<0b01, 0b1000>;
 872 class LD_W_ENC   : MSA_MI10_FMT<0b10, 0b1000>;
 873 class LD_D_ENC   : MSA_MI10_FMT<0b11, 0b1000>;
 874
 875 class LDI_B_ENC  : MSA_I10_FMT<0b110, 0b00, 0b000111>;
 876 class LDI_H_ENC  : MSA_I10_FMT<0b110, 0b01, 0b000111>;
 877 class LDI_W_ENC  : MSA_I10_FMT<0b110, 0b10, 0b000111>;
 878 class LDI_D_ENC  : MSA_I10_FMT<0b110, 0b11, 0b000111>;
 879
 880 class LSA_ENC : SPECIAL_LSA_FMT<0b000101>;
 881 class DLSA_ENC : SPECIAL_DLSA_FMT<0b010101>;
 882
 883 class MADD_Q_H_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011100>;
 884 class MADD_Q_W_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011100>;
 885
 886 class MADDR_Q_H_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011100>;
 887 class MADDR_Q_W_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011100>;
 888
 889 class MADDV_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010010>;
 890 class MADDV_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010010>;
 891 class MADDV_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010010>;
 892 class MADDV_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010010>;
 893
 894 class MAX_A_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b001110>;
 895 class MAX_A_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b001110>;
 896 class MAX_A_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b001110>;
 897 class MAX_A_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b001110>;
 898
 899 class MAX_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001110>;
 900 class MAX_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001110>;
 901 class MAX_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001110>;
 902 class MAX_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001110>;
 903
 904 class MAX_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001110>;
 905 class MAX_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001110>;
 906 class MAX_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001110>;
 907 class MAX_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001110>;
 908
 909 class MAXI_S_B_ENC : MSA_I5_FMT<0b010, 0b00, 0b000110>;
 910 class MAXI_S_H_ENC : MSA_I5_FMT<0b010, 0b01, 0b000110>;
 911 class MAXI_S_W_ENC : MSA_I5_FMT<0b010, 0b10, 0b000110>;
 912 class MAXI_S_D_ENC : MSA_I5_FMT<0b010, 0b11, 0b000110>;
 913
 914 class MAXI_U_B_ENC : MSA_I5_FMT<0b011, 0b00, 0b000110>;
 915 class MAXI_U_H_ENC : MSA_I5_FMT<0b011, 0b01, 0b000110>;
 916 class MAXI_U_W_ENC : MSA_I5_FMT<0b011, 0b10, 0b000110>;
 917 class MAXI_U_D_ENC : MSA_I5_FMT<0b011, 0b11, 0b000110>;
 918
 919 class MIN_A_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b001110>;
 920 class MIN_A_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b001110>;
 921 class MIN_A_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b001110>;
 922 class MIN_A_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b001110>;
 923
 924 class MIN_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001110>;
 925 class MIN_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001110>;
 926 class MIN_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001110>;
 927 class MIN_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001110>;
 928
 929 class MIN_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001110>;
 930 class MIN_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001110>;
 931 class MIN_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001110>;
 932 class MIN_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001110>;
 933
 934 class MINI_S_B_ENC : MSA_I5_FMT<0b100, 0b00, 0b000110>;
 935 class MINI_S_H_ENC : MSA_I5_FMT<0b100, 0b01, 0b000110>;
 936 class MINI_S_W_ENC : MSA_I5_FMT<0b100, 0b10, 0b000110>;
 937 class MINI_S_D_ENC : MSA_I5_FMT<0b100, 0b11, 0b000110>;
 938
 939 class MINI_U_B_ENC : MSA_I5_FMT<0b101, 0b00, 0b000110>;
 940 class MINI_U_H_ENC : MSA_I5_FMT<0b101, 0b01, 0b000110>;
 941 class MINI_U_W_ENC : MSA_I5_FMT<0b101, 0b10, 0b000110>;
 942 class MINI_U_D_ENC : MSA_I5_FMT<0b101, 0b11, 0b000110>;
 943
 944 class MOD_S_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010010>;
 945 class MOD_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010010>;
 946 class MOD_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010010>;
 947 class MOD_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010010>;
 948
 949 class MOD_U_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010010>;
 950 class MOD_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010010>;
 951 class MOD_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010010>;
 952 class MOD_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010010>;
 953
 954 class MOVE_V_ENC : MSA_ELM_FMT<0b0010111110, 0b011001>;
 955
 956 class MSUB_Q_H_ENC : MSA_3RF_FMT<0b0110, 0b0, 0b011100>;
 957 class MSUB_Q_W_ENC : MSA_3RF_FMT<0b0110, 0b1, 0b011100>;
 958
 959 class MSUBR_Q_H_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011100>;
 960 class MSUBR_Q_W_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011100>;
 961
 962 class MSUBV_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010010>;
 963 class MSUBV_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010010>;
 964 class MSUBV_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010010>;
 965 class MSUBV_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010010>;
 966
 967 class MUL_Q_H_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011100>;
 968 class MUL_Q_W_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011100>;
 969
 970 class MULR_Q_H_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011100>;
 971 class MULR_Q_W_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011100>;
 972
 973 class MULV_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010010>;
 974 class MULV_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010010>;
 975 class MULV_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010010>;
 976 class MULV_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010010>;
 977
 978 class NLOC_B_ENC : MSA_2R_FMT<0b11000010, 0b00, 0b011110>;
 979 class NLOC_H_ENC : MSA_2R_FMT<0b11000010, 0b01, 0b011110>;
 980 class NLOC_W_ENC : MSA_2R_FMT<0b11000010, 0b10, 0b011110>;
 981 class NLOC_D_ENC : MSA_2R_FMT<0b11000010, 0b11, 0b011110>;
 982
 983 class NLZC_B_ENC : MSA_2R_FMT<0b11000011, 0b00, 0b011110>;
 984 class NLZC_H_ENC : MSA_2R_FMT<0b11000011, 0b01, 0b011110>;
 985 class NLZC_W_ENC : MSA_2R_FMT<0b11000011, 0b10, 0b011110>;
 986 class NLZC_D_ENC : MSA_2R_FMT<0b11000011, 0b11, 0b011110>;
 987
 988 class NOR_V_ENC : MSA_VEC_FMT<0b00010, 0b011110>;
 989
 990 class NORI_B_ENC : MSA_I8_FMT<0b10, 0b000000>;
 991
 992 class OR_V_ENC : MSA_VEC_FMT<0b00001, 0b011110>;
 993
 994 class ORI_B_ENC  : MSA_I8_FMT<0b01, 0b000000>;
 995
 996 class PCKEV_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010100>;
 997 class PCKEV_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010100>;
 998 class PCKEV_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010100>;
 999 class PCKEV_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010100>;
1000
1001 class PCKOD_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010100>;
1002 class PCKOD_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010100>;
1003 class PCKOD_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010100>;
1004 class PCKOD_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010100>;
1005
1006 class PCNT_B_ENC : MSA_2R_FMT<0b11000001, 0b00, 0b011110>;
1007 class PCNT_H_ENC : MSA_2R_FMT<0b11000001, 0b01, 0b011110>;
1008 class PCNT_W_ENC : MSA_2R_FMT<0b11000001, 0b10, 0b011110>;
1009 class PCNT_D_ENC : MSA_2R_FMT<0b11000001, 0b11, 0b011110>;
1010
1011 class SAT_S_B_ENC : MSA_BIT_B_FMT<0b000, 0b001010>;
1012 class SAT_S_H_ENC : MSA_BIT_H_FMT<0b000, 0b001010>;
1013 class SAT_S_W_ENC : MSA_BIT_W_FMT<0b000, 0b001010>;
1014 class SAT_S_D_ENC : MSA_BIT_D_FMT<0b000, 0b001010>;
1015
1016 class SAT_U_B_ENC : MSA_BIT_B_FMT<0b001, 0b001010>;
1017 class SAT_U_H_ENC : MSA_BIT_H_FMT<0b001, 0b001010>;
1018 class SAT_U_W_ENC : MSA_BIT_W_FMT<0b001, 0b001010>;
1019 class SAT_U_D_ENC : MSA_BIT_D_FMT<0b001, 0b001010>;
1020
1021 class SHF_B_ENC  : MSA_I8_FMT<0b00, 0b000010>;
1022 class SHF_H_ENC  : MSA_I8_FMT<0b01, 0b000010>;
1023 class SHF_W_ENC  : MSA_I8_FMT<0b10, 0b000010>;
1024
1025 class SLD_B_ENC : MSA_3R_INDEX_FMT<0b000, 0b00, 0b010100>;
1026 class SLD_H_ENC : MSA_3R_INDEX_FMT<0b000, 0b01, 0b010100>;
1027 class SLD_W_ENC : MSA_3R_INDEX_FMT<0b000, 0b10, 0b010100>;
1028 class SLD_D_ENC : MSA_3R_INDEX_FMT<0b000, 0b11, 0b010100>;
1029
1030 class SLDI_B_ENC : MSA_ELM_B_FMT<0b0000, 0b011001>;
1031 class SLDI_H_ENC : MSA_ELM_H_FMT<0b0000, 0b011001>;
1032 class SLDI_W_ENC : MSA_ELM_W_FMT<0b0000, 0b011001>;
1033 class SLDI_D_ENC : MSA_ELM_D_FMT<0b0000, 0b011001>;
1034
1035 class SLL_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001101>;
1036 class SLL_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001101>;
1037 class SLL_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001101>;
1038 class SLL_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001101>;
1039
1040 class SLLI_B_ENC : MSA_BIT_B_FMT<0b000, 0b001001>;
1041 class SLLI_H_ENC : MSA_BIT_H_FMT<0b000, 0b001001>;
1042 class SLLI_W_ENC : MSA_BIT_W_FMT<0b000, 0b001001>;
1043 class SLLI_D_ENC : MSA_BIT_D_FMT<0b000, 0b001001>;
1044
1045 class SPLAT_B_ENC : MSA_3R_INDEX_FMT<0b001, 0b00, 0b010100>;
1046 class SPLAT_H_ENC : MSA_3R_INDEX_FMT<0b001, 0b01, 0b010100>;
1047 class SPLAT_W_ENC : MSA_3R_INDEX_FMT<0b001, 0b10, 0b010100>;
1048 class SPLAT_D_ENC : MSA_3R_INDEX_FMT<0b001, 0b11, 0b010100>;
1049
1050 class SPLATI_B_ENC : MSA_ELM_B_FMT<0b0001, 0b011001>;
1051 class SPLATI_H_ENC : MSA_ELM_H_FMT<0b0001, 0b011001>;
1052 class SPLATI_W_ENC : MSA_ELM_W_FMT<0b0001, 0b011001>;
1053 class SPLATI_D_ENC : MSA_ELM_D_FMT<0b0001, 0b011001>;
1054
1055 class SRA_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b001101>;
1056 class SRA_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b001101>;
1057 class SRA_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b001101>;
1058 class SRA_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b001101>;
1059
1060 class SRAI_B_ENC : MSA_BIT_B_FMT<0b001, 0b001001>;
1061 class SRAI_H_ENC : MSA_BIT_H_FMT<0b001, 0b001001>;
1062 class SRAI_W_ENC : MSA_BIT_W_FMT<0b001, 0b001001>;
1063 class SRAI_D_ENC : MSA_BIT_D_FMT<0b001, 0b001001>;
1064
1065 class SRAR_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010101>;
1066 class SRAR_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010101>;
1067 class SRAR_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010101>;
1068 class SRAR_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010101>;
1069
1070 class SRARI_B_ENC : MSA_BIT_B_FMT<0b010, 0b001010>;
1071 class SRARI_H_ENC : MSA_BIT_H_FMT<0b010, 0b001010>;
1072 class SRARI_W_ENC : MSA_BIT_W_FMT<0b010, 0b001010>;
1073 class SRARI_D_ENC : MSA_BIT_D_FMT<0b010, 0b001010>;
1074
1075 class SRL_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001101>;
1076 class SRL_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001101>;
1077 class SRL_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001101>;
1078 class SRL_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001101>;
1079
1080 class SRLI_B_ENC : MSA_BIT_B_FMT<0b010, 0b001001>;
1081 class SRLI_H_ENC : MSA_BIT_H_FMT<0b010, 0b001001>;
1082 class SRLI_W_ENC : MSA_BIT_W_FMT<0b010, 0b001001>;
1083 class SRLI_D_ENC : MSA_BIT_D_FMT<0b010, 0b001001>;
1084
1085 class SRLR_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010101>;
1086 class SRLR_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010101>;
1087 class SRLR_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010101>;
1088 class SRLR_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010101>;
1089
1090 class SRLRI_B_ENC : MSA_BIT_B_FMT<0b011, 0b001010>;
1091 class SRLRI_H_ENC : MSA_BIT_H_FMT<0b011, 0b001010>;
1092 class SRLRI_W_ENC : MSA_BIT_W_FMT<0b011, 0b001010>;
1093 class SRLRI_D_ENC : MSA_BIT_D_FMT<0b011, 0b001010>;
1094
1095 class ST_B_ENC   : MSA_MI10_FMT<0b00, 0b1001>;
1096 class ST_H_ENC   : MSA_MI10_FMT<0b01, 0b1001>;
1097 class ST_W_ENC   : MSA_MI10_FMT<0b10, 0b1001>;
1098 class ST_D_ENC   : MSA_MI10_FMT<0b11, 0b1001>;
1099
1100 class SUBS_S_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010001>;
1101 class SUBS_S_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010001>;
1102 class SUBS_S_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010001>;
1103 class SUBS_S_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010001>;
1104
1105 class SUBS_U_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010001>;
1106 class SUBS_U_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010001>;
1107 class SUBS_U_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010001>;
1108 class SUBS_U_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010001>;
1109
1110 class SUBSUS_U_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010001>;
1111 class SUBSUS_U_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010001>;
1112 class SUBSUS_U_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010001>;
1113 class SUBSUS_U_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010001>;
1114
1115 class SUBSUU_S_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010001>;
1116 class SUBSUU_S_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010001>;
1117 class SUBSUU_S_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010001>;
1118 class SUBSUU_S_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010001>;
1119
1120 class SUBV_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b001110>;
1121 class SUBV_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b001110>;
1122 class SUBV_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b001110>;
1123 class SUBV_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b001110>;
1124
1125 class SUBVI_B_ENC : MSA_I5_FMT<0b001, 0b00, 0b000110>;
1126 class SUBVI_H_ENC : MSA_I5_FMT<0b001, 0b01, 0b000110>;
1127 class SUBVI_W_ENC : MSA_I5_FMT<0b001, 0b10, 0b000110>;
1128 class SUBVI_D_ENC : MSA_I5_FMT<0b001, 0b11, 0b000110>;
1129
1130 class VSHF_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010101>;
1131 class VSHF_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010101>;
1132 class VSHF_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010101>;
1133 class VSHF_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010101>;
1134
1135 class XOR_V_ENC : MSA_VEC_FMT<0b00011, 0b011110>;
1136
1137 class XORI_B_ENC : MSA_I8_FMT<0b11, 0b000000>;
1138
1139 // Instruction desc.
1140 class MSA_BIT_B_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1141                           ComplexPattern Imm, RegisterOperand ROWD,
1142                           RegisterOperand ROWS = ROWD,
1143                           InstrItinClass itin = NoItinerary> {
1144   dag OutOperandList = (outs ROWD:$wd);
1145   dag InOperandList = (ins ROWS:$ws, vsplat_uimm3:$m);
1146   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1147   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1148   InstrItinClass Itinerary = itin;
1149 }
1150
1151 class MSA_BIT_H_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1152                           ComplexPattern Imm, RegisterOperand ROWD,
1153                           RegisterOperand ROWS = ROWD,
1154                           InstrItinClass itin = NoItinerary> {
1155   dag OutOperandList = (outs ROWD:$wd);
1156   dag InOperandList = (ins ROWS:$ws, vsplat_uimm4:$m);
1157   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1158   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1159   InstrItinClass Itinerary = itin;
1160 }
1161
1162 class MSA_BIT_W_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1163                           ComplexPattern Imm, RegisterOperand ROWD,
1164                           RegisterOperand ROWS = ROWD,
1165                           InstrItinClass itin = NoItinerary> {
1166   dag OutOperandList = (outs ROWD:$wd);
1167   dag InOperandList = (ins ROWS:$ws, vsplat_uimm5:$m);
1168   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1169   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1170   InstrItinClass Itinerary = itin;
1171 }
1172
1173 class MSA_BIT_D_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1174                           ComplexPattern Imm, RegisterOperand ROWD,
1175                           RegisterOperand ROWS = ROWD,
1176                           InstrItinClass itin = NoItinerary> {
1177   dag OutOperandList = (outs ROWD:$wd);
1178   dag InOperandList = (ins ROWS:$ws, vsplat_uimm6:$m);
1179   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1180   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1181   InstrItinClass Itinerary = itin;
1182 }
1183
1184 // This class is deprecated and will be removed soon.
1185 class MSA_BIT_B_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1186                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1187                             InstrItinClass itin = NoItinerary> {
1188   dag OutOperandList = (outs ROWD:$wd);
1189   dag InOperandList = (ins ROWS:$ws, uimm3:$m);
1190   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1191   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt3:$m))];
1192   InstrItinClass Itinerary = itin;
1193 }
1194
1195 // This class is deprecated and will be removed soon.
1196 class MSA_BIT_H_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1197                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1198                             InstrItinClass itin = NoItinerary> {
1199   dag OutOperandList = (outs ROWD:$wd);
1200   dag InOperandList = (ins ROWS:$ws, uimm4:$m);
1201   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1202   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt4:$m))];
1203   InstrItinClass Itinerary = itin;
1204 }
1205
1206 // This class is deprecated and will be removed soon.
1207 class MSA_BIT_W_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1208                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1209                             InstrItinClass itin = NoItinerary> {
1210   dag OutOperandList = (outs ROWD:$wd);
1211   dag InOperandList = (ins ROWS:$ws, uimm5:$m);
1212   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1213   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt5:$m))];
1214   InstrItinClass Itinerary = itin;
1215 }
1216
1217 // This class is deprecated and will be removed soon.
1218 class MSA_BIT_D_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1219                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1220                             InstrItinClass itin = NoItinerary> {
1221   dag OutOperandList = (outs ROWD:$wd);
1222   dag InOperandList = (ins ROWS:$ws, uimm6:$m);
1223   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1224   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt6:$m))];
1225   InstrItinClass Itinerary = itin;
1226 }
1227
1228 class MSA_BIT_BINSXI_DESC_BASE<string instr_asm, ValueType Ty,
1229                                ComplexPattern Mask, RegisterOperand ROWD,
1230                                RegisterOperand ROWS = ROWD,
1231                                InstrItinClass itin = NoItinerary> {
1232   dag OutOperandList = (outs ROWD:$wd);
1233   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, vsplat_uimm8:$m);
1234   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1235   // Note that binsxi and vselect treat the condition operand the opposite
1236   // way to each other.
1237   //   (vselect cond, if_set, if_clear)
1238   //   (BSEL_V cond, if_clear, if_set)
1239   list<dag> Pattern = [(set ROWD:$wd, (vselect (Ty Mask:$m), (Ty ROWD:$ws),
1240                                                ROWS:$wd_in))];
1241   InstrItinClass Itinerary = itin;
1242   string Constraints = "$wd = $wd_in";
1243 }
1244
1245 class MSA_BIT_BINSLI_DESC_BASE<string instr_asm, ValueType Ty,
1246                                RegisterOperand ROWD,
1247                                RegisterOperand ROWS = ROWD,
1248                                InstrItinClass itin = NoItinerary> :
1249   MSA_BIT_BINSXI_DESC_BASE<instr_asm, Ty, vsplat_maskl_bits, ROWD, ROWS, itin>;
1250
1251 class MSA_BIT_BINSRI_DESC_BASE<string instr_asm, ValueType Ty,
1252                                RegisterOperand ROWD,
1253                                RegisterOperand ROWS = ROWD,
1254                                InstrItinClass itin = NoItinerary> :
1255   MSA_BIT_BINSXI_DESC_BASE<instr_asm, Ty, vsplat_maskr_bits, ROWD, ROWS, itin>;
1256
1257 class MSA_BIT_SPLAT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1258                               SplatComplexPattern SplatImm,
1259                               RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1260                               InstrItinClass itin = NoItinerary> {
1261   dag OutOperandList = (outs ROWD:$wd);
1262   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$m);
1263   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1264   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$m))];
1265   InstrItinClass Itinerary = itin;
1266 }
1267
1268 class MSA_COPY_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1269                          ValueType VecTy, RegisterOperand ROD,
1270                          RegisterOperand ROWS,
1271                          InstrItinClass itin = NoItinerary> {
1272   dag OutOperandList = (outs ROD:$rd);
1273   dag InOperandList = (ins ROWS:$ws, uimm4_ptr:$n);
1274   string AsmString = !strconcat(instr_asm, "\t$rd, $ws[$n]");
1275   list<dag> Pattern = [(set ROD:$rd, (OpNode (VecTy ROWS:$ws), immZExt4Ptr:$n))];
1276   InstrItinClass Itinerary = itin;
1277 }
1278
1279 class MSA_ELM_SLD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1280                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1281                             InstrItinClass itin = NoItinerary> {
1282   dag OutOperandList = (outs ROWD:$wd);
1283   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, uimm4:$n);
1284   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$n]");
1285   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1286                                               immZExt4:$n))];
1287   string Constraints = "$wd = $wd_in";
1288   InstrItinClass Itinerary = itin;
1289 }
1290
1291 class MSA_COPY_PSEUDO_BASE<SDPatternOperator OpNode, ValueType VecTy,
1292                            RegisterClass RCD, RegisterClass RCWS> :
1293       MSAPseudo<(outs RCD:$wd), (ins RCWS:$ws, uimm4_ptr:$n),
1294                 [(set RCD:$wd, (OpNode (VecTy RCWS:$ws), immZExt4Ptr:$n))]> {
1295   bit usesCustomInserter = 1;
1296 }
1297
1298 class MSA_I5_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1299                        SplatComplexPattern SplatImm, RegisterOperand ROWD,
1300                        RegisterOperand ROWS = ROWD,
1301                        InstrItinClass itin = NoItinerary> {
1302   dag OutOperandList = (outs ROWD:$wd);
1303   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$imm);
1304   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $imm");
1305   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$imm))];
1306   InstrItinClass Itinerary = itin;
1307 }
1308
1309 class MSA_I8_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1310                        SplatComplexPattern SplatImm, RegisterOperand ROWD,
1311                        RegisterOperand ROWS = ROWD,
1312                        InstrItinClass itin = NoItinerary> {
1313   dag OutOperandList = (outs ROWD:$wd);
1314   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$u8);
1315   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $u8");
1316   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$u8))];
1317   InstrItinClass Itinerary = itin;
1318 }
1319
1320 class MSA_I8_SHF_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1321                            RegisterOperand ROWS = ROWD,
1322                            InstrItinClass itin = NoItinerary> {
1323   dag OutOperandList = (outs ROWD:$wd);
1324   dag InOperandList = (ins ROWS:$ws, uimm8:$u8);
1325   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $u8");
1326   list<dag> Pattern = [(set ROWD:$wd, (MipsSHF immZExt8:$u8, ROWS:$ws))];
1327   InstrItinClass Itinerary = itin;
1328 }
1329
1330 class MSA_I10_LDI_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1331                             InstrItinClass itin = NoItinerary> {
1332   dag OutOperandList = (outs ROWD:$wd);
1333   dag InOperandList = (ins vsplat_simm10:$s10);
1334   string AsmString = !strconcat(instr_asm, "\t$wd, $s10");
1335   // LDI is matched using custom matching code in MipsSEISelDAGToDAG.cpp
1336   list<dag> Pattern = [];
1337   bit hasSideEffects = 0;
1338   InstrItinClass Itinerary = itin;
1339 }
1340
1341 class MSA_2R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1342                        RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1343                        InstrItinClass itin = NoItinerary> {
1344   dag OutOperandList = (outs ROWD:$wd);
1345   dag InOperandList = (ins ROWS:$ws);
1346   string AsmString = !strconcat(instr_asm, "\t$wd, $ws");
1347   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws))];
1348   InstrItinClass Itinerary = itin;
1349 }
1350
1351 class MSA_2R_FILL_DESC_BASE<string instr_asm, ValueType VT,
1352                             SDPatternOperator OpNode, RegisterOperand ROWD,
1353                             RegisterOperand ROS = ROWD,
1354                             InstrItinClass itin = NoItinerary> {
1355   dag OutOperandList = (outs ROWD:$wd);
1356   dag InOperandList = (ins ROS:$rs);
1357   string AsmString = !strconcat(instr_asm, "\t$wd, $rs");
1358   list<dag> Pattern = [(set ROWD:$wd, (VT (OpNode ROS:$rs)))];
1359   InstrItinClass Itinerary = itin;
1360 }
1361
1362 class MSA_2R_FILL_PSEUDO_BASE<ValueType VT, SDPatternOperator OpNode,
1363                               RegisterClass RCWD, RegisterClass RCWS = RCWD> :
1364       MSAPseudo<(outs RCWD:$wd), (ins RCWS:$fs),
1365                 [(set RCWD:$wd, (OpNode RCWS:$fs))]> {
1366   let usesCustomInserter = 1;
1367 }
1368
1369 class MSA_2RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1370                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1371                         InstrItinClass itin = NoItinerary> {
1372   dag OutOperandList = (outs ROWD:$wd);
1373   dag InOperandList = (ins ROWS:$ws);
1374   string AsmString = !strconcat(instr_asm, "\t$wd, $ws");
1375   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws))];
1376   InstrItinClass Itinerary = itin;
1377 }
1378
1379 class MSA_3R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1380                        RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1381                        RegisterOperand ROWT = ROWD,
1382                        InstrItinClass itin = NoItinerary> {
1383   dag OutOperandList = (outs ROWD:$wd);
1384   dag InOperandList = (ins ROWS:$ws, ROWT:$wt);
1385   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1386   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))];
1387   InstrItinClass Itinerary = itin;
1388 }
1389
1390 class MSA_3R_BINSX_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1391                              RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1392                              RegisterOperand ROWT = ROWD,
1393                              InstrItinClass itin = NoItinerary> {
1394   dag OutOperandList = (outs ROWD:$wd);
1395   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1396   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1397   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1398                                               ROWT:$wt))];
1399   string Constraints = "$wd = $wd_in";
1400   InstrItinClass Itinerary = itin;
1401 }
1402
1403 class MSA_3R_SPLAT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1404                              RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1405                              InstrItinClass itin = NoItinerary> {
1406   dag OutOperandList = (outs ROWD:$wd);
1407   dag InOperandList = (ins ROWS:$ws, GPR32Opnd:$rt);
1408   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$rt]");
1409   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, GPR32Opnd:$rt))];
1410   InstrItinClass Itinerary = itin;
1411 }
1412
1413 class MSA_3R_VSHF_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1414                             RegisterOperand ROWS = ROWD,
1415                             RegisterOperand ROWT = ROWD,
1416                             InstrItinClass itin = NoItinerary> {
1417   dag OutOperandList = (outs ROWD:$wd);
1418   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1419   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1420   list<dag> Pattern = [(set ROWD:$wd, (MipsVSHF ROWD:$wd_in, ROWS:$ws,
1421                                                 ROWT:$wt))];
1422   string Constraints = "$wd = $wd_in";
1423   InstrItinClass Itinerary = itin;
1424 }
1425
1426 class MSA_3R_SLD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1427                            RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1428                            InstrItinClass itin = NoItinerary> {
1429   dag OutOperandList = (outs ROWD:$wd);
1430   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, GPR32Opnd:$rt);
1431   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$rt]");
1432   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1433                                               GPR32Opnd:$rt))];
1434   InstrItinClass Itinerary = itin;
1435   string Constraints = "$wd = $wd_in";
1436 }
1437
1438 class MSA_3R_4R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1439                           RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1440                           RegisterOperand ROWT = ROWD,
1441                           InstrItinClass itin = NoItinerary> {
1442   dag OutOperandList = (outs ROWD:$wd);
1443   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1444   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1445   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1446                                               ROWT:$wt))];
1447   InstrItinClass Itinerary = itin;
1448   string Constraints = "$wd = $wd_in";
1449 }
1450
1451 class MSA_3RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1452                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1453                         RegisterOperand ROWT = ROWD,
1454                         InstrItinClass itin = NoItinerary> :
1455   MSA_3R_DESC_BASE<instr_asm, OpNode, ROWD, ROWS, ROWT, itin>;
1456
1457 class MSA_3RF_4RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1458                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1459                             RegisterOperand ROWT = ROWD,
1460                             InstrItinClass itin = NoItinerary> :
1461   MSA_3R_4R_DESC_BASE<instr_asm, OpNode, ROWD, ROWS, ROWT, itin>;
1462
1463 class MSA_CBRANCH_DESC_BASE<string instr_asm, RegisterOperand ROWD> {
1464   dag OutOperandList = (outs);
1465   dag InOperandList = (ins ROWD:$wt, brtarget:$offset);
1466   string AsmString = !strconcat(instr_asm, "\t$wt, $offset");
1467   list<dag> Pattern = [];
1468   InstrItinClass Itinerary = NoItinerary;
1469   bit isBranch = 1;
1470   bit isTerminator = 1;
1471   bit hasDelaySlot = 1;
1472   list<Register> Defs = [AT];
1473 }
1474
1475 class MSA_INSERT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1476                            RegisterOperand ROWD, RegisterOperand ROS,
1477                            InstrItinClass itin = NoItinerary> {
1478   dag OutOperandList = (outs ROWD:$wd);
1479   dag InOperandList = (ins ROWD:$wd_in, ROS:$rs, uimm6_ptr:$n);
1480   string AsmString = !strconcat(instr_asm, "\t$wd[$n], $rs");
1481   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in,
1482                                               ROS:$rs,
1483                                               immZExt6Ptr:$n))];
1484   InstrItinClass Itinerary = itin;
1485   string Constraints = "$wd = $wd_in";
1486 }
1487
1488 class MSA_INSERT_PSEUDO_BASE<SDPatternOperator OpNode, ValueType Ty,
1489                              RegisterOperand ROWD, RegisterOperand ROFS> :
1490       MSAPseudo<(outs ROWD:$wd), (ins ROWD:$wd_in, uimm6_ptr:$n, ROFS:$fs),
1491                 [(set ROWD:$wd, (OpNode (Ty ROWD:$wd_in), ROFS:$fs,
1492                                         immZExt6Ptr:$n))]> {
1493   bit usesCustomInserter = 1;
1494   string Constraints = "$wd = $wd_in";
1495 }
1496
1497 class MSA_INSERT_VIDX_PSEUDO_BASE<SDPatternOperator OpNode, ValueType Ty,
1498                                   RegisterOperand ROWD, RegisterOperand ROFS,
1499                                   RegisterOperand ROIdx> :
1500       MSAPseudo<(outs ROWD:$wd), (ins ROWD:$wd_in, ROIdx:$n, ROFS:$fs),
1501                 [(set ROWD:$wd, (OpNode (Ty ROWD:$wd_in), ROFS:$fs,
1502                                         ROIdx:$n))]> {
1503   bit usesCustomInserter = 1;
1504   string Constraints = "$wd = $wd_in";
1505 }
1506
1507 class MSA_INSVE_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1508                           RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1509                           InstrItinClass itin = NoItinerary> {
1510   dag OutOperandList = (outs ROWD:$wd);
1511   dag InOperandList = (ins ROWD:$wd_in, uimm6:$n, ROWS:$ws, uimmz:$n2);
1512   string AsmString = !strconcat(instr_asm, "\t$wd[$n], $ws[$n2]");
1513   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in,
1514                                               immZExt6:$n,
1515                                               ROWS:$ws,
1516                                               immz:$n2))];
1517   InstrItinClass Itinerary = itin;
1518   string Constraints = "$wd = $wd_in";
1519 }
1520
1521 class MSA_VEC_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1522                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1523                         RegisterOperand ROWT = ROWD,
1524                         InstrItinClass itin = NoItinerary> {
1525   dag OutOperandList = (outs ROWD:$wd);
1526   dag InOperandList = (ins ROWS:$ws, ROWT:$wt);
1527   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1528   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))];
1529   InstrItinClass Itinerary = itin;
1530 }
1531
1532 class MSA_ELM_SPLAT_DESC_BASE<string instr_asm, SplatComplexPattern SplatImm,
1533                               RegisterOperand ROWD,
1534                               RegisterOperand ROWS = ROWD,
1535                               InstrItinClass itin = NoItinerary> {
1536   dag OutOperandList = (outs ROWD:$wd);
1537   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$n);
1538   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$n]");
1539   list<dag> Pattern = [(set ROWD:$wd, (MipsVSHF SplatImm:$n, ROWS:$ws,
1540                                                 ROWS:$ws))];
1541   InstrItinClass Itinerary = itin;
1542 }
1543
1544 class MSA_VEC_PSEUDO_BASE<SDPatternOperator OpNode, RegisterOperand ROWD,
1545                           RegisterOperand ROWS = ROWD,
1546                           RegisterOperand ROWT = ROWD> :
1547       MSAPseudo<(outs ROWD:$wd), (ins ROWS:$ws, ROWT:$wt),
1548                 [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))]>;
1549
1550 class ADD_A_B_DESC : MSA_3R_DESC_BASE<"add_a.b", int_mips_add_a_b, MSA128BOpnd>,
1551                      IsCommutable;
1552 class ADD_A_H_DESC : MSA_3R_DESC_BASE<"add_a.h", int_mips_add_a_h, MSA128HOpnd>,
1553                      IsCommutable;
1554 class ADD_A_W_DESC : MSA_3R_DESC_BASE<"add_a.w", int_mips_add_a_w, MSA128WOpnd>,
1555                      IsCommutable;
1556 class ADD_A_D_DESC : MSA_3R_DESC_BASE<"add_a.d", int_mips_add_a_d, MSA128DOpnd>,
1557                      IsCommutable;
1558
1559 class ADDS_A_B_DESC : MSA_3R_DESC_BASE<"adds_a.b", int_mips_adds_a_b,
1560                                        MSA128BOpnd>, IsCommutable;
1561 class ADDS_A_H_DESC : MSA_3R_DESC_BASE<"adds_a.h", int_mips_adds_a_h,
1562                                        MSA128HOpnd>, IsCommutable;
1563 class ADDS_A_W_DESC : MSA_3R_DESC_BASE<"adds_a.w", int_mips_adds_a_w,
1564                                        MSA128WOpnd>, IsCommutable;
1565 class ADDS_A_D_DESC : MSA_3R_DESC_BASE<"adds_a.d", int_mips_adds_a_d,
1566                                        MSA128DOpnd>, IsCommutable;
1567
1568 class ADDS_S_B_DESC : MSA_3R_DESC_BASE<"adds_s.b", int_mips_adds_s_b,
1569                                        MSA128BOpnd>, IsCommutable;
1570 class ADDS_S_H_DESC : MSA_3R_DESC_BASE<"adds_s.h", int_mips_adds_s_h,
1571                                        MSA128HOpnd>, IsCommutable;
1572 class ADDS_S_W_DESC : MSA_3R_DESC_BASE<"adds_s.w", int_mips_adds_s_w,
1573                                        MSA128WOpnd>, IsCommutable;
1574 class ADDS_S_D_DESC : MSA_3R_DESC_BASE<"adds_s.d", int_mips_adds_s_d,
1575                                        MSA128DOpnd>, IsCommutable;
1576
1577 class ADDS_U_B_DESC : MSA_3R_DESC_BASE<"adds_u.b", int_mips_adds_u_b,
1578                                        MSA128BOpnd>, IsCommutable;
1579 class ADDS_U_H_DESC : MSA_3R_DESC_BASE<"adds_u.h", int_mips_adds_u_h,
1580                                        MSA128HOpnd>, IsCommutable;
1581 class ADDS_U_W_DESC : MSA_3R_DESC_BASE<"adds_u.w", int_mips_adds_u_w,
1582                                        MSA128WOpnd>, IsCommutable;
1583 class ADDS_U_D_DESC : MSA_3R_DESC_BASE<"adds_u.d", int_mips_adds_u_d,
1584                                        MSA128DOpnd>, IsCommutable;
1585
1586 class ADDV_B_DESC : MSA_3R_DESC_BASE<"addv.b", add, MSA128BOpnd>, IsCommutable;
1587 class ADDV_H_DESC : MSA_3R_DESC_BASE<"addv.h", add, MSA128HOpnd>, IsCommutable;
1588 class ADDV_W_DESC : MSA_3R_DESC_BASE<"addv.w", add, MSA128WOpnd>, IsCommutable;
1589 class ADDV_D_DESC : MSA_3R_DESC_BASE<"addv.d", add, MSA128DOpnd>, IsCommutable;
1590
1591 class ADDVI_B_DESC : MSA_I5_DESC_BASE<"addvi.b", add, vsplati8_uimm5,
1592                                       MSA128BOpnd>;
1593 class ADDVI_H_DESC : MSA_I5_DESC_BASE<"addvi.h", add, vsplati16_uimm5,
1594                                       MSA128HOpnd>;
1595 class ADDVI_W_DESC : MSA_I5_DESC_BASE<"addvi.w", add, vsplati32_uimm5,
1596                                       MSA128WOpnd>;
1597 class ADDVI_D_DESC : MSA_I5_DESC_BASE<"addvi.d", add, vsplati64_uimm5,
1598                                       MSA128DOpnd>;
1599
1600 class AND_V_DESC : MSA_VEC_DESC_BASE<"and.v", and, MSA128BOpnd>;
1601 class AND_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128HOpnd>;
1602 class AND_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128WOpnd>;
1603 class AND_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128DOpnd>;
1604
1605 class ANDI_B_DESC : MSA_I8_DESC_BASE<"andi.b", and, vsplati8_uimm8,
1606                                      MSA128BOpnd>;
1607
1608 class ASUB_S_B_DESC : MSA_3R_DESC_BASE<"asub_s.b", int_mips_asub_s_b,
1609                                        MSA128BOpnd>;
1610 class ASUB_S_H_DESC : MSA_3R_DESC_BASE<"asub_s.h", int_mips_asub_s_h,
1611                                        MSA128HOpnd>;
1612 class ASUB_S_W_DESC : MSA_3R_DESC_BASE<"asub_s.w", int_mips_asub_s_w,
1613                                        MSA128WOpnd>;
1614 class ASUB_S_D_DESC : MSA_3R_DESC_BASE<"asub_s.d", int_mips_asub_s_d,
1615                                        MSA128DOpnd>;
1616
1617 class ASUB_U_B_DESC : MSA_3R_DESC_BASE<"asub_u.b", int_mips_asub_u_b,
1618                                        MSA128BOpnd>;
1619 class ASUB_U_H_DESC : MSA_3R_DESC_BASE<"asub_u.h", int_mips_asub_u_h,
1620                                        MSA128HOpnd>;
1621 class ASUB_U_W_DESC : MSA_3R_DESC_BASE<"asub_u.w", int_mips_asub_u_w,
1622                                        MSA128WOpnd>;
1623 class ASUB_U_D_DESC : MSA_3R_DESC_BASE<"asub_u.d", int_mips_asub_u_d,
1624                                        MSA128DOpnd>;
1625
1626 class AVE_S_B_DESC : MSA_3R_DESC_BASE<"ave_s.b", int_mips_ave_s_b, MSA128BOpnd>,
1627                      IsCommutable;
1628 class AVE_S_H_DESC : MSA_3R_DESC_BASE<"ave_s.h", int_mips_ave_s_h, MSA128HOpnd>,
1629                      IsCommutable;
1630 class AVE_S_W_DESC : MSA_3R_DESC_BASE<"ave_s.w", int_mips_ave_s_w, MSA128WOpnd>,
1631                      IsCommutable;
1632 class AVE_S_D_DESC : MSA_3R_DESC_BASE<"ave_s.d", int_mips_ave_s_d, MSA128DOpnd>,
1633                      IsCommutable;
1634
1635 class AVE_U_B_DESC : MSA_3R_DESC_BASE<"ave_u.b", int_mips_ave_u_b, MSA128BOpnd>,
1636                      IsCommutable;
1637 class AVE_U_H_DESC : MSA_3R_DESC_BASE<"ave_u.h", int_mips_ave_u_h, MSA128HOpnd>,
1638                      IsCommutable;
1639 class AVE_U_W_DESC : MSA_3R_DESC_BASE<"ave_u.w", int_mips_ave_u_w, MSA128WOpnd>,
1640                      IsCommutable;
1641 class AVE_U_D_DESC : MSA_3R_DESC_BASE<"ave_u.d", int_mips_ave_u_d, MSA128DOpnd>,
1642                      IsCommutable;
1643
1644 class AVER_S_B_DESC : MSA_3R_DESC_BASE<"aver_s.b", int_mips_aver_s_b,
1645                                        MSA128BOpnd>, IsCommutable;
1646 class AVER_S_H_DESC : MSA_3R_DESC_BASE<"aver_s.h", int_mips_aver_s_h,
1647                                        MSA128HOpnd>, IsCommutable;
1648 class AVER_S_W_DESC : MSA_3R_DESC_BASE<"aver_s.w", int_mips_aver_s_w,
1649                                        MSA128WOpnd>, IsCommutable;
1650 class AVER_S_D_DESC : MSA_3R_DESC_BASE<"aver_s.d", int_mips_aver_s_d,
1651                                        MSA128DOpnd>, IsCommutable;
1652
1653 class AVER_U_B_DESC : MSA_3R_DESC_BASE<"aver_u.b", int_mips_aver_u_b,
1654                                        MSA128BOpnd>, IsCommutable;
1655 class AVER_U_H_DESC : MSA_3R_DESC_BASE<"aver_u.h", int_mips_aver_u_h,
1656                                        MSA128HOpnd>, IsCommutable;
1657 class AVER_U_W_DESC : MSA_3R_DESC_BASE<"aver_u.w", int_mips_aver_u_w,
1658                                        MSA128WOpnd>, IsCommutable;
1659 class AVER_U_D_DESC : MSA_3R_DESC_BASE<"aver_u.d", int_mips_aver_u_d,
1660                                        MSA128DOpnd>, IsCommutable;
1661
1662 class BCLR_B_DESC : MSA_3R_DESC_BASE<"bclr.b", vbclr_b, MSA128BOpnd>;
1663 class BCLR_H_DESC : MSA_3R_DESC_BASE<"bclr.h", vbclr_h, MSA128HOpnd>;
1664 class BCLR_W_DESC : MSA_3R_DESC_BASE<"bclr.w", vbclr_w, MSA128WOpnd>;
1665 class BCLR_D_DESC : MSA_3R_DESC_BASE<"bclr.d", vbclr_d, MSA128DOpnd>;
1666
1667 class BCLRI_B_DESC : MSA_BIT_B_DESC_BASE<"bclri.b", and, vsplat_uimm_inv_pow2,
1668                                          MSA128BOpnd>;
1669 class BCLRI_H_DESC : MSA_BIT_H_DESC_BASE<"bclri.h", and, vsplat_uimm_inv_pow2,
1670                                          MSA128HOpnd>;
1671 class BCLRI_W_DESC : MSA_BIT_W_DESC_BASE<"bclri.w", and, vsplat_uimm_inv_pow2,
1672                                          MSA128WOpnd>;
1673 class BCLRI_D_DESC : MSA_BIT_D_DESC_BASE<"bclri.d", and, vsplat_uimm_inv_pow2,
1674                                          MSA128DOpnd>;
1675
1676 class BINSL_B_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.b", int_mips_binsl_b,
1677                                             MSA128BOpnd>;
1678 class BINSL_H_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.h", int_mips_binsl_h,
1679                                             MSA128HOpnd>;
1680 class BINSL_W_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.w", int_mips_binsl_w,
1681                                             MSA128WOpnd>;
1682 class BINSL_D_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.d", int_mips_binsl_d,
1683                                             MSA128DOpnd>;
1684
1685 class BINSLI_B_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.b", v16i8, MSA128BOpnd>;
1686 class BINSLI_H_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.h", v8i16, MSA128HOpnd>;
1687 class BINSLI_W_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.w", v4i32, MSA128WOpnd>;
1688 class BINSLI_D_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.d", v2i64, MSA128DOpnd>;
1689
1690 class BINSR_B_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.b", int_mips_binsr_b,
1691                                             MSA128BOpnd>;
1692 class BINSR_H_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.h", int_mips_binsr_h,
1693                                             MSA128HOpnd>;
1694 class BINSR_W_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.w", int_mips_binsr_w,
1695                                             MSA128WOpnd>;
1696 class BINSR_D_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.d", int_mips_binsr_d,
1697                                             MSA128DOpnd>;
1698
1699 class BINSRI_B_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.b", v16i8, MSA128BOpnd>;
1700 class BINSRI_H_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.h", v8i16, MSA128HOpnd>;
1701 class BINSRI_W_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.w", v4i32, MSA128WOpnd>;
1702 class BINSRI_D_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.d", v2i64, MSA128DOpnd>;
1703
1704 class BMNZ_V_DESC {
1705   dag OutOperandList = (outs MSA128BOpnd:$wd);
1706   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1707                        MSA128BOpnd:$wt);
1708   string AsmString = "bmnz.v\t$wd, $ws, $wt";
1709   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wt,
1710                                                       MSA128BOpnd:$ws,
1711                                                       MSA128BOpnd:$wd_in))];
1712   InstrItinClass Itinerary = NoItinerary;
1713   string Constraints = "$wd = $wd_in";
1714 }
1715
1716 class BMNZI_B_DESC {
1717   dag OutOperandList = (outs MSA128BOpnd:$wd);
1718   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1719                            vsplat_uimm8:$u8);
1720   string AsmString = "bmnzi.b\t$wd, $ws, $u8";
1721   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect vsplati8_uimm8:$u8,
1722                                                       MSA128BOpnd:$ws,
1723                                                       MSA128BOpnd:$wd_in))];
1724   InstrItinClass Itinerary = NoItinerary;
1725   string Constraints = "$wd = $wd_in";
1726 }
1727
1728 class BMZ_V_DESC {
1729   dag OutOperandList = (outs MSA128BOpnd:$wd);
1730   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1731                        MSA128BOpnd:$wt);
1732   string AsmString = "bmz.v\t$wd, $ws, $wt";
1733   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wt,
1734                                                       MSA128BOpnd:$wd_in,
1735                                                       MSA128BOpnd:$ws))];
1736   InstrItinClass Itinerary = NoItinerary;
1737   string Constraints = "$wd = $wd_in";
1738 }
1739
1740 class BMZI_B_DESC {
1741   dag OutOperandList = (outs MSA128BOpnd:$wd);
1742   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1743                            vsplat_uimm8:$u8);
1744   string AsmString = "bmzi.b\t$wd, $ws, $u8";
1745   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect vsplati8_uimm8:$u8,
1746                                                       MSA128BOpnd:$wd_in,
1747                                                       MSA128BOpnd:$ws))];
1748   InstrItinClass Itinerary = NoItinerary;
1749   string Constraints = "$wd = $wd_in";
1750 }
1751
1752 class BNEG_B_DESC : MSA_3R_DESC_BASE<"bneg.b", vbneg_b, MSA128BOpnd>;
1753 class BNEG_H_DESC : MSA_3R_DESC_BASE<"bneg.h", vbneg_h, MSA128HOpnd>;
1754 class BNEG_W_DESC : MSA_3R_DESC_BASE<"bneg.w", vbneg_w, MSA128WOpnd>;
1755 class BNEG_D_DESC : MSA_3R_DESC_BASE<"bneg.d", vbneg_d, MSA128DOpnd>;
1756
1757 class BNEGI_B_DESC : MSA_BIT_B_DESC_BASE<"bnegi.b", xor, vsplat_uimm_pow2,
1758                                          MSA128BOpnd>;
1759 class BNEGI_H_DESC : MSA_BIT_H_DESC_BASE<"bnegi.h", xor, vsplat_uimm_pow2,
1760                                          MSA128HOpnd>;
1761 class BNEGI_W_DESC : MSA_BIT_W_DESC_BASE<"bnegi.w", xor, vsplat_uimm_pow2,
1762                                          MSA128WOpnd>;
1763 class BNEGI_D_DESC : MSA_BIT_D_DESC_BASE<"bnegi.d", xor, vsplat_uimm_pow2,
1764                                          MSA128DOpnd>;
1765
1766 class BNZ_B_DESC : MSA_CBRANCH_DESC_BASE<"bnz.b", MSA128BOpnd>;
1767 class BNZ_H_DESC : MSA_CBRANCH_DESC_BASE<"bnz.h", MSA128HOpnd>;
1768 class BNZ_W_DESC : MSA_CBRANCH_DESC_BASE<"bnz.w", MSA128WOpnd>;
1769 class BNZ_D_DESC : MSA_CBRANCH_DESC_BASE<"bnz.d", MSA128DOpnd>;
1770
1771 class BNZ_V_DESC : MSA_CBRANCH_DESC_BASE<"bnz.v", MSA128BOpnd>;
1772
1773 class BSEL_V_DESC {
1774   dag OutOperandList = (outs MSA128BOpnd:$wd);
1775   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1776                        MSA128BOpnd:$wt);
1777   string AsmString = "bsel.v\t$wd, $ws, $wt";
1778   // Note that vselect and BSEL_V treat the condition operand the opposite way
1779   // from each other.
1780   //   (vselect cond, if_set, if_clear)
1781   //   (BSEL_V cond, if_clear, if_set)
1782   list<dag> Pattern = [(set MSA128BOpnd:$wd,
1783                         (vselect MSA128BOpnd:$wd_in, MSA128BOpnd:$wt,
1784                                                      MSA128BOpnd:$ws))];
1785   InstrItinClass Itinerary = NoItinerary;
1786   string Constraints = "$wd = $wd_in";
1787 }
1788
1789 class BSELI_B_DESC {
1790   dag OutOperandList = (outs MSA128BOpnd:$wd);
1791   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1792                            vsplat_uimm8:$u8);
1793   string AsmString = "bseli.b\t$wd, $ws, $u8";
1794   // Note that vselect and BSEL_V treat the condition operand the opposite way
1795   // from each other.
1796   //   (vselect cond, if_set, if_clear)
1797   //   (BSEL_V cond, if_clear, if_set)
1798   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wd_in,
1799                                                       vsplati8_uimm8:$u8,
1800                                                       MSA128BOpnd:$ws))];
1801   InstrItinClass Itinerary = NoItinerary;
1802   string Constraints = "$wd = $wd_in";
1803 }
1804
1805 class BSET_B_DESC : MSA_3R_DESC_BASE<"bset.b", vbset_b, MSA128BOpnd>;
1806 class BSET_H_DESC : MSA_3R_DESC_BASE<"bset.h", vbset_h, MSA128HOpnd>;
1807 class BSET_W_DESC : MSA_3R_DESC_BASE<"bset.w", vbset_w, MSA128WOpnd>;
1808 class BSET_D_DESC : MSA_3R_DESC_BASE<"bset.d", vbset_d, MSA128DOpnd>;
1809
1810 class BSETI_B_DESC : MSA_BIT_B_DESC_BASE<"bseti.b", or, vsplat_uimm_pow2,
1811                                          MSA128BOpnd>;
1812 class BSETI_H_DESC : MSA_BIT_H_DESC_BASE<"bseti.h", or, vsplat_uimm_pow2,
1813                                          MSA128HOpnd>;
1814 class BSETI_W_DESC : MSA_BIT_W_DESC_BASE<"bseti.w", or, vsplat_uimm_pow2,
1815                                          MSA128WOpnd>;
1816 class BSETI_D_DESC : MSA_BIT_D_DESC_BASE<"bseti.d", or, vsplat_uimm_pow2,
1817                                          MSA128DOpnd>;
1818
1819 class BZ_B_DESC : MSA_CBRANCH_DESC_BASE<"bz.b", MSA128BOpnd>;
1820 class BZ_H_DESC : MSA_CBRANCH_DESC_BASE<"bz.h", MSA128HOpnd>;
1821 class BZ_W_DESC : MSA_CBRANCH_DESC_BASE<"bz.w", MSA128WOpnd>;
1822 class BZ_D_DESC : MSA_CBRANCH_DESC_BASE<"bz.d", MSA128DOpnd>;
1823
1824 class BZ_V_DESC : MSA_CBRANCH_DESC_BASE<"bz.v", MSA128BOpnd>;
1825
1826 class CEQ_B_DESC : MSA_3R_DESC_BASE<"ceq.b", vseteq_v16i8, MSA128BOpnd>,
1827                    IsCommutable;
1828 class CEQ_H_DESC : MSA_3R_DESC_BASE<"ceq.h", vseteq_v8i16, MSA128HOpnd>,
1829                    IsCommutable;
1830 class CEQ_W_DESC : MSA_3R_DESC_BASE<"ceq.w", vseteq_v4i32, MSA128WOpnd>,
1831                    IsCommutable;
1832 class CEQ_D_DESC : MSA_3R_DESC_BASE<"ceq.d", vseteq_v2i64, MSA128DOpnd>,
1833                    IsCommutable;
1834
1835 class CEQI_B_DESC : MSA_I5_DESC_BASE<"ceqi.b", vseteq_v16i8, vsplati8_simm5,
1836                                      MSA128BOpnd>;
1837 class CEQI_H_DESC : MSA_I5_DESC_BASE<"ceqi.h", vseteq_v8i16, vsplati16_simm5,
1838                                      MSA128HOpnd>;
1839 class CEQI_W_DESC : MSA_I5_DESC_BASE<"ceqi.w", vseteq_v4i32, vsplati32_simm5,
1840                                      MSA128WOpnd>;
1841 class CEQI_D_DESC : MSA_I5_DESC_BASE<"ceqi.d", vseteq_v2i64, vsplati64_simm5,
1842                                      MSA128DOpnd>;
1843
1844 class CFCMSA_DESC {
1845   dag OutOperandList = (outs GPR32Opnd:$rd);
1846   dag InOperandList = (ins MSA128CROpnd:$cs);
1847   string AsmString = "cfcmsa\t$rd, $cs";
1848   InstrItinClass Itinerary = NoItinerary;
1849   bit hasSideEffects = 1;
1850 }
1851
1852 class CLE_S_B_DESC : MSA_3R_DESC_BASE<"cle_s.b", vsetle_v16i8, MSA128BOpnd>;
1853 class CLE_S_H_DESC : MSA_3R_DESC_BASE<"cle_s.h", vsetle_v8i16, MSA128HOpnd>;
1854 class CLE_S_W_DESC : MSA_3R_DESC_BASE<"cle_s.w", vsetle_v4i32, MSA128WOpnd>;
1855 class CLE_S_D_DESC : MSA_3R_DESC_BASE<"cle_s.d", vsetle_v2i64, MSA128DOpnd>;
1856
1857 class CLE_U_B_DESC : MSA_3R_DESC_BASE<"cle_u.b", vsetule_v16i8, MSA128BOpnd>;
1858 class CLE_U_H_DESC : MSA_3R_DESC_BASE<"cle_u.h", vsetule_v8i16, MSA128HOpnd>;
1859 class CLE_U_W_DESC : MSA_3R_DESC_BASE<"cle_u.w", vsetule_v4i32, MSA128WOpnd>;
1860 class CLE_U_D_DESC : MSA_3R_DESC_BASE<"cle_u.d", vsetule_v2i64, MSA128DOpnd>;
1861
1862 class CLEI_S_B_DESC : MSA_I5_DESC_BASE<"clei_s.b", vsetle_v16i8,
1863                                        vsplati8_simm5,  MSA128BOpnd>;
1864 class CLEI_S_H_DESC : MSA_I5_DESC_BASE<"clei_s.h", vsetle_v8i16,
1865                                        vsplati16_simm5, MSA128HOpnd>;
1866 class CLEI_S_W_DESC : MSA_I5_DESC_BASE<"clei_s.w", vsetle_v4i32,
1867                                        vsplati32_simm5, MSA128WOpnd>;
1868 class CLEI_S_D_DESC : MSA_I5_DESC_BASE<"clei_s.d", vsetle_v2i64,
1869                                        vsplati64_simm5, MSA128DOpnd>;
1870
1871 class CLEI_U_B_DESC : MSA_I5_DESC_BASE<"clei_u.b", vsetule_v16i8,
1872                                        vsplati8_uimm5,  MSA128BOpnd>;
1873 class CLEI_U_H_DESC : MSA_I5_DESC_BASE<"clei_u.h", vsetule_v8i16,
1874                                        vsplati16_uimm5, MSA128HOpnd>;
1875 class CLEI_U_W_DESC : MSA_I5_DESC_BASE<"clei_u.w", vsetule_v4i32,
1876                                        vsplati32_uimm5, MSA128WOpnd>;
1877 class CLEI_U_D_DESC : MSA_I5_DESC_BASE<"clei_u.d", vsetule_v2i64,
1878                                        vsplati64_uimm5, MSA128DOpnd>;
1879
1880 class CLT_S_B_DESC : MSA_3R_DESC_BASE<"clt_s.b", vsetlt_v16i8, MSA128BOpnd>;
1881 class CLT_S_H_DESC : MSA_3R_DESC_BASE<"clt_s.h", vsetlt_v8i16, MSA128HOpnd>;
1882 class CLT_S_W_DESC : MSA_3R_DESC_BASE<"clt_s.w", vsetlt_v4i32, MSA128WOpnd>;
1883 class CLT_S_D_DESC : MSA_3R_DESC_BASE<"clt_s.d", vsetlt_v2i64, MSA128DOpnd>;
1884
1885 class CLT_U_B_DESC : MSA_3R_DESC_BASE<"clt_u.b", vsetult_v16i8, MSA128BOpnd>;
1886 class CLT_U_H_DESC : MSA_3R_DESC_BASE<"clt_u.h", vsetult_v8i16, MSA128HOpnd>;
1887 class CLT_U_W_DESC : MSA_3R_DESC_BASE<"clt_u.w", vsetult_v4i32, MSA128WOpnd>;
1888 class CLT_U_D_DESC : MSA_3R_DESC_BASE<"clt_u.d", vsetult_v2i64, MSA128DOpnd>;
1889
1890 class CLTI_S_B_DESC : MSA_I5_DESC_BASE<"clti_s.b", vsetlt_v16i8,
1891                                        vsplati8_simm5, MSA128BOpnd>;
1892 class CLTI_S_H_DESC : MSA_I5_DESC_BASE<"clti_s.h", vsetlt_v8i16,
1893                                        vsplati16_simm5, MSA128HOpnd>;
1894 class CLTI_S_W_DESC : MSA_I5_DESC_BASE<"clti_s.w", vsetlt_v4i32,
1895                                        vsplati32_simm5, MSA128WOpnd>;
1896 class CLTI_S_D_DESC : MSA_I5_DESC_BASE<"clti_s.d", vsetlt_v2i64,
1897                                        vsplati64_simm5, MSA128DOpnd>;
1898
1899 class CLTI_U_B_DESC : MSA_I5_DESC_BASE<"clti_u.b", vsetult_v16i8,
1900                                        vsplati8_uimm5, MSA128BOpnd>;
1901 class CLTI_U_H_DESC : MSA_I5_DESC_BASE<"clti_u.h", vsetult_v8i16,
1902                                        vsplati16_uimm5, MSA128HOpnd>;
1903 class CLTI_U_W_DESC : MSA_I5_DESC_BASE<"clti_u.w", vsetult_v4i32,
1904                                        vsplati32_uimm5, MSA128WOpnd>;
1905 class CLTI_U_D_DESC : MSA_I5_DESC_BASE<"clti_u.d", vsetult_v2i64,
1906                                        vsplati64_uimm5, MSA128DOpnd>;
1907
1908 class COPY_S_B_DESC : MSA_COPY_DESC_BASE<"copy_s.b", vextract_sext_i8,  v16i8,
1909                                          GPR32Opnd, MSA128BOpnd>;
1910 class COPY_S_H_DESC : MSA_COPY_DESC_BASE<"copy_s.h", vextract_sext_i16, v8i16,
1911                                          GPR32Opnd, MSA128HOpnd>;
1912 class COPY_S_W_DESC : MSA_COPY_DESC_BASE<"copy_s.w", vextract_sext_i32, v4i32,
1913                                          GPR32Opnd, MSA128WOpnd>;
1914 class COPY_S_D_DESC : MSA_COPY_DESC_BASE<"copy_s.d", vextract_sext_i64, v2i64,
1915                                          GPR64Opnd, MSA128DOpnd>;
1916
1917 class COPY_U_B_DESC : MSA_COPY_DESC_BASE<"copy_u.b", vextract_zext_i8,  v16i8,
1918                                          GPR32Opnd, MSA128BOpnd>;
1919 class COPY_U_H_DESC : MSA_COPY_DESC_BASE<"copy_u.h", vextract_zext_i16, v8i16,
1920                                          GPR32Opnd, MSA128HOpnd>;
1921 class COPY_U_W_DESC : MSA_COPY_DESC_BASE<"copy_u.w", vextract_zext_i32, v4i32,
1922                                          GPR32Opnd, MSA128WOpnd>;
1923
1924 class COPY_FW_PSEUDO_DESC : MSA_COPY_PSEUDO_BASE<vector_extract, v4f32, FGR32,
1925                                                  MSA128W>;
1926 class COPY_FD_PSEUDO_DESC : MSA_COPY_PSEUDO_BASE<vector_extract, v2f64, FGR64,
1927                                                  MSA128D>;
1928
1929 class CTCMSA_DESC {
1930   dag OutOperandList = (outs);
1931   dag InOperandList = (ins MSA128CROpnd:$cd, GPR32Opnd:$rs);
1932   string AsmString = "ctcmsa\t$cd, $rs";
1933   InstrItinClass Itinerary = NoItinerary;
1934   bit hasSideEffects = 1;
1935 }
1936
1937 class DIV_S_B_DESC : MSA_3R_DESC_BASE<"div_s.b", sdiv, MSA128BOpnd>;
1938 class DIV_S_H_DESC : MSA_3R_DESC_BASE<"div_s.h", sdiv, MSA128HOpnd>;
1939 class DIV_S_W_DESC : MSA_3R_DESC_BASE<"div_s.w", sdiv, MSA128WOpnd>;
1940 class DIV_S_D_DESC : MSA_3R_DESC_BASE<"div_s.d", sdiv, MSA128DOpnd>;
1941
1942 class DIV_U_B_DESC : MSA_3R_DESC_BASE<"div_u.b", udiv, MSA128BOpnd>;
1943 class DIV_U_H_DESC : MSA_3R_DESC_BASE<"div_u.h", udiv, MSA128HOpnd>;
1944 class DIV_U_W_DESC : MSA_3R_DESC_BASE<"div_u.w", udiv, MSA128WOpnd>;
1945 class DIV_U_D_DESC : MSA_3R_DESC_BASE<"div_u.d", udiv, MSA128DOpnd>;
1946
1947 class DOTP_S_H_DESC : MSA_3R_DESC_BASE<"dotp_s.h", int_mips_dotp_s_h,
1948                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>,
1949                       IsCommutable;
1950 class DOTP_S_W_DESC : MSA_3R_DESC_BASE<"dotp_s.w", int_mips_dotp_s_w,
1951                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>,
1952                       IsCommutable;
1953 class DOTP_S_D_DESC : MSA_3R_DESC_BASE<"dotp_s.d", int_mips_dotp_s_d,
1954                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>,
1955                       IsCommutable;
1956
1957 class DOTP_U_H_DESC : MSA_3R_DESC_BASE<"dotp_u.h", int_mips_dotp_u_h,
1958                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>,
1959                       IsCommutable;
1960 class DOTP_U_W_DESC : MSA_3R_DESC_BASE<"dotp_u.w", int_mips_dotp_u_w,
1961                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>,
1962                       IsCommutable;
1963 class DOTP_U_D_DESC : MSA_3R_DESC_BASE<"dotp_u.d", int_mips_dotp_u_d,
1964                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>,
1965                       IsCommutable;
1966
1967 class DPADD_S_H_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.h", int_mips_dpadd_s_h,
1968                                            MSA128HOpnd, MSA128BOpnd,
1969                                            MSA128BOpnd>, IsCommutable;
1970 class DPADD_S_W_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.w", int_mips_dpadd_s_w,
1971                                            MSA128WOpnd, MSA128HOpnd,
1972                                            MSA128HOpnd>, IsCommutable;
1973 class DPADD_S_D_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.d", int_mips_dpadd_s_d,
1974                                            MSA128DOpnd, MSA128WOpnd,
1975                                            MSA128WOpnd>, IsCommutable;
1976
1977 class DPADD_U_H_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.h", int_mips_dpadd_u_h,
1978                                            MSA128HOpnd, MSA128BOpnd,
1979                                            MSA128BOpnd>, IsCommutable;
1980 class DPADD_U_W_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.w", int_mips_dpadd_u_w,
1981                                            MSA128WOpnd, MSA128HOpnd,
1982                                            MSA128HOpnd>, IsCommutable;
1983 class DPADD_U_D_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.d", int_mips_dpadd_u_d,
1984                                            MSA128DOpnd, MSA128WOpnd,
1985                                            MSA128WOpnd>, IsCommutable;
1986
1987 class DPSUB_S_H_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.h", int_mips_dpsub_s_h,
1988                                            MSA128HOpnd, MSA128BOpnd,
1989                                            MSA128BOpnd>;
1990 class DPSUB_S_W_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.w", int_mips_dpsub_s_w,
1991                                            MSA128WOpnd, MSA128HOpnd,
1992                                            MSA128HOpnd>;
1993 class DPSUB_S_D_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.d", int_mips_dpsub_s_d,
1994                                            MSA128DOpnd, MSA128WOpnd,
1995                                            MSA128WOpnd>;
1996
1997 class DPSUB_U_H_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.h", int_mips_dpsub_u_h,
1998                                            MSA128HOpnd, MSA128BOpnd,
1999                                            MSA128BOpnd>;
2000 class DPSUB_U_W_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.w", int_mips_dpsub_u_w,
2001                                            MSA128WOpnd, MSA128HOpnd,
2002                                            MSA128HOpnd>;
2003 class DPSUB_U_D_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.d", int_mips_dpsub_u_d,
2004                                            MSA128DOpnd, MSA128WOpnd,
2005                                            MSA128WOpnd>;
2006
2007 class FADD_W_DESC : MSA_3RF_DESC_BASE<"fadd.w", fadd, MSA128WOpnd>,
2008                     IsCommutable;
2009 class FADD_D_DESC : MSA_3RF_DESC_BASE<"fadd.d", fadd, MSA128DOpnd>,
2010                     IsCommutable;
2011
2012 class FCAF_W_DESC : MSA_3RF_DESC_BASE<"fcaf.w", int_mips_fcaf_w, MSA128WOpnd>,
2013                     IsCommutable;
2014 class FCAF_D_DESC : MSA_3RF_DESC_BASE<"fcaf.d", int_mips_fcaf_d, MSA128DOpnd>,
2015                     IsCommutable;
2016
2017 class FCEQ_W_DESC : MSA_3RF_DESC_BASE<"fceq.w", vfsetoeq_v4f32, MSA128WOpnd>,
2018                     IsCommutable;
2019 class FCEQ_D_DESC : MSA_3RF_DESC_BASE<"fceq.d", vfsetoeq_v2f64, MSA128DOpnd>,
2020                     IsCommutable;
2021
2022 class FCLASS_W_DESC : MSA_2RF_DESC_BASE<"fclass.w", int_mips_fclass_w,
2023                                         MSA128WOpnd>;
2024 class FCLASS_D_DESC : MSA_2RF_DESC_BASE<"fclass.d", int_mips_fclass_d,
2025                                         MSA128DOpnd>;
2026
2027 class FCLE_W_DESC : MSA_3RF_DESC_BASE<"fcle.w", vfsetole_v4f32, MSA128WOpnd>;
2028 class FCLE_D_DESC : MSA_3RF_DESC_BASE<"fcle.d", vfsetole_v2f64, MSA128DOpnd>;
2029
2030 class FCLT_W_DESC : MSA_3RF_DESC_BASE<"fclt.w", vfsetolt_v4f32, MSA128WOpnd>;
2031 class FCLT_D_DESC : MSA_3RF_DESC_BASE<"fclt.d", vfsetolt_v2f64, MSA128DOpnd>;
2032
2033 class FCNE_W_DESC : MSA_3RF_DESC_BASE<"fcne.w", vfsetone_v4f32, MSA128WOpnd>,
2034                     IsCommutable;
2035 class FCNE_D_DESC : MSA_3RF_DESC_BASE<"fcne.d", vfsetone_v2f64, MSA128DOpnd>,
2036                     IsCommutable;
2037
2038 class FCOR_W_DESC : MSA_3RF_DESC_BASE<"fcor.w", vfsetord_v4f32, MSA128WOpnd>,
2039                     IsCommutable;
2040 class FCOR_D_DESC : MSA_3RF_DESC_BASE<"fcor.d", vfsetord_v2f64, MSA128DOpnd>,
2041                     IsCommutable;
2042
2043 class FCUEQ_W_DESC : MSA_3RF_DESC_BASE<"fcueq.w", vfsetueq_v4f32, MSA128WOpnd>,
2044                      IsCommutable;
2045 class FCUEQ_D_DESC : MSA_3RF_DESC_BASE<"fcueq.d", vfsetueq_v2f64, MSA128DOpnd>,
2046                      IsCommutable;
2047
2048 class FCULE_W_DESC : MSA_3RF_DESC_BASE<"fcule.w", vfsetule_v4f32, MSA128WOpnd>,
2049                      IsCommutable;
2050 class FCULE_D_DESC : MSA_3RF_DESC_BASE<"fcule.d", vfsetule_v2f64, MSA128DOpnd>,
2051                      IsCommutable;
2052
2053 class FCULT_W_DESC : MSA_3RF_DESC_BASE<"fcult.w", vfsetult_v4f32, MSA128WOpnd>,
2054                      IsCommutable;
2055 class FCULT_D_DESC : MSA_3RF_DESC_BASE<"fcult.d", vfsetult_v2f64, MSA128DOpnd>,
2056                      IsCommutable;
2057
2058 class FCUN_W_DESC : MSA_3RF_DESC_BASE<"fcun.w", vfsetun_v4f32, MSA128WOpnd>,
2059                     IsCommutable;
2060 class FCUN_D_DESC : MSA_3RF_DESC_BASE<"fcun.d", vfsetun_v2f64, MSA128DOpnd>,
2061                     IsCommutable;
2062
2063 class FCUNE_W_DESC : MSA_3RF_DESC_BASE<"fcune.w", vfsetune_v4f32, MSA128WOpnd>,
2064                      IsCommutable;
2065 class FCUNE_D_DESC : MSA_3RF_DESC_BASE<"fcune.d", vfsetune_v2f64, MSA128DOpnd>,
2066                      IsCommutable;
2067
2068 class FDIV_W_DESC : MSA_3RF_DESC_BASE<"fdiv.w", fdiv, MSA128WOpnd>;
2069 class FDIV_D_DESC : MSA_3RF_DESC_BASE<"fdiv.d", fdiv, MSA128DOpnd>;
2070
2071 class FEXDO_H_DESC : MSA_3RF_DESC_BASE<"fexdo.h", int_mips_fexdo_h,
2072                                        MSA128HOpnd, MSA128WOpnd, MSA128WOpnd>;
2073 class FEXDO_W_DESC : MSA_3RF_DESC_BASE<"fexdo.w", int_mips_fexdo_w,
2074                                        MSA128WOpnd, MSA128DOpnd, MSA128DOpnd>;
2075
2076 // The fexp2.df instruction multiplies the first operand by 2 to the power of
2077 // the second operand. We therefore need a pseudo-insn in order to invent the
2078 // 1.0 when we only need to match ISD::FEXP2.
2079 class FEXP2_W_DESC : MSA_3RF_DESC_BASE<"fexp2.w", mul_fexp2, MSA128WOpnd>;
2080 class FEXP2_D_DESC : MSA_3RF_DESC_BASE<"fexp2.d", mul_fexp2, MSA128DOpnd>;
2081 let usesCustomInserter = 1 in {
2082   class FEXP2_W_1_PSEUDO_DESC :
2083       MSAPseudo<(outs MSA128W:$wd), (ins MSA128W:$ws),
2084                 [(set MSA128W:$wd, (fexp2 MSA128W:$ws))]>;
2085   class FEXP2_D_1_PSEUDO_DESC :
2086       MSAPseudo<(outs MSA128D:$wd), (ins MSA128D:$ws),
2087                 [(set MSA128D:$wd, (fexp2 MSA128D:$ws))]>;
2088 }
2089
2090 class FEXUPL_W_DESC : MSA_2RF_DESC_BASE<"fexupl.w", int_mips_fexupl_w,
2091                                         MSA128WOpnd, MSA128HOpnd>;
2092 class FEXUPL_D_DESC : MSA_2RF_DESC_BASE<"fexupl.d", int_mips_fexupl_d,
2093                                         MSA128DOpnd, MSA128WOpnd>;
2094
2095 class FEXUPR_W_DESC : MSA_2RF_DESC_BASE<"fexupr.w", int_mips_fexupr_w,
2096                                         MSA128WOpnd, MSA128HOpnd>;
2097 class FEXUPR_D_DESC : MSA_2RF_DESC_BASE<"fexupr.d", int_mips_fexupr_d,
2098                                         MSA128DOpnd, MSA128WOpnd>;
2099
2100 class FFINT_S_W_DESC : MSA_2RF_DESC_BASE<"ffint_s.w", sint_to_fp, MSA128WOpnd>;
2101 class FFINT_S_D_DESC : MSA_2RF_DESC_BASE<"ffint_s.d", sint_to_fp, MSA128DOpnd>;
2102
2103 class FFINT_U_W_DESC : MSA_2RF_DESC_BASE<"ffint_u.w", uint_to_fp, MSA128WOpnd>;
2104 class FFINT_U_D_DESC : MSA_2RF_DESC_BASE<"ffint_u.d", uint_to_fp, MSA128DOpnd>;
2105
2106 class FFQL_W_DESC : MSA_2RF_DESC_BASE<"ffql.w", int_mips_ffql_w,
2107                                       MSA128WOpnd, MSA128HOpnd>;
2108 class FFQL_D_DESC : MSA_2RF_DESC_BASE<"ffql.d", int_mips_ffql_d,
2109                                       MSA128DOpnd, MSA128WOpnd>;
2110
2111 class FFQR_W_DESC : MSA_2RF_DESC_BASE<"ffqr.w", int_mips_ffqr_w,
2112                                       MSA128WOpnd, MSA128HOpnd>;
2113 class FFQR_D_DESC : MSA_2RF_DESC_BASE<"ffqr.d", int_mips_ffqr_d,
2114                                       MSA128DOpnd, MSA128WOpnd>;
2115
2116 class FILL_B_DESC : MSA_2R_FILL_DESC_BASE<"fill.b", v16i8, vsplati8,
2117                                           MSA128BOpnd, GPR32Opnd>;
2118 class FILL_H_DESC : MSA_2R_FILL_DESC_BASE<"fill.h", v8i16, vsplati16,
2119                                           MSA128HOpnd, GPR32Opnd>;
2120 class FILL_W_DESC : MSA_2R_FILL_DESC_BASE<"fill.w", v4i32, vsplati32,
2121                                           MSA128WOpnd, GPR32Opnd>;
2122 class FILL_D_DESC : MSA_2R_FILL_DESC_BASE<"fill.d", v2i64, vsplati64,
2123                                           MSA128DOpnd, GPR64Opnd>;
2124
2125 class FILL_FW_PSEUDO_DESC : MSA_2R_FILL_PSEUDO_BASE<v4f32, vsplatf32, MSA128W,
2126                                                     FGR32>;
2127 class FILL_FD_PSEUDO_DESC : MSA_2R_FILL_PSEUDO_BASE<v2f64, vsplatf64, MSA128D,
2128                                                     FGR64>;
2129
2130 class FLOG2_W_DESC : MSA_2RF_DESC_BASE<"flog2.w", flog2, MSA128WOpnd>;
2131 class FLOG2_D_DESC : MSA_2RF_DESC_BASE<"flog2.d", flog2, MSA128DOpnd>;
2132
2133 class FMADD_W_DESC : MSA_3RF_4RF_DESC_BASE<"fmadd.w", fma, MSA128WOpnd>;
2134 class FMADD_D_DESC : MSA_3RF_4RF_DESC_BASE<"fmadd.d", fma, MSA128DOpnd>;
2135
2136 class FMAX_W_DESC : MSA_3RF_DESC_BASE<"fmax.w", int_mips_fmax_w, MSA128WOpnd>;
2137 class FMAX_D_DESC : MSA_3RF_DESC_BASE<"fmax.d", int_mips_fmax_d, MSA128DOpnd>;
2138
2139 class FMAX_A_W_DESC : MSA_3RF_DESC_BASE<"fmax_a.w", int_mips_fmax_a_w,
2140                                         MSA128WOpnd>;
2141 class FMAX_A_D_DESC : MSA_3RF_DESC_BASE<"fmax_a.d", int_mips_fmax_a_d,
2142                                         MSA128DOpnd>;
2143
2144 class FMIN_W_DESC : MSA_3RF_DESC_BASE<"fmin.w", int_mips_fmin_w, MSA128WOpnd>;
2145 class FMIN_D_DESC : MSA_3RF_DESC_BASE<"fmin.d", int_mips_fmin_d, MSA128DOpnd>;
2146
2147 class FMIN_A_W_DESC : MSA_3RF_DESC_BASE<"fmin_a.w", int_mips_fmin_a_w,
2148                                         MSA128WOpnd>;
2149 class FMIN_A_D_DESC : MSA_3RF_DESC_BASE<"fmin_a.d", int_mips_fmin_a_d,
2150                                         MSA128DOpnd>;
2151
2152 class FMSUB_W_DESC : MSA_3RF_4RF_DESC_BASE<"fmsub.w", fms, MSA128WOpnd>;
2153 class FMSUB_D_DESC : MSA_3RF_4RF_DESC_BASE<"fmsub.d", fms, MSA128DOpnd>;
2154
2155 class FMUL_W_DESC : MSA_3RF_DESC_BASE<"fmul.w", fmul, MSA128WOpnd>;
2156 class FMUL_D_DESC : MSA_3RF_DESC_BASE<"fmul.d", fmul, MSA128DOpnd>;
2157
2158 class FRINT_W_DESC : MSA_2RF_DESC_BASE<"frint.w", frint, MSA128WOpnd>;
2159 class FRINT_D_DESC : MSA_2RF_DESC_BASE<"frint.d", frint, MSA128DOpnd>;
2160
2161 class FRCP_W_DESC : MSA_2RF_DESC_BASE<"frcp.w", int_mips_frcp_w, MSA128WOpnd>;
2162 class FRCP_D_DESC : MSA_2RF_DESC_BASE<"frcp.d", int_mips_frcp_d, MSA128DOpnd>;
2163
2164 class FRSQRT_W_DESC : MSA_2RF_DESC_BASE<"frsqrt.w", int_mips_frsqrt_w,
2165                                         MSA128WOpnd>;
2166 class FRSQRT_D_DESC : MSA_2RF_DESC_BASE<"frsqrt.d", int_mips_frsqrt_d,
2167                                         MSA128DOpnd>;
2168
2169 class FSAF_W_DESC : MSA_3RF_DESC_BASE<"fsaf.w", int_mips_fsaf_w, MSA128WOpnd>;
2170 class FSAF_D_DESC : MSA_3RF_DESC_BASE<"fsaf.d", int_mips_fsaf_d, MSA128DOpnd>;
2171
2172 class FSEQ_W_DESC : MSA_3RF_DESC_BASE<"fseq.w", int_mips_fseq_w, MSA128WOpnd>;
2173 class FSEQ_D_DESC : MSA_3RF_DESC_BASE<"fseq.d", int_mips_fseq_d, MSA128DOpnd>;
2174
2175 class FSLE_W_DESC : MSA_3RF_DESC_BASE<"fsle.w", int_mips_fsle_w, MSA128WOpnd>;
2176 class FSLE_D_DESC : MSA_3RF_DESC_BASE<"fsle.d", int_mips_fsle_d, MSA128DOpnd>;
2177
2178 class FSLT_W_DESC : MSA_3RF_DESC_BASE<"fslt.w", int_mips_fslt_w, MSA128WOpnd>;
2179 class FSLT_D_DESC : MSA_3RF_DESC_BASE<"fslt.d", int_mips_fslt_d, MSA128DOpnd>;
2180
2181 class FSNE_W_DESC : MSA_3RF_DESC_BASE<"fsne.w", int_mips_fsne_w, MSA128WOpnd>;
2182 class FSNE_D_DESC : MSA_3RF_DESC_BASE<"fsne.d", int_mips_fsne_d, MSA128DOpnd>;
2183
2184 class FSOR_W_DESC : MSA_3RF_DESC_BASE<"fsor.w", int_mips_fsor_w, MSA128WOpnd>;
2185 class FSOR_D_DESC : MSA_3RF_DESC_BASE<"fsor.d", int_mips_fsor_d, MSA128DOpnd>;
2186
2187 class FSQRT_W_DESC : MSA_2RF_DESC_BASE<"fsqrt.w", fsqrt, MSA128WOpnd>;
2188 class FSQRT_D_DESC : MSA_2RF_DESC_BASE<"fsqrt.d", fsqrt, MSA128DOpnd>;
2189
2190 class FSUB_W_DESC : MSA_3RF_DESC_BASE<"fsub.w", fsub, MSA128WOpnd>;
2191 class FSUB_D_DESC : MSA_3RF_DESC_BASE<"fsub.d", fsub, MSA128DOpnd>;
2192
2193 class FSUEQ_W_DESC : MSA_3RF_DESC_BASE<"fsueq.w", int_mips_fsueq_w,
2194                                        MSA128WOpnd>;
2195 class FSUEQ_D_DESC : MSA_3RF_DESC_BASE<"fsueq.d", int_mips_fsueq_d,
2196                                        MSA128DOpnd>;
2197
2198 class FSULE_W_DESC : MSA_3RF_DESC_BASE<"fsule.w", int_mips_fsule_w,
2199                                        MSA128WOpnd>;
2200 class FSULE_D_DESC : MSA_3RF_DESC_BASE<"fsule.d", int_mips_fsule_d,
2201                                        MSA128DOpnd>;
2202
2203 class FSULT_W_DESC : MSA_3RF_DESC_BASE<"fsult.w", int_mips_fsult_w,
2204                                        MSA128WOpnd>;
2205 class FSULT_D_DESC : MSA_3RF_DESC_BASE<"fsult.d", int_mips_fsult_d,
2206                                        MSA128DOpnd>;
2207
2208 class FSUN_W_DESC : MSA_3RF_DESC_BASE<"fsun.w", int_mips_fsun_w,
2209                                       MSA128WOpnd>;
2210 class FSUN_D_DESC : MSA_3RF_DESC_BASE<"fsun.d", int_mips_fsun_d,
2211                                       MSA128DOpnd>;
2212
2213 class FSUNE_W_DESC : MSA_3RF_DESC_BASE<"fsune.w", int_mips_fsune_w,
2214                                        MSA128WOpnd>;
2215 class FSUNE_D_DESC : MSA_3RF_DESC_BASE<"fsune.d", int_mips_fsune_d,
2216                                        MSA128DOpnd>;
2217
2218 class FTINT_S_W_DESC : MSA_2RF_DESC_BASE<"ftint_s.w", int_mips_ftint_s_w,
2219                                          MSA128WOpnd>;
2220 class FTINT_S_D_DESC : MSA_2RF_DESC_BASE<"ftint_s.d", int_mips_ftint_s_d,
2221                                          MSA128DOpnd>;
2222
2223 class FTINT_U_W_DESC : MSA_2RF_DESC_BASE<"ftint_u.w", int_mips_ftint_u_w,
2224                                          MSA128WOpnd>;
2225 class FTINT_U_D_DESC : MSA_2RF_DESC_BASE<"ftint_u.d", int_mips_ftint_u_d,
2226                                          MSA128DOpnd>;
2227
2228 class FTQ_H_DESC : MSA_3RF_DESC_BASE<"ftq.h", int_mips_ftq_h,
2229                                      MSA128HOpnd, MSA128WOpnd, MSA128WOpnd>;
2230 class FTQ_W_DESC : MSA_3RF_DESC_BASE<"ftq.w", int_mips_ftq_w,
2231                                      MSA128WOpnd, MSA128DOpnd, MSA128DOpnd>;
2232
2233 class FTRUNC_S_W_DESC : MSA_2RF_DESC_BASE<"ftrunc_s.w", fp_to_sint,
2234                                           MSA128WOpnd>;
2235 class FTRUNC_S_D_DESC : MSA_2RF_DESC_BASE<"ftrunc_s.d", fp_to_sint,
2236                                           MSA128DOpnd>;
2237
2238 class FTRUNC_U_W_DESC : MSA_2RF_DESC_BASE<"ftrunc_u.w", fp_to_uint,
2239                                           MSA128WOpnd>;
2240 class FTRUNC_U_D_DESC : MSA_2RF_DESC_BASE<"ftrunc_u.d", fp_to_uint,
2241                                           MSA128DOpnd>;
2242
2243 class HADD_S_H_DESC : MSA_3R_DESC_BASE<"hadd_s.h", int_mips_hadd_s_h,
2244                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2245 class HADD_S_W_DESC : MSA_3R_DESC_BASE<"hadd_s.w", int_mips_hadd_s_w,
2246                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2247 class HADD_S_D_DESC : MSA_3R_DESC_BASE<"hadd_s.d", int_mips_hadd_s_d,
2248                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2249
2250 class HADD_U_H_DESC : MSA_3R_DESC_BASE<"hadd_u.h", int_mips_hadd_u_h,
2251                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2252 class HADD_U_W_DESC : MSA_3R_DESC_BASE<"hadd_u.w", int_mips_hadd_u_w,
2253                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2254 class HADD_U_D_DESC : MSA_3R_DESC_BASE<"hadd_u.d", int_mips_hadd_u_d,
2255                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2256
2257 class HSUB_S_H_DESC : MSA_3R_DESC_BASE<"hsub_s.h", int_mips_hsub_s_h,
2258                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2259 class HSUB_S_W_DESC : MSA_3R_DESC_BASE<"hsub_s.w", int_mips_hsub_s_w,
2260                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2261 class HSUB_S_D_DESC : MSA_3R_DESC_BASE<"hsub_s.d", int_mips_hsub_s_d,
2262                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2263
2264 class HSUB_U_H_DESC : MSA_3R_DESC_BASE<"hsub_u.h", int_mips_hsub_u_h,
2265                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2266 class HSUB_U_W_DESC : MSA_3R_DESC_BASE<"hsub_u.w", int_mips_hsub_u_w,
2267                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2268 class HSUB_U_D_DESC : MSA_3R_DESC_BASE<"hsub_u.d", int_mips_hsub_u_d,
2269                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2270
2271 class ILVEV_B_DESC : MSA_3R_DESC_BASE<"ilvev.b", MipsILVEV, MSA128BOpnd>;
2272 class ILVEV_H_DESC : MSA_3R_DESC_BASE<"ilvev.h", MipsILVEV, MSA128HOpnd>;
2273 class ILVEV_W_DESC : MSA_3R_DESC_BASE<"ilvev.w", MipsILVEV, MSA128WOpnd>;
2274 class ILVEV_D_DESC : MSA_3R_DESC_BASE<"ilvev.d", MipsILVEV, MSA128DOpnd>;
2275
2276 class ILVL_B_DESC : MSA_3R_DESC_BASE<"ilvl.b", MipsILVL, MSA128BOpnd>;
2277 class ILVL_H_DESC : MSA_3R_DESC_BASE<"ilvl.h", MipsILVL, MSA128HOpnd>;
2278 class ILVL_W_DESC : MSA_3R_DESC_BASE<"ilvl.w", MipsILVL, MSA128WOpnd>;
2279 class ILVL_D_DESC : MSA_3R_DESC_BASE<"ilvl.d", MipsILVL, MSA128DOpnd>;
2280
2281 class ILVOD_B_DESC : MSA_3R_DESC_BASE<"ilvod.b", MipsILVOD, MSA128BOpnd>;
2282 class ILVOD_H_DESC : MSA_3R_DESC_BASE<"ilvod.h", MipsILVOD, MSA128HOpnd>;
2283 class ILVOD_W_DESC : MSA_3R_DESC_BASE<"ilvod.w", MipsILVOD, MSA128WOpnd>;
2284 class ILVOD_D_DESC : MSA_3R_DESC_BASE<"ilvod.d", MipsILVOD, MSA128DOpnd>;
2285
2286 class ILVR_B_DESC : MSA_3R_DESC_BASE<"ilvr.b", MipsILVR, MSA128BOpnd>;
2287 class ILVR_H_DESC : MSA_3R_DESC_BASE<"ilvr.h", MipsILVR, MSA128HOpnd>;
2288 class ILVR_W_DESC : MSA_3R_DESC_BASE<"ilvr.w", MipsILVR, MSA128WOpnd>;
2289 class ILVR_D_DESC : MSA_3R_DESC_BASE<"ilvr.d", MipsILVR, MSA128DOpnd>;
2290
2291 class INSERT_B_DESC : MSA_INSERT_DESC_BASE<"insert.b", vinsert_v16i8,
2292                                            MSA128BOpnd, GPR32Opnd>;
2293 class INSERT_H_DESC : MSA_INSERT_DESC_BASE<"insert.h", vinsert_v8i16,
2294                                            MSA128HOpnd, GPR32Opnd>;
2295 class INSERT_W_DESC : MSA_INSERT_DESC_BASE<"insert.w", vinsert_v4i32,
2296                                            MSA128WOpnd, GPR32Opnd>;
2297 class INSERT_D_DESC : MSA_INSERT_DESC_BASE<"insert.d", vinsert_v2i64,
2298                                            MSA128DOpnd, GPR64Opnd>;
2299
2300 class INSERT_B_VIDX_PSEUDO_DESC :
2301     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v16i8, MSA128BOpnd, GPR32Opnd, GPR32Opnd>;
2302 class INSERT_H_VIDX_PSEUDO_DESC :
2303     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v8i16, MSA128HOpnd, GPR32Opnd, GPR32Opnd>;
2304 class INSERT_W_VIDX_PSEUDO_DESC :
2305     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4i32, MSA128WOpnd, GPR32Opnd, GPR32Opnd>;
2306 class INSERT_D_VIDX_PSEUDO_DESC :
2307     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2i64, MSA128DOpnd, GPR64Opnd, GPR32Opnd>;
2308
2309 class INSERT_FW_PSEUDO_DESC : MSA_INSERT_PSEUDO_BASE<vector_insert, v4f32,
2310                                                      MSA128WOpnd, FGR32Opnd>;
2311 class INSERT_FD_PSEUDO_DESC : MSA_INSERT_PSEUDO_BASE<vector_insert, v2f64,
2312                                                      MSA128DOpnd, FGR64Opnd>;
2313
2314 class INSERT_FW_VIDX_PSEUDO_DESC :
2315     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4f32, MSA128WOpnd, FGR32Opnd, GPR32Opnd>;
2316 class INSERT_FD_VIDX_PSEUDO_DESC :
2317     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2f64, MSA128DOpnd, FGR64Opnd, GPR32Opnd>;
2318
2319 class INSERT_B_VIDX64_PSEUDO_DESC :
2320     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v16i8, MSA128BOpnd, GPR32Opnd, GPR64Opnd>;
2321 class INSERT_H_VIDX64_PSEUDO_DESC :
2322     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v8i16, MSA128HOpnd, GPR32Opnd, GPR64Opnd>;
2323 class INSERT_W_VIDX64_PSEUDO_DESC :
2324     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4i32, MSA128WOpnd, GPR32Opnd, GPR64Opnd>;
2325 class INSERT_D_VIDX64_PSEUDO_DESC :
2326     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2i64, MSA128DOpnd, GPR64Opnd, GPR64Opnd>;
2327
2328 class INSERT_FW_VIDX64_PSEUDO_DESC :
2329     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4f32, MSA128WOpnd, FGR32Opnd, GPR64Opnd>;
2330 class INSERT_FD_VIDX64_PSEUDO_DESC :
2331     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2f64, MSA128DOpnd, FGR64Opnd, GPR64Opnd>;
2332
2333 class INSVE_B_DESC : MSA_INSVE_DESC_BASE<"insve.b", insve_v16i8,
2334                                          MSA128BOpnd>;
2335 class INSVE_H_DESC : MSA_INSVE_DESC_BASE<"insve.h", insve_v8i16,
2336                                          MSA128HOpnd>;
2337 class INSVE_W_DESC : MSA_INSVE_DESC_BASE<"insve.w", insve_v4i32,
2338                                          MSA128WOpnd>;
2339 class INSVE_D_DESC : MSA_INSVE_DESC_BASE<"insve.d", insve_v2i64,
2340                                          MSA128DOpnd>;
2341
2342 class LD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
2343                    ValueType TyNode, RegisterOperand ROWD,
2344                    Operand MemOpnd = mem_msa, ComplexPattern Addr = addrimm10,
2345                    InstrItinClass itin = NoItinerary> {
2346   dag OutOperandList = (outs ROWD:$wd);
2347   dag InOperandList = (ins MemOpnd:$addr);
2348   string AsmString = !strconcat(instr_asm, "\t$wd, $addr");
2349   list<dag> Pattern = [(set ROWD:$wd, (TyNode (OpNode Addr:$addr)))];
2350   InstrItinClass Itinerary = itin;
2351   string DecoderMethod = "DecodeMSA128Mem";
2352 }
2353
2354 class LD_B_DESC : LD_DESC_BASE<"ld.b", load, v16i8, MSA128BOpnd>;
2355 class LD_H_DESC : LD_DESC_BASE<"ld.h", load, v8i16, MSA128HOpnd>;
2356 class LD_W_DESC : LD_DESC_BASE<"ld.w", load, v4i32, MSA128WOpnd>;
2357 class LD_D_DESC : LD_DESC_BASE<"ld.d", load, v2i64, MSA128DOpnd>;
2358
2359 class LDI_B_DESC : MSA_I10_LDI_DESC_BASE<"ldi.b", MSA128BOpnd>;
2360 class LDI_H_DESC : MSA_I10_LDI_DESC_BASE<"ldi.h", MSA128HOpnd>;
2361 class LDI_W_DESC : MSA_I10_LDI_DESC_BASE<"ldi.w", MSA128WOpnd>;
2362 class LDI_D_DESC : MSA_I10_LDI_DESC_BASE<"ldi.d", MSA128DOpnd>;
2363
2364 class LSA_DESC_BASE<string instr_asm, RegisterOperand RORD,
2365                     RegisterOperand RORS = RORD, RegisterOperand RORT = RORD,
2366                     InstrItinClass itin = NoItinerary > {
2367   dag OutOperandList = (outs RORD:$rd);
2368   dag InOperandList = (ins RORS:$rs, RORT:$rt, uimm2_plus1:$sa);
2369   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $sa");
2370   list<dag> Pattern = [(set RORD:$rd, (add RORT:$rt,
2371                                                 (shl RORS:$rs,
2372                                                      immZExt2Lsa:$sa)))];
2373   InstrItinClass Itinerary = itin;
2374 }
2375
2376 class LSA_DESC : LSA_DESC_BASE<"lsa", GPR32Opnd>;
2377 class DLSA_DESC : LSA_DESC_BASE<"dlsa", GPR64Opnd>;
2378
2379 class MADD_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"madd_q.h", int_mips_madd_q_h,
2380                                             MSA128HOpnd>;
2381 class MADD_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"madd_q.w", int_mips_madd_q_w,
2382                                             MSA128WOpnd>;
2383
2384 class MADDR_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"maddr_q.h", int_mips_maddr_q_h,
2385                                              MSA128HOpnd>;
2386 class MADDR_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"maddr_q.w", int_mips_maddr_q_w,
2387                                              MSA128WOpnd>;
2388
2389 class MADDV_B_DESC : MSA_3R_4R_DESC_BASE<"maddv.b", muladd, MSA128BOpnd>;
2390 class MADDV_H_DESC : MSA_3R_4R_DESC_BASE<"maddv.h", muladd, MSA128HOpnd>;
2391 class MADDV_W_DESC : MSA_3R_4R_DESC_BASE<"maddv.w", muladd, MSA128WOpnd>;
2392 class MADDV_D_DESC : MSA_3R_4R_DESC_BASE<"maddv.d", muladd, MSA128DOpnd>;
2393
2394 class MAX_A_B_DESC : MSA_3R_DESC_BASE<"max_a.b", int_mips_max_a_b, MSA128BOpnd>;
2395 class MAX_A_H_DESC : MSA_3R_DESC_BASE<"max_a.h", int_mips_max_a_h, MSA128HOpnd>;
2396 class MAX_A_W_DESC : MSA_3R_DESC_BASE<"max_a.w", int_mips_max_a_w, MSA128WOpnd>;
2397 class MAX_A_D_DESC : MSA_3R_DESC_BASE<"max_a.d", int_mips_max_a_d, MSA128DOpnd>;
2398
2399 class MAX_S_B_DESC : MSA_3R_DESC_BASE<"max_s.b", MipsVSMax, MSA128BOpnd>;
2400 class MAX_S_H_DESC : MSA_3R_DESC_BASE<"max_s.h", MipsVSMax, MSA128HOpnd>;
2401 class MAX_S_W_DESC : MSA_3R_DESC_BASE<"max_s.w", MipsVSMax, MSA128WOpnd>;
2402 class MAX_S_D_DESC : MSA_3R_DESC_BASE<"max_s.d", MipsVSMax, MSA128DOpnd>;
2403
2404 class MAX_U_B_DESC : MSA_3R_DESC_BASE<"max_u.b", MipsVUMax, MSA128BOpnd>;
2405 class MAX_U_H_DESC : MSA_3R_DESC_BASE<"max_u.h", MipsVUMax, MSA128HOpnd>;
2406 class MAX_U_W_DESC : MSA_3R_DESC_BASE<"max_u.w", MipsVUMax, MSA128WOpnd>;
2407 class MAX_U_D_DESC : MSA_3R_DESC_BASE<"max_u.d", MipsVUMax, MSA128DOpnd>;
2408
2409 class MAXI_S_B_DESC : MSA_I5_DESC_BASE<"maxi_s.b", MipsVSMax, vsplati8_simm5,
2410                                        MSA128BOpnd>;
2411 class MAXI_S_H_DESC : MSA_I5_DESC_BASE<"maxi_s.h", MipsVSMax, vsplati16_simm5,
2412                                        MSA128HOpnd>;
2413 class MAXI_S_W_DESC : MSA_I5_DESC_BASE<"maxi_s.w", MipsVSMax, vsplati32_simm5,
2414                                        MSA128WOpnd>;
2415 class MAXI_S_D_DESC : MSA_I5_DESC_BASE<"maxi_s.d", MipsVSMax, vsplati64_simm5,
2416                                        MSA128DOpnd>;
2417
2418 class MAXI_U_B_DESC : MSA_I5_DESC_BASE<"maxi_u.b", MipsVUMax, vsplati8_uimm5,
2419                                        MSA128BOpnd>;
2420 class MAXI_U_H_DESC : MSA_I5_DESC_BASE<"maxi_u.h", MipsVUMax, vsplati16_uimm5,
2421                                        MSA128HOpnd>;
2422 class MAXI_U_W_DESC : MSA_I5_DESC_BASE<"maxi_u.w", MipsVUMax, vsplati32_uimm5,
2423                                        MSA128WOpnd>;
2424 class MAXI_U_D_DESC : MSA_I5_DESC_BASE<"maxi_u.d", MipsVUMax, vsplati64_uimm5,
2425                                        MSA128DOpnd>;
2426
2427 class MIN_A_B_DESC : MSA_3R_DESC_BASE<"min_a.b", int_mips_min_a_b, MSA128BOpnd>;
2428 class MIN_A_H_DESC : MSA_3R_DESC_BASE<"min_a.h", int_mips_min_a_h, MSA128HOpnd>;
2429 class MIN_A_W_DESC : MSA_3R_DESC_BASE<"min_a.w", int_mips_min_a_w, MSA128WOpnd>;
2430 class MIN_A_D_DESC : MSA_3R_DESC_BASE<"min_a.d", int_mips_min_a_d, MSA128DOpnd>;
2431
2432 class MIN_S_B_DESC : MSA_3R_DESC_BASE<"min_s.b", MipsVSMin, MSA128BOpnd>;
2433 class MIN_S_H_DESC : MSA_3R_DESC_BASE<"min_s.h", MipsVSMin, MSA128HOpnd>;
2434 class MIN_S_W_DESC : MSA_3R_DESC_BASE<"min_s.w", MipsVSMin, MSA128WOpnd>;
2435 class MIN_S_D_DESC : MSA_3R_DESC_BASE<"min_s.d", MipsVSMin, MSA128DOpnd>;
2436
2437 class MIN_U_B_DESC : MSA_3R_DESC_BASE<"min_u.b", MipsVUMin, MSA128BOpnd>;
2438 class MIN_U_H_DESC : MSA_3R_DESC_BASE<"min_u.h", MipsVUMin, MSA128HOpnd>;
2439 class MIN_U_W_DESC : MSA_3R_DESC_BASE<"min_u.w", MipsVUMin, MSA128WOpnd>;
2440 class MIN_U_D_DESC : MSA_3R_DESC_BASE<"min_u.d", MipsVUMin, MSA128DOpnd>;
2441
2442 class MINI_S_B_DESC : MSA_I5_DESC_BASE<"mini_s.b", MipsVSMin, vsplati8_simm5,
2443                                        MSA128BOpnd>;
2444 class MINI_S_H_DESC : MSA_I5_DESC_BASE<"mini_s.h", MipsVSMin, vsplati16_simm5,
2445                                        MSA128HOpnd>;
2446 class MINI_S_W_DESC : MSA_I5_DESC_BASE<"mini_s.w", MipsVSMin, vsplati32_simm5,
2447                                        MSA128WOpnd>;
2448 class MINI_S_D_DESC : MSA_I5_DESC_BASE<"mini_s.d", MipsVSMin, vsplati64_simm5,
2449                                        MSA128DOpnd>;
2450
2451 class MINI_U_B_DESC : MSA_I5_DESC_BASE<"mini_u.b", MipsVUMin, vsplati8_uimm5,
2452                                        MSA128BOpnd>;
2453 class MINI_U_H_DESC : MSA_I5_DESC_BASE<"mini_u.h", MipsVUMin, vsplati16_uimm5,
2454                                        MSA128HOpnd>;
2455 class MINI_U_W_DESC : MSA_I5_DESC_BASE<"mini_u.w", MipsVUMin, vsplati32_uimm5,
2456                                        MSA128WOpnd>;
2457 class MINI_U_D_DESC : MSA_I5_DESC_BASE<"mini_u.d", MipsVUMin, vsplati64_uimm5,
2458                                        MSA128DOpnd>;
2459
2460 class MOD_S_B_DESC : MSA_3R_DESC_BASE<"mod_s.b", srem, MSA128BOpnd>;
2461 class MOD_S_H_DESC : MSA_3R_DESC_BASE<"mod_s.h", srem, MSA128HOpnd>;
2462 class MOD_S_W_DESC : MSA_3R_DESC_BASE<"mod_s.w", srem, MSA128WOpnd>;
2463 class MOD_S_D_DESC : MSA_3R_DESC_BASE<"mod_s.d", srem, MSA128DOpnd>;
2464
2465 class MOD_U_B_DESC : MSA_3R_DESC_BASE<"mod_u.b", urem, MSA128BOpnd>;
2466 class MOD_U_H_DESC : MSA_3R_DESC_BASE<"mod_u.h", urem, MSA128HOpnd>;
2467 class MOD_U_W_DESC : MSA_3R_DESC_BASE<"mod_u.w", urem, MSA128WOpnd>;
2468 class MOD_U_D_DESC : MSA_3R_DESC_BASE<"mod_u.d", urem, MSA128DOpnd>;
2469
2470 class MOVE_V_DESC {
2471   dag OutOperandList = (outs MSA128BOpnd:$wd);
2472   dag InOperandList = (ins MSA128BOpnd:$ws);
2473   string AsmString = "move.v\t$wd, $ws";
2474   list<dag> Pattern = [];
2475   InstrItinClass Itinerary = NoItinerary;
2476 }
2477
2478 class MSUB_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"msub_q.h", int_mips_msub_q_h,
2479                                             MSA128HOpnd>;
2480 class MSUB_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"msub_q.w", int_mips_msub_q_w,
2481                                             MSA128WOpnd>;
2482
2483 class MSUBR_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"msubr_q.h", int_mips_msubr_q_h,
2484                                              MSA128HOpnd>;
2485 class MSUBR_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"msubr_q.w", int_mips_msubr_q_w,
2486                                              MSA128WOpnd>;
2487
2488 class MSUBV_B_DESC : MSA_3R_4R_DESC_BASE<"msubv.b", mulsub, MSA128BOpnd>;
2489 class MSUBV_H_DESC : MSA_3R_4R_DESC_BASE<"msubv.h", mulsub, MSA128HOpnd>;
2490 class MSUBV_W_DESC : MSA_3R_4R_DESC_BASE<"msubv.w", mulsub, MSA128WOpnd>;
2491 class MSUBV_D_DESC : MSA_3R_4R_DESC_BASE<"msubv.d", mulsub, MSA128DOpnd>;
2492
2493 class MUL_Q_H_DESC : MSA_3RF_DESC_BASE<"mul_q.h", int_mips_mul_q_h,
2494                                        MSA128HOpnd>;
2495 class MUL_Q_W_DESC : MSA_3RF_DESC_BASE<"mul_q.w", int_mips_mul_q_w,
2496                                        MSA128WOpnd>;
2497
2498 class MULR_Q_H_DESC : MSA_3RF_DESC_BASE<"mulr_q.h", int_mips_mulr_q_h,
2499                                         MSA128HOpnd>;
2500 class MULR_Q_W_DESC : MSA_3RF_DESC_BASE<"mulr_q.w", int_mips_mulr_q_w,
2501                                         MSA128WOpnd>;
2502
2503 class MULV_B_DESC : MSA_3R_DESC_BASE<"mulv.b", mul, MSA128BOpnd>;
2504 class MULV_H_DESC : MSA_3R_DESC_BASE<"mulv.h", mul, MSA128HOpnd>;
2505 class MULV_W_DESC : MSA_3R_DESC_BASE<"mulv.w", mul, MSA128WOpnd>;
2506 class MULV_D_DESC : MSA_3R_DESC_BASE<"mulv.d", mul, MSA128DOpnd>;
2507
2508 class NLOC_B_DESC : MSA_2R_DESC_BASE<"nloc.b", int_mips_nloc_b, MSA128BOpnd>;
2509 class NLOC_H_DESC : MSA_2R_DESC_BASE<"nloc.h", int_mips_nloc_h, MSA128HOpnd>;
2510 class NLOC_W_DESC : MSA_2R_DESC_BASE<"nloc.w", int_mips_nloc_w, MSA128WOpnd>;
2511 class NLOC_D_DESC : MSA_2R_DESC_BASE<"nloc.d", int_mips_nloc_d, MSA128DOpnd>;
2512
2513 class NLZC_B_DESC : MSA_2R_DESC_BASE<"nlzc.b", ctlz, MSA128BOpnd>;
2514 class NLZC_H_DESC : MSA_2R_DESC_BASE<"nlzc.h", ctlz, MSA128HOpnd>;
2515 class NLZC_W_DESC : MSA_2R_DESC_BASE<"nlzc.w", ctlz, MSA128WOpnd>;
2516 class NLZC_D_DESC : MSA_2R_DESC_BASE<"nlzc.d", ctlz, MSA128DOpnd>;
2517
2518 class NOR_V_DESC : MSA_VEC_DESC_BASE<"nor.v", MipsVNOR, MSA128BOpnd>;
2519 class NOR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128HOpnd>;
2520 class NOR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128WOpnd>;
2521 class NOR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128DOpnd>;
2522
2523 class NORI_B_DESC : MSA_I8_DESC_BASE<"nori.b", MipsVNOR, vsplati8_uimm8,
2524                                      MSA128BOpnd>;
2525
2526 class OR_V_DESC : MSA_VEC_DESC_BASE<"or.v", or, MSA128BOpnd>;
2527 class OR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128HOpnd>;
2528 class OR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128WOpnd>;
2529 class OR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128DOpnd>;
2530
2531 class ORI_B_DESC : MSA_I8_DESC_BASE<"ori.b", or, vsplati8_uimm8, MSA128BOpnd>;
2532
2533 class PCKEV_B_DESC : MSA_3R_DESC_BASE<"pckev.b", MipsPCKEV, MSA128BOpnd>;
2534 class PCKEV_H_DESC : MSA_3R_DESC_BASE<"pckev.h", MipsPCKEV, MSA128HOpnd>;
2535 class PCKEV_W_DESC : MSA_3R_DESC_BASE<"pckev.w", MipsPCKEV, MSA128WOpnd>;
2536 class PCKEV_D_DESC : MSA_3R_DESC_BASE<"pckev.d", MipsPCKEV, MSA128DOpnd>;
2537
2538 class PCKOD_B_DESC : MSA_3R_DESC_BASE<"pckod.b", MipsPCKOD, MSA128BOpnd>;
2539 class PCKOD_H_DESC : MSA_3R_DESC_BASE<"pckod.h", MipsPCKOD, MSA128HOpnd>;
2540 class PCKOD_W_DESC : MSA_3R_DESC_BASE<"pckod.w", MipsPCKOD, MSA128WOpnd>;
2541 class PCKOD_D_DESC : MSA_3R_DESC_BASE<"pckod.d", MipsPCKOD, MSA128DOpnd>;
2542
2543 class PCNT_B_DESC : MSA_2R_DESC_BASE<"pcnt.b", ctpop, MSA128BOpnd>;
2544 class PCNT_H_DESC : MSA_2R_DESC_BASE<"pcnt.h", ctpop, MSA128HOpnd>;
2545 class PCNT_W_DESC : MSA_2R_DESC_BASE<"pcnt.w", ctpop, MSA128WOpnd>;
2546 class PCNT_D_DESC : MSA_2R_DESC_BASE<"pcnt.d", ctpop, MSA128DOpnd>;
2547
2548 class SAT_S_B_DESC : MSA_BIT_B_X_DESC_BASE<"sat_s.b", int_mips_sat_s_b,
2549                                            MSA128BOpnd>;
2550 class SAT_S_H_DESC : MSA_BIT_H_X_DESC_BASE<"sat_s.h", int_mips_sat_s_h,
2551                                            MSA128HOpnd>;
2552 class SAT_S_W_DESC : MSA_BIT_W_X_DESC_BASE<"sat_s.w", int_mips_sat_s_w,
2553                                            MSA128WOpnd>;
2554 class SAT_S_D_DESC : MSA_BIT_D_X_DESC_BASE<"sat_s.d", int_mips_sat_s_d,
2555                                            MSA128DOpnd>;
2556
2557 class SAT_U_B_DESC : MSA_BIT_B_X_DESC_BASE<"sat_u.b", int_mips_sat_u_b,
2558                                            MSA128BOpnd>;
2559 class SAT_U_H_DESC : MSA_BIT_H_X_DESC_BASE<"sat_u.h", int_mips_sat_u_h,
2560                                            MSA128HOpnd>;
2561 class SAT_U_W_DESC : MSA_BIT_W_X_DESC_BASE<"sat_u.w", int_mips_sat_u_w,
2562                                            MSA128WOpnd>;
2563 class SAT_U_D_DESC : MSA_BIT_D_X_DESC_BASE<"sat_u.d", int_mips_sat_u_d,
2564                                            MSA128DOpnd>;
2565
2566 class SHF_B_DESC : MSA_I8_SHF_DESC_BASE<"shf.b", MSA128BOpnd>;
2567 class SHF_H_DESC : MSA_I8_SHF_DESC_BASE<"shf.h", MSA128HOpnd>;
2568 class SHF_W_DESC : MSA_I8_SHF_DESC_BASE<"shf.w", MSA128WOpnd>;
2569
2570 class SLD_B_DESC : MSA_3R_SLD_DESC_BASE<"sld.b", int_mips_sld_b, MSA128BOpnd>;
2571 class SLD_H_DESC : MSA_3R_SLD_DESC_BASE<"sld.h", int_mips_sld_h, MSA128HOpnd>;
2572 class SLD_W_DESC : MSA_3R_SLD_DESC_BASE<"sld.w", int_mips_sld_w, MSA128WOpnd>;
2573 class SLD_D_DESC : MSA_3R_SLD_DESC_BASE<"sld.d", int_mips_sld_d, MSA128DOpnd>;
2574
2575 class SLDI_B_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.b", int_mips_sldi_b,
2576                                           MSA128BOpnd>;
2577 class SLDI_H_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.h", int_mips_sldi_h,
2578                                           MSA128HOpnd>;
2579 class SLDI_W_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.w", int_mips_sldi_w,
2580                                           MSA128WOpnd>;
2581 class SLDI_D_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.d", int_mips_sldi_d,
2582                                           MSA128DOpnd>;
2583
2584 class SLL_B_DESC : MSA_3R_DESC_BASE<"sll.b", shl, MSA128BOpnd>;
2585 class SLL_H_DESC : MSA_3R_DESC_BASE<"sll.h", shl, MSA128HOpnd>;
2586 class SLL_W_DESC : MSA_3R_DESC_BASE<"sll.w", shl, MSA128WOpnd>;
2587 class SLL_D_DESC : MSA_3R_DESC_BASE<"sll.d", shl, MSA128DOpnd>;
2588
2589 class SLLI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.b", shl, vsplati8_uimm3,
2590                                             MSA128BOpnd>;
2591 class SLLI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.h", shl, vsplati16_uimm4,
2592                                             MSA128HOpnd>;
2593 class SLLI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.w", shl, vsplati32_uimm5,
2594                                             MSA128WOpnd>;
2595 class SLLI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.d", shl, vsplati64_uimm6,
2596                                             MSA128DOpnd>;
2597
2598 class SPLAT_B_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.b", vsplati8_elt,
2599                                             MSA128BOpnd>;
2600 class SPLAT_H_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.h", vsplati16_elt,
2601                                             MSA128HOpnd>;
2602 class SPLAT_W_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.w", vsplati32_elt,
2603                                             MSA128WOpnd>;
2604 class SPLAT_D_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.d", vsplati64_elt,
2605                                             MSA128DOpnd>;
2606
2607 class SPLATI_B_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.b", vsplati8_uimm4,
2608                                               MSA128BOpnd>;
2609 class SPLATI_H_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.h", vsplati16_uimm3,
2610                                               MSA128HOpnd>;
2611 class SPLATI_W_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.w", vsplati32_uimm2,
2612                                               MSA128WOpnd>;
2613 class SPLATI_D_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.d", vsplati64_uimm1,
2614                                               MSA128DOpnd>;
2615
2616 class SRA_B_DESC : MSA_3R_DESC_BASE<"sra.b", sra, MSA128BOpnd>;
2617 class SRA_H_DESC : MSA_3R_DESC_BASE<"sra.h", sra, MSA128HOpnd>;
2618 class SRA_W_DESC : MSA_3R_DESC_BASE<"sra.w", sra, MSA128WOpnd>;
2619 class SRA_D_DESC : MSA_3R_DESC_BASE<"sra.d", sra, MSA128DOpnd>;
2620
2621 class SRAI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.b", sra, vsplati8_uimm3,
2622                                             MSA128BOpnd>;
2623 class SRAI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.h", sra, vsplati16_uimm4,
2624                                             MSA128HOpnd>;
2625 class SRAI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.w", sra, vsplati32_uimm5,
2626                                             MSA128WOpnd>;
2627 class SRAI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.d", sra, vsplati64_uimm6,
2628                                             MSA128DOpnd>;
2629
2630 class SRAR_B_DESC : MSA_3R_DESC_BASE<"srar.b", int_mips_srar_b, MSA128BOpnd>;
2631 class SRAR_H_DESC : MSA_3R_DESC_BASE<"srar.h", int_mips_srar_h, MSA128HOpnd>;
2632 class SRAR_W_DESC : MSA_3R_DESC_BASE<"srar.w", int_mips_srar_w, MSA128WOpnd>;
2633 class SRAR_D_DESC : MSA_3R_DESC_BASE<"srar.d", int_mips_srar_d, MSA128DOpnd>;
2634
2635 class SRARI_B_DESC : MSA_BIT_B_X_DESC_BASE<"srari.b", int_mips_srari_b,
2636                                            MSA128BOpnd>;
2637 class SRARI_H_DESC : MSA_BIT_H_X_DESC_BASE<"srari.h", int_mips_srari_h,
2638                                            MSA128HOpnd>;
2639 class SRARI_W_DESC : MSA_BIT_W_X_DESC_BASE<"srari.w", int_mips_srari_w,
2640                                            MSA128WOpnd>;
2641 class SRARI_D_DESC : MSA_BIT_D_X_DESC_BASE<"srari.d", int_mips_srari_d,
2642                                            MSA128DOpnd>;
2643
2644 class SRL_B_DESC : MSA_3R_DESC_BASE<"srl.b", srl, MSA128BOpnd>;
2645 class SRL_H_DESC : MSA_3R_DESC_BASE<"srl.h", srl, MSA128HOpnd>;
2646 class SRL_W_DESC : MSA_3R_DESC_BASE<"srl.w", srl, MSA128WOpnd>;
2647 class SRL_D_DESC : MSA_3R_DESC_BASE<"srl.d", srl, MSA128DOpnd>;
2648
2649 class SRLI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.b", srl, vsplati8_uimm3,
2650                                             MSA128BOpnd>;
2651 class SRLI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.h", srl, vsplati16_uimm4,
2652                                             MSA128HOpnd>;
2653 class SRLI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.w", srl, vsplati32_uimm5,
2654                                             MSA128WOpnd>;
2655 class SRLI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.d", srl, vsplati64_uimm6,
2656                                             MSA128DOpnd>;
2657
2658 class SRLR_B_DESC : MSA_3R_DESC_BASE<"srlr.b", int_mips_srlr_b, MSA128BOpnd>;
2659 class SRLR_H_DESC : MSA_3R_DESC_BASE<"srlr.h", int_mips_srlr_h, MSA128HOpnd>;
2660 class SRLR_W_DESC : MSA_3R_DESC_BASE<"srlr.w", int_mips_srlr_w, MSA128WOpnd>;
2661 class SRLR_D_DESC : MSA_3R_DESC_BASE<"srlr.d", int_mips_srlr_d, MSA128DOpnd>;
2662
2663 class SRLRI_B_DESC : MSA_BIT_B_X_DESC_BASE<"srlri.b", int_mips_srlri_b,
2664                                            MSA128BOpnd>;
2665 class SRLRI_H_DESC : MSA_BIT_H_X_DESC_BASE<"srlri.h", int_mips_srlri_h,
2666                                            MSA128HOpnd>;
2667 class SRLRI_W_DESC : MSA_BIT_W_X_DESC_BASE<"srlri.w", int_mips_srlri_w,
2668                                            MSA128WOpnd>;
2669 class SRLRI_D_DESC : MSA_BIT_D_X_DESC_BASE<"srlri.d", int_mips_srlri_d,
2670                                            MSA128DOpnd>;
2671
2672 class ST_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
2673                    ValueType TyNode, RegisterOperand ROWD,
2674                    Operand MemOpnd = mem_msa, ComplexPattern Addr = addrimm10,
2675                    InstrItinClass itin = NoItinerary> {
2676   dag OutOperandList = (outs);
2677   dag InOperandList = (ins ROWD:$wd, MemOpnd:$addr);
2678   string AsmString = !strconcat(instr_asm, "\t$wd, $addr");
2679   list<dag> Pattern = [(OpNode (TyNode ROWD:$wd), Addr:$addr)];
2680   InstrItinClass Itinerary = itin;
2681   string DecoderMethod = "DecodeMSA128Mem";
2682 }
2683
2684 class ST_B_DESC : ST_DESC_BASE<"st.b", store, v16i8, MSA128BOpnd>;
2685 class ST_H_DESC : ST_DESC_BASE<"st.h", store, v8i16, MSA128HOpnd>;
2686 class ST_W_DESC : ST_DESC_BASE<"st.w", store, v4i32, MSA128WOpnd>;
2687 class ST_D_DESC : ST_DESC_BASE<"st.d", store, v2i64, MSA128DOpnd>;
2688
2689 class SUBS_S_B_DESC : MSA_3R_DESC_BASE<"subs_s.b", int_mips_subs_s_b,
2690                                        MSA128BOpnd>;
2691 class SUBS_S_H_DESC : MSA_3R_DESC_BASE<"subs_s.h", int_mips_subs_s_h,
2692                                        MSA128HOpnd>;
2693 class SUBS_S_W_DESC : MSA_3R_DESC_BASE<"subs_s.w", int_mips_subs_s_w,
2694                                        MSA128WOpnd>;
2695 class SUBS_S_D_DESC : MSA_3R_DESC_BASE<"subs_s.d", int_mips_subs_s_d,
2696                                        MSA128DOpnd>;
2697
2698 class SUBS_U_B_DESC : MSA_3R_DESC_BASE<"subs_u.b", int_mips_subs_u_b,
2699                                        MSA128BOpnd>;
2700 class SUBS_U_H_DESC : MSA_3R_DESC_BASE<"subs_u.h", int_mips_subs_u_h,
2701                                        MSA128HOpnd>;
2702 class SUBS_U_W_DESC : MSA_3R_DESC_BASE<"subs_u.w", int_mips_subs_u_w,
2703                                        MSA128WOpnd>;
2704 class SUBS_U_D_DESC : MSA_3R_DESC_BASE<"subs_u.d", int_mips_subs_u_d,
2705                                        MSA128DOpnd>;
2706
2707 class SUBSUS_U_B_DESC : MSA_3R_DESC_BASE<"subsus_u.b", int_mips_subsus_u_b,
2708                                          MSA128BOpnd>;
2709 class SUBSUS_U_H_DESC : MSA_3R_DESC_BASE<"subsus_u.h", int_mips_subsus_u_h,
2710                                          MSA128HOpnd>;
2711 class SUBSUS_U_W_DESC : MSA_3R_DESC_BASE<"subsus_u.w", int_mips_subsus_u_w,
2712                                          MSA128WOpnd>;
2713 class SUBSUS_U_D_DESC : MSA_3R_DESC_BASE<"subsus_u.d", int_mips_subsus_u_d,
2714                                          MSA128DOpnd>;
2715
2716 class SUBSUU_S_B_DESC : MSA_3R_DESC_BASE<"subsuu_s.b", int_mips_subsuu_s_b,
2717                                          MSA128BOpnd>;
2718 class SUBSUU_S_H_DESC : MSA_3R_DESC_BASE<"subsuu_s.h", int_mips_subsuu_s_h,
2719                                          MSA128HOpnd>;
2720 class SUBSUU_S_W_DESC : MSA_3R_DESC_BASE<"subsuu_s.w", int_mips_subsuu_s_w,
2721                                          MSA128WOpnd>;
2722 class SUBSUU_S_D_DESC : MSA_3R_DESC_BASE<"subsuu_s.d", int_mips_subsuu_s_d,
2723                                          MSA128DOpnd>;
2724
2725 class SUBV_B_DESC : MSA_3R_DESC_BASE<"subv.b", sub, MSA128BOpnd>;
2726 class SUBV_H_DESC : MSA_3R_DESC_BASE<"subv.h", sub, MSA128HOpnd>;
2727 class SUBV_W_DESC : MSA_3R_DESC_BASE<"subv.w", sub, MSA128WOpnd>;
2728 class SUBV_D_DESC : MSA_3R_DESC_BASE<"subv.d", sub, MSA128DOpnd>;
2729
2730 class SUBVI_B_DESC : MSA_I5_DESC_BASE<"subvi.b", sub, vsplati8_uimm5,
2731                                       MSA128BOpnd>;
2732 class SUBVI_H_DESC : MSA_I5_DESC_BASE<"subvi.h", sub, vsplati16_uimm5,
2733                                       MSA128HOpnd>;
2734 class SUBVI_W_DESC : MSA_I5_DESC_BASE<"subvi.w", sub, vsplati32_uimm5,
2735                                       MSA128WOpnd>;
2736 class SUBVI_D_DESC : MSA_I5_DESC_BASE<"subvi.d", sub, vsplati64_uimm5,
2737                                       MSA128DOpnd>;
2738
2739 class VSHF_B_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.b", MSA128BOpnd>;
2740 class VSHF_H_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.h", MSA128HOpnd>;
2741 class VSHF_W_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.w", MSA128WOpnd>;
2742 class VSHF_D_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.d", MSA128DOpnd>;
2743
2744 class XOR_V_DESC : MSA_VEC_DESC_BASE<"xor.v", xor, MSA128BOpnd>;
2745 class XOR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128HOpnd>;
2746 class XOR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128WOpnd>;
2747 class XOR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128DOpnd>;
2748
2749 class XORI_B_DESC : MSA_I8_DESC_BASE<"xori.b", xor, vsplati8_uimm8,
2750                                      MSA128BOpnd>;
2751
2752 // Instruction defs.
2753 def ADD_A_B : ADD_A_B_ENC, ADD_A_B_DESC;
2754 def ADD_A_H : ADD_A_H_ENC, ADD_A_H_DESC;
2755 def ADD_A_W : ADD_A_W_ENC, ADD_A_W_DESC;
2756 def ADD_A_D : ADD_A_D_ENC, ADD_A_D_DESC;
2757
2758 def ADDS_A_B : ADDS_A_B_ENC, ADDS_A_B_DESC;
2759 def ADDS_A_H : ADDS_A_H_ENC, ADDS_A_H_DESC;
2760 def ADDS_A_W : ADDS_A_W_ENC, ADDS_A_W_DESC;
2761 def ADDS_A_D : ADDS_A_D_ENC, ADDS_A_D_DESC;
2762
2763 def ADDS_S_B : ADDS_S_B_ENC, ADDS_S_B_DESC;
2764 def ADDS_S_H : ADDS_S_H_ENC, ADDS_S_H_DESC;
2765 def ADDS_S_W : ADDS_S_W_ENC, ADDS_S_W_DESC;
2766 def ADDS_S_D : ADDS_S_D_ENC, ADDS_S_D_DESC;
2767
2768 def ADDS_U_B : ADDS_U_B_ENC, ADDS_U_B_DESC;
2769 def ADDS_U_H : ADDS_U_H_ENC, ADDS_U_H_DESC;
2770 def ADDS_U_W : ADDS_U_W_ENC, ADDS_U_W_DESC;
2771 def ADDS_U_D : ADDS_U_D_ENC, ADDS_U_D_DESC;
2772
2773 def ADDV_B : ADDV_B_ENC, ADDV_B_DESC;
2774 def ADDV_H : ADDV_H_ENC, ADDV_H_DESC;
2775 def ADDV_W : ADDV_W_ENC, ADDV_W_DESC;
2776 def ADDV_D : ADDV_D_ENC, ADDV_D_DESC;
2777
2778 def ADDVI_B : ADDVI_B_ENC, ADDVI_B_DESC;
2779 def ADDVI_H : ADDVI_H_ENC, ADDVI_H_DESC;
2780 def ADDVI_W : ADDVI_W_ENC, ADDVI_W_DESC;
2781 def ADDVI_D : ADDVI_D_ENC, ADDVI_D_DESC;
2782
2783 def AND_V : AND_V_ENC, AND_V_DESC;
2784 def AND_V_H_PSEUDO : AND_V_H_PSEUDO_DESC,
2785                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2786                                                 MSA128BOpnd:$ws,
2787                                                 MSA128BOpnd:$wt)>;
2788 def AND_V_W_PSEUDO : AND_V_W_PSEUDO_DESC,
2789                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2790                                                 MSA128BOpnd:$ws,
2791                                                 MSA128BOpnd:$wt)>;
2792 def AND_V_D_PSEUDO : AND_V_D_PSEUDO_DESC,
2793                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2794                                                 MSA128BOpnd:$ws,
2795                                                 MSA128BOpnd:$wt)>;
2796
2797 def ANDI_B : ANDI_B_ENC, ANDI_B_DESC;
2798
2799 def ASUB_S_B : ASUB_S_B_ENC, ASUB_S_B_DESC;
2800 def ASUB_S_H : ASUB_S_H_ENC, ASUB_S_H_DESC;
2801 def ASUB_S_W : ASUB_S_W_ENC, ASUB_S_W_DESC;
2802 def ASUB_S_D : ASUB_S_D_ENC, ASUB_S_D_DESC;
2803
2804 def ASUB_U_B : ASUB_U_B_ENC, ASUB_U_B_DESC;
2805 def ASUB_U_H : ASUB_U_H_ENC, ASUB_U_H_DESC;
2806 def ASUB_U_W : ASUB_U_W_ENC, ASUB_U_W_DESC;
2807 def ASUB_U_D : ASUB_U_D_ENC, ASUB_U_D_DESC;
2808
2809 def AVE_S_B : AVE_S_B_ENC, AVE_S_B_DESC;
2810 def AVE_S_H : AVE_S_H_ENC, AVE_S_H_DESC;
2811 def AVE_S_W : AVE_S_W_ENC, AVE_S_W_DESC;
2812 def AVE_S_D : AVE_S_D_ENC, AVE_S_D_DESC;
2813
2814 def AVE_U_B : AVE_U_B_ENC, AVE_U_B_DESC;
2815 def AVE_U_H : AVE_U_H_ENC, AVE_U_H_DESC;
2816 def AVE_U_W : AVE_U_W_ENC, AVE_U_W_DESC;
2817 def AVE_U_D : AVE_U_D_ENC, AVE_U_D_DESC;
2818
2819 def AVER_S_B : AVER_S_B_ENC, AVER_S_B_DESC;
2820 def AVER_S_H : AVER_S_H_ENC, AVER_S_H_DESC;
2821 def AVER_S_W : AVER_S_W_ENC, AVER_S_W_DESC;
2822 def AVER_S_D : AVER_S_D_ENC, AVER_S_D_DESC;
2823
2824 def AVER_U_B : AVER_U_B_ENC, AVER_U_B_DESC;
2825 def AVER_U_H : AVER_U_H_ENC, AVER_U_H_DESC;
2826 def AVER_U_W : AVER_U_W_ENC, AVER_U_W_DESC;
2827 def AVER_U_D : AVER_U_D_ENC, AVER_U_D_DESC;
2828
2829 def BCLR_B : BCLR_B_ENC, BCLR_B_DESC;
2830 def BCLR_H : BCLR_H_ENC, BCLR_H_DESC;
2831 def BCLR_W : BCLR_W_ENC, BCLR_W_DESC;
2832 def BCLR_D : BCLR_D_ENC, BCLR_D_DESC;
2833
2834 def BCLRI_B : BCLRI_B_ENC, BCLRI_B_DESC;
2835 def BCLRI_H : BCLRI_H_ENC, BCLRI_H_DESC;
2836 def BCLRI_W : BCLRI_W_ENC, BCLRI_W_DESC;
2837 def BCLRI_D : BCLRI_D_ENC, BCLRI_D_DESC;
2838
2839 def BINSL_B : BINSL_B_ENC, BINSL_B_DESC;
2840 def BINSL_H : BINSL_H_ENC, BINSL_H_DESC;
2841 def BINSL_W : BINSL_W_ENC, BINSL_W_DESC;
2842 def BINSL_D : BINSL_D_ENC, BINSL_D_DESC;
2843
2844 def BINSLI_B : BINSLI_B_ENC, BINSLI_B_DESC;
2845 def BINSLI_H : BINSLI_H_ENC, BINSLI_H_DESC;
2846 def BINSLI_W : BINSLI_W_ENC, BINSLI_W_DESC;
2847 def BINSLI_D : BINSLI_D_ENC, BINSLI_D_DESC;
2848
2849 def BINSR_B : BINSR_B_ENC, BINSR_B_DESC;
2850 def BINSR_H : BINSR_H_ENC, BINSR_H_DESC;
2851 def BINSR_W : BINSR_W_ENC, BINSR_W_DESC;
2852 def BINSR_D : BINSR_D_ENC, BINSR_D_DESC;
2853
2854 def BINSRI_B : BINSRI_B_ENC, BINSRI_B_DESC;
2855 def BINSRI_H : BINSRI_H_ENC, BINSRI_H_DESC;
2856 def BINSRI_W : BINSRI_W_ENC, BINSRI_W_DESC;
2857 def BINSRI_D : BINSRI_D_ENC, BINSRI_D_DESC;
2858
2859 def BMNZ_V : BMNZ_V_ENC, BMNZ_V_DESC;
2860
2861 def BMNZI_B : BMNZI_B_ENC, BMNZI_B_DESC;
2862
2863 def BMZ_V : BMZ_V_ENC, BMZ_V_DESC;
2864
2865 def BMZI_B : BMZI_B_ENC, BMZI_B_DESC;
2866
2867 def BNEG_B : BNEG_B_ENC, BNEG_B_DESC;
2868 def BNEG_H : BNEG_H_ENC, BNEG_H_DESC;
2869 def BNEG_W : BNEG_W_ENC, BNEG_W_DESC;
2870 def BNEG_D : BNEG_D_ENC, BNEG_D_DESC;
2871
2872 def BNEGI_B : BNEGI_B_ENC, BNEGI_B_DESC;
2873 def BNEGI_H : BNEGI_H_ENC, BNEGI_H_DESC;
2874 def BNEGI_W : BNEGI_W_ENC, BNEGI_W_DESC;
2875 def BNEGI_D : BNEGI_D_ENC, BNEGI_D_DESC;
2876
2877 def BNZ_B : BNZ_B_ENC, BNZ_B_DESC;
2878 def BNZ_H : BNZ_H_ENC, BNZ_H_DESC;
2879 def BNZ_W : BNZ_W_ENC, BNZ_W_DESC;
2880 def BNZ_D : BNZ_D_ENC, BNZ_D_DESC;
2881
2882 def BNZ_V : BNZ_V_ENC, BNZ_V_DESC;
2883
2884 def BSEL_V : BSEL_V_ENC, BSEL_V_DESC;
2885
2886 class MSA_BSEL_PSEUDO_BASE<RegisterOperand RO, ValueType Ty> :
2887   MSAPseudo<(outs RO:$wd), (ins RO:$wd_in, RO:$ws, RO:$wt),
2888             [(set RO:$wd, (Ty (vselect RO:$wd_in, RO:$wt, RO:$ws)))]>,
2889   // Note that vselect and BSEL_V treat the condition operand the opposite way
2890   // from each other.
2891   //   (vselect cond, if_set, if_clear)
2892   //   (BSEL_V cond, if_clear, if_set)
2893   PseudoInstExpansion<(BSEL_V MSA128BOpnd:$wd, MSA128BOpnd:$wd_in,
2894                               MSA128BOpnd:$ws, MSA128BOpnd:$wt)> {
2895   let Constraints = "$wd_in = $wd";
2896 }
2897
2898 def BSEL_H_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128HOpnd, v8i16>;
2899 def BSEL_W_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128WOpnd, v4i32>;
2900 def BSEL_D_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128DOpnd, v2i64>;
2901 def BSEL_FW_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128WOpnd, v4f32>;
2902 def BSEL_FD_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128DOpnd, v2f64>;
2903
2904 def BSELI_B : BSELI_B_ENC, BSELI_B_DESC;
2905
2906 def BSET_B : BSET_B_ENC, BSET_B_DESC;
2907 def BSET_H : BSET_H_ENC, BSET_H_DESC;
2908 def BSET_W : BSET_W_ENC, BSET_W_DESC;
2909 def BSET_D : BSET_D_ENC, BSET_D_DESC;
2910
2911 def BSETI_B : BSETI_B_ENC, BSETI_B_DESC;
2912 def BSETI_H : BSETI_H_ENC, BSETI_H_DESC;
2913 def BSETI_W : BSETI_W_ENC, BSETI_W_DESC;
2914 def BSETI_D : BSETI_D_ENC, BSETI_D_DESC;
2915
2916 def BZ_B : BZ_B_ENC, BZ_B_DESC;
2917 def BZ_H : BZ_H_ENC, BZ_H_DESC;
2918 def BZ_W : BZ_W_ENC, BZ_W_DESC;
2919 def BZ_D : BZ_D_ENC, BZ_D_DESC;
2920
2921 def BZ_V : BZ_V_ENC, BZ_V_DESC;
2922
2923 def CEQ_B : CEQ_B_ENC, CEQ_B_DESC;
2924 def CEQ_H : CEQ_H_ENC, CEQ_H_DESC;
2925 def CEQ_W : CEQ_W_ENC, CEQ_W_DESC;
2926 def CEQ_D : CEQ_D_ENC, CEQ_D_DESC;
2927
2928 def CEQI_B : CEQI_B_ENC, CEQI_B_DESC;
2929 def CEQI_H : CEQI_H_ENC, CEQI_H_DESC;
2930 def CEQI_W : CEQI_W_ENC, CEQI_W_DESC;
2931 def CEQI_D : CEQI_D_ENC, CEQI_D_DESC;
2932
2933 def CFCMSA : CFCMSA_ENC, CFCMSA_DESC;
2934
2935 def CLE_S_B : CLE_S_B_ENC, CLE_S_B_DESC;
2936 def CLE_S_H : CLE_S_H_ENC, CLE_S_H_DESC;
2937 def CLE_S_W : CLE_S_W_ENC, CLE_S_W_DESC;
2938 def CLE_S_D : CLE_S_D_ENC, CLE_S_D_DESC;
2939
2940 def CLE_U_B : CLE_U_B_ENC, CLE_U_B_DESC;
2941 def CLE_U_H : CLE_U_H_ENC, CLE_U_H_DESC;
2942 def CLE_U_W : CLE_U_W_ENC, CLE_U_W_DESC;
2943 def CLE_U_D : CLE_U_D_ENC, CLE_U_D_DESC;
2944
2945 def CLEI_S_B : CLEI_S_B_ENC, CLEI_S_B_DESC;
2946 def CLEI_S_H : CLEI_S_H_ENC, CLEI_S_H_DESC;
2947 def CLEI_S_W : CLEI_S_W_ENC, CLEI_S_W_DESC;
2948 def CLEI_S_D : CLEI_S_D_ENC, CLEI_S_D_DESC;
2949
2950 def CLEI_U_B : CLEI_U_B_ENC, CLEI_U_B_DESC;
2951 def CLEI_U_H : CLEI_U_H_ENC, CLEI_U_H_DESC;
2952 def CLEI_U_W : CLEI_U_W_ENC, CLEI_U_W_DESC;
2953 def CLEI_U_D : CLEI_U_D_ENC, CLEI_U_D_DESC;
2954
2955 def CLT_S_B : CLT_S_B_ENC, CLT_S_B_DESC;
2956 def CLT_S_H : CLT_S_H_ENC, CLT_S_H_DESC;
2957 def CLT_S_W : CLT_S_W_ENC, CLT_S_W_DESC;
2958 def CLT_S_D : CLT_S_D_ENC, CLT_S_D_DESC;
2959
2960 def CLT_U_B : CLT_U_B_ENC, CLT_U_B_DESC;
2961 def CLT_U_H : CLT_U_H_ENC, CLT_U_H_DESC;
2962 def CLT_U_W : CLT_U_W_ENC, CLT_U_W_DESC;
2963 def CLT_U_D : CLT_U_D_ENC, CLT_U_D_DESC;
2964
2965 def CLTI_S_B : CLTI_S_B_ENC, CLTI_S_B_DESC;
2966 def CLTI_S_H : CLTI_S_H_ENC, CLTI_S_H_DESC;
2967 def CLTI_S_W : CLTI_S_W_ENC, CLTI_S_W_DESC;
2968 def CLTI_S_D : CLTI_S_D_ENC, CLTI_S_D_DESC;
2969
2970 def CLTI_U_B : CLTI_U_B_ENC, CLTI_U_B_DESC;
2971 def CLTI_U_H : CLTI_U_H_ENC, CLTI_U_H_DESC;
2972 def CLTI_U_W : CLTI_U_W_ENC, CLTI_U_W_DESC;
2973 def CLTI_U_D : CLTI_U_D_ENC, CLTI_U_D_DESC;
2974
2975 def COPY_S_B : COPY_S_B_ENC, COPY_S_B_DESC;
2976 def COPY_S_H : COPY_S_H_ENC, COPY_S_H_DESC;
2977 def COPY_S_W : COPY_S_W_ENC, COPY_S_W_DESC;
2978 def COPY_S_D : COPY_S_D_ENC, COPY_S_D_DESC, ASE_MSA64;
2979
2980 def COPY_U_B : COPY_U_B_ENC, COPY_U_B_DESC;
2981 def COPY_U_H : COPY_U_H_ENC, COPY_U_H_DESC;
2982 def COPY_U_W : COPY_U_W_ENC, COPY_U_W_DESC, ASE_MSA64;
2983
2984 def COPY_FW_PSEUDO : COPY_FW_PSEUDO_DESC;
2985 def COPY_FD_PSEUDO : COPY_FD_PSEUDO_DESC;
2986
2987 def CTCMSA : CTCMSA_ENC, CTCMSA_DESC;
2988
2989 def DIV_S_B : DIV_S_B_ENC, DIV_S_B_DESC;
2990 def DIV_S_H : DIV_S_H_ENC, DIV_S_H_DESC;
2991 def DIV_S_W : DIV_S_W_ENC, DIV_S_W_DESC;
2992 def DIV_S_D : DIV_S_D_ENC, DIV_S_D_DESC;
2993
2994 def DIV_U_B : DIV_U_B_ENC, DIV_U_B_DESC;
2995 def DIV_U_H : DIV_U_H_ENC, DIV_U_H_DESC;
2996 def DIV_U_W : DIV_U_W_ENC, DIV_U_W_DESC;
2997 def DIV_U_D : DIV_U_D_ENC, DIV_U_D_DESC;
2998
2999 def DOTP_S_H : DOTP_S_H_ENC, DOTP_S_H_DESC;
3000 def DOTP_S_W : DOTP_S_W_ENC, DOTP_S_W_DESC;
3001 def DOTP_S_D : DOTP_S_D_ENC, DOTP_S_D_DESC;
3002
3003 def DOTP_U_H : DOTP_U_H_ENC, DOTP_U_H_DESC;
3004 def DOTP_U_W : DOTP_U_W_ENC, DOTP_U_W_DESC;
3005 def DOTP_U_D : DOTP_U_D_ENC, DOTP_U_D_DESC;
3006
3007 def DPADD_S_H : DPADD_S_H_ENC, DPADD_S_H_DESC;
3008 def DPADD_S_W : DPADD_S_W_ENC, DPADD_S_W_DESC;
3009 def DPADD_S_D : DPADD_S_D_ENC, DPADD_S_D_DESC;
3010
3011 def DPADD_U_H : DPADD_U_H_ENC, DPADD_U_H_DESC;
3012 def DPADD_U_W : DPADD_U_W_ENC, DPADD_U_W_DESC;
3013 def DPADD_U_D : DPADD_U_D_ENC, DPADD_U_D_DESC;
3014
3015 def DPSUB_S_H : DPSUB_S_H_ENC, DPSUB_S_H_DESC;
3016 def DPSUB_S_W : DPSUB_S_W_ENC, DPSUB_S_W_DESC;
3017 def DPSUB_S_D : DPSUB_S_D_ENC, DPSUB_S_D_DESC;
3018
3019 def DPSUB_U_H : DPSUB_U_H_ENC, DPSUB_U_H_DESC;
3020 def DPSUB_U_W : DPSUB_U_W_ENC, DPSUB_U_W_DESC;
3021 def DPSUB_U_D : DPSUB_U_D_ENC, DPSUB_U_D_DESC;
3022
3023 def FADD_W : FADD_W_ENC, FADD_W_DESC;
3024 def FADD_D : FADD_D_ENC, FADD_D_DESC;
3025
3026 def FCAF_W : FCAF_W_ENC, FCAF_W_DESC;
3027 def FCAF_D : FCAF_D_ENC, FCAF_D_DESC;
3028
3029 def FCEQ_W : FCEQ_W_ENC, FCEQ_W_DESC;
3030 def FCEQ_D : FCEQ_D_ENC, FCEQ_D_DESC;
3031
3032 def FCLE_W : FCLE_W_ENC, FCLE_W_DESC;
3033 def FCLE_D : FCLE_D_ENC, FCLE_D_DESC;
3034
3035 def FCLT_W : FCLT_W_ENC, FCLT_W_DESC;
3036 def FCLT_D : FCLT_D_ENC, FCLT_D_DESC;
3037
3038 def FCLASS_W : FCLASS_W_ENC, FCLASS_W_DESC;
3039 def FCLASS_D : FCLASS_D_ENC, FCLASS_D_DESC;
3040
3041 def FCNE_W : FCNE_W_ENC, FCNE_W_DESC;
3042 def FCNE_D : FCNE_D_ENC, FCNE_D_DESC;
3043
3044 def FCOR_W : FCOR_W_ENC, FCOR_W_DESC;
3045 def FCOR_D : FCOR_D_ENC, FCOR_D_DESC;
3046
3047 def FCUEQ_W : FCUEQ_W_ENC, FCUEQ_W_DESC;
3048 def FCUEQ_D : FCUEQ_D_ENC, FCUEQ_D_DESC;
3049
3050 def FCULE_W : FCULE_W_ENC, FCULE_W_DESC;
3051 def FCULE_D : FCULE_D_ENC, FCULE_D_DESC;
3052
3053 def FCULT_W : FCULT_W_ENC, FCULT_W_DESC;
3054 def FCULT_D : FCULT_D_ENC, FCULT_D_DESC;
3055
3056 def FCUN_W : FCUN_W_ENC, FCUN_W_DESC;
3057 def FCUN_D : FCUN_D_ENC, FCUN_D_DESC;
3058
3059 def FCUNE_W : FCUNE_W_ENC, FCUNE_W_DESC;
3060 def FCUNE_D : FCUNE_D_ENC, FCUNE_D_DESC;
3061
3062 def FDIV_W : FDIV_W_ENC, FDIV_W_DESC;
3063 def FDIV_D : FDIV_D_ENC, FDIV_D_DESC;
3064
3065 def FEXDO_H : FEXDO_H_ENC, FEXDO_H_DESC;
3066 def FEXDO_W : FEXDO_W_ENC, FEXDO_W_DESC;
3067
3068 def FEXP2_W : FEXP2_W_ENC, FEXP2_W_DESC;
3069 def FEXP2_D : FEXP2_D_ENC, FEXP2_D_DESC;
3070 def FEXP2_W_1_PSEUDO : FEXP2_W_1_PSEUDO_DESC;
3071 def FEXP2_D_1_PSEUDO : FEXP2_D_1_PSEUDO_DESC;
3072
3073 def FEXUPL_W : FEXUPL_W_ENC, FEXUPL_W_DESC;
3074 def FEXUPL_D : FEXUPL_D_ENC, FEXUPL_D_DESC;
3075
3076 def FEXUPR_W : FEXUPR_W_ENC, FEXUPR_W_DESC;
3077 def FEXUPR_D : FEXUPR_D_ENC, FEXUPR_D_DESC;
3078
3079 def FFINT_S_W : FFINT_S_W_ENC, FFINT_S_W_DESC;
3080 def FFINT_S_D : FFINT_S_D_ENC, FFINT_S_D_DESC;
3081
3082 def FFINT_U_W : FFINT_U_W_ENC, FFINT_U_W_DESC;
3083 def FFINT_U_D : FFINT_U_D_ENC, FFINT_U_D_DESC;
3084
3085 def FFQL_W : FFQL_W_ENC, FFQL_W_DESC;
3086 def FFQL_D : FFQL_D_ENC, FFQL_D_DESC;
3087
3088 def FFQR_W : FFQR_W_ENC, FFQR_W_DESC;
3089 def FFQR_D : FFQR_D_ENC, FFQR_D_DESC;
3090
3091 def FILL_B : FILL_B_ENC, FILL_B_DESC;
3092 def FILL_H : FILL_H_ENC, FILL_H_DESC;
3093 def FILL_W : FILL_W_ENC, FILL_W_DESC;
3094 def FILL_D : FILL_D_ENC, FILL_D_DESC, ASE_MSA64;
3095 def FILL_FW_PSEUDO : FILL_FW_PSEUDO_DESC;
3096 def FILL_FD_PSEUDO : FILL_FD_PSEUDO_DESC;
3097
3098 def FLOG2_W : FLOG2_W_ENC, FLOG2_W_DESC;
3099 def FLOG2_D : FLOG2_D_ENC, FLOG2_D_DESC;
3100
3101 def FMADD_W : FMADD_W_ENC, FMADD_W_DESC;
3102 def FMADD_D : FMADD_D_ENC, FMADD_D_DESC;
3103
3104 def FMAX_W : FMAX_W_ENC, FMAX_W_DESC;
3105 def FMAX_D : FMAX_D_ENC, FMAX_D_DESC;
3106
3107 def FMAX_A_W : FMAX_A_W_ENC, FMAX_A_W_DESC;
3108 def FMAX_A_D : FMAX_A_D_ENC, FMAX_A_D_DESC;
3109
3110 def FMIN_W : FMIN_W_ENC, FMIN_W_DESC;
3111 def FMIN_D : FMIN_D_ENC, FMIN_D_DESC;
3112
3113 def FMIN_A_W : FMIN_A_W_ENC, FMIN_A_W_DESC;
3114 def FMIN_A_D : FMIN_A_D_ENC, FMIN_A_D_DESC;
3115
3116 def FMSUB_W : FMSUB_W_ENC, FMSUB_W_DESC;
3117 def FMSUB_D : FMSUB_D_ENC, FMSUB_D_DESC;
3118
3119 def FMUL_W : FMUL_W_ENC, FMUL_W_DESC;
3120 def FMUL_D : FMUL_D_ENC, FMUL_D_DESC;
3121
3122 def FRINT_W : FRINT_W_ENC, FRINT_W_DESC;
3123 def FRINT_D : FRINT_D_ENC, FRINT_D_DESC;
3124
3125 def FRCP_W : FRCP_W_ENC, FRCP_W_DESC;
3126 def FRCP_D : FRCP_D_ENC, FRCP_D_DESC;
3127
3128 def FRSQRT_W : FRSQRT_W_ENC, FRSQRT_W_DESC;
3129 def FRSQRT_D : FRSQRT_D_ENC, FRSQRT_D_DESC;
3130
3131 def FSAF_W : FSAF_W_ENC, FSAF_W_DESC;
3132 def FSAF_D : FSAF_D_ENC, FSAF_D_DESC;
3133
3134 def FSEQ_W : FSEQ_W_ENC, FSEQ_W_DESC;
3135 def FSEQ_D : FSEQ_D_ENC, FSEQ_D_DESC;
3136
3137 def FSLE_W : FSLE_W_ENC, FSLE_W_DESC;
3138 def FSLE_D : FSLE_D_ENC, FSLE_D_DESC;
3139
3140 def FSLT_W : FSLT_W_ENC, FSLT_W_DESC;
3141 def FSLT_D : FSLT_D_ENC, FSLT_D_DESC;
3142
3143 def FSNE_W : FSNE_W_ENC, FSNE_W_DESC;
3144 def FSNE_D : FSNE_D_ENC, FSNE_D_DESC;
3145
3146 def FSOR_W : FSOR_W_ENC, FSOR_W_DESC;
3147 def FSOR_D : FSOR_D_ENC, FSOR_D_DESC;
3148
3149 def FSQRT_W : FSQRT_W_ENC, FSQRT_W_DESC;
3150 def FSQRT_D : FSQRT_D_ENC, FSQRT_D_DESC;
3151
3152 def FSUB_W : FSUB_W_ENC, FSUB_W_DESC;
3153 def FSUB_D : FSUB_D_ENC, FSUB_D_DESC;
3154
3155 def FSUEQ_W : FSUEQ_W_ENC, FSUEQ_W_DESC;
3156 def FSUEQ_D : FSUEQ_D_ENC, FSUEQ_D_DESC;
3157
3158 def FSULE_W : FSULE_W_ENC, FSULE_W_DESC;
3159 def FSULE_D : FSULE_D_ENC, FSULE_D_DESC;
3160
3161 def FSULT_W : FSULT_W_ENC, FSULT_W_DESC;
3162 def FSULT_D : FSULT_D_ENC, FSULT_D_DESC;
3163
3164 def FSUN_W : FSUN_W_ENC, FSUN_W_DESC;
3165 def FSUN_D : FSUN_D_ENC, FSUN_D_DESC;
3166
3167 def FSUNE_W : FSUNE_W_ENC, FSUNE_W_DESC;
3168 def FSUNE_D : FSUNE_D_ENC, FSUNE_D_DESC;
3169
3170 def FTINT_S_W : FTINT_S_W_ENC, FTINT_S_W_DESC;
3171 def FTINT_S_D : FTINT_S_D_ENC, FTINT_S_D_DESC;
3172
3173 def FTINT_U_W : FTINT_U_W_ENC, FTINT_U_W_DESC;
3174 def FTINT_U_D : FTINT_U_D_ENC, FTINT_U_D_DESC;
3175
3176 def FTQ_H : FTQ_H_ENC, FTQ_H_DESC;
3177 def FTQ_W : FTQ_W_ENC, FTQ_W_DESC;
3178
3179 def FTRUNC_S_W : FTRUNC_S_W_ENC, FTRUNC_S_W_DESC;
3180 def FTRUNC_S_D : FTRUNC_S_D_ENC, FTRUNC_S_D_DESC;
3181
3182 def FTRUNC_U_W : FTRUNC_U_W_ENC, FTRUNC_U_W_DESC;
3183 def FTRUNC_U_D : FTRUNC_U_D_ENC, FTRUNC_U_D_DESC;
3184
3185 def HADD_S_H : HADD_S_H_ENC, HADD_S_H_DESC;
3186 def HADD_S_W : HADD_S_W_ENC, HADD_S_W_DESC;
3187 def HADD_S_D : HADD_S_D_ENC, HADD_S_D_DESC;
3188
3189 def HADD_U_H : HADD_U_H_ENC, HADD_U_H_DESC;
3190 def HADD_U_W : HADD_U_W_ENC, HADD_U_W_DESC;
3191 def HADD_U_D : HADD_U_D_ENC, HADD_U_D_DESC;
3192
3193 def HSUB_S_H : HSUB_S_H_ENC, HSUB_S_H_DESC;
3194 def HSUB_S_W : HSUB_S_W_ENC, HSUB_S_W_DESC;
3195 def HSUB_S_D : HSUB_S_D_ENC, HSUB_S_D_DESC;
3196
3197 def HSUB_U_H : HSUB_U_H_ENC, HSUB_U_H_DESC;
3198 def HSUB_U_W : HSUB_U_W_ENC, HSUB_U_W_DESC;
3199 def HSUB_U_D : HSUB_U_D_ENC, HSUB_U_D_DESC;
3200
3201 def ILVEV_B : ILVEV_B_ENC, ILVEV_B_DESC;
3202 def ILVEV_H : ILVEV_H_ENC, ILVEV_H_DESC;
3203 def ILVEV_W : ILVEV_W_ENC, ILVEV_W_DESC;
3204 def ILVEV_D : ILVEV_D_ENC, ILVEV_D_DESC;
3205
3206 def ILVL_B : ILVL_B_ENC, ILVL_B_DESC;
3207 def ILVL_H : ILVL_H_ENC, ILVL_H_DESC;
3208 def ILVL_W : ILVL_W_ENC, ILVL_W_DESC;
3209 def ILVL_D : ILVL_D_ENC, ILVL_D_DESC;
3210
3211 def ILVOD_B : ILVOD_B_ENC, ILVOD_B_DESC;
3212 def ILVOD_H : ILVOD_H_ENC, ILVOD_H_DESC;
3213 def ILVOD_W : ILVOD_W_ENC, ILVOD_W_DESC;
3214 def ILVOD_D : ILVOD_D_ENC, ILVOD_D_DESC;
3215
3216 def ILVR_B : ILVR_B_ENC, ILVR_B_DESC;
3217 def ILVR_H : ILVR_H_ENC, ILVR_H_DESC;
3218 def ILVR_W : ILVR_W_ENC, ILVR_W_DESC;
3219 def ILVR_D : ILVR_D_ENC, ILVR_D_DESC;
3220
3221 def INSERT_B : INSERT_B_ENC, INSERT_B_DESC;
3222 def INSERT_H : INSERT_H_ENC, INSERT_H_DESC;
3223 def INSERT_W : INSERT_W_ENC, INSERT_W_DESC;
3224 def INSERT_D : INSERT_D_ENC, INSERT_D_DESC, ASE_MSA64;
3225
3226 // INSERT_FW_PSEUDO defined after INSVE_W
3227 // INSERT_FD_PSEUDO defined after INSVE_D
3228
3229 // There is a fourth operand that is not present in the encoding. Use a
3230 // custom decoder to get a chance to add it.
3231 let DecoderMethod = "DecodeINSVE_DF" in {
3232   def INSVE_B : INSVE_B_ENC, INSVE_B_DESC;
3233   def INSVE_H : INSVE_H_ENC, INSVE_H_DESC;
3234   def INSVE_W : INSVE_W_ENC, INSVE_W_DESC;
3235   def INSVE_D : INSVE_D_ENC, INSVE_D_DESC;
3236 }
3237
3238 def INSERT_FW_PSEUDO : INSERT_FW_PSEUDO_DESC;
3239 def INSERT_FD_PSEUDO : INSERT_FD_PSEUDO_DESC;
3240
3241 def INSERT_B_VIDX_PSEUDO : INSERT_B_VIDX_PSEUDO_DESC;
3242 def INSERT_H_VIDX_PSEUDO : INSERT_H_VIDX_PSEUDO_DESC;
3243 def INSERT_W_VIDX_PSEUDO : INSERT_W_VIDX_PSEUDO_DESC;
3244 def INSERT_D_VIDX_PSEUDO : INSERT_D_VIDX_PSEUDO_DESC;
3245 def INSERT_FW_VIDX_PSEUDO : INSERT_FW_VIDX_PSEUDO_DESC;
3246 def INSERT_FD_VIDX_PSEUDO : INSERT_FD_VIDX_PSEUDO_DESC;
3247
3248 def INSERT_B_VIDX64_PSEUDO : INSERT_B_VIDX64_PSEUDO_DESC;
3249 def INSERT_H_VIDX64_PSEUDO : INSERT_H_VIDX64_PSEUDO_DESC;
3250 def INSERT_W_VIDX64_PSEUDO : INSERT_W_VIDX64_PSEUDO_DESC;
3251 def INSERT_D_VIDX64_PSEUDO : INSERT_D_VIDX64_PSEUDO_DESC;
3252 def INSERT_FW_VIDX64_PSEUDO : INSERT_FW_VIDX64_PSEUDO_DESC;
3253 def INSERT_FD_VIDX64_PSEUDO : INSERT_FD_VIDX64_PSEUDO_DESC;
3254
3255 def LD_B: LD_B_ENC, LD_B_DESC;
3256 def LD_H: LD_H_ENC, LD_H_DESC;
3257 def LD_W: LD_W_ENC, LD_W_DESC;
3258 def LD_D: LD_D_ENC, LD_D_DESC;
3259
3260 def LDI_B : LDI_B_ENC, LDI_B_DESC;
3261 def LDI_H : LDI_H_ENC, LDI_H_DESC;
3262 def LDI_W : LDI_W_ENC, LDI_W_DESC;
3263 def LDI_D : LDI_D_ENC, LDI_D_DESC;
3264
3265 def LSA : LSA_ENC, LSA_DESC;
3266 def DLSA : DLSA_ENC, DLSA_DESC, ASE_MSA64;
3267
3268 def MADD_Q_H : MADD_Q_H_ENC, MADD_Q_H_DESC;
3269 def MADD_Q_W : MADD_Q_W_ENC, MADD_Q_W_DESC;
3270
3271 def MADDR_Q_H : MADDR_Q_H_ENC, MADDR_Q_H_DESC;
3272 def MADDR_Q_W : MADDR_Q_W_ENC, MADDR_Q_W_DESC;
3273
3274 def MADDV_B : MADDV_B_ENC, MADDV_B_DESC;
3275 def MADDV_H : MADDV_H_ENC, MADDV_H_DESC;
3276 def MADDV_W : MADDV_W_ENC, MADDV_W_DESC;
3277 def MADDV_D : MADDV_D_ENC, MADDV_D_DESC;
3278
3279 def MAX_A_B : MAX_A_B_ENC, MAX_A_B_DESC;
3280 def MAX_A_H : MAX_A_H_ENC, MAX_A_H_DESC;
3281 def MAX_A_W : MAX_A_W_ENC, MAX_A_W_DESC;
3282 def MAX_A_D : MAX_A_D_ENC, MAX_A_D_DESC;
3283
3284 def MAX_S_B : MAX_S_B_ENC, MAX_S_B_DESC;
3285 def MAX_S_H : MAX_S_H_ENC, MAX_S_H_DESC;
3286 def MAX_S_W : MAX_S_W_ENC, MAX_S_W_DESC;
3287 def MAX_S_D : MAX_S_D_ENC, MAX_S_D_DESC;
3288
3289 def MAX_U_B : MAX_U_B_ENC, MAX_U_B_DESC;
3290 def MAX_U_H : MAX_U_H_ENC, MAX_U_H_DESC;
3291 def MAX_U_W : MAX_U_W_ENC, MAX_U_W_DESC;
3292 def MAX_U_D : MAX_U_D_ENC, MAX_U_D_DESC;
3293
3294 def MAXI_S_B : MAXI_S_B_ENC, MAXI_S_B_DESC;
3295 def MAXI_S_H : MAXI_S_H_ENC, MAXI_S_H_DESC;
3296 def MAXI_S_W : MAXI_S_W_ENC, MAXI_S_W_DESC;
3297 def MAXI_S_D : MAXI_S_D_ENC, MAXI_S_D_DESC;
3298
3299 def MAXI_U_B : MAXI_U_B_ENC, MAXI_U_B_DESC;
3300 def MAXI_U_H : MAXI_U_H_ENC, MAXI_U_H_DESC;
3301 def MAXI_U_W : MAXI_U_W_ENC, MAXI_U_W_DESC;
3302 def MAXI_U_D : MAXI_U_D_ENC, MAXI_U_D_DESC;
3303
3304 def MIN_A_B : MIN_A_B_ENC, MIN_A_B_DESC;
3305 def MIN_A_H : MIN_A_H_ENC, MIN_A_H_DESC;
3306 def MIN_A_W : MIN_A_W_ENC, MIN_A_W_DESC;
3307 def MIN_A_D : MIN_A_D_ENC, MIN_A_D_DESC;
3308
3309 def MIN_S_B : MIN_S_B_ENC, MIN_S_B_DESC;
3310 def MIN_S_H : MIN_S_H_ENC, MIN_S_H_DESC;
3311 def MIN_S_W : MIN_S_W_ENC, MIN_S_W_DESC;
3312 def MIN_S_D : MIN_S_D_ENC, MIN_S_D_DESC;
3313
3314 def MIN_U_B : MIN_U_B_ENC, MIN_U_B_DESC;
3315 def MIN_U_H : MIN_U_H_ENC, MIN_U_H_DESC;
3316 def MIN_U_W : MIN_U_W_ENC, MIN_U_W_DESC;
3317 def MIN_U_D : MIN_U_D_ENC, MIN_U_D_DESC;
3318
3319 def MINI_S_B : MINI_S_B_ENC, MINI_S_B_DESC;
3320 def MINI_S_H : MINI_S_H_ENC, MINI_S_H_DESC;
3321 def MINI_S_W : MINI_S_W_ENC, MINI_S_W_DESC;
3322 def MINI_S_D : MINI_S_D_ENC, MINI_S_D_DESC;
3323
3324 def MINI_U_B : MINI_U_B_ENC, MINI_U_B_DESC;
3325 def MINI_U_H : MINI_U_H_ENC, MINI_U_H_DESC;
3326 def MINI_U_W : MINI_U_W_ENC, MINI_U_W_DESC;
3327 def MINI_U_D : MINI_U_D_ENC, MINI_U_D_DESC;
3328
3329 def MOD_S_B : MOD_S_B_ENC, MOD_S_B_DESC;
3330 def MOD_S_H : MOD_S_H_ENC, MOD_S_H_DESC;
3331 def MOD_S_W : MOD_S_W_ENC, MOD_S_W_DESC;
3332 def MOD_S_D : MOD_S_D_ENC, MOD_S_D_DESC;
3333
3334 def MOD_U_B : MOD_U_B_ENC, MOD_U_B_DESC;
3335 def MOD_U_H : MOD_U_H_ENC, MOD_U_H_DESC;
3336 def MOD_U_W : MOD_U_W_ENC, MOD_U_W_DESC;
3337 def MOD_U_D : MOD_U_D_ENC, MOD_U_D_DESC;
3338
3339 def MOVE_V : MOVE_V_ENC, MOVE_V_DESC;
3340
3341 def MSUB_Q_H : MSUB_Q_H_ENC, MSUB_Q_H_DESC;
3342 def MSUB_Q_W : MSUB_Q_W_ENC, MSUB_Q_W_DESC;
3343
3344 def MSUBR_Q_H : MSUBR_Q_H_ENC, MSUBR_Q_H_DESC;
3345 def MSUBR_Q_W : MSUBR_Q_W_ENC, MSUBR_Q_W_DESC;
3346
3347 def MSUBV_B : MSUBV_B_ENC, MSUBV_B_DESC;
3348 def MSUBV_H : MSUBV_H_ENC, MSUBV_H_DESC;
3349 def MSUBV_W : MSUBV_W_ENC, MSUBV_W_DESC;
3350 def MSUBV_D : MSUBV_D_ENC, MSUBV_D_DESC;
3351
3352 def MUL_Q_H : MUL_Q_H_ENC, MUL_Q_H_DESC;
3353 def MUL_Q_W : MUL_Q_W_ENC, MUL_Q_W_DESC;
3354
3355 def MULR_Q_H : MULR_Q_H_ENC, MULR_Q_H_DESC;
3356 def MULR_Q_W : MULR_Q_W_ENC, MULR_Q_W_DESC;
3357
3358 def MULV_B : MULV_B_ENC, MULV_B_DESC;
3359 def MULV_H : MULV_H_ENC, MULV_H_DESC;
3360 def MULV_W : MULV_W_ENC, MULV_W_DESC;
3361 def MULV_D : MULV_D_ENC, MULV_D_DESC;
3362
3363 def NLOC_B : NLOC_B_ENC, NLOC_B_DESC;
3364 def NLOC_H : NLOC_H_ENC, NLOC_H_DESC;
3365 def NLOC_W : NLOC_W_ENC, NLOC_W_DESC;
3366 def NLOC_D : NLOC_D_ENC, NLOC_D_DESC;
3367
3368 def NLZC_B : NLZC_B_ENC, NLZC_B_DESC;
3369 def NLZC_H : NLZC_H_ENC, NLZC_H_DESC;
3370 def NLZC_W : NLZC_W_ENC, NLZC_W_DESC;
3371 def NLZC_D : NLZC_D_ENC, NLZC_D_DESC;
3372
3373 def NOR_V : NOR_V_ENC, NOR_V_DESC;
3374 def NOR_V_H_PSEUDO : NOR_V_H_PSEUDO_DESC,
3375                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3376                                                 MSA128BOpnd:$ws,
3377                                                 MSA128BOpnd:$wt)>;
3378 def NOR_V_W_PSEUDO : NOR_V_W_PSEUDO_DESC,
3379                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3380                                                 MSA128BOpnd:$ws,
3381                                                 MSA128BOpnd:$wt)>;
3382 def NOR_V_D_PSEUDO : NOR_V_D_PSEUDO_DESC,
3383                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3384                                                 MSA128BOpnd:$ws,
3385                                                 MSA128BOpnd:$wt)>;
3386
3387 def NORI_B : NORI_B_ENC, NORI_B_DESC;
3388
3389 def OR_V : OR_V_ENC, OR_V_DESC;
3390 def OR_V_H_PSEUDO : OR_V_H_PSEUDO_DESC,
3391                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3392                                               MSA128BOpnd:$ws,
3393                                               MSA128BOpnd:$wt)>;
3394 def OR_V_W_PSEUDO : OR_V_W_PSEUDO_DESC,
3395                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3396                                               MSA128BOpnd:$ws,
3397                                               MSA128BOpnd:$wt)>;
3398 def OR_V_D_PSEUDO : OR_V_D_PSEUDO_DESC,
3399                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3400                                               MSA128BOpnd:$ws,
3401                                               MSA128BOpnd:$wt)>;
3402
3403 def ORI_B : ORI_B_ENC, ORI_B_DESC;
3404
3405 def PCKEV_B : PCKEV_B_ENC, PCKEV_B_DESC;
3406 def PCKEV_H : PCKEV_H_ENC, PCKEV_H_DESC;
3407 def PCKEV_W : PCKEV_W_ENC, PCKEV_W_DESC;
3408 def PCKEV_D : PCKEV_D_ENC, PCKEV_D_DESC;
3409
3410 def PCKOD_B : PCKOD_B_ENC, PCKOD_B_DESC;
3411 def PCKOD_H : PCKOD_H_ENC, PCKOD_H_DESC;
3412 def PCKOD_W : PCKOD_W_ENC, PCKOD_W_DESC;
3413 def PCKOD_D : PCKOD_D_ENC, PCKOD_D_DESC;
3414
3415 def PCNT_B : PCNT_B_ENC, PCNT_B_DESC;
3416 def PCNT_H : PCNT_H_ENC, PCNT_H_DESC;
3417 def PCNT_W : PCNT_W_ENC, PCNT_W_DESC;
3418 def PCNT_D : PCNT_D_ENC, PCNT_D_DESC;
3419
3420 def SAT_S_B : SAT_S_B_ENC, SAT_S_B_DESC;
3421 def SAT_S_H : SAT_S_H_ENC, SAT_S_H_DESC;
3422 def SAT_S_W : SAT_S_W_ENC, SAT_S_W_DESC;
3423 def SAT_S_D : SAT_S_D_ENC, SAT_S_D_DESC;
3424
3425 def SAT_U_B : SAT_U_B_ENC, SAT_U_B_DESC;
3426 def SAT_U_H : SAT_U_H_ENC, SAT_U_H_DESC;
3427 def SAT_U_W : SAT_U_W_ENC, SAT_U_W_DESC;
3428 def SAT_U_D : SAT_U_D_ENC, SAT_U_D_DESC;
3429
3430 def SHF_B : SHF_B_ENC, SHF_B_DESC;
3431 def SHF_H : SHF_H_ENC, SHF_H_DESC;
3432 def SHF_W : SHF_W_ENC, SHF_W_DESC;
3433
3434 def SLD_B : SLD_B_ENC, SLD_B_DESC;
3435 def SLD_H : SLD_H_ENC, SLD_H_DESC;
3436 def SLD_W : SLD_W_ENC, SLD_W_DESC;
3437 def SLD_D : SLD_D_ENC, SLD_D_DESC;
3438
3439 def SLDI_B : SLDI_B_ENC, SLDI_B_DESC;
3440 def SLDI_H : SLDI_H_ENC, SLDI_H_DESC;
3441 def SLDI_W : SLDI_W_ENC, SLDI_W_DESC;
3442 def SLDI_D : SLDI_D_ENC, SLDI_D_DESC;
3443
3444 def SLL_B : SLL_B_ENC, SLL_B_DESC;
3445 def SLL_H : SLL_H_ENC, SLL_H_DESC;
3446 def SLL_W : SLL_W_ENC, SLL_W_DESC;
3447 def SLL_D : SLL_D_ENC, SLL_D_DESC;
3448
3449 def SLLI_B : SLLI_B_ENC, SLLI_B_DESC;
3450 def SLLI_H : SLLI_H_ENC, SLLI_H_DESC;
3451 def SLLI_W : SLLI_W_ENC, SLLI_W_DESC;
3452 def SLLI_D : SLLI_D_ENC, SLLI_D_DESC;
3453
3454 def SPLAT_B : SPLAT_B_ENC, SPLAT_B_DESC;
3455 def SPLAT_H : SPLAT_H_ENC, SPLAT_H_DESC;
3456 def SPLAT_W : SPLAT_W_ENC, SPLAT_W_DESC;
3457 def SPLAT_D : SPLAT_D_ENC, SPLAT_D_DESC;
3458
3459 def SPLATI_B : SPLATI_B_ENC, SPLATI_B_DESC;
3460 def SPLATI_H : SPLATI_H_ENC, SPLATI_H_DESC;
3461 def SPLATI_W : SPLATI_W_ENC, SPLATI_W_DESC;
3462 def SPLATI_D : SPLATI_D_ENC, SPLATI_D_DESC;
3463
3464 def SRA_B : SRA_B_ENC, SRA_B_DESC;
3465 def SRA_H : SRA_H_ENC, SRA_H_DESC;
3466 def SRA_W : SRA_W_ENC, SRA_W_DESC;
3467 def SRA_D : SRA_D_ENC, SRA_D_DESC;
3468
3469 def SRAI_B : SRAI_B_ENC, SRAI_B_DESC;
3470 def SRAI_H : SRAI_H_ENC, SRAI_H_DESC;
3471 def SRAI_W : SRAI_W_ENC, SRAI_W_DESC;
3472 def SRAI_D : SRAI_D_ENC, SRAI_D_DESC;
3473
3474 def SRAR_B : SRAR_B_ENC, SRAR_B_DESC;
3475 def SRAR_H : SRAR_H_ENC, SRAR_H_DESC;
3476 def SRAR_W : SRAR_W_ENC, SRAR_W_DESC;
3477 def SRAR_D : SRAR_D_ENC, SRAR_D_DESC;
3478
3479 def SRARI_B : SRARI_B_ENC, SRARI_B_DESC;
3480 def SRARI_H : SRARI_H_ENC, SRARI_H_DESC;
3481 def SRARI_W : SRARI_W_ENC, SRARI_W_DESC;
3482 def SRARI_D : SRARI_D_ENC, SRARI_D_DESC;
3483
3484 def SRL_B : SRL_B_ENC, SRL_B_DESC;
3485 def SRL_H : SRL_H_ENC, SRL_H_DESC;
3486 def SRL_W : SRL_W_ENC, SRL_W_DESC;
3487 def SRL_D : SRL_D_ENC, SRL_D_DESC;
3488
3489 def SRLI_B : SRLI_B_ENC, SRLI_B_DESC;
3490 def SRLI_H : SRLI_H_ENC, SRLI_H_DESC;
3491 def SRLI_W : SRLI_W_ENC, SRLI_W_DESC;
3492 def SRLI_D : SRLI_D_ENC, SRLI_D_DESC;
3493
3494 def SRLR_B : SRLR_B_ENC, SRLR_B_DESC;
3495 def SRLR_H : SRLR_H_ENC, SRLR_H_DESC;
3496 def SRLR_W : SRLR_W_ENC, SRLR_W_DESC;
3497 def SRLR_D : SRLR_D_ENC, SRLR_D_DESC;
3498
3499 def SRLRI_B : SRLRI_B_ENC, SRLRI_B_DESC;
3500 def SRLRI_H : SRLRI_H_ENC, SRLRI_H_DESC;
3501 def SRLRI_W : SRLRI_W_ENC, SRLRI_W_DESC;
3502 def SRLRI_D : SRLRI_D_ENC, SRLRI_D_DESC;
3503
3504 def ST_B: ST_B_ENC, ST_B_DESC;
3505 def ST_H: ST_H_ENC, ST_H_DESC;
3506 def ST_W: ST_W_ENC, ST_W_DESC;
3507 def ST_D: ST_D_ENC, ST_D_DESC;
3508
3509 def SUBS_S_B : SUBS_S_B_ENC, SUBS_S_B_DESC;
3510 def SUBS_S_H : SUBS_S_H_ENC, SUBS_S_H_DESC;
3511 def SUBS_S_W : SUBS_S_W_ENC, SUBS_S_W_DESC;
3512 def SUBS_S_D : SUBS_S_D_ENC, SUBS_S_D_DESC;
3513
3514 def SUBS_U_B : SUBS_U_B_ENC, SUBS_U_B_DESC;
3515 def SUBS_U_H : SUBS_U_H_ENC, SUBS_U_H_DESC;
3516 def SUBS_U_W : SUBS_U_W_ENC, SUBS_U_W_DESC;
3517 def SUBS_U_D : SUBS_U_D_ENC, SUBS_U_D_DESC;
3518
3519 def SUBSUS_U_B : SUBSUS_U_B_ENC, SUBSUS_U_B_DESC;
3520 def SUBSUS_U_H : SUBSUS_U_H_ENC, SUBSUS_U_H_DESC;
3521 def SUBSUS_U_W : SUBSUS_U_W_ENC, SUBSUS_U_W_DESC;
3522 def SUBSUS_U_D : SUBSUS_U_D_ENC, SUBSUS_U_D_DESC;
3523
3524 def SUBSUU_S_B : SUBSUU_S_B_ENC, SUBSUU_S_B_DESC;
3525 def SUBSUU_S_H : SUBSUU_S_H_ENC, SUBSUU_S_H_DESC;
3526 def SUBSUU_S_W : SUBSUU_S_W_ENC, SUBSUU_S_W_DESC;
3527 def SUBSUU_S_D : SUBSUU_S_D_ENC, SUBSUU_S_D_DESC;
3528
3529 def SUBV_B : SUBV_B_ENC, SUBV_B_DESC;
3530 def SUBV_H : SUBV_H_ENC, SUBV_H_DESC;
3531 def SUBV_W : SUBV_W_ENC, SUBV_W_DESC;
3532 def SUBV_D : SUBV_D_ENC, SUBV_D_DESC;
3533
3534 def SUBVI_B : SUBVI_B_ENC, SUBVI_B_DESC;
3535 def SUBVI_H : SUBVI_H_ENC, SUBVI_H_DESC;
3536 def SUBVI_W : SUBVI_W_ENC, SUBVI_W_DESC;
3537 def SUBVI_D : SUBVI_D_ENC, SUBVI_D_DESC;
3538
3539 def VSHF_B : VSHF_B_ENC, VSHF_B_DESC;
3540 def VSHF_H : VSHF_H_ENC, VSHF_H_DESC;
3541 def VSHF_W : VSHF_W_ENC, VSHF_W_DESC;
3542 def VSHF_D : VSHF_D_ENC, VSHF_D_DESC;
3543
3544 def XOR_V : XOR_V_ENC, XOR_V_DESC;
3545 def XOR_V_H_PSEUDO : XOR_V_H_PSEUDO_DESC,
3546                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3547                                                 MSA128BOpnd:$ws,
3548                                                 MSA128BOpnd:$wt)>;
3549 def XOR_V_W_PSEUDO : XOR_V_W_PSEUDO_DESC,
3550                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3551                                                 MSA128BOpnd:$ws,
3552                                                 MSA128BOpnd:$wt)>;
3553 def XOR_V_D_PSEUDO : XOR_V_D_PSEUDO_DESC,
3554                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3555                                                 MSA128BOpnd:$ws,
3556                                                 MSA128BOpnd:$wt)>;
3557
3558 def XORI_B : XORI_B_ENC, XORI_B_DESC;
3559
3560 // Patterns.
3561 class MSAPat<dag pattern, dag result, list<Predicate> pred = [HasMSA]> :
3562   Pat<pattern, result>, Requires<pred>;
3563
3564 def : MSAPat<(extractelt (v4i32 MSA128W:$ws), immZExt4:$idx),
3565              (COPY_S_W MSA128W:$ws, immZExt4:$idx)>;
3566
3567 def : MSAPat<(v8f16 (load addrimm10:$addr)), (LD_H addrimm10:$addr)>;
3568 def : MSAPat<(v4f32 (load addrimm10:$addr)), (LD_W addrimm10:$addr)>;
3569 def : MSAPat<(v2f64 (load addrimm10:$addr)), (LD_D addrimm10:$addr)>;
3570
3571 def ST_FH : MSAPat<(store (v8f16 MSA128H:$ws), addrimm10:$addr),
3572                    (ST_H MSA128H:$ws, addrimm10:$addr)>;
3573 def ST_FW : MSAPat<(store (v4f32 MSA128W:$ws), addrimm10:$addr),
3574                    (ST_W MSA128W:$ws, addrimm10:$addr)>;
3575 def ST_FD : MSAPat<(store (v2f64 MSA128D:$ws), addrimm10:$addr),
3576                    (ST_D MSA128D:$ws, addrimm10:$addr)>;
3577
3578 class MSA_FABS_PSEUDO_DESC_BASE<RegisterOperand ROWD,
3579                                 RegisterOperand ROWS = ROWD,
3580                                 InstrItinClass itin = NoItinerary> :
3581   MSAPseudo<(outs ROWD:$wd),
3582             (ins ROWS:$ws),
3583             [(set ROWD:$wd, (fabs ROWS:$ws))]> {
3584   InstrItinClass Itinerary = itin;
3585 }
3586 def FABS_W : MSA_FABS_PSEUDO_DESC_BASE<MSA128WOpnd>,
3587              PseudoInstExpansion<(FMAX_A_W MSA128WOpnd:$wd, MSA128WOpnd:$ws,
3588                                            MSA128WOpnd:$ws)>;
3589 def FABS_D : MSA_FABS_PSEUDO_DESC_BASE<MSA128DOpnd>,
3590              PseudoInstExpansion<(FMAX_A_D MSA128DOpnd:$wd, MSA128DOpnd:$ws,
3591                                            MSA128DOpnd:$ws)>;
3592
3593 class MSABitconvertPat<ValueType DstVT, ValueType SrcVT,
3594                        RegisterClass DstRC, list<Predicate> preds = [HasMSA]> :
3595    MSAPat<(DstVT (bitconvert SrcVT:$src)),
3596           (COPY_TO_REGCLASS SrcVT:$src, DstRC), preds>;
3597
3598 // These are endian-independent because the element size doesnt change
3599 def : MSABitconvertPat<v8i16, v8f16, MSA128H>;
3600 def : MSABitconvertPat<v4i32, v4f32, MSA128W>;
3601 def : MSABitconvertPat<v2i64, v2f64, MSA128D>;
3602 def : MSABitconvertPat<v8f16, v8i16, MSA128H>;
3603 def : MSABitconvertPat<v4f32, v4i32, MSA128W>;
3604 def : MSABitconvertPat<v2f64, v2i64, MSA128D>;
3605
3606 // Little endian bitcasts are always no-ops
3607 def : MSABitconvertPat<v16i8, v8i16, MSA128B, [HasMSA, IsLE]>;
3608 def : MSABitconvertPat<v16i8, v4i32, MSA128B, [HasMSA, IsLE]>;
3609 def : MSABitconvertPat<v16i8, v2i64, MSA128B, [HasMSA, IsLE]>;
3610 def : MSABitconvertPat<v16i8, v8f16, MSA128B, [HasMSA, IsLE]>;
3611 def : MSABitconvertPat<v16i8, v4f32, MSA128B, [HasMSA, IsLE]>;
3612 def : MSABitconvertPat<v16i8, v2f64, MSA128B, [HasMSA, IsLE]>;
3613
3614 def : MSABitconvertPat<v8i16, v16i8, MSA128H, [HasMSA, IsLE]>;
3615 def : MSABitconvertPat<v8i16, v4i32, MSA128H, [HasMSA, IsLE]>;
3616 def : MSABitconvertPat<v8i16, v2i64, MSA128H, [HasMSA, IsLE]>;
3617 def : MSABitconvertPat<v8i16, v4f32, MSA128H, [HasMSA, IsLE]>;
3618 def : MSABitconvertPat<v8i16, v2f64, MSA128H, [HasMSA, IsLE]>;
3619
3620 def : MSABitconvertPat<v4i32, v16i8, MSA128W, [HasMSA, IsLE]>;
3621 def : MSABitconvertPat<v4i32, v8i16, MSA128W, [HasMSA, IsLE]>;
3622 def : MSABitconvertPat<v4i32, v2i64, MSA128W, [HasMSA, IsLE]>;
3623 def : MSABitconvertPat<v4i32, v8f16, MSA128W, [HasMSA, IsLE]>;
3624 def : MSABitconvertPat<v4i32, v2f64, MSA128W, [HasMSA, IsLE]>;
3625
3626 def : MSABitconvertPat<v2i64, v16i8, MSA128D, [HasMSA, IsLE]>;
3627 def : MSABitconvertPat<v2i64, v8i16, MSA128D, [HasMSA, IsLE]>;
3628 def : MSABitconvertPat<v2i64, v4i32, MSA128D, [HasMSA, IsLE]>;
3629 def : MSABitconvertPat<v2i64, v8f16, MSA128D, [HasMSA, IsLE]>;
3630 def : MSABitconvertPat<v2i64, v4f32, MSA128D, [HasMSA, IsLE]>;
3631
3632 def : MSABitconvertPat<v4f32, v16i8, MSA128W, [HasMSA, IsLE]>;
3633 def : MSABitconvertPat<v4f32, v8i16, MSA128W, [HasMSA, IsLE]>;
3634 def : MSABitconvertPat<v4f32, v2i64, MSA128W, [HasMSA, IsLE]>;
3635 def : MSABitconvertPat<v4f32, v8f16, MSA128W, [HasMSA, IsLE]>;
3636 def : MSABitconvertPat<v4f32, v2f64, MSA128W, [HasMSA, IsLE]>;
3637
3638 def : MSABitconvertPat<v2f64, v16i8, MSA128D, [HasMSA, IsLE]>;
3639 def : MSABitconvertPat<v2f64, v8i16, MSA128D, [HasMSA, IsLE]>;
3640 def : MSABitconvertPat<v2f64, v4i32, MSA128D, [HasMSA, IsLE]>;
3641 def : MSABitconvertPat<v2f64, v8f16, MSA128D, [HasMSA, IsLE]>;
3642 def : MSABitconvertPat<v2f64, v4f32, MSA128D, [HasMSA, IsLE]>;
3643
3644 // Big endian bitcasts expand to shuffle instructions.
3645 // This is because bitcast is defined to be a store/load sequence and the
3646 // vector store/load instructions are mixed-endian with respect to the vector
3647 // as a whole (little endian with respect to element order, but big endian
3648 // elements).
3649
3650 class MSABitconvertReverseQuartersPat<ValueType DstVT, ValueType SrcVT,
3651                                       RegisterClass DstRC, MSAInst Insn,
3652                                       RegisterClass ViaRC> :
3653   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3654          (COPY_TO_REGCLASS (Insn (COPY_TO_REGCLASS SrcVT:$src, ViaRC), 27),
3655                            DstRC),
3656          [HasMSA, IsBE]>;
3657
3658 class MSABitconvertReverseHalvesPat<ValueType DstVT, ValueType SrcVT,
3659                                     RegisterClass DstRC, MSAInst Insn,
3660                                     RegisterClass ViaRC> :
3661   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3662          (COPY_TO_REGCLASS (Insn (COPY_TO_REGCLASS SrcVT:$src, ViaRC), 177),
3663                            DstRC),
3664          [HasMSA, IsBE]>;
3665
3666 class MSABitconvertReverseBInHPat<ValueType DstVT, ValueType SrcVT,
3667                                   RegisterClass DstRC> :
3668   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_B, MSA128B>;
3669
3670 class MSABitconvertReverseBInWPat<ValueType DstVT, ValueType SrcVT,
3671                                   RegisterClass DstRC> :
3672   MSABitconvertReverseQuartersPat<DstVT, SrcVT, DstRC, SHF_B, MSA128B>;
3673
3674 class MSABitconvertReverseBInDPat<ValueType DstVT, ValueType SrcVT,
3675                                   RegisterClass DstRC> :
3676   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3677          (COPY_TO_REGCLASS
3678            (SHF_W
3679              (COPY_TO_REGCLASS
3680                (SHF_B (COPY_TO_REGCLASS SrcVT:$src, MSA128B), 27),
3681                MSA128W), 177),
3682            DstRC),
3683          [HasMSA, IsBE]>;
3684
3685 class MSABitconvertReverseHInWPat<ValueType DstVT, ValueType SrcVT,
3686                                   RegisterClass DstRC> :
3687   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_H, MSA128H>;
3688
3689 class MSABitconvertReverseHInDPat<ValueType DstVT, ValueType SrcVT,
3690                                   RegisterClass DstRC> :
3691   MSABitconvertReverseQuartersPat<DstVT, SrcVT, DstRC, SHF_H, MSA128H>;
3692
3693 class MSABitconvertReverseWInDPat<ValueType DstVT, ValueType SrcVT,
3694                                   RegisterClass DstRC> :
3695   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_W, MSA128W>;
3696
3697 def : MSABitconvertReverseBInHPat<v8i16, v16i8, MSA128H>;
3698 def : MSABitconvertReverseBInHPat<v8f16, v16i8, MSA128H>;
3699 def : MSABitconvertReverseBInWPat<v4i32, v16i8, MSA128W>;
3700 def : MSABitconvertReverseBInWPat<v4f32, v16i8, MSA128W>;
3701 def : MSABitconvertReverseBInDPat<v2i64, v16i8, MSA128D>;
3702 def : MSABitconvertReverseBInDPat<v2f64, v16i8, MSA128D>;
3703
3704 def : MSABitconvertReverseBInHPat<v16i8, v8i16, MSA128B>;
3705 def : MSABitconvertReverseHInWPat<v4i32, v8i16, MSA128W>;
3706 def : MSABitconvertReverseHInWPat<v4f32, v8i16, MSA128W>;
3707 def : MSABitconvertReverseHInDPat<v2i64, v8i16, MSA128D>;
3708 def : MSABitconvertReverseHInDPat<v2f64, v8i16, MSA128D>;
3709
3710 def : MSABitconvertReverseBInHPat<v16i8, v8f16, MSA128B>;
3711 def : MSABitconvertReverseHInWPat<v4i32, v8f16, MSA128W>;
3712 def : MSABitconvertReverseHInWPat<v4f32, v8f16, MSA128W>;
3713 def : MSABitconvertReverseHInDPat<v2i64, v8f16, MSA128D>;
3714 def : MSABitconvertReverseHInDPat<v2f64, v8f16, MSA128D>;
3715
3716 def : MSABitconvertReverseBInWPat<v16i8, v4i32, MSA128B>;
3717 def : MSABitconvertReverseHInWPat<v8i16, v4i32, MSA128H>;
3718 def : MSABitconvertReverseHInWPat<v8f16, v4i32, MSA128H>;
3719 def : MSABitconvertReverseWInDPat<v2i64, v4i32, MSA128D>;
3720 def : MSABitconvertReverseWInDPat<v2f64, v4i32, MSA128D>;
3721
3722 def : MSABitconvertReverseBInWPat<v16i8, v4f32, MSA128B>;
3723 def : MSABitconvertReverseHInWPat<v8i16, v4f32, MSA128H>;
3724 def : MSABitconvertReverseHInWPat<v8f16, v4f32, MSA128H>;
3725 def : MSABitconvertReverseWInDPat<v2i64, v4f32, MSA128D>;
3726 def : MSABitconvertReverseWInDPat<v2f64, v4f32, MSA128D>;
3727
3728 def : MSABitconvertReverseBInDPat<v16i8, v2i64, MSA128B>;
3729 def : MSABitconvertReverseHInDPat<v8i16, v2i64, MSA128H>;
3730 def : MSABitconvertReverseHInDPat<v8f16, v2i64, MSA128H>;
3731 def : MSABitconvertReverseWInDPat<v4i32, v2i64, MSA128W>;
3732 def : MSABitconvertReverseWInDPat<v4f32, v2i64, MSA128W>;
3733
3734 def : MSABitconvertReverseBInDPat<v16i8, v2f64, MSA128B>;
3735 def : MSABitconvertReverseHInDPat<v8i16, v2f64, MSA128H>;
3736 def : MSABitconvertReverseHInDPat<v8f16, v2f64, MSA128H>;
3737 def : MSABitconvertReverseWInDPat<v4i32, v2f64, MSA128W>;
3738 def : MSABitconvertReverseWInDPat<v4f32, v2f64, MSA128W>;
3739
3740 // Pseudos used to implement BNZ.df, and BZ.df
3741
3742 class MSA_CBRANCH_PSEUDO_DESC_BASE<SDPatternOperator OpNode, ValueType TyNode,
3743                                    RegisterClass RCWS,
3744                                    InstrItinClass itin = NoItinerary> :
3745   MipsPseudo<(outs GPR32:$dst),
3746              (ins RCWS:$ws),
3747              [(set GPR32:$dst, (OpNode (TyNode RCWS:$ws)))]> {
3748   bit usesCustomInserter = 1;
3749 }
3750
3751 def SNZ_B_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v16i8,
3752                                                 MSA128B, NoItinerary>;
3753 def SNZ_H_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v8i16,
3754                                                 MSA128H, NoItinerary>;
3755 def SNZ_W_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v4i32,
3756                                                 MSA128W, NoItinerary>;
3757 def SNZ_D_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v2i64,
3758                                                 MSA128D, NoItinerary>;
3759 def SNZ_V_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAnyNonZero, v16i8,
3760                                                 MSA128B, NoItinerary>;
3761
3762 def SZ_B_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v16i8,
3763                                                MSA128B, NoItinerary>;
3764 def SZ_H_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v8i16,
3765                                                MSA128H, NoItinerary>;
3766 def SZ_W_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v4i32,
3767                                                MSA128W, NoItinerary>;
3768 def SZ_D_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v2i64,
3769                                                MSA128D, NoItinerary>;
3770 def SZ_V_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAnyZero, v16i8,
3771                                                MSA128B, NoItinerary>;
3772
3773 // Vector extraction with fixed index.
3774 //
3775 // Extracting 32-bit values on MSA32 should always use COPY_S_W rather than
3776 // COPY_U_W, even for the zero-extended case. This is because our forward
3777 // compatibility strategy is to consider registers to be infinitely
3778 // sign-extended so that a MIPS64 can execute MIPS32 code without getting
3779 // different register values.
3780 def : MSAPat<(vextract_zext_i32 (v4i32 MSA128W:$ws), immZExt2Ptr:$idx),
3781              (COPY_S_W MSA128W:$ws, immZExt2:$idx)>, ASE_MSA_NOT_MSA64;
3782 def : MSAPat<(vextract_zext_i32 (v4f32 MSA128W:$ws), immZExt2Ptr:$idx),
3783              (COPY_S_W MSA128W:$ws, immZExt2:$idx)>, ASE_MSA_NOT_MSA64;
3784
3785 // Extracting 64-bit values on MSA64 should always use COPY_S_D rather than
3786 // COPY_U_D, even for the zero-extended case. This is because our forward
3787 // compatibility strategy is to consider registers to be infinitely
3788 // sign-extended so that a hypothetical MIPS128 would be able to execute MIPS64
3789 // code without getting different register values.
3790 def : MSAPat<(vextract_zext_i64 (v2i64 MSA128D:$ws), immZExt1Ptr:$idx),
3791              (COPY_S_D MSA128D:$ws, immZExt1:$idx)>, ASE_MSA64;
3792 def : MSAPat<(vextract_zext_i64 (v2f64 MSA128D:$ws), immZExt1Ptr:$idx),
3793              (COPY_S_D MSA128D:$ws, immZExt1:$idx)>, ASE_MSA64;
3794
3795 // Vector extraction with variable index
3796 def : MSAPat<(i32 (vextract_sext_i8 v16i8:$ws, i32:$idx)),
3797              (SRA (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_B v16i8:$ws,
3798                                                                   i32:$idx),
3799                                                          sub_lo)),
3800                                     GPR32), (i32 24))>;
3801 def : MSAPat<(i32 (vextract_sext_i16 v8i16:$ws, i32:$idx)),
3802              (SRA (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_H v8i16:$ws,
3803                                                                   i32:$idx),
3804                                                          sub_lo)),
3805                                     GPR32), (i32 16))>;
3806 def : MSAPat<(i32 (vextract_sext_i32 v4i32:$ws, i32:$idx)),
3807              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_W v4i32:$ws,
3808                                                              i32:$idx),
3809                                                     sub_lo)),
3810                                GPR32)>;
3811 def : MSAPat<(i64 (vextract_sext_i64 v2i64:$ws, i32:$idx)),
3812              (COPY_TO_REGCLASS (i64 (EXTRACT_SUBREG (SPLAT_D v2i64:$ws,
3813                                                              i32:$idx),
3814                                                     sub_64)),
3815                                GPR64), [HasMSA, IsGP64bit]>;
3816
3817 def : MSAPat<(i32 (vextract_zext_i8 v16i8:$ws, i32:$idx)),
3818              (SRL (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_B v16i8:$ws,
3819                                                                   i32:$idx),
3820                                                          sub_lo)),
3821                                     GPR32), (i32 24))>;
3822 def : MSAPat<(i32 (vextract_zext_i16 v8i16:$ws, i32:$idx)),
3823              (SRL (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_H v8i16:$ws,
3824                                                                   i32:$idx),
3825                                                          sub_lo)),
3826                                     GPR32), (i32 16))>;
3827 def : MSAPat<(i32 (vextract_zext_i32 v4i32:$ws, i32:$idx)),
3828              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_W v4i32:$ws,
3829                                                              i32:$idx),
3830                                                     sub_lo)),
3831                                GPR32)>;
3832 def : MSAPat<(i64 (vextract_zext_i64 v2i64:$ws, i32:$idx)),
3833              (COPY_TO_REGCLASS (i64 (EXTRACT_SUBREG (SPLAT_D v2i64:$ws,
3834                                                              i32:$idx),
3835                                                     sub_64)),
3836                                GPR64), [HasMSA, IsGP64bit]>;
3837
3838 def : MSAPat<(f32 (vector_extract v4f32:$ws, i32:$idx)),
3839              (f32 (EXTRACT_SUBREG (SPLAT_W v4f32:$ws,
3840                                            i32:$idx),
3841                                   sub_lo))>;
3842 def : MSAPat<(f64 (vector_extract v2f64:$ws, i32:$idx)),
3843              (f64 (EXTRACT_SUBREG (SPLAT_D v2f64:$ws,
3844                                            i32:$idx),
3845                                   sub_64))>;
3846
3847 // Vector extraction with variable index (N64 ABI)
3848 def : MSAPat<
3849   (i32 (vextract_sext_i8 v16i8:$ws, i64:$idx)),
3850   (SRA (COPY_TO_REGCLASS
3851          (i32 (EXTRACT_SUBREG
3852                 (SPLAT_B v16i8:$ws,
3853                   (COPY_TO_REGCLASS
3854                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3855                 sub_lo)),
3856          GPR32),
3857        (i32 24))>;
3858 def : MSAPat<
3859   (i32 (vextract_sext_i16 v8i16:$ws, i64:$idx)),
3860   (SRA (COPY_TO_REGCLASS
3861          (i32 (EXTRACT_SUBREG
3862                 (SPLAT_H v8i16:$ws,
3863                   (COPY_TO_REGCLASS
3864                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3865                 sub_lo)),
3866          GPR32),
3867        (i32 16))>;
3868 def : MSAPat<
3869   (i32 (vextract_sext_i32 v4i32:$ws, i64:$idx)),
3870   (COPY_TO_REGCLASS
3871     (i32 (EXTRACT_SUBREG
3872            (SPLAT_W v4i32:$ws,
3873              (COPY_TO_REGCLASS
3874                (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3875            sub_lo)),
3876     GPR32)>;
3877 def : MSAPat<
3878   (i64 (vextract_sext_i64 v2i64:$ws, i64:$idx)),
3879   (COPY_TO_REGCLASS
3880     (i64 (EXTRACT_SUBREG
3881            (SPLAT_D v2i64:$ws,
3882              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3883            sub_64)),
3884     GPR64), [HasMSA, IsGP64bit]>;
3885
3886 def : MSAPat<
3887   (i32 (vextract_zext_i8 v16i8:$ws, i64:$idx)),
3888   (SRL (COPY_TO_REGCLASS
3889          (i32 (EXTRACT_SUBREG
3890                  (SPLAT_B v16i8:$ws,
3891                    (COPY_TO_REGCLASS
3892                      (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3893                  sub_lo)),
3894          GPR32),
3895        (i32 24))>;
3896 def : MSAPat<
3897   (i32 (vextract_zext_i16 v8i16:$ws, i64:$idx)),
3898   (SRL (COPY_TO_REGCLASS
3899          (i32 (EXTRACT_SUBREG
3900                 (SPLAT_H v8i16:$ws,
3901                   (COPY_TO_REGCLASS
3902                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3903                 sub_lo)),
3904          GPR32),
3905        (i32 16))>;
3906 def : MSAPat<
3907   (i32 (vextract_zext_i32 v4i32:$ws, i64:$idx)),
3908   (COPY_TO_REGCLASS
3909     (i32 (EXTRACT_SUBREG
3910            (SPLAT_W v4i32:$ws,
3911              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3912            sub_lo)),
3913     GPR32)>;
3914 def : MSAPat<
3915   (i64 (vextract_zext_i64 v2i64:$ws, i64:$idx)),
3916   (COPY_TO_REGCLASS
3917     (i64 (EXTRACT_SUBREG
3918            (SPLAT_D v2i64:$ws,
3919              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3920            sub_64)),
3921     GPR64),
3922   [HasMSA, IsGP64bit]>;
3923
3924 def : MSAPat<
3925   (f32 (vector_extract v4f32:$ws, i64:$idx)),
3926   (f32 (EXTRACT_SUBREG
3927          (SPLAT_W v4f32:$ws,
3928            (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3929          sub_lo))>;
3930 def : MSAPat<
3931   (f64 (vector_extract v2f64:$ws, i64:$idx)),
3932   (f64 (EXTRACT_SUBREG
3933          (SPLAT_D v2f64:$ws,
3934            (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3935          sub_64))>;