lib/Target/Mips/MipsMSAInstrFormats.td

   1 //===- MipsMSAInstrFormats.td - Mips Instruction Formats ---*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 def HasMSA : Predicate<"Subtarget.hasMSA()">,
  11              AssemblerPredicate<"FeatureMSA">;
  12
  13 class MSAInst : MipsInst<(outs), (ins), "", [], NoItinerary, FrmOther> {
  14   let Predicates = [HasMSA];
  15   let Inst{31-26} = 0b011110;
  16 }
  17
  18 class PseudoMSA<dag outs, dag ins, list<dag> pattern,
  19                 InstrItinClass itin = IIPseudo>:
  20   MipsPseudo<outs, ins, pattern, itin> {
  21   let Predicates = [HasMSA];
  22 }
  23
  24 class MSA_BIT_B_FMT<bits<3> major, bits<6> minor>: MSAInst {
  25   let Inst{25-23} = major;
  26   let Inst{22-19} = 0b1110;
  27   let Inst{5-0} = minor;
  28 }
  29
  30 class MSA_BIT_H_FMT<bits<3> major, bits<6> minor>: MSAInst {
  31   let Inst{25-23} = major;
  32   let Inst{22-20} = 0b110;
  33   let Inst{5-0} = minor;
  34 }
  35
  36 class MSA_BIT_W_FMT<bits<3> major, bits<6> minor>: MSAInst {
  37   let Inst{25-23} = major;
  38   let Inst{22-21} = 0b10;
  39   let Inst{5-0} = minor;
  40 }
  41
  42 class MSA_BIT_D_FMT<bits<3> major, bits<6> minor>: MSAInst {
  43   let Inst{25-23} = major;
  44   let Inst{22} = 0b0;
  45   let Inst{5-0} = minor;
  46 }
  47
  48 class MSA_2R_FMT<bits<8> major, bits<2> df, bits<6> minor>: MSAInst {
  49   let Inst{25-18} = major;
  50   let Inst{17-16} = df;
  51   let Inst{5-0} = minor;
  52 }
  53
  54 class MSA_2RF_FMT<bits<9> major, bits<1> df, bits<6> minor>: MSAInst {
  55   bits<5> ws;
  56   bits<5> wd;
  57
  58   let Inst{25-17} = major;
  59   let Inst{16} = df;
  60   let Inst{15-11} = ws;
  61   let Inst{10-6} = wd;
  62   let Inst{5-0} = minor;
  63 }
  64
  65 class MSA_3R_FMT<bits<3> major, bits<2> df, bits<6> minor>: MSAInst {
  66   let Inst{25-23} = major;
  67   let Inst{22-21} = df;
  68   let Inst{5-0} = minor;
  69 }
  70
  71 class MSA_3RF_FMT<bits<4> major, bits<1> df, bits<6> minor>: MSAInst {
  72   let Inst{25-22} = major;
  73   let Inst{21} = df;
  74   let Inst{5-0} = minor;
  75 }
  76
  77 class MSA_ELM_FMT<bits<10> major, bits<6> minor>: MSAInst {
  78   let Inst{25-16} = major;
  79   let Inst{5-0} = minor;
  80 }
  81
  82 class MSA_ELM_B_FMT<bits<4> major, bits<6> minor>: MSAInst {
  83   let Inst{25-22} = major;
  84   let Inst{21-20} = 0b00;
  85   let Inst{5-0} = minor;
  86 }
  87
  88 class MSA_ELM_H_FMT<bits<4> major, bits<6> minor>: MSAInst {
  89   let Inst{25-22} = major;
  90   let Inst{21-19} = 0b100;
  91   let Inst{5-0} = minor;
  92 }
  93
  94 class MSA_ELM_W_FMT<bits<4> major, bits<6> minor>: MSAInst {
  95   let Inst{25-22} = major;
  96   let Inst{21-18} = 0b1100;
  97   let Inst{5-0} = minor;
  98 }
  99
 100 class MSA_ELM_D_FMT<bits<4> major, bits<6> minor>: MSAInst {
 101   let Inst{25-22} = major;
 102   let Inst{21-17} = 0b11100;
 103   let Inst{5-0} = minor;
 104 }
 105
 106 class MSA_I5_FMT<bits<3> major, bits<2> df, bits<6> minor>: MSAInst {
 107   let Inst{25-23} = major;
 108   let Inst{22-21} = df;
 109   let Inst{5-0} = minor;
 110 }
 111
 112 class MSA_I8_FMT<bits<2> major, bits<6> minor>: MSAInst {
 113   let Inst{25-24} = major;
 114   let Inst{5-0} = minor;
 115 }
 116
 117 class MSA_I10_FMT<bits<3> major, bits<2> df, bits<6> minor>: MSAInst {
 118   let Inst{25-23} = major;
 119   let Inst{22-21} = df;
 120   let Inst{5-0} = minor;
 121 }
 122
 123 class MSA_VEC_FMT<bits<5> major, bits<6> minor>: MSAInst {
 124   let Inst{25-21} = major;
 125   let Inst{5-0} = minor;
 126 }
 127
 128 class MSA_VECS10_FMT<bits<5> major, bits<6> minor>: MSAInst {
 129   let Inst{25-21} = major;
 130   let Inst{5-0} = minor;
 131 }