lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16 #include "MipsISelLowering.h"
  17 #include "MipsMachineFunction.h"
  18 #include "MipsTargetMachine.h"
  19 #include "MipsTargetObjectFile.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 using namespace llvm;
  36
  37 const char *MipsTargetLowering::getTargetNodeName(unsigned Opcode) const {
  38   switch (Opcode) {
  39     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  40     case MipsISD::Hi         : return "MipsISD::Hi";
  41     case MipsISD::Lo         : return "MipsISD::Lo";
  42     case MipsISD::GPRel      : return "MipsISD::GPRel";
  43     case MipsISD::Ret        : return "MipsISD::Ret";
  44     case MipsISD::CMov       : return "MipsISD::CMov";
  45     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  46     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  47     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  48     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  49     case MipsISD::FPRound    : return "MipsISD::FPRound";
  50     default                  : return NULL;
  51   }
  52 }
  53
  54 MipsTargetLowering::
  55 MipsTargetLowering(MipsTargetMachine &TM)
  56   : TargetLowering(TM, new MipsTargetObjectFile()) {
  57   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  58
  59   // Mips does not have i1 type, so use i32 for
  60   // setcc operations results (slt, sgt, ...).
  61   setBooleanContents(ZeroOrOneBooleanContent);
  62
  63   // Set up the register classes
  64   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  65   addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  66
  67   // When dealing with single precision only, use libcalls
  68   if (!Subtarget->isSingleFloat())
  69     if (!Subtarget->isFP64bit())
  70       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  71
  72   // Load extented operations for i1 types must be promoted
  73   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  74   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  75   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  76
  77   // MIPS doesn't have extending float->double load/store
  78   setLoadExtAction(ISD::EXTLOAD, MVT::f32, Expand);
  79   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
  80
  81   // Used by legalize types to correctly generate the setcc result.
  82   // Without this, every float setcc comes with a AND/OR with the result,
  83   // we don't want this, since the fpcmp result goes to a flag register,
  84   // which is used implicitly by brcond and select operations.
  85   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  86
  87   // Mips Custom Operations
  88   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  89   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  90   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  91   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  92   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  93   setOperationAction(ISD::SELECT,             MVT::f64,   Custom);
  94   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
  95   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
  96   setOperationAction(ISD::SETCC,              MVT::f64,   Custom);
  97   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
  98   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
  99   setOperationAction(ISD::FP_TO_SINT,         MVT::i32,   Custom);
 100   setOperationAction(ISD::VASTART,            MVT::Other, Custom);
 101
 102
 103   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 104   // with operands comming from setcc fp comparions. This is necessary since
 105   // the result from these setcc are in a flag registers (FCR31).
 106   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 107   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 108
 109   // Operations not directly supported by Mips.
 110   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 111   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 112   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 113   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 114   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 115   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 116   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 117   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 118   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 119   setOperationAction(ISD::ROTR,              MVT::i32,   Expand);
 120   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 121   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 122   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 123   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 124   setOperationAction(ISD::FCOPYSIGN,         MVT::f64,   Expand);
 125   setOperationAction(ISD::FSIN,              MVT::f32,   Expand);
 126   setOperationAction(ISD::FCOS,              MVT::f32,   Expand);
 127   setOperationAction(ISD::FPOWI,             MVT::f32,   Expand);
 128   setOperationAction(ISD::FPOW,              MVT::f32,   Expand);
 129   setOperationAction(ISD::FLOG,              MVT::f32,   Expand);
 130   setOperationAction(ISD::FLOG2,             MVT::f32,   Expand);
 131   setOperationAction(ISD::FLOG10,            MVT::f32,   Expand);
 132   setOperationAction(ISD::FEXP,              MVT::f32,   Expand);
 133
 134   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 135
 136   // Use the default for now
 137   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 138   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 139   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 140
 141   if (Subtarget->isSingleFloat())
 142     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 143
 144   if (!Subtarget->hasSEInReg()) {
 145     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 146     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 147   }
 148
 149   if (!Subtarget->hasBitCount())
 150     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 151
 152   if (!Subtarget->hasSwap())
 153     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 154
 155   setStackPointerRegisterToSaveRestore(Mips::SP);
 156   computeRegisterProperties();
 157 }
 158
 159 MVT::SimpleValueType MipsTargetLowering::getSetCCResultType(EVT VT) const {
 160   return MVT::i32;
 161 }
 162
 163 /// getFunctionAlignment - Return the Log2 alignment of this function.
 164 unsigned MipsTargetLowering::getFunctionAlignment(const Function *) const {
 165   return 2;
 166 }
 167
 168 SDValue MipsTargetLowering::
 169 LowerOperation(SDValue Op, SelectionDAG &DAG)
 170 {
 171   switch (Op.getOpcode())
 172   {
 173     case ISD::AND:                return LowerANDOR(Op, DAG);
 174     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 175     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 176     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 177     case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
 178     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 179     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 180     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 181     case ISD::OR:                 return LowerANDOR(Op, DAG);
 182     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 183     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 184     case ISD::VASTART:            return LowerVASTART(Op, DAG);
 185   }
 186   return SDValue();
 187 }
 188
 189 //===----------------------------------------------------------------------===//
 190 //  Lower helper functions
 191 //===----------------------------------------------------------------------===//
 192
 193 // AddLiveIn - This helper function adds the specified physical register to the
 194 // MachineFunction as a live in value.  It also creates a corresponding
 195 // virtual register for it.
 196 static unsigned
 197 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 198 {
 199   assert(RC->contains(PReg) && "Not the correct regclass!");
 200   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 201   MF.getRegInfo().addLiveIn(PReg, VReg);
 202   return VReg;
 203 }
 204
 205 // Get fp branch code (not opcode) from condition code.
 206 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 207   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 208     return Mips::BRANCH_T;
 209
 210   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 211     return Mips::BRANCH_F;
 212
 213   return Mips::BRANCH_INVALID;
 214 }
 215
 216 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 217   switch(BC) {
 218     default:
 219       llvm_unreachable("Unknown branch code");
 220     case Mips::BRANCH_T  : return Mips::BC1T;
 221     case Mips::BRANCH_F  : return Mips::BC1F;
 222     case Mips::BRANCH_TL : return Mips::BC1TL;
 223     case Mips::BRANCH_FL : return Mips::BC1FL;
 224   }
 225 }
 226
 227 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 228   switch (CC) {
 229   default: llvm_unreachable("Unknown fp condition code!");
 230   case ISD::SETEQ:
 231   case ISD::SETOEQ: return Mips::FCOND_EQ;
 232   case ISD::SETUNE: return Mips::FCOND_OGL;
 233   case ISD::SETLT:
 234   case ISD::SETOLT: return Mips::FCOND_OLT;
 235   case ISD::SETGT:
 236   case ISD::SETOGT: return Mips::FCOND_OGT;
 237   case ISD::SETLE:
 238   case ISD::SETOLE: return Mips::FCOND_OLE;
 239   case ISD::SETGE:
 240   case ISD::SETOGE: return Mips::FCOND_OGE;
 241   case ISD::SETULT: return Mips::FCOND_ULT;
 242   case ISD::SETULE: return Mips::FCOND_ULE;
 243   case ISD::SETUGT: return Mips::FCOND_UGT;
 244   case ISD::SETUGE: return Mips::FCOND_UGE;
 245   case ISD::SETUO:  return Mips::FCOND_UN;
 246   case ISD::SETO:   return Mips::FCOND_OR;
 247   case ISD::SETNE:
 248   case ISD::SETONE: return Mips::FCOND_NEQ;
 249   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 250   }
 251 }
 252
 253 MachineBasicBlock *
 254 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 255                                                 MachineBasicBlock *BB,
 256                    DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const {
 257   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 258   bool isFPCmp = false;
 259   DebugLoc dl = MI->getDebugLoc();
 260
 261   switch (MI->getOpcode()) {
 262   default: assert(false && "Unexpected instr type to insert");
 263   case Mips::Select_FCC:
 264   case Mips::Select_FCC_S32:
 265   case Mips::Select_FCC_D32:
 266     isFPCmp = true; // FALL THROUGH
 267   case Mips::Select_CC:
 268   case Mips::Select_CC_S32:
 269   case Mips::Select_CC_D32: {
 270     // To "insert" a SELECT_CC instruction, we actually have to insert the
 271     // diamond control-flow pattern.  The incoming instruction knows the
 272     // destination vreg to set, the condition code register to branch on, the
 273     // true/false values to select between, and a branch opcode to use.
 274     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 275     MachineFunction::iterator It = BB;
 276     ++It;
 277
 278     //  thisMBB:
 279     //  ...
 280     //   TrueVal = ...
 281     //   setcc r1, r2, r3
 282     //   bNE   r1, r0, copy1MBB
 283     //   fallthrough --> copy0MBB
 284     MachineBasicBlock *thisMBB  = BB;
 285     MachineFunction *F = BB->getParent();
 286     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 287     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 288
 289     // Emit the right instruction according to the type of the operands compared
 290     if (isFPCmp) {
 291       // Find the condiction code present in the setcc operation.
 292       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 293       // Get the branch opcode from the branch code.
 294       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 295       BuildMI(BB, dl, TII->get(Opc)).addMBB(sinkMBB);
 296     } else
 297       BuildMI(BB, dl, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 298         .addReg(Mips::ZERO).addMBB(sinkMBB);
 299
 300     F->insert(It, copy0MBB);
 301     F->insert(It, sinkMBB);
 302     // Update machine-CFG edges by first adding all successors of the current
 303     // block to the new block which will contain the Phi node for the select.
 304     // Also inform sdisel of the edge changes.
 305     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 306           e = BB->succ_end(); i != e; ++i) {
 307       EM->insert(std::make_pair(*i, sinkMBB));
 308       sinkMBB->addSuccessor(*i);
 309     }
 310     // Next, remove all successors of the current block, and add the true
 311     // and fallthrough blocks as its successors.
 312     while(!BB->succ_empty())
 313       BB->removeSuccessor(BB->succ_begin());
 314     BB->addSuccessor(copy0MBB);
 315     BB->addSuccessor(sinkMBB);
 316
 317     //  copy0MBB:
 318     //   %FalseValue = ...
 319     //   # fallthrough to sinkMBB
 320     BB = copy0MBB;
 321
 322     // Update machine-CFG edges
 323     BB->addSuccessor(sinkMBB);
 324
 325     //  sinkMBB:
 326     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 327     //  ...
 328     BB = sinkMBB;
 329     BuildMI(BB, dl, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 330       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 331       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 332
 333     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 334     return BB;
 335   }
 336   }
 337 }
 338
 339 //===----------------------------------------------------------------------===//
 340 //  Misc Lower Operation implementation
 341 //===----------------------------------------------------------------------===//
 342
 343 SDValue MipsTargetLowering::
 344 LowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG)
 345 {
 346   if (!Subtarget->isMips1())
 347     return Op;
 348
 349   MachineFunction &MF = DAG.getMachineFunction();
 350   unsigned CCReg = AddLiveIn(MF, Mips::FCR31, Mips::CCRRegisterClass);
 351
 352   SDValue Chain = DAG.getEntryNode();
 353   DebugLoc dl = Op.getDebugLoc();
 354   SDValue Src = Op.getOperand(0);
 355
 356   // Set the condition register
 357   SDValue CondReg = DAG.getCopyFromReg(Chain, dl, CCReg, MVT::i32);
 358   CondReg = DAG.getCopyToReg(Chain, dl, Mips::AT, CondReg);
 359   CondReg = DAG.getCopyFromReg(CondReg, dl, Mips::AT, MVT::i32);
 360
 361   SDValue Cst = DAG.getConstant(3, MVT::i32);
 362   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::i32, CondReg, Cst);
 363   Cst = DAG.getConstant(2, MVT::i32);
 364   SDValue Xor = DAG.getNode(ISD::XOR, dl, MVT::i32, Or, Cst);
 365
 366   SDValue InFlag(0, 0);
 367   CondReg = DAG.getCopyToReg(Chain, dl, Mips::FCR31, Xor, InFlag);
 368
 369   // Emit the round instruction and bit convert to integer
 370   SDValue Trunc = DAG.getNode(MipsISD::FPRound, dl, MVT::f32,
 371                               Src, CondReg.getValue(1));
 372   SDValue BitCvt = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Trunc);
 373   return BitCvt;
 374 }
 375
 376 SDValue MipsTargetLowering::
 377 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 378 {
 379   SDValue Chain = Op.getOperand(0);
 380   SDValue Size = Op.getOperand(1);
 381   DebugLoc dl = Op.getDebugLoc();
 382
 383   // Get a reference from Mips stack pointer
 384   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 385
 386   // Subtract the dynamic size from the actual stack size to
 387   // obtain the new stack size.
 388   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 389
 390   // The Sub result contains the new stack start address, so it
 391   // must be placed in the stack pointer register.
 392   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 393
 394   // This node always has two return values: a new stack pointer
 395   // value and a chain
 396   SDValue Ops[2] = { Sub, Chain };
 397   return DAG.getMergeValues(Ops, 2, dl);
 398 }
 399
 400 SDValue MipsTargetLowering::
 401 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 402 {
 403   SDValue LHS   = Op.getOperand(0);
 404   SDValue RHS   = Op.getOperand(1);
 405   DebugLoc dl   = Op.getDebugLoc();
 406
 407   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 408     return Op;
 409
 410   SDValue True  = DAG.getConstant(1, MVT::i32);
 411   SDValue False = DAG.getConstant(0, MVT::i32);
 412
 413   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 414                              LHS, True, False, LHS.getOperand(2));
 415   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 416                              RHS, True, False, RHS.getOperand(2));
 417
 418   return DAG.getNode(Op.getOpcode(), dl, MVT::i32, LSEL, RSEL);
 419 }
 420
 421 SDValue MipsTargetLowering::
 422 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 423 {
 424   // The first operand is the chain, the second is the condition, the third is
 425   // the block to branch to if the condition is true.
 426   SDValue Chain = Op.getOperand(0);
 427   SDValue Dest = Op.getOperand(2);
 428   DebugLoc dl = Op.getDebugLoc();
 429
 430   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 431     return Op;
 432
 433   SDValue CondRes = Op.getOperand(1);
 434   SDValue CCNode  = CondRes.getOperand(2);
 435   Mips::CondCode CC =
 436     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 437   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 438
 439   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 440              Dest, CondRes);
 441 }
 442
 443 SDValue MipsTargetLowering::
 444 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 445 {
 446   // The operands to this are the left and right operands to compare (ops #0,
 447   // and #1) and the condition code to compare them with (op #2) as a
 448   // CondCodeSDNode.
 449   SDValue LHS = Op.getOperand(0);
 450   SDValue RHS = Op.getOperand(1);
 451   DebugLoc dl = Op.getDebugLoc();
 452
 453   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 454
 455   return DAG.getNode(MipsISD::FPCmp, dl, Op.getValueType(), LHS, RHS,
 456                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 457 }
 458
 459 SDValue MipsTargetLowering::
 460 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 461 {
 462   SDValue Cond  = Op.getOperand(0);
 463   SDValue True  = Op.getOperand(1);
 464   SDValue False = Op.getOperand(2);
 465   DebugLoc dl = Op.getDebugLoc();
 466
 467   // if the incomming condition comes from a integer compare, the select
 468   // operation must be SelectCC or a conditional move if the subtarget
 469   // supports it.
 470   if (Cond.getOpcode() != MipsISD::FPCmp) {
 471     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 472       return Op;
 473     return DAG.getNode(MipsISD::SelectCC, dl, True.getValueType(),
 474                        Cond, True, False);
 475   }
 476
 477   // if the incomming condition comes from fpcmp, the select
 478   // operation must use FPSelectCC.
 479   SDValue CCNode = Cond.getOperand(2);
 480   return DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 481                      Cond, True, False, CCNode);
 482 }
 483
 484 SDValue MipsTargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) {
 485   // FIXME there isn't actually debug info here
 486   DebugLoc dl = Op.getDebugLoc();
 487   const GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 488
 489   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 490     SDVTList VTs = DAG.getVTList(MVT::i32);
 491
 492     MipsTargetObjectFile &TLOF = (MipsTargetObjectFile&)getObjFileLowering();
 493
 494     // %gp_rel relocation
 495     if (TLOF.IsGlobalInSmallSection(GV, getTargetMachine())) {
 496       SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 497                                               MipsII::MO_GPREL);
 498       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, &GA, 1);
 499       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 500       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 501     }
 502     // %hi/%lo relocation
 503     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 504                                             MipsII::MO_ABS_HILO);
 505     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, &GA, 1);
 506     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 507     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 508
 509   } else {
 510     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 511                                             MipsII::MO_GOT);
 512     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 513                                   DAG.getEntryNode(), GA, NULL, 0,
 514                                   false, false, 0);
 515     // On functions and global targets not internal linked only
 516     // a load from got/GP is necessary for PIC to work.
 517     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 518       return ResNode;
 519     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 520     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 521   }
 522
 523   llvm_unreachable("Dont know how to handle GlobalAddress");
 524   return SDValue(0,0);
 525 }
 526
 527 SDValue MipsTargetLowering::
 528 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 529 {
 530   llvm_unreachable("TLS not implemented for MIPS.");
 531   return SDValue(); // Not reached
 532 }
 533
 534 SDValue MipsTargetLowering::
 535 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 536 {
 537   SDValue ResNode;
 538   SDValue HiPart;
 539   // FIXME there isn't actually debug info here
 540   DebugLoc dl = Op.getDebugLoc();
 541   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 542   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT : MipsII::MO_ABS_HILO;
 543
 544   EVT PtrVT = Op.getValueType();
 545   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 546
 547   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT, OpFlag);
 548
 549   if (IsPIC) {
 550     SDValue Ops[] = { JTI };
 551     HiPart = DAG.getNode(MipsISD::Hi, dl, DAG.getVTList(MVT::i32), Ops, 1);
 552   } else // Emit Load from Global Pointer
 553     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0,
 554                          false, false, 0);
 555
 556   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 557   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 558
 559   return ResNode;
 560 }
 561
 562 SDValue MipsTargetLowering::
 563 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 564 {
 565   SDValue ResNode;
 566   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 567   const Constant *C = N->getConstVal();
 568   // FIXME there isn't actually debug info here
 569   DebugLoc dl = Op.getDebugLoc();
 570
 571   // gp_rel relocation
 572   // FIXME: we should reference the constant pool using small data sections,
 573   // but the asm printer currently doens't support this feature without
 574   // hacking it. This feature should come soon so we can uncomment the
 575   // stuff below.
 576   //if (IsInSmallSection(C->getType())) {
 577   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 578   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 579   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 580
 581   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 582     SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 583                                       N->getOffset(), MipsII::MO_ABS_HILO);
 584     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CP);
 585     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 586     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 587   } else {
 588     SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 589                                       N->getOffset(), MipsII::MO_GOT);
 590     SDValue Load = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(),
 591                                CP, NULL, 0, false, false, 0);
 592     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 593     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, Load, Lo);
 594   }
 595
 596   return ResNode;
 597 }
 598
 599 SDValue MipsTargetLowering::LowerVASTART(SDValue Op, SelectionDAG &DAG) {
 600   MachineFunction &MF = DAG.getMachineFunction();
 601   MipsFunctionInfo *FuncInfo = MF.getInfo<MipsFunctionInfo>();
 602
 603   DebugLoc dl = Op.getDebugLoc();
 604   SDValue FI = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
 605                                  getPointerTy());
 606
 607   // vastart just stores the address of the VarArgsFrameIndex slot into the
 608   // memory location argument.
 609   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 610   return DAG.getStore(Op.getOperand(0), dl, FI, Op.getOperand(1), SV, 0,
 611                       false, false, 0);
 612 }
 613
 614 //===----------------------------------------------------------------------===//
 615 //                      Calling Convention Implementation
 616 //===----------------------------------------------------------------------===//
 617
 618 #include "MipsGenCallingConv.inc"
 619
 620 //===----------------------------------------------------------------------===//
 621 // TODO: Implement a generic logic using tblgen that can support this.
 622 // Mips O32 ABI rules:
 623 // ---
 624 // i32 - Passed in A0, A1, A2, A3 and stack
 625 // f32 - Only passed in f32 registers if no int reg has been used yet to hold
 626 //       an argument. Otherwise, passed in A1, A2, A3 and stack.
 627 // f64 - Only passed in two aliased f32 registers if no int reg has been used
 628 //       yet to hold an argument. Otherwise, use A2, A3 and stack. If A1 is
 629 //       not used, it must be shadowed. If only A3 is avaiable, shadow it and
 630 //       go to stack.
 631 //===----------------------------------------------------------------------===//
 632
 633 static bool CC_MipsO32(unsigned ValNo, EVT ValVT,
 634                        EVT LocVT, CCValAssign::LocInfo LocInfo,
 635                        ISD::ArgFlagsTy ArgFlags, CCState &State) {
 636
 637   static const unsigned IntRegsSize=4, FloatRegsSize=2;
 638
 639   static const unsigned IntRegs[] = {
 640       Mips::A0, Mips::A1, Mips::A2, Mips::A3
 641   };
 642   static const unsigned F32Regs[] = {
 643       Mips::F12, Mips::F14
 644   };
 645   static const unsigned F64Regs[] = {
 646       Mips::D6, Mips::D7
 647   };
 648
 649   unsigned Reg=0;
 650   unsigned UnallocIntReg = State.getFirstUnallocated(IntRegs, IntRegsSize);
 651   bool IntRegUsed = (IntRegs[UnallocIntReg] != (unsigned (Mips::A0)));
 652
 653   // Promote i8 and i16
 654   if (LocVT == MVT::i8 || LocVT == MVT::i16) {
 655     LocVT = MVT::i32;
 656     if (ArgFlags.isSExt())
 657       LocInfo = CCValAssign::SExt;
 658     else if (ArgFlags.isZExt())
 659       LocInfo = CCValAssign::ZExt;
 660     else
 661       LocInfo = CCValAssign::AExt;
 662   }
 663
 664   if (ValVT == MVT::i32 || (ValVT == MVT::f32 && IntRegUsed)) {
 665     Reg = State.AllocateReg(IntRegs, IntRegsSize);
 666     IntRegUsed = true;
 667     LocVT = MVT::i32;
 668   }
 669
 670   if (ValVT.isFloatingPoint() && !IntRegUsed) {
 671     if (ValVT == MVT::f32)
 672       Reg = State.AllocateReg(F32Regs, FloatRegsSize);
 673     else
 674       Reg = State.AllocateReg(F64Regs, FloatRegsSize);
 675   }
 676
 677   if (ValVT == MVT::f64 && IntRegUsed) {
 678     if (UnallocIntReg != IntRegsSize) {
 679       // If we hit register A3 as the first not allocated, we must
 680       // mark it as allocated (shadow) and use the stack instead.
 681       if (IntRegs[UnallocIntReg] != (unsigned (Mips::A3)))
 682         Reg = Mips::A2;
 683       for (;UnallocIntReg < IntRegsSize; ++UnallocIntReg)
 684         State.AllocateReg(UnallocIntReg);
 685     }
 686     LocVT = MVT::i32;
 687   }
 688
 689   if (!Reg) {
 690     unsigned SizeInBytes = ValVT.getSizeInBits() >> 3;
 691     unsigned Offset = State.AllocateStack(SizeInBytes, SizeInBytes);
 692     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Offset, LocVT, LocInfo));
 693   } else
 694     State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, LocVT, LocInfo));
 695
 696   return false; // CC must always match
 697 }
 698
 699 static bool CC_MipsO32_VarArgs(unsigned ValNo, EVT ValVT,
 700                        EVT LocVT, CCValAssign::LocInfo LocInfo,
 701                        ISD::ArgFlagsTy ArgFlags, CCState &State) {
 702
 703   static const unsigned IntRegsSize=4;
 704
 705   static const unsigned IntRegs[] = {
 706       Mips::A0, Mips::A1, Mips::A2, Mips::A3
 707   };
 708
 709   // Promote i8 and i16
 710   if (LocVT == MVT::i8 || LocVT == MVT::i16) {
 711     LocVT = MVT::i32;
 712     if (ArgFlags.isSExt())
 713       LocInfo = CCValAssign::SExt;
 714     else if (ArgFlags.isZExt())
 715       LocInfo = CCValAssign::ZExt;
 716     else
 717       LocInfo = CCValAssign::AExt;
 718   }
 719
 720   if (ValVT == MVT::i32 || ValVT == MVT::f32) {
 721     if (unsigned Reg = State.AllocateReg(IntRegs, IntRegsSize)) {
 722       State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, MVT::i32, LocInfo));
 723       return false;
 724     }
 725     unsigned Off = State.AllocateStack(4, 4);
 726     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Off, LocVT, LocInfo));
 727     return false;
 728   }
 729
 730   unsigned UnallocIntReg = State.getFirstUnallocated(IntRegs, IntRegsSize);
 731   if (ValVT == MVT::f64) {
 732     if (IntRegs[UnallocIntReg] == (unsigned (Mips::A1))) {
 733       // A1 can't be used anymore, because 64 bit arguments
 734       // must be aligned when copied back to the caller stack
 735       State.AllocateReg(IntRegs, IntRegsSize);
 736       UnallocIntReg++;
 737     }
 738
 739     if (IntRegs[UnallocIntReg] == (unsigned (Mips::A0)) ||
 740         IntRegs[UnallocIntReg] == (unsigned (Mips::A2))) {
 741       unsigned Reg = State.AllocateReg(IntRegs, IntRegsSize);
 742       State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, MVT::i32, LocInfo));
 743       // Shadow the next register so it can be used
 744       // later to get the other 32bit part.
 745       State.AllocateReg(IntRegs, IntRegsSize);
 746       return false;
 747     }
 748
 749     // Register is shadowed to preserve alignment, and the
 750     // argument goes to a stack location.
 751     if (UnallocIntReg != IntRegsSize)
 752       State.AllocateReg(IntRegs, IntRegsSize);
 753
 754     unsigned Off = State.AllocateStack(8, 8);
 755     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Off, LocVT, LocInfo));
 756     return false;
 757   }
 758
 759   return true; // CC didn't match
 760 }
 761
 762 //===----------------------------------------------------------------------===//
 763 //                  Call Calling Convention Implementation
 764 //===----------------------------------------------------------------------===//
 765
 766 /// LowerCall - functions arguments are copied from virtual regs to
 767 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 768 /// TODO: isTailCall.
 769 SDValue
 770 MipsTargetLowering::LowerCall(SDValue Chain, SDValue Callee,
 771                               CallingConv::ID CallConv, bool isVarArg,
 772                               bool &isTailCall,
 773                               const SmallVectorImpl<ISD::OutputArg> &Outs,
 774                               const SmallVectorImpl<ISD::InputArg> &Ins,
 775                               DebugLoc dl, SelectionDAG &DAG,
 776                               SmallVectorImpl<SDValue> &InVals) {
 777   // MIPs target does not yet support tail call optimization.
 778   isTailCall = false;
 779
 780   MachineFunction &MF = DAG.getMachineFunction();
 781   MachineFrameInfo *MFI = MF.getFrameInfo();
 782   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 783
 784   // Analyze operands of the call, assigning locations to each operand.
 785   SmallVector<CCValAssign, 16> ArgLocs;
 786   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
 787                  *DAG.getContext());
 788
 789   // To meet O32 ABI, Mips must always allocate 16 bytes on
 790   // the stack (even if less than 4 are used as arguments)
 791   if (Subtarget->isABI_O32()) {
 792     int VTsize = EVT(MVT::i32).getSizeInBits()/8;
 793     MFI->CreateFixedObject(VTsize, (VTsize*3), true, false);
 794     CCInfo.AnalyzeCallOperands(Outs,
 795                      isVarArg ? CC_MipsO32_VarArgs : CC_MipsO32);
 796   } else
 797     CCInfo.AnalyzeCallOperands(Outs, CC_Mips);
 798
 799   // Get a count of how many bytes are to be pushed on the stack.
 800   unsigned NumBytes = CCInfo.getNextStackOffset();
 801   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 802
 803   // With EABI is it possible to have 16 args on registers.
 804   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 805   SmallVector<SDValue, 8> MemOpChains;
 806
 807   // First/LastArgStackLoc contains the first/last
 808   // "at stack" argument location.
 809   int LastArgStackLoc = 0;
 810   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 811
 812   // Walk the register/memloc assignments, inserting copies/loads.
 813   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 814     SDValue Arg = Outs[i].Val;
 815     CCValAssign &VA = ArgLocs[i];
 816
 817     // Promote the value if needed.
 818     switch (VA.getLocInfo()) {
 819     default: llvm_unreachable("Unknown loc info!");
 820     case CCValAssign::Full:
 821       if (Subtarget->isABI_O32() && VA.isRegLoc()) {
 822         if (VA.getValVT() == MVT::f32 && VA.getLocVT() == MVT::i32)
 823           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Arg);
 824         if (VA.getValVT() == MVT::f64 && VA.getLocVT() == MVT::i32) {
 825           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i64, Arg);
 826           SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 827                                    DAG.getConstant(0, getPointerTy()));
 828           SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 829                                    DAG.getConstant(1, getPointerTy()));
 830           RegsToPass.push_back(std::make_pair(VA.getLocReg(), Lo));
 831           RegsToPass.push_back(std::make_pair(VA.getLocReg()+1, Hi));
 832           continue;
 833         }
 834       }
 835       break;
 836     case CCValAssign::SExt:
 837       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 838       break;
 839     case CCValAssign::ZExt:
 840       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 841       break;
 842     case CCValAssign::AExt:
 843       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 844       break;
 845     }
 846
 847     // Arguments that can be passed on register must be kept at
 848     // RegsToPass vector
 849     if (VA.isRegLoc()) {
 850       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 851       continue;
 852     }
 853
 854     // Register can't get to this point...
 855     assert(VA.isMemLoc());
 856
 857     // Create the frame index object for this incoming parameter
 858     // This guarantees that when allocating Local Area the firsts
 859     // 16 bytes which are alwayes reserved won't be overwritten
 860     // if O32 ABI is used. For EABI the first address is zero.
 861     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 862     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 863                                     LastArgStackLoc, true, false);
 864
 865     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 866
 867     // emit ISD::STORE whichs stores the
 868     // parameter value to a stack Location
 869     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0,
 870                                        false, false, 0));
 871   }
 872
 873   // Transform all store nodes into one single node because all store
 874   // nodes are independent of each other.
 875   if (!MemOpChains.empty())
 876     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 877                         &MemOpChains[0], MemOpChains.size());
 878
 879   // Build a sequence of copy-to-reg nodes chained together with token
 880   // chain and flag operands which copy the outgoing args into registers.
 881   // The InFlag in necessary since all emited instructions must be
 882   // stuck together.
 883   SDValue InFlag;
 884   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 885     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 886                              RegsToPass[i].second, InFlag);
 887     InFlag = Chain.getValue(1);
 888   }
 889
 890   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 891   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 892   // node so that legalize doesn't hack it.
 893   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT_CALL : MipsII::MO_NO_FLAG;
 894   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 895     Callee = DAG.getTargetGlobalAddress(G->getGlobal(),
 896                                 getPointerTy(), 0, OpFlag);
 897   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 898     Callee = DAG.getTargetExternalSymbol(S->getSymbol(),
 899                                 getPointerTy(), OpFlag);
 900
 901   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 902   //             = Chain, Callee, Reg#1, Reg#2, ...
 903   //
 904   // Returns a chain & a flag for retval copy to use.
 905   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 906   SmallVector<SDValue, 8> Ops;
 907   Ops.push_back(Chain);
 908   Ops.push_back(Callee);
 909
 910   // Add argument registers to the end of the list so that they are
 911   // known live into the call.
 912   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 913     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 914                                   RegsToPass[i].second.getValueType()));
 915
 916   if (InFlag.getNode())
 917     Ops.push_back(InFlag);
 918
 919   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 920   InFlag = Chain.getValue(1);
 921
 922   // Create a stack location to hold GP when PIC is used. This stack
 923   // location is used on function prologue to save GP and also after all
 924   // emited CALL's to restore GP.
 925   if (IsPIC) {
 926       // Function can have an arbitrary number of calls, so
 927       // hold the LastArgStackLoc with the biggest offset.
 928       int FI;
 929       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 930       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 931         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 932         // Create the frame index only once. SPOffset here can be anything
 933         // (this will be fixed on processFunctionBeforeFrameFinalized)
 934         if (MipsFI->getGPStackOffset() == -1) {
 935           FI = MFI->CreateFixedObject(4, 0, true, false);
 936           MipsFI->setGPFI(FI);
 937         }
 938         MipsFI->setGPStackOffset(LastArgStackLoc);
 939       }
 940
 941       // Reload GP value.
 942       FI = MipsFI->getGPFI();
 943       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 944       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0,
 945                                    false, false, 0);
 946       Chain = GPLoad.getValue(1);
 947       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 948                                GPLoad, SDValue(0,0));
 949       InFlag = Chain.getValue(1);
 950   }
 951
 952   // Create the CALLSEQ_END node.
 953   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 954                              DAG.getIntPtrConstant(0, true), InFlag);
 955   InFlag = Chain.getValue(1);
 956
 957   // Handle result values, copying them out of physregs into vregs that we
 958   // return.
 959   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
 960                          Ins, dl, DAG, InVals);
 961 }
 962
 963 /// LowerCallResult - Lower the result values of a call into the
 964 /// appropriate copies out of appropriate physical registers.
 965 SDValue
 966 MipsTargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
 967                                     CallingConv::ID CallConv, bool isVarArg,
 968                                     const SmallVectorImpl<ISD::InputArg> &Ins,
 969                                     DebugLoc dl, SelectionDAG &DAG,
 970                                     SmallVectorImpl<SDValue> &InVals) {
 971
 972   // Assign locations to each value returned by this call.
 973   SmallVector<CCValAssign, 16> RVLocs;
 974   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 975                  RVLocs, *DAG.getContext());
 976
 977   CCInfo.AnalyzeCallResult(Ins, RetCC_Mips);
 978
 979   // Copy all of the result registers out of their specified physreg.
 980   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 981     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 982                                RVLocs[i].getValVT(), InFlag).getValue(1);
 983     InFlag = Chain.getValue(2);
 984     InVals.push_back(Chain.getValue(0));
 985   }
 986
 987   return Chain;
 988 }
 989
 990 //===----------------------------------------------------------------------===//
 991 //             Formal Arguments Calling Convention Implementation
 992 //===----------------------------------------------------------------------===//
 993
 994 /// LowerFormalArguments - transform physical registers into virtual registers
 995 /// and generate load operations for arguments places on the stack.
 996 SDValue
 997 MipsTargetLowering::LowerFormalArguments(SDValue Chain,
 998                                         CallingConv::ID CallConv, bool isVarArg,
 999                                         const SmallVectorImpl<ISD::InputArg>
1000                                         &Ins,
1001                                         DebugLoc dl, SelectionDAG &DAG,
1002                                         SmallVectorImpl<SDValue> &InVals) {
1003
1004   MachineFunction &MF = DAG.getMachineFunction();
1005   MachineFrameInfo *MFI = MF.getFrameInfo();
1006   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1007
1008   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
1009   MipsFI->setVarArgsFrameIndex(0);
1010
1011   // Used with vargs to acumulate store chains.
1012   std::vector<SDValue> OutChains;
1013
1014   // Keep track of the last register used for arguments
1015   unsigned ArgRegEnd = 0;
1016
1017   // Assign locations to all of the incoming arguments.
1018   SmallVector<CCValAssign, 16> ArgLocs;
1019   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1020                  ArgLocs, *DAG.getContext());
1021
1022   if (Subtarget->isABI_O32())
1023     CCInfo.AnalyzeFormalArguments(Ins,
1024                         isVarArg ? CC_MipsO32_VarArgs : CC_MipsO32);
1025   else
1026     CCInfo.AnalyzeFormalArguments(Ins, CC_Mips);
1027
1028   SDValue StackPtr;
1029
1030   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
1031
1032   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
1033     CCValAssign &VA = ArgLocs[i];
1034
1035     // Arguments stored on registers
1036     if (VA.isRegLoc()) {
1037       EVT RegVT = VA.getLocVT();
1038       ArgRegEnd = VA.getLocReg();
1039       TargetRegisterClass *RC = 0;
1040
1041       if (RegVT == MVT::i32)
1042         RC = Mips::CPURegsRegisterClass;
1043       else if (RegVT == MVT::f32)
1044         RC = Mips::FGR32RegisterClass;
1045       else if (RegVT == MVT::f64) {
1046         if (!Subtarget->isSingleFloat())
1047           RC = Mips::AFGR64RegisterClass;
1048       } else
1049         llvm_unreachable("RegVT not supported by FormalArguments Lowering");
1050
1051       // Transform the arguments stored on
1052       // physical registers into virtual ones
1053       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), ArgRegEnd, RC);
1054       SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
1055
1056       // If this is an 8 or 16-bit value, it has been passed promoted
1057       // to 32 bits.  Insert an assert[sz]ext to capture this, then
1058       // truncate to the right size.
1059       if (VA.getLocInfo() != CCValAssign::Full) {
1060         unsigned Opcode = 0;
1061         if (VA.getLocInfo() == CCValAssign::SExt)
1062           Opcode = ISD::AssertSext;
1063         else if (VA.getLocInfo() == CCValAssign::ZExt)
1064           Opcode = ISD::AssertZext;
1065         if (Opcode)
1066           ArgValue = DAG.getNode(Opcode, dl, RegVT, ArgValue,
1067                                  DAG.getValueType(VA.getValVT()));
1068         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
1069       }
1070
1071       // Handle O32 ABI cases: i32->f32 and (i32,i32)->f64
1072       if (Subtarget->isABI_O32()) {
1073         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f32)
1074           ArgValue = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
1075         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f64) {
1076           unsigned Reg2 = AddLiveIn(DAG.getMachineFunction(),
1077                                     VA.getLocReg()+1, RC);
1078           SDValue ArgValue2 = DAG.getCopyFromReg(Chain, dl, Reg2, RegVT);
1079           SDValue Hi = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
1080           SDValue Lo = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue2);
1081           ArgValue = DAG.getNode(ISD::BUILD_PAIR, dl, MVT::f64, Lo, Hi);
1082         }
1083       }
1084
1085       InVals.push_back(ArgValue);
1086     } else { // VA.isRegLoc()
1087
1088       // sanity check
1089       assert(VA.isMemLoc());
1090
1091       // The last argument is not a register anymore
1092       ArgRegEnd = 0;
1093
1094       // The stack pointer offset is relative to the caller stack frame.
1095       // Since the real stack size is unknown here, a negative SPOffset
1096       // is used so there's a way to adjust these offsets when the stack
1097       // size get known (on EliminateFrameIndex). A dummy SPOffset is
1098       // used instead of a direct negative address (which is recorded to
1099       // be used on emitPrologue) to avoid mis-calc of the first stack
1100       // offset on PEI::calculateFrameObjectOffsets.
1101       // Arguments are always 32-bit.
1102       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
1103       int FI = MFI->CreateFixedObject(ArgSize, 0, true, false);
1104       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
1105         (FirstStackArgLoc + VA.getLocMemOffset())));
1106
1107       // Create load nodes to retrieve arguments from the stack
1108       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
1109       InVals.push_back(DAG.getLoad(VA.getValVT(), dl, Chain, FIN, NULL, 0,
1110                                    false, false, 0));
1111     }
1112   }
1113
1114   // The mips ABIs for returning structs by value requires that we copy
1115   // the sret argument into $v0 for the return. Save the argument into
1116   // a virtual register so that we can access it from the return points.
1117   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1118     unsigned Reg = MipsFI->getSRetReturnReg();
1119     if (!Reg) {
1120       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
1121       MipsFI->setSRetReturnReg(Reg);
1122     }
1123     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[0]);
1124     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
1125   }
1126
1127   // To meet ABI, when VARARGS are passed on registers, the registers
1128   // must have their values written to the caller stack frame. If the last
1129   // argument was placed in the stack, there's no need to save any register.
1130   if ((isVarArg) && (Subtarget->isABI_O32() && ArgRegEnd)) {
1131     if (StackPtr.getNode() == 0)
1132       StackPtr = DAG.getRegister(StackReg, getPointerTy());
1133
1134     // The last register argument that must be saved is Mips::A3
1135     TargetRegisterClass *RC = Mips::CPURegsRegisterClass;
1136     unsigned StackLoc = ArgLocs.size()-1;
1137
1138     for (++ArgRegEnd; ArgRegEnd <= Mips::A3; ++ArgRegEnd, ++StackLoc) {
1139       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), ArgRegEnd, RC);
1140       SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, MVT::i32);
1141
1142       int FI = MFI->CreateFixedObject(4, 0, true, false);
1143       MipsFI->recordStoreVarArgsFI(FI, -(4+(StackLoc*4)));
1144       SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
1145       OutChains.push_back(DAG.getStore(Chain, dl, ArgValue, PtrOff, NULL, 0,
1146                                        false, false, 0));
1147
1148       // Record the frame index of the first variable argument
1149       // which is a value necessary to VASTART.
1150       if (!MipsFI->getVarArgsFrameIndex())
1151         MipsFI->setVarArgsFrameIndex(FI);
1152     }
1153   }
1154
1155   // All stores are grouped in one node to allow the matching between
1156   // the size of Ins and InVals. This only happens when on varg functions
1157   if (!OutChains.empty()) {
1158     OutChains.push_back(Chain);
1159     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
1160                         &OutChains[0], OutChains.size());
1161   }
1162
1163   return Chain;
1164 }
1165
1166 //===----------------------------------------------------------------------===//
1167 //               Return Value Calling Convention Implementation
1168 //===----------------------------------------------------------------------===//
1169
1170 SDValue
1171 MipsTargetLowering::LowerReturn(SDValue Chain,
1172                                 CallingConv::ID CallConv, bool isVarArg,
1173                                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1174                                 DebugLoc dl, SelectionDAG &DAG) {
1175
1176   // CCValAssign - represent the assignment of
1177   // the return value to a location
1178   SmallVector<CCValAssign, 16> RVLocs;
1179
1180   // CCState - Info about the registers and stack slot.
1181   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1182                  RVLocs, *DAG.getContext());
1183
1184   // Analize return values.
1185   CCInfo.AnalyzeReturn(Outs, RetCC_Mips);
1186
1187   // If this is the first return lowered for this function, add
1188   // the regs to the liveout set for the function.
1189   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
1190     for (unsigned i = 0; i != RVLocs.size(); ++i)
1191       if (RVLocs[i].isRegLoc())
1192         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
1193   }
1194
1195   SDValue Flag;
1196
1197   // Copy the result values into the output registers.
1198   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1199     CCValAssign &VA = RVLocs[i];
1200     assert(VA.isRegLoc() && "Can only return in registers!");
1201
1202     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
1203                              Outs[i].Val, Flag);
1204
1205     // guarantee that all emitted copies are
1206     // stuck together, avoiding something bad
1207     Flag = Chain.getValue(1);
1208   }
1209
1210   // The mips ABIs for returning structs by value requires that we copy
1211   // the sret argument into $v0 for the return. We saved the argument into
1212   // a virtual register in the entry block, so now we copy the value out
1213   // and into $v0.
1214   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1215     MachineFunction &MF      = DAG.getMachineFunction();
1216     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1217     unsigned Reg = MipsFI->getSRetReturnReg();
1218
1219     if (!Reg)
1220       llvm_unreachable("sret virtual register not created in the entry block");
1221     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1222
1223     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1224     Flag = Chain.getValue(1);
1225   }
1226
1227   // Return on Mips is always a "jr $ra"
1228   if (Flag.getNode())
1229     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1230                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1231   else // Return Void
1232     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1233                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1234 }
1235
1236 //===----------------------------------------------------------------------===//
1237 //                           Mips Inline Assembly Support
1238 //===----------------------------------------------------------------------===//
1239
1240 /// getConstraintType - Given a constraint letter, return the type of
1241 /// constraint it is for this target.
1242 MipsTargetLowering::ConstraintType MipsTargetLowering::
1243 getConstraintType(const std::string &Constraint) const
1244 {
1245   // Mips specific constrainy
1246   // GCC config/mips/constraints.md
1247   //
1248   // 'd' : An address register. Equivalent to r
1249   //       unless generating MIPS16 code.
1250   // 'y' : Equivalent to r; retained for
1251   //       backwards compatibility.
1252   // 'f' : Floating Point registers.
1253   if (Constraint.size() == 1) {
1254     switch (Constraint[0]) {
1255       default : break;
1256       case 'd':
1257       case 'y':
1258       case 'f':
1259         return C_RegisterClass;
1260         break;
1261     }
1262   }
1263   return TargetLowering::getConstraintType(Constraint);
1264 }
1265
1266 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1267 /// return a list of registers that can be used to satisfy the constraint.
1268 /// This should only be used for C_RegisterClass constraints.
1269 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1270 getRegForInlineAsmConstraint(const std::string &Constraint, EVT VT) const
1271 {
1272   if (Constraint.size() == 1) {
1273     switch (Constraint[0]) {
1274     case 'r':
1275       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1276     case 'f':
1277       if (VT == MVT::f32)
1278         return std::make_pair(0U, Mips::FGR32RegisterClass);
1279       if (VT == MVT::f64)
1280         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1281           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1282     }
1283   }
1284   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1285 }
1286
1287 /// Given a register class constraint, like 'r', if this corresponds directly
1288 /// to an LLVM register class, return a register of 0 and the register class
1289 /// pointer.
1290 std::vector<unsigned> MipsTargetLowering::
1291 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1292                                   EVT VT) const
1293 {
1294   if (Constraint.size() != 1)
1295     return std::vector<unsigned>();
1296
1297   switch (Constraint[0]) {
1298     default : break;
1299     case 'r':
1300     // GCC Mips Constraint Letters
1301     case 'd':
1302     case 'y':
1303       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1304              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1305              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1306              Mips::T8, 0);
1307
1308     case 'f':
1309       if (VT == MVT::f32) {
1310         if (Subtarget->isSingleFloat())
1311           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1312                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1313                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1314                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1315                  Mips::F30, Mips::F31, 0);
1316         else
1317           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1318                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1319                  Mips::F28, Mips::F30, 0);
1320       }
1321
1322       if (VT == MVT::f64)
1323         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1324           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1325                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1326                  Mips::D14, Mips::D15, 0);
1327   }
1328   return std::vector<unsigned>();
1329 }
1330
1331 bool
1332 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1333   // The Mips target isn't yet aware of offsets.
1334   return false;
1335 }
1336
1337 bool MipsTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
1338   if (VT != MVT::f32 && VT != MVT::f64)
1339     return false;
1340   return Imm.isZero();
1341 }