lib/Target/Mips/MicroMips32r6InstrInfo.td

   1 //=- MicroMips32r6InstrInfo.td - MicroMips r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes microMIPSr6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 //
  16 // Instruction Encodings
  17 //
  18 //===----------------------------------------------------------------------===//
  19 class ADD_MMR6_ENC : ARITH_FM_MMR6<"add", 0x110>;
  20 class ADDIU_MMR6_ENC : ADDI_FM_MMR6<"addiu", 0xc>;
  21 class ADDU_MMR6_ENC : ARITH_FM_MMR6<"addu", 0x150>;
  22 class ADDIUPC_MMR6_ENC : PCREL19_FM_MMR6<0b00>;
  23 class ALUIPC_MMR6_ENC : PCREL16_FM_MMR6<0b11111>;
  24 class AUIPC_MMR6_ENC  : PCREL16_FM_MMR6<0b11110>;
  25 class BALC_MMR6_ENC  : BRANCH_OFF26_FM<0b101101>;
  26 class BC_MMR6_ENC : BRANCH_OFF26_FM<0b100101>;
  27 class BITSWAP_MMR6_ENC : POOL32A_BITSWAP_FM_MMR6<0b101100>;
  28 class CACHE_MMR6_ENC : CACHE_PREF_FM_MMR6<0b001000, 0b0110>;
  29 class JIALC_MMR6_ENC : JMP_IDX_COMPACT_FM<0b100000>;
  30 class JIC_MMR6_ENC   : JMP_IDX_COMPACT_FM<0b101000>;
  31 class LWPC_MMR6_ENC  : PCREL19_FM_MMR6<0b01>;
  32 class MUL_MMR6_ENC : ARITH_FM_MMR6<"mul", 0x18>;
  33 class MUH_MMR6_ENC : ARITH_FM_MMR6<"muh", 0x58>;
  34 class MULU_MMR6_ENC : ARITH_FM_MMR6<"mulu", 0x98>;
  35 class MUHU_MMR6_ENC : ARITH_FM_MMR6<"muhu", 0xd8>;
  36 class PREF_MMR6_ENC : CACHE_PREF_FM_MMR6<0b011000, 0b0010>;
  37 class SELEQZ_MMR6_ENC : POOL32A_FM_MMR6<0b0101000000>;
  38 class SELNEZ_MMR6_ENC : POOL32A_FM_MMR6<0b0110000000>;
  39 class SUB_MMR6_ENC : ARITH_FM_MMR6<"sub", 0x190>;
  40 class SUBU_MMR6_ENC : ARITH_FM_MMR6<"subu", 0x1d0>;
  41
  42 //===----------------------------------------------------------------------===//
  43 //
  44 // Instruction Descriptions
  45 //
  46 //===----------------------------------------------------------------------===//
  47
  48 class ADD_MMR6_DESC : ArithLogicR<"add", GPR32Opnd>;
  49 class ADDIU_MMR6_DESC : ArithLogicI<"addiu", simm16, GPR32Opnd>;
  50 class ADDU_MMR6_DESC : ArithLogicR<"addu", GPR32Opnd>;
  51 class MUL_MMR6_DESC : ArithLogicR<"mul", GPR32Opnd>;
  52 class MUH_MMR6_DESC : ArithLogicR<"muh", GPR32Opnd>;
  53 class MULU_MMR6_DESC : ArithLogicR<"mulu", GPR32Opnd>;
  54 class MUHU_MMR6_DESC : ArithLogicR<"muhu", GPR32Opnd>;
  55
  56 class BC_MMR6_DESC_BASE<string instr_asm, DAGOperand opnd>
  57     : BRANCH_DESC_BASE, MMR6Arch<instr_asm> {
  58   dag InOperandList = (ins opnd:$offset);
  59   dag OutOperandList = (outs);
  60   string AsmString = !strconcat(instr_asm, "\t$offset");
  61   bit isBarrier = 1;
  62 }
  63
  64 class BALC_MMR6_DESC : BC_MMR6_DESC_BASE<"balc", brtarget26> {
  65   bit isCall = 1;
  66   list<Register> Defs = [RA];
  67 }
  68 class BC_MMR6_DESC : BC_MMR6_DESC_BASE<"bc", brtarget26>;
  69 class SUB_MMR6_DESC : ArithLogicR<"sub", GPR32Opnd>;
  70 class SUBU_MMR6_DESC : ArithLogicR<"subu", GPR32Opnd>;
  71
  72 class BITSWAP_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
  73     : MMR6Arch<instr_asm> {
  74   dag OutOperandList = (outs GPROpnd:$rd);
  75   dag InOperandList = (ins GPROpnd:$rt);
  76   string AsmString = !strconcat(instr_asm, "\t$rd, $rt");
  77   list<dag> Pattern = [];
  78 }
  79
  80 class BITSWAP_MMR6_DESC : BITSWAP_MMR6_DESC_BASE<"bitswap", GPR32Opnd>;
  81
  82 class CACHE_HINT_MMR6_DESC<string instr_asm, Operand MemOpnd,
  83                            RegisterOperand GPROpnd> : MMR6Arch<instr_asm> {
  84   dag OutOperandList = (outs);
  85   dag InOperandList = (ins MemOpnd:$addr, uimm5:$hint);
  86   string AsmString = !strconcat(instr_asm, "\t$hint, $addr");
  87   list<dag> Pattern = [];
  88   string DecoderMethod = "DecodeCacheOpMM";
  89 }
  90
  91 class CACHE_MMR6_DESC : CACHE_HINT_MMR6_DESC<"cache", mem_mm_12, GPR32Opnd>;
  92 class PREF_MMR6_DESC : CACHE_HINT_MMR6_DESC<"pref", mem_mm_12, GPR32Opnd>;
  93
  94 class JMP_MMR6_IDX_COMPACT_DESC_BASE<string opstr, DAGOperand opnd,
  95                                      RegisterOperand GPROpnd>
  96     : MMR6Arch<opstr> {
  97   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
  98   string AsmString = !strconcat(opstr, "\t$rt, $offset");
  99   list<dag> Pattern = [];
 100   bit isTerminator = 1;
 101   bit hasDelaySlot = 0;
 102 }
 103
 104 class JIALC_MMR6_DESC : JMP_MMR6_IDX_COMPACT_DESC_BASE<"jialc", calloffset16,
 105                                                        GPR32Opnd> {
 106   bit isCall = 1;
 107   list<Register> Defs = [RA];
 108 }
 109
 110 class JIC_MMR6_DESC : JMP_MMR6_IDX_COMPACT_DESC_BASE<"jic", jmpoffset16,
 111                                                      GPR32Opnd> {
 112   bit isBarrier = 1;
 113   list<Register> Defs = [AT];
 114 }
 115
 116 class ALUIPC_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
 117     : MMR6Arch<instr_asm> {
 118   dag OutOperandList = (outs GPROpnd:$rt);
 119   dag InOperandList = (ins simm16:$imm);
 120   string AsmString = !strconcat(instr_asm, "\t$rt, $imm");
 121   list<dag> Pattern = [];
 122 }
 123
 124 class ALUIPC_MMR6_DESC : ALUIPC_MMR6_DESC_BASE<"aluipc", GPR32Opnd>;
 125 class AUIPC_MMR6_DESC : ALUIPC_MMR6_DESC_BASE<"auipc", GPR32Opnd>;
 126
 127 class PCREL_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 128                            Operand ImmOpnd> : MMR6Arch<instr_asm> {
 129   dag OutOperandList = (outs GPROpnd:$rt);
 130   dag InOperandList = (ins ImmOpnd:$imm);
 131   string AsmString = !strconcat(instr_asm, "\t$rt, $imm");
 132   list<dag> Pattern = [];
 133 }
 134
 135 class ADDIUPC_MMR6_DESC : PCREL_MMR6_DESC_BASE<"addiupc", GPR32Opnd, simm19_lsl2>;
 136 class LWPC_MMR6_DESC: PCREL_MMR6_DESC_BASE<"lwpc", GPR32Opnd, simm19_lsl2>;
 137
 138 class SELEQNE_Z_MMR6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd>
 139     : MMR6Arch<instr_asm> {
 140   dag OutOperandList = (outs GPROpnd:$rd);
 141   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 142   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 143   list<dag> Pattern = [];
 144 }
 145
 146 class SELEQZ_MMR6_DESC : SELEQNE_Z_MMR6_DESC_BASE<"seleqz", GPR32Opnd>;
 147 class SELNEZ_MMR6_DESC : SELEQNE_Z_MMR6_DESC_BASE<"selnez", GPR32Opnd>;
 148
 149 //===----------------------------------------------------------------------===//
 150 //
 151 // Instruction Definitions
 152 //
 153 //===----------------------------------------------------------------------===//
 154
 155 let DecoderNamespace = "MicroMips32r6" in {
 156 def ADD_MMR6 : StdMMR6Rel, ADD_MMR6_DESC, ADD_MMR6_ENC, ISA_MICROMIPS32R6;
 157 def ADDIU_MMR6 : StdMMR6Rel, ADDIU_MMR6_DESC, ADDIU_MMR6_ENC, ISA_MICROMIPS32R6;
 158 def ADDU_MMR6 : StdMMR6Rel, ADDU_MMR6_DESC, ADDU_MMR6_ENC, ISA_MICROMIPS32R6;
 159 def ADDIUPC_MMR6 : R6MMR6Rel, ADDIUPC_MMR6_ENC, ADDIUPC_MMR6_DESC,
 160                    ISA_MICROMIPS32R6;
 161 def ALUIPC_MMR6 : R6MMR6Rel, ALUIPC_MMR6_ENC, ALUIPC_MMR6_DESC,
 162                   ISA_MICROMIPS32R6;
 163 def AUIPC_MMR6 : R6MMR6Rel, AUIPC_MMR6_ENC, AUIPC_MMR6_DESC, ISA_MICROMIPS32R6;
 164 def BALC_MMR6 : R6MMR6Rel, BALC_MMR6_ENC, BALC_MMR6_DESC, ISA_MICROMIPS32R6;
 165 def BC_MMR6 : R6MMR6Rel, BC_MMR6_ENC, BC_MMR6_DESC, ISA_MICROMIPS32R6;
 166 def BITSWAP_MMR6 : R6MMR6Rel, BITSWAP_MMR6_ENC, BITSWAP_MMR6_DESC,
 167                    ISA_MICROMIPS32R6;
 168 def CACHE_MMR6 : R6MMR6Rel, CACHE_MMR6_ENC, CACHE_MMR6_DESC, ISA_MICROMIPS32R6;
 169 def JIALC_MMR6 : R6MMR6Rel, JIALC_MMR6_ENC, JIALC_MMR6_DESC, ISA_MICROMIPS32R6;
 170 def JIC_MMR6 : R6MMR6Rel, JIC_MMR6_ENC, JIC_MMR6_DESC, ISA_MICROMIPS32R6;
 171 def LWPC_MMR6 : R6MMR6Rel, LWPC_MMR6_ENC, LWPC_MMR6_DESC, ISA_MICROMIPS32R6;
 172 def MUL_MMR6 : R6MMR6Rel, MUL_MMR6_DESC, MUL_MMR6_ENC, ISA_MICROMIPS32R6;
 173 def MUH_MMR6 : R6MMR6Rel, MUH_MMR6_DESC, MUH_MMR6_ENC, ISA_MICROMIPS32R6;
 174 def MULU_MMR6 : R6MMR6Rel, MULU_MMR6_DESC, MULU_MMR6_ENC, ISA_MICROMIPS32R6;
 175 def MUHU_MMR6 : R6MMR6Rel, MUHU_MMR6_DESC, MUHU_MMR6_ENC, ISA_MICROMIPS32R6;
 176 def PREF_MMR6 : R6MMR6Rel, PREF_MMR6_ENC, PREF_MMR6_DESC, ISA_MICROMIPS32R6;
 177 def SELEQZ_MMR6 : R6MMR6Rel, SELEQZ_MMR6_ENC, SELEQZ_MMR6_DESC,
 178                   ISA_MICROMIPS32R6;
 179 def SELNEZ_MMR6 : R6MMR6Rel, SELNEZ_MMR6_ENC, SELNEZ_MMR6_DESC,
 180                   ISA_MICROMIPS32R6;
 181 def SUB_MMR6 : StdMMR6Rel, SUB_MMR6_DESC, SUB_MMR6_ENC, ISA_MICROMIPS32R6;
 182 def SUBU_MMR6 : StdMMR6Rel, SUBU_MMR6_DESC, SUBU_MMR6_ENC, ISA_MICROMIPS32R6;
 183 }