lib/Target/Mips/InstPrinter/MipsInstPrinter.cpp

   1 //===-- MipsInstPrinter.cpp - Convert Mips MCInst to assembly syntax ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an Mips MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "MipsInstPrinter.h"
  16 #include "MCTargetDesc/MipsMCExpr.h"
  17 #include "MipsInstrInfo.h"
  18 #include "llvm/ADT/StringExtras.h"
  19 #include "llvm/MC/MCExpr.h"
  20 #include "llvm/MC/MCInst.h"
  21 #include "llvm/MC/MCInstrInfo.h"
  22 #include "llvm/MC/MCSymbol.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 using namespace llvm;
  26
  27 #define PRINT_ALIAS_INSTR
  28 #include "MipsGenAsmWriter.inc"
  29
  30 template<unsigned R>
  31 static bool isReg(const MCInst &MI, unsigned OpNo) {
  32   assert(MI.getOperand(OpNo).isReg() && "Register operand expected.");
  33   return MI.getOperand(OpNo).getReg() == R;
  34 }
  35
  36 const char* Mips::MipsFCCToString(Mips::CondCode CC) {
  37   switch (CC) {
  38   case FCOND_F:
  39   case FCOND_T:   return "f";
  40   case FCOND_UN:
  41   case FCOND_OR:  return "un";
  42   case FCOND_OEQ:
  43   case FCOND_UNE: return "eq";
  44   case FCOND_UEQ:
  45   case FCOND_ONE: return "ueq";
  46   case FCOND_OLT:
  47   case FCOND_UGE: return "olt";
  48   case FCOND_ULT:
  49   case FCOND_OGE: return "ult";
  50   case FCOND_OLE:
  51   case FCOND_UGT: return "ole";
  52   case FCOND_ULE:
  53   case FCOND_OGT: return "ule";
  54   case FCOND_SF:
  55   case FCOND_ST:  return "sf";
  56   case FCOND_NGLE:
  57   case FCOND_GLE: return "ngle";
  58   case FCOND_SEQ:
  59   case FCOND_SNE: return "seq";
  60   case FCOND_NGL:
  61   case FCOND_GL:  return "ngl";
  62   case FCOND_LT:
  63   case FCOND_NLT: return "lt";
  64   case FCOND_NGE:
  65   case FCOND_GE:  return "nge";
  66   case FCOND_LE:
  67   case FCOND_NLE: return "le";
  68   case FCOND_NGT:
  69   case FCOND_GT:  return "ngt";
  70   }
  71   llvm_unreachable("Impossible condition code!");
  72 }
  73
  74 void MipsInstPrinter::printRegName(raw_ostream &OS, unsigned RegNo) const {
  75   OS << '$' << StringRef(getRegisterName(RegNo)).lower();
  76 }
  77
  78 void MipsInstPrinter::printInst(const MCInst *MI, raw_ostream &O,
  79                                 StringRef Annot) {
  80   switch (MI->getOpcode()) {
  81   default:
  82     break;
  83   case Mips::RDHWR:
  84   case Mips::RDHWR64:
  85     O << "\t.set\tpush\n";
  86     O << "\t.set\tmips32r2\n";
  87     break;
  88   case Mips::Save16:
  89     O << "\tsave\t";
  90     printSaveRestore(MI, O);
  91     O << " # 16 bit inst\n";
  92     return;
  93   case Mips::SaveX16:
  94     O << "\tsave\t";
  95     printSaveRestore(MI, O);
  96     O << "\n";
  97     return;
  98   case Mips::Restore16:
  99     O << "\trestore\t";
 100     printSaveRestore(MI, O);
 101     O << " # 16 bit inst\n";
 102     return;
 103   case Mips::RestoreX16:
 104     O << "\trestore\t";
 105     printSaveRestore(MI, O);
 106     O << "\n";
 107     return;
 108   }
 109
 110   // Try to print any aliases first.
 111   if (!printAliasInstr(MI, O) && !printAlias(*MI, O))
 112     printInstruction(MI, O);
 113   printAnnotation(O, Annot);
 114
 115   switch (MI->getOpcode()) {
 116   default:
 117     break;
 118   case Mips::RDHWR:
 119   case Mips::RDHWR64:
 120     O << "\n\t.set\tpop";
 121   }
 122 }
 123
 124 static void printExpr(const MCExpr *Expr, raw_ostream &OS) {
 125   int Offset = 0;
 126   const MCSymbolRefExpr *SRE;
 127
 128   if (const MCBinaryExpr *BE = dyn_cast<MCBinaryExpr>(Expr)) {
 129     SRE = dyn_cast<MCSymbolRefExpr>(BE->getLHS());
 130     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(BE->getRHS());
 131     assert(SRE && CE && "Binary expression must be sym+const.");
 132     Offset = CE->getValue();
 133   } else if (const MipsMCExpr *ME = dyn_cast<MipsMCExpr>(Expr)) {
 134     ME->print(OS);
 135     return;
 136   } else if (!(SRE = dyn_cast<MCSymbolRefExpr>(Expr)))
 137     assert(false && "Unexpected MCExpr type.");
 138
 139   MCSymbolRefExpr::VariantKind Kind = SRE->getKind();
 140
 141   switch (Kind) {
 142   default:                                 llvm_unreachable("Invalid kind!");
 143   case MCSymbolRefExpr::VK_None:           break;
 144   case MCSymbolRefExpr::VK_Mips_GPREL:     OS << "%gp_rel("; break;
 145   case MCSymbolRefExpr::VK_Mips_GOT_CALL:  OS << "%call16("; break;
 146   case MCSymbolRefExpr::VK_Mips_GOT16:     OS << "%got(";    break;
 147   case MCSymbolRefExpr::VK_Mips_ABS_HI:    OS << "%hi(";     break;
 148   case MCSymbolRefExpr::VK_Mips_ABS_LO:    OS << "%lo(";     break;
 149   case MCSymbolRefExpr::VK_Mips_TLSGD:     OS << "%tlsgd(";  break;
 150   case MCSymbolRefExpr::VK_Mips_TLSLDM:    OS << "%tlsldm(";  break;
 151   case MCSymbolRefExpr::VK_Mips_DTPREL_HI: OS << "%dtprel_hi(";  break;
 152   case MCSymbolRefExpr::VK_Mips_DTPREL_LO: OS << "%dtprel_lo(";  break;
 153   case MCSymbolRefExpr::VK_Mips_GOTTPREL:  OS << "%gottprel("; break;
 154   case MCSymbolRefExpr::VK_Mips_TPREL_HI:  OS << "%tprel_hi("; break;
 155   case MCSymbolRefExpr::VK_Mips_TPREL_LO:  OS << "%tprel_lo("; break;
 156   case MCSymbolRefExpr::VK_Mips_GPOFF_HI:  OS << "%hi(%neg(%gp_rel("; break;
 157   case MCSymbolRefExpr::VK_Mips_GPOFF_LO:  OS << "%lo(%neg(%gp_rel("; break;
 158   case MCSymbolRefExpr::VK_Mips_GOT_DISP:  OS << "%got_disp("; break;
 159   case MCSymbolRefExpr::VK_Mips_GOT_PAGE:  OS << "%got_page("; break;
 160   case MCSymbolRefExpr::VK_Mips_GOT_OFST:  OS << "%got_ofst("; break;
 161   case MCSymbolRefExpr::VK_Mips_HIGHER:    OS << "%higher("; break;
 162   case MCSymbolRefExpr::VK_Mips_HIGHEST:   OS << "%highest("; break;
 163   case MCSymbolRefExpr::VK_Mips_GOT_HI16:  OS << "%got_hi("; break;
 164   case MCSymbolRefExpr::VK_Mips_GOT_LO16:  OS << "%got_lo("; break;
 165   case MCSymbolRefExpr::VK_Mips_CALL_HI16: OS << "%call_hi("; break;
 166   case MCSymbolRefExpr::VK_Mips_CALL_LO16: OS << "%call_lo("; break;
 167   }
 168
 169   OS << SRE->getSymbol();
 170
 171   if (Offset) {
 172     if (Offset > 0)
 173       OS << '+';
 174     OS << Offset;
 175   }
 176
 177   if ((Kind == MCSymbolRefExpr::VK_Mips_GPOFF_HI) ||
 178       (Kind == MCSymbolRefExpr::VK_Mips_GPOFF_LO))
 179     OS << ")))";
 180   else if (Kind != MCSymbolRefExpr::VK_None)
 181     OS << ')';
 182 }
 183
 184 void MipsInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 185                                    raw_ostream &O) {
 186   const MCOperand &Op = MI->getOperand(OpNo);
 187   if (Op.isReg()) {
 188     printRegName(O, Op.getReg());
 189     return;
 190   }
 191
 192   if (Op.isImm()) {
 193     O << Op.getImm();
 194     return;
 195   }
 196
 197   assert(Op.isExpr() && "unknown operand kind in printOperand");
 198   printExpr(Op.getExpr(), O);
 199 }
 200
 201 void MipsInstPrinter::printUnsignedImm(const MCInst *MI, int opNum,
 202                                        raw_ostream &O) {
 203   const MCOperand &MO = MI->getOperand(opNum);
 204   if (MO.isImm())
 205     O << (unsigned short int)MO.getImm();
 206   else
 207     printOperand(MI, opNum, O);
 208 }
 209
 210 void MipsInstPrinter::printUnsignedImm8(const MCInst *MI, int opNum,
 211                                         raw_ostream &O) {
 212   const MCOperand &MO = MI->getOperand(opNum);
 213   if (MO.isImm())
 214     O << (unsigned short int)(unsigned char)MO.getImm();
 215   else
 216     printOperand(MI, opNum, O);
 217 }
 218
 219 void MipsInstPrinter::
 220 printMemOperand(const MCInst *MI, int opNum, raw_ostream &O) {
 221   // Load/Store memory operands -- imm($reg)
 222   // If PIC target the target is loaded as the
 223   // pattern lw $25,%call16($28)
 224   printOperand(MI, opNum+1, O);
 225   O << "(";
 226   printOperand(MI, opNum, O);
 227   O << ")";
 228 }
 229
 230 void MipsInstPrinter::
 231 printMemOperandEA(const MCInst *MI, int opNum, raw_ostream &O) {
 232   // when using stack locations for not load/store instructions
 233   // print the same way as all normal 3 operand instructions.
 234   printOperand(MI, opNum, O);
 235   O << ", ";
 236   printOperand(MI, opNum+1, O);
 237   return;
 238 }
 239
 240 void MipsInstPrinter::
 241 printFCCOperand(const MCInst *MI, int opNum, raw_ostream &O) {
 242   const MCOperand& MO = MI->getOperand(opNum);
 243   O << MipsFCCToString((Mips::CondCode)MO.getImm());
 244 }
 245
 246 void MipsInstPrinter::
 247 printSHFMask(const MCInst *MI, int opNum, raw_ostream &O) {
 248   llvm_unreachable("TODO");
 249 }
 250
 251 bool MipsInstPrinter::printAlias(const char *Str, const MCInst &MI,
 252                                  unsigned OpNo, raw_ostream &OS) {
 253   OS << "\t" << Str << "\t";
 254   printOperand(&MI, OpNo, OS);
 255   return true;
 256 }
 257
 258 bool MipsInstPrinter::printAlias(const char *Str, const MCInst &MI,
 259                                  unsigned OpNo0, unsigned OpNo1,
 260                                  raw_ostream &OS) {
 261   printAlias(Str, MI, OpNo0, OS);
 262   OS << ", ";
 263   printOperand(&MI, OpNo1, OS);
 264   return true;
 265 }
 266
 267 bool MipsInstPrinter::printAlias(const MCInst &MI, raw_ostream &OS) {
 268   switch (MI.getOpcode()) {
 269   case Mips::BEQ:
 270     // beq $zero, $zero, $L2 => b $L2
 271     // beq $r0, $zero, $L2 => beqz $r0, $L2
 272     return (isReg<Mips::ZERO>(MI, 0) && isReg<Mips::ZERO>(MI, 1) &&
 273             printAlias("b", MI, 2, OS)) ||
 274            (isReg<Mips::ZERO>(MI, 1) && printAlias("beqz", MI, 0, 2, OS));
 275   case Mips::BEQ64:
 276     // beq $r0, $zero, $L2 => beqz $r0, $L2
 277     return isReg<Mips::ZERO_64>(MI, 1) && printAlias("beqz", MI, 0, 2, OS);
 278   case Mips::BNE:
 279     // bne $r0, $zero, $L2 => bnez $r0, $L2
 280     return isReg<Mips::ZERO>(MI, 1) && printAlias("bnez", MI, 0, 2, OS);
 281   case Mips::BNE64:
 282     // bne $r0, $zero, $L2 => bnez $r0, $L2
 283     return isReg<Mips::ZERO_64>(MI, 1) && printAlias("bnez", MI, 0, 2, OS);
 284   case Mips::BGEZAL:
 285     // bgezal $zero, $L1 => bal $L1
 286     return isReg<Mips::ZERO>(MI, 0) && printAlias("bal", MI, 1, OS);
 287   case Mips::BC1T:
 288     // bc1t $fcc0, $L1 => bc1t $L1
 289     return isReg<Mips::FCC0>(MI, 0) && printAlias("bc1t", MI, 1, OS);
 290   case Mips::BC1F:
 291     // bc1f $fcc0, $L1 => bc1f $L1
 292     return isReg<Mips::FCC0>(MI, 0) && printAlias("bc1f", MI, 1, OS);
 293   case Mips::JALR:
 294     // jalr $ra, $r1 => jalr $r1
 295     return isReg<Mips::RA>(MI, 0) && printAlias("jalr", MI, 1, OS);
 296   case Mips::JALR64:
 297     // jalr $ra, $r1 => jalr $r1
 298     return isReg<Mips::RA_64>(MI, 0) && printAlias("jalr", MI, 1, OS);
 299   case Mips::NOR:
 300   case Mips::NOR_MM:
 301     // nor $r0, $r1, $zero => not $r0, $r1
 302     return isReg<Mips::ZERO>(MI, 2) && printAlias("not", MI, 0, 1, OS);
 303   case Mips::NOR64:
 304     // nor $r0, $r1, $zero => not $r0, $r1
 305     return isReg<Mips::ZERO_64>(MI, 2) && printAlias("not", MI, 0, 1, OS);
 306   case Mips::OR:
 307     // or $r0, $r1, $zero => move $r0, $r1
 308     return isReg<Mips::ZERO>(MI, 2) && printAlias("move", MI, 0, 1, OS);
 309   default: return false;
 310   }
 311 }
 312
 313 void MipsInstPrinter::printSaveRestore(const MCInst *MI, raw_ostream &O) {
 314   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 315     if (i != 0) O << ", ";
 316     if (MI->getOperand(i).isReg())
 317       printRegName(O, MI->getOperand(i).getReg());
 318     else
 319       printUnsignedImm(MI, i, O);
 320   }
 321 }
 322