lib/Target/MSP430/MSP430InstrInfo.td

   1 //===- MSP430InstrInfo.td - MSP430 Instruction defs -----------*- tblgen-*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the MSP430 instructions in TableGen format.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "MSP430InstrFormats.td"
  15
  16 //===----------------------------------------------------------------------===//
  17 // Type Constraints.
  18 //===----------------------------------------------------------------------===//
  19 class SDTCisI8<int OpNum> : SDTCisVT<OpNum, i8>;
  20 class SDTCisI16<int OpNum> : SDTCisVT<OpNum, i16>;
  21
  22 //===----------------------------------------------------------------------===//
  23 // Type Profiles.
  24 //===----------------------------------------------------------------------===//
  25
  26 //===----------------------------------------------------------------------===//
  27 // MSP430 Specific Node Definitions.
  28 //===----------------------------------------------------------------------===//
  29 def MSP430retflag : SDNode<"MSP430ISD::RET_FLAG", SDTNone,
  30                      [SDNPHasChain, SDNPOptInFlag]>;
  31
  32 def MSP430rra     : SDNode<"MSP430ISD::RRA", SDTIntUnaryOp, []>;
  33
  34 //===----------------------------------------------------------------------===//
  35 // Pseudo Instructions
  36 //===----------------------------------------------------------------------===//
  37
  38 def NOP : Pseudo<(outs), (ins), "nop", []>;
  39
  40 //===----------------------------------------------------------------------===//
  41 // Real Instructions
  42 //===----------------------------------------------------------------------===//
  43
  44 // FIXME: Provide proper encoding!
  45 let isReturn = 1, isTerminator = 1 in {
  46   def RETI : Pseudo<(outs), (ins), "ret", [(MSP430retflag)]>;
  47 }
  48
  49 //===----------------------------------------------------------------------===//
  50 // Move Instructions
  51
  52 // FIXME: Provide proper encoding!
  53 let neverHasSideEffects = 1 in {
  54 def MOV16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src),
  55                      "mov.w\t{$src, $dst|$dst, $src}",
  56                      []>;
  57 }
  58
  59 // FIXME: Provide proper encoding!
  60 let isReMaterializable = 1, isAsCheapAsAMove = 1 in {
  61 def MOV16ri : Pseudo<(outs GR16:$dst), (ins i16imm:$src),
  62                      "mov.w\t{$src, $dst|$dst, $src}",
  63                      [(set GR16:$dst, imm:$src)]>;
  64 }
  65
  66 //===----------------------------------------------------------------------===//
  67 // Arithmetic Instructions
  68
  69 let isTwoAddress = 1 in {
  70
  71 let Defs = [SR] in {
  72
  73 let isCommutable = 1 in { // X = ADD Y, Z  == X = ADD Z, Y
  74 // FIXME: Provide proper encoding!
  75 def ADD16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src1, GR16:$src2),
  76                      "add.w\t{$src2, $dst|$dst, $src2}",
  77                      [(set GR16:$dst, (add GR16:$src1, GR16:$src2)),
  78                       (implicit SR)]>;
  79
  80 let Uses = [SR] in {
  81 def ADC16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src1, GR16:$src2),
  82                      "addc.w\t{$src2, $dst|$dst, $src2}",
  83                      [(set GR16:$dst, (adde GR16:$src1, GR16:$src2)),
  84                       (implicit SR)]>;
  85 }
  86 }
  87
  88 let isCommutable = 1 in { // X = AND Y, Z  == X = AND Z, Y
  89 def AND16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src1, GR16:$src2),
  90                      "and.w\t{$src2, $dst|$dst, $src2}",
  91                      [(set GR16:$dst, (and GR16:$src1, GR16:$src2)),
  92                       (implicit SR)]>;
  93 }
  94
  95 let isCommutable = 1 in { // X = AND Y, Z  == X = AND Z, Y
  96 def XOR16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src1, GR16:$src2),
  97                      "xor.w\t{$src2, $dst|$dst, $src2}",
  98                      [(set GR16:$dst, (xor GR16:$src1, GR16:$src2)),
  99                       (implicit SR)]>;
 100 }
 101
 102
 103 def SUB16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src1, GR16:$src2),
 104                      "sub.w\t{$src2, $dst|$dst, $src2}",
 105                      [(set GR16:$dst, (sub GR16:$src1, GR16:$src2)),
 106                       (implicit SR)]>;
 107
 108 let Uses = [SR] in {
 109 def SBC16rr : Pseudo<(outs GR16:$dst), (ins GR16:$src1, GR16:$src2),
 110                      "subc.w\t{$src2, $dst|$dst, $src2}",
 111                      [(set GR16:$dst, (sube GR16:$src1, GR16:$src2)),
 112                       (implicit SR)]>;
 113 }
 114
 115 // FIXME: Provide proper encoding!
 116 def SAR16r1 : Pseudo<(outs GR16:$dst), (ins GR16:$src),
 117                      "rra.w\t$dst",
 118                      [(set GR16:$dst, (MSP430rra GR16:$src)),
 119                       (implicit SR)]>;
 120 } // Defs = [SR]
 121 } // isTwoAddress = 1