lib/Target/Alpha/AlphaRegisterInfo.td

   1 //===- AlphaRegisterInfo.td - The Alpha Register File ------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the Alpha register set.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 class AlphaReg<string n> : Register<n> {
  15   field bits<5> Num;
  16   let Namespace = "Alpha";
  17 }
  18
  19 // We identify all our registers with a 5-bit ID, for consistency's sake.
  20
  21 // GPR - One of the 32 32-bit general-purpose registers
  22 class GPR<bits<5> num, string n> : AlphaReg<n> {
  23   let Num = num;
  24 }
  25
  26 // FPR - One of the 32 64-bit floating-point registers
  27 class FPR<bits<5> num, string n> : AlphaReg<n> {
  28   let Num = num;
  29 }
  30
  31 //#define FP    $15
  32 //#define RA    $26
  33 //#define PV    $27
  34 //#define GP    $29
  35 //#define SP    $30
  36
  37 // General-purpose registers
  38 def R0  : GPR< 0,  "$0">;  def R1  : GPR< 1,  "$1">;
  39 def R2  : GPR< 2,  "$2">;  def R3  : GPR< 3,  "$3">;
  40 def R4  : GPR< 4,  "$4">;  def R5  : GPR< 5,  "$5">;
  41 def R6  : GPR< 6,  "$6">;  def R7  : GPR< 7,  "$7">;
  42 def R8  : GPR< 8,  "$8">;  def R9  : GPR< 9,  "$9">;
  43 def R10 : GPR<10, "$10">;  def R11 : GPR<11, "$11">;
  44 def R12 : GPR<12, "$12">;  def R13 : GPR<13, "$13">;
  45 def R14 : GPR<14, "$14">;  def R15 : GPR<15, "$15">;
  46 def R16 : GPR<16, "$16">;  def R17 : GPR<17, "$17">;
  47 def R18 : GPR<18, "$18">;  def R19 : GPR<19, "$19">;
  48 def R20 : GPR<20, "$20">;  def R21 : GPR<21, "$21">;
  49 def R22 : GPR<22, "$22">;  def R23 : GPR<23, "$23">;
  50 def R24 : GPR<24, "$24">;  def R25 : GPR<25, "$25">;
  51 def R26 : GPR<26, "$26">;  def R27 : GPR<27, "$27">;
  52 def R28 : GPR<28, "$28">;  def R29 : GPR<29, "$29">;
  53 def R30 : GPR<30, "$30">;  def R31 : GPR<31, "$31">;
  54
  55 // Floating-point registers
  56 def F0  : FPR< 0,  "$f0">;  def F1  : FPR< 1,  "$f1">;
  57 def F2  : FPR< 2,  "$f2">;  def F3  : FPR< 3,  "$f3">;
  58 def F4  : FPR< 4,  "$f4">;  def F5  : FPR< 5,  "$f5">;
  59 def F6  : FPR< 6,  "$f6">;  def F7  : FPR< 7,  "$f7">;
  60 def F8  : FPR< 8,  "$f8">;  def F9  : FPR< 9,  "$f9">;
  61 def F10 : FPR<10, "$f10">;  def F11 : FPR<11, "$f11">;
  62 def F12 : FPR<12, "$f12">;  def F13 : FPR<13, "$f13">;
  63 def F14 : FPR<14, "$f14">;  def F15 : FPR<15, "$f15">;
  64 def F16 : FPR<16, "$f16">;  def F17 : FPR<17, "$f17">;
  65 def F18 : FPR<18, "$f18">;  def F19 : FPR<19, "$f19">;
  66 def F20 : FPR<20, "$f20">;  def F21 : FPR<21, "$f21">;
  67 def F22 : FPR<22, "$f22">;  def F23 : FPR<23, "$f23">;
  68 def F24 : FPR<24, "$f24">;  def F25 : FPR<25, "$f25">;
  69 def F26 : FPR<26, "$f26">;  def F27 : FPR<27, "$f27">;
  70 def F28 : FPR<28, "$f28">;  def F29 : FPR<29, "$f29">;
  71 def F30 : FPR<30, "$f30">;  def F31 : FPR<31, "$f31">;
  72
  73   // //#define FP    $15
  74   // //#define RA    $26
  75   // //#define PV    $27
  76   // //#define GP    $29
  77   // //#define SP    $30
  78   // $28 is undefined after any and all calls
  79
  80 /// Register classes
  81 def GPRC : RegisterClass<"Alpha", [i64], 64,
  82      // Volatile
  83      [R0, R1, R2, R3, R4, R5, R6, R7, R8, R16, R17, R18, R19, R20, R21, R22,
  84       R23, R24, R25, R28,
  85      //Special meaning, but volatile
  86      R27, //procedure address
  87      R26, //return address
  88      R29, //global offset table address
  89      // Non-volatile
  90      R9, R10, R11, R12, R13, R14,
  91 // Don't allocate 15, 30, 31
  92      R15, R30, R31 ]> //zero
  93 {
  94   let MethodProtos = [{
  95     iterator allocation_order_end(MachineFunction &MF) const;
  96   }];
  97   let MethodBodies = [{
  98     GPRCClass::iterator
  99     GPRCClass::allocation_order_end(MachineFunction &MF) const {
 100         return end()-3;
 101     }
 102   }];
 103 }
 104
 105 def F4RC : RegisterClass<"Alpha", [f32], 64, [F0, F1,
 106         F10, F11, F12, F13, F14, F15, F16, F17, F18, F19,
 107         F20, F21, F22, F23, F24, F25, F26, F27, F28, F29, F30,
 108         // Saved:
 109         F2, F3, F4, F5, F6, F7, F8, F9,
 110         F31 ]> //zero
 111 {
 112   let MethodProtos = [{
 113     iterator allocation_order_end(MachineFunction &MF) const;
 114   }];
 115   let MethodBodies = [{
 116     F4RCClass::iterator
 117     F4RCClass::allocation_order_end(MachineFunction &MF) const {
 118         return end()-1;
 119     }
 120   }];
 121 }
 122
 123 def F8RC : RegisterClass<"Alpha", [f64], 64, [F0, F1,
 124         F10, F11, F12, F13, F14, F15, F16, F17, F18, F19,
 125         F20, F21, F22, F23, F24, F25, F26, F27, F28, F29, F30,
 126         // Saved:
 127         F2, F3, F4, F5, F6, F7, F8, F9,
 128         F31 ]> //zero
 129 {
 130   let MethodProtos = [{
 131     iterator allocation_order_end(MachineFunction &MF) const;
 132   }];
 133   let MethodBodies = [{
 134     F8RCClass::iterator
 135     F8RCClass::allocation_order_end(MachineFunction &MF) const {
 136         return end()-1;
 137     }
 138   }];
 139 }
 140