lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Support/Debug.h"
  29 #include "llvm/Support/MathExtras.h"
  30 #include <algorithm>
  31 #include <iostream>
  32 #include <set>
  33 using namespace llvm;
  34
  35 namespace {
  36
  37   //===--------------------------------------------------------------------===//
  38   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  39   /// instructions for SelectionDAG operations.
  40   class AlphaDAGToDAGISel : public SelectionDAGISel {
  41     AlphaTargetLowering AlphaLowering;
  42
  43     static const int64_t IMM_LOW  = -32768;
  44     static const int64_t IMM_HIGH = 32767;
  45     static const int64_t IMM_MULT = 65536;
  46     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  47     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  48
  49     static int64_t get_ldah16(int64_t x) {
  50       int64_t y = x / IMM_MULT;
  51       if (x % IMM_MULT > IMM_HIGH)
  52         ++y;
  53       return y;
  54     }
  55
  56     static int64_t get_lda16(int64_t x) {
  57       return x - get_ldah16(x) * IMM_MULT;
  58     }
  59
  60     static uint64_t get_zapImm(uint64_t x) {
  61       unsigned int build = 0;
  62       for(int i = 0; i < 8; ++i)
  63         {
  64           if ((x & 0x00FF) == 0x00FF)
  65             build |= 1 << i;
  66           else if ((x & 0x00FF) != 0)
  67             { build = 0; break; }
  68           x >>= 8;
  69         }
  70       return build;
  71     }
  72
  73     static bool isFPZ(SDOperand N) {
  74       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  75       return (CN && (CN->isExactlyValue(+0.0) || CN->isExactlyValue(-0.0)));
  76     }
  77     static bool isFPZn(SDOperand N) {
  78       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  79       return (CN && CN->isExactlyValue(-0.0));
  80     }
  81     static bool isFPZp(SDOperand N) {
  82       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  83       return (CN && CN->isExactlyValue(+0.0));
  84     }
  85
  86   public:
  87     AlphaDAGToDAGISel(TargetMachine &TM)
  88       : SelectionDAGISel(AlphaLowering), AlphaLowering(TM)
  89     {}
  90
  91     /// getI64Imm - Return a target constant with the specified value, of type
  92     /// i64.
  93     inline SDOperand getI64Imm(int64_t Imm) {
  94       return CurDAG->getTargetConstant(Imm, MVT::i64);
  95     }
  96
  97     // Select - Convert the specified operand from a target-independent to a
  98     // target-specific node if it hasn't already been changed.
  99     void Select(SDOperand &Result, SDOperand Op);
 100
 101     /// InstructionSelectBasicBlock - This callback is invoked by
 102     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 103     virtual void InstructionSelectBasicBlock(SelectionDAG &DAG);
 104
 105     virtual const char *getPassName() const {
 106       return "Alpha DAG->DAG Pattern Instruction Selection";
 107     }
 108
 109 // Include the pieces autogenerated from the target description.
 110 #include "AlphaGenDAGISel.inc"
 111
 112 private:
 113     SDOperand getGlobalBaseReg();
 114     SDOperand getRASaveReg();
 115     SDOperand SelectCALL(SDOperand Op);
 116
 117   };
 118 }
 119
 120 /// getGlobalBaseReg - Output the instructions required to put the
 121 /// GOT address into a register.
 122 ///
 123 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
 124   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 125                                 AlphaLowering.getVRegGP(),
 126                                 MVT::i64);
 127 }
 128
 129 /// getRASaveReg - Grab the return address
 130 ///
 131 SDOperand AlphaDAGToDAGISel::getRASaveReg() {
 132   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 133                                 AlphaLowering.getVRegRA(),
 134                                 MVT::i64);
 135 }
 136
 137 /// InstructionSelectBasicBlock - This callback is invoked by
 138 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 139 void AlphaDAGToDAGISel::InstructionSelectBasicBlock(SelectionDAG &DAG) {
 140   DEBUG(BB->dump());
 141
 142   // Select target instructions for the DAG.
 143   DAG.setRoot(SelectRoot(DAG.getRoot()));
 144   CodeGenMap.clear();
 145   DAG.RemoveDeadNodes();
 146
 147   // Emit machine code to BB.
 148   ScheduleAndEmitDAG(DAG);
 149 }
 150
 151 // Select - Convert the specified operand from a target-independent to a
 152 // target-specific node if it hasn't already been changed.
 153 void AlphaDAGToDAGISel::Select(SDOperand &Result, SDOperand Op) {
 154   SDNode *N = Op.Val;
 155   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 156       N->getOpcode() < AlphaISD::FIRST_NUMBER) {
 157     Result = Op;
 158     return;   // Already selected.
 159   }
 160
 161   // If this has already been converted, use it.
 162   std::map<SDOperand, SDOperand>::iterator CGMI = CodeGenMap.find(Op);
 163   if (CGMI != CodeGenMap.end()) {
 164     Result = CGMI->second;
 165     return;
 166   }
 167
 168   switch (N->getOpcode()) {
 169   default: break;
 170   case AlphaISD::CALL:
 171     Result = SelectCALL(Op);
 172     return;
 173
 174   case ISD::FrameIndex: {
 175     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 176     Result = CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 177                                   CurDAG->getTargetFrameIndex(FI, MVT::i32),
 178                                   getI64Imm(0));
 179     return;
 180   }
 181   case AlphaISD::GlobalBaseReg:
 182     Result = getGlobalBaseReg();
 183     return;
 184
 185   case AlphaISD::DivCall: {
 186     SDOperand Chain = CurDAG->getEntryNode();
 187     SDOperand N0, N1, N2;
 188     Select(N0, Op.getOperand(0));
 189     Select(N1, Op.getOperand(1));
 190     Select(N2, Op.getOperand(2));
 191     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, N1,
 192                                  SDOperand(0,0));
 193     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, N2,
 194                                  Chain.getValue(1));
 195     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, N0,
 196                                  Chain.getValue(1));
 197     SDNode *CNode =
 198       CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 199                             Chain, Chain.getValue(1));
 200     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 201                                   SDOperand(CNode, 1));
 202     Result = CurDAG->SelectNodeTo(N, Alpha::BIS, MVT::i64, Chain, Chain);
 203     return;
 204   }
 205
 206   case ISD::READCYCLECOUNTER: {
 207     SDOperand Chain;
 208     Select(Chain, N->getOperand(0)); //Select chain
 209     Result = CurDAG->SelectNodeTo(N, Alpha::RPCC, MVT::i64, Chain);
 210     return;
 211   }
 212
 213   case ISD::RET: {
 214     SDOperand Chain;
 215     Select(Chain, N->getOperand(0));     // Token chain.
 216     SDOperand InFlag;
 217
 218     if (N->getNumOperands() == 2) {
 219       SDOperand Val;
 220       Select(Val, N->getOperand(1));
 221       if (N->getOperand(1).getValueType() == MVT::i64) {
 222         Chain = CurDAG->getCopyToReg(Chain, Alpha::R0, Val, InFlag);
 223         InFlag = Chain.getValue(1);
 224       } else if (N->getOperand(1).getValueType() == MVT::f64 ||
 225                  N->getOperand(1).getValueType() == MVT::f32) {
 226         Chain = CurDAG->getCopyToReg(Chain, Alpha::F0, Val, InFlag);
 227         InFlag = Chain.getValue(1);
 228       }
 229     }
 230     Chain = CurDAG->getCopyToReg(Chain, Alpha::R26, getRASaveReg(), InFlag);
 231     InFlag = Chain.getValue(1);
 232
 233     // Finally, select this to a ret instruction.
 234     Result = CurDAG->SelectNodeTo(N, Alpha::RETDAG, MVT::Other, Chain, InFlag);
 235     return;
 236   }
 237   case ISD::Constant: {
 238     uint64_t uval = cast<ConstantSDNode>(N)->getValue();
 239
 240     if (uval == 0) {
 241       Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(), Alpha::R31,
 242                                       MVT::i64);
 243       return;
 244     }
 245
 246     int64_t val = (int64_t)uval;
 247     int32_t val32 = (int32_t)val;
 248     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 249         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 250       break; //(LDAH (LDA))
 251     if ((uval >> 32) == 0 && //empty upper bits
 252         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 253       //        val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 254       break; //(zext (LDAH (LDA)))
 255     //Else use the constant pool
 256     MachineConstantPool *CP = BB->getParent()->getConstantPool();
 257     ConstantUInt *C =
 258       ConstantUInt::get(Type::getPrimitiveType(Type::ULongTyID) , uval);
 259     SDOperand CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 260     SDNode *Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI,
 261                                         getGlobalBaseReg());
 262     Result = CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 263                                   CPI, SDOperand(Tmp, 0), CurDAG->getEntryNode());
 264     return;
 265   }
 266   case ISD::TargetConstantFP: {
 267     ConstantFPSDNode *CN = cast<ConstantFPSDNode>(N);
 268     bool isDouble = N->getValueType(0) == MVT::f64;
 269     MVT::ValueType T = isDouble ? MVT::f64 : MVT::f32;
 270     if (CN->isExactlyValue(+0.0)) {
 271       Result = CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 272                                     T, CurDAG->getRegister(Alpha::F31, T),
 273                                     CurDAG->getRegister(Alpha::F31, T));
 274       return;
 275     } else if ( CN->isExactlyValue(-0.0)) {
 276       Result = CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 277                                     T, CurDAG->getRegister(Alpha::F31, T),
 278                                     CurDAG->getRegister(Alpha::F31, T));
 279       return;
 280     } else {
 281       abort();
 282     }
 283     break;
 284   }
 285
 286   case ISD::SETCC:
 287     if (MVT::isFloatingPoint(N->getOperand(0).Val->getValueType(0))) {
 288       unsigned Opc = Alpha::WTF;
 289       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 290       bool rev = false;
 291       bool isNE = false;
 292       switch(CC) {
 293       default: N->dump(); assert(0 && "Unknown FP comparison!");
 294       case ISD::SETEQ: Opc = Alpha::CMPTEQ; break;
 295       case ISD::SETLT: Opc = Alpha::CMPTLT; break;
 296       case ISD::SETLE: Opc = Alpha::CMPTLE; break;
 297       case ISD::SETGT: Opc = Alpha::CMPTLT; rev = true; break;
 298       case ISD::SETGE: Opc = Alpha::CMPTLE; rev = true; break;
 299       case ISD::SETNE: Opc = Alpha::CMPTEQ; isNE = true; break;
 300       };
 301       SDOperand tmp1, tmp2;
 302       Select(tmp1, N->getOperand(0));
 303       Select(tmp2, N->getOperand(1));
 304       SDNode *cmp = CurDAG->getTargetNode(Opc, MVT::f64,
 305                                           rev?tmp2:tmp1,
 306                                           rev?tmp1:tmp2);
 307       if (isNE)
 308         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, SDOperand(cmp, 0),
 309                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 310
 311       SDOperand LD;
 312       if (AlphaLowering.hasITOF()) {
 313         LD = CurDAG->getNode(AlphaISD::FTOIT_, MVT::i64, SDOperand(cmp, 0));
 314       } else {
 315         int FrameIdx =
 316           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 317         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 318         SDOperand ST =
 319           SDOperand(CurDAG->getTargetNode(Alpha::STT, MVT::Other,
 320                                           SDOperand(cmp, 0), FI,
 321                                           CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 322         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDQ, MVT::i64, FI,
 323                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 324                                              ST), 0);
 325       }
 326       Result = SDOperand(CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 327                                                CurDAG->getRegister(Alpha::R31, MVT::i64),
 328                                                LD), 0);
 329       return;
 330     }
 331     break;
 332
 333   case ISD::SELECT:
 334     if (MVT::isFloatingPoint(N->getValueType(0)) &&
 335         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 336          !MVT::isFloatingPoint(N->getOperand(0).getOperand(1).getValueType()))) {
 337       //This should be the condition not covered by the Patterns
 338       //FIXME: Don't have SelectCode die, but rather return something testable
 339       // so that things like this can be caught in fall though code
 340       //move int to fp
 341       bool isDouble = N->getValueType(0) == MVT::f64;
 342       SDOperand LD, cond, TV, FV;
 343       Select(cond, N->getOperand(0));
 344       Select(TV, N->getOperand(1));
 345       Select(FV, N->getOperand(2));
 346
 347       if (AlphaLowering.hasITOF()) {
 348         LD = CurDAG->getNode(AlphaISD::ITOFT_, MVT::f64, cond);
 349       } else {
 350         int FrameIdx =
 351           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 352         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 353         SDOperand ST =
 354           SDOperand(CurDAG->getTargetNode(Alpha::STQ, MVT::Other,
 355                                           cond, FI, CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 356         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDT, MVT::f64, FI,
 357                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 358                                              ST), 0);
 359       }
 360       Result = SDOperand(CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 361                                                MVT::f64, FV, TV, LD), 0);
 362       return;
 363     }
 364     break;
 365
 366   }
 367
 368   SelectCode(Result, Op);
 369 }
 370
 371 SDOperand AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 372   //TODO: add flag stuff to prevent nondeturministic breakage!
 373
 374   SDNode *N = Op.Val;
 375   SDOperand Chain;
 376   SDOperand Addr = N->getOperand(1);
 377   SDOperand InFlag;  // Null incoming flag value.
 378   Select(Chain, N->getOperand(0));
 379
 380    std::vector<SDOperand> CallOperands;
 381    std::vector<MVT::ValueType> TypeOperands;
 382
 383    //grab the arguments
 384    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 385      SDOperand Tmp;
 386      TypeOperands.push_back(N->getOperand(i).getValueType());
 387      Select(Tmp, N->getOperand(i));
 388      CallOperands.push_back(Tmp);
 389    }
 390    int count = N->getNumOperands() - 2;
 391
 392    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 393                                        Alpha::R19, Alpha::R20, Alpha::R21};
 394    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 395                                          Alpha::F19, Alpha::F20, Alpha::F21};
 396
 397    for (int i = 6; i < count; ++i) {
 398      unsigned Opc = Alpha::WTF;
 399      if (MVT::isInteger(TypeOperands[i])) {
 400        Opc = Alpha::STQ;
 401      } else if (TypeOperands[i] == MVT::f32) {
 402        Opc = Alpha::STS;
 403      } else if (TypeOperands[i] == MVT::f64) {
 404        Opc = Alpha::STT;
 405      } else
 406        assert(0 && "Unknown operand");
 407      Chain = SDOperand(CurDAG->getTargetNode(Opc, MVT::Other, CallOperands[i],
 408                                              getI64Imm((i - 6) * 8),
 409                                              CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 410                                              Chain), 0);
 411    }
 412    for (int i = 0; i < std::min(6, count); ++i) {
 413      if (MVT::isInteger(TypeOperands[i])) {
 414        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 415        InFlag = Chain.getValue(1);
 416      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 417        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 418        InFlag = Chain.getValue(1);
 419      } else
 420        assert(0 && "Unknown operand");
 421    }
 422
 423
 424    // Finally, once everything is in registers to pass to the call, emit the
 425    // call itself.
 426    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 427      SDOperand GOT = getGlobalBaseReg();
 428      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 429      InFlag = Chain.getValue(1);
 430      Chain = SDOperand(CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 431                                              Addr.getOperand(0), Chain, InFlag), 0);
 432    } else {
 433      Select(Addr, Addr);
 434      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Addr, InFlag);
 435      InFlag = Chain.getValue(1);
 436      Chain = SDOperand(CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 437                                              Chain, InFlag), 0);
 438    }
 439    InFlag = Chain.getValue(1);
 440
 441    std::vector<SDOperand> CallResults;
 442
 443    switch (N->getValueType(0)) {
 444    default: assert(0 && "Unexpected ret value!");
 445      case MVT::Other: break;
 446    case MVT::i64:
 447      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 448      CallResults.push_back(Chain.getValue(0));
 449      break;
 450    case MVT::f32:
 451      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 452      CallResults.push_back(Chain.getValue(0));
 453      break;
 454    case MVT::f64:
 455      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 456      CallResults.push_back(Chain.getValue(0));
 457      break;
 458    }
 459
 460    CallResults.push_back(Chain);
 461    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 462      CodeGenMap[Op.getValue(i)] = CallResults[i];
 463    return CallResults[Op.ResNo];
 464 }
 465
 466
 467 /// createAlphaISelDag - This pass converts a legalized DAG into a
 468 /// Alpha-specific DAG, ready for instruction scheduling.
 469 ///
 470 FunctionPass *llvm::createAlphaISelDag(TargetMachine &TM) {
 471   return new AlphaDAGToDAGISel(TM);
 472 }