lib/Target/ARM/Thumb2InstrInfo.cpp

   1 //===- Thumb2InstrInfo.cpp - Thumb-2 Instruction Information --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Thumb-2 implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMInstrInfo.h"
  15 #include "ARM.h"
  16 #include "ARMGenInstrInfo.inc"
  17 #include "ARMMachineFunctionInfo.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/CodeGen/MachineInstrBuilder.h"
  20 #include "llvm/ADT/SmallVector.h"
  21 #include "Thumb2InstrInfo.h"
  22
  23 using namespace llvm;
  24
  25 Thumb2InstrInfo::Thumb2InstrInfo(const ARMSubtarget &STI)
  26   : ARMBaseInstrInfo(STI), RI(*this, STI) {
  27 }
  28
  29 unsigned Thumb2InstrInfo::getUnindexedOpcode(unsigned Opc) const {
  30   // FIXME
  31   return 0;
  32 }
  33
  34 unsigned Thumb2InstrInfo::getOpcode(ARMII::Op Op) const {
  35   switch (Op) {
  36   case ARMII::ADDri: return ARM::t2ADDri;
  37   case ARMII::ADDrs: return ARM::t2ADDrs;
  38   case ARMII::ADDrr: return ARM::t2ADDrr;
  39   case ARMII::B: return ARM::t2B;
  40   case ARMII::Bcc: return ARM::t2Bcc;
  41   case ARMII::BX_RET: return ARM::tBX_RET;
  42   case ARMII::LDRrr: return ARM::t2LDRs;
  43   case ARMII::LDRri: return ARM::t2LDRi12;
  44   case ARMII::MOVr: return ARM::t2MOVr;
  45   case ARMII::STRrr: return ARM::t2STRs;
  46   case ARMII::STRri: return ARM::t2STRi12;
  47   case ARMII::SUBri: return ARM::t2SUBri;
  48   case ARMII::SUBrs: return ARM::t2SUBrs;
  49   case ARMII::SUBrr: return ARM::t2SUBrr;
  50   default:
  51     break;
  52   }
  53
  54   return 0;
  55 }
  56
  57 bool
  58 Thumb2InstrInfo::BlockHasNoFallThrough(const MachineBasicBlock &MBB) const {
  59   if (MBB.empty()) return false;
  60
  61   switch (MBB.back().getOpcode()) {
  62   case ARM::t2LDM_RET:
  63   case ARM::t2B:        // Uncond branch.
  64   case ARM::t2BR_JT:    // Jumptable branch.
  65   case ARM::tBR_JTr:    // Jumptable branch (16-bit version).
  66   case ARM::tBX_RET:
  67   case ARM::tBX_RET_vararg:
  68   case ARM::tPOP_RET:
  69   case ARM::tB:
  70     return true;
  71   default:
  72     break;
  73   }
  74
  75   return false;
  76 }
  77
  78 bool
  79 Thumb2InstrInfo::copyRegToReg(MachineBasicBlock &MBB,
  80                               MachineBasicBlock::iterator I,
  81                               unsigned DestReg, unsigned SrcReg,
  82                               const TargetRegisterClass *DestRC,
  83                               const TargetRegisterClass *SrcRC) const {
  84   DebugLoc DL = DebugLoc::getUnknownLoc();
  85   if (I != MBB.end()) DL = I->getDebugLoc();
  86
  87   if ((DestRC == ARM::GPRRegisterClass &&
  88        SrcRC == ARM::tGPRRegisterClass) ||
  89       (DestRC == ARM::tGPRRegisterClass &&
  90        SrcRC == ARM::GPRRegisterClass)) {
  91     AddDefaultCC(AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::t2MOVr),
  92                                         DestReg).addReg(SrcReg)));
  93     return true;
  94   }
  95
  96   return ARMBaseInstrInfo::copyRegToReg(MBB, I, DestReg, SrcReg, DestRC, SrcRC);
  97 }