lib/Target/ARM/AsmPrinter/ARMAsmPrinter.cpp

   1 //===-- ARMAsmPrinter.cpp - Print machine code to an ARM .s file ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains a printer that converts from our internal representation
  11 // of machine-dependent LLVM code to GAS-format ARM assembly language.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "asm-printer"
  16 #include "ARM.h"
  17 #include "ARMBuildAttrs.h"
  18 #include "ARMAddressingModes.h"
  19 #include "ARMConstantPoolValue.h"
  20 #include "ARMInstPrinter.h"
  21 #include "ARMMachineFunctionInfo.h"
  22 #include "ARMMCInstLower.h"
  23 #include "ARMTargetMachine.h"
  24 #include "llvm/Constants.h"
  25 #include "llvm/Module.h"
  26 #include "llvm/Type.h"
  27 #include "llvm/Assembly/Writer.h"
  28 #include "llvm/CodeGen/AsmPrinter.h"
  29 #include "llvm/CodeGen/DwarfWriter.h"
  30 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  31 #include "llvm/CodeGen/MachineFunctionPass.h"
  32 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/MC/MCContext.h"
  35 #include "llvm/MC/MCInst.h"
  36 #include "llvm/MC/MCSectionMachO.h"
  37 #include "llvm/MC/MCStreamer.h"
  38 #include "llvm/MC/MCSymbol.h"
  39 #include "llvm/Target/TargetData.h"
  40 #include "llvm/Target/TargetLoweringObjectFile.h"
  41 #include "llvm/Target/TargetMachine.h"
  42 #include "llvm/Target/TargetOptions.h"
  43 #include "llvm/Target/TargetRegistry.h"
  44 #include "llvm/ADT/SmallPtrSet.h"
  45 #include "llvm/ADT/SmallString.h"
  46 #include "llvm/ADT/Statistic.h"
  47 #include "llvm/ADT/StringExtras.h"
  48 #include "llvm/ADT/StringSet.h"
  49 #include "llvm/Support/CommandLine.h"
  50 #include "llvm/Support/ErrorHandling.h"
  51 #include "llvm/Support/FormattedStream.h"
  52 #include "llvm/Support/MathExtras.h"
  53 #include <cctype>
  54 using namespace llvm;
  55
  56 STATISTIC(EmittedInsts, "Number of machine instrs printed");
  57
  58 static cl::opt<bool>
  59 EnableMCInst("enable-arm-mcinst-printer", cl::Hidden,
  60             cl::desc("enable experimental asmprinter gunk in the arm backend"));
  61
  62 namespace {
  63   class ARMAsmPrinter : public AsmPrinter {
  64
  65     /// Subtarget - Keep a pointer to the ARMSubtarget around so that we can
  66     /// make the right decision when printing asm code for different targets.
  67     const ARMSubtarget *Subtarget;
  68
  69     /// AFI - Keep a pointer to ARMFunctionInfo for the current
  70     /// MachineFunction.
  71     ARMFunctionInfo *AFI;
  72
  73     /// MCP - Keep a pointer to constantpool entries of the current
  74     /// MachineFunction.
  75     const MachineConstantPool *MCP;
  76
  77   public:
  78     explicit ARMAsmPrinter(formatted_raw_ostream &O, TargetMachine &TM,
  79                            const MCAsmInfo *T, bool V)
  80       : AsmPrinter(O, TM, T, V), AFI(NULL), MCP(NULL) {
  81       Subtarget = &TM.getSubtarget<ARMSubtarget>();
  82     }
  83
  84     virtual const char *getPassName() const {
  85       return "ARM Assembly Printer";
  86     }
  87
  88     void printMCInst(const MCInst *MI) {
  89       ARMInstPrinter(O, *MAI, VerboseAsm).printInstruction(MI);
  90     }
  91
  92     void printInstructionThroughMCStreamer(const MachineInstr *MI);
  93
  94
  95     void printOperand(const MachineInstr *MI, int OpNum,
  96                       const char *Modifier = 0);
  97     void printSOImmOperand(const MachineInstr *MI, int OpNum);
  98     void printSOImm2PartOperand(const MachineInstr *MI, int OpNum);
  99     void printSORegOperand(const MachineInstr *MI, int OpNum);
 100     void printAddrMode2Operand(const MachineInstr *MI, int OpNum);
 101     void printAddrMode2OffsetOperand(const MachineInstr *MI, int OpNum);
 102     void printAddrMode3Operand(const MachineInstr *MI, int OpNum);
 103     void printAddrMode3OffsetOperand(const MachineInstr *MI, int OpNum);
 104     void printAddrMode4Operand(const MachineInstr *MI, int OpNum,
 105                                const char *Modifier = 0);
 106     void printAddrMode5Operand(const MachineInstr *MI, int OpNum,
 107                                const char *Modifier = 0);
 108     void printAddrMode6Operand(const MachineInstr *MI, int OpNum);
 109     void printAddrModePCOperand(const MachineInstr *MI, int OpNum,
 110                                 const char *Modifier = 0);
 111     void printBitfieldInvMaskImmOperand (const MachineInstr *MI, int OpNum);
 112
 113     void printThumbS4ImmOperand(const MachineInstr *MI, int OpNum);
 114     void printThumbITMask(const MachineInstr *MI, int OpNum);
 115     void printThumbAddrModeRROperand(const MachineInstr *MI, int OpNum);
 116     void printThumbAddrModeRI5Operand(const MachineInstr *MI, int OpNum,
 117                                       unsigned Scale);
 118     void printThumbAddrModeS1Operand(const MachineInstr *MI, int OpNum);
 119     void printThumbAddrModeS2Operand(const MachineInstr *MI, int OpNum);
 120     void printThumbAddrModeS4Operand(const MachineInstr *MI, int OpNum);
 121     void printThumbAddrModeSPOperand(const MachineInstr *MI, int OpNum);
 122
 123     void printT2SOOperand(const MachineInstr *MI, int OpNum);
 124     void printT2AddrModeImm12Operand(const MachineInstr *MI, int OpNum);
 125     void printT2AddrModeImm8Operand(const MachineInstr *MI, int OpNum);
 126     void printT2AddrModeImm8s4Operand(const MachineInstr *MI, int OpNum);
 127     void printT2AddrModeImm8OffsetOperand(const MachineInstr *MI, int OpNum);
 128     void printT2AddrModeSoRegOperand(const MachineInstr *MI, int OpNum);
 129
 130     void printPredicateOperand(const MachineInstr *MI, int OpNum);
 131     void printSBitModifierOperand(const MachineInstr *MI, int OpNum);
 132     void printPCLabel(const MachineInstr *MI, int OpNum);
 133     void printRegisterList(const MachineInstr *MI, int OpNum);
 134     void printCPInstOperand(const MachineInstr *MI, int OpNum,
 135                             const char *Modifier);
 136     void printJTBlockOperand(const MachineInstr *MI, int OpNum);
 137     void printJT2BlockOperand(const MachineInstr *MI, int OpNum);
 138     void printTBAddrMode(const MachineInstr *MI, int OpNum);
 139     void printNoHashImmediate(const MachineInstr *MI, int OpNum);
 140     void printVFPf32ImmOperand(const MachineInstr *MI, int OpNum);
 141     void printVFPf64ImmOperand(const MachineInstr *MI, int OpNum);
 142
 143     void printHex8ImmOperand(const MachineInstr *MI, int OpNum) {
 144       O << "#0x" << utohexstr(MI->getOperand(OpNum).getImm() & 0xff);
 145     }
 146     void printHex16ImmOperand(const MachineInstr *MI, int OpNum) {
 147       O << "#0x" << utohexstr(MI->getOperand(OpNum).getImm() & 0xffff);
 148     }
 149     void printHex32ImmOperand(const MachineInstr *MI, int OpNum) {
 150       O << "#0x" << utohexstr(MI->getOperand(OpNum).getImm() & 0xffffffff);
 151     }
 152     void printHex64ImmOperand(const MachineInstr *MI, int OpNum) {
 153       O << "#0x" << utohexstr(MI->getOperand(OpNum).getImm());
 154     }
 155
 156     virtual bool PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 157                                  unsigned AsmVariant, const char *ExtraCode);
 158     virtual bool PrintAsmMemoryOperand(const MachineInstr *MI, unsigned OpNum,
 159                                        unsigned AsmVariant,
 160                                        const char *ExtraCode);
 161
 162     void printInstruction(const MachineInstr *MI);  // autogenerated.
 163     static const char *getRegisterName(unsigned RegNo);
 164
 165     void printMachineInstruction(const MachineInstr *MI);
 166     bool runOnMachineFunction(MachineFunction &F);
 167     void EmitStartOfAsmFile(Module &M);
 168     void EmitEndOfAsmFile(Module &M);
 169
 170     /// EmitMachineConstantPoolValue - Print a machine constantpool value to
 171     /// the .s file.
 172     virtual void EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV) {
 173       switch (TM.getTargetData()->getTypeAllocSize(MCPV->getType())) {
 174       case 1: O << MAI->getData8bitsDirective(0); break;
 175       case 2: O << MAI->getData16bitsDirective(0); break;
 176       case 4: O << MAI->getData32bitsDirective(0); break;
 177       default: assert(0 && "Unknown CPV size");
 178       }
 179
 180       ARMConstantPoolValue *ACPV = static_cast<ARMConstantPoolValue*>(MCPV);
 181       SmallString<128> TmpNameStr;
 182
 183       if (ACPV->isLSDA()) {
 184         raw_svector_ostream(TmpNameStr) << MAI->getPrivateGlobalPrefix() <<
 185           "_LSDA_" << getFunctionNumber();
 186         O << TmpNameStr.str();
 187       } else if (ACPV->isBlockAddress()) {
 188         O << GetBlockAddressSymbol(ACPV->getBlockAddress())->getName();
 189       } else if (ACPV->isGlobalValue()) {
 190         GlobalValue *GV = ACPV->getGV();
 191         bool isIndirect = Subtarget->isTargetDarwin() &&
 192           Subtarget->GVIsIndirectSymbol(GV, TM.getRelocationModel());
 193         if (!isIndirect)
 194           O << *GetGlobalValueSymbol(GV);
 195         else {
 196           // FIXME: Remove this when Darwin transition to @GOT like syntax.
 197           MCSymbol *Sym = GetSymbolWithGlobalValueBase(GV, "$non_lazy_ptr");
 198           O << *Sym;
 199
 200           MachineModuleInfoMachO &MMIMachO =
 201             MMI->getObjFileInfo<MachineModuleInfoMachO>();
 202           const MCSymbol *&StubSym =
 203             GV->hasHiddenVisibility() ? MMIMachO.getHiddenGVStubEntry(Sym) :
 204                                         MMIMachO.getGVStubEntry(Sym);
 205           if (StubSym == 0)
 206             StubSym = GetGlobalValueSymbol(GV);
 207         }
 208       } else {
 209         assert(ACPV->isExtSymbol() && "unrecognized constant pool value");
 210         O << *GetExternalSymbolSymbol(ACPV->getSymbol());
 211       }
 212
 213       if (ACPV->hasModifier()) O << "(" << ACPV->getModifier() << ")";
 214       if (ACPV->getPCAdjustment() != 0) {
 215         O << "-(" << MAI->getPrivateGlobalPrefix() << "PC"
 216           << getFunctionNumber() << "_"  << ACPV->getLabelId()
 217           << "+" << (unsigned)ACPV->getPCAdjustment();
 218          if (ACPV->mustAddCurrentAddress())
 219            O << "-.";
 220          O << ')';
 221       }
 222       O << '\n';
 223     }
 224
 225     void getAnalysisUsage(AnalysisUsage &AU) const {
 226       AsmPrinter::getAnalysisUsage(AU);
 227       AU.setPreservesAll();
 228       AU.addRequired<MachineModuleInfo>();
 229       AU.addRequired<DwarfWriter>();
 230     }
 231   };
 232 } // end of anonymous namespace
 233
 234 #include "ARMGenAsmWriter.inc"
 235
 236 /// runOnMachineFunction - This uses the printInstruction()
 237 /// method to print assembly for each instruction.
 238 ///
 239 bool ARMAsmPrinter::runOnMachineFunction(MachineFunction &MF) {
 240   this->MF = &MF;
 241
 242   AFI = MF.getInfo<ARMFunctionInfo>();
 243   MCP = MF.getConstantPool();
 244
 245   SetupMachineFunction(MF);
 246   O << "\n";
 247
 248   // NOTE: we don't print out constant pools here, they are handled as
 249   // instructions.
 250
 251   O << '\n';
 252
 253   // Print out labels for the function.
 254   const Function *F = MF.getFunction();
 255   OutStreamer.SwitchSection(getObjFileLowering().SectionForGlobal(F, Mang, TM));
 256
 257   switch (F->getLinkage()) {
 258   default: llvm_unreachable("Unknown linkage type!");
 259   case Function::PrivateLinkage:
 260   case Function::InternalLinkage:
 261     break;
 262   case Function::ExternalLinkage:
 263     O << "\t.globl\t" << *CurrentFnSym << "\n";
 264     break;
 265   case Function::LinkerPrivateLinkage:
 266   case Function::WeakAnyLinkage:
 267   case Function::WeakODRLinkage:
 268   case Function::LinkOnceAnyLinkage:
 269   case Function::LinkOnceODRLinkage:
 270     if (Subtarget->isTargetDarwin()) {
 271       O << "\t.globl\t" << *CurrentFnSym << "\n";
 272       O << "\t.weak_definition\t" << *CurrentFnSym << "\n";
 273     } else {
 274       O << MAI->getWeakRefDirective() << *CurrentFnSym << "\n";
 275     }
 276     break;
 277   }
 278
 279   printVisibility(CurrentFnSym, F->getVisibility());
 280
 281   unsigned FnAlign = 1 << MF.getAlignment();  // MF alignment is log2.
 282   if (AFI->isThumbFunction()) {
 283     EmitAlignment(FnAlign, F, AFI->getAlign());
 284     O << "\t.code\t16\n";
 285     O << "\t.thumb_func";
 286     if (Subtarget->isTargetDarwin())
 287       O << "\t" << *CurrentFnSym;
 288     O << "\n";
 289   } else {
 290     EmitAlignment(FnAlign, F);
 291   }
 292
 293   O << *CurrentFnSym << ":\n";
 294   // Emit pre-function debug information.
 295   DW->BeginFunction(&MF);
 296
 297   if (Subtarget->isTargetDarwin()) {
 298     // If the function is empty, then we need to emit *something*. Otherwise,
 299     // the function's label might be associated with something that it wasn't
 300     // meant to be associated with. We emit a noop in this situation.
 301     MachineFunction::iterator I = MF.begin();
 302
 303     if (++I == MF.end() && MF.front().empty())
 304       O << "\tnop\n";
 305   }
 306
 307   // Print out code for the function.
 308   for (MachineFunction::const_iterator I = MF.begin(), E = MF.end();
 309        I != E; ++I) {
 310     // Print a label for the basic block.
 311     if (I != MF.begin())
 312       EmitBasicBlockStart(I);
 313
 314     // Print the assembly for the instruction.
 315     for (MachineBasicBlock::const_iterator II = I->begin(), E = I->end();
 316          II != E; ++II)
 317       printMachineInstruction(II);
 318   }
 319
 320   if (MAI->hasDotTypeDotSizeDirective())
 321     O << "\t.size " << *CurrentFnSym << ", .-" << *CurrentFnSym << "\n";
 322
 323   // Emit post-function debug information.
 324   DW->EndFunction(&MF);
 325
 326   return false;
 327 }
 328
 329 void ARMAsmPrinter::printOperand(const MachineInstr *MI, int OpNum,
 330                                  const char *Modifier) {
 331   const MachineOperand &MO = MI->getOperand(OpNum);
 332   unsigned TF = MO.getTargetFlags();
 333
 334   switch (MO.getType()) {
 335   default:
 336     assert(0 && "<unknown operand type>");
 337   case MachineOperand::MO_Register: {
 338     unsigned Reg = MO.getReg();
 339     assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 340     if (Modifier && strcmp(Modifier, "dregpair") == 0) {
 341       unsigned DRegLo = TRI->getSubReg(Reg, 5); // arm_dsubreg_0
 342       unsigned DRegHi = TRI->getSubReg(Reg, 6); // arm_dsubreg_1
 343       O << '{'
 344         << getRegisterName(DRegLo) << ',' << getRegisterName(DRegHi)
 345         << '}';
 346     } else if (Modifier && strcmp(Modifier, "lane") == 0) {
 347       unsigned RegNum = ARMRegisterInfo::getRegisterNumbering(Reg);
 348       unsigned DReg = TRI->getMatchingSuperReg(Reg, RegNum & 1 ? 2 : 1,
 349                                                &ARM::DPR_VFP2RegClass);
 350       O << getRegisterName(DReg) << '[' << (RegNum & 1) << ']';
 351     } else {
 352       assert(!MO.getSubReg() && "Subregs should be eliminated!");
 353       O << getRegisterName(Reg);
 354     }
 355     break;
 356   }
 357   case MachineOperand::MO_Immediate: {
 358     int64_t Imm = MO.getImm();
 359     O << '#';
 360     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 361         (TF & ARMII::MO_LO16))
 362       O << ":lower16:";
 363     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 364              (TF & ARMII::MO_HI16))
 365       O << ":upper16:";
 366     O << Imm;
 367     break;
 368   }
 369   case MachineOperand::MO_MachineBasicBlock:
 370     O << *GetMBBSymbol(MO.getMBB()->getNumber());
 371     return;
 372   case MachineOperand::MO_GlobalAddress: {
 373     bool isCallOp = Modifier && !strcmp(Modifier, "call");
 374     GlobalValue *GV = MO.getGlobal();
 375
 376     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 377         (TF & ARMII::MO_LO16))
 378       O << ":lower16:";
 379     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 380              (TF & ARMII::MO_HI16))
 381       O << ":upper16:";
 382     O << *GetGlobalValueSymbol(GV);
 383
 384     printOffset(MO.getOffset());
 385
 386     if (isCallOp && Subtarget->isTargetELF() &&
 387         TM.getRelocationModel() == Reloc::PIC_)
 388       O << "(PLT)";
 389     break;
 390   }
 391   case MachineOperand::MO_ExternalSymbol: {
 392     bool isCallOp = Modifier && !strcmp(Modifier, "call");
 393     O << *GetExternalSymbolSymbol(MO.getSymbolName());
 394
 395     if (isCallOp && Subtarget->isTargetELF() &&
 396         TM.getRelocationModel() == Reloc::PIC_)
 397       O << "(PLT)";
 398     break;
 399   }
 400   case MachineOperand::MO_ConstantPoolIndex:
 401     O << MAI->getPrivateGlobalPrefix() << "CPI" << getFunctionNumber()
 402       << '_' << MO.getIndex();
 403     break;
 404   case MachineOperand::MO_JumpTableIndex:
 405     O << MAI->getPrivateGlobalPrefix() << "JTI" << getFunctionNumber()
 406       << '_' << MO.getIndex();
 407     break;
 408   }
 409 }
 410
 411 static void printSOImm(formatted_raw_ostream &O, int64_t V, bool VerboseAsm,
 412                        const MCAsmInfo *MAI) {
 413   // Break it up into two parts that make up a shifter immediate.
 414   V = ARM_AM::getSOImmVal(V);
 415   assert(V != -1 && "Not a valid so_imm value!");
 416
 417   unsigned Imm = ARM_AM::getSOImmValImm(V);
 418   unsigned Rot = ARM_AM::getSOImmValRot(V);
 419
 420   // Print low-level immediate formation info, per
 421   // A5.1.3: "Data-processing operands - Immediate".
 422   if (Rot) {
 423     O << "#" << Imm << ", " << Rot;
 424     // Pretty printed version.
 425     if (VerboseAsm) {
 426       O.PadToColumn(MAI->getCommentColumn());
 427       O << MAI->getCommentString() << ' ';
 428       O << (int)ARM_AM::rotr32(Imm, Rot);
 429     }
 430   } else {
 431     O << "#" << Imm;
 432   }
 433 }
 434
 435 /// printSOImmOperand - SOImm is 4-bit rotate amount in bits 8-11 with 8-bit
 436 /// immediate in bits 0-7.
 437 void ARMAsmPrinter::printSOImmOperand(const MachineInstr *MI, int OpNum) {
 438   const MachineOperand &MO = MI->getOperand(OpNum);
 439   assert(MO.isImm() && "Not a valid so_imm value!");
 440   printSOImm(O, MO.getImm(), VerboseAsm, MAI);
 441 }
 442
 443 /// printSOImm2PartOperand - SOImm is broken into two pieces using a 'mov'
 444 /// followed by an 'orr' to materialize.
 445 void ARMAsmPrinter::printSOImm2PartOperand(const MachineInstr *MI, int OpNum) {
 446   const MachineOperand &MO = MI->getOperand(OpNum);
 447   assert(MO.isImm() && "Not a valid so_imm value!");
 448   unsigned V1 = ARM_AM::getSOImmTwoPartFirst(MO.getImm());
 449   unsigned V2 = ARM_AM::getSOImmTwoPartSecond(MO.getImm());
 450   printSOImm(O, V1, VerboseAsm, MAI);
 451   O << "\n\torr";
 452   printPredicateOperand(MI, 2);
 453   O << "\t";
 454   printOperand(MI, 0);
 455   O << ", ";
 456   printOperand(MI, 0);
 457   O << ", ";
 458   printSOImm(O, V2, VerboseAsm, MAI);
 459 }
 460
 461 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 462 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 463 //    REG 0   0           - e.g. R5
 464 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 465 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 466 void ARMAsmPrinter::printSORegOperand(const MachineInstr *MI, int Op) {
 467   const MachineOperand &MO1 = MI->getOperand(Op);
 468   const MachineOperand &MO2 = MI->getOperand(Op+1);
 469   const MachineOperand &MO3 = MI->getOperand(Op+2);
 470
 471   O << getRegisterName(MO1.getReg());
 472
 473   // Print the shift opc.
 474   O << ", "
 475     << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()))
 476     << " ";
 477
 478   if (MO2.getReg()) {
 479     O << getRegisterName(MO2.getReg());
 480     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 481   } else {
 482     O << "#" << ARM_AM::getSORegOffset(MO3.getImm());
 483   }
 484 }
 485
 486 void ARMAsmPrinter::printAddrMode2Operand(const MachineInstr *MI, int Op) {
 487   const MachineOperand &MO1 = MI->getOperand(Op);
 488   const MachineOperand &MO2 = MI->getOperand(Op+1);
 489   const MachineOperand &MO3 = MI->getOperand(Op+2);
 490
 491   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 492     printOperand(MI, Op);
 493     return;
 494   }
 495
 496   O << "[" << getRegisterName(MO1.getReg());
 497
 498   if (!MO2.getReg()) {
 499     if (ARM_AM::getAM2Offset(MO3.getImm()))  // Don't print +0.
 500       O << ", #"
 501         << (char)ARM_AM::getAM2Op(MO3.getImm())
 502         << ARM_AM::getAM2Offset(MO3.getImm());
 503     O << "]";
 504     return;
 505   }
 506
 507   O << ", "
 508     << (char)ARM_AM::getAM2Op(MO3.getImm())
 509     << getRegisterName(MO2.getReg());
 510
 511   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 512     O << ", "
 513       << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 514       << " #" << ShImm;
 515   O << "]";
 516 }
 517
 518 void ARMAsmPrinter::printAddrMode2OffsetOperand(const MachineInstr *MI, int Op){
 519   const MachineOperand &MO1 = MI->getOperand(Op);
 520   const MachineOperand &MO2 = MI->getOperand(Op+1);
 521
 522   if (!MO1.getReg()) {
 523     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 524     assert(ImmOffs && "Malformed indexed load / store!");
 525     O << "#"
 526       << (char)ARM_AM::getAM2Op(MO2.getImm())
 527       << ImmOffs;
 528     return;
 529   }
 530
 531   O << (char)ARM_AM::getAM2Op(MO2.getImm())
 532     << getRegisterName(MO1.getReg());
 533
 534   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 535     O << ", "
 536       << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 537       << " #" << ShImm;
 538 }
 539
 540 void ARMAsmPrinter::printAddrMode3Operand(const MachineInstr *MI, int Op) {
 541   const MachineOperand &MO1 = MI->getOperand(Op);
 542   const MachineOperand &MO2 = MI->getOperand(Op+1);
 543   const MachineOperand &MO3 = MI->getOperand(Op+2);
 544
 545   assert(TargetRegisterInfo::isPhysicalRegister(MO1.getReg()));
 546   O << "[" << getRegisterName(MO1.getReg());
 547
 548   if (MO2.getReg()) {
 549     O << ", "
 550       << (char)ARM_AM::getAM3Op(MO3.getImm())
 551       << getRegisterName(MO2.getReg())
 552       << "]";
 553     return;
 554   }
 555
 556   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 557     O << ", #"
 558       << (char)ARM_AM::getAM3Op(MO3.getImm())
 559       << ImmOffs;
 560   O << "]";
 561 }
 562
 563 void ARMAsmPrinter::printAddrMode3OffsetOperand(const MachineInstr *MI, int Op){
 564   const MachineOperand &MO1 = MI->getOperand(Op);
 565   const MachineOperand &MO2 = MI->getOperand(Op+1);
 566
 567   if (MO1.getReg()) {
 568     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 569       << getRegisterName(MO1.getReg());
 570     return;
 571   }
 572
 573   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 574   assert(ImmOffs && "Malformed indexed load / store!");
 575   O << "#"
 576     << (char)ARM_AM::getAM3Op(MO2.getImm())
 577     << ImmOffs;
 578 }
 579
 580 void ARMAsmPrinter::printAddrMode4Operand(const MachineInstr *MI, int Op,
 581                                           const char *Modifier) {
 582   const MachineOperand &MO1 = MI->getOperand(Op);
 583   const MachineOperand &MO2 = MI->getOperand(Op+1);
 584   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 585   if (Modifier && strcmp(Modifier, "submode") == 0) {
 586     if (MO1.getReg() == ARM::SP) {
 587       // FIXME
 588       bool isLDM = (MI->getOpcode() == ARM::LDM ||
 589                     MI->getOpcode() == ARM::LDM_RET ||
 590                     MI->getOpcode() == ARM::t2LDM ||
 591                     MI->getOpcode() == ARM::t2LDM_RET);
 592       O << ARM_AM::getAMSubModeAltStr(Mode, isLDM);
 593     } else
 594       O << ARM_AM::getAMSubModeStr(Mode);
 595   } else if (Modifier && strcmp(Modifier, "wide") == 0) {
 596     ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 597     if (Mode == ARM_AM::ia)
 598       O << ".w";
 599   } else {
 600     printOperand(MI, Op);
 601     if (ARM_AM::getAM4WBFlag(MO2.getImm()))
 602       O << "!";
 603   }
 604 }
 605
 606 void ARMAsmPrinter::printAddrMode5Operand(const MachineInstr *MI, int Op,
 607                                           const char *Modifier) {
 608   const MachineOperand &MO1 = MI->getOperand(Op);
 609   const MachineOperand &MO2 = MI->getOperand(Op+1);
 610
 611   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 612     printOperand(MI, Op);
 613     return;
 614   }
 615
 616   assert(TargetRegisterInfo::isPhysicalRegister(MO1.getReg()));
 617
 618   if (Modifier && strcmp(Modifier, "submode") == 0) {
 619     ARM_AM::AMSubMode Mode = ARM_AM::getAM5SubMode(MO2.getImm());
 620     O << ARM_AM::getAMSubModeStr(Mode);
 621     return;
 622   } else if (Modifier && strcmp(Modifier, "base") == 0) {
 623     // Used for FSTM{D|S} and LSTM{D|S} operations.
 624     O << getRegisterName(MO1.getReg());
 625     if (ARM_AM::getAM5WBFlag(MO2.getImm()))
 626       O << "!";
 627     return;
 628   }
 629
 630   O << "[" << getRegisterName(MO1.getReg());
 631
 632   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 633     O << ", #"
 634       << (char)ARM_AM::getAM5Op(MO2.getImm())
 635       << ImmOffs*4;
 636   }
 637   O << "]";
 638 }
 639
 640 void ARMAsmPrinter::printAddrMode6Operand(const MachineInstr *MI, int Op) {
 641   const MachineOperand &MO1 = MI->getOperand(Op);
 642   const MachineOperand &MO2 = MI->getOperand(Op+1);
 643   const MachineOperand &MO3 = MI->getOperand(Op+2);
 644   const MachineOperand &MO4 = MI->getOperand(Op+3);
 645
 646   O << "[" << getRegisterName(MO1.getReg());
 647   if (MO4.getImm()) {
 648     // FIXME: Both darwin as and GNU as violate ARM docs here.
 649     O << ", :" << MO4.getImm();
 650   }
 651   O << "]";
 652
 653   if (ARM_AM::getAM6WBFlag(MO3.getImm())) {
 654     if (MO2.getReg() == 0)
 655       O << "!";
 656     else
 657       O << ", " << getRegisterName(MO2.getReg());
 658   }
 659 }
 660
 661 void ARMAsmPrinter::printAddrModePCOperand(const MachineInstr *MI, int Op,
 662                                            const char *Modifier) {
 663   if (Modifier && strcmp(Modifier, "label") == 0) {
 664     printPCLabel(MI, Op+1);
 665     return;
 666   }
 667
 668   const MachineOperand &MO1 = MI->getOperand(Op);
 669   assert(TargetRegisterInfo::isPhysicalRegister(MO1.getReg()));
 670   O << "[pc, +" << getRegisterName(MO1.getReg()) << "]";
 671 }
 672
 673 void
 674 ARMAsmPrinter::printBitfieldInvMaskImmOperand(const MachineInstr *MI, int Op) {
 675   const MachineOperand &MO = MI->getOperand(Op);
 676   uint32_t v = ~MO.getImm();
 677   int32_t lsb = CountTrailingZeros_32(v);
 678   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 679   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 680   O << "#" << lsb << ", #" << width;
 681 }
 682
 683 //===--------------------------------------------------------------------===//
 684
 685 void ARMAsmPrinter::printThumbS4ImmOperand(const MachineInstr *MI, int Op) {
 686   O << "#" <<  MI->getOperand(Op).getImm() * 4;
 687 }
 688
 689 void
 690 ARMAsmPrinter::printThumbITMask(const MachineInstr *MI, int Op) {
 691   // (3 - the number of trailing zeros) is the number of then / else.
 692   unsigned Mask = MI->getOperand(Op).getImm();
 693   unsigned NumTZ = CountTrailingZeros_32(Mask);
 694   assert(NumTZ <= 3 && "Invalid IT mask!");
 695   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 696     bool T = (Mask & (1 << Pos)) == 0;
 697     if (T)
 698       O << 't';
 699     else
 700       O << 'e';
 701   }
 702 }
 703
 704 void
 705 ARMAsmPrinter::printThumbAddrModeRROperand(const MachineInstr *MI, int Op) {
 706   const MachineOperand &MO1 = MI->getOperand(Op);
 707   const MachineOperand &MO2 = MI->getOperand(Op+1);
 708   O << "[" << getRegisterName(MO1.getReg());
 709   O << ", " << getRegisterName(MO2.getReg()) << "]";
 710 }
 711
 712 void
 713 ARMAsmPrinter::printThumbAddrModeRI5Operand(const MachineInstr *MI, int Op,
 714                                             unsigned Scale) {
 715   const MachineOperand &MO1 = MI->getOperand(Op);
 716   const MachineOperand &MO2 = MI->getOperand(Op+1);
 717   const MachineOperand &MO3 = MI->getOperand(Op+2);
 718
 719   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 720     printOperand(MI, Op);
 721     return;
 722   }
 723
 724   O << "[" << getRegisterName(MO1.getReg());
 725   if (MO3.getReg())
 726     O << ", " << getRegisterName(MO3.getReg());
 727   else if (unsigned ImmOffs = MO2.getImm())
 728     O << ", #+" << ImmOffs * Scale;
 729   O << "]";
 730 }
 731
 732 void
 733 ARMAsmPrinter::printThumbAddrModeS1Operand(const MachineInstr *MI, int Op) {
 734   printThumbAddrModeRI5Operand(MI, Op, 1);
 735 }
 736 void
 737 ARMAsmPrinter::printThumbAddrModeS2Operand(const MachineInstr *MI, int Op) {
 738   printThumbAddrModeRI5Operand(MI, Op, 2);
 739 }
 740 void
 741 ARMAsmPrinter::printThumbAddrModeS4Operand(const MachineInstr *MI, int Op) {
 742   printThumbAddrModeRI5Operand(MI, Op, 4);
 743 }
 744
 745 void ARMAsmPrinter::printThumbAddrModeSPOperand(const MachineInstr *MI,int Op) {
 746   const MachineOperand &MO1 = MI->getOperand(Op);
 747   const MachineOperand &MO2 = MI->getOperand(Op+1);
 748   O << "[" << getRegisterName(MO1.getReg());
 749   if (unsigned ImmOffs = MO2.getImm())
 750     O << ", #+" << ImmOffs*4;
 751   O << "]";
 752 }
 753
 754 //===--------------------------------------------------------------------===//
 755
 756 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 757 // register with shift forms.
 758 // REG 0   0           - e.g. R5
 759 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 760 void ARMAsmPrinter::printT2SOOperand(const MachineInstr *MI, int OpNum) {
 761   const MachineOperand &MO1 = MI->getOperand(OpNum);
 762   const MachineOperand &MO2 = MI->getOperand(OpNum+1);
 763
 764   unsigned Reg = MO1.getReg();
 765   assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 766   O << getRegisterName(Reg);
 767
 768   // Print the shift opc.
 769   O << ", "
 770     << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO2.getImm()))
 771     << " ";
 772
 773   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 774   O << "#" << ARM_AM::getSORegOffset(MO2.getImm());
 775 }
 776
 777 void ARMAsmPrinter::printT2AddrModeImm12Operand(const MachineInstr *MI,
 778                                                 int OpNum) {
 779   const MachineOperand &MO1 = MI->getOperand(OpNum);
 780   const MachineOperand &MO2 = MI->getOperand(OpNum+1);
 781
 782   O << "[" << getRegisterName(MO1.getReg());
 783
 784   unsigned OffImm = MO2.getImm();
 785   if (OffImm)  // Don't print +0.
 786     O << ", #+" << OffImm;
 787   O << "]";
 788 }
 789
 790 void ARMAsmPrinter::printT2AddrModeImm8Operand(const MachineInstr *MI,
 791                                                int OpNum) {
 792   const MachineOperand &MO1 = MI->getOperand(OpNum);
 793   const MachineOperand &MO2 = MI->getOperand(OpNum+1);
 794
 795   O << "[" << getRegisterName(MO1.getReg());
 796
 797   int32_t OffImm = (int32_t)MO2.getImm();
 798   // Don't print +0.
 799   if (OffImm < 0)
 800     O << ", #-" << -OffImm;
 801   else if (OffImm > 0)
 802     O << ", #+" << OffImm;
 803   O << "]";
 804 }
 805
 806 void ARMAsmPrinter::printT2AddrModeImm8s4Operand(const MachineInstr *MI,
 807                                                  int OpNum) {
 808   const MachineOperand &MO1 = MI->getOperand(OpNum);
 809   const MachineOperand &MO2 = MI->getOperand(OpNum+1);
 810
 811   O << "[" << getRegisterName(MO1.getReg());
 812
 813   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 814   // Don't print +0.
 815   if (OffImm < 0)
 816     O << ", #-" << -OffImm * 4;
 817   else if (OffImm > 0)
 818     O << ", #+" << OffImm * 4;
 819   O << "]";
 820 }
 821
 822 void ARMAsmPrinter::printT2AddrModeImm8OffsetOperand(const MachineInstr *MI,
 823                                                      int OpNum) {
 824   const MachineOperand &MO1 = MI->getOperand(OpNum);
 825   int32_t OffImm = (int32_t)MO1.getImm();
 826   // Don't print +0.
 827   if (OffImm < 0)
 828     O << "#-" << -OffImm;
 829   else if (OffImm > 0)
 830     O << "#+" << OffImm;
 831 }
 832
 833 void ARMAsmPrinter::printT2AddrModeSoRegOperand(const MachineInstr *MI,
 834                                                 int OpNum) {
 835   const MachineOperand &MO1 = MI->getOperand(OpNum);
 836   const MachineOperand &MO2 = MI->getOperand(OpNum+1);
 837   const MachineOperand &MO3 = MI->getOperand(OpNum+2);
 838
 839   O << "[" << getRegisterName(MO1.getReg());
 840
 841   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 842   O << ", " << getRegisterName(MO2.getReg());
 843
 844   unsigned ShAmt = MO3.getImm();
 845   if (ShAmt) {
 846     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 847     O << ", lsl #" << ShAmt;
 848   }
 849   O << "]";
 850 }
 851
 852
 853 //===--------------------------------------------------------------------===//
 854
 855 void ARMAsmPrinter::printPredicateOperand(const MachineInstr *MI, int OpNum) {
 856   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 857   if (CC != ARMCC::AL)
 858     O << ARMCondCodeToString(CC);
 859 }
 860
 861 void ARMAsmPrinter::printSBitModifierOperand(const MachineInstr *MI, int OpNum){
 862   unsigned Reg = MI->getOperand(OpNum).getReg();
 863   if (Reg) {
 864     assert(Reg == ARM::CPSR && "Expect ARM CPSR register!");
 865     O << 's';
 866   }
 867 }
 868
 869 void ARMAsmPrinter::printPCLabel(const MachineInstr *MI, int OpNum) {
 870   int Id = (int)MI->getOperand(OpNum).getImm();
 871   O << MAI->getPrivateGlobalPrefix()
 872     << "PC" << getFunctionNumber() << "_" << Id;
 873 }
 874
 875 void ARMAsmPrinter::printRegisterList(const MachineInstr *MI, int OpNum) {
 876   O << "{";
 877   // Always skip the first operand, it's the optional (and implicit writeback).
 878   for (unsigned i = OpNum+1, e = MI->getNumOperands(); i != e; ++i) {
 879     if (MI->getOperand(i).isImplicit())
 880       continue;
 881     if ((int)i != OpNum+1) O << ", ";
 882     printOperand(MI, i);
 883   }
 884   O << "}";
 885 }
 886
 887 void ARMAsmPrinter::printCPInstOperand(const MachineInstr *MI, int OpNum,
 888                                        const char *Modifier) {
 889   assert(Modifier && "This operand only works with a modifier!");
 890   // There are two aspects to a CONSTANTPOOL_ENTRY operand, the label and the
 891   // data itself.
 892   if (!strcmp(Modifier, "label")) {
 893     unsigned ID = MI->getOperand(OpNum).getImm();
 894     O << MAI->getPrivateGlobalPrefix() << "CPI" << getFunctionNumber()
 895       << '_' << ID << ":\n";
 896   } else {
 897     assert(!strcmp(Modifier, "cpentry") && "Unknown modifier for CPE");
 898     unsigned CPI = MI->getOperand(OpNum).getIndex();
 899
 900     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPI];
 901
 902     if (MCPE.isMachineConstantPoolEntry()) {
 903       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
 904     } else {
 905       EmitGlobalConstant(MCPE.Val.ConstVal);
 906     }
 907   }
 908 }
 909
 910 void ARMAsmPrinter::printJTBlockOperand(const MachineInstr *MI, int OpNum) {
 911   assert(!Subtarget->isThumb2() && "Thumb2 should use double-jump jumptables!");
 912
 913   const MachineOperand &MO1 = MI->getOperand(OpNum);
 914   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 915   unsigned JTI = MO1.getIndex();
 916   O << MAI->getPrivateGlobalPrefix() << "JTI" << getFunctionNumber()
 917     << '_' << JTI << '_' << MO2.getImm() << ":\n";
 918
 919   const char *JTEntryDirective = MAI->getData32bitsDirective();
 920
 921   const MachineFunction *MF = MI->getParent()->getParent();
 922   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 923   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 924   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 925   bool UseSet= MAI->getSetDirective() && TM.getRelocationModel() == Reloc::PIC_;
 926   SmallPtrSet<MachineBasicBlock*, 8> JTSets;
 927   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 928     MachineBasicBlock *MBB = JTBBs[i];
 929     bool isNew = JTSets.insert(MBB);
 930
 931     if (UseSet && isNew)
 932       printPICJumpTableSetLabel(JTI, MO2.getImm(), MBB);
 933
 934     O << JTEntryDirective << ' ';
 935     if (UseSet)
 936       O << MAI->getPrivateGlobalPrefix() << getFunctionNumber()
 937         << '_' << JTI << '_' << MO2.getImm()
 938         << "_set_" << MBB->getNumber();
 939     else if (TM.getRelocationModel() == Reloc::PIC_) {
 940       O << *GetMBBSymbol(MBB->getNumber())
 941         << '-' << MAI->getPrivateGlobalPrefix() << "JTI"
 942         << getFunctionNumber() << '_' << JTI << '_' << MO2.getImm();
 943     } else {
 944       O << *GetMBBSymbol(MBB->getNumber());
 945     }
 946     if (i != e-1)
 947       O << '\n';
 948   }
 949 }
 950
 951 void ARMAsmPrinter::printJT2BlockOperand(const MachineInstr *MI, int OpNum) {
 952   const MachineOperand &MO1 = MI->getOperand(OpNum);
 953   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 954   unsigned JTI = MO1.getIndex();
 955   O << MAI->getPrivateGlobalPrefix() << "JTI" << getFunctionNumber()
 956     << '_' << JTI << '_' << MO2.getImm() << ":\n";
 957
 958   const MachineFunction *MF = MI->getParent()->getParent();
 959   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 960   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 961   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 962   bool ByteOffset = false, HalfWordOffset = false;
 963   if (MI->getOpcode() == ARM::t2TBB)
 964     ByteOffset = true;
 965   else if (MI->getOpcode() == ARM::t2TBH)
 966     HalfWordOffset = true;
 967
 968   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 969     MachineBasicBlock *MBB = JTBBs[i];
 970     if (ByteOffset)
 971       O << MAI->getData8bitsDirective();
 972     else if (HalfWordOffset)
 973       O << MAI->getData16bitsDirective();
 974     if (ByteOffset || HalfWordOffset) {
 975       O << '(' << *GetMBBSymbol(MBB->getNumber());
 976       O << "-" << MAI->getPrivateGlobalPrefix() << "JTI" << getFunctionNumber()
 977         << '_' << JTI << '_' << MO2.getImm() << ")/2";
 978     } else {
 979       O << "\tb.w " << *GetMBBSymbol(MBB->getNumber());
 980     }
 981     if (i != e-1)
 982       O << '\n';
 983   }
 984
 985   // Make sure the instruction that follows TBB is 2-byte aligned.
 986   // FIXME: Constant island pass should insert an "ALIGN" instruction instead.
 987   if (ByteOffset && (JTBBs.size() & 1)) {
 988     O << '\n';
 989     EmitAlignment(1);
 990   }
 991 }
 992
 993 void ARMAsmPrinter::printTBAddrMode(const MachineInstr *MI, int OpNum) {
 994   O << "[pc, " << getRegisterName(MI->getOperand(OpNum).getReg());
 995   if (MI->getOpcode() == ARM::t2TBH)
 996     O << ", lsl #1";
 997   O << ']';
 998 }
 999
1000 void ARMAsmPrinter::printNoHashImmediate(const MachineInstr *MI, int OpNum) {
1001   O << MI->getOperand(OpNum).getImm();
1002 }
1003
1004 void ARMAsmPrinter::printVFPf32ImmOperand(const MachineInstr *MI, int OpNum) {
1005   const ConstantFP *FP = MI->getOperand(OpNum).getFPImm();
1006   O << '#' << FP->getValueAPF().convertToFloat();
1007   if (VerboseAsm) {
1008     O.PadToColumn(MAI->getCommentColumn());
1009     O << MAI->getCommentString() << ' ';
1010     WriteAsOperand(O, FP, /*PrintType=*/false);
1011   }
1012 }
1013
1014 void ARMAsmPrinter::printVFPf64ImmOperand(const MachineInstr *MI, int OpNum) {
1015   const ConstantFP *FP = MI->getOperand(OpNum).getFPImm();
1016   O << '#' << FP->getValueAPF().convertToDouble();
1017   if (VerboseAsm) {
1018     O.PadToColumn(MAI->getCommentColumn());
1019     O << MAI->getCommentString() << ' ';
1020     WriteAsOperand(O, FP, /*PrintType=*/false);
1021   }
1022 }
1023
1024 bool ARMAsmPrinter::PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
1025                                     unsigned AsmVariant, const char *ExtraCode){
1026   // Does this asm operand have a single letter operand modifier?
1027   if (ExtraCode && ExtraCode[0]) {
1028     if (ExtraCode[1] != 0) return true; // Unknown modifier.
1029
1030     switch (ExtraCode[0]) {
1031     default: return true;  // Unknown modifier.
1032     case 'a': // Print as a memory address.
1033       if (MI->getOperand(OpNum).isReg()) {
1034         O << "[" << getRegisterName(MI->getOperand(OpNum).getReg()) << "]";
1035         return false;
1036       }
1037       // Fallthrough
1038     case 'c': // Don't print "#" before an immediate operand.
1039       if (!MI->getOperand(OpNum).isImm())
1040         return true;
1041       printNoHashImmediate(MI, OpNum);
1042       return false;
1043     case 'P': // Print a VFP double precision register.
1044     case 'q': // Print a NEON quad precision register.
1045       printOperand(MI, OpNum);
1046       return false;
1047     case 'Q':
1048       if (TM.getTargetData()->isLittleEndian())
1049         break;
1050       // Fallthrough
1051     case 'R':
1052       if (TM.getTargetData()->isBigEndian())
1053         break;
1054       // Fallthrough
1055     case 'H': // Write second word of DI / DF reference.
1056       // Verify that this operand has two consecutive registers.
1057       if (!MI->getOperand(OpNum).isReg() ||
1058           OpNum+1 == MI->getNumOperands() ||
1059           !MI->getOperand(OpNum+1).isReg())
1060         return true;
1061       ++OpNum;   // Return the high-part.
1062     }
1063   }
1064
1065   printOperand(MI, OpNum);
1066   return false;
1067 }
1068
1069 bool ARMAsmPrinter::PrintAsmMemoryOperand(const MachineInstr *MI,
1070                                           unsigned OpNum, unsigned AsmVariant,
1071                                           const char *ExtraCode) {
1072   if (ExtraCode && ExtraCode[0])
1073     return true; // Unknown modifier.
1074
1075   const MachineOperand &MO = MI->getOperand(OpNum);
1076   assert(MO.isReg() && "unexpected inline asm memory operand");
1077   O << "[" << getRegisterName(MO.getReg()) << "]";
1078   return false;
1079 }
1080
1081 void ARMAsmPrinter::printMachineInstruction(const MachineInstr *MI) {
1082   ++EmittedInsts;
1083
1084   // Call the autogenerated instruction printer routines.
1085   processDebugLoc(MI, true);
1086
1087   if (EnableMCInst) {
1088     printInstructionThroughMCStreamer(MI);
1089   } else {
1090     int Opc = MI->getOpcode();
1091     if (Opc == ARM::CONSTPOOL_ENTRY)
1092       EmitAlignment(2);
1093
1094     printInstruction(MI);
1095   }
1096
1097   if (VerboseAsm)
1098     EmitComments(*MI);
1099   O << '\n';
1100   processDebugLoc(MI, false);
1101 }
1102
1103 void ARMAsmPrinter::EmitStartOfAsmFile(Module &M) {
1104   if (Subtarget->isTargetDarwin()) {
1105     Reloc::Model RelocM = TM.getRelocationModel();
1106     if (RelocM == Reloc::PIC_ || RelocM == Reloc::DynamicNoPIC) {
1107       // Declare all the text sections up front (before the DWARF sections
1108       // emitted by AsmPrinter::doInitialization) so the assembler will keep
1109       // them together at the beginning of the object file.  This helps
1110       // avoid out-of-range branches that are due a fundamental limitation of
1111       // the way symbol offsets are encoded with the current Darwin ARM
1112       // relocations.
1113       TargetLoweringObjectFileMachO &TLOFMacho =
1114         static_cast<TargetLoweringObjectFileMachO &>(getObjFileLowering());
1115       OutStreamer.SwitchSection(TLOFMacho.getTextSection());
1116       OutStreamer.SwitchSection(TLOFMacho.getTextCoalSection());
1117       OutStreamer.SwitchSection(TLOFMacho.getConstTextCoalSection());
1118       if (RelocM == Reloc::DynamicNoPIC) {
1119         const MCSection *sect =
1120           TLOFMacho.getMachOSection("__TEXT", "__symbol_stub4",
1121                                     MCSectionMachO::S_SYMBOL_STUBS,
1122                                     12, SectionKind::getText());
1123         OutStreamer.SwitchSection(sect);
1124       } else {
1125         const MCSection *sect =
1126           TLOFMacho.getMachOSection("__TEXT", "__picsymbolstub4",
1127                                     MCSectionMachO::S_SYMBOL_STUBS,
1128                                     16, SectionKind::getText());
1129         OutStreamer.SwitchSection(sect);
1130       }
1131     }
1132   }
1133
1134   // Use unified assembler syntax.
1135   O << "\t.syntax unified\n";
1136
1137   // Emit ARM Build Attributes
1138   if (Subtarget->isTargetELF()) {
1139     // CPU Type
1140     std::string CPUString = Subtarget->getCPUString();
1141     if (CPUString != "generic")
1142       O << "\t.cpu " << CPUString << '\n';
1143
1144     // FIXME: Emit FPU type
1145     if (Subtarget->hasVFP2())
1146       O << "\t.eabi_attribute " << ARMBuildAttrs::VFP_arch << ", 2\n";
1147
1148     // Signal various FP modes.
1149     if (!UnsafeFPMath)
1150       O << "\t.eabi_attribute " << ARMBuildAttrs::ABI_FP_denormal << ", 1\n"
1151         << "\t.eabi_attribute " << ARMBuildAttrs::ABI_FP_exceptions << ", 1\n";
1152
1153     if (FiniteOnlyFPMath())
1154       O << "\t.eabi_attribute " << ARMBuildAttrs::ABI_FP_number_model << ", 1\n";
1155     else
1156       O << "\t.eabi_attribute " << ARMBuildAttrs::ABI_FP_number_model << ", 3\n";
1157
1158     // 8-bytes alignment stuff.
1159     O << "\t.eabi_attribute " << ARMBuildAttrs::ABI_align8_needed << ", 1\n"
1160       << "\t.eabi_attribute " << ARMBuildAttrs::ABI_align8_preserved << ", 1\n";
1161
1162     // Hard float.  Use both S and D registers and conform to AAPCS-VFP.
1163     if (Subtarget->isAAPCS_ABI() && FloatABIType == FloatABI::Hard)
1164       O << "\t.eabi_attribute " << ARMBuildAttrs::ABI_HardFP_use << ", 3\n"
1165         << "\t.eabi_attribute " << ARMBuildAttrs::ABI_VFP_args << ", 1\n";
1166
1167     // FIXME: Should we signal R9 usage?
1168   }
1169 }
1170
1171
1172 void ARMAsmPrinter::EmitEndOfAsmFile(Module &M) {
1173   if (Subtarget->isTargetDarwin()) {
1174     // All darwin targets use mach-o.
1175     TargetLoweringObjectFileMachO &TLOFMacho =
1176       static_cast<TargetLoweringObjectFileMachO &>(getObjFileLowering());
1177     MachineModuleInfoMachO &MMIMacho =
1178       MMI->getObjFileInfo<MachineModuleInfoMachO>();
1179
1180     O << '\n';
1181
1182     // Output non-lazy-pointers for external and common global variables.
1183     MachineModuleInfoMachO::SymbolListTy Stubs = MMIMacho.GetGVStubList();
1184
1185     if (!Stubs.empty()) {
1186       // Switch with ".non_lazy_symbol_pointer" directive.
1187       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
1188       EmitAlignment(2);
1189       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
1190         O << *Stubs[i].first << ":\n\t.indirect_symbol ";
1191         O << *Stubs[i].second << "\n\t.long\t0\n";
1192       }
1193     }
1194
1195     Stubs = MMIMacho.GetHiddenGVStubList();
1196     if (!Stubs.empty()) {
1197       OutStreamer.SwitchSection(getObjFileLowering().getDataSection());
1198       EmitAlignment(2);
1199       for (unsigned i = 0, e = Stubs.size(); i != e; ++i)
1200         O << *Stubs[i].first << ":\n\t.long " << *Stubs[i].second << "\n";
1201     }
1202
1203     // Funny Darwin hack: This flag tells the linker that no global symbols
1204     // contain code that falls through to other global symbols (e.g. the obvious
1205     // implementation of multiple entry points).  If this doesn't occur, the
1206     // linker can safely perform dead code stripping.  Since LLVM never
1207     // generates code that does this, it is always safe to set.
1208     OutStreamer.EmitAssemblerFlag(MCStreamer::SubsectionsViaSymbols);
1209   }
1210 }
1211
1212 //===----------------------------------------------------------------------===//
1213
1214 void ARMAsmPrinter::printInstructionThroughMCStreamer(const MachineInstr *MI) {
1215   ARMMCInstLower MCInstLowering(OutContext, *Mang, *this);
1216   switch (MI->getOpcode()) {
1217   case ARM::t2MOVi32imm:
1218     assert(0 && "Should be lowered by thumb2it pass");
1219   default: break;
1220   case TargetInstrInfo::DBG_LABEL:
1221   case TargetInstrInfo::EH_LABEL:
1222   case TargetInstrInfo::GC_LABEL:
1223     printLabel(MI);
1224     return;
1225   case TargetInstrInfo::KILL:
1226     printKill(MI);
1227     return;
1228   case TargetInstrInfo::INLINEASM:
1229     printInlineAsm(MI);
1230     return;
1231   case TargetInstrInfo::IMPLICIT_DEF:
1232     printImplicitDef(MI);
1233     return;
1234   case ARM::PICADD: { // FIXME: Remove asm string from td file.
1235     // This is a pseudo op for a label + instruction sequence, which looks like:
1236     // LPC0:
1237     //     add r0, pc, r0
1238     // This adds the address of LPC0 to r0.
1239
1240     // Emit the label.
1241     // FIXME: MOVE TO SHARED PLACE.
1242     unsigned Id = (unsigned)MI->getOperand(2).getImm();
1243     const char *Prefix = MAI->getPrivateGlobalPrefix();
1244     MCSymbol *Label =OutContext.GetOrCreateSymbol(Twine(Prefix)
1245                          + "PC" + Twine(getFunctionNumber()) + "_" + Twine(Id));
1246     OutStreamer.EmitLabel(Label);
1247
1248
1249     // Form and emit tha dd.
1250     MCInst AddInst;
1251     AddInst.setOpcode(ARM::ADDrr);
1252     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1253     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
1254     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1255     printMCInst(&AddInst);
1256     return;
1257   }
1258   case ARM::CONSTPOOL_ENTRY: { // FIXME: Remove asm string from td file.
1259     /// CONSTPOOL_ENTRY - This instruction represents a floating constant pool
1260     /// in the function.  The first operand is the ID# for this instruction, the
1261     /// second is the index into the MachineConstantPool that this is, the third
1262     /// is the size in bytes of this constant pool entry.
1263     unsigned LabelId = (unsigned)MI->getOperand(0).getImm();
1264     unsigned CPIdx   = (unsigned)MI->getOperand(1).getIndex();
1265
1266     EmitAlignment(2);
1267
1268     const char *Prefix = MAI->getPrivateGlobalPrefix();
1269     MCSymbol *Label = OutContext.GetOrCreateSymbol(Twine(Prefix)+"CPI"+
1270                                                    Twine(getFunctionNumber())+
1271                                                    "_"+ Twine(LabelId));
1272     OutStreamer.EmitLabel(Label);
1273
1274     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPIdx];
1275     if (MCPE.isMachineConstantPoolEntry())
1276       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
1277     else
1278       EmitGlobalConstant(MCPE.Val.ConstVal);
1279
1280     return;
1281   }
1282   case ARM::MOVi2pieces: { // FIXME: Remove asmstring from td file.
1283     // This is a hack that lowers as a two instruction sequence.
1284     unsigned DstReg = MI->getOperand(0).getReg();
1285     unsigned ImmVal = (unsigned)MI->getOperand(1).getImm();
1286
1287     unsigned SOImmValV1 = ARM_AM::getSOImmTwoPartFirst(ImmVal);
1288     unsigned SOImmValV2 = ARM_AM::getSOImmTwoPartSecond(ImmVal);
1289
1290     {
1291       MCInst TmpInst;
1292       TmpInst.setOpcode(ARM::MOVi);
1293       TmpInst.addOperand(MCOperand::CreateReg(DstReg));
1294       TmpInst.addOperand(MCOperand::CreateImm(SOImmValV1));
1295
1296       // Predicate.
1297       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1298       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(3).getReg()));
1299
1300       TmpInst.addOperand(MCOperand::CreateReg(0));          // cc_out
1301       printMCInst(&TmpInst);
1302       O << '\n';
1303     }
1304
1305     {
1306       MCInst TmpInst;
1307       TmpInst.setOpcode(ARM::ORRri);
1308       TmpInst.addOperand(MCOperand::CreateReg(DstReg));     // dstreg
1309       TmpInst.addOperand(MCOperand::CreateReg(DstReg));     // inreg
1310       TmpInst.addOperand(MCOperand::CreateImm(SOImmValV2)); // so_imm
1311       // Predicate.
1312       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1313       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(3).getReg()));
1314
1315       TmpInst.addOperand(MCOperand::CreateReg(0));          // cc_out
1316       printMCInst(&TmpInst);
1317     }
1318     return;
1319   }
1320   case ARM::MOVi32imm: { // FIXME: Remove asmstring from td file.
1321     // This is a hack that lowers as a two instruction sequence.
1322     unsigned DstReg = MI->getOperand(0).getReg();
1323     unsigned ImmVal = (unsigned)MI->getOperand(1).getImm();
1324
1325     {
1326       MCInst TmpInst;
1327       TmpInst.setOpcode(ARM::MOVi16);
1328       TmpInst.addOperand(MCOperand::CreateReg(DstReg));         // dstreg
1329       TmpInst.addOperand(MCOperand::CreateImm(ImmVal & 65535)); // lower16(imm)
1330
1331       // Predicate.
1332       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1333       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(3).getReg()));
1334
1335       printMCInst(&TmpInst);
1336       O << '\n';
1337     }
1338
1339     {
1340       MCInst TmpInst;
1341       TmpInst.setOpcode(ARM::MOVTi16);
1342       TmpInst.addOperand(MCOperand::CreateReg(DstReg));         // dstreg
1343       TmpInst.addOperand(MCOperand::CreateReg(DstReg));         // srcreg
1344       TmpInst.addOperand(MCOperand::CreateImm(ImmVal >> 16));   // upper16(imm)
1345
1346       // Predicate.
1347       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1348       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(3).getReg()));
1349
1350       printMCInst(&TmpInst);
1351     }
1352
1353     return;
1354   }
1355   }
1356
1357   MCInst TmpInst;
1358   MCInstLowering.Lower(MI, TmpInst);
1359
1360   printMCInst(&TmpInst);
1361 }
1362
1363 //===----------------------------------------------------------------------===//
1364 // Target Registry Stuff
1365 //===----------------------------------------------------------------------===//
1366
1367 static MCInstPrinter *createARMMCInstPrinter(const Target &T,
1368                                              unsigned SyntaxVariant,
1369                                              const MCAsmInfo &MAI,
1370                                              raw_ostream &O) {
1371   if (SyntaxVariant == 0)
1372     return new ARMInstPrinter(O, MAI, false);
1373   return 0;
1374 }
1375
1376 // Force static initialization.
1377 extern "C" void LLVMInitializeARMAsmPrinter() {
1378   RegisterAsmPrinter<ARMAsmPrinter> X(TheARMTarget);
1379   RegisterAsmPrinter<ARMAsmPrinter> Y(TheThumbTarget);
1380
1381   TargetRegistry::RegisterMCInstPrinter(TheARMTarget, createARMMCInstPrinter);
1382   TargetRegistry::RegisterMCInstPrinter(TheThumbTarget, createARMMCInstPrinter);
1383 }
1384