lib/Target/ARM/ARMTargetMachine.cpp

   1 //===-- ARMTargetMachine.cpp - Define TargetMachine for ARM ---------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 //
  11 //===----------------------------------------------------------------------===//
  12
  13 #include "ARM.h"
  14 #include "ARMTargetMachine.h"
  15 #include "ARMFrameLowering.h"
  16 #include "ARMTargetObjectFile.h"
  17 #include "llvm/CodeGen/Passes.h"
  18 #include "llvm/IR/Function.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/PassManager.h"
  21 #include "llvm/Support/CommandLine.h"
  22 #include "llvm/Support/FormattedStream.h"
  23 #include "llvm/Support/TargetRegistry.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/Transforms/Scalar.h"
  26 using namespace llvm;
  27
  28 static cl::opt<bool>
  29 DisableA15SDOptimization("disable-a15-sd-optimization", cl::Hidden,
  30                    cl::desc("Inhibit optimization of S->D register accesses on A15"),
  31                    cl::init(false));
  32
  33 static cl::opt<bool>
  34 EnableAtomicTidy("arm-atomic-cfg-tidy", cl::Hidden,
  35                  cl::desc("Run SimplifyCFG after expanding atomic operations"
  36                           " to make use of cmpxchg flow-based information"),
  37                  cl::init(true));
  38
  39 extern "C" void LLVMInitializeARMTarget() {
  40   // Register the target.
  41   RegisterTargetMachine<ARMLETargetMachine> X(TheARMLETarget);
  42   RegisterTargetMachine<ARMBETargetMachine> Y(TheARMBETarget);
  43   RegisterTargetMachine<ThumbLETargetMachine> A(TheThumbLETarget);
  44   RegisterTargetMachine<ThumbBETargetMachine> B(TheThumbBETarget);
  45 }
  46
  47 static std::unique_ptr<TargetLoweringObjectFile> createTLOF(const Triple &TT) {
  48   if (TT.isOSBinFormatMachO())
  49     return make_unique<TargetLoweringObjectFileMachO>();
  50   if (TT.isOSWindows())
  51     return make_unique<TargetLoweringObjectFileCOFF>();
  52   return make_unique<ARMElfTargetObjectFile>();
  53 }
  54
  55 static ARMBaseTargetMachine::ARMABI
  56 computeTargetABI(const Triple &TT, StringRef CPU,
  57                  const TargetOptions &Options) {
  58   if (Options.getABIName().startswith("aapcs"))
  59     return ARMBaseTargetMachine::ARM_ABI_AAPCS;
  60   else if (Options.getABIName().startswith("apcs"))
  61     return ARMBaseTargetMachine::ARM_ABI_APCS;
  62
  63   assert(Options.getABIName().empty() && "Unknown target-abi option!");
  64
  65   ARMBaseTargetMachine::ARMABI TargetABI =
  66       ARMBaseTargetMachine::ARM_ABI_UNKNOWN;
  67
  68   // FIXME: This is duplicated code from the front end and should be unified.
  69   if (TT.isOSBinFormatMachO()) {
  70     if (TT.getEnvironment() == llvm::Triple::EABI ||
  71         (TT.getOS() == llvm::Triple::UnknownOS &&
  72          TT.getObjectFormat() == llvm::Triple::MachO) ||
  73         CPU.startswith("cortex-m")) {
  74       TargetABI = ARMBaseTargetMachine::ARM_ABI_AAPCS;
  75     } else {
  76       TargetABI = ARMBaseTargetMachine::ARM_ABI_APCS;
  77     }
  78   } else if (TT.isOSWindows()) {
  79     // FIXME: this is invalid for WindowsCE
  80     TargetABI = ARMBaseTargetMachine::ARM_ABI_AAPCS;
  81   } else {
  82     // Select the default based on the platform.
  83     switch (TT.getEnvironment()) {
  84     case llvm::Triple::Android:
  85     case llvm::Triple::GNUEABI:
  86     case llvm::Triple::GNUEABIHF:
  87     case llvm::Triple::EABIHF:
  88     case llvm::Triple::EABI:
  89       TargetABI = ARMBaseTargetMachine::ARM_ABI_AAPCS;
  90       break;
  91     case llvm::Triple::GNU:
  92       TargetABI = ARMBaseTargetMachine::ARM_ABI_APCS;
  93       break;
  94     default:
  95       if (TT.getOS() == llvm::Triple::NetBSD)
  96         TargetABI = ARMBaseTargetMachine::ARM_ABI_APCS;
  97       else
  98         TargetABI = ARMBaseTargetMachine::ARM_ABI_AAPCS;
  99       break;
 100     }
 101   }
 102
 103   return TargetABI;
 104 }
 105
 106 /// TargetMachine ctor - Create an ARM architecture model.
 107 ///
 108 ARMBaseTargetMachine::ARMBaseTargetMachine(const Target &T, StringRef TT,
 109                                            StringRef CPU, StringRef FS,
 110                                            const TargetOptions &Options,
 111                                            Reloc::Model RM, CodeModel::Model CM,
 112                                            CodeGenOpt::Level OL, bool isLittle)
 113     : LLVMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL),
 114       TargetABI(computeTargetABI(Triple(TT), CPU, Options)),
 115       TLOF(createTLOF(Triple(getTargetTriple()))),
 116       Subtarget(TT, CPU, FS, *this, isLittle), isLittle(isLittle) {
 117
 118   // Default to triple-appropriate float ABI
 119   if (Options.FloatABIType == FloatABI::Default)
 120     this->Options.FloatABIType =
 121         Subtarget.isTargetHardFloat() ? FloatABI::Hard : FloatABI::Soft;
 122 }
 123
 124 ARMBaseTargetMachine::~ARMBaseTargetMachine() {}
 125
 126 const ARMSubtarget *
 127 ARMBaseTargetMachine::getSubtargetImpl(const Function &F) const {
 128   AttributeSet FnAttrs = F.getAttributes();
 129   Attribute CPUAttr =
 130       FnAttrs.getAttribute(AttributeSet::FunctionIndex, "target-cpu");
 131   Attribute FSAttr =
 132       FnAttrs.getAttribute(AttributeSet::FunctionIndex, "target-features");
 133
 134   std::string CPU = !CPUAttr.hasAttribute(Attribute::None)
 135                         ? CPUAttr.getValueAsString().str()
 136                         : TargetCPU;
 137   std::string FS = !FSAttr.hasAttribute(Attribute::None)
 138                        ? FSAttr.getValueAsString().str()
 139                        : TargetFS;
 140
 141   // FIXME: This is related to the code below to reset the target options,
 142   // we need to know whether or not the soft float flag is set on the
 143   // function before we can generate a subtarget. We also need to use
 144   // it as a key for the subtarget since that can be the only difference
 145   // between two functions.
 146   Attribute SFAttr =
 147       FnAttrs.getAttribute(AttributeSet::FunctionIndex, "use-soft-float");
 148   bool SoftFloat = !SFAttr.hasAttribute(Attribute::None)
 149                        ? SFAttr.getValueAsString() == "true"
 150                        : Options.UseSoftFloat;
 151
 152   auto &I = SubtargetMap[CPU + FS + (SoftFloat ? "use-soft-float=true"
 153                                                : "use-soft-float=false")];
 154   if (!I) {
 155     // This needs to be done before we create a new subtarget since any
 156     // creation will depend on the TM and the code generation flags on the
 157     // function that reside in TargetOptions.
 158     resetTargetOptions(F);
 159     I = llvm::make_unique<ARMSubtarget>(TargetTriple, CPU, FS, *this, isLittle);
 160   }
 161   return I.get();
 162 }
 163
 164 void ARMBaseTargetMachine::addAnalysisPasses(PassManagerBase &PM) {
 165   // Add first the target-independent BasicTTI pass, then our ARM pass. This
 166   // allows the ARM pass to delegate to the target independent layer when
 167   // appropriate.
 168   PM.add(createBasicTargetTransformInfoPass(this));
 169   PM.add(createARMTargetTransformInfoPass(this));
 170 }
 171
 172
 173 void ARMTargetMachine::anchor() { }
 174
 175 ARMTargetMachine::ARMTargetMachine(const Target &T, StringRef TT, StringRef CPU,
 176                                    StringRef FS, const TargetOptions &Options,
 177                                    Reloc::Model RM, CodeModel::Model CM,
 178                                    CodeGenOpt::Level OL, bool isLittle)
 179     : ARMBaseTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, isLittle) {
 180   initAsmInfo();
 181   if (!Subtarget.hasARMOps())
 182     report_fatal_error("CPU: '" + Subtarget.getCPUString() + "' does not "
 183                        "support ARM mode execution!");
 184 }
 185
 186 void ARMLETargetMachine::anchor() { }
 187
 188 ARMLETargetMachine::ARMLETargetMachine(const Target &T, StringRef TT,
 189                                        StringRef CPU, StringRef FS,
 190                                        const TargetOptions &Options,
 191                                        Reloc::Model RM, CodeModel::Model CM,
 192                                        CodeGenOpt::Level OL)
 193     : ARMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, true) {}
 194
 195 void ARMBETargetMachine::anchor() { }
 196
 197 ARMBETargetMachine::ARMBETargetMachine(const Target &T, StringRef TT,
 198                                        StringRef CPU, StringRef FS,
 199                                        const TargetOptions &Options,
 200                                        Reloc::Model RM, CodeModel::Model CM,
 201                                        CodeGenOpt::Level OL)
 202     : ARMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, false) {}
 203
 204 void ThumbTargetMachine::anchor() { }
 205
 206 ThumbTargetMachine::ThumbTargetMachine(const Target &T, StringRef TT,
 207                                        StringRef CPU, StringRef FS,
 208                                        const TargetOptions &Options,
 209                                        Reloc::Model RM, CodeModel::Model CM,
 210                                        CodeGenOpt::Level OL, bool isLittle)
 211     : ARMBaseTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL,
 212                            isLittle) {
 213   initAsmInfo();
 214 }
 215
 216 void ThumbLETargetMachine::anchor() { }
 217
 218 ThumbLETargetMachine::ThumbLETargetMachine(const Target &T, StringRef TT,
 219                                            StringRef CPU, StringRef FS,
 220                                            const TargetOptions &Options,
 221                                            Reloc::Model RM, CodeModel::Model CM,
 222                                            CodeGenOpt::Level OL)
 223     : ThumbTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, true) {}
 224
 225 void ThumbBETargetMachine::anchor() { }
 226
 227 ThumbBETargetMachine::ThumbBETargetMachine(const Target &T, StringRef TT,
 228                                            StringRef CPU, StringRef FS,
 229                                            const TargetOptions &Options,
 230                                            Reloc::Model RM, CodeModel::Model CM,
 231                                            CodeGenOpt::Level OL)
 232     : ThumbTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, false) {}
 233
 234 namespace {
 235 /// ARM Code Generator Pass Configuration Options.
 236 class ARMPassConfig : public TargetPassConfig {
 237 public:
 238   ARMPassConfig(ARMBaseTargetMachine *TM, PassManagerBase &PM)
 239     : TargetPassConfig(TM, PM) {}
 240
 241   ARMBaseTargetMachine &getARMTargetMachine() const {
 242     return getTM<ARMBaseTargetMachine>();
 243   }
 244
 245   const ARMSubtarget &getARMSubtarget() const {
 246     return *getARMTargetMachine().getSubtargetImpl();
 247   }
 248
 249   void addIRPasses() override;
 250   bool addPreISel() override;
 251   bool addInstSelector() override;
 252   void addPreRegAlloc() override;
 253   void addPreSched2() override;
 254   void addPreEmitPass() override;
 255 };
 256 } // namespace
 257
 258 TargetPassConfig *ARMBaseTargetMachine::createPassConfig(PassManagerBase &PM) {
 259   return new ARMPassConfig(this, PM);
 260 }
 261
 262 void ARMPassConfig::addIRPasses() {
 263   if (TM->Options.ThreadModel == ThreadModel::Single)
 264     addPass(createLowerAtomicPass());
 265   else
 266     addPass(createAtomicExpandPass(TM));
 267
 268   // Cmpxchg instructions are often used with a subsequent comparison to
 269   // determine whether it succeeded. We can exploit existing control-flow in
 270   // ldrex/strex loops to simplify this, but it needs tidying up.
 271   const ARMSubtarget *Subtarget = &getARMSubtarget();
 272   if (Subtarget->hasAnyDataBarrier() && !Subtarget->isThumb1Only())
 273     if (TM->getOptLevel() != CodeGenOpt::None && EnableAtomicTidy)
 274       addPass(createCFGSimplificationPass());
 275
 276   TargetPassConfig::addIRPasses();
 277 }
 278
 279 bool ARMPassConfig::addPreISel() {
 280   if (TM->getOptLevel() != CodeGenOpt::None)
 281     addPass(createGlobalMergePass(TM));
 282
 283   return false;
 284 }
 285
 286 bool ARMPassConfig::addInstSelector() {
 287   addPass(createARMISelDag(getARMTargetMachine(), getOptLevel()));
 288
 289   const ARMSubtarget *Subtarget = &getARMSubtarget();
 290   if (Subtarget->isTargetELF() && !Subtarget->isThumb1Only() &&
 291       TM->Options.EnableFastISel)
 292     addPass(createARMGlobalBaseRegPass());
 293   return false;
 294 }
 295
 296 void ARMPassConfig::addPreRegAlloc() {
 297   if (getOptLevel() != CodeGenOpt::None)
 298     addPass(createARMLoadStoreOptimizationPass(true));
 299   if (getOptLevel() != CodeGenOpt::None && getARMSubtarget().isCortexA9())
 300     addPass(createMLxExpansionPass());
 301   // Since the A15SDOptimizer pass can insert VDUP instructions, it can only be
 302   // enabled when NEON is available.
 303   if (getOptLevel() != CodeGenOpt::None && getARMSubtarget().isCortexA15() &&
 304     getARMSubtarget().hasNEON() && !DisableA15SDOptimization) {
 305     addPass(createA15SDOptimizerPass());
 306   }
 307 }
 308
 309 void ARMPassConfig::addPreSched2() {
 310   if (getOptLevel() != CodeGenOpt::None) {
 311     addPass(createARMLoadStoreOptimizationPass());
 312
 313     if (getARMSubtarget().hasNEON())
 314       addPass(createExecutionDependencyFixPass(&ARM::DPRRegClass));
 315   }
 316
 317   // Expand some pseudo instructions into multiple instructions to allow
 318   // proper scheduling.
 319   addPass(createARMExpandPseudoPass());
 320
 321   if (getOptLevel() != CodeGenOpt::None) {
 322     if (!getARMSubtarget().isThumb1Only()) {
 323       // in v8, IfConversion depends on Thumb instruction widths
 324       if (getARMSubtarget().restrictIT() &&
 325           !getARMSubtarget().prefers32BitThumb())
 326         addPass(createThumb2SizeReductionPass());
 327       addPass(&IfConverterID);
 328     }
 329   }
 330   if (getARMSubtarget().isThumb2())
 331     addPass(createThumb2ITBlockPass());
 332 }
 333
 334 void ARMPassConfig::addPreEmitPass() {
 335   if (getARMSubtarget().isThumb2()) {
 336     if (!getARMSubtarget().prefers32BitThumb())
 337       addPass(createThumb2SizeReductionPass());
 338
 339     // Constant island pass work on unbundled instructions.
 340     addPass(&UnpackMachineBundlesID);
 341   }
 342
 343   addPass(createARMOptimizeBarriersPass());
 344   addPass(createARMConstantIslandPass());
 345 }