lib/Target/ARM/ARMTargetMachine.cpp

   1 //===-- ARMTargetMachine.cpp - Define TargetMachine for ARM ---------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 //
  11 //===----------------------------------------------------------------------===//
  12
  13 #include "ARM.h"
  14 #include "ARMTargetMachine.h"
  15 #include "ARMFrameLowering.h"
  16 #include "llvm/CodeGen/Passes.h"
  17 #include "llvm/MC/MCAsmInfo.h"
  18 #include "llvm/PassManager.h"
  19 #include "llvm/Support/CommandLine.h"
  20 #include "llvm/Support/FormattedStream.h"
  21 #include "llvm/Support/TargetRegistry.h"
  22 #include "llvm/Target/TargetOptions.h"
  23 #include "llvm/Transforms/Scalar.h"
  24 using namespace llvm;
  25
  26 static cl::opt<bool>
  27 DisableA15SDOptimization("disable-a15-sd-optimization", cl::Hidden,
  28                    cl::desc("Inhibit optimization of S->D register accesses on A15"),
  29                    cl::init(false));
  30
  31 static cl::opt<bool>
  32 EnableAtomicTidy("arm-atomic-cfg-tidy", cl::Hidden,
  33                  cl::desc("Run SimplifyCFG after expanding atomic operations"
  34                           " to make use of cmpxchg flow-based information"),
  35                  cl::init(true));
  36
  37 extern "C" void LLVMInitializeARMTarget() {
  38   // Register the target.
  39   RegisterTargetMachine<ARMLETargetMachine> X(TheARMLETarget);
  40   RegisterTargetMachine<ARMBETargetMachine> Y(TheARMBETarget);
  41   RegisterTargetMachine<ThumbLETargetMachine> A(TheThumbLETarget);
  42   RegisterTargetMachine<ThumbBETargetMachine> B(TheThumbBETarget);
  43 }
  44
  45
  46 /// TargetMachine ctor - Create an ARM architecture model.
  47 ///
  48 ARMBaseTargetMachine::ARMBaseTargetMachine(const Target &T, StringRef TT,
  49                                            StringRef CPU, StringRef FS,
  50                                            const TargetOptions &Options,
  51                                            Reloc::Model RM, CodeModel::Model CM,
  52                                            CodeGenOpt::Level OL,
  53                                            bool isLittle)
  54   : LLVMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL),
  55     Subtarget(TT, CPU, FS, isLittle, Options),
  56     InstrItins(Subtarget.getInstrItineraryData()) {
  57
  58   // Default to triple-appropriate float ABI
  59   if (Options.FloatABIType == FloatABI::Default)
  60     this->Options.FloatABIType =
  61         Subtarget.isTargetHardFloat() ? FloatABI::Hard : FloatABI::Soft;
  62 }
  63
  64 void ARMBaseTargetMachine::addAnalysisPasses(PassManagerBase &PM) {
  65   // Add first the target-independent BasicTTI pass, then our ARM pass. This
  66   // allows the ARM pass to delegate to the target independent layer when
  67   // appropriate.
  68   PM.add(createBasicTargetTransformInfoPass(this));
  69   PM.add(createARMTargetTransformInfoPass(this));
  70 }
  71
  72
  73 void ARMTargetMachine::anchor() { }
  74
  75 ARMTargetMachine::ARMTargetMachine(const Target &T, StringRef TT,
  76                                    StringRef CPU, StringRef FS,
  77                                    const TargetOptions &Options,
  78                                    Reloc::Model RM, CodeModel::Model CM,
  79                                    CodeGenOpt::Level OL,
  80                                    bool isLittle)
  81   : ARMBaseTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, isLittle),
  82     InstrInfo(Subtarget),
  83     TLInfo(*this),
  84     FrameLowering(Subtarget) {
  85   initAsmInfo();
  86   if (!Subtarget.hasARMOps())
  87     report_fatal_error("CPU: '" + Subtarget.getCPUString() + "' does not "
  88                        "support ARM mode execution!");
  89 }
  90
  91 void ARMLETargetMachine::anchor() { }
  92
  93 ARMLETargetMachine::
  94 ARMLETargetMachine(const Target &T, StringRef TT,
  95                        StringRef CPU, StringRef FS, const TargetOptions &Options,
  96                        Reloc::Model RM, CodeModel::Model CM,
  97                        CodeGenOpt::Level OL)
  98   : ARMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, true) {}
  99
 100 void ARMBETargetMachine::anchor() { }
 101
 102 ARMBETargetMachine::
 103 ARMBETargetMachine(const Target &T, StringRef TT,
 104                        StringRef CPU, StringRef FS, const TargetOptions &Options,
 105                        Reloc::Model RM, CodeModel::Model CM,
 106                        CodeGenOpt::Level OL)
 107   : ARMTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, false) {}
 108
 109 void ThumbTargetMachine::anchor() { }
 110
 111 ThumbTargetMachine::ThumbTargetMachine(const Target &T, StringRef TT,
 112                                        StringRef CPU, StringRef FS,
 113                                        const TargetOptions &Options,
 114                                        Reloc::Model RM, CodeModel::Model CM,
 115                                        CodeGenOpt::Level OL,
 116                                        bool isLittle)
 117   : ARMBaseTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, isLittle),
 118     InstrInfo(Subtarget.hasThumb2()
 119               ? ((ARMBaseInstrInfo*)new Thumb2InstrInfo(Subtarget))
 120               : ((ARMBaseInstrInfo*)new Thumb1InstrInfo(Subtarget))),
 121     TLInfo(*this),
 122     FrameLowering(Subtarget.hasThumb2()
 123               ? new ARMFrameLowering(Subtarget)
 124               : (ARMFrameLowering*)new Thumb1FrameLowering(Subtarget)) {
 125   initAsmInfo();
 126 }
 127
 128 void ThumbLETargetMachine::anchor() { }
 129
 130 ThumbLETargetMachine::
 131 ThumbLETargetMachine(const Target &T, StringRef TT,
 132                        StringRef CPU, StringRef FS, const TargetOptions &Options,
 133                        Reloc::Model RM, CodeModel::Model CM,
 134                        CodeGenOpt::Level OL)
 135   : ThumbTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, true) {}
 136
 137 void ThumbBETargetMachine::anchor() { }
 138
 139 ThumbBETargetMachine::
 140 ThumbBETargetMachine(const Target &T, StringRef TT,
 141                        StringRef CPU, StringRef FS, const TargetOptions &Options,
 142                        Reloc::Model RM, CodeModel::Model CM,
 143                        CodeGenOpt::Level OL)
 144   : ThumbTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, false) {}
 145
 146 namespace {
 147 /// ARM Code Generator Pass Configuration Options.
 148 class ARMPassConfig : public TargetPassConfig {
 149 public:
 150   ARMPassConfig(ARMBaseTargetMachine *TM, PassManagerBase &PM)
 151     : TargetPassConfig(TM, PM) {}
 152
 153   ARMBaseTargetMachine &getARMTargetMachine() const {
 154     return getTM<ARMBaseTargetMachine>();
 155   }
 156
 157   const ARMSubtarget &getARMSubtarget() const {
 158     return *getARMTargetMachine().getSubtargetImpl();
 159   }
 160
 161   void addIRPasses() override;
 162   bool addPreISel() override;
 163   bool addInstSelector() override;
 164   bool addPreRegAlloc() override;
 165   bool addPreSched2() override;
 166   bool addPreEmitPass() override;
 167 };
 168 } // namespace
 169
 170 TargetPassConfig *ARMBaseTargetMachine::createPassConfig(PassManagerBase &PM) {
 171   return new ARMPassConfig(this, PM);
 172 }
 173
 174 void ARMPassConfig::addIRPasses() {
 175   const ARMSubtarget *Subtarget = &getARMSubtarget();
 176   if (Subtarget->hasAnyDataBarrier() && !Subtarget->isThumb1Only()) {
 177     addPass(createAtomicExpandLoadLinkedPass(TM));
 178
 179     // Cmpxchg instructions are often used with a subsequent comparison to
 180     // determine whether it succeeded. We can exploit existing control-flow in
 181     // ldrex/strex loops to simplify this, but it needs tidying up.
 182     if (TM->getOptLevel() != CodeGenOpt::None && EnableAtomicTidy)
 183       addPass(createCFGSimplificationPass());
 184   }
 185
 186   TargetPassConfig::addIRPasses();
 187 }
 188
 189 bool ARMPassConfig::addPreISel() {
 190   if (TM->getOptLevel() != CodeGenOpt::None)
 191     addPass(createGlobalMergePass(TM));
 192
 193   return false;
 194 }
 195
 196 bool ARMPassConfig::addInstSelector() {
 197   addPass(createARMISelDag(getARMTargetMachine(), getOptLevel()));
 198
 199   const ARMSubtarget *Subtarget = &getARMSubtarget();
 200   if (Subtarget->isTargetELF() && !Subtarget->isThumb1Only() &&
 201       TM->Options.EnableFastISel)
 202     addPass(createARMGlobalBaseRegPass());
 203   return false;
 204 }
 205
 206 bool ARMPassConfig::addPreRegAlloc() {
 207   // FIXME: Temporarily disabling Thumb-1 pre-RA Load/Store optimization pass
 208   if (getOptLevel() != CodeGenOpt::None && !getARMSubtarget().isThumb1Only())
 209     addPass(createARMLoadStoreOptimizationPass(true));
 210   if (getOptLevel() != CodeGenOpt::None && getARMSubtarget().isCortexA9())
 211     addPass(createMLxExpansionPass());
 212   // Since the A15SDOptimizer pass can insert VDUP instructions, it can only be
 213   // enabled when NEON is available.
 214   if (getOptLevel() != CodeGenOpt::None && getARMSubtarget().isCortexA15() &&
 215     getARMSubtarget().hasNEON() && !DisableA15SDOptimization) {
 216     addPass(createA15SDOptimizerPass());
 217   }
 218   return true;
 219 }
 220
 221 bool ARMPassConfig::addPreSched2() {
 222   if (getOptLevel() != CodeGenOpt::None) {
 223     // FIXME: Temporarily disabling Thumb-1 post-RA Load/Store optimization pass
 224     if (!getARMSubtarget().isThumb1Only()) {
 225       addPass(createARMLoadStoreOptimizationPass());
 226       printAndVerify("After ARM load / store optimizer");
 227     }
 228
 229     if (getARMSubtarget().hasNEON())
 230       addPass(createExecutionDependencyFixPass(&ARM::DPRRegClass));
 231   }
 232
 233   // Expand some pseudo instructions into multiple instructions to allow
 234   // proper scheduling.
 235   addPass(createARMExpandPseudoPass());
 236
 237   if (getOptLevel() != CodeGenOpt::None) {
 238     if (!getARMSubtarget().isThumb1Only()) {
 239       // in v8, IfConversion depends on Thumb instruction widths
 240       if (getARMSubtarget().restrictIT() &&
 241           !getARMSubtarget().prefers32BitThumb())
 242         addPass(createThumb2SizeReductionPass());
 243       addPass(&IfConverterID);
 244     }
 245   }
 246   if (getARMSubtarget().isThumb2())
 247     addPass(createThumb2ITBlockPass());
 248
 249   return true;
 250 }
 251
 252 bool ARMPassConfig::addPreEmitPass() {
 253   if (getARMSubtarget().isThumb2()) {
 254     if (!getARMSubtarget().prefers32BitThumb())
 255       addPass(createThumb2SizeReductionPass());
 256
 257     // Constant island pass work on unbundled instructions.
 258     addPass(&UnpackMachineBundlesID);
 259   }
 260
 261   addPass(createARMOptimizeBarriersPass());
 262   addPass(createARMConstantIslandPass());
 263
 264   return true;
 265 }
 266
 267 bool ARMBaseTargetMachine::addCodeEmitter(PassManagerBase &PM,
 268                                           JITCodeEmitter &JCE) {
 269   // Machine code emitter pass for ARM.
 270   PM.add(createARMJITCodeEmitterPass(*this, JCE));
 271   return false;
 272 }