lib/Target/ARM/ARMSubtarget.cpp

   1 //===-- ARMSubtarget.cpp - ARM Subtarget Information ------------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the ARM specific subclass of TargetSubtarget.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMSubtarget.h"
  15 #include "ARMGenSubtarget.inc"
  16 #include "llvm/GlobalValue.h"
  17 #include "llvm/Target/TargetOptions.h"
  18 #include "llvm/Support/CommandLine.h"
  19 #include "llvm/ADT/SmallVector.h"
  20 using namespace llvm;
  21
  22 static cl::opt<bool>
  23 ReserveR9("arm-reserve-r9", cl::Hidden,
  24           cl::desc("Reserve R9, making it unavailable as GPR"));
  25 static cl::opt<bool>
  26 UseNEONFP("arm-use-neon-fp",
  27           cl::desc("Use NEON for single-precision FP"),
  28           cl::init(false), cl::Hidden);
  29
  30 static cl::opt<bool>
  31 UseMOVT("arm-use-movt",
  32         cl::init(true), cl::Hidden);
  33
  34 ARMSubtarget::ARMSubtarget(const std::string &TT, const std::string &FS,
  35                            bool isT)
  36   : ARMArchVersion(V4T)
  37   , ARMFPUType(None)
  38   , UseNEONForSinglePrecisionFP(UseNEONFP)
  39   , IsThumb(isT)
  40   , ThumbMode(Thumb1)
  41   , PostRAScheduler(false)
  42   , IsR9Reserved(ReserveR9)
  43   , UseMovt(UseMOVT)
  44   , stackAlignment(4)
  45   , CPUString("generic")
  46   , TargetType(isELF) // Default to ELF unless otherwise specified.
  47   , TargetABI(ARM_ABI_APCS) {
  48   // default to soft float ABI
  49   if (FloatABIType == FloatABI::Default)
  50     FloatABIType = FloatABI::Soft;
  51
  52   // Determine default and user specified characteristics
  53
  54   // Parse features string.
  55   CPUString = ParseSubtargetFeatures(FS, CPUString);
  56
  57   // Set the boolean corresponding to the current target triple, or the default
  58   // if one cannot be determined, to true.
  59   unsigned Len = TT.length();
  60   unsigned Idx = 0;
  61
  62   if (Len >= 5 && TT.substr(0, 4) == "armv")
  63     Idx = 4;
  64   else if (Len >= 6 && TT.substr(0, 5) == "thumb") {
  65     IsThumb = true;
  66     if (Len >= 7 && TT[5] == 'v')
  67       Idx = 6;
  68   }
  69   if (Idx) {
  70     unsigned SubVer = TT[Idx];
  71     if (SubVer > '4' && SubVer <= '9') {
  72       if (SubVer >= '7') {
  73         ARMArchVersion = V7A;
  74       } else if (SubVer == '6') {
  75         ARMArchVersion = V6;
  76         if (Len >= Idx+3 && TT[Idx+1] == 't' && TT[Idx+2] == '2')
  77           ARMArchVersion = V6T2;
  78       } else if (SubVer == '5') {
  79         ARMArchVersion = V5T;
  80         if (Len >= Idx+3 && TT[Idx+1] == 't' && TT[Idx+2] == 'e')
  81           ARMArchVersion = V5TE;
  82       }
  83       if (ARMArchVersion >= V6T2)
  84         ThumbMode = Thumb2;
  85     }
  86   }
  87
  88   // Thumb2 implies at least V6T2.
  89   if (ARMArchVersion < V6T2 && ThumbMode >= Thumb2)
  90     ARMArchVersion = V6T2;
  91
  92   if (Len >= 10) {
  93     if (TT.find("-darwin") != std::string::npos)
  94       // arm-darwin
  95       TargetType = isDarwin;
  96   }
  97
  98   if (TT.find("eabi") != std::string::npos)
  99     TargetABI = ARM_ABI_AAPCS;
 100
 101   if (isAAPCS_ABI())
 102     stackAlignment = 8;
 103
 104   if (isTargetDarwin())
 105     IsR9Reserved = ReserveR9 | (ARMArchVersion < V6);
 106
 107   if (!isThumb() || hasThumb2())
 108     PostRAScheduler = true;
 109
 110   // Set CPU specific features.
 111   if (CPUString == "cortex-a8") {
 112     // On Cortex-a8, it's faster to perform some single-precision FP
 113     // operations with NEON instructions.
 114     if (UseNEONFP.getPosition() == 0)
 115       UseNEONForSinglePrecisionFP = true;
 116   }
 117   HasBranchTargetBuffer = (CPUString == "cortex-a8" ||
 118                            CPUString == "cortex-a9");
 119 }
 120
 121 /// GVIsIndirectSymbol - true if the GV will be accessed via an indirect symbol.
 122 bool
 123 ARMSubtarget::GVIsIndirectSymbol(GlobalValue *GV, Reloc::Model RelocM) const {
 124   if (RelocM == Reloc::Static)
 125     return false;
 126
 127   // GV with ghost linkage (in JIT lazy compilation mode) do not require an
 128   // extra load from stub.
 129   bool isDecl = GV->isDeclaration() && !GV->hasNotBeenReadFromBitcode();
 130
 131   if (!isTargetDarwin()) {
 132     // Extra load is needed for all externally visible.
 133     if (GV->hasLocalLinkage() || GV->hasHiddenVisibility())
 134       return false;
 135     return true;
 136   } else {
 137     if (RelocM == Reloc::PIC_) {
 138       // If this is a strong reference to a definition, it is definitely not
 139       // through a stub.
 140       if (!isDecl && !GV->isWeakForLinker())
 141         return false;
 142
 143       // Unless we have a symbol with hidden visibility, we have to go through a
 144       // normal $non_lazy_ptr stub because this symbol might be resolved late.
 145       if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
 146         return true;
 147
 148       // If symbol visibility is hidden, we have a stub for common symbol
 149       // references and external declarations.
 150       if (isDecl || GV->hasCommonLinkage())
 151         // Hidden $non_lazy_ptr reference.
 152         return true;
 153
 154       return false;
 155     } else {
 156       // If this is a strong reference to a definition, it is definitely not
 157       // through a stub.
 158       if (!isDecl && !GV->isWeakForLinker())
 159         return false;
 160
 161       // Unless we have a symbol with hidden visibility, we have to go through a
 162       // normal $non_lazy_ptr stub because this symbol might be resolved late.
 163       if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
 164         return true;
 165     }
 166   }
 167
 168   return false;
 169 }
 170
 171 bool ARMSubtarget::enablePostRAScheduler(
 172            CodeGenOpt::Level OptLevel,
 173            TargetSubtarget::AntiDepBreakMode& Mode,
 174            RegClassVector& CriticalPathRCs) const {
 175   Mode = TargetSubtarget::ANTIDEP_CRITICAL;
 176   CriticalPathRCs.clear();
 177   CriticalPathRCs.push_back(&ARM::GPRRegClass);
 178   return PostRAScheduler && OptLevel >= CodeGenOpt::Default;
 179 }