lib/Target/ARM/ARMInstrInfo.td

   1 //===- ARMInstrInfo.td - Target Description for ARM Target ----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the "Instituto Nokia de Tecnologia" and
   6 // is distributed under the University of Illinois Open Source
   7 // License. See LICENSE.TXT for details.
   8 //
   9 //===----------------------------------------------------------------------===//
  10 //
  11 // This file describes the ARM instructions in TableGen format.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 // Address operands
  16 def op_addr_mode1 : Operand<iPTR> {
  17   let PrintMethod = "printAddrMode1";
  18   let NumMIOperands = 3;
  19   let MIOperandInfo = (ops ptr_rc, ptr_rc, i32imm);
  20 }
  21
  22 def memri : Operand<iPTR> {
  23   let PrintMethod = "printMemRegImm";
  24   let NumMIOperands = 2;
  25   let MIOperandInfo = (ops i32imm, ptr_rc);
  26 }
  27
  28 // Define ARM specific addressing mode.
  29 //Addressing Mode 1: data processing operands
  30 def addr_mode1 : ComplexPattern<iPTR, 3, "SelectAddrMode1", [imm, sra, shl, srl],
  31                                 []>;
  32
  33 //register plus/minus 12 bit offset
  34 def iaddr  : ComplexPattern<iPTR, 2, "SelectAddrRegImm", [frameindex], []>;
  35 //register plus scaled register
  36 //def raddr  : ComplexPattern<iPTR, 2, "SelectAddrRegReg", [], []>;
  37
  38 //===----------------------------------------------------------------------===//
  39 // Instructions
  40 //===----------------------------------------------------------------------===//
  41
  42 class InstARM<dag ops, string asmstr, list<dag> pattern> : Instruction {
  43   let Namespace = "ARM";
  44
  45   dag OperandList = ops;
  46   let AsmString   = asmstr;
  47   let Pattern = pattern;
  48 }
  49
  50 def brtarget : Operand<OtherVT>;
  51
  52 // Operand for printing out a condition code.
  53 let PrintMethod = "printCCOperand" in
  54   def CCOp : Operand<i32>;
  55
  56 def SDT_ARMCallSeq : SDTypeProfile<0, 1, [ SDTCisVT<0, i32> ]>;
  57 def callseq_start  : SDNode<"ISD::CALLSEQ_START", SDT_ARMCallSeq,
  58                              [SDNPHasChain, SDNPOutFlag]>;
  59 def callseq_end    : SDNode<"ISD::CALLSEQ_END",   SDT_ARMCallSeq,
  60                              [SDNPHasChain, SDNPOutFlag]>;
  61
  62 def SDT_ARMcall    : SDTypeProfile<0, -1, [SDTCisInt<0>]>;
  63 def ARMcall        : SDNode<"ARMISD::CALL", SDT_ARMcall,
  64                            [SDNPHasChain, SDNPOptInFlag, SDNPOutFlag]>;
  65 def retflag        : SDNode<"ARMISD::RET_FLAG", SDTRet,
  66                            [SDNPHasChain, SDNPOptInFlag]>;
  67
  68 def SDTarmselect   : SDTypeProfile<1, 3, [SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisInt<0>, SDTCisVT<2, i32>]>;
  69 def armselect      : SDNode<"ARMISD::SELECT", SDTarmselect, [SDNPInFlag, SDNPOutFlag]>;
  70
  71 def SDTarmfmstat   : SDTypeProfile<0, 0, []>;
  72 def armfmstat      : SDNode<"ARMISD::FMSTAT", SDTarmfmstat, [SDNPInFlag, SDNPOutFlag]>;
  73
  74 def SDTarmbr       : SDTypeProfile<0, 2, [SDTCisVT<0, OtherVT>, SDTCisVT<1, i32>]>;
  75 def armbr          : SDNode<"ARMISD::BR", SDTarmbr, [SDNPHasChain, SDNPInFlag]>;
  76
  77 def SDTVoidBinOp : SDTypeProfile<0, 2, [SDTCisSameAs<0, 1>]>;
  78 def armcmp       : SDNode<"ARMISD::CMP",  SDTVoidBinOp, [SDNPOutFlag]>;
  79
  80 def armfsitos      : SDNode<"ARMISD::FSITOS", SDTUnaryOp>;
  81 def armftosis      : SDNode<"ARMISD::FTOSIS", SDTUnaryOp>;
  82 def armfsitod      : SDNode<"ARMISD::FSITOD", SDTUnaryOp>;
  83 def armftosid      : SDNode<"ARMISD::FTOSID", SDTUnaryOp>;
  84 def armfuitos      : SDNode<"ARMISD::FUITOS", SDTUnaryOp>;
  85 def armftouis      : SDNode<"ARMISD::FTOUIS", SDTUnaryOp>;
  86 def armfuitod      : SDNode<"ARMISD::FUITOD", SDTUnaryOp>;
  87 def armftouid      : SDNode<"ARMISD::FTOUID", SDTUnaryOp>;
  88
  89 def SDTarmfmrrd    : SDTypeProfile<0, 3, [SDTCisInt<0>, SDTCisInt<1>, SDTCisFP<2>]>;
  90 def armfmrrd       : SDNode<"ARMISD::FMRRD", SDTarmfmrrd,
  91                             [SDNPHasChain, SDNPOptInFlag, SDNPOutFlag]>;
  92
  93 def SDTarmfmdrr    : SDTypeProfile<1, 2, [SDTCisFP<0>, SDTCisInt<1>, SDTCisInt<2>]>;
  94 def armfmdrr       : SDNode<"ARMISD::FMDRR", SDTarmfmdrr, []>;
  95
  96 def ADJCALLSTACKUP : InstARM<(ops i32imm:$amt),
  97                             "!ADJCALLSTACKUP $amt",
  98                             [(callseq_end imm:$amt)]>, Imp<[R13],[R13]>;
  99
 100 def ADJCALLSTACKDOWN : InstARM<(ops i32imm:$amt),
 101                                "!ADJCALLSTACKDOWN $amt",
 102                                [(callseq_start imm:$amt)]>, Imp<[R13],[R13]>;
 103
 104 let isReturn = 1 in {
 105   def bx: InstARM<(ops), "bx r14", [(retflag)]>;
 106 }
 107
 108 let  Defs = [R0, R1, R2, R3, R14] in {
 109   def bl: InstARM<(ops i32imm:$func, variable_ops), "bl $func", [(ARMcall tglobaladdr:$func)]>;
 110 }
 111
 112 def ldr   : InstARM<(ops IntRegs:$dst, memri:$addr),
 113                      "ldr $dst, $addr",
 114                      [(set IntRegs:$dst, (load iaddr:$addr))]>;
 115
 116 def LDRB    : InstARM<(ops IntRegs:$dst, IntRegs:$addr),
 117                        "ldrb $dst, [$addr]",
 118                        [(set IntRegs:$dst, (zextloadi8 IntRegs:$addr))]>;
 119
 120 def LDRSB   : InstARM<(ops IntRegs:$dst, IntRegs:$addr),
 121                        "ldrsb $dst, [$addr]",
 122                        [(set IntRegs:$dst, (sextloadi8 IntRegs:$addr))]>;
 123
 124 def LDRH    : InstARM<(ops IntRegs:$dst, IntRegs:$addr),
 125                        "ldrh $dst, [$addr]",
 126                        [(set IntRegs:$dst, (zextloadi16 IntRegs:$addr))]>;
 127
 128 def LDRSH   : InstARM<(ops IntRegs:$dst, IntRegs:$addr),
 129                        "ldrsh $dst, [$addr]",
 130                        [(set IntRegs:$dst, (sextloadi16 IntRegs:$addr))]>;
 131
 132 def str  : InstARM<(ops IntRegs:$src, memri:$addr),
 133                     "str $src, $addr",
 134                     [(store IntRegs:$src, iaddr:$addr)]>;
 135
 136 def MOV   : InstARM<(ops IntRegs:$dst, op_addr_mode1:$src),
 137                     "mov $dst, $src", [(set IntRegs:$dst, addr_mode1:$src)]>;
 138
 139 def ADD     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 140                        "add $dst, $a, $b",
 141                        [(set IntRegs:$dst, (add IntRegs:$a, addr_mode1:$b))]>;
 142
 143 def ADCS    : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 144                        "adcs $dst, $a, $b",
 145                        [(set IntRegs:$dst, (adde IntRegs:$a, addr_mode1:$b))]>;
 146
 147 def ADDS    : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 148                        "adds $dst, $a, $b",
 149                        [(set IntRegs:$dst, (addc IntRegs:$a, addr_mode1:$b))]>;
 150
 151 // "LEA" forms of add
 152 def lea_addri : InstARM<(ops IntRegs:$dst, memri:$addr),
 153                          "add $dst, ${addr:arith}",
 154                          [(set IntRegs:$dst, iaddr:$addr)]>;
 155
 156
 157 def SUB     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 158                        "sub $dst, $a, $b",
 159                        [(set IntRegs:$dst, (sub IntRegs:$a, addr_mode1:$b))]>;
 160
 161 def SBCS    : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 162                        "sbcs $dst, $a, $b",
 163                        [(set IntRegs:$dst, (sube IntRegs:$a, addr_mode1:$b))]>;
 164
 165 def SUBS    : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 166                        "subs $dst, $a, $b",
 167                        [(set IntRegs:$dst, (subc IntRegs:$a, addr_mode1:$b))]>;
 168
 169 def AND     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 170                        "and $dst, $a, $b",
 171                        [(set IntRegs:$dst, (and IntRegs:$a, addr_mode1:$b))]>;
 172
 173 def EOR     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 174                        "eor $dst, $a, $b",
 175                        [(set IntRegs:$dst, (xor IntRegs:$a, addr_mode1:$b))]>;
 176
 177 def ORR     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 178                        "orr $dst, $a, $b",
 179                        [(set IntRegs:$dst, (or IntRegs:$a, addr_mode1:$b))]>;
 180
 181 let isTwoAddress = 1 in {
 182   def movcond : InstARM<(ops IntRegs:$dst, IntRegs:$false,
 183                          op_addr_mode1:$true, CCOp:$cc),
 184                          "mov$cc $dst, $true",
 185                          [(set IntRegs:$dst, (armselect addr_mode1:$true,
 186                            IntRegs:$false, imm:$cc))]>;
 187 }
 188
 189 def MUL     : InstARM<(ops IntRegs:$dst, IntRegs:$a, IntRegs:$b),
 190                        "mul $dst, $a, $b",
 191                        [(set IntRegs:$dst, (mul IntRegs:$a, IntRegs:$b))]>;
 192
 193 let Defs = [R0] in {
 194   def SMULL   : InstARM<(ops IntRegs:$dst, IntRegs:$a, IntRegs:$b),
 195                          "smull r12, $dst, $a, $b",
 196                          [(set IntRegs:$dst, (mulhs IntRegs:$a, IntRegs:$b))]>;
 197
 198   def UMULL   : InstARM<(ops IntRegs:$dst, IntRegs:$a, IntRegs:$b),
 199                          "umull r12, $dst, $a, $b",
 200                          [(set IntRegs:$dst, (mulhu IntRegs:$a, IntRegs:$b))]>;
 201 }
 202
 203 def bcond      : InstARM<(ops brtarget:$dst, CCOp:$cc),
 204                          "b$cc $dst",
 205                          [(armbr bb:$dst, imm:$cc)]>;
 206
 207 def b      : InstARM<(ops brtarget:$dst),
 208                          "b $dst",
 209                          [(br bb:$dst)]>;
 210
 211 def cmp      : InstARM<(ops IntRegs:$a, op_addr_mode1:$b),
 212                        "cmp $a, $b",
 213                        [(armcmp IntRegs:$a, addr_mode1:$b)]>;
 214
 215 // Floating Point Compare
 216 def fcmps   : InstARM<(ops FPRegs:$a, FPRegs:$b),
 217                        "fcmps $a, $b",
 218                        [(armcmp FPRegs:$a, FPRegs:$b)]>;
 219
 220 def fcmpd   : InstARM<(ops DFPRegs:$a, DFPRegs:$b),
 221                        "fcmpd $a, $b",
 222                        [(armcmp DFPRegs:$a, DFPRegs:$b)]>;
 223
 224 // Floating Point Conversion
 225 // We use bitconvert for moving the data between the register classes.
 226 // The format conversion is done with ARM specific nodes
 227
 228 def FMSR    : InstARM<(ops FPRegs:$dst, IntRegs:$src),
 229                        "fmsr $dst, $src", [(set FPRegs:$dst, (bitconvert IntRegs:$src))]>;
 230
 231 def FMRS    : InstARM<(ops IntRegs:$dst, FPRegs:$src),
 232                        "fmrs $dst, $src", [(set IntRegs:$dst, (bitconvert FPRegs:$src))]>;
 233
 234 def FMRRD   : InstARM<(ops IntRegs:$i0, IntRegs:$i1, DFPRegs:$src),
 235                        "fmrrd $i0, $i1, $src", [(armfmrrd IntRegs:$i0, IntRegs:$i1, DFPRegs:$src)]>;
 236
 237 def FMDRR   : InstARM<(ops DFPRegs:$dst, IntRegs:$i0, IntRegs:$i1),
 238                        "fmdrr $dst, $i0, $i1", [(set DFPRegs:$dst, (armfmdrr IntRegs:$i0, IntRegs:$i1))]>;
 239
 240 def FSITOS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 241                        "fsitos $dst, $src", [(set FPRegs:$dst, (armfsitos FPRegs:$src))]>;
 242
 243 def FTOSIS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 244                        "ftosis $dst, $src", [(set FPRegs:$dst, (armftosis FPRegs:$src))]>;
 245
 246 def FSITOD  : InstARM<(ops DFPRegs:$dst, FPRegs:$src),
 247                        "fsitod $dst, $src", [(set DFPRegs:$dst, (armfsitod FPRegs:$src))]>;
 248
 249 def FTOSID  : InstARM<(ops FPRegs:$dst, DFPRegs:$src),
 250                        "ftosid $dst, $src", [(set FPRegs:$dst, (armftosid DFPRegs:$src))]>;
 251
 252 def FUITOS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 253                        "fuitos $dst, $src", [(set FPRegs:$dst, (armfuitos FPRegs:$src))]>;
 254
 255 def FTOUIS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 256                        "ftouis $dst, $src", [(set FPRegs:$dst, (armftouis FPRegs:$src))]>;
 257
 258 def FUITOD  : InstARM<(ops DFPRegs:$dst, FPRegs:$src),
 259                        "fuitod $dst, $src", [(set DFPRegs:$dst, (armfuitod FPRegs:$src))]>;
 260
 261 def FTOUID  : InstARM<(ops FPRegs:$dst, DFPRegs:$src),
 262                        "ftouid $dst, $src", [(set FPRegs:$dst, (armftouid DFPRegs:$src))]>;
 263
 264 def FCVTDS  : InstARM<(ops DFPRegs:$dst, FPRegs:$src),
 265                        "fcvtds $dst, $src", [(set DFPRegs:$dst, (fextend FPRegs:$src))]>;
 266
 267 def FCVTSD  : InstARM<(ops FPRegs:$dst, DFPRegs:$src),
 268                        "fcvtsd $dst, $src", [(set FPRegs:$dst, (fround DFPRegs:$src))]>;
 269
 270 def FMSTAT  : InstARM<(ops ), "fmstat", [(armfmstat)]>;
 271
 272 // Floating Point Arithmetic
 273 def FADDS   : InstARM<(ops FPRegs:$dst, FPRegs:$a, FPRegs:$b),
 274                        "fadds $dst, $a, $b",
 275                        [(set FPRegs:$dst, (fadd FPRegs:$a, FPRegs:$b))]>;
 276
 277 def FADDD   : InstARM<(ops DFPRegs:$dst, DFPRegs:$a, DFPRegs:$b),
 278                        "faddd $dst, $a, $b",
 279                        [(set DFPRegs:$dst, (fadd DFPRegs:$a, DFPRegs:$b))]>;
 280
 281 def FSUBS   : InstARM<(ops FPRegs:$dst, FPRegs:$a, FPRegs:$b),
 282                        "fsubs $dst, $a, $b",
 283                        [(set FPRegs:$dst, (fsub FPRegs:$a, FPRegs:$b))]>;
 284
 285 def FSUBD   : InstARM<(ops DFPRegs:$dst, DFPRegs:$a, DFPRegs:$b),
 286                        "fsubd $dst, $a, $b",
 287                        [(set DFPRegs:$dst, (fsub DFPRegs:$a, DFPRegs:$b))]>;
 288
 289 def FNEGS   : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 290                        "fnegs $dst, $src",
 291                        [(set FPRegs:$dst, (fneg FPRegs:$src))]>;
 292
 293 def FNEGD   : InstARM<(ops DFPRegs:$dst, DFPRegs:$src),
 294                        "fnegd $dst, $src",
 295                        [(set DFPRegs:$dst, (fneg DFPRegs:$src))]>;
 296
 297 def FMULS   : InstARM<(ops FPRegs:$dst, FPRegs:$a, FPRegs:$b),
 298                        "fmuls $dst, $a, $b",
 299                        [(set FPRegs:$dst, (fmul FPRegs:$a, FPRegs:$b))]>;
 300
 301 def FMULD   : InstARM<(ops DFPRegs:$dst, DFPRegs:$a, DFPRegs:$b),
 302                        "fmuld $dst, $a, $b",
 303                        [(set DFPRegs:$dst, (fmul DFPRegs:$a, DFPRegs:$b))]>;
 304
 305
 306 // Floating Point Load
 307 def FLDS  : InstARM<(ops FPRegs:$dst, IntRegs:$addr),
 308                      "flds $dst, $addr",
 309                      [(set FPRegs:$dst, (load IntRegs:$addr))]>;
 310
 311 def FLDD  : InstARM<(ops DFPRegs:$dst, IntRegs:$addr),
 312                      "fldd $dst, $addr",
 313                      [(set DFPRegs:$dst, (load IntRegs:$addr))]>;