lib/Target/ARM/ARMInstrInfo.td

   1 //===- ARMInstrInfo.td - Target Description for ARM Target ----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the "Instituto Nokia de Tecnologia" and
   6 // is distributed under the University of Illinois Open Source
   7 // License. See LICENSE.TXT for details.
   8 //
   9 //===----------------------------------------------------------------------===//
  10 //
  11 // This file describes the ARM instructions in TableGen format.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 // Address operands
  16 def op_addr_mode1 : Operand<iPTR> {
  17   let PrintMethod = "printAddrMode1";
  18   let NumMIOperands = 3;
  19   let MIOperandInfo = (ops ptr_rc, ptr_rc, i32imm);
  20 }
  21
  22 def memri : Operand<iPTR> {
  23   let PrintMethod = "printMemRegImm";
  24   let NumMIOperands = 2;
  25   let MIOperandInfo = (ops i32imm, ptr_rc);
  26 }
  27
  28 // Define ARM specific addressing mode.
  29 //Addressing Mode 1: data processing operands
  30 def addr_mode1 : ComplexPattern<iPTR, 3, "SelectAddrMode1", [imm, sra, shl, srl],
  31                                 []>;
  32
  33 //register plus/minus 12 bit offset
  34 def iaddr  : ComplexPattern<iPTR, 2, "SelectAddrRegImm", [frameindex], []>;
  35 //register plus scaled register
  36 //def raddr  : ComplexPattern<iPTR, 2, "SelectAddrRegReg", [], []>;
  37
  38 //===----------------------------------------------------------------------===//
  39 // Instructions
  40 //===----------------------------------------------------------------------===//
  41
  42 class InstARM<dag ops, string asmstr, list<dag> pattern> : Instruction {
  43   let Namespace = "ARM";
  44
  45   dag OperandList = ops;
  46   let AsmString   = asmstr;
  47   let Pattern = pattern;
  48 }
  49
  50 def brtarget : Operand<OtherVT>;
  51
  52 // Operand for printing out a condition code.
  53 let PrintMethod = "printCCOperand" in
  54   def CCOp : Operand<i32>;
  55
  56 def SDT_ARMCallSeq : SDTypeProfile<0, 1, [ SDTCisVT<0, i32> ]>;
  57 def callseq_start  : SDNode<"ISD::CALLSEQ_START", SDT_ARMCallSeq,
  58                              [SDNPHasChain, SDNPOutFlag]>;
  59 def callseq_end    : SDNode<"ISD::CALLSEQ_END",   SDT_ARMCallSeq,
  60                              [SDNPHasChain, SDNPOutFlag]>;
  61
  62 def SDT_ARMcall    : SDTypeProfile<0, -1, [SDTCisInt<0>]>;
  63 def ARMcall        : SDNode<"ARMISD::CALL", SDT_ARMcall,
  64                            [SDNPHasChain, SDNPOptInFlag, SDNPOutFlag]>;
  65 def retflag        : SDNode<"ARMISD::RET_FLAG", SDTRet,
  66                            [SDNPHasChain, SDNPOptInFlag]>;
  67
  68 def SDTarmselect   : SDTypeProfile<1, 3, [SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisInt<0>, SDTCisVT<2, i32>]>;
  69 def armselect      : SDNode<"ARMISD::SELECT", SDTarmselect, [SDNPInFlag, SDNPOutFlag]>;
  70
  71 def SDTarmfmstat   : SDTypeProfile<0, 0, []>;
  72 def armfmstat      : SDNode<"ARMISD::FMSTAT", SDTarmfmstat, [SDNPInFlag, SDNPOutFlag]>;
  73
  74 def SDTarmbr       : SDTypeProfile<0, 2, [SDTCisVT<0, OtherVT>, SDTCisVT<1, i32>]>;
  75 def armbr          : SDNode<"ARMISD::BR", SDTarmbr, [SDNPHasChain, SDNPInFlag]>;
  76
  77 def SDTVoidBinOp : SDTypeProfile<0, 2, [SDTCisSameAs<0, 1>]>;
  78 def armcmp       : SDNode<"ARMISD::CMP",  SDTVoidBinOp, [SDNPOutFlag]>;
  79
  80 def armfsitos      : SDNode<"ARMISD::FSITOS", SDTUnaryOp>;
  81 def armftosis      : SDNode<"ARMISD::FTOSIS", SDTUnaryOp>;
  82 def armfsitod      : SDNode<"ARMISD::FSITOD", SDTUnaryOp>;
  83 def armftosid      : SDNode<"ARMISD::FTOSID", SDTUnaryOp>;
  84 def armfuitos      : SDNode<"ARMISD::FUITOS", SDTUnaryOp>;
  85 def armftouis      : SDNode<"ARMISD::FTOUIS", SDTUnaryOp>;
  86 def armfuitod      : SDNode<"ARMISD::FUITOD", SDTUnaryOp>;
  87 def armftouid      : SDNode<"ARMISD::FTOUID", SDTUnaryOp>;
  88
  89 def SDTarmfmrrd    : SDTypeProfile<0, 3, [SDTCisInt<0>, SDTCisInt<1>, SDTCisFP<2>]>;
  90 def armfmrrd       : SDNode<"ARMISD::FMRRD", SDTarmfmrrd,
  91                             [SDNPHasChain, SDNPOptInFlag, SDNPOutFlag]>;
  92
  93 def SDTarmfmdrr    : SDTypeProfile<1, 2, [SDTCisFP<0>, SDTCisInt<1>, SDTCisInt<2>]>;
  94 def armfmdrr       : SDNode<"ARMISD::FMDRR", SDTarmfmdrr, []>;
  95
  96 def ADJCALLSTACKUP : InstARM<(ops i32imm:$amt),
  97                             "!ADJCALLSTACKUP $amt",
  98                             [(callseq_end imm:$amt)]>, Imp<[R13],[R13]>;
  99
 100 def ADJCALLSTACKDOWN : InstARM<(ops i32imm:$amt),
 101                                "!ADJCALLSTACKDOWN $amt",
 102                                [(callseq_start imm:$amt)]>, Imp<[R13],[R13]>;
 103
 104 let isReturn = 1 in {
 105   def bx: InstARM<(ops), "bx r14", [(retflag)]>;
 106 }
 107
 108 let  Defs = [R0, R1, R2, R3, R14] in {
 109   def bl: InstARM<(ops i32imm:$func, variable_ops), "bl $func", [(ARMcall tglobaladdr:$func)]>;
 110 }
 111
 112 def ldr   : InstARM<(ops IntRegs:$dst, memri:$addr),
 113                      "ldr $dst, $addr",
 114                      [(set IntRegs:$dst, (load iaddr:$addr))]>;
 115
 116 def str  : InstARM<(ops IntRegs:$src, memri:$addr),
 117                     "str $src, $addr",
 118                     [(store IntRegs:$src, iaddr:$addr)]>;
 119
 120 def MOV   : InstARM<(ops IntRegs:$dst, op_addr_mode1:$src),
 121                     "mov $dst, $src", [(set IntRegs:$dst, addr_mode1:$src)]>;
 122
 123 def ADD     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 124                        "add $dst, $a, $b",
 125                        [(set IntRegs:$dst, (add IntRegs:$a, addr_mode1:$b))]>;
 126
 127 def ADCS    : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 128                        "adcs $dst, $a, $b",
 129                        [(set IntRegs:$dst, (adde IntRegs:$a, addr_mode1:$b))]>;
 130
 131 def ADDS    : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 132                        "adds $dst, $a, $b",
 133                        [(set IntRegs:$dst, (addc IntRegs:$a, addr_mode1:$b))]>;
 134
 135 // "LEA" forms of add
 136 def lea_addri : InstARM<(ops IntRegs:$dst, memri:$addr),
 137                          "add $dst, ${addr:arith}",
 138                          [(set IntRegs:$dst, iaddr:$addr)]>;
 139
 140
 141 def SUB     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 142                        "sub $dst, $a, $b",
 143                        [(set IntRegs:$dst, (sub IntRegs:$a, addr_mode1:$b))]>;
 144
 145 def AND     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 146                        "and $dst, $a, $b",
 147                        [(set IntRegs:$dst, (and IntRegs:$a, addr_mode1:$b))]>;
 148
 149 def EOR     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 150                        "eor $dst, $a, $b",
 151                        [(set IntRegs:$dst, (xor IntRegs:$a, addr_mode1:$b))]>;
 152
 153 def ORR     : InstARM<(ops IntRegs:$dst, IntRegs:$a, op_addr_mode1:$b),
 154                        "orr $dst, $a, $b",
 155                        [(set IntRegs:$dst, (or IntRegs:$a, addr_mode1:$b))]>;
 156
 157 let isTwoAddress = 1 in {
 158   def movcond : InstARM<(ops IntRegs:$dst, IntRegs:$false,
 159                          op_addr_mode1:$true, CCOp:$cc),
 160                          "mov$cc $dst, $true",
 161                          [(set IntRegs:$dst, (armselect addr_mode1:$true,
 162                            IntRegs:$false, imm:$cc))]>;
 163 }
 164
 165 def MUL     : InstARM<(ops IntRegs:$dst, IntRegs:$a, IntRegs:$b),
 166                        "mul $dst, $a, $b",
 167                        [(set IntRegs:$dst, (mul IntRegs:$a, IntRegs:$b))]>;
 168
 169 def bcond      : InstARM<(ops brtarget:$dst, CCOp:$cc),
 170                          "b$cc $dst",
 171                          [(armbr bb:$dst, imm:$cc)]>;
 172
 173 def b      : InstARM<(ops brtarget:$dst),
 174                          "b $dst",
 175                          [(br bb:$dst)]>;
 176
 177 def cmp      : InstARM<(ops IntRegs:$a, op_addr_mode1:$b),
 178                        "cmp $a, $b",
 179                        [(armcmp IntRegs:$a, addr_mode1:$b)]>;
 180
 181 // Floating Point Compare
 182 def fcmpes  : InstARM<(ops FPRegs:$a, FPRegs:$b),
 183                        "fcmpes $a, $b",
 184                        [(armcmp FPRegs:$a, FPRegs:$b)]>;
 185
 186 def fcmped  : InstARM<(ops DFPRegs:$a, DFPRegs:$b),
 187                        "fcmped $a, $b",
 188                        [(armcmp DFPRegs:$a, DFPRegs:$b)]>;
 189
 190 // Floating Point Conversion
 191 // We use bitconvert for moving the data between the register classes.
 192 // The format conversion is done with ARM specific nodes
 193
 194 def FMSR    : InstARM<(ops FPRegs:$dst, IntRegs:$src),
 195                        "fmsr $dst, $src", [(set FPRegs:$dst, (bitconvert IntRegs:$src))]>;
 196
 197 def FMRS    : InstARM<(ops IntRegs:$dst, FPRegs:$src),
 198                        "fmrs $dst, $src", [(set IntRegs:$dst, (bitconvert FPRegs:$src))]>;
 199
 200 def FMRRD   : InstARM<(ops IntRegs:$i0, IntRegs:$i1, DFPRegs:$src),
 201                        "fmrrd $i0, $i1, $src", [(armfmrrd IntRegs:$i0, IntRegs:$i1, DFPRegs:$src)]>;
 202
 203 def FMDRR   : InstARM<(ops DFPRegs:$dst, IntRegs:$i0, IntRegs:$i1),
 204                        "fmdrr $dst, $i0, $i1", [(set DFPRegs:$dst, (armfmdrr IntRegs:$i0, IntRegs:$i1))]>;
 205
 206 def FSITOS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 207                        "fsitos $dst, $src", [(set FPRegs:$dst, (armfsitos FPRegs:$src))]>;
 208
 209 def FTOSIS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 210                        "ftosis $dst, $src", [(set FPRegs:$dst, (armftosis FPRegs:$src))]>;
 211
 212 def FSITOD  : InstARM<(ops DFPRegs:$dst, FPRegs:$src),
 213                        "fsitod $dst, $src", [(set DFPRegs:$dst, (armfsitod FPRegs:$src))]>;
 214
 215 def FTOSID  : InstARM<(ops FPRegs:$dst, DFPRegs:$src),
 216                        "ftosid $dst, $src", [(set FPRegs:$dst, (armftosid DFPRegs:$src))]>;
 217
 218 def FUITOS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 219                        "fuitos $dst, $src", [(set FPRegs:$dst, (armfuitos FPRegs:$src))]>;
 220
 221 def FTOUIS  : InstARM<(ops FPRegs:$dst, FPRegs:$src),
 222                        "ftouis $dst, $src", [(set FPRegs:$dst, (armftouis FPRegs:$src))]>;
 223
 224 def FUITOD  : InstARM<(ops DFPRegs:$dst, FPRegs:$src),
 225                        "fuitod $dst, $src", [(set DFPRegs:$dst, (armfuitod FPRegs:$src))]>;
 226
 227 def FTOUID  : InstARM<(ops FPRegs:$dst, DFPRegs:$src),
 228                        "ftouid $dst, $src", [(set FPRegs:$dst, (armftouid DFPRegs:$src))]>;
 229
 230 def FCVTDS  : InstARM<(ops DFPRegs:$dst, FPRegs:$src),
 231                        "fcvtds $dst, $src", [(set DFPRegs:$dst, (fextend FPRegs:$src))]>;
 232
 233 def FCVTSD  : InstARM<(ops FPRegs:$dst, DFPRegs:$src),
 234                        "fcvtsd $dst, $src", [(set FPRegs:$dst, (fround DFPRegs:$src))]>;
 235
 236 def FMSTAT  : InstARM<(ops ), "fmstat", [(armfmstat)]>;
 237
 238 // Floating Point Arithmetic
 239 def FADDS   : InstARM<(ops FPRegs:$dst, FPRegs:$a, FPRegs:$b),
 240                        "fadds $dst, $a, $b",
 241                        [(set FPRegs:$dst, (fadd FPRegs:$a, FPRegs:$b))]>;
 242
 243 def FADDD   : InstARM<(ops DFPRegs:$dst, DFPRegs:$a, DFPRegs:$b),
 244                        "faddd $dst, $a, $b",
 245                        [(set DFPRegs:$dst, (fadd DFPRegs:$a, DFPRegs:$b))]>;
 246
 247 def FSUBS   : InstARM<(ops FPRegs:$dst, FPRegs:$a, FPRegs:$b),
 248                        "fsubs $dst, $a, $b",
 249                        [(set FPRegs:$dst, (fsub FPRegs:$a, FPRegs:$b))]>;
 250
 251 def FSUBD   : InstARM<(ops DFPRegs:$dst, DFPRegs:$a, DFPRegs:$b),
 252                        "fsubd $dst, $a, $b",
 253                        [(set DFPRegs:$dst, (fsub DFPRegs:$a, DFPRegs:$b))]>;
 254
 255 def FMULS   : InstARM<(ops FPRegs:$dst, FPRegs:$a, FPRegs:$b),
 256                        "fmuls $dst, $a, $b",
 257                        [(set FPRegs:$dst, (fmul FPRegs:$a, FPRegs:$b))]>;
 258
 259 def FMULD   : InstARM<(ops DFPRegs:$dst, DFPRegs:$a, DFPRegs:$b),
 260                        "fmuld $dst, $a, $b",
 261                        [(set DFPRegs:$dst, (fmul DFPRegs:$a, DFPRegs:$b))]>;
 262
 263
 264 // Floating Point Load
 265 def FLDS  : InstARM<(ops FPRegs:$dst, IntRegs:$addr),
 266                      "flds $dst, $addr",
 267                      [(set FPRegs:$dst, (load IntRegs:$addr))]>;
 268
 269 def FLDD  : InstARM<(ops DFPRegs:$dst, IntRegs:$addr),
 270                      "fldd $dst, $addr",
 271                      [(set DFPRegs:$dst, (load IntRegs:$addr))]>;