lib/Target/ARM/ARMInstrInfo.h

   1 //===- ARMInstrInfo.h - ARM Instruction Information -------------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the ARM implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARMINSTRUCTIONINFO_H
  15 #define ARMINSTRUCTIONINFO_H
  16
  17 #include "llvm/Target/TargetInstrInfo.h"
  18 #include "ARMRegisterInfo.h"
  19 #include "ARM.h"
  20
  21 namespace llvm {
  22   class ARMSubtarget;
  23
  24 /// ARMII - This namespace holds all of the target specific flags that
  25 /// instruction info tracks.
  26 ///
  27 namespace ARMII {
  28   enum {
  29     //===------------------------------------------------------------------===//
  30     // Instruction Flags.
  31
  32     //===------------------------------------------------------------------===//
  33     // This four-bit field describes the addressing mode used.
  34
  35     AddrModeMask  = 0xf,
  36     AddrModeNone  = 0,
  37     AddrMode1     = 1,
  38     AddrMode2     = 2,
  39     AddrMode3     = 3,
  40     AddrMode4     = 4,
  41     AddrMode5     = 5,
  42     AddrModeT1    = 6,
  43     AddrModeT2    = 7,
  44     AddrModeT4    = 8,
  45     AddrModeTs    = 9,  // i8 * 4 for pc and sp relative data
  46
  47     // Size* - Flags to keep track of the size of an instruction.
  48     SizeShift     = 4,
  49     SizeMask      = 7 << SizeShift,
  50     SizeSpecial   = 1,   // 0 byte pseudo or special case.
  51     Size8Bytes    = 2,
  52     Size4Bytes    = 3,
  53     Size2Bytes    = 4,
  54
  55     // IndexMode - Unindex, pre-indexed, or post-indexed. Only valid for load
  56     // and store ops
  57     IndexModeShift = 7,
  58     IndexModeMask  = 3 << IndexModeShift,
  59     IndexModePre   = 1,
  60     IndexModePost  = 2,
  61
  62     //===------------------------------------------------------------------===//
  63     // Misc flags.
  64
  65     // UnaryDP - Indicates this is a unary data processing instruction, i.e.
  66     // it doesn't have a Rn operand.
  67     UnaryDP       = 1 << 9,
  68
  69     //===------------------------------------------------------------------===//
  70     // Instruction encoding formats.
  71     //
  72     FormShift   = 10,
  73     FormMask    = 0xf << FormShift,
  74
  75     // Pseudo instructions
  76     Pseudo      = 1 << FormShift,
  77
  78     // Multiply instructions
  79     MulFrm      = 2 << FormShift,
  80
  81     // Branch instructions
  82     BrFrm       = 3 << FormShift,
  83     BrMiscFrm   = 4 << FormShift,
  84
  85     // Data Processing instructions
  86     DPFrm       = 5 << FormShift,
  87     DPSoRegFrm  = 6 << FormShift,
  88
  89     // Load and Store
  90     LdFrm       = 7  << FormShift,
  91     StFrm       = 8  << FormShift,
  92     LdMiscFrm   = 9  << FormShift,
  93     StMiscFrm   = 10 << FormShift,
  94     LdMulFrm    = 11 << FormShift,
  95     StMulFrm    = 12 << FormShift,
  96
  97     // Miscellaneous arithmetic instructions
  98     ArithMiscFrm= 13 << FormShift,
  99
 100     // Extend instructions
 101     ExtFrm      = 14 << FormShift,
 102
 103     // Thumb format
 104     ThumbFrm    = 15 << FormShift,
 105
 106     // VFP format
 107     VPFFrm      = 16 << FormShift,
 108
 109     //===------------------------------------------------------------------===//
 110     // Field shifts - such shifts are used to set field while generating
 111     // machine instructions.
 112     SoRotImmShift  = 8,
 113     RegRsShift     = 8,
 114     ExtRotImmShift = 10,
 115     RegRdLoShift   = 12,
 116     RegRdShift     = 12,
 117     RegRdHiShift   = 16,
 118     RegRnShift     = 16,
 119     S_BitShift     = 20,
 120     W_BitShift     = 21,
 121     AM3_I_BitShift = 22,
 122     U_BitShift     = 23,
 123     P_BitShift     = 24,
 124     I_BitShift     = 25,
 125     CondShift      = 28
 126   };
 127 }
 128
 129 class ARMInstrInfo : public TargetInstrInfoImpl {
 130   const ARMRegisterInfo RI;
 131 public:
 132   explicit ARMInstrInfo(const ARMSubtarget &STI);
 133
 134   /// getRegisterInfo - TargetInstrInfo is a superset of MRegister info.  As
 135   /// such, whenever a client has an instance of instruction info, it should
 136   /// always be able to get register info as well (through this method).
 137   ///
 138   virtual const ARMRegisterInfo &getRegisterInfo() const { return RI; }
 139
 140   /// getPointerRegClass - Return the register class to use to hold pointers.
 141   /// This is used for addressing modes.
 142   virtual const TargetRegisterClass *getPointerRegClass() const;
 143
 144   /// Return true if the instruction is a register to register move and
 145   /// leave the source and dest operands in the passed parameters.
 146   ///
 147   virtual bool isMoveInstr(const MachineInstr &MI,
 148                            unsigned &SrcReg, unsigned &DstReg) const;
 149   virtual unsigned isLoadFromStackSlot(MachineInstr *MI, int &FrameIndex) const;
 150   virtual unsigned isStoreToStackSlot(MachineInstr *MI, int &FrameIndex) const;
 151
 152   void reMaterialize(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI,
 153                      unsigned DestReg, const MachineInstr *Orig) const;
 154
 155   virtual MachineInstr *convertToThreeAddress(MachineFunction::iterator &MFI,
 156                                               MachineBasicBlock::iterator &MBBI,
 157                                               LiveVariables *LV) const;
 158
 159   // Branch analysis.
 160   virtual bool AnalyzeBranch(MachineBasicBlock &MBB, MachineBasicBlock *&TBB,
 161                              MachineBasicBlock *&FBB,
 162                              SmallVectorImpl<MachineOperand> &Cond) const;
 163   virtual unsigned RemoveBranch(MachineBasicBlock &MBB) const;
 164   virtual unsigned InsertBranch(MachineBasicBlock &MBB, MachineBasicBlock *TBB,
 165                                 MachineBasicBlock *FBB,
 166                             const SmallVectorImpl<MachineOperand> &Cond) const;
 167   virtual bool copyRegToReg(MachineBasicBlock &MBB,
 168                             MachineBasicBlock::iterator I,
 169                             unsigned DestReg, unsigned SrcReg,
 170                             const TargetRegisterClass *DestRC,
 171                             const TargetRegisterClass *SrcRC) const;
 172   virtual void storeRegToStackSlot(MachineBasicBlock &MBB,
 173                                    MachineBasicBlock::iterator MBBI,
 174                                    unsigned SrcReg, bool isKill, int FrameIndex,
 175                                    const TargetRegisterClass *RC) const;
 176
 177   virtual void storeRegToAddr(MachineFunction &MF, unsigned SrcReg, bool isKill,
 178                               SmallVectorImpl<MachineOperand> &Addr,
 179                               const TargetRegisterClass *RC,
 180                               SmallVectorImpl<MachineInstr*> &NewMIs) const;
 181
 182   virtual void loadRegFromStackSlot(MachineBasicBlock &MBB,
 183                                     MachineBasicBlock::iterator MBBI,
 184                                     unsigned DestReg, int FrameIndex,
 185                                     const TargetRegisterClass *RC) const;
 186
 187   virtual void loadRegFromAddr(MachineFunction &MF, unsigned DestReg,
 188                                SmallVectorImpl<MachineOperand> &Addr,
 189                                const TargetRegisterClass *RC,
 190                                SmallVectorImpl<MachineInstr*> &NewMIs) const;
 191   virtual bool spillCalleeSavedRegisters(MachineBasicBlock &MBB,
 192                                          MachineBasicBlock::iterator MI,
 193                                  const std::vector<CalleeSavedInfo> &CSI) const;
 194   virtual bool restoreCalleeSavedRegisters(MachineBasicBlock &MBB,
 195                                            MachineBasicBlock::iterator MI,
 196                                  const std::vector<CalleeSavedInfo> &CSI) const;
 197
 198   virtual MachineInstr* foldMemoryOperand(MachineFunction &MF,
 199                                           MachineInstr* MI,
 200                                           const SmallVectorImpl<unsigned> &Ops,
 201                                           int FrameIndex) const;
 202
 203   virtual MachineInstr* foldMemoryOperand(MachineFunction &MF,
 204                                           MachineInstr* MI,
 205                                           const SmallVectorImpl<unsigned> &Ops,
 206                                           MachineInstr* LoadMI) const {
 207     return 0;
 208   }
 209
 210   virtual bool canFoldMemoryOperand(const MachineInstr *MI,
 211                                     const SmallVectorImpl<unsigned> &Ops) const;
 212
 213   virtual bool BlockHasNoFallThrough(const MachineBasicBlock &MBB) const;
 214   virtual
 215   bool ReverseBranchCondition(SmallVectorImpl<MachineOperand> &Cond) const;
 216
 217   // Predication support.
 218   virtual bool isPredicated(const MachineInstr *MI) const;
 219
 220   ARMCC::CondCodes getPredicate(const MachineInstr *MI) const {
 221     int PIdx = MI->findFirstPredOperandIdx();
 222     return PIdx != -1 ? (ARMCC::CondCodes)MI->getOperand(PIdx).getImm()
 223                       : ARMCC::AL;
 224   }
 225
 226   virtual
 227   bool PredicateInstruction(MachineInstr *MI,
 228                             const SmallVectorImpl<MachineOperand> &Pred) const;
 229
 230   virtual
 231   bool SubsumesPredicate(const SmallVectorImpl<MachineOperand> &Pred1,
 232                          const SmallVectorImpl<MachineOperand> &Pred2) const;
 233
 234   virtual bool DefinesPredicate(MachineInstr *MI,
 235                                 std::vector<MachineOperand> &Pred) const;
 236
 237   /// GetInstSize - Returns the size of the specified MachineInstr.
 238   ///
 239   virtual unsigned GetInstSizeInBytes(const MachineInstr* MI) const;
 240 };
 241
 242 }
 243
 244 #endif