lib/Target/ARM/ARMISelLowering.cpp

   1 //===-- ARMISelLowering.cpp - ARM DAG Lowering Implementation -------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that ARM uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "arm-isel"
  16 #include "ARM.h"
  17 #include "ARMAddressingModes.h"
  18 #include "ARMCallingConv.h"
  19 #include "ARMConstantPoolValue.h"
  20 #include "ARMISelLowering.h"
  21 #include "ARMMachineFunctionInfo.h"
  22 #include "ARMPerfectShuffle.h"
  23 #include "ARMRegisterInfo.h"
  24 #include "ARMSubtarget.h"
  25 #include "ARMTargetMachine.h"
  26 #include "ARMTargetObjectFile.h"
  27 #include "llvm/CallingConv.h"
  28 #include "llvm/Constants.h"
  29 #include "llvm/Function.h"
  30 #include "llvm/GlobalValue.h"
  31 #include "llvm/Instruction.h"
  32 #include "llvm/Instructions.h"
  33 #include "llvm/Intrinsics.h"
  34 #include "llvm/Type.h"
  35 #include "llvm/CodeGen/CallingConvLower.h"
  36 #include "llvm/CodeGen/MachineBasicBlock.h"
  37 #include "llvm/CodeGen/MachineFrameInfo.h"
  38 #include "llvm/CodeGen/MachineFunction.h"
  39 #include "llvm/CodeGen/MachineInstrBuilder.h"
  40 #include "llvm/CodeGen/MachineRegisterInfo.h"
  41 #include "llvm/CodeGen/PseudoSourceValue.h"
  42 #include "llvm/CodeGen/SelectionDAG.h"
  43 #include "llvm/MC/MCSectionMachO.h"
  44 #include "llvm/Target/TargetOptions.h"
  45 #include "llvm/ADT/VectorExtras.h"
  46 #include "llvm/ADT/Statistic.h"
  47 #include "llvm/Support/CommandLine.h"
  48 #include "llvm/Support/ErrorHandling.h"
  49 #include "llvm/Support/MathExtras.h"
  50 #include "llvm/Support/raw_ostream.h"
  51 #include <sstream>
  52 using namespace llvm;
  53
  54 STATISTIC(NumTailCalls, "Number of tail calls");
  55
  56 // This option should go away when tail calls fully work.
  57 static cl::opt<bool>
  58 EnableARMTailCalls("arm-tail-calls", cl::Hidden,
  59   cl::desc("Generate tail calls (TEMPORARY OPTION)."),
  60   cl::init(false));
  61
  62 cl::opt<bool>
  63 EnableARMLongCalls("arm-long-calls", cl::Hidden,
  64   cl::desc("Generate calls via indirect call instructions"),
  65   cl::init(false));
  66
  67 static cl::opt<bool>
  68 ARMInterworking("arm-interworking", cl::Hidden,
  69   cl::desc("Enable / disable ARM interworking (for debugging only)"),
  70   cl::init(true));
  71
  72 void ARMTargetLowering::addTypeForNEON(EVT VT, EVT PromotedLdStVT,
  73                                        EVT PromotedBitwiseVT) {
  74   if (VT != PromotedLdStVT) {
  75     setOperationAction(ISD::LOAD, VT.getSimpleVT(), Promote);
  76     AddPromotedToType (ISD::LOAD, VT.getSimpleVT(),
  77                        PromotedLdStVT.getSimpleVT());
  78
  79     setOperationAction(ISD::STORE, VT.getSimpleVT(), Promote);
  80     AddPromotedToType (ISD::STORE, VT.getSimpleVT(),
  81                        PromotedLdStVT.getSimpleVT());
  82   }
  83
  84   EVT ElemTy = VT.getVectorElementType();
  85   if (ElemTy != MVT::i64 && ElemTy != MVT::f64)
  86     setOperationAction(ISD::VSETCC, VT.getSimpleVT(), Custom);
  87   setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT.getSimpleVT(), Custom);
  88   if (ElemTy != MVT::i32) {
  89     setOperationAction(ISD::SINT_TO_FP, VT.getSimpleVT(), Expand);
  90     setOperationAction(ISD::UINT_TO_FP, VT.getSimpleVT(), Expand);
  91     setOperationAction(ISD::FP_TO_SINT, VT.getSimpleVT(), Expand);
  92     setOperationAction(ISD::FP_TO_UINT, VT.getSimpleVT(), Expand);
  93   }
  94   setOperationAction(ISD::BUILD_VECTOR, VT.getSimpleVT(), Custom);
  95   setOperationAction(ISD::VECTOR_SHUFFLE, VT.getSimpleVT(), Custom);
  96   setOperationAction(ISD::CONCAT_VECTORS, VT.getSimpleVT(), Legal);
  97   setOperationAction(ISD::EXTRACT_SUBVECTOR, VT.getSimpleVT(), Legal);
  98   setOperationAction(ISD::SELECT, VT.getSimpleVT(), Expand);
  99   setOperationAction(ISD::SELECT_CC, VT.getSimpleVT(), Expand);
 100   if (VT.isInteger()) {
 101     setOperationAction(ISD::SHL, VT.getSimpleVT(), Custom);
 102     setOperationAction(ISD::SRA, VT.getSimpleVT(), Custom);
 103     setOperationAction(ISD::SRL, VT.getSimpleVT(), Custom);
 104     setLoadExtAction(ISD::SEXTLOAD, VT.getSimpleVT(), Expand);
 105     setLoadExtAction(ISD::ZEXTLOAD, VT.getSimpleVT(), Expand);
 106     for (unsigned InnerVT = (unsigned)MVT::FIRST_VECTOR_VALUETYPE;
 107          InnerVT <= (unsigned)MVT::LAST_VECTOR_VALUETYPE; ++InnerVT)
 108       setTruncStoreAction(VT.getSimpleVT(),
 109                           (MVT::SimpleValueType)InnerVT, Expand);
 110   }
 111   setLoadExtAction(ISD::EXTLOAD, VT.getSimpleVT(), Expand);
 112
 113   // Promote all bit-wise operations.
 114   if (VT.isInteger() && VT != PromotedBitwiseVT) {
 115     setOperationAction(ISD::AND, VT.getSimpleVT(), Promote);
 116     AddPromotedToType (ISD::AND, VT.getSimpleVT(),
 117                        PromotedBitwiseVT.getSimpleVT());
 118     setOperationAction(ISD::OR,  VT.getSimpleVT(), Promote);
 119     AddPromotedToType (ISD::OR,  VT.getSimpleVT(),
 120                        PromotedBitwiseVT.getSimpleVT());
 121     setOperationAction(ISD::XOR, VT.getSimpleVT(), Promote);
 122     AddPromotedToType (ISD::XOR, VT.getSimpleVT(),
 123                        PromotedBitwiseVT.getSimpleVT());
 124   }
 125
 126   // Neon does not support vector divide/remainder operations.
 127   setOperationAction(ISD::SDIV, VT.getSimpleVT(), Expand);
 128   setOperationAction(ISD::UDIV, VT.getSimpleVT(), Expand);
 129   setOperationAction(ISD::FDIV, VT.getSimpleVT(), Expand);
 130   setOperationAction(ISD::SREM, VT.getSimpleVT(), Expand);
 131   setOperationAction(ISD::UREM, VT.getSimpleVT(), Expand);
 132   setOperationAction(ISD::FREM, VT.getSimpleVT(), Expand);
 133 }
 134
 135 void ARMTargetLowering::addDRTypeForNEON(EVT VT) {
 136   addRegisterClass(VT, ARM::DPRRegisterClass);
 137   addTypeForNEON(VT, MVT::f64, MVT::v2i32);
 138 }
 139
 140 void ARMTargetLowering::addQRTypeForNEON(EVT VT) {
 141   addRegisterClass(VT, ARM::QPRRegisterClass);
 142   addTypeForNEON(VT, MVT::v2f64, MVT::v4i32);
 143 }
 144
 145 static TargetLoweringObjectFile *createTLOF(TargetMachine &TM) {
 146   if (TM.getSubtarget<ARMSubtarget>().isTargetDarwin())
 147     return new TargetLoweringObjectFileMachO();
 148
 149   return new ARMElfTargetObjectFile();
 150 }
 151
 152 ARMTargetLowering::ARMTargetLowering(TargetMachine &TM)
 153     : TargetLowering(TM, createTLOF(TM)) {
 154   Subtarget = &TM.getSubtarget<ARMSubtarget>();
 155   RegInfo = TM.getRegisterInfo();
 156   Itins = TM.getInstrItineraryData();
 157
 158   if (Subtarget->isTargetDarwin()) {
 159     // Uses VFP for Thumb libfuncs if available.
 160     if (Subtarget->isThumb() && Subtarget->hasVFP2()) {
 161       // Single-precision floating-point arithmetic.
 162       setLibcallName(RTLIB::ADD_F32, "__addsf3vfp");
 163       setLibcallName(RTLIB::SUB_F32, "__subsf3vfp");
 164       setLibcallName(RTLIB::MUL_F32, "__mulsf3vfp");
 165       setLibcallName(RTLIB::DIV_F32, "__divsf3vfp");
 166
 167       // Double-precision floating-point arithmetic.
 168       setLibcallName(RTLIB::ADD_F64, "__adddf3vfp");
 169       setLibcallName(RTLIB::SUB_F64, "__subdf3vfp");
 170       setLibcallName(RTLIB::MUL_F64, "__muldf3vfp");
 171       setLibcallName(RTLIB::DIV_F64, "__divdf3vfp");
 172
 173       // Single-precision comparisons.
 174       setLibcallName(RTLIB::OEQ_F32, "__eqsf2vfp");
 175       setLibcallName(RTLIB::UNE_F32, "__nesf2vfp");
 176       setLibcallName(RTLIB::OLT_F32, "__ltsf2vfp");
 177       setLibcallName(RTLIB::OLE_F32, "__lesf2vfp");
 178       setLibcallName(RTLIB::OGE_F32, "__gesf2vfp");
 179       setLibcallName(RTLIB::OGT_F32, "__gtsf2vfp");
 180       setLibcallName(RTLIB::UO_F32,  "__unordsf2vfp");
 181       setLibcallName(RTLIB::O_F32,   "__unordsf2vfp");
 182
 183       setCmpLibcallCC(RTLIB::OEQ_F32, ISD::SETNE);
 184       setCmpLibcallCC(RTLIB::UNE_F32, ISD::SETNE);
 185       setCmpLibcallCC(RTLIB::OLT_F32, ISD::SETNE);
 186       setCmpLibcallCC(RTLIB::OLE_F32, ISD::SETNE);
 187       setCmpLibcallCC(RTLIB::OGE_F32, ISD::SETNE);
 188       setCmpLibcallCC(RTLIB::OGT_F32, ISD::SETNE);
 189       setCmpLibcallCC(RTLIB::UO_F32,  ISD::SETNE);
 190       setCmpLibcallCC(RTLIB::O_F32,   ISD::SETEQ);
 191
 192       // Double-precision comparisons.
 193       setLibcallName(RTLIB::OEQ_F64, "__eqdf2vfp");
 194       setLibcallName(RTLIB::UNE_F64, "__nedf2vfp");
 195       setLibcallName(RTLIB::OLT_F64, "__ltdf2vfp");
 196       setLibcallName(RTLIB::OLE_F64, "__ledf2vfp");
 197       setLibcallName(RTLIB::OGE_F64, "__gedf2vfp");
 198       setLibcallName(RTLIB::OGT_F64, "__gtdf2vfp");
 199       setLibcallName(RTLIB::UO_F64,  "__unorddf2vfp");
 200       setLibcallName(RTLIB::O_F64,   "__unorddf2vfp");
 201
 202       setCmpLibcallCC(RTLIB::OEQ_F64, ISD::SETNE);
 203       setCmpLibcallCC(RTLIB::UNE_F64, ISD::SETNE);
 204       setCmpLibcallCC(RTLIB::OLT_F64, ISD::SETNE);
 205       setCmpLibcallCC(RTLIB::OLE_F64, ISD::SETNE);
 206       setCmpLibcallCC(RTLIB::OGE_F64, ISD::SETNE);
 207       setCmpLibcallCC(RTLIB::OGT_F64, ISD::SETNE);
 208       setCmpLibcallCC(RTLIB::UO_F64,  ISD::SETNE);
 209       setCmpLibcallCC(RTLIB::O_F64,   ISD::SETEQ);
 210
 211       // Floating-point to integer conversions.
 212       // i64 conversions are done via library routines even when generating VFP
 213       // instructions, so use the same ones.
 214       setLibcallName(RTLIB::FPTOSINT_F64_I32, "__fixdfsivfp");
 215       setLibcallName(RTLIB::FPTOUINT_F64_I32, "__fixunsdfsivfp");
 216       setLibcallName(RTLIB::FPTOSINT_F32_I32, "__fixsfsivfp");
 217       setLibcallName(RTLIB::FPTOUINT_F32_I32, "__fixunssfsivfp");
 218
 219       // Conversions between floating types.
 220       setLibcallName(RTLIB::FPROUND_F64_F32, "__truncdfsf2vfp");
 221       setLibcallName(RTLIB::FPEXT_F32_F64,   "__extendsfdf2vfp");
 222
 223       // Integer to floating-point conversions.
 224       // i64 conversions are done via library routines even when generating VFP
 225       // instructions, so use the same ones.
 226       // FIXME: There appears to be some naming inconsistency in ARM libgcc:
 227       // e.g., __floatunsidf vs. __floatunssidfvfp.
 228       setLibcallName(RTLIB::SINTTOFP_I32_F64, "__floatsidfvfp");
 229       setLibcallName(RTLIB::UINTTOFP_I32_F64, "__floatunssidfvfp");
 230       setLibcallName(RTLIB::SINTTOFP_I32_F32, "__floatsisfvfp");
 231       setLibcallName(RTLIB::UINTTOFP_I32_F32, "__floatunssisfvfp");
 232     }
 233   }
 234
 235   // These libcalls are not available in 32-bit.
 236   setLibcallName(RTLIB::SHL_I128, 0);
 237   setLibcallName(RTLIB::SRL_I128, 0);
 238   setLibcallName(RTLIB::SRA_I128, 0);
 239
 240   if (Subtarget->isAAPCS_ABI()) {
 241     // Double-precision floating-point arithmetic helper functions
 242     // RTABI chapter 4.1.2, Table 2
 243     setLibcallName(RTLIB::ADD_F64, "__aeabi_dadd");
 244     setLibcallName(RTLIB::DIV_F64, "__aeabi_ddiv");
 245     setLibcallName(RTLIB::MUL_F64, "__aeabi_dmul");
 246     setLibcallName(RTLIB::SUB_F64, "__aeabi_dsub");
 247     setLibcallCallingConv(RTLIB::ADD_F64, CallingConv::ARM_AAPCS);
 248     setLibcallCallingConv(RTLIB::DIV_F64, CallingConv::ARM_AAPCS);
 249     setLibcallCallingConv(RTLIB::MUL_F64, CallingConv::ARM_AAPCS);
 250     setLibcallCallingConv(RTLIB::SUB_F64, CallingConv::ARM_AAPCS);
 251
 252     // Double-precision floating-point comparison helper functions
 253     // RTABI chapter 4.1.2, Table 3
 254     setLibcallName(RTLIB::OEQ_F64, "__aeabi_dcmpeq");
 255     setCmpLibcallCC(RTLIB::OEQ_F64, ISD::SETNE);
 256     setLibcallName(RTLIB::UNE_F64, "__aeabi_dcmpeq");
 257     setCmpLibcallCC(RTLIB::UNE_F64, ISD::SETEQ);
 258     setLibcallName(RTLIB::OLT_F64, "__aeabi_dcmplt");
 259     setCmpLibcallCC(RTLIB::OLT_F64, ISD::SETNE);
 260     setLibcallName(RTLIB::OLE_F64, "__aeabi_dcmple");
 261     setCmpLibcallCC(RTLIB::OLE_F64, ISD::SETNE);
 262     setLibcallName(RTLIB::OGE_F64, "__aeabi_dcmpge");
 263     setCmpLibcallCC(RTLIB::OGE_F64, ISD::SETNE);
 264     setLibcallName(RTLIB::OGT_F64, "__aeabi_dcmpgt");
 265     setCmpLibcallCC(RTLIB::OGT_F64, ISD::SETNE);
 266     setLibcallName(RTLIB::UO_F64,  "__aeabi_dcmpun");
 267     setCmpLibcallCC(RTLIB::UO_F64,  ISD::SETNE);
 268     setLibcallName(RTLIB::O_F64,   "__aeabi_dcmpun");
 269     setCmpLibcallCC(RTLIB::O_F64,   ISD::SETEQ);
 270     setLibcallCallingConv(RTLIB::OEQ_F64, CallingConv::ARM_AAPCS);
 271     setLibcallCallingConv(RTLIB::UNE_F64, CallingConv::ARM_AAPCS);
 272     setLibcallCallingConv(RTLIB::OLT_F64, CallingConv::ARM_AAPCS);
 273     setLibcallCallingConv(RTLIB::OLE_F64, CallingConv::ARM_AAPCS);
 274     setLibcallCallingConv(RTLIB::OGE_F64, CallingConv::ARM_AAPCS);
 275     setLibcallCallingConv(RTLIB::OGT_F64, CallingConv::ARM_AAPCS);
 276     setLibcallCallingConv(RTLIB::UO_F64, CallingConv::ARM_AAPCS);
 277     setLibcallCallingConv(RTLIB::O_F64, CallingConv::ARM_AAPCS);
 278
 279     // Single-precision floating-point arithmetic helper functions
 280     // RTABI chapter 4.1.2, Table 4
 281     setLibcallName(RTLIB::ADD_F32, "__aeabi_fadd");
 282     setLibcallName(RTLIB::DIV_F32, "__aeabi_fdiv");
 283     setLibcallName(RTLIB::MUL_F32, "__aeabi_fmul");
 284     setLibcallName(RTLIB::SUB_F32, "__aeabi_fsub");
 285     setLibcallCallingConv(RTLIB::ADD_F32, CallingConv::ARM_AAPCS);
 286     setLibcallCallingConv(RTLIB::DIV_F32, CallingConv::ARM_AAPCS);
 287     setLibcallCallingConv(RTLIB::MUL_F32, CallingConv::ARM_AAPCS);
 288     setLibcallCallingConv(RTLIB::SUB_F32, CallingConv::ARM_AAPCS);
 289
 290     // Single-precision floating-point comparison helper functions
 291     // RTABI chapter 4.1.2, Table 5
 292     setLibcallName(RTLIB::OEQ_F32, "__aeabi_fcmpeq");
 293     setCmpLibcallCC(RTLIB::OEQ_F32, ISD::SETNE);
 294     setLibcallName(RTLIB::UNE_F32, "__aeabi_fcmpeq");
 295     setCmpLibcallCC(RTLIB::UNE_F32, ISD::SETEQ);
 296     setLibcallName(RTLIB::OLT_F32, "__aeabi_fcmplt");
 297     setCmpLibcallCC(RTLIB::OLT_F32, ISD::SETNE);
 298     setLibcallName(RTLIB::OLE_F32, "__aeabi_fcmple");
 299     setCmpLibcallCC(RTLIB::OLE_F32, ISD::SETNE);
 300     setLibcallName(RTLIB::OGE_F32, "__aeabi_fcmpge");
 301     setCmpLibcallCC(RTLIB::OGE_F32, ISD::SETNE);
 302     setLibcallName(RTLIB::OGT_F32, "__aeabi_fcmpgt");
 303     setCmpLibcallCC(RTLIB::OGT_F32, ISD::SETNE);
 304     setLibcallName(RTLIB::UO_F32,  "__aeabi_fcmpun");
 305     setCmpLibcallCC(RTLIB::UO_F32,  ISD::SETNE);
 306     setLibcallName(RTLIB::O_F32,   "__aeabi_fcmpun");
 307     setCmpLibcallCC(RTLIB::O_F32,   ISD::SETEQ);
 308     setLibcallCallingConv(RTLIB::OEQ_F32, CallingConv::ARM_AAPCS);
 309     setLibcallCallingConv(RTLIB::UNE_F32, CallingConv::ARM_AAPCS);
 310     setLibcallCallingConv(RTLIB::OLT_F32, CallingConv::ARM_AAPCS);
 311     setLibcallCallingConv(RTLIB::OLE_F32, CallingConv::ARM_AAPCS);
 312     setLibcallCallingConv(RTLIB::OGE_F32, CallingConv::ARM_AAPCS);
 313     setLibcallCallingConv(RTLIB::OGT_F32, CallingConv::ARM_AAPCS);
 314     setLibcallCallingConv(RTLIB::UO_F32, CallingConv::ARM_AAPCS);
 315     setLibcallCallingConv(RTLIB::O_F32, CallingConv::ARM_AAPCS);
 316
 317     // Floating-point to integer conversions.
 318     // RTABI chapter 4.1.2, Table 6
 319     setLibcallName(RTLIB::FPTOSINT_F64_I32, "__aeabi_d2iz");
 320     setLibcallName(RTLIB::FPTOUINT_F64_I32, "__aeabi_d2uiz");
 321     setLibcallName(RTLIB::FPTOSINT_F64_I64, "__aeabi_d2lz");
 322     setLibcallName(RTLIB::FPTOUINT_F64_I64, "__aeabi_d2ulz");
 323     setLibcallName(RTLIB::FPTOSINT_F32_I32, "__aeabi_f2iz");
 324     setLibcallName(RTLIB::FPTOUINT_F32_I32, "__aeabi_f2uiz");
 325     setLibcallName(RTLIB::FPTOSINT_F32_I64, "__aeabi_f2lz");
 326     setLibcallName(RTLIB::FPTOUINT_F32_I64, "__aeabi_f2ulz");
 327     setLibcallCallingConv(RTLIB::FPTOSINT_F64_I32, CallingConv::ARM_AAPCS);
 328     setLibcallCallingConv(RTLIB::FPTOUINT_F64_I32, CallingConv::ARM_AAPCS);
 329     setLibcallCallingConv(RTLIB::FPTOSINT_F64_I64, CallingConv::ARM_AAPCS);
 330     setLibcallCallingConv(RTLIB::FPTOUINT_F64_I64, CallingConv::ARM_AAPCS);
 331     setLibcallCallingConv(RTLIB::FPTOSINT_F32_I32, CallingConv::ARM_AAPCS);
 332     setLibcallCallingConv(RTLIB::FPTOUINT_F32_I32, CallingConv::ARM_AAPCS);
 333     setLibcallCallingConv(RTLIB::FPTOSINT_F32_I64, CallingConv::ARM_AAPCS);
 334     setLibcallCallingConv(RTLIB::FPTOUINT_F32_I64, CallingConv::ARM_AAPCS);
 335
 336     // Conversions between floating types.
 337     // RTABI chapter 4.1.2, Table 7
 338     setLibcallName(RTLIB::FPROUND_F64_F32, "__aeabi_d2f");
 339     setLibcallName(RTLIB::FPEXT_F32_F64,   "__aeabi_f2d");
 340     setLibcallCallingConv(RTLIB::FPROUND_F64_F32, CallingConv::ARM_AAPCS);
 341     setLibcallCallingConv(RTLIB::FPEXT_F32_F64, CallingConv::ARM_AAPCS);
 342
 343     // Integer to floating-point conversions.
 344     // RTABI chapter 4.1.2, Table 8
 345     setLibcallName(RTLIB::SINTTOFP_I32_F64, "__aeabi_i2d");
 346     setLibcallName(RTLIB::UINTTOFP_I32_F64, "__aeabi_ui2d");
 347     setLibcallName(RTLIB::SINTTOFP_I64_F64, "__aeabi_l2d");
 348     setLibcallName(RTLIB::UINTTOFP_I64_F64, "__aeabi_ul2d");
 349     setLibcallName(RTLIB::SINTTOFP_I32_F32, "__aeabi_i2f");
 350     setLibcallName(RTLIB::UINTTOFP_I32_F32, "__aeabi_ui2f");
 351     setLibcallName(RTLIB::SINTTOFP_I64_F32, "__aeabi_l2f");
 352     setLibcallName(RTLIB::UINTTOFP_I64_F32, "__aeabi_ul2f");
 353     setLibcallCallingConv(RTLIB::SINTTOFP_I32_F64, CallingConv::ARM_AAPCS);
 354     setLibcallCallingConv(RTLIB::UINTTOFP_I32_F64, CallingConv::ARM_AAPCS);
 355     setLibcallCallingConv(RTLIB::SINTTOFP_I64_F64, CallingConv::ARM_AAPCS);
 356     setLibcallCallingConv(RTLIB::UINTTOFP_I64_F64, CallingConv::ARM_AAPCS);
 357     setLibcallCallingConv(RTLIB::SINTTOFP_I32_F32, CallingConv::ARM_AAPCS);
 358     setLibcallCallingConv(RTLIB::UINTTOFP_I32_F32, CallingConv::ARM_AAPCS);
 359     setLibcallCallingConv(RTLIB::SINTTOFP_I64_F32, CallingConv::ARM_AAPCS);
 360     setLibcallCallingConv(RTLIB::UINTTOFP_I64_F32, CallingConv::ARM_AAPCS);
 361
 362     // Long long helper functions
 363     // RTABI chapter 4.2, Table 9
 364     setLibcallName(RTLIB::MUL_I64,  "__aeabi_lmul");
 365     setLibcallName(RTLIB::SDIV_I64, "__aeabi_ldivmod");
 366     setLibcallName(RTLIB::UDIV_I64, "__aeabi_uldivmod");
 367     setLibcallName(RTLIB::SHL_I64, "__aeabi_llsl");
 368     setLibcallName(RTLIB::SRL_I64, "__aeabi_llsr");
 369     setLibcallName(RTLIB::SRA_I64, "__aeabi_lasr");
 370     setLibcallCallingConv(RTLIB::MUL_I64, CallingConv::ARM_AAPCS);
 371     setLibcallCallingConv(RTLIB::SDIV_I64, CallingConv::ARM_AAPCS);
 372     setLibcallCallingConv(RTLIB::UDIV_I64, CallingConv::ARM_AAPCS);
 373     setLibcallCallingConv(RTLIB::SHL_I64, CallingConv::ARM_AAPCS);
 374     setLibcallCallingConv(RTLIB::SRL_I64, CallingConv::ARM_AAPCS);
 375     setLibcallCallingConv(RTLIB::SRA_I64, CallingConv::ARM_AAPCS);
 376
 377     // Integer division functions
 378     // RTABI chapter 4.3.1
 379     setLibcallName(RTLIB::SDIV_I8,  "__aeabi_idiv");
 380     setLibcallName(RTLIB::SDIV_I16, "__aeabi_idiv");
 381     setLibcallName(RTLIB::SDIV_I32, "__aeabi_idiv");
 382     setLibcallName(RTLIB::UDIV_I8,  "__aeabi_uidiv");
 383     setLibcallName(RTLIB::UDIV_I16, "__aeabi_uidiv");
 384     setLibcallName(RTLIB::UDIV_I32, "__aeabi_uidiv");
 385     setLibcallCallingConv(RTLIB::SDIV_I8, CallingConv::ARM_AAPCS);
 386     setLibcallCallingConv(RTLIB::SDIV_I16, CallingConv::ARM_AAPCS);
 387     setLibcallCallingConv(RTLIB::SDIV_I32, CallingConv::ARM_AAPCS);
 388     setLibcallCallingConv(RTLIB::UDIV_I8, CallingConv::ARM_AAPCS);
 389     setLibcallCallingConv(RTLIB::UDIV_I16, CallingConv::ARM_AAPCS);
 390     setLibcallCallingConv(RTLIB::UDIV_I32, CallingConv::ARM_AAPCS);
 391   }
 392
 393   if (Subtarget->isThumb1Only())
 394     addRegisterClass(MVT::i32, ARM::tGPRRegisterClass);
 395   else
 396     addRegisterClass(MVT::i32, ARM::GPRRegisterClass);
 397   if (!UseSoftFloat && Subtarget->hasVFP2() && !Subtarget->isThumb1Only()) {
 398     addRegisterClass(MVT::f32, ARM::SPRRegisterClass);
 399     if (!Subtarget->isFPOnlySP())
 400       addRegisterClass(MVT::f64, ARM::DPRRegisterClass);
 401
 402     setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 403   }
 404
 405   if (Subtarget->hasNEON()) {
 406     addDRTypeForNEON(MVT::v2f32);
 407     addDRTypeForNEON(MVT::v8i8);
 408     addDRTypeForNEON(MVT::v4i16);
 409     addDRTypeForNEON(MVT::v2i32);
 410     addDRTypeForNEON(MVT::v1i64);
 411
 412     addQRTypeForNEON(MVT::v4f32);
 413     addQRTypeForNEON(MVT::v2f64);
 414     addQRTypeForNEON(MVT::v16i8);
 415     addQRTypeForNEON(MVT::v8i16);
 416     addQRTypeForNEON(MVT::v4i32);
 417     addQRTypeForNEON(MVT::v2i64);
 418
 419     // v2f64 is legal so that QR subregs can be extracted as f64 elements, but
 420     // neither Neon nor VFP support any arithmetic operations on it.
 421     setOperationAction(ISD::FADD, MVT::v2f64, Expand);
 422     setOperationAction(ISD::FSUB, MVT::v2f64, Expand);
 423     setOperationAction(ISD::FMUL, MVT::v2f64, Expand);
 424     setOperationAction(ISD::FDIV, MVT::v2f64, Expand);
 425     setOperationAction(ISD::FREM, MVT::v2f64, Expand);
 426     setOperationAction(ISD::FCOPYSIGN, MVT::v2f64, Expand);
 427     setOperationAction(ISD::VSETCC, MVT::v2f64, Expand);
 428     setOperationAction(ISD::FNEG, MVT::v2f64, Expand);
 429     setOperationAction(ISD::FABS, MVT::v2f64, Expand);
 430     setOperationAction(ISD::FSQRT, MVT::v2f64, Expand);
 431     setOperationAction(ISD::FSIN, MVT::v2f64, Expand);
 432     setOperationAction(ISD::FCOS, MVT::v2f64, Expand);
 433     setOperationAction(ISD::FPOWI, MVT::v2f64, Expand);
 434     setOperationAction(ISD::FPOW, MVT::v2f64, Expand);
 435     setOperationAction(ISD::FLOG, MVT::v2f64, Expand);
 436     setOperationAction(ISD::FLOG2, MVT::v2f64, Expand);
 437     setOperationAction(ISD::FLOG10, MVT::v2f64, Expand);
 438     setOperationAction(ISD::FEXP, MVT::v2f64, Expand);
 439     setOperationAction(ISD::FEXP2, MVT::v2f64, Expand);
 440     setOperationAction(ISD::FCEIL, MVT::v2f64, Expand);
 441     setOperationAction(ISD::FTRUNC, MVT::v2f64, Expand);
 442     setOperationAction(ISD::FRINT, MVT::v2f64, Expand);
 443     setOperationAction(ISD::FNEARBYINT, MVT::v2f64, Expand);
 444     setOperationAction(ISD::FFLOOR, MVT::v2f64, Expand);
 445
 446     setTruncStoreAction(MVT::v2f64, MVT::v2f32, Expand);
 447
 448     // Neon does not support some operations on v1i64 and v2i64 types.
 449     setOperationAction(ISD::MUL, MVT::v1i64, Expand);
 450     // Custom handling for some quad-vector types to detect VMULL.
 451     setOperationAction(ISD::MUL, MVT::v8i16, Custom);
 452     setOperationAction(ISD::MUL, MVT::v4i32, Custom);
 453     setOperationAction(ISD::MUL, MVT::v2i64, Custom);
 454     setOperationAction(ISD::VSETCC, MVT::v1i64, Expand);
 455     setOperationAction(ISD::VSETCC, MVT::v2i64, Expand);
 456
 457     setTargetDAGCombine(ISD::INTRINSIC_WO_CHAIN);
 458     setTargetDAGCombine(ISD::SHL);
 459     setTargetDAGCombine(ISD::SRL);
 460     setTargetDAGCombine(ISD::SRA);
 461     setTargetDAGCombine(ISD::SIGN_EXTEND);
 462     setTargetDAGCombine(ISD::ZERO_EXTEND);
 463     setTargetDAGCombine(ISD::ANY_EXTEND);
 464     setTargetDAGCombine(ISD::SELECT_CC);
 465     setTargetDAGCombine(ISD::BUILD_VECTOR);
 466     setTargetDAGCombine(ISD::VECTOR_SHUFFLE);
 467     setTargetDAGCombine(ISD::INSERT_VECTOR_ELT);
 468     setTargetDAGCombine(ISD::STORE);
 469   }
 470
 471   computeRegisterProperties();
 472
 473   // ARM does not have f32 extending load.
 474   setLoadExtAction(ISD::EXTLOAD, MVT::f32, Expand);
 475
 476   // ARM does not have i1 sign extending load.
 477   setLoadExtAction(ISD::SEXTLOAD, MVT::i1, Promote);
 478
 479   // ARM supports all 4 flavors of integer indexed load / store.
 480   if (!Subtarget->isThumb1Only()) {
 481     for (unsigned im = (unsigned)ISD::PRE_INC;
 482          im != (unsigned)ISD::LAST_INDEXED_MODE; ++im) {
 483       setIndexedLoadAction(im,  MVT::i1,  Legal);
 484       setIndexedLoadAction(im,  MVT::i8,  Legal);
 485       setIndexedLoadAction(im,  MVT::i16, Legal);
 486       setIndexedLoadAction(im,  MVT::i32, Legal);
 487       setIndexedStoreAction(im, MVT::i1,  Legal);
 488       setIndexedStoreAction(im, MVT::i8,  Legal);
 489       setIndexedStoreAction(im, MVT::i16, Legal);
 490       setIndexedStoreAction(im, MVT::i32, Legal);
 491     }
 492   }
 493
 494   // i64 operation support.
 495   if (Subtarget->isThumb1Only()) {
 496     setOperationAction(ISD::MUL,     MVT::i64, Expand);
 497     setOperationAction(ISD::MULHU,   MVT::i32, Expand);
 498     setOperationAction(ISD::MULHS,   MVT::i32, Expand);
 499     setOperationAction(ISD::UMUL_LOHI, MVT::i32, Expand);
 500     setOperationAction(ISD::SMUL_LOHI, MVT::i32, Expand);
 501   } else {
 502     setOperationAction(ISD::MUL,     MVT::i64, Expand);
 503     setOperationAction(ISD::MULHU,   MVT::i32, Expand);
 504     if (!Subtarget->hasV6Ops())
 505       setOperationAction(ISD::MULHS, MVT::i32, Expand);
 506   }
 507   setOperationAction(ISD::SHL_PARTS, MVT::i32, Custom);
 508   setOperationAction(ISD::SRA_PARTS, MVT::i32, Custom);
 509   setOperationAction(ISD::SRL_PARTS, MVT::i32, Custom);
 510   setOperationAction(ISD::SRL,       MVT::i64, Custom);
 511   setOperationAction(ISD::SRA,       MVT::i64, Custom);
 512
 513   // ARM does not have ROTL.
 514   setOperationAction(ISD::ROTL,  MVT::i32, Expand);
 515   setOperationAction(ISD::CTTZ,  MVT::i32, Custom);
 516   setOperationAction(ISD::CTPOP, MVT::i32, Expand);
 517   if (!Subtarget->hasV5TOps() || Subtarget->isThumb1Only())
 518     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 519
 520   // Only ARMv6 has BSWAP.
 521   if (!Subtarget->hasV6Ops())
 522     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 523
 524   // These are expanded into libcalls.
 525   if (!Subtarget->hasDivide() || !Subtarget->isThumb2()) {
 526     // v7M has a hardware divider
 527     setOperationAction(ISD::SDIV,  MVT::i32, Expand);
 528     setOperationAction(ISD::UDIV,  MVT::i32, Expand);
 529   }
 530   setOperationAction(ISD::SREM,  MVT::i32, Expand);
 531   setOperationAction(ISD::UREM,  MVT::i32, Expand);
 532   setOperationAction(ISD::SDIVREM, MVT::i32, Expand);
 533   setOperationAction(ISD::UDIVREM, MVT::i32, Expand);
 534
 535   setOperationAction(ISD::GlobalAddress, MVT::i32,   Custom);
 536   setOperationAction(ISD::ConstantPool,  MVT::i32,   Custom);
 537   setOperationAction(ISD::GLOBAL_OFFSET_TABLE, MVT::i32, Custom);
 538   setOperationAction(ISD::GlobalTLSAddress, MVT::i32, Custom);
 539   setOperationAction(ISD::BlockAddress, MVT::i32, Custom);
 540
 541   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 542
 543   // Use the default implementation.
 544   setOperationAction(ISD::VASTART,            MVT::Other, Custom);
 545   setOperationAction(ISD::VAARG,              MVT::Other, Expand);
 546   setOperationAction(ISD::VACOPY,             MVT::Other, Expand);
 547   setOperationAction(ISD::VAEND,              MVT::Other, Expand);
 548   setOperationAction(ISD::STACKSAVE,          MVT::Other, Expand);
 549   setOperationAction(ISD::STACKRESTORE,       MVT::Other, Expand);
 550   setOperationAction(ISD::EHSELECTION,        MVT::i32,   Expand);
 551   // FIXME: Shouldn't need this, since no register is used, but the legalizer
 552   // doesn't yet know how to not do that for SjLj.
 553   setExceptionSelectorRegister(ARM::R0);
 554   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32, Expand);
 555   // ARMv6 Thumb1 (except for CPUs that support dmb / dsb) and earlier use
 556   // the default expansion.
 557   if (Subtarget->hasDataBarrier() ||
 558       (Subtarget->hasV6Ops() && !Subtarget->isThumb())) {
 559     // membarrier needs custom lowering; the rest are legal and handled
 560     // normally.
 561     setOperationAction(ISD::MEMBARRIER, MVT::Other, Custom);
 562   } else {
 563     // Set them all for expansion, which will force libcalls.
 564     setOperationAction(ISD::MEMBARRIER, MVT::Other, Expand);
 565     setOperationAction(ISD::ATOMIC_CMP_SWAP,  MVT::i8,  Expand);
 566     setOperationAction(ISD::ATOMIC_CMP_SWAP,  MVT::i16, Expand);
 567     setOperationAction(ISD::ATOMIC_CMP_SWAP,  MVT::i32, Expand);
 568     setOperationAction(ISD::ATOMIC_SWAP,      MVT::i8,  Expand);
 569     setOperationAction(ISD::ATOMIC_SWAP,      MVT::i16, Expand);
 570     setOperationAction(ISD::ATOMIC_SWAP,      MVT::i32, Expand);
 571     setOperationAction(ISD::ATOMIC_LOAD_ADD,  MVT::i8,  Expand);
 572     setOperationAction(ISD::ATOMIC_LOAD_ADD,  MVT::i16, Expand);
 573     setOperationAction(ISD::ATOMIC_LOAD_ADD,  MVT::i32, Expand);
 574     setOperationAction(ISD::ATOMIC_LOAD_SUB,  MVT::i8,  Expand);
 575     setOperationAction(ISD::ATOMIC_LOAD_SUB,  MVT::i16, Expand);
 576     setOperationAction(ISD::ATOMIC_LOAD_SUB,  MVT::i32, Expand);
 577     setOperationAction(ISD::ATOMIC_LOAD_AND,  MVT::i8,  Expand);
 578     setOperationAction(ISD::ATOMIC_LOAD_AND,  MVT::i16, Expand);
 579     setOperationAction(ISD::ATOMIC_LOAD_AND,  MVT::i32, Expand);
 580     setOperationAction(ISD::ATOMIC_LOAD_OR,   MVT::i8,  Expand);
 581     setOperationAction(ISD::ATOMIC_LOAD_OR,   MVT::i16, Expand);
 582     setOperationAction(ISD::ATOMIC_LOAD_OR,   MVT::i32, Expand);
 583     setOperationAction(ISD::ATOMIC_LOAD_XOR,  MVT::i8,  Expand);
 584     setOperationAction(ISD::ATOMIC_LOAD_XOR,  MVT::i16, Expand);
 585     setOperationAction(ISD::ATOMIC_LOAD_XOR,  MVT::i32, Expand);
 586     setOperationAction(ISD::ATOMIC_LOAD_NAND, MVT::i8,  Expand);
 587     setOperationAction(ISD::ATOMIC_LOAD_NAND, MVT::i16, Expand);
 588     setOperationAction(ISD::ATOMIC_LOAD_NAND, MVT::i32, Expand);
 589     // Since the libcalls include locking, fold in the fences
 590     setShouldFoldAtomicFences(true);
 591   }
 592   // 64-bit versions are always libcalls (for now)
 593   setOperationAction(ISD::ATOMIC_CMP_SWAP,  MVT::i64, Expand);
 594   setOperationAction(ISD::ATOMIC_SWAP,      MVT::i64, Expand);
 595   setOperationAction(ISD::ATOMIC_LOAD_ADD,  MVT::i64, Expand);
 596   setOperationAction(ISD::ATOMIC_LOAD_SUB,  MVT::i64, Expand);
 597   setOperationAction(ISD::ATOMIC_LOAD_AND,  MVT::i64, Expand);
 598   setOperationAction(ISD::ATOMIC_LOAD_OR,   MVT::i64, Expand);
 599   setOperationAction(ISD::ATOMIC_LOAD_XOR,  MVT::i64, Expand);
 600   setOperationAction(ISD::ATOMIC_LOAD_NAND, MVT::i64, Expand);
 601
 602   setOperationAction(ISD::PREFETCH,         MVT::Other, Custom);
 603
 604   // Requires SXTB/SXTH, available on v6 and up in both ARM and Thumb modes.
 605   if (!Subtarget->hasV6Ops()) {
 606     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 607     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 608   }
 609   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1, Expand);
 610
 611   if (!UseSoftFloat && Subtarget->hasVFP2() && !Subtarget->isThumb1Only()) {
 612     // Turn f64->i64 into VMOVRRD, i64 -> f64 to VMOVDRR
 613     // iff target supports vfp2.
 614     setOperationAction(ISD::BITCAST, MVT::i64, Custom);
 615     setOperationAction(ISD::FLT_ROUNDS_, MVT::i32, Custom);
 616   }
 617
 618   // We want to custom lower some of our intrinsics.
 619   setOperationAction(ISD::INTRINSIC_WO_CHAIN, MVT::Other, Custom);
 620   if (Subtarget->isTargetDarwin()) {
 621     setOperationAction(ISD::EH_SJLJ_SETJMP, MVT::i32, Custom);
 622     setOperationAction(ISD::EH_SJLJ_LONGJMP, MVT::Other, Custom);
 623     setOperationAction(ISD::EH_SJLJ_DISPATCHSETUP, MVT::Other, Custom);
 624   }
 625
 626   setOperationAction(ISD::SETCC,     MVT::i32, Expand);
 627   setOperationAction(ISD::SETCC,     MVT::f32, Expand);
 628   setOperationAction(ISD::SETCC,     MVT::f64, Expand);
 629   setOperationAction(ISD::SELECT,    MVT::i32, Custom);
 630   setOperationAction(ISD::SELECT,    MVT::f32, Custom);
 631   setOperationAction(ISD::SELECT,    MVT::f64, Custom);
 632   setOperationAction(ISD::SELECT_CC, MVT::i32, Custom);
 633   setOperationAction(ISD::SELECT_CC, MVT::f32, Custom);
 634   setOperationAction(ISD::SELECT_CC, MVT::f64, Custom);
 635
 636   setOperationAction(ISD::BRCOND,    MVT::Other, Expand);
 637   setOperationAction(ISD::BR_CC,     MVT::i32,   Custom);
 638   setOperationAction(ISD::BR_CC,     MVT::f32,   Custom);
 639   setOperationAction(ISD::BR_CC,     MVT::f64,   Custom);
 640   setOperationAction(ISD::BR_JT,     MVT::Other, Custom);
 641
 642   // We don't support sin/cos/fmod/copysign/pow
 643   setOperationAction(ISD::FSIN,      MVT::f64, Expand);
 644   setOperationAction(ISD::FSIN,      MVT::f32, Expand);
 645   setOperationAction(ISD::FCOS,      MVT::f32, Expand);
 646   setOperationAction(ISD::FCOS,      MVT::f64, Expand);
 647   setOperationAction(ISD::FREM,      MVT::f64, Expand);
 648   setOperationAction(ISD::FREM,      MVT::f32, Expand);
 649   if (!UseSoftFloat && Subtarget->hasVFP2() && !Subtarget->isThumb1Only()) {
 650     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Custom);
 651     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Custom);
 652   }
 653   setOperationAction(ISD::FPOW,      MVT::f64, Expand);
 654   setOperationAction(ISD::FPOW,      MVT::f32, Expand);
 655
 656   // Various VFP goodness
 657   if (!UseSoftFloat && !Subtarget->isThumb1Only()) {
 658     // int <-> fp are custom expanded into bit_convert + ARMISD ops.
 659     if (Subtarget->hasVFP2()) {
 660       setOperationAction(ISD::SINT_TO_FP, MVT::i32, Custom);
 661       setOperationAction(ISD::UINT_TO_FP, MVT::i32, Custom);
 662       setOperationAction(ISD::FP_TO_UINT, MVT::i32, Custom);
 663       setOperationAction(ISD::FP_TO_SINT, MVT::i32, Custom);
 664     }
 665     // Special handling for half-precision FP.
 666     if (!Subtarget->hasFP16()) {
 667       setOperationAction(ISD::FP16_TO_FP32, MVT::f32, Expand);
 668       setOperationAction(ISD::FP32_TO_FP16, MVT::i32, Expand);
 669     }
 670   }
 671
 672   // We have target-specific dag combine patterns for the following nodes:
 673   // ARMISD::VMOVRRD  - No need to call setTargetDAGCombine
 674   setTargetDAGCombine(ISD::ADD);
 675   setTargetDAGCombine(ISD::SUB);
 676   setTargetDAGCombine(ISD::MUL);
 677
 678   if (Subtarget->hasV6T2Ops() || Subtarget->hasNEON())
 679     setTargetDAGCombine(ISD::OR);
 680   if (Subtarget->hasNEON())
 681     setTargetDAGCombine(ISD::AND);
 682
 683   setStackPointerRegisterToSaveRestore(ARM::SP);
 684
 685   if (UseSoftFloat || Subtarget->isThumb1Only() || !Subtarget->hasVFP2())
 686     setSchedulingPreference(Sched::RegPressure);
 687   else
 688     setSchedulingPreference(Sched::Hybrid);
 689
 690   //// temporary - rewrite interface to use type
 691   maxStoresPerMemcpy = maxStoresPerMemcpyOptSize = 1;
 692
 693   // On ARM arguments smaller than 4 bytes are extended, so all arguments
 694   // are at least 4 bytes aligned.
 695   setMinStackArgumentAlignment(4);
 696
 697   benefitFromCodePlacementOpt = true;
 698 }
 699
 700 std::pair<const TargetRegisterClass*, uint8_t>
 701 ARMTargetLowering::findRepresentativeClass(EVT VT) const{
 702   const TargetRegisterClass *RRC = 0;
 703   uint8_t Cost = 1;
 704   switch (VT.getSimpleVT().SimpleTy) {
 705   default:
 706     return TargetLowering::findRepresentativeClass(VT);
 707   // Use DPR as representative register class for all floating point
 708   // and vector types. Since there are 32 SPR registers and 32 DPR registers so
 709   // the cost is 1 for both f32 and f64.
 710   case MVT::f32: case MVT::f64: case MVT::v8i8: case MVT::v4i16:
 711   case MVT::v2i32: case MVT::v1i64: case MVT::v2f32:
 712     RRC = ARM::DPRRegisterClass;
 713     break;
 714   case MVT::v16i8: case MVT::v8i16: case MVT::v4i32: case MVT::v2i64:
 715   case MVT::v4f32: case MVT::v2f64:
 716     RRC = ARM::DPRRegisterClass;
 717     Cost = 2;
 718     break;
 719   case MVT::v4i64:
 720     RRC = ARM::DPRRegisterClass;
 721     Cost = 4;
 722     break;
 723   case MVT::v8i64:
 724     RRC = ARM::DPRRegisterClass;
 725     Cost = 8;
 726     break;
 727   }
 728   return std::make_pair(RRC, Cost);
 729 }
 730
 731 const char *ARMTargetLowering::getTargetNodeName(unsigned Opcode) const {
 732   switch (Opcode) {
 733   default: return 0;
 734   case ARMISD::Wrapper:       return "ARMISD::Wrapper";
 735   case ARMISD::WrapperJT:     return "ARMISD::WrapperJT";
 736   case ARMISD::CALL:          return "ARMISD::CALL";
 737   case ARMISD::CALL_PRED:     return "ARMISD::CALL_PRED";
 738   case ARMISD::CALL_NOLINK:   return "ARMISD::CALL_NOLINK";
 739   case ARMISD::tCALL:         return "ARMISD::tCALL";
 740   case ARMISD::BRCOND:        return "ARMISD::BRCOND";
 741   case ARMISD::BR_JT:         return "ARMISD::BR_JT";
 742   case ARMISD::BR2_JT:        return "ARMISD::BR2_JT";
 743   case ARMISD::RET_FLAG:      return "ARMISD::RET_FLAG";
 744   case ARMISD::PIC_ADD:       return "ARMISD::PIC_ADD";
 745   case ARMISD::CMP:           return "ARMISD::CMP";
 746   case ARMISD::CMPZ:          return "ARMISD::CMPZ";
 747   case ARMISD::CMPFP:         return "ARMISD::CMPFP";
 748   case ARMISD::CMPFPw0:       return "ARMISD::CMPFPw0";
 749   case ARMISD::BCC_i64:       return "ARMISD::BCC_i64";
 750   case ARMISD::FMSTAT:        return "ARMISD::FMSTAT";
 751   case ARMISD::CMOV:          return "ARMISD::CMOV";
 752   case ARMISD::CNEG:          return "ARMISD::CNEG";
 753
 754   case ARMISD::RBIT:          return "ARMISD::RBIT";
 755
 756   case ARMISD::FTOSI:         return "ARMISD::FTOSI";
 757   case ARMISD::FTOUI:         return "ARMISD::FTOUI";
 758   case ARMISD::SITOF:         return "ARMISD::SITOF";
 759   case ARMISD::UITOF:         return "ARMISD::UITOF";
 760
 761   case ARMISD::SRL_FLAG:      return "ARMISD::SRL_FLAG";
 762   case ARMISD::SRA_FLAG:      return "ARMISD::SRA_FLAG";
 763   case ARMISD::RRX:           return "ARMISD::RRX";
 764
 765   case ARMISD::VMOVRRD:       return "ARMISD::VMOVRRD";
 766   case ARMISD::VMOVDRR:       return "ARMISD::VMOVDRR";
 767
 768   case ARMISD::EH_SJLJ_SETJMP: return "ARMISD::EH_SJLJ_SETJMP";
 769   case ARMISD::EH_SJLJ_LONGJMP:return "ARMISD::EH_SJLJ_LONGJMP";
 770   case ARMISD::EH_SJLJ_DISPATCHSETUP:return "ARMISD::EH_SJLJ_DISPATCHSETUP";
 771
 772   case ARMISD::TC_RETURN:     return "ARMISD::TC_RETURN";
 773
 774   case ARMISD::THREAD_POINTER:return "ARMISD::THREAD_POINTER";
 775
 776   case ARMISD::DYN_ALLOC:     return "ARMISD::DYN_ALLOC";
 777
 778   case ARMISD::MEMBARRIER:    return "ARMISD::MEMBARRIER";
 779   case ARMISD::MEMBARRIER_MCR: return "ARMISD::MEMBARRIER_MCR";
 780
 781   case ARMISD::PRELOAD:       return "ARMISD::PRELOAD";
 782
 783   case ARMISD::VCEQ:          return "ARMISD::VCEQ";
 784   case ARMISD::VCEQZ:         return "ARMISD::VCEQZ";
 785   case ARMISD::VCGE:          return "ARMISD::VCGE";
 786   case ARMISD::VCGEZ:         return "ARMISD::VCGEZ";
 787   case ARMISD::VCLEZ:         return "ARMISD::VCLEZ";
 788   case ARMISD::VCGEU:         return "ARMISD::VCGEU";
 789   case ARMISD::VCGT:          return "ARMISD::VCGT";
 790   case ARMISD::VCGTZ:         return "ARMISD::VCGTZ";
 791   case ARMISD::VCLTZ:         return "ARMISD::VCLTZ";
 792   case ARMISD::VCGTU:         return "ARMISD::VCGTU";
 793   case ARMISD::VTST:          return "ARMISD::VTST";
 794
 795   case ARMISD::VSHL:          return "ARMISD::VSHL";
 796   case ARMISD::VSHRs:         return "ARMISD::VSHRs";
 797   case ARMISD::VSHRu:         return "ARMISD::VSHRu";
 798   case ARMISD::VSHLLs:        return "ARMISD::VSHLLs";
 799   case ARMISD::VSHLLu:        return "ARMISD::VSHLLu";
 800   case ARMISD::VSHLLi:        return "ARMISD::VSHLLi";
 801   case ARMISD::VSHRN:         return "ARMISD::VSHRN";
 802   case ARMISD::VRSHRs:        return "ARMISD::VRSHRs";
 803   case ARMISD::VRSHRu:        return "ARMISD::VRSHRu";
 804   case ARMISD::VRSHRN:        return "ARMISD::VRSHRN";
 805   case ARMISD::VQSHLs:        return "ARMISD::VQSHLs";
 806   case ARMISD::VQSHLu:        return "ARMISD::VQSHLu";
 807   case ARMISD::VQSHLsu:       return "ARMISD::VQSHLsu";
 808   case ARMISD::VQSHRNs:       return "ARMISD::VQSHRNs";
 809   case ARMISD::VQSHRNu:       return "ARMISD::VQSHRNu";
 810   case ARMISD::VQSHRNsu:      return "ARMISD::VQSHRNsu";
 811   case ARMISD::VQRSHRNs:      return "ARMISD::VQRSHRNs";
 812   case ARMISD::VQRSHRNu:      return "ARMISD::VQRSHRNu";
 813   case ARMISD::VQRSHRNsu:     return "ARMISD::VQRSHRNsu";
 814   case ARMISD::VGETLANEu:     return "ARMISD::VGETLANEu";
 815   case ARMISD::VGETLANEs:     return "ARMISD::VGETLANEs";
 816   case ARMISD::VMOVIMM:       return "ARMISD::VMOVIMM";
 817   case ARMISD::VMVNIMM:       return "ARMISD::VMVNIMM";
 818   case ARMISD::VDUP:          return "ARMISD::VDUP";
 819   case ARMISD::VDUPLANE:      return "ARMISD::VDUPLANE";
 820   case ARMISD::VEXT:          return "ARMISD::VEXT";
 821   case ARMISD::VREV64:        return "ARMISD::VREV64";
 822   case ARMISD::VREV32:        return "ARMISD::VREV32";
 823   case ARMISD::VREV16:        return "ARMISD::VREV16";
 824   case ARMISD::VZIP:          return "ARMISD::VZIP";
 825   case ARMISD::VUZP:          return "ARMISD::VUZP";
 826   case ARMISD::VTRN:          return "ARMISD::VTRN";
 827   case ARMISD::VMULLs:        return "ARMISD::VMULLs";
 828   case ARMISD::VMULLu:        return "ARMISD::VMULLu";
 829   case ARMISD::BUILD_VECTOR:  return "ARMISD::BUILD_VECTOR";
 830   case ARMISD::FMAX:          return "ARMISD::FMAX";
 831   case ARMISD::FMIN:          return "ARMISD::FMIN";
 832   case ARMISD::BFI:           return "ARMISD::BFI";
 833   case ARMISD::VORRIMM:       return "ARMISD::VORRIMM";
 834   case ARMISD::VBICIMM:       return "ARMISD::VBICIMM";
 835   case ARMISD::VLD2DUP:       return "ARMISD::VLD2DUP";
 836   case ARMISD::VLD3DUP:       return "ARMISD::VLD3DUP";
 837   case ARMISD::VLD4DUP:       return "ARMISD::VLD4DUP";
 838   }
 839 }
 840
 841 /// getRegClassFor - Return the register class that should be used for the
 842 /// specified value type.
 843 TargetRegisterClass *ARMTargetLowering::getRegClassFor(EVT VT) const {
 844   // Map v4i64 to QQ registers but do not make the type legal. Similarly map
 845   // v8i64 to QQQQ registers. v4i64 and v8i64 are only used for REG_SEQUENCE to
 846   // load / store 4 to 8 consecutive D registers.
 847   if (Subtarget->hasNEON()) {
 848     if (VT == MVT::v4i64)
 849       return ARM::QQPRRegisterClass;
 850     else if (VT == MVT::v8i64)
 851       return ARM::QQQQPRRegisterClass;
 852   }
 853   return TargetLowering::getRegClassFor(VT);
 854 }
 855
 856 // Create a fast isel object.
 857 FastISel *
 858 ARMTargetLowering::createFastISel(FunctionLoweringInfo &funcInfo) const {
 859   return ARM::createFastISel(funcInfo);
 860 }
 861
 862 /// getFunctionAlignment - Return the Log2 alignment of this function.
 863 unsigned ARMTargetLowering::getFunctionAlignment(const Function *F) const {
 864   return getTargetMachine().getSubtarget<ARMSubtarget>().isThumb() ? 1 : 2;
 865 }
 866
 867 /// getMaximalGlobalOffset - Returns the maximal possible offset which can
 868 /// be used for loads / stores from the global.
 869 unsigned ARMTargetLowering::getMaximalGlobalOffset() const {
 870   return (Subtarget->isThumb1Only() ? 127 : 4095);
 871 }
 872
 873 Sched::Preference ARMTargetLowering::getSchedulingPreference(SDNode *N) const {
 874   unsigned NumVals = N->getNumValues();
 875   if (!NumVals)
 876     return Sched::RegPressure;
 877
 878   for (unsigned i = 0; i != NumVals; ++i) {
 879     EVT VT = N->getValueType(i);
 880     if (VT == MVT::Glue || VT == MVT::Other)
 881       continue;
 882     if (VT.isFloatingPoint() || VT.isVector())
 883       return Sched::Latency;
 884   }
 885
 886   if (!N->isMachineOpcode())
 887     return Sched::RegPressure;
 888
 889   // Load are scheduled for latency even if there instruction itinerary
 890   // is not available.
 891   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 892   const TargetInstrDesc &TID = TII->get(N->getMachineOpcode());
 893
 894   if (TID.getNumDefs() == 0)
 895     return Sched::RegPressure;
 896   if (!Itins->isEmpty() &&
 897       Itins->getOperandCycle(TID.getSchedClass(), 0) > 2)
 898     return Sched::Latency;
 899
 900   return Sched::RegPressure;
 901 }
 902
 903 unsigned
 904 ARMTargetLowering::getRegPressureLimit(const TargetRegisterClass *RC,
 905                                        MachineFunction &MF) const {
 906   const TargetFrameInfo *TFI = MF.getTarget().getFrameInfo();
 907
 908   switch (RC->getID()) {
 909   default:
 910     return 0;
 911   case ARM::tGPRRegClassID:
 912     return TFI->hasFP(MF) ? 4 : 5;
 913   case ARM::GPRRegClassID: {
 914     unsigned FP = TFI->hasFP(MF) ? 1 : 0;
 915     return 10 - FP - (Subtarget->isR9Reserved() ? 1 : 0);
 916   }
 917   case ARM::SPRRegClassID:  // Currently not used as 'rep' register class.
 918   case ARM::DPRRegClassID:
 919     return 32 - 10;
 920   }
 921 }
 922
 923 //===----------------------------------------------------------------------===//
 924 // Lowering Code
 925 //===----------------------------------------------------------------------===//
 926
 927 /// IntCCToARMCC - Convert a DAG integer condition code to an ARM CC
 928 static ARMCC::CondCodes IntCCToARMCC(ISD::CondCode CC) {
 929   switch (CC) {
 930   default: llvm_unreachable("Unknown condition code!");
 931   case ISD::SETNE:  return ARMCC::NE;
 932   case ISD::SETEQ:  return ARMCC::EQ;
 933   case ISD::SETGT:  return ARMCC::GT;
 934   case ISD::SETGE:  return ARMCC::GE;
 935   case ISD::SETLT:  return ARMCC::LT;
 936   case ISD::SETLE:  return ARMCC::LE;
 937   case ISD::SETUGT: return ARMCC::HI;
 938   case ISD::SETUGE: return ARMCC::HS;
 939   case ISD::SETULT: return ARMCC::LO;
 940   case ISD::SETULE: return ARMCC::LS;
 941   }
 942 }
 943
 944 /// FPCCToARMCC - Convert a DAG fp condition code to an ARM CC.
 945 static void FPCCToARMCC(ISD::CondCode CC, ARMCC::CondCodes &CondCode,
 946                         ARMCC::CondCodes &CondCode2) {
 947   CondCode2 = ARMCC::AL;
 948   switch (CC) {
 949   default: llvm_unreachable("Unknown FP condition!");
 950   case ISD::SETEQ:
 951   case ISD::SETOEQ: CondCode = ARMCC::EQ; break;
 952   case ISD::SETGT:
 953   case ISD::SETOGT: CondCode = ARMCC::GT; break;
 954   case ISD::SETGE:
 955   case ISD::SETOGE: CondCode = ARMCC::GE; break;
 956   case ISD::SETOLT: CondCode = ARMCC::MI; break;
 957   case ISD::SETOLE: CondCode = ARMCC::LS; break;
 958   case ISD::SETONE: CondCode = ARMCC::MI; CondCode2 = ARMCC::GT; break;
 959   case ISD::SETO:   CondCode = ARMCC::VC; break;
 960   case ISD::SETUO:  CondCode = ARMCC::VS; break;
 961   case ISD::SETUEQ: CondCode = ARMCC::EQ; CondCode2 = ARMCC::VS; break;
 962   case ISD::SETUGT: CondCode = ARMCC::HI; break;
 963   case ISD::SETUGE: CondCode = ARMCC::PL; break;
 964   case ISD::SETLT:
 965   case ISD::SETULT: CondCode = ARMCC::LT; break;
 966   case ISD::SETLE:
 967   case ISD::SETULE: CondCode = ARMCC::LE; break;
 968   case ISD::SETNE:
 969   case ISD::SETUNE: CondCode = ARMCC::NE; break;
 970   }
 971 }
 972
 973 //===----------------------------------------------------------------------===//
 974 //                      Calling Convention Implementation
 975 //===----------------------------------------------------------------------===//
 976
 977 #include "ARMGenCallingConv.inc"
 978
 979 /// CCAssignFnForNode - Selects the correct CCAssignFn for a the
 980 /// given CallingConvention value.
 981 CCAssignFn *ARMTargetLowering::CCAssignFnForNode(CallingConv::ID CC,
 982                                                  bool Return,
 983                                                  bool isVarArg) const {
 984   switch (CC) {
 985   default:
 986     llvm_unreachable("Unsupported calling convention");
 987   case CallingConv::Fast:
 988     if (Subtarget->hasVFP2() && !isVarArg) {
 989       if (!Subtarget->isAAPCS_ABI())
 990         return (Return ? RetFastCC_ARM_APCS : FastCC_ARM_APCS);
 991       // For AAPCS ABI targets, just use VFP variant of the calling convention.
 992       return (Return ? RetCC_ARM_AAPCS_VFP : CC_ARM_AAPCS_VFP);
 993     }
 994     // Fallthrough
 995   case CallingConv::C: {
 996     // Use target triple & subtarget features to do actual dispatch.
 997     if (!Subtarget->isAAPCS_ABI())
 998       return (Return ? RetCC_ARM_APCS : CC_ARM_APCS);
 999     else if (Subtarget->hasVFP2() &&
1000              FloatABIType == FloatABI::Hard && !isVarArg)
1001       return (Return ? RetCC_ARM_AAPCS_VFP : CC_ARM_AAPCS_VFP);
1002     return (Return ? RetCC_ARM_AAPCS : CC_ARM_AAPCS);
1003   }
1004   case CallingConv::ARM_AAPCS_VFP:
1005     return (Return ? RetCC_ARM_AAPCS_VFP : CC_ARM_AAPCS_VFP);
1006   case CallingConv::ARM_AAPCS:
1007     return (Return ? RetCC_ARM_AAPCS : CC_ARM_AAPCS);
1008   case CallingConv::ARM_APCS:
1009     return (Return ? RetCC_ARM_APCS : CC_ARM_APCS);
1010   }
1011 }
1012
1013 /// LowerCallResult - Lower the result values of a call into the
1014 /// appropriate copies out of appropriate physical registers.
1015 SDValue
1016 ARMTargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
1017                                    CallingConv::ID CallConv, bool isVarArg,
1018                                    const SmallVectorImpl<ISD::InputArg> &Ins,
1019                                    DebugLoc dl, SelectionDAG &DAG,
1020                                    SmallVectorImpl<SDValue> &InVals) const {
1021
1022   // Assign locations to each value returned by this call.
1023   SmallVector<CCValAssign, 16> RVLocs;
1024   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1025                  RVLocs, *DAG.getContext());
1026   CCInfo.AnalyzeCallResult(Ins,
1027                            CCAssignFnForNode(CallConv, /* Return*/ true,
1028                                              isVarArg));
1029
1030   // Copy all of the result registers out of their specified physreg.
1031   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1032     CCValAssign VA = RVLocs[i];
1033
1034     SDValue Val;
1035     if (VA.needsCustom()) {
1036       // Handle f64 or half of a v2f64.
1037       SDValue Lo = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(), MVT::i32,
1038                                       InFlag);
1039       Chain = Lo.getValue(1);
1040       InFlag = Lo.getValue(2);
1041       VA = RVLocs[++i]; // skip ahead to next loc
1042       SDValue Hi = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(), MVT::i32,
1043                                       InFlag);
1044       Chain = Hi.getValue(1);
1045       InFlag = Hi.getValue(2);
1046       Val = DAG.getNode(ARMISD::VMOVDRR, dl, MVT::f64, Lo, Hi);
1047
1048       if (VA.getLocVT() == MVT::v2f64) {
1049         SDValue Vec = DAG.getNode(ISD::UNDEF, dl, MVT::v2f64);
1050         Vec = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v2f64, Vec, Val,
1051                           DAG.getConstant(0, MVT::i32));
1052
1053         VA = RVLocs[++i]; // skip ahead to next loc
1054         Lo = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(), MVT::i32, InFlag);
1055         Chain = Lo.getValue(1);
1056         InFlag = Lo.getValue(2);
1057         VA = RVLocs[++i]; // skip ahead to next loc
1058         Hi = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(), MVT::i32, InFlag);
1059         Chain = Hi.getValue(1);
1060         InFlag = Hi.getValue(2);
1061         Val = DAG.getNode(ARMISD::VMOVDRR, dl, MVT::f64, Lo, Hi);
1062         Val = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v2f64, Vec, Val,
1063                           DAG.getConstant(1, MVT::i32));
1064       }
1065     } else {
1066       Val = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(), VA.getLocVT(),
1067                                InFlag);
1068       Chain = Val.getValue(1);
1069       InFlag = Val.getValue(2);
1070     }
1071
1072     switch (VA.getLocInfo()) {
1073     default: llvm_unreachable("Unknown loc info!");
1074     case CCValAssign::Full: break;
1075     case CCValAssign::BCvt:
1076       Val = DAG.getNode(ISD::BITCAST, dl, VA.getValVT(), Val);
1077       break;
1078     }
1079
1080     InVals.push_back(Val);
1081   }
1082
1083   return Chain;
1084 }
1085
1086 /// CreateCopyOfByValArgument - Make a copy of an aggregate at address specified
1087 /// by "Src" to address "Dst" of size "Size".  Alignment information is
1088 /// specified by the specific parameter attribute.  The copy will be passed as
1089 /// a byval function parameter.
1090 /// Sometimes what we are copying is the end of a larger object, the part that
1091 /// does not fit in registers.
1092 static SDValue
1093 CreateCopyOfByValArgument(SDValue Src, SDValue Dst, SDValue Chain,
1094                           ISD::ArgFlagsTy Flags, SelectionDAG &DAG,
1095                           DebugLoc dl) {
1096   SDValue SizeNode = DAG.getConstant(Flags.getByValSize(), MVT::i32);
1097   return DAG.getMemcpy(Chain, dl, Dst, Src, SizeNode, Flags.getByValAlign(),
1098                        /*isVolatile=*/false, /*AlwaysInline=*/false,
1099                        MachinePointerInfo(0), MachinePointerInfo(0));
1100 }
1101
1102 /// LowerMemOpCallTo - Store the argument to the stack.
1103 SDValue
1104 ARMTargetLowering::LowerMemOpCallTo(SDValue Chain,
1105                                     SDValue StackPtr, SDValue Arg,
1106                                     DebugLoc dl, SelectionDAG &DAG,
1107                                     const CCValAssign &VA,
1108                                     ISD::ArgFlagsTy Flags) const {
1109   unsigned LocMemOffset = VA.getLocMemOffset();
1110   SDValue PtrOff = DAG.getIntPtrConstant(LocMemOffset);
1111   PtrOff = DAG.getNode(ISD::ADD, dl, getPointerTy(), StackPtr, PtrOff);
1112   if (Flags.isByVal())
1113     return CreateCopyOfByValArgument(Arg, PtrOff, Chain, Flags, DAG, dl);
1114
1115   return DAG.getStore(Chain, dl, Arg, PtrOff,
1116                       MachinePointerInfo::getStack(LocMemOffset),
1117                       false, false, 0);
1118 }
1119
1120 void ARMTargetLowering::PassF64ArgInRegs(DebugLoc dl, SelectionDAG &DAG,
1121                                          SDValue Chain, SDValue &Arg,
1122                                          RegsToPassVector &RegsToPass,
1123                                          CCValAssign &VA, CCValAssign &NextVA,
1124                                          SDValue &StackPtr,
1125                                          SmallVector<SDValue, 8> &MemOpChains,
1126                                          ISD::ArgFlagsTy Flags) const {
1127
1128   SDValue fmrrd = DAG.getNode(ARMISD::VMOVRRD, dl,
1129                               DAG.getVTList(MVT::i32, MVT::i32), Arg);
1130   RegsToPass.push_back(std::make_pair(VA.getLocReg(), fmrrd));
1131
1132   if (NextVA.isRegLoc())
1133     RegsToPass.push_back(std::make_pair(NextVA.getLocReg(), fmrrd.getValue(1)));
1134   else {
1135     assert(NextVA.isMemLoc());
1136     if (StackPtr.getNode() == 0)
1137       StackPtr = DAG.getCopyFromReg(Chain, dl, ARM::SP, getPointerTy());
1138
1139     MemOpChains.push_back(LowerMemOpCallTo(Chain, StackPtr, fmrrd.getValue(1),
1140                                            dl, DAG, NextVA,
1141                                            Flags));
1142   }
1143 }
1144
1145 /// LowerCall - Lowering a call into a callseq_start <-
1146 /// ARMISD:CALL <- callseq_end chain. Also add input and output parameter
1147 /// nodes.
1148 SDValue
1149 ARMTargetLowering::LowerCall(SDValue Chain, SDValue Callee,
1150                              CallingConv::ID CallConv, bool isVarArg,
1151                              bool &isTailCall,
1152                              const SmallVectorImpl<ISD::OutputArg> &Outs,
1153                              const SmallVectorImpl<SDValue> &OutVals,
1154                              const SmallVectorImpl<ISD::InputArg> &Ins,
1155                              DebugLoc dl, SelectionDAG &DAG,
1156                              SmallVectorImpl<SDValue> &InVals) const {
1157   MachineFunction &MF = DAG.getMachineFunction();
1158   bool IsStructRet    = (Outs.empty()) ? false : Outs[0].Flags.isSRet();
1159   bool IsSibCall = false;
1160   // Temporarily disable tail calls so things don't break.
1161   if (!EnableARMTailCalls)
1162     isTailCall = false;
1163   if (isTailCall) {
1164     // Check if it's really possible to do a tail call.
1165     isTailCall = IsEligibleForTailCallOptimization(Callee, CallConv,
1166                     isVarArg, IsStructRet, MF.getFunction()->hasStructRetAttr(),
1167                                                    Outs, OutVals, Ins, DAG);
1168     // We don't support GuaranteedTailCallOpt for ARM, only automatically
1169     // detected sibcalls.
1170     if (isTailCall) {
1171       ++NumTailCalls;
1172       IsSibCall = true;
1173     }
1174   }
1175
1176   // Analyze operands of the call, assigning locations to each operand.
1177   SmallVector<CCValAssign, 16> ArgLocs;
1178   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
1179                  *DAG.getContext());
1180   CCInfo.AnalyzeCallOperands(Outs,
1181                              CCAssignFnForNode(CallConv, /* Return*/ false,
1182                                                isVarArg));
1183
1184   // Get a count of how many bytes are to be pushed on the stack.
1185   unsigned NumBytes = CCInfo.getNextStackOffset();
1186
1187   // For tail calls, memory operands are available in our caller's stack.
1188   if (IsSibCall)
1189     NumBytes = 0;
1190
1191   // Adjust the stack pointer for the new arguments...
1192   // These operations are automatically eliminated by the prolog/epilog pass
1193   if (!IsSibCall)
1194     Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
1195
1196   SDValue StackPtr = DAG.getCopyFromReg(Chain, dl, ARM::SP, getPointerTy());
1197
1198   RegsToPassVector RegsToPass;
1199   SmallVector<SDValue, 8> MemOpChains;
1200
1201   // Walk the register/memloc assignments, inserting copies/loads.  In the case
1202   // of tail call optimization, arguments are handled later.
1203   for (unsigned i = 0, realArgIdx = 0, e = ArgLocs.size();
1204        i != e;
1205        ++i, ++realArgIdx) {
1206     CCValAssign &VA = ArgLocs[i];
1207     SDValue Arg = OutVals[realArgIdx];
1208     ISD::ArgFlagsTy Flags = Outs[realArgIdx].Flags;
1209
1210     // Promote the value if needed.
1211     switch (VA.getLocInfo()) {
1212     default: llvm_unreachable("Unknown loc info!");
1213     case CCValAssign::Full: break;
1214     case CCValAssign::SExt:
1215       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
1216       break;
1217     case CCValAssign::ZExt:
1218       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
1219       break;
1220     case CCValAssign::AExt:
1221       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
1222       break;
1223     case CCValAssign::BCvt:
1224       Arg = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), Arg);
1225       break;
1226     }
1227
1228     // f64 and v2f64 might be passed in i32 pairs and must be split into pieces
1229     if (VA.needsCustom()) {
1230       if (VA.getLocVT() == MVT::v2f64) {
1231         SDValue Op0 = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, Arg,
1232                                   DAG.getConstant(0, MVT::i32));
1233         SDValue Op1 = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, Arg,
1234                                   DAG.getConstant(1, MVT::i32));
1235
1236         PassF64ArgInRegs(dl, DAG, Chain, Op0, RegsToPass,
1237                          VA, ArgLocs[++i], StackPtr, MemOpChains, Flags);
1238
1239         VA = ArgLocs[++i]; // skip ahead to next loc
1240         if (VA.isRegLoc()) {
1241           PassF64ArgInRegs(dl, DAG, Chain, Op1, RegsToPass,
1242                            VA, ArgLocs[++i], StackPtr, MemOpChains, Flags);
1243         } else {
1244           assert(VA.isMemLoc());
1245
1246           MemOpChains.push_back(LowerMemOpCallTo(Chain, StackPtr, Op1,
1247                                                  dl, DAG, VA, Flags));
1248         }
1249       } else {
1250         PassF64ArgInRegs(dl, DAG, Chain, Arg, RegsToPass, VA, ArgLocs[++i],
1251                          StackPtr, MemOpChains, Flags);
1252       }
1253     } else if (VA.isRegLoc()) {
1254       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
1255     } else if (!IsSibCall) {
1256       assert(VA.isMemLoc());
1257
1258       MemOpChains.push_back(LowerMemOpCallTo(Chain, StackPtr, Arg,
1259                                              dl, DAG, VA, Flags));
1260     }
1261   }
1262
1263   if (!MemOpChains.empty())
1264     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
1265                         &MemOpChains[0], MemOpChains.size());
1266
1267   // Build a sequence of copy-to-reg nodes chained together with token chain
1268   // and flag operands which copy the outgoing args into the appropriate regs.
1269   SDValue InFlag;
1270   // Tail call byval lowering might overwrite argument registers so in case of
1271   // tail call optimization the copies to registers are lowered later.
1272   if (!isTailCall)
1273     for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
1274       Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
1275                                RegsToPass[i].second, InFlag);
1276       InFlag = Chain.getValue(1);
1277     }
1278
1279   // For tail calls lower the arguments to the 'real' stack slot.
1280   if (isTailCall) {
1281     // Force all the incoming stack arguments to be loaded from the stack
1282     // before any new outgoing arguments are stored to the stack, because the
1283     // outgoing stack slots may alias the incoming argument stack slots, and
1284     // the alias isn't otherwise explicit. This is slightly more conservative
1285     // than necessary, because it means that each store effectively depends
1286     // on every argument instead of just those arguments it would clobber.
1287
1288     // Do not flag preceeding copytoreg stuff together with the following stuff.
1289     InFlag = SDValue();
1290     for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
1291       Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
1292                                RegsToPass[i].second, InFlag);
1293       InFlag = Chain.getValue(1);
1294     }
1295     InFlag =SDValue();
1296   }
1297
1298   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
1299   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
1300   // node so that legalize doesn't hack it.
1301   bool isDirect = false;
1302   bool isARMFunc = false;
1303   bool isLocalARMFunc = false;
1304   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1305
1306   if (EnableARMLongCalls) {
1307     assert (getTargetMachine().getRelocationModel() == Reloc::Static
1308             && "long-calls with non-static relocation model!");
1309     // Handle a global address or an external symbol. If it's not one of
1310     // those, the target's already in a register, so we don't need to do
1311     // anything extra.
1312     if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee)) {
1313       const GlobalValue *GV = G->getGlobal();
1314       // Create a constant pool entry for the callee address
1315       unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1316       ARMConstantPoolValue *CPV = new ARMConstantPoolValue(GV,
1317                                                            ARMPCLabelIndex,
1318                                                            ARMCP::CPValue, 0);
1319       // Get the address of the callee into a register
1320       SDValue CPAddr = DAG.getTargetConstantPool(CPV, getPointerTy(), 4);
1321       CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
1322       Callee = DAG.getLoad(getPointerTy(), dl,
1323                            DAG.getEntryNode(), CPAddr,
1324                            MachinePointerInfo::getConstantPool(),
1325                            false, false, 0);
1326     } else if (ExternalSymbolSDNode *S=dyn_cast<ExternalSymbolSDNode>(Callee)) {
1327       const char *Sym = S->getSymbol();
1328
1329       // Create a constant pool entry for the callee address
1330       unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1331       ARMConstantPoolValue *CPV = new ARMConstantPoolValue(*DAG.getContext(),
1332                                                        Sym, ARMPCLabelIndex, 0);
1333       // Get the address of the callee into a register
1334       SDValue CPAddr = DAG.getTargetConstantPool(CPV, getPointerTy(), 4);
1335       CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
1336       Callee = DAG.getLoad(getPointerTy(), dl,
1337                            DAG.getEntryNode(), CPAddr,
1338                            MachinePointerInfo::getConstantPool(),
1339                            false, false, 0);
1340     }
1341   } else if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee)) {
1342     const GlobalValue *GV = G->getGlobal();
1343     isDirect = true;
1344     bool isExt = GV->isDeclaration() || GV->isWeakForLinker();
1345     bool isStub = (isExt && Subtarget->isTargetDarwin()) &&
1346                    getTargetMachine().getRelocationModel() != Reloc::Static;
1347     isARMFunc = !Subtarget->isThumb() || isStub;
1348     // ARM call to a local ARM function is predicable.
1349     isLocalARMFunc = !Subtarget->isThumb() && (!isExt || !ARMInterworking);
1350     // tBX takes a register source operand.
1351     if (isARMFunc && Subtarget->isThumb1Only() && !Subtarget->hasV5TOps()) {
1352       unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1353       ARMConstantPoolValue *CPV = new ARMConstantPoolValue(GV,
1354                                                            ARMPCLabelIndex,
1355                                                            ARMCP::CPValue, 4);
1356       SDValue CPAddr = DAG.getTargetConstantPool(CPV, getPointerTy(), 4);
1357       CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
1358       Callee = DAG.getLoad(getPointerTy(), dl,
1359                            DAG.getEntryNode(), CPAddr,
1360                            MachinePointerInfo::getConstantPool(),
1361                            false, false, 0);
1362       SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
1363       Callee = DAG.getNode(ARMISD::PIC_ADD, dl,
1364                            getPointerTy(), Callee, PICLabel);
1365     } else {
1366       // On ELF targets for PIC code, direct calls should go through the PLT
1367       unsigned OpFlags = 0;
1368       if (Subtarget->isTargetELF() &&
1369                   getTargetMachine().getRelocationModel() == Reloc::PIC_)
1370         OpFlags = ARMII::MO_PLT;
1371       Callee = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(), 0, OpFlags);
1372     }
1373   } else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee)) {
1374     isDirect = true;
1375     bool isStub = Subtarget->isTargetDarwin() &&
1376                   getTargetMachine().getRelocationModel() != Reloc::Static;
1377     isARMFunc = !Subtarget->isThumb() || isStub;
1378     // tBX takes a register source operand.
1379     const char *Sym = S->getSymbol();
1380     if (isARMFunc && Subtarget->isThumb1Only() && !Subtarget->hasV5TOps()) {
1381       unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1382       ARMConstantPoolValue *CPV = new ARMConstantPoolValue(*DAG.getContext(),
1383                                                        Sym, ARMPCLabelIndex, 4);
1384       SDValue CPAddr = DAG.getTargetConstantPool(CPV, getPointerTy(), 4);
1385       CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
1386       Callee = DAG.getLoad(getPointerTy(), dl,
1387                            DAG.getEntryNode(), CPAddr,
1388                            MachinePointerInfo::getConstantPool(),
1389                            false, false, 0);
1390       SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
1391       Callee = DAG.getNode(ARMISD::PIC_ADD, dl,
1392                            getPointerTy(), Callee, PICLabel);
1393     } else {
1394       unsigned OpFlags = 0;
1395       // On ELF targets for PIC code, direct calls should go through the PLT
1396       if (Subtarget->isTargetELF() &&
1397                   getTargetMachine().getRelocationModel() == Reloc::PIC_)
1398         OpFlags = ARMII::MO_PLT;
1399       Callee = DAG.getTargetExternalSymbol(Sym, getPointerTy(), OpFlags);
1400     }
1401   }
1402
1403   // FIXME: handle tail calls differently.
1404   unsigned CallOpc;
1405   if (Subtarget->isThumb()) {
1406     if ((!isDirect || isARMFunc) && !Subtarget->hasV5TOps())
1407       CallOpc = ARMISD::CALL_NOLINK;
1408     else
1409       CallOpc = isARMFunc ? ARMISD::CALL : ARMISD::tCALL;
1410   } else {
1411     CallOpc = (isDirect || Subtarget->hasV5TOps())
1412       ? (isLocalARMFunc ? ARMISD::CALL_PRED : ARMISD::CALL)
1413       : ARMISD::CALL_NOLINK;
1414   }
1415
1416   std::vector<SDValue> Ops;
1417   Ops.push_back(Chain);
1418   Ops.push_back(Callee);
1419
1420   // Add argument registers to the end of the list so that they are known live
1421   // into the call.
1422   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
1423     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
1424                                   RegsToPass[i].second.getValueType()));
1425
1426   if (InFlag.getNode())
1427     Ops.push_back(InFlag);
1428
1429   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
1430   if (isTailCall)
1431     return DAG.getNode(ARMISD::TC_RETURN, dl, NodeTys, &Ops[0], Ops.size());
1432
1433   // Returns a chain and a flag for retval copy to use.
1434   Chain = DAG.getNode(CallOpc, dl, NodeTys, &Ops[0], Ops.size());
1435   InFlag = Chain.getValue(1);
1436
1437   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
1438                              DAG.getIntPtrConstant(0, true), InFlag);
1439   if (!Ins.empty())
1440     InFlag = Chain.getValue(1);
1441
1442   // Handle result values, copying them out of physregs into vregs that we
1443   // return.
1444   return LowerCallResult(Chain, InFlag, CallConv, isVarArg, Ins,
1445                          dl, DAG, InVals);
1446 }
1447
1448 /// MatchingStackOffset - Return true if the given stack call argument is
1449 /// already available in the same position (relatively) of the caller's
1450 /// incoming argument stack.
1451 static
1452 bool MatchingStackOffset(SDValue Arg, unsigned Offset, ISD::ArgFlagsTy Flags,
1453                          MachineFrameInfo *MFI, const MachineRegisterInfo *MRI,
1454                          const ARMInstrInfo *TII) {
1455   unsigned Bytes = Arg.getValueType().getSizeInBits() / 8;
1456   int FI = INT_MAX;
1457   if (Arg.getOpcode() == ISD::CopyFromReg) {
1458     unsigned VR = cast<RegisterSDNode>(Arg.getOperand(1))->getReg();
1459     if (!VR || TargetRegisterInfo::isPhysicalRegister(VR))
1460       return false;
1461     MachineInstr *Def = MRI->getVRegDef(VR);
1462     if (!Def)
1463       return false;
1464     if (!Flags.isByVal()) {
1465       if (!TII->isLoadFromStackSlot(Def, FI))
1466         return false;
1467     } else {
1468       return false;
1469     }
1470   } else if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Arg)) {
1471     if (Flags.isByVal())
1472       // ByVal argument is passed in as a pointer but it's now being
1473       // dereferenced. e.g.
1474       // define @foo(%struct.X* %A) {
1475       //   tail call @bar(%struct.X* byval %A)
1476       // }
1477       return false;
1478     SDValue Ptr = Ld->getBasePtr();
1479     FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(Ptr);
1480     if (!FINode)
1481       return false;
1482     FI = FINode->getIndex();
1483   } else
1484     return false;
1485
1486   assert(FI != INT_MAX);
1487   if (!MFI->isFixedObjectIndex(FI))
1488     return false;
1489   return Offset == MFI->getObjectOffset(FI) && Bytes == MFI->getObjectSize(FI);
1490 }
1491
1492 /// IsEligibleForTailCallOptimization - Check whether the call is eligible
1493 /// for tail call optimization. Targets which want to do tail call
1494 /// optimization should implement this function.
1495 bool
1496 ARMTargetLowering::IsEligibleForTailCallOptimization(SDValue Callee,
1497                                                      CallingConv::ID CalleeCC,
1498                                                      bool isVarArg,
1499                                                      bool isCalleeStructRet,
1500                                                      bool isCallerStructRet,
1501                                     const SmallVectorImpl<ISD::OutputArg> &Outs,
1502                                     const SmallVectorImpl<SDValue> &OutVals,
1503                                     const SmallVectorImpl<ISD::InputArg> &Ins,
1504                                                      SelectionDAG& DAG) const {
1505   const Function *CallerF = DAG.getMachineFunction().getFunction();
1506   CallingConv::ID CallerCC = CallerF->getCallingConv();
1507   bool CCMatch = CallerCC == CalleeCC;
1508
1509   // Look for obvious safe cases to perform tail call optimization that do not
1510   // require ABI changes. This is what gcc calls sibcall.
1511
1512   // Do not sibcall optimize vararg calls unless the call site is not passing
1513   // any arguments.
1514   if (isVarArg && !Outs.empty())
1515     return false;
1516
1517   // Also avoid sibcall optimization if either caller or callee uses struct
1518   // return semantics.
1519   if (isCalleeStructRet || isCallerStructRet)
1520     return false;
1521
1522   // FIXME: Completely disable sibcall for Thumb1 since Thumb1RegisterInfo::
1523   // emitEpilogue is not ready for them.
1524   // Doing this is tricky, since the LDM/POP instruction on Thumb doesn't take
1525   // LR.  This means if we need to reload LR, it takes an extra instructions,
1526   // which outweighs the value of the tail call; but here we don't know yet
1527   // whether LR is going to be used.  Probably the right approach is to
1528   // generate the tail call here and turn it back into CALL/RET in
1529   // emitEpilogue if LR is used.
1530
1531   // Thumb1 PIC calls to external symbols use BX, so they can be tail calls,
1532   // but we need to make sure there are enough registers; the only valid
1533   // registers are the 4 used for parameters.  We don't currently do this
1534   // case.
1535   if (Subtarget->isThumb1Only())
1536     return false;
1537
1538   // If the calling conventions do not match, then we'd better make sure the
1539   // results are returned in the same way as what the caller expects.
1540   if (!CCMatch) {
1541     SmallVector<CCValAssign, 16> RVLocs1;
1542     CCState CCInfo1(CalleeCC, false, getTargetMachine(),
1543                     RVLocs1, *DAG.getContext());
1544     CCInfo1.AnalyzeCallResult(Ins, CCAssignFnForNode(CalleeCC, true, isVarArg));
1545
1546     SmallVector<CCValAssign, 16> RVLocs2;
1547     CCState CCInfo2(CallerCC, false, getTargetMachine(),
1548                     RVLocs2, *DAG.getContext());
1549     CCInfo2.AnalyzeCallResult(Ins, CCAssignFnForNode(CallerCC, true, isVarArg));
1550
1551     if (RVLocs1.size() != RVLocs2.size())
1552       return false;
1553     for (unsigned i = 0, e = RVLocs1.size(); i != e; ++i) {
1554       if (RVLocs1[i].isRegLoc() != RVLocs2[i].isRegLoc())
1555         return false;
1556       if (RVLocs1[i].getLocInfo() != RVLocs2[i].getLocInfo())
1557         return false;
1558       if (RVLocs1[i].isRegLoc()) {
1559         if (RVLocs1[i].getLocReg() != RVLocs2[i].getLocReg())
1560           return false;
1561       } else {
1562         if (RVLocs1[i].getLocMemOffset() != RVLocs2[i].getLocMemOffset())
1563           return false;
1564       }
1565     }
1566   }
1567
1568   // If the callee takes no arguments then go on to check the results of the
1569   // call.
1570   if (!Outs.empty()) {
1571     // Check if stack adjustment is needed. For now, do not do this if any
1572     // argument is passed on the stack.
1573     SmallVector<CCValAssign, 16> ArgLocs;
1574     CCState CCInfo(CalleeCC, isVarArg, getTargetMachine(),
1575                    ArgLocs, *DAG.getContext());
1576     CCInfo.AnalyzeCallOperands(Outs,
1577                                CCAssignFnForNode(CalleeCC, false, isVarArg));
1578     if (CCInfo.getNextStackOffset()) {
1579       MachineFunction &MF = DAG.getMachineFunction();
1580
1581       // Check if the arguments are already laid out in the right way as
1582       // the caller's fixed stack objects.
1583       MachineFrameInfo *MFI = MF.getFrameInfo();
1584       const MachineRegisterInfo *MRI = &MF.getRegInfo();
1585       const ARMInstrInfo *TII =
1586         ((ARMTargetMachine&)getTargetMachine()).getInstrInfo();
1587       for (unsigned i = 0, realArgIdx = 0, e = ArgLocs.size();
1588            i != e;
1589            ++i, ++realArgIdx) {
1590         CCValAssign &VA = ArgLocs[i];
1591         EVT RegVT = VA.getLocVT();
1592         SDValue Arg = OutVals[realArgIdx];
1593         ISD::ArgFlagsTy Flags = Outs[realArgIdx].Flags;
1594         if (VA.getLocInfo() == CCValAssign::Indirect)
1595           return false;
1596         if (VA.needsCustom()) {
1597           // f64 and vector types are split into multiple registers or
1598           // register/stack-slot combinations.  The types will not match
1599           // the registers; give up on memory f64 refs until we figure
1600           // out what to do about this.
1601           if (!VA.isRegLoc())
1602             return false;
1603           if (!ArgLocs[++i].isRegLoc())
1604             return false;
1605           if (RegVT == MVT::v2f64) {
1606             if (!ArgLocs[++i].isRegLoc())
1607               return false;
1608             if (!ArgLocs[++i].isRegLoc())
1609               return false;
1610           }
1611         } else if (!VA.isRegLoc()) {
1612           if (!MatchingStackOffset(Arg, VA.getLocMemOffset(), Flags,
1613                                    MFI, MRI, TII))
1614             return false;
1615         }
1616       }
1617     }
1618   }
1619
1620   return true;
1621 }
1622
1623 SDValue
1624 ARMTargetLowering::LowerReturn(SDValue Chain,
1625                                CallingConv::ID CallConv, bool isVarArg,
1626                                const SmallVectorImpl<ISD::OutputArg> &Outs,
1627                                const SmallVectorImpl<SDValue> &OutVals,
1628                                DebugLoc dl, SelectionDAG &DAG) const {
1629
1630   // CCValAssign - represent the assignment of the return value to a location.
1631   SmallVector<CCValAssign, 16> RVLocs;
1632
1633   // CCState - Info about the registers and stack slots.
1634   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), RVLocs,
1635                  *DAG.getContext());
1636
1637   // Analyze outgoing return values.
1638   CCInfo.AnalyzeReturn(Outs, CCAssignFnForNode(CallConv, /* Return */ true,
1639                                                isVarArg));
1640
1641   // If this is the first return lowered for this function, add
1642   // the regs to the liveout set for the function.
1643   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
1644     for (unsigned i = 0; i != RVLocs.size(); ++i)
1645       if (RVLocs[i].isRegLoc())
1646         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
1647   }
1648
1649   SDValue Flag;
1650
1651   // Copy the result values into the output registers.
1652   for (unsigned i = 0, realRVLocIdx = 0;
1653        i != RVLocs.size();
1654        ++i, ++realRVLocIdx) {
1655     CCValAssign &VA = RVLocs[i];
1656     assert(VA.isRegLoc() && "Can only return in registers!");
1657
1658     SDValue Arg = OutVals[realRVLocIdx];
1659
1660     switch (VA.getLocInfo()) {
1661     default: llvm_unreachable("Unknown loc info!");
1662     case CCValAssign::Full: break;
1663     case CCValAssign::BCvt:
1664       Arg = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), Arg);
1665       break;
1666     }
1667
1668     if (VA.needsCustom()) {
1669       if (VA.getLocVT() == MVT::v2f64) {
1670         // Extract the first half and return it in two registers.
1671         SDValue Half = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, Arg,
1672                                    DAG.getConstant(0, MVT::i32));
1673         SDValue HalfGPRs = DAG.getNode(ARMISD::VMOVRRD, dl,
1674                                        DAG.getVTList(MVT::i32, MVT::i32), Half);
1675
1676         Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), HalfGPRs, Flag);
1677         Flag = Chain.getValue(1);
1678         VA = RVLocs[++i]; // skip ahead to next loc
1679         Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
1680                                  HalfGPRs.getValue(1), Flag);
1681         Flag = Chain.getValue(1);
1682         VA = RVLocs[++i]; // skip ahead to next loc
1683
1684         // Extract the 2nd half and fall through to handle it as an f64 value.
1685         Arg = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, Arg,
1686                           DAG.getConstant(1, MVT::i32));
1687       }
1688       // Legalize ret f64 -> ret 2 x i32.  We always have fmrrd if f64 is
1689       // available.
1690       SDValue fmrrd = DAG.getNode(ARMISD::VMOVRRD, dl,
1691                                   DAG.getVTList(MVT::i32, MVT::i32), &Arg, 1);
1692       Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), fmrrd, Flag);
1693       Flag = Chain.getValue(1);
1694       VA = RVLocs[++i]; // skip ahead to next loc
1695       Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), fmrrd.getValue(1),
1696                                Flag);
1697     } else
1698       Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), Arg, Flag);
1699
1700     // Guarantee that all emitted copies are
1701     // stuck together, avoiding something bad.
1702     Flag = Chain.getValue(1);
1703   }
1704
1705   SDValue result;
1706   if (Flag.getNode())
1707     result = DAG.getNode(ARMISD::RET_FLAG, dl, MVT::Other, Chain, Flag);
1708   else // Return Void
1709     result = DAG.getNode(ARMISD::RET_FLAG, dl, MVT::Other, Chain);
1710
1711   return result;
1712 }
1713
1714 bool ARMTargetLowering::isUsedByReturnOnly(SDNode *N) const {
1715   if (N->getNumValues() != 1)
1716     return false;
1717   if (!N->hasNUsesOfValue(1, 0))
1718     return false;
1719
1720   unsigned NumCopies = 0;
1721   SDNode* Copies[2];
1722   SDNode *Use = *N->use_begin();
1723   if (Use->getOpcode() == ISD::CopyToReg) {
1724     Copies[NumCopies++] = Use;
1725   } else if (Use->getOpcode() == ARMISD::VMOVRRD) {
1726     // f64 returned in a pair of GPRs.
1727     for (SDNode::use_iterator UI = Use->use_begin(), UE = Use->use_end();
1728          UI != UE; ++UI) {
1729       if (UI->getOpcode() != ISD::CopyToReg)
1730         return false;
1731       Copies[UI.getUse().getResNo()] = *UI;
1732       ++NumCopies;
1733     }
1734   } else if (Use->getOpcode() == ISD::BITCAST) {
1735     // f32 returned in a single GPR.
1736     if (!Use->hasNUsesOfValue(1, 0))
1737       return false;
1738     Use = *Use->use_begin();
1739     if (Use->getOpcode() != ISD::CopyToReg || !Use->hasNUsesOfValue(1, 0))
1740       return false;
1741     Copies[NumCopies++] = Use;
1742   } else {
1743     return false;
1744   }
1745
1746   if (NumCopies != 1 && NumCopies != 2)
1747     return false;
1748
1749   bool HasRet = false;
1750   for (unsigned i = 0; i < NumCopies; ++i) {
1751     SDNode *Copy = Copies[i];
1752     for (SDNode::use_iterator UI = Copy->use_begin(), UE = Copy->use_end();
1753          UI != UE; ++UI) {
1754       if (UI->getOpcode() == ISD::CopyToReg) {
1755         SDNode *Use = *UI;
1756         if (Use == Copies[0] || Use == Copies[1])
1757           continue;
1758         return false;
1759       }
1760       if (UI->getOpcode() != ARMISD::RET_FLAG)
1761         return false;
1762       HasRet = true;
1763     }
1764   }
1765
1766   return HasRet;
1767 }
1768
1769 // ConstantPool, JumpTable, GlobalAddress, and ExternalSymbol are lowered as
1770 // their target counterpart wrapped in the ARMISD::Wrapper node. Suppose N is
1771 // one of the above mentioned nodes. It has to be wrapped because otherwise
1772 // Select(N) returns N. So the raw TargetGlobalAddress nodes, etc. can only
1773 // be used to form addressing mode. These wrapped nodes will be selected
1774 // into MOVi.
1775 static SDValue LowerConstantPool(SDValue Op, SelectionDAG &DAG) {
1776   EVT PtrVT = Op.getValueType();
1777   // FIXME there is no actual debug info here
1778   DebugLoc dl = Op.getDebugLoc();
1779   ConstantPoolSDNode *CP = cast<ConstantPoolSDNode>(Op);
1780   SDValue Res;
1781   if (CP->isMachineConstantPoolEntry())
1782     Res = DAG.getTargetConstantPool(CP->getMachineCPVal(), PtrVT,
1783                                     CP->getAlignment());
1784   else
1785     Res = DAG.getTargetConstantPool(CP->getConstVal(), PtrVT,
1786                                     CP->getAlignment());
1787   return DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, Res);
1788 }
1789
1790 unsigned ARMTargetLowering::getJumpTableEncoding() const {
1791   return MachineJumpTableInfo::EK_Inline;
1792 }
1793
1794 SDValue ARMTargetLowering::LowerBlockAddress(SDValue Op,
1795                                              SelectionDAG &DAG) const {
1796   MachineFunction &MF = DAG.getMachineFunction();
1797   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1798   unsigned ARMPCLabelIndex = 0;
1799   DebugLoc DL = Op.getDebugLoc();
1800   EVT PtrVT = getPointerTy();
1801   const BlockAddress *BA = cast<BlockAddressSDNode>(Op)->getBlockAddress();
1802   Reloc::Model RelocM = getTargetMachine().getRelocationModel();
1803   SDValue CPAddr;
1804   if (RelocM == Reloc::Static) {
1805     CPAddr = DAG.getTargetConstantPool(BA, PtrVT, 4);
1806   } else {
1807     unsigned PCAdj = Subtarget->isThumb() ? 4 : 8;
1808     ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1809     ARMConstantPoolValue *CPV = new ARMConstantPoolValue(BA, ARMPCLabelIndex,
1810                                                          ARMCP::CPBlockAddress,
1811                                                          PCAdj);
1812     CPAddr = DAG.getTargetConstantPool(CPV, PtrVT, 4);
1813   }
1814   CPAddr = DAG.getNode(ARMISD::Wrapper, DL, PtrVT, CPAddr);
1815   SDValue Result = DAG.getLoad(PtrVT, DL, DAG.getEntryNode(), CPAddr,
1816                                MachinePointerInfo::getConstantPool(),
1817                                false, false, 0);
1818   if (RelocM == Reloc::Static)
1819     return Result;
1820   SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
1821   return DAG.getNode(ARMISD::PIC_ADD, DL, PtrVT, Result, PICLabel);
1822 }
1823
1824 // Lower ISD::GlobalTLSAddress using the "general dynamic" model
1825 SDValue
1826 ARMTargetLowering::LowerToTLSGeneralDynamicModel(GlobalAddressSDNode *GA,
1827                                                  SelectionDAG &DAG) const {
1828   DebugLoc dl = GA->getDebugLoc();
1829   EVT PtrVT = getPointerTy();
1830   unsigned char PCAdj = Subtarget->isThumb() ? 4 : 8;
1831   MachineFunction &MF = DAG.getMachineFunction();
1832   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1833   unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1834   ARMConstantPoolValue *CPV =
1835     new ARMConstantPoolValue(GA->getGlobal(), ARMPCLabelIndex,
1836                              ARMCP::CPValue, PCAdj, ARMCP::TLSGD, true);
1837   SDValue Argument = DAG.getTargetConstantPool(CPV, PtrVT, 4);
1838   Argument = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, Argument);
1839   Argument = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), Argument,
1840                          MachinePointerInfo::getConstantPool(),
1841                          false, false, 0);
1842   SDValue Chain = Argument.getValue(1);
1843
1844   SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
1845   Argument = DAG.getNode(ARMISD::PIC_ADD, dl, PtrVT, Argument, PICLabel);
1846
1847   // call __tls_get_addr.
1848   ArgListTy Args;
1849   ArgListEntry Entry;
1850   Entry.Node = Argument;
1851   Entry.Ty = (const Type *) Type::getInt32Ty(*DAG.getContext());
1852   Args.push_back(Entry);
1853   // FIXME: is there useful debug info available here?
1854   std::pair<SDValue, SDValue> CallResult =
1855     LowerCallTo(Chain, (const Type *) Type::getInt32Ty(*DAG.getContext()),
1856                 false, false, false, false,
1857                 0, CallingConv::C, false, /*isReturnValueUsed=*/true,
1858                 DAG.getExternalSymbol("__tls_get_addr", PtrVT), Args, DAG, dl);
1859   return CallResult.first;
1860 }
1861
1862 // Lower ISD::GlobalTLSAddress using the "initial exec" or
1863 // "local exec" model.
1864 SDValue
1865 ARMTargetLowering::LowerToTLSExecModels(GlobalAddressSDNode *GA,
1866                                         SelectionDAG &DAG) const {
1867   const GlobalValue *GV = GA->getGlobal();
1868   DebugLoc dl = GA->getDebugLoc();
1869   SDValue Offset;
1870   SDValue Chain = DAG.getEntryNode();
1871   EVT PtrVT = getPointerTy();
1872   // Get the Thread Pointer
1873   SDValue ThreadPointer = DAG.getNode(ARMISD::THREAD_POINTER, dl, PtrVT);
1874
1875   if (GV->isDeclaration()) {
1876     MachineFunction &MF = DAG.getMachineFunction();
1877     ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1878     unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1879     // Initial exec model.
1880     unsigned char PCAdj = Subtarget->isThumb() ? 4 : 8;
1881     ARMConstantPoolValue *CPV =
1882       new ARMConstantPoolValue(GA->getGlobal(), ARMPCLabelIndex,
1883                                ARMCP::CPValue, PCAdj, ARMCP::GOTTPOFF, true);
1884     Offset = DAG.getTargetConstantPool(CPV, PtrVT, 4);
1885     Offset = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, Offset);
1886     Offset = DAG.getLoad(PtrVT, dl, Chain, Offset,
1887                          MachinePointerInfo::getConstantPool(),
1888                          false, false, 0);
1889     Chain = Offset.getValue(1);
1890
1891     SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
1892     Offset = DAG.getNode(ARMISD::PIC_ADD, dl, PtrVT, Offset, PICLabel);
1893
1894     Offset = DAG.getLoad(PtrVT, dl, Chain, Offset,
1895                          MachinePointerInfo::getConstantPool(),
1896                          false, false, 0);
1897   } else {
1898     // local exec model
1899     ARMConstantPoolValue *CPV = new ARMConstantPoolValue(GV, ARMCP::TPOFF);
1900     Offset = DAG.getTargetConstantPool(CPV, PtrVT, 4);
1901     Offset = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, Offset);
1902     Offset = DAG.getLoad(PtrVT, dl, Chain, Offset,
1903                          MachinePointerInfo::getConstantPool(),
1904                          false, false, 0);
1905   }
1906
1907   // The address of the thread local variable is the add of the thread
1908   // pointer with the offset of the variable.
1909   return DAG.getNode(ISD::ADD, dl, PtrVT, ThreadPointer, Offset);
1910 }
1911
1912 SDValue
1913 ARMTargetLowering::LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const {
1914   // TODO: implement the "local dynamic" model
1915   assert(Subtarget->isTargetELF() &&
1916          "TLS not implemented for non-ELF targets");
1917   GlobalAddressSDNode *GA = cast<GlobalAddressSDNode>(Op);
1918   // If the relocation model is PIC, use the "General Dynamic" TLS Model,
1919   // otherwise use the "Local Exec" TLS Model
1920   if (getTargetMachine().getRelocationModel() == Reloc::PIC_)
1921     return LowerToTLSGeneralDynamicModel(GA, DAG);
1922   else
1923     return LowerToTLSExecModels(GA, DAG);
1924 }
1925
1926 SDValue ARMTargetLowering::LowerGlobalAddressELF(SDValue Op,
1927                                                  SelectionDAG &DAG) const {
1928   EVT PtrVT = getPointerTy();
1929   DebugLoc dl = Op.getDebugLoc();
1930   const GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
1931   Reloc::Model RelocM = getTargetMachine().getRelocationModel();
1932   if (RelocM == Reloc::PIC_) {
1933     bool UseGOTOFF = GV->hasLocalLinkage() || GV->hasHiddenVisibility();
1934     ARMConstantPoolValue *CPV =
1935       new ARMConstantPoolValue(GV, UseGOTOFF ? ARMCP::GOTOFF : ARMCP::GOT);
1936     SDValue CPAddr = DAG.getTargetConstantPool(CPV, PtrVT, 4);
1937     CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
1938     SDValue Result = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(),
1939                                  CPAddr,
1940                                  MachinePointerInfo::getConstantPool(),
1941                                  false, false, 0);
1942     SDValue Chain = Result.getValue(1);
1943     SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(PtrVT);
1944     Result = DAG.getNode(ISD::ADD, dl, PtrVT, Result, GOT);
1945     if (!UseGOTOFF)
1946       Result = DAG.getLoad(PtrVT, dl, Chain, Result,
1947                            MachinePointerInfo::getGOT(), false, false, 0);
1948     return Result;
1949   } else {
1950     // If we have T2 ops, we can materialize the address directly via movt/movw
1951     // pair. This is always cheaper.
1952     if (Subtarget->useMovt()) {
1953       return DAG.getNode(ARMISD::Wrapper, dl, PtrVT,
1954                          DAG.getTargetGlobalAddress(GV, dl, PtrVT));
1955     } else {
1956       SDValue CPAddr = DAG.getTargetConstantPool(GV, PtrVT, 4);
1957       CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
1958       return DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), CPAddr,
1959                          MachinePointerInfo::getConstantPool(),
1960                          false, false, 0);
1961     }
1962   }
1963 }
1964
1965 SDValue ARMTargetLowering::LowerGlobalAddressDarwin(SDValue Op,
1966                                                     SelectionDAG &DAG) const {
1967   MachineFunction &MF = DAG.getMachineFunction();
1968   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1969   unsigned ARMPCLabelIndex = 0;
1970   EVT PtrVT = getPointerTy();
1971   DebugLoc dl = Op.getDebugLoc();
1972   const GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
1973   Reloc::Model RelocM = getTargetMachine().getRelocationModel();
1974   SDValue CPAddr;
1975   if (RelocM == Reloc::Static)
1976     CPAddr = DAG.getTargetConstantPool(GV, PtrVT, 4);
1977   else {
1978     ARMPCLabelIndex = AFI->createConstPoolEntryUId();
1979     unsigned PCAdj = (RelocM != Reloc::PIC_) ? 0 : (Subtarget->isThumb()?4:8);
1980     ARMConstantPoolValue *CPV =
1981       new ARMConstantPoolValue(GV, ARMPCLabelIndex, ARMCP::CPValue, PCAdj);
1982     CPAddr = DAG.getTargetConstantPool(CPV, PtrVT, 4);
1983   }
1984   CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
1985
1986   SDValue Result = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), CPAddr,
1987                                MachinePointerInfo::getConstantPool(),
1988                                false, false, 0);
1989   SDValue Chain = Result.getValue(1);
1990
1991   if (RelocM == Reloc::PIC_) {
1992     SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
1993     Result = DAG.getNode(ARMISD::PIC_ADD, dl, PtrVT, Result, PICLabel);
1994   }
1995
1996   if (Subtarget->GVIsIndirectSymbol(GV, RelocM))
1997     Result = DAG.getLoad(PtrVT, dl, Chain, Result, MachinePointerInfo::getGOT(),
1998                          false, false, 0);
1999
2000   return Result;
2001 }
2002
2003 SDValue ARMTargetLowering::LowerGLOBAL_OFFSET_TABLE(SDValue Op,
2004                                                     SelectionDAG &DAG) const {
2005   assert(Subtarget->isTargetELF() &&
2006          "GLOBAL OFFSET TABLE not implemented for non-ELF targets");
2007   MachineFunction &MF = DAG.getMachineFunction();
2008   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
2009   unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
2010   EVT PtrVT = getPointerTy();
2011   DebugLoc dl = Op.getDebugLoc();
2012   unsigned PCAdj = Subtarget->isThumb() ? 4 : 8;
2013   ARMConstantPoolValue *CPV = new ARMConstantPoolValue(*DAG.getContext(),
2014                                                        "_GLOBAL_OFFSET_TABLE_",
2015                                                        ARMPCLabelIndex, PCAdj);
2016   SDValue CPAddr = DAG.getTargetConstantPool(CPV, PtrVT, 4);
2017   CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
2018   SDValue Result = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), CPAddr,
2019                                MachinePointerInfo::getConstantPool(),
2020                                false, false, 0);
2021   SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
2022   return DAG.getNode(ARMISD::PIC_ADD, dl, PtrVT, Result, PICLabel);
2023 }
2024
2025 SDValue
2026 ARMTargetLowering::LowerEH_SJLJ_DISPATCHSETUP(SDValue Op, SelectionDAG &DAG)
2027   const {
2028   DebugLoc dl = Op.getDebugLoc();
2029   return DAG.getNode(ARMISD::EH_SJLJ_DISPATCHSETUP, dl, MVT::Other,
2030                      Op.getOperand(0), Op.getOperand(1));
2031 }
2032
2033 SDValue
2034 ARMTargetLowering::LowerEH_SJLJ_SETJMP(SDValue Op, SelectionDAG &DAG) const {
2035   DebugLoc dl = Op.getDebugLoc();
2036   SDValue Val = DAG.getConstant(0, MVT::i32);
2037   return DAG.getNode(ARMISD::EH_SJLJ_SETJMP, dl, MVT::i32, Op.getOperand(0),
2038                      Op.getOperand(1), Val);
2039 }
2040
2041 SDValue
2042 ARMTargetLowering::LowerEH_SJLJ_LONGJMP(SDValue Op, SelectionDAG &DAG) const {
2043   DebugLoc dl = Op.getDebugLoc();
2044   return DAG.getNode(ARMISD::EH_SJLJ_LONGJMP, dl, MVT::Other, Op.getOperand(0),
2045                      Op.getOperand(1), DAG.getConstant(0, MVT::i32));
2046 }
2047
2048 SDValue
2049 ARMTargetLowering::LowerINTRINSIC_WO_CHAIN(SDValue Op, SelectionDAG &DAG,
2050                                           const ARMSubtarget *Subtarget) const {
2051   unsigned IntNo = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
2052   DebugLoc dl = Op.getDebugLoc();
2053   switch (IntNo) {
2054   default: return SDValue();    // Don't custom lower most intrinsics.
2055   case Intrinsic::arm_thread_pointer: {
2056     EVT PtrVT = DAG.getTargetLoweringInfo().getPointerTy();
2057     return DAG.getNode(ARMISD::THREAD_POINTER, dl, PtrVT);
2058   }
2059   case Intrinsic::eh_sjlj_lsda: {
2060     MachineFunction &MF = DAG.getMachineFunction();
2061     ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
2062     unsigned ARMPCLabelIndex = AFI->createConstPoolEntryUId();
2063     EVT PtrVT = getPointerTy();
2064     DebugLoc dl = Op.getDebugLoc();
2065     Reloc::Model RelocM = getTargetMachine().getRelocationModel();
2066     SDValue CPAddr;
2067     unsigned PCAdj = (RelocM != Reloc::PIC_)
2068       ? 0 : (Subtarget->isThumb() ? 4 : 8);
2069     ARMConstantPoolValue *CPV =
2070       new ARMConstantPoolValue(MF.getFunction(), ARMPCLabelIndex,
2071                                ARMCP::CPLSDA, PCAdj);
2072     CPAddr = DAG.getTargetConstantPool(CPV, PtrVT, 4);
2073     CPAddr = DAG.getNode(ARMISD::Wrapper, dl, MVT::i32, CPAddr);
2074     SDValue Result =
2075       DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), CPAddr,
2076                   MachinePointerInfo::getConstantPool(),
2077                   false, false, 0);
2078
2079     if (RelocM == Reloc::PIC_) {
2080       SDValue PICLabel = DAG.getConstant(ARMPCLabelIndex, MVT::i32);
2081       Result = DAG.getNode(ARMISD::PIC_ADD, dl, PtrVT, Result, PICLabel);
2082     }
2083     return Result;
2084   }
2085   }
2086 }
2087
2088 static SDValue LowerMEMBARRIER(SDValue Op, SelectionDAG &DAG,
2089                                const ARMSubtarget *Subtarget) {
2090   DebugLoc dl = Op.getDebugLoc();
2091   if (!Subtarget->hasDataBarrier()) {
2092     // Some ARMv6 cpus can support data barriers with an mcr instruction.
2093     // Thumb1 and pre-v6 ARM mode use a libcall instead and should never get
2094     // here.
2095     assert(Subtarget->hasV6Ops() && !Subtarget->isThumb() &&
2096            "Unexpected ISD::MEMBARRIER encountered. Should be libcall!");
2097     return DAG.getNode(ARMISD::MEMBARRIER_MCR, dl, MVT::Other, Op.getOperand(0),
2098                        DAG.getConstant(0, MVT::i32));
2099   }
2100
2101   SDValue Op5 = Op.getOperand(5);
2102   bool isDeviceBarrier = cast<ConstantSDNode>(Op5)->getZExtValue() != 0;
2103   unsigned isLL = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
2104   unsigned isLS = cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue();
2105   bool isOnlyStoreBarrier = (isLL == 0 && isLS == 0);
2106
2107   ARM_MB::MemBOpt DMBOpt;
2108   if (isDeviceBarrier)
2109     DMBOpt = isOnlyStoreBarrier ? ARM_MB::ST : ARM_MB::SY;
2110   else
2111     DMBOpt = isOnlyStoreBarrier ? ARM_MB::ISHST : ARM_MB::ISH;
2112   return DAG.getNode(ARMISD::MEMBARRIER, dl, MVT::Other, Op.getOperand(0),
2113                      DAG.getConstant(DMBOpt, MVT::i32));
2114 }
2115
2116 static SDValue LowerPREFETCH(SDValue Op, SelectionDAG &DAG,
2117                              const ARMSubtarget *Subtarget) {
2118   // ARM pre v5TE and Thumb1 does not have preload instructions.
2119   if (!(Subtarget->isThumb2() ||
2120         (!Subtarget->isThumb1Only() && Subtarget->hasV5TEOps())))
2121     // Just preserve the chain.
2122     return Op.getOperand(0);
2123
2124   DebugLoc dl = Op.getDebugLoc();
2125   unsigned isRead = ~cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue() & 1;
2126   if (!isRead &&
2127       (!Subtarget->hasV7Ops() || !Subtarget->hasMPExtension()))
2128     // ARMv7 with MP extension has PLDW.
2129     return Op.getOperand(0);
2130
2131   if (Subtarget->isThumb())
2132     // Invert the bits.
2133     isRead = ~isRead & 1;
2134   unsigned isData = Subtarget->isThumb() ? 0 : 1;
2135
2136   // Currently there is no intrinsic that matches pli.
2137   return DAG.getNode(ARMISD::PRELOAD, dl, MVT::Other, Op.getOperand(0),
2138                      Op.getOperand(1), DAG.getConstant(isRead, MVT::i32),
2139                      DAG.getConstant(isData, MVT::i32));
2140 }
2141
2142 static SDValue LowerVASTART(SDValue Op, SelectionDAG &DAG) {
2143   MachineFunction &MF = DAG.getMachineFunction();
2144   ARMFunctionInfo *FuncInfo = MF.getInfo<ARMFunctionInfo>();
2145
2146   // vastart just stores the address of the VarArgsFrameIndex slot into the
2147   // memory location argument.
2148   DebugLoc dl = Op.getDebugLoc();
2149   EVT PtrVT = DAG.getTargetLoweringInfo().getPointerTy();
2150   SDValue FR = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(), PtrVT);
2151   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
2152   return DAG.getStore(Op.getOperand(0), dl, FR, Op.getOperand(1),
2153                       MachinePointerInfo(SV), false, false, 0);
2154 }
2155
2156 SDValue
2157 ARMTargetLowering::GetF64FormalArgument(CCValAssign &VA, CCValAssign &NextVA,
2158                                         SDValue &Root, SelectionDAG &DAG,
2159                                         DebugLoc dl) const {
2160   MachineFunction &MF = DAG.getMachineFunction();
2161   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
2162
2163   TargetRegisterClass *RC;
2164   if (AFI->isThumb1OnlyFunction())
2165     RC = ARM::tGPRRegisterClass;
2166   else
2167     RC = ARM::GPRRegisterClass;
2168
2169   // Transform the arguments stored in physical registers into virtual ones.
2170   unsigned Reg = MF.addLiveIn(VA.getLocReg(), RC);
2171   SDValue ArgValue = DAG.getCopyFromReg(Root, dl, Reg, MVT::i32);
2172
2173   SDValue ArgValue2;
2174   if (NextVA.isMemLoc()) {
2175     MachineFrameInfo *MFI = MF.getFrameInfo();
2176     int FI = MFI->CreateFixedObject(4, NextVA.getLocMemOffset(), true);
2177
2178     // Create load node to retrieve arguments from the stack.
2179     SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
2180     ArgValue2 = DAG.getLoad(MVT::i32, dl, Root, FIN,
2181                             MachinePointerInfo::getFixedStack(FI),
2182                             false, false, 0);
2183   } else {
2184     Reg = MF.addLiveIn(NextVA.getLocReg(), RC);
2185     ArgValue2 = DAG.getCopyFromReg(Root, dl, Reg, MVT::i32);
2186   }
2187
2188   return DAG.getNode(ARMISD::VMOVDRR, dl, MVT::f64, ArgValue, ArgValue2);
2189 }
2190
2191 SDValue
2192 ARMTargetLowering::LowerFormalArguments(SDValue Chain,
2193                                         CallingConv::ID CallConv, bool isVarArg,
2194                                         const SmallVectorImpl<ISD::InputArg>
2195                                           &Ins,
2196                                         DebugLoc dl, SelectionDAG &DAG,
2197                                         SmallVectorImpl<SDValue> &InVals)
2198                                           const {
2199
2200   MachineFunction &MF = DAG.getMachineFunction();
2201   MachineFrameInfo *MFI = MF.getFrameInfo();
2202
2203   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
2204
2205   // Assign locations to all of the incoming arguments.
2206   SmallVector<CCValAssign, 16> ArgLocs;
2207   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
2208                  *DAG.getContext());
2209   CCInfo.AnalyzeFormalArguments(Ins,
2210                                 CCAssignFnForNode(CallConv, /* Return*/ false,
2211                                                   isVarArg));
2212
2213   SmallVector<SDValue, 16> ArgValues;
2214
2215   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2216     CCValAssign &VA = ArgLocs[i];
2217
2218     // Arguments stored in registers.
2219     if (VA.isRegLoc()) {
2220       EVT RegVT = VA.getLocVT();
2221
2222       SDValue ArgValue;
2223       if (VA.needsCustom()) {
2224         // f64 and vector types are split up into multiple registers or
2225         // combinations of registers and stack slots.
2226         if (VA.getLocVT() == MVT::v2f64) {
2227           SDValue ArgValue1 = GetF64FormalArgument(VA, ArgLocs[++i],
2228                                                    Chain, DAG, dl);
2229           VA = ArgLocs[++i]; // skip ahead to next loc
2230           SDValue ArgValue2;
2231           if (VA.isMemLoc()) {
2232             int FI = MFI->CreateFixedObject(8, VA.getLocMemOffset(), true);
2233             SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
2234             ArgValue2 = DAG.getLoad(MVT::f64, dl, Chain, FIN,
2235                                     MachinePointerInfo::getFixedStack(FI),
2236                                     false, false, 0);
2237           } else {
2238             ArgValue2 = GetF64FormalArgument(VA, ArgLocs[++i],
2239                                              Chain, DAG, dl);
2240           }
2241           ArgValue = DAG.getNode(ISD::UNDEF, dl, MVT::v2f64);
2242           ArgValue = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v2f64,
2243                                  ArgValue, ArgValue1, DAG.getIntPtrConstant(0));
2244           ArgValue = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v2f64,
2245                                  ArgValue, ArgValue2, DAG.getIntPtrConstant(1));
2246         } else
2247           ArgValue = GetF64FormalArgument(VA, ArgLocs[++i], Chain, DAG, dl);
2248
2249       } else {
2250         TargetRegisterClass *RC;
2251
2252         if (RegVT == MVT::f32)
2253           RC = ARM::SPRRegisterClass;
2254         else if (RegVT == MVT::f64)
2255           RC = ARM::DPRRegisterClass;
2256         else if (RegVT == MVT::v2f64)
2257           RC = ARM::QPRRegisterClass;
2258         else if (RegVT == MVT::i32)
2259           RC = (AFI->isThumb1OnlyFunction() ?
2260                 ARM::tGPRRegisterClass : ARM::GPRRegisterClass);
2261         else
2262           llvm_unreachable("RegVT not supported by FORMAL_ARGUMENTS Lowering");
2263
2264         // Transform the arguments in physical registers into virtual ones.
2265         unsigned Reg = MF.addLiveIn(VA.getLocReg(), RC);
2266         ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
2267       }
2268
2269       // If this is an 8 or 16-bit value, it is really passed promoted
2270       // to 32 bits.  Insert an assert[sz]ext to capture this, then
2271       // truncate to the right size.
2272       switch (VA.getLocInfo()) {
2273       default: llvm_unreachable("Unknown loc info!");
2274       case CCValAssign::Full: break;
2275       case CCValAssign::BCvt:
2276         ArgValue = DAG.getNode(ISD::BITCAST, dl, VA.getValVT(), ArgValue);
2277         break;
2278       case CCValAssign::SExt:
2279         ArgValue = DAG.getNode(ISD::AssertSext, dl, RegVT, ArgValue,
2280                                DAG.getValueType(VA.getValVT()));
2281         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
2282         break;
2283       case CCValAssign::ZExt:
2284         ArgValue = DAG.getNode(ISD::AssertZext, dl, RegVT, ArgValue,
2285                                DAG.getValueType(VA.getValVT()));
2286         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
2287         break;
2288       }
2289
2290       InVals.push_back(ArgValue);
2291
2292     } else { // VA.isRegLoc()
2293
2294       // sanity check
2295       assert(VA.isMemLoc());
2296       assert(VA.getValVT() != MVT::i64 && "i64 should already be lowered");
2297
2298       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
2299       int FI = MFI->CreateFixedObject(ArgSize, VA.getLocMemOffset(), true);
2300
2301       // Create load nodes to retrieve arguments from the stack.
2302       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
2303       InVals.push_back(DAG.getLoad(VA.getValVT(), dl, Chain, FIN,
2304                                    MachinePointerInfo::getFixedStack(FI),
2305                                    false, false, 0));
2306     }
2307   }
2308
2309   // varargs
2310   if (isVarArg) {
2311     static const unsigned GPRArgRegs[] = {
2312       ARM::R0, ARM::R1, ARM::R2, ARM::R3
2313     };
2314
2315     unsigned NumGPRs = CCInfo.getFirstUnallocated
2316       (GPRArgRegs, sizeof(GPRArgRegs) / sizeof(GPRArgRegs[0]));
2317
2318     unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
2319     unsigned VARegSize = (4 - NumGPRs) * 4;
2320     unsigned VARegSaveSize = (VARegSize + Align - 1) & ~(Align - 1);
2321     unsigned ArgOffset = CCInfo.getNextStackOffset();
2322     if (VARegSaveSize) {
2323       // If this function is vararg, store any remaining integer argument regs
2324       // to their spots on the stack so that they may be loaded by deferencing
2325       // the result of va_next.
2326       AFI->setVarArgsRegSaveSize(VARegSaveSize);
2327       AFI->setVarArgsFrameIndex(
2328         MFI->CreateFixedObject(VARegSaveSize,
2329                                ArgOffset + VARegSaveSize - VARegSize,
2330                                false));
2331       SDValue FIN = DAG.getFrameIndex(AFI->getVarArgsFrameIndex(),
2332                                       getPointerTy());
2333
2334       SmallVector<SDValue, 4> MemOps;
2335       for (; NumGPRs < 4; ++NumGPRs) {
2336         TargetRegisterClass *RC;
2337         if (AFI->isThumb1OnlyFunction())
2338           RC = ARM::tGPRRegisterClass;
2339         else
2340           RC = ARM::GPRRegisterClass;
2341
2342         unsigned VReg = MF.addLiveIn(GPRArgRegs[NumGPRs], RC);
2343         SDValue Val = DAG.getCopyFromReg(Chain, dl, VReg, MVT::i32);
2344         SDValue Store =
2345           DAG.getStore(Val.getValue(1), dl, Val, FIN,
2346                MachinePointerInfo::getFixedStack(AFI->getVarArgsFrameIndex()),
2347                        false, false, 0);
2348         MemOps.push_back(Store);
2349         FIN = DAG.getNode(ISD::ADD, dl, getPointerTy(), FIN,
2350                           DAG.getConstant(4, getPointerTy()));
2351       }
2352       if (!MemOps.empty())
2353         Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
2354                             &MemOps[0], MemOps.size());
2355     } else
2356       // This will point to the next argument passed via stack.
2357       AFI->setVarArgsFrameIndex(MFI->CreateFixedObject(4, ArgOffset, true));
2358   }
2359
2360   return Chain;
2361 }
2362
2363 /// isFloatingPointZero - Return true if this is +0.0.
2364 static bool isFloatingPointZero(SDValue Op) {
2365   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Op))
2366     return CFP->getValueAPF().isPosZero();
2367   else if (ISD::isEXTLoad(Op.getNode()) || ISD::isNON_EXTLoad(Op.getNode())) {
2368     // Maybe this has already been legalized into the constant pool?
2369     if (Op.getOperand(1).getOpcode() == ARMISD::Wrapper) {
2370       SDValue WrapperOp = Op.getOperand(1).getOperand(0);
2371       if (ConstantPoolSDNode *CP = dyn_cast<ConstantPoolSDNode>(WrapperOp))
2372         if (const ConstantFP *CFP = dyn_cast<ConstantFP>(CP->getConstVal()))
2373           return CFP->getValueAPF().isPosZero();
2374     }
2375   }
2376   return false;
2377 }
2378
2379 /// Returns appropriate ARM CMP (cmp) and corresponding condition code for
2380 /// the given operands.
2381 SDValue
2382 ARMTargetLowering::getARMCmp(SDValue LHS, SDValue RHS, ISD::CondCode CC,
2383                              SDValue &ARMcc, SelectionDAG &DAG,
2384                              DebugLoc dl) const {
2385   if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(RHS.getNode())) {
2386     unsigned C = RHSC->getZExtValue();
2387     if (!isLegalICmpImmediate(C)) {
2388       // Constant does not fit, try adjusting it by one?
2389       switch (CC) {
2390       default: break;
2391       case ISD::SETLT:
2392       case ISD::SETGE:
2393         if (C != 0x80000000 && isLegalICmpImmediate(C-1)) {
2394           CC = (CC == ISD::SETLT) ? ISD::SETLE : ISD::SETGT;
2395           RHS = DAG.getConstant(C-1, MVT::i32);
2396         }
2397         break;
2398       case ISD::SETULT:
2399       case ISD::SETUGE:
2400         if (C != 0 && isLegalICmpImmediate(C-1)) {
2401           CC = (CC == ISD::SETULT) ? ISD::SETULE : ISD::SETUGT;
2402           RHS = DAG.getConstant(C-1, MVT::i32);
2403         }
2404         break;
2405       case ISD::SETLE:
2406       case ISD::SETGT:
2407         if (C != 0x7fffffff && isLegalICmpImmediate(C+1)) {
2408           CC = (CC == ISD::SETLE) ? ISD::SETLT : ISD::SETGE;
2409           RHS = DAG.getConstant(C+1, MVT::i32);
2410         }
2411         break;
2412       case ISD::SETULE:
2413       case ISD::SETUGT:
2414         if (C != 0xffffffff && isLegalICmpImmediate(C+1)) {
2415           CC = (CC == ISD::SETULE) ? ISD::SETULT : ISD::SETUGE;
2416           RHS = DAG.getConstant(C+1, MVT::i32);
2417         }
2418         break;
2419       }
2420     }
2421   }
2422
2423   ARMCC::CondCodes CondCode = IntCCToARMCC(CC);
2424   ARMISD::NodeType CompareType;
2425   switch (CondCode) {
2426   default:
2427     CompareType = ARMISD::CMP;
2428     break;
2429   case ARMCC::EQ:
2430   case ARMCC::NE:
2431     // Uses only Z Flag
2432     CompareType = ARMISD::CMPZ;
2433     break;
2434   }
2435   ARMcc = DAG.getConstant(CondCode, MVT::i32);
2436   return DAG.getNode(CompareType, dl, MVT::Glue, LHS, RHS);
2437 }
2438
2439 /// Returns a appropriate VFP CMP (fcmp{s|d}+fmstat) for the given operands.
2440 SDValue
2441 ARMTargetLowering::getVFPCmp(SDValue LHS, SDValue RHS, SelectionDAG &DAG,
2442                              DebugLoc dl) const {
2443   SDValue Cmp;
2444   if (!isFloatingPointZero(RHS))
2445     Cmp = DAG.getNode(ARMISD::CMPFP, dl, MVT::Glue, LHS, RHS);
2446   else
2447     Cmp = DAG.getNode(ARMISD::CMPFPw0, dl, MVT::Glue, LHS);
2448   return DAG.getNode(ARMISD::FMSTAT, dl, MVT::Glue, Cmp);
2449 }
2450
2451 SDValue ARMTargetLowering::LowerSELECT(SDValue Op, SelectionDAG &DAG) const {
2452   SDValue Cond = Op.getOperand(0);
2453   SDValue SelectTrue = Op.getOperand(1);
2454   SDValue SelectFalse = Op.getOperand(2);
2455   DebugLoc dl = Op.getDebugLoc();
2456
2457   // Convert:
2458   //
2459   //   (select (cmov 1, 0, cond), t, f) -> (cmov t, f, cond)
2460   //   (select (cmov 0, 1, cond), t, f) -> (cmov f, t, cond)
2461   //
2462   if (Cond.getOpcode() == ARMISD::CMOV && Cond.hasOneUse()) {
2463     const ConstantSDNode *CMOVTrue =
2464       dyn_cast<ConstantSDNode>(Cond.getOperand(0));
2465     const ConstantSDNode *CMOVFalse =
2466       dyn_cast<ConstantSDNode>(Cond.getOperand(1));
2467
2468     if (CMOVTrue && CMOVFalse) {
2469       unsigned CMOVTrueVal = CMOVTrue->getZExtValue();
2470       unsigned CMOVFalseVal = CMOVFalse->getZExtValue();
2471
2472       SDValue True;
2473       SDValue False;
2474       if (CMOVTrueVal == 1 && CMOVFalseVal == 0) {
2475         True = SelectTrue;
2476         False = SelectFalse;
2477       } else if (CMOVTrueVal == 0 && CMOVFalseVal == 1) {
2478         True = SelectFalse;
2479         False = SelectTrue;
2480       }
2481
2482       if (True.getNode() && False.getNode()) {
2483         EVT VT = Cond.getValueType();
2484         SDValue ARMcc = Cond.getOperand(2);
2485         SDValue CCR = Cond.getOperand(3);
2486         SDValue Cmp = Cond.getOperand(4);
2487         return DAG.getNode(ARMISD::CMOV, dl, VT, True, False, ARMcc, CCR, Cmp);
2488       }
2489     }
2490   }
2491
2492   return DAG.getSelectCC(dl, Cond,
2493                          DAG.getConstant(0, Cond.getValueType()),
2494                          SelectTrue, SelectFalse, ISD::SETNE);
2495 }
2496
2497 SDValue ARMTargetLowering::LowerSELECT_CC(SDValue Op, SelectionDAG &DAG) const {
2498   EVT VT = Op.getValueType();
2499   SDValue LHS = Op.getOperand(0);
2500   SDValue RHS = Op.getOperand(1);
2501   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(4))->get();
2502   SDValue TrueVal = Op.getOperand(2);
2503   SDValue FalseVal = Op.getOperand(3);
2504   DebugLoc dl = Op.getDebugLoc();
2505
2506   if (LHS.getValueType() == MVT::i32) {
2507     SDValue ARMcc;
2508     SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2509     SDValue Cmp = getARMCmp(LHS, RHS, CC, ARMcc, DAG, dl);
2510     return DAG.getNode(ARMISD::CMOV, dl, VT, FalseVal, TrueVal, ARMcc, CCR,Cmp);
2511   }
2512
2513   ARMCC::CondCodes CondCode, CondCode2;
2514   FPCCToARMCC(CC, CondCode, CondCode2);
2515
2516   SDValue ARMcc = DAG.getConstant(CondCode, MVT::i32);
2517   SDValue Cmp = getVFPCmp(LHS, RHS, DAG, dl);
2518   SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2519   SDValue Result = DAG.getNode(ARMISD::CMOV, dl, VT, FalseVal, TrueVal,
2520                                ARMcc, CCR, Cmp);
2521   if (CondCode2 != ARMCC::AL) {
2522     SDValue ARMcc2 = DAG.getConstant(CondCode2, MVT::i32);
2523     // FIXME: Needs another CMP because flag can have but one use.
2524     SDValue Cmp2 = getVFPCmp(LHS, RHS, DAG, dl);
2525     Result = DAG.getNode(ARMISD::CMOV, dl, VT,
2526                          Result, TrueVal, ARMcc2, CCR, Cmp2);
2527   }
2528   return Result;
2529 }
2530
2531 /// canChangeToInt - Given the fp compare operand, return true if it is suitable
2532 /// to morph to an integer compare sequence.
2533 static bool canChangeToInt(SDValue Op, bool &SeenZero,
2534                            const ARMSubtarget *Subtarget) {
2535   SDNode *N = Op.getNode();
2536   if (!N->hasOneUse())
2537     // Otherwise it requires moving the value from fp to integer registers.
2538     return false;
2539   if (!N->getNumValues())
2540     return false;
2541   EVT VT = Op.getValueType();
2542   if (VT != MVT::f32 && !Subtarget->isFPBrccSlow())
2543     // f32 case is generally profitable. f64 case only makes sense when vcmpe +
2544     // vmrs are very slow, e.g. cortex-a8.
2545     return false;
2546
2547   if (isFloatingPointZero(Op)) {
2548     SeenZero = true;
2549     return true;
2550   }
2551   return ISD::isNormalLoad(N);
2552 }
2553
2554 static SDValue bitcastf32Toi32(SDValue Op, SelectionDAG &DAG) {
2555   if (isFloatingPointZero(Op))
2556     return DAG.getConstant(0, MVT::i32);
2557
2558   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Op))
2559     return DAG.getLoad(MVT::i32, Op.getDebugLoc(),
2560                        Ld->getChain(), Ld->getBasePtr(), Ld->getPointerInfo(),
2561                        Ld->isVolatile(), Ld->isNonTemporal(),
2562                        Ld->getAlignment());
2563
2564   llvm_unreachable("Unknown VFP cmp argument!");
2565 }
2566
2567 static void expandf64Toi32(SDValue Op, SelectionDAG &DAG,
2568                            SDValue &RetVal1, SDValue &RetVal2) {
2569   if (isFloatingPointZero(Op)) {
2570     RetVal1 = DAG.getConstant(0, MVT::i32);
2571     RetVal2 = DAG.getConstant(0, MVT::i32);
2572     return;
2573   }
2574
2575   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Op)) {
2576     SDValue Ptr = Ld->getBasePtr();
2577     RetVal1 = DAG.getLoad(MVT::i32, Op.getDebugLoc(),
2578                           Ld->getChain(), Ptr,
2579                           Ld->getPointerInfo(),
2580                           Ld->isVolatile(), Ld->isNonTemporal(),
2581                           Ld->getAlignment());
2582
2583     EVT PtrType = Ptr.getValueType();
2584     unsigned NewAlign = MinAlign(Ld->getAlignment(), 4);
2585     SDValue NewPtr = DAG.getNode(ISD::ADD, Op.getDebugLoc(),
2586                                  PtrType, Ptr, DAG.getConstant(4, PtrType));
2587     RetVal2 = DAG.getLoad(MVT::i32, Op.getDebugLoc(),
2588                           Ld->getChain(), NewPtr,
2589                           Ld->getPointerInfo().getWithOffset(4),
2590                           Ld->isVolatile(), Ld->isNonTemporal(),
2591                           NewAlign);
2592     return;
2593   }
2594
2595   llvm_unreachable("Unknown VFP cmp argument!");
2596 }
2597
2598 /// OptimizeVFPBrcond - With -enable-unsafe-fp-math, it's legal to optimize some
2599 /// f32 and even f64 comparisons to integer ones.
2600 SDValue
2601 ARMTargetLowering::OptimizeVFPBrcond(SDValue Op, SelectionDAG &DAG) const {
2602   SDValue Chain = Op.getOperand(0);
2603   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(1))->get();
2604   SDValue LHS = Op.getOperand(2);
2605   SDValue RHS = Op.getOperand(3);
2606   SDValue Dest = Op.getOperand(4);
2607   DebugLoc dl = Op.getDebugLoc();
2608
2609   bool SeenZero = false;
2610   if (canChangeToInt(LHS, SeenZero, Subtarget) &&
2611       canChangeToInt(RHS, SeenZero, Subtarget) &&
2612       // If one of the operand is zero, it's safe to ignore the NaN case since
2613       // we only care about equality comparisons.
2614       (SeenZero || (DAG.isKnownNeverNaN(LHS) && DAG.isKnownNeverNaN(RHS)))) {
2615     // If unsafe fp math optimization is enabled and there are no othter uses of
2616     // the CMP operands, and the condition code is EQ oe NE, we can optimize it
2617     // to an integer comparison.
2618     if (CC == ISD::SETOEQ)
2619       CC = ISD::SETEQ;
2620     else if (CC == ISD::SETUNE)
2621       CC = ISD::SETNE;
2622
2623     SDValue ARMcc;
2624     if (LHS.getValueType() == MVT::f32) {
2625       LHS = bitcastf32Toi32(LHS, DAG);
2626       RHS = bitcastf32Toi32(RHS, DAG);
2627       SDValue Cmp = getARMCmp(LHS, RHS, CC, ARMcc, DAG, dl);
2628       SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2629       return DAG.getNode(ARMISD::BRCOND, dl, MVT::Other,
2630                          Chain, Dest, ARMcc, CCR, Cmp);
2631     }
2632
2633     SDValue LHS1, LHS2;
2634     SDValue RHS1, RHS2;
2635     expandf64Toi32(LHS, DAG, LHS1, LHS2);
2636     expandf64Toi32(RHS, DAG, RHS1, RHS2);
2637     ARMCC::CondCodes CondCode = IntCCToARMCC(CC);
2638     ARMcc = DAG.getConstant(CondCode, MVT::i32);
2639     SDVTList VTList = DAG.getVTList(MVT::Other, MVT::Glue);
2640     SDValue Ops[] = { Chain, ARMcc, LHS1, LHS2, RHS1, RHS2, Dest };
2641     return DAG.getNode(ARMISD::BCC_i64, dl, VTList, Ops, 7);
2642   }
2643
2644   return SDValue();
2645 }
2646
2647 SDValue ARMTargetLowering::LowerBR_CC(SDValue Op, SelectionDAG &DAG) const {
2648   SDValue Chain = Op.getOperand(0);
2649   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(1))->get();
2650   SDValue LHS = Op.getOperand(2);
2651   SDValue RHS = Op.getOperand(3);
2652   SDValue Dest = Op.getOperand(4);
2653   DebugLoc dl = Op.getDebugLoc();
2654
2655   if (LHS.getValueType() == MVT::i32) {
2656     SDValue ARMcc;
2657     SDValue Cmp = getARMCmp(LHS, RHS, CC, ARMcc, DAG, dl);
2658     SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2659     return DAG.getNode(ARMISD::BRCOND, dl, MVT::Other,
2660                        Chain, Dest, ARMcc, CCR, Cmp);
2661   }
2662
2663   assert(LHS.getValueType() == MVT::f32 || LHS.getValueType() == MVT::f64);
2664
2665   if (UnsafeFPMath &&
2666       (CC == ISD::SETEQ || CC == ISD::SETOEQ ||
2667        CC == ISD::SETNE || CC == ISD::SETUNE)) {
2668     SDValue Result = OptimizeVFPBrcond(Op, DAG);
2669     if (Result.getNode())
2670       return Result;
2671   }
2672
2673   ARMCC::CondCodes CondCode, CondCode2;
2674   FPCCToARMCC(CC, CondCode, CondCode2);
2675
2676   SDValue ARMcc = DAG.getConstant(CondCode, MVT::i32);
2677   SDValue Cmp = getVFPCmp(LHS, RHS, DAG, dl);
2678   SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2679   SDVTList VTList = DAG.getVTList(MVT::Other, MVT::Glue);
2680   SDValue Ops[] = { Chain, Dest, ARMcc, CCR, Cmp };
2681   SDValue Res = DAG.getNode(ARMISD::BRCOND, dl, VTList, Ops, 5);
2682   if (CondCode2 != ARMCC::AL) {
2683     ARMcc = DAG.getConstant(CondCode2, MVT::i32);
2684     SDValue Ops[] = { Res, Dest, ARMcc, CCR, Res.getValue(1) };
2685     Res = DAG.getNode(ARMISD::BRCOND, dl, VTList, Ops, 5);
2686   }
2687   return Res;
2688 }
2689
2690 SDValue ARMTargetLowering::LowerBR_JT(SDValue Op, SelectionDAG &DAG) const {
2691   SDValue Chain = Op.getOperand(0);
2692   SDValue Table = Op.getOperand(1);
2693   SDValue Index = Op.getOperand(2);
2694   DebugLoc dl = Op.getDebugLoc();
2695
2696   EVT PTy = getPointerTy();
2697   JumpTableSDNode *JT = cast<JumpTableSDNode>(Table);
2698   ARMFunctionInfo *AFI = DAG.getMachineFunction().getInfo<ARMFunctionInfo>();
2699   SDValue UId = DAG.getConstant(AFI->createJumpTableUId(), PTy);
2700   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PTy);
2701   Table = DAG.getNode(ARMISD::WrapperJT, dl, MVT::i32, JTI, UId);
2702   Index = DAG.getNode(ISD::MUL, dl, PTy, Index, DAG.getConstant(4, PTy));
2703   SDValue Addr = DAG.getNode(ISD::ADD, dl, PTy, Index, Table);
2704   if (Subtarget->isThumb2()) {
2705     // Thumb2 uses a two-level jump. That is, it jumps into the jump table
2706     // which does another jump to the destination. This also makes it easier
2707     // to translate it to TBB / TBH later.
2708     // FIXME: This might not work if the function is extremely large.
2709     return DAG.getNode(ARMISD::BR2_JT, dl, MVT::Other, Chain,
2710                        Addr, Op.getOperand(2), JTI, UId);
2711   }
2712   if (getTargetMachine().getRelocationModel() == Reloc::PIC_) {
2713     Addr = DAG.getLoad((EVT)MVT::i32, dl, Chain, Addr,
2714                        MachinePointerInfo::getJumpTable(),
2715                        false, false, 0);
2716     Chain = Addr.getValue(1);
2717     Addr = DAG.getNode(ISD::ADD, dl, PTy, Addr, Table);
2718     return DAG.getNode(ARMISD::BR_JT, dl, MVT::Other, Chain, Addr, JTI, UId);
2719   } else {
2720     Addr = DAG.getLoad(PTy, dl, Chain, Addr,
2721                        MachinePointerInfo::getJumpTable(), false, false, 0);
2722     Chain = Addr.getValue(1);
2723     return DAG.getNode(ARMISD::BR_JT, dl, MVT::Other, Chain, Addr, JTI, UId);
2724   }
2725 }
2726
2727 static SDValue LowerFP_TO_INT(SDValue Op, SelectionDAG &DAG) {
2728   DebugLoc dl = Op.getDebugLoc();
2729   unsigned Opc;
2730
2731   switch (Op.getOpcode()) {
2732   default:
2733     assert(0 && "Invalid opcode!");
2734   case ISD::FP_TO_SINT:
2735     Opc = ARMISD::FTOSI;
2736     break;
2737   case ISD::FP_TO_UINT:
2738     Opc = ARMISD::FTOUI;
2739     break;
2740   }
2741   Op = DAG.getNode(Opc, dl, MVT::f32, Op.getOperand(0));
2742   return DAG.getNode(ISD::BITCAST, dl, MVT::i32, Op);
2743 }
2744
2745 static SDValue LowerINT_TO_FP(SDValue Op, SelectionDAG &DAG) {
2746   EVT VT = Op.getValueType();
2747   DebugLoc dl = Op.getDebugLoc();
2748   unsigned Opc;
2749
2750   switch (Op.getOpcode()) {
2751   default:
2752     assert(0 && "Invalid opcode!");
2753   case ISD::SINT_TO_FP:
2754     Opc = ARMISD::SITOF;
2755     break;
2756   case ISD::UINT_TO_FP:
2757     Opc = ARMISD::UITOF;
2758     break;
2759   }
2760
2761   Op = DAG.getNode(ISD::BITCAST, dl, MVT::f32, Op.getOperand(0));
2762   return DAG.getNode(Opc, dl, VT, Op);
2763 }
2764
2765 SDValue ARMTargetLowering::LowerFCOPYSIGN(SDValue Op, SelectionDAG &DAG) const {
2766   // Implement fcopysign with a fabs and a conditional fneg.
2767   SDValue Tmp0 = Op.getOperand(0);
2768   SDValue Tmp1 = Op.getOperand(1);
2769   DebugLoc dl = Op.getDebugLoc();
2770   EVT VT = Op.getValueType();
2771   EVT SrcVT = Tmp1.getValueType();
2772   SDValue AbsVal = DAG.getNode(ISD::FABS, dl, VT, Tmp0);
2773   SDValue ARMcc = DAG.getConstant(ARMCC::LT, MVT::i32);
2774   SDValue FP0 = DAG.getConstantFP(0.0, SrcVT);
2775   SDValue Cmp = getVFPCmp(Tmp1, FP0, DAG, dl);
2776   SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2777   return DAG.getNode(ARMISD::CNEG, dl, VT, AbsVal, AbsVal, ARMcc, CCR, Cmp);
2778 }
2779
2780 SDValue ARMTargetLowering::LowerRETURNADDR(SDValue Op, SelectionDAG &DAG) const{
2781   MachineFunction &MF = DAG.getMachineFunction();
2782   MachineFrameInfo *MFI = MF.getFrameInfo();
2783   MFI->setReturnAddressIsTaken(true);
2784
2785   EVT VT = Op.getValueType();
2786   DebugLoc dl = Op.getDebugLoc();
2787   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
2788   if (Depth) {
2789     SDValue FrameAddr = LowerFRAMEADDR(Op, DAG);
2790     SDValue Offset = DAG.getConstant(4, MVT::i32);
2791     return DAG.getLoad(VT, dl, DAG.getEntryNode(),
2792                        DAG.getNode(ISD::ADD, dl, VT, FrameAddr, Offset),
2793                        MachinePointerInfo(), false, false, 0);
2794   }
2795
2796   // Return LR, which contains the return address. Mark it an implicit live-in.
2797   unsigned Reg = MF.addLiveIn(ARM::LR, getRegClassFor(MVT::i32));
2798   return DAG.getCopyFromReg(DAG.getEntryNode(), dl, Reg, VT);
2799 }
2800
2801 SDValue ARMTargetLowering::LowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const {
2802   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
2803   MFI->setFrameAddressIsTaken(true);
2804
2805   EVT VT = Op.getValueType();
2806   DebugLoc dl = Op.getDebugLoc();  // FIXME probably not meaningful
2807   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
2808   unsigned FrameReg = (Subtarget->isThumb() || Subtarget->isTargetDarwin())
2809     ? ARM::R7 : ARM::R11;
2810   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), dl, FrameReg, VT);
2811   while (Depth--)
2812     FrameAddr = DAG.getLoad(VT, dl, DAG.getEntryNode(), FrameAddr,
2813                             MachinePointerInfo(),
2814                             false, false, 0);
2815   return FrameAddr;
2816 }
2817
2818 /// ExpandBITCAST - If the target supports VFP, this function is called to
2819 /// expand a bit convert where either the source or destination type is i64 to
2820 /// use a VMOVDRR or VMOVRRD node.  This should not be done when the non-i64
2821 /// operand type is illegal (e.g., v2f32 for a target that doesn't support
2822 /// vectors), since the legalizer won't know what to do with that.
2823 static SDValue ExpandBITCAST(SDNode *N, SelectionDAG &DAG) {
2824   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
2825   DebugLoc dl = N->getDebugLoc();
2826   SDValue Op = N->getOperand(0);
2827
2828   // This function is only supposed to be called for i64 types, either as the
2829   // source or destination of the bit convert.
2830   EVT SrcVT = Op.getValueType();
2831   EVT DstVT = N->getValueType(0);
2832   assert((SrcVT == MVT::i64 || DstVT == MVT::i64) &&
2833          "ExpandBITCAST called for non-i64 type");
2834
2835   // Turn i64->f64 into VMOVDRR.
2836   if (SrcVT == MVT::i64 && TLI.isTypeLegal(DstVT)) {
2837     SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Op,
2838                              DAG.getConstant(0, MVT::i32));
2839     SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Op,
2840                              DAG.getConstant(1, MVT::i32));
2841     return DAG.getNode(ISD::BITCAST, dl, DstVT,
2842                        DAG.getNode(ARMISD::VMOVDRR, dl, MVT::f64, Lo, Hi));
2843   }
2844
2845   // Turn f64->i64 into VMOVRRD.
2846   if (DstVT == MVT::i64 && TLI.isTypeLegal(SrcVT)) {
2847     SDValue Cvt = DAG.getNode(ARMISD::VMOVRRD, dl,
2848                               DAG.getVTList(MVT::i32, MVT::i32), &Op, 1);
2849     // Merge the pieces into a single i64 value.
2850     return DAG.getNode(ISD::BUILD_PAIR, dl, MVT::i64, Cvt, Cvt.getValue(1));
2851   }
2852
2853   return SDValue();
2854 }
2855
2856 /// getZeroVector - Returns a vector of specified type with all zero elements.
2857 /// Zero vectors are used to represent vector negation and in those cases
2858 /// will be implemented with the NEON VNEG instruction.  However, VNEG does
2859 /// not support i64 elements, so sometimes the zero vectors will need to be
2860 /// explicitly constructed.  Regardless, use a canonical VMOV to create the
2861 /// zero vector.
2862 static SDValue getZeroVector(EVT VT, SelectionDAG &DAG, DebugLoc dl) {
2863   assert(VT.isVector() && "Expected a vector type");
2864   // The canonical modified immediate encoding of a zero vector is....0!
2865   SDValue EncodedVal = DAG.getTargetConstant(0, MVT::i32);
2866   EVT VmovVT = VT.is128BitVector() ? MVT::v4i32 : MVT::v2i32;
2867   SDValue Vmov = DAG.getNode(ARMISD::VMOVIMM, dl, VmovVT, EncodedVal);
2868   return DAG.getNode(ISD::BITCAST, dl, VT, Vmov);
2869 }
2870
2871 /// LowerShiftRightParts - Lower SRA_PARTS, which returns two
2872 /// i32 values and take a 2 x i32 value to shift plus a shift amount.
2873 SDValue ARMTargetLowering::LowerShiftRightParts(SDValue Op,
2874                                                 SelectionDAG &DAG) const {
2875   assert(Op.getNumOperands() == 3 && "Not a double-shift!");
2876   EVT VT = Op.getValueType();
2877   unsigned VTBits = VT.getSizeInBits();
2878   DebugLoc dl = Op.getDebugLoc();
2879   SDValue ShOpLo = Op.getOperand(0);
2880   SDValue ShOpHi = Op.getOperand(1);
2881   SDValue ShAmt  = Op.getOperand(2);
2882   SDValue ARMcc;
2883   unsigned Opc = (Op.getOpcode() == ISD::SRA_PARTS) ? ISD::SRA : ISD::SRL;
2884
2885   assert(Op.getOpcode() == ISD::SRA_PARTS || Op.getOpcode() == ISD::SRL_PARTS);
2886
2887   SDValue RevShAmt = DAG.getNode(ISD::SUB, dl, MVT::i32,
2888                                  DAG.getConstant(VTBits, MVT::i32), ShAmt);
2889   SDValue Tmp1 = DAG.getNode(ISD::SRL, dl, VT, ShOpLo, ShAmt);
2890   SDValue ExtraShAmt = DAG.getNode(ISD::SUB, dl, MVT::i32, ShAmt,
2891                                    DAG.getConstant(VTBits, MVT::i32));
2892   SDValue Tmp2 = DAG.getNode(ISD::SHL, dl, VT, ShOpHi, RevShAmt);
2893   SDValue FalseVal = DAG.getNode(ISD::OR, dl, VT, Tmp1, Tmp2);
2894   SDValue TrueVal = DAG.getNode(Opc, dl, VT, ShOpHi, ExtraShAmt);
2895
2896   SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2897   SDValue Cmp = getARMCmp(ExtraShAmt, DAG.getConstant(0, MVT::i32), ISD::SETGE,
2898                           ARMcc, DAG, dl);
2899   SDValue Hi = DAG.getNode(Opc, dl, VT, ShOpHi, ShAmt);
2900   SDValue Lo = DAG.getNode(ARMISD::CMOV, dl, VT, FalseVal, TrueVal, ARMcc,
2901                            CCR, Cmp);
2902
2903   SDValue Ops[2] = { Lo, Hi };
2904   return DAG.getMergeValues(Ops, 2, dl);
2905 }
2906
2907 /// LowerShiftLeftParts - Lower SHL_PARTS, which returns two
2908 /// i32 values and take a 2 x i32 value to shift plus a shift amount.
2909 SDValue ARMTargetLowering::LowerShiftLeftParts(SDValue Op,
2910                                                SelectionDAG &DAG) const {
2911   assert(Op.getNumOperands() == 3 && "Not a double-shift!");
2912   EVT VT = Op.getValueType();
2913   unsigned VTBits = VT.getSizeInBits();
2914   DebugLoc dl = Op.getDebugLoc();
2915   SDValue ShOpLo = Op.getOperand(0);
2916   SDValue ShOpHi = Op.getOperand(1);
2917   SDValue ShAmt  = Op.getOperand(2);
2918   SDValue ARMcc;
2919
2920   assert(Op.getOpcode() == ISD::SHL_PARTS);
2921   SDValue RevShAmt = DAG.getNode(ISD::SUB, dl, MVT::i32,
2922                                  DAG.getConstant(VTBits, MVT::i32), ShAmt);
2923   SDValue Tmp1 = DAG.getNode(ISD::SRL, dl, VT, ShOpLo, RevShAmt);
2924   SDValue ExtraShAmt = DAG.getNode(ISD::SUB, dl, MVT::i32, ShAmt,
2925                                    DAG.getConstant(VTBits, MVT::i32));
2926   SDValue Tmp2 = DAG.getNode(ISD::SHL, dl, VT, ShOpHi, ShAmt);
2927   SDValue Tmp3 = DAG.getNode(ISD::SHL, dl, VT, ShOpLo, ExtraShAmt);
2928
2929   SDValue FalseVal = DAG.getNode(ISD::OR, dl, VT, Tmp1, Tmp2);
2930   SDValue CCR = DAG.getRegister(ARM::CPSR, MVT::i32);
2931   SDValue Cmp = getARMCmp(ExtraShAmt, DAG.getConstant(0, MVT::i32), ISD::SETGE,
2932                           ARMcc, DAG, dl);
2933   SDValue Lo = DAG.getNode(ISD::SHL, dl, VT, ShOpLo, ShAmt);
2934   SDValue Hi = DAG.getNode(ARMISD::CMOV, dl, VT, FalseVal, Tmp3, ARMcc,
2935                            CCR, Cmp);
2936
2937   SDValue Ops[2] = { Lo, Hi };
2938   return DAG.getMergeValues(Ops, 2, dl);
2939 }
2940
2941 SDValue ARMTargetLowering::LowerFLT_ROUNDS_(SDValue Op,
2942                                             SelectionDAG &DAG) const {
2943   // The rounding mode is in bits 23:22 of the FPSCR.
2944   // The ARM rounding mode value to FLT_ROUNDS mapping is 0->1, 1->2, 2->3, 3->0
2945   // The formula we use to implement this is (((FPSCR + 1 << 22) >> 22) & 3)
2946   // so that the shift + and get folded into a bitfield extract.
2947   DebugLoc dl = Op.getDebugLoc();
2948   SDValue FPSCR = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, MVT::i32,
2949                               DAG.getConstant(Intrinsic::arm_get_fpscr,
2950                                               MVT::i32));
2951   SDValue FltRounds = DAG.getNode(ISD::ADD, dl, MVT::i32, FPSCR,
2952                                   DAG.getConstant(1U << 22, MVT::i32));
2953   SDValue RMODE = DAG.getNode(ISD::SRL, dl, MVT::i32, FltRounds,
2954                               DAG.getConstant(22, MVT::i32));
2955   return DAG.getNode(ISD::AND, dl, MVT::i32, RMODE,
2956                      DAG.getConstant(3, MVT::i32));
2957 }
2958
2959 static SDValue LowerCTTZ(SDNode *N, SelectionDAG &DAG,
2960                          const ARMSubtarget *ST) {
2961   EVT VT = N->getValueType(0);
2962   DebugLoc dl = N->getDebugLoc();
2963
2964   if (!ST->hasV6T2Ops())
2965     return SDValue();
2966
2967   SDValue rbit = DAG.getNode(ARMISD::RBIT, dl, VT, N->getOperand(0));
2968   return DAG.getNode(ISD::CTLZ, dl, VT, rbit);
2969 }
2970
2971 static SDValue LowerShift(SDNode *N, SelectionDAG &DAG,
2972                           const ARMSubtarget *ST) {
2973   EVT VT = N->getValueType(0);
2974   DebugLoc dl = N->getDebugLoc();
2975
2976   if (!VT.isVector())
2977     return SDValue();
2978
2979   // Lower vector shifts on NEON to use VSHL.
2980   assert(ST->hasNEON() && "unexpected vector shift");
2981
2982   // Left shifts translate directly to the vshiftu intrinsic.
2983   if (N->getOpcode() == ISD::SHL)
2984     return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
2985                        DAG.getConstant(Intrinsic::arm_neon_vshiftu, MVT::i32),
2986                        N->getOperand(0), N->getOperand(1));
2987
2988   assert((N->getOpcode() == ISD::SRA ||
2989           N->getOpcode() == ISD::SRL) && "unexpected vector shift opcode");
2990
2991   // NEON uses the same intrinsics for both left and right shifts.  For
2992   // right shifts, the shift amounts are negative, so negate the vector of
2993   // shift amounts.
2994   EVT ShiftVT = N->getOperand(1).getValueType();
2995   SDValue NegatedCount = DAG.getNode(ISD::SUB, dl, ShiftVT,
2996                                      getZeroVector(ShiftVT, DAG, dl),
2997                                      N->getOperand(1));
2998   Intrinsic::ID vshiftInt = (N->getOpcode() == ISD::SRA ?
2999                              Intrinsic::arm_neon_vshifts :
3000                              Intrinsic::arm_neon_vshiftu);
3001   return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
3002                      DAG.getConstant(vshiftInt, MVT::i32),
3003                      N->getOperand(0), NegatedCount);
3004 }
3005
3006 static SDValue Expand64BitShift(SDNode *N, SelectionDAG &DAG,
3007                                 const ARMSubtarget *ST) {
3008   EVT VT = N->getValueType(0);
3009   DebugLoc dl = N->getDebugLoc();
3010
3011   // We can get here for a node like i32 = ISD::SHL i32, i64
3012   if (VT != MVT::i64)
3013     return SDValue();
3014
3015   assert((N->getOpcode() == ISD::SRL || N->getOpcode() == ISD::SRA) &&
3016          "Unknown shift to lower!");
3017
3018   // We only lower SRA, SRL of 1 here, all others use generic lowering.
3019   if (!isa<ConstantSDNode>(N->getOperand(1)) ||
3020       cast<ConstantSDNode>(N->getOperand(1))->getZExtValue() != 1)
3021     return SDValue();
3022
3023   // If we are in thumb mode, we don't have RRX.
3024   if (ST->isThumb1Only()) return SDValue();
3025
3026   // Okay, we have a 64-bit SRA or SRL of 1.  Lower this to an RRX expr.
3027   SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, N->getOperand(0),
3028                            DAG.getConstant(0, MVT::i32));
3029   SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, N->getOperand(0),
3030                            DAG.getConstant(1, MVT::i32));
3031
3032   // First, build a SRA_FLAG/SRL_FLAG op, which shifts the top part by one and
3033   // captures the result into a carry flag.
3034   unsigned Opc = N->getOpcode() == ISD::SRL ? ARMISD::SRL_FLAG:ARMISD::SRA_FLAG;
3035   Hi = DAG.getNode(Opc, dl, DAG.getVTList(MVT::i32, MVT::Glue), &Hi, 1);
3036
3037   // The low part is an ARMISD::RRX operand, which shifts the carry in.
3038   Lo = DAG.getNode(ARMISD::RRX, dl, MVT::i32, Lo, Hi.getValue(1));
3039
3040   // Merge the pieces into a single i64 value.
3041  return DAG.getNode(ISD::BUILD_PAIR, dl, MVT::i64, Lo, Hi);
3042 }
3043
3044 static SDValue LowerVSETCC(SDValue Op, SelectionDAG &DAG) {
3045   SDValue TmpOp0, TmpOp1;
3046   bool Invert = false;
3047   bool Swap = false;
3048   unsigned Opc = 0;
3049
3050   SDValue Op0 = Op.getOperand(0);
3051   SDValue Op1 = Op.getOperand(1);
3052   SDValue CC = Op.getOperand(2);
3053   EVT VT = Op.getValueType();
3054   ISD::CondCode SetCCOpcode = cast<CondCodeSDNode>(CC)->get();
3055   DebugLoc dl = Op.getDebugLoc();
3056
3057   if (Op.getOperand(1).getValueType().isFloatingPoint()) {
3058     switch (SetCCOpcode) {
3059     default: llvm_unreachable("Illegal FP comparison"); break;
3060     case ISD::SETUNE:
3061     case ISD::SETNE:  Invert = true; // Fallthrough
3062     case ISD::SETOEQ:
3063     case ISD::SETEQ:  Opc = ARMISD::VCEQ; break;
3064     case ISD::SETOLT:
3065     case ISD::SETLT: Swap = true; // Fallthrough
3066     case ISD::SETOGT:
3067     case ISD::SETGT:  Opc = ARMISD::VCGT; break;
3068     case ISD::SETOLE:
3069     case ISD::SETLE:  Swap = true; // Fallthrough
3070     case ISD::SETOGE:
3071     case ISD::SETGE: Opc = ARMISD::VCGE; break;
3072     case ISD::SETUGE: Swap = true; // Fallthrough
3073     case ISD::SETULE: Invert = true; Opc = ARMISD::VCGT; break;
3074     case ISD::SETUGT: Swap = true; // Fallthrough
3075     case ISD::SETULT: Invert = true; Opc = ARMISD::VCGE; break;
3076     case ISD::SETUEQ: Invert = true; // Fallthrough
3077     case ISD::SETONE:
3078       // Expand this to (OLT | OGT).
3079       TmpOp0 = Op0;
3080       TmpOp1 = Op1;
3081       Opc = ISD::OR;
3082       Op0 = DAG.getNode(ARMISD::VCGT, dl, VT, TmpOp1, TmpOp0);
3083       Op1 = DAG.getNode(ARMISD::VCGT, dl, VT, TmpOp0, TmpOp1);
3084       break;
3085     case ISD::SETUO: Invert = true; // Fallthrough
3086     case ISD::SETO:
3087       // Expand this to (OLT | OGE).
3088       TmpOp0 = Op0;
3089       TmpOp1 = Op1;
3090       Opc = ISD::OR;
3091       Op0 = DAG.getNode(ARMISD::VCGT, dl, VT, TmpOp1, TmpOp0);
3092       Op1 = DAG.getNode(ARMISD::VCGE, dl, VT, TmpOp0, TmpOp1);
3093       break;
3094     }
3095   } else {
3096     // Integer comparisons.
3097     switch (SetCCOpcode) {
3098     default: llvm_unreachable("Illegal integer comparison"); break;
3099     case ISD::SETNE:  Invert = true;
3100     case ISD::SETEQ:  Opc = ARMISD::VCEQ; break;
3101     case ISD::SETLT:  Swap = true;
3102     case ISD::SETGT:  Opc = ARMISD::VCGT; break;
3103     case ISD::SETLE:  Swap = true;
3104     case ISD::SETGE:  Opc = ARMISD::VCGE; break;
3105     case ISD::SETULT: Swap = true;
3106     case ISD::SETUGT: Opc = ARMISD::VCGTU; break;
3107     case ISD::SETULE: Swap = true;
3108     case ISD::SETUGE: Opc = ARMISD::VCGEU; break;
3109     }
3110
3111     // Detect VTST (Vector Test Bits) = icmp ne (and (op0, op1), zero).
3112     if (Opc == ARMISD::VCEQ) {
3113
3114       SDValue AndOp;
3115       if (ISD::isBuildVectorAllZeros(Op1.getNode()))
3116         AndOp = Op0;
3117       else if (ISD::isBuildVectorAllZeros(Op0.getNode()))
3118         AndOp = Op1;
3119
3120       // Ignore bitconvert.
3121       if (AndOp.getNode() && AndOp.getOpcode() == ISD::BITCAST)
3122         AndOp = AndOp.getOperand(0);
3123
3124       if (AndOp.getNode() && AndOp.getOpcode() == ISD::AND) {
3125         Opc = ARMISD::VTST;
3126         Op0 = DAG.getNode(ISD::BITCAST, dl, VT, AndOp.getOperand(0));
3127         Op1 = DAG.getNode(ISD::BITCAST, dl, VT, AndOp.getOperand(1));
3128         Invert = !Invert;
3129       }
3130     }
3131   }
3132
3133   if (Swap)
3134     std::swap(Op0, Op1);
3135
3136   // If one of the operands is a constant vector zero, attempt to fold the
3137   // comparison to a specialized compare-against-zero form.
3138   SDValue SingleOp;
3139   if (ISD::isBuildVectorAllZeros(Op1.getNode()))
3140     SingleOp = Op0;
3141   else if (ISD::isBuildVectorAllZeros(Op0.getNode())) {
3142     if (Opc == ARMISD::VCGE)
3143       Opc = ARMISD::VCLEZ;
3144     else if (Opc == ARMISD::VCGT)
3145       Opc = ARMISD::VCLTZ;
3146     SingleOp = Op1;
3147   }
3148
3149   SDValue Result;
3150   if (SingleOp.getNode()) {
3151     switch (Opc) {
3152     case ARMISD::VCEQ:
3153       Result = DAG.getNode(ARMISD::VCEQZ, dl, VT, SingleOp); break;
3154     case ARMISD::VCGE:
3155       Result = DAG.getNode(ARMISD::VCGEZ, dl, VT, SingleOp); break;
3156     case ARMISD::VCLEZ:
3157       Result = DAG.getNode(ARMISD::VCLEZ, dl, VT, SingleOp); break;
3158     case ARMISD::VCGT:
3159       Result = DAG.getNode(ARMISD::VCGTZ, dl, VT, SingleOp); break;
3160     case ARMISD::VCLTZ:
3161       Result = DAG.getNode(ARMISD::VCLTZ, dl, VT, SingleOp); break;
3162     default:
3163       Result = DAG.getNode(Opc, dl, VT, Op0, Op1);
3164     }
3165   } else {
3166      Result = DAG.getNode(Opc, dl, VT, Op0, Op1);
3167   }
3168
3169   if (Invert)
3170     Result = DAG.getNOT(dl, Result, VT);
3171
3172   return Result;
3173 }
3174
3175 /// isNEONModifiedImm - Check if the specified splat value corresponds to a
3176 /// valid vector constant for a NEON instruction with a "modified immediate"
3177 /// operand (e.g., VMOV).  If so, return the encoded value.
3178 static SDValue isNEONModifiedImm(uint64_t SplatBits, uint64_t SplatUndef,
3179                                  unsigned SplatBitSize, SelectionDAG &DAG,
3180                                  EVT &VT, bool is128Bits, NEONModImmType type) {
3181   unsigned OpCmode, Imm;
3182
3183   // SplatBitSize is set to the smallest size that splats the vector, so a
3184   // zero vector will always have SplatBitSize == 8.  However, NEON modified
3185   // immediate instructions others than VMOV do not support the 8-bit encoding
3186   // of a zero vector, and the default encoding of zero is supposed to be the
3187   // 32-bit version.
3188   if (SplatBits == 0)
3189     SplatBitSize = 32;
3190
3191   switch (SplatBitSize) {
3192   case 8:
3193     if (type != VMOVModImm)
3194       return SDValue();
3195     // Any 1-byte value is OK.  Op=0, Cmode=1110.
3196     assert((SplatBits & ~0xff) == 0 && "one byte splat value is too big");
3197     OpCmode = 0xe;
3198     Imm = SplatBits;
3199     VT = is128Bits ? MVT::v16i8 : MVT::v8i8;
3200     break;
3201
3202   case 16:
3203     // NEON's 16-bit VMOV supports splat values where only one byte is nonzero.
3204     VT = is128Bits ? MVT::v8i16 : MVT::v4i16;
3205     if ((SplatBits & ~0xff) == 0) {
3206       // Value = 0x00nn: Op=x, Cmode=100x.
3207       OpCmode = 0x8;
3208       Imm = SplatBits;
3209       break;
3210     }
3211     if ((SplatBits & ~0xff00) == 0) {
3212       // Value = 0xnn00: Op=x, Cmode=101x.
3213       OpCmode = 0xa;
3214       Imm = SplatBits >> 8;
3215       break;
3216     }
3217     return SDValue();
3218
3219   case 32:
3220     // NEON's 32-bit VMOV supports splat values where:
3221     // * only one byte is nonzero, or
3222     // * the least significant byte is 0xff and the second byte is nonzero, or
3223     // * the least significant 2 bytes are 0xff and the third is nonzero.
3224     VT = is128Bits ? MVT::v4i32 : MVT::v2i32;
3225     if ((SplatBits & ~0xff) == 0) {
3226       // Value = 0x000000nn: Op=x, Cmode=000x.
3227       OpCmode = 0;
3228       Imm = SplatBits;
3229       break;
3230     }
3231     if ((SplatBits & ~0xff00) == 0) {
3232       // Value = 0x0000nn00: Op=x, Cmode=001x.
3233       OpCmode = 0x2;
3234       Imm = SplatBits >> 8;
3235       break;
3236     }
3237     if ((SplatBits & ~0xff0000) == 0) {
3238       // Value = 0x00nn0000: Op=x, Cmode=010x.
3239       OpCmode = 0x4;
3240       Imm = SplatBits >> 16;
3241       break;
3242     }
3243     if ((SplatBits & ~0xff000000) == 0) {
3244       // Value = 0xnn000000: Op=x, Cmode=011x.
3245       OpCmode = 0x6;
3246       Imm = SplatBits >> 24;
3247       break;
3248     }
3249
3250     // cmode == 0b1100 and cmode == 0b1101 are not supported for VORR or VBIC
3251     if (type == OtherModImm) return SDValue();
3252
3253     if ((SplatBits & ~0xffff) == 0 &&
3254         ((SplatBits | SplatUndef) & 0xff) == 0xff) {
3255       // Value = 0x0000nnff: Op=x, Cmode=1100.
3256       OpCmode = 0xc;
3257       Imm = SplatBits >> 8;
3258       SplatBits |= 0xff;
3259       break;
3260     }
3261
3262     if ((SplatBits & ~0xffffff) == 0 &&
3263         ((SplatBits | SplatUndef) & 0xffff) == 0xffff) {
3264       // Value = 0x00nnffff: Op=x, Cmode=1101.
3265       OpCmode = 0xd;
3266       Imm = SplatBits >> 16;
3267       SplatBits |= 0xffff;
3268       break;
3269     }
3270
3271     // Note: there are a few 32-bit splat values (specifically: 00ffff00,
3272     // ff000000, ff0000ff, and ffff00ff) that are valid for VMOV.I64 but not
3273     // VMOV.I32.  A (very) minor optimization would be to replicate the value
3274     // and fall through here to test for a valid 64-bit splat.  But, then the
3275     // caller would also need to check and handle the change in size.
3276     return SDValue();
3277
3278   case 64: {
3279     if (type != VMOVModImm)
3280       return SDValue();
3281     // NEON has a 64-bit VMOV splat where each byte is either 0 or 0xff.
3282     uint64_t BitMask = 0xff;
3283     uint64_t Val = 0;
3284     unsigned ImmMask = 1;
3285     Imm = 0;
3286     for (int ByteNum = 0; ByteNum < 8; ++ByteNum) {
3287       if (((SplatBits | SplatUndef) & BitMask) == BitMask) {
3288         Val |= BitMask;
3289         Imm |= ImmMask;
3290       } else if ((SplatBits & BitMask) != 0) {
3291         return SDValue();
3292       }
3293       BitMask <<= 8;
3294       ImmMask <<= 1;
3295     }
3296     // Op=1, Cmode=1110.
3297     OpCmode = 0x1e;
3298     SplatBits = Val;
3299     VT = is128Bits ? MVT::v2i64 : MVT::v1i64;
3300     break;
3301   }
3302
3303   default:
3304     llvm_unreachable("unexpected size for isNEONModifiedImm");
3305     return SDValue();
3306   }
3307
3308   unsigned EncodedVal = ARM_AM::createNEONModImm(OpCmode, Imm);
3309   return DAG.getTargetConstant(EncodedVal, MVT::i32);
3310 }
3311
3312 static bool isVEXTMask(const SmallVectorImpl<int> &M, EVT VT,
3313                        bool &ReverseVEXT, unsigned &Imm) {
3314   unsigned NumElts = VT.getVectorNumElements();
3315   ReverseVEXT = false;
3316
3317   // Assume that the first shuffle index is not UNDEF.  Fail if it is.
3318   if (M[0] < 0)
3319     return false;
3320
3321   Imm = M[0];
3322
3323   // If this is a VEXT shuffle, the immediate value is the index of the first
3324   // element.  The other shuffle indices must be the successive elements after
3325   // the first one.
3326   unsigned ExpectedElt = Imm;
3327   for (unsigned i = 1; i < NumElts; ++i) {
3328     // Increment the expected index.  If it wraps around, it may still be
3329     // a VEXT but the source vectors must be swapped.
3330     ExpectedElt += 1;
3331     if (ExpectedElt == NumElts * 2) {
3332       ExpectedElt = 0;
3333       ReverseVEXT = true;
3334     }
3335
3336     if (M[i] < 0) continue; // ignore UNDEF indices
3337     if (ExpectedElt != static_cast<unsigned>(M[i]))
3338       return false;
3339   }
3340
3341   // Adjust the index value if the source operands will be swapped.
3342   if (ReverseVEXT)
3343     Imm -= NumElts;
3344
3345   return true;
3346 }
3347
3348 /// isVREVMask - Check if a vector shuffle corresponds to a VREV
3349 /// instruction with the specified blocksize.  (The order of the elements
3350 /// within each block of the vector is reversed.)
3351 static bool isVREVMask(const SmallVectorImpl<int> &M, EVT VT,
3352                        unsigned BlockSize) {
3353   assert((BlockSize==16 || BlockSize==32 || BlockSize==64) &&
3354          "Only possible block sizes for VREV are: 16, 32, 64");
3355
3356   unsigned EltSz = VT.getVectorElementType().getSizeInBits();
3357   if (EltSz == 64)
3358     return false;
3359
3360   unsigned NumElts = VT.getVectorNumElements();
3361   unsigned BlockElts = M[0] + 1;
3362   // If the first shuffle index is UNDEF, be optimistic.
3363   if (M[0] < 0)
3364     BlockElts = BlockSize / EltSz;
3365
3366   if (BlockSize <= EltSz || BlockSize != BlockElts * EltSz)
3367     return false;
3368
3369   for (unsigned i = 0; i < NumElts; ++i) {
3370     if (M[i] < 0) continue; // ignore UNDEF indices
3371     if ((unsigned) M[i] != (i - i%BlockElts) + (BlockElts - 1 - i%BlockElts))
3372       return false;
3373   }
3374
3375   return true;
3376 }
3377
3378 static bool isVTRNMask(const SmallVectorImpl<int> &M, EVT VT,
3379                        unsigned &WhichResult) {
3380   unsigned EltSz = VT.getVectorElementType().getSizeInBits();
3381   if (EltSz == 64)
3382     return false;
3383
3384   unsigned NumElts = VT.getVectorNumElements();
3385   WhichResult = (M[0] == 0 ? 0 : 1);
3386   for (unsigned i = 0; i < NumElts; i += 2) {
3387     if ((M[i] >= 0 && (unsigned) M[i] != i + WhichResult) ||
3388         (M[i+1] >= 0 && (unsigned) M[i+1] != i + NumElts + WhichResult))
3389       return false;
3390   }
3391   return true;
3392 }
3393
3394 /// isVTRN_v_undef_Mask - Special case of isVTRNMask for canonical form of
3395 /// "vector_shuffle v, v", i.e., "vector_shuffle v, undef".
3396 /// Mask is e.g., <0, 0, 2, 2> instead of <0, 4, 2, 6>.
3397 static bool isVTRN_v_undef_Mask(const SmallVectorImpl<int> &M, EVT VT,
3398                                 unsigned &WhichResult) {
3399   unsigned EltSz = VT.getVectorElementType().getSizeInBits();
3400   if (EltSz == 64)
3401     return false;
3402
3403   unsigned NumElts = VT.getVectorNumElements();
3404   WhichResult = (M[0] == 0 ? 0 : 1);
3405   for (unsigned i = 0; i < NumElts; i += 2) {
3406     if ((M[i] >= 0 && (unsigned) M[i] != i + WhichResult) ||
3407         (M[i+1] >= 0 && (unsigned) M[i+1] != i + WhichResult))
3408       return false;
3409   }
3410   return true;
3411 }
3412
3413 static bool isVUZPMask(const SmallVectorImpl<int> &M, EVT VT,
3414                        unsigned &WhichResult) {
3415   unsigned EltSz = VT.getVectorElementType().getSizeInBits();
3416   if (EltSz == 64)
3417     return false;
3418
3419   unsigned NumElts = VT.getVectorNumElements();
3420   WhichResult = (M[0] == 0 ? 0 : 1);
3421   for (unsigned i = 0; i != NumElts; ++i) {
3422     if (M[i] < 0) continue; // ignore UNDEF indices
3423     if ((unsigned) M[i] != 2 * i + WhichResult)
3424       return false;
3425   }
3426
3427   // VUZP.32 for 64-bit vectors is a pseudo-instruction alias for VTRN.32.
3428   if (VT.is64BitVector() && EltSz == 32)
3429     return false;
3430
3431   return true;
3432 }
3433
3434 /// isVUZP_v_undef_Mask - Special case of isVUZPMask for canonical form of
3435 /// "vector_shuffle v, v", i.e., "vector_shuffle v, undef".
3436 /// Mask is e.g., <0, 2, 0, 2> instead of <0, 2, 4, 6>,
3437 static bool isVUZP_v_undef_Mask(const SmallVectorImpl<int> &M, EVT VT,
3438                                 unsigned &WhichResult) {
3439   unsigned EltSz = VT.getVectorElementType().getSizeInBits();
3440   if (EltSz == 64)
3441     return false;
3442
3443   unsigned Half = VT.getVectorNumElements() / 2;
3444   WhichResult = (M[0] == 0 ? 0 : 1);
3445   for (unsigned j = 0; j != 2; ++j) {
3446     unsigned Idx = WhichResult;
3447     for (unsigned i = 0; i != Half; ++i) {
3448       int MIdx = M[i + j * Half];
3449       if (MIdx >= 0 && (unsigned) MIdx != Idx)
3450         return false;
3451       Idx += 2;
3452     }
3453   }
3454
3455   // VUZP.32 for 64-bit vectors is a pseudo-instruction alias for VTRN.32.
3456   if (VT.is64BitVector() && EltSz == 32)
3457     return false;
3458
3459   return true;
3460 }
3461
3462 static bool isVZIPMask(const SmallVectorImpl<int> &M, EVT VT,
3463                        unsigned &WhichResult) {
3464   unsigned EltSz = VT.getVectorElementType().getSizeInBits();
3465   if (EltSz == 64)
3466     return false;
3467
3468   unsigned NumElts = VT.getVectorNumElements();
3469   WhichResult = (M[0] == 0 ? 0 : 1);
3470   unsigned Idx = WhichResult * NumElts / 2;
3471   for (unsigned i = 0; i != NumElts; i += 2) {
3472     if ((M[i] >= 0 && (unsigned) M[i] != Idx) ||
3473         (M[i+1] >= 0 && (unsigned) M[i+1] != Idx + NumElts))
3474       return false;
3475     Idx += 1;
3476   }
3477
3478   // VZIP.32 for 64-bit vectors is a pseudo-instruction alias for VTRN.32.
3479   if (VT.is64BitVector() && EltSz == 32)
3480     return false;
3481
3482   return true;
3483 }
3484
3485 /// isVZIP_v_undef_Mask - Special case of isVZIPMask for canonical form of
3486 /// "vector_shuffle v, v", i.e., "vector_shuffle v, undef".
3487 /// Mask is e.g., <0, 0, 1, 1> instead of <0, 4, 1, 5>.
3488 static bool isVZIP_v_undef_Mask(const SmallVectorImpl<int> &M, EVT VT,
3489                                 unsigned &WhichResult) {
3490   unsigned EltSz = VT.getVectorElementType().getSizeInBits();
3491   if (EltSz == 64)
3492     return false;
3493
3494   unsigned NumElts = VT.getVectorNumElements();
3495   WhichResult = (M[0] == 0 ? 0 : 1);
3496   unsigned Idx = WhichResult * NumElts / 2;
3497   for (unsigned i = 0; i != NumElts; i += 2) {
3498     if ((M[i] >= 0 && (unsigned) M[i] != Idx) ||
3499         (M[i+1] >= 0 && (unsigned) M[i+1] != Idx))
3500       return false;
3501     Idx += 1;
3502   }
3503
3504   // VZIP.32 for 64-bit vectors is a pseudo-instruction alias for VTRN.32.
3505   if (VT.is64BitVector() && EltSz == 32)
3506     return false;
3507
3508   return true;
3509 }
3510
3511 // If N is an integer constant that can be moved into a register in one
3512 // instruction, return an SDValue of such a constant (will become a MOV
3513 // instruction).  Otherwise return null.
3514 static SDValue IsSingleInstrConstant(SDValue N, SelectionDAG &DAG,
3515                                      const ARMSubtarget *ST, DebugLoc dl) {
3516   uint64_t Val;
3517   if (!isa<ConstantSDNode>(N))
3518     return SDValue();
3519   Val = cast<ConstantSDNode>(N)->getZExtValue();
3520
3521   if (ST->isThumb1Only()) {
3522     if (Val <= 255 || ~Val <= 255)
3523       return DAG.getConstant(Val, MVT::i32);
3524   } else {
3525     if (ARM_AM::getSOImmVal(Val) != -1 || ARM_AM::getSOImmVal(~Val) != -1)
3526       return DAG.getConstant(Val, MVT::i32);
3527   }
3528   return SDValue();
3529 }
3530
3531 // If this is a case we can't handle, return null and let the default
3532 // expansion code take care of it.
3533 SDValue ARMTargetLowering::LowerBUILD_VECTOR(SDValue Op, SelectionDAG &DAG,
3534                                              const ARMSubtarget *ST) const {
3535   BuildVectorSDNode *BVN = cast<BuildVectorSDNode>(Op.getNode());
3536   DebugLoc dl = Op.getDebugLoc();
3537   EVT VT = Op.getValueType();
3538
3539   APInt SplatBits, SplatUndef;
3540   unsigned SplatBitSize;
3541   bool HasAnyUndefs;
3542   if (BVN->isConstantSplat(SplatBits, SplatUndef, SplatBitSize, HasAnyUndefs)) {
3543     if (SplatBitSize <= 64) {
3544       // Check if an immediate VMOV works.
3545       EVT VmovVT;
3546       SDValue Val = isNEONModifiedImm(SplatBits.getZExtValue(),
3547                                       SplatUndef.getZExtValue(), SplatBitSize,
3548                                       DAG, VmovVT, VT.is128BitVector(),
3549                                       VMOVModImm);
3550       if (Val.getNode()) {
3551         SDValue Vmov = DAG.getNode(ARMISD::VMOVIMM, dl, VmovVT, Val);
3552         return DAG.getNode(ISD::BITCAST, dl, VT, Vmov);
3553       }
3554
3555       // Try an immediate VMVN.
3556       uint64_t NegatedImm = (SplatBits.getZExtValue() ^
3557                              ((1LL << SplatBitSize) - 1));
3558       Val = isNEONModifiedImm(NegatedImm,
3559                                       SplatUndef.getZExtValue(), SplatBitSize,
3560                                       DAG, VmovVT, VT.is128BitVector(),
3561                                       VMVNModImm);
3562       if (Val.getNode()) {
3563         SDValue Vmov = DAG.getNode(ARMISD::VMVNIMM, dl, VmovVT, Val);
3564         return DAG.getNode(ISD::BITCAST, dl, VT, Vmov);
3565       }
3566     }
3567   }
3568
3569   // Scan through the operands to see if only one value is used.
3570   unsigned NumElts = VT.getVectorNumElements();
3571   bool isOnlyLowElement = true;
3572   bool usesOnlyOneValue = true;
3573   bool isConstant = true;
3574   SDValue Value;
3575   for (unsigned i = 0; i < NumElts; ++i) {
3576     SDValue V = Op.getOperand(i);
3577     if (V.getOpcode() == ISD::UNDEF)
3578       continue;
3579     if (i > 0)
3580       isOnlyLowElement = false;
3581     if (!isa<ConstantFPSDNode>(V) && !isa<ConstantSDNode>(V))
3582       isConstant = false;
3583
3584     if (!Value.getNode())
3585       Value = V;
3586     else if (V != Value)
3587       usesOnlyOneValue = false;
3588   }
3589
3590   if (!Value.getNode())
3591     return DAG.getUNDEF(VT);
3592
3593   if (isOnlyLowElement)
3594     return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Value);
3595
3596   unsigned EltSize = VT.getVectorElementType().getSizeInBits();
3597
3598   // Use VDUP for non-constant splats.  For f32 constant splats, reduce to
3599   // i32 and try again.
3600   if (usesOnlyOneValue && EltSize <= 32) {
3601     if (!isConstant)
3602       return DAG.getNode(ARMISD::VDUP, dl, VT, Value);
3603     if (VT.getVectorElementType().isFloatingPoint()) {
3604       SmallVector<SDValue, 8> Ops;
3605       for (unsigned i = 0; i < NumElts; ++i)
3606         Ops.push_back(DAG.getNode(ISD::BITCAST, dl, MVT::i32,
3607                                   Op.getOperand(i)));
3608       EVT VecVT = EVT::getVectorVT(*DAG.getContext(), MVT::i32, NumElts);
3609       SDValue Val = DAG.getNode(ISD::BUILD_VECTOR, dl, VecVT, &Ops[0], NumElts);
3610       Val = LowerBUILD_VECTOR(Val, DAG, ST);
3611       if (Val.getNode())
3612         return DAG.getNode(ISD::BITCAST, dl, VT, Val);
3613     }
3614     SDValue Val = IsSingleInstrConstant(Value, DAG, ST, dl);
3615     if (Val.getNode())
3616       return DAG.getNode(ARMISD::VDUP, dl, VT, Val);
3617   }
3618
3619   // If all elements are constants and the case above didn't get hit, fall back
3620   // to the default expansion, which will generate a load from the constant
3621   // pool.
3622   if (isConstant)
3623     return SDValue();
3624
3625   // Empirical tests suggest this is rarely worth it for vectors of length <= 2.
3626   if (NumElts >= 4) {
3627     SDValue shuffle = ReconstructShuffle(Op, DAG);
3628     if (shuffle != SDValue())
3629       return shuffle;
3630   }
3631
3632   // Vectors with 32- or 64-bit elements can be built by directly assigning
3633   // the subregisters.  Lower it to an ARMISD::BUILD_VECTOR so the operands
3634   // will be legalized.
3635   if (EltSize >= 32) {
3636     // Do the expansion with floating-point types, since that is what the VFP
3637     // registers are defined to use, and since i64 is not legal.
3638     EVT EltVT = EVT::getFloatingPointVT(EltSize);
3639     EVT VecVT = EVT::getVectorVT(*DAG.getContext(), EltVT, NumElts);
3640     SmallVector<SDValue, 8> Ops;
3641     for (unsigned i = 0; i < NumElts; ++i)
3642       Ops.push_back(DAG.getNode(ISD::BITCAST, dl, EltVT, Op.getOperand(i)));
3643     SDValue Val = DAG.getNode(ARMISD::BUILD_VECTOR, dl, VecVT, &Ops[0],NumElts);
3644     return DAG.getNode(ISD::BITCAST, dl, VT, Val);
3645   }
3646
3647   return SDValue();
3648 }
3649
3650 // Gather data to see if the operation can be modelled as a
3651 // shuffle in combination with VEXTs.
3652 SDValue ARMTargetLowering::ReconstructShuffle(SDValue Op, SelectionDAG &DAG) const {
3653   DebugLoc dl = Op.getDebugLoc();
3654   EVT VT = Op.getValueType();
3655   unsigned NumElts = VT.getVectorNumElements();
3656
3657   SmallVector<SDValue, 2> SourceVecs;
3658   SmallVector<unsigned, 2> MinElts;
3659   SmallVector<unsigned, 2> MaxElts;
3660
3661   for (unsigned i = 0; i < NumElts; ++i) {
3662     SDValue V = Op.getOperand(i);
3663     if (V.getOpcode() == ISD::UNDEF)
3664       continue;
3665     else if (V.getOpcode() != ISD::EXTRACT_VECTOR_ELT) {
3666       // A shuffle can only come from building a vector from various
3667       // elements of other vectors.
3668       return SDValue();
3669     }
3670
3671     // Record this extraction against the appropriate vector if possible...
3672     SDValue SourceVec = V.getOperand(0);
3673     unsigned EltNo = cast<ConstantSDNode>(V.getOperand(1))->getZExtValue();
3674     bool FoundSource = false;
3675     for (unsigned j = 0; j < SourceVecs.size(); ++j) {
3676       if (SourceVecs[j] == SourceVec) {
3677         if (MinElts[j] > EltNo)
3678           MinElts[j] = EltNo;
3679         if (MaxElts[j] < EltNo)
3680           MaxElts[j] = EltNo;
3681         FoundSource = true;
3682         break;
3683       }
3684     }
3685
3686     // Or record a new source if not...
3687     if (!FoundSource) {
3688       SourceVecs.push_back(SourceVec);
3689       MinElts.push_back(EltNo);
3690       MaxElts.push_back(EltNo);
3691     }
3692   }
3693
3694   // Currently only do something sane when at most two source vectors
3695   // involved.
3696   if (SourceVecs.size() > 2)
3697     return SDValue();
3698
3699   SDValue ShuffleSrcs[2] = {DAG.getUNDEF(VT), DAG.getUNDEF(VT) };
3700   int VEXTOffsets[2] = {0, 0};
3701
3702   // This loop extracts the usage patterns of the source vectors
3703   // and prepares appropriate SDValues for a shuffle if possible.
3704   for (unsigned i = 0; i < SourceVecs.size(); ++i) {
3705     if (SourceVecs[i].getValueType() == VT) {
3706       // No VEXT necessary
3707       ShuffleSrcs[i] = SourceVecs[i];
3708       VEXTOffsets[i] = 0;
3709       continue;
3710     } else if (SourceVecs[i].getValueType().getVectorNumElements() < NumElts) {
3711       // It probably isn't worth padding out a smaller vector just to
3712       // break it down again in a shuffle.
3713       return SDValue();
3714     }
3715
3716     unsigned SrcNumElts = SourceVecs[i].getValueType().getVectorNumElements();
3717
3718     // Since only 64-bit and 128-bit vectors are legal on ARM and
3719     // we've eliminated the other cases...
3720     assert(SrcNumElts == 2*NumElts);
3721
3722     if (MaxElts[i] - MinElts[i] >= NumElts) {
3723       // Span too large for a VEXT to cope
3724       return SDValue();
3725     }
3726
3727     if (MinElts[i] >= NumElts) {
3728       // The extraction can just take the second half
3729       VEXTOffsets[i] = NumElts;
3730       ShuffleSrcs[i] = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, SourceVecs[i],
3731                                    DAG.getIntPtrConstant(NumElts));
3732     } else if (MaxElts[i] < NumElts) {
3733       // The extraction can just take the first half
3734       VEXTOffsets[i] = 0;
3735       ShuffleSrcs[i] = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, SourceVecs[i],
3736                                    DAG.getIntPtrConstant(0));
3737     } else {
3738       // An actual VEXT is needed
3739       VEXTOffsets[i] = MinElts[i];
3740       SDValue VEXTSrc1 = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, SourceVecs[i],
3741                                      DAG.getIntPtrConstant(0));
3742       SDValue VEXTSrc2 = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, SourceVecs[i],
3743                                      DAG.getIntPtrConstant(NumElts));
3744       ShuffleSrcs[i] = DAG.getNode(ARMISD::VEXT, dl, VT, VEXTSrc1, VEXTSrc2,
3745                                    DAG.getConstant(VEXTOffsets[i], MVT::i32));
3746     }
3747   }
3748
3749   SmallVector<int, 8> Mask;
3750
3751   for (unsigned i = 0; i < NumElts; ++i) {
3752     SDValue Entry = Op.getOperand(i);
3753     if (Entry.getOpcode() == ISD::UNDEF) {
3754       Mask.push_back(-1);
3755       continue;
3756     }
3757
3758     SDValue ExtractVec = Entry.getOperand(0);
3759     int ExtractElt = cast<ConstantSDNode>(Op.getOperand(i).getOperand(1))->getSExtValue();
3760     if (ExtractVec == SourceVecs[0]) {
3761       Mask.push_back(ExtractElt - VEXTOffsets[0]);
3762     } else {
3763       Mask.push_back(ExtractElt + NumElts - VEXTOffsets[1]);
3764     }
3765   }
3766
3767   // Final check before we try to produce nonsense...
3768   if (isShuffleMaskLegal(Mask, VT))
3769     return DAG.getVectorShuffle(VT, dl, ShuffleSrcs[0], ShuffleSrcs[1], &Mask[0]);
3770
3771   return SDValue();
3772 }
3773
3774 /// isShuffleMaskLegal - Targets can use this to indicate that they only
3775 /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
3776 /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
3777 /// are assumed to be legal.
3778 bool
3779 ARMTargetLowering::isShuffleMaskLegal(const SmallVectorImpl<int> &M,
3780                                       EVT VT) const {
3781   if (VT.getVectorNumElements() == 4 &&
3782       (VT.is128BitVector() || VT.is64BitVector())) {
3783     unsigned PFIndexes[4];
3784     for (unsigned i = 0; i != 4; ++i) {
3785       if (M[i] < 0)
3786         PFIndexes[i] = 8;
3787       else
3788         PFIndexes[i] = M[i];
3789     }
3790
3791     // Compute the index in the perfect shuffle table.
3792     unsigned PFTableIndex =
3793       PFIndexes[0]*9*9*9+PFIndexes[1]*9*9+PFIndexes[2]*9+PFIndexes[3];
3794     unsigned PFEntry = PerfectShuffleTable[PFTableIndex];
3795     unsigned Cost = (PFEntry >> 30);
3796
3797     if (Cost <= 4)
3798       return true;
3799   }
3800
3801   bool ReverseVEXT;
3802   unsigned Imm, WhichResult;
3803
3804   unsigned EltSize = VT.getVectorElementType().getSizeInBits();
3805   return (EltSize >= 32 ||
3806           ShuffleVectorSDNode::isSplatMask(&M[0], VT) ||
3807           isVREVMask(M, VT, 64) ||
3808           isVREVMask(M, VT, 32) ||
3809           isVREVMask(M, VT, 16) ||
3810           isVEXTMask(M, VT, ReverseVEXT, Imm) ||
3811           isVTRNMask(M, VT, WhichResult) ||
3812           isVUZPMask(M, VT, WhichResult) ||
3813           isVZIPMask(M, VT, WhichResult) ||
3814           isVTRN_v_undef_Mask(M, VT, WhichResult) ||
3815           isVUZP_v_undef_Mask(M, VT, WhichResult) ||
3816           isVZIP_v_undef_Mask(M, VT, WhichResult));
3817 }
3818
3819 /// GeneratePerfectShuffle - Given an entry in the perfect-shuffle table, emit
3820 /// the specified operations to build the shuffle.
3821 static SDValue GeneratePerfectShuffle(unsigned PFEntry, SDValue LHS,
3822                                       SDValue RHS, SelectionDAG &DAG,
3823                                       DebugLoc dl) {
3824   unsigned OpNum = (PFEntry >> 26) & 0x0F;
3825   unsigned LHSID = (PFEntry >> 13) & ((1 << 13)-1);
3826   unsigned RHSID = (PFEntry >>  0) & ((1 << 13)-1);
3827
3828   enum {
3829     OP_COPY = 0, // Copy, used for things like <u,u,u,3> to say it is <0,1,2,3>
3830     OP_VREV,
3831     OP_VDUP0,
3832     OP_VDUP1,
3833     OP_VDUP2,
3834     OP_VDUP3,
3835     OP_VEXT1,
3836     OP_VEXT2,
3837     OP_VEXT3,
3838     OP_VUZPL, // VUZP, left result
3839     OP_VUZPR, // VUZP, right result
3840     OP_VZIPL, // VZIP, left result
3841     OP_VZIPR, // VZIP, right result
3842     OP_VTRNL, // VTRN, left result
3843     OP_VTRNR  // VTRN, right result
3844   };
3845
3846   if (OpNum == OP_COPY) {
3847     if (LHSID == (1*9+2)*9+3) return LHS;
3848     assert(LHSID == ((4*9+5)*9+6)*9+7 && "Illegal OP_COPY!");
3849     return RHS;
3850   }
3851
3852   SDValue OpLHS, OpRHS;
3853   OpLHS = GeneratePerfectShuffle(PerfectShuffleTable[LHSID], LHS, RHS, DAG, dl);
3854   OpRHS = GeneratePerfectShuffle(PerfectShuffleTable[RHSID], LHS, RHS, DAG, dl);
3855   EVT VT = OpLHS.getValueType();
3856
3857   switch (OpNum) {
3858   default: llvm_unreachable("Unknown shuffle opcode!");
3859   case OP_VREV:
3860     return DAG.getNode(ARMISD::VREV64, dl, VT, OpLHS);
3861   case OP_VDUP0:
3862   case OP_VDUP1:
3863   case OP_VDUP2:
3864   case OP_VDUP3:
3865     return DAG.getNode(ARMISD::VDUPLANE, dl, VT,
3866                        OpLHS, DAG.getConstant(OpNum-OP_VDUP0, MVT::i32));
3867   case OP_VEXT1:
3868   case OP_VEXT2:
3869   case OP_VEXT3:
3870     return DAG.getNode(ARMISD::VEXT, dl, VT,
3871                        OpLHS, OpRHS,
3872                        DAG.getConstant(OpNum-OP_VEXT1+1, MVT::i32));
3873   case OP_VUZPL:
3874   case OP_VUZPR:
3875     return DAG.getNode(ARMISD::VUZP, dl, DAG.getVTList(VT, VT),
3876                        OpLHS, OpRHS).getValue(OpNum-OP_VUZPL);
3877   case OP_VZIPL:
3878   case OP_VZIPR:
3879     return DAG.getNode(ARMISD::VZIP, dl, DAG.getVTList(VT, VT),
3880                        OpLHS, OpRHS).getValue(OpNum-OP_VZIPL);
3881   case OP_VTRNL:
3882   case OP_VTRNR:
3883     return DAG.getNode(ARMISD::VTRN, dl, DAG.getVTList(VT, VT),
3884                        OpLHS, OpRHS).getValue(OpNum-OP_VTRNL);
3885   }
3886 }
3887
3888 static SDValue LowerVECTOR_SHUFFLE(SDValue Op, SelectionDAG &DAG) {
3889   SDValue V1 = Op.getOperand(0);
3890   SDValue V2 = Op.getOperand(1);
3891   DebugLoc dl = Op.getDebugLoc();
3892   EVT VT = Op.getValueType();
3893   ShuffleVectorSDNode *SVN = cast<ShuffleVectorSDNode>(Op.getNode());
3894   SmallVector<int, 8> ShuffleMask;
3895
3896   // Convert shuffles that are directly supported on NEON to target-specific
3897   // DAG nodes, instead of keeping them as shuffles and matching them again
3898   // during code selection.  This is more efficient and avoids the possibility
3899   // of inconsistencies between legalization and selection.
3900   // FIXME: floating-point vectors should be canonicalized to integer vectors
3901   // of the same time so that they get CSEd properly.
3902   SVN->getMask(ShuffleMask);
3903
3904   unsigned EltSize = VT.getVectorElementType().getSizeInBits();
3905   if (EltSize <= 32) {
3906     if (ShuffleVectorSDNode::isSplatMask(&ShuffleMask[0], VT)) {
3907       int Lane = SVN->getSplatIndex();
3908       // If this is undef splat, generate it via "just" vdup, if possible.
3909       if (Lane == -1) Lane = 0;
3910
3911       if (Lane == 0 && V1.getOpcode() == ISD::SCALAR_TO_VECTOR) {
3912         return DAG.getNode(ARMISD::VDUP, dl, VT, V1.getOperand(0));
3913       }
3914       return DAG.getNode(ARMISD::VDUPLANE, dl, VT, V1,
3915                          DAG.getConstant(Lane, MVT::i32));
3916     }
3917
3918     bool ReverseVEXT;
3919     unsigned Imm;
3920     if (isVEXTMask(ShuffleMask, VT, ReverseVEXT, Imm)) {
3921       if (ReverseVEXT)
3922         std::swap(V1, V2);
3923       return DAG.getNode(ARMISD::VEXT, dl, VT, V1, V2,
3924                          DAG.getConstant(Imm, MVT::i32));
3925     }
3926
3927     if (isVREVMask(ShuffleMask, VT, 64))
3928       return DAG.getNode(ARMISD::VREV64, dl, VT, V1);
3929     if (isVREVMask(ShuffleMask, VT, 32))
3930       return DAG.getNode(ARMISD::VREV32, dl, VT, V1);
3931     if (isVREVMask(ShuffleMask, VT, 16))
3932       return DAG.getNode(ARMISD::VREV16, dl, VT, V1);
3933
3934     // Check for Neon shuffles that modify both input vectors in place.
3935     // If both results are used, i.e., if there are two shuffles with the same
3936     // source operands and with masks corresponding to both results of one of
3937     // these operations, DAG memoization will ensure that a single node is
3938     // used for both shuffles.
3939     unsigned WhichResult;
3940     if (isVTRNMask(ShuffleMask, VT, WhichResult))
3941       return DAG.getNode(ARMISD::VTRN, dl, DAG.getVTList(VT, VT),
3942                          V1, V2).getValue(WhichResult);
3943     if (isVUZPMask(ShuffleMask, VT, WhichResult))
3944       return DAG.getNode(ARMISD::VUZP, dl, DAG.getVTList(VT, VT),
3945                          V1, V2).getValue(WhichResult);
3946     if (isVZIPMask(ShuffleMask, VT, WhichResult))
3947       return DAG.getNode(ARMISD::VZIP, dl, DAG.getVTList(VT, VT),
3948                          V1, V2).getValue(WhichResult);
3949
3950     if (isVTRN_v_undef_Mask(ShuffleMask, VT, WhichResult))
3951       return DAG.getNode(ARMISD::VTRN, dl, DAG.getVTList(VT, VT),
3952                          V1, V1).getValue(WhichResult);
3953     if (isVUZP_v_undef_Mask(ShuffleMask, VT, WhichResult))
3954       return DAG.getNode(ARMISD::VUZP, dl, DAG.getVTList(VT, VT),
3955                          V1, V1).getValue(WhichResult);
3956     if (isVZIP_v_undef_Mask(ShuffleMask, VT, WhichResult))
3957       return DAG.getNode(ARMISD::VZIP, dl, DAG.getVTList(VT, VT),
3958                          V1, V1).getValue(WhichResult);
3959   }
3960
3961   // If the shuffle is not directly supported and it has 4 elements, use
3962   // the PerfectShuffle-generated table to synthesize it from other shuffles.
3963   unsigned NumElts = VT.getVectorNumElements();
3964   if (NumElts == 4) {
3965     unsigned PFIndexes[4];
3966     for (unsigned i = 0; i != 4; ++i) {
3967       if (ShuffleMask[i] < 0)
3968         PFIndexes[i] = 8;
3969       else
3970         PFIndexes[i] = ShuffleMask[i];
3971     }
3972
3973     // Compute the index in the perfect shuffle table.
3974     unsigned PFTableIndex =
3975       PFIndexes[0]*9*9*9+PFIndexes[1]*9*9+PFIndexes[2]*9+PFIndexes[3];
3976     unsigned PFEntry = PerfectShuffleTable[PFTableIndex];
3977     unsigned Cost = (PFEntry >> 30);
3978
3979     if (Cost <= 4)
3980       return GeneratePerfectShuffle(PFEntry, V1, V2, DAG, dl);
3981   }
3982
3983   // Implement shuffles with 32- or 64-bit elements as ARMISD::BUILD_VECTORs.
3984   if (EltSize >= 32) {
3985     // Do the expansion with floating-point types, since that is what the VFP
3986     // registers are defined to use, and since i64 is not legal.
3987     EVT EltVT = EVT::getFloatingPointVT(EltSize);
3988     EVT VecVT = EVT::getVectorVT(*DAG.getContext(), EltVT, NumElts);
3989     V1 = DAG.getNode(ISD::BITCAST, dl, VecVT, V1);
3990     V2 = DAG.getNode(ISD::BITCAST, dl, VecVT, V2);
3991     SmallVector<SDValue, 8> Ops;
3992     for (unsigned i = 0; i < NumElts; ++i) {
3993       if (ShuffleMask[i] < 0)
3994         Ops.push_back(DAG.getUNDEF(EltVT));
3995       else
3996         Ops.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT,
3997                                   ShuffleMask[i] < (int)NumElts ? V1 : V2,
3998                                   DAG.getConstant(ShuffleMask[i] & (NumElts-1),
3999                                                   MVT::i32)));
4000     }
4001     SDValue Val = DAG.getNode(ARMISD::BUILD_VECTOR, dl, VecVT, &Ops[0],NumElts);
4002     return DAG.getNode(ISD::BITCAST, dl, VT, Val);
4003   }
4004
4005   return SDValue();
4006 }
4007
4008 static SDValue LowerEXTRACT_VECTOR_ELT(SDValue Op, SelectionDAG &DAG) {
4009   // EXTRACT_VECTOR_ELT is legal only for immediate indexes.
4010   SDValue Lane = Op.getOperand(1);
4011   if (!isa<ConstantSDNode>(Lane))
4012     return SDValue();
4013
4014   SDValue Vec = Op.getOperand(0);
4015   if (Op.getValueType() == MVT::i32 &&
4016       Vec.getValueType().getVectorElementType().getSizeInBits() < 32) {
4017     DebugLoc dl = Op.getDebugLoc();
4018     return DAG.getNode(ARMISD::VGETLANEu, dl, MVT::i32, Vec, Lane);
4019   }
4020
4021   return Op;
4022 }
4023
4024 static SDValue LowerCONCAT_VECTORS(SDValue Op, SelectionDAG &DAG) {
4025   // The only time a CONCAT_VECTORS operation can have legal types is when
4026   // two 64-bit vectors are concatenated to a 128-bit vector.
4027   assert(Op.getValueType().is128BitVector() && Op.getNumOperands() == 2 &&
4028          "unexpected CONCAT_VECTORS");
4029   DebugLoc dl = Op.getDebugLoc();
4030   SDValue Val = DAG.getUNDEF(MVT::v2f64);
4031   SDValue Op0 = Op.getOperand(0);
4032   SDValue Op1 = Op.getOperand(1);
4033   if (Op0.getOpcode() != ISD::UNDEF)
4034     Val = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v2f64, Val,
4035                       DAG.getNode(ISD::BITCAST, dl, MVT::f64, Op0),
4036                       DAG.getIntPtrConstant(0));
4037   if (Op1.getOpcode() != ISD::UNDEF)
4038     Val = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v2f64, Val,
4039                       DAG.getNode(ISD::BITCAST, dl, MVT::f64, Op1),
4040                       DAG.getIntPtrConstant(1));
4041   return DAG.getNode(ISD::BITCAST, dl, Op.getValueType(), Val);
4042 }
4043
4044 /// isExtendedBUILD_VECTOR - Check if N is a constant BUILD_VECTOR where each
4045 /// element has been zero/sign-extended, depending on the isSigned parameter,
4046 /// from an integer type half its size.
4047 static bool isExtendedBUILD_VECTOR(SDNode *N, SelectionDAG &DAG,
4048                                    bool isSigned) {
4049   // A v2i64 BUILD_VECTOR will have been legalized to a BITCAST from v4i32.
4050   EVT VT = N->getValueType(0);
4051   if (VT == MVT::v2i64 && N->getOpcode() == ISD::BITCAST) {
4052     SDNode *BVN = N->getOperand(0).getNode();
4053     if (BVN->getValueType(0) != MVT::v4i32 ||
4054         BVN->getOpcode() != ISD::BUILD_VECTOR)
4055       return false;
4056     unsigned LoElt = DAG.getTargetLoweringInfo().isBigEndian() ? 1 : 0;
4057     unsigned HiElt = 1 - LoElt;
4058     ConstantSDNode *Lo0 = dyn_cast<ConstantSDNode>(BVN->getOperand(LoElt));
4059     ConstantSDNode *Hi0 = dyn_cast<ConstantSDNode>(BVN->getOperand(HiElt));
4060     ConstantSDNode *Lo1 = dyn_cast<ConstantSDNode>(BVN->getOperand(LoElt+2));
4061     ConstantSDNode *Hi1 = dyn_cast<ConstantSDNode>(BVN->getOperand(HiElt+2));
4062     if (!Lo0 || !Hi0 || !Lo1 || !Hi1)
4063       return false;
4064     if (isSigned) {
4065       if (Hi0->getSExtValue() == Lo0->getSExtValue() >> 32 &&
4066           Hi1->getSExtValue() == Lo1->getSExtValue() >> 32)
4067         return true;
4068     } else {
4069       if (Hi0->isNullValue() && Hi1->isNullValue())
4070         return true;
4071     }
4072     return false;
4073   }
4074
4075   if (N->getOpcode() != ISD::BUILD_VECTOR)
4076     return false;
4077
4078   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
4079     SDNode *Elt = N->getOperand(i).getNode();
4080     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Elt)) {
4081       unsigned EltSize = VT.getVectorElementType().getSizeInBits();
4082       unsigned HalfSize = EltSize / 2;
4083       if (isSigned) {
4084         int64_t SExtVal = C->getSExtValue();
4085         if ((SExtVal >> HalfSize) != (SExtVal >> EltSize))
4086           return false;
4087       } else {
4088         if ((C->getZExtValue() >> HalfSize) != 0)
4089           return false;
4090       }
4091       continue;
4092     }
4093     return false;
4094   }
4095
4096   return true;
4097 }
4098
4099 /// isSignExtended - Check if a node is a vector value that is sign-extended
4100 /// or a constant BUILD_VECTOR with sign-extended elements.
4101 static bool isSignExtended(SDNode *N, SelectionDAG &DAG) {
4102   if (N->getOpcode() == ISD::SIGN_EXTEND || ISD::isSEXTLoad(N))
4103     return true;
4104   if (isExtendedBUILD_VECTOR(N, DAG, true))
4105     return true;
4106   return false;
4107 }
4108
4109 /// isZeroExtended - Check if a node is a vector value that is zero-extended
4110 /// or a constant BUILD_VECTOR with zero-extended elements.
4111 static bool isZeroExtended(SDNode *N, SelectionDAG &DAG) {
4112   if (N->getOpcode() == ISD::ZERO_EXTEND || ISD::isZEXTLoad(N))
4113     return true;
4114   if (isExtendedBUILD_VECTOR(N, DAG, false))
4115     return true;
4116   return false;
4117 }
4118
4119 /// SkipExtension - For a node that is a SIGN_EXTEND, ZERO_EXTEND, extending
4120 /// load, or BUILD_VECTOR with extended elements, return the unextended value.
4121 static SDValue SkipExtension(SDNode *N, SelectionDAG &DAG) {
4122   if (N->getOpcode() == ISD::SIGN_EXTEND || N->getOpcode() == ISD::ZERO_EXTEND)
4123     return N->getOperand(0);
4124   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N))
4125     return DAG.getLoad(LD->getMemoryVT(), N->getDebugLoc(), LD->getChain(),
4126                        LD->getBasePtr(), LD->getPointerInfo(), LD->isVolatile(),
4127                        LD->isNonTemporal(), LD->getAlignment());
4128   // Otherwise, the value must be a BUILD_VECTOR.  For v2i64, it will
4129   // have been legalized as a BITCAST from v4i32.
4130   if (N->getOpcode() == ISD::BITCAST) {
4131     SDNode *BVN = N->getOperand(0).getNode();
4132     assert(BVN->getOpcode() == ISD::BUILD_VECTOR &&
4133            BVN->getValueType(0) == MVT::v4i32 && "expected v4i32 BUILD_VECTOR");
4134     unsigned LowElt = DAG.getTargetLoweringInfo().isBigEndian() ? 1 : 0;
4135     return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), MVT::v2i32,
4136                        BVN->getOperand(LowElt), BVN->getOperand(LowElt+2));
4137   }
4138   // Construct a new BUILD_VECTOR with elements truncated to half the size.
4139   assert(N->getOpcode() == ISD::BUILD_VECTOR && "expected BUILD_VECTOR");
4140   EVT VT = N->getValueType(0);
4141   unsigned EltSize = VT.getVectorElementType().getSizeInBits() / 2;
4142   unsigned NumElts = VT.getVectorNumElements();
4143   MVT TruncVT = MVT::getIntegerVT(EltSize);
4144   SmallVector<SDValue, 8> Ops;
4145   for (unsigned i = 0; i != NumElts; ++i) {
4146     ConstantSDNode *C = cast<ConstantSDNode>(N->getOperand(i));
4147     const APInt &CInt = C->getAPIntValue();
4148     Ops.push_back(DAG.getConstant(CInt.trunc(EltSize), TruncVT));
4149   }
4150   return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
4151                      MVT::getVectorVT(TruncVT, NumElts), Ops.data(), NumElts);
4152 }
4153
4154 static SDValue LowerMUL(SDValue Op, SelectionDAG &DAG) {
4155   // Multiplications are only custom-lowered for 128-bit vectors so that
4156   // VMULL can be detected.  Otherwise v2i64 multiplications are not legal.
4157   EVT VT = Op.getValueType();
4158   assert(VT.is128BitVector() && "unexpected type for custom-lowering ISD::MUL");
4159   SDNode *N0 = Op.getOperand(0).getNode();
4160   SDNode *N1 = Op.getOperand(1).getNode();
4161   unsigned NewOpc = 0;
4162   if (isSignExtended(N0, DAG) && isSignExtended(N1, DAG))
4163     NewOpc = ARMISD::VMULLs;
4164   else if (isZeroExtended(N0, DAG) && isZeroExtended(N1, DAG))
4165     NewOpc = ARMISD::VMULLu;
4166   else if (VT == MVT::v2i64)
4167     // Fall through to expand this.  It is not legal.
4168     return SDValue();
4169   else
4170     // Other vector multiplications are legal.
4171     return Op;
4172
4173   // Legalize to a VMULL instruction.
4174   DebugLoc DL = Op.getDebugLoc();
4175   SDValue Op0 = SkipExtension(N0, DAG);
4176   SDValue Op1 = SkipExtension(N1, DAG);
4177
4178   assert(Op0.getValueType().is64BitVector() &&
4179          Op1.getValueType().is64BitVector() &&
4180          "unexpected types for extended operands to VMULL");
4181   return DAG.getNode(NewOpc, DL, VT, Op0, Op1);
4182 }
4183
4184 SDValue ARMTargetLowering::LowerOperation(SDValue Op, SelectionDAG &DAG) const {
4185   switch (Op.getOpcode()) {
4186   default: llvm_unreachable("Don't know how to custom lower this!");
4187   case ISD::ConstantPool:  return LowerConstantPool(Op, DAG);
4188   case ISD::BlockAddress:  return LowerBlockAddress(Op, DAG);
4189   case ISD::GlobalAddress:
4190     return Subtarget->isTargetDarwin() ? LowerGlobalAddressDarwin(Op, DAG) :
4191       LowerGlobalAddressELF(Op, DAG);
4192   case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
4193   case ISD::SELECT:        return LowerSELECT(Op, DAG);
4194   case ISD::SELECT_CC:     return LowerSELECT_CC(Op, DAG);
4195   case ISD::BR_CC:         return LowerBR_CC(Op, DAG);
4196   case ISD::BR_JT:         return LowerBR_JT(Op, DAG);
4197   case ISD::VASTART:       return LowerVASTART(Op, DAG);
4198   case ISD::MEMBARRIER:    return LowerMEMBARRIER(Op, DAG, Subtarget);
4199   case ISD::PREFETCH:      return LowerPREFETCH(Op, DAG, Subtarget);
4200   case ISD::SINT_TO_FP:
4201   case ISD::UINT_TO_FP:    return LowerINT_TO_FP(Op, DAG);
4202   case ISD::FP_TO_SINT:
4203   case ISD::FP_TO_UINT:    return LowerFP_TO_INT(Op, DAG);
4204   case ISD::FCOPYSIGN:     return LowerFCOPYSIGN(Op, DAG);
4205   case ISD::RETURNADDR:    return LowerRETURNADDR(Op, DAG);
4206   case ISD::FRAMEADDR:     return LowerFRAMEADDR(Op, DAG);
4207   case ISD::GLOBAL_OFFSET_TABLE: return LowerGLOBAL_OFFSET_TABLE(Op, DAG);
4208   case ISD::EH_SJLJ_SETJMP: return LowerEH_SJLJ_SETJMP(Op, DAG);
4209   case ISD::EH_SJLJ_LONGJMP: return LowerEH_SJLJ_LONGJMP(Op, DAG);
4210   case ISD::EH_SJLJ_DISPATCHSETUP: return LowerEH_SJLJ_DISPATCHSETUP(Op, DAG);
4211   case ISD::INTRINSIC_WO_CHAIN: return LowerINTRINSIC_WO_CHAIN(Op, DAG,
4212                                                                Subtarget);
4213   case ISD::BITCAST:   return ExpandBITCAST(Op.getNode(), DAG);
4214   case ISD::SHL:
4215   case ISD::SRL:
4216   case ISD::SRA:           return LowerShift(Op.getNode(), DAG, Subtarget);
4217   case ISD::SHL_PARTS:     return LowerShiftLeftParts(Op, DAG);
4218   case ISD::SRL_PARTS:
4219   case ISD::SRA_PARTS:     return LowerShiftRightParts(Op, DAG);
4220   case ISD::CTTZ:          return LowerCTTZ(Op.getNode(), DAG, Subtarget);
4221   case ISD::VSETCC:        return LowerVSETCC(Op, DAG);
4222   case ISD::BUILD_VECTOR:  return LowerBUILD_VECTOR(Op, DAG, Subtarget);
4223   case ISD::VECTOR_SHUFFLE: return LowerVECTOR_SHUFFLE(Op, DAG);
4224   case ISD::EXTRACT_VECTOR_ELT: return LowerEXTRACT_VECTOR_ELT(Op, DAG);
4225   case ISD::CONCAT_VECTORS: return LowerCONCAT_VECTORS(Op, DAG);
4226   case ISD::FLT_ROUNDS_:   return LowerFLT_ROUNDS_(Op, DAG);
4227   case ISD::MUL:           return LowerMUL(Op, DAG);
4228   }
4229   return SDValue();
4230 }
4231
4232 /// ReplaceNodeResults - Replace the results of node with an illegal result
4233 /// type with new values built out of custom code.
4234 void ARMTargetLowering::ReplaceNodeResults(SDNode *N,
4235                                            SmallVectorImpl<SDValue>&Results,
4236                                            SelectionDAG &DAG) const {
4237   SDValue Res;
4238   switch (N->getOpcode()) {
4239   default:
4240     llvm_unreachable("Don't know how to custom expand this!");
4241     break;
4242   case ISD::BITCAST:
4243     Res = ExpandBITCAST(N, DAG);
4244     break;
4245   case ISD::SRL:
4246   case ISD::SRA:
4247     Res = Expand64BitShift(N, DAG, Subtarget);
4248     break;
4249   }
4250   if (Res.getNode())
4251     Results.push_back(Res);
4252 }
4253
4254 //===----------------------------------------------------------------------===//
4255 //                           ARM Scheduler Hooks
4256 //===----------------------------------------------------------------------===//
4257
4258 MachineBasicBlock *
4259 ARMTargetLowering::EmitAtomicCmpSwap(MachineInstr *MI,
4260                                      MachineBasicBlock *BB,
4261                                      unsigned Size) const {
4262   unsigned dest    = MI->getOperand(0).getReg();
4263   unsigned ptr     = MI->getOperand(1).getReg();
4264   unsigned oldval  = MI->getOperand(2).getReg();
4265   unsigned newval  = MI->getOperand(3).getReg();
4266   unsigned scratch = BB->getParent()->getRegInfo()
4267     .createVirtualRegister(ARM::GPRRegisterClass);
4268   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
4269   DebugLoc dl = MI->getDebugLoc();
4270   bool isThumb2 = Subtarget->isThumb2();
4271
4272   unsigned ldrOpc, strOpc;
4273   switch (Size) {
4274   default: llvm_unreachable("unsupported size for AtomicCmpSwap!");
4275   case 1:
4276     ldrOpc = isThumb2 ? ARM::t2LDREXB : ARM::LDREXB;
4277     strOpc = isThumb2 ? ARM::t2LDREXB : ARM::STREXB;
4278     break;
4279   case 2:
4280     ldrOpc = isThumb2 ? ARM::t2LDREXH : ARM::LDREXH;
4281     strOpc = isThumb2 ? ARM::t2STREXH : ARM::STREXH;
4282     break;
4283   case 4:
4284     ldrOpc = isThumb2 ? ARM::t2LDREX : ARM::LDREX;
4285     strOpc = isThumb2 ? ARM::t2STREX : ARM::STREX;
4286     break;
4287   }
4288
4289   MachineFunction *MF = BB->getParent();
4290   const BasicBlock *LLVM_BB = BB->getBasicBlock();
4291   MachineFunction::iterator It = BB;
4292   ++It; // insert the new blocks after the current block
4293
4294   MachineBasicBlock *loop1MBB = MF->CreateMachineBasicBlock(LLVM_BB);
4295   MachineBasicBlock *loop2MBB = MF->CreateMachineBasicBlock(LLVM_BB);
4296   MachineBasicBlock *exitMBB = MF->CreateMachineBasicBlock(LLVM_BB);
4297   MF->insert(It, loop1MBB);
4298   MF->insert(It, loop2MBB);
4299   MF->insert(It, exitMBB);
4300
4301   // Transfer the remainder of BB and its successor edges to exitMBB.
4302   exitMBB->splice(exitMBB->begin(), BB,
4303                   llvm::next(MachineBasicBlock::iterator(MI)),
4304                   BB->end());
4305   exitMBB->transferSuccessorsAndUpdatePHIs(BB);
4306
4307   //  thisMBB:
4308   //   ...
4309   //   fallthrough --> loop1MBB
4310   BB->addSuccessor(loop1MBB);
4311
4312   // loop1MBB:
4313   //   ldrex dest, [ptr]
4314   //   cmp dest, oldval
4315   //   bne exitMBB
4316   BB = loop1MBB;
4317   AddDefaultPred(BuildMI(BB, dl, TII->get(ldrOpc), dest).addReg(ptr));
4318   AddDefaultPred(BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2CMPrr : ARM::CMPrr))
4319                  .addReg(dest).addReg(oldval));
4320   BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2Bcc : ARM::Bcc))
4321     .addMBB(exitMBB).addImm(ARMCC::NE).addReg(ARM::CPSR);
4322   BB->addSuccessor(loop2MBB);
4323   BB->addSuccessor(exitMBB);
4324
4325   // loop2MBB:
4326   //   strex scratch, newval, [ptr]
4327   //   cmp scratch, #0
4328   //   bne loop1MBB
4329   BB = loop2MBB;
4330   AddDefaultPred(BuildMI(BB, dl, TII->get(strOpc), scratch).addReg(newval)
4331                  .addReg(ptr));
4332   AddDefaultPred(BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2CMPri : ARM::CMPri))
4333                  .addReg(scratch).addImm(0));
4334   BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2Bcc : ARM::Bcc))
4335     .addMBB(loop1MBB).addImm(ARMCC::NE).addReg(ARM::CPSR);
4336   BB->addSuccessor(loop1MBB);
4337   BB->addSuccessor(exitMBB);
4338
4339   //  exitMBB:
4340   //   ...
4341   BB = exitMBB;
4342
4343   MI->eraseFromParent();   // The instruction is gone now.
4344
4345   return BB;
4346 }
4347
4348 MachineBasicBlock *
4349 ARMTargetLowering::EmitAtomicBinary(MachineInstr *MI, MachineBasicBlock *BB,
4350                                     unsigned Size, unsigned BinOpcode) const {
4351   // This also handles ATOMIC_SWAP, indicated by BinOpcode==0.
4352   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
4353
4354   const BasicBlock *LLVM_BB = BB->getBasicBlock();
4355   MachineFunction *MF = BB->getParent();
4356   MachineFunction::iterator It = BB;
4357   ++It;
4358
4359   unsigned dest = MI->getOperand(0).getReg();
4360   unsigned ptr = MI->getOperand(1).getReg();
4361   unsigned incr = MI->getOperand(2).getReg();
4362   DebugLoc dl = MI->getDebugLoc();
4363
4364   bool isThumb2 = Subtarget->isThumb2();
4365   unsigned ldrOpc, strOpc;
4366   switch (Size) {
4367   default: llvm_unreachable("unsupported size for AtomicCmpSwap!");
4368   case 1:
4369     ldrOpc = isThumb2 ? ARM::t2LDREXB : ARM::LDREXB;
4370     strOpc = isThumb2 ? ARM::t2STREXB : ARM::STREXB;
4371     break;
4372   case 2:
4373     ldrOpc = isThumb2 ? ARM::t2LDREXH : ARM::LDREXH;
4374     strOpc = isThumb2 ? ARM::t2STREXH : ARM::STREXH;
4375     break;
4376   case 4:
4377     ldrOpc = isThumb2 ? ARM::t2LDREX : ARM::LDREX;
4378     strOpc = isThumb2 ? ARM::t2STREX : ARM::STREX;
4379     break;
4380   }
4381
4382   MachineBasicBlock *loopMBB = MF->CreateMachineBasicBlock(LLVM_BB);
4383   MachineBasicBlock *exitMBB = MF->CreateMachineBasicBlock(LLVM_BB);
4384   MF->insert(It, loopMBB);
4385   MF->insert(It, exitMBB);
4386
4387   // Transfer the remainder of BB and its successor edges to exitMBB.
4388   exitMBB->splice(exitMBB->begin(), BB,
4389                   llvm::next(MachineBasicBlock::iterator(MI)),
4390                   BB->end());
4391   exitMBB->transferSuccessorsAndUpdatePHIs(BB);
4392
4393   MachineRegisterInfo &RegInfo = MF->getRegInfo();
4394   unsigned scratch = RegInfo.createVirtualRegister(ARM::GPRRegisterClass);
4395   unsigned scratch2 = (!BinOpcode) ? incr :
4396     RegInfo.createVirtualRegister(ARM::GPRRegisterClass);
4397
4398   //  thisMBB:
4399   //   ...
4400   //   fallthrough --> loopMBB
4401   BB->addSuccessor(loopMBB);
4402
4403   //  loopMBB:
4404   //   ldrex dest, ptr
4405   //   <binop> scratch2, dest, incr
4406   //   strex scratch, scratch2, ptr
4407   //   cmp scratch, #0
4408   //   bne- loopMBB
4409   //   fallthrough --> exitMBB
4410   BB = loopMBB;
4411   AddDefaultPred(BuildMI(BB, dl, TII->get(ldrOpc), dest).addReg(ptr));
4412   if (BinOpcode) {
4413     // operand order needs to go the other way for NAND
4414     if (BinOpcode == ARM::BICrr || BinOpcode == ARM::t2BICrr)
4415       AddDefaultPred(BuildMI(BB, dl, TII->get(BinOpcode), scratch2).
4416                      addReg(incr).addReg(dest)).addReg(0);
4417     else
4418       AddDefaultPred(BuildMI(BB, dl, TII->get(BinOpcode), scratch2).
4419                      addReg(dest).addReg(incr)).addReg(0);
4420   }
4421
4422   AddDefaultPred(BuildMI(BB, dl, TII->get(strOpc), scratch).addReg(scratch2)
4423                  .addReg(ptr));
4424   AddDefaultPred(BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2CMPri : ARM::CMPri))
4425                  .addReg(scratch).addImm(0));
4426   BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2Bcc : ARM::Bcc))
4427     .addMBB(loopMBB).addImm(ARMCC::NE).addReg(ARM::CPSR);
4428
4429   BB->addSuccessor(loopMBB);
4430   BB->addSuccessor(exitMBB);
4431
4432   //  exitMBB:
4433   //   ...
4434   BB = exitMBB;
4435
4436   MI->eraseFromParent();   // The instruction is gone now.
4437
4438   return BB;
4439 }
4440
4441 static
4442 MachineBasicBlock *OtherSucc(MachineBasicBlock *MBB, MachineBasicBlock *Succ) {
4443   for (MachineBasicBlock::succ_iterator I = MBB->succ_begin(),
4444        E = MBB->succ_end(); I != E; ++I)
4445     if (*I != Succ)
4446       return *I;
4447   llvm_unreachable("Expecting a BB with two successors!");
4448 }
4449
4450 MachineBasicBlock *
4451 ARMTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
4452                                                MachineBasicBlock *BB) const {
4453   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
4454   DebugLoc dl = MI->getDebugLoc();
4455   bool isThumb2 = Subtarget->isThumb2();
4456   switch (MI->getOpcode()) {
4457   default:
4458     MI->dump();
4459     llvm_unreachable("Unexpected instr type to insert");
4460
4461   case ARM::ATOMIC_LOAD_ADD_I8:
4462      return EmitAtomicBinary(MI, BB, 1, isThumb2 ? ARM::t2ADDrr : ARM::ADDrr);
4463   case ARM::ATOMIC_LOAD_ADD_I16:
4464      return EmitAtomicBinary(MI, BB, 2, isThumb2 ? ARM::t2ADDrr : ARM::ADDrr);
4465   case ARM::ATOMIC_LOAD_ADD_I32:
4466      return EmitAtomicBinary(MI, BB, 4, isThumb2 ? ARM::t2ADDrr : ARM::ADDrr);
4467
4468   case ARM::ATOMIC_LOAD_AND_I8:
4469      return EmitAtomicBinary(MI, BB, 1, isThumb2 ? ARM::t2ANDrr : ARM::ANDrr);
4470   case ARM::ATOMIC_LOAD_AND_I16:
4471      return EmitAtomicBinary(MI, BB, 2, isThumb2 ? ARM::t2ANDrr : ARM::ANDrr);
4472   case ARM::ATOMIC_LOAD_AND_I32:
4473      return EmitAtomicBinary(MI, BB, 4, isThumb2 ? ARM::t2ANDrr : ARM::ANDrr);
4474
4475   case ARM::ATOMIC_LOAD_OR_I8:
4476      return EmitAtomicBinary(MI, BB, 1, isThumb2 ? ARM::t2ORRrr : ARM::ORRrr);
4477   case ARM::ATOMIC_LOAD_OR_I16:
4478      return EmitAtomicBinary(MI, BB, 2, isThumb2 ? ARM::t2ORRrr : ARM::ORRrr);
4479   case ARM::ATOMIC_LOAD_OR_I32:
4480      return EmitAtomicBinary(MI, BB, 4, isThumb2 ? ARM::t2ORRrr : ARM::ORRrr);
4481
4482   case ARM::ATOMIC_LOAD_XOR_I8:
4483      return EmitAtomicBinary(MI, BB, 1, isThumb2 ? ARM::t2EORrr : ARM::EORrr);
4484   case ARM::ATOMIC_LOAD_XOR_I16:
4485      return EmitAtomicBinary(MI, BB, 2, isThumb2 ? ARM::t2EORrr : ARM::EORrr);
4486   case ARM::ATOMIC_LOAD_XOR_I32:
4487      return EmitAtomicBinary(MI, BB, 4, isThumb2 ? ARM::t2EORrr : ARM::EORrr);
4488
4489   case ARM::ATOMIC_LOAD_NAND_I8:
4490      return EmitAtomicBinary(MI, BB, 1, isThumb2 ? ARM::t2BICrr : ARM::BICrr);
4491   case ARM::ATOMIC_LOAD_NAND_I16:
4492      return EmitAtomicBinary(MI, BB, 2, isThumb2 ? ARM::t2BICrr : ARM::BICrr);
4493   case ARM::ATOMIC_LOAD_NAND_I32:
4494      return EmitAtomicBinary(MI, BB, 4, isThumb2 ? ARM::t2BICrr : ARM::BICrr);
4495
4496   case ARM::ATOMIC_LOAD_SUB_I8:
4497      return EmitAtomicBinary(MI, BB, 1, isThumb2 ? ARM::t2SUBrr : ARM::SUBrr);
4498   case ARM::ATOMIC_LOAD_SUB_I16:
4499      return EmitAtomicBinary(MI, BB, 2, isThumb2 ? ARM::t2SUBrr : ARM::SUBrr);
4500   case ARM::ATOMIC_LOAD_SUB_I32:
4501      return EmitAtomicBinary(MI, BB, 4, isThumb2 ? ARM::t2SUBrr : ARM::SUBrr);
4502
4503   case ARM::ATOMIC_SWAP_I8:  return EmitAtomicBinary(MI, BB, 1, 0);
4504   case ARM::ATOMIC_SWAP_I16: return EmitAtomicBinary(MI, BB, 2, 0);
4505   case ARM::ATOMIC_SWAP_I32: return EmitAtomicBinary(MI, BB, 4, 0);
4506
4507   case ARM::ATOMIC_CMP_SWAP_I8:  return EmitAtomicCmpSwap(MI, BB, 1);
4508   case ARM::ATOMIC_CMP_SWAP_I16: return EmitAtomicCmpSwap(MI, BB, 2);
4509   case ARM::ATOMIC_CMP_SWAP_I32: return EmitAtomicCmpSwap(MI, BB, 4);
4510
4511   case ARM::tMOVCCr_pseudo: {
4512     // To "insert" a SELECT_CC instruction, we actually have to insert the
4513     // diamond control-flow pattern.  The incoming instruction knows the
4514     // destination vreg to set, the condition code register to branch on, the
4515     // true/false values to select between, and a branch opcode to use.
4516     const BasicBlock *LLVM_BB = BB->getBasicBlock();
4517     MachineFunction::iterator It = BB;
4518     ++It;
4519
4520     //  thisMBB:
4521     //  ...
4522     //   TrueVal = ...
4523     //   cmpTY ccX, r1, r2
4524     //   bCC copy1MBB
4525     //   fallthrough --> copy0MBB
4526     MachineBasicBlock *thisMBB  = BB;
4527     MachineFunction *F = BB->getParent();
4528     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
4529     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
4530     F->insert(It, copy0MBB);
4531     F->insert(It, sinkMBB);
4532
4533     // Transfer the remainder of BB and its successor edges to sinkMBB.
4534     sinkMBB->splice(sinkMBB->begin(), BB,
4535                     llvm::next(MachineBasicBlock::iterator(MI)),
4536                     BB->end());
4537     sinkMBB->transferSuccessorsAndUpdatePHIs(BB);
4538
4539     BB->addSuccessor(copy0MBB);
4540     BB->addSuccessor(sinkMBB);
4541
4542     BuildMI(BB, dl, TII->get(ARM::tBcc)).addMBB(sinkMBB)
4543       .addImm(MI->getOperand(3).getImm()).addReg(MI->getOperand(4).getReg());
4544
4545     //  copy0MBB:
4546     //   %FalseValue = ...
4547     //   # fallthrough to sinkMBB
4548     BB = copy0MBB;
4549
4550     // Update machine-CFG edges
4551     BB->addSuccessor(sinkMBB);
4552
4553     //  sinkMBB:
4554     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
4555     //  ...
4556     BB = sinkMBB;
4557     BuildMI(*BB, BB->begin(), dl,
4558             TII->get(ARM::PHI), MI->getOperand(0).getReg())
4559       .addReg(MI->getOperand(1).getReg()).addMBB(copy0MBB)
4560       .addReg(MI->getOperand(2).getReg()).addMBB(thisMBB);
4561
4562     MI->eraseFromParent();   // The pseudo instruction is gone now.
4563     return BB;
4564   }
4565
4566   case ARM::BCCi64:
4567   case ARM::BCCZi64: {
4568     // If there is an unconditional branch to the other successor, remove it.
4569     BB->erase(llvm::next(MachineBasicBlock::iterator(MI)), BB->end());
4570
4571     // Compare both parts that make up the double comparison separately for
4572     // equality.
4573     bool RHSisZero = MI->getOpcode() == ARM::BCCZi64;
4574
4575     unsigned LHS1 = MI->getOperand(1).getReg();
4576     unsigned LHS2 = MI->getOperand(2).getReg();
4577     if (RHSisZero) {
4578       AddDefaultPred(BuildMI(BB, dl,
4579                              TII->get(isThumb2 ? ARM::t2CMPri : ARM::CMPri))
4580                      .addReg(LHS1).addImm(0));
4581       BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2CMPri : ARM::CMPri))
4582         .addReg(LHS2).addImm(0)
4583         .addImm(ARMCC::EQ).addReg(ARM::CPSR);
4584     } else {
4585       unsigned RHS1 = MI->getOperand(3).getReg();
4586       unsigned RHS2 = MI->getOperand(4).getReg();
4587       AddDefaultPred(BuildMI(BB, dl,
4588                              TII->get(isThumb2 ? ARM::t2CMPrr : ARM::CMPrr))
4589                      .addReg(LHS1).addReg(RHS1));
4590       BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2CMPrr : ARM::CMPrr))
4591         .addReg(LHS2).addReg(RHS2)
4592         .addImm(ARMCC::EQ).addReg(ARM::CPSR);
4593     }
4594
4595     MachineBasicBlock *destMBB = MI->getOperand(RHSisZero ? 3 : 5).getMBB();
4596     MachineBasicBlock *exitMBB = OtherSucc(BB, destMBB);
4597     if (MI->getOperand(0).getImm() == ARMCC::NE)
4598       std::swap(destMBB, exitMBB);
4599
4600     BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2Bcc : ARM::Bcc))
4601       .addMBB(destMBB).addImm(ARMCC::EQ).addReg(ARM::CPSR);
4602     BuildMI(BB, dl, TII->get(isThumb2 ? ARM::t2B : ARM::B))
4603       .addMBB(exitMBB);
4604
4605     MI->eraseFromParent();   // The pseudo instruction is gone now.
4606     return BB;
4607   }
4608   }
4609 }
4610
4611 //===----------------------------------------------------------------------===//
4612 //                           ARM Optimization Hooks
4613 //===----------------------------------------------------------------------===//
4614
4615 static
4616 SDValue combineSelectAndUse(SDNode *N, SDValue Slct, SDValue OtherOp,
4617                             TargetLowering::DAGCombinerInfo &DCI) {
4618   SelectionDAG &DAG = DCI.DAG;
4619   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
4620   EVT VT = N->getValueType(0);
4621   unsigned Opc = N->getOpcode();
4622   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
4623   SDValue LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
4624   SDValue RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
4625   ISD::CondCode CC = ISD::SETCC_INVALID;
4626
4627   if (isSlctCC) {
4628     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
4629   } else {
4630     SDValue CCOp = Slct.getOperand(0);
4631     if (CCOp.getOpcode() == ISD::SETCC)
4632       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
4633   }
4634
4635   bool DoXform = false;
4636   bool InvCC = false;
4637   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
4638           "Bad input!");
4639
4640   if (LHS.getOpcode() == ISD::Constant &&
4641       cast<ConstantSDNode>(LHS)->isNullValue()) {
4642     DoXform = true;
4643   } else if (CC != ISD::SETCC_INVALID &&
4644              RHS.getOpcode() == ISD::Constant &&
4645              cast<ConstantSDNode>(RHS)->isNullValue()) {
4646     std::swap(LHS, RHS);
4647     SDValue Op0 = Slct.getOperand(0);
4648     EVT OpVT = isSlctCC ? Op0.getValueType() :
4649                           Op0.getOperand(0).getValueType();
4650     bool isInt = OpVT.isInteger();
4651     CC = ISD::getSetCCInverse(CC, isInt);
4652
4653     if (!TLI.isCondCodeLegal(CC, OpVT))
4654       return SDValue();         // Inverse operator isn't legal.
4655
4656     DoXform = true;
4657     InvCC = true;
4658   }
4659
4660   if (DoXform) {
4661     SDValue Result = DAG.getNode(Opc, RHS.getDebugLoc(), VT, OtherOp, RHS);
4662     if (isSlctCC)
4663       return DAG.getSelectCC(N->getDebugLoc(), OtherOp, Result,
4664                              Slct.getOperand(0), Slct.getOperand(1), CC);
4665     SDValue CCOp = Slct.getOperand(0);
4666     if (InvCC)
4667       CCOp = DAG.getSetCC(Slct.getDebugLoc(), CCOp.getValueType(),
4668                           CCOp.getOperand(0), CCOp.getOperand(1), CC);
4669     return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
4670                        CCOp, OtherOp, Result);
4671   }
4672   return SDValue();
4673 }
4674
4675 /// PerformADDCombineWithOperands - Try DAG combinations for an ADD with
4676 /// operands N0 and N1.  This is a helper for PerformADDCombine that is
4677 /// called with the default operands, and if that fails, with commuted
4678 /// operands.
4679 static SDValue PerformADDCombineWithOperands(SDNode *N, SDValue N0, SDValue N1,
4680                                          TargetLowering::DAGCombinerInfo &DCI) {
4681   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
4682   if (N0.getOpcode() == ISD::SELECT && N0.getNode()->hasOneUse()) {
4683     SDValue Result = combineSelectAndUse(N, N0, N1, DCI);
4684     if (Result.getNode()) return Result;
4685   }
4686   return SDValue();
4687 }
4688
4689 /// PerformADDCombine - Target-specific dag combine xforms for ISD::ADD.
4690 ///
4691 static SDValue PerformADDCombine(SDNode *N,
4692                                  TargetLowering::DAGCombinerInfo &DCI) {
4693   SDValue N0 = N->getOperand(0);
4694   SDValue N1 = N->getOperand(1);
4695
4696   // First try with the default operand order.
4697   SDValue Result = PerformADDCombineWithOperands(N, N0, N1, DCI);
4698   if (Result.getNode())
4699     return Result;
4700
4701   // If that didn't work, try again with the operands commuted.
4702   return PerformADDCombineWithOperands(N, N1, N0, DCI);
4703 }
4704
4705 /// PerformSUBCombine - Target-specific dag combine xforms for ISD::SUB.
4706 ///
4707 static SDValue PerformSUBCombine(SDNode *N,
4708                                  TargetLowering::DAGCombinerInfo &DCI) {
4709   SDValue N0 = N->getOperand(0);
4710   SDValue N1 = N->getOperand(1);
4711
4712   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
4713   if (N1.getOpcode() == ISD::SELECT && N1.getNode()->hasOneUse()) {
4714     SDValue Result = combineSelectAndUse(N, N1, N0, DCI);
4715     if (Result.getNode()) return Result;
4716   }
4717
4718   return SDValue();
4719 }
4720
4721 static SDValue PerformMULCombine(SDNode *N,
4722                                  TargetLowering::DAGCombinerInfo &DCI,
4723                                  const ARMSubtarget *Subtarget) {
4724   SelectionDAG &DAG = DCI.DAG;
4725
4726   if (Subtarget->isThumb1Only())
4727     return SDValue();
4728
4729   if (DCI.isBeforeLegalize() || DCI.isCalledByLegalizer())
4730     return SDValue();
4731
4732   EVT VT = N->getValueType(0);
4733   if (VT != MVT::i32)
4734     return SDValue();
4735
4736   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
4737   if (!C)
4738     return SDValue();
4739
4740   uint64_t MulAmt = C->getZExtValue();
4741   unsigned ShiftAmt = CountTrailingZeros_64(MulAmt);
4742   ShiftAmt = ShiftAmt & (32 - 1);
4743   SDValue V = N->getOperand(0);
4744   DebugLoc DL = N->getDebugLoc();
4745
4746   SDValue Res;
4747   MulAmt >>= ShiftAmt;
4748   if (isPowerOf2_32(MulAmt - 1)) {
4749     // (mul x, 2^N + 1) => (add (shl x, N), x)
4750     Res = DAG.getNode(ISD::ADD, DL, VT,
4751                       V, DAG.getNode(ISD::SHL, DL, VT,
4752                                      V, DAG.getConstant(Log2_32(MulAmt-1),
4753                                                         MVT::i32)));
4754   } else if (isPowerOf2_32(MulAmt + 1)) {
4755     // (mul x, 2^N - 1) => (sub (shl x, N), x)
4756     Res = DAG.getNode(ISD::SUB, DL, VT,
4757                       DAG.getNode(ISD::SHL, DL, VT,
4758                                   V, DAG.getConstant(Log2_32(MulAmt+1),
4759                                                      MVT::i32)),
4760                                                      V);
4761   } else
4762     return SDValue();
4763
4764   if (ShiftAmt != 0)
4765     Res = DAG.getNode(ISD::SHL, DL, VT, Res,
4766                       DAG.getConstant(ShiftAmt, MVT::i32));
4767
4768   // Do not add new nodes to DAG combiner worklist.
4769   DCI.CombineTo(N, Res, false);
4770   return SDValue();
4771 }
4772
4773 static SDValue PerformANDCombine(SDNode *N,
4774                                 TargetLowering::DAGCombinerInfo &DCI) {
4775   // Attempt to use immediate-form VBIC
4776   BuildVectorSDNode *BVN = dyn_cast<BuildVectorSDNode>(N->getOperand(1));
4777   DebugLoc dl = N->getDebugLoc();
4778   EVT VT = N->getValueType(0);
4779   SelectionDAG &DAG = DCI.DAG;
4780
4781   APInt SplatBits, SplatUndef;
4782   unsigned SplatBitSize;
4783   bool HasAnyUndefs;
4784   if (BVN &&
4785       BVN->isConstantSplat(SplatBits, SplatUndef, SplatBitSize, HasAnyUndefs)) {
4786     if (SplatBitSize <= 64) {
4787       EVT VbicVT;
4788       SDValue Val = isNEONModifiedImm((~SplatBits).getZExtValue(),
4789                                       SplatUndef.getZExtValue(), SplatBitSize,
4790                                       DAG, VbicVT, VT.is128BitVector(),
4791                                       OtherModImm);
4792       if (Val.getNode()) {
4793         SDValue Input =
4794           DAG.getNode(ISD::BITCAST, dl, VbicVT, N->getOperand(0));
4795         SDValue Vbic = DAG.getNode(ARMISD::VBICIMM, dl, VbicVT, Input, Val);
4796         return DAG.getNode(ISD::BITCAST, dl, VT, Vbic);
4797       }
4798     }
4799   }
4800
4801   return SDValue();
4802 }
4803
4804 /// PerformORCombine - Target-specific dag combine xforms for ISD::OR
4805 static SDValue PerformORCombine(SDNode *N,
4806                                 TargetLowering::DAGCombinerInfo &DCI,
4807                                 const ARMSubtarget *Subtarget) {
4808   // Attempt to use immediate-form VORR
4809   BuildVectorSDNode *BVN = dyn_cast<BuildVectorSDNode>(N->getOperand(1));
4810   DebugLoc dl = N->getDebugLoc();
4811   EVT VT = N->getValueType(0);
4812   SelectionDAG &DAG = DCI.DAG;
4813
4814   APInt SplatBits, SplatUndef;
4815   unsigned SplatBitSize;
4816   bool HasAnyUndefs;
4817   if (BVN && Subtarget->hasNEON() &&
4818       BVN->isConstantSplat(SplatBits, SplatUndef, SplatBitSize, HasAnyUndefs)) {
4819     if (SplatBitSize <= 64) {
4820       EVT VorrVT;
4821       SDValue Val = isNEONModifiedImm(SplatBits.getZExtValue(),
4822                                       SplatUndef.getZExtValue(), SplatBitSize,
4823                                       DAG, VorrVT, VT.is128BitVector(),
4824                                       OtherModImm);
4825       if (Val.getNode()) {
4826         SDValue Input =
4827           DAG.getNode(ISD::BITCAST, dl, VorrVT, N->getOperand(0));
4828         SDValue Vorr = DAG.getNode(ARMISD::VORRIMM, dl, VorrVT, Input, Val);
4829         return DAG.getNode(ISD::BITCAST, dl, VT, Vorr);
4830       }
4831     }
4832   }
4833
4834   // Try to use the ARM/Thumb2 BFI (bitfield insert) instruction when
4835   // reasonable.
4836
4837   // BFI is only available on V6T2+
4838   if (Subtarget->isThumb1Only() || !Subtarget->hasV6T2Ops())
4839     return SDValue();
4840
4841   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
4842   DebugLoc DL = N->getDebugLoc();
4843   // 1) or (and A, mask), val => ARMbfi A, val, mask
4844   //      iff (val & mask) == val
4845   //
4846   // 2) or (and A, mask), (and B, mask2) => ARMbfi A, (lsr B, amt), mask
4847   //  2a) iff isBitFieldInvertedMask(mask) && isBitFieldInvertedMask(~mask2)
4848   //          && CountPopulation_32(mask) == CountPopulation_32(~mask2)
4849   //  2b) iff isBitFieldInvertedMask(~mask) && isBitFieldInvertedMask(mask2)
4850   //          && CountPopulation_32(mask) == CountPopulation_32(~mask2)
4851   //  (i.e., copy a bitfield value into another bitfield of the same width)
4852   if (N0.getOpcode() != ISD::AND)
4853     return SDValue();
4854
4855   if (VT != MVT::i32)
4856     return SDValue();
4857
4858   SDValue N00 = N0.getOperand(0);
4859
4860   // The value and the mask need to be constants so we can verify this is
4861   // actually a bitfield set. If the mask is 0xffff, we can do better
4862   // via a movt instruction, so don't use BFI in that case.
4863   SDValue MaskOp = N0.getOperand(1);
4864   ConstantSDNode *MaskC = dyn_cast<ConstantSDNode>(MaskOp);
4865   if (!MaskC)
4866     return SDValue();
4867   unsigned Mask = MaskC->getZExtValue();
4868   if (Mask == 0xffff)
4869     return SDValue();
4870   SDValue Res;
4871   // Case (1): or (and A, mask), val => ARMbfi A, val, mask
4872   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
4873   if (N1C) {
4874     unsigned Val = N1C->getZExtValue();
4875     if ((Val & ~Mask) != Val)
4876       return SDValue();
4877
4878     if (ARM::isBitFieldInvertedMask(Mask)) {
4879       Val >>= CountTrailingZeros_32(~Mask);
4880
4881       Res = DAG.getNode(ARMISD::BFI, DL, VT, N00,
4882                         DAG.getConstant(Val, MVT::i32),
4883                         DAG.getConstant(Mask, MVT::i32));
4884
4885       // Do not add new nodes to DAG combiner worklist.
4886       DCI.CombineTo(N, Res, false);
4887       return SDValue();
4888     }
4889   } else if (N1.getOpcode() == ISD::AND) {
4890     // case (2) or (and A, mask), (and B, mask2) => ARMbfi A, (lsr B, amt), mask
4891     ConstantSDNode *N11C = dyn_cast<ConstantSDNode>(N1.getOperand(1));
4892     if (!N11C)
4893       return SDValue();
4894     unsigned Mask2 = N11C->getZExtValue();
4895
4896     if (ARM::isBitFieldInvertedMask(Mask) &&
4897         ARM::isBitFieldInvertedMask(~Mask2) &&
4898         (CountPopulation_32(Mask) == CountPopulation_32(~Mask2))) {
4899       // The pack halfword instruction works better for masks that fit it,
4900       // so use that when it's available.
4901       if (Subtarget->hasT2ExtractPack() &&
4902           (Mask == 0xffff || Mask == 0xffff0000))
4903         return SDValue();
4904       // 2a
4905       unsigned lsb = CountTrailingZeros_32(Mask2);
4906       Res = DAG.getNode(ISD::SRL, DL, VT, N1.getOperand(0),
4907                         DAG.getConstant(lsb, MVT::i32));
4908       Res = DAG.getNode(ARMISD::BFI, DL, VT, N00, Res,
4909                         DAG.getConstant(Mask, MVT::i32));
4910       // Do not add new nodes to DAG combiner worklist.
4911       DCI.CombineTo(N, Res, false);
4912       return SDValue();
4913     } else if (ARM::isBitFieldInvertedMask(~Mask) &&
4914                ARM::isBitFieldInvertedMask(Mask2) &&
4915                (CountPopulation_32(~Mask) == CountPopulation_32(Mask2))) {
4916       // The pack halfword instruction works better for masks that fit it,
4917       // so use that when it's available.
4918       if (Subtarget->hasT2ExtractPack() &&
4919           (Mask2 == 0xffff || Mask2 == 0xffff0000))
4920         return SDValue();
4921       // 2b
4922       unsigned lsb = CountTrailingZeros_32(Mask);
4923       Res = DAG.getNode(ISD::SRL, DL, VT, N00,
4924                         DAG.getConstant(lsb, MVT::i32));
4925       Res = DAG.getNode(ARMISD::BFI, DL, VT, N1.getOperand(0), Res,
4926                                 DAG.getConstant(Mask2, MVT::i32));
4927       // Do not add new nodes to DAG combiner worklist.
4928       DCI.CombineTo(N, Res, false);
4929       return SDValue();
4930     }
4931   }
4932
4933   if (DAG.MaskedValueIsZero(N1, MaskC->getAPIntValue()) &&
4934       N00.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N00.getOperand(1)) &&
4935       ARM::isBitFieldInvertedMask(~Mask)) {
4936     // Case (3): or (and (shl A, #shamt), mask), B => ARMbfi B, A, ~mask
4937     // where lsb(mask) == #shamt and masked bits of B are known zero.
4938     SDValue ShAmt = N00.getOperand(1);
4939     unsigned ShAmtC = cast<ConstantSDNode>(ShAmt)->getZExtValue();
4940     unsigned LSB = CountTrailingZeros_32(Mask);
4941     if (ShAmtC != LSB)
4942       return SDValue();
4943
4944     Res = DAG.getNode(ARMISD::BFI, DL, VT, N1, N00.getOperand(0),
4945                       DAG.getConstant(~Mask, MVT::i32));
4946
4947     // Do not add new nodes to DAG combiner worklist.
4948     DCI.CombineTo(N, Res, false);
4949   }
4950
4951   return SDValue();
4952 }
4953
4954 /// PerformBFICombine - (bfi A, (and B, C1), C2) -> (bfi A, B, C2) iff
4955 /// C1 & C2 == C1.
4956 static SDValue PerformBFICombine(SDNode *N,
4957                                  TargetLowering::DAGCombinerInfo &DCI) {
4958   SDValue N1 = N->getOperand(1);
4959   if (N1.getOpcode() == ISD::AND) {
4960     ConstantSDNode *N11C = dyn_cast<ConstantSDNode>(N1.getOperand(1));
4961     if (!N11C)
4962       return SDValue();
4963     unsigned Mask = cast<ConstantSDNode>(N->getOperand(2))->getZExtValue();
4964     unsigned Mask2 = N11C->getZExtValue();
4965     if ((Mask & Mask2) == Mask2)
4966       return DCI.DAG.getNode(ARMISD::BFI, N->getDebugLoc(), N->getValueType(0),
4967                              N->getOperand(0), N1.getOperand(0),
4968                              N->getOperand(2));
4969   }
4970   return SDValue();
4971 }
4972
4973 /// PerformVMOVRRDCombine - Target-specific dag combine xforms for
4974 /// ARMISD::VMOVRRD.
4975 static SDValue PerformVMOVRRDCombine(SDNode *N,
4976                                      TargetLowering::DAGCombinerInfo &DCI) {
4977   // vmovrrd(vmovdrr x, y) -> x,y
4978   SDValue InDouble = N->getOperand(0);
4979   if (InDouble.getOpcode() == ARMISD::VMOVDRR)
4980     return DCI.CombineTo(N, InDouble.getOperand(0), InDouble.getOperand(1));
4981   return SDValue();
4982 }
4983
4984 /// PerformVMOVDRRCombine - Target-specific dag combine xforms for
4985 /// ARMISD::VMOVDRR.  This is also used for BUILD_VECTORs with 2 operands.
4986 static SDValue PerformVMOVDRRCombine(SDNode *N, SelectionDAG &DAG) {
4987   // N=vmovrrd(X); vmovdrr(N:0, N:1) -> bit_convert(X)
4988   SDValue Op0 = N->getOperand(0);
4989   SDValue Op1 = N->getOperand(1);
4990   if (Op0.getOpcode() == ISD::BITCAST)
4991     Op0 = Op0.getOperand(0);
4992   if (Op1.getOpcode() == ISD::BITCAST)
4993     Op1 = Op1.getOperand(0);
4994   if (Op0.getOpcode() == ARMISD::VMOVRRD &&
4995       Op0.getNode() == Op1.getNode() &&
4996       Op0.getResNo() == 0 && Op1.getResNo() == 1)
4997     return DAG.getNode(ISD::BITCAST, N->getDebugLoc(),
4998                        N->getValueType(0), Op0.getOperand(0));
4999   return SDValue();
5000 }
5001
5002 /// PerformSTORECombine - Target-specific dag combine xforms for
5003 /// ISD::STORE.
5004 static SDValue PerformSTORECombine(SDNode *N,
5005                                    TargetLowering::DAGCombinerInfo &DCI) {
5006   // Bitcast an i64 store extracted from a vector to f64.
5007   // Otherwise, the i64 value will be legalized to a pair of i32 values.
5008   StoreSDNode *St = cast<StoreSDNode>(N);
5009   SDValue StVal = St->getValue();
5010   if (!ISD::isNormalStore(St) || St->isVolatile() ||
5011       StVal.getValueType() != MVT::i64 ||
5012       StVal.getNode()->getOpcode() != ISD::EXTRACT_VECTOR_ELT)
5013     return SDValue();
5014
5015   SelectionDAG &DAG = DCI.DAG;
5016   DebugLoc dl = StVal.getDebugLoc();
5017   SDValue IntVec = StVal.getOperand(0);
5018   EVT FloatVT = EVT::getVectorVT(*DAG.getContext(), MVT::f64,
5019                                  IntVec.getValueType().getVectorNumElements());
5020   SDValue Vec = DAG.getNode(ISD::BITCAST, dl, FloatVT, IntVec);
5021   SDValue ExtElt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
5022                                Vec, StVal.getOperand(1));
5023   dl = N->getDebugLoc();
5024   SDValue V = DAG.getNode(ISD::BITCAST, dl, MVT::i64, ExtElt);
5025   // Make the DAGCombiner fold the bitcasts.
5026   DCI.AddToWorklist(Vec.getNode());
5027   DCI.AddToWorklist(ExtElt.getNode());
5028   DCI.AddToWorklist(V.getNode());
5029   return DAG.getStore(St->getChain(), dl, V, St->getBasePtr(),
5030                       St->getPointerInfo(), St->isVolatile(),
5031                       St->isNonTemporal(), St->getAlignment(),
5032                       St->getTBAAInfo());
5033 }
5034
5035 /// hasNormalLoadOperand - Check if any of the operands of a BUILD_VECTOR node
5036 /// are normal, non-volatile loads.  If so, it is profitable to bitcast an
5037 /// i64 vector to have f64 elements, since the value can then be loaded
5038 /// directly into a VFP register.
5039 static bool hasNormalLoadOperand(SDNode *N) {
5040   unsigned NumElts = N->getValueType(0).getVectorNumElements();
5041   for (unsigned i = 0; i < NumElts; ++i) {
5042     SDNode *Elt = N->getOperand(i).getNode();
5043     if (ISD::isNormalLoad(Elt) && !cast<LoadSDNode>(Elt)->isVolatile())
5044       return true;
5045   }
5046   return false;
5047 }
5048
5049 /// PerformBUILD_VECTORCombine - Target-specific dag combine xforms for
5050 /// ISD::BUILD_VECTOR.
5051 static SDValue PerformBUILD_VECTORCombine(SDNode *N,
5052                                           TargetLowering::DAGCombinerInfo &DCI){
5053   // build_vector(N=ARMISD::VMOVRRD(X), N:1) -> bit_convert(X):
5054   // VMOVRRD is introduced when legalizing i64 types.  It forces the i64 value
5055   // into a pair of GPRs, which is fine when the value is used as a scalar,
5056   // but if the i64 value is converted to a vector, we need to undo the VMOVRRD.
5057   SelectionDAG &DAG = DCI.DAG;
5058   if (N->getNumOperands() == 2) {
5059     SDValue RV = PerformVMOVDRRCombine(N, DAG);
5060     if (RV.getNode())
5061       return RV;
5062   }
5063
5064   // Load i64 elements as f64 values so that type legalization does not split
5065   // them up into i32 values.
5066   EVT VT = N->getValueType(0);
5067   if (VT.getVectorElementType() != MVT::i64 || !hasNormalLoadOperand(N))
5068     return SDValue();
5069   DebugLoc dl = N->getDebugLoc();
5070   SmallVector<SDValue, 8> Ops;
5071   unsigned NumElts = VT.getVectorNumElements();
5072   for (unsigned i = 0; i < NumElts; ++i) {
5073     SDValue V = DAG.getNode(ISD::BITCAST, dl, MVT::f64, N->getOperand(i));
5074     Ops.push_back(V);
5075     // Make the DAGCombiner fold the bitcast.
5076     DCI.AddToWorklist(V.getNode());
5077   }
5078   EVT FloatVT = EVT::getVectorVT(*DAG.getContext(), MVT::f64, NumElts);
5079   SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, dl, FloatVT, Ops.data(), NumElts);
5080   return DAG.getNode(ISD::BITCAST, dl, VT, BV);
5081 }
5082
5083 /// PerformInsertEltCombine - Target-specific dag combine xforms for
5084 /// ISD::INSERT_VECTOR_ELT.
5085 static SDValue PerformInsertEltCombine(SDNode *N,
5086                                        TargetLowering::DAGCombinerInfo &DCI) {
5087   // Bitcast an i64 load inserted into a vector to f64.
5088   // Otherwise, the i64 value will be legalized to a pair of i32 values.
5089   EVT VT = N->getValueType(0);
5090   SDNode *Elt = N->getOperand(1).getNode();
5091   if (VT.getVectorElementType() != MVT::i64 ||
5092       !ISD::isNormalLoad(Elt) || cast<LoadSDNode>(Elt)->isVolatile())
5093     return SDValue();
5094
5095   SelectionDAG &DAG = DCI.DAG;
5096   DebugLoc dl = N->getDebugLoc();
5097   EVT FloatVT = EVT::getVectorVT(*DAG.getContext(), MVT::f64,
5098                                  VT.getVectorNumElements());
5099   SDValue Vec = DAG.getNode(ISD::BITCAST, dl, FloatVT, N->getOperand(0));
5100   SDValue V = DAG.getNode(ISD::BITCAST, dl, MVT::f64, N->getOperand(1));
5101   // Make the DAGCombiner fold the bitcasts.
5102   DCI.AddToWorklist(Vec.getNode());
5103   DCI.AddToWorklist(V.getNode());
5104   SDValue InsElt = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, FloatVT,
5105                                Vec, V, N->getOperand(2));
5106   return DAG.getNode(ISD::BITCAST, dl, VT, InsElt);
5107 }
5108
5109 /// PerformVECTOR_SHUFFLECombine - Target-specific dag combine xforms for
5110 /// ISD::VECTOR_SHUFFLE.
5111 static SDValue PerformVECTOR_SHUFFLECombine(SDNode *N, SelectionDAG &DAG) {
5112   // The LLVM shufflevector instruction does not require the shuffle mask
5113   // length to match the operand vector length, but ISD::VECTOR_SHUFFLE does
5114   // have that requirement.  When translating to ISD::VECTOR_SHUFFLE, if the
5115   // operands do not match the mask length, they are extended by concatenating
5116   // them with undef vectors.  That is probably the right thing for other
5117   // targets, but for NEON it is better to concatenate two double-register
5118   // size vector operands into a single quad-register size vector.  Do that
5119   // transformation here:
5120   //   shuffle(concat(v1, undef), concat(v2, undef)) ->
5121   //   shuffle(concat(v1, v2), undef)
5122   SDValue Op0 = N->getOperand(0);
5123   SDValue Op1 = N->getOperand(1);
5124   if (Op0.getOpcode() != ISD::CONCAT_VECTORS ||
5125       Op1.getOpcode() != ISD::CONCAT_VECTORS ||
5126       Op0.getNumOperands() != 2 ||
5127       Op1.getNumOperands() != 2)
5128     return SDValue();
5129   SDValue Concat0Op1 = Op0.getOperand(1);
5130   SDValue Concat1Op1 = Op1.getOperand(1);
5131   if (Concat0Op1.getOpcode() != ISD::UNDEF ||
5132       Concat1Op1.getOpcode() != ISD::UNDEF)
5133     return SDValue();
5134   // Skip the transformation if any of the types are illegal.
5135   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
5136   EVT VT = N->getValueType(0);
5137   if (!TLI.isTypeLegal(VT) ||
5138       !TLI.isTypeLegal(Concat0Op1.getValueType()) ||
5139       !TLI.isTypeLegal(Concat1Op1.getValueType()))
5140     return SDValue();
5141
5142   SDValue NewConcat = DAG.getNode(ISD::CONCAT_VECTORS, N->getDebugLoc(), VT,
5143                                   Op0.getOperand(0), Op1.getOperand(0));
5144   // Translate the shuffle mask.
5145   SmallVector<int, 16> NewMask;
5146   unsigned NumElts = VT.getVectorNumElements();
5147   unsigned HalfElts = NumElts/2;
5148   ShuffleVectorSDNode *SVN = cast<ShuffleVectorSDNode>(N);
5149   for (unsigned n = 0; n < NumElts; ++n) {
5150     int MaskElt = SVN->getMaskElt(n);
5151     int NewElt = -1;
5152     if (MaskElt < (int)HalfElts)
5153       NewElt = MaskElt;
5154     else if (MaskElt >= (int)NumElts && MaskElt < (int)(NumElts + HalfElts))
5155       NewElt = HalfElts + MaskElt - NumElts;
5156     NewMask.push_back(NewElt);
5157   }
5158   return DAG.getVectorShuffle(VT, N->getDebugLoc(), NewConcat,
5159                               DAG.getUNDEF(VT), NewMask.data());
5160 }
5161
5162 /// CombineVLDDUP - For a VDUPLANE node N, check if its source operand is a
5163 /// vldN-lane (N > 1) intrinsic, and if all the other uses of that intrinsic
5164 /// are also VDUPLANEs.  If so, combine them to a vldN-dup operation and
5165 /// return true.
5166 static bool CombineVLDDUP(SDNode *N, TargetLowering::DAGCombinerInfo &DCI) {
5167   SelectionDAG &DAG = DCI.DAG;
5168   EVT VT = N->getValueType(0);
5169   // vldN-dup instructions only support 64-bit vectors for N > 1.
5170   if (!VT.is64BitVector())
5171     return false;
5172
5173   // Check if the VDUPLANE operand is a vldN-dup intrinsic.
5174   SDNode *VLD = N->getOperand(0).getNode();
5175   if (VLD->getOpcode() != ISD::INTRINSIC_W_CHAIN)
5176     return false;
5177   unsigned NumVecs = 0;
5178   unsigned NewOpc = 0;
5179   unsigned IntNo = cast<ConstantSDNode>(VLD->getOperand(1))->getZExtValue();
5180   if (IntNo == Intrinsic::arm_neon_vld2lane) {
5181     NumVecs = 2;
5182     NewOpc = ARMISD::VLD2DUP;
5183   } else if (IntNo == Intrinsic::arm_neon_vld3lane) {
5184     NumVecs = 3;
5185     NewOpc = ARMISD::VLD3DUP;
5186   } else if (IntNo == Intrinsic::arm_neon_vld4lane) {
5187     NumVecs = 4;
5188     NewOpc = ARMISD::VLD4DUP;
5189   } else {
5190     return false;
5191   }
5192
5193   // First check that all the vldN-lane uses are VDUPLANEs and that the lane
5194   // numbers match the load.
5195   unsigned VLDLaneNo =
5196     cast<ConstantSDNode>(VLD->getOperand(NumVecs+3))->getZExtValue();
5197   for (SDNode::use_iterator UI = VLD->use_begin(), UE = VLD->use_end();
5198        UI != UE; ++UI) {
5199     // Ignore uses of the chain result.
5200     if (UI.getUse().getResNo() == NumVecs)
5201       continue;
5202     SDNode *User = *UI;
5203     if (User->getOpcode() != ARMISD::VDUPLANE ||
5204         VLDLaneNo != cast<ConstantSDNode>(User->getOperand(1))->getZExtValue())
5205       return false;
5206   }
5207
5208   // Create the vldN-dup node.
5209   EVT Tys[5];
5210   unsigned n;
5211   for (n = 0; n < NumVecs; ++n)
5212     Tys[n] = VT;
5213   Tys[n] = MVT::Other;
5214   SDVTList SDTys = DAG.getVTList(Tys, NumVecs+1);
5215   SDValue Ops[] = { VLD->getOperand(0), VLD->getOperand(2) };
5216   MemIntrinsicSDNode *VLDMemInt = cast<MemIntrinsicSDNode>(VLD);
5217   SDValue VLDDup = DAG.getMemIntrinsicNode(NewOpc, VLD->getDebugLoc(), SDTys,
5218                                            Ops, 2, VLDMemInt->getMemoryVT(),
5219                                            VLDMemInt->getMemOperand());
5220
5221   // Update the uses.
5222   for (SDNode::use_iterator UI = VLD->use_begin(), UE = VLD->use_end();
5223        UI != UE; ++UI) {
5224     unsigned ResNo = UI.getUse().getResNo();
5225     // Ignore uses of the chain result.
5226     if (ResNo == NumVecs)
5227       continue;
5228     SDNode *User = *UI;
5229     DCI.CombineTo(User, SDValue(VLDDup.getNode(), ResNo));
5230   }
5231
5232   // Now the vldN-lane intrinsic is dead except for its chain result.
5233   // Update uses of the chain.
5234   std::vector<SDValue> VLDDupResults;
5235   for (unsigned n = 0; n < NumVecs; ++n)
5236     VLDDupResults.push_back(SDValue(VLDDup.getNode(), n));
5237   VLDDupResults.push_back(SDValue(VLDDup.getNode(), NumVecs));
5238   DCI.CombineTo(VLD, VLDDupResults);
5239
5240   return true;
5241 }
5242
5243 /// PerformVDUPLANECombine - Target-specific dag combine xforms for
5244 /// ARMISD::VDUPLANE.
5245 static SDValue PerformVDUPLANECombine(SDNode *N,
5246                                       TargetLowering::DAGCombinerInfo &DCI) {
5247   SDValue Op = N->getOperand(0);
5248
5249   // If the source is a vldN-lane (N > 1) intrinsic, and all the other uses
5250   // of that intrinsic are also VDUPLANEs, combine them to a vldN-dup operation.
5251   if (CombineVLDDUP(N, DCI))
5252     return SDValue(N, 0);
5253
5254   // If the source is already a VMOVIMM or VMVNIMM splat, the VDUPLANE is
5255   // redundant.  Ignore bit_converts for now; element sizes are checked below.
5256   while (Op.getOpcode() == ISD::BITCAST)
5257     Op = Op.getOperand(0);
5258   if (Op.getOpcode() != ARMISD::VMOVIMM && Op.getOpcode() != ARMISD::VMVNIMM)
5259     return SDValue();
5260
5261   // Make sure the VMOV element size is not bigger than the VDUPLANE elements.
5262   unsigned EltSize = Op.getValueType().getVectorElementType().getSizeInBits();
5263   // The canonical VMOV for a zero vector uses a 32-bit element size.
5264   unsigned Imm = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
5265   unsigned EltBits;
5266   if (ARM_AM::decodeNEONModImm(Imm, EltBits) == 0)
5267     EltSize = 8;
5268   EVT VT = N->getValueType(0);
5269   if (EltSize > VT.getVectorElementType().getSizeInBits())
5270     return SDValue();
5271
5272   return DCI.DAG.getNode(ISD::BITCAST, N->getDebugLoc(), VT, Op);
5273 }
5274
5275 /// getVShiftImm - Check if this is a valid build_vector for the immediate
5276 /// operand of a vector shift operation, where all the elements of the
5277 /// build_vector must have the same constant integer value.
5278 static bool getVShiftImm(SDValue Op, unsigned ElementBits, int64_t &Cnt) {
5279   // Ignore bit_converts.
5280   while (Op.getOpcode() == ISD::BITCAST)
5281     Op = Op.getOperand(0);
5282   BuildVectorSDNode *BVN = dyn_cast<BuildVectorSDNode>(Op.getNode());
5283   APInt SplatBits, SplatUndef;
5284   unsigned SplatBitSize;
5285   bool HasAnyUndefs;
5286   if (! BVN || ! BVN->isConstantSplat(SplatBits, SplatUndef, SplatBitSize,
5287                                       HasAnyUndefs, ElementBits) ||
5288       SplatBitSize > ElementBits)
5289     return false;
5290   Cnt = SplatBits.getSExtValue();
5291   return true;
5292 }
5293
5294 /// isVShiftLImm - Check if this is a valid build_vector for the immediate
5295 /// operand of a vector shift left operation.  That value must be in the range:
5296 ///   0 <= Value < ElementBits for a left shift; or
5297 ///   0 <= Value <= ElementBits for a long left shift.
5298 static bool isVShiftLImm(SDValue Op, EVT VT, bool isLong, int64_t &Cnt) {
5299   assert(VT.isVector() && "vector shift count is not a vector type");
5300   unsigned ElementBits = VT.getVectorElementType().getSizeInBits();
5301   if (! getVShiftImm(Op, ElementBits, Cnt))
5302     return false;
5303   return (Cnt >= 0 && (isLong ? Cnt-1 : Cnt) < ElementBits);
5304 }
5305
5306 /// isVShiftRImm - Check if this is a valid build_vector for the immediate
5307 /// operand of a vector shift right operation.  For a shift opcode, the value
5308 /// is positive, but for an intrinsic the value count must be negative. The
5309 /// absolute value must be in the range:
5310 ///   1 <= |Value| <= ElementBits for a right shift; or
5311 ///   1 <= |Value| <= ElementBits/2 for a narrow right shift.
5312 static bool isVShiftRImm(SDValue Op, EVT VT, bool isNarrow, bool isIntrinsic,
5313                          int64_t &Cnt) {
5314   assert(VT.isVector() && "vector shift count is not a vector type");
5315   unsigned ElementBits = VT.getVectorElementType().getSizeInBits();
5316   if (! getVShiftImm(Op, ElementBits, Cnt))
5317     return false;
5318   if (isIntrinsic)
5319     Cnt = -Cnt;
5320   return (Cnt >= 1 && Cnt <= (isNarrow ? ElementBits/2 : ElementBits));
5321 }
5322
5323 /// PerformIntrinsicCombine - ARM-specific DAG combining for intrinsics.
5324 static SDValue PerformIntrinsicCombine(SDNode *N, SelectionDAG &DAG) {
5325   unsigned IntNo = cast<ConstantSDNode>(N->getOperand(0))->getZExtValue();
5326   switch (IntNo) {
5327   default:
5328     // Don't do anything for most intrinsics.
5329     break;
5330
5331   // Vector shifts: check for immediate versions and lower them.
5332   // Note: This is done during DAG combining instead of DAG legalizing because
5333   // the build_vectors for 64-bit vector element shift counts are generally
5334   // not legal, and it is hard to see their values after they get legalized to
5335   // loads from a constant pool.
5336   case Intrinsic::arm_neon_vshifts:
5337   case Intrinsic::arm_neon_vshiftu:
5338   case Intrinsic::arm_neon_vshiftls:
5339   case Intrinsic::arm_neon_vshiftlu:
5340   case Intrinsic::arm_neon_vshiftn:
5341   case Intrinsic::arm_neon_vrshifts:
5342   case Intrinsic::arm_neon_vrshiftu:
5343   case Intrinsic::arm_neon_vrshiftn:
5344   case Intrinsic::arm_neon_vqshifts:
5345   case Intrinsic::arm_neon_vqshiftu:
5346   case Intrinsic::arm_neon_vqshiftsu:
5347   case Intrinsic::arm_neon_vqshiftns:
5348   case Intrinsic::arm_neon_vqshiftnu:
5349   case Intrinsic::arm_neon_vqshiftnsu:
5350   case Intrinsic::arm_neon_vqrshiftns:
5351   case Intrinsic::arm_neon_vqrshiftnu:
5352   case Intrinsic::arm_neon_vqrshiftnsu: {
5353     EVT VT = N->getOperand(1).getValueType();
5354     int64_t Cnt;
5355     unsigned VShiftOpc = 0;
5356
5357     switch (IntNo) {
5358     case Intrinsic::arm_neon_vshifts:
5359     case Intrinsic::arm_neon_vshiftu:
5360       if (isVShiftLImm(N->getOperand(2), VT, false, Cnt)) {
5361         VShiftOpc = ARMISD::VSHL;
5362         break;
5363       }
5364       if (isVShiftRImm(N->getOperand(2), VT, false, true, Cnt)) {
5365         VShiftOpc = (IntNo == Intrinsic::arm_neon_vshifts ?
5366                      ARMISD::VSHRs : ARMISD::VSHRu);
5367         break;
5368       }
5369       return SDValue();
5370
5371     case Intrinsic::arm_neon_vshiftls:
5372     case Intrinsic::arm_neon_vshiftlu:
5373       if (isVShiftLImm(N->getOperand(2), VT, true, Cnt))
5374         break;
5375       llvm_unreachable("invalid shift count for vshll intrinsic");
5376
5377     case Intrinsic::arm_neon_vrshifts:
5378     case Intrinsic::arm_neon_vrshiftu:
5379       if (isVShiftRImm(N->getOperand(2), VT, false, true, Cnt))
5380         break;
5381       return SDValue();
5382
5383     case Intrinsic::arm_neon_vqshifts:
5384     case Intrinsic::arm_neon_vqshiftu:
5385       if (isVShiftLImm(N->getOperand(2), VT, false, Cnt))
5386         break;
5387       return SDValue();
5388
5389     case Intrinsic::arm_neon_vqshiftsu:
5390       if (isVShiftLImm(N->getOperand(2), VT, false, Cnt))
5391         break;
5392       llvm_unreachable("invalid shift count for vqshlu intrinsic");
5393
5394     case Intrinsic::arm_neon_vshiftn:
5395     case Intrinsic::arm_neon_vrshiftn:
5396     case Intrinsic::arm_neon_vqshiftns:
5397     case Intrinsic::arm_neon_vqshiftnu:
5398     case Intrinsic::arm_neon_vqshiftnsu:
5399     case Intrinsic::arm_neon_vqrshiftns:
5400     case Intrinsic::arm_neon_vqrshiftnu:
5401     case Intrinsic::arm_neon_vqrshiftnsu:
5402       // Narrowing shifts require an immediate right shift.
5403       if (isVShiftRImm(N->getOperand(2), VT, true, true, Cnt))
5404         break;
5405       llvm_unreachable("invalid shift count for narrowing vector shift "
5406                        "intrinsic");
5407
5408     default:
5409       llvm_unreachable("unhandled vector shift");
5410     }
5411
5412     switch (IntNo) {
5413     case Intrinsic::arm_neon_vshifts:
5414     case Intrinsic::arm_neon_vshiftu:
5415       // Opcode already set above.
5416       break;
5417     case Intrinsic::arm_neon_vshiftls:
5418     case Intrinsic::arm_neon_vshiftlu:
5419       if (Cnt == VT.getVectorElementType().getSizeInBits())
5420         VShiftOpc = ARMISD::VSHLLi;
5421       else
5422         VShiftOpc = (IntNo == Intrinsic::arm_neon_vshiftls ?
5423                      ARMISD::VSHLLs : ARMISD::VSHLLu);
5424       break;
5425     case Intrinsic::arm_neon_vshiftn:
5426       VShiftOpc = ARMISD::VSHRN; break;
5427     case Intrinsic::arm_neon_vrshifts:
5428       VShiftOpc = ARMISD::VRSHRs; break;
5429     case Intrinsic::arm_neon_vrshiftu:
5430       VShiftOpc = ARMISD::VRSHRu; break;
5431     case Intrinsic::arm_neon_vrshiftn:
5432       VShiftOpc = ARMISD::VRSHRN; break;
5433     case Intrinsic::arm_neon_vqshifts:
5434       VShiftOpc = ARMISD::VQSHLs; break;
5435     case Intrinsic::arm_neon_vqshiftu:
5436       VShiftOpc = ARMISD::VQSHLu; break;
5437     case Intrinsic::arm_neon_vqshiftsu:
5438       VShiftOpc = ARMISD::VQSHLsu; break;
5439     case Intrinsic::arm_neon_vqshiftns:
5440       VShiftOpc = ARMISD::VQSHRNs; break;
5441     case Intrinsic::arm_neon_vqshiftnu:
5442       VShiftOpc = ARMISD::VQSHRNu; break;
5443     case Intrinsic::arm_neon_vqshiftnsu:
5444       VShiftOpc = ARMISD::VQSHRNsu; break;
5445     case Intrinsic::arm_neon_vqrshiftns:
5446       VShiftOpc = ARMISD::VQRSHRNs; break;
5447     case Intrinsic::arm_neon_vqrshiftnu:
5448       VShiftOpc = ARMISD::VQRSHRNu; break;
5449     case Intrinsic::arm_neon_vqrshiftnsu:
5450       VShiftOpc = ARMISD::VQRSHRNsu; break;
5451     }
5452
5453     return DAG.getNode(VShiftOpc, N->getDebugLoc(), N->getValueType(0),
5454                        N->getOperand(1), DAG.getConstant(Cnt, MVT::i32));
5455   }
5456
5457   case Intrinsic::arm_neon_vshiftins: {
5458     EVT VT = N->getOperand(1).getValueType();
5459     int64_t Cnt;
5460     unsigned VShiftOpc = 0;
5461
5462     if (isVShiftLImm(N->getOperand(3), VT, false, Cnt))
5463       VShiftOpc = ARMISD::VSLI;
5464     else if (isVShiftRImm(N->getOperand(3), VT, false, true, Cnt))
5465       VShiftOpc = ARMISD::VSRI;
5466     else {
5467       llvm_unreachable("invalid shift count for vsli/vsri intrinsic");
5468     }
5469
5470     return DAG.getNode(VShiftOpc, N->getDebugLoc(), N->getValueType(0),
5471                        N->getOperand(1), N->getOperand(2),
5472                        DAG.getConstant(Cnt, MVT::i32));
5473   }
5474
5475   case Intrinsic::arm_neon_vqrshifts:
5476   case Intrinsic::arm_neon_vqrshiftu:
5477     // No immediate versions of these to check for.
5478     break;
5479   }
5480
5481   return SDValue();
5482 }
5483
5484 /// PerformShiftCombine - Checks for immediate versions of vector shifts and
5485 /// lowers them.  As with the vector shift intrinsics, this is done during DAG
5486 /// combining instead of DAG legalizing because the build_vectors for 64-bit
5487 /// vector element shift counts are generally not legal, and it is hard to see
5488 /// their values after they get legalized to loads from a constant pool.
5489 static SDValue PerformShiftCombine(SDNode *N, SelectionDAG &DAG,
5490                                    const ARMSubtarget *ST) {
5491   EVT VT = N->getValueType(0);
5492
5493   // Nothing to be done for scalar shifts.
5494   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
5495   if (!VT.isVector() || !TLI.isTypeLegal(VT))
5496     return SDValue();
5497
5498   assert(ST->hasNEON() && "unexpected vector shift");
5499   int64_t Cnt;
5500
5501   switch (N->getOpcode()) {
5502   default: llvm_unreachable("unexpected shift opcode");
5503
5504   case ISD::SHL:
5505     if (isVShiftLImm(N->getOperand(1), VT, false, Cnt))
5506       return DAG.getNode(ARMISD::VSHL, N->getDebugLoc(), VT, N->getOperand(0),
5507                          DAG.getConstant(Cnt, MVT::i32));
5508     break;
5509
5510   case ISD::SRA:
5511   case ISD::SRL:
5512     if (isVShiftRImm(N->getOperand(1), VT, false, false, Cnt)) {
5513       unsigned VShiftOpc = (N->getOpcode() == ISD::SRA ?
5514                             ARMISD::VSHRs : ARMISD::VSHRu);
5515       return DAG.getNode(VShiftOpc, N->getDebugLoc(), VT, N->getOperand(0),
5516                          DAG.getConstant(Cnt, MVT::i32));
5517     }
5518   }
5519   return SDValue();
5520 }
5521
5522 /// PerformExtendCombine - Target-specific DAG combining for ISD::SIGN_EXTEND,
5523 /// ISD::ZERO_EXTEND, and ISD::ANY_EXTEND.
5524 static SDValue PerformExtendCombine(SDNode *N, SelectionDAG &DAG,
5525                                     const ARMSubtarget *ST) {
5526   SDValue N0 = N->getOperand(0);
5527
5528   // Check for sign- and zero-extensions of vector extract operations of 8-
5529   // and 16-bit vector elements.  NEON supports these directly.  They are
5530   // handled during DAG combining because type legalization will promote them
5531   // to 32-bit types and it is messy to recognize the operations after that.
5532   if (ST->hasNEON() && N0.getOpcode() == ISD::EXTRACT_VECTOR_ELT) {
5533     SDValue Vec = N0.getOperand(0);
5534     SDValue Lane = N0.getOperand(1);
5535     EVT VT = N->getValueType(0);
5536     EVT EltVT = N0.getValueType();
5537     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
5538
5539     if (VT == MVT::i32 &&
5540         (EltVT == MVT::i8 || EltVT == MVT::i16) &&
5541         TLI.isTypeLegal(Vec.getValueType()) &&
5542         isa<ConstantSDNode>(Lane)) {
5543
5544       unsigned Opc = 0;
5545       switch (N->getOpcode()) {
5546       default: llvm_unreachable("unexpected opcode");
5547       case ISD::SIGN_EXTEND:
5548         Opc = ARMISD::VGETLANEs;
5549         break;
5550       case ISD::ZERO_EXTEND:
5551       case ISD::ANY_EXTEND:
5552         Opc = ARMISD::VGETLANEu;
5553         break;
5554       }
5555       return DAG.getNode(Opc, N->getDebugLoc(), VT, Vec, Lane);
5556     }
5557   }
5558
5559   return SDValue();
5560 }
5561
5562 /// PerformSELECT_CCCombine - Target-specific DAG combining for ISD::SELECT_CC
5563 /// to match f32 max/min patterns to use NEON vmax/vmin instructions.
5564 static SDValue PerformSELECT_CCCombine(SDNode *N, SelectionDAG &DAG,
5565                                        const ARMSubtarget *ST) {
5566   // If the target supports NEON, try to use vmax/vmin instructions for f32
5567   // selects like "x < y ? x : y".  Unless the NoNaNsFPMath option is set,
5568   // be careful about NaNs:  NEON's vmax/vmin return NaN if either operand is
5569   // a NaN; only do the transformation when it matches that behavior.
5570
5571   // For now only do this when using NEON for FP operations; if using VFP, it
5572   // is not obvious that the benefit outweighs the cost of switching to the
5573   // NEON pipeline.
5574   if (!ST->hasNEON() || !ST->useNEONForSinglePrecisionFP() ||
5575       N->getValueType(0) != MVT::f32)
5576     return SDValue();
5577
5578   SDValue CondLHS = N->getOperand(0);
5579   SDValue CondRHS = N->getOperand(1);
5580   SDValue LHS = N->getOperand(2);
5581   SDValue RHS = N->getOperand(3);
5582   ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(4))->get();
5583
5584   unsigned Opcode = 0;
5585   bool IsReversed;
5586   if (DAG.isEqualTo(LHS, CondLHS) && DAG.isEqualTo(RHS, CondRHS)) {
5587     IsReversed = false; // x CC y ? x : y
5588   } else if (DAG.isEqualTo(LHS, CondRHS) && DAG.isEqualTo(RHS, CondLHS)) {
5589     IsReversed = true ; // x CC y ? y : x
5590   } else {
5591     return SDValue();
5592   }
5593
5594   bool IsUnordered;
5595   switch (CC) {
5596   default: break;
5597   case ISD::SETOLT:
5598   case ISD::SETOLE:
5599   case ISD::SETLT:
5600   case ISD::SETLE:
5601   case ISD::SETULT:
5602   case ISD::SETULE:
5603     // If LHS is NaN, an ordered comparison will be false and the result will
5604     // be the RHS, but vmin(NaN, RHS) = NaN.  Avoid this by checking that LHS
5605     // != NaN.  Likewise, for unordered comparisons, check for RHS != NaN.
5606     IsUnordered = (CC == ISD::SETULT || CC == ISD::SETULE);
5607     if (!DAG.isKnownNeverNaN(IsUnordered ? RHS : LHS))
5608       break;
5609     // For less-than-or-equal comparisons, "+0 <= -0" will be true but vmin
5610     // will return -0, so vmin can only be used for unsafe math or if one of
5611     // the operands is known to be nonzero.
5612     if ((CC == ISD::SETLE || CC == ISD::SETOLE || CC == ISD::SETULE) &&
5613         !UnsafeFPMath &&
5614         !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
5615       break;
5616     Opcode = IsReversed ? ARMISD::FMAX : ARMISD::FMIN;
5617     break;
5618
5619   case ISD::SETOGT:
5620   case ISD::SETOGE:
5621   case ISD::SETGT:
5622   case ISD::SETGE:
5623   case ISD::SETUGT:
5624   case ISD::SETUGE:
5625     // If LHS is NaN, an ordered comparison will be false and the result will
5626     // be the RHS, but vmax(NaN, RHS) = NaN.  Avoid this by checking that LHS
5627     // != NaN.  Likewise, for unordered comparisons, check for RHS != NaN.
5628     IsUnordered = (CC == ISD::SETUGT || CC == ISD::SETUGE);
5629     if (!DAG.isKnownNeverNaN(IsUnordered ? RHS : LHS))
5630       break;
5631     // For greater-than-or-equal comparisons, "-0 >= +0" will be true but vmax
5632     // will return +0, so vmax can only be used for unsafe math or if one of
5633     // the operands is known to be nonzero.
5634     if ((CC == ISD::SETGE || CC == ISD::SETOGE || CC == ISD::SETUGE) &&
5635         !UnsafeFPMath &&
5636         !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
5637       break;
5638     Opcode = IsReversed ? ARMISD::FMIN : ARMISD::FMAX;
5639     break;
5640   }
5641
5642   if (!Opcode)
5643     return SDValue();
5644   return DAG.getNode(Opcode, N->getDebugLoc(), N->getValueType(0), LHS, RHS);
5645 }
5646
5647 SDValue ARMTargetLowering::PerformDAGCombine(SDNode *N,
5648                                              DAGCombinerInfo &DCI) const {
5649   switch (N->getOpcode()) {
5650   default: break;
5651   case ISD::ADD:        return PerformADDCombine(N, DCI);
5652   case ISD::SUB:        return PerformSUBCombine(N, DCI);
5653   case ISD::MUL:        return PerformMULCombine(N, DCI, Subtarget);
5654   case ISD::OR:         return PerformORCombine(N, DCI, Subtarget);
5655   case ISD::AND:        return PerformANDCombine(N, DCI);
5656   case ARMISD::BFI:     return PerformBFICombine(N, DCI);
5657   case ARMISD::VMOVRRD: return PerformVMOVRRDCombine(N, DCI);
5658   case ARMISD::VMOVDRR: return PerformVMOVDRRCombine(N, DCI.DAG);
5659   case ISD::STORE:      return PerformSTORECombine(N, DCI);
5660   case ISD::BUILD_VECTOR: return PerformBUILD_VECTORCombine(N, DCI);
5661   case ISD::INSERT_VECTOR_ELT: return PerformInsertEltCombine(N, DCI);
5662   case ISD::VECTOR_SHUFFLE: return PerformVECTOR_SHUFFLECombine(N, DCI.DAG);
5663   case ARMISD::VDUPLANE: return PerformVDUPLANECombine(N, DCI);
5664   case ISD::INTRINSIC_WO_CHAIN: return PerformIntrinsicCombine(N, DCI.DAG);
5665   case ISD::SHL:
5666   case ISD::SRA:
5667   case ISD::SRL:        return PerformShiftCombine(N, DCI.DAG, Subtarget);
5668   case ISD::SIGN_EXTEND:
5669   case ISD::ZERO_EXTEND:
5670   case ISD::ANY_EXTEND: return PerformExtendCombine(N, DCI.DAG, Subtarget);
5671   case ISD::SELECT_CC:  return PerformSELECT_CCCombine(N, DCI.DAG, Subtarget);
5672   }
5673   return SDValue();
5674 }
5675
5676 bool ARMTargetLowering::allowsUnalignedMemoryAccesses(EVT VT) const {
5677   if (!Subtarget->allowsUnalignedMem())
5678     return false;
5679
5680   switch (VT.getSimpleVT().SimpleTy) {
5681   default:
5682     return false;
5683   case MVT::i8:
5684   case MVT::i16:
5685   case MVT::i32:
5686     return true;
5687   // FIXME: VLD1 etc with standard alignment is legal.
5688   }
5689 }
5690
5691 static bool isLegalT1AddressImmediate(int64_t V, EVT VT) {
5692   if (V < 0)
5693     return false;
5694
5695   unsigned Scale = 1;
5696   switch (VT.getSimpleVT().SimpleTy) {
5697   default: return false;
5698   case MVT::i1:
5699   case MVT::i8:
5700     // Scale == 1;
5701     break;
5702   case MVT::i16:
5703     // Scale == 2;
5704     Scale = 2;
5705     break;
5706   case MVT::i32:
5707     // Scale == 4;
5708     Scale = 4;
5709     break;
5710   }
5711
5712   if ((V & (Scale - 1)) != 0)
5713     return false;
5714   V /= Scale;
5715   return V == (V & ((1LL << 5) - 1));
5716 }
5717
5718 static bool isLegalT2AddressImmediate(int64_t V, EVT VT,
5719                                       const ARMSubtarget *Subtarget) {
5720   bool isNeg = false;
5721   if (V < 0) {
5722     isNeg = true;
5723     V = - V;
5724   }
5725
5726   switch (VT.getSimpleVT().SimpleTy) {
5727   default: return false;
5728   case MVT::i1:
5729   case MVT::i8:
5730   case MVT::i16:
5731   case MVT::i32:
5732     // + imm12 or - imm8
5733     if (isNeg)
5734       return V == (V & ((1LL << 8) - 1));
5735     return V == (V & ((1LL << 12) - 1));
5736   case MVT::f32:
5737   case MVT::f64:
5738     // Same as ARM mode. FIXME: NEON?
5739     if (!Subtarget->hasVFP2())
5740       return false;
5741     if ((V & 3) != 0)
5742       return false;
5743     V >>= 2;
5744     return V == (V & ((1LL << 8) - 1));
5745   }
5746 }
5747
5748 /// isLegalAddressImmediate - Return true if the integer value can be used
5749 /// as the offset of the target addressing mode for load / store of the
5750 /// given type.
5751 static bool isLegalAddressImmediate(int64_t V, EVT VT,
5752                                     const ARMSubtarget *Subtarget) {
5753   if (V == 0)
5754     return true;
5755
5756   if (!VT.isSimple())
5757     return false;
5758
5759   if (Subtarget->isThumb1Only())
5760     return isLegalT1AddressImmediate(V, VT);
5761   else if (Subtarget->isThumb2())
5762     return isLegalT2AddressImmediate(V, VT, Subtarget);
5763
5764   // ARM mode.
5765   if (V < 0)
5766     V = - V;
5767   switch (VT.getSimpleVT().SimpleTy) {
5768   default: return false;
5769   case MVT::i1:
5770   case MVT::i8:
5771   case MVT::i32:
5772     // +- imm12
5773     return V == (V & ((1LL << 12) - 1));
5774   case MVT::i16:
5775     // +- imm8
5776     return V == (V & ((1LL << 8) - 1));
5777   case MVT::f32:
5778   case MVT::f64:
5779     if (!Subtarget->hasVFP2()) // FIXME: NEON?
5780       return false;
5781     if ((V & 3) != 0)
5782       return false;
5783     V >>= 2;
5784     return V == (V & ((1LL << 8) - 1));
5785   }
5786 }
5787
5788 bool ARMTargetLowering::isLegalT2ScaledAddressingMode(const AddrMode &AM,
5789                                                       EVT VT) const {
5790   int Scale = AM.Scale;
5791   if (Scale < 0)
5792     return false;
5793
5794   switch (VT.getSimpleVT().SimpleTy) {
5795   default: return false;
5796   case MVT::i1:
5797   case MVT::i8:
5798   case MVT::i16:
5799   case MVT::i32:
5800     if (Scale == 1)
5801       return true;
5802     // r + r << imm
5803     Scale = Scale & ~1;
5804     return Scale == 2 || Scale == 4 || Scale == 8;
5805   case MVT::i64:
5806     // r + r
5807     if (((unsigned)AM.HasBaseReg + Scale) <= 2)
5808       return true;
5809     return false;
5810   case MVT::isVoid:
5811     // Note, we allow "void" uses (basically, uses that aren't loads or
5812     // stores), because arm allows folding a scale into many arithmetic
5813     // operations.  This should be made more precise and revisited later.
5814
5815     // Allow r << imm, but the imm has to be a multiple of two.
5816     if (Scale & 1) return false;
5817     return isPowerOf2_32(Scale);
5818   }
5819 }
5820
5821 /// isLegalAddressingMode - Return true if the addressing mode represented
5822 /// by AM is legal for this target, for a load/store of the specified type.
5823 bool ARMTargetLowering::isLegalAddressingMode(const AddrMode &AM,
5824                                               const Type *Ty) const {
5825   EVT VT = getValueType(Ty, true);
5826   if (!isLegalAddressImmediate(AM.BaseOffs, VT, Subtarget))
5827     return false;
5828
5829   // Can never fold addr of global into load/store.
5830   if (AM.BaseGV)
5831     return false;
5832
5833   switch (AM.Scale) {
5834   case 0:  // no scale reg, must be "r+i" or "r", or "i".
5835     break;
5836   case 1:
5837     if (Subtarget->isThumb1Only())
5838       return false;
5839     // FALL THROUGH.
5840   default:
5841     // ARM doesn't support any R+R*scale+imm addr modes.
5842     if (AM.BaseOffs)
5843       return false;
5844
5845     if (!VT.isSimple())
5846       return false;
5847
5848     if (Subtarget->isThumb2())
5849       return isLegalT2ScaledAddressingMode(AM, VT);
5850
5851     int Scale = AM.Scale;
5852     switch (VT.getSimpleVT().SimpleTy) {
5853     default: return false;
5854     case MVT::i1:
5855     case MVT::i8:
5856     case MVT::i32:
5857       if (Scale < 0) Scale = -Scale;
5858       if (Scale == 1)
5859         return true;
5860       // r + r << imm
5861       return isPowerOf2_32(Scale & ~1);
5862     case MVT::i16:
5863     case MVT::i64:
5864       // r + r
5865       if (((unsigned)AM.HasBaseReg + Scale) <= 2)
5866         return true;
5867       return false;
5868
5869     case MVT::isVoid:
5870       // Note, we allow "void" uses (basically, uses that aren't loads or
5871       // stores), because arm allows folding a scale into many arithmetic
5872       // operations.  This should be made more precise and revisited later.
5873
5874       // Allow r << imm, but the imm has to be a multiple of two.
5875       if (Scale & 1) return false;
5876       return isPowerOf2_32(Scale);
5877     }
5878     break;
5879   }
5880   return true;
5881 }
5882
5883 /// isLegalICmpImmediate - Return true if the specified immediate is legal
5884 /// icmp immediate, that is the target has icmp instructions which can compare
5885 /// a register against the immediate without having to materialize the
5886 /// immediate into a register.
5887 bool ARMTargetLowering::isLegalICmpImmediate(int64_t Imm) const {
5888   if (!Subtarget->isThumb())
5889     return ARM_AM::getSOImmVal(Imm) != -1;
5890   if (Subtarget->isThumb2())
5891     return ARM_AM::getT2SOImmVal(Imm) != -1;
5892   return Imm >= 0 && Imm <= 255;
5893 }
5894
5895 static bool getARMIndexedAddressParts(SDNode *Ptr, EVT VT,
5896                                       bool isSEXTLoad, SDValue &Base,
5897                                       SDValue &Offset, bool &isInc,
5898                                       SelectionDAG &DAG) {
5899   if (Ptr->getOpcode() != ISD::ADD && Ptr->getOpcode() != ISD::SUB)
5900     return false;
5901
5902   if (VT == MVT::i16 || ((VT == MVT::i8 || VT == MVT::i1) && isSEXTLoad)) {
5903     // AddressingMode 3
5904     Base = Ptr->getOperand(0);
5905     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(Ptr->getOperand(1))) {
5906       int RHSC = (int)RHS->getZExtValue();
5907       if (RHSC < 0 && RHSC > -256) {
5908         assert(Ptr->getOpcode() == ISD::ADD);
5909         isInc = false;
5910         Offset = DAG.getConstant(-RHSC, RHS->getValueType(0));
5911         return true;
5912       }
5913     }
5914     isInc = (Ptr->getOpcode() == ISD::ADD);
5915     Offset = Ptr->getOperand(1);
5916     return true;
5917   } else if (VT == MVT::i32 || VT == MVT::i8 || VT == MVT::i1) {
5918     // AddressingMode 2
5919     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(Ptr->getOperand(1))) {
5920       int RHSC = (int)RHS->getZExtValue();
5921       if (RHSC < 0 && RHSC > -0x1000) {
5922         assert(Ptr->getOpcode() == ISD::ADD);
5923         isInc = false;
5924         Offset = DAG.getConstant(-RHSC, RHS->getValueType(0));
5925         Base = Ptr->getOperand(0);
5926         return true;
5927       }
5928     }
5929
5930     if (Ptr->getOpcode() == ISD::ADD) {
5931       isInc = true;
5932       ARM_AM::ShiftOpc ShOpcVal= ARM_AM::getShiftOpcForNode(Ptr->getOperand(0));
5933       if (ShOpcVal != ARM_AM::no_shift) {
5934         Base = Ptr->getOperand(1);
5935         Offset = Ptr->getOperand(0);
5936       } else {
5937         Base = Ptr->getOperand(0);
5938         Offset = Ptr->getOperand(1);
5939       }
5940       return true;
5941     }
5942
5943     isInc = (Ptr->getOpcode() == ISD::ADD);
5944     Base = Ptr->getOperand(0);
5945     Offset = Ptr->getOperand(1);
5946     return true;
5947   }
5948
5949   // FIXME: Use VLDM / VSTM to emulate indexed FP load / store.
5950   return false;
5951 }
5952
5953 static bool getT2IndexedAddressParts(SDNode *Ptr, EVT VT,
5954                                      bool isSEXTLoad, SDValue &Base,
5955                                      SDValue &Offset, bool &isInc,
5956                                      SelectionDAG &DAG) {
5957   if (Ptr->getOpcode() != ISD::ADD && Ptr->getOpcode() != ISD::SUB)
5958     return false;
5959
5960   Base = Ptr->getOperand(0);
5961   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(Ptr->getOperand(1))) {
5962     int RHSC = (int)RHS->getZExtValue();
5963     if (RHSC < 0 && RHSC > -0x100) { // 8 bits.
5964       assert(Ptr->getOpcode() == ISD::ADD);
5965       isInc = false;
5966       Offset = DAG.getConstant(-RHSC, RHS->getValueType(0));
5967       return true;
5968     } else if (RHSC > 0 && RHSC < 0x100) { // 8 bit, no zero.
5969       isInc = Ptr->getOpcode() == ISD::ADD;
5970       Offset = DAG.getConstant(RHSC, RHS->getValueType(0));
5971       return true;
5972     }
5973   }
5974
5975   return false;
5976 }
5977
5978 /// getPreIndexedAddressParts - returns true by value, base pointer and
5979 /// offset pointer and addressing mode by reference if the node's address
5980 /// can be legally represented as pre-indexed load / store address.
5981 bool
5982 ARMTargetLowering::getPreIndexedAddressParts(SDNode *N, SDValue &Base,
5983                                              SDValue &Offset,
5984                                              ISD::MemIndexedMode &AM,
5985                                              SelectionDAG &DAG) const {
5986   if (Subtarget->isThumb1Only())
5987     return false;
5988
5989   EVT VT;
5990   SDValue Ptr;
5991   bool isSEXTLoad = false;
5992   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
5993     Ptr = LD->getBasePtr();
5994     VT  = LD->getMemoryVT();
5995     isSEXTLoad = LD->getExtensionType() == ISD::SEXTLOAD;
5996   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5997     Ptr = ST->getBasePtr();
5998     VT  = ST->getMemoryVT();
5999   } else
6000     return false;
6001
6002   bool isInc;
6003   bool isLegal = false;
6004   if (Subtarget->isThumb2())
6005     isLegal = getT2IndexedAddressParts(Ptr.getNode(), VT, isSEXTLoad, Base,
6006                                        Offset, isInc, DAG);
6007   else
6008     isLegal = getARMIndexedAddressParts(Ptr.getNode(), VT, isSEXTLoad, Base,
6009                                         Offset, isInc, DAG);
6010   if (!isLegal)
6011     return false;
6012
6013   AM = isInc ? ISD::PRE_INC : ISD::PRE_DEC;
6014   return true;
6015 }
6016
6017 /// getPostIndexedAddressParts - returns true by value, base pointer and
6018 /// offset pointer and addressing mode by reference if this node can be
6019 /// combined with a load / store to form a post-indexed load / store.
6020 bool ARMTargetLowering::getPostIndexedAddressParts(SDNode *N, SDNode *Op,
6021                                                    SDValue &Base,
6022                                                    SDValue &Offset,
6023                                                    ISD::MemIndexedMode &AM,
6024                                                    SelectionDAG &DAG) const {
6025   if (Subtarget->isThumb1Only())
6026     return false;
6027
6028   EVT VT;
6029   SDValue Ptr;
6030   bool isSEXTLoad = false;
6031   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
6032     VT  = LD->getMemoryVT();
6033     Ptr = LD->getBasePtr();
6034     isSEXTLoad = LD->getExtensionType() == ISD::SEXTLOAD;
6035   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
6036     VT  = ST->getMemoryVT();
6037     Ptr = ST->getBasePtr();
6038   } else
6039     return false;
6040
6041   bool isInc;
6042   bool isLegal = false;
6043   if (Subtarget->isThumb2())
6044     isLegal = getT2IndexedAddressParts(Op, VT, isSEXTLoad, Base, Offset,
6045                                        isInc, DAG);
6046   else
6047     isLegal = getARMIndexedAddressParts(Op, VT, isSEXTLoad, Base, Offset,
6048                                         isInc, DAG);
6049   if (!isLegal)
6050     return false;
6051
6052   if (Ptr != Base) {
6053     // Swap base ptr and offset to catch more post-index load / store when
6054     // it's legal. In Thumb2 mode, offset must be an immediate.
6055     if (Ptr == Offset && Op->getOpcode() == ISD::ADD &&
6056         !Subtarget->isThumb2())
6057       std::swap(Base, Offset);
6058
6059     // Post-indexed load / store update the base pointer.
6060     if (Ptr != Base)
6061       return false;
6062   }
6063
6064   AM = isInc ? ISD::POST_INC : ISD::POST_DEC;
6065   return true;
6066 }
6067
6068 void ARMTargetLowering::computeMaskedBitsForTargetNode(const SDValue Op,
6069                                                        const APInt &Mask,
6070                                                        APInt &KnownZero,
6071                                                        APInt &KnownOne,
6072                                                        const SelectionDAG &DAG,
6073                                                        unsigned Depth) const {
6074   KnownZero = KnownOne = APInt(Mask.getBitWidth(), 0);
6075   switch (Op.getOpcode()) {
6076   default: break;
6077   case ARMISD::CMOV: {
6078     // Bits are known zero/one if known on the LHS and RHS.
6079     DAG.ComputeMaskedBits(Op.getOperand(0), Mask, KnownZero, KnownOne, Depth+1);
6080     if (KnownZero == 0 && KnownOne == 0) return;
6081
6082     APInt KnownZeroRHS, KnownOneRHS;
6083     DAG.ComputeMaskedBits(Op.getOperand(1), Mask,
6084                           KnownZeroRHS, KnownOneRHS, Depth+1);
6085     KnownZero &= KnownZeroRHS;
6086     KnownOne  &= KnownOneRHS;
6087     return;
6088   }
6089   }
6090 }
6091
6092 //===----------------------------------------------------------------------===//
6093 //                           ARM Inline Assembly Support
6094 //===----------------------------------------------------------------------===//
6095
6096 /// getConstraintType - Given a constraint letter, return the type of
6097 /// constraint it is for this target.
6098 ARMTargetLowering::ConstraintType
6099 ARMTargetLowering::getConstraintType(const std::string &Constraint) const {
6100   if (Constraint.size() == 1) {
6101     switch (Constraint[0]) {
6102     default:  break;
6103     case 'l': return C_RegisterClass;
6104     case 'w': return C_RegisterClass;
6105     }
6106   }
6107   return TargetLowering::getConstraintType(Constraint);
6108 }
6109
6110 /// Examine constraint type and operand type and determine a weight value.
6111 /// This object must already have been set up with the operand type
6112 /// and the current alternative constraint selected.
6113 TargetLowering::ConstraintWeight
6114 ARMTargetLowering::getSingleConstraintMatchWeight(
6115     AsmOperandInfo &info, const char *constraint) const {
6116   ConstraintWeight weight = CW_Invalid;
6117   Value *CallOperandVal = info.CallOperandVal;
6118     // If we don't have a value, we can't do a match,
6119     // but allow it at the lowest weight.
6120   if (CallOperandVal == NULL)
6121     return CW_Default;
6122   const Type *type = CallOperandVal->getType();
6123   // Look at the constraint type.
6124   switch (*constraint) {
6125   default:
6126     weight = TargetLowering::getSingleConstraintMatchWeight(info, constraint);
6127     break;
6128   case 'l':
6129     if (type->isIntegerTy()) {
6130       if (Subtarget->isThumb())
6131         weight = CW_SpecificReg;
6132       else
6133         weight = CW_Register;
6134     }
6135     break;
6136   case 'w':
6137     if (type->isFloatingPointTy())
6138       weight = CW_Register;
6139     break;
6140   }
6141   return weight;
6142 }
6143
6144 std::pair<unsigned, const TargetRegisterClass*>
6145 ARMTargetLowering::getRegForInlineAsmConstraint(const std::string &Constraint,
6146                                                 EVT VT) const {
6147   if (Constraint.size() == 1) {
6148     // GCC ARM Constraint Letters
6149     switch (Constraint[0]) {
6150     case 'l':
6151       if (Subtarget->isThumb())
6152         return std::make_pair(0U, ARM::tGPRRegisterClass);
6153       else
6154         return std::make_pair(0U, ARM::GPRRegisterClass);
6155     case 'r':
6156       return std::make_pair(0U, ARM::GPRRegisterClass);
6157     case 'w':
6158       if (VT == MVT::f32)
6159         return std::make_pair(0U, ARM::SPRRegisterClass);
6160       if (VT.getSizeInBits() == 64)
6161         return std::make_pair(0U, ARM::DPRRegisterClass);
6162       if (VT.getSizeInBits() == 128)
6163         return std::make_pair(0U, ARM::QPRRegisterClass);
6164       break;
6165     }
6166   }
6167   if (StringRef("{cc}").equals_lower(Constraint))
6168     return std::make_pair(unsigned(ARM::CPSR), ARM::CCRRegisterClass);
6169
6170   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
6171 }
6172
6173 std::vector<unsigned> ARMTargetLowering::
6174 getRegClassForInlineAsmConstraint(const std::string &Constraint,
6175                                   EVT VT) const {
6176   if (Constraint.size() != 1)
6177     return std::vector<unsigned>();
6178
6179   switch (Constraint[0]) {      // GCC ARM Constraint Letters
6180   default: break;
6181   case 'l':
6182     return make_vector<unsigned>(ARM::R0, ARM::R1, ARM::R2, ARM::R3,
6183                                  ARM::R4, ARM::R5, ARM::R6, ARM::R7,
6184                                  0);
6185   case 'r':
6186     return make_vector<unsigned>(ARM::R0, ARM::R1, ARM::R2, ARM::R3,
6187                                  ARM::R4, ARM::R5, ARM::R6, ARM::R7,
6188                                  ARM::R8, ARM::R9, ARM::R10, ARM::R11,
6189                                  ARM::R12, ARM::LR, 0);
6190   case 'w':
6191     if (VT == MVT::f32)
6192       return make_vector<unsigned>(ARM::S0, ARM::S1, ARM::S2, ARM::S3,
6193                                    ARM::S4, ARM::S5, ARM::S6, ARM::S7,
6194                                    ARM::S8, ARM::S9, ARM::S10, ARM::S11,
6195                                    ARM::S12,ARM::S13,ARM::S14,ARM::S15,
6196                                    ARM::S16,ARM::S17,ARM::S18,ARM::S19,
6197                                    ARM::S20,ARM::S21,ARM::S22,ARM::S23,
6198                                    ARM::S24,ARM::S25,ARM::S26,ARM::S27,
6199                                    ARM::S28,ARM::S29,ARM::S30,ARM::S31, 0);
6200     if (VT.getSizeInBits() == 64)
6201       return make_vector<unsigned>(ARM::D0, ARM::D1, ARM::D2, ARM::D3,
6202                                    ARM::D4, ARM::D5, ARM::D6, ARM::D7,
6203                                    ARM::D8, ARM::D9, ARM::D10,ARM::D11,
6204                                    ARM::D12,ARM::D13,ARM::D14,ARM::D15, 0);
6205     if (VT.getSizeInBits() == 128)
6206       return make_vector<unsigned>(ARM::Q0, ARM::Q1, ARM::Q2, ARM::Q3,
6207                                    ARM::Q4, ARM::Q5, ARM::Q6, ARM::Q7, 0);
6208       break;
6209   }
6210
6211   return std::vector<unsigned>();
6212 }
6213
6214 /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
6215 /// vector.  If it is invalid, don't add anything to Ops.
6216 void ARMTargetLowering::LowerAsmOperandForConstraint(SDValue Op,
6217                                                      char Constraint,
6218                                                      std::vector<SDValue>&Ops,
6219                                                      SelectionDAG &DAG) const {
6220   SDValue Result(0, 0);
6221
6222   switch (Constraint) {
6223   default: break;
6224   case 'I': case 'J': case 'K': case 'L':
6225   case 'M': case 'N': case 'O':
6226     ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op);
6227     if (!C)
6228       return;
6229
6230     int64_t CVal64 = C->getSExtValue();
6231     int CVal = (int) CVal64;
6232     // None of these constraints allow values larger than 32 bits.  Check
6233     // that the value fits in an int.
6234     if (CVal != CVal64)
6235       return;
6236
6237     switch (Constraint) {
6238       case 'I':
6239         if (Subtarget->isThumb1Only()) {
6240           // This must be a constant between 0 and 255, for ADD
6241           // immediates.
6242           if (CVal >= 0 && CVal <= 255)
6243             break;
6244         } else if (Subtarget->isThumb2()) {
6245           // A constant that can be used as an immediate value in a
6246           // data-processing instruction.
6247           if (ARM_AM::getT2SOImmVal(CVal) != -1)
6248             break;
6249         } else {
6250           // A constant that can be used as an immediate value in a
6251           // data-processing instruction.
6252           if (ARM_AM::getSOImmVal(CVal) != -1)
6253             break;
6254         }
6255         return;
6256
6257       case 'J':
6258         if (Subtarget->isThumb()) {  // FIXME thumb2
6259           // This must be a constant between -255 and -1, for negated ADD
6260           // immediates. This can be used in GCC with an "n" modifier that
6261           // prints the negated value, for use with SUB instructions. It is
6262           // not useful otherwise but is implemented for compatibility.
6263           if (CVal >= -255 && CVal <= -1)
6264             break;
6265         } else {
6266           // This must be a constant between -4095 and 4095. It is not clear
6267           // what this constraint is intended for. Implemented for
6268           // compatibility with GCC.
6269           if (CVal >= -4095 && CVal <= 4095)
6270             break;
6271         }
6272         return;
6273
6274       case 'K':
6275         if (Subtarget->isThumb1Only()) {
6276           // A 32-bit value where only one byte has a nonzero value. Exclude
6277           // zero to match GCC. This constraint is used by GCC internally for
6278           // constants that can be loaded with a move/shift combination.
6279           // It is not useful otherwise but is implemented for compatibility.
6280           if (CVal != 0 && ARM_AM::isThumbImmShiftedVal(CVal))
6281             break;
6282         } else if (Subtarget->isThumb2()) {
6283           // A constant whose bitwise inverse can be used as an immediate
6284           // value in a data-processing instruction. This can be used in GCC
6285           // with a "B" modifier that prints the inverted value, for use with
6286           // BIC and MVN instructions. It is not useful otherwise but is
6287           // implemented for compatibility.
6288           if (ARM_AM::getT2SOImmVal(~CVal) != -1)
6289             break;
6290         } else {
6291           // A constant whose bitwise inverse can be used as an immediate
6292           // value in a data-processing instruction. This can be used in GCC
6293           // with a "B" modifier that prints the inverted value, for use with
6294           // BIC and MVN instructions. It is not useful otherwise but is
6295           // implemented for compatibility.
6296           if (ARM_AM::getSOImmVal(~CVal) != -1)
6297             break;
6298         }
6299         return;
6300
6301       case 'L':
6302         if (Subtarget->isThumb1Only()) {
6303           // This must be a constant between -7 and 7,
6304           // for 3-operand ADD/SUB immediate instructions.
6305           if (CVal >= -7 && CVal < 7)
6306             break;
6307         } else if (Subtarget->isThumb2()) {
6308           // A constant whose negation can be used as an immediate value in a
6309           // data-processing instruction. This can be used in GCC with an "n"
6310           // modifier that prints the negated value, for use with SUB
6311           // instructions. It is not useful otherwise but is implemented for
6312           // compatibility.
6313           if (ARM_AM::getT2SOImmVal(-CVal) != -1)
6314             break;
6315         } else {
6316           // A constant whose negation can be used as an immediate value in a
6317           // data-processing instruction. This can be used in GCC with an "n"
6318           // modifier that prints the negated value, for use with SUB
6319           // instructions. It is not useful otherwise but is implemented for
6320           // compatibility.
6321           if (ARM_AM::getSOImmVal(-CVal) != -1)
6322             break;
6323         }
6324         return;
6325
6326       case 'M':
6327         if (Subtarget->isThumb()) { // FIXME thumb2
6328           // This must be a multiple of 4 between 0 and 1020, for
6329           // ADD sp + immediate.
6330           if ((CVal >= 0 && CVal <= 1020) && ((CVal & 3) == 0))
6331             break;
6332         } else {
6333           // A power of two or a constant between 0 and 32.  This is used in
6334           // GCC for the shift amount on shifted register operands, but it is
6335           // useful in general for any shift amounts.
6336           if ((CVal >= 0 && CVal <= 32) || ((CVal & (CVal - 1)) == 0))
6337             break;
6338         }
6339         return;
6340
6341       case 'N':
6342         if (Subtarget->isThumb()) {  // FIXME thumb2
6343           // This must be a constant between 0 and 31, for shift amounts.
6344           if (CVal >= 0 && CVal <= 31)
6345             break;
6346         }
6347         return;
6348
6349       case 'O':
6350         if (Subtarget->isThumb()) {  // FIXME thumb2
6351           // This must be a multiple of 4 between -508 and 508, for
6352           // ADD/SUB sp = sp + immediate.
6353           if ((CVal >= -508 && CVal <= 508) && ((CVal & 3) == 0))
6354             break;
6355         }
6356         return;
6357     }
6358     Result = DAG.getTargetConstant(CVal, Op.getValueType());
6359     break;
6360   }
6361
6362   if (Result.getNode()) {
6363     Ops.push_back(Result);
6364     return;
6365   }
6366   return TargetLowering::LowerAsmOperandForConstraint(Op, Constraint, Ops, DAG);
6367 }
6368
6369 bool
6370 ARMTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
6371   // The ARM target isn't yet aware of offsets.
6372   return false;
6373 }
6374
6375 int ARM::getVFPf32Imm(const APFloat &FPImm) {
6376   APInt Imm = FPImm.bitcastToAPInt();
6377   uint32_t Sign = Imm.lshr(31).getZExtValue() & 1;
6378   int32_t Exp = (Imm.lshr(23).getSExtValue() & 0xff) - 127;  // -126 to 127
6379   int64_t Mantissa = Imm.getZExtValue() & 0x7fffff;  // 23 bits
6380
6381   // We can handle 4 bits of mantissa.
6382   // mantissa = (16+UInt(e:f:g:h))/16.
6383   if (Mantissa & 0x7ffff)
6384     return -1;
6385   Mantissa >>= 19;
6386   if ((Mantissa & 0xf) != Mantissa)
6387     return -1;
6388
6389   // We can handle 3 bits of exponent: exp == UInt(NOT(b):c:d)-3
6390   if (Exp < -3 || Exp > 4)
6391     return -1;
6392   Exp = ((Exp+3) & 0x7) ^ 4;
6393
6394   return ((int)Sign << 7) | (Exp << 4) | Mantissa;
6395 }
6396
6397 int ARM::getVFPf64Imm(const APFloat &FPImm) {
6398   APInt Imm = FPImm.bitcastToAPInt();
6399   uint64_t Sign = Imm.lshr(63).getZExtValue() & 1;
6400   int64_t Exp = (Imm.lshr(52).getSExtValue() & 0x7ff) - 1023;   // -1022 to 1023
6401   uint64_t Mantissa = Imm.getZExtValue() & 0xfffffffffffffLL;
6402
6403   // We can handle 4 bits of mantissa.
6404   // mantissa = (16+UInt(e:f:g:h))/16.
6405   if (Mantissa & 0xffffffffffffLL)
6406     return -1;
6407   Mantissa >>= 48;
6408   if ((Mantissa & 0xf) != Mantissa)
6409     return -1;
6410
6411   // We can handle 3 bits of exponent: exp == UInt(NOT(b):c:d)-3
6412   if (Exp < -3 || Exp > 4)
6413     return -1;
6414   Exp = ((Exp+3) & 0x7) ^ 4;
6415
6416   return ((int)Sign << 7) | (Exp << 4) | Mantissa;
6417 }
6418
6419 bool ARM::isBitFieldInvertedMask(unsigned v) {
6420   if (v == 0xffffffff)
6421     return 0;
6422   // there can be 1's on either or both "outsides", all the "inside"
6423   // bits must be 0's
6424   unsigned int lsb = 0, msb = 31;
6425   while (v & (1 << msb)) --msb;
6426   while (v & (1 << lsb)) ++lsb;
6427   for (unsigned int i = lsb; i <= msb; ++i) {
6428     if (v & (1 << i))
6429       return 0;
6430   }
6431   return 1;
6432 }
6433
6434 /// isFPImmLegal - Returns true if the target can instruction select the
6435 /// specified FP immediate natively. If false, the legalizer will
6436 /// materialize the FP immediate as a load from a constant pool.
6437 bool ARMTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
6438   if (!Subtarget->hasVFP3())
6439     return false;
6440   if (VT == MVT::f32)
6441     return ARM::getVFPf32Imm(Imm) != -1;
6442   if (VT == MVT::f64)
6443     return ARM::getVFPf64Imm(Imm) != -1;
6444   return false;
6445 }
6446
6447 /// getTgtMemIntrinsic - Represent NEON load and store intrinsics as
6448 /// MemIntrinsicNodes.  The associated MachineMemOperands record the alignment
6449 /// specified in the intrinsic calls.
6450 bool ARMTargetLowering::getTgtMemIntrinsic(IntrinsicInfo &Info,
6451                                            const CallInst &I,
6452                                            unsigned Intrinsic) const {
6453   switch (Intrinsic) {
6454   case Intrinsic::arm_neon_vld1:
6455   case Intrinsic::arm_neon_vld2:
6456   case Intrinsic::arm_neon_vld3:
6457   case Intrinsic::arm_neon_vld4:
6458   case Intrinsic::arm_neon_vld2lane:
6459   case Intrinsic::arm_neon_vld3lane:
6460   case Intrinsic::arm_neon_vld4lane: {
6461     Info.opc = ISD::INTRINSIC_W_CHAIN;
6462     // Conservatively set memVT to the entire set of vectors loaded.
6463     uint64_t NumElts = getTargetData()->getTypeAllocSize(I.getType()) / 8;
6464     Info.memVT = EVT::getVectorVT(I.getType()->getContext(), MVT::i64, NumElts);
6465     Info.ptrVal = I.getArgOperand(0);
6466     Info.offset = 0;
6467     Value *AlignArg = I.getArgOperand(I.getNumArgOperands() - 1);
6468     Info.align = cast<ConstantInt>(AlignArg)->getZExtValue();
6469     Info.vol = false; // volatile loads with NEON intrinsics not supported
6470     Info.readMem = true;
6471     Info.writeMem = false;
6472     return true;
6473   }
6474   case Intrinsic::arm_neon_vst1:
6475   case Intrinsic::arm_neon_vst2:
6476   case Intrinsic::arm_neon_vst3:
6477   case Intrinsic::arm_neon_vst4:
6478   case Intrinsic::arm_neon_vst2lane:
6479   case Intrinsic::arm_neon_vst3lane:
6480   case Intrinsic::arm_neon_vst4lane: {
6481     Info.opc = ISD::INTRINSIC_VOID;
6482     // Conservatively set memVT to the entire set of vectors stored.
6483     unsigned NumElts = 0;
6484     for (unsigned ArgI = 1, ArgE = I.getNumArgOperands(); ArgI < ArgE; ++ArgI) {
6485       const Type *ArgTy = I.getArgOperand(ArgI)->getType();
6486       if (!ArgTy->isVectorTy())
6487         break;
6488       NumElts += getTargetData()->getTypeAllocSize(ArgTy) / 8;
6489     }
6490     Info.memVT = EVT::getVectorVT(I.getType()->getContext(), MVT::i64, NumElts);
6491     Info.ptrVal = I.getArgOperand(0);
6492     Info.offset = 0;
6493     Value *AlignArg = I.getArgOperand(I.getNumArgOperands() - 1);
6494     Info.align = cast<ConstantInt>(AlignArg)->getZExtValue();
6495     Info.vol = false; // volatile stores with NEON intrinsics not supported
6496     Info.readMem = false;
6497     Info.writeMem = true;
6498     return true;
6499   }
6500   default:
6501     break;
6502   }
6503
6504   return false;
6505 }