lib/Target/ARM/ARMFrameLowering.cpp

   1 //=======- ARMFrameLowering.cpp - ARM Frame Information --------*- C++ -*-====//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the ARM implementation of TargetFrameLowering class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMFrameLowering.h"
  15 #include "ARMBaseInstrInfo.h"
  16 #include "ARMBaseRegisterInfo.h"
  17 #include "ARMMachineFunctionInfo.h"
  18 #include "MCTargetDesc/ARMAddressingModes.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineRegisterInfo.h"
  23 #include "llvm/CodeGen/RegisterScavenging.h"
  24 #include "llvm/Target/TargetOptions.h"
  25
  26 using namespace llvm;
  27
  28 /// hasFP - Return true if the specified function should have a dedicated frame
  29 /// pointer register.  This is true if the function has variable sized allocas
  30 /// or if frame pointer elimination is disabled.
  31 bool ARMFrameLowering::hasFP(const MachineFunction &MF) const {
  32   const TargetRegisterInfo *RegInfo = MF.getTarget().getRegisterInfo();
  33
  34   // Mac OS X requires FP not to be clobbered for backtracing purpose.
  35   if (STI.isTargetDarwin())
  36     return true;
  37
  38   const MachineFrameInfo *MFI = MF.getFrameInfo();
  39   // Always eliminate non-leaf frame pointers.
  40   return ((DisableFramePointerElim(MF) && MFI->hasCalls()) ||
  41           RegInfo->needsStackRealignment(MF) ||
  42           MFI->hasVarSizedObjects() ||
  43           MFI->isFrameAddressTaken());
  44 }
  45
  46 /// hasReservedCallFrame - Under normal circumstances, when a frame pointer is
  47 /// not required, we reserve argument space for call sites in the function
  48 /// immediately on entry to the current function.  This eliminates the need for
  49 /// add/sub sp brackets around call sites.  Returns true if the call frame is
  50 /// included as part of the stack frame.
  51 bool ARMFrameLowering::hasReservedCallFrame(const MachineFunction &MF) const {
  52   const MachineFrameInfo *FFI = MF.getFrameInfo();
  53   unsigned CFSize = FFI->getMaxCallFrameSize();
  54   // It's not always a good idea to include the call frame as part of the
  55   // stack frame. ARM (especially Thumb) has small immediate offset to
  56   // address the stack frame. So a large call frame can cause poor codegen
  57   // and may even makes it impossible to scavenge a register.
  58   if (CFSize >= ((1 << 12) - 1) / 2)  // Half of imm12
  59     return false;
  60
  61   return !MF.getFrameInfo()->hasVarSizedObjects();
  62 }
  63
  64 /// canSimplifyCallFramePseudos - If there is a reserved call frame, the
  65 /// call frame pseudos can be simplified.  Unlike most targets, having a FP
  66 /// is not sufficient here since we still may reference some objects via SP
  67 /// even when FP is available in Thumb2 mode.
  68 bool
  69 ARMFrameLowering::canSimplifyCallFramePseudos(const MachineFunction &MF) const {
  70   return hasReservedCallFrame(MF) || MF.getFrameInfo()->hasVarSizedObjects();
  71 }
  72
  73 static bool isCalleeSavedRegister(unsigned Reg, const unsigned *CSRegs) {
  74   for (unsigned i = 0; CSRegs[i]; ++i)
  75     if (Reg == CSRegs[i])
  76       return true;
  77   return false;
  78 }
  79
  80 static bool isCSRestore(MachineInstr *MI,
  81                         const ARMBaseInstrInfo &TII,
  82                         const unsigned *CSRegs) {
  83   // Integer spill area is handled with "pop".
  84   if (MI->getOpcode() == ARM::LDMIA_RET ||
  85       MI->getOpcode() == ARM::t2LDMIA_RET ||
  86       MI->getOpcode() == ARM::LDMIA_UPD ||
  87       MI->getOpcode() == ARM::t2LDMIA_UPD ||
  88       MI->getOpcode() == ARM::VLDMDIA_UPD) {
  89     // The first two operands are predicates. The last two are
  90     // imp-def and imp-use of SP. Check everything in between.
  91     for (int i = 5, e = MI->getNumOperands(); i != e; ++i)
  92       if (!isCalleeSavedRegister(MI->getOperand(i).getReg(), CSRegs))
  93         return false;
  94     return true;
  95   }
  96   if ((MI->getOpcode() == ARM::LDR_POST_IMM ||
  97        MI->getOpcode() == ARM::LDR_POST_REG ||
  98        MI->getOpcode() == ARM::t2LDR_POST) &&
  99       isCalleeSavedRegister(MI->getOperand(0).getReg(), CSRegs) &&
 100       MI->getOperand(1).getReg() == ARM::SP)
 101     return true;
 102
 103   return false;
 104 }
 105
 106 static void
 107 emitSPUpdate(bool isARM,
 108              MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 109              DebugLoc dl, const ARMBaseInstrInfo &TII,
 110              int NumBytes, unsigned MIFlags = MachineInstr::NoFlags) {
 111   if (isARM)
 112     emitARMRegPlusImmediate(MBB, MBBI, dl, ARM::SP, ARM::SP, NumBytes,
 113                             ARMCC::AL, 0, TII, MIFlags);
 114   else
 115     emitT2RegPlusImmediate(MBB, MBBI, dl, ARM::SP, ARM::SP, NumBytes,
 116                            ARMCC::AL, 0, TII, MIFlags);
 117 }
 118
 119 void ARMFrameLowering::emitPrologue(MachineFunction &MF) const {
 120   MachineBasicBlock &MBB = MF.front();
 121   MachineBasicBlock::iterator MBBI = MBB.begin();
 122   MachineFrameInfo  *MFI = MF.getFrameInfo();
 123   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 124   const ARMBaseRegisterInfo *RegInfo =
 125     static_cast<const ARMBaseRegisterInfo*>(MF.getTarget().getRegisterInfo());
 126   const ARMBaseInstrInfo &TII =
 127     *static_cast<const ARMBaseInstrInfo*>(MF.getTarget().getInstrInfo());
 128   assert(!AFI->isThumb1OnlyFunction() &&
 129          "This emitPrologue does not support Thumb1!");
 130   bool isARM = !AFI->isThumbFunction();
 131   unsigned VARegSaveSize = AFI->getVarArgsRegSaveSize();
 132   unsigned NumBytes = MFI->getStackSize();
 133   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 134   DebugLoc dl = MBBI != MBB.end() ? MBBI->getDebugLoc() : DebugLoc();
 135   unsigned FramePtr = RegInfo->getFrameRegister(MF);
 136
 137   // Determine the sizes of each callee-save spill areas and record which frame
 138   // belongs to which callee-save spill areas.
 139   unsigned GPRCS1Size = 0, GPRCS2Size = 0, DPRCSSize = 0;
 140   int FramePtrSpillFI = 0;
 141
 142   // Allocate the vararg register save area. This is not counted in NumBytes.
 143   if (VARegSaveSize)
 144     emitSPUpdate(isARM, MBB, MBBI, dl, TII, -VARegSaveSize,
 145                  MachineInstr::FrameSetup);
 146
 147   if (!AFI->hasStackFrame()) {
 148     if (NumBytes != 0)
 149       emitSPUpdate(isARM, MBB, MBBI, dl, TII, -NumBytes,
 150                    MachineInstr::FrameSetup);
 151     return;
 152   }
 153
 154   for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
 155     unsigned Reg = CSI[i].getReg();
 156     int FI = CSI[i].getFrameIdx();
 157     switch (Reg) {
 158     case ARM::R4:
 159     case ARM::R5:
 160     case ARM::R6:
 161     case ARM::R7:
 162     case ARM::LR:
 163       if (Reg == FramePtr)
 164         FramePtrSpillFI = FI;
 165       AFI->addGPRCalleeSavedArea1Frame(FI);
 166       GPRCS1Size += 4;
 167       break;
 168     case ARM::R8:
 169     case ARM::R9:
 170     case ARM::R10:
 171     case ARM::R11:
 172       if (Reg == FramePtr)
 173         FramePtrSpillFI = FI;
 174       if (STI.isTargetDarwin()) {
 175         AFI->addGPRCalleeSavedArea2Frame(FI);
 176         GPRCS2Size += 4;
 177       } else {
 178         AFI->addGPRCalleeSavedArea1Frame(FI);
 179         GPRCS1Size += 4;
 180       }
 181       break;
 182     default:
 183       AFI->addDPRCalleeSavedAreaFrame(FI);
 184       DPRCSSize += 8;
 185     }
 186   }
 187
 188   // Move past area 1.
 189   if (GPRCS1Size > 0) MBBI++;
 190
 191   // Set FP to point to the stack slot that contains the previous FP.
 192   // For Darwin, FP is R7, which has now been stored in spill area 1.
 193   // Otherwise, if this is not Darwin, all the callee-saved registers go
 194   // into spill area 1, including the FP in R11.  In either case, it is
 195   // now safe to emit this assignment.
 196   bool HasFP = hasFP(MF);
 197   if (HasFP) {
 198     unsigned ADDriOpc = !AFI->isThumbFunction() ? ARM::ADDri : ARM::t2ADDri;
 199     MachineInstrBuilder MIB =
 200       BuildMI(MBB, MBBI, dl, TII.get(ADDriOpc), FramePtr)
 201       .addFrameIndex(FramePtrSpillFI).addImm(0)
 202       .setMIFlag(MachineInstr::FrameSetup);
 203     AddDefaultCC(AddDefaultPred(MIB));
 204   }
 205
 206   // Move past area 2.
 207   if (GPRCS2Size > 0) MBBI++;
 208
 209   // Determine starting offsets of spill areas.
 210   unsigned DPRCSOffset  = NumBytes - (GPRCS1Size + GPRCS2Size + DPRCSSize);
 211   unsigned GPRCS2Offset = DPRCSOffset + DPRCSSize;
 212   unsigned GPRCS1Offset = GPRCS2Offset + GPRCS2Size;
 213   if (HasFP)
 214     AFI->setFramePtrSpillOffset(MFI->getObjectOffset(FramePtrSpillFI) +
 215                                 NumBytes);
 216   AFI->setGPRCalleeSavedArea1Offset(GPRCS1Offset);
 217   AFI->setGPRCalleeSavedArea2Offset(GPRCS2Offset);
 218   AFI->setDPRCalleeSavedAreaOffset(DPRCSOffset);
 219
 220   // Move past area 3.
 221   if (DPRCSSize > 0) {
 222     MBBI++;
 223     // Since vpush register list cannot have gaps, there may be multiple vpush
 224     // instructions in the prologue.
 225     while (MBBI->getOpcode() == ARM::VSTMDDB_UPD)
 226       MBBI++;
 227   }
 228
 229   NumBytes = DPRCSOffset;
 230   if (NumBytes) {
 231     // Adjust SP after all the callee-save spills.
 232     emitSPUpdate(isARM, MBB, MBBI, dl, TII, -NumBytes,
 233                  MachineInstr::FrameSetup);
 234     if (HasFP && isARM)
 235       // Restore from fp only in ARM mode: e.g. sub sp, r7, #24
 236       // Note it's not safe to do this in Thumb2 mode because it would have
 237       // taken two instructions:
 238       // mov sp, r7
 239       // sub sp, #24
 240       // If an interrupt is taken between the two instructions, then sp is in
 241       // an inconsistent state (pointing to the middle of callee-saved area).
 242       // The interrupt handler can end up clobbering the registers.
 243       AFI->setShouldRestoreSPFromFP(true);
 244   }
 245
 246   if (STI.isTargetELF() && hasFP(MF))
 247     MFI->setOffsetAdjustment(MFI->getOffsetAdjustment() -
 248                              AFI->getFramePtrSpillOffset());
 249
 250   AFI->setGPRCalleeSavedArea1Size(GPRCS1Size);
 251   AFI->setGPRCalleeSavedArea2Size(GPRCS2Size);
 252   AFI->setDPRCalleeSavedAreaSize(DPRCSSize);
 253
 254   // If we need dynamic stack realignment, do it here. Be paranoid and make
 255   // sure if we also have VLAs, we have a base pointer for frame access.
 256   if (RegInfo->needsStackRealignment(MF)) {
 257     unsigned MaxAlign = MFI->getMaxAlignment();
 258     assert (!AFI->isThumb1OnlyFunction());
 259     if (!AFI->isThumbFunction()) {
 260       // Emit bic sp, sp, MaxAlign
 261       AddDefaultCC(AddDefaultPred(BuildMI(MBB, MBBI, dl,
 262                                           TII.get(ARM::BICri), ARM::SP)
 263                                   .addReg(ARM::SP, RegState::Kill)
 264                                   .addImm(MaxAlign-1)));
 265     } else {
 266       // We cannot use sp as source/dest register here, thus we're emitting the
 267       // following sequence:
 268       // mov r4, sp
 269       // bic r4, r4, MaxAlign
 270       // mov sp, r4
 271       // FIXME: It will be better just to find spare register here.
 272       AddDefaultPred(BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVr), ARM::R4)
 273         .addReg(ARM::SP, RegState::Kill));
 274       AddDefaultCC(AddDefaultPred(BuildMI(MBB, MBBI, dl,
 275                                           TII.get(ARM::t2BICri), ARM::R4)
 276                                   .addReg(ARM::R4, RegState::Kill)
 277                                   .addImm(MaxAlign-1)));
 278       AddDefaultPred(BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVr), ARM::SP)
 279         .addReg(ARM::R4, RegState::Kill));
 280     }
 281
 282     AFI->setShouldRestoreSPFromFP(true);
 283   }
 284
 285   // If we need a base pointer, set it up here. It's whatever the value
 286   // of the stack pointer is at this point. Any variable size objects
 287   // will be allocated after this, so we can still use the base pointer
 288   // to reference locals.
 289   // FIXME: Clarify FrameSetup flags here.
 290   if (RegInfo->hasBasePointer(MF)) {
 291     if (isARM)
 292       BuildMI(MBB, MBBI, dl,
 293               TII.get(ARM::MOVr), RegInfo->getBaseRegister())
 294         .addReg(ARM::SP)
 295         .addImm((unsigned)ARMCC::AL).addReg(0).addReg(0);
 296     else
 297       AddDefaultPred(BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVr),
 298                              RegInfo->getBaseRegister())
 299         .addReg(ARM::SP));
 300   }
 301
 302   // If the frame has variable sized objects then the epilogue must restore
 303   // the sp from fp. We can assume there's an FP here since hasFP already
 304   // checks for hasVarSizedObjects.
 305   if (MFI->hasVarSizedObjects())
 306     AFI->setShouldRestoreSPFromFP(true);
 307 }
 308
 309 void ARMFrameLowering::emitEpilogue(MachineFunction &MF,
 310                                     MachineBasicBlock &MBB) const {
 311   MachineBasicBlock::iterator MBBI = MBB.getLastNonDebugInstr();
 312   assert(MBBI->getDesc().isReturn() &&
 313          "Can only insert epilog into returning blocks");
 314   unsigned RetOpcode = MBBI->getOpcode();
 315   DebugLoc dl = MBBI->getDebugLoc();
 316   MachineFrameInfo *MFI = MF.getFrameInfo();
 317   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 318   const TargetRegisterInfo *RegInfo = MF.getTarget().getRegisterInfo();
 319   const ARMBaseInstrInfo &TII =
 320     *static_cast<const ARMBaseInstrInfo*>(MF.getTarget().getInstrInfo());
 321   assert(!AFI->isThumb1OnlyFunction() &&
 322          "This emitEpilogue does not support Thumb1!");
 323   bool isARM = !AFI->isThumbFunction();
 324
 325   unsigned VARegSaveSize = AFI->getVarArgsRegSaveSize();
 326   int NumBytes = (int)MFI->getStackSize();
 327   unsigned FramePtr = RegInfo->getFrameRegister(MF);
 328
 329   if (!AFI->hasStackFrame()) {
 330     if (NumBytes != 0)
 331       emitSPUpdate(isARM, MBB, MBBI, dl, TII, NumBytes);
 332   } else {
 333     // Unwind MBBI to point to first LDR / VLDRD.
 334     const unsigned *CSRegs = RegInfo->getCalleeSavedRegs();
 335     if (MBBI != MBB.begin()) {
 336       do
 337         --MBBI;
 338       while (MBBI != MBB.begin() && isCSRestore(MBBI, TII, CSRegs));
 339       if (!isCSRestore(MBBI, TII, CSRegs))
 340         ++MBBI;
 341     }
 342
 343     // Move SP to start of FP callee save spill area.
 344     NumBytes -= (AFI->getGPRCalleeSavedArea1Size() +
 345                  AFI->getGPRCalleeSavedArea2Size() +
 346                  AFI->getDPRCalleeSavedAreaSize());
 347
 348     // Reset SP based on frame pointer only if the stack frame extends beyond
 349     // frame pointer stack slot or target is ELF and the function has FP.
 350     if (AFI->shouldRestoreSPFromFP()) {
 351       NumBytes = AFI->getFramePtrSpillOffset() - NumBytes;
 352       if (NumBytes) {
 353         if (isARM)
 354           emitARMRegPlusImmediate(MBB, MBBI, dl, ARM::SP, FramePtr, -NumBytes,
 355                                   ARMCC::AL, 0, TII);
 356         else {
 357           // It's not possible to restore SP from FP in a single instruction.
 358           // For Darwin, this looks like:
 359           // mov sp, r7
 360           // sub sp, #24
 361           // This is bad, if an interrupt is taken after the mov, sp is in an
 362           // inconsistent state.
 363           // Use the first callee-saved register as a scratch register.
 364           assert(MF.getRegInfo().isPhysRegUsed(ARM::R4) &&
 365                  "No scratch register to restore SP from FP!");
 366           emitT2RegPlusImmediate(MBB, MBBI, dl, ARM::R4, FramePtr, -NumBytes,
 367                                  ARMCC::AL, 0, TII);
 368           AddDefaultPred(BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVr),
 369                                  ARM::SP)
 370             .addReg(ARM::R4));
 371         }
 372       } else {
 373         // Thumb2 or ARM.
 374         if (isARM)
 375           BuildMI(MBB, MBBI, dl, TII.get(ARM::MOVr), ARM::SP)
 376             .addReg(FramePtr).addImm((unsigned)ARMCC::AL).addReg(0).addReg(0);
 377         else
 378           AddDefaultPred(BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVr),
 379                                  ARM::SP)
 380             .addReg(FramePtr));
 381       }
 382     } else if (NumBytes)
 383       emitSPUpdate(isARM, MBB, MBBI, dl, TII, NumBytes);
 384
 385     // Increment past our save areas.
 386     if (AFI->getDPRCalleeSavedAreaSize()) {
 387       MBBI++;
 388       // Since vpop register list cannot have gaps, there may be multiple vpop
 389       // instructions in the epilogue.
 390       while (MBBI->getOpcode() == ARM::VLDMDIA_UPD)
 391         MBBI++;
 392     }
 393     if (AFI->getGPRCalleeSavedArea2Size()) MBBI++;
 394     if (AFI->getGPRCalleeSavedArea1Size()) MBBI++;
 395   }
 396
 397   if (RetOpcode == ARM::TCRETURNdi || RetOpcode == ARM::TCRETURNdiND ||
 398       RetOpcode == ARM::TCRETURNri || RetOpcode == ARM::TCRETURNriND) {
 399     // Tail call return: adjust the stack pointer and jump to callee.
 400     MBBI = MBB.getLastNonDebugInstr();
 401     MachineOperand &JumpTarget = MBBI->getOperand(0);
 402
 403     // Jump to label or value in register.
 404     if (RetOpcode == ARM::TCRETURNdi || RetOpcode == ARM::TCRETURNdiND) {
 405       unsigned TCOpcode = (RetOpcode == ARM::TCRETURNdi)
 406         ? (STI.isThumb() ? ARM::tTAILJMPd : ARM::TAILJMPd)
 407         : (STI.isThumb() ? ARM::tTAILJMPdND : ARM::TAILJMPdND);
 408       MachineInstrBuilder MIB = BuildMI(MBB, MBBI, dl, TII.get(TCOpcode));
 409       if (JumpTarget.isGlobal())
 410         MIB.addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
 411                              JumpTarget.getTargetFlags());
 412       else {
 413         assert(JumpTarget.isSymbol());
 414         MIB.addExternalSymbol(JumpTarget.getSymbolName(),
 415                               JumpTarget.getTargetFlags());
 416       }
 417     } else if (RetOpcode == ARM::TCRETURNri) {
 418       BuildMI(MBB, MBBI, dl,
 419               TII.get(STI.isThumb() ? ARM::tTAILJMPr : ARM::TAILJMPr)).
 420         addReg(JumpTarget.getReg(), RegState::Kill);
 421     } else if (RetOpcode == ARM::TCRETURNriND) {
 422       BuildMI(MBB, MBBI, dl,
 423               TII.get(STI.isThumb() ? ARM::tTAILJMPrND : ARM::TAILJMPrND)).
 424         addReg(JumpTarget.getReg(), RegState::Kill);
 425     }
 426
 427     MachineInstr *NewMI = prior(MBBI);
 428     for (unsigned i = 1, e = MBBI->getNumOperands(); i != e; ++i)
 429       NewMI->addOperand(MBBI->getOperand(i));
 430
 431     // Delete the pseudo instruction TCRETURN.
 432     MBB.erase(MBBI);
 433     MBBI = NewMI;
 434   }
 435
 436   if (VARegSaveSize)
 437     emitSPUpdate(isARM, MBB, MBBI, dl, TII, VARegSaveSize);
 438 }
 439
 440 /// getFrameIndexReference - Provide a base+offset reference to an FI slot for
 441 /// debug info.  It's the same as what we use for resolving the code-gen
 442 /// references for now.  FIXME: This can go wrong when references are
 443 /// SP-relative and simple call frames aren't used.
 444 int
 445 ARMFrameLowering::getFrameIndexReference(const MachineFunction &MF, int FI,
 446                                          unsigned &FrameReg) const {
 447   return ResolveFrameIndexReference(MF, FI, FrameReg, 0);
 448 }
 449
 450 int
 451 ARMFrameLowering::ResolveFrameIndexReference(const MachineFunction &MF,
 452                                              int FI, unsigned &FrameReg,
 453                                              int SPAdj) const {
 454   const MachineFrameInfo *MFI = MF.getFrameInfo();
 455   const ARMBaseRegisterInfo *RegInfo =
 456     static_cast<const ARMBaseRegisterInfo*>(MF.getTarget().getRegisterInfo());
 457   const ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 458   int Offset = MFI->getObjectOffset(FI) + MFI->getStackSize();
 459   int FPOffset = Offset - AFI->getFramePtrSpillOffset();
 460   bool isFixed = MFI->isFixedObjectIndex(FI);
 461
 462   FrameReg = ARM::SP;
 463   Offset += SPAdj;
 464   if (AFI->isGPRCalleeSavedArea1Frame(FI))
 465     return Offset - AFI->getGPRCalleeSavedArea1Offset();
 466   else if (AFI->isGPRCalleeSavedArea2Frame(FI))
 467     return Offset - AFI->getGPRCalleeSavedArea2Offset();
 468   else if (AFI->isDPRCalleeSavedAreaFrame(FI))
 469     return Offset - AFI->getDPRCalleeSavedAreaOffset();
 470
 471   // When dynamically realigning the stack, use the frame pointer for
 472   // parameters, and the stack/base pointer for locals.
 473   if (RegInfo->needsStackRealignment(MF)) {
 474     assert (hasFP(MF) && "dynamic stack realignment without a FP!");
 475     if (isFixed) {
 476       FrameReg = RegInfo->getFrameRegister(MF);
 477       Offset = FPOffset;
 478     } else if (MFI->hasVarSizedObjects()) {
 479       assert(RegInfo->hasBasePointer(MF) &&
 480              "VLAs and dynamic stack alignment, but missing base pointer!");
 481       FrameReg = RegInfo->getBaseRegister();
 482     }
 483     return Offset;
 484   }
 485
 486   // If there is a frame pointer, use it when we can.
 487   if (hasFP(MF) && AFI->hasStackFrame()) {
 488     // Use frame pointer to reference fixed objects. Use it for locals if
 489     // there are VLAs (and thus the SP isn't reliable as a base).
 490     if (isFixed || (MFI->hasVarSizedObjects() &&
 491                     !RegInfo->hasBasePointer(MF))) {
 492       FrameReg = RegInfo->getFrameRegister(MF);
 493       return FPOffset;
 494     } else if (MFI->hasVarSizedObjects()) {
 495       assert(RegInfo->hasBasePointer(MF) && "missing base pointer!");
 496       if (AFI->isThumb2Function()) {
 497         // Try to use the frame pointer if we can, else use the base pointer
 498         // since it's available. This is handy for the emergency spill slot, in
 499         // particular.
 500         if (FPOffset >= -255 && FPOffset < 0) {
 501           FrameReg = RegInfo->getFrameRegister(MF);
 502           return FPOffset;
 503         }
 504       }
 505     } else if (AFI->isThumb2Function()) {
 506       // Use  add <rd>, sp, #<imm8>
 507       //      ldr <rd>, [sp, #<imm8>]
 508       // if at all possible to save space.
 509       if (Offset >= 0 && (Offset & 3) == 0 && Offset <= 1020)
 510         return Offset;
 511       // In Thumb2 mode, the negative offset is very limited. Try to avoid
 512       // out of range references. ldr <rt>,[<rn>, #-<imm8>]
 513       if (FPOffset >= -255 && FPOffset < 0) {
 514         FrameReg = RegInfo->getFrameRegister(MF);
 515         return FPOffset;
 516       }
 517     } else if (Offset > (FPOffset < 0 ? -FPOffset : FPOffset)) {
 518       // Otherwise, use SP or FP, whichever is closer to the stack slot.
 519       FrameReg = RegInfo->getFrameRegister(MF);
 520       return FPOffset;
 521     }
 522   }
 523   // Use the base pointer if we have one.
 524   if (RegInfo->hasBasePointer(MF))
 525     FrameReg = RegInfo->getBaseRegister();
 526   return Offset;
 527 }
 528
 529 int ARMFrameLowering::getFrameIndexOffset(const MachineFunction &MF,
 530                                           int FI) const {
 531   unsigned FrameReg;
 532   return getFrameIndexReference(MF, FI, FrameReg);
 533 }
 534
 535 void ARMFrameLowering::emitPushInst(MachineBasicBlock &MBB,
 536                                     MachineBasicBlock::iterator MI,
 537                                     const std::vector<CalleeSavedInfo> &CSI,
 538                                     unsigned StmOpc, unsigned StrOpc,
 539                                     bool NoGap,
 540                                     bool(*Func)(unsigned, bool),
 541                                     unsigned MIFlags) const {
 542   MachineFunction &MF = *MBB.getParent();
 543   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
 544
 545   DebugLoc DL;
 546   if (MI != MBB.end()) DL = MI->getDebugLoc();
 547
 548   SmallVector<std::pair<unsigned,bool>, 4> Regs;
 549   unsigned i = CSI.size();
 550   while (i != 0) {
 551     unsigned LastReg = 0;
 552     for (; i != 0; --i) {
 553       unsigned Reg = CSI[i-1].getReg();
 554       if (!(Func)(Reg, STI.isTargetDarwin())) continue;
 555
 556       // Add the callee-saved register as live-in unless it's LR and
 557       // @llvm.returnaddress is called. If LR is returned for
 558       // @llvm.returnaddress then it's already added to the function and
 559       // entry block live-in sets.
 560       bool isKill = true;
 561       if (Reg == ARM::LR) {
 562         if (MF.getFrameInfo()->isReturnAddressTaken() &&
 563             MF.getRegInfo().isLiveIn(Reg))
 564           isKill = false;
 565       }
 566
 567       if (isKill)
 568         MBB.addLiveIn(Reg);
 569
 570       // If NoGap is true, push consecutive registers and then leave the rest
 571       // for other instructions. e.g.
 572       // vpush {d8, d10, d11} -> vpush {d8}, vpush {d10, d11}
 573       if (NoGap && LastReg && LastReg != Reg-1)
 574         break;
 575       LastReg = Reg;
 576       Regs.push_back(std::make_pair(Reg, isKill));
 577     }
 578
 579     if (Regs.empty())
 580       continue;
 581     if (Regs.size() > 1 || StrOpc== 0) {
 582       MachineInstrBuilder MIB =
 583         AddDefaultPred(BuildMI(MBB, MI, DL, TII.get(StmOpc), ARM::SP)
 584                        .addReg(ARM::SP).setMIFlags(MIFlags));
 585       for (unsigned i = 0, e = Regs.size(); i < e; ++i)
 586         MIB.addReg(Regs[i].first, getKillRegState(Regs[i].second));
 587     } else if (Regs.size() == 1) {
 588       MachineInstrBuilder MIB = BuildMI(MBB, MI, DL, TII.get(StrOpc),
 589                                         ARM::SP)
 590         .addReg(Regs[0].first, getKillRegState(Regs[0].second))
 591         .addReg(ARM::SP).setMIFlags(MIFlags)
 592         .addImm(-4);
 593       AddDefaultPred(MIB);
 594     }
 595     Regs.clear();
 596   }
 597 }
 598
 599 void ARMFrameLowering::emitPopInst(MachineBasicBlock &MBB,
 600                                    MachineBasicBlock::iterator MI,
 601                                    const std::vector<CalleeSavedInfo> &CSI,
 602                                    unsigned LdmOpc, unsigned LdrOpc,
 603                                    bool isVarArg, bool NoGap,
 604                                    bool(*Func)(unsigned, bool)) const {
 605   MachineFunction &MF = *MBB.getParent();
 606   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
 607   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 608   DebugLoc DL = MI->getDebugLoc();
 609   unsigned RetOpcode = MI->getOpcode();
 610   bool isTailCall = (RetOpcode == ARM::TCRETURNdi ||
 611                      RetOpcode == ARM::TCRETURNdiND ||
 612                      RetOpcode == ARM::TCRETURNri ||
 613                      RetOpcode == ARM::TCRETURNriND);
 614
 615   SmallVector<unsigned, 4> Regs;
 616   unsigned i = CSI.size();
 617   while (i != 0) {
 618     unsigned LastReg = 0;
 619     bool DeleteRet = false;
 620     for (; i != 0; --i) {
 621       unsigned Reg = CSI[i-1].getReg();
 622       if (!(Func)(Reg, STI.isTargetDarwin())) continue;
 623
 624       if (Reg == ARM::LR && !isTailCall && !isVarArg && STI.hasV5TOps()) {
 625         Reg = ARM::PC;
 626         LdmOpc = AFI->isThumbFunction() ? ARM::t2LDMIA_RET : ARM::LDMIA_RET;
 627         // Fold the return instruction into the LDM.
 628         DeleteRet = true;
 629       }
 630
 631       // If NoGap is true, pop consecutive registers and then leave the rest
 632       // for other instructions. e.g.
 633       // vpop {d8, d10, d11} -> vpop {d8}, vpop {d10, d11}
 634       if (NoGap && LastReg && LastReg != Reg-1)
 635         break;
 636
 637       LastReg = Reg;
 638       Regs.push_back(Reg);
 639     }
 640
 641     if (Regs.empty())
 642       continue;
 643     if (Regs.size() > 1 || LdrOpc == 0) {
 644       MachineInstrBuilder MIB =
 645         AddDefaultPred(BuildMI(MBB, MI, DL, TII.get(LdmOpc), ARM::SP)
 646                        .addReg(ARM::SP));
 647       for (unsigned i = 0, e = Regs.size(); i < e; ++i)
 648         MIB.addReg(Regs[i], getDefRegState(true));
 649       if (DeleteRet)
 650         MI->eraseFromParent();
 651       MI = MIB;
 652     } else if (Regs.size() == 1) {
 653       // If we adjusted the reg to PC from LR above, switch it back here. We
 654       // only do that for LDM.
 655       if (Regs[0] == ARM::PC)
 656         Regs[0] = ARM::LR;
 657       MachineInstrBuilder MIB =
 658         BuildMI(MBB, MI, DL, TII.get(LdrOpc), Regs[0])
 659           .addReg(ARM::SP, RegState::Define)
 660           .addReg(ARM::SP);
 661       // ARM mode needs an extra reg0 here due to addrmode2. Will go away once
 662       // that refactoring is complete (eventually).
 663       if (LdrOpc == ARM::LDR_POST_REG || LdrOpc == ARM::LDR_POST_IMM) {
 664         MIB.addReg(0);
 665         MIB.addImm(ARM_AM::getAM2Opc(ARM_AM::add, 4, ARM_AM::no_shift));
 666       } else
 667         MIB.addImm(4);
 668       AddDefaultPred(MIB);
 669     }
 670     Regs.clear();
 671   }
 672 }
 673
 674 bool ARMFrameLowering::spillCalleeSavedRegisters(MachineBasicBlock &MBB,
 675                                         MachineBasicBlock::iterator MI,
 676                                         const std::vector<CalleeSavedInfo> &CSI,
 677                                         const TargetRegisterInfo *TRI) const {
 678   if (CSI.empty())
 679     return false;
 680
 681   MachineFunction &MF = *MBB.getParent();
 682   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 683
 684   unsigned PushOpc = AFI->isThumbFunction() ? ARM::t2STMDB_UPD : ARM::STMDB_UPD;
 685   unsigned PushOneOpc = AFI->isThumbFunction() ? ARM::t2STR_PRE : ARM::STR_PRE_IMM;
 686   unsigned FltOpc = ARM::VSTMDDB_UPD;
 687   emitPushInst(MBB, MI, CSI, PushOpc, PushOneOpc, false, &isARMArea1Register,
 688                MachineInstr::FrameSetup);
 689   emitPushInst(MBB, MI, CSI, PushOpc, PushOneOpc, false, &isARMArea2Register,
 690                MachineInstr::FrameSetup);
 691   emitPushInst(MBB, MI, CSI, FltOpc, 0, true, &isARMArea3Register,
 692                MachineInstr::FrameSetup);
 693
 694   return true;
 695 }
 696
 697 bool ARMFrameLowering::restoreCalleeSavedRegisters(MachineBasicBlock &MBB,
 698                                         MachineBasicBlock::iterator MI,
 699                                         const std::vector<CalleeSavedInfo> &CSI,
 700                                         const TargetRegisterInfo *TRI) const {
 701   if (CSI.empty())
 702     return false;
 703
 704   MachineFunction &MF = *MBB.getParent();
 705   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 706   bool isVarArg = AFI->getVarArgsRegSaveSize() > 0;
 707
 708   unsigned PopOpc = AFI->isThumbFunction() ? ARM::t2LDMIA_UPD : ARM::LDMIA_UPD;
 709   unsigned LdrOpc = AFI->isThumbFunction() ? ARM::t2LDR_POST : ARM::LDR_POST_IMM;
 710   unsigned FltOpc = ARM::VLDMDIA_UPD;
 711   emitPopInst(MBB, MI, CSI, FltOpc, 0, isVarArg, true, &isARMArea3Register);
 712   emitPopInst(MBB, MI, CSI, PopOpc, LdrOpc, isVarArg, false,
 713               &isARMArea2Register);
 714   emitPopInst(MBB, MI, CSI, PopOpc, LdrOpc, isVarArg, false,
 715               &isARMArea1Register);
 716
 717   return true;
 718 }
 719
 720 // FIXME: Make generic?
 721 static unsigned GetFunctionSizeInBytes(const MachineFunction &MF,
 722                                        const ARMBaseInstrInfo &TII) {
 723   unsigned FnSize = 0;
 724   for (MachineFunction::const_iterator MBBI = MF.begin(), E = MF.end();
 725        MBBI != E; ++MBBI) {
 726     const MachineBasicBlock &MBB = *MBBI;
 727     for (MachineBasicBlock::const_iterator I = MBB.begin(),E = MBB.end();
 728          I != E; ++I)
 729       FnSize += TII.GetInstSizeInBytes(I);
 730   }
 731   return FnSize;
 732 }
 733
 734 /// estimateStackSize - Estimate and return the size of the frame.
 735 /// FIXME: Make generic?
 736 static unsigned estimateStackSize(MachineFunction &MF) {
 737   const MachineFrameInfo *MFI = MF.getFrameInfo();
 738   const TargetFrameLowering *TFI = MF.getTarget().getFrameLowering();
 739   const TargetRegisterInfo *RegInfo = MF.getTarget().getRegisterInfo();
 740   unsigned MaxAlign = MFI->getMaxAlignment();
 741   int Offset = 0;
 742
 743   // This code is very, very similar to PEI::calculateFrameObjectOffsets().
 744   // It really should be refactored to share code. Until then, changes
 745   // should keep in mind that there's tight coupling between the two.
 746
 747   for (int i = MFI->getObjectIndexBegin(); i != 0; ++i) {
 748     int FixedOff = -MFI->getObjectOffset(i);
 749     if (FixedOff > Offset) Offset = FixedOff;
 750   }
 751   for (unsigned i = 0, e = MFI->getObjectIndexEnd(); i != e; ++i) {
 752     if (MFI->isDeadObjectIndex(i))
 753       continue;
 754     Offset += MFI->getObjectSize(i);
 755     unsigned Align = MFI->getObjectAlignment(i);
 756     // Adjust to alignment boundary
 757     Offset = (Offset+Align-1)/Align*Align;
 758
 759     MaxAlign = std::max(Align, MaxAlign);
 760   }
 761
 762   if (MFI->adjustsStack() && TFI->hasReservedCallFrame(MF))
 763     Offset += MFI->getMaxCallFrameSize();
 764
 765   // Round up the size to a multiple of the alignment.  If the function has
 766   // any calls or alloca's, align to the target's StackAlignment value to
 767   // ensure that the callee's frame or the alloca data is suitably aligned;
 768   // otherwise, for leaf functions, align to the TransientStackAlignment
 769   // value.
 770   unsigned StackAlign;
 771   if (MFI->adjustsStack() || MFI->hasVarSizedObjects() ||
 772       (RegInfo->needsStackRealignment(MF) && MFI->getObjectIndexEnd() != 0))
 773     StackAlign = TFI->getStackAlignment();
 774   else
 775     StackAlign = TFI->getTransientStackAlignment();
 776
 777   // If the frame pointer is eliminated, all frame offsets will be relative to
 778   // SP not FP. Align to MaxAlign so this works.
 779   StackAlign = std::max(StackAlign, MaxAlign);
 780   unsigned AlignMask = StackAlign - 1;
 781   Offset = (Offset + AlignMask) & ~uint64_t(AlignMask);
 782
 783   return (unsigned)Offset;
 784 }
 785
 786 /// estimateRSStackSizeLimit - Look at each instruction that references stack
 787 /// frames and return the stack size limit beyond which some of these
 788 /// instructions will require a scratch register during their expansion later.
 789 // FIXME: Move to TII?
 790 static unsigned estimateRSStackSizeLimit(MachineFunction &MF,
 791                                          const TargetFrameLowering *TFI) {
 792   const ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 793   unsigned Limit = (1 << 12) - 1;
 794   for (MachineFunction::iterator BB = MF.begin(),E = MF.end(); BB != E; ++BB) {
 795     for (MachineBasicBlock::iterator I = BB->begin(), E = BB->end();
 796          I != E; ++I) {
 797       for (unsigned i = 0, e = I->getNumOperands(); i != e; ++i) {
 798         if (!I->getOperand(i).isFI()) continue;
 799
 800         // When using ADDri to get the address of a stack object, 255 is the
 801         // largest offset guaranteed to fit in the immediate offset.
 802         if (I->getOpcode() == ARM::ADDri) {
 803           Limit = std::min(Limit, (1U << 8) - 1);
 804           break;
 805         }
 806
 807         // Otherwise check the addressing mode.
 808         switch (I->getDesc().TSFlags & ARMII::AddrModeMask) {
 809         case ARMII::AddrMode3:
 810         case ARMII::AddrModeT2_i8:
 811           Limit = std::min(Limit, (1U << 8) - 1);
 812           break;
 813         case ARMII::AddrMode5:
 814         case ARMII::AddrModeT2_i8s4:
 815           Limit = std::min(Limit, ((1U << 8) - 1) * 4);
 816           break;
 817         case ARMII::AddrModeT2_i12:
 818           // i12 supports only positive offset so these will be converted to
 819           // i8 opcodes. See llvm::rewriteT2FrameIndex.
 820           if (TFI->hasFP(MF) && AFI->hasStackFrame())
 821             Limit = std::min(Limit, (1U << 8) - 1);
 822           break;
 823         case ARMII::AddrMode4:
 824         case ARMII::AddrMode6:
 825           // Addressing modes 4 & 6 (load/store) instructions can't encode an
 826           // immediate offset for stack references.
 827           return 0;
 828         default:
 829           break;
 830         }
 831         break; // At most one FI per instruction
 832       }
 833     }
 834   }
 835
 836   return Limit;
 837 }
 838
 839 void
 840 ARMFrameLowering::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 841                                                        RegScavenger *RS) const {
 842   // This tells PEI to spill the FP as if it is any other callee-save register
 843   // to take advantage the eliminateFrameIndex machinery. This also ensures it
 844   // is spilled in the order specified by getCalleeSavedRegs() to make it easier
 845   // to combine multiple loads / stores.
 846   bool CanEliminateFrame = true;
 847   bool CS1Spilled = false;
 848   bool LRSpilled = false;
 849   unsigned NumGPRSpills = 0;
 850   SmallVector<unsigned, 4> UnspilledCS1GPRs;
 851   SmallVector<unsigned, 4> UnspilledCS2GPRs;
 852   const ARMBaseRegisterInfo *RegInfo =
 853     static_cast<const ARMBaseRegisterInfo*>(MF.getTarget().getRegisterInfo());
 854   const ARMBaseInstrInfo &TII =
 855     *static_cast<const ARMBaseInstrInfo*>(MF.getTarget().getInstrInfo());
 856   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 857   MachineFrameInfo *MFI = MF.getFrameInfo();
 858   unsigned FramePtr = RegInfo->getFrameRegister(MF);
 859
 860   // Spill R4 if Thumb2 function requires stack realignment - it will be used as
 861   // scratch register. Also spill R4 if Thumb2 function has varsized objects,
 862   // since it's not always possible to restore sp from fp in a single
 863   // instruction.
 864   // FIXME: It will be better just to find spare register here.
 865   if (AFI->isThumb2Function() &&
 866       (MFI->hasVarSizedObjects() || RegInfo->needsStackRealignment(MF)))
 867     MF.getRegInfo().setPhysRegUsed(ARM::R4);
 868
 869   if (AFI->isThumb1OnlyFunction()) {
 870     // Spill LR if Thumb1 function uses variable length argument lists.
 871     if (AFI->getVarArgsRegSaveSize() > 0)
 872       MF.getRegInfo().setPhysRegUsed(ARM::LR);
 873
 874     // Spill R4 if Thumb1 epilogue has to restore SP from FP. We don't know
 875     // for sure what the stack size will be, but for this, an estimate is good
 876     // enough. If there anything changes it, it'll be a spill, which implies
 877     // we've used all the registers and so R4 is already used, so not marking
 878     // it here will be OK.
 879     // FIXME: It will be better just to find spare register here.
 880     unsigned StackSize = estimateStackSize(MF);
 881     if (MFI->hasVarSizedObjects() || StackSize > 508)
 882       MF.getRegInfo().setPhysRegUsed(ARM::R4);
 883   }
 884
 885   // Spill the BasePtr if it's used.
 886   if (RegInfo->hasBasePointer(MF))
 887     MF.getRegInfo().setPhysRegUsed(RegInfo->getBaseRegister());
 888
 889   // Don't spill FP if the frame can be eliminated. This is determined
 890   // by scanning the callee-save registers to see if any is used.
 891   const unsigned *CSRegs = RegInfo->getCalleeSavedRegs();
 892   for (unsigned i = 0; CSRegs[i]; ++i) {
 893     unsigned Reg = CSRegs[i];
 894     bool Spilled = false;
 895     if (MF.getRegInfo().isPhysRegUsed(Reg)) {
 896       Spilled = true;
 897       CanEliminateFrame = false;
 898     } else {
 899       // Check alias registers too.
 900       for (const unsigned *Aliases =
 901              RegInfo->getAliasSet(Reg); *Aliases; ++Aliases) {
 902         if (MF.getRegInfo().isPhysRegUsed(*Aliases)) {
 903           Spilled = true;
 904           CanEliminateFrame = false;
 905         }
 906       }
 907     }
 908
 909     if (!ARM::GPRRegisterClass->contains(Reg))
 910       continue;
 911
 912     if (Spilled) {
 913       NumGPRSpills++;
 914
 915       if (!STI.isTargetDarwin()) {
 916         if (Reg == ARM::LR)
 917           LRSpilled = true;
 918         CS1Spilled = true;
 919         continue;
 920       }
 921
 922       // Keep track if LR and any of R4, R5, R6, and R7 is spilled.
 923       switch (Reg) {
 924       case ARM::LR:
 925         LRSpilled = true;
 926         // Fallthrough
 927       case ARM::R4: case ARM::R5:
 928       case ARM::R6: case ARM::R7:
 929         CS1Spilled = true;
 930         break;
 931       default:
 932         break;
 933       }
 934     } else {
 935       if (!STI.isTargetDarwin()) {
 936         UnspilledCS1GPRs.push_back(Reg);
 937         continue;
 938       }
 939
 940       switch (Reg) {
 941       case ARM::R4: case ARM::R5:
 942       case ARM::R6: case ARM::R7:
 943       case ARM::LR:
 944         UnspilledCS1GPRs.push_back(Reg);
 945         break;
 946       default:
 947         UnspilledCS2GPRs.push_back(Reg);
 948         break;
 949       }
 950     }
 951   }
 952
 953   bool ForceLRSpill = false;
 954   if (!LRSpilled && AFI->isThumb1OnlyFunction()) {
 955     unsigned FnSize = GetFunctionSizeInBytes(MF, TII);
 956     // Force LR to be spilled if the Thumb function size is > 2048. This enables
 957     // use of BL to implement far jump. If it turns out that it's not needed
 958     // then the branch fix up path will undo it.
 959     if (FnSize >= (1 << 11)) {
 960       CanEliminateFrame = false;
 961       ForceLRSpill = true;
 962     }
 963   }
 964
 965   // If any of the stack slot references may be out of range of an immediate
 966   // offset, make sure a register (or a spill slot) is available for the
 967   // register scavenger. Note that if we're indexing off the frame pointer, the
 968   // effective stack size is 4 bytes larger since the FP points to the stack
 969   // slot of the previous FP. Also, if we have variable sized objects in the
 970   // function, stack slot references will often be negative, and some of
 971   // our instructions are positive-offset only, so conservatively consider
 972   // that case to want a spill slot (or register) as well. Similarly, if
 973   // the function adjusts the stack pointer during execution and the
 974   // adjustments aren't already part of our stack size estimate, our offset
 975   // calculations may be off, so be conservative.
 976   // FIXME: We could add logic to be more precise about negative offsets
 977   //        and which instructions will need a scratch register for them. Is it
 978   //        worth the effort and added fragility?
 979   bool BigStack =
 980     (RS &&
 981      (estimateStackSize(MF) + ((hasFP(MF) && AFI->hasStackFrame()) ? 4:0) >=
 982       estimateRSStackSizeLimit(MF, this)))
 983     || MFI->hasVarSizedObjects()
 984     || (MFI->adjustsStack() && !canSimplifyCallFramePseudos(MF));
 985
 986   bool ExtraCSSpill = false;
 987   if (BigStack || !CanEliminateFrame || RegInfo->cannotEliminateFrame(MF)) {
 988     AFI->setHasStackFrame(true);
 989
 990     // If LR is not spilled, but at least one of R4, R5, R6, and R7 is spilled.
 991     // Spill LR as well so we can fold BX_RET to the registers restore (LDM).
 992     if (!LRSpilled && CS1Spilled) {
 993       MF.getRegInfo().setPhysRegUsed(ARM::LR);
 994       NumGPRSpills++;
 995       UnspilledCS1GPRs.erase(std::find(UnspilledCS1GPRs.begin(),
 996                                     UnspilledCS1GPRs.end(), (unsigned)ARM::LR));
 997       ForceLRSpill = false;
 998       ExtraCSSpill = true;
 999     }
1000
1001     if (hasFP(MF)) {
1002       MF.getRegInfo().setPhysRegUsed(FramePtr);
1003       NumGPRSpills++;
1004     }
1005
1006     // If stack and double are 8-byte aligned and we are spilling an odd number
1007     // of GPRs, spill one extra callee save GPR so we won't have to pad between
1008     // the integer and double callee save areas.
1009     unsigned TargetAlign = getStackAlignment();
1010     if (TargetAlign == 8 && (NumGPRSpills & 1)) {
1011       if (CS1Spilled && !UnspilledCS1GPRs.empty()) {
1012         for (unsigned i = 0, e = UnspilledCS1GPRs.size(); i != e; ++i) {
1013           unsigned Reg = UnspilledCS1GPRs[i];
1014           // Don't spill high register if the function is thumb1
1015           if (!AFI->isThumb1OnlyFunction() ||
1016               isARMLowRegister(Reg) || Reg == ARM::LR) {
1017             MF.getRegInfo().setPhysRegUsed(Reg);
1018             if (!RegInfo->isReservedReg(MF, Reg))
1019               ExtraCSSpill = true;
1020             break;
1021           }
1022         }
1023       } else if (!UnspilledCS2GPRs.empty() && !AFI->isThumb1OnlyFunction()) {
1024         unsigned Reg = UnspilledCS2GPRs.front();
1025         MF.getRegInfo().setPhysRegUsed(Reg);
1026         if (!RegInfo->isReservedReg(MF, Reg))
1027           ExtraCSSpill = true;
1028       }
1029     }
1030
1031     // Estimate if we might need to scavenge a register at some point in order
1032     // to materialize a stack offset. If so, either spill one additional
1033     // callee-saved register or reserve a special spill slot to facilitate
1034     // register scavenging. Thumb1 needs a spill slot for stack pointer
1035     // adjustments also, even when the frame itself is small.
1036     if (BigStack && !ExtraCSSpill) {
1037       // If any non-reserved CS register isn't spilled, just spill one or two
1038       // extra. That should take care of it!
1039       unsigned NumExtras = TargetAlign / 4;
1040       SmallVector<unsigned, 2> Extras;
1041       while (NumExtras && !UnspilledCS1GPRs.empty()) {
1042         unsigned Reg = UnspilledCS1GPRs.back();
1043         UnspilledCS1GPRs.pop_back();
1044         if (!RegInfo->isReservedReg(MF, Reg) &&
1045             (!AFI->isThumb1OnlyFunction() || isARMLowRegister(Reg) ||
1046              Reg == ARM::LR)) {
1047           Extras.push_back(Reg);
1048           NumExtras--;
1049         }
1050       }
1051       // For non-Thumb1 functions, also check for hi-reg CS registers
1052       if (!AFI->isThumb1OnlyFunction()) {
1053         while (NumExtras && !UnspilledCS2GPRs.empty()) {
1054           unsigned Reg = UnspilledCS2GPRs.back();
1055           UnspilledCS2GPRs.pop_back();
1056           if (!RegInfo->isReservedReg(MF, Reg)) {
1057             Extras.push_back(Reg);
1058             NumExtras--;
1059           }
1060         }
1061       }
1062       if (Extras.size() && NumExtras == 0) {
1063         for (unsigned i = 0, e = Extras.size(); i != e; ++i) {
1064           MF.getRegInfo().setPhysRegUsed(Extras[i]);
1065         }
1066       } else if (!AFI->isThumb1OnlyFunction()) {
1067         // note: Thumb1 functions spill to R12, not the stack.  Reserve a slot
1068         // closest to SP or frame pointer.
1069         const TargetRegisterClass *RC = ARM::GPRRegisterClass;
1070         RS->setScavengingFrameIndex(MFI->CreateStackObject(RC->getSize(),
1071                                                            RC->getAlignment(),
1072                                                            false));
1073       }
1074     }
1075   }
1076
1077   if (ForceLRSpill) {
1078     MF.getRegInfo().setPhysRegUsed(ARM::LR);
1079     AFI->setLRIsSpilledForFarJump(true);
1080   }
1081 }