lib/Target/ARM/ARMBaseRegisterInfo.cpp

   1 //===- ARMBaseRegisterInfo.cpp - ARM Register Information -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the base ARM implementation of TargetRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARM.h"
  15 #include "ARMAddressingModes.h"
  16 #include "ARMBaseInstrInfo.h"
  17 #include "ARMBaseRegisterInfo.h"
  18 #include "ARMInstrInfo.h"
  19 #include "ARMMachineFunctionInfo.h"
  20 #include "ARMSubtarget.h"
  21 #include "llvm/Constants.h"
  22 #include "llvm/DerivedTypes.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/LLVMContext.h"
  25 #include "llvm/CodeGen/MachineConstantPool.h"
  26 #include "llvm/CodeGen/MachineFrameInfo.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineInstrBuilder.h"
  29 #include "llvm/CodeGen/MachineLocation.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/RegisterScavenging.h"
  32 #include "llvm/Support/Debug.h"
  33 #include "llvm/Support/ErrorHandling.h"
  34 #include "llvm/Support/raw_ostream.h"
  35 #include "llvm/Target/TargetFrameInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/SmallVector.h"
  40 #include "llvm/Support/CommandLine.h"
  41
  42 namespace llvm {
  43 cl::opt<bool>
  44 ReuseFrameIndexVals("arm-reuse-frame-index-vals", cl::Hidden, cl::init(true),
  45           cl::desc("Reuse repeated frame index values"));
  46 }
  47
  48 using namespace llvm;
  49
  50 unsigned ARMBaseRegisterInfo::getRegisterNumbering(unsigned RegEnum,
  51                                                    bool *isSPVFP) {
  52   if (isSPVFP)
  53     *isSPVFP = false;
  54
  55   using namespace ARM;
  56   switch (RegEnum) {
  57   default:
  58     llvm_unreachable("Unknown ARM register!");
  59   case R0:  case D0:  case Q0:  return 0;
  60   case R1:  case D1:  case Q1:  return 1;
  61   case R2:  case D2:  case Q2:  return 2;
  62   case R3:  case D3:  case Q3:  return 3;
  63   case R4:  case D4:  case Q4:  return 4;
  64   case R5:  case D5:  case Q5:  return 5;
  65   case R6:  case D6:  case Q6:  return 6;
  66   case R7:  case D7:  case Q7:  return 7;
  67   case R8:  case D8:  case Q8:  return 8;
  68   case R9:  case D9:  case Q9:  return 9;
  69   case R10: case D10: case Q10: return 10;
  70   case R11: case D11: case Q11: return 11;
  71   case R12: case D12: case Q12: return 12;
  72   case SP:  case D13: case Q13: return 13;
  73   case LR:  case D14: case Q14: return 14;
  74   case PC:  case D15: case Q15: return 15;
  75
  76   case D16: return 16;
  77   case D17: return 17;
  78   case D18: return 18;
  79   case D19: return 19;
  80   case D20: return 20;
  81   case D21: return 21;
  82   case D22: return 22;
  83   case D23: return 23;
  84   case D24: return 24;
  85   case D25: return 25;
  86   case D26: return 26;
  87   case D27: return 27;
  88   case D28: return 28;
  89   case D29: return 29;
  90   case D30: return 30;
  91   case D31: return 31;
  92
  93   case S0: case S1: case S2: case S3:
  94   case S4: case S5: case S6: case S7:
  95   case S8: case S9: case S10: case S11:
  96   case S12: case S13: case S14: case S15:
  97   case S16: case S17: case S18: case S19:
  98   case S20: case S21: case S22: case S23:
  99   case S24: case S25: case S26: case S27:
 100   case S28: case S29: case S30: case S31: {
 101     if (isSPVFP)
 102       *isSPVFP = true;
 103     switch (RegEnum) {
 104     default: return 0; // Avoid compile time warning.
 105     case S0: return 0;
 106     case S1: return 1;
 107     case S2: return 2;
 108     case S3: return 3;
 109     case S4: return 4;
 110     case S5: return 5;
 111     case S6: return 6;
 112     case S7: return 7;
 113     case S8: return 8;
 114     case S9: return 9;
 115     case S10: return 10;
 116     case S11: return 11;
 117     case S12: return 12;
 118     case S13: return 13;
 119     case S14: return 14;
 120     case S15: return 15;
 121     case S16: return 16;
 122     case S17: return 17;
 123     case S18: return 18;
 124     case S19: return 19;
 125     case S20: return 20;
 126     case S21: return 21;
 127     case S22: return 22;
 128     case S23: return 23;
 129     case S24: return 24;
 130     case S25: return 25;
 131     case S26: return 26;
 132     case S27: return 27;
 133     case S28: return 28;
 134     case S29: return 29;
 135     case S30: return 30;
 136     case S31: return 31;
 137     }
 138   }
 139   }
 140 }
 141
 142 ARMBaseRegisterInfo::ARMBaseRegisterInfo(const ARMBaseInstrInfo &tii,
 143                                          const ARMSubtarget &sti)
 144   : ARMGenRegisterInfo(ARM::ADJCALLSTACKDOWN, ARM::ADJCALLSTACKUP),
 145     TII(tii), STI(sti),
 146     FramePtr((STI.isTargetDarwin() || STI.isThumb()) ? ARM::R7 : ARM::R11) {
 147 }
 148
 149 const unsigned*
 150 ARMBaseRegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 151   static const unsigned CalleeSavedRegs[] = {
 152     ARM::LR, ARM::R11, ARM::R10, ARM::R9, ARM::R8,
 153     ARM::R7, ARM::R6,  ARM::R5,  ARM::R4,
 154
 155     ARM::D15, ARM::D14, ARM::D13, ARM::D12,
 156     ARM::D11, ARM::D10, ARM::D9,  ARM::D8,
 157     0
 158   };
 159
 160   static const unsigned DarwinCalleeSavedRegs[] = {
 161     // Darwin ABI deviates from ARM standard ABI. R9 is not a callee-saved
 162     // register.
 163     ARM::LR,  ARM::R7,  ARM::R6, ARM::R5, ARM::R4,
 164     ARM::R11, ARM::R10, ARM::R8,
 165
 166     ARM::D15, ARM::D14, ARM::D13, ARM::D12,
 167     ARM::D11, ARM::D10, ARM::D9,  ARM::D8,
 168     0
 169   };
 170   return STI.isTargetDarwin() ? DarwinCalleeSavedRegs : CalleeSavedRegs;
 171 }
 172
 173 BitVector ARMBaseRegisterInfo::
 174 getReservedRegs(const MachineFunction &MF) const {
 175   // FIXME: avoid re-calculating this everytime.
 176   BitVector Reserved(getNumRegs());
 177   Reserved.set(ARM::SP);
 178   Reserved.set(ARM::PC);
 179   Reserved.set(ARM::FPSCR);
 180   if (STI.isTargetDarwin() || hasFP(MF))
 181     Reserved.set(FramePtr);
 182   // Some targets reserve R9.
 183   if (STI.isR9Reserved())
 184     Reserved.set(ARM::R9);
 185   return Reserved;
 186 }
 187
 188 bool ARMBaseRegisterInfo::isReservedReg(const MachineFunction &MF,
 189                                         unsigned Reg) const {
 190   switch (Reg) {
 191   default: break;
 192   case ARM::SP:
 193   case ARM::PC:
 194     return true;
 195   case ARM::R7:
 196   case ARM::R11:
 197     if (FramePtr == Reg && (STI.isTargetDarwin() || hasFP(MF)))
 198       return true;
 199     break;
 200   case ARM::R9:
 201     return STI.isR9Reserved();
 202   }
 203
 204   return false;
 205 }
 206
 207 const TargetRegisterClass *
 208 ARMBaseRegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 209                                               const TargetRegisterClass *B,
 210                                               unsigned SubIdx) const {
 211   switch (SubIdx) {
 212   default: return 0;
 213   case ARM::ssub_0:
 214   case ARM::ssub_1:
 215   case ARM::ssub_2:
 216   case ARM::ssub_3: {
 217     // S sub-registers.
 218     if (A->getSize() == 8) {
 219       if (B == &ARM::SPR_8RegClass)
 220         return &ARM::DPR_8RegClass;
 221       assert(B == &ARM::SPRRegClass && "Expecting SPR register class!");
 222       if (A == &ARM::DPR_8RegClass)
 223         return A;
 224       return &ARM::DPR_VFP2RegClass;
 225     }
 226
 227     if (A->getSize() == 16) {
 228       if (B == &ARM::SPR_8RegClass)
 229         return &ARM::QPR_8RegClass;
 230       return &ARM::QPR_VFP2RegClass;
 231     }
 232
 233     if (A->getSize() == 32) {
 234       if (B == &ARM::SPR_8RegClass)
 235         return 0;  // Do not allow coalescing!
 236       return &ARM::QQPR_VFP2RegClass;
 237     }
 238
 239     assert(A->getSize() == 64 && "Expecting a QQQQ register class!");
 240     return 0;  // Do not allow coalescing!
 241   }
 242   case ARM::dsub_0:
 243   case ARM::dsub_1:
 244   case ARM::dsub_2:
 245   case ARM::dsub_3: {
 246     // D sub-registers.
 247     if (A->getSize() == 16) {
 248       if (B == &ARM::DPR_VFP2RegClass)
 249         return &ARM::QPR_VFP2RegClass;
 250       if (B == &ARM::DPR_8RegClass)
 251         return 0;  // Do not allow coalescing!
 252       return A;
 253     }
 254
 255     if (A->getSize() == 32) {
 256       if (B == &ARM::DPR_VFP2RegClass)
 257         return &ARM::QQPR_VFP2RegClass;
 258       if (B == &ARM::DPR_8RegClass)
 259         return 0;  // Do not allow coalescing!
 260       return A;
 261     }
 262
 263     assert(A->getSize() == 64 && "Expecting a QQQQ register class!");
 264     if (B != &ARM::DPRRegClass)
 265       return 0;  // Do not allow coalescing!
 266     return A;
 267   }
 268   case ARM::dsub_4:
 269   case ARM::dsub_5:
 270   case ARM::dsub_6:
 271   case ARM::dsub_7: {
 272     // D sub-registers of QQQQ registers.
 273     if (A->getSize() == 64 && B == &ARM::DPRRegClass)
 274       return A;
 275     return 0;  // Do not allow coalescing!
 276   }
 277
 278   case ARM::qsub_0:
 279   case ARM::qsub_1: {
 280     // Q sub-registers.
 281     if (A->getSize() == 32) {
 282       if (B == &ARM::QPR_VFP2RegClass)
 283         return &ARM::QQPR_VFP2RegClass;
 284       if (B == &ARM::QPR_8RegClass)
 285         return 0;  // Do not allow coalescing!
 286       return A;
 287     }
 288
 289     assert(A->getSize() == 64 && "Expecting a QQQQ register class!");
 290     if (B == &ARM::QPRRegClass)
 291       return A;
 292     return 0;  // Do not allow coalescing!
 293   }
 294   case ARM::qsub_2:
 295   case ARM::qsub_3: {
 296     // Q sub-registers of QQQQ registers.
 297     if (A->getSize() == 64 && B == &ARM::QPRRegClass)
 298       return A;
 299     return 0;  // Do not allow coalescing!
 300   }
 301   }
 302   return 0;
 303 }
 304
 305 bool
 306 ARMBaseRegisterInfo::canCombineSubRegIndices(const TargetRegisterClass *RC,
 307                                           SmallVectorImpl<unsigned> &SubIndices,
 308                                           unsigned &NewSubIdx) const {
 309
 310   unsigned Size = RC->getSize() * 8;
 311   if (Size < 6)
 312     return 0;
 313
 314   NewSubIdx = 0;  // Whole register.
 315   unsigned NumRegs = SubIndices.size();
 316   if (NumRegs == 8) {
 317     // 8 D registers -> 1 QQQQ register.
 318     return (Size == 512 &&
 319             SubIndices[0] == ARM::dsub_0 &&
 320             SubIndices[1] == ARM::dsub_1 &&
 321             SubIndices[2] == ARM::dsub_2 &&
 322             SubIndices[3] == ARM::dsub_3 &&
 323             SubIndices[4] == ARM::dsub_4 &&
 324             SubIndices[5] == ARM::dsub_5 &&
 325             SubIndices[6] == ARM::dsub_6 &&
 326             SubIndices[7] == ARM::dsub_7);
 327   } else if (NumRegs == 4) {
 328     if (SubIndices[0] == ARM::qsub_0) {
 329       // 4 Q registers -> 1 QQQQ register.
 330       return (Size == 512 &&
 331               SubIndices[1] == ARM::qsub_1 &&
 332               SubIndices[2] == ARM::qsub_2 &&
 333               SubIndices[3] == ARM::qsub_3);
 334     } else if (SubIndices[0] == ARM::dsub_0) {
 335       // 4 D registers -> 1 QQ register.
 336       if (Size >= 256 &&
 337           SubIndices[1] == ARM::dsub_1 &&
 338           SubIndices[2] == ARM::dsub_2 &&
 339           SubIndices[3] == ARM::dsub_3) {
 340         if (Size == 512)
 341           NewSubIdx = ARM::qqsub_0;
 342         return true;
 343       }
 344     } else if (SubIndices[0] == ARM::dsub_4) {
 345       // 4 D registers -> 1 QQ register (2nd).
 346       if (Size == 512 &&
 347           SubIndices[1] == ARM::dsub_5 &&
 348           SubIndices[2] == ARM::dsub_6 &&
 349           SubIndices[3] == ARM::dsub_7) {
 350         NewSubIdx = ARM::qqsub_1;
 351         return true;
 352       }
 353     } else if (SubIndices[0] == ARM::ssub_0) {
 354       // 4 S registers -> 1 Q register.
 355       if (Size >= 128 &&
 356           SubIndices[1] == ARM::ssub_1 &&
 357           SubIndices[2] == ARM::ssub_2 &&
 358           SubIndices[3] == ARM::ssub_3) {
 359         if (Size >= 256)
 360           NewSubIdx = ARM::qsub_0;
 361         return true;
 362       }
 363     }
 364   } else if (NumRegs == 2) {
 365     if (SubIndices[0] == ARM::qsub_0) {
 366       // 2 Q registers -> 1 QQ register.
 367       if (Size >= 256 && SubIndices[1] == ARM::qsub_1) {
 368         if (Size == 512)
 369           NewSubIdx = ARM::qqsub_0;
 370         return true;
 371       }
 372     } else if (SubIndices[0] == ARM::qsub_2) {
 373       // 2 Q registers -> 1 QQ register (2nd).
 374       if (Size == 512 && SubIndices[1] == ARM::qsub_3) {
 375         NewSubIdx = ARM::qqsub_1;
 376         return true;
 377       }
 378     } else if (SubIndices[0] == ARM::dsub_0) {
 379       // 2 D registers -> 1 Q register.
 380       if (Size >= 128 && SubIndices[1] == ARM::dsub_1) {
 381         if (Size >= 256)
 382           NewSubIdx = ARM::qsub_0;
 383         return true;
 384       }
 385     } else if (SubIndices[0] == ARM::dsub_2) {
 386       // 2 D registers -> 1 Q register (2nd).
 387       if (Size >= 256 && SubIndices[1] == ARM::dsub_3) {
 388         NewSubIdx = ARM::qsub_1;
 389         return true;
 390       }
 391     } else if (SubIndices[0] == ARM::dsub_4) {
 392       // 2 D registers -> 1 Q register (3rd).
 393       if (Size == 512 && SubIndices[1] == ARM::dsub_5) {
 394         NewSubIdx = ARM::qsub_2;
 395         return true;
 396       }
 397     } else if (SubIndices[0] == ARM::dsub_6) {
 398       // 2 D registers -> 1 Q register (3rd).
 399       if (Size == 512 && SubIndices[1] == ARM::dsub_7) {
 400         NewSubIdx = ARM::qsub_3;
 401         return true;
 402       }
 403     } else if (SubIndices[0] == ARM::ssub_0) {
 404       // 2 S registers -> 1 D register.
 405       if (SubIndices[1] == ARM::ssub_1) {
 406         if (Size >= 128)
 407           NewSubIdx = ARM::dsub_0;
 408         return true;
 409       }
 410     } else if (SubIndices[0] == ARM::ssub_2) {
 411       // 2 S registers -> 1 D register (2nd).
 412       if (Size >= 128 && SubIndices[1] == ARM::ssub_3) {
 413         NewSubIdx = ARM::dsub_1;
 414         return true;
 415       }
 416     }
 417   }
 418   return false;
 419 }
 420
 421
 422 const TargetRegisterClass *
 423 ARMBaseRegisterInfo::getPointerRegClass(unsigned Kind) const {
 424   return ARM::GPRRegisterClass;
 425 }
 426
 427 /// getAllocationOrder - Returns the register allocation order for a specified
 428 /// register class in the form of a pair of TargetRegisterClass iterators.
 429 std::pair<TargetRegisterClass::iterator,TargetRegisterClass::iterator>
 430 ARMBaseRegisterInfo::getAllocationOrder(const TargetRegisterClass *RC,
 431                                         unsigned HintType, unsigned HintReg,
 432                                         const MachineFunction &MF) const {
 433   // Alternative register allocation orders when favoring even / odd registers
 434   // of register pairs.
 435
 436   // No FP, R9 is available.
 437   static const unsigned GPREven1[] = {
 438     ARM::R0, ARM::R2, ARM::R4, ARM::R6, ARM::R8, ARM::R10,
 439     ARM::R1, ARM::R3, ARM::R12,ARM::LR, ARM::R5, ARM::R7,
 440     ARM::R9, ARM::R11
 441   };
 442   static const unsigned GPROdd1[] = {
 443     ARM::R1, ARM::R3, ARM::R5, ARM::R7, ARM::R9, ARM::R11,
 444     ARM::R0, ARM::R2, ARM::R12,ARM::LR, ARM::R4, ARM::R6,
 445     ARM::R8, ARM::R10
 446   };
 447
 448   // FP is R7, R9 is available.
 449   static const unsigned GPREven2[] = {
 450     ARM::R0, ARM::R2, ARM::R4,          ARM::R8, ARM::R10,
 451     ARM::R1, ARM::R3, ARM::R12,ARM::LR, ARM::R5, ARM::R6,
 452     ARM::R9, ARM::R11
 453   };
 454   static const unsigned GPROdd2[] = {
 455     ARM::R1, ARM::R3, ARM::R5,          ARM::R9, ARM::R11,
 456     ARM::R0, ARM::R2, ARM::R12,ARM::LR, ARM::R4, ARM::R6,
 457     ARM::R8, ARM::R10
 458   };
 459
 460   // FP is R11, R9 is available.
 461   static const unsigned GPREven3[] = {
 462     ARM::R0, ARM::R2, ARM::R4, ARM::R6, ARM::R8,
 463     ARM::R1, ARM::R3, ARM::R10,ARM::R12,ARM::LR, ARM::R5, ARM::R7,
 464     ARM::R9
 465   };
 466   static const unsigned GPROdd3[] = {
 467     ARM::R1, ARM::R3, ARM::R5, ARM::R6, ARM::R9,
 468     ARM::R0, ARM::R2, ARM::R10,ARM::R12,ARM::LR, ARM::R4, ARM::R7,
 469     ARM::R8
 470   };
 471
 472   // No FP, R9 is not available.
 473   static const unsigned GPREven4[] = {
 474     ARM::R0, ARM::R2, ARM::R4, ARM::R6,          ARM::R10,
 475     ARM::R1, ARM::R3, ARM::R12,ARM::LR, ARM::R5, ARM::R7, ARM::R8,
 476     ARM::R11
 477   };
 478   static const unsigned GPROdd4[] = {
 479     ARM::R1, ARM::R3, ARM::R5, ARM::R7,          ARM::R11,
 480     ARM::R0, ARM::R2, ARM::R12,ARM::LR, ARM::R4, ARM::R6, ARM::R8,
 481     ARM::R10
 482   };
 483
 484   // FP is R7, R9 is not available.
 485   static const unsigned GPREven5[] = {
 486     ARM::R0, ARM::R2, ARM::R4,                   ARM::R10,
 487     ARM::R1, ARM::R3, ARM::R12,ARM::LR, ARM::R5, ARM::R6, ARM::R8,
 488     ARM::R11
 489   };
 490   static const unsigned GPROdd5[] = {
 491     ARM::R1, ARM::R3, ARM::R5,                   ARM::R11,
 492     ARM::R0, ARM::R2, ARM::R12,ARM::LR, ARM::R4, ARM::R6, ARM::R8,
 493     ARM::R10
 494   };
 495
 496   // FP is R11, R9 is not available.
 497   static const unsigned GPREven6[] = {
 498     ARM::R0, ARM::R2, ARM::R4, ARM::R6,
 499     ARM::R1, ARM::R3, ARM::R10,ARM::R12,ARM::LR, ARM::R5, ARM::R7, ARM::R8
 500   };
 501   static const unsigned GPROdd6[] = {
 502     ARM::R1, ARM::R3, ARM::R5, ARM::R7,
 503     ARM::R0, ARM::R2, ARM::R10,ARM::R12,ARM::LR, ARM::R4, ARM::R6, ARM::R8
 504   };
 505
 506
 507   if (HintType == ARMRI::RegPairEven) {
 508     if (isPhysicalRegister(HintReg) && getRegisterPairEven(HintReg, MF) == 0)
 509       // It's no longer possible to fulfill this hint. Return the default
 510       // allocation order.
 511       return std::make_pair(RC->allocation_order_begin(MF),
 512                             RC->allocation_order_end(MF));
 513
 514     if (!STI.isTargetDarwin() && !hasFP(MF)) {
 515       if (!STI.isR9Reserved())
 516         return std::make_pair(GPREven1,
 517                               GPREven1 + (sizeof(GPREven1)/sizeof(unsigned)));
 518       else
 519         return std::make_pair(GPREven4,
 520                               GPREven4 + (sizeof(GPREven4)/sizeof(unsigned)));
 521     } else if (FramePtr == ARM::R7) {
 522       if (!STI.isR9Reserved())
 523         return std::make_pair(GPREven2,
 524                               GPREven2 + (sizeof(GPREven2)/sizeof(unsigned)));
 525       else
 526         return std::make_pair(GPREven5,
 527                               GPREven5 + (sizeof(GPREven5)/sizeof(unsigned)));
 528     } else { // FramePtr == ARM::R11
 529       if (!STI.isR9Reserved())
 530         return std::make_pair(GPREven3,
 531                               GPREven3 + (sizeof(GPREven3)/sizeof(unsigned)));
 532       else
 533         return std::make_pair(GPREven6,
 534                               GPREven6 + (sizeof(GPREven6)/sizeof(unsigned)));
 535     }
 536   } else if (HintType == ARMRI::RegPairOdd) {
 537     if (isPhysicalRegister(HintReg) && getRegisterPairOdd(HintReg, MF) == 0)
 538       // It's no longer possible to fulfill this hint. Return the default
 539       // allocation order.
 540       return std::make_pair(RC->allocation_order_begin(MF),
 541                             RC->allocation_order_end(MF));
 542
 543     if (!STI.isTargetDarwin() && !hasFP(MF)) {
 544       if (!STI.isR9Reserved())
 545         return std::make_pair(GPROdd1,
 546                               GPROdd1 + (sizeof(GPROdd1)/sizeof(unsigned)));
 547       else
 548         return std::make_pair(GPROdd4,
 549                               GPROdd4 + (sizeof(GPROdd4)/sizeof(unsigned)));
 550     } else if (FramePtr == ARM::R7) {
 551       if (!STI.isR9Reserved())
 552         return std::make_pair(GPROdd2,
 553                               GPROdd2 + (sizeof(GPROdd2)/sizeof(unsigned)));
 554       else
 555         return std::make_pair(GPROdd5,
 556                               GPROdd5 + (sizeof(GPROdd5)/sizeof(unsigned)));
 557     } else { // FramePtr == ARM::R11
 558       if (!STI.isR9Reserved())
 559         return std::make_pair(GPROdd3,
 560                               GPROdd3 + (sizeof(GPROdd3)/sizeof(unsigned)));
 561       else
 562         return std::make_pair(GPROdd6,
 563                               GPROdd6 + (sizeof(GPROdd6)/sizeof(unsigned)));
 564     }
 565   }
 566   return std::make_pair(RC->allocation_order_begin(MF),
 567                         RC->allocation_order_end(MF));
 568 }
 569
 570 /// ResolveRegAllocHint - Resolves the specified register allocation hint
 571 /// to a physical register. Returns the physical register if it is successful.
 572 unsigned
 573 ARMBaseRegisterInfo::ResolveRegAllocHint(unsigned Type, unsigned Reg,
 574                                          const MachineFunction &MF) const {
 575   if (Reg == 0 || !isPhysicalRegister(Reg))
 576     return 0;
 577   if (Type == 0)
 578     return Reg;
 579   else if (Type == (unsigned)ARMRI::RegPairOdd)
 580     // Odd register.
 581     return getRegisterPairOdd(Reg, MF);
 582   else if (Type == (unsigned)ARMRI::RegPairEven)
 583     // Even register.
 584     return getRegisterPairEven(Reg, MF);
 585   return 0;
 586 }
 587
 588 void
 589 ARMBaseRegisterInfo::UpdateRegAllocHint(unsigned Reg, unsigned NewReg,
 590                                         MachineFunction &MF) const {
 591   MachineRegisterInfo *MRI = &MF.getRegInfo();
 592   std::pair<unsigned, unsigned> Hint = MRI->getRegAllocationHint(Reg);
 593   if ((Hint.first == (unsigned)ARMRI::RegPairOdd ||
 594        Hint.first == (unsigned)ARMRI::RegPairEven) &&
 595       Hint.second && TargetRegisterInfo::isVirtualRegister(Hint.second)) {
 596     // If 'Reg' is one of the even / odd register pair and it's now changed
 597     // (e.g. coalesced) into a different register. The other register of the
 598     // pair allocation hint must be updated to reflect the relationship
 599     // change.
 600     unsigned OtherReg = Hint.second;
 601     Hint = MRI->getRegAllocationHint(OtherReg);
 602     if (Hint.second == Reg)
 603       // Make sure the pair has not already divorced.
 604       MRI->setRegAllocationHint(OtherReg, Hint.first, NewReg);
 605   }
 606 }
 607
 608 /// hasFP - Return true if the specified function should have a dedicated frame
 609 /// pointer register.  This is true if the function has variable sized allocas
 610 /// or if frame pointer elimination is disabled.
 611 ///
 612 bool ARMBaseRegisterInfo::hasFP(const MachineFunction &MF) const {
 613   const MachineFrameInfo *MFI = MF.getFrameInfo();
 614   return ((DisableFramePointerElim(MF) && MFI->adjustsStack())||
 615           needsStackRealignment(MF) ||
 616           MFI->hasVarSizedObjects() ||
 617           MFI->isFrameAddressTaken());
 618 }
 619
 620 bool ARMBaseRegisterInfo::canRealignStack(const MachineFunction &MF) const {
 621   const MachineFrameInfo *MFI = MF.getFrameInfo();
 622   const ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 623   return (RealignStack &&
 624           !AFI->isThumb1OnlyFunction() &&
 625           !MFI->hasVarSizedObjects());
 626 }
 627
 628 bool ARMBaseRegisterInfo::
 629 needsStackRealignment(const MachineFunction &MF) const {
 630   const MachineFrameInfo *MFI = MF.getFrameInfo();
 631   const Function *F = MF.getFunction();
 632   const ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 633   unsigned StackAlign = MF.getTarget().getFrameInfo()->getStackAlignment();
 634   bool requiresRealignment = ((MFI->getMaxAlignment() > StackAlign) ||
 635                                F->hasFnAttr(Attribute::StackAlignment));
 636
 637   // FIXME: Currently we don't support stack realignment for functions with
 638   //        variable-sized allocas.
 639   // FIXME: It's more complicated than this...
 640   if (0 && requiresRealignment && MFI->hasVarSizedObjects())
 641     report_fatal_error(
 642       "Stack realignment in presense of dynamic allocas is not supported");
 643
 644   // FIXME: This probably isn't the right place for this.
 645   if (0 && requiresRealignment && AFI->isThumb1OnlyFunction())
 646     report_fatal_error(
 647       "Stack realignment in thumb1 functions is not supported");
 648
 649   return requiresRealignment && canRealignStack(MF);
 650 }
 651
 652 bool ARMBaseRegisterInfo::
 653 cannotEliminateFrame(const MachineFunction &MF) const {
 654   const MachineFrameInfo *MFI = MF.getFrameInfo();
 655   if (DisableFramePointerElim(MF) && MFI->adjustsStack())
 656     return true;
 657   return MFI->hasVarSizedObjects() || MFI->isFrameAddressTaken()
 658     || needsStackRealignment(MF);
 659 }
 660
 661 /// estimateStackSize - Estimate and return the size of the frame.
 662 static unsigned estimateStackSize(MachineFunction &MF) {
 663   const MachineFrameInfo *FFI = MF.getFrameInfo();
 664   int Offset = 0;
 665   for (int i = FFI->getObjectIndexBegin(); i != 0; ++i) {
 666     int FixedOff = -FFI->getObjectOffset(i);
 667     if (FixedOff > Offset) Offset = FixedOff;
 668   }
 669   for (unsigned i = 0, e = FFI->getObjectIndexEnd(); i != e; ++i) {
 670     if (FFI->isDeadObjectIndex(i))
 671       continue;
 672     Offset += FFI->getObjectSize(i);
 673     unsigned Align = FFI->getObjectAlignment(i);
 674     // Adjust to alignment boundary
 675     Offset = (Offset+Align-1)/Align*Align;
 676   }
 677   return (unsigned)Offset;
 678 }
 679
 680 /// estimateRSStackSizeLimit - Look at each instruction that references stack
 681 /// frames and return the stack size limit beyond which some of these
 682 /// instructions will require a scratch register during their expansion later.
 683 unsigned
 684 ARMBaseRegisterInfo::estimateRSStackSizeLimit(MachineFunction &MF) const {
 685   unsigned Limit = (1 << 12) - 1;
 686   for (MachineFunction::iterator BB = MF.begin(),E = MF.end(); BB != E; ++BB) {
 687     for (MachineBasicBlock::iterator I = BB->begin(), E = BB->end();
 688          I != E; ++I) {
 689       for (unsigned i = 0, e = I->getNumOperands(); i != e; ++i) {
 690         if (!I->getOperand(i).isFI()) continue;
 691
 692         // When using ADDri to get the address of a stack object, 255 is the
 693         // largest offset guaranteed to fit in the immediate offset.
 694         if (I->getOpcode() == ARM::ADDri) {
 695           Limit = std::min(Limit, (1U << 8) - 1);
 696           break;
 697         }
 698
 699         // Otherwise check the addressing mode.
 700         switch (I->getDesc().TSFlags & ARMII::AddrModeMask) {
 701         case ARMII::AddrMode3:
 702         case ARMII::AddrModeT2_i8:
 703           Limit = std::min(Limit, (1U << 8) - 1);
 704           break;
 705         case ARMII::AddrMode5:
 706         case ARMII::AddrModeT2_i8s4:
 707           Limit = std::min(Limit, ((1U << 8) - 1) * 4);
 708           break;
 709         case ARMII::AddrModeT2_i12:
 710           if (hasFP(MF)) Limit = std::min(Limit, (1U << 8) - 1);
 711           break;
 712         case ARMII::AddrMode6:
 713           // Addressing mode 6 (load/store) instructions can't encode an
 714           // immediate offset for stack references.
 715           return 0;
 716         default:
 717           break;
 718         }
 719         break; // At most one FI per instruction
 720       }
 721     }
 722   }
 723
 724   return Limit;
 725 }
 726
 727 static unsigned GetFunctionSizeInBytes(const MachineFunction &MF,
 728                                        const ARMBaseInstrInfo &TII) {
 729   unsigned FnSize = 0;
 730   for (MachineFunction::const_iterator MBBI = MF.begin(), E = MF.end();
 731        MBBI != E; ++MBBI) {
 732     const MachineBasicBlock &MBB = *MBBI;
 733     for (MachineBasicBlock::const_iterator I = MBB.begin(),E = MBB.end();
 734          I != E; ++I)
 735       FnSize += TII.GetInstSizeInBytes(I);
 736   }
 737   return FnSize;
 738 }
 739
 740 void
 741 ARMBaseRegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 742                                                        RegScavenger *RS) const {
 743   // This tells PEI to spill the FP as if it is any other callee-save register
 744   // to take advantage the eliminateFrameIndex machinery. This also ensures it
 745   // is spilled in the order specified by getCalleeSavedRegs() to make it easier
 746   // to combine multiple loads / stores.
 747   bool CanEliminateFrame = true;
 748   bool CS1Spilled = false;
 749   bool LRSpilled = false;
 750   unsigned NumGPRSpills = 0;
 751   SmallVector<unsigned, 4> UnspilledCS1GPRs;
 752   SmallVector<unsigned, 4> UnspilledCS2GPRs;
 753   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 754   MachineFrameInfo *MFI = MF.getFrameInfo();
 755
 756   // Spill R4 if Thumb2 function requires stack realignment - it will be used as
 757   // scratch register.
 758   // FIXME: It will be better just to find spare register here.
 759   if (needsStackRealignment(MF) &&
 760       AFI->isThumb2Function())
 761     MF.getRegInfo().setPhysRegUsed(ARM::R4);
 762
 763   // Spill LR if Thumb1 function uses variable length argument lists.
 764   if (AFI->isThumb1OnlyFunction() && AFI->getVarArgsRegSaveSize() > 0)
 765     MF.getRegInfo().setPhysRegUsed(ARM::LR);
 766
 767   // Don't spill FP if the frame can be eliminated. This is determined
 768   // by scanning the callee-save registers to see if any is used.
 769   const unsigned *CSRegs = getCalleeSavedRegs();
 770   for (unsigned i = 0; CSRegs[i]; ++i) {
 771     unsigned Reg = CSRegs[i];
 772     bool Spilled = false;
 773     if (MF.getRegInfo().isPhysRegUsed(Reg)) {
 774       AFI->setCSRegisterIsSpilled(Reg);
 775       Spilled = true;
 776       CanEliminateFrame = false;
 777     } else {
 778       // Check alias registers too.
 779       for (const unsigned *Aliases = getAliasSet(Reg); *Aliases; ++Aliases) {
 780         if (MF.getRegInfo().isPhysRegUsed(*Aliases)) {
 781           Spilled = true;
 782           CanEliminateFrame = false;
 783         }
 784       }
 785     }
 786
 787     if (!ARM::GPRRegisterClass->contains(Reg))
 788       continue;
 789
 790     if (Spilled) {
 791       NumGPRSpills++;
 792
 793       if (!STI.isTargetDarwin()) {
 794         if (Reg == ARM::LR)
 795           LRSpilled = true;
 796         CS1Spilled = true;
 797         continue;
 798       }
 799
 800       // Keep track if LR and any of R4, R5, R6, and R7 is spilled.
 801       switch (Reg) {
 802       case ARM::LR:
 803         LRSpilled = true;
 804         // Fallthrough
 805       case ARM::R4:
 806       case ARM::R5:
 807       case ARM::R6:
 808       case ARM::R7:
 809         CS1Spilled = true;
 810         break;
 811       default:
 812         break;
 813       }
 814     } else {
 815       if (!STI.isTargetDarwin()) {
 816         UnspilledCS1GPRs.push_back(Reg);
 817         continue;
 818       }
 819
 820       switch (Reg) {
 821       case ARM::R4:
 822       case ARM::R5:
 823       case ARM::R6:
 824       case ARM::R7:
 825       case ARM::LR:
 826         UnspilledCS1GPRs.push_back(Reg);
 827         break;
 828       default:
 829         UnspilledCS2GPRs.push_back(Reg);
 830         break;
 831       }
 832     }
 833   }
 834
 835   bool ForceLRSpill = false;
 836   if (!LRSpilled && AFI->isThumb1OnlyFunction()) {
 837     unsigned FnSize = GetFunctionSizeInBytes(MF, TII);
 838     // Force LR to be spilled if the Thumb function size is > 2048. This enables
 839     // use of BL to implement far jump. If it turns out that it's not needed
 840     // then the branch fix up path will undo it.
 841     if (FnSize >= (1 << 11)) {
 842       CanEliminateFrame = false;
 843       ForceLRSpill = true;
 844     }
 845   }
 846
 847   // If any of the stack slot references may be out of range of an immediate
 848   // offset, make sure a register (or a spill slot) is available for the
 849   // register scavenger. Note that if we're indexing off the frame pointer, the
 850   // effective stack size is 4 bytes larger since the FP points to the stack
 851   // slot of the previous FP. Also, if we have variable sized objects in the
 852   // function, stack slot references will often be negative, and some of
 853   // our instructions are positive-offset only, so conservatively consider
 854   // that case to want a spill slot (or register) as well. Similarly, if
 855   // the function adjusts the stack pointer during execution and the
 856   // adjustments aren't already part of our stack size estimate, our offset
 857   // calculations may be off, so be conservative.
 858   // FIXME: We could add logic to be more precise about negative offsets
 859   //        and which instructions will need a scratch register for them. Is it
 860   //        worth the effort and added fragility?
 861   bool BigStack =
 862     (RS && (estimateStackSize(MF) + (hasFP(MF) ? 4:0) >=
 863             estimateRSStackSizeLimit(MF))
 864      || MFI->hasVarSizedObjects()
 865      || (MFI->adjustsStack() && !canSimplifyCallFramePseudos(MF)));
 866
 867   bool ExtraCSSpill = false;
 868   if (BigStack || !CanEliminateFrame || cannotEliminateFrame(MF)) {
 869     AFI->setHasStackFrame(true);
 870
 871     // If LR is not spilled, but at least one of R4, R5, R6, and R7 is spilled.
 872     // Spill LR as well so we can fold BX_RET to the registers restore (LDM).
 873     if (!LRSpilled && CS1Spilled) {
 874       MF.getRegInfo().setPhysRegUsed(ARM::LR);
 875       AFI->setCSRegisterIsSpilled(ARM::LR);
 876       NumGPRSpills++;
 877       UnspilledCS1GPRs.erase(std::find(UnspilledCS1GPRs.begin(),
 878                                     UnspilledCS1GPRs.end(), (unsigned)ARM::LR));
 879       ForceLRSpill = false;
 880       ExtraCSSpill = true;
 881     }
 882
 883     // Darwin ABI requires FP to point to the stack slot that contains the
 884     // previous FP.
 885     if (STI.isTargetDarwin() || hasFP(MF)) {
 886       MF.getRegInfo().setPhysRegUsed(FramePtr);
 887       NumGPRSpills++;
 888     }
 889
 890     // If stack and double are 8-byte aligned and we are spilling an odd number
 891     // of GPRs. Spill one extra callee save GPR so we won't have to pad between
 892     // the integer and double callee save areas.
 893     unsigned TargetAlign = MF.getTarget().getFrameInfo()->getStackAlignment();
 894     if (TargetAlign == 8 && (NumGPRSpills & 1)) {
 895       if (CS1Spilled && !UnspilledCS1GPRs.empty()) {
 896         for (unsigned i = 0, e = UnspilledCS1GPRs.size(); i != e; ++i) {
 897           unsigned Reg = UnspilledCS1GPRs[i];
 898           // Don't spill high register if the function is thumb1
 899           if (!AFI->isThumb1OnlyFunction() ||
 900               isARMLowRegister(Reg) || Reg == ARM::LR) {
 901             MF.getRegInfo().setPhysRegUsed(Reg);
 902             AFI->setCSRegisterIsSpilled(Reg);
 903             if (!isReservedReg(MF, Reg))
 904               ExtraCSSpill = true;
 905             break;
 906           }
 907         }
 908       } else if (!UnspilledCS2GPRs.empty() &&
 909                  !AFI->isThumb1OnlyFunction()) {
 910         unsigned Reg = UnspilledCS2GPRs.front();
 911         MF.getRegInfo().setPhysRegUsed(Reg);
 912         AFI->setCSRegisterIsSpilled(Reg);
 913         if (!isReservedReg(MF, Reg))
 914           ExtraCSSpill = true;
 915       }
 916     }
 917
 918     // Estimate if we might need to scavenge a register at some point in order
 919     // to materialize a stack offset. If so, either spill one additional
 920     // callee-saved register or reserve a special spill slot to facilitate
 921     // register scavenging. Thumb1 needs a spill slot for stack pointer
 922     // adjustments also, even when the frame itself is small.
 923     if (BigStack && !ExtraCSSpill) {
 924       // If any non-reserved CS register isn't spilled, just spill one or two
 925       // extra. That should take care of it!
 926       unsigned NumExtras = TargetAlign / 4;
 927       SmallVector<unsigned, 2> Extras;
 928       while (NumExtras && !UnspilledCS1GPRs.empty()) {
 929         unsigned Reg = UnspilledCS1GPRs.back();
 930         UnspilledCS1GPRs.pop_back();
 931         if (!isReservedReg(MF, Reg) &&
 932             (!AFI->isThumb1OnlyFunction() || isARMLowRegister(Reg) ||
 933              Reg == ARM::LR)) {
 934           Extras.push_back(Reg);
 935           NumExtras--;
 936         }
 937       }
 938       // For non-Thumb1 functions, also check for hi-reg CS registers
 939       if (!AFI->isThumb1OnlyFunction()) {
 940         while (NumExtras && !UnspilledCS2GPRs.empty()) {
 941           unsigned Reg = UnspilledCS2GPRs.back();
 942           UnspilledCS2GPRs.pop_back();
 943           if (!isReservedReg(MF, Reg)) {
 944             Extras.push_back(Reg);
 945             NumExtras--;
 946           }
 947         }
 948       }
 949       if (Extras.size() && NumExtras == 0) {
 950         for (unsigned i = 0, e = Extras.size(); i != e; ++i) {
 951           MF.getRegInfo().setPhysRegUsed(Extras[i]);
 952           AFI->setCSRegisterIsSpilled(Extras[i]);
 953         }
 954       } else if (!AFI->isThumb1OnlyFunction()) {
 955         // note: Thumb1 functions spill to R12, not the stack.  Reserve a slot
 956         // closest to SP or frame pointer.
 957         const TargetRegisterClass *RC = ARM::GPRRegisterClass;
 958         RS->setScavengingFrameIndex(MFI->CreateStackObject(RC->getSize(),
 959                                                            RC->getAlignment(),
 960                                                            false));
 961       }
 962     }
 963   }
 964
 965   if (ForceLRSpill) {
 966     MF.getRegInfo().setPhysRegUsed(ARM::LR);
 967     AFI->setCSRegisterIsSpilled(ARM::LR);
 968     AFI->setLRIsSpilledForFarJump(true);
 969   }
 970 }
 971
 972 unsigned ARMBaseRegisterInfo::getRARegister() const {
 973   return ARM::LR;
 974 }
 975
 976 unsigned
 977 ARMBaseRegisterInfo::getFrameRegister(const MachineFunction &MF) const {
 978   if (STI.isTargetDarwin() || hasFP(MF))
 979     return FramePtr;
 980   return ARM::SP;
 981 }
 982
 983 int
 984 ARMBaseRegisterInfo::getFrameIndexReference(const MachineFunction &MF, int FI,
 985                                             unsigned &FrameReg) const {
 986   const MachineFrameInfo *MFI = MF.getFrameInfo();
 987   const ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 988   int Offset = MFI->getObjectOffset(FI) + MFI->getStackSize();
 989   bool isFixed = MFI->isFixedObjectIndex(FI);
 990
 991   FrameReg = ARM::SP;
 992   if (AFI->isGPRCalleeSavedArea1Frame(FI))
 993     Offset -= AFI->getGPRCalleeSavedArea1Offset();
 994   else if (AFI->isGPRCalleeSavedArea2Frame(FI))
 995     Offset -= AFI->getGPRCalleeSavedArea2Offset();
 996   else if (AFI->isDPRCalleeSavedAreaFrame(FI))
 997     Offset -= AFI->getDPRCalleeSavedAreaOffset();
 998   else if (needsStackRealignment(MF)) {
 999     // When dynamically realigning the stack, use the frame pointer for
1000     // parameters, and the stack pointer for locals.
1001     assert (hasFP(MF) && "dynamic stack realignment without a FP!");
1002     if (isFixed) {
1003       FrameReg = getFrameRegister(MF);
1004       Offset -= AFI->getFramePtrSpillOffset();
1005     }
1006   } else if (hasFP(MF) && AFI->hasStackFrame()) {
1007     if (isFixed || MFI->hasVarSizedObjects()) {
1008       // Use frame pointer to reference fixed objects unless this is a
1009       // frameless function.
1010       FrameReg = getFrameRegister(MF);
1011       Offset -= AFI->getFramePtrSpillOffset();
1012     } else if (AFI->isThumb2Function()) {
1013       // In Thumb2 mode, the negative offset is very limited.
1014       int FPOffset = Offset - AFI->getFramePtrSpillOffset();
1015       if (FPOffset >= -255 && FPOffset < 0) {
1016         FrameReg = getFrameRegister(MF);
1017         Offset = FPOffset;
1018       }
1019     }
1020   }
1021   return Offset;
1022 }
1023
1024
1025 int
1026 ARMBaseRegisterInfo::getFrameIndexOffset(const MachineFunction &MF,
1027                                          int FI) const {
1028   unsigned FrameReg;
1029   return getFrameIndexReference(MF, FI, FrameReg);
1030 }
1031
1032 unsigned ARMBaseRegisterInfo::getEHExceptionRegister() const {
1033   llvm_unreachable("What is the exception register");
1034   return 0;
1035 }
1036
1037 unsigned ARMBaseRegisterInfo::getEHHandlerRegister() const {
1038   llvm_unreachable("What is the exception handler register");
1039   return 0;
1040 }
1041
1042 int ARMBaseRegisterInfo::getDwarfRegNum(unsigned RegNum, bool isEH) const {
1043   return ARMGenRegisterInfo::getDwarfRegNumFull(RegNum, 0);
1044 }
1045
1046 unsigned ARMBaseRegisterInfo::getRegisterPairEven(unsigned Reg,
1047                                               const MachineFunction &MF) const {
1048   switch (Reg) {
1049   default: break;
1050   // Return 0 if either register of the pair is a special register.
1051   // So no R12, etc.
1052   case ARM::R1:
1053     return ARM::R0;
1054   case ARM::R3:
1055     return ARM::R2;
1056   case ARM::R5:
1057     return ARM::R4;
1058   case ARM::R7:
1059     return isReservedReg(MF, ARM::R7)  ? 0 : ARM::R6;
1060   case ARM::R9:
1061     return isReservedReg(MF, ARM::R9)  ? 0 :ARM::R8;
1062   case ARM::R11:
1063     return isReservedReg(MF, ARM::R11) ? 0 : ARM::R10;
1064
1065   case ARM::S1:
1066     return ARM::S0;
1067   case ARM::S3:
1068     return ARM::S2;
1069   case ARM::S5:
1070     return ARM::S4;
1071   case ARM::S7:
1072     return ARM::S6;
1073   case ARM::S9:
1074     return ARM::S8;
1075   case ARM::S11:
1076     return ARM::S10;
1077   case ARM::S13:
1078     return ARM::S12;
1079   case ARM::S15:
1080     return ARM::S14;
1081   case ARM::S17:
1082     return ARM::S16;
1083   case ARM::S19:
1084     return ARM::S18;
1085   case ARM::S21:
1086     return ARM::S20;
1087   case ARM::S23:
1088     return ARM::S22;
1089   case ARM::S25:
1090     return ARM::S24;
1091   case ARM::S27:
1092     return ARM::S26;
1093   case ARM::S29:
1094     return ARM::S28;
1095   case ARM::S31:
1096     return ARM::S30;
1097
1098   case ARM::D1:
1099     return ARM::D0;
1100   case ARM::D3:
1101     return ARM::D2;
1102   case ARM::D5:
1103     return ARM::D4;
1104   case ARM::D7:
1105     return ARM::D6;
1106   case ARM::D9:
1107     return ARM::D8;
1108   case ARM::D11:
1109     return ARM::D10;
1110   case ARM::D13:
1111     return ARM::D12;
1112   case ARM::D15:
1113     return ARM::D14;
1114   case ARM::D17:
1115     return ARM::D16;
1116   case ARM::D19:
1117     return ARM::D18;
1118   case ARM::D21:
1119     return ARM::D20;
1120   case ARM::D23:
1121     return ARM::D22;
1122   case ARM::D25:
1123     return ARM::D24;
1124   case ARM::D27:
1125     return ARM::D26;
1126   case ARM::D29:
1127     return ARM::D28;
1128   case ARM::D31:
1129     return ARM::D30;
1130   }
1131
1132   return 0;
1133 }
1134
1135 unsigned ARMBaseRegisterInfo::getRegisterPairOdd(unsigned Reg,
1136                                              const MachineFunction &MF) const {
1137   switch (Reg) {
1138   default: break;
1139   // Return 0 if either register of the pair is a special register.
1140   // So no R12, etc.
1141   case ARM::R0:
1142     return ARM::R1;
1143   case ARM::R2:
1144     return ARM::R3;
1145   case ARM::R4:
1146     return ARM::R5;
1147   case ARM::R6:
1148     return isReservedReg(MF, ARM::R7)  ? 0 : ARM::R7;
1149   case ARM::R8:
1150     return isReservedReg(MF, ARM::R9)  ? 0 :ARM::R9;
1151   case ARM::R10:
1152     return isReservedReg(MF, ARM::R11) ? 0 : ARM::R11;
1153
1154   case ARM::S0:
1155     return ARM::S1;
1156   case ARM::S2:
1157     return ARM::S3;
1158   case ARM::S4:
1159     return ARM::S5;
1160   case ARM::S6:
1161     return ARM::S7;
1162   case ARM::S8:
1163     return ARM::S9;
1164   case ARM::S10:
1165     return ARM::S11;
1166   case ARM::S12:
1167     return ARM::S13;
1168   case ARM::S14:
1169     return ARM::S15;
1170   case ARM::S16:
1171     return ARM::S17;
1172   case ARM::S18:
1173     return ARM::S19;
1174   case ARM::S20:
1175     return ARM::S21;
1176   case ARM::S22:
1177     return ARM::S23;
1178   case ARM::S24:
1179     return ARM::S25;
1180   case ARM::S26:
1181     return ARM::S27;
1182   case ARM::S28:
1183     return ARM::S29;
1184   case ARM::S30:
1185     return ARM::S31;
1186
1187   case ARM::D0:
1188     return ARM::D1;
1189   case ARM::D2:
1190     return ARM::D3;
1191   case ARM::D4:
1192     return ARM::D5;
1193   case ARM::D6:
1194     return ARM::D7;
1195   case ARM::D8:
1196     return ARM::D9;
1197   case ARM::D10:
1198     return ARM::D11;
1199   case ARM::D12:
1200     return ARM::D13;
1201   case ARM::D14:
1202     return ARM::D15;
1203   case ARM::D16:
1204     return ARM::D17;
1205   case ARM::D18:
1206     return ARM::D19;
1207   case ARM::D20:
1208     return ARM::D21;
1209   case ARM::D22:
1210     return ARM::D23;
1211   case ARM::D24:
1212     return ARM::D25;
1213   case ARM::D26:
1214     return ARM::D27;
1215   case ARM::D28:
1216     return ARM::D29;
1217   case ARM::D30:
1218     return ARM::D31;
1219   }
1220
1221   return 0;
1222 }
1223
1224 /// emitLoadConstPool - Emits a load from constpool to materialize the
1225 /// specified immediate.
1226 void ARMBaseRegisterInfo::
1227 emitLoadConstPool(MachineBasicBlock &MBB,
1228                   MachineBasicBlock::iterator &MBBI,
1229                   DebugLoc dl,
1230                   unsigned DestReg, unsigned SubIdx, int Val,
1231                   ARMCC::CondCodes Pred,
1232                   unsigned PredReg) const {
1233   MachineFunction &MF = *MBB.getParent();
1234   MachineConstantPool *ConstantPool = MF.getConstantPool();
1235   const Constant *C =
1236         ConstantInt::get(Type::getInt32Ty(MF.getFunction()->getContext()), Val);
1237   unsigned Idx = ConstantPool->getConstantPoolIndex(C, 4);
1238
1239   BuildMI(MBB, MBBI, dl, TII.get(ARM::LDRcp))
1240     .addReg(DestReg, getDefRegState(true), SubIdx)
1241     .addConstantPoolIndex(Idx)
1242     .addReg(0).addImm(0).addImm(Pred).addReg(PredReg);
1243 }
1244
1245 bool ARMBaseRegisterInfo::
1246 requiresRegisterScavenging(const MachineFunction &MF) const {
1247   return true;
1248 }
1249
1250 bool ARMBaseRegisterInfo::
1251 requiresFrameIndexScavenging(const MachineFunction &MF) const {
1252   return true;
1253 }
1254
1255 // hasReservedCallFrame - Under normal circumstances, when a frame pointer is
1256 // not required, we reserve argument space for call sites in the function
1257 // immediately on entry to the current function. This eliminates the need for
1258 // add/sub sp brackets around call sites. Returns true if the call frame is
1259 // included as part of the stack frame.
1260 bool ARMBaseRegisterInfo::
1261 hasReservedCallFrame(const MachineFunction &MF) const {
1262   const MachineFrameInfo *FFI = MF.getFrameInfo();
1263   unsigned CFSize = FFI->getMaxCallFrameSize();
1264   // It's not always a good idea to include the call frame as part of the
1265   // stack frame. ARM (especially Thumb) has small immediate offset to
1266   // address the stack frame. So a large call frame can cause poor codegen
1267   // and may even makes it impossible to scavenge a register.
1268   if (CFSize >= ((1 << 12) - 1) / 2)  // Half of imm12
1269     return false;
1270
1271   return !MF.getFrameInfo()->hasVarSizedObjects();
1272 }
1273
1274 // canSimplifyCallFramePseudos - If there is a reserved call frame, the
1275 // call frame pseudos can be simplified. Unlike most targets, having a FP
1276 // is not sufficient here since we still may reference some objects via SP
1277 // even when FP is available in Thumb2 mode.
1278 bool ARMBaseRegisterInfo::
1279 canSimplifyCallFramePseudos(const MachineFunction &MF) const {
1280   return hasReservedCallFrame(MF) || MF.getFrameInfo()->hasVarSizedObjects();
1281 }
1282
1283 static void
1284 emitSPUpdate(bool isARM,
1285              MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
1286              DebugLoc dl, const ARMBaseInstrInfo &TII,
1287              int NumBytes,
1288              ARMCC::CondCodes Pred = ARMCC::AL, unsigned PredReg = 0) {
1289   if (isARM)
1290     emitARMRegPlusImmediate(MBB, MBBI, dl, ARM::SP, ARM::SP, NumBytes,
1291                             Pred, PredReg, TII);
1292   else
1293     emitT2RegPlusImmediate(MBB, MBBI, dl, ARM::SP, ARM::SP, NumBytes,
1294                            Pred, PredReg, TII);
1295 }
1296
1297
1298 void ARMBaseRegisterInfo::
1299 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
1300                               MachineBasicBlock::iterator I) const {
1301   if (!hasReservedCallFrame(MF)) {
1302     // If we have alloca, convert as follows:
1303     // ADJCALLSTACKDOWN -> sub, sp, sp, amount
1304     // ADJCALLSTACKUP   -> add, sp, sp, amount
1305     MachineInstr *Old = I;
1306     DebugLoc dl = Old->getDebugLoc();
1307     unsigned Amount = Old->getOperand(0).getImm();
1308     if (Amount != 0) {
1309       // We need to keep the stack aligned properly.  To do this, we round the
1310       // amount of space needed for the outgoing arguments up to the next
1311       // alignment boundary.
1312       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
1313       Amount = (Amount+Align-1)/Align*Align;
1314
1315       ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1316       assert(!AFI->isThumb1OnlyFunction() &&
1317              "This eliminateCallFramePseudoInstr does not support Thumb1!");
1318       bool isARM = !AFI->isThumbFunction();
1319
1320       // Replace the pseudo instruction with a new instruction...
1321       unsigned Opc = Old->getOpcode();
1322       int PIdx = Old->findFirstPredOperandIdx();
1323       ARMCC::CondCodes Pred = (PIdx == -1)
1324         ? ARMCC::AL : (ARMCC::CondCodes)Old->getOperand(PIdx).getImm();
1325       if (Opc == ARM::ADJCALLSTACKDOWN || Opc == ARM::tADJCALLSTACKDOWN) {
1326         // Note: PredReg is operand 2 for ADJCALLSTACKDOWN.
1327         unsigned PredReg = Old->getOperand(2).getReg();
1328         emitSPUpdate(isARM, MBB, I, dl, TII, -Amount, Pred, PredReg);
1329       } else {
1330         // Note: PredReg is operand 3 for ADJCALLSTACKUP.
1331         unsigned PredReg = Old->getOperand(3).getReg();
1332         assert(Opc == ARM::ADJCALLSTACKUP || Opc == ARM::tADJCALLSTACKUP);
1333         emitSPUpdate(isARM, MBB, I, dl, TII, Amount, Pred, PredReg);
1334       }
1335     }
1336   }
1337   MBB.erase(I);
1338 }
1339
1340 unsigned
1341 ARMBaseRegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
1342                                          int SPAdj, FrameIndexValue *Value,
1343                                          RegScavenger *RS) const {
1344   unsigned i = 0;
1345   MachineInstr &MI = *II;
1346   MachineBasicBlock &MBB = *MI.getParent();
1347   MachineFunction &MF = *MBB.getParent();
1348   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1349   assert(!AFI->isThumb1OnlyFunction() &&
1350          "This eliminateFrameIndex does not support Thumb1!");
1351
1352   while (!MI.getOperand(i).isFI()) {
1353     ++i;
1354     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
1355   }
1356
1357   int FrameIndex = MI.getOperand(i).getIndex();
1358   unsigned FrameReg;
1359
1360   int Offset = getFrameIndexReference(MF, FrameIndex, FrameReg);
1361   if (FrameReg != ARM::SP)
1362     SPAdj = 0;
1363   Offset += SPAdj;
1364
1365   // Special handling of dbg_value instructions.
1366   if (MI.isDebugValue()) {
1367     MI.getOperand(i).  ChangeToRegister(FrameReg, false /*isDef*/);
1368     MI.getOperand(i+1).ChangeToImmediate(Offset);
1369     return 0;
1370   }
1371
1372   // Modify MI as necessary to handle as much of 'Offset' as possible
1373   bool Done = false;
1374   if (!AFI->isThumbFunction())
1375     Done = rewriteARMFrameIndex(MI, i, FrameReg, Offset, TII);
1376   else {
1377     assert(AFI->isThumb2Function());
1378     Done = rewriteT2FrameIndex(MI, i, FrameReg, Offset, TII);
1379   }
1380   if (Done)
1381     return 0;
1382
1383   // If we get here, the immediate doesn't fit into the instruction.  We folded
1384   // as much as possible above, handle the rest, providing a register that is
1385   // SP+LargeImm.
1386   assert((Offset ||
1387           (MI.getDesc().TSFlags & ARMII::AddrModeMask) == ARMII::AddrMode4 ||
1388           (MI.getDesc().TSFlags & ARMII::AddrModeMask) == ARMII::AddrMode6) &&
1389          "This code isn't needed if offset already handled!");
1390
1391   unsigned ScratchReg = 0;
1392   int PIdx = MI.findFirstPredOperandIdx();
1393   ARMCC::CondCodes Pred = (PIdx == -1)
1394     ? ARMCC::AL : (ARMCC::CondCodes)MI.getOperand(PIdx).getImm();
1395   unsigned PredReg = (PIdx == -1) ? 0 : MI.getOperand(PIdx+1).getReg();
1396   if (Offset == 0)
1397     // Must be addrmode4/6.
1398     MI.getOperand(i).ChangeToRegister(FrameReg, false, false, false);
1399   else {
1400     ScratchReg = MF.getRegInfo().createVirtualRegister(ARM::GPRRegisterClass);
1401     if (Value) {
1402       Value->first = FrameReg; // use the frame register as a kind indicator
1403       Value->second = Offset;
1404     }
1405     if (!AFI->isThumbFunction())
1406       emitARMRegPlusImmediate(MBB, II, MI.getDebugLoc(), ScratchReg, FrameReg,
1407                               Offset, Pred, PredReg, TII);
1408     else {
1409       assert(AFI->isThumb2Function());
1410       emitT2RegPlusImmediate(MBB, II, MI.getDebugLoc(), ScratchReg, FrameReg,
1411                              Offset, Pred, PredReg, TII);
1412     }
1413     MI.getOperand(i).ChangeToRegister(ScratchReg, false, false, true);
1414     if (!ReuseFrameIndexVals)
1415       ScratchReg = 0;
1416   }
1417   return ScratchReg;
1418 }
1419
1420 /// Move iterator past the next bunch of callee save load / store ops for
1421 /// the particular spill area (1: integer area 1, 2: integer area 2,
1422 /// 3: fp area, 0: don't care).
1423 static void movePastCSLoadStoreOps(MachineBasicBlock &MBB,
1424                                    MachineBasicBlock::iterator &MBBI,
1425                                    int Opc1, int Opc2, unsigned Area,
1426                                    const ARMSubtarget &STI) {
1427   while (MBBI != MBB.end() &&
1428          ((MBBI->getOpcode() == Opc1) || (MBBI->getOpcode() == Opc2)) &&
1429          MBBI->getOperand(1).isFI()) {
1430     if (Area != 0) {
1431       bool Done = false;
1432       unsigned Category = 0;
1433       switch (MBBI->getOperand(0).getReg()) {
1434       case ARM::R4:  case ARM::R5:  case ARM::R6: case ARM::R7:
1435       case ARM::LR:
1436         Category = 1;
1437         break;
1438       case ARM::R8:  case ARM::R9:  case ARM::R10: case ARM::R11:
1439         Category = STI.isTargetDarwin() ? 2 : 1;
1440         break;
1441       case ARM::D8:  case ARM::D9:  case ARM::D10: case ARM::D11:
1442       case ARM::D12: case ARM::D13: case ARM::D14: case ARM::D15:
1443         Category = 3;
1444         break;
1445       default:
1446         Done = true;
1447         break;
1448       }
1449       if (Done || Category != Area)
1450         break;
1451     }
1452
1453     ++MBBI;
1454   }
1455 }
1456
1457 void ARMBaseRegisterInfo::
1458 emitPrologue(MachineFunction &MF) const {
1459   MachineBasicBlock &MBB = MF.front();
1460   MachineBasicBlock::iterator MBBI = MBB.begin();
1461   MachineFrameInfo  *MFI = MF.getFrameInfo();
1462   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1463   assert(!AFI->isThumb1OnlyFunction() &&
1464          "This emitPrologue does not support Thumb1!");
1465   bool isARM = !AFI->isThumbFunction();
1466   unsigned VARegSaveSize = AFI->getVarArgsRegSaveSize();
1467   unsigned NumBytes = MFI->getStackSize();
1468   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
1469   DebugLoc dl = MBBI != MBB.end() ? MBBI->getDebugLoc() : DebugLoc();
1470
1471   // Determine the sizes of each callee-save spill areas and record which frame
1472   // belongs to which callee-save spill areas.
1473   unsigned GPRCS1Size = 0, GPRCS2Size = 0, DPRCSSize = 0;
1474   int FramePtrSpillFI = 0;
1475
1476   // Allocate the vararg register save area. This is not counted in NumBytes.
1477   if (VARegSaveSize)
1478     emitSPUpdate(isARM, MBB, MBBI, dl, TII, -VARegSaveSize);
1479
1480   if (!AFI->hasStackFrame()) {
1481     if (NumBytes != 0)
1482       emitSPUpdate(isARM, MBB, MBBI, dl, TII, -NumBytes);
1483     return;
1484   }
1485
1486   for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
1487     unsigned Reg = CSI[i].getReg();
1488     int FI = CSI[i].getFrameIdx();
1489     switch (Reg) {
1490     case ARM::R4:
1491     case ARM::R5:
1492     case ARM::R6:
1493     case ARM::R7:
1494     case ARM::LR:
1495       if (Reg == FramePtr)
1496         FramePtrSpillFI = FI;
1497       AFI->addGPRCalleeSavedArea1Frame(FI);
1498       GPRCS1Size += 4;
1499       break;
1500     case ARM::R8:
1501     case ARM::R9:
1502     case ARM::R10:
1503     case ARM::R11:
1504       if (Reg == FramePtr)
1505         FramePtrSpillFI = FI;
1506       if (STI.isTargetDarwin()) {
1507         AFI->addGPRCalleeSavedArea2Frame(FI);
1508         GPRCS2Size += 4;
1509       } else {
1510         AFI->addGPRCalleeSavedArea1Frame(FI);
1511         GPRCS1Size += 4;
1512       }
1513       break;
1514     default:
1515       AFI->addDPRCalleeSavedAreaFrame(FI);
1516       DPRCSSize += 8;
1517     }
1518   }
1519
1520   // Build the new SUBri to adjust SP for integer callee-save spill area 1.
1521   emitSPUpdate(isARM, MBB, MBBI, dl, TII, -GPRCS1Size);
1522   movePastCSLoadStoreOps(MBB, MBBI, ARM::STR, ARM::t2STRi12, 1, STI);
1523
1524   // Set FP to point to the stack slot that contains the previous FP.
1525   // For Darwin, FP is R7, which has now been stored in spill area 1.
1526   // Otherwise, if this is not Darwin, all the callee-saved registers go
1527   // into spill area 1, including the FP in R11.  In either case, it is
1528   // now safe to emit this assignment.
1529   if (STI.isTargetDarwin() || hasFP(MF)) {
1530     unsigned ADDriOpc = !AFI->isThumbFunction() ? ARM::ADDri : ARM::t2ADDri;
1531     MachineInstrBuilder MIB =
1532       BuildMI(MBB, MBBI, dl, TII.get(ADDriOpc), FramePtr)
1533       .addFrameIndex(FramePtrSpillFI).addImm(0);
1534     AddDefaultCC(AddDefaultPred(MIB));
1535   }
1536
1537   // Build the new SUBri to adjust SP for integer callee-save spill area 2.
1538   emitSPUpdate(isARM, MBB, MBBI, dl, TII, -GPRCS2Size);
1539
1540   // Build the new SUBri to adjust SP for FP callee-save spill area.
1541   movePastCSLoadStoreOps(MBB, MBBI, ARM::STR, ARM::t2STRi12, 2, STI);
1542   emitSPUpdate(isARM, MBB, MBBI, dl, TII, -DPRCSSize);
1543
1544   // Determine starting offsets of spill areas.
1545   unsigned DPRCSOffset  = NumBytes - (GPRCS1Size + GPRCS2Size + DPRCSSize);
1546   unsigned GPRCS2Offset = DPRCSOffset + DPRCSSize;
1547   unsigned GPRCS1Offset = GPRCS2Offset + GPRCS2Size;
1548   if (STI.isTargetDarwin() || hasFP(MF))
1549     AFI->setFramePtrSpillOffset(MFI->getObjectOffset(FramePtrSpillFI) +
1550                                 NumBytes);
1551   AFI->setGPRCalleeSavedArea1Offset(GPRCS1Offset);
1552   AFI->setGPRCalleeSavedArea2Offset(GPRCS2Offset);
1553   AFI->setDPRCalleeSavedAreaOffset(DPRCSOffset);
1554
1555   movePastCSLoadStoreOps(MBB, MBBI, ARM::VSTRD, 0, 3, STI);
1556   NumBytes = DPRCSOffset;
1557   if (NumBytes) {
1558     // Adjust SP after all the callee-save spills.
1559     emitSPUpdate(isARM, MBB, MBBI, dl, TII, -NumBytes);
1560   }
1561
1562   if (STI.isTargetELF() && hasFP(MF)) {
1563     MFI->setOffsetAdjustment(MFI->getOffsetAdjustment() -
1564                              AFI->getFramePtrSpillOffset());
1565   }
1566
1567   AFI->setGPRCalleeSavedArea1Size(GPRCS1Size);
1568   AFI->setGPRCalleeSavedArea2Size(GPRCS2Size);
1569   AFI->setDPRCalleeSavedAreaSize(DPRCSSize);
1570
1571   // If we need dynamic stack realignment, do it here.
1572   if (needsStackRealignment(MF)) {
1573     unsigned MaxAlign = MFI->getMaxAlignment();
1574     assert (!AFI->isThumb1OnlyFunction());
1575     if (!AFI->isThumbFunction()) {
1576       // Emit bic sp, sp, MaxAlign
1577       AddDefaultCC(AddDefaultPred(BuildMI(MBB, MBBI, dl,
1578                                           TII.get(ARM::BICri), ARM::SP)
1579                                   .addReg(ARM::SP, RegState::Kill)
1580                                   .addImm(MaxAlign-1)));
1581     } else {
1582       // We cannot use sp as source/dest register here, thus we're emitting the
1583       // following sequence:
1584       // mov r4, sp
1585       // bic r4, r4, MaxAlign
1586       // mov sp, r4
1587       // FIXME: It will be better just to find spare register here.
1588       BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVgpr2tgpr), ARM::R4)
1589         .addReg(ARM::SP, RegState::Kill);
1590       AddDefaultCC(AddDefaultPred(BuildMI(MBB, MBBI, dl,
1591                                           TII.get(ARM::t2BICri), ARM::R4)
1592                                   .addReg(ARM::R4, RegState::Kill)
1593                                   .addImm(MaxAlign-1)));
1594       BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVtgpr2gpr), ARM::SP)
1595         .addReg(ARM::R4, RegState::Kill);
1596     }
1597   }
1598 }
1599
1600 static bool isCalleeSavedRegister(unsigned Reg, const unsigned *CSRegs) {
1601   for (unsigned i = 0; CSRegs[i]; ++i)
1602     if (Reg == CSRegs[i])
1603       return true;
1604   return false;
1605 }
1606
1607 static bool isCSRestore(MachineInstr *MI,
1608                         const ARMBaseInstrInfo &TII,
1609                         const unsigned *CSRegs) {
1610   return ((MI->getOpcode() == (int)ARM::VLDRD ||
1611            MI->getOpcode() == (int)ARM::LDR ||
1612            MI->getOpcode() == (int)ARM::t2LDRi12) &&
1613           MI->getOperand(1).isFI() &&
1614           isCalleeSavedRegister(MI->getOperand(0).getReg(), CSRegs));
1615 }
1616
1617 void ARMBaseRegisterInfo::
1618 emitEpilogue(MachineFunction &MF, MachineBasicBlock &MBB) const {
1619   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1620   assert(MBBI->getDesc().isReturn() &&
1621          "Can only insert epilog into returning blocks");
1622   unsigned RetOpcode = MBBI->getOpcode();
1623   DebugLoc dl = MBBI->getDebugLoc();
1624   MachineFrameInfo *MFI = MF.getFrameInfo();
1625   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
1626   assert(!AFI->isThumb1OnlyFunction() &&
1627          "This emitEpilogue does not support Thumb1!");
1628   bool isARM = !AFI->isThumbFunction();
1629
1630   unsigned VARegSaveSize = AFI->getVarArgsRegSaveSize();
1631   int NumBytes = (int)MFI->getStackSize();
1632
1633   if (!AFI->hasStackFrame()) {
1634     if (NumBytes != 0)
1635       emitSPUpdate(isARM, MBB, MBBI, dl, TII, NumBytes);
1636   } else {
1637     // Unwind MBBI to point to first LDR / VLDRD.
1638     const unsigned *CSRegs = getCalleeSavedRegs();
1639     if (MBBI != MBB.begin()) {
1640       do
1641         --MBBI;
1642       while (MBBI != MBB.begin() && isCSRestore(MBBI, TII, CSRegs));
1643       if (!isCSRestore(MBBI, TII, CSRegs))
1644         ++MBBI;
1645     }
1646
1647     // Move SP to start of FP callee save spill area.
1648     NumBytes -= (AFI->getGPRCalleeSavedArea1Size() +
1649                  AFI->getGPRCalleeSavedArea2Size() +
1650                  AFI->getDPRCalleeSavedAreaSize());
1651
1652     // Darwin ABI requires FP to point to the stack slot that contains the
1653     // previous FP.
1654     bool HasFP = hasFP(MF);
1655     if ((STI.isTargetDarwin() && NumBytes) || HasFP) {
1656       NumBytes = AFI->getFramePtrSpillOffset() - NumBytes;
1657       // Reset SP based on frame pointer only if the stack frame extends beyond
1658       // frame pointer stack slot or target is ELF and the function has FP.
1659       if (HasFP ||
1660           AFI->getGPRCalleeSavedArea2Size() ||
1661           AFI->getDPRCalleeSavedAreaSize()  ||
1662           AFI->getDPRCalleeSavedAreaOffset()) {
1663         if (NumBytes) {
1664           if (isARM)
1665             emitARMRegPlusImmediate(MBB, MBBI, dl, ARM::SP, FramePtr, -NumBytes,
1666                                     ARMCC::AL, 0, TII);
1667           else
1668             emitT2RegPlusImmediate(MBB, MBBI, dl, ARM::SP, FramePtr, -NumBytes,
1669                                     ARMCC::AL, 0, TII);
1670         } else {
1671           // Thumb2 or ARM.
1672           if (isARM)
1673             BuildMI(MBB, MBBI, dl, TII.get(ARM::MOVr), ARM::SP)
1674               .addReg(FramePtr)
1675               .addImm((unsigned)ARMCC::AL).addReg(0).addReg(0);
1676           else
1677             BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVgpr2gpr), ARM::SP)
1678               .addReg(FramePtr);
1679         }
1680       }
1681     } else if (NumBytes)
1682       emitSPUpdate(isARM, MBB, MBBI, dl, TII, NumBytes);
1683
1684     // Move SP to start of integer callee save spill area 2.
1685     movePastCSLoadStoreOps(MBB, MBBI, ARM::VLDRD, 0, 3, STI);
1686     emitSPUpdate(isARM, MBB, MBBI, dl, TII, AFI->getDPRCalleeSavedAreaSize());
1687
1688     // Move SP to start of integer callee save spill area 1.
1689     movePastCSLoadStoreOps(MBB, MBBI, ARM::LDR, ARM::t2LDRi12, 2, STI);
1690     emitSPUpdate(isARM, MBB, MBBI, dl, TII, AFI->getGPRCalleeSavedArea2Size());
1691
1692     // Move SP to SP upon entry to the function.
1693     movePastCSLoadStoreOps(MBB, MBBI, ARM::LDR, ARM::t2LDRi12, 1, STI);
1694     emitSPUpdate(isARM, MBB, MBBI, dl, TII, AFI->getGPRCalleeSavedArea1Size());
1695   }
1696
1697   if (RetOpcode == ARM::TCRETURNdi || RetOpcode == ARM::TCRETURNdiND ||
1698       RetOpcode == ARM::TCRETURNri || RetOpcode == ARM::TCRETURNriND) {
1699     // Tail call return: adjust the stack pointer and jump to callee.
1700     MBBI = prior(MBB.end());
1701     MachineOperand &JumpTarget = MBBI->getOperand(0);
1702
1703     // Jump to label or value in register.
1704     if (RetOpcode == ARM::TCRETURNdi) {
1705       BuildMI(MBB, MBBI, dl,
1706             TII.get(STI.isThumb() ? ARM::TAILJMPdt : ARM::TAILJMPd)).
1707         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
1708                          JumpTarget.getTargetFlags());
1709     } else if (RetOpcode == ARM::TCRETURNdiND) {
1710       BuildMI(MBB, MBBI, dl,
1711             TII.get(STI.isThumb() ? ARM::TAILJMPdNDt : ARM::TAILJMPdND)).
1712         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
1713                          JumpTarget.getTargetFlags());
1714     } else if (RetOpcode == ARM::TCRETURNri) {
1715       BuildMI(MBB, MBBI, dl, TII.get(ARM::TAILJMPr)).
1716         addReg(JumpTarget.getReg(), RegState::Kill);
1717     } else if (RetOpcode == ARM::TCRETURNriND) {
1718       BuildMI(MBB, MBBI, dl, TII.get(ARM::TAILJMPrND)).
1719         addReg(JumpTarget.getReg(), RegState::Kill);
1720     }
1721
1722     MachineInstr *NewMI = prior(MBBI);
1723     for (unsigned i = 1, e = MBBI->getNumOperands(); i != e; ++i)
1724       NewMI->addOperand(MBBI->getOperand(i));
1725
1726     // Delete the pseudo instruction TCRETURN.
1727     MBB.erase(MBBI);
1728   }
1729
1730   if (VARegSaveSize)
1731     emitSPUpdate(isARM, MBB, MBBI, dl, TII, VARegSaveSize);
1732 }
1733
1734 #include "ARMGenRegisterInfo.inc"