lib/Target/ARM/ARMAsmPrinter.cpp

   1 //===-- ARMAsmPrinter.cpp - Print machine code to an ARM .s file ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains a printer that converts from our internal representation
  11 // of machine-dependent LLVM code to GAS-format ARM assembly language.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "asm-printer"
  16 #include "ARM.h"
  17 #include "ARMBuildAttrs.h"
  18 #include "ARMAddressingModes.h"
  19 #include "ARMConstantPoolValue.h"
  20 #include "InstPrinter/ARMInstPrinter.h"
  21 #include "ARMAsmPrinter.h"
  22 #include "ARMMachineFunctionInfo.h"
  23 #include "ARMTargetMachine.h"
  24 #include "ARMTargetObjectFile.h"
  25 #include "llvm/Analysis/DebugInfo.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/Module.h"
  28 #include "llvm/Type.h"
  29 #include "llvm/Assembly/Writer.h"
  30 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  31 #include "llvm/CodeGen/MachineFunctionPass.h"
  32 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/MC/MCAssembler.h"
  35 #include "llvm/MC/MCContext.h"
  36 #include "llvm/MC/MCExpr.h"
  37 #include "llvm/MC/MCInst.h"
  38 #include "llvm/MC/MCSectionMachO.h"
  39 #include "llvm/MC/MCObjectStreamer.h"
  40 #include "llvm/MC/MCStreamer.h"
  41 #include "llvm/MC/MCSymbol.h"
  42 #include "llvm/Target/Mangler.h"
  43 #include "llvm/Target/TargetData.h"
  44 #include "llvm/Target/TargetMachine.h"
  45 #include "llvm/Target/TargetOptions.h"
  46 #include "llvm/Target/TargetRegistry.h"
  47 #include "llvm/ADT/SmallPtrSet.h"
  48 #include "llvm/ADT/SmallString.h"
  49 #include "llvm/ADT/StringExtras.h"
  50 #include "llvm/Support/CommandLine.h"
  51 #include "llvm/Support/Debug.h"
  52 #include "llvm/Support/ErrorHandling.h"
  53 #include "llvm/Support/raw_ostream.h"
  54 #include <cctype>
  55 using namespace llvm;
  56
  57 namespace {
  58
  59   // Per section and per symbol attributes are not supported.
  60   // To implement them we would need the ability to delay this emission
  61   // until the assembly file is fully parsed/generated as only then do we
  62   // know the symbol and section numbers.
  63   class AttributeEmitter {
  64   public:
  65     virtual void MaybeSwitchVendor(StringRef Vendor) = 0;
  66     virtual void EmitAttribute(unsigned Attribute, unsigned Value) = 0;
  67     virtual void Finish() = 0;
  68     virtual ~AttributeEmitter() {}
  69   };
  70
  71   class AsmAttributeEmitter : public AttributeEmitter {
  72     MCStreamer &Streamer;
  73
  74   public:
  75     AsmAttributeEmitter(MCStreamer &Streamer_) : Streamer(Streamer_) {}
  76     void MaybeSwitchVendor(StringRef Vendor) { }
  77
  78     void EmitAttribute(unsigned Attribute, unsigned Value) {
  79       Streamer.EmitRawText("\t.eabi_attribute " +
  80                            Twine(Attribute) + ", " + Twine(Value));
  81     }
  82
  83     void Finish() { }
  84   };
  85
  86   class ObjectAttributeEmitter : public AttributeEmitter {
  87     MCObjectStreamer &Streamer;
  88     StringRef CurrentVendor;
  89     SmallString<64> Contents;
  90
  91   public:
  92     ObjectAttributeEmitter(MCObjectStreamer &Streamer_) :
  93       Streamer(Streamer_), CurrentVendor("") { }
  94
  95     void MaybeSwitchVendor(StringRef Vendor) {
  96       assert(!Vendor.empty() && "Vendor cannot be empty.");
  97
  98       if (CurrentVendor.empty())
  99         CurrentVendor = Vendor;
 100       else if (CurrentVendor == Vendor)
 101         return;
 102       else
 103         Finish();
 104
 105       CurrentVendor = Vendor;
 106
 107       assert(Contents.size() == 0);
 108     }
 109
 110     void EmitAttribute(unsigned Attribute, unsigned Value) {
 111       // FIXME: should be ULEB
 112       Contents += Attribute;
 113       Contents += Value;
 114     }
 115
 116     void Finish() {
 117       const size_t ContentsSize = Contents.size();
 118
 119       // Vendor size + Vendor name + '\0'
 120       const size_t VendorHeaderSize = 4 + CurrentVendor.size() + 1;
 121
 122       // Tag + Tag Size
 123       const size_t TagHeaderSize = 1 + 4;
 124
 125       Streamer.EmitIntValue(VendorHeaderSize + TagHeaderSize + ContentsSize, 4);
 126       Streamer.EmitBytes(CurrentVendor, 0);
 127       Streamer.EmitIntValue(0, 1); // '\0'
 128
 129       Streamer.EmitIntValue(ARMBuildAttrs::File, 1);
 130       Streamer.EmitIntValue(TagHeaderSize + ContentsSize, 4);
 131
 132       Streamer.EmitBytes(Contents, 0);
 133
 134       Contents.clear();
 135     }
 136   };
 137
 138 } // end of anonymous namespace
 139
 140 MachineLocation ARMAsmPrinter::
 141 getDebugValueLocation(const MachineInstr *MI) const {
 142   MachineLocation Location;
 143   assert(MI->getNumOperands() == 4 && "Invalid no. of machine operands!");
 144   // Frame address.  Currently handles register +- offset only.
 145   if (MI->getOperand(0).isReg() && MI->getOperand(1).isImm())
 146     Location.set(MI->getOperand(0).getReg(), MI->getOperand(1).getImm());
 147   else {
 148     DEBUG(dbgs() << "DBG_VALUE instruction ignored! " << *MI << "\n");
 149   }
 150   return Location;
 151 }
 152
 153 void ARMAsmPrinter::EmitFunctionEntryLabel() {
 154   if (AFI->isThumbFunction()) {
 155     OutStreamer.EmitAssemblerFlag(MCAF_Code16);
 156     OutStreamer.EmitThumbFunc(Subtarget->isTargetDarwin()? CurrentFnSym : 0);
 157   }
 158
 159   OutStreamer.EmitLabel(CurrentFnSym);
 160 }
 161
 162 /// runOnMachineFunction - This uses the EmitInstruction()
 163 /// method to print assembly for each instruction.
 164 ///
 165 bool ARMAsmPrinter::runOnMachineFunction(MachineFunction &MF) {
 166   AFI = MF.getInfo<ARMFunctionInfo>();
 167   MCP = MF.getConstantPool();
 168
 169   return AsmPrinter::runOnMachineFunction(MF);
 170 }
 171
 172 void ARMAsmPrinter::printOperand(const MachineInstr *MI, int OpNum,
 173                                  raw_ostream &O, const char *Modifier) {
 174   const MachineOperand &MO = MI->getOperand(OpNum);
 175   unsigned TF = MO.getTargetFlags();
 176
 177   switch (MO.getType()) {
 178   default:
 179     assert(0 && "<unknown operand type>");
 180   case MachineOperand::MO_Register: {
 181     unsigned Reg = MO.getReg();
 182     assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 183     assert(!MO.getSubReg() && "Subregs should be eliminated!");
 184     O << ARMInstPrinter::getRegisterName(Reg);
 185     break;
 186   }
 187   case MachineOperand::MO_Immediate: {
 188     int64_t Imm = MO.getImm();
 189     O << '#';
 190     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 191         (TF == ARMII::MO_LO16))
 192       O << ":lower16:";
 193     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 194              (TF == ARMII::MO_HI16))
 195       O << ":upper16:";
 196     O << Imm;
 197     break;
 198   }
 199   case MachineOperand::MO_MachineBasicBlock:
 200     O << *MO.getMBB()->getSymbol();
 201     return;
 202   case MachineOperand::MO_GlobalAddress: {
 203     const GlobalValue *GV = MO.getGlobal();
 204     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 205         (TF & ARMII::MO_LO16))
 206       O << ":lower16:";
 207     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 208              (TF & ARMII::MO_HI16))
 209       O << ":upper16:";
 210     O << *Mang->getSymbol(GV);
 211
 212     printOffset(MO.getOffset(), O);
 213     if (TF == ARMII::MO_PLT)
 214       O << "(PLT)";
 215     break;
 216   }
 217   case MachineOperand::MO_ExternalSymbol: {
 218     O << *GetExternalSymbolSymbol(MO.getSymbolName());
 219     if (TF == ARMII::MO_PLT)
 220       O << "(PLT)";
 221     break;
 222   }
 223   case MachineOperand::MO_ConstantPoolIndex:
 224     O << *GetCPISymbol(MO.getIndex());
 225     break;
 226   case MachineOperand::MO_JumpTableIndex:
 227     O << *GetJTISymbol(MO.getIndex());
 228     break;
 229   }
 230 }
 231
 232 //===--------------------------------------------------------------------===//
 233
 234 MCSymbol *ARMAsmPrinter::
 235 GetARMSetPICJumpTableLabel2(unsigned uid, unsigned uid2,
 236                             const MachineBasicBlock *MBB) const {
 237   SmallString<60> Name;
 238   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix()
 239     << getFunctionNumber() << '_' << uid << '_' << uid2
 240     << "_set_" << MBB->getNumber();
 241   return OutContext.GetOrCreateSymbol(Name.str());
 242 }
 243
 244 MCSymbol *ARMAsmPrinter::
 245 GetARMJTIPICJumpTableLabel2(unsigned uid, unsigned uid2) const {
 246   SmallString<60> Name;
 247   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "JTI"
 248     << getFunctionNumber() << '_' << uid << '_' << uid2;
 249   return OutContext.GetOrCreateSymbol(Name.str());
 250 }
 251
 252
 253 MCSymbol *ARMAsmPrinter::GetARMSJLJEHLabel(void) const {
 254   SmallString<60> Name;
 255   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "SJLJEH"
 256     << getFunctionNumber();
 257   return OutContext.GetOrCreateSymbol(Name.str());
 258 }
 259
 260 bool ARMAsmPrinter::PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 261                                     unsigned AsmVariant, const char *ExtraCode,
 262                                     raw_ostream &O) {
 263   // Does this asm operand have a single letter operand modifier?
 264   if (ExtraCode && ExtraCode[0]) {
 265     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 266
 267     switch (ExtraCode[0]) {
 268     default: return true;  // Unknown modifier.
 269     case 'a': // Print as a memory address.
 270       if (MI->getOperand(OpNum).isReg()) {
 271         O << "["
 272           << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg())
 273           << "]";
 274         return false;
 275       }
 276       // Fallthrough
 277     case 'c': // Don't print "#" before an immediate operand.
 278       if (!MI->getOperand(OpNum).isImm())
 279         return true;
 280       O << MI->getOperand(OpNum).getImm();
 281       return false;
 282     case 'P': // Print a VFP double precision register.
 283     case 'q': // Print a NEON quad precision register.
 284       printOperand(MI, OpNum, O);
 285       return false;
 286     case 'Q':
 287     case 'R':
 288     case 'H':
 289       report_fatal_error("llvm does not support 'Q', 'R', and 'H' modifiers!");
 290       return true;
 291     }
 292   }
 293
 294   printOperand(MI, OpNum, O);
 295   return false;
 296 }
 297
 298 bool ARMAsmPrinter::PrintAsmMemoryOperand(const MachineInstr *MI,
 299                                           unsigned OpNum, unsigned AsmVariant,
 300                                           const char *ExtraCode,
 301                                           raw_ostream &O) {
 302   if (ExtraCode && ExtraCode[0])
 303     return true; // Unknown modifier.
 304
 305   const MachineOperand &MO = MI->getOperand(OpNum);
 306   assert(MO.isReg() && "unexpected inline asm memory operand");
 307   O << "[" << ARMInstPrinter::getRegisterName(MO.getReg()) << "]";
 308   return false;
 309 }
 310
 311 void ARMAsmPrinter::EmitStartOfAsmFile(Module &M) {
 312   if (Subtarget->isTargetDarwin()) {
 313     Reloc::Model RelocM = TM.getRelocationModel();
 314     if (RelocM == Reloc::PIC_ || RelocM == Reloc::DynamicNoPIC) {
 315       // Declare all the text sections up front (before the DWARF sections
 316       // emitted by AsmPrinter::doInitialization) so the assembler will keep
 317       // them together at the beginning of the object file.  This helps
 318       // avoid out-of-range branches that are due a fundamental limitation of
 319       // the way symbol offsets are encoded with the current Darwin ARM
 320       // relocations.
 321       const TargetLoweringObjectFileMachO &TLOFMacho =
 322         static_cast<const TargetLoweringObjectFileMachO &>(
 323           getObjFileLowering());
 324       OutStreamer.SwitchSection(TLOFMacho.getTextSection());
 325       OutStreamer.SwitchSection(TLOFMacho.getTextCoalSection());
 326       OutStreamer.SwitchSection(TLOFMacho.getConstTextCoalSection());
 327       if (RelocM == Reloc::DynamicNoPIC) {
 328         const MCSection *sect =
 329           OutContext.getMachOSection("__TEXT", "__symbol_stub4",
 330                                      MCSectionMachO::S_SYMBOL_STUBS,
 331                                      12, SectionKind::getText());
 332         OutStreamer.SwitchSection(sect);
 333       } else {
 334         const MCSection *sect =
 335           OutContext.getMachOSection("__TEXT", "__picsymbolstub4",
 336                                      MCSectionMachO::S_SYMBOL_STUBS,
 337                                      16, SectionKind::getText());
 338         OutStreamer.SwitchSection(sect);
 339       }
 340       const MCSection *StaticInitSect =
 341         OutContext.getMachOSection("__TEXT", "__StaticInit",
 342                                    MCSectionMachO::S_REGULAR |
 343                                    MCSectionMachO::S_ATTR_PURE_INSTRUCTIONS,
 344                                    SectionKind::getText());
 345       OutStreamer.SwitchSection(StaticInitSect);
 346     }
 347   }
 348
 349   // Use unified assembler syntax.
 350   OutStreamer.EmitAssemblerFlag(MCAF_SyntaxUnified);
 351
 352   // Emit ARM Build Attributes
 353   if (Subtarget->isTargetELF()) {
 354
 355     emitAttributes();
 356   }
 357 }
 358
 359
 360 void ARMAsmPrinter::EmitEndOfAsmFile(Module &M) {
 361   if (Subtarget->isTargetDarwin()) {
 362     // All darwin targets use mach-o.
 363     const TargetLoweringObjectFileMachO &TLOFMacho =
 364       static_cast<const TargetLoweringObjectFileMachO &>(getObjFileLowering());
 365     MachineModuleInfoMachO &MMIMacho =
 366       MMI->getObjFileInfo<MachineModuleInfoMachO>();
 367
 368     // Output non-lazy-pointers for external and common global variables.
 369     MachineModuleInfoMachO::SymbolListTy Stubs = MMIMacho.GetGVStubList();
 370
 371     if (!Stubs.empty()) {
 372       // Switch with ".non_lazy_symbol_pointer" directive.
 373       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
 374       EmitAlignment(2);
 375       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 376         // L_foo$stub:
 377         OutStreamer.EmitLabel(Stubs[i].first);
 378         //   .indirect_symbol _foo
 379         MachineModuleInfoImpl::StubValueTy &MCSym = Stubs[i].second;
 380         OutStreamer.EmitSymbolAttribute(MCSym.getPointer(),MCSA_IndirectSymbol);
 381
 382         if (MCSym.getInt())
 383           // External to current translation unit.
 384           OutStreamer.EmitIntValue(0, 4/*size*/, 0/*addrspace*/);
 385         else
 386           // Internal to current translation unit.
 387           //
 388           // When we place the LSDA into the TEXT section, the type info
 389           // pointers need to be indirect and pc-rel. We accomplish this by
 390           // using NLPs; however, sometimes the types are local to the file.
 391           // We need to fill in the value for the NLP in those cases.
 392           OutStreamer.EmitValue(MCSymbolRefExpr::Create(MCSym.getPointer(),
 393                                                         OutContext),
 394                                 4/*size*/, 0/*addrspace*/);
 395       }
 396
 397       Stubs.clear();
 398       OutStreamer.AddBlankLine();
 399     }
 400
 401     Stubs = MMIMacho.GetHiddenGVStubList();
 402     if (!Stubs.empty()) {
 403       OutStreamer.SwitchSection(getObjFileLowering().getDataSection());
 404       EmitAlignment(2);
 405       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 406         // L_foo$stub:
 407         OutStreamer.EmitLabel(Stubs[i].first);
 408         //   .long _foo
 409         OutStreamer.EmitValue(MCSymbolRefExpr::
 410                               Create(Stubs[i].second.getPointer(),
 411                                      OutContext),
 412                               4/*size*/, 0/*addrspace*/);
 413       }
 414
 415       Stubs.clear();
 416       OutStreamer.AddBlankLine();
 417     }
 418
 419     // Funny Darwin hack: This flag tells the linker that no global symbols
 420     // contain code that falls through to other global symbols (e.g. the obvious
 421     // implementation of multiple entry points).  If this doesn't occur, the
 422     // linker can safely perform dead code stripping.  Since LLVM never
 423     // generates code that does this, it is always safe to set.
 424     OutStreamer.EmitAssemblerFlag(MCAF_SubsectionsViaSymbols);
 425   }
 426 }
 427
 428 //===----------------------------------------------------------------------===//
 429 // Helper routines for EmitStartOfAsmFile() and EmitEndOfAsmFile()
 430 // FIXME:
 431 // The following seem like one-off assembler flags, but they actually need
 432 // to appear in the .ARM.attributes section in ELF.
 433 // Instead of subclassing the MCELFStreamer, we do the work here.
 434
 435 void ARMAsmPrinter::emitAttributes() {
 436
 437   emitARMAttributeSection();
 438
 439   AttributeEmitter *AttrEmitter;
 440   if (OutStreamer.hasRawTextSupport())
 441     AttrEmitter = new AsmAttributeEmitter(OutStreamer);
 442   else {
 443     MCObjectStreamer &O = static_cast<MCObjectStreamer&>(OutStreamer);
 444     AttrEmitter = new ObjectAttributeEmitter(O);
 445   }
 446
 447   AttrEmitter->MaybeSwitchVendor("aeabi");
 448
 449   std::string CPUString = Subtarget->getCPUString();
 450   if (OutStreamer.hasRawTextSupport()) {
 451     if (CPUString != "generic")
 452       OutStreamer.EmitRawText(StringRef("\t.cpu ") + CPUString);
 453   } else {
 454     assert(CPUString == "generic" && "Unsupported .cpu attribute for ELF/.o");
 455     // FIXME: Why these defaults?
 456     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch, ARMBuildAttrs::v4T);
 457     AttrEmitter->EmitAttribute(ARMBuildAttrs::ARM_ISA_use, 1);
 458     AttrEmitter->EmitAttribute(ARMBuildAttrs::THUMB_ISA_use, 1);
 459   }
 460
 461   // FIXME: Emit FPU type
 462   if (Subtarget->hasVFP2())
 463     AttrEmitter->EmitAttribute(ARMBuildAttrs::VFP_arch, 2);
 464
 465   // Signal various FP modes.
 466   if (!UnsafeFPMath) {
 467     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_denormal, 1);
 468     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_exceptions, 1);
 469   }
 470
 471   if (NoInfsFPMath && NoNaNsFPMath)
 472     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 1);
 473   else
 474     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 3);
 475
 476   // 8-bytes alignment stuff.
 477   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_needed, 1);
 478   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_preserved, 1);
 479
 480   // Hard float.  Use both S and D registers and conform to AAPCS-VFP.
 481   if (Subtarget->isAAPCS_ABI() && FloatABIType == FloatABI::Hard) {
 482     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_HardFP_use, 3);
 483     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_VFP_args, 1);
 484   }
 485   // FIXME: Should we signal R9 usage?
 486
 487   AttrEmitter->EmitAttribute(ARMBuildAttrs::DIV_use, 1);
 488
 489   AttrEmitter->Finish();
 490   delete AttrEmitter;
 491 }
 492
 493 void ARMAsmPrinter::emitARMAttributeSection() {
 494   // <format-version>
 495   // [ <section-length> "vendor-name"
 496   // [ <file-tag> <size> <attribute>*
 497   //   | <section-tag> <size> <section-number>* 0 <attribute>*
 498   //   | <symbol-tag> <size> <symbol-number>* 0 <attribute>*
 499   //   ]+
 500   // ]*
 501
 502   if (OutStreamer.hasRawTextSupport())
 503     return;
 504
 505   const ARMElfTargetObjectFile &TLOFELF =
 506     static_cast<const ARMElfTargetObjectFile &>
 507     (getObjFileLowering());
 508
 509   OutStreamer.SwitchSection(TLOFELF.getAttributesSection());
 510
 511   // Format version
 512   OutStreamer.EmitIntValue(0x41, 1);
 513 }
 514
 515 //===----------------------------------------------------------------------===//
 516
 517 static MCSymbol *getPICLabel(const char *Prefix, unsigned FunctionNumber,
 518                              unsigned LabelId, MCContext &Ctx) {
 519
 520   MCSymbol *Label = Ctx.GetOrCreateSymbol(Twine(Prefix)
 521                        + "PC" + Twine(FunctionNumber) + "_" + Twine(LabelId));
 522   return Label;
 523 }
 524
 525 static MCSymbolRefExpr::VariantKind
 526 getModifierVariantKind(ARMCP::ARMCPModifier Modifier) {
 527   switch (Modifier) {
 528   default: llvm_unreachable("Unknown modifier!");
 529   case ARMCP::no_modifier: return MCSymbolRefExpr::VK_None;
 530   case ARMCP::TLSGD:       return MCSymbolRefExpr::VK_ARM_TLSGD;
 531   case ARMCP::TPOFF:       return MCSymbolRefExpr::VK_ARM_TPOFF;
 532   case ARMCP::GOTTPOFF:    return MCSymbolRefExpr::VK_ARM_GOTTPOFF;
 533   case ARMCP::GOT:         return MCSymbolRefExpr::VK_ARM_GOT;
 534   case ARMCP::GOTOFF:      return MCSymbolRefExpr::VK_ARM_GOTOFF;
 535   }
 536   return MCSymbolRefExpr::VK_None;
 537 }
 538
 539 void ARMAsmPrinter::
 540 EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV) {
 541   int Size = TM.getTargetData()->getTypeAllocSize(MCPV->getType());
 542
 543   ARMConstantPoolValue *ACPV = static_cast<ARMConstantPoolValue*>(MCPV);
 544
 545   MCSymbol *MCSym;
 546   if (ACPV->isLSDA()) {
 547     SmallString<128> Str;
 548     raw_svector_ostream OS(Str);
 549     OS << MAI->getPrivateGlobalPrefix() << "_LSDA_" << getFunctionNumber();
 550     MCSym = OutContext.GetOrCreateSymbol(OS.str());
 551   } else if (ACPV->isBlockAddress()) {
 552     MCSym = GetBlockAddressSymbol(ACPV->getBlockAddress());
 553   } else if (ACPV->isGlobalValue()) {
 554     const GlobalValue *GV = ACPV->getGV();
 555     bool isIndirect = Subtarget->isTargetDarwin() &&
 556       Subtarget->GVIsIndirectSymbol(GV, TM.getRelocationModel());
 557     if (!isIndirect)
 558       MCSym = Mang->getSymbol(GV);
 559     else {
 560       // FIXME: Remove this when Darwin transition to @GOT like syntax.
 561       MCSym = GetSymbolWithGlobalValueBase(GV, "$non_lazy_ptr");
 562
 563       MachineModuleInfoMachO &MMIMachO =
 564         MMI->getObjFileInfo<MachineModuleInfoMachO>();
 565       MachineModuleInfoImpl::StubValueTy &StubSym =
 566         GV->hasHiddenVisibility() ? MMIMachO.getHiddenGVStubEntry(MCSym) :
 567         MMIMachO.getGVStubEntry(MCSym);
 568       if (StubSym.getPointer() == 0)
 569         StubSym = MachineModuleInfoImpl::
 570           StubValueTy(Mang->getSymbol(GV), !GV->hasInternalLinkage());
 571     }
 572   } else {
 573     assert(ACPV->isExtSymbol() && "unrecognized constant pool value");
 574     MCSym = GetExternalSymbolSymbol(ACPV->getSymbol());
 575   }
 576
 577   // Create an MCSymbol for the reference.
 578   const MCExpr *Expr =
 579     MCSymbolRefExpr::Create(MCSym, getModifierVariantKind(ACPV->getModifier()),
 580                             OutContext);
 581
 582   if (ACPV->getPCAdjustment()) {
 583     MCSymbol *PCLabel = getPICLabel(MAI->getPrivateGlobalPrefix(),
 584                                     getFunctionNumber(),
 585                                     ACPV->getLabelId(),
 586                                     OutContext);
 587     const MCExpr *PCRelExpr = MCSymbolRefExpr::Create(PCLabel, OutContext);
 588     PCRelExpr =
 589       MCBinaryExpr::CreateAdd(PCRelExpr,
 590                               MCConstantExpr::Create(ACPV->getPCAdjustment(),
 591                                                      OutContext),
 592                               OutContext);
 593     if (ACPV->mustAddCurrentAddress()) {
 594       // We want "(<expr> - .)", but MC doesn't have a concept of the '.'
 595       // label, so just emit a local label end reference that instead.
 596       MCSymbol *DotSym = OutContext.CreateTempSymbol();
 597       OutStreamer.EmitLabel(DotSym);
 598       const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 599       PCRelExpr = MCBinaryExpr::CreateSub(PCRelExpr, DotExpr, OutContext);
 600     }
 601     Expr = MCBinaryExpr::CreateSub(Expr, PCRelExpr, OutContext);
 602   }
 603   OutStreamer.EmitValue(Expr, Size);
 604 }
 605
 606 void ARMAsmPrinter::EmitJumpTable(const MachineInstr *MI) {
 607   unsigned Opcode = MI->getOpcode();
 608   int OpNum = 1;
 609   if (Opcode == ARM::BR_JTadd)
 610     OpNum = 2;
 611   else if (Opcode == ARM::BR_JTm)
 612     OpNum = 3;
 613
 614   const MachineOperand &MO1 = MI->getOperand(OpNum);
 615   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 616   unsigned JTI = MO1.getIndex();
 617
 618   // Emit a label for the jump table.
 619   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 620   OutStreamer.EmitLabel(JTISymbol);
 621
 622   // Emit each entry of the table.
 623   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 624   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 625   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 626
 627   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 628     MachineBasicBlock *MBB = JTBBs[i];
 629     // Construct an MCExpr for the entry. We want a value of the form:
 630     // (BasicBlockAddr - TableBeginAddr)
 631     //
 632     // For example, a table with entries jumping to basic blocks BB0 and BB1
 633     // would look like:
 634     // LJTI_0_0:
 635     //    .word (LBB0 - LJTI_0_0)
 636     //    .word (LBB1 - LJTI_0_0)
 637     const MCExpr *Expr = MCSymbolRefExpr::Create(MBB->getSymbol(), OutContext);
 638
 639     if (TM.getRelocationModel() == Reloc::PIC_)
 640       Expr = MCBinaryExpr::CreateSub(Expr, MCSymbolRefExpr::Create(JTISymbol,
 641                                                                    OutContext),
 642                                      OutContext);
 643     OutStreamer.EmitValue(Expr, 4);
 644   }
 645 }
 646
 647 void ARMAsmPrinter::EmitJump2Table(const MachineInstr *MI) {
 648   unsigned Opcode = MI->getOpcode();
 649   int OpNum = (Opcode == ARM::t2BR_JT) ? 2 : 1;
 650   const MachineOperand &MO1 = MI->getOperand(OpNum);
 651   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 652   unsigned JTI = MO1.getIndex();
 653
 654   // Emit a label for the jump table.
 655   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 656   OutStreamer.EmitLabel(JTISymbol);
 657
 658   // Emit each entry of the table.
 659   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 660   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 661   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 662   unsigned OffsetWidth = 4;
 663   if (MI->getOpcode() == ARM::t2TBB_JT)
 664     OffsetWidth = 1;
 665   else if (MI->getOpcode() == ARM::t2TBH_JT)
 666     OffsetWidth = 2;
 667
 668   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 669     MachineBasicBlock *MBB = JTBBs[i];
 670     const MCExpr *MBBSymbolExpr = MCSymbolRefExpr::Create(MBB->getSymbol(),
 671                                                       OutContext);
 672     // If this isn't a TBB or TBH, the entries are direct branch instructions.
 673     if (OffsetWidth == 4) {
 674       MCInst BrInst;
 675       BrInst.setOpcode(ARM::t2B);
 676       BrInst.addOperand(MCOperand::CreateExpr(MBBSymbolExpr));
 677       OutStreamer.EmitInstruction(BrInst);
 678       continue;
 679     }
 680     // Otherwise it's an offset from the dispatch instruction. Construct an
 681     // MCExpr for the entry. We want a value of the form:
 682     // (BasicBlockAddr - TableBeginAddr) / 2
 683     //
 684     // For example, a TBB table with entries jumping to basic blocks BB0 and BB1
 685     // would look like:
 686     // LJTI_0_0:
 687     //    .byte (LBB0 - LJTI_0_0) / 2
 688     //    .byte (LBB1 - LJTI_0_0) / 2
 689     const MCExpr *Expr =
 690       MCBinaryExpr::CreateSub(MBBSymbolExpr,
 691                               MCSymbolRefExpr::Create(JTISymbol, OutContext),
 692                               OutContext);
 693     Expr = MCBinaryExpr::CreateDiv(Expr, MCConstantExpr::Create(2, OutContext),
 694                                    OutContext);
 695     OutStreamer.EmitValue(Expr, OffsetWidth);
 696   }
 697 }
 698
 699 void ARMAsmPrinter::PrintDebugValueComment(const MachineInstr *MI,
 700                                            raw_ostream &OS) {
 701   unsigned NOps = MI->getNumOperands();
 702   assert(NOps==4);
 703   OS << '\t' << MAI->getCommentString() << "DEBUG_VALUE: ";
 704   // cast away const; DIetc do not take const operands for some reason.
 705   DIVariable V(const_cast<MDNode *>(MI->getOperand(NOps-1).getMetadata()));
 706   OS << V.getName();
 707   OS << " <- ";
 708   // Frame address.  Currently handles register +- offset only.
 709   assert(MI->getOperand(0).isReg() && MI->getOperand(1).isImm());
 710   OS << '['; printOperand(MI, 0, OS); OS << '+'; printOperand(MI, 1, OS);
 711   OS << ']';
 712   OS << "+";
 713   printOperand(MI, NOps-2, OS);
 714 }
 715
 716 void ARMAsmPrinter::EmitInstruction(const MachineInstr *MI) {
 717   switch (MI->getOpcode()) {
 718   default: break;
 719   case ARM::t2MOVi32imm: assert(0 && "Should be lowered by thumb2it pass");
 720   case ARM::DBG_VALUE: {
 721     if (isVerbose() && OutStreamer.hasRawTextSupport()) {
 722       SmallString<128> TmpStr;
 723       raw_svector_ostream OS(TmpStr);
 724       PrintDebugValueComment(MI, OS);
 725       OutStreamer.EmitRawText(StringRef(OS.str()));
 726     }
 727     return;
 728   }
 729   case ARM::MOVPCRX: {
 730     MCInst TmpInst;
 731     TmpInst.setOpcode(ARM::MOVr);
 732     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 733     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 734     // Add predicate operands.
 735     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 736     TmpInst.addOperand(MCOperand::CreateReg(0));
 737     // Add 's' bit operand (always reg0 for this)
 738     TmpInst.addOperand(MCOperand::CreateReg(0));
 739     OutStreamer.EmitInstruction(TmpInst);
 740     return;
 741   }
 742   case ARM::BXr9_CALL:
 743   case ARM::BX_CALL: {
 744     {
 745       MCInst TmpInst;
 746       TmpInst.setOpcode(ARM::MOVr);
 747       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 748       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 749       // Add predicate operands.
 750       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 751       TmpInst.addOperand(MCOperand::CreateReg(0));
 752       // Add 's' bit operand (always reg0 for this)
 753       TmpInst.addOperand(MCOperand::CreateReg(0));
 754       OutStreamer.EmitInstruction(TmpInst);
 755     }
 756     {
 757       MCInst TmpInst;
 758       TmpInst.setOpcode(ARM::BX);
 759       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 760       OutStreamer.EmitInstruction(TmpInst);
 761     }
 762     return;
 763   }
 764   case ARM::BMOVPCRXr9_CALL:
 765   case ARM::BMOVPCRX_CALL: {
 766     {
 767       MCInst TmpInst;
 768       TmpInst.setOpcode(ARM::MOVr);
 769       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 770       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 771       // Add predicate operands.
 772       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 773       TmpInst.addOperand(MCOperand::CreateReg(0));
 774       // Add 's' bit operand (always reg0 for this)
 775       TmpInst.addOperand(MCOperand::CreateReg(0));
 776       OutStreamer.EmitInstruction(TmpInst);
 777     }
 778     {
 779       MCInst TmpInst;
 780       TmpInst.setOpcode(ARM::MOVr);
 781       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 782       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 783       // Add predicate operands.
 784       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 785       TmpInst.addOperand(MCOperand::CreateReg(0));
 786       // Add 's' bit operand (always reg0 for this)
 787       TmpInst.addOperand(MCOperand::CreateReg(0));
 788       OutStreamer.EmitInstruction(TmpInst);
 789     }
 790     return;
 791   }
 792   case ARM::tPICADD: {
 793     // This is a pseudo op for a label + instruction sequence, which looks like:
 794     // LPC0:
 795     //     add r0, pc
 796     // This adds the address of LPC0 to r0.
 797
 798     // Emit the label.
 799     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 800                           getFunctionNumber(), MI->getOperand(2).getImm(),
 801                           OutContext));
 802
 803     // Form and emit the add.
 804     MCInst AddInst;
 805     AddInst.setOpcode(ARM::tADDhirr);
 806     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 807     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 808     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 809     // Add predicate operands.
 810     AddInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 811     AddInst.addOperand(MCOperand::CreateReg(0));
 812     OutStreamer.EmitInstruction(AddInst);
 813     return;
 814   }
 815   case ARM::PICADD: {
 816     // This is a pseudo op for a label + instruction sequence, which looks like:
 817     // LPC0:
 818     //     add r0, pc, r0
 819     // This adds the address of LPC0 to r0.
 820
 821     // Emit the label.
 822     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 823                           getFunctionNumber(), MI->getOperand(2).getImm(),
 824                           OutContext));
 825
 826     // Form and emit the add.
 827     MCInst AddInst;
 828     AddInst.setOpcode(ARM::ADDrr);
 829     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 830     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 831     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 832     // Add predicate operands.
 833     AddInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 834     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 835     // Add 's' bit operand (always reg0 for this)
 836     AddInst.addOperand(MCOperand::CreateReg(0));
 837     OutStreamer.EmitInstruction(AddInst);
 838     return;
 839   }
 840   case ARM::PICSTR:
 841   case ARM::PICSTRB:
 842   case ARM::PICSTRH:
 843   case ARM::PICLDR:
 844   case ARM::PICLDRB:
 845   case ARM::PICLDRH:
 846   case ARM::PICLDRSB:
 847   case ARM::PICLDRSH: {
 848     // This is a pseudo op for a label + instruction sequence, which looks like:
 849     // LPC0:
 850     //     OP r0, [pc, r0]
 851     // The LCP0 label is referenced by a constant pool entry in order to get
 852     // a PC-relative address at the ldr instruction.
 853
 854     // Emit the label.
 855     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 856                           getFunctionNumber(), MI->getOperand(2).getImm(),
 857                           OutContext));
 858
 859     // Form and emit the load
 860     unsigned Opcode;
 861     switch (MI->getOpcode()) {
 862     default:
 863       llvm_unreachable("Unexpected opcode!");
 864     case ARM::PICSTR:   Opcode = ARM::STRrs; break;
 865     case ARM::PICSTRB:  Opcode = ARM::STRBrs; break;
 866     case ARM::PICSTRH:  Opcode = ARM::STRH; break;
 867     case ARM::PICLDR:   Opcode = ARM::LDRrs; break;
 868     case ARM::PICLDRB:  Opcode = ARM::LDRBrs; break;
 869     case ARM::PICLDRH:  Opcode = ARM::LDRH; break;
 870     case ARM::PICLDRSB: Opcode = ARM::LDRSB; break;
 871     case ARM::PICLDRSH: Opcode = ARM::LDRSH; break;
 872     }
 873     MCInst LdStInst;
 874     LdStInst.setOpcode(Opcode);
 875     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 876     LdStInst.addOperand(MCOperand::CreateReg(ARM::PC));
 877     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 878     LdStInst.addOperand(MCOperand::CreateImm(0));
 879     // Add predicate operands.
 880     LdStInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 881     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 882     OutStreamer.EmitInstruction(LdStInst);
 883
 884     return;
 885   }
 886   case ARM::CONSTPOOL_ENTRY: {
 887     /// CONSTPOOL_ENTRY - This instruction represents a floating constant pool
 888     /// in the function.  The first operand is the ID# for this instruction, the
 889     /// second is the index into the MachineConstantPool that this is, the third
 890     /// is the size in bytes of this constant pool entry.
 891     unsigned LabelId = (unsigned)MI->getOperand(0).getImm();
 892     unsigned CPIdx   = (unsigned)MI->getOperand(1).getIndex();
 893
 894     EmitAlignment(2);
 895     OutStreamer.EmitLabel(GetCPISymbol(LabelId));
 896
 897     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPIdx];
 898     if (MCPE.isMachineConstantPoolEntry())
 899       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
 900     else
 901       EmitGlobalConstant(MCPE.Val.ConstVal);
 902
 903     return;
 904   }
 905   case ARM::t2BR_JT: {
 906     // Lower and emit the instruction itself, then the jump table following it.
 907     MCInst TmpInst;
 908     TmpInst.setOpcode(ARM::tMOVgpr2gpr);
 909     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 910     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 911     // Add predicate operands.
 912     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 913     TmpInst.addOperand(MCOperand::CreateReg(0));
 914     OutStreamer.EmitInstruction(TmpInst);
 915     // Output the data for the jump table itself
 916     EmitJump2Table(MI);
 917     return;
 918   }
 919   case ARM::t2TBB_JT: {
 920     // Lower and emit the instruction itself, then the jump table following it.
 921     MCInst TmpInst;
 922
 923     TmpInst.setOpcode(ARM::t2TBB);
 924     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 925     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 926     // Add predicate operands.
 927     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 928     TmpInst.addOperand(MCOperand::CreateReg(0));
 929     OutStreamer.EmitInstruction(TmpInst);
 930     // Output the data for the jump table itself
 931     EmitJump2Table(MI);
 932     // Make sure the next instruction is 2-byte aligned.
 933     EmitAlignment(1);
 934     return;
 935   }
 936   case ARM::t2TBH_JT: {
 937     // Lower and emit the instruction itself, then the jump table following it.
 938     MCInst TmpInst;
 939
 940     TmpInst.setOpcode(ARM::t2TBH);
 941     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 942     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 943     // Add predicate operands.
 944     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 945     TmpInst.addOperand(MCOperand::CreateReg(0));
 946     OutStreamer.EmitInstruction(TmpInst);
 947     // Output the data for the jump table itself
 948     EmitJump2Table(MI);
 949     return;
 950   }
 951   case ARM::tBR_JTr:
 952   case ARM::BR_JTr: {
 953     // Lower and emit the instruction itself, then the jump table following it.
 954     // mov pc, target
 955     MCInst TmpInst;
 956     unsigned Opc = MI->getOpcode() == ARM::BR_JTr ?
 957       ARM::MOVr : ARM::tMOVgpr2gpr;
 958     TmpInst.setOpcode(Opc);
 959     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 960     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 961     // Add predicate operands.
 962     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 963     TmpInst.addOperand(MCOperand::CreateReg(0));
 964     // Add 's' bit operand (always reg0 for this)
 965     if (Opc == ARM::MOVr)
 966       TmpInst.addOperand(MCOperand::CreateReg(0));
 967     OutStreamer.EmitInstruction(TmpInst);
 968
 969     // Make sure the Thumb jump table is 4-byte aligned.
 970     if (Opc == ARM::tMOVr)
 971       EmitAlignment(2);
 972
 973     // Output the data for the jump table itself
 974     EmitJumpTable(MI);
 975     return;
 976   }
 977   case ARM::BR_JTm: {
 978     // Lower and emit the instruction itself, then the jump table following it.
 979     // ldr pc, target
 980     MCInst TmpInst;
 981     if (MI->getOperand(1).getReg() == 0) {
 982       // literal offset
 983       TmpInst.setOpcode(ARM::LDRi12);
 984       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 985       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 986       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
 987     } else {
 988       TmpInst.setOpcode(ARM::LDRrs);
 989       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 990       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 991       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 992       TmpInst.addOperand(MCOperand::CreateImm(0));
 993     }
 994     // Add predicate operands.
 995     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 996     TmpInst.addOperand(MCOperand::CreateReg(0));
 997     OutStreamer.EmitInstruction(TmpInst);
 998
 999     // Output the data for the jump table itself
1000     EmitJumpTable(MI);
1001     return;
1002   }
1003   case ARM::BR_JTadd: {
1004     // Lower and emit the instruction itself, then the jump table following it.
1005     // add pc, target, idx
1006     MCInst TmpInst;
1007     TmpInst.setOpcode(ARM::ADDrr);
1008     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1009     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1010     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1011     // Add predicate operands.
1012     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1013     TmpInst.addOperand(MCOperand::CreateReg(0));
1014     // Add 's' bit operand (always reg0 for this)
1015     TmpInst.addOperand(MCOperand::CreateReg(0));
1016     OutStreamer.EmitInstruction(TmpInst);
1017
1018     // Output the data for the jump table itself
1019     EmitJumpTable(MI);
1020     return;
1021   }
1022   case ARM::TRAP: {
1023     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1024     // FIXME: Remove this special case when they do.
1025     if (!Subtarget->isTargetDarwin()) {
1026       //.long 0xe7ffdefe @ trap
1027       uint32_t Val = 0xe7ffdefeUL;
1028       OutStreamer.AddComment("trap");
1029       OutStreamer.EmitIntValue(Val, 4);
1030       return;
1031     }
1032     break;
1033   }
1034   case ARM::tTRAP: {
1035     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1036     // FIXME: Remove this special case when they do.
1037     if (!Subtarget->isTargetDarwin()) {
1038       //.short 57086 @ trap
1039       uint16_t Val = 0xdefe;
1040       OutStreamer.AddComment("trap");
1041       OutStreamer.EmitIntValue(Val, 2);
1042       return;
1043     }
1044     break;
1045   }
1046   case ARM::t2Int_eh_sjlj_setjmp:
1047   case ARM::t2Int_eh_sjlj_setjmp_nofp:
1048   case ARM::tInt_eh_sjlj_setjmp: {
1049     // Two incoming args: GPR:$src, GPR:$val
1050     // mov $val, pc
1051     // adds $val, #7
1052     // str $val, [$src, #4]
1053     // movs r0, #0
1054     // b 1f
1055     // movs r0, #1
1056     // 1:
1057     unsigned SrcReg = MI->getOperand(0).getReg();
1058     unsigned ValReg = MI->getOperand(1).getReg();
1059     MCSymbol *Label = GetARMSJLJEHLabel();
1060     {
1061       MCInst TmpInst;
1062       TmpInst.setOpcode(ARM::tMOVgpr2tgpr);
1063       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1064       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1065       // 's' bit operand
1066       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1067       OutStreamer.AddComment("eh_setjmp begin");
1068       OutStreamer.EmitInstruction(TmpInst);
1069     }
1070     {
1071       MCInst TmpInst;
1072       TmpInst.setOpcode(ARM::tADDi3);
1073       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1074       // 's' bit operand
1075       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1076       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1077       TmpInst.addOperand(MCOperand::CreateImm(7));
1078       // Predicate.
1079       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1080       TmpInst.addOperand(MCOperand::CreateReg(0));
1081       OutStreamer.EmitInstruction(TmpInst);
1082     }
1083     {
1084       MCInst TmpInst;
1085       TmpInst.setOpcode(ARM::tSTR);
1086       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1087       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1088       // The offset immediate is #4. The operand value is scaled by 4 for the
1089       // tSTR instruction.
1090       TmpInst.addOperand(MCOperand::CreateImm(1));
1091       TmpInst.addOperand(MCOperand::CreateReg(0));
1092       // Predicate.
1093       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1094       TmpInst.addOperand(MCOperand::CreateReg(0));
1095       OutStreamer.EmitInstruction(TmpInst);
1096     }
1097     {
1098       MCInst TmpInst;
1099       TmpInst.setOpcode(ARM::tMOVi8);
1100       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1101       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1102       TmpInst.addOperand(MCOperand::CreateImm(0));
1103       // Predicate.
1104       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1105       TmpInst.addOperand(MCOperand::CreateReg(0));
1106       OutStreamer.EmitInstruction(TmpInst);
1107     }
1108     {
1109       const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, OutContext);
1110       MCInst TmpInst;
1111       TmpInst.setOpcode(ARM::tB);
1112       TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
1113       OutStreamer.EmitInstruction(TmpInst);
1114     }
1115     {
1116       MCInst TmpInst;
1117       TmpInst.setOpcode(ARM::tMOVi8);
1118       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1119       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1120       TmpInst.addOperand(MCOperand::CreateImm(1));
1121       // Predicate.
1122       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1123       TmpInst.addOperand(MCOperand::CreateReg(0));
1124       OutStreamer.AddComment("eh_setjmp end");
1125       OutStreamer.EmitInstruction(TmpInst);
1126     }
1127     OutStreamer.EmitLabel(Label);
1128     return;
1129   }
1130
1131   case ARM::Int_eh_sjlj_setjmp_nofp:
1132   case ARM::Int_eh_sjlj_setjmp: {
1133     // Two incoming args: GPR:$src, GPR:$val
1134     // add $val, pc, #8
1135     // str $val, [$src, #+4]
1136     // mov r0, #0
1137     // add pc, pc, #0
1138     // mov r0, #1
1139     unsigned SrcReg = MI->getOperand(0).getReg();
1140     unsigned ValReg = MI->getOperand(1).getReg();
1141
1142     {
1143       MCInst TmpInst;
1144       TmpInst.setOpcode(ARM::ADDri);
1145       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1146       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1147       TmpInst.addOperand(MCOperand::CreateImm(8));
1148       // Predicate.
1149       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1150       TmpInst.addOperand(MCOperand::CreateReg(0));
1151       // 's' bit operand (always reg0 for this).
1152       TmpInst.addOperand(MCOperand::CreateReg(0));
1153       OutStreamer.AddComment("eh_setjmp begin");
1154       OutStreamer.EmitInstruction(TmpInst);
1155     }
1156     {
1157       MCInst TmpInst;
1158       TmpInst.setOpcode(ARM::STRi12);
1159       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1160       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1161       TmpInst.addOperand(MCOperand::CreateImm(4));
1162       // Predicate.
1163       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1164       TmpInst.addOperand(MCOperand::CreateReg(0));
1165       OutStreamer.EmitInstruction(TmpInst);
1166     }
1167     {
1168       MCInst TmpInst;
1169       TmpInst.setOpcode(ARM::MOVi);
1170       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1171       TmpInst.addOperand(MCOperand::CreateImm(0));
1172       // Predicate.
1173       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1174       TmpInst.addOperand(MCOperand::CreateReg(0));
1175       // 's' bit operand (always reg0 for this).
1176       TmpInst.addOperand(MCOperand::CreateReg(0));
1177       OutStreamer.EmitInstruction(TmpInst);
1178     }
1179     {
1180       MCInst TmpInst;
1181       TmpInst.setOpcode(ARM::ADDri);
1182       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1183       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1184       TmpInst.addOperand(MCOperand::CreateImm(0));
1185       // Predicate.
1186       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1187       TmpInst.addOperand(MCOperand::CreateReg(0));
1188       // 's' bit operand (always reg0 for this).
1189       TmpInst.addOperand(MCOperand::CreateReg(0));
1190       OutStreamer.EmitInstruction(TmpInst);
1191     }
1192     {
1193       MCInst TmpInst;
1194       TmpInst.setOpcode(ARM::MOVi);
1195       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1196       TmpInst.addOperand(MCOperand::CreateImm(1));
1197       // Predicate.
1198       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1199       TmpInst.addOperand(MCOperand::CreateReg(0));
1200       // 's' bit operand (always reg0 for this).
1201       TmpInst.addOperand(MCOperand::CreateReg(0));
1202       OutStreamer.AddComment("eh_setjmp end");
1203       OutStreamer.EmitInstruction(TmpInst);
1204     }
1205     return;
1206   }
1207   case ARM::Int_eh_sjlj_longjmp: {
1208     // ldr sp, [$src, #8]
1209     // ldr $scratch, [$src, #4]
1210     // ldr r7, [$src]
1211     // bx $scratch
1212     unsigned SrcReg = MI->getOperand(0).getReg();
1213     unsigned ScratchReg = MI->getOperand(1).getReg();
1214     {
1215       MCInst TmpInst;
1216       TmpInst.setOpcode(ARM::LDRi12);
1217       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1218       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1219       TmpInst.addOperand(MCOperand::CreateImm(8));
1220       // Predicate.
1221       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1222       TmpInst.addOperand(MCOperand::CreateReg(0));
1223       OutStreamer.EmitInstruction(TmpInst);
1224     }
1225     {
1226       MCInst TmpInst;
1227       TmpInst.setOpcode(ARM::LDRi12);
1228       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1229       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1230       TmpInst.addOperand(MCOperand::CreateImm(4));
1231       // Predicate.
1232       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1233       TmpInst.addOperand(MCOperand::CreateReg(0));
1234       OutStreamer.EmitInstruction(TmpInst);
1235     }
1236     {
1237       MCInst TmpInst;
1238       TmpInst.setOpcode(ARM::LDRi12);
1239       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1240       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1241       TmpInst.addOperand(MCOperand::CreateImm(0));
1242       // Predicate.
1243       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1244       TmpInst.addOperand(MCOperand::CreateReg(0));
1245       OutStreamer.EmitInstruction(TmpInst);
1246     }
1247     {
1248       MCInst TmpInst;
1249       TmpInst.setOpcode(ARM::BX);
1250       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1251       // Predicate.
1252       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1253       TmpInst.addOperand(MCOperand::CreateReg(0));
1254       OutStreamer.EmitInstruction(TmpInst);
1255     }
1256     return;
1257   }
1258   case ARM::tInt_eh_sjlj_longjmp: {
1259     // ldr $scratch, [$src, #8]
1260     // mov sp, $scratch
1261     // ldr $scratch, [$src, #4]
1262     // ldr r7, [$src]
1263     // bx $scratch
1264     unsigned SrcReg = MI->getOperand(0).getReg();
1265     unsigned ScratchReg = MI->getOperand(1).getReg();
1266     {
1267       MCInst TmpInst;
1268       TmpInst.setOpcode(ARM::tLDR);
1269       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1270       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1271       // The offset immediate is #8. The operand value is scaled by 4 for the
1272       // tSTR instruction.
1273       TmpInst.addOperand(MCOperand::CreateImm(2));
1274       TmpInst.addOperand(MCOperand::CreateReg(0));
1275       // Predicate.
1276       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1277       TmpInst.addOperand(MCOperand::CreateReg(0));
1278       OutStreamer.EmitInstruction(TmpInst);
1279     }
1280     {
1281       MCInst TmpInst;
1282       TmpInst.setOpcode(ARM::tMOVtgpr2gpr);
1283       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1284       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1285       // Predicate.
1286       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1287       TmpInst.addOperand(MCOperand::CreateReg(0));
1288       OutStreamer.EmitInstruction(TmpInst);
1289     }
1290     {
1291       MCInst TmpInst;
1292       TmpInst.setOpcode(ARM::tLDR);
1293       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1294       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1295       TmpInst.addOperand(MCOperand::CreateImm(1));
1296       TmpInst.addOperand(MCOperand::CreateReg(0));
1297       // Predicate.
1298       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1299       TmpInst.addOperand(MCOperand::CreateReg(0));
1300       OutStreamer.EmitInstruction(TmpInst);
1301     }
1302     {
1303       MCInst TmpInst;
1304       TmpInst.setOpcode(ARM::tLDR);
1305       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1306       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1307       TmpInst.addOperand(MCOperand::CreateImm(0));
1308       TmpInst.addOperand(MCOperand::CreateReg(0));
1309       // Predicate.
1310       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1311       TmpInst.addOperand(MCOperand::CreateReg(0));
1312       OutStreamer.EmitInstruction(TmpInst);
1313     }
1314     {
1315       MCInst TmpInst;
1316       TmpInst.setOpcode(ARM::tBX_RET_vararg);
1317       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1318       // Predicate.
1319       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1320       TmpInst.addOperand(MCOperand::CreateReg(0));
1321       OutStreamer.EmitInstruction(TmpInst);
1322     }
1323     return;
1324   }
1325   }
1326
1327   MCInst TmpInst;
1328   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
1329   OutStreamer.EmitInstruction(TmpInst);
1330 }
1331
1332 //===----------------------------------------------------------------------===//
1333 // Target Registry Stuff
1334 //===----------------------------------------------------------------------===//
1335
1336 static MCInstPrinter *createARMMCInstPrinter(const Target &T,
1337                                              unsigned SyntaxVariant,
1338                                              const MCAsmInfo &MAI) {
1339   if (SyntaxVariant == 0)
1340     return new ARMInstPrinter(MAI);
1341   return 0;
1342 }
1343
1344 // Force static initialization.
1345 extern "C" void LLVMInitializeARMAsmPrinter() {
1346   RegisterAsmPrinter<ARMAsmPrinter> X(TheARMTarget);
1347   RegisterAsmPrinter<ARMAsmPrinter> Y(TheThumbTarget);
1348
1349   TargetRegistry::RegisterMCInstPrinter(TheARMTarget, createARMMCInstPrinter);
1350   TargetRegistry::RegisterMCInstPrinter(TheThumbTarget, createARMMCInstPrinter);
1351 }
1352