lib/Target/AMDGPU/VIInstructions.td

   1 //===-- VIInstructions.td - VI Instruction Defintions ---------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 // Instruction definitions for VI and newer.
  10 //===----------------------------------------------------------------------===//
  11
  12 let SIAssemblerPredicate = DisableInst, SubtargetPredicate = isVI in {
  13
  14 //===----------------------------------------------------------------------===//
  15 // VOP1 Instructions
  16 //===----------------------------------------------------------------------===//
  17
  18 defm V_CVT_F16_U16 : VOP1Inst <vop1<0, 0x39>, "v_cvt_f16_u16", VOP_F16_I16>;
  19 defm V_CVT_F16_I16 : VOP1Inst <vop1<0, 0x3a>, "v_cvt_f16_i16", VOP_F16_I16>;
  20 defm V_CVT_U16_F16 : VOP1Inst <vop1<0, 0x3b>, "v_cvt_u16_f16", VOP_I16_F16>;
  21 defm V_CVT_I16_F16 : VOP1Inst <vop1<0, 0x3c>, "v_cvt_i16_f16", VOP_I16_F16>;
  22 defm V_RCP_F16 : VOP1Inst <vop1<0, 0x3d>, "v_rcp_f16", VOP_F16_F16>;
  23 defm V_SQRT_F16 : VOP1Inst <vop1<0, 0x3e>, "v_sqrt_f16", VOP_F16_F16>;
  24 defm V_RSQ_F16 : VOP1Inst <vop1<0, 0x3f>, "v_rsq_f16", VOP_F16_F16>;
  25 defm V_LOG_F16 : VOP1Inst <vop1<0, 0x40>, "v_log_f16", VOP_F16_F16>;
  26 defm V_EXP_F16 : VOP1Inst <vop1<0, 0x41>, "v_exp_f16", VOP_F16_F16>;
  27 defm V_FREXP_MANT_F16 : VOP1Inst <vop1<0, 0x42>, "v_frexp_mant_f16",
  28   VOP_F16_F16
  29 >;
  30 defm V_FREXP_EXP_I16_F16 : VOP1Inst <vop1<0, 0x43>, "v_frexp_exp_i16_f16",
  31   VOP_I16_F16
  32 >;
  33 defm V_FLOOR_F16 : VOP1Inst <vop1<0, 0x44>, "v_floor_f16", VOP_F16_F16>;
  34 defm V_CEIL_F16 : VOP1Inst <vop1<0, 0x45>, "v_ceil_f16", VOP_F16_F16>;
  35 defm V_TRUNC_F16 : VOP1Inst <vop1<0, 0x46>, "v_trunc_f16", VOP_F16_F16>;
  36 defm V_RNDNE_F16 : VOP1Inst <vop1<0, 0x47>, "v_rndne_f16", VOP_F16_F16>;
  37 defm V_FRACT_F16 : VOP1Inst <vop1<0, 0x48>, "v_fract_f16", VOP_F16_F16>;
  38 defm V_SIN_F16 : VOP1Inst <vop1<0, 0x49>, "v_sin_f16", VOP_F16_F16>;
  39 defm V_COS_F16 : VOP1Inst <vop1<0, 0x4a>, "v_cos_f16", VOP_F16_F16>;
  40
  41 //===----------------------------------------------------------------------===//
  42 // VOP2 Instructions
  43 //===----------------------------------------------------------------------===//
  44
  45 let isCommutable = 1 in {
  46
  47 defm V_ADD_F16 : VOP2Inst <vop2<0, 0x1f>, "v_add_f16", VOP_F16_F16_F16>;
  48 defm V_SUB_F16 : VOP2Inst <vop2<0, 0x20>, "v_sub_f16", VOP_F16_F16_F16>;
  49 defm V_SUBREV_F16 : VOP2Inst <vop2<0, 0x21>, "v_subrev_f16", VOP_F16_F16_F16,
  50   null_frag, "v_sub_f16"
  51 >;
  52 defm V_MUL_F16 : VOP2Inst <vop2<0, 0x22>, "v_mul_f16", VOP_F16_F16_F16>;
  53 defm V_MAC_F16 : VOP2Inst <vop2<0, 0x23>, "v_mac_f16", VOP_F16_F16_F16>;
  54 } // End isCommutable = 1
  55 defm V_MADMK_F16 : VOP2MADK <vop2<0,0x24>, "v_madmk_f16">;
  56 let isCommutable = 1 in {
  57 defm V_MADAK_F16 : VOP2MADK <vop2<0,0x25>, "v_madak_f16">;
  58 defm V_ADD_U16 : VOP2Inst <vop2<0,0x26>, "v_add_u16", VOP_I16_I16_I16>;
  59 defm V_SUB_U16 : VOP2Inst <vop2<0,0x27>, "v_sub_u16" , VOP_I16_I16_I16>;
  60 defm V_SUBREV_U16 : VOP2Inst <vop2<0,0x28>, "v_subrev_u16", VOP_I16_I16_I16>;
  61 defm V_MUL_LO_U16 : VOP2Inst <vop2<0,0x29>, "v_mul_lo_u16", VOP_I16_I16_I16>;
  62 } // End isCommutable = 1
  63 defm V_LSHLREV_B16 : VOP2Inst <vop2<0,0x2a>, "v_lshlrev_b16", VOP_I16_I16_I16>;
  64 defm V_LSHRREV_B16 : VOP2Inst <vop2<0,0x2b>, "v_lshrrev_b16", VOP_I16_I16_I16>;
  65 defm V_ASHRREV_B16 : VOP2Inst <vop2<0,0x2c>, "v_ashrrev_b16", VOP_I16_I16_I16>;
  66 let isCommutable = 1 in {
  67 defm V_MAX_F16 : VOP2Inst <vop2<0,0x2d>, "v_max_f16", VOP_F16_F16_F16>;
  68 defm V_MIN_F16 : VOP2Inst <vop2<0,0x2e>, "v_min_f16", VOP_F16_F16_F16>;
  69 defm V_MAX_U16 : VOP2Inst <vop2<0,0x2f>, "v_max_u16", VOP_I16_I16_I16>;
  70 defm V_MAX_I16 : VOP2Inst <vop2<0,0x30>, "v_max_i16", VOP_I16_I16_I16>;
  71 defm V_MIN_U16 : VOP2Inst <vop2<0,0x31>, "v_min_u16", VOP_I16_I16_I16>;
  72 defm V_MIN_I16 : VOP2Inst <vop2<0,0x32>, "v_min_i16", VOP_I16_I16_I16>;
  73 } // End isCommutable = 1
  74 defm V_LDEXP_F16 : VOP2Inst <vop2<0,0x33>, "v_ldexp_f16", VOP_F16_F16_I16>;
  75
  76 // Aliases to simplify matching of floating-point instructions that
  77 // are VOP2 on SI and VOP3 on VI.
  78
  79 class SI2_VI3Alias <string name, Instruction inst> : InstAlias <
  80   name#" $dst, $src0, $src1",
  81   (inst VGPR_32:$dst, 0, VCSrc_32:$src0, 0, VCSrc_32:$src1, 0, 0)
  82 >, PredicateControl {
  83   let UseInstAsmMatchConverter = 0;
  84 }
  85
  86 def : SI2_VI3Alias <"v_ldexp_f32", V_LDEXP_F32_e64_vi>;
  87 def : SI2_VI3Alias <"v_cvt_pkaccum_u8_f32", V_CVT_PKACCUM_U8_F32_e64_vi>;
  88 def : SI2_VI3Alias <"v_cvt_pknorm_i16_f32", V_CVT_PKNORM_I16_F32_e64_vi>;
  89 def : SI2_VI3Alias <"v_cvt_pknorm_u16_f32", V_CVT_PKNORM_U16_F32_e64_vi>;
  90 def : SI2_VI3Alias <"v_cvt_pkrtz_f16_f32", V_CVT_PKRTZ_F16_F32_e64_vi>;
  91
  92 //===----------------------------------------------------------------------===//
  93 // SMEM Instructions
  94 //===----------------------------------------------------------------------===//
  95
  96 def S_DCACHE_WB : SMEM_Inval <0x21,
  97   "s_dcache_wb", int_amdgcn_s_dcache_wb>;
  98
  99 def S_DCACHE_WB_VOL : SMEM_Inval <0x23,
 100   "s_dcache_wb_vol", int_amdgcn_s_dcache_wb_vol>;
 101
 102 } // End SIAssemblerPredicate = DisableInst, SubtargetPredicate = isVI
 103
 104 let Predicates = [isVI] in {
 105
 106 // 1. Offset as 20bit DWORD immediate
 107 def : Pat <
 108   (SIload_constant v4i32:$sbase, IMM20bit:$offset),
 109   (S_BUFFER_LOAD_DWORD_IMM $sbase, (as_i32imm $offset))
 110 >;
 111
 112 } // End Predicates = [isVI]