lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp

   1 //===----- LegalizeIntegerTypes.cpp - Legalization of integer types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements integer type expansion and promotion for LegalizeTypes.
  11 // Promotion is the act of changing a computation in an illegal type into a
  12 // computation in a larger type.  For example, implementing i8 arithmetic in an
  13 // i32 register (often needed on powerpc).
  14 // Expansion is the act of changing a computation in an illegal type into a
  15 // computation in two identical registers of a smaller type.  For example,
  16 // implementing i64 arithmetic in two i32 registers (often needed on 32-bit
  17 // targets).
  18 //
  19 //===----------------------------------------------------------------------===//
  20
  21 #include "LegalizeTypes.h"
  22 #include "llvm/IR/DerivedTypes.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 using namespace llvm;
  26
  27 #define DEBUG_TYPE "legalize-types"
  28
  29 //===----------------------------------------------------------------------===//
  30 //  Integer Result Promotion
  31 //===----------------------------------------------------------------------===//
  32
  33 /// PromoteIntegerResult - This method is called when a result of a node is
  34 /// found to be in need of promotion to a larger type.  At this point, the node
  35 /// may also have invalid operands or may have other results that need
  36 /// expansion, we just know that (at least) one result needs promotion.
  37 void DAGTypeLegalizer::PromoteIntegerResult(SDNode *N, unsigned ResNo) {
  38   DEBUG(dbgs() << "Promote integer result: "; N->dump(&DAG); dbgs() << "\n");
  39   SDValue Res = SDValue();
  40
  41   // See if the target wants to custom expand this node.
  42   if (CustomLowerNode(N, N->getValueType(ResNo), true))
  43     return;
  44
  45   switch (N->getOpcode()) {
  46   default:
  47 #ifndef NDEBUG
  48     dbgs() << "PromoteIntegerResult #" << ResNo << ": ";
  49     N->dump(&DAG); dbgs() << "\n";
  50 #endif
  51     llvm_unreachable("Do not know how to promote this operator!");
  52   case ISD::MERGE_VALUES:Res = PromoteIntRes_MERGE_VALUES(N, ResNo); break;
  53   case ISD::AssertSext:  Res = PromoteIntRes_AssertSext(N); break;
  54   case ISD::AssertZext:  Res = PromoteIntRes_AssertZext(N); break;
  55   case ISD::BITCAST:     Res = PromoteIntRes_BITCAST(N); break;
  56   case ISD::BSWAP:       Res = PromoteIntRes_BSWAP(N); break;
  57   case ISD::BUILD_PAIR:  Res = PromoteIntRes_BUILD_PAIR(N); break;
  58   case ISD::Constant:    Res = PromoteIntRes_Constant(N); break;
  59   case ISD::CONVERT_RNDSAT:
  60                          Res = PromoteIntRes_CONVERT_RNDSAT(N); break;
  61   case ISD::CTLZ_ZERO_UNDEF:
  62   case ISD::CTLZ:        Res = PromoteIntRes_CTLZ(N); break;
  63   case ISD::CTPOP:       Res = PromoteIntRes_CTPOP(N); break;
  64   case ISD::CTTZ_ZERO_UNDEF:
  65   case ISD::CTTZ:        Res = PromoteIntRes_CTTZ(N); break;
  66   case ISD::EXTRACT_VECTOR_ELT:
  67                          Res = PromoteIntRes_EXTRACT_VECTOR_ELT(N); break;
  68   case ISD::LOAD:        Res = PromoteIntRes_LOAD(cast<LoadSDNode>(N));break;
  69   case ISD::MLOAD:       Res = PromoteIntRes_MLOAD(cast<MaskedLoadSDNode>(N));break;
  70   case ISD::SELECT:      Res = PromoteIntRes_SELECT(N); break;
  71   case ISD::VSELECT:     Res = PromoteIntRes_VSELECT(N); break;
  72   case ISD::SELECT_CC:   Res = PromoteIntRes_SELECT_CC(N); break;
  73   case ISD::SETCC:       Res = PromoteIntRes_SETCC(N); break;
  74   case ISD::SHL:         Res = PromoteIntRes_SHL(N); break;
  75   case ISD::SIGN_EXTEND_INREG:
  76                          Res = PromoteIntRes_SIGN_EXTEND_INREG(N); break;
  77   case ISD::SRA:         Res = PromoteIntRes_SRA(N); break;
  78   case ISD::SRL:         Res = PromoteIntRes_SRL(N); break;
  79   case ISD::TRUNCATE:    Res = PromoteIntRes_TRUNCATE(N); break;
  80   case ISD::UNDEF:       Res = PromoteIntRes_UNDEF(N); break;
  81   case ISD::VAARG:       Res = PromoteIntRes_VAARG(N); break;
  82
  83   case ISD::EXTRACT_SUBVECTOR:
  84                          Res = PromoteIntRes_EXTRACT_SUBVECTOR(N); break;
  85   case ISD::VECTOR_SHUFFLE:
  86                          Res = PromoteIntRes_VECTOR_SHUFFLE(N); break;
  87   case ISD::INSERT_VECTOR_ELT:
  88                          Res = PromoteIntRes_INSERT_VECTOR_ELT(N); break;
  89   case ISD::BUILD_VECTOR:
  90                          Res = PromoteIntRes_BUILD_VECTOR(N); break;
  91   case ISD::SCALAR_TO_VECTOR:
  92                          Res = PromoteIntRes_SCALAR_TO_VECTOR(N); break;
  93   case ISD::CONCAT_VECTORS:
  94                          Res = PromoteIntRes_CONCAT_VECTORS(N); break;
  95
  96   case ISD::SIGN_EXTEND:
  97   case ISD::ZERO_EXTEND:
  98   case ISD::ANY_EXTEND:  Res = PromoteIntRes_INT_EXTEND(N); break;
  99
 100   case ISD::FP_TO_SINT:
 101   case ISD::FP_TO_UINT:  Res = PromoteIntRes_FP_TO_XINT(N); break;
 102
 103   case ISD::FP_TO_FP16:  Res = PromoteIntRes_FP_TO_FP16(N); break;
 104
 105   case ISD::AND:
 106   case ISD::OR:
 107   case ISD::XOR:
 108   case ISD::ADD:
 109   case ISD::SUB:
 110   case ISD::MUL:         Res = PromoteIntRes_SimpleIntBinOp(N); break;
 111
 112   case ISD::SDIV:
 113   case ISD::SREM:        Res = PromoteIntRes_SDIV(N); break;
 114
 115   case ISD::UDIV:
 116   case ISD::UREM:        Res = PromoteIntRes_UDIV(N); break;
 117
 118   case ISD::SADDO:
 119   case ISD::SSUBO:       Res = PromoteIntRes_SADDSUBO(N, ResNo); break;
 120   case ISD::UADDO:
 121   case ISD::USUBO:       Res = PromoteIntRes_UADDSUBO(N, ResNo); break;
 122   case ISD::SMULO:
 123   case ISD::UMULO:       Res = PromoteIntRes_XMULO(N, ResNo); break;
 124
 125   case ISD::ATOMIC_LOAD:
 126     Res = PromoteIntRes_Atomic0(cast<AtomicSDNode>(N)); break;
 127
 128   case ISD::ATOMIC_LOAD_ADD:
 129   case ISD::ATOMIC_LOAD_SUB:
 130   case ISD::ATOMIC_LOAD_AND:
 131   case ISD::ATOMIC_LOAD_OR:
 132   case ISD::ATOMIC_LOAD_XOR:
 133   case ISD::ATOMIC_LOAD_NAND:
 134   case ISD::ATOMIC_LOAD_MIN:
 135   case ISD::ATOMIC_LOAD_MAX:
 136   case ISD::ATOMIC_LOAD_UMIN:
 137   case ISD::ATOMIC_LOAD_UMAX:
 138   case ISD::ATOMIC_SWAP:
 139     Res = PromoteIntRes_Atomic1(cast<AtomicSDNode>(N)); break;
 140
 141   case ISD::ATOMIC_CMP_SWAP:
 142   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
 143     Res = PromoteIntRes_AtomicCmpSwap(cast<AtomicSDNode>(N), ResNo);
 144     break;
 145   }
 146
 147   // If the result is null then the sub-method took care of registering it.
 148   if (Res.getNode())
 149     SetPromotedInteger(SDValue(N, ResNo), Res);
 150 }
 151
 152 SDValue DAGTypeLegalizer::PromoteIntRes_MERGE_VALUES(SDNode *N,
 153                                                      unsigned ResNo) {
 154   SDValue Op = DisintegrateMERGE_VALUES(N, ResNo);
 155   return GetPromotedInteger(Op);
 156 }
 157
 158 SDValue DAGTypeLegalizer::PromoteIntRes_AssertSext(SDNode *N) {
 159   // Sign-extend the new bits, and continue the assertion.
 160   SDValue Op = SExtPromotedInteger(N->getOperand(0));
 161   return DAG.getNode(ISD::AssertSext, SDLoc(N),
 162                      Op.getValueType(), Op, N->getOperand(1));
 163 }
 164
 165 SDValue DAGTypeLegalizer::PromoteIntRes_AssertZext(SDNode *N) {
 166   // Zero the new bits, and continue the assertion.
 167   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 168   return DAG.getNode(ISD::AssertZext, SDLoc(N),
 169                      Op.getValueType(), Op, N->getOperand(1));
 170 }
 171
 172 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic0(AtomicSDNode *N) {
 173   EVT ResVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 174   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 175                               N->getMemoryVT(), ResVT,
 176                               N->getChain(), N->getBasePtr(),
 177                               N->getMemOperand(), N->getOrdering(),
 178                               N->getSynchScope());
 179   // Legalized the chain result - switch anything that used the old chain to
 180   // use the new one.
 181   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 182   return Res;
 183 }
 184
 185 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic1(AtomicSDNode *N) {
 186   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 187   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 188                               N->getMemoryVT(),
 189                               N->getChain(), N->getBasePtr(),
 190                               Op2, N->getMemOperand(), N->getOrdering(),
 191                               N->getSynchScope());
 192   // Legalized the chain result - switch anything that used the old chain to
 193   // use the new one.
 194   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 195   return Res;
 196 }
 197
 198 SDValue DAGTypeLegalizer::PromoteIntRes_AtomicCmpSwap(AtomicSDNode *N,
 199                                                       unsigned ResNo) {
 200   if (ResNo == 1) {
 201     assert(N->getOpcode() == ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS);
 202     EVT SVT = getSetCCResultType(N->getOperand(2).getValueType());
 203     EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 204
 205     // Only use the result of getSetCCResultType if it is legal,
 206     // otherwise just use the promoted result type (NVT).
 207     if (!TLI.isTypeLegal(SVT))
 208       SVT = NVT;
 209
 210     SDVTList VTs = DAG.getVTList(N->getValueType(0), SVT, MVT::Other);
 211     SDValue Res = DAG.getAtomicCmpSwap(
 212         ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, SDLoc(N), N->getMemoryVT(), VTs,
 213         N->getChain(), N->getBasePtr(), N->getOperand(2), N->getOperand(3),
 214         N->getMemOperand(), N->getSuccessOrdering(), N->getFailureOrdering(),
 215         N->getSynchScope());
 216     ReplaceValueWith(SDValue(N, 0), Res.getValue(0));
 217     ReplaceValueWith(SDValue(N, 2), Res.getValue(2));
 218     return Res.getValue(1);
 219   }
 220
 221   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 222   SDValue Op3 = GetPromotedInteger(N->getOperand(3));
 223   SDVTList VTs =
 224       DAG.getVTList(Op2.getValueType(), N->getValueType(1), MVT::Other);
 225   SDValue Res = DAG.getAtomicCmpSwap(
 226       N->getOpcode(), SDLoc(N), N->getMemoryVT(), VTs, N->getChain(),
 227       N->getBasePtr(), Op2, Op3, N->getMemOperand(), N->getSuccessOrdering(),
 228       N->getFailureOrdering(), N->getSynchScope());
 229   // Update the use to N with the newly created Res.
 230   for (unsigned i = 1, NumResults = N->getNumValues(); i < NumResults; ++i)
 231     ReplaceValueWith(SDValue(N, i), Res.getValue(i));
 232   return Res;
 233 }
 234
 235 SDValue DAGTypeLegalizer::PromoteIntRes_BITCAST(SDNode *N) {
 236   SDValue InOp = N->getOperand(0);
 237   EVT InVT = InOp.getValueType();
 238   EVT NInVT = TLI.getTypeToTransformTo(*DAG.getContext(), InVT);
 239   EVT OutVT = N->getValueType(0);
 240   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
 241   SDLoc dl(N);
 242
 243   switch (getTypeAction(InVT)) {
 244   case TargetLowering::TypeLegal:
 245     break;
 246   case TargetLowering::TypePromoteInteger:
 247     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector() && !NInVT.isVector())
 248       // The input promotes to the same size.  Convert the promoted value.
 249       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetPromotedInteger(InOp));
 250     break;
 251   case TargetLowering::TypeSoftenFloat:
 252     // Promote the integer operand by hand.
 253     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT, GetSoftenedFloat(InOp));
 254   case TargetLowering::TypeExpandInteger:
 255   case TargetLowering::TypeExpandFloat:
 256     break;
 257   case TargetLowering::TypeScalarizeVector:
 258     // Convert the element to an integer and promote it by hand.
 259     if (!NOutVT.isVector())
 260       return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 261                          BitConvertToInteger(GetScalarizedVector(InOp)));
 262     break;
 263   case TargetLowering::TypeSplitVector: {
 264     // For example, i32 = BITCAST v2i16 on alpha.  Convert the split
 265     // pieces of the input into integers and reassemble in the final type.
 266     SDValue Lo, Hi;
 267     GetSplitVector(N->getOperand(0), Lo, Hi);
 268     Lo = BitConvertToInteger(Lo);
 269     Hi = BitConvertToInteger(Hi);
 270
 271     if (TLI.isBigEndian())
 272       std::swap(Lo, Hi);
 273
 274     InOp = DAG.getNode(ISD::ANY_EXTEND, dl,
 275                        EVT::getIntegerVT(*DAG.getContext(),
 276                                          NOutVT.getSizeInBits()),
 277                        JoinIntegers(Lo, Hi));
 278     return DAG.getNode(ISD::BITCAST, dl, NOutVT, InOp);
 279   }
 280   case TargetLowering::TypeWidenVector:
 281     // The input is widened to the same size. Convert to the widened value.
 282     // Make sure that the outgoing value is not a vector, because this would
 283     // make us bitcast between two vectors which are legalized in different ways.
 284     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector())
 285       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetWidenedVector(InOp));
 286   }
 287
 288   return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 289                      CreateStackStoreLoad(InOp, OutVT));
 290 }
 291
 292 SDValue DAGTypeLegalizer::PromoteIntRes_BSWAP(SDNode *N) {
 293   SDValue Op = GetPromotedInteger(N->getOperand(0));
 294   EVT OVT = N->getValueType(0);
 295   EVT NVT = Op.getValueType();
 296   SDLoc dl(N);
 297
 298   unsigned DiffBits = NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits();
 299   return DAG.getNode(ISD::SRL, dl, NVT, DAG.getNode(ISD::BSWAP, dl, NVT, Op),
 300                      DAG.getConstant(DiffBits, TLI.getShiftAmountTy(NVT)));
 301 }
 302
 303 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_PAIR(SDNode *N) {
 304   // The pair element type may be legal, or may not promote to the same type as
 305   // the result, for example i14 = BUILD_PAIR (i7, i7).  Handle all cases.
 306   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N),
 307                      TLI.getTypeToTransformTo(*DAG.getContext(),
 308                      N->getValueType(0)), JoinIntegers(N->getOperand(0),
 309                      N->getOperand(1)));
 310 }
 311
 312 SDValue DAGTypeLegalizer::PromoteIntRes_Constant(SDNode *N) {
 313   EVT VT = N->getValueType(0);
 314   // FIXME there is no actual debug info here
 315   SDLoc dl(N);
 316   // Zero extend things like i1, sign extend everything else.  It shouldn't
 317   // matter in theory which one we pick, but this tends to give better code?
 318   unsigned Opc = VT.isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 319   SDValue Result = DAG.getNode(Opc, dl,
 320                                TLI.getTypeToTransformTo(*DAG.getContext(), VT),
 321                                SDValue(N, 0));
 322   assert(isa<ConstantSDNode>(Result) && "Didn't constant fold ext?");
 323   return Result;
 324 }
 325
 326 SDValue DAGTypeLegalizer::PromoteIntRes_CONVERT_RNDSAT(SDNode *N) {
 327   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 328   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 329            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 330            CvtCode == ISD::CVT_SF || CvtCode == ISD::CVT_UF) &&
 331           "can only promote integers");
 332   EVT OutVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 333   return DAG.getConvertRndSat(OutVT, SDLoc(N), N->getOperand(0),
 334                               N->getOperand(1), N->getOperand(2),
 335                               N->getOperand(3), N->getOperand(4), CvtCode);
 336 }
 337
 338 SDValue DAGTypeLegalizer::PromoteIntRes_CTLZ(SDNode *N) {
 339   // Zero extend to the promoted type and do the count there.
 340   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 341   SDLoc dl(N);
 342   EVT OVT = N->getValueType(0);
 343   EVT NVT = Op.getValueType();
 344   Op = DAG.getNode(N->getOpcode(), dl, NVT, Op);
 345   // Subtract off the extra leading bits in the bigger type.
 346   return DAG.getNode(
 347       ISD::SUB, dl, NVT, Op,
 348       DAG.getConstant(NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits(),
 349                       NVT));
 350 }
 351
 352 SDValue DAGTypeLegalizer::PromoteIntRes_CTPOP(SDNode *N) {
 353   // Zero extend to the promoted type and do the count there.
 354   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 355   return DAG.getNode(ISD::CTPOP, SDLoc(N), Op.getValueType(), Op);
 356 }
 357
 358 SDValue DAGTypeLegalizer::PromoteIntRes_CTTZ(SDNode *N) {
 359   SDValue Op = GetPromotedInteger(N->getOperand(0));
 360   EVT OVT = N->getValueType(0);
 361   EVT NVT = Op.getValueType();
 362   SDLoc dl(N);
 363   if (N->getOpcode() == ISD::CTTZ) {
 364     // The count is the same in the promoted type except if the original
 365     // value was zero.  This can be handled by setting the bit just off
 366     // the top of the original type.
 367     auto TopBit = APInt::getOneBitSet(NVT.getScalarSizeInBits(),
 368                                       OVT.getScalarSizeInBits());
 369     Op = DAG.getNode(ISD::OR, dl, NVT, Op, DAG.getConstant(TopBit, NVT));
 370   }
 371   return DAG.getNode(N->getOpcode(), dl, NVT, Op);
 372 }
 373
 374 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_VECTOR_ELT(SDNode *N) {
 375   SDLoc dl(N);
 376   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 377   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NVT, N->getOperand(0),
 378                      N->getOperand(1));
 379 }
 380
 381 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_XINT(SDNode *N) {
 382   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 383   unsigned NewOpc = N->getOpcode();
 384   SDLoc dl(N);
 385
 386   // If we're promoting a UINT to a larger size and the larger FP_TO_UINT is
 387   // not Legal, check to see if we can use FP_TO_SINT instead.  (If both UINT
 388   // and SINT conversions are Custom, there is no way to tell which is
 389   // preferable. We choose SINT because that's the right thing on PPC.)
 390   if (N->getOpcode() == ISD::FP_TO_UINT &&
 391       !TLI.isOperationLegal(ISD::FP_TO_UINT, NVT) &&
 392       TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NVT))
 393     NewOpc = ISD::FP_TO_SINT;
 394
 395   SDValue Res = DAG.getNode(NewOpc, dl, NVT, N->getOperand(0));
 396
 397   // Assert that the converted value fits in the original type.  If it doesn't
 398   // (eg: because the value being converted is too big), then the result of the
 399   // original operation was undefined anyway, so the assert is still correct.
 400   return DAG.getNode(N->getOpcode() == ISD::FP_TO_UINT ?
 401                      ISD::AssertZext : ISD::AssertSext, dl, NVT, Res,
 402                      DAG.getValueType(N->getValueType(0).getScalarType()));
 403 }
 404
 405 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_FP16(SDNode *N) {
 406   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 407   SDLoc dl(N);
 408
 409   SDValue Res = DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 410
 411   return DAG.getNode(ISD::AssertZext, dl,
 412                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 413 }
 414
 415 SDValue DAGTypeLegalizer::PromoteIntRes_INT_EXTEND(SDNode *N) {
 416   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 417   SDLoc dl(N);
 418
 419   if (getTypeAction(N->getOperand(0).getValueType())
 420       == TargetLowering::TypePromoteInteger) {
 421     SDValue Res = GetPromotedInteger(N->getOperand(0));
 422     assert(Res.getValueType().bitsLE(NVT) && "Extension doesn't make sense!");
 423
 424     // If the result and operand types are the same after promotion, simplify
 425     // to an in-register extension.
 426     if (NVT == Res.getValueType()) {
 427       // The high bits are not guaranteed to be anything.  Insert an extend.
 428       if (N->getOpcode() == ISD::SIGN_EXTEND)
 429         return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 430                            DAG.getValueType(N->getOperand(0).getValueType()));
 431       if (N->getOpcode() == ISD::ZERO_EXTEND)
 432         return DAG.getZeroExtendInReg(Res, dl,
 433                       N->getOperand(0).getValueType().getScalarType());
 434       assert(N->getOpcode() == ISD::ANY_EXTEND && "Unknown integer extension!");
 435       return Res;
 436     }
 437   }
 438
 439   // Otherwise, just extend the original operand all the way to the larger type.
 440   return DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 441 }
 442
 443 SDValue DAGTypeLegalizer::PromoteIntRes_LOAD(LoadSDNode *N) {
 444   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
 445   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 446   ISD::LoadExtType ExtType =
 447     ISD::isNON_EXTLoad(N) ? ISD::EXTLOAD : N->getExtensionType();
 448   SDLoc dl(N);
 449   SDValue Res = DAG.getExtLoad(ExtType, dl, NVT, N->getChain(), N->getBasePtr(),
 450                                N->getMemoryVT(), N->getMemOperand());
 451
 452   // Legalized the chain result - switch anything that used the old chain to
 453   // use the new one.
 454   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 455   return Res;
 456 }
 457
 458 SDValue DAGTypeLegalizer::PromoteIntRes_MLOAD(MaskedLoadSDNode *N) {
 459   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 460   SDValue ExtSrc0 = GetPromotedInteger(N->getSrc0());
 461
 462   SDValue Mask = N->getMask();
 463   EVT NewMaskVT = getSetCCResultType(NVT);
 464   if (NewMaskVT != N->getMask().getValueType())
 465     Mask = PromoteTargetBoolean(Mask, NewMaskVT);
 466   SDLoc dl(N);
 467
 468   SDValue Res = DAG.getMaskedLoad(NVT, dl, N->getChain(), N->getBasePtr(),
 469                                   Mask, ExtSrc0, N->getMemoryVT(),
 470                                   N->getMemOperand(), ISD::SEXTLOAD);
 471   // Legalized the chain result - switch anything that used the old chain to
 472   // use the new one.
 473   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 474   return Res;
 475 }
 476 /// Promote the overflow flag of an overflowing arithmetic node.
 477 SDValue DAGTypeLegalizer::PromoteIntRes_Overflow(SDNode *N) {
 478   // Simply change the return type of the boolean result.
 479   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 480   EVT ValueVTs[] = { N->getValueType(0), NVT };
 481   SDValue Ops[] = { N->getOperand(0), N->getOperand(1) };
 482   SDValue Res = DAG.getNode(N->getOpcode(), SDLoc(N),
 483                             DAG.getVTList(ValueVTs), Ops);
 484
 485   // Modified the sum result - switch anything that used the old sum to use
 486   // the new one.
 487   ReplaceValueWith(SDValue(N, 0), Res);
 488
 489   return SDValue(Res.getNode(), 1);
 490 }
 491
 492 SDValue DAGTypeLegalizer::PromoteIntRes_SADDSUBO(SDNode *N, unsigned ResNo) {
 493   if (ResNo == 1)
 494     return PromoteIntRes_Overflow(N);
 495
 496   // The operation overflowed iff the result in the larger type is not the
 497   // sign extension of its truncation to the original type.
 498   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 499   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 500   EVT OVT = N->getOperand(0).getValueType();
 501   EVT NVT = LHS.getValueType();
 502   SDLoc dl(N);
 503
 504   // Do the arithmetic in the larger type.
 505   unsigned Opcode = N->getOpcode() == ISD::SADDO ? ISD::ADD : ISD::SUB;
 506   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 507
 508   // Calculate the overflow flag: sign extend the arithmetic result from
 509   // the original type.
 510   SDValue Ofl = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 511                             DAG.getValueType(OVT));
 512   // Overflowed if and only if this is not equal to Res.
 513   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 514
 515   // Use the calculated overflow everywhere.
 516   ReplaceValueWith(SDValue(N, 1), Ofl);
 517
 518   return Res;
 519 }
 520
 521 SDValue DAGTypeLegalizer::PromoteIntRes_SDIV(SDNode *N) {
 522   // Sign extend the input.
 523   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 524   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 525   return DAG.getNode(N->getOpcode(), SDLoc(N),
 526                      LHS.getValueType(), LHS, RHS);
 527 }
 528
 529 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT(SDNode *N) {
 530   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 531   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 532   return DAG.getSelect(SDLoc(N),
 533                        LHS.getValueType(), N->getOperand(0), LHS, RHS);
 534 }
 535
 536 SDValue DAGTypeLegalizer::PromoteIntRes_VSELECT(SDNode *N) {
 537   SDValue Mask = N->getOperand(0);
 538   EVT OpTy = N->getOperand(1).getValueType();
 539
 540   // Promote all the way up to the canonical SetCC type.
 541   Mask = PromoteTargetBoolean(Mask, OpTy);
 542   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 543   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 544   return DAG.getNode(ISD::VSELECT, SDLoc(N),
 545                      LHS.getValueType(), Mask, LHS, RHS);
 546 }
 547
 548 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT_CC(SDNode *N) {
 549   SDValue LHS = GetPromotedInteger(N->getOperand(2));
 550   SDValue RHS = GetPromotedInteger(N->getOperand(3));
 551   return DAG.getNode(ISD::SELECT_CC, SDLoc(N),
 552                      LHS.getValueType(), N->getOperand(0),
 553                      N->getOperand(1), LHS, RHS, N->getOperand(4));
 554 }
 555
 556 SDValue DAGTypeLegalizer::PromoteIntRes_SETCC(SDNode *N) {
 557   EVT SVT = getSetCCResultType(N->getOperand(0).getValueType());
 558
 559   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 560
 561   // Only use the result of getSetCCResultType if it is legal,
 562   // otherwise just use the promoted result type (NVT).
 563   if (!TLI.isTypeLegal(SVT))
 564     SVT = NVT;
 565
 566   SDLoc dl(N);
 567   assert(SVT.isVector() == N->getOperand(0).getValueType().isVector() &&
 568          "Vector compare must return a vector result!");
 569
 570   SDValue LHS = N->getOperand(0);
 571   SDValue RHS = N->getOperand(1);
 572   if (LHS.getValueType() != RHS.getValueType()) {
 573     if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 574         !LHS.getValueType().isVector())
 575       LHS = GetPromotedInteger(LHS);
 576     if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 577         !RHS.getValueType().isVector())
 578       RHS = GetPromotedInteger(RHS);
 579   }
 580
 581   // Get the SETCC result using the canonical SETCC type.
 582   SDValue SetCC = DAG.getNode(N->getOpcode(), dl, SVT, LHS, RHS,
 583                               N->getOperand(2));
 584
 585   assert(NVT.bitsLE(SVT) && "Integer type overpromoted?");
 586   // Convert to the expected type.
 587   return DAG.getNode(ISD::TRUNCATE, dl, NVT, SetCC);
 588 }
 589
 590 SDValue DAGTypeLegalizer::PromoteIntRes_SHL(SDNode *N) {
 591   SDValue Res = GetPromotedInteger(N->getOperand(0));
 592   SDValue Amt = N->getOperand(1);
 593   Amt = Amt.getValueType().isVector() ? ZExtPromotedInteger(Amt) : Amt;
 594   return DAG.getNode(ISD::SHL, SDLoc(N), Res.getValueType(), Res, Amt);
 595 }
 596
 597 SDValue DAGTypeLegalizer::PromoteIntRes_SIGN_EXTEND_INREG(SDNode *N) {
 598   SDValue Op = GetPromotedInteger(N->getOperand(0));
 599   return DAG.getNode(ISD::SIGN_EXTEND_INREG, SDLoc(N),
 600                      Op.getValueType(), Op, N->getOperand(1));
 601 }
 602
 603 SDValue DAGTypeLegalizer::PromoteIntRes_SimpleIntBinOp(SDNode *N) {
 604   // The input may have strange things in the top bits of the registers, but
 605   // these operations don't care.  They may have weird bits going out, but
 606   // that too is okay if they are integer operations.
 607   SDValue LHS = GetPromotedInteger(N->getOperand(0));
 608   SDValue RHS = GetPromotedInteger(N->getOperand(1));
 609   return DAG.getNode(N->getOpcode(), SDLoc(N),
 610                      LHS.getValueType(), LHS, RHS);
 611 }
 612
 613 SDValue DAGTypeLegalizer::PromoteIntRes_SRA(SDNode *N) {
 614   // The input value must be properly sign extended.
 615   SDValue Res = SExtPromotedInteger(N->getOperand(0));
 616   SDValue Amt = N->getOperand(1);
 617   Amt = Amt.getValueType().isVector() ? ZExtPromotedInteger(Amt) : Amt;
 618   return DAG.getNode(ISD::SRA, SDLoc(N), Res.getValueType(), Res, Amt);
 619 }
 620
 621 SDValue DAGTypeLegalizer::PromoteIntRes_SRL(SDNode *N) {
 622   // The input value must be properly zero extended.
 623   SDValue Res = ZExtPromotedInteger(N->getOperand(0));
 624   SDValue Amt = N->getOperand(1);
 625   Amt = Amt.getValueType().isVector() ? ZExtPromotedInteger(Amt) : Amt;
 626   return DAG.getNode(ISD::SRL, SDLoc(N), Res.getValueType(), Res, Amt);
 627 }
 628
 629 SDValue DAGTypeLegalizer::PromoteIntRes_TRUNCATE(SDNode *N) {
 630   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 631   SDValue Res;
 632   SDValue InOp = N->getOperand(0);
 633   SDLoc dl(N);
 634
 635   switch (getTypeAction(InOp.getValueType())) {
 636   default: llvm_unreachable("Unknown type action!");
 637   case TargetLowering::TypeLegal:
 638   case TargetLowering::TypeExpandInteger:
 639     Res = InOp;
 640     break;
 641   case TargetLowering::TypePromoteInteger:
 642     Res = GetPromotedInteger(InOp);
 643     break;
 644   case TargetLowering::TypeSplitVector:
 645     EVT InVT = InOp.getValueType();
 646     assert(InVT.isVector() && "Cannot split scalar types");
 647     unsigned NumElts = InVT.getVectorNumElements();
 648     assert(NumElts == NVT.getVectorNumElements() &&
 649            "Dst and Src must have the same number of elements");
 650     assert(isPowerOf2_32(NumElts) &&
 651            "Promoted vector type must be a power of two");
 652
 653     SDValue EOp1, EOp2;
 654     GetSplitVector(InOp, EOp1, EOp2);
 655
 656     EVT HalfNVT = EVT::getVectorVT(*DAG.getContext(), NVT.getScalarType(),
 657                                    NumElts/2);
 658     EOp1 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp1);
 659     EOp2 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp2);
 660
 661     return DAG.getNode(ISD::CONCAT_VECTORS, dl, NVT, EOp1, EOp2);
 662   }
 663
 664   // Truncate to NVT instead of VT
 665   return DAG.getNode(ISD::TRUNCATE, dl, NVT, Res);
 666 }
 667
 668 SDValue DAGTypeLegalizer::PromoteIntRes_UADDSUBO(SDNode *N, unsigned ResNo) {
 669   if (ResNo == 1)
 670     return PromoteIntRes_Overflow(N);
 671
 672   // The operation overflowed iff the result in the larger type is not the
 673   // zero extension of its truncation to the original type.
 674   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 675   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 676   EVT OVT = N->getOperand(0).getValueType();
 677   EVT NVT = LHS.getValueType();
 678   SDLoc dl(N);
 679
 680   // Do the arithmetic in the larger type.
 681   unsigned Opcode = N->getOpcode() == ISD::UADDO ? ISD::ADD : ISD::SUB;
 682   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 683
 684   // Calculate the overflow flag: zero extend the arithmetic result from
 685   // the original type.
 686   SDValue Ofl = DAG.getZeroExtendInReg(Res, dl, OVT);
 687   // Overflowed if and only if this is not equal to Res.
 688   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 689
 690   // Use the calculated overflow everywhere.
 691   ReplaceValueWith(SDValue(N, 1), Ofl);
 692
 693   return Res;
 694 }
 695
 696 SDValue DAGTypeLegalizer::PromoteIntRes_XMULO(SDNode *N, unsigned ResNo) {
 697   // Promote the overflow bit trivially.
 698   if (ResNo == 1)
 699     return PromoteIntRes_Overflow(N);
 700
 701   SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
 702   SDLoc DL(N);
 703   EVT SmallVT = LHS.getValueType();
 704
 705   // To determine if the result overflowed in a larger type, we extend the
 706   // input to the larger type, do the multiply (checking if it overflows),
 707   // then also check the high bits of the result to see if overflow happened
 708   // there.
 709   if (N->getOpcode() == ISD::SMULO) {
 710     LHS = SExtPromotedInteger(LHS);
 711     RHS = SExtPromotedInteger(RHS);
 712   } else {
 713     LHS = ZExtPromotedInteger(LHS);
 714     RHS = ZExtPromotedInteger(RHS);
 715   }
 716   SDVTList VTs = DAG.getVTList(LHS.getValueType(), N->getValueType(1));
 717   SDValue Mul = DAG.getNode(N->getOpcode(), DL, VTs, LHS, RHS);
 718
 719   // Overflow occurred if it occurred in the larger type, or if the high part
 720   // of the result does not zero/sign-extend the low part.  Check this second
 721   // possibility first.
 722   SDValue Overflow;
 723   if (N->getOpcode() == ISD::UMULO) {
 724     // Unsigned overflow occurred if the high part is non-zero.
 725     SDValue Hi = DAG.getNode(ISD::SRL, DL, Mul.getValueType(), Mul,
 726                              DAG.getIntPtrConstant(SmallVT.getSizeInBits()));
 727     Overflow = DAG.getSetCC(DL, N->getValueType(1), Hi,
 728                             DAG.getConstant(0, Hi.getValueType()), ISD::SETNE);
 729   } else {
 730     // Signed overflow occurred if the high part does not sign extend the low.
 731     SDValue SExt = DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, Mul.getValueType(),
 732                                Mul, DAG.getValueType(SmallVT));
 733     Overflow = DAG.getSetCC(DL, N->getValueType(1), SExt, Mul, ISD::SETNE);
 734   }
 735
 736   // The only other way for overflow to occur is if the multiplication in the
 737   // larger type itself overflowed.
 738   Overflow = DAG.getNode(ISD::OR, DL, N->getValueType(1), Overflow,
 739                          SDValue(Mul.getNode(), 1));
 740
 741   // Use the calculated overflow everywhere.
 742   ReplaceValueWith(SDValue(N, 1), Overflow);
 743   return Mul;
 744 }
 745
 746 SDValue DAGTypeLegalizer::PromoteIntRes_UDIV(SDNode *N) {
 747   // Zero extend the input.
 748   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 749   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 750   return DAG.getNode(N->getOpcode(), SDLoc(N),
 751                      LHS.getValueType(), LHS, RHS);
 752 }
 753
 754 SDValue DAGTypeLegalizer::PromoteIntRes_UNDEF(SDNode *N) {
 755   return DAG.getUNDEF(TLI.getTypeToTransformTo(*DAG.getContext(),
 756                                                N->getValueType(0)));
 757 }
 758
 759 SDValue DAGTypeLegalizer::PromoteIntRes_VAARG(SDNode *N) {
 760   SDValue Chain = N->getOperand(0); // Get the chain.
 761   SDValue Ptr = N->getOperand(1); // Get the pointer.
 762   EVT VT = N->getValueType(0);
 763   SDLoc dl(N);
 764
 765   MVT RegVT = TLI.getRegisterType(*DAG.getContext(), VT);
 766   unsigned NumRegs = TLI.getNumRegisters(*DAG.getContext(), VT);
 767   // The argument is passed as NumRegs registers of type RegVT.
 768
 769   SmallVector<SDValue, 8> Parts(NumRegs);
 770   for (unsigned i = 0; i < NumRegs; ++i) {
 771     Parts[i] = DAG.getVAArg(RegVT, dl, Chain, Ptr, N->getOperand(2),
 772                             N->getConstantOperandVal(3));
 773     Chain = Parts[i].getValue(1);
 774   }
 775
 776   // Handle endianness of the load.
 777   if (TLI.isBigEndian())
 778     std::reverse(Parts.begin(), Parts.end());
 779
 780   // Assemble the parts in the promoted type.
 781   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 782   SDValue Res = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[0]);
 783   for (unsigned i = 1; i < NumRegs; ++i) {
 784     SDValue Part = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[i]);
 785     // Shift it to the right position and "or" it in.
 786     Part = DAG.getNode(ISD::SHL, dl, NVT, Part,
 787                        DAG.getConstant(i * RegVT.getSizeInBits(),
 788                                        TLI.getPointerTy()));
 789     Res = DAG.getNode(ISD::OR, dl, NVT, Res, Part);
 790   }
 791
 792   // Modified the chain result - switch anything that used the old chain to
 793   // use the new one.
 794   ReplaceValueWith(SDValue(N, 1), Chain);
 795
 796   return Res;
 797 }
 798
 799 //===----------------------------------------------------------------------===//
 800 //  Integer Operand Promotion
 801 //===----------------------------------------------------------------------===//
 802
 803 /// PromoteIntegerOperand - This method is called when the specified operand of
 804 /// the specified node is found to need promotion.  At this point, all of the
 805 /// result types of the node are known to be legal, but other operands of the
 806 /// node may need promotion or expansion as well as the specified one.
 807 bool DAGTypeLegalizer::PromoteIntegerOperand(SDNode *N, unsigned OpNo) {
 808   DEBUG(dbgs() << "Promote integer operand: "; N->dump(&DAG); dbgs() << "\n");
 809   SDValue Res = SDValue();
 810
 811   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
 812     return false;
 813
 814   switch (N->getOpcode()) {
 815     default:
 816   #ifndef NDEBUG
 817     dbgs() << "PromoteIntegerOperand Op #" << OpNo << ": ";
 818     N->dump(&DAG); dbgs() << "\n";
 819   #endif
 820     llvm_unreachable("Do not know how to promote this operator's operand!");
 821
 822   case ISD::ANY_EXTEND:   Res = PromoteIntOp_ANY_EXTEND(N); break;
 823   case ISD::ATOMIC_STORE:
 824     Res = PromoteIntOp_ATOMIC_STORE(cast<AtomicSDNode>(N));
 825     break;
 826   case ISD::BITCAST:      Res = PromoteIntOp_BITCAST(N); break;
 827   case ISD::BR_CC:        Res = PromoteIntOp_BR_CC(N, OpNo); break;
 828   case ISD::BRCOND:       Res = PromoteIntOp_BRCOND(N, OpNo); break;
 829   case ISD::BUILD_PAIR:   Res = PromoteIntOp_BUILD_PAIR(N); break;
 830   case ISD::BUILD_VECTOR: Res = PromoteIntOp_BUILD_VECTOR(N); break;
 831   case ISD::CONCAT_VECTORS: Res = PromoteIntOp_CONCAT_VECTORS(N); break;
 832   case ISD::EXTRACT_VECTOR_ELT: Res = PromoteIntOp_EXTRACT_VECTOR_ELT(N); break;
 833   case ISD::CONVERT_RNDSAT:
 834                           Res = PromoteIntOp_CONVERT_RNDSAT(N); break;
 835   case ISD::INSERT_VECTOR_ELT:
 836                           Res = PromoteIntOp_INSERT_VECTOR_ELT(N, OpNo);break;
 837   case ISD::SCALAR_TO_VECTOR:
 838                           Res = PromoteIntOp_SCALAR_TO_VECTOR(N); break;
 839   case ISD::VSELECT:
 840   case ISD::SELECT:       Res = PromoteIntOp_SELECT(N, OpNo); break;
 841   case ISD::SELECT_CC:    Res = PromoteIntOp_SELECT_CC(N, OpNo); break;
 842   case ISD::SETCC:        Res = PromoteIntOp_SETCC(N, OpNo); break;
 843   case ISD::SIGN_EXTEND:  Res = PromoteIntOp_SIGN_EXTEND(N); break;
 844   case ISD::SINT_TO_FP:   Res = PromoteIntOp_SINT_TO_FP(N); break;
 845   case ISD::STORE:        Res = PromoteIntOp_STORE(cast<StoreSDNode>(N),
 846                                                    OpNo); break;
 847   case ISD::MSTORE:       Res = PromoteIntOp_MSTORE(cast<MaskedStoreSDNode>(N),
 848                                                     OpNo); break;
 849   case ISD::MLOAD:        Res = PromoteIntOp_MLOAD(cast<MaskedLoadSDNode>(N),
 850                                                     OpNo); break;
 851   case ISD::TRUNCATE:     Res = PromoteIntOp_TRUNCATE(N); break;
 852   case ISD::FP16_TO_FP:
 853   case ISD::UINT_TO_FP:   Res = PromoteIntOp_UINT_TO_FP(N); break;
 854   case ISD::ZERO_EXTEND:  Res = PromoteIntOp_ZERO_EXTEND(N); break;
 855
 856   case ISD::SHL:
 857   case ISD::SRA:
 858   case ISD::SRL:
 859   case ISD::ROTL:
 860   case ISD::ROTR: Res = PromoteIntOp_Shift(N); break;
 861   }
 862
 863   // If the result is null, the sub-method took care of registering results etc.
 864   if (!Res.getNode()) return false;
 865
 866   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 867   // core about this.
 868   if (Res.getNode() == N)
 869     return true;
 870
 871   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 872          "Invalid operand expansion");
 873
 874   ReplaceValueWith(SDValue(N, 0), Res);
 875   return false;
 876 }
 877
 878 /// PromoteSetCCOperands - Promote the operands of a comparison.  This code is
 879 /// shared among BR_CC, SELECT_CC, and SETCC handlers.
 880 void DAGTypeLegalizer::PromoteSetCCOperands(SDValue &NewLHS,SDValue &NewRHS,
 881                                             ISD::CondCode CCCode) {
 882   // We have to insert explicit sign or zero extends.  Note that we could
 883   // insert sign extends for ALL conditions, but zero extend is cheaper on
 884   // many machines (an AND instead of two shifts), so prefer it.
 885   switch (CCCode) {
 886   default: llvm_unreachable("Unknown integer comparison!");
 887   case ISD::SETEQ:
 888   case ISD::SETNE: {
 889     SDValue OpL = GetPromotedInteger(NewLHS);
 890     SDValue OpR = GetPromotedInteger(NewRHS);
 891
 892     // We would prefer to promote the comparison operand with sign extension,
 893     // if we find the operand is actually to truncate an AssertSext. With this
 894     // optimization, we can avoid inserting real truncate instruction, which
 895     // is redudant eventually.
 896     if (OpL->getOpcode() == ISD::AssertSext &&
 897         cast<VTSDNode>(OpL->getOperand(1))->getVT() == NewLHS.getValueType() &&
 898         OpR->getOpcode() == ISD::AssertSext &&
 899         cast<VTSDNode>(OpR->getOperand(1))->getVT() == NewRHS.getValueType()) {
 900       NewLHS = OpL;
 901       NewRHS = OpR;
 902     } else {
 903       NewLHS = ZExtPromotedInteger(NewLHS);
 904       NewRHS = ZExtPromotedInteger(NewRHS);
 905     }
 906     break;
 907   }
 908   case ISD::SETUGE:
 909   case ISD::SETUGT:
 910   case ISD::SETULE:
 911   case ISD::SETULT:
 912     // ALL of these operations will work if we either sign or zero extend
 913     // the operands (including the unsigned comparisons!).  Zero extend is
 914     // usually a simpler/cheaper operation, so prefer it.
 915     NewLHS = ZExtPromotedInteger(NewLHS);
 916     NewRHS = ZExtPromotedInteger(NewRHS);
 917     break;
 918   case ISD::SETGE:
 919   case ISD::SETGT:
 920   case ISD::SETLT:
 921   case ISD::SETLE:
 922     NewLHS = SExtPromotedInteger(NewLHS);
 923     NewRHS = SExtPromotedInteger(NewRHS);
 924     break;
 925   }
 926 }
 927
 928 SDValue DAGTypeLegalizer::PromoteIntOp_ANY_EXTEND(SDNode *N) {
 929   SDValue Op = GetPromotedInteger(N->getOperand(0));
 930   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N), N->getValueType(0), Op);
 931 }
 932
 933 SDValue DAGTypeLegalizer::PromoteIntOp_ATOMIC_STORE(AtomicSDNode *N) {
 934   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 935   return DAG.getAtomic(N->getOpcode(), SDLoc(N), N->getMemoryVT(),
 936                        N->getChain(), N->getBasePtr(), Op2, N->getMemOperand(),
 937                        N->getOrdering(), N->getSynchScope());
 938 }
 939
 940 SDValue DAGTypeLegalizer::PromoteIntOp_BITCAST(SDNode *N) {
 941   // This should only occur in unusual situations like bitcasting to an
 942   // x86_fp80, so just turn it into a store+load
 943   return CreateStackStoreLoad(N->getOperand(0), N->getValueType(0));
 944 }
 945
 946 SDValue DAGTypeLegalizer::PromoteIntOp_BR_CC(SDNode *N, unsigned OpNo) {
 947   assert(OpNo == 2 && "Don't know how to promote this operand!");
 948
 949   SDValue LHS = N->getOperand(2);
 950   SDValue RHS = N->getOperand(3);
 951   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(1))->get());
 952
 953   // The chain (Op#0), CC (#1) and basic block destination (Op#4) are always
 954   // legal types.
 955   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
 956                                 N->getOperand(1), LHS, RHS, N->getOperand(4)),
 957                  0);
 958 }
 959
 960 SDValue DAGTypeLegalizer::PromoteIntOp_BRCOND(SDNode *N, unsigned OpNo) {
 961   assert(OpNo == 1 && "only know how to promote condition");
 962
 963   // Promote all the way up to the canonical SetCC type.
 964   SDValue Cond = PromoteTargetBoolean(N->getOperand(1), MVT::Other);
 965
 966   // The chain (Op#0) and basic block destination (Op#2) are always legal types.
 967   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Cond,
 968                                         N->getOperand(2)), 0);
 969 }
 970
 971 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_PAIR(SDNode *N) {
 972   // Since the result type is legal, the operands must promote to it.
 973   EVT OVT = N->getOperand(0).getValueType();
 974   SDValue Lo = ZExtPromotedInteger(N->getOperand(0));
 975   SDValue Hi = GetPromotedInteger(N->getOperand(1));
 976   assert(Lo.getValueType() == N->getValueType(0) && "Operand over promoted?");
 977   SDLoc dl(N);
 978
 979   Hi = DAG.getNode(ISD::SHL, dl, N->getValueType(0), Hi,
 980                    DAG.getConstant(OVT.getSizeInBits(), TLI.getPointerTy()));
 981   return DAG.getNode(ISD::OR, dl, N->getValueType(0), Lo, Hi);
 982 }
 983
 984 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_VECTOR(SDNode *N) {
 985   // The vector type is legal but the element type is not.  This implies
 986   // that the vector is a power-of-two in length and that the element
 987   // type does not have a strange size (eg: it is not i1).
 988   EVT VecVT = N->getValueType(0);
 989   unsigned NumElts = VecVT.getVectorNumElements();
 990   assert(!((NumElts & 1) && (!TLI.isTypeLegal(VecVT))) &&
 991          "Legal vector of one illegal element?");
 992
 993   // Promote the inserted value.  The type does not need to match the
 994   // vector element type.  Check that any extra bits introduced will be
 995   // truncated away.
 996   assert(N->getOperand(0).getValueType().getSizeInBits() >=
 997          N->getValueType(0).getVectorElementType().getSizeInBits() &&
 998          "Type of inserted value narrower than vector element type!");
 999
1000   SmallVector<SDValue, 16> NewOps;
1001   for (unsigned i = 0; i < NumElts; ++i)
1002     NewOps.push_back(GetPromotedInteger(N->getOperand(i)));
1003
1004   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1005 }
1006
1007 SDValue DAGTypeLegalizer::PromoteIntOp_CONVERT_RNDSAT(SDNode *N) {
1008   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
1009   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
1010            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
1011            CvtCode == ISD::CVT_FS || CvtCode == ISD::CVT_FU) &&
1012            "can only promote integer arguments");
1013   SDValue InOp = GetPromotedInteger(N->getOperand(0));
1014   return DAG.getConvertRndSat(N->getValueType(0), SDLoc(N), InOp,
1015                               N->getOperand(1), N->getOperand(2),
1016                               N->getOperand(3), N->getOperand(4), CvtCode);
1017 }
1018
1019 SDValue DAGTypeLegalizer::PromoteIntOp_INSERT_VECTOR_ELT(SDNode *N,
1020                                                          unsigned OpNo) {
1021   if (OpNo == 1) {
1022     // Promote the inserted value.  This is valid because the type does not
1023     // have to match the vector element type.
1024
1025     // Check that any extra bits introduced will be truncated away.
1026     assert(N->getOperand(1).getValueType().getSizeInBits() >=
1027            N->getValueType(0).getVectorElementType().getSizeInBits() &&
1028            "Type of inserted value narrower than vector element type!");
1029     return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1030                                   GetPromotedInteger(N->getOperand(1)),
1031                                   N->getOperand(2)),
1032                    0);
1033   }
1034
1035   assert(OpNo == 2 && "Different operand and result vector types?");
1036
1037   // Promote the index.
1038   SDValue Idx = DAG.getZExtOrTrunc(N->getOperand(2), SDLoc(N),
1039                                    TLI.getVectorIdxTy());
1040   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1041                                 N->getOperand(1), Idx), 0);
1042 }
1043
1044 SDValue DAGTypeLegalizer::PromoteIntOp_SCALAR_TO_VECTOR(SDNode *N) {
1045   // Integer SCALAR_TO_VECTOR operands are implicitly truncated, so just promote
1046   // the operand in place.
1047   return SDValue(DAG.UpdateNodeOperands(N,
1048                                 GetPromotedInteger(N->getOperand(0))), 0);
1049 }
1050
1051 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT(SDNode *N, unsigned OpNo) {
1052   assert(OpNo == 0 && "Only know how to promote the condition!");
1053   SDValue Cond = N->getOperand(0);
1054   EVT OpTy = N->getOperand(1).getValueType();
1055
1056   // Promote all the way up to the canonical SetCC type.
1057   EVT OpVT = N->getOpcode() == ISD::SELECT ? OpTy.getScalarType() : OpTy;
1058   Cond = PromoteTargetBoolean(Cond, OpVT);
1059
1060   return SDValue(DAG.UpdateNodeOperands(N, Cond, N->getOperand(1),
1061                                         N->getOperand(2)), 0);
1062 }
1063
1064 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT_CC(SDNode *N, unsigned OpNo) {
1065   assert(OpNo == 0 && "Don't know how to promote this operand!");
1066
1067   SDValue LHS = N->getOperand(0);
1068   SDValue RHS = N->getOperand(1);
1069   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(4))->get());
1070
1071   // The CC (#4) and the possible return values (#2 and #3) have legal types.
1072   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2),
1073                                 N->getOperand(3), N->getOperand(4)), 0);
1074 }
1075
1076 SDValue DAGTypeLegalizer::PromoteIntOp_SETCC(SDNode *N, unsigned OpNo) {
1077   assert(OpNo == 0 && "Don't know how to promote this operand!");
1078
1079   SDValue LHS = N->getOperand(0);
1080   SDValue RHS = N->getOperand(1);
1081   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(2))->get());
1082
1083   // The CC (#2) is always legal.
1084   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2)), 0);
1085 }
1086
1087 SDValue DAGTypeLegalizer::PromoteIntOp_Shift(SDNode *N) {
1088   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1089                                 ZExtPromotedInteger(N->getOperand(1))), 0);
1090 }
1091
1092 SDValue DAGTypeLegalizer::PromoteIntOp_SIGN_EXTEND(SDNode *N) {
1093   SDValue Op = GetPromotedInteger(N->getOperand(0));
1094   SDLoc dl(N);
1095   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1096   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Op.getValueType(),
1097                      Op, DAG.getValueType(N->getOperand(0).getValueType()));
1098 }
1099
1100 SDValue DAGTypeLegalizer::PromoteIntOp_SINT_TO_FP(SDNode *N) {
1101   return SDValue(DAG.UpdateNodeOperands(N,
1102                                 SExtPromotedInteger(N->getOperand(0))), 0);
1103 }
1104
1105 SDValue DAGTypeLegalizer::PromoteIntOp_STORE(StoreSDNode *N, unsigned OpNo){
1106   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
1107   SDValue Ch = N->getChain(), Ptr = N->getBasePtr();
1108   SDLoc dl(N);
1109
1110   SDValue Val = GetPromotedInteger(N->getValue());  // Get promoted value.
1111
1112   // Truncate the value and store the result.
1113   return DAG.getTruncStore(Ch, dl, Val, Ptr,
1114                            N->getMemoryVT(), N->getMemOperand());
1115 }
1116
1117 SDValue DAGTypeLegalizer::PromoteIntOp_MSTORE(MaskedStoreSDNode *N, unsigned OpNo){
1118
1119   SDValue DataOp = N->getValue();
1120   EVT DataVT = DataOp.getValueType();
1121   SDValue Mask = N->getMask();
1122   EVT MaskVT = Mask.getValueType();
1123   SDLoc dl(N);
1124
1125   bool TruncateStore = false;
1126   if (!TLI.isTypeLegal(DataVT)) {
1127     if (getTypeAction(DataVT) == TargetLowering::TypePromoteInteger) {
1128       DataOp = GetPromotedInteger(DataOp);
1129       if (!TLI.isTypeLegal(MaskVT))
1130         Mask = PromoteTargetBoolean(Mask, DataOp.getValueType());
1131       TruncateStore = true;
1132     }
1133     else {
1134       assert(getTypeAction(DataVT) == TargetLowering::TypeWidenVector &&
1135              "Unexpected data legalization in MSTORE");
1136       DataOp = GetWidenedVector(DataOp);
1137
1138       if (getTypeAction(MaskVT) == TargetLowering::TypeWidenVector)
1139         Mask = GetWidenedVector(Mask);
1140       else {
1141         EVT BoolVT = getSetCCResultType(DataOp.getValueType());
1142
1143         // We can't use ModifyToType() because we should fill the mask with
1144         // zeroes
1145         unsigned WidenNumElts = BoolVT.getVectorNumElements();
1146         unsigned MaskNumElts = MaskVT.getVectorNumElements();
1147
1148         unsigned NumConcat = WidenNumElts / MaskNumElts;
1149         SmallVector<SDValue, 16> Ops(NumConcat);
1150         SDValue ZeroVal = DAG.getConstant(0, MaskVT);
1151         Ops[0] = Mask;
1152         for (unsigned i = 1; i != NumConcat; ++i)
1153           Ops[i] = ZeroVal;
1154
1155         Mask = DAG.getNode(ISD::CONCAT_VECTORS, dl, BoolVT, Ops);
1156       }
1157     }
1158   }
1159   else
1160     Mask = PromoteTargetBoolean(N->getMask(), DataOp.getValueType());
1161   return DAG.getMaskedStore(N->getChain(), dl, DataOp, N->getBasePtr(), Mask,
1162                             N->getMemoryVT(), N->getMemOperand(),
1163                             TruncateStore);
1164 }
1165
1166 SDValue DAGTypeLegalizer::PromoteIntOp_MLOAD(MaskedLoadSDNode *N, unsigned OpNo){
1167   assert(OpNo == 2 && "Only know how to promote the mask!");
1168   EVT DataVT = N->getValueType(0);
1169   SDValue Mask = PromoteTargetBoolean(N->getOperand(OpNo), DataVT);
1170   SmallVector<SDValue, 4> NewOps(N->op_begin(), N->op_end());
1171   NewOps[OpNo] = Mask;
1172   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1173 }
1174
1175 SDValue DAGTypeLegalizer::PromoteIntOp_TRUNCATE(SDNode *N) {
1176   SDValue Op = GetPromotedInteger(N->getOperand(0));
1177   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), Op);
1178 }
1179
1180 SDValue DAGTypeLegalizer::PromoteIntOp_UINT_TO_FP(SDNode *N) {
1181   return SDValue(DAG.UpdateNodeOperands(N,
1182                                 ZExtPromotedInteger(N->getOperand(0))), 0);
1183 }
1184
1185 SDValue DAGTypeLegalizer::PromoteIntOp_ZERO_EXTEND(SDNode *N) {
1186   SDLoc dl(N);
1187   SDValue Op = GetPromotedInteger(N->getOperand(0));
1188   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1189   return DAG.getZeroExtendInReg(Op, dl,
1190                                 N->getOperand(0).getValueType().getScalarType());
1191 }
1192
1193
1194 //===----------------------------------------------------------------------===//
1195 //  Integer Result Expansion
1196 //===----------------------------------------------------------------------===//
1197
1198 /// ExpandIntegerResult - This method is called when the specified result of the
1199 /// specified node is found to need expansion.  At this point, the node may also
1200 /// have invalid operands or may have other results that need promotion, we just
1201 /// know that (at least) one result needs expansion.
1202 void DAGTypeLegalizer::ExpandIntegerResult(SDNode *N, unsigned ResNo) {
1203   DEBUG(dbgs() << "Expand integer result: "; N->dump(&DAG); dbgs() << "\n");
1204   SDValue Lo, Hi;
1205   Lo = Hi = SDValue();
1206
1207   // See if the target wants to custom expand this node.
1208   if (CustomLowerNode(N, N->getValueType(ResNo), true))
1209     return;
1210
1211   switch (N->getOpcode()) {
1212   default:
1213 #ifndef NDEBUG
1214     dbgs() << "ExpandIntegerResult #" << ResNo << ": ";
1215     N->dump(&DAG); dbgs() << "\n";
1216 #endif
1217     llvm_unreachable("Do not know how to expand the result of this operator!");
1218
1219   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, ResNo, Lo, Hi); break;
1220   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
1221   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
1222   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
1223
1224   case ISD::BITCAST:            ExpandRes_BITCAST(N, Lo, Hi); break;
1225   case ISD::BUILD_PAIR:         ExpandRes_BUILD_PAIR(N, Lo, Hi); break;
1226   case ISD::EXTRACT_ELEMENT:    ExpandRes_EXTRACT_ELEMENT(N, Lo, Hi); break;
1227   case ISD::EXTRACT_VECTOR_ELT: ExpandRes_EXTRACT_VECTOR_ELT(N, Lo, Hi); break;
1228   case ISD::VAARG:              ExpandRes_VAARG(N, Lo, Hi); break;
1229
1230   case ISD::ANY_EXTEND:  ExpandIntRes_ANY_EXTEND(N, Lo, Hi); break;
1231   case ISD::AssertSext:  ExpandIntRes_AssertSext(N, Lo, Hi); break;
1232   case ISD::AssertZext:  ExpandIntRes_AssertZext(N, Lo, Hi); break;
1233   case ISD::BSWAP:       ExpandIntRes_BSWAP(N, Lo, Hi); break;
1234   case ISD::Constant:    ExpandIntRes_Constant(N, Lo, Hi); break;
1235   case ISD::CTLZ_ZERO_UNDEF:
1236   case ISD::CTLZ:        ExpandIntRes_CTLZ(N, Lo, Hi); break;
1237   case ISD::CTPOP:       ExpandIntRes_CTPOP(N, Lo, Hi); break;
1238   case ISD::CTTZ_ZERO_UNDEF:
1239   case ISD::CTTZ:        ExpandIntRes_CTTZ(N, Lo, Hi); break;
1240   case ISD::FP_TO_SINT:  ExpandIntRes_FP_TO_SINT(N, Lo, Hi); break;
1241   case ISD::FP_TO_UINT:  ExpandIntRes_FP_TO_UINT(N, Lo, Hi); break;
1242   case ISD::LOAD:        ExpandIntRes_LOAD(cast<LoadSDNode>(N), Lo, Hi); break;
1243   case ISD::MUL:         ExpandIntRes_MUL(N, Lo, Hi); break;
1244   case ISD::SDIV:        ExpandIntRes_SDIV(N, Lo, Hi); break;
1245   case ISD::SIGN_EXTEND: ExpandIntRes_SIGN_EXTEND(N, Lo, Hi); break;
1246   case ISD::SIGN_EXTEND_INREG: ExpandIntRes_SIGN_EXTEND_INREG(N, Lo, Hi); break;
1247   case ISD::SREM:        ExpandIntRes_SREM(N, Lo, Hi); break;
1248   case ISD::TRUNCATE:    ExpandIntRes_TRUNCATE(N, Lo, Hi); break;
1249   case ISD::UDIV:        ExpandIntRes_UDIV(N, Lo, Hi); break;
1250   case ISD::UREM:        ExpandIntRes_UREM(N, Lo, Hi); break;
1251   case ISD::ZERO_EXTEND: ExpandIntRes_ZERO_EXTEND(N, Lo, Hi); break;
1252   case ISD::ATOMIC_LOAD: ExpandIntRes_ATOMIC_LOAD(N, Lo, Hi); break;
1253
1254   case ISD::ATOMIC_LOAD_ADD:
1255   case ISD::ATOMIC_LOAD_SUB:
1256   case ISD::ATOMIC_LOAD_AND:
1257   case ISD::ATOMIC_LOAD_OR:
1258   case ISD::ATOMIC_LOAD_XOR:
1259   case ISD::ATOMIC_LOAD_NAND:
1260   case ISD::ATOMIC_LOAD_MIN:
1261   case ISD::ATOMIC_LOAD_MAX:
1262   case ISD::ATOMIC_LOAD_UMIN:
1263   case ISD::ATOMIC_LOAD_UMAX:
1264   case ISD::ATOMIC_SWAP:
1265   case ISD::ATOMIC_CMP_SWAP: {
1266     std::pair<SDValue, SDValue> Tmp = ExpandAtomic(N);
1267     SplitInteger(Tmp.first, Lo, Hi);
1268     ReplaceValueWith(SDValue(N, 1), Tmp.second);
1269     break;
1270   }
1271   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS: {
1272     AtomicSDNode *AN = cast<AtomicSDNode>(N);
1273     SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::Other);
1274     SDValue Tmp = DAG.getAtomicCmpSwap(
1275         ISD::ATOMIC_CMP_SWAP, SDLoc(N), AN->getMemoryVT(), VTs,
1276         N->getOperand(0), N->getOperand(1), N->getOperand(2), N->getOperand(3),
1277         AN->getMemOperand(), AN->getSuccessOrdering(), AN->getFailureOrdering(),
1278         AN->getSynchScope());
1279
1280     // Expanding to the strong ATOMIC_CMP_SWAP node means we can determine
1281     // success simply by comparing the loaded value against the ingoing
1282     // comparison.
1283     SDValue Success = DAG.getSetCC(SDLoc(N), N->getValueType(1), Tmp,
1284                                    N->getOperand(2), ISD::SETEQ);
1285
1286     SplitInteger(Tmp, Lo, Hi);
1287     ReplaceValueWith(SDValue(N, 1), Success);
1288     ReplaceValueWith(SDValue(N, 2), Tmp.getValue(1));
1289     break;
1290   }
1291
1292   case ISD::AND:
1293   case ISD::OR:
1294   case ISD::XOR: ExpandIntRes_Logical(N, Lo, Hi); break;
1295
1296   case ISD::ADD:
1297   case ISD::SUB: ExpandIntRes_ADDSUB(N, Lo, Hi); break;
1298
1299   case ISD::ADDC:
1300   case ISD::SUBC: ExpandIntRes_ADDSUBC(N, Lo, Hi); break;
1301
1302   case ISD::ADDE:
1303   case ISD::SUBE: ExpandIntRes_ADDSUBE(N, Lo, Hi); break;
1304
1305   case ISD::SHL:
1306   case ISD::SRA:
1307   case ISD::SRL: ExpandIntRes_Shift(N, Lo, Hi); break;
1308
1309   case ISD::SADDO:
1310   case ISD::SSUBO: ExpandIntRes_SADDSUBO(N, Lo, Hi); break;
1311   case ISD::UADDO:
1312   case ISD::USUBO: ExpandIntRes_UADDSUBO(N, Lo, Hi); break;
1313   case ISD::UMULO:
1314   case ISD::SMULO: ExpandIntRes_XMULO(N, Lo, Hi); break;
1315   }
1316
1317   // If Lo/Hi is null, the sub-method took care of registering results etc.
1318   if (Lo.getNode())
1319     SetExpandedInteger(SDValue(N, ResNo), Lo, Hi);
1320 }
1321
1322 /// Lower an atomic node to the appropriate builtin call.
1323 std::pair <SDValue, SDValue> DAGTypeLegalizer::ExpandAtomic(SDNode *Node) {
1324   unsigned Opc = Node->getOpcode();
1325   MVT VT = cast<AtomicSDNode>(Node)->getMemoryVT().getSimpleVT();
1326   RTLIB::Libcall LC = RTLIB::getATOMIC(Opc, VT);
1327   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected atomic op or value type!");
1328
1329   return ExpandChainLibCall(LC, Node, false);
1330 }
1331
1332 /// ExpandShiftByConstant - N is a shift by a value that needs to be expanded,
1333 /// and the shift amount is a constant 'Amt'.  Expand the operation.
1334 void DAGTypeLegalizer::ExpandShiftByConstant(SDNode *N, unsigned Amt,
1335                                              SDValue &Lo, SDValue &Hi) {
1336   assert(Amt && "Expected zero shifts to be already optimized away.");
1337   SDLoc DL(N);
1338   // Expand the incoming operand to be shifted, so that we have its parts
1339   SDValue InL, InH;
1340   GetExpandedInteger(N->getOperand(0), InL, InH);
1341
1342   EVT NVT = InL.getValueType();
1343   unsigned VTBits = N->getValueType(0).getSizeInBits();
1344   unsigned NVTBits = NVT.getSizeInBits();
1345   EVT ShTy = N->getOperand(1).getValueType();
1346
1347   if (N->getOpcode() == ISD::SHL) {
1348     if (Amt > VTBits) {
1349       Lo = Hi = DAG.getConstant(0, NVT);
1350     } else if (Amt > NVTBits) {
1351       Lo = DAG.getConstant(0, NVT);
1352       Hi = DAG.getNode(ISD::SHL, DL,
1353                        NVT, InL, DAG.getConstant(Amt-NVTBits, ShTy));
1354     } else if (Amt == NVTBits) {
1355       Lo = DAG.getConstant(0, NVT);
1356       Hi = InL;
1357     } else if (Amt == 1 &&
1358                TLI.isOperationLegalOrCustom(ISD::ADDC,
1359                               TLI.getTypeToExpandTo(*DAG.getContext(), NVT))) {
1360       // Emit this X << 1 as X+X.
1361       SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1362       SDValue LoOps[2] = { InL, InL };
1363       Lo = DAG.getNode(ISD::ADDC, DL, VTList, LoOps);
1364       SDValue HiOps[3] = { InH, InH, Lo.getValue(1) };
1365       Hi = DAG.getNode(ISD::ADDE, DL, VTList, HiOps);
1366     } else {
1367       Lo = DAG.getNode(ISD::SHL, DL, NVT, InL, DAG.getConstant(Amt, ShTy));
1368       Hi = DAG.getNode(ISD::OR, DL, NVT,
1369                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1370                                    DAG.getConstant(Amt, ShTy)),
1371                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1372                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1373     }
1374     return;
1375   }
1376
1377   if (N->getOpcode() == ISD::SRL) {
1378     if (Amt > VTBits) {
1379       Lo = DAG.getConstant(0, NVT);
1380       Hi = DAG.getConstant(0, NVT);
1381     } else if (Amt > NVTBits) {
1382       Lo = DAG.getNode(ISD::SRL, DL,
1383                        NVT, InH, DAG.getConstant(Amt-NVTBits,ShTy));
1384       Hi = DAG.getConstant(0, NVT);
1385     } else if (Amt == NVTBits) {
1386       Lo = InH;
1387       Hi = DAG.getConstant(0, NVT);
1388     } else {
1389       Lo = DAG.getNode(ISD::OR, DL, NVT,
1390                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1391                                    DAG.getConstant(Amt, ShTy)),
1392                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1393                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1394       Hi = DAG.getNode(ISD::SRL, DL, NVT, InH, DAG.getConstant(Amt, ShTy));
1395     }
1396     return;
1397   }
1398
1399   assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1400   if (Amt > VTBits) {
1401     Hi = Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1402                           DAG.getConstant(NVTBits-1, ShTy));
1403   } else if (Amt > NVTBits) {
1404     Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1405                      DAG.getConstant(Amt-NVTBits, ShTy));
1406     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1407                      DAG.getConstant(NVTBits-1, ShTy));
1408   } else if (Amt == NVTBits) {
1409     Lo = InH;
1410     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1411                      DAG.getConstant(NVTBits-1, ShTy));
1412   } else {
1413     Lo = DAG.getNode(ISD::OR, DL, NVT,
1414                      DAG.getNode(ISD::SRL, DL, NVT, InL,
1415                                  DAG.getConstant(Amt, ShTy)),
1416                      DAG.getNode(ISD::SHL, DL, NVT, InH,
1417                                  DAG.getConstant(NVTBits-Amt, ShTy)));
1418     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH, DAG.getConstant(Amt, ShTy));
1419   }
1420 }
1421
1422 /// ExpandShiftWithKnownAmountBit - Try to determine whether we can simplify
1423 /// this shift based on knowledge of the high bit of the shift amount.  If we
1424 /// can tell this, we know that it is >= 32 or < 32, without knowing the actual
1425 /// shift amount.
1426 bool DAGTypeLegalizer::
1427 ExpandShiftWithKnownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1428   SDValue Amt = N->getOperand(1);
1429   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1430   EVT ShTy = Amt.getValueType();
1431   unsigned ShBits = ShTy.getScalarType().getSizeInBits();
1432   unsigned NVTBits = NVT.getScalarType().getSizeInBits();
1433   assert(isPowerOf2_32(NVTBits) &&
1434          "Expanded integer type size not a power of two!");
1435   SDLoc dl(N);
1436
1437   APInt HighBitMask = APInt::getHighBitsSet(ShBits, ShBits - Log2_32(NVTBits));
1438   APInt KnownZero, KnownOne;
1439   DAG.computeKnownBits(N->getOperand(1), KnownZero, KnownOne);
1440
1441   // If we don't know anything about the high bits, exit.
1442   if (((KnownZero|KnownOne) & HighBitMask) == 0)
1443     return false;
1444
1445   // Get the incoming operand to be shifted.
1446   SDValue InL, InH;
1447   GetExpandedInteger(N->getOperand(0), InL, InH);
1448
1449   // If we know that any of the high bits of the shift amount are one, then we
1450   // can do this as a couple of simple shifts.
1451   if (KnownOne.intersects(HighBitMask)) {
1452     // Mask out the high bit, which we know is set.
1453     Amt = DAG.getNode(ISD::AND, dl, ShTy, Amt,
1454                       DAG.getConstant(~HighBitMask, ShTy));
1455
1456     switch (N->getOpcode()) {
1457     default: llvm_unreachable("Unknown shift");
1458     case ISD::SHL:
1459       Lo = DAG.getConstant(0, NVT);              // Low part is zero.
1460       Hi = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt); // High part from Lo part.
1461       return true;
1462     case ISD::SRL:
1463       Hi = DAG.getConstant(0, NVT);              // Hi part is zero.
1464       Lo = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt); // Lo part from Hi part.
1465       return true;
1466     case ISD::SRA:
1467       Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,       // Sign extend high part.
1468                        DAG.getConstant(NVTBits-1, ShTy));
1469       Lo = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt); // Lo part from Hi part.
1470       return true;
1471     }
1472   }
1473
1474   // If we know that all of the high bits of the shift amount are zero, then we
1475   // can do this as a couple of simple shifts.
1476   if ((KnownZero & HighBitMask) == HighBitMask) {
1477     // Calculate 31-x. 31 is used instead of 32 to avoid creating an undefined
1478     // shift if x is zero.  We can use XOR here because x is known to be smaller
1479     // than 32.
1480     SDValue Amt2 = DAG.getNode(ISD::XOR, dl, ShTy, Amt,
1481                                DAG.getConstant(NVTBits-1, ShTy));
1482
1483     unsigned Op1, Op2;
1484     switch (N->getOpcode()) {
1485     default: llvm_unreachable("Unknown shift");
1486     case ISD::SHL:  Op1 = ISD::SHL; Op2 = ISD::SRL; break;
1487     case ISD::SRL:
1488     case ISD::SRA:  Op1 = ISD::SRL; Op2 = ISD::SHL; break;
1489     }
1490
1491     // When shifting right the arithmetic for Lo and Hi is swapped.
1492     if (N->getOpcode() != ISD::SHL)
1493       std::swap(InL, InH);
1494
1495     // Use a little trick to get the bits that move from Lo to Hi. First
1496     // shift by one bit.
1497     SDValue Sh1 = DAG.getNode(Op2, dl, NVT, InL, DAG.getConstant(1, ShTy));
1498     // Then compute the remaining shift with amount-1.
1499     SDValue Sh2 = DAG.getNode(Op2, dl, NVT, Sh1, Amt2);
1500
1501     Lo = DAG.getNode(N->getOpcode(), dl, NVT, InL, Amt);
1502     Hi = DAG.getNode(ISD::OR, dl, NVT, DAG.getNode(Op1, dl, NVT, InH, Amt),Sh2);
1503
1504     if (N->getOpcode() != ISD::SHL)
1505       std::swap(Hi, Lo);
1506     return true;
1507   }
1508
1509   return false;
1510 }
1511
1512 /// ExpandShiftWithUnknownAmountBit - Fully general expansion of integer shift
1513 /// of any size.
1514 bool DAGTypeLegalizer::
1515 ExpandShiftWithUnknownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1516   SDValue Amt = N->getOperand(1);
1517   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1518   EVT ShTy = Amt.getValueType();
1519   unsigned NVTBits = NVT.getSizeInBits();
1520   assert(isPowerOf2_32(NVTBits) &&
1521          "Expanded integer type size not a power of two!");
1522   SDLoc dl(N);
1523
1524   // Get the incoming operand to be shifted.
1525   SDValue InL, InH;
1526   GetExpandedInteger(N->getOperand(0), InL, InH);
1527
1528   SDValue NVBitsNode = DAG.getConstant(NVTBits, ShTy);
1529   SDValue AmtExcess = DAG.getNode(ISD::SUB, dl, ShTy, Amt, NVBitsNode);
1530   SDValue AmtLack = DAG.getNode(ISD::SUB, dl, ShTy, NVBitsNode, Amt);
1531   SDValue isShort = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1532                                  Amt, NVBitsNode, ISD::SETULT);
1533
1534   SDValue LoS, HiS, LoL, HiL;
1535   switch (N->getOpcode()) {
1536   default: llvm_unreachable("Unknown shift");
1537   case ISD::SHL:
1538     // Short: ShAmt < NVTBits
1539     LoS = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt);
1540     HiS = DAG.getNode(ISD::OR, dl, NVT,
1541                       DAG.getNode(ISD::SHL, dl, NVT, InH, Amt),
1542     // FIXME: If Amt is zero, the following shift generates an undefined result
1543     // on some architectures.
1544                       DAG.getNode(ISD::SRL, dl, NVT, InL, AmtLack));
1545
1546     // Long: ShAmt >= NVTBits
1547     LoL = DAG.getConstant(0, NVT);                        // Lo part is zero.
1548     HiL = DAG.getNode(ISD::SHL, dl, NVT, InL, AmtExcess); // Hi from Lo part.
1549
1550     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1551     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1552     return true;
1553   case ISD::SRL:
1554     // Short: ShAmt < NVTBits
1555     HiS = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt);
1556     LoS = DAG.getNode(ISD::OR, dl, NVT,
1557                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1558     // FIXME: If Amt is zero, the following shift generates an undefined result
1559     // on some architectures.
1560                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1561
1562     // Long: ShAmt >= NVTBits
1563     HiL = DAG.getConstant(0, NVT);                        // Hi part is zero.
1564     LoL = DAG.getNode(ISD::SRL, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1565
1566     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1567     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1568     return true;
1569   case ISD::SRA:
1570     // Short: ShAmt < NVTBits
1571     HiS = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt);
1572     LoS = DAG.getNode(ISD::OR, dl, NVT,
1573                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1574     // FIXME: If Amt is zero, the following shift generates an undefined result
1575     // on some architectures.
1576                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1577
1578     // Long: ShAmt >= NVTBits
1579     HiL = DAG.getNode(ISD::SRA, dl, NVT, InH,             // Sign of Hi part.
1580                       DAG.getConstant(NVTBits-1, ShTy));
1581     LoL = DAG.getNode(ISD::SRA, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1582
1583     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1584     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1585     return true;
1586   }
1587 }
1588
1589 void DAGTypeLegalizer::ExpandIntRes_ADDSUB(SDNode *N,
1590                                            SDValue &Lo, SDValue &Hi) {
1591   SDLoc dl(N);
1592   // Expand the subcomponents.
1593   SDValue LHSL, LHSH, RHSL, RHSH;
1594   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1595   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1596
1597   EVT NVT = LHSL.getValueType();
1598   SDValue LoOps[2] = { LHSL, RHSL };
1599   SDValue HiOps[3] = { LHSH, RHSH };
1600
1601   // Do not generate ADDC/ADDE or SUBC/SUBE if the target does not support
1602   // them.  TODO: Teach operation legalization how to expand unsupported
1603   // ADDC/ADDE/SUBC/SUBE.  The problem is that these operations generate
1604   // a carry of type MVT::Glue, but there doesn't seem to be any way to
1605   // generate a value of this type in the expanded code sequence.
1606   bool hasCarry =
1607     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1608                                    ISD::ADDC : ISD::SUBC,
1609                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1610
1611   if (hasCarry) {
1612     SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1613     if (N->getOpcode() == ISD::ADD) {
1614       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1615       HiOps[2] = Lo.getValue(1);
1616       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1617     } else {
1618       Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1619       HiOps[2] = Lo.getValue(1);
1620       Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1621     }
1622     return;
1623   }
1624
1625   if (N->getOpcode() == ISD::ADD) {
1626     Lo = DAG.getNode(ISD::ADD, dl, NVT, LoOps);
1627     Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1628     SDValue Cmp1 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[0],
1629                                 ISD::SETULT);
1630     SDValue Carry1 = DAG.getSelect(dl, NVT, Cmp1,
1631                                    DAG.getConstant(1, NVT),
1632                                    DAG.getConstant(0, NVT));
1633     SDValue Cmp2 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[1],
1634                                 ISD::SETULT);
1635     SDValue Carry2 = DAG.getSelect(dl, NVT, Cmp2,
1636                                    DAG.getConstant(1, NVT), Carry1);
1637     Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, Carry2);
1638   } else {
1639     Lo = DAG.getNode(ISD::SUB, dl, NVT, LoOps);
1640     Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1641     SDValue Cmp =
1642       DAG.getSetCC(dl, getSetCCResultType(LoOps[0].getValueType()),
1643                    LoOps[0], LoOps[1], ISD::SETULT);
1644     SDValue Borrow = DAG.getSelect(dl, NVT, Cmp,
1645                                    DAG.getConstant(1, NVT),
1646                                    DAG.getConstant(0, NVT));
1647     Hi = DAG.getNode(ISD::SUB, dl, NVT, Hi, Borrow);
1648   }
1649 }
1650
1651 void DAGTypeLegalizer::ExpandIntRes_ADDSUBC(SDNode *N,
1652                                             SDValue &Lo, SDValue &Hi) {
1653   // Expand the subcomponents.
1654   SDValue LHSL, LHSH, RHSL, RHSH;
1655   SDLoc dl(N);
1656   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1657   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1658   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1659   SDValue LoOps[2] = { LHSL, RHSL };
1660   SDValue HiOps[3] = { LHSH, RHSH };
1661
1662   if (N->getOpcode() == ISD::ADDC) {
1663     Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1664     HiOps[2] = Lo.getValue(1);
1665     Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1666   } else {
1667     Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1668     HiOps[2] = Lo.getValue(1);
1669     Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1670   }
1671
1672   // Legalized the flag result - switch anything that used the old flag to
1673   // use the new one.
1674   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1675 }
1676
1677 void DAGTypeLegalizer::ExpandIntRes_ADDSUBE(SDNode *N,
1678                                             SDValue &Lo, SDValue &Hi) {
1679   // Expand the subcomponents.
1680   SDValue LHSL, LHSH, RHSL, RHSH;
1681   SDLoc dl(N);
1682   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1683   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1684   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1685   SDValue LoOps[3] = { LHSL, RHSL, N->getOperand(2) };
1686   SDValue HiOps[3] = { LHSH, RHSH };
1687
1688   Lo = DAG.getNode(N->getOpcode(), dl, VTList, LoOps);
1689   HiOps[2] = Lo.getValue(1);
1690   Hi = DAG.getNode(N->getOpcode(), dl, VTList, HiOps);
1691
1692   // Legalized the flag result - switch anything that used the old flag to
1693   // use the new one.
1694   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1695 }
1696
1697 void DAGTypeLegalizer::ExpandIntRes_MERGE_VALUES(SDNode *N, unsigned ResNo,
1698                                                  SDValue &Lo, SDValue &Hi) {
1699   SDValue Res = DisintegrateMERGE_VALUES(N, ResNo);
1700   SplitInteger(Res, Lo, Hi);
1701 }
1702
1703 void DAGTypeLegalizer::ExpandIntRes_ANY_EXTEND(SDNode *N,
1704                                                SDValue &Lo, SDValue &Hi) {
1705   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1706   SDLoc dl(N);
1707   SDValue Op = N->getOperand(0);
1708   if (Op.getValueType().bitsLE(NVT)) {
1709     // The low part is any extension of the input (which degenerates to a copy).
1710     Lo = DAG.getNode(ISD::ANY_EXTEND, dl, NVT, Op);
1711     Hi = DAG.getUNDEF(NVT);   // The high part is undefined.
1712   } else {
1713     // For example, extension of an i48 to an i64.  The operand type necessarily
1714     // promotes to the result type, so will end up being expanded too.
1715     assert(getTypeAction(Op.getValueType()) ==
1716            TargetLowering::TypePromoteInteger &&
1717            "Only know how to promote this result!");
1718     SDValue Res = GetPromotedInteger(Op);
1719     assert(Res.getValueType() == N->getValueType(0) &&
1720            "Operand over promoted?");
1721     // Split the promoted operand.  This will simplify when it is expanded.
1722     SplitInteger(Res, Lo, Hi);
1723   }
1724 }
1725
1726 void DAGTypeLegalizer::ExpandIntRes_AssertSext(SDNode *N,
1727                                                SDValue &Lo, SDValue &Hi) {
1728   SDLoc dl(N);
1729   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1730   EVT NVT = Lo.getValueType();
1731   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1732   unsigned NVTBits = NVT.getSizeInBits();
1733   unsigned EVTBits = EVT.getSizeInBits();
1734
1735   if (NVTBits < EVTBits) {
1736     Hi = DAG.getNode(ISD::AssertSext, dl, NVT, Hi,
1737                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1738                                                         EVTBits - NVTBits)));
1739   } else {
1740     Lo = DAG.getNode(ISD::AssertSext, dl, NVT, Lo, DAG.getValueType(EVT));
1741     // The high part replicates the sign bit of Lo, make it explicit.
1742     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1743                      DAG.getConstant(NVTBits-1, TLI.getPointerTy()));
1744   }
1745 }
1746
1747 void DAGTypeLegalizer::ExpandIntRes_AssertZext(SDNode *N,
1748                                                SDValue &Lo, SDValue &Hi) {
1749   SDLoc dl(N);
1750   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1751   EVT NVT = Lo.getValueType();
1752   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1753   unsigned NVTBits = NVT.getSizeInBits();
1754   unsigned EVTBits = EVT.getSizeInBits();
1755
1756   if (NVTBits < EVTBits) {
1757     Hi = DAG.getNode(ISD::AssertZext, dl, NVT, Hi,
1758                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1759                                                         EVTBits - NVTBits)));
1760   } else {
1761     Lo = DAG.getNode(ISD::AssertZext, dl, NVT, Lo, DAG.getValueType(EVT));
1762     // The high part must be zero, make it explicit.
1763     Hi = DAG.getConstant(0, NVT);
1764   }
1765 }
1766
1767 void DAGTypeLegalizer::ExpandIntRes_BSWAP(SDNode *N,
1768                                           SDValue &Lo, SDValue &Hi) {
1769   SDLoc dl(N);
1770   GetExpandedInteger(N->getOperand(0), Hi, Lo);  // Note swapped operands.
1771   Lo = DAG.getNode(ISD::BSWAP, dl, Lo.getValueType(), Lo);
1772   Hi = DAG.getNode(ISD::BSWAP, dl, Hi.getValueType(), Hi);
1773 }
1774
1775 void DAGTypeLegalizer::ExpandIntRes_Constant(SDNode *N,
1776                                              SDValue &Lo, SDValue &Hi) {
1777   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1778   unsigned NBitWidth = NVT.getSizeInBits();
1779   auto Constant = cast<ConstantSDNode>(N);
1780   const APInt &Cst = Constant->getAPIntValue();
1781   bool IsTarget = Constant->isTargetOpcode();
1782   bool IsOpaque = Constant->isOpaque();
1783   Lo = DAG.getConstant(Cst.trunc(NBitWidth), NVT, IsTarget, IsOpaque);
1784   Hi = DAG.getConstant(Cst.lshr(NBitWidth).trunc(NBitWidth), NVT, IsTarget,
1785                        IsOpaque);
1786 }
1787
1788 void DAGTypeLegalizer::ExpandIntRes_CTLZ(SDNode *N,
1789                                          SDValue &Lo, SDValue &Hi) {
1790   SDLoc dl(N);
1791   // ctlz (HiLo) -> Hi != 0 ? ctlz(Hi) : (ctlz(Lo)+32)
1792   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1793   EVT NVT = Lo.getValueType();
1794
1795   SDValue HiNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Hi,
1796                                    DAG.getConstant(0, NVT), ISD::SETNE);
1797
1798   SDValue LoLZ = DAG.getNode(N->getOpcode(), dl, NVT, Lo);
1799   SDValue HiLZ = DAG.getNode(ISD::CTLZ_ZERO_UNDEF, dl, NVT, Hi);
1800
1801   Lo = DAG.getSelect(dl, NVT, HiNotZero, HiLZ,
1802                      DAG.getNode(ISD::ADD, dl, NVT, LoLZ,
1803                                  DAG.getConstant(NVT.getSizeInBits(), NVT)));
1804   Hi = DAG.getConstant(0, NVT);
1805 }
1806
1807 void DAGTypeLegalizer::ExpandIntRes_CTPOP(SDNode *N,
1808                                           SDValue &Lo, SDValue &Hi) {
1809   SDLoc dl(N);
1810   // ctpop(HiLo) -> ctpop(Hi)+ctpop(Lo)
1811   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1812   EVT NVT = Lo.getValueType();
1813   Lo = DAG.getNode(ISD::ADD, dl, NVT, DAG.getNode(ISD::CTPOP, dl, NVT, Lo),
1814                    DAG.getNode(ISD::CTPOP, dl, NVT, Hi));
1815   Hi = DAG.getConstant(0, NVT);
1816 }
1817
1818 void DAGTypeLegalizer::ExpandIntRes_CTTZ(SDNode *N,
1819                                          SDValue &Lo, SDValue &Hi) {
1820   SDLoc dl(N);
1821   // cttz (HiLo) -> Lo != 0 ? cttz(Lo) : (cttz(Hi)+32)
1822   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1823   EVT NVT = Lo.getValueType();
1824
1825   SDValue LoNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo,
1826                                    DAG.getConstant(0, NVT), ISD::SETNE);
1827
1828   SDValue LoLZ = DAG.getNode(ISD::CTTZ_ZERO_UNDEF, dl, NVT, Lo);
1829   SDValue HiLZ = DAG.getNode(N->getOpcode(), dl, NVT, Hi);
1830
1831   Lo = DAG.getSelect(dl, NVT, LoNotZero, LoLZ,
1832                      DAG.getNode(ISD::ADD, dl, NVT, HiLZ,
1833                                  DAG.getConstant(NVT.getSizeInBits(), NVT)));
1834   Hi = DAG.getConstant(0, NVT);
1835 }
1836
1837 void DAGTypeLegalizer::ExpandIntRes_FP_TO_SINT(SDNode *N, SDValue &Lo,
1838                                                SDValue &Hi) {
1839   SDLoc dl(N);
1840   EVT VT = N->getValueType(0);
1841   SDValue Op = N->getOperand(0);
1842   RTLIB::Libcall LC = RTLIB::getFPTOSINT(Op.getValueType(), VT);
1843   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-sint conversion!");
1844   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, true/*irrelevant*/,
1845                                dl).first,
1846                Lo, Hi);
1847 }
1848
1849 void DAGTypeLegalizer::ExpandIntRes_FP_TO_UINT(SDNode *N, SDValue &Lo,
1850                                                SDValue &Hi) {
1851   SDLoc dl(N);
1852   EVT VT = N->getValueType(0);
1853   SDValue Op = N->getOperand(0);
1854   RTLIB::Libcall LC = RTLIB::getFPTOUINT(Op.getValueType(), VT);
1855   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-uint conversion!");
1856   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, false/*irrelevant*/,
1857                                dl).first,
1858                Lo, Hi);
1859 }
1860
1861 void DAGTypeLegalizer::ExpandIntRes_LOAD(LoadSDNode *N,
1862                                          SDValue &Lo, SDValue &Hi) {
1863   if (ISD::isNormalLoad(N)) {
1864     ExpandRes_NormalLoad(N, Lo, Hi);
1865     return;
1866   }
1867
1868   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
1869
1870   EVT VT = N->getValueType(0);
1871   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1872   SDValue Ch  = N->getChain();
1873   SDValue Ptr = N->getBasePtr();
1874   ISD::LoadExtType ExtType = N->getExtensionType();
1875   unsigned Alignment = N->getAlignment();
1876   bool isVolatile = N->isVolatile();
1877   bool isNonTemporal = N->isNonTemporal();
1878   bool isInvariant = N->isInvariant();
1879   AAMDNodes AAInfo = N->getAAInfo();
1880   SDLoc dl(N);
1881
1882   assert(NVT.isByteSized() && "Expanded type not byte sized!");
1883
1884   if (N->getMemoryVT().bitsLE(NVT)) {
1885     EVT MemVT = N->getMemoryVT();
1886
1887     Lo = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
1888                         MemVT, isVolatile, isNonTemporal, isInvariant,
1889                         Alignment, AAInfo);
1890
1891     // Remember the chain.
1892     Ch = Lo.getValue(1);
1893
1894     if (ExtType == ISD::SEXTLOAD) {
1895       // The high part is obtained by SRA'ing all but one of the bits of the
1896       // lo part.
1897       unsigned LoSize = Lo.getValueType().getSizeInBits();
1898       Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1899                        DAG.getConstant(LoSize-1, TLI.getPointerTy()));
1900     } else if (ExtType == ISD::ZEXTLOAD) {
1901       // The high part is just a zero.
1902       Hi = DAG.getConstant(0, NVT);
1903     } else {
1904       assert(ExtType == ISD::EXTLOAD && "Unknown extload!");
1905       // The high part is undefined.
1906       Hi = DAG.getUNDEF(NVT);
1907     }
1908   } else if (TLI.isLittleEndian()) {
1909     // Little-endian - low bits are at low addresses.
1910     Lo = DAG.getLoad(NVT, dl, Ch, Ptr, N->getPointerInfo(),
1911                      isVolatile, isNonTemporal, isInvariant, Alignment,
1912                      AAInfo);
1913
1914     unsigned ExcessBits =
1915       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
1916     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
1917
1918     // Increment the pointer to the other half.
1919     unsigned IncrementSize = NVT.getSizeInBits()/8;
1920     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1921                       DAG.getConstant(IncrementSize, Ptr.getValueType()));
1922     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr,
1923                         N->getPointerInfo().getWithOffset(IncrementSize), NEVT,
1924                         isVolatile, isNonTemporal, isInvariant,
1925                         MinAlign(Alignment, IncrementSize), AAInfo);
1926
1927     // Build a factor node to remember that this load is independent of the
1928     // other one.
1929     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1930                      Hi.getValue(1));
1931   } else {
1932     // Big-endian - high bits are at low addresses.  Favor aligned loads at
1933     // the cost of some bit-fiddling.
1934     EVT MemVT = N->getMemoryVT();
1935     unsigned EBytes = MemVT.getStoreSize();
1936     unsigned IncrementSize = NVT.getSizeInBits()/8;
1937     unsigned ExcessBits = (EBytes - IncrementSize)*8;
1938
1939     // Load both the high bits and maybe some of the low bits.
1940     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
1941                         EVT::getIntegerVT(*DAG.getContext(),
1942                                           MemVT.getSizeInBits() - ExcessBits),
1943                         isVolatile, isNonTemporal, isInvariant, Alignment,
1944                         AAInfo);
1945
1946     // Increment the pointer to the other half.
1947     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1948                       DAG.getConstant(IncrementSize, Ptr.getValueType()));
1949     // Load the rest of the low bits.
1950     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, NVT, Ch, Ptr,
1951                         N->getPointerInfo().getWithOffset(IncrementSize),
1952                         EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
1953                         isVolatile, isNonTemporal, isInvariant,
1954                         MinAlign(Alignment, IncrementSize), AAInfo);
1955
1956     // Build a factor node to remember that this load is independent of the
1957     // other one.
1958     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1959                      Hi.getValue(1));
1960
1961     if (ExcessBits < NVT.getSizeInBits()) {
1962       // Transfer low bits from the bottom of Hi to the top of Lo.
1963       Lo = DAG.getNode(ISD::OR, dl, NVT, Lo,
1964                        DAG.getNode(ISD::SHL, dl, NVT, Hi,
1965                                    DAG.getConstant(ExcessBits,
1966                                                    TLI.getPointerTy())));
1967       // Move high bits to the right position in Hi.
1968       Hi = DAG.getNode(ExtType == ISD::SEXTLOAD ? ISD::SRA : ISD::SRL, dl,
1969                        NVT, Hi,
1970                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
1971                                        TLI.getPointerTy()));
1972     }
1973   }
1974
1975   // Legalized the chain result - switch anything that used the old chain to
1976   // use the new one.
1977   ReplaceValueWith(SDValue(N, 1), Ch);
1978 }
1979
1980 void DAGTypeLegalizer::ExpandIntRes_Logical(SDNode *N,
1981                                             SDValue &Lo, SDValue &Hi) {
1982   SDLoc dl(N);
1983   SDValue LL, LH, RL, RH;
1984   GetExpandedInteger(N->getOperand(0), LL, LH);
1985   GetExpandedInteger(N->getOperand(1), RL, RH);
1986   Lo = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LL, RL);
1987   Hi = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LH, RH);
1988 }
1989
1990 void DAGTypeLegalizer::ExpandIntRes_MUL(SDNode *N,
1991                                         SDValue &Lo, SDValue &Hi) {
1992   EVT VT = N->getValueType(0);
1993   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1994   SDLoc dl(N);
1995
1996   SDValue LL, LH, RL, RH;
1997   GetExpandedInteger(N->getOperand(0), LL, LH);
1998   GetExpandedInteger(N->getOperand(1), RL, RH);
1999
2000   if (TLI.expandMUL(N, Lo, Hi, NVT, DAG, LL, LH, RL, RH))
2001     return;
2002
2003   // If nothing else, we can make a libcall.
2004   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2005   if (VT == MVT::i16)
2006     LC = RTLIB::MUL_I16;
2007   else if (VT == MVT::i32)
2008     LC = RTLIB::MUL_I32;
2009   else if (VT == MVT::i64)
2010     LC = RTLIB::MUL_I64;
2011   else if (VT == MVT::i128)
2012     LC = RTLIB::MUL_I128;
2013   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported MUL!");
2014
2015   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2016   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true/*irrelevant*/,
2017                                dl).first,
2018                Lo, Hi);
2019 }
2020
2021 void DAGTypeLegalizer::ExpandIntRes_SADDSUBO(SDNode *Node,
2022                                              SDValue &Lo, SDValue &Hi) {
2023   SDValue LHS = Node->getOperand(0);
2024   SDValue RHS = Node->getOperand(1);
2025   SDLoc dl(Node);
2026
2027   // Expand the result by simply replacing it with the equivalent
2028   // non-overflow-checking operation.
2029   SDValue Sum = DAG.getNode(Node->getOpcode() == ISD::SADDO ?
2030                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2031                             LHS, RHS);
2032   SplitInteger(Sum, Lo, Hi);
2033
2034   // Compute the overflow.
2035   //
2036   //   LHSSign -> LHS >= 0
2037   //   RHSSign -> RHS >= 0
2038   //   SumSign -> Sum >= 0
2039   //
2040   //   Add:
2041   //   Overflow -> (LHSSign == RHSSign) && (LHSSign != SumSign)
2042   //   Sub:
2043   //   Overflow -> (LHSSign != RHSSign) && (LHSSign != SumSign)
2044   //
2045   EVT OType = Node->getValueType(1);
2046   SDValue Zero = DAG.getConstant(0, LHS.getValueType());
2047
2048   SDValue LHSSign = DAG.getSetCC(dl, OType, LHS, Zero, ISD::SETGE);
2049   SDValue RHSSign = DAG.getSetCC(dl, OType, RHS, Zero, ISD::SETGE);
2050   SDValue SignsMatch = DAG.getSetCC(dl, OType, LHSSign, RHSSign,
2051                                     Node->getOpcode() == ISD::SADDO ?
2052                                     ISD::SETEQ : ISD::SETNE);
2053
2054   SDValue SumSign = DAG.getSetCC(dl, OType, Sum, Zero, ISD::SETGE);
2055   SDValue SumSignNE = DAG.getSetCC(dl, OType, LHSSign, SumSign, ISD::SETNE);
2056
2057   SDValue Cmp = DAG.getNode(ISD::AND, dl, OType, SignsMatch, SumSignNE);
2058
2059   // Use the calculated overflow everywhere.
2060   ReplaceValueWith(SDValue(Node, 1), Cmp);
2061 }
2062
2063 void DAGTypeLegalizer::ExpandIntRes_SDIV(SDNode *N,
2064                                          SDValue &Lo, SDValue &Hi) {
2065   EVT VT = N->getValueType(0);
2066   SDLoc dl(N);
2067
2068   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2069   if (VT == MVT::i16)
2070     LC = RTLIB::SDIV_I16;
2071   else if (VT == MVT::i32)
2072     LC = RTLIB::SDIV_I32;
2073   else if (VT == MVT::i64)
2074     LC = RTLIB::SDIV_I64;
2075   else if (VT == MVT::i128)
2076     LC = RTLIB::SDIV_I128;
2077   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SDIV!");
2078
2079   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2080   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2081 }
2082
2083 void DAGTypeLegalizer::ExpandIntRes_Shift(SDNode *N,
2084                                           SDValue &Lo, SDValue &Hi) {
2085   EVT VT = N->getValueType(0);
2086   SDLoc dl(N);
2087
2088   // If we can emit an efficient shift operation, do so now.  Check to see if
2089   // the RHS is a constant.
2090   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2091     return ExpandShiftByConstant(N, CN->getZExtValue(), Lo, Hi);
2092
2093   // If we can determine that the high bit of the shift is zero or one, even if
2094   // the low bits are variable, emit this shift in an optimized form.
2095   if (ExpandShiftWithKnownAmountBit(N, Lo, Hi))
2096     return;
2097
2098   // If this target supports shift_PARTS, use it.  First, map to the _PARTS opc.
2099   unsigned PartsOpc;
2100   if (N->getOpcode() == ISD::SHL) {
2101     PartsOpc = ISD::SHL_PARTS;
2102   } else if (N->getOpcode() == ISD::SRL) {
2103     PartsOpc = ISD::SRL_PARTS;
2104   } else {
2105     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2106     PartsOpc = ISD::SRA_PARTS;
2107   }
2108
2109   // Next check to see if the target supports this SHL_PARTS operation or if it
2110   // will custom expand it.
2111   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2112   TargetLowering::LegalizeAction Action = TLI.getOperationAction(PartsOpc, NVT);
2113   if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
2114       Action == TargetLowering::Custom) {
2115     // Expand the subcomponents.
2116     SDValue LHSL, LHSH;
2117     GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
2118     EVT VT = LHSL.getValueType();
2119
2120     // If the shift amount operand is coming from a vector legalization it may
2121     // have an illegal type.  Fix that first by casting the operand, otherwise
2122     // the new SHL_PARTS operation would need further legalization.
2123     SDValue ShiftOp = N->getOperand(1);
2124     EVT ShiftTy = TLI.getShiftAmountTy(VT);
2125     assert(ShiftTy.getScalarType().getSizeInBits() >=
2126            Log2_32_Ceil(VT.getScalarType().getSizeInBits()) &&
2127            "ShiftAmountTy is too small to cover the range of this type!");
2128     if (ShiftOp.getValueType() != ShiftTy)
2129       ShiftOp = DAG.getZExtOrTrunc(ShiftOp, dl, ShiftTy);
2130
2131     SDValue Ops[] = { LHSL, LHSH, ShiftOp };
2132     Lo = DAG.getNode(PartsOpc, dl, DAG.getVTList(VT, VT), Ops);
2133     Hi = Lo.getValue(1);
2134     return;
2135   }
2136
2137   // Otherwise, emit a libcall.
2138   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2139   bool isSigned;
2140   if (N->getOpcode() == ISD::SHL) {
2141     isSigned = false; /*sign irrelevant*/
2142     if (VT == MVT::i16)
2143       LC = RTLIB::SHL_I16;
2144     else if (VT == MVT::i32)
2145       LC = RTLIB::SHL_I32;
2146     else if (VT == MVT::i64)
2147       LC = RTLIB::SHL_I64;
2148     else if (VT == MVT::i128)
2149       LC = RTLIB::SHL_I128;
2150   } else if (N->getOpcode() == ISD::SRL) {
2151     isSigned = false;
2152     if (VT == MVT::i16)
2153       LC = RTLIB::SRL_I16;
2154     else if (VT == MVT::i32)
2155       LC = RTLIB::SRL_I32;
2156     else if (VT == MVT::i64)
2157       LC = RTLIB::SRL_I64;
2158     else if (VT == MVT::i128)
2159       LC = RTLIB::SRL_I128;
2160   } else {
2161     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2162     isSigned = true;
2163     if (VT == MVT::i16)
2164       LC = RTLIB::SRA_I16;
2165     else if (VT == MVT::i32)
2166       LC = RTLIB::SRA_I32;
2167     else if (VT == MVT::i64)
2168       LC = RTLIB::SRA_I64;
2169     else if (VT == MVT::i128)
2170       LC = RTLIB::SRA_I128;
2171   }
2172
2173   if (LC != RTLIB::UNKNOWN_LIBCALL && TLI.getLibcallName(LC)) {
2174     SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2175     SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, isSigned, dl).first, Lo,
2176                  Hi);
2177     return;
2178   }
2179
2180   if (!ExpandShiftWithUnknownAmountBit(N, Lo, Hi))
2181     llvm_unreachable("Unsupported shift!");
2182 }
2183
2184 void DAGTypeLegalizer::ExpandIntRes_SIGN_EXTEND(SDNode *N,
2185                                                 SDValue &Lo, SDValue &Hi) {
2186   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2187   SDLoc dl(N);
2188   SDValue Op = N->getOperand(0);
2189   if (Op.getValueType().bitsLE(NVT)) {
2190     // The low part is sign extension of the input (degenerates to a copy).
2191     Lo = DAG.getNode(ISD::SIGN_EXTEND, dl, NVT, N->getOperand(0));
2192     // The high part is obtained by SRA'ing all but one of the bits of low part.
2193     unsigned LoSize = NVT.getSizeInBits();
2194     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
2195                      DAG.getConstant(LoSize-1, TLI.getPointerTy()));
2196   } else {
2197     // For example, extension of an i48 to an i64.  The operand type necessarily
2198     // promotes to the result type, so will end up being expanded too.
2199     assert(getTypeAction(Op.getValueType()) ==
2200            TargetLowering::TypePromoteInteger &&
2201            "Only know how to promote this result!");
2202     SDValue Res = GetPromotedInteger(Op);
2203     assert(Res.getValueType() == N->getValueType(0) &&
2204            "Operand over promoted?");
2205     // Split the promoted operand.  This will simplify when it is expanded.
2206     SplitInteger(Res, Lo, Hi);
2207     unsigned ExcessBits =
2208       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2209     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2210                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2211                                                         ExcessBits)));
2212   }
2213 }
2214
2215 void DAGTypeLegalizer::
2216 ExpandIntRes_SIGN_EXTEND_INREG(SDNode *N, SDValue &Lo, SDValue &Hi) {
2217   SDLoc dl(N);
2218   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2219   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2220
2221   if (EVT.bitsLE(Lo.getValueType())) {
2222     // sext_inreg the low part if needed.
2223     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Lo.getValueType(), Lo,
2224                      N->getOperand(1));
2225
2226     // The high part gets the sign extension from the lo-part.  This handles
2227     // things like sextinreg V:i64 from i8.
2228     Hi = DAG.getNode(ISD::SRA, dl, Hi.getValueType(), Lo,
2229                      DAG.getConstant(Hi.getValueType().getSizeInBits()-1,
2230                                      TLI.getPointerTy()));
2231   } else {
2232     // For example, extension of an i48 to an i64.  Leave the low part alone,
2233     // sext_inreg the high part.
2234     unsigned ExcessBits =
2235       EVT.getSizeInBits() - Lo.getValueType().getSizeInBits();
2236     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2237                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2238                                                         ExcessBits)));
2239   }
2240 }
2241
2242 void DAGTypeLegalizer::ExpandIntRes_SREM(SDNode *N,
2243                                          SDValue &Lo, SDValue &Hi) {
2244   EVT VT = N->getValueType(0);
2245   SDLoc dl(N);
2246
2247   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2248   if (VT == MVT::i16)
2249     LC = RTLIB::SREM_I16;
2250   else if (VT == MVT::i32)
2251     LC = RTLIB::SREM_I32;
2252   else if (VT == MVT::i64)
2253     LC = RTLIB::SREM_I64;
2254   else if (VT == MVT::i128)
2255     LC = RTLIB::SREM_I128;
2256   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SREM!");
2257
2258   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2259   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2260 }
2261
2262 void DAGTypeLegalizer::ExpandIntRes_TRUNCATE(SDNode *N,
2263                                              SDValue &Lo, SDValue &Hi) {
2264   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2265   SDLoc dl(N);
2266   Lo = DAG.getNode(ISD::TRUNCATE, dl, NVT, N->getOperand(0));
2267   Hi = DAG.getNode(ISD::SRL, dl,
2268                    N->getOperand(0).getValueType(), N->getOperand(0),
2269                    DAG.getConstant(NVT.getSizeInBits(), TLI.getPointerTy()));
2270   Hi = DAG.getNode(ISD::TRUNCATE, dl, NVT, Hi);
2271 }
2272
2273 void DAGTypeLegalizer::ExpandIntRes_UADDSUBO(SDNode *N,
2274                                              SDValue &Lo, SDValue &Hi) {
2275   SDValue LHS = N->getOperand(0);
2276   SDValue RHS = N->getOperand(1);
2277   SDLoc dl(N);
2278
2279   // Expand the result by simply replacing it with the equivalent
2280   // non-overflow-checking operation.
2281   SDValue Sum = DAG.getNode(N->getOpcode() == ISD::UADDO ?
2282                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2283                             LHS, RHS);
2284   SplitInteger(Sum, Lo, Hi);
2285
2286   // Calculate the overflow: addition overflows iff a + b < a, and subtraction
2287   // overflows iff a - b > a.
2288   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Sum, LHS,
2289                              N->getOpcode () == ISD::UADDO ?
2290                              ISD::SETULT : ISD::SETUGT);
2291
2292   // Use the calculated overflow everywhere.
2293   ReplaceValueWith(SDValue(N, 1), Ofl);
2294 }
2295
2296 void DAGTypeLegalizer::ExpandIntRes_XMULO(SDNode *N,
2297                                           SDValue &Lo, SDValue &Hi) {
2298   EVT VT = N->getValueType(0);
2299   SDLoc dl(N);
2300
2301   // A divide for UMULO should be faster than a function call.
2302   if (N->getOpcode() == ISD::UMULO) {
2303     SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
2304
2305     SDValue MUL = DAG.getNode(ISD::MUL, dl, LHS.getValueType(), LHS, RHS);
2306     SplitInteger(MUL, Lo, Hi);
2307
2308     // A divide for UMULO will be faster than a function call. Select to
2309     // make sure we aren't using 0.
2310     SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(VT),
2311                                   RHS, DAG.getConstant(0, VT), ISD::SETEQ);
2312     SDValue NotZero = DAG.getSelect(dl, VT, isZero,
2313                                     DAG.getConstant(1, VT), RHS);
2314     SDValue DIV = DAG.getNode(ISD::UDIV, dl, VT, MUL, NotZero);
2315     SDValue Overflow = DAG.getSetCC(dl, N->getValueType(1), DIV, LHS,
2316                                     ISD::SETNE);
2317     Overflow = DAG.getSelect(dl, N->getValueType(1), isZero,
2318                              DAG.getConstant(0, N->getValueType(1)),
2319                              Overflow);
2320     ReplaceValueWith(SDValue(N, 1), Overflow);
2321     return;
2322   }
2323
2324   Type *RetTy = VT.getTypeForEVT(*DAG.getContext());
2325   EVT PtrVT = TLI.getPointerTy();
2326   Type *PtrTy = PtrVT.getTypeForEVT(*DAG.getContext());
2327
2328   // Replace this with a libcall that will check overflow.
2329   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2330   if (VT == MVT::i32)
2331     LC = RTLIB::MULO_I32;
2332   else if (VT == MVT::i64)
2333     LC = RTLIB::MULO_I64;
2334   else if (VT == MVT::i128)
2335     LC = RTLIB::MULO_I128;
2336   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported XMULO!");
2337
2338   SDValue Temp = DAG.CreateStackTemporary(PtrVT);
2339   // Temporary for the overflow value, default it to zero.
2340   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl,
2341                                DAG.getConstant(0, PtrVT), Temp,
2342                                MachinePointerInfo(), false, false, 0);
2343
2344   TargetLowering::ArgListTy Args;
2345   TargetLowering::ArgListEntry Entry;
2346   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
2347     EVT ArgVT = N->getOperand(i).getValueType();
2348     Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
2349     Entry.Node = N->getOperand(i);
2350     Entry.Ty = ArgTy;
2351     Entry.isSExt = true;
2352     Entry.isZExt = false;
2353     Args.push_back(Entry);
2354   }
2355
2356   // Also pass the address of the overflow check.
2357   Entry.Node = Temp;
2358   Entry.Ty = PtrTy->getPointerTo();
2359   Entry.isSExt = true;
2360   Entry.isZExt = false;
2361   Args.push_back(Entry);
2362
2363   SDValue Func = DAG.getExternalSymbol(TLI.getLibcallName(LC), PtrVT);
2364
2365   TargetLowering::CallLoweringInfo CLI(DAG);
2366   CLI.setDebugLoc(dl).setChain(Chain)
2367     .setCallee(TLI.getLibcallCallingConv(LC), RetTy, Func, std::move(Args), 0)
2368     .setSExtResult();
2369
2370   std::pair<SDValue, SDValue> CallInfo = TLI.LowerCallTo(CLI);
2371
2372   SplitInteger(CallInfo.first, Lo, Hi);
2373   SDValue Temp2 = DAG.getLoad(PtrVT, dl, CallInfo.second, Temp,
2374                               MachinePointerInfo(), false, false, false, 0);
2375   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Temp2,
2376                              DAG.getConstant(0, PtrVT),
2377                              ISD::SETNE);
2378   // Use the overflow from the libcall everywhere.
2379   ReplaceValueWith(SDValue(N, 1), Ofl);
2380 }
2381
2382 void DAGTypeLegalizer::ExpandIntRes_UDIV(SDNode *N,
2383                                          SDValue &Lo, SDValue &Hi) {
2384   EVT VT = N->getValueType(0);
2385   SDLoc dl(N);
2386
2387   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2388   if (VT == MVT::i16)
2389     LC = RTLIB::UDIV_I16;
2390   else if (VT == MVT::i32)
2391     LC = RTLIB::UDIV_I32;
2392   else if (VT == MVT::i64)
2393     LC = RTLIB::UDIV_I64;
2394   else if (VT == MVT::i128)
2395     LC = RTLIB::UDIV_I128;
2396   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UDIV!");
2397
2398   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2399   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2400 }
2401
2402 void DAGTypeLegalizer::ExpandIntRes_UREM(SDNode *N,
2403                                          SDValue &Lo, SDValue &Hi) {
2404   EVT VT = N->getValueType(0);
2405   SDLoc dl(N);
2406
2407   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2408   if (VT == MVT::i16)
2409     LC = RTLIB::UREM_I16;
2410   else if (VT == MVT::i32)
2411     LC = RTLIB::UREM_I32;
2412   else if (VT == MVT::i64)
2413     LC = RTLIB::UREM_I64;
2414   else if (VT == MVT::i128)
2415     LC = RTLIB::UREM_I128;
2416   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UREM!");
2417
2418   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2419   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2420 }
2421
2422 void DAGTypeLegalizer::ExpandIntRes_ZERO_EXTEND(SDNode *N,
2423                                                 SDValue &Lo, SDValue &Hi) {
2424   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2425   SDLoc dl(N);
2426   SDValue Op = N->getOperand(0);
2427   if (Op.getValueType().bitsLE(NVT)) {
2428     // The low part is zero extension of the input (degenerates to a copy).
2429     Lo = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N->getOperand(0));
2430     Hi = DAG.getConstant(0, NVT);   // The high part is just a zero.
2431   } else {
2432     // For example, extension of an i48 to an i64.  The operand type necessarily
2433     // promotes to the result type, so will end up being expanded too.
2434     assert(getTypeAction(Op.getValueType()) ==
2435            TargetLowering::TypePromoteInteger &&
2436            "Only know how to promote this result!");
2437     SDValue Res = GetPromotedInteger(Op);
2438     assert(Res.getValueType() == N->getValueType(0) &&
2439            "Operand over promoted?");
2440     // Split the promoted operand.  This will simplify when it is expanded.
2441     SplitInteger(Res, Lo, Hi);
2442     unsigned ExcessBits =
2443       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2444     Hi = DAG.getZeroExtendInReg(Hi, dl,
2445                                 EVT::getIntegerVT(*DAG.getContext(),
2446                                                   ExcessBits));
2447   }
2448 }
2449
2450 void DAGTypeLegalizer::ExpandIntRes_ATOMIC_LOAD(SDNode *N,
2451                                                 SDValue &Lo, SDValue &Hi) {
2452   SDLoc dl(N);
2453   EVT VT = cast<AtomicSDNode>(N)->getMemoryVT();
2454   SDVTList VTs = DAG.getVTList(VT, MVT::i1, MVT::Other);
2455   SDValue Zero = DAG.getConstant(0, VT);
2456   SDValue Swap = DAG.getAtomicCmpSwap(
2457       ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, dl,
2458       cast<AtomicSDNode>(N)->getMemoryVT(), VTs, N->getOperand(0),
2459       N->getOperand(1), Zero, Zero, cast<AtomicSDNode>(N)->getMemOperand(),
2460       cast<AtomicSDNode>(N)->getOrdering(),
2461       cast<AtomicSDNode>(N)->getOrdering(),
2462       cast<AtomicSDNode>(N)->getSynchScope());
2463
2464   ReplaceValueWith(SDValue(N, 0), Swap.getValue(0));
2465   ReplaceValueWith(SDValue(N, 1), Swap.getValue(2));
2466 }
2467
2468 //===----------------------------------------------------------------------===//
2469 //  Integer Operand Expansion
2470 //===----------------------------------------------------------------------===//
2471
2472 /// ExpandIntegerOperand - This method is called when the specified operand of
2473 /// the specified node is found to need expansion.  At this point, all of the
2474 /// result types of the node are known to be legal, but other operands of the
2475 /// node may need promotion or expansion as well as the specified one.
2476 bool DAGTypeLegalizer::ExpandIntegerOperand(SDNode *N, unsigned OpNo) {
2477   DEBUG(dbgs() << "Expand integer operand: "; N->dump(&DAG); dbgs() << "\n");
2478   SDValue Res = SDValue();
2479
2480   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
2481     return false;
2482
2483   switch (N->getOpcode()) {
2484   default:
2485   #ifndef NDEBUG
2486     dbgs() << "ExpandIntegerOperand Op #" << OpNo << ": ";
2487     N->dump(&DAG); dbgs() << "\n";
2488   #endif
2489     llvm_unreachable("Do not know how to expand this operator's operand!");
2490
2491   case ISD::BITCAST:           Res = ExpandOp_BITCAST(N); break;
2492   case ISD::BR_CC:             Res = ExpandIntOp_BR_CC(N); break;
2493   case ISD::BUILD_VECTOR:      Res = ExpandOp_BUILD_VECTOR(N); break;
2494   case ISD::EXTRACT_ELEMENT:   Res = ExpandOp_EXTRACT_ELEMENT(N); break;
2495   case ISD::INSERT_VECTOR_ELT: Res = ExpandOp_INSERT_VECTOR_ELT(N); break;
2496   case ISD::SCALAR_TO_VECTOR:  Res = ExpandOp_SCALAR_TO_VECTOR(N); break;
2497   case ISD::SELECT_CC:         Res = ExpandIntOp_SELECT_CC(N); break;
2498   case ISD::SETCC:             Res = ExpandIntOp_SETCC(N); break;
2499   case ISD::SINT_TO_FP:        Res = ExpandIntOp_SINT_TO_FP(N); break;
2500   case ISD::STORE:   Res = ExpandIntOp_STORE(cast<StoreSDNode>(N), OpNo); break;
2501   case ISD::TRUNCATE:          Res = ExpandIntOp_TRUNCATE(N); break;
2502   case ISD::UINT_TO_FP:        Res = ExpandIntOp_UINT_TO_FP(N); break;
2503
2504   case ISD::SHL:
2505   case ISD::SRA:
2506   case ISD::SRL:
2507   case ISD::ROTL:
2508   case ISD::ROTR:              Res = ExpandIntOp_Shift(N); break;
2509   case ISD::RETURNADDR:
2510   case ISD::FRAMEADDR:         Res = ExpandIntOp_RETURNADDR(N); break;
2511
2512   case ISD::ATOMIC_STORE:      Res = ExpandIntOp_ATOMIC_STORE(N); break;
2513   }
2514
2515   // If the result is null, the sub-method took care of registering results etc.
2516   if (!Res.getNode()) return false;
2517
2518   // If the result is N, the sub-method updated N in place.  Tell the legalizer
2519   // core about this.
2520   if (Res.getNode() == N)
2521     return true;
2522
2523   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2524          "Invalid operand expansion");
2525
2526   ReplaceValueWith(SDValue(N, 0), Res);
2527   return false;
2528 }
2529
2530 /// IntegerExpandSetCCOperands - Expand the operands of a comparison.  This code
2531 /// is shared among BR_CC, SELECT_CC, and SETCC handlers.
2532 void DAGTypeLegalizer::IntegerExpandSetCCOperands(SDValue &NewLHS,
2533                                                   SDValue &NewRHS,
2534                                                   ISD::CondCode &CCCode,
2535                                                   SDLoc dl) {
2536   SDValue LHSLo, LHSHi, RHSLo, RHSHi;
2537   GetExpandedInteger(NewLHS, LHSLo, LHSHi);
2538   GetExpandedInteger(NewRHS, RHSLo, RHSHi);
2539
2540   if (CCCode == ISD::SETEQ || CCCode == ISD::SETNE) {
2541     if (RHSLo == RHSHi) {
2542       if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo)) {
2543         if (RHSCST->isAllOnesValue()) {
2544           // Equality comparison to -1.
2545           NewLHS = DAG.getNode(ISD::AND, dl,
2546                                LHSLo.getValueType(), LHSLo, LHSHi);
2547           NewRHS = RHSLo;
2548           return;
2549         }
2550       }
2551     }
2552
2553     NewLHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSLo, RHSLo);
2554     NewRHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSHi, RHSHi);
2555     NewLHS = DAG.getNode(ISD::OR, dl, NewLHS.getValueType(), NewLHS, NewRHS);
2556     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2557     return;
2558   }
2559
2560   // If this is a comparison of the sign bit, just look at the top part.
2561   // X > -1,  x < 0
2562   if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(NewRHS))
2563     if ((CCCode == ISD::SETLT && CST->isNullValue()) ||     // X < 0
2564         (CCCode == ISD::SETGT && CST->isAllOnesValue())) {  // X > -1
2565       NewLHS = LHSHi;
2566       NewRHS = RHSHi;
2567       return;
2568     }
2569
2570   // FIXME: This generated code sucks.
2571   ISD::CondCode LowCC;
2572   switch (CCCode) {
2573   default: llvm_unreachable("Unknown integer setcc!");
2574   case ISD::SETLT:
2575   case ISD::SETULT: LowCC = ISD::SETULT; break;
2576   case ISD::SETGT:
2577   case ISD::SETUGT: LowCC = ISD::SETUGT; break;
2578   case ISD::SETLE:
2579   case ISD::SETULE: LowCC = ISD::SETULE; break;
2580   case ISD::SETGE:
2581   case ISD::SETUGE: LowCC = ISD::SETUGE; break;
2582   }
2583
2584   // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
2585   // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
2586   // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
2587
2588   // NOTE: on targets without efficient SELECT of bools, we can always use
2589   // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
2590   TargetLowering::DAGCombinerInfo DagCombineInfo(DAG, AfterLegalizeTypes, true,
2591                                                  nullptr);
2592   SDValue Tmp1, Tmp2;
2593   if (TLI.isTypeLegal(LHSLo.getValueType()) &&
2594       TLI.isTypeLegal(RHSLo.getValueType()))
2595     Tmp1 = TLI.SimplifySetCC(getSetCCResultType(LHSLo.getValueType()),
2596                              LHSLo, RHSLo, LowCC, false, DagCombineInfo, dl);
2597   if (!Tmp1.getNode())
2598     Tmp1 = DAG.getSetCC(dl, getSetCCResultType(LHSLo.getValueType()),
2599                         LHSLo, RHSLo, LowCC);
2600   if (TLI.isTypeLegal(LHSHi.getValueType()) &&
2601       TLI.isTypeLegal(RHSHi.getValueType()))
2602     Tmp2 = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2603                              LHSHi, RHSHi, CCCode, false, DagCombineInfo, dl);
2604   if (!Tmp2.getNode())
2605     Tmp2 = DAG.getNode(ISD::SETCC, dl,
2606                        getSetCCResultType(LHSHi.getValueType()),
2607                        LHSHi, RHSHi, DAG.getCondCode(CCCode));
2608
2609   ConstantSDNode *Tmp1C = dyn_cast<ConstantSDNode>(Tmp1.getNode());
2610   ConstantSDNode *Tmp2C = dyn_cast<ConstantSDNode>(Tmp2.getNode());
2611   if ((Tmp1C && Tmp1C->isNullValue()) ||
2612       (Tmp2C && Tmp2C->isNullValue() &&
2613        (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
2614         CCCode == ISD::SETUGE || CCCode == ISD::SETULE)) ||
2615       (Tmp2C && Tmp2C->getAPIntValue() == 1 &&
2616        (CCCode == ISD::SETLT || CCCode == ISD::SETGT ||
2617         CCCode == ISD::SETUGT || CCCode == ISD::SETULT))) {
2618     // low part is known false, returns high part.
2619     // For LE / GE, if high part is known false, ignore the low part.
2620     // For LT / GT, if high part is known true, ignore the low part.
2621     NewLHS = Tmp2;
2622     NewRHS = SDValue();
2623     return;
2624   }
2625
2626   NewLHS = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2627                              LHSHi, RHSHi, ISD::SETEQ, false,
2628                              DagCombineInfo, dl);
2629   if (!NewLHS.getNode())
2630     NewLHS = DAG.getSetCC(dl, getSetCCResultType(LHSHi.getValueType()),
2631                           LHSHi, RHSHi, ISD::SETEQ);
2632   NewLHS = DAG.getSelect(dl, Tmp1.getValueType(),
2633                          NewLHS, Tmp1, Tmp2);
2634   NewRHS = SDValue();
2635 }
2636
2637 SDValue DAGTypeLegalizer::ExpandIntOp_BR_CC(SDNode *N) {
2638   SDValue NewLHS = N->getOperand(2), NewRHS = N->getOperand(3);
2639   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(1))->get();
2640   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2641
2642   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2643   // against zero to select between true and false values.
2644   if (!NewRHS.getNode()) {
2645     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2646     CCCode = ISD::SETNE;
2647   }
2648
2649   // Update N to have the operands specified.
2650   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
2651                                 DAG.getCondCode(CCCode), NewLHS, NewRHS,
2652                                 N->getOperand(4)), 0);
2653 }
2654
2655 SDValue DAGTypeLegalizer::ExpandIntOp_SELECT_CC(SDNode *N) {
2656   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2657   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(4))->get();
2658   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2659
2660   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2661   // against zero to select between true and false values.
2662   if (!NewRHS.getNode()) {
2663     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2664     CCCode = ISD::SETNE;
2665   }
2666
2667   // Update N to have the operands specified.
2668   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2669                                 N->getOperand(2), N->getOperand(3),
2670                                 DAG.getCondCode(CCCode)), 0);
2671 }
2672
2673 SDValue DAGTypeLegalizer::ExpandIntOp_SETCC(SDNode *N) {
2674   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2675   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(2))->get();
2676   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2677
2678   // If ExpandSetCCOperands returned a scalar, use it.
2679   if (!NewRHS.getNode()) {
2680     assert(NewLHS.getValueType() == N->getValueType(0) &&
2681            "Unexpected setcc expansion!");
2682     return NewLHS;
2683   }
2684
2685   // Otherwise, update N to have the operands specified.
2686   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2687                                 DAG.getCondCode(CCCode)), 0);
2688 }
2689
2690 SDValue DAGTypeLegalizer::ExpandIntOp_Shift(SDNode *N) {
2691   // The value being shifted is legal, but the shift amount is too big.
2692   // It follows that either the result of the shift is undefined, or the
2693   // upper half of the shift amount is zero.  Just use the lower half.
2694   SDValue Lo, Hi;
2695   GetExpandedInteger(N->getOperand(1), Lo, Hi);
2696   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Lo), 0);
2697 }
2698
2699 SDValue DAGTypeLegalizer::ExpandIntOp_RETURNADDR(SDNode *N) {
2700   // The argument of RETURNADDR / FRAMEADDR builtin is 32 bit contant.  This
2701   // surely makes pretty nice problems on 8/16 bit targets. Just truncate this
2702   // constant to valid type.
2703   SDValue Lo, Hi;
2704   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2705   return SDValue(DAG.UpdateNodeOperands(N, Lo), 0);
2706 }
2707
2708 SDValue DAGTypeLegalizer::ExpandIntOp_SINT_TO_FP(SDNode *N) {
2709   SDValue Op = N->getOperand(0);
2710   EVT DstVT = N->getValueType(0);
2711   RTLIB::Libcall LC = RTLIB::getSINTTOFP(Op.getValueType(), DstVT);
2712   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2713          "Don't know how to expand this SINT_TO_FP!");
2714   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, SDLoc(N)).first;
2715 }
2716
2717 SDValue DAGTypeLegalizer::ExpandIntOp_STORE(StoreSDNode *N, unsigned OpNo) {
2718   if (ISD::isNormalStore(N))
2719     return ExpandOp_NormalStore(N, OpNo);
2720
2721   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
2722   assert(OpNo == 1 && "Can only expand the stored value so far");
2723
2724   EVT VT = N->getOperand(1).getValueType();
2725   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2726   SDValue Ch  = N->getChain();
2727   SDValue Ptr = N->getBasePtr();
2728   unsigned Alignment = N->getAlignment();
2729   bool isVolatile = N->isVolatile();
2730   bool isNonTemporal = N->isNonTemporal();
2731   AAMDNodes AAInfo = N->getAAInfo();
2732   SDLoc dl(N);
2733   SDValue Lo, Hi;
2734
2735   assert(NVT.isByteSized() && "Expanded type not byte sized!");
2736
2737   if (N->getMemoryVT().bitsLE(NVT)) {
2738     GetExpandedInteger(N->getValue(), Lo, Hi);
2739     return DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2740                              N->getMemoryVT(), isVolatile, isNonTemporal,
2741                              Alignment, AAInfo);
2742   }
2743
2744   if (TLI.isLittleEndian()) {
2745     // Little-endian - low bits are at low addresses.
2746     GetExpandedInteger(N->getValue(), Lo, Hi);
2747
2748     Lo = DAG.getStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2749                       isVolatile, isNonTemporal, Alignment, AAInfo);
2750
2751     unsigned ExcessBits =
2752       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2753     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
2754
2755     // Increment the pointer to the other half.
2756     unsigned IncrementSize = NVT.getSizeInBits()/8;
2757     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2758                       DAG.getConstant(IncrementSize, Ptr.getValueType()));
2759     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr,
2760                            N->getPointerInfo().getWithOffset(IncrementSize),
2761                            NEVT, isVolatile, isNonTemporal,
2762                            MinAlign(Alignment, IncrementSize), AAInfo);
2763     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2764   }
2765
2766   // Big-endian - high bits are at low addresses.  Favor aligned stores at
2767   // the cost of some bit-fiddling.
2768   GetExpandedInteger(N->getValue(), Lo, Hi);
2769
2770   EVT ExtVT = N->getMemoryVT();
2771   unsigned EBytes = ExtVT.getStoreSize();
2772   unsigned IncrementSize = NVT.getSizeInBits()/8;
2773   unsigned ExcessBits = (EBytes - IncrementSize)*8;
2774   EVT HiVT = EVT::getIntegerVT(*DAG.getContext(),
2775                                ExtVT.getSizeInBits() - ExcessBits);
2776
2777   if (ExcessBits < NVT.getSizeInBits()) {
2778     // Transfer high bits from the top of Lo to the bottom of Hi.
2779     Hi = DAG.getNode(ISD::SHL, dl, NVT, Hi,
2780                      DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
2781                                      TLI.getPointerTy()));
2782     Hi = DAG.getNode(ISD::OR, dl, NVT, Hi,
2783                      DAG.getNode(ISD::SRL, dl, NVT, Lo,
2784                                  DAG.getConstant(ExcessBits,
2785                                                  TLI.getPointerTy())));
2786   }
2787
2788   // Store both the high bits and maybe some of the low bits.
2789   Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getPointerInfo(),
2790                          HiVT, isVolatile, isNonTemporal, Alignment, AAInfo);
2791
2792   // Increment the pointer to the other half.
2793   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2794                     DAG.getConstant(IncrementSize, Ptr.getValueType()));
2795   // Store the lowest ExcessBits bits in the second half.
2796   Lo = DAG.getTruncStore(Ch, dl, Lo, Ptr,
2797                          N->getPointerInfo().getWithOffset(IncrementSize),
2798                          EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2799                          isVolatile, isNonTemporal,
2800                          MinAlign(Alignment, IncrementSize), AAInfo);
2801   return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2802 }
2803
2804 SDValue DAGTypeLegalizer::ExpandIntOp_TRUNCATE(SDNode *N) {
2805   SDValue InL, InH;
2806   GetExpandedInteger(N->getOperand(0), InL, InH);
2807   // Just truncate the low part of the source.
2808   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), InL);
2809 }
2810
2811 SDValue DAGTypeLegalizer::ExpandIntOp_UINT_TO_FP(SDNode *N) {
2812   SDValue Op = N->getOperand(0);
2813   EVT SrcVT = Op.getValueType();
2814   EVT DstVT = N->getValueType(0);
2815   SDLoc dl(N);
2816
2817   // The following optimization is valid only if every value in SrcVT (when
2818   // treated as signed) is representable in DstVT.  Check that the mantissa
2819   // size of DstVT is >= than the number of bits in SrcVT -1.
2820   const fltSemantics &sem = DAG.EVTToAPFloatSemantics(DstVT);
2821   if (APFloat::semanticsPrecision(sem) >= SrcVT.getSizeInBits()-1 &&
2822       TLI.getOperationAction(ISD::SINT_TO_FP, SrcVT) == TargetLowering::Custom){
2823     // Do a signed conversion then adjust the result.
2824     SDValue SignedConv = DAG.getNode(ISD::SINT_TO_FP, dl, DstVT, Op);
2825     SignedConv = TLI.LowerOperation(SignedConv, DAG);
2826
2827     // The result of the signed conversion needs adjusting if the 'sign bit' of
2828     // the incoming integer was set.  To handle this, we dynamically test to see
2829     // if it is set, and, if so, add a fudge factor.
2830
2831     const uint64_t F32TwoE32  = 0x4F800000ULL;
2832     const uint64_t F32TwoE64  = 0x5F800000ULL;
2833     const uint64_t F32TwoE128 = 0x7F800000ULL;
2834
2835     APInt FF(32, 0);
2836     if (SrcVT == MVT::i32)
2837       FF = APInt(32, F32TwoE32);
2838     else if (SrcVT == MVT::i64)
2839       FF = APInt(32, F32TwoE64);
2840     else if (SrcVT == MVT::i128)
2841       FF = APInt(32, F32TwoE128);
2842     else
2843       llvm_unreachable("Unsupported UINT_TO_FP!");
2844
2845     // Check whether the sign bit is set.
2846     SDValue Lo, Hi;
2847     GetExpandedInteger(Op, Lo, Hi);
2848     SDValue SignSet = DAG.getSetCC(dl,
2849                                    getSetCCResultType(Hi.getValueType()),
2850                                    Hi, DAG.getConstant(0, Hi.getValueType()),
2851                                    ISD::SETLT);
2852
2853     // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
2854     SDValue FudgePtr = DAG.getConstantPool(
2855                                ConstantInt::get(*DAG.getContext(), FF.zext(64)),
2856                                            TLI.getPointerTy());
2857
2858     // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
2859     SDValue Zero = DAG.getIntPtrConstant(0);
2860     SDValue Four = DAG.getIntPtrConstant(4);
2861     if (TLI.isBigEndian()) std::swap(Zero, Four);
2862     SDValue Offset = DAG.getSelect(dl, Zero.getValueType(), SignSet,
2863                                    Zero, Four);
2864     unsigned Alignment = cast<ConstantPoolSDNode>(FudgePtr)->getAlignment();
2865     FudgePtr = DAG.getNode(ISD::ADD, dl, FudgePtr.getValueType(),
2866                            FudgePtr, Offset);
2867     Alignment = std::min(Alignment, 4u);
2868
2869     // Load the value out, extending it from f32 to the destination float type.
2870     // FIXME: Avoid the extend by constructing the right constant pool?
2871     SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, DstVT, DAG.getEntryNode(),
2872                                    FudgePtr,
2873                                    MachinePointerInfo::getConstantPool(),
2874                                    MVT::f32,
2875                                    false, false, false, Alignment);
2876     return DAG.getNode(ISD::FADD, dl, DstVT, SignedConv, Fudge);
2877   }
2878
2879   // Otherwise, use a libcall.
2880   RTLIB::Libcall LC = RTLIB::getUINTTOFP(SrcVT, DstVT);
2881   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2882          "Don't know how to expand this UINT_TO_FP!");
2883   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, dl).first;
2884 }
2885
2886 SDValue DAGTypeLegalizer::ExpandIntOp_ATOMIC_STORE(SDNode *N) {
2887   SDLoc dl(N);
2888   SDValue Swap = DAG.getAtomic(ISD::ATOMIC_SWAP, dl,
2889                                cast<AtomicSDNode>(N)->getMemoryVT(),
2890                                N->getOperand(0),
2891                                N->getOperand(1), N->getOperand(2),
2892                                cast<AtomicSDNode>(N)->getMemOperand(),
2893                                cast<AtomicSDNode>(N)->getOrdering(),
2894                                cast<AtomicSDNode>(N)->getSynchScope());
2895   return Swap.getValue(1);
2896 }
2897
2898
2899 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_SUBVECTOR(SDNode *N) {
2900   SDValue InOp0 = N->getOperand(0);
2901   EVT InVT = InOp0.getValueType();
2902
2903   EVT OutVT = N->getValueType(0);
2904   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
2905   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
2906   unsigned OutNumElems = OutVT.getVectorNumElements();
2907   EVT NOutVTElem = NOutVT.getVectorElementType();
2908
2909   SDLoc dl(N);
2910   SDValue BaseIdx = N->getOperand(1);
2911
2912   SmallVector<SDValue, 8> Ops;
2913   Ops.reserve(OutNumElems);
2914   for (unsigned i = 0; i != OutNumElems; ++i) {
2915
2916     // Extract the element from the original vector.
2917     SDValue Index = DAG.getNode(ISD::ADD, dl, BaseIdx.getValueType(),
2918       BaseIdx, DAG.getConstant(i, BaseIdx.getValueType()));
2919     SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
2920       InVT.getVectorElementType(), N->getOperand(0), Index);
2921
2922     SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, Ext);
2923     // Insert the converted element to the new vector.
2924     Ops.push_back(Op);
2925   }
2926
2927   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
2928 }
2929
2930
2931 SDValue DAGTypeLegalizer::PromoteIntRes_VECTOR_SHUFFLE(SDNode *N) {
2932   ShuffleVectorSDNode *SV = cast<ShuffleVectorSDNode>(N);
2933   EVT VT = N->getValueType(0);
2934   SDLoc dl(N);
2935
2936   ArrayRef<int> NewMask = SV->getMask().slice(0, VT.getVectorNumElements());
2937
2938   SDValue V0 = GetPromotedInteger(N->getOperand(0));
2939   SDValue V1 = GetPromotedInteger(N->getOperand(1));
2940   EVT OutVT = V0.getValueType();
2941
2942   return DAG.getVectorShuffle(OutVT, dl, V0, V1, NewMask);
2943 }
2944
2945
2946 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_VECTOR(SDNode *N) {
2947   EVT OutVT = N->getValueType(0);
2948   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
2949   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
2950   unsigned NumElems = N->getNumOperands();
2951   EVT NOutVTElem = NOutVT.getVectorElementType();
2952
2953   SDLoc dl(N);
2954
2955   SmallVector<SDValue, 8> Ops;
2956   Ops.reserve(NumElems);
2957   for (unsigned i = 0; i != NumElems; ++i) {
2958     SDValue Op;
2959     // BUILD_VECTOR integer operand types are allowed to be larger than the
2960     // result's element type. This may still be true after the promotion. For
2961     // example, we might be promoting (<v?i1> = BV <i32>, <i32>, ...) to
2962     // (v?i16 = BV <i32>, <i32>, ...), and we can't any_extend <i32> to <i16>.
2963     if (N->getOperand(i).getValueType().bitsLT(NOutVTElem))
2964       Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(i));
2965     else
2966       Op = N->getOperand(i);
2967     Ops.push_back(Op);
2968   }
2969
2970   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
2971 }
2972
2973 SDValue DAGTypeLegalizer::PromoteIntRes_SCALAR_TO_VECTOR(SDNode *N) {
2974
2975   SDLoc dl(N);
2976
2977   assert(!N->getOperand(0).getValueType().isVector() &&
2978          "Input must be a scalar");
2979
2980   EVT OutVT = N->getValueType(0);
2981   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
2982   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
2983   EVT NOutVTElem = NOutVT.getVectorElementType();
2984
2985   SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(0));
2986
2987   return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, NOutVT, Op);
2988 }
2989
2990 SDValue DAGTypeLegalizer::PromoteIntRes_CONCAT_VECTORS(SDNode *N) {
2991   SDLoc dl(N);
2992
2993   EVT OutVT = N->getValueType(0);
2994   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
2995   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
2996
2997   EVT InElemTy = OutVT.getVectorElementType();
2998   EVT OutElemTy = NOutVT.getVectorElementType();
2999
3000   unsigned NumElem = N->getOperand(0).getValueType().getVectorNumElements();
3001   unsigned NumOutElem = NOutVT.getVectorNumElements();
3002   unsigned NumOperands = N->getNumOperands();
3003   assert(NumElem * NumOperands == NumOutElem &&
3004          "Unexpected number of elements");
3005
3006   // Take the elements from the first vector.
3007   SmallVector<SDValue, 8> Ops(NumOutElem);
3008   for (unsigned i = 0; i < NumOperands; ++i) {
3009     SDValue Op = N->getOperand(i);
3010     for (unsigned j = 0; j < NumElem; ++j) {
3011       SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3012                                 InElemTy, Op, DAG.getConstant(j,
3013                                               TLI.getVectorIdxTy()));
3014       Ops[i * NumElem + j] = DAG.getNode(ISD::ANY_EXTEND, dl, OutElemTy, Ext);
3015     }
3016   }
3017
3018   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3019 }
3020
3021 SDValue DAGTypeLegalizer::PromoteIntRes_INSERT_VECTOR_ELT(SDNode *N) {
3022   EVT OutVT = N->getValueType(0);
3023   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3024   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3025
3026   EVT NOutVTElem = NOutVT.getVectorElementType();
3027
3028   SDLoc dl(N);
3029   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3030
3031   SDValue ConvElem = DAG.getNode(ISD::ANY_EXTEND, dl,
3032     NOutVTElem, N->getOperand(1));
3033   return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, NOutVT,
3034     V0, ConvElem, N->getOperand(2));
3035 }
3036
3037 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_VECTOR_ELT(SDNode *N) {
3038   SDLoc dl(N);
3039   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3040   SDValue V1 = DAG.getZExtOrTrunc(N->getOperand(1), dl, TLI.getVectorIdxTy());
3041   SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3042     V0->getValueType(0).getScalarType(), V0, V1);
3043
3044   // EXTRACT_VECTOR_ELT can return types which are wider than the incoming
3045   // element types. If this is the case then we need to expand the outgoing
3046   // value and not truncate it.
3047   return DAG.getAnyExtOrTrunc(Ext, dl, N->getValueType(0));
3048 }
3049
3050 SDValue DAGTypeLegalizer::PromoteIntOp_CONCAT_VECTORS(SDNode *N) {
3051   SDLoc dl(N);
3052   unsigned NumElems = N->getNumOperands();
3053
3054   EVT RetSclrTy = N->getValueType(0).getVectorElementType();
3055
3056   SmallVector<SDValue, 8> NewOps;
3057   NewOps.reserve(NumElems);
3058
3059   // For each incoming vector
3060   for (unsigned VecIdx = 0; VecIdx != NumElems; ++VecIdx) {
3061     SDValue Incoming = GetPromotedInteger(N->getOperand(VecIdx));
3062     EVT SclrTy = Incoming->getValueType(0).getVectorElementType();
3063     unsigned NumElem = Incoming->getValueType(0).getVectorNumElements();
3064
3065     for (unsigned i=0; i<NumElem; ++i) {
3066       // Extract element from incoming vector
3067       SDValue Ex = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, SclrTy,
3068       Incoming, DAG.getConstant(i, TLI.getVectorIdxTy()));
3069       SDValue Tr = DAG.getNode(ISD::TRUNCATE, dl, RetSclrTy, Ex);
3070       NewOps.push_back(Tr);
3071     }
3072   }
3073
3074   return DAG.getNode(ISD::BUILD_VECTOR, dl,  N->getValueType(0), NewOps);
3075 }