lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp

   1 //===----- LegalizeIntegerTypes.cpp - Legalization of integer types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements integer type expansion and promotion for LegalizeTypes.
  11 // Promotion is the act of changing a computation in an illegal type into a
  12 // computation in a larger type.  For example, implementing i8 arithmetic in an
  13 // i32 register (often needed on powerpc).
  14 // Expansion is the act of changing a computation in an illegal type into a
  15 // computation in two identical registers of a smaller type.  For example,
  16 // implementing i64 arithmetic in two i32 registers (often needed on 32-bit
  17 // targets).
  18 //
  19 //===----------------------------------------------------------------------===//
  20
  21 #include "LegalizeTypes.h"
  22 #include "llvm/CodeGen/PseudoSourceValue.h"
  23 using namespace llvm;
  24
  25 //===----------------------------------------------------------------------===//
  26 //  Integer Result Promotion
  27 //===----------------------------------------------------------------------===//
  28
  29 /// PromoteIntegerResult - This method is called when a result of a node is
  30 /// found to be in need of promotion to a larger type.  At this point, the node
  31 /// may also have invalid operands or may have other results that need
  32 /// expansion, we just know that (at least) one result needs promotion.
  33 void DAGTypeLegalizer::PromoteIntegerResult(SDNode *N, unsigned ResNo) {
  34   DEBUG(cerr << "Promote integer result: "; N->dump(&DAG); cerr << "\n");
  35   SDValue Res = SDValue();
  36
  37   // See if the target wants to custom expand this node.
  38   if (CustomLowerResults(N, N->getValueType(ResNo), true))
  39     return;
  40
  41   switch (N->getOpcode()) {
  42   default:
  43 #ifndef NDEBUG
  44     cerr << "PromoteIntegerResult #" << ResNo << ": ";
  45     N->dump(&DAG); cerr << "\n";
  46 #endif
  47     assert(0 && "Do not know how to promote this operator!");
  48     abort();
  49   case ISD::AssertSext:  Res = PromoteIntRes_AssertSext(N); break;
  50   case ISD::AssertZext:  Res = PromoteIntRes_AssertZext(N); break;
  51   case ISD::BIT_CONVERT: Res = PromoteIntRes_BIT_CONVERT(N); break;
  52   case ISD::BSWAP:       Res = PromoteIntRes_BSWAP(N); break;
  53   case ISD::BUILD_PAIR:  Res = PromoteIntRes_BUILD_PAIR(N); break;
  54   case ISD::Constant:    Res = PromoteIntRes_Constant(N); break;
  55   case ISD::CONVERT_RNDSAT:
  56                          Res = PromoteIntRes_CONVERT_RNDSAT(N); break;
  57   case ISD::CTLZ:        Res = PromoteIntRes_CTLZ(N); break;
  58   case ISD::CTPOP:       Res = PromoteIntRes_CTPOP(N); break;
  59   case ISD::CTTZ:        Res = PromoteIntRes_CTTZ(N); break;
  60   case ISD::EXTRACT_VECTOR_ELT:
  61                          Res = PromoteIntRes_EXTRACT_VECTOR_ELT(N); break;
  62   case ISD::LOAD:        Res = PromoteIntRes_LOAD(cast<LoadSDNode>(N));break;
  63   case ISD::SELECT:      Res = PromoteIntRes_SELECT(N); break;
  64   case ISD::SELECT_CC:   Res = PromoteIntRes_SELECT_CC(N); break;
  65   case ISD::SETCC:       Res = PromoteIntRes_SETCC(N); break;
  66   case ISD::SHL:         Res = PromoteIntRes_SHL(N); break;
  67   case ISD::SIGN_EXTEND_INREG:
  68                          Res = PromoteIntRes_SIGN_EXTEND_INREG(N); break;
  69   case ISD::SRA:         Res = PromoteIntRes_SRA(N); break;
  70   case ISD::SRL:         Res = PromoteIntRes_SRL(N); break;
  71   case ISD::TRUNCATE:    Res = PromoteIntRes_TRUNCATE(N); break;
  72   case ISD::UNDEF:       Res = PromoteIntRes_UNDEF(N); break;
  73   case ISD::VAARG:       Res = PromoteIntRes_VAARG(N); break;
  74
  75   case ISD::SIGN_EXTEND:
  76   case ISD::ZERO_EXTEND:
  77   case ISD::ANY_EXTEND:  Res = PromoteIntRes_INT_EXTEND(N); break;
  78
  79   case ISD::FP_TO_SINT:
  80   case ISD::FP_TO_UINT:  Res = PromoteIntRes_FP_TO_XINT(N); break;
  81
  82   case ISD::AND:
  83   case ISD::OR:
  84   case ISD::XOR:
  85   case ISD::ADD:
  86   case ISD::SUB:
  87   case ISD::MUL:         Res = PromoteIntRes_SimpleIntBinOp(N); break;
  88
  89   case ISD::SDIV:
  90   case ISD::SREM:        Res = PromoteIntRes_SDIV(N); break;
  91
  92   case ISD::UDIV:
  93   case ISD::UREM:        Res = PromoteIntRes_UDIV(N); break;
  94
  95   case ISD::SADDO:
  96   case ISD::SSUBO:       Res = PromoteIntRes_SADDSUBO(N, ResNo); break;
  97   case ISD::UADDO:
  98   case ISD::USUBO:       Res = PromoteIntRes_UADDSUBO(N, ResNo); break;
  99   case ISD::SMULO:
 100   case ISD::UMULO:       Res = PromoteIntRes_XMULO(N, ResNo); break;
 101
 102   case ISD::ATOMIC_LOAD_ADD:
 103   case ISD::ATOMIC_LOAD_SUB:
 104   case ISD::ATOMIC_LOAD_AND:
 105   case ISD::ATOMIC_LOAD_OR:
 106   case ISD::ATOMIC_LOAD_XOR:
 107   case ISD::ATOMIC_LOAD_NAND:
 108   case ISD::ATOMIC_LOAD_MIN:
 109   case ISD::ATOMIC_LOAD_MAX:
 110   case ISD::ATOMIC_LOAD_UMIN:
 111   case ISD::ATOMIC_LOAD_UMAX:
 112   case ISD::ATOMIC_SWAP:
 113     Res = PromoteIntRes_Atomic1(cast<AtomicSDNode>(N)); break;
 114
 115   case ISD::ATOMIC_CMP_SWAP:
 116     Res = PromoteIntRes_Atomic2(cast<AtomicSDNode>(N)); break;
 117   }
 118
 119   // If the result is null then the sub-method took care of registering it.
 120   if (Res.getNode())
 121     SetPromotedInteger(SDValue(N, ResNo), Res);
 122 }
 123
 124 SDValue DAGTypeLegalizer::PromoteIntRes_AssertSext(SDNode *N) {
 125   // Sign-extend the new bits, and continue the assertion.
 126   SDValue Op = SExtPromotedInteger(N->getOperand(0));
 127   return DAG.getNode(ISD::AssertSext, N->getDebugLoc(),
 128                      Op.getValueType(), Op, N->getOperand(1));
 129 }
 130
 131 SDValue DAGTypeLegalizer::PromoteIntRes_AssertZext(SDNode *N) {
 132   // Zero the new bits, and continue the assertion.
 133   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 134   return DAG.getNode(ISD::AssertZext, N->getDebugLoc(),
 135                      Op.getValueType(), Op, N->getOperand(1));
 136 }
 137
 138 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic1(AtomicSDNode *N) {
 139   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 140   SDValue Res = DAG.getAtomic(N->getOpcode(), N->getDebugLoc(),
 141                               N->getMemoryVT(),
 142                               N->getChain(), N->getBasePtr(),
 143                               Op2, N->getSrcValue(), N->getAlignment());
 144   // Legalized the chain result - switch anything that used the old chain to
 145   // use the new one.
 146   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 147   return Res;
 148 }
 149
 150 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic2(AtomicSDNode *N) {
 151   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 152   SDValue Op3 = GetPromotedInteger(N->getOperand(3));
 153   SDValue Res = DAG.getAtomic(N->getOpcode(), N->getDebugLoc(),
 154                               N->getMemoryVT(), N->getChain(), N->getBasePtr(),
 155                               Op2, Op3, N->getSrcValue(), N->getAlignment());
 156   // Legalized the chain result - switch anything that used the old chain to
 157   // use the new one.
 158   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 159   return Res;
 160 }
 161
 162 SDValue DAGTypeLegalizer::PromoteIntRes_BIT_CONVERT(SDNode *N) {
 163   SDValue InOp = N->getOperand(0);
 164   MVT InVT = InOp.getValueType();
 165   MVT NInVT = TLI.getTypeToTransformTo(InVT);
 166   MVT OutVT = N->getValueType(0);
 167   MVT NOutVT = TLI.getTypeToTransformTo(OutVT);
 168   DebugLoc dl = N->getDebugLoc();
 169
 170   switch (getTypeAction(InVT)) {
 171   default:
 172     assert(false && "Unknown type action!");
 173     break;
 174   case Legal:
 175     break;
 176   case PromoteInteger:
 177     if (NOutVT.bitsEq(NInVT))
 178       // The input promotes to the same size.  Convert the promoted value.
 179       return DAG.getNode(ISD::BIT_CONVERT, dl,
 180                          NOutVT, GetPromotedInteger(InOp));
 181     break;
 182   case SoftenFloat:
 183     // Promote the integer operand by hand.
 184     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT, GetSoftenedFloat(InOp));
 185   case ExpandInteger:
 186   case ExpandFloat:
 187     break;
 188   case ScalarizeVector:
 189     // Convert the element to an integer and promote it by hand.
 190     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 191                        BitConvertToInteger(GetScalarizedVector(InOp)));
 192   case SplitVector: {
 193     // For example, i32 = BIT_CONVERT v2i16 on alpha.  Convert the split
 194     // pieces of the input into integers and reassemble in the final type.
 195     SDValue Lo, Hi;
 196     GetSplitVector(N->getOperand(0), Lo, Hi);
 197     Lo = BitConvertToInteger(Lo);
 198     Hi = BitConvertToInteger(Hi);
 199
 200     if (TLI.isBigEndian())
 201       std::swap(Lo, Hi);
 202
 203     InOp = DAG.getNode(ISD::ANY_EXTEND, dl,
 204                        MVT::getIntegerVT(NOutVT.getSizeInBits()),
 205                        JoinIntegers(Lo, Hi));
 206     return DAG.getNode(ISD::BIT_CONVERT, dl, NOutVT, InOp);
 207   }
 208   case WidenVector:
 209     if (OutVT.bitsEq(NInVT))
 210       // The input is widened to the same size.  Convert to the widened value.
 211       return DAG.getNode(ISD::BIT_CONVERT, dl, OutVT, GetWidenedVector(InOp));
 212   }
 213
 214   // Otherwise, lower the bit-convert to a store/load from the stack.
 215   // Create the stack frame object.  Make sure it is aligned for both
 216   // the source and destination types.
 217   SDValue FIPtr = DAG.CreateStackTemporary(InVT, OutVT);
 218   int FI = cast<FrameIndexSDNode>(FIPtr.getNode())->getIndex();
 219   const Value *SV = PseudoSourceValue::getFixedStack(FI);
 220
 221   // Emit a store to the stack slot.
 222   SDValue Store = DAG.getStore(DAG.getEntryNode(), dl, InOp, FIPtr, SV, 0);
 223
 224   // Result is an extending load from the stack slot.
 225   return DAG.getExtLoad(ISD::EXTLOAD, dl, NOutVT, Store, FIPtr, SV, 0, OutVT);
 226 }
 227
 228 SDValue DAGTypeLegalizer::PromoteIntRes_BSWAP(SDNode *N) {
 229   SDValue Op = GetPromotedInteger(N->getOperand(0));
 230   MVT OVT = N->getValueType(0);
 231   MVT NVT = Op.getValueType();
 232   DebugLoc dl = N->getDebugLoc();
 233
 234   unsigned DiffBits = NVT.getSizeInBits() - OVT.getSizeInBits();
 235   return DAG.getNode(ISD::SRL, dl, NVT, DAG.getNode(ISD::BSWAP, dl, NVT, Op),
 236                      DAG.getConstant(DiffBits, TLI.getPointerTy()));
 237 }
 238
 239 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_PAIR(SDNode *N) {
 240   // The pair element type may be legal, or may not promote to the same type as
 241   // the result, for example i14 = BUILD_PAIR (i7, i7).  Handle all cases.
 242   return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(),
 243                      TLI.getTypeToTransformTo(N->getValueType(0)),
 244                      JoinIntegers(N->getOperand(0), N->getOperand(1)));
 245 }
 246
 247 SDValue DAGTypeLegalizer::PromoteIntRes_Constant(SDNode *N) {
 248   MVT VT = N->getValueType(0);
 249   // FIXME there is no actual debug info here
 250   DebugLoc dl = N->getDebugLoc();
 251   // Zero extend things like i1, sign extend everything else.  It shouldn't
 252   // matter in theory which one we pick, but this tends to give better code?
 253   unsigned Opc = VT.isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 254   SDValue Result = DAG.getNode(Opc, dl, TLI.getTypeToTransformTo(VT),
 255                                SDValue(N, 0));
 256   assert(isa<ConstantSDNode>(Result) && "Didn't constant fold ext?");
 257   return Result;
 258 }
 259
 260 SDValue DAGTypeLegalizer::PromoteIntRes_CONVERT_RNDSAT(SDNode *N) {
 261   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 262   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 263            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 264            CvtCode == ISD::CVT_SF || CvtCode == ISD::CVT_UF) &&
 265           "can only promote integers");
 266   MVT OutVT = TLI.getTypeToTransformTo(N->getValueType(0));
 267   return DAG.getConvertRndSat(OutVT, N->getDebugLoc(), N->getOperand(0),
 268                               N->getOperand(1), N->getOperand(2),
 269                               N->getOperand(3), N->getOperand(4), CvtCode);
 270 }
 271
 272 SDValue DAGTypeLegalizer::PromoteIntRes_CTLZ(SDNode *N) {
 273   // Zero extend to the promoted type and do the count there.
 274   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 275   DebugLoc dl = N->getDebugLoc();
 276   MVT OVT = N->getValueType(0);
 277   MVT NVT = Op.getValueType();
 278   Op = DAG.getNode(ISD::CTLZ, dl, NVT, Op);
 279   // Subtract off the extra leading bits in the bigger type.
 280   return DAG.getNode(ISD::SUB, dl, NVT, Op,
 281                      DAG.getConstant(NVT.getSizeInBits() -
 282                                      OVT.getSizeInBits(), NVT));
 283 }
 284
 285 SDValue DAGTypeLegalizer::PromoteIntRes_CTPOP(SDNode *N) {
 286   // Zero extend to the promoted type and do the count there.
 287   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 288   return DAG.getNode(ISD::CTPOP, N->getDebugLoc(), Op.getValueType(), Op);
 289 }
 290
 291 SDValue DAGTypeLegalizer::PromoteIntRes_CTTZ(SDNode *N) {
 292   SDValue Op = GetPromotedInteger(N->getOperand(0));
 293   MVT OVT = N->getValueType(0);
 294   MVT NVT = Op.getValueType();
 295   DebugLoc dl = N->getDebugLoc();
 296   // The count is the same in the promoted type except if the original
 297   // value was zero.  This can be handled by setting the bit just off
 298   // the top of the original type.
 299   APInt TopBit(NVT.getSizeInBits(), 0);
 300   TopBit.set(OVT.getSizeInBits());
 301   Op = DAG.getNode(ISD::OR, dl, NVT, Op, DAG.getConstant(TopBit, NVT));
 302   return DAG.getNode(ISD::CTTZ, dl, NVT, Op);
 303 }
 304
 305 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_VECTOR_ELT(SDNode *N) {
 306   MVT OldVT = N->getValueType(0);
 307   SDValue OldVec = N->getOperand(0);
 308   if (getTypeAction(OldVec.getValueType()) == WidenVector)
 309     OldVec = GetWidenedVector(N->getOperand(0));
 310   unsigned OldElts = OldVec.getValueType().getVectorNumElements();
 311   DebugLoc dl = N->getDebugLoc();
 312
 313   if (OldElts == 1) {
 314     assert(!isTypeLegal(OldVec.getValueType()) &&
 315            "Legal one-element vector of a type needing promotion!");
 316     // It is tempting to follow GetScalarizedVector by a call to
 317     // GetPromotedInteger, but this would be wrong because the
 318     // scalarized value may not yet have been processed.
 319     return DAG.getNode(ISD::ANY_EXTEND, dl, TLI.getTypeToTransformTo(OldVT),
 320                        GetScalarizedVector(OldVec));
 321   }
 322
 323   // Convert to a vector half as long with an element type of twice the width,
 324   // for example <4 x i16> -> <2 x i32>.
 325   assert(!(OldElts & 1) && "Odd length vectors not supported!");
 326   MVT NewVT = MVT::getIntegerVT(2 * OldVT.getSizeInBits());
 327   assert(OldVT.isSimple() && NewVT.isSimple());
 328
 329   SDValue NewVec = DAG.getNode(ISD::BIT_CONVERT, dl,
 330                                  MVT::getVectorVT(NewVT, OldElts / 2),
 331                                  OldVec);
 332
 333   // Extract the element at OldIdx / 2 from the new vector.
 334   SDValue OldIdx = N->getOperand(1);
 335   SDValue NewIdx = DAG.getNode(ISD::SRL, dl, OldIdx.getValueType(), OldIdx,
 336                                DAG.getConstant(1, TLI.getPointerTy()));
 337   SDValue Elt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NewVT, NewVec, NewIdx);
 338
 339   // Select the appropriate half of the element: Lo if OldIdx was even,
 340   // Hi if it was odd.
 341   SDValue Lo = Elt;
 342   SDValue Hi = DAG.getNode(ISD::SRL, dl, NewVT, Elt,
 343                            DAG.getConstant(OldVT.getSizeInBits(),
 344                                            TLI.getPointerTy()));
 345   if (TLI.isBigEndian())
 346     std::swap(Lo, Hi);
 347
 348   // Extend to the promoted type.
 349   SDValue Odd = DAG.getNode(ISD::TRUNCATE, dl, MVT::i1, OldIdx);
 350   SDValue Res = DAG.getNode(ISD::SELECT, dl, NewVT, Odd, Hi, Lo);
 351   return DAG.getNode(ISD::ANY_EXTEND, dl, TLI.getTypeToTransformTo(OldVT), Res);
 352 }
 353
 354 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_XINT(SDNode *N) {
 355   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
 356   unsigned NewOpc = N->getOpcode();
 357   DebugLoc dl = N->getDebugLoc();
 358
 359   // If we're promoting a UINT to a larger size, check to see if the new node
 360   // will be legal.  If it isn't, check to see if FP_TO_SINT is legal, since
 361   // we can use that instead.  This allows us to generate better code for
 362   // FP_TO_UINT for small destination sizes on targets where FP_TO_UINT is not
 363   // legal, such as PowerPC.
 364   if (N->getOpcode() == ISD::FP_TO_UINT &&
 365       !TLI.isOperationLegalOrCustom(ISD::FP_TO_UINT, NVT) &&
 366       TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NVT))
 367     NewOpc = ISD::FP_TO_SINT;
 368
 369   SDValue Res = DAG.getNode(NewOpc, dl, NVT, N->getOperand(0));
 370
 371   // Assert that the converted value fits in the original type.  If it doesn't
 372   // (eg: because the value being converted is too big), then the result of the
 373   // original operation was undefined anyway, so the assert is still correct.
 374   return DAG.getNode(N->getOpcode() == ISD::FP_TO_UINT ?
 375                      ISD::AssertZext : ISD::AssertSext, dl,
 376                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 377 }
 378
 379 SDValue DAGTypeLegalizer::PromoteIntRes_INT_EXTEND(SDNode *N) {
 380   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
 381   DebugLoc dl = N->getDebugLoc();
 382
 383   if (getTypeAction(N->getOperand(0).getValueType()) == PromoteInteger) {
 384     SDValue Res = GetPromotedInteger(N->getOperand(0));
 385     assert(Res.getValueType().bitsLE(NVT) && "Extension doesn't make sense!");
 386
 387     // If the result and operand types are the same after promotion, simplify
 388     // to an in-register extension.
 389     if (NVT == Res.getValueType()) {
 390       // The high bits are not guaranteed to be anything.  Insert an extend.
 391       if (N->getOpcode() == ISD::SIGN_EXTEND)
 392         return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 393                            DAG.getValueType(N->getOperand(0).getValueType()));
 394       if (N->getOpcode() == ISD::ZERO_EXTEND)
 395         return DAG.getZeroExtendInReg(Res, dl, N->getOperand(0).getValueType());
 396       assert(N->getOpcode() == ISD::ANY_EXTEND && "Unknown integer extension!");
 397       return Res;
 398     }
 399   }
 400
 401   // Otherwise, just extend the original operand all the way to the larger type.
 402   return DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 403 }
 404
 405 SDValue DAGTypeLegalizer::PromoteIntRes_LOAD(LoadSDNode *N) {
 406   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
 407   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
 408   ISD::LoadExtType ExtType =
 409     ISD::isNON_EXTLoad(N) ? ISD::EXTLOAD : N->getExtensionType();
 410   DebugLoc dl = N->getDebugLoc();
 411   SDValue Res = DAG.getExtLoad(ExtType, dl, NVT, N->getChain(), N->getBasePtr(),
 412                                N->getSrcValue(), N->getSrcValueOffset(),
 413                                N->getMemoryVT(), N->isVolatile(),
 414                                N->getAlignment());
 415
 416   // Legalized the chain result - switch anything that used the old chain to
 417   // use the new one.
 418   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 419   return Res;
 420 }
 421
 422 /// Promote the overflow flag of an overflowing arithmetic node.
 423 SDValue DAGTypeLegalizer::PromoteIntRes_Overflow(SDNode *N) {
 424   // Simply change the return type of the boolean result.
 425   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(1));
 426   MVT ValueVTs[] = { N->getValueType(0), NVT };
 427   SDValue Ops[] = { N->getOperand(0), N->getOperand(1) };
 428   SDValue Res = DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 429                             DAG.getVTList(ValueVTs, 2), Ops, 2);
 430
 431   // Modified the sum result - switch anything that used the old sum to use
 432   // the new one.
 433   ReplaceValueWith(SDValue(N, 0), Res);
 434
 435   return SDValue(Res.getNode(), 1);
 436 }
 437
 438 SDValue DAGTypeLegalizer::PromoteIntRes_SADDSUBO(SDNode *N, unsigned ResNo) {
 439   if (ResNo == 1)
 440     return PromoteIntRes_Overflow(N);
 441
 442   // The operation overflowed iff the result in the larger type is not the
 443   // sign extension of its truncation to the original type.
 444   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 445   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 446   MVT OVT = N->getOperand(0).getValueType();
 447   MVT NVT = LHS.getValueType();
 448   DebugLoc dl = N->getDebugLoc();
 449
 450   // Do the arithmetic in the larger type.
 451   unsigned Opcode = N->getOpcode() == ISD::SADDO ? ISD::ADD : ISD::SUB;
 452   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 453
 454   // Calculate the overflow flag: sign extend the arithmetic result from
 455   // the original type.
 456   SDValue Ofl = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 457                             DAG.getValueType(OVT));
 458   // Overflowed if and only if this is not equal to Res.
 459   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 460
 461   // Use the calculated overflow everywhere.
 462   ReplaceValueWith(SDValue(N, 1), Ofl);
 463
 464   return Res;
 465 }
 466
 467 SDValue DAGTypeLegalizer::PromoteIntRes_SDIV(SDNode *N) {
 468   // Sign extend the input.
 469   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 470   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 471   return DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 472                      LHS.getValueType(), LHS, RHS);
 473 }
 474
 475 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT(SDNode *N) {
 476   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 477   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 478   return DAG.getNode(ISD::SELECT, N->getDebugLoc(),
 479                      LHS.getValueType(), N->getOperand(0),LHS,RHS);
 480 }
 481
 482 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT_CC(SDNode *N) {
 483   SDValue LHS = GetPromotedInteger(N->getOperand(2));
 484   SDValue RHS = GetPromotedInteger(N->getOperand(3));
 485   return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(),
 486                      LHS.getValueType(), N->getOperand(0),
 487                      N->getOperand(1), LHS, RHS, N->getOperand(4));
 488 }
 489
 490 SDValue DAGTypeLegalizer::PromoteIntRes_SETCC(SDNode *N) {
 491   MVT SVT = TLI.getSetCCResultType(N->getOperand(0).getValueType());
 492   assert(isTypeLegal(SVT) && "Illegal SetCC type!");
 493   DebugLoc dl = N->getDebugLoc();
 494
 495   // Get the SETCC result using the canonical SETCC type.
 496   SDValue SetCC = DAG.getNode(ISD::SETCC, dl, SVT, N->getOperand(0),
 497                               N->getOperand(1), N->getOperand(2));
 498
 499   // Convert to the expected type.
 500   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
 501   assert(NVT.bitsLE(SVT) && "Integer type overpromoted?");
 502   return DAG.getNode(ISD::TRUNCATE, dl, NVT, SetCC);
 503 }
 504
 505 SDValue DAGTypeLegalizer::PromoteIntRes_SHL(SDNode *N) {
 506   return DAG.getNode(ISD::SHL, N->getDebugLoc(),
 507                      TLI.getTypeToTransformTo(N->getValueType(0)),
 508                      GetPromotedInteger(N->getOperand(0)), N->getOperand(1));
 509 }
 510
 511 SDValue DAGTypeLegalizer::PromoteIntRes_SIGN_EXTEND_INREG(SDNode *N) {
 512   SDValue Op = GetPromotedInteger(N->getOperand(0));
 513   return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(),
 514                      Op.getValueType(), Op, N->getOperand(1));
 515 }
 516
 517 SDValue DAGTypeLegalizer::PromoteIntRes_SimpleIntBinOp(SDNode *N) {
 518   // The input may have strange things in the top bits of the registers, but
 519   // these operations don't care.  They may have weird bits going out, but
 520   // that too is okay if they are integer operations.
 521   SDValue LHS = GetPromotedInteger(N->getOperand(0));
 522   SDValue RHS = GetPromotedInteger(N->getOperand(1));
 523   return DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 524                     LHS.getValueType(), LHS, RHS);
 525 }
 526
 527 SDValue DAGTypeLegalizer::PromoteIntRes_SRA(SDNode *N) {
 528   // The input value must be properly sign extended.
 529   SDValue Res = SExtPromotedInteger(N->getOperand(0));
 530   return DAG.getNode(ISD::SRA, N->getDebugLoc(),
 531                      Res.getValueType(), Res, N->getOperand(1));
 532 }
 533
 534 SDValue DAGTypeLegalizer::PromoteIntRes_SRL(SDNode *N) {
 535   // The input value must be properly zero extended.
 536   MVT VT = N->getValueType(0);
 537   MVT NVT = TLI.getTypeToTransformTo(VT);
 538   SDValue Res = ZExtPromotedInteger(N->getOperand(0));
 539   return DAG.getNode(ISD::SRL, N->getDebugLoc(), NVT, Res, N->getOperand(1));
 540 }
 541
 542 SDValue DAGTypeLegalizer::PromoteIntRes_TRUNCATE(SDNode *N) {
 543   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
 544   SDValue Res;
 545
 546   switch (getTypeAction(N->getOperand(0).getValueType())) {
 547   default: assert(0 && "Unknown type action!");
 548   case Legal:
 549   case ExpandInteger:
 550     Res = N->getOperand(0);
 551     break;
 552   case PromoteInteger:
 553     Res = GetPromotedInteger(N->getOperand(0));
 554     break;
 555   }
 556
 557   // Truncate to NVT instead of VT
 558   return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), NVT, Res);
 559 }
 560
 561 SDValue DAGTypeLegalizer::PromoteIntRes_UADDSUBO(SDNode *N, unsigned ResNo) {
 562   if (ResNo == 1)
 563     return PromoteIntRes_Overflow(N);
 564
 565   // The operation overflowed iff the result in the larger type is not the
 566   // zero extension of its truncation to the original type.
 567   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 568   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 569   MVT OVT = N->getOperand(0).getValueType();
 570   MVT NVT = LHS.getValueType();
 571   DebugLoc dl = N->getDebugLoc();
 572
 573   // Do the arithmetic in the larger type.
 574   unsigned Opcode = N->getOpcode() == ISD::UADDO ? ISD::ADD : ISD::SUB;
 575   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 576
 577   // Calculate the overflow flag: zero extend the arithmetic result from
 578   // the original type.
 579   SDValue Ofl = DAG.getZeroExtendInReg(Res, dl, OVT);
 580   // Overflowed if and only if this is not equal to Res.
 581   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 582
 583   // Use the calculated overflow everywhere.
 584   ReplaceValueWith(SDValue(N, 1), Ofl);
 585
 586   return Res;
 587 }
 588
 589 SDValue DAGTypeLegalizer::PromoteIntRes_UDIV(SDNode *N) {
 590   // Zero extend the input.
 591   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 592   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 593   return DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 594                      LHS.getValueType(), LHS, RHS);
 595 }
 596
 597 SDValue DAGTypeLegalizer::PromoteIntRes_UNDEF(SDNode *N) {
 598   return DAG.getUNDEF(TLI.getTypeToTransformTo(N->getValueType(0)));
 599 }
 600
 601 SDValue DAGTypeLegalizer::PromoteIntRes_VAARG(SDNode *N) {
 602   SDValue Chain = N->getOperand(0); // Get the chain.
 603   SDValue Ptr = N->getOperand(1); // Get the pointer.
 604   MVT VT = N->getValueType(0);
 605   DebugLoc dl = N->getDebugLoc();
 606
 607   MVT RegVT = TLI.getRegisterType(VT);
 608   unsigned NumRegs = TLI.getNumRegisters(VT);
 609   // The argument is passed as NumRegs registers of type RegVT.
 610
 611   SmallVector<SDValue, 8> Parts(NumRegs);
 612   for (unsigned i = 0; i < NumRegs; ++i) {
 613     Parts[i] = DAG.getVAArg(RegVT, dl, Chain, Ptr, N->getOperand(2));
 614     Chain = Parts[i].getValue(1);
 615   }
 616
 617   // Handle endianness of the load.
 618   if (TLI.isBigEndian())
 619     std::reverse(Parts.begin(), Parts.end());
 620
 621   // Assemble the parts in the promoted type.
 622   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
 623   SDValue Res = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[0]);
 624   for (unsigned i = 1; i < NumRegs; ++i) {
 625     SDValue Part = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[i]);
 626     // Shift it to the right position and "or" it in.
 627     Part = DAG.getNode(ISD::SHL, dl, NVT, Part,
 628                        DAG.getConstant(i * RegVT.getSizeInBits(),
 629                                        TLI.getPointerTy()));
 630     Res = DAG.getNode(ISD::OR, dl, NVT, Res, Part);
 631   }
 632
 633   // Modified the chain result - switch anything that used the old chain to
 634   // use the new one.
 635   ReplaceValueWith(SDValue(N, 1), Chain);
 636
 637   return Res;
 638 }
 639
 640 SDValue DAGTypeLegalizer::PromoteIntRes_XMULO(SDNode *N, unsigned ResNo) {
 641   assert(ResNo == 1 && "Only boolean result promotion currently supported!");
 642   return PromoteIntRes_Overflow(N);
 643 }
 644
 645 //===----------------------------------------------------------------------===//
 646 //  Integer Operand Promotion
 647 //===----------------------------------------------------------------------===//
 648
 649 /// PromoteIntegerOperand - This method is called when the specified operand of
 650 /// the specified node is found to need promotion.  At this point, all of the
 651 /// result types of the node are known to be legal, but other operands of the
 652 /// node may need promotion or expansion as well as the specified one.
 653 bool DAGTypeLegalizer::PromoteIntegerOperand(SDNode *N, unsigned OpNo) {
 654   DEBUG(cerr << "Promote integer operand: "; N->dump(&DAG); cerr << "\n");
 655   SDValue Res = SDValue();
 656
 657   if (CustomLowerResults(N, N->getOperand(OpNo).getValueType(), false))
 658     return false;
 659
 660   switch (N->getOpcode()) {
 661     default:
 662   #ifndef NDEBUG
 663     cerr << "PromoteIntegerOperand Op #" << OpNo << ": ";
 664     N->dump(&DAG); cerr << "\n";
 665   #endif
 666     assert(0 && "Do not know how to promote this operator's operand!");
 667     abort();
 668
 669   case ISD::ANY_EXTEND:   Res = PromoteIntOp_ANY_EXTEND(N); break;
 670   case ISD::BIT_CONVERT:  Res = PromoteIntOp_BIT_CONVERT(N); break;
 671   case ISD::BR_CC:        Res = PromoteIntOp_BR_CC(N, OpNo); break;
 672   case ISD::BRCOND:       Res = PromoteIntOp_BRCOND(N, OpNo); break;
 673   case ISD::BUILD_PAIR:   Res = PromoteIntOp_BUILD_PAIR(N); break;
 674   case ISD::BUILD_VECTOR: Res = PromoteIntOp_BUILD_VECTOR(N); break;
 675   case ISD::CONVERT_RNDSAT:
 676                           Res = PromoteIntOp_CONVERT_RNDSAT(N); break;
 677   case ISD::INSERT_VECTOR_ELT:
 678                           Res = PromoteIntOp_INSERT_VECTOR_ELT(N, OpNo);break;
 679   case ISD::MEMBARRIER:   Res = PromoteIntOp_MEMBARRIER(N); break;
 680   case ISD::SCALAR_TO_VECTOR:
 681                           Res = PromoteIntOp_SCALAR_TO_VECTOR(N); break;
 682   case ISD::SELECT:       Res = PromoteIntOp_SELECT(N, OpNo); break;
 683   case ISD::SELECT_CC:    Res = PromoteIntOp_SELECT_CC(N, OpNo); break;
 684   case ISD::SETCC:        Res = PromoteIntOp_SETCC(N, OpNo); break;
 685   case ISD::SIGN_EXTEND:  Res = PromoteIntOp_SIGN_EXTEND(N); break;
 686   case ISD::SINT_TO_FP:   Res = PromoteIntOp_SINT_TO_FP(N); break;
 687   case ISD::STORE:        Res = PromoteIntOp_STORE(cast<StoreSDNode>(N),
 688                                                    OpNo); break;
 689   case ISD::TRUNCATE:     Res = PromoteIntOp_TRUNCATE(N); break;
 690   case ISD::UINT_TO_FP:   Res = PromoteIntOp_UINT_TO_FP(N); break;
 691   case ISD::ZERO_EXTEND:  Res = PromoteIntOp_ZERO_EXTEND(N); break;
 692
 693   case ISD::SHL:
 694   case ISD::SRA:
 695   case ISD::SRL:
 696   case ISD::ROTL:
 697   case ISD::ROTR: Res = PromoteIntOp_Shift(N); break;
 698   }
 699
 700   // If the result is null, the sub-method took care of registering results etc.
 701   if (!Res.getNode()) return false;
 702
 703   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 704   // core about this.
 705   if (Res.getNode() == N)
 706     return true;
 707
 708   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 709          "Invalid operand expansion");
 710
 711   ReplaceValueWith(SDValue(N, 0), Res);
 712   return false;
 713 }
 714
 715 /// PromoteSetCCOperands - Promote the operands of a comparison.  This code is
 716 /// shared among BR_CC, SELECT_CC, and SETCC handlers.
 717 void DAGTypeLegalizer::PromoteSetCCOperands(SDValue &NewLHS,SDValue &NewRHS,
 718                                             ISD::CondCode CCCode) {
 719   // We have to insert explicit sign or zero extends.  Note that we could
 720   // insert sign extends for ALL conditions, but zero extend is cheaper on
 721   // many machines (an AND instead of two shifts), so prefer it.
 722   switch (CCCode) {
 723   default: assert(0 && "Unknown integer comparison!");
 724   case ISD::SETEQ:
 725   case ISD::SETNE:
 726   case ISD::SETUGE:
 727   case ISD::SETUGT:
 728   case ISD::SETULE:
 729   case ISD::SETULT:
 730     // ALL of these operations will work if we either sign or zero extend
 731     // the operands (including the unsigned comparisons!).  Zero extend is
 732     // usually a simpler/cheaper operation, so prefer it.
 733     NewLHS = ZExtPromotedInteger(NewLHS);
 734     NewRHS = ZExtPromotedInteger(NewRHS);
 735     break;
 736   case ISD::SETGE:
 737   case ISD::SETGT:
 738   case ISD::SETLT:
 739   case ISD::SETLE:
 740     NewLHS = SExtPromotedInteger(NewLHS);
 741     NewRHS = SExtPromotedInteger(NewRHS);
 742     break;
 743   }
 744 }
 745
 746 SDValue DAGTypeLegalizer::PromoteIntOp_ANY_EXTEND(SDNode *N) {
 747   SDValue Op = GetPromotedInteger(N->getOperand(0));
 748   return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), N->getValueType(0), Op);
 749 }
 750
 751 SDValue DAGTypeLegalizer::PromoteIntOp_BIT_CONVERT(SDNode *N) {
 752   // This should only occur in unusual situations like bitcasting to an
 753   // x86_fp80, so just turn it into a store+load
 754   return CreateStackStoreLoad(N->getOperand(0), N->getValueType(0));
 755 }
 756
 757 SDValue DAGTypeLegalizer::PromoteIntOp_BR_CC(SDNode *N, unsigned OpNo) {
 758   assert(OpNo == 2 && "Don't know how to promote this operand!");
 759
 760   SDValue LHS = N->getOperand(2);
 761   SDValue RHS = N->getOperand(3);
 762   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(1))->get());
 763
 764   // The chain (Op#0), CC (#1) and basic block destination (Op#4) are always
 765   // legal types.
 766   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 767                                 N->getOperand(1), LHS, RHS, N->getOperand(4));
 768 }
 769
 770 SDValue DAGTypeLegalizer::PromoteIntOp_BRCOND(SDNode *N, unsigned OpNo) {
 771   assert(OpNo == 1 && "only know how to promote condition");
 772
 773   // Promote all the way up to the canonical SetCC type.
 774   MVT SVT = TLI.getSetCCResultType(MVT::Other);
 775   SDValue Cond = PromoteTargetBoolean(N->getOperand(1), SVT);
 776
 777   // The chain (Op#0) and basic block destination (Op#2) are always legal types.
 778   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0), Cond,
 779                                 N->getOperand(2));
 780 }
 781
 782 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_PAIR(SDNode *N) {
 783   // Since the result type is legal, the operands must promote to it.
 784   MVT OVT = N->getOperand(0).getValueType();
 785   SDValue Lo = ZExtPromotedInteger(N->getOperand(0));
 786   SDValue Hi = GetPromotedInteger(N->getOperand(1));
 787   assert(Lo.getValueType() == N->getValueType(0) && "Operand over promoted?");
 788   DebugLoc dl = N->getDebugLoc();
 789
 790   Hi = DAG.getNode(ISD::SHL, dl, N->getValueType(0), Hi,
 791                    DAG.getConstant(OVT.getSizeInBits(), TLI.getPointerTy()));
 792   return DAG.getNode(ISD::OR, dl, N->getValueType(0), Lo, Hi);
 793 }
 794
 795 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_VECTOR(SDNode *N) {
 796   // The vector type is legal but the element type is not.  This implies
 797   // that the vector is a power-of-two in length and that the element
 798   // type does not have a strange size (eg: it is not i1).
 799   MVT VecVT = N->getValueType(0);
 800   unsigned NumElts = VecVT.getVectorNumElements();
 801   assert(!(NumElts & 1) && "Legal vector of one illegal element?");
 802   DebugLoc dl = N->getDebugLoc();
 803
 804   // Build a vector of half the length out of elements of twice the bitwidth.
 805   // For example <4 x i16> -> <2 x i32>.
 806   MVT OldVT = N->getOperand(0).getValueType();
 807   MVT NewVT = MVT::getIntegerVT(2 * OldVT.getSizeInBits());
 808   assert(OldVT.isSimple() && NewVT.isSimple());
 809
 810   std::vector<SDValue> NewElts;
 811   NewElts.reserve(NumElts/2);
 812
 813   for (unsigned i = 0; i < NumElts; i += 2) {
 814     // Combine two successive elements into one promoted element.
 815     SDValue Lo = N->getOperand(i);
 816     SDValue Hi = N->getOperand(i+1);
 817     if (TLI.isBigEndian())
 818       std::swap(Lo, Hi);
 819     NewElts.push_back(JoinIntegers(Lo, Hi));
 820   }
 821
 822   SDValue NewVec = DAG.getNode(ISD::BUILD_VECTOR, dl,
 823                                  MVT::getVectorVT(NewVT, NewElts.size()),
 824                                  &NewElts[0], NewElts.size());
 825
 826   // Convert the new vector to the old vector type.
 827   return DAG.getNode(ISD::BIT_CONVERT, dl, VecVT, NewVec);
 828 }
 829
 830 SDValue DAGTypeLegalizer::PromoteIntOp_CONVERT_RNDSAT(SDNode *N) {
 831   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 832   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 833            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 834            CvtCode == ISD::CVT_FS || CvtCode == ISD::CVT_FU) &&
 835            "can only promote integer arguments");
 836   SDValue InOp = GetPromotedInteger(N->getOperand(0));
 837   return DAG.getConvertRndSat(N->getValueType(0), N->getDebugLoc(), InOp,
 838                               N->getOperand(1), N->getOperand(2),
 839                               N->getOperand(3), N->getOperand(4), CvtCode);
 840 }
 841
 842 SDValue DAGTypeLegalizer::PromoteIntOp_INSERT_VECTOR_ELT(SDNode *N,
 843                                                          unsigned OpNo) {
 844   if (OpNo == 1) {
 845     // Promote the inserted value.  This is valid because the type does not
 846     // have to match the vector element type.
 847
 848     // Check that any extra bits introduced will be truncated away.
 849     assert(N->getOperand(1).getValueType().getSizeInBits() >=
 850            N->getValueType(0).getVectorElementType().getSizeInBits() &&
 851            "Type of inserted value narrower than vector element type!");
 852     return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 853                                   GetPromotedInteger(N->getOperand(1)),
 854                                   N->getOperand(2));
 855   }
 856
 857   assert(OpNo == 2 && "Different operand and result vector types?");
 858
 859   // Promote the index.
 860   SDValue Idx = ZExtPromotedInteger(N->getOperand(2));
 861   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 862                                 N->getOperand(1), Idx);
 863 }
 864
 865 SDValue DAGTypeLegalizer::PromoteIntOp_MEMBARRIER(SDNode *N) {
 866   SDValue NewOps[6];
 867   DebugLoc dl = N->getDebugLoc();
 868   NewOps[0] = N->getOperand(0);
 869   for (unsigned i = 1; i < array_lengthof(NewOps); ++i) {
 870     SDValue Flag = GetPromotedInteger(N->getOperand(i));
 871     NewOps[i] = DAG.getZeroExtendInReg(Flag, dl, MVT::i1);
 872   }
 873   return DAG.UpdateNodeOperands(SDValue (N, 0), NewOps,
 874                                 array_lengthof(NewOps));
 875 }
 876
 877 SDValue DAGTypeLegalizer::PromoteIntOp_SCALAR_TO_VECTOR(SDNode *N) {
 878   // The vector type is legal but the element type is not.  This implies
 879   // that the vector is a power-of-two in length and that the element
 880   // type does not have a strange size (eg: it is not i1).
 881   MVT VecVT = N->getValueType(0);
 882   unsigned NumElts = VecVT.getVectorNumElements();
 883   assert(!(NumElts & 1) && "Legal vector of one illegal element?");
 884   DebugLoc dl = N->getDebugLoc();
 885
 886   MVT OldVT = N->getOperand(0).getValueType();
 887   MVT NewVT = MVT::getIntegerVT(2 * OldVT.getSizeInBits());
 888   assert(OldVT.isSimple() && NewVT.isSimple());
 889
 890   SDValue ExtVal = DAG.getNode(ISD::ANY_EXTEND, dl, NewVT, N->getOperand(0));
 891   SDValue NewVec = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
 892                                MVT::getVectorVT(NewVT, NumElts/2), ExtVal);
 893
 894   // Convert the new vector to the old vector type.
 895   return DAG.getNode(ISD::BIT_CONVERT, dl, VecVT, NewVec);
 896 }
 897
 898 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT(SDNode *N, unsigned OpNo) {
 899   assert(OpNo == 0 && "Only know how to promote condition");
 900
 901   // Promote all the way up to the canonical SetCC type.
 902   MVT SVT = TLI.getSetCCResultType(N->getOperand(1).getValueType());
 903   SDValue Cond = PromoteTargetBoolean(N->getOperand(0), SVT);
 904
 905   return DAG.UpdateNodeOperands(SDValue(N, 0), Cond,
 906                                 N->getOperand(1), N->getOperand(2));
 907 }
 908
 909 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT_CC(SDNode *N, unsigned OpNo) {
 910   assert(OpNo == 0 && "Don't know how to promote this operand!");
 911
 912   SDValue LHS = N->getOperand(0);
 913   SDValue RHS = N->getOperand(1);
 914   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(4))->get());
 915
 916   // The CC (#4) and the possible return values (#2 and #3) have legal types.
 917   return DAG.UpdateNodeOperands(SDValue(N, 0), LHS, RHS, N->getOperand(2),
 918                                 N->getOperand(3), N->getOperand(4));
 919 }
 920
 921 SDValue DAGTypeLegalizer::PromoteIntOp_SETCC(SDNode *N, unsigned OpNo) {
 922   assert(OpNo == 0 && "Don't know how to promote this operand!");
 923
 924   SDValue LHS = N->getOperand(0);
 925   SDValue RHS = N->getOperand(1);
 926   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(2))->get());
 927
 928   // The CC (#2) is always legal.
 929   return DAG.UpdateNodeOperands(SDValue(N, 0), LHS, RHS, N->getOperand(2));
 930 }
 931
 932 SDValue DAGTypeLegalizer::PromoteIntOp_Shift(SDNode *N) {
 933   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 934                                 ZExtPromotedInteger(N->getOperand(1)));
 935 }
 936
 937 SDValue DAGTypeLegalizer::PromoteIntOp_SIGN_EXTEND(SDNode *N) {
 938   SDValue Op = GetPromotedInteger(N->getOperand(0));
 939   DebugLoc dl = N->getDebugLoc();
 940   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
 941   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Op.getValueType(),
 942                      Op, DAG.getValueType(N->getOperand(0).getValueType()));
 943 }
 944
 945 SDValue DAGTypeLegalizer::PromoteIntOp_SINT_TO_FP(SDNode *N) {
 946   return DAG.UpdateNodeOperands(SDValue(N, 0),
 947                                 SExtPromotedInteger(N->getOperand(0)));
 948 }
 949
 950 SDValue DAGTypeLegalizer::PromoteIntOp_STORE(StoreSDNode *N, unsigned OpNo){
 951   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
 952   SDValue Ch = N->getChain(), Ptr = N->getBasePtr();
 953   int SVOffset = N->getSrcValueOffset();
 954   unsigned Alignment = N->getAlignment();
 955   bool isVolatile = N->isVolatile();
 956   DebugLoc dl = N->getDebugLoc();
 957
 958   SDValue Val = GetPromotedInteger(N->getValue());  // Get promoted value.
 959
 960   // Truncate the value and store the result.
 961   return DAG.getTruncStore(Ch, dl, Val, Ptr, N->getSrcValue(),
 962                            SVOffset, N->getMemoryVT(),
 963                            isVolatile, Alignment);
 964 }
 965
 966 SDValue DAGTypeLegalizer::PromoteIntOp_TRUNCATE(SDNode *N) {
 967   SDValue Op = GetPromotedInteger(N->getOperand(0));
 968   return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), N->getValueType(0), Op);
 969 }
 970
 971 SDValue DAGTypeLegalizer::PromoteIntOp_UINT_TO_FP(SDNode *N) {
 972   return DAG.UpdateNodeOperands(SDValue(N, 0),
 973                                 ZExtPromotedInteger(N->getOperand(0)));
 974 }
 975
 976 SDValue DAGTypeLegalizer::PromoteIntOp_ZERO_EXTEND(SDNode *N) {
 977   DebugLoc dl = N->getDebugLoc();
 978   SDValue Op = GetPromotedInteger(N->getOperand(0));
 979   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
 980   return DAG.getZeroExtendInReg(Op, dl, N->getOperand(0).getValueType());
 981 }
 982
 983
 984 //===----------------------------------------------------------------------===//
 985 //  Integer Result Expansion
 986 //===----------------------------------------------------------------------===//
 987
 988 /// ExpandIntegerResult - This method is called when the specified result of the
 989 /// specified node is found to need expansion.  At this point, the node may also
 990 /// have invalid operands or may have other results that need promotion, we just
 991 /// know that (at least) one result needs expansion.
 992 void DAGTypeLegalizer::ExpandIntegerResult(SDNode *N, unsigned ResNo) {
 993   DEBUG(cerr << "Expand integer result: "; N->dump(&DAG); cerr << "\n");
 994   SDValue Lo, Hi;
 995   Lo = Hi = SDValue();
 996
 997   // See if the target wants to custom expand this node.
 998   if (CustomLowerResults(N, N->getValueType(ResNo), true))
 999     return;
1000
1001   switch (N->getOpcode()) {
1002   default:
1003 #ifndef NDEBUG
1004     cerr << "ExpandIntegerResult #" << ResNo << ": ";
1005     N->dump(&DAG); cerr << "\n";
1006 #endif
1007     assert(0 && "Do not know how to expand the result of this operator!");
1008     abort();
1009
1010   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, Lo, Hi); break;
1011   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
1012   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
1013   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
1014
1015   case ISD::BIT_CONVERT:        ExpandRes_BIT_CONVERT(N, Lo, Hi); break;
1016   case ISD::BUILD_PAIR:         ExpandRes_BUILD_PAIR(N, Lo, Hi); break;
1017   case ISD::EXTRACT_ELEMENT:    ExpandRes_EXTRACT_ELEMENT(N, Lo, Hi); break;
1018   case ISD::EXTRACT_VECTOR_ELT: ExpandRes_EXTRACT_VECTOR_ELT(N, Lo, Hi); break;
1019   case ISD::VAARG:              ExpandRes_VAARG(N, Lo, Hi); break;
1020
1021   case ISD::ANY_EXTEND:  ExpandIntRes_ANY_EXTEND(N, Lo, Hi); break;
1022   case ISD::AssertSext:  ExpandIntRes_AssertSext(N, Lo, Hi); break;
1023   case ISD::AssertZext:  ExpandIntRes_AssertZext(N, Lo, Hi); break;
1024   case ISD::BSWAP:       ExpandIntRes_BSWAP(N, Lo, Hi); break;
1025   case ISD::Constant:    ExpandIntRes_Constant(N, Lo, Hi); break;
1026   case ISD::CTLZ:        ExpandIntRes_CTLZ(N, Lo, Hi); break;
1027   case ISD::CTPOP:       ExpandIntRes_CTPOP(N, Lo, Hi); break;
1028   case ISD::CTTZ:        ExpandIntRes_CTTZ(N, Lo, Hi); break;
1029   case ISD::FP_TO_SINT:  ExpandIntRes_FP_TO_SINT(N, Lo, Hi); break;
1030   case ISD::FP_TO_UINT:  ExpandIntRes_FP_TO_UINT(N, Lo, Hi); break;
1031   case ISD::LOAD:        ExpandIntRes_LOAD(cast<LoadSDNode>(N), Lo, Hi); break;
1032   case ISD::MUL:         ExpandIntRes_MUL(N, Lo, Hi); break;
1033   case ISD::SDIV:        ExpandIntRes_SDIV(N, Lo, Hi); break;
1034   case ISD::SIGN_EXTEND: ExpandIntRes_SIGN_EXTEND(N, Lo, Hi); break;
1035   case ISD::SIGN_EXTEND_INREG: ExpandIntRes_SIGN_EXTEND_INREG(N, Lo, Hi); break;
1036   case ISD::SREM:        ExpandIntRes_SREM(N, Lo, Hi); break;
1037   case ISD::TRUNCATE:    ExpandIntRes_TRUNCATE(N, Lo, Hi); break;
1038   case ISD::UDIV:        ExpandIntRes_UDIV(N, Lo, Hi); break;
1039   case ISD::UREM:        ExpandIntRes_UREM(N, Lo, Hi); break;
1040   case ISD::ZERO_EXTEND: ExpandIntRes_ZERO_EXTEND(N, Lo, Hi); break;
1041
1042   case ISD::AND:
1043   case ISD::OR:
1044   case ISD::XOR: ExpandIntRes_Logical(N, Lo, Hi); break;
1045
1046   case ISD::ADD:
1047   case ISD::SUB: ExpandIntRes_ADDSUB(N, Lo, Hi); break;
1048
1049   case ISD::ADDC:
1050   case ISD::SUBC: ExpandIntRes_ADDSUBC(N, Lo, Hi); break;
1051
1052   case ISD::ADDE:
1053   case ISD::SUBE: ExpandIntRes_ADDSUBE(N, Lo, Hi); break;
1054
1055   case ISD::SHL:
1056   case ISD::SRA:
1057   case ISD::SRL: ExpandIntRes_Shift(N, Lo, Hi); break;
1058   }
1059
1060   // If Lo/Hi is null, the sub-method took care of registering results etc.
1061   if (Lo.getNode())
1062     SetExpandedInteger(SDValue(N, ResNo), Lo, Hi);
1063 }
1064
1065 /// ExpandShiftByConstant - N is a shift by a value that needs to be expanded,
1066 /// and the shift amount is a constant 'Amt'.  Expand the operation.
1067 void DAGTypeLegalizer::ExpandShiftByConstant(SDNode *N, unsigned Amt,
1068                                              SDValue &Lo, SDValue &Hi) {
1069   DebugLoc dl = N->getDebugLoc();
1070   // Expand the incoming operand to be shifted, so that we have its parts
1071   SDValue InL, InH;
1072   GetExpandedInteger(N->getOperand(0), InL, InH);
1073
1074   MVT NVT = InL.getValueType();
1075   unsigned VTBits = N->getValueType(0).getSizeInBits();
1076   unsigned NVTBits = NVT.getSizeInBits();
1077   MVT ShTy = N->getOperand(1).getValueType();
1078
1079   if (N->getOpcode() == ISD::SHL) {
1080     if (Amt > VTBits) {
1081       Lo = Hi = DAG.getConstant(0, NVT);
1082     } else if (Amt > NVTBits) {
1083       Lo = DAG.getConstant(0, NVT);
1084       Hi = DAG.getNode(ISD::SHL, dl,
1085                        NVT, InL, DAG.getConstant(Amt-NVTBits,ShTy));
1086     } else if (Amt == NVTBits) {
1087       Lo = DAG.getConstant(0, NVT);
1088       Hi = InL;
1089     } else if (Amt == 1 &&
1090                TLI.isOperationLegalOrCustom(ISD::ADDC,
1091                                             TLI.getTypeToExpandTo(NVT))) {
1092       // Emit this X << 1 as X+X.
1093       SDVTList VTList = DAG.getVTList(NVT, MVT::Flag);
1094       SDValue LoOps[2] = { InL, InL };
1095       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps, 2);
1096       SDValue HiOps[3] = { InH, InH, Lo.getValue(1) };
1097       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps, 3);
1098     } else {
1099       Lo = DAG.getNode(ISD::SHL, dl, NVT, InL, DAG.getConstant(Amt, ShTy));
1100       Hi = DAG.getNode(ISD::OR, dl, NVT,
1101                        DAG.getNode(ISD::SHL, dl, NVT, InH,
1102                                    DAG.getConstant(Amt, ShTy)),
1103                        DAG.getNode(ISD::SRL, dl, NVT, InL,
1104                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1105     }
1106     return;
1107   }
1108
1109   if (N->getOpcode() == ISD::SRL) {
1110     if (Amt > VTBits) {
1111       Lo = DAG.getConstant(0, NVT);
1112       Hi = DAG.getConstant(0, NVT);
1113     } else if (Amt > NVTBits) {
1114       Lo = DAG.getNode(ISD::SRL, dl,
1115                        NVT, InH, DAG.getConstant(Amt-NVTBits,ShTy));
1116       Hi = DAG.getConstant(0, NVT);
1117     } else if (Amt == NVTBits) {
1118       Lo = InH;
1119       Hi = DAG.getConstant(0, NVT);
1120     } else {
1121       Lo = DAG.getNode(ISD::OR, dl, NVT,
1122                        DAG.getNode(ISD::SRL, dl, NVT, InL,
1123                                    DAG.getConstant(Amt, ShTy)),
1124                        DAG.getNode(ISD::SHL, dl, NVT, InH,
1125                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1126       Hi = DAG.getNode(ISD::SRL, dl, NVT, InH, DAG.getConstant(Amt, ShTy));
1127     }
1128     return;
1129   }
1130
1131   assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1132   if (Amt > VTBits) {
1133     Hi = Lo = DAG.getNode(ISD::SRA, dl, NVT, InH,
1134                           DAG.getConstant(NVTBits-1, ShTy));
1135   } else if (Amt > NVTBits) {
1136     Lo = DAG.getNode(ISD::SRA, dl, NVT, InH,
1137                      DAG.getConstant(Amt-NVTBits, ShTy));
1138     Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,
1139                      DAG.getConstant(NVTBits-1, ShTy));
1140   } else if (Amt == NVTBits) {
1141     Lo = InH;
1142     Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,
1143                      DAG.getConstant(NVTBits-1, ShTy));
1144   } else {
1145     Lo = DAG.getNode(ISD::OR, dl, NVT,
1146                      DAG.getNode(ISD::SRL, dl, NVT, InL,
1147                                  DAG.getConstant(Amt, ShTy)),
1148                      DAG.getNode(ISD::SHL, dl, NVT, InH,
1149                                  DAG.getConstant(NVTBits-Amt, ShTy)));
1150     Hi = DAG.getNode(ISD::SRA, dl, NVT, InH, DAG.getConstant(Amt, ShTy));
1151   }
1152 }
1153
1154 /// ExpandShiftWithKnownAmountBit - Try to determine whether we can simplify
1155 /// this shift based on knowledge of the high bit of the shift amount.  If we
1156 /// can tell this, we know that it is >= 32 or < 32, without knowing the actual
1157 /// shift amount.
1158 bool DAGTypeLegalizer::
1159 ExpandShiftWithKnownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1160   SDValue Amt = N->getOperand(1);
1161   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
1162   MVT ShTy = Amt.getValueType();
1163   unsigned ShBits = ShTy.getSizeInBits();
1164   unsigned NVTBits = NVT.getSizeInBits();
1165   assert(isPowerOf2_32(NVTBits) &&
1166          "Expanded integer type size not a power of two!");
1167   DebugLoc dl = N->getDebugLoc();
1168
1169   APInt HighBitMask = APInt::getHighBitsSet(ShBits, ShBits - Log2_32(NVTBits));
1170   APInt KnownZero, KnownOne;
1171   DAG.ComputeMaskedBits(N->getOperand(1), HighBitMask, KnownZero, KnownOne);
1172
1173   // If we don't know anything about the high bits, exit.
1174   if (((KnownZero|KnownOne) & HighBitMask) == 0)
1175     return false;
1176
1177   // Get the incoming operand to be shifted.
1178   SDValue InL, InH;
1179   GetExpandedInteger(N->getOperand(0), InL, InH);
1180
1181   // If we know that any of the high bits of the shift amount are one, then we
1182   // can do this as a couple of simple shifts.
1183   if (KnownOne.intersects(HighBitMask)) {
1184     // Mask out the high bit, which we know is set.
1185     Amt = DAG.getNode(ISD::AND, dl, ShTy, Amt,
1186                       DAG.getConstant(~HighBitMask, ShTy));
1187
1188     switch (N->getOpcode()) {
1189     default: assert(0 && "Unknown shift");
1190     case ISD::SHL:
1191       Lo = DAG.getConstant(0, NVT);              // Low part is zero.
1192       Hi = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt); // High part from Lo part.
1193       return true;
1194     case ISD::SRL:
1195       Hi = DAG.getConstant(0, NVT);              // Hi part is zero.
1196       Lo = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt); // Lo part from Hi part.
1197       return true;
1198     case ISD::SRA:
1199       Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,       // Sign extend high part.
1200                        DAG.getConstant(NVTBits-1, ShTy));
1201       Lo = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt); // Lo part from Hi part.
1202       return true;
1203     }
1204   }
1205
1206 #if 0
1207   // FIXME: This code is broken for shifts with a zero amount!
1208   // If we know that all of the high bits of the shift amount are zero, then we
1209   // can do this as a couple of simple shifts.
1210   if ((KnownZero & HighBitMask) == HighBitMask) {
1211     // Compute 32-amt.
1212     SDValue Amt2 = DAG.getNode(ISD::SUB, ShTy,
1213                                  DAG.getConstant(NVTBits, ShTy),
1214                                  Amt);
1215     unsigned Op1, Op2;
1216     switch (N->getOpcode()) {
1217     default: assert(0 && "Unknown shift");
1218     case ISD::SHL:  Op1 = ISD::SHL; Op2 = ISD::SRL; break;
1219     case ISD::SRL:
1220     case ISD::SRA:  Op1 = ISD::SRL; Op2 = ISD::SHL; break;
1221     }
1222
1223     Lo = DAG.getNode(N->getOpcode(), NVT, InL, Amt);
1224     Hi = DAG.getNode(ISD::OR, NVT,
1225                      DAG.getNode(Op1, NVT, InH, Amt),
1226                      DAG.getNode(Op2, NVT, InL, Amt2));
1227     return true;
1228   }
1229 #endif
1230
1231   return false;
1232 }
1233
1234 void DAGTypeLegalizer::ExpandIntRes_ADDSUB(SDNode *N,
1235                                            SDValue &Lo, SDValue &Hi) {
1236   DebugLoc dl = N->getDebugLoc();
1237   // Expand the subcomponents.
1238   SDValue LHSL, LHSH, RHSL, RHSH;
1239   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1240   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1241
1242   MVT NVT = LHSL.getValueType();
1243   SDValue LoOps[2] = { LHSL, RHSL };
1244   SDValue HiOps[3] = { LHSH, RHSH };
1245
1246   // Do not generate ADDC/ADDE or SUBC/SUBE if the target does not support
1247   // them.  TODO: Teach operation legalization how to expand unsupported
1248   // ADDC/ADDE/SUBC/SUBE.  The problem is that these operations generate
1249   // a carry of type MVT::Flag, but there doesn't seem to be any way to
1250   // generate a value of this type in the expanded code sequence.
1251   bool hasCarry =
1252     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1253                                    ISD::ADDC : ISD::SUBC,
1254                                  TLI.getTypeToExpandTo(NVT));
1255
1256   if (hasCarry) {
1257     SDVTList VTList = DAG.getVTList(NVT, MVT::Flag);
1258     if (N->getOpcode() == ISD::ADD) {
1259       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps, 2);
1260       HiOps[2] = Lo.getValue(1);
1261       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps, 3);
1262     } else {
1263       Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps, 2);
1264       HiOps[2] = Lo.getValue(1);
1265       Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps, 3);
1266     }
1267   } else {
1268     if (N->getOpcode() == ISD::ADD) {
1269       Lo = DAG.getNode(ISD::ADD, dl, NVT, LoOps, 2);
1270       Hi = DAG.getNode(ISD::ADD, dl, NVT, HiOps, 2);
1271       SDValue Cmp1 = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Lo, LoOps[0],
1272                                   ISD::SETULT);
1273       SDValue Carry1 = DAG.getNode(ISD::SELECT, dl, NVT, Cmp1,
1274                                    DAG.getConstant(1, NVT),
1275                                    DAG.getConstant(0, NVT));
1276       SDValue Cmp2 = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Lo, LoOps[1],
1277                                   ISD::SETULT);
1278       SDValue Carry2 = DAG.getNode(ISD::SELECT, dl, NVT, Cmp2,
1279                                    DAG.getConstant(1, NVT), Carry1);
1280       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, Carry2);
1281     } else {
1282       Lo = DAG.getNode(ISD::SUB, dl, NVT, LoOps, 2);
1283       Hi = DAG.getNode(ISD::SUB, dl, NVT, HiOps, 2);
1284       SDValue Cmp =
1285         DAG.getSetCC(dl, TLI.getSetCCResultType(LoOps[0].getValueType()),
1286                      LoOps[0], LoOps[1], ISD::SETULT);
1287       SDValue Borrow = DAG.getNode(ISD::SELECT, dl, NVT, Cmp,
1288                                    DAG.getConstant(1, NVT),
1289                                    DAG.getConstant(0, NVT));
1290       Hi = DAG.getNode(ISD::SUB, dl, NVT, Hi, Borrow);
1291     }
1292   }
1293 }
1294
1295 void DAGTypeLegalizer::ExpandIntRes_ADDSUBC(SDNode *N,
1296                                             SDValue &Lo, SDValue &Hi) {
1297   // Expand the subcomponents.
1298   SDValue LHSL, LHSH, RHSL, RHSH;
1299   DebugLoc dl = N->getDebugLoc();
1300   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1301   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1302   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Flag);
1303   SDValue LoOps[2] = { LHSL, RHSL };
1304   SDValue HiOps[3] = { LHSH, RHSH };
1305
1306   if (N->getOpcode() == ISD::ADDC) {
1307     Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps, 2);
1308     HiOps[2] = Lo.getValue(1);
1309     Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps, 3);
1310   } else {
1311     Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps, 2);
1312     HiOps[2] = Lo.getValue(1);
1313     Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps, 3);
1314   }
1315
1316   // Legalized the flag result - switch anything that used the old flag to
1317   // use the new one.
1318   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1319 }
1320
1321 void DAGTypeLegalizer::ExpandIntRes_ADDSUBE(SDNode *N,
1322                                             SDValue &Lo, SDValue &Hi) {
1323   // Expand the subcomponents.
1324   SDValue LHSL, LHSH, RHSL, RHSH;
1325   DebugLoc dl = N->getDebugLoc();
1326   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1327   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1328   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Flag);
1329   SDValue LoOps[3] = { LHSL, RHSL, N->getOperand(2) };
1330   SDValue HiOps[3] = { LHSH, RHSH };
1331
1332   Lo = DAG.getNode(N->getOpcode(), dl, VTList, LoOps, 3);
1333   HiOps[2] = Lo.getValue(1);
1334   Hi = DAG.getNode(N->getOpcode(), dl, VTList, HiOps, 3);
1335
1336   // Legalized the flag result - switch anything that used the old flag to
1337   // use the new one.
1338   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1339 }
1340
1341 void DAGTypeLegalizer::ExpandIntRes_ANY_EXTEND(SDNode *N,
1342                                                SDValue &Lo, SDValue &Hi) {
1343   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
1344   DebugLoc dl = N->getDebugLoc();
1345   SDValue Op = N->getOperand(0);
1346   if (Op.getValueType().bitsLE(NVT)) {
1347     // The low part is any extension of the input (which degenerates to a copy).
1348     Lo = DAG.getNode(ISD::ANY_EXTEND, dl, NVT, Op);
1349     Hi = DAG.getUNDEF(NVT);   // The high part is undefined.
1350   } else {
1351     // For example, extension of an i48 to an i64.  The operand type necessarily
1352     // promotes to the result type, so will end up being expanded too.
1353     assert(getTypeAction(Op.getValueType()) == PromoteInteger &&
1354            "Only know how to promote this result!");
1355     SDValue Res = GetPromotedInteger(Op);
1356     assert(Res.getValueType() == N->getValueType(0) &&
1357            "Operand over promoted?");
1358     // Split the promoted operand.  This will simplify when it is expanded.
1359     SplitInteger(Res, Lo, Hi);
1360   }
1361 }
1362
1363 void DAGTypeLegalizer::ExpandIntRes_AssertSext(SDNode *N,
1364                                                SDValue &Lo, SDValue &Hi) {
1365   DebugLoc dl = N->getDebugLoc();
1366   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1367   MVT NVT = Lo.getValueType();
1368   MVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1369   unsigned NVTBits = NVT.getSizeInBits();
1370   unsigned EVTBits = EVT.getSizeInBits();
1371
1372   if (NVTBits < EVTBits) {
1373     Hi = DAG.getNode(ISD::AssertSext, dl, NVT, Hi,
1374                      DAG.getValueType(MVT::getIntegerVT(EVTBits - NVTBits)));
1375   } else {
1376     Lo = DAG.getNode(ISD::AssertSext, dl, NVT, Lo, DAG.getValueType(EVT));
1377     // The high part replicates the sign bit of Lo, make it explicit.
1378     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1379                      DAG.getConstant(NVTBits-1, TLI.getPointerTy()));
1380   }
1381 }
1382
1383 void DAGTypeLegalizer::ExpandIntRes_AssertZext(SDNode *N,
1384                                                SDValue &Lo, SDValue &Hi) {
1385   DebugLoc dl = N->getDebugLoc();
1386   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1387   MVT NVT = Lo.getValueType();
1388   MVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1389   unsigned NVTBits = NVT.getSizeInBits();
1390   unsigned EVTBits = EVT.getSizeInBits();
1391
1392   if (NVTBits < EVTBits) {
1393     Hi = DAG.getNode(ISD::AssertZext, dl, NVT, Hi,
1394                      DAG.getValueType(MVT::getIntegerVT(EVTBits - NVTBits)));
1395   } else {
1396     Lo = DAG.getNode(ISD::AssertZext, dl, NVT, Lo, DAG.getValueType(EVT));
1397     // The high part must be zero, make it explicit.
1398     Hi = DAG.getConstant(0, NVT);
1399   }
1400 }
1401
1402 void DAGTypeLegalizer::ExpandIntRes_BSWAP(SDNode *N,
1403                                           SDValue &Lo, SDValue &Hi) {
1404   DebugLoc dl = N->getDebugLoc();
1405   GetExpandedInteger(N->getOperand(0), Hi, Lo);  // Note swapped operands.
1406   Lo = DAG.getNode(ISD::BSWAP, dl, Lo.getValueType(), Lo);
1407   Hi = DAG.getNode(ISD::BSWAP, dl, Hi.getValueType(), Hi);
1408 }
1409
1410 void DAGTypeLegalizer::ExpandIntRes_Constant(SDNode *N,
1411                                              SDValue &Lo, SDValue &Hi) {
1412   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
1413   unsigned NBitWidth = NVT.getSizeInBits();
1414   const APInt &Cst = cast<ConstantSDNode>(N)->getAPIntValue();
1415   Lo = DAG.getConstant(APInt(Cst).trunc(NBitWidth), NVT);
1416   Hi = DAG.getConstant(Cst.lshr(NBitWidth).trunc(NBitWidth), NVT);
1417 }
1418
1419 void DAGTypeLegalizer::ExpandIntRes_CTLZ(SDNode *N,
1420                                          SDValue &Lo, SDValue &Hi) {
1421   DebugLoc dl = N->getDebugLoc();
1422   // ctlz (HiLo) -> Hi != 0 ? ctlz(Hi) : (ctlz(Lo)+32)
1423   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1424   MVT NVT = Lo.getValueType();
1425
1426   SDValue HiNotZero = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Hi,
1427                                    DAG.getConstant(0, NVT), ISD::SETNE);
1428
1429   SDValue LoLZ = DAG.getNode(ISD::CTLZ, dl, NVT, Lo);
1430   SDValue HiLZ = DAG.getNode(ISD::CTLZ, dl, NVT, Hi);
1431
1432   Lo = DAG.getNode(ISD::SELECT, dl, NVT, HiNotZero, HiLZ,
1433                    DAG.getNode(ISD::ADD, dl, NVT, LoLZ,
1434                                DAG.getConstant(NVT.getSizeInBits(), NVT)));
1435   Hi = DAG.getConstant(0, NVT);
1436 }
1437
1438 void DAGTypeLegalizer::ExpandIntRes_CTPOP(SDNode *N,
1439                                           SDValue &Lo, SDValue &Hi) {
1440   DebugLoc dl = N->getDebugLoc();
1441   // ctpop(HiLo) -> ctpop(Hi)+ctpop(Lo)
1442   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1443   MVT NVT = Lo.getValueType();
1444   Lo = DAG.getNode(ISD::ADD, dl, NVT, DAG.getNode(ISD::CTPOP, dl, NVT, Lo),
1445                    DAG.getNode(ISD::CTPOP, dl, NVT, Hi));
1446   Hi = DAG.getConstant(0, NVT);
1447 }
1448
1449 void DAGTypeLegalizer::ExpandIntRes_CTTZ(SDNode *N,
1450                                          SDValue &Lo, SDValue &Hi) {
1451   DebugLoc dl = N->getDebugLoc();
1452   // cttz (HiLo) -> Lo != 0 ? cttz(Lo) : (cttz(Hi)+32)
1453   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1454   MVT NVT = Lo.getValueType();
1455
1456   SDValue LoNotZero = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Lo,
1457                                    DAG.getConstant(0, NVT), ISD::SETNE);
1458
1459   SDValue LoLZ = DAG.getNode(ISD::CTTZ, dl, NVT, Lo);
1460   SDValue HiLZ = DAG.getNode(ISD::CTTZ, dl, NVT, Hi);
1461
1462   Lo = DAG.getNode(ISD::SELECT, dl, NVT, LoNotZero, LoLZ,
1463                    DAG.getNode(ISD::ADD, dl, NVT, HiLZ,
1464                                DAG.getConstant(NVT.getSizeInBits(), NVT)));
1465   Hi = DAG.getConstant(0, NVT);
1466 }
1467
1468 void DAGTypeLegalizer::ExpandIntRes_FP_TO_SINT(SDNode *N, SDValue &Lo,
1469                                                SDValue &Hi) {
1470   DebugLoc dl = N->getDebugLoc();
1471   MVT VT = N->getValueType(0);
1472   SDValue Op = N->getOperand(0);
1473   RTLIB::Libcall LC = RTLIB::getFPTOSINT(Op.getValueType(), VT);
1474   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-sint conversion!");
1475   SplitInteger(MakeLibCall(LC, VT, &Op, 1, true/*irrelevant*/, dl), Lo, Hi);
1476 }
1477
1478 void DAGTypeLegalizer::ExpandIntRes_FP_TO_UINT(SDNode *N, SDValue &Lo,
1479                                                SDValue &Hi) {
1480   DebugLoc dl = N->getDebugLoc();
1481   MVT VT = N->getValueType(0);
1482   SDValue Op = N->getOperand(0);
1483   RTLIB::Libcall LC = RTLIB::getFPTOUINT(Op.getValueType(), VT);
1484   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-uint conversion!");
1485   SplitInteger(MakeLibCall(LC, VT, &Op, 1, false/*irrelevant*/, dl), Lo, Hi);
1486 }
1487
1488 void DAGTypeLegalizer::ExpandIntRes_LOAD(LoadSDNode *N,
1489                                          SDValue &Lo, SDValue &Hi) {
1490   if (ISD::isNormalLoad(N)) {
1491     ExpandRes_NormalLoad(N, Lo, Hi);
1492     return;
1493   }
1494
1495   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
1496
1497   MVT VT = N->getValueType(0);
1498   MVT NVT = TLI.getTypeToTransformTo(VT);
1499   SDValue Ch  = N->getChain();
1500   SDValue Ptr = N->getBasePtr();
1501   ISD::LoadExtType ExtType = N->getExtensionType();
1502   int SVOffset = N->getSrcValueOffset();
1503   unsigned Alignment = N->getAlignment();
1504   bool isVolatile = N->isVolatile();
1505   DebugLoc dl = N->getDebugLoc();
1506
1507   assert(NVT.isByteSized() && "Expanded type not byte sized!");
1508
1509   if (N->getMemoryVT().bitsLE(NVT)) {
1510     MVT EVT = N->getMemoryVT();
1511
1512     Lo = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getSrcValue(), SVOffset,
1513                         EVT, isVolatile, Alignment);
1514
1515     // Remember the chain.
1516     Ch = Lo.getValue(1);
1517
1518     if (ExtType == ISD::SEXTLOAD) {
1519       // The high part is obtained by SRA'ing all but one of the bits of the
1520       // lo part.
1521       unsigned LoSize = Lo.getValueType().getSizeInBits();
1522       Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1523                        DAG.getConstant(LoSize-1, TLI.getPointerTy()));
1524     } else if (ExtType == ISD::ZEXTLOAD) {
1525       // The high part is just a zero.
1526       Hi = DAG.getConstant(0, NVT);
1527     } else {
1528       assert(ExtType == ISD::EXTLOAD && "Unknown extload!");
1529       // The high part is undefined.
1530       Hi = DAG.getUNDEF(NVT);
1531     }
1532   } else if (TLI.isLittleEndian()) {
1533     // Little-endian - low bits are at low addresses.
1534     Lo = DAG.getLoad(NVT, dl, Ch, Ptr, N->getSrcValue(), SVOffset,
1535                      isVolatile, Alignment);
1536
1537     unsigned ExcessBits =
1538       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
1539     MVT NEVT = MVT::getIntegerVT(ExcessBits);
1540
1541     // Increment the pointer to the other half.
1542     unsigned IncrementSize = NVT.getSizeInBits()/8;
1543     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1544                       DAG.getIntPtrConstant(IncrementSize));
1545     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getSrcValue(),
1546                         SVOffset+IncrementSize, NEVT,
1547                         isVolatile, MinAlign(Alignment, IncrementSize));
1548
1549     // Build a factor node to remember that this load is independent of the
1550     // other one.
1551     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1552                      Hi.getValue(1));
1553   } else {
1554     // Big-endian - high bits are at low addresses.  Favor aligned loads at
1555     // the cost of some bit-fiddling.
1556     MVT EVT = N->getMemoryVT();
1557     unsigned EBytes = EVT.getStoreSizeInBits()/8;
1558     unsigned IncrementSize = NVT.getSizeInBits()/8;
1559     unsigned ExcessBits = (EBytes - IncrementSize)*8;
1560
1561     // Load both the high bits and maybe some of the low bits.
1562     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getSrcValue(), SVOffset,
1563                         MVT::getIntegerVT(EVT.getSizeInBits() - ExcessBits),
1564                         isVolatile, Alignment);
1565
1566     // Increment the pointer to the other half.
1567     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1568                       DAG.getIntPtrConstant(IncrementSize));
1569     // Load the rest of the low bits.
1570     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, NVT, Ch, Ptr, N->getSrcValue(),
1571                         SVOffset+IncrementSize,
1572                         MVT::getIntegerVT(ExcessBits),
1573                         isVolatile, MinAlign(Alignment, IncrementSize));
1574
1575     // Build a factor node to remember that this load is independent of the
1576     // other one.
1577     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1578                      Hi.getValue(1));
1579
1580     if (ExcessBits < NVT.getSizeInBits()) {
1581       // Transfer low bits from the bottom of Hi to the top of Lo.
1582       Lo = DAG.getNode(ISD::OR, dl, NVT, Lo,
1583                        DAG.getNode(ISD::SHL, dl, NVT, Hi,
1584                                    DAG.getConstant(ExcessBits,
1585                                                    TLI.getPointerTy())));
1586       // Move high bits to the right position in Hi.
1587       Hi = DAG.getNode(ExtType == ISD::SEXTLOAD ? ISD::SRA : ISD::SRL, dl,
1588                        NVT, Hi,
1589                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
1590                                        TLI.getPointerTy()));
1591     }
1592   }
1593
1594   // Legalized the chain result - switch anything that used the old chain to
1595   // use the new one.
1596   ReplaceValueWith(SDValue(N, 1), Ch);
1597 }
1598
1599 void DAGTypeLegalizer::ExpandIntRes_Logical(SDNode *N,
1600                                             SDValue &Lo, SDValue &Hi) {
1601   DebugLoc dl = N->getDebugLoc();
1602   SDValue LL, LH, RL, RH;
1603   GetExpandedInteger(N->getOperand(0), LL, LH);
1604   GetExpandedInteger(N->getOperand(1), RL, RH);
1605   Lo = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LL, RL);
1606   Hi = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LH, RH);
1607 }
1608
1609 void DAGTypeLegalizer::ExpandIntRes_MUL(SDNode *N,
1610                                         SDValue &Lo, SDValue &Hi) {
1611   MVT VT = N->getValueType(0);
1612   MVT NVT = TLI.getTypeToTransformTo(VT);
1613   DebugLoc dl = N->getDebugLoc();
1614
1615   bool HasMULHS = TLI.isOperationLegalOrCustom(ISD::MULHS, NVT);
1616   bool HasMULHU = TLI.isOperationLegalOrCustom(ISD::MULHU, NVT);
1617   bool HasSMUL_LOHI = TLI.isOperationLegalOrCustom(ISD::SMUL_LOHI, NVT);
1618   bool HasUMUL_LOHI = TLI.isOperationLegalOrCustom(ISD::UMUL_LOHI, NVT);
1619   if (HasMULHU || HasMULHS || HasUMUL_LOHI || HasSMUL_LOHI) {
1620     SDValue LL, LH, RL, RH;
1621     GetExpandedInteger(N->getOperand(0), LL, LH);
1622     GetExpandedInteger(N->getOperand(1), RL, RH);
1623     unsigned OuterBitSize = VT.getSizeInBits();
1624     unsigned InnerBitSize = NVT.getSizeInBits();
1625     unsigned LHSSB = DAG.ComputeNumSignBits(N->getOperand(0));
1626     unsigned RHSSB = DAG.ComputeNumSignBits(N->getOperand(1));
1627
1628     APInt HighMask = APInt::getHighBitsSet(OuterBitSize, InnerBitSize);
1629     if (DAG.MaskedValueIsZero(N->getOperand(0), HighMask) &&
1630         DAG.MaskedValueIsZero(N->getOperand(1), HighMask)) {
1631       // The inputs are both zero-extended.
1632       if (HasUMUL_LOHI) {
1633         // We can emit a umul_lohi.
1634         Lo = DAG.getNode(ISD::UMUL_LOHI, dl, DAG.getVTList(NVT, NVT), LL, RL);
1635         Hi = SDValue(Lo.getNode(), 1);
1636         return;
1637       }
1638       if (HasMULHU) {
1639         // We can emit a mulhu+mul.
1640         Lo = DAG.getNode(ISD::MUL, dl, NVT, LL, RL);
1641         Hi = DAG.getNode(ISD::MULHU, dl, NVT, LL, RL);
1642         return;
1643       }
1644     }
1645     if (LHSSB > InnerBitSize && RHSSB > InnerBitSize) {
1646       // The input values are both sign-extended.
1647       if (HasSMUL_LOHI) {
1648         // We can emit a smul_lohi.
1649         Lo = DAG.getNode(ISD::SMUL_LOHI, dl, DAG.getVTList(NVT, NVT), LL, RL);
1650         Hi = SDValue(Lo.getNode(), 1);
1651         return;
1652       }
1653       if (HasMULHS) {
1654         // We can emit a mulhs+mul.
1655         Lo = DAG.getNode(ISD::MUL, dl, NVT, LL, RL);
1656         Hi = DAG.getNode(ISD::MULHS, dl, NVT, LL, RL);
1657         return;
1658       }
1659     }
1660     if (HasUMUL_LOHI) {
1661       // Lo,Hi = umul LHS, RHS.
1662       SDValue UMulLOHI = DAG.getNode(ISD::UMUL_LOHI, dl,
1663                                        DAG.getVTList(NVT, NVT), LL, RL);
1664       Lo = UMulLOHI;
1665       Hi = UMulLOHI.getValue(1);
1666       RH = DAG.getNode(ISD::MUL, dl, NVT, LL, RH);
1667       LH = DAG.getNode(ISD::MUL, dl, NVT, LH, RL);
1668       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, RH);
1669       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, LH);
1670       return;
1671     }
1672     if (HasMULHU) {
1673       Lo = DAG.getNode(ISD::MUL, dl, NVT, LL, RL);
1674       Hi = DAG.getNode(ISD::MULHU, dl, NVT, LL, RL);
1675       RH = DAG.getNode(ISD::MUL, dl, NVT, LL, RH);
1676       LH = DAG.getNode(ISD::MUL, dl, NVT, LH, RL);
1677       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, RH);
1678       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, LH);
1679       return;
1680     }
1681   }
1682
1683   // If nothing else, we can make a libcall.
1684   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1685   if (VT == MVT::i16)
1686     LC = RTLIB::MUL_I16;
1687   else if (VT == MVT::i32)
1688     LC = RTLIB::MUL_I32;
1689   else if (VT == MVT::i64)
1690     LC = RTLIB::MUL_I64;
1691   else if (VT == MVT::i128)
1692     LC = RTLIB::MUL_I128;
1693   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported MUL!");
1694
1695   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1696   SplitInteger(MakeLibCall(LC, VT, Ops, 2, true/*irrelevant*/, dl), Lo, Hi);
1697 }
1698
1699 void DAGTypeLegalizer::ExpandIntRes_SDIV(SDNode *N,
1700                                          SDValue &Lo, SDValue &Hi) {
1701   MVT VT = N->getValueType(0);
1702   DebugLoc dl = N->getDebugLoc();
1703
1704   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1705   if (VT == MVT::i32)
1706     LC = RTLIB::SDIV_I32;
1707   else if (VT == MVT::i64)
1708     LC = RTLIB::SDIV_I64;
1709   else if (VT == MVT::i128)
1710     LC = RTLIB::SDIV_I128;
1711   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SDIV!");
1712
1713   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1714   SplitInteger(MakeLibCall(LC, VT, Ops, 2, true, dl), Lo, Hi);
1715 }
1716
1717 void DAGTypeLegalizer::ExpandIntRes_Shift(SDNode *N,
1718                                           SDValue &Lo, SDValue &Hi) {
1719   MVT VT = N->getValueType(0);
1720   DebugLoc dl = N->getDebugLoc();
1721
1722   // If we can emit an efficient shift operation, do so now.  Check to see if
1723   // the RHS is a constant.
1724   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N->getOperand(1)))
1725     return ExpandShiftByConstant(N, CN->getZExtValue(), Lo, Hi);
1726
1727   // If we can determine that the high bit of the shift is zero or one, even if
1728   // the low bits are variable, emit this shift in an optimized form.
1729   if (ExpandShiftWithKnownAmountBit(N, Lo, Hi))
1730     return;
1731
1732   // If this target supports shift_PARTS, use it.  First, map to the _PARTS opc.
1733   unsigned PartsOpc;
1734   if (N->getOpcode() == ISD::SHL) {
1735     PartsOpc = ISD::SHL_PARTS;
1736   } else if (N->getOpcode() == ISD::SRL) {
1737     PartsOpc = ISD::SRL_PARTS;
1738   } else {
1739     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1740     PartsOpc = ISD::SRA_PARTS;
1741   }
1742
1743   // Next check to see if the target supports this SHL_PARTS operation or if it
1744   // will custom expand it.
1745   MVT NVT = TLI.getTypeToTransformTo(VT);
1746   TargetLowering::LegalizeAction Action = TLI.getOperationAction(PartsOpc, NVT);
1747   if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
1748       Action == TargetLowering::Custom) {
1749     // Expand the subcomponents.
1750     SDValue LHSL, LHSH;
1751     GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1752
1753     SDValue Ops[] = { LHSL, LHSH, N->getOperand(1) };
1754     MVT VT = LHSL.getValueType();
1755     Lo = DAG.getNode(PartsOpc, dl, DAG.getNodeValueTypes(VT, VT), 2, Ops, 3);
1756     Hi = Lo.getValue(1);
1757     return;
1758   }
1759
1760   // Otherwise, emit a libcall.
1761   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1762   bool isSigned;
1763   if (N->getOpcode() == ISD::SHL) {
1764     isSigned = false; /*sign irrelevant*/
1765     if (VT == MVT::i16)
1766       LC = RTLIB::SHL_I16;
1767     else if (VT == MVT::i32)
1768       LC = RTLIB::SHL_I32;
1769     else if (VT == MVT::i64)
1770       LC = RTLIB::SHL_I64;
1771     else if (VT == MVT::i128)
1772       LC = RTLIB::SHL_I128;
1773   } else if (N->getOpcode() == ISD::SRL) {
1774     isSigned = false;
1775     if (VT == MVT::i16)
1776       LC = RTLIB::SRL_I16;
1777     else if (VT == MVT::i32)
1778       LC = RTLIB::SRL_I32;
1779     else if (VT == MVT::i64)
1780       LC = RTLIB::SRL_I64;
1781     else if (VT == MVT::i128)
1782       LC = RTLIB::SRL_I128;
1783   } else {
1784     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1785     isSigned = true;
1786     if (VT == MVT::i16)
1787       LC = RTLIB::SRA_I16;
1788     else if (VT == MVT::i32)
1789       LC = RTLIB::SRA_I32;
1790     else if (VT == MVT::i64)
1791       LC = RTLIB::SRA_I64;
1792     else if (VT == MVT::i128)
1793       LC = RTLIB::SRA_I128;
1794   }
1795   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported shift!");
1796
1797   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1798   SplitInteger(MakeLibCall(LC, VT, Ops, 2, isSigned, dl), Lo, Hi);
1799 }
1800
1801 void DAGTypeLegalizer::ExpandIntRes_SIGN_EXTEND(SDNode *N,
1802                                                 SDValue &Lo, SDValue &Hi) {
1803   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
1804   DebugLoc dl = N->getDebugLoc();
1805   SDValue Op = N->getOperand(0);
1806   if (Op.getValueType().bitsLE(NVT)) {
1807     // The low part is sign extension of the input (degenerates to a copy).
1808     Lo = DAG.getNode(ISD::SIGN_EXTEND, dl, NVT, N->getOperand(0));
1809     // The high part is obtained by SRA'ing all but one of the bits of low part.
1810     unsigned LoSize = NVT.getSizeInBits();
1811     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1812                      DAG.getConstant(LoSize-1, TLI.getPointerTy()));
1813   } else {
1814     // For example, extension of an i48 to an i64.  The operand type necessarily
1815     // promotes to the result type, so will end up being expanded too.
1816     assert(getTypeAction(Op.getValueType()) == PromoteInteger &&
1817            "Only know how to promote this result!");
1818     SDValue Res = GetPromotedInteger(Op);
1819     assert(Res.getValueType() == N->getValueType(0) &&
1820            "Operand over promoted?");
1821     // Split the promoted operand.  This will simplify when it is expanded.
1822     SplitInteger(Res, Lo, Hi);
1823     unsigned ExcessBits =
1824       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
1825     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
1826                      DAG.getValueType(MVT::getIntegerVT(ExcessBits)));
1827   }
1828 }
1829
1830 void DAGTypeLegalizer::
1831 ExpandIntRes_SIGN_EXTEND_INREG(SDNode *N, SDValue &Lo, SDValue &Hi) {
1832   DebugLoc dl = N->getDebugLoc();
1833   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1834   MVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1835
1836   if (EVT.bitsLE(Lo.getValueType())) {
1837     // sext_inreg the low part if needed.
1838     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Lo.getValueType(), Lo,
1839                      N->getOperand(1));
1840
1841     // The high part gets the sign extension from the lo-part.  This handles
1842     // things like sextinreg V:i64 from i8.
1843     Hi = DAG.getNode(ISD::SRA, dl, Hi.getValueType(), Lo,
1844                      DAG.getConstant(Hi.getValueType().getSizeInBits()-1,
1845                                      TLI.getPointerTy()));
1846   } else {
1847     // For example, extension of an i48 to an i64.  Leave the low part alone,
1848     // sext_inreg the high part.
1849     unsigned ExcessBits =
1850       EVT.getSizeInBits() - Lo.getValueType().getSizeInBits();
1851     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
1852                      DAG.getValueType(MVT::getIntegerVT(ExcessBits)));
1853   }
1854 }
1855
1856 void DAGTypeLegalizer::ExpandIntRes_SREM(SDNode *N,
1857                                          SDValue &Lo, SDValue &Hi) {
1858   MVT VT = N->getValueType(0);
1859   DebugLoc dl = N->getDebugLoc();
1860
1861   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1862   if (VT == MVT::i32)
1863     LC = RTLIB::SREM_I32;
1864   else if (VT == MVT::i64)
1865     LC = RTLIB::SREM_I64;
1866   else if (VT == MVT::i128)
1867     LC = RTLIB::SREM_I128;
1868   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SREM!");
1869
1870   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1871   SplitInteger(MakeLibCall(LC, VT, Ops, 2, true, dl), Lo, Hi);
1872 }
1873
1874 void DAGTypeLegalizer::ExpandIntRes_TRUNCATE(SDNode *N,
1875                                              SDValue &Lo, SDValue &Hi) {
1876   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
1877   DebugLoc dl = N->getDebugLoc();
1878   Lo = DAG.getNode(ISD::TRUNCATE, dl, NVT, N->getOperand(0));
1879   Hi = DAG.getNode(ISD::SRL, dl,
1880                    N->getOperand(0).getValueType(), N->getOperand(0),
1881                    DAG.getConstant(NVT.getSizeInBits(), TLI.getPointerTy()));
1882   Hi = DAG.getNode(ISD::TRUNCATE, dl, NVT, Hi);
1883 }
1884
1885 void DAGTypeLegalizer::ExpandIntRes_UDIV(SDNode *N,
1886                                          SDValue &Lo, SDValue &Hi) {
1887   MVT VT = N->getValueType(0);
1888   DebugLoc dl = N->getDebugLoc();
1889
1890   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1891   if (VT == MVT::i32)
1892     LC = RTLIB::UDIV_I32;
1893   else if (VT == MVT::i64)
1894     LC = RTLIB::UDIV_I64;
1895   else if (VT == MVT::i128)
1896     LC = RTLIB::UDIV_I128;
1897   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UDIV!");
1898
1899   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1900   SplitInteger(MakeLibCall(LC, VT, Ops, 2, false, dl), Lo, Hi);
1901 }
1902
1903 void DAGTypeLegalizer::ExpandIntRes_UREM(SDNode *N,
1904                                          SDValue &Lo, SDValue &Hi) {
1905   MVT VT = N->getValueType(0);
1906   DebugLoc dl = N->getDebugLoc();
1907
1908   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1909   if (VT == MVT::i32)
1910     LC = RTLIB::UREM_I32;
1911   else if (VT == MVT::i64)
1912     LC = RTLIB::UREM_I64;
1913   else if (VT == MVT::i128)
1914     LC = RTLIB::UREM_I128;
1915   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UREM!");
1916
1917   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1918   SplitInteger(MakeLibCall(LC, VT, Ops, 2, false, dl), Lo, Hi);
1919 }
1920
1921 void DAGTypeLegalizer::ExpandIntRes_ZERO_EXTEND(SDNode *N,
1922                                                 SDValue &Lo, SDValue &Hi) {
1923   MVT NVT = TLI.getTypeToTransformTo(N->getValueType(0));
1924   DebugLoc dl = N->getDebugLoc();
1925   SDValue Op = N->getOperand(0);
1926   if (Op.getValueType().bitsLE(NVT)) {
1927     // The low part is zero extension of the input (degenerates to a copy).
1928     Lo = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N->getOperand(0));
1929     Hi = DAG.getConstant(0, NVT);   // The high part is just a zero.
1930   } else {
1931     // For example, extension of an i48 to an i64.  The operand type necessarily
1932     // promotes to the result type, so will end up being expanded too.
1933     assert(getTypeAction(Op.getValueType()) == PromoteInteger &&
1934            "Only know how to promote this result!");
1935     SDValue Res = GetPromotedInteger(Op);
1936     assert(Res.getValueType() == N->getValueType(0) &&
1937            "Operand over promoted?");
1938     // Split the promoted operand.  This will simplify when it is expanded.
1939     SplitInteger(Res, Lo, Hi);
1940     unsigned ExcessBits =
1941       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
1942     Hi = DAG.getZeroExtendInReg(Hi, dl, MVT::getIntegerVT(ExcessBits));
1943   }
1944 }
1945
1946
1947 //===----------------------------------------------------------------------===//
1948 //  Integer Operand Expansion
1949 //===----------------------------------------------------------------------===//
1950
1951 /// ExpandIntegerOperand - This method is called when the specified operand of
1952 /// the specified node is found to need expansion.  At this point, all of the
1953 /// result types of the node are known to be legal, but other operands of the
1954 /// node may need promotion or expansion as well as the specified one.
1955 bool DAGTypeLegalizer::ExpandIntegerOperand(SDNode *N, unsigned OpNo) {
1956   DEBUG(cerr << "Expand integer operand: "; N->dump(&DAG); cerr << "\n");
1957   SDValue Res = SDValue();
1958
1959   if (CustomLowerResults(N, N->getOperand(OpNo).getValueType(), false))
1960     return false;
1961
1962   switch (N->getOpcode()) {
1963   default:
1964   #ifndef NDEBUG
1965     cerr << "ExpandIntegerOperand Op #" << OpNo << ": ";
1966     N->dump(&DAG); cerr << "\n";
1967   #endif
1968     assert(0 && "Do not know how to expand this operator's operand!");
1969     abort();
1970
1971   case ISD::BIT_CONVERT:       Res = ExpandOp_BIT_CONVERT(N); break;
1972   case ISD::BR_CC:             Res = ExpandIntOp_BR_CC(N); break;
1973   case ISD::BUILD_VECTOR:      Res = ExpandOp_BUILD_VECTOR(N); break;
1974   case ISD::EXTRACT_ELEMENT:   Res = ExpandOp_EXTRACT_ELEMENT(N); break;
1975   case ISD::INSERT_VECTOR_ELT: Res = ExpandOp_INSERT_VECTOR_ELT(N); break;
1976   case ISD::SCALAR_TO_VECTOR:  Res = ExpandOp_SCALAR_TO_VECTOR(N); break;
1977   case ISD::SELECT_CC:         Res = ExpandIntOp_SELECT_CC(N); break;
1978   case ISD::SETCC:             Res = ExpandIntOp_SETCC(N); break;
1979   case ISD::SINT_TO_FP:        Res = ExpandIntOp_SINT_TO_FP(N); break;
1980   case ISD::STORE:   Res = ExpandIntOp_STORE(cast<StoreSDNode>(N), OpNo); break;
1981   case ISD::TRUNCATE:          Res = ExpandIntOp_TRUNCATE(N); break;
1982   case ISD::UINT_TO_FP:        Res = ExpandIntOp_UINT_TO_FP(N); break;
1983
1984   case ISD::SHL:
1985   case ISD::SRA:
1986   case ISD::SRL:
1987   case ISD::ROTL:
1988   case ISD::ROTR: Res = ExpandIntOp_Shift(N); break;
1989   }
1990
1991   // If the result is null, the sub-method took care of registering results etc.
1992   if (!Res.getNode()) return false;
1993
1994   // If the result is N, the sub-method updated N in place.  Tell the legalizer
1995   // core about this.
1996   if (Res.getNode() == N)
1997     return true;
1998
1999   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2000          "Invalid operand expansion");
2001
2002   ReplaceValueWith(SDValue(N, 0), Res);
2003   return false;
2004 }
2005
2006 /// IntegerExpandSetCCOperands - Expand the operands of a comparison.  This code
2007 /// is shared among BR_CC, SELECT_CC, and SETCC handlers.
2008 void DAGTypeLegalizer::IntegerExpandSetCCOperands(SDValue &NewLHS,
2009                                                   SDValue &NewRHS,
2010                                                   ISD::CondCode &CCCode,
2011                                                   DebugLoc dl) {
2012   SDValue LHSLo, LHSHi, RHSLo, RHSHi;
2013   GetExpandedInteger(NewLHS, LHSLo, LHSHi);
2014   GetExpandedInteger(NewRHS, RHSLo, RHSHi);
2015
2016   MVT VT = NewLHS.getValueType();
2017
2018   if (CCCode == ISD::SETEQ || CCCode == ISD::SETNE) {
2019     if (RHSLo == RHSHi) {
2020       if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo)) {
2021         if (RHSCST->isAllOnesValue()) {
2022           // Equality comparison to -1.
2023           NewLHS = DAG.getNode(ISD::AND, dl,
2024                                LHSLo.getValueType(), LHSLo, LHSHi);
2025           NewRHS = RHSLo;
2026           return;
2027         }
2028       }
2029     }
2030
2031     NewLHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSLo, RHSLo);
2032     NewRHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSHi, RHSHi);
2033     NewLHS = DAG.getNode(ISD::OR, dl, NewLHS.getValueType(), NewLHS, NewRHS);
2034     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2035     return;
2036   }
2037
2038   // If this is a comparison of the sign bit, just look at the top part.
2039   // X > -1,  x < 0
2040   if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(NewRHS))
2041     if ((CCCode == ISD::SETLT && CST->isNullValue()) ||     // X < 0
2042         (CCCode == ISD::SETGT && CST->isAllOnesValue())) {  // X > -1
2043       NewLHS = LHSHi;
2044       NewRHS = RHSHi;
2045       return;
2046     }
2047
2048   // FIXME: This generated code sucks.
2049   ISD::CondCode LowCC;
2050   switch (CCCode) {
2051   default: assert(0 && "Unknown integer setcc!");
2052   case ISD::SETLT:
2053   case ISD::SETULT: LowCC = ISD::SETULT; break;
2054   case ISD::SETGT:
2055   case ISD::SETUGT: LowCC = ISD::SETUGT; break;
2056   case ISD::SETLE:
2057   case ISD::SETULE: LowCC = ISD::SETULE; break;
2058   case ISD::SETGE:
2059   case ISD::SETUGE: LowCC = ISD::SETUGE; break;
2060   }
2061
2062   // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
2063   // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
2064   // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
2065
2066   // NOTE: on targets without efficient SELECT of bools, we can always use
2067   // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
2068   TargetLowering::DAGCombinerInfo DagCombineInfo(DAG, false, true, NULL);
2069   SDValue Tmp1, Tmp2;
2070   Tmp1 = TLI.SimplifySetCC(TLI.getSetCCResultType(LHSLo.getValueType()),
2071                            LHSLo, RHSLo, LowCC, false, DagCombineInfo, dl);
2072   if (!Tmp1.getNode())
2073     Tmp1 = DAG.getSetCC(dl, TLI.getSetCCResultType(LHSLo.getValueType()),
2074                         LHSLo, RHSLo, LowCC);
2075   Tmp2 = TLI.SimplifySetCC(TLI.getSetCCResultType(LHSHi.getValueType()),
2076                            LHSHi, RHSHi, CCCode, false, DagCombineInfo, dl);
2077   if (!Tmp2.getNode())
2078     Tmp2 = DAG.getNode(ISD::SETCC, dl,
2079                        TLI.getSetCCResultType(LHSHi.getValueType()),
2080                        LHSHi, RHSHi, DAG.getCondCode(CCCode));
2081
2082   ConstantSDNode *Tmp1C = dyn_cast<ConstantSDNode>(Tmp1.getNode());
2083   ConstantSDNode *Tmp2C = dyn_cast<ConstantSDNode>(Tmp2.getNode());
2084   if ((Tmp1C && Tmp1C->isNullValue()) ||
2085       (Tmp2C && Tmp2C->isNullValue() &&
2086        (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
2087         CCCode == ISD::SETUGE || CCCode == ISD::SETULE)) ||
2088       (Tmp2C && Tmp2C->getAPIntValue() == 1 &&
2089        (CCCode == ISD::SETLT || CCCode == ISD::SETGT ||
2090         CCCode == ISD::SETUGT || CCCode == ISD::SETULT))) {
2091     // low part is known false, returns high part.
2092     // For LE / GE, if high part is known false, ignore the low part.
2093     // For LT / GT, if high part is known true, ignore the low part.
2094     NewLHS = Tmp2;
2095     NewRHS = SDValue();
2096     return;
2097   }
2098
2099   NewLHS = TLI.SimplifySetCC(TLI.getSetCCResultType(LHSHi.getValueType()),
2100                              LHSHi, RHSHi, ISD::SETEQ, false,
2101                              DagCombineInfo, dl);
2102   if (!NewLHS.getNode())
2103     NewLHS = DAG.getSetCC(dl, TLI.getSetCCResultType(LHSHi.getValueType()),
2104                           LHSHi, RHSHi, ISD::SETEQ);
2105   NewLHS = DAG.getNode(ISD::SELECT, dl, Tmp1.getValueType(),
2106                        NewLHS, Tmp1, Tmp2);
2107   NewRHS = SDValue();
2108 }
2109
2110 SDValue DAGTypeLegalizer::ExpandIntOp_BR_CC(SDNode *N) {
2111   SDValue NewLHS = N->getOperand(2), NewRHS = N->getOperand(3);
2112   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(1))->get();
2113   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, N->getDebugLoc());
2114
2115   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2116   // against zero to select between true and false values.
2117   if (NewRHS.getNode() == 0) {
2118     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2119     CCCode = ISD::SETNE;
2120   }
2121
2122   // Update N to have the operands specified.
2123   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
2124                                 DAG.getCondCode(CCCode), NewLHS, NewRHS,
2125                                 N->getOperand(4));
2126 }
2127
2128 SDValue DAGTypeLegalizer::ExpandIntOp_SELECT_CC(SDNode *N) {
2129   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2130   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(4))->get();
2131   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, N->getDebugLoc());
2132
2133   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2134   // against zero to select between true and false values.
2135   if (NewRHS.getNode() == 0) {
2136     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2137     CCCode = ISD::SETNE;
2138   }
2139
2140   // Update N to have the operands specified.
2141   return DAG.UpdateNodeOperands(SDValue(N, 0), NewLHS, NewRHS,
2142                                 N->getOperand(2), N->getOperand(3),
2143                                 DAG.getCondCode(CCCode));
2144 }
2145
2146 SDValue DAGTypeLegalizer::ExpandIntOp_SETCC(SDNode *N) {
2147   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2148   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(2))->get();
2149   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, N->getDebugLoc());
2150
2151   // If ExpandSetCCOperands returned a scalar, use it.
2152   if (NewRHS.getNode() == 0) {
2153     assert(NewLHS.getValueType() == N->getValueType(0) &&
2154            "Unexpected setcc expansion!");
2155     return NewLHS;
2156   }
2157
2158   // Otherwise, update N to have the operands specified.
2159   return DAG.UpdateNodeOperands(SDValue(N, 0), NewLHS, NewRHS,
2160                                 DAG.getCondCode(CCCode));
2161 }
2162
2163 SDValue DAGTypeLegalizer::ExpandIntOp_Shift(SDNode *N) {
2164   // The value being shifted is legal, but the shift amount is too big.
2165   // It follows that either the result of the shift is undefined, or the
2166   // upper half of the shift amount is zero.  Just use the lower half.
2167   SDValue Lo, Hi;
2168   GetExpandedInteger(N->getOperand(1), Lo, Hi);
2169   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0), Lo);
2170 }
2171
2172 SDValue DAGTypeLegalizer::ExpandIntOp_SINT_TO_FP(SDNode *N) {
2173   SDValue Op = N->getOperand(0);
2174   MVT DstVT = N->getValueType(0);
2175   RTLIB::Libcall LC = RTLIB::getSINTTOFP(Op.getValueType(), DstVT);
2176   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2177          "Don't know how to expand this SINT_TO_FP!");
2178   return MakeLibCall(LC, DstVT, &Op, 1, true, N->getDebugLoc());
2179 }
2180
2181 SDValue DAGTypeLegalizer::ExpandIntOp_STORE(StoreSDNode *N, unsigned OpNo) {
2182   if (ISD::isNormalStore(N))
2183     return ExpandOp_NormalStore(N, OpNo);
2184
2185   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
2186   assert(OpNo == 1 && "Can only expand the stored value so far");
2187
2188   MVT VT = N->getOperand(1).getValueType();
2189   MVT NVT = TLI.getTypeToTransformTo(VT);
2190   SDValue Ch  = N->getChain();
2191   SDValue Ptr = N->getBasePtr();
2192   int SVOffset = N->getSrcValueOffset();
2193   unsigned Alignment = N->getAlignment();
2194   bool isVolatile = N->isVolatile();
2195   DebugLoc dl = N->getDebugLoc();
2196   SDValue Lo, Hi;
2197
2198   assert(NVT.isByteSized() && "Expanded type not byte sized!");
2199
2200   if (N->getMemoryVT().bitsLE(NVT)) {
2201     GetExpandedInteger(N->getValue(), Lo, Hi);
2202     return DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getSrcValue(), SVOffset,
2203                              N->getMemoryVT(), isVolatile, Alignment);
2204   } else if (TLI.isLittleEndian()) {
2205     // Little-endian - low bits are at low addresses.
2206     GetExpandedInteger(N->getValue(), Lo, Hi);
2207
2208     Lo = DAG.getStore(Ch, dl, Lo, Ptr, N->getSrcValue(), SVOffset,
2209                       isVolatile, Alignment);
2210
2211     unsigned ExcessBits =
2212       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2213     MVT NEVT = MVT::getIntegerVT(ExcessBits);
2214
2215     // Increment the pointer to the other half.
2216     unsigned IncrementSize = NVT.getSizeInBits()/8;
2217     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2218                       DAG.getIntPtrConstant(IncrementSize));
2219     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getSrcValue(),
2220                            SVOffset+IncrementSize, NEVT,
2221                            isVolatile, MinAlign(Alignment, IncrementSize));
2222     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2223   } else {
2224     // Big-endian - high bits are at low addresses.  Favor aligned stores at
2225     // the cost of some bit-fiddling.
2226     GetExpandedInteger(N->getValue(), Lo, Hi);
2227
2228     MVT EVT = N->getMemoryVT();
2229     unsigned EBytes = EVT.getStoreSizeInBits()/8;
2230     unsigned IncrementSize = NVT.getSizeInBits()/8;
2231     unsigned ExcessBits = (EBytes - IncrementSize)*8;
2232     MVT HiVT = MVT::getIntegerVT(EVT.getSizeInBits() - ExcessBits);
2233
2234     if (ExcessBits < NVT.getSizeInBits()) {
2235       // Transfer high bits from the top of Lo to the bottom of Hi.
2236       Hi = DAG.getNode(ISD::SHL, dl, NVT, Hi,
2237                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
2238                                        TLI.getPointerTy()));
2239       Hi = DAG.getNode(ISD::OR, dl, NVT, Hi,
2240                        DAG.getNode(ISD::SRL, dl, NVT, Lo,
2241                                    DAG.getConstant(ExcessBits,
2242                                                    TLI.getPointerTy())));
2243     }
2244
2245     // Store both the high bits and maybe some of the low bits.
2246     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getSrcValue(),
2247                            SVOffset, HiVT, isVolatile, Alignment);
2248
2249     // Increment the pointer to the other half.
2250     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2251                       DAG.getIntPtrConstant(IncrementSize));
2252     // Store the lowest ExcessBits bits in the second half.
2253     Lo = DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getSrcValue(),
2254                            SVOffset+IncrementSize,
2255                            MVT::getIntegerVT(ExcessBits),
2256                            isVolatile, MinAlign(Alignment, IncrementSize));
2257     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2258   }
2259 }
2260
2261 SDValue DAGTypeLegalizer::ExpandIntOp_TRUNCATE(SDNode *N) {
2262   SDValue InL, InH;
2263   GetExpandedInteger(N->getOperand(0), InL, InH);
2264   // Just truncate the low part of the source.
2265   return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), N->getValueType(0), InL);
2266 }
2267
2268 SDValue DAGTypeLegalizer::ExpandIntOp_UINT_TO_FP(SDNode *N) {
2269   SDValue Op = N->getOperand(0);
2270   MVT SrcVT = Op.getValueType();
2271   MVT DstVT = N->getValueType(0);
2272   DebugLoc dl = N->getDebugLoc();
2273
2274   if (TLI.getOperationAction(ISD::SINT_TO_FP, SrcVT) == TargetLowering::Custom){
2275     // Do a signed conversion then adjust the result.
2276     SDValue SignedConv = DAG.getNode(ISD::SINT_TO_FP, dl, DstVT, Op);
2277     SignedConv = TLI.LowerOperation(SignedConv, DAG);
2278
2279     // The result of the signed conversion needs adjusting if the 'sign bit' of
2280     // the incoming integer was set.  To handle this, we dynamically test to see
2281     // if it is set, and, if so, add a fudge factor.
2282
2283     const uint64_t F32TwoE32  = 0x4F800000ULL;
2284     const uint64_t F32TwoE64  = 0x5F800000ULL;
2285     const uint64_t F32TwoE128 = 0x7F800000ULL;
2286
2287     APInt FF(32, 0);
2288     if (SrcVT == MVT::i32)
2289       FF = APInt(32, F32TwoE32);
2290     else if (SrcVT == MVT::i64)
2291       FF = APInt(32, F32TwoE64);
2292     else if (SrcVT == MVT::i128)
2293       FF = APInt(32, F32TwoE128);
2294     else
2295       assert(false && "Unsupported UINT_TO_FP!");
2296
2297     // Check whether the sign bit is set.
2298     SDValue Lo, Hi;
2299     GetExpandedInteger(Op, Lo, Hi);
2300     SDValue SignSet = DAG.getSetCC(dl,
2301                                    TLI.getSetCCResultType(Hi.getValueType()),
2302                                    Hi, DAG.getConstant(0, Hi.getValueType()),
2303                                    ISD::SETLT);
2304
2305     // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
2306     SDValue FudgePtr = DAG.getConstantPool(ConstantInt::get(FF.zext(64)),
2307                                            TLI.getPointerTy());
2308
2309     // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
2310     SDValue Zero = DAG.getIntPtrConstant(0);
2311     SDValue Four = DAG.getIntPtrConstant(4);
2312     if (TLI.isBigEndian()) std::swap(Zero, Four);
2313     SDValue Offset = DAG.getNode(ISD::SELECT, dl, Zero.getValueType(), SignSet,
2314                                  Zero, Four);
2315     unsigned Alignment = cast<ConstantPoolSDNode>(FudgePtr)->getAlignment();
2316     FudgePtr = DAG.getNode(ISD::ADD, dl, TLI.getPointerTy(), FudgePtr, Offset);
2317     Alignment = std::min(Alignment, 4u);
2318
2319     // Load the value out, extending it from f32 to the destination float type.
2320     // FIXME: Avoid the extend by constructing the right constant pool?
2321     SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, DstVT, DAG.getEntryNode(),
2322                                    FudgePtr, NULL, 0, MVT::f32,
2323                                    false, Alignment);
2324     return DAG.getNode(ISD::FADD, dl, DstVT, SignedConv, Fudge);
2325   }
2326
2327   // Otherwise, use a libcall.
2328   RTLIB::Libcall LC = RTLIB::getUINTTOFP(SrcVT, DstVT);
2329   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2330          "Don't know how to expand this UINT_TO_FP!");
2331   return MakeLibCall(LC, DstVT, &Op, 1, true, dl);
2332 }