lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp

   1 //===----- LegalizeIntegerTypes.cpp - Legalization of integer types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements integer type expansion and promotion for LegalizeTypes.
  11 // Promotion is the act of changing a computation in an illegal type into a
  12 // computation in a larger type.  For example, implementing i8 arithmetic in an
  13 // i32 register (often needed on powerpc).
  14 // Expansion is the act of changing a computation in an illegal type into a
  15 // computation in two identical registers of a smaller type.  For example,
  16 // implementing i64 arithmetic in two i32 registers (often needed on 32-bit
  17 // targets).
  18 //
  19 //===----------------------------------------------------------------------===//
  20
  21 #include "LegalizeTypes.h"
  22 #include "llvm/CodeGen/PseudoSourceValue.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 using namespace llvm;
  26
  27 //===----------------------------------------------------------------------===//
  28 //  Integer Result Promotion
  29 //===----------------------------------------------------------------------===//
  30
  31 /// PromoteIntegerResult - This method is called when a result of a node is
  32 /// found to be in need of promotion to a larger type.  At this point, the node
  33 /// may also have invalid operands or may have other results that need
  34 /// expansion, we just know that (at least) one result needs promotion.
  35 void DAGTypeLegalizer::PromoteIntegerResult(SDNode *N, unsigned ResNo) {
  36   DEBUG(dbgs() << "Promote integer result: "; N->dump(&DAG); dbgs() << "\n");
  37   SDValue Res = SDValue();
  38
  39   // See if the target wants to custom expand this node.
  40   if (CustomLowerNode(N, N->getValueType(ResNo), true))
  41     return;
  42
  43   switch (N->getOpcode()) {
  44   default:
  45 #ifndef NDEBUG
  46     dbgs() << "PromoteIntegerResult #" << ResNo << ": ";
  47     N->dump(&DAG); dbgs() << "\n";
  48 #endif
  49     llvm_unreachable("Do not know how to promote this operator!");
  50   case ISD::AssertSext:  Res = PromoteIntRes_AssertSext(N); break;
  51   case ISD::AssertZext:  Res = PromoteIntRes_AssertZext(N); break;
  52   case ISD::BIT_CONVERT: Res = PromoteIntRes_BIT_CONVERT(N); break;
  53   case ISD::BSWAP:       Res = PromoteIntRes_BSWAP(N); break;
  54   case ISD::BUILD_PAIR:  Res = PromoteIntRes_BUILD_PAIR(N); break;
  55   case ISD::Constant:    Res = PromoteIntRes_Constant(N); break;
  56   case ISD::CONVERT_RNDSAT:
  57                          Res = PromoteIntRes_CONVERT_RNDSAT(N); break;
  58   case ISD::CTLZ:        Res = PromoteIntRes_CTLZ(N); break;
  59   case ISD::CTPOP:       Res = PromoteIntRes_CTPOP(N); break;
  60   case ISD::CTTZ:        Res = PromoteIntRes_CTTZ(N); break;
  61   case ISD::EXTRACT_VECTOR_ELT:
  62                          Res = PromoteIntRes_EXTRACT_VECTOR_ELT(N); break;
  63   case ISD::LOAD:        Res = PromoteIntRes_LOAD(cast<LoadSDNode>(N));break;
  64   case ISD::SELECT:      Res = PromoteIntRes_SELECT(N); break;
  65   case ISD::SELECT_CC:   Res = PromoteIntRes_SELECT_CC(N); break;
  66   case ISD::SETCC:       Res = PromoteIntRes_SETCC(N); break;
  67   case ISD::SHL:         Res = PromoteIntRes_SHL(N); break;
  68   case ISD::SIGN_EXTEND_INREG:
  69                          Res = PromoteIntRes_SIGN_EXTEND_INREG(N); break;
  70   case ISD::SRA:         Res = PromoteIntRes_SRA(N); break;
  71   case ISD::SRL:         Res = PromoteIntRes_SRL(N); break;
  72   case ISD::TRUNCATE:    Res = PromoteIntRes_TRUNCATE(N); break;
  73   case ISD::UNDEF:       Res = PromoteIntRes_UNDEF(N); break;
  74   case ISD::VAARG:       Res = PromoteIntRes_VAARG(N); break;
  75
  76   case ISD::SIGN_EXTEND:
  77   case ISD::ZERO_EXTEND:
  78   case ISD::ANY_EXTEND:  Res = PromoteIntRes_INT_EXTEND(N); break;
  79
  80   case ISD::FP_TO_SINT:
  81   case ISD::FP_TO_UINT:  Res = PromoteIntRes_FP_TO_XINT(N); break;
  82
  83   case ISD::FP32_TO_FP16:Res = PromoteIntRes_FP32_TO_FP16(N); break;
  84
  85   case ISD::AND:
  86   case ISD::OR:
  87   case ISD::XOR:
  88   case ISD::ADD:
  89   case ISD::SUB:
  90   case ISD::MUL:         Res = PromoteIntRes_SimpleIntBinOp(N); break;
  91
  92   case ISD::SDIV:
  93   case ISD::SREM:        Res = PromoteIntRes_SDIV(N); break;
  94
  95   case ISD::UDIV:
  96   case ISD::UREM:        Res = PromoteIntRes_UDIV(N); break;
  97
  98   case ISD::SADDO:
  99   case ISD::SSUBO:       Res = PromoteIntRes_SADDSUBO(N, ResNo); break;
 100   case ISD::UADDO:
 101   case ISD::USUBO:       Res = PromoteIntRes_UADDSUBO(N, ResNo); break;
 102   case ISD::SMULO:
 103   case ISD::UMULO:       Res = PromoteIntRes_XMULO(N, ResNo); break;
 104
 105   case ISD::ATOMIC_LOAD_ADD:
 106   case ISD::ATOMIC_LOAD_SUB:
 107   case ISD::ATOMIC_LOAD_AND:
 108   case ISD::ATOMIC_LOAD_OR:
 109   case ISD::ATOMIC_LOAD_XOR:
 110   case ISD::ATOMIC_LOAD_NAND:
 111   case ISD::ATOMIC_LOAD_MIN:
 112   case ISD::ATOMIC_LOAD_MAX:
 113   case ISD::ATOMIC_LOAD_UMIN:
 114   case ISD::ATOMIC_LOAD_UMAX:
 115   case ISD::ATOMIC_SWAP:
 116     Res = PromoteIntRes_Atomic1(cast<AtomicSDNode>(N)); break;
 117
 118   case ISD::ATOMIC_CMP_SWAP:
 119     Res = PromoteIntRes_Atomic2(cast<AtomicSDNode>(N)); break;
 120   }
 121
 122   // If the result is null then the sub-method took care of registering it.
 123   if (Res.getNode())
 124     SetPromotedInteger(SDValue(N, ResNo), Res);
 125 }
 126
 127 SDValue DAGTypeLegalizer::PromoteIntRes_AssertSext(SDNode *N) {
 128   // Sign-extend the new bits, and continue the assertion.
 129   SDValue Op = SExtPromotedInteger(N->getOperand(0));
 130   return DAG.getNode(ISD::AssertSext, N->getDebugLoc(),
 131                      Op.getValueType(), Op, N->getOperand(1));
 132 }
 133
 134 SDValue DAGTypeLegalizer::PromoteIntRes_AssertZext(SDNode *N) {
 135   // Zero the new bits, and continue the assertion.
 136   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 137   return DAG.getNode(ISD::AssertZext, N->getDebugLoc(),
 138                      Op.getValueType(), Op, N->getOperand(1));
 139 }
 140
 141 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic1(AtomicSDNode *N) {
 142   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 143   SDValue Res = DAG.getAtomic(N->getOpcode(), N->getDebugLoc(),
 144                               N->getMemoryVT(),
 145                               N->getChain(), N->getBasePtr(),
 146                               Op2, N->getSrcValue(), N->getAlignment());
 147   // Legalized the chain result - switch anything that used the old chain to
 148   // use the new one.
 149   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 150   return Res;
 151 }
 152
 153 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic2(AtomicSDNode *N) {
 154   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 155   SDValue Op3 = GetPromotedInteger(N->getOperand(3));
 156   SDValue Res = DAG.getAtomic(N->getOpcode(), N->getDebugLoc(),
 157                               N->getMemoryVT(), N->getChain(), N->getBasePtr(),
 158                               Op2, Op3, N->getSrcValue(), N->getAlignment());
 159   // Legalized the chain result - switch anything that used the old chain to
 160   // use the new one.
 161   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 162   return Res;
 163 }
 164
 165 SDValue DAGTypeLegalizer::PromoteIntRes_BIT_CONVERT(SDNode *N) {
 166   SDValue InOp = N->getOperand(0);
 167   EVT InVT = InOp.getValueType();
 168   EVT NInVT = TLI.getTypeToTransformTo(*DAG.getContext(), InVT);
 169   EVT OutVT = N->getValueType(0);
 170   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
 171   DebugLoc dl = N->getDebugLoc();
 172
 173   switch (getTypeAction(InVT)) {
 174   default:
 175     assert(false && "Unknown type action!");
 176     break;
 177   case Legal:
 178     break;
 179   case PromoteInteger:
 180     if (NOutVT.bitsEq(NInVT))
 181       // The input promotes to the same size.  Convert the promoted value.
 182       return DAG.getNode(ISD::BIT_CONVERT, dl,
 183                          NOutVT, GetPromotedInteger(InOp));
 184     break;
 185   case SoftenFloat:
 186     // Promote the integer operand by hand.
 187     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT, GetSoftenedFloat(InOp));
 188   case ExpandInteger:
 189   case ExpandFloat:
 190     break;
 191   case ScalarizeVector:
 192     // Convert the element to an integer and promote it by hand.
 193     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 194                        BitConvertToInteger(GetScalarizedVector(InOp)));
 195   case SplitVector: {
 196     // For example, i32 = BIT_CONVERT v2i16 on alpha.  Convert the split
 197     // pieces of the input into integers and reassemble in the final type.
 198     SDValue Lo, Hi;
 199     GetSplitVector(N->getOperand(0), Lo, Hi);
 200     Lo = BitConvertToInteger(Lo);
 201     Hi = BitConvertToInteger(Hi);
 202
 203     if (TLI.isBigEndian())
 204       std::swap(Lo, Hi);
 205
 206     InOp = DAG.getNode(ISD::ANY_EXTEND, dl,
 207                        EVT::getIntegerVT(*DAG.getContext(),
 208                                          NOutVT.getSizeInBits()),
 209                        JoinIntegers(Lo, Hi));
 210     return DAG.getNode(ISD::BIT_CONVERT, dl, NOutVT, InOp);
 211   }
 212   case WidenVector:
 213     if (OutVT.bitsEq(NInVT))
 214       // The input is widened to the same size.  Convert to the widened value.
 215       return DAG.getNode(ISD::BIT_CONVERT, dl, OutVT, GetWidenedVector(InOp));
 216   }
 217
 218   return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 219                      CreateStackStoreLoad(InOp, OutVT));
 220 }
 221
 222 SDValue DAGTypeLegalizer::PromoteIntRes_BSWAP(SDNode *N) {
 223   SDValue Op = GetPromotedInteger(N->getOperand(0));
 224   EVT OVT = N->getValueType(0);
 225   EVT NVT = Op.getValueType();
 226   DebugLoc dl = N->getDebugLoc();
 227
 228   unsigned DiffBits = NVT.getSizeInBits() - OVT.getSizeInBits();
 229   return DAG.getNode(ISD::SRL, dl, NVT, DAG.getNode(ISD::BSWAP, dl, NVT, Op),
 230                      DAG.getConstant(DiffBits, TLI.getPointerTy()));
 231 }
 232
 233 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_PAIR(SDNode *N) {
 234   // The pair element type may be legal, or may not promote to the same type as
 235   // the result, for example i14 = BUILD_PAIR (i7, i7).  Handle all cases.
 236   return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(),
 237                      TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0)),
 238                      JoinIntegers(N->getOperand(0), N->getOperand(1)));
 239 }
 240
 241 SDValue DAGTypeLegalizer::PromoteIntRes_Constant(SDNode *N) {
 242   EVT VT = N->getValueType(0);
 243   // FIXME there is no actual debug info here
 244   DebugLoc dl = N->getDebugLoc();
 245   // Zero extend things like i1, sign extend everything else.  It shouldn't
 246   // matter in theory which one we pick, but this tends to give better code?
 247   unsigned Opc = VT.isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 248   SDValue Result = DAG.getNode(Opc, dl, TLI.getTypeToTransformTo(*DAG.getContext(), VT),
 249                                SDValue(N, 0));
 250   assert(isa<ConstantSDNode>(Result) && "Didn't constant fold ext?");
 251   return Result;
 252 }
 253
 254 SDValue DAGTypeLegalizer::PromoteIntRes_CONVERT_RNDSAT(SDNode *N) {
 255   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 256   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 257            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 258            CvtCode == ISD::CVT_SF || CvtCode == ISD::CVT_UF) &&
 259           "can only promote integers");
 260   EVT OutVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 261   return DAG.getConvertRndSat(OutVT, N->getDebugLoc(), N->getOperand(0),
 262                               N->getOperand(1), N->getOperand(2),
 263                               N->getOperand(3), N->getOperand(4), CvtCode);
 264 }
 265
 266 SDValue DAGTypeLegalizer::PromoteIntRes_CTLZ(SDNode *N) {
 267   // Zero extend to the promoted type and do the count there.
 268   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 269   DebugLoc dl = N->getDebugLoc();
 270   EVT OVT = N->getValueType(0);
 271   EVT NVT = Op.getValueType();
 272   Op = DAG.getNode(ISD::CTLZ, dl, NVT, Op);
 273   // Subtract off the extra leading bits in the bigger type.
 274   return DAG.getNode(ISD::SUB, dl, NVT, Op,
 275                      DAG.getConstant(NVT.getSizeInBits() -
 276                                      OVT.getSizeInBits(), NVT));
 277 }
 278
 279 SDValue DAGTypeLegalizer::PromoteIntRes_CTPOP(SDNode *N) {
 280   // Zero extend to the promoted type and do the count there.
 281   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 282   return DAG.getNode(ISD::CTPOP, N->getDebugLoc(), Op.getValueType(), Op);
 283 }
 284
 285 SDValue DAGTypeLegalizer::PromoteIntRes_CTTZ(SDNode *N) {
 286   SDValue Op = GetPromotedInteger(N->getOperand(0));
 287   EVT OVT = N->getValueType(0);
 288   EVT NVT = Op.getValueType();
 289   DebugLoc dl = N->getDebugLoc();
 290   // The count is the same in the promoted type except if the original
 291   // value was zero.  This can be handled by setting the bit just off
 292   // the top of the original type.
 293   APInt TopBit(NVT.getSizeInBits(), 0);
 294   TopBit.set(OVT.getSizeInBits());
 295   Op = DAG.getNode(ISD::OR, dl, NVT, Op, DAG.getConstant(TopBit, NVT));
 296   return DAG.getNode(ISD::CTTZ, dl, NVT, Op);
 297 }
 298
 299 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_VECTOR_ELT(SDNode *N) {
 300   DebugLoc dl = N->getDebugLoc();
 301   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 302   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NVT, N->getOperand(0),
 303                      N->getOperand(1));
 304 }
 305
 306 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_XINT(SDNode *N) {
 307   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 308   unsigned NewOpc = N->getOpcode();
 309   DebugLoc dl = N->getDebugLoc();
 310
 311   // If we're promoting a UINT to a larger size and the larger FP_TO_UINT is
 312   // not Legal, check to see if we can use FP_TO_SINT instead.  (If both UINT
 313   // and SINT conversions are Custom, there is no way to tell which is preferable.
 314   // We choose SINT because that's the right thing on PPC.)
 315   if (N->getOpcode() == ISD::FP_TO_UINT &&
 316       !TLI.isOperationLegal(ISD::FP_TO_UINT, NVT) &&
 317       TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NVT))
 318     NewOpc = ISD::FP_TO_SINT;
 319
 320   SDValue Res = DAG.getNode(NewOpc, dl, NVT, N->getOperand(0));
 321
 322   // Assert that the converted value fits in the original type.  If it doesn't
 323   // (eg: because the value being converted is too big), then the result of the
 324   // original operation was undefined anyway, so the assert is still correct.
 325   return DAG.getNode(N->getOpcode() == ISD::FP_TO_UINT ?
 326                      ISD::AssertZext : ISD::AssertSext, dl,
 327                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 328 }
 329
 330 SDValue DAGTypeLegalizer::PromoteIntRes_FP32_TO_FP16(SDNode *N) {
 331   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 332   DebugLoc dl = N->getDebugLoc();
 333
 334   SDValue Res = DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 335
 336   return DAG.getNode(ISD::AssertZext, dl,
 337                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 338 }
 339
 340 SDValue DAGTypeLegalizer::PromoteIntRes_INT_EXTEND(SDNode *N) {
 341   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 342   DebugLoc dl = N->getDebugLoc();
 343
 344   if (getTypeAction(N->getOperand(0).getValueType()) == PromoteInteger) {
 345     SDValue Res = GetPromotedInteger(N->getOperand(0));
 346     assert(Res.getValueType().bitsLE(NVT) && "Extension doesn't make sense!");
 347
 348     // If the result and operand types are the same after promotion, simplify
 349     // to an in-register extension.
 350     if (NVT == Res.getValueType()) {
 351       // The high bits are not guaranteed to be anything.  Insert an extend.
 352       if (N->getOpcode() == ISD::SIGN_EXTEND)
 353         return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 354                            DAG.getValueType(N->getOperand(0).getValueType()));
 355       if (N->getOpcode() == ISD::ZERO_EXTEND)
 356         return DAG.getZeroExtendInReg(Res, dl, N->getOperand(0).getValueType());
 357       assert(N->getOpcode() == ISD::ANY_EXTEND && "Unknown integer extension!");
 358       return Res;
 359     }
 360   }
 361
 362   // Otherwise, just extend the original operand all the way to the larger type.
 363   return DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 364 }
 365
 366 SDValue DAGTypeLegalizer::PromoteIntRes_LOAD(LoadSDNode *N) {
 367   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
 368   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 369   ISD::LoadExtType ExtType =
 370     ISD::isNON_EXTLoad(N) ? ISD::EXTLOAD : N->getExtensionType();
 371   DebugLoc dl = N->getDebugLoc();
 372   SDValue Res = DAG.getExtLoad(ExtType, dl, NVT, N->getChain(), N->getBasePtr(),
 373                                N->getSrcValue(), N->getSrcValueOffset(),
 374                                N->getMemoryVT(), N->isVolatile(),
 375                                N->isNonTemporal(), N->getAlignment());
 376
 377   // Legalized the chain result - switch anything that used the old chain to
 378   // use the new one.
 379   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 380   return Res;
 381 }
 382
 383 /// Promote the overflow flag of an overflowing arithmetic node.
 384 SDValue DAGTypeLegalizer::PromoteIntRes_Overflow(SDNode *N) {
 385   // Simply change the return type of the boolean result.
 386   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 387   EVT ValueVTs[] = { N->getValueType(0), NVT };
 388   SDValue Ops[] = { N->getOperand(0), N->getOperand(1) };
 389   SDValue Res = DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 390                             DAG.getVTList(ValueVTs, 2), Ops, 2);
 391
 392   // Modified the sum result - switch anything that used the old sum to use
 393   // the new one.
 394   ReplaceValueWith(SDValue(N, 0), Res);
 395
 396   return SDValue(Res.getNode(), 1);
 397 }
 398
 399 SDValue DAGTypeLegalizer::PromoteIntRes_SADDSUBO(SDNode *N, unsigned ResNo) {
 400   if (ResNo == 1)
 401     return PromoteIntRes_Overflow(N);
 402
 403   // The operation overflowed iff the result in the larger type is not the
 404   // sign extension of its truncation to the original type.
 405   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 406   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 407   EVT OVT = N->getOperand(0).getValueType();
 408   EVT NVT = LHS.getValueType();
 409   DebugLoc dl = N->getDebugLoc();
 410
 411   // Do the arithmetic in the larger type.
 412   unsigned Opcode = N->getOpcode() == ISD::SADDO ? ISD::ADD : ISD::SUB;
 413   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 414
 415   // Calculate the overflow flag: sign extend the arithmetic result from
 416   // the original type.
 417   SDValue Ofl = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 418                             DAG.getValueType(OVT));
 419   // Overflowed if and only if this is not equal to Res.
 420   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 421
 422   // Use the calculated overflow everywhere.
 423   ReplaceValueWith(SDValue(N, 1), Ofl);
 424
 425   return Res;
 426 }
 427
 428 SDValue DAGTypeLegalizer::PromoteIntRes_SDIV(SDNode *N) {
 429   // Sign extend the input.
 430   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 431   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 432   return DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 433                      LHS.getValueType(), LHS, RHS);
 434 }
 435
 436 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT(SDNode *N) {
 437   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 438   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 439   return DAG.getNode(ISD::SELECT, N->getDebugLoc(),
 440                      LHS.getValueType(), N->getOperand(0),LHS,RHS);
 441 }
 442
 443 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT_CC(SDNode *N) {
 444   SDValue LHS = GetPromotedInteger(N->getOperand(2));
 445   SDValue RHS = GetPromotedInteger(N->getOperand(3));
 446   return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(),
 447                      LHS.getValueType(), N->getOperand(0),
 448                      N->getOperand(1), LHS, RHS, N->getOperand(4));
 449 }
 450
 451 SDValue DAGTypeLegalizer::PromoteIntRes_SETCC(SDNode *N) {
 452   EVT SVT = TLI.getSetCCResultType(N->getOperand(0).getValueType());
 453   assert(isTypeLegal(SVT) && "Illegal SetCC type!");
 454   DebugLoc dl = N->getDebugLoc();
 455
 456   // Get the SETCC result using the canonical SETCC type.
 457   SDValue SetCC = DAG.getNode(ISD::SETCC, dl, SVT, N->getOperand(0),
 458                               N->getOperand(1), N->getOperand(2));
 459
 460   // Convert to the expected type.
 461   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 462   assert(NVT.bitsLE(SVT) && "Integer type overpromoted?");
 463   return DAG.getNode(ISD::TRUNCATE, dl, NVT, SetCC);
 464 }
 465
 466 SDValue DAGTypeLegalizer::PromoteIntRes_SHL(SDNode *N) {
 467   return DAG.getNode(ISD::SHL, N->getDebugLoc(),
 468                 TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0)),
 469                      GetPromotedInteger(N->getOperand(0)), N->getOperand(1));
 470 }
 471
 472 SDValue DAGTypeLegalizer::PromoteIntRes_SIGN_EXTEND_INREG(SDNode *N) {
 473   SDValue Op = GetPromotedInteger(N->getOperand(0));
 474   return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(),
 475                      Op.getValueType(), Op, N->getOperand(1));
 476 }
 477
 478 SDValue DAGTypeLegalizer::PromoteIntRes_SimpleIntBinOp(SDNode *N) {
 479   // The input may have strange things in the top bits of the registers, but
 480   // these operations don't care.  They may have weird bits going out, but
 481   // that too is okay if they are integer operations.
 482   SDValue LHS = GetPromotedInteger(N->getOperand(0));
 483   SDValue RHS = GetPromotedInteger(N->getOperand(1));
 484   return DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 485                     LHS.getValueType(), LHS, RHS);
 486 }
 487
 488 SDValue DAGTypeLegalizer::PromoteIntRes_SRA(SDNode *N) {
 489   // The input value must be properly sign extended.
 490   SDValue Res = SExtPromotedInteger(N->getOperand(0));
 491   return DAG.getNode(ISD::SRA, N->getDebugLoc(),
 492                      Res.getValueType(), Res, N->getOperand(1));
 493 }
 494
 495 SDValue DAGTypeLegalizer::PromoteIntRes_SRL(SDNode *N) {
 496   // The input value must be properly zero extended.
 497   EVT VT = N->getValueType(0);
 498   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
 499   SDValue Res = ZExtPromotedInteger(N->getOperand(0));
 500   return DAG.getNode(ISD::SRL, N->getDebugLoc(), NVT, Res, N->getOperand(1));
 501 }
 502
 503 SDValue DAGTypeLegalizer::PromoteIntRes_TRUNCATE(SDNode *N) {
 504   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 505   SDValue Res;
 506
 507   switch (getTypeAction(N->getOperand(0).getValueType())) {
 508   default: llvm_unreachable("Unknown type action!");
 509   case Legal:
 510   case ExpandInteger:
 511     Res = N->getOperand(0);
 512     break;
 513   case PromoteInteger:
 514     Res = GetPromotedInteger(N->getOperand(0));
 515     break;
 516   }
 517
 518   // Truncate to NVT instead of VT
 519   return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), NVT, Res);
 520 }
 521
 522 SDValue DAGTypeLegalizer::PromoteIntRes_UADDSUBO(SDNode *N, unsigned ResNo) {
 523   if (ResNo == 1)
 524     return PromoteIntRes_Overflow(N);
 525
 526   // The operation overflowed iff the result in the larger type is not the
 527   // zero extension of its truncation to the original type.
 528   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 529   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 530   EVT OVT = N->getOperand(0).getValueType();
 531   EVT NVT = LHS.getValueType();
 532   DebugLoc dl = N->getDebugLoc();
 533
 534   // Do the arithmetic in the larger type.
 535   unsigned Opcode = N->getOpcode() == ISD::UADDO ? ISD::ADD : ISD::SUB;
 536   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 537
 538   // Calculate the overflow flag: zero extend the arithmetic result from
 539   // the original type.
 540   SDValue Ofl = DAG.getZeroExtendInReg(Res, dl, OVT);
 541   // Overflowed if and only if this is not equal to Res.
 542   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 543
 544   // Use the calculated overflow everywhere.
 545   ReplaceValueWith(SDValue(N, 1), Ofl);
 546
 547   return Res;
 548 }
 549
 550 SDValue DAGTypeLegalizer::PromoteIntRes_UDIV(SDNode *N) {
 551   // Zero extend the input.
 552   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 553   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 554   return DAG.getNode(N->getOpcode(), N->getDebugLoc(),
 555                      LHS.getValueType(), LHS, RHS);
 556 }
 557
 558 SDValue DAGTypeLegalizer::PromoteIntRes_UNDEF(SDNode *N) {
 559   return DAG.getUNDEF(TLI.getTypeToTransformTo(*DAG.getContext(),
 560                                                N->getValueType(0)));
 561 }
 562
 563 SDValue DAGTypeLegalizer::PromoteIntRes_VAARG(SDNode *N) {
 564   SDValue Chain = N->getOperand(0); // Get the chain.
 565   SDValue Ptr = N->getOperand(1); // Get the pointer.
 566   EVT VT = N->getValueType(0);
 567   DebugLoc dl = N->getDebugLoc();
 568
 569   EVT RegVT = TLI.getRegisterType(*DAG.getContext(), VT);
 570   unsigned NumRegs = TLI.getNumRegisters(*DAG.getContext(), VT);
 571   // The argument is passed as NumRegs registers of type RegVT.
 572
 573   SmallVector<SDValue, 8> Parts(NumRegs);
 574   for (unsigned i = 0; i < NumRegs; ++i) {
 575     Parts[i] = DAG.getVAArg(RegVT, dl, Chain, Ptr, N->getOperand(2));
 576     Chain = Parts[i].getValue(1);
 577   }
 578
 579   // Handle endianness of the load.
 580   if (TLI.isBigEndian())
 581     std::reverse(Parts.begin(), Parts.end());
 582
 583   // Assemble the parts in the promoted type.
 584   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 585   SDValue Res = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[0]);
 586   for (unsigned i = 1; i < NumRegs; ++i) {
 587     SDValue Part = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[i]);
 588     // Shift it to the right position and "or" it in.
 589     Part = DAG.getNode(ISD::SHL, dl, NVT, Part,
 590                        DAG.getConstant(i * RegVT.getSizeInBits(),
 591                                        TLI.getPointerTy()));
 592     Res = DAG.getNode(ISD::OR, dl, NVT, Res, Part);
 593   }
 594
 595   // Modified the chain result - switch anything that used the old chain to
 596   // use the new one.
 597   ReplaceValueWith(SDValue(N, 1), Chain);
 598
 599   return Res;
 600 }
 601
 602 SDValue DAGTypeLegalizer::PromoteIntRes_XMULO(SDNode *N, unsigned ResNo) {
 603   assert(ResNo == 1 && "Only boolean result promotion currently supported!");
 604   return PromoteIntRes_Overflow(N);
 605 }
 606
 607 //===----------------------------------------------------------------------===//
 608 //  Integer Operand Promotion
 609 //===----------------------------------------------------------------------===//
 610
 611 /// PromoteIntegerOperand - This method is called when the specified operand of
 612 /// the specified node is found to need promotion.  At this point, all of the
 613 /// result types of the node are known to be legal, but other operands of the
 614 /// node may need promotion or expansion as well as the specified one.
 615 bool DAGTypeLegalizer::PromoteIntegerOperand(SDNode *N, unsigned OpNo) {
 616   DEBUG(dbgs() << "Promote integer operand: "; N->dump(&DAG); dbgs() << "\n");
 617   SDValue Res = SDValue();
 618
 619   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
 620     return false;
 621
 622   switch (N->getOpcode()) {
 623     default:
 624   #ifndef NDEBUG
 625     dbgs() << "PromoteIntegerOperand Op #" << OpNo << ": ";
 626     N->dump(&DAG); dbgs() << "\n";
 627   #endif
 628     llvm_unreachable("Do not know how to promote this operator's operand!");
 629
 630   case ISD::ANY_EXTEND:   Res = PromoteIntOp_ANY_EXTEND(N); break;
 631   case ISD::BIT_CONVERT:  Res = PromoteIntOp_BIT_CONVERT(N); break;
 632   case ISD::BR_CC:        Res = PromoteIntOp_BR_CC(N, OpNo); break;
 633   case ISD::BRCOND:       Res = PromoteIntOp_BRCOND(N, OpNo); break;
 634   case ISD::BUILD_PAIR:   Res = PromoteIntOp_BUILD_PAIR(N); break;
 635   case ISD::BUILD_VECTOR: Res = PromoteIntOp_BUILD_VECTOR(N); break;
 636   case ISD::CONVERT_RNDSAT:
 637                           Res = PromoteIntOp_CONVERT_RNDSAT(N); break;
 638   case ISD::INSERT_VECTOR_ELT:
 639                           Res = PromoteIntOp_INSERT_VECTOR_ELT(N, OpNo);break;
 640   case ISD::MEMBARRIER:   Res = PromoteIntOp_MEMBARRIER(N); break;
 641   case ISD::SCALAR_TO_VECTOR:
 642                           Res = PromoteIntOp_SCALAR_TO_VECTOR(N); break;
 643   case ISD::SELECT:       Res = PromoteIntOp_SELECT(N, OpNo); break;
 644   case ISD::SELECT_CC:    Res = PromoteIntOp_SELECT_CC(N, OpNo); break;
 645   case ISD::SETCC:        Res = PromoteIntOp_SETCC(N, OpNo); break;
 646   case ISD::SIGN_EXTEND:  Res = PromoteIntOp_SIGN_EXTEND(N); break;
 647   case ISD::SINT_TO_FP:   Res = PromoteIntOp_SINT_TO_FP(N); break;
 648   case ISD::STORE:        Res = PromoteIntOp_STORE(cast<StoreSDNode>(N),
 649                                                    OpNo); break;
 650   case ISD::TRUNCATE:     Res = PromoteIntOp_TRUNCATE(N); break;
 651   case ISD::FP16_TO_FP32:
 652   case ISD::UINT_TO_FP:   Res = PromoteIntOp_UINT_TO_FP(N); break;
 653   case ISD::ZERO_EXTEND:  Res = PromoteIntOp_ZERO_EXTEND(N); break;
 654
 655   case ISD::SHL:
 656   case ISD::SRA:
 657   case ISD::SRL:
 658   case ISD::ROTL:
 659   case ISD::ROTR: Res = PromoteIntOp_Shift(N); break;
 660   }
 661
 662   // If the result is null, the sub-method took care of registering results etc.
 663   if (!Res.getNode()) return false;
 664
 665   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 666   // core about this.
 667   if (Res.getNode() == N)
 668     return true;
 669
 670   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 671          "Invalid operand expansion");
 672
 673   ReplaceValueWith(SDValue(N, 0), Res);
 674   return false;
 675 }
 676
 677 /// PromoteSetCCOperands - Promote the operands of a comparison.  This code is
 678 /// shared among BR_CC, SELECT_CC, and SETCC handlers.
 679 void DAGTypeLegalizer::PromoteSetCCOperands(SDValue &NewLHS,SDValue &NewRHS,
 680                                             ISD::CondCode CCCode) {
 681   // We have to insert explicit sign or zero extends.  Note that we could
 682   // insert sign extends for ALL conditions, but zero extend is cheaper on
 683   // many machines (an AND instead of two shifts), so prefer it.
 684   switch (CCCode) {
 685   default: llvm_unreachable("Unknown integer comparison!");
 686   case ISD::SETEQ:
 687   case ISD::SETNE:
 688   case ISD::SETUGE:
 689   case ISD::SETUGT:
 690   case ISD::SETULE:
 691   case ISD::SETULT:
 692     // ALL of these operations will work if we either sign or zero extend
 693     // the operands (including the unsigned comparisons!).  Zero extend is
 694     // usually a simpler/cheaper operation, so prefer it.
 695     NewLHS = ZExtPromotedInteger(NewLHS);
 696     NewRHS = ZExtPromotedInteger(NewRHS);
 697     break;
 698   case ISD::SETGE:
 699   case ISD::SETGT:
 700   case ISD::SETLT:
 701   case ISD::SETLE:
 702     NewLHS = SExtPromotedInteger(NewLHS);
 703     NewRHS = SExtPromotedInteger(NewRHS);
 704     break;
 705   }
 706 }
 707
 708 SDValue DAGTypeLegalizer::PromoteIntOp_ANY_EXTEND(SDNode *N) {
 709   SDValue Op = GetPromotedInteger(N->getOperand(0));
 710   return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), N->getValueType(0), Op);
 711 }
 712
 713 SDValue DAGTypeLegalizer::PromoteIntOp_BIT_CONVERT(SDNode *N) {
 714   // This should only occur in unusual situations like bitcasting to an
 715   // x86_fp80, so just turn it into a store+load
 716   return CreateStackStoreLoad(N->getOperand(0), N->getValueType(0));
 717 }
 718
 719 SDValue DAGTypeLegalizer::PromoteIntOp_BR_CC(SDNode *N, unsigned OpNo) {
 720   assert(OpNo == 2 && "Don't know how to promote this operand!");
 721
 722   SDValue LHS = N->getOperand(2);
 723   SDValue RHS = N->getOperand(3);
 724   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(1))->get());
 725
 726   // The chain (Op#0), CC (#1) and basic block destination (Op#4) are always
 727   // legal types.
 728   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 729                                 N->getOperand(1), LHS, RHS, N->getOperand(4));
 730 }
 731
 732 SDValue DAGTypeLegalizer::PromoteIntOp_BRCOND(SDNode *N, unsigned OpNo) {
 733   assert(OpNo == 1 && "only know how to promote condition");
 734
 735   // Promote all the way up to the canonical SetCC type.
 736   EVT SVT = TLI.getSetCCResultType(MVT::Other);
 737   SDValue Cond = PromoteTargetBoolean(N->getOperand(1), SVT);
 738
 739   // The chain (Op#0) and basic block destination (Op#2) are always legal types.
 740   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0), Cond,
 741                                 N->getOperand(2));
 742 }
 743
 744 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_PAIR(SDNode *N) {
 745   // Since the result type is legal, the operands must promote to it.
 746   EVT OVT = N->getOperand(0).getValueType();
 747   SDValue Lo = ZExtPromotedInteger(N->getOperand(0));
 748   SDValue Hi = GetPromotedInteger(N->getOperand(1));
 749   assert(Lo.getValueType() == N->getValueType(0) && "Operand over promoted?");
 750   DebugLoc dl = N->getDebugLoc();
 751
 752   Hi = DAG.getNode(ISD::SHL, dl, N->getValueType(0), Hi,
 753                    DAG.getConstant(OVT.getSizeInBits(), TLI.getPointerTy()));
 754   return DAG.getNode(ISD::OR, dl, N->getValueType(0), Lo, Hi);
 755 }
 756
 757 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_VECTOR(SDNode *N) {
 758   // The vector type is legal but the element type is not.  This implies
 759   // that the vector is a power-of-two in length and that the element
 760   // type does not have a strange size (eg: it is not i1).
 761   EVT VecVT = N->getValueType(0);
 762   unsigned NumElts = VecVT.getVectorNumElements();
 763   assert(!(NumElts & 1) && "Legal vector of one illegal element?");
 764
 765   // Promote the inserted value.  The type does not need to match the
 766   // vector element type.  Check that any extra bits introduced will be
 767   // truncated away.
 768   assert(N->getOperand(0).getValueType().getSizeInBits() >=
 769          N->getValueType(0).getVectorElementType().getSizeInBits() &&
 770          "Type of inserted value narrower than vector element type!");
 771
 772   SmallVector<SDValue, 16> NewOps;
 773   for (unsigned i = 0; i < NumElts; ++i)
 774     NewOps.push_back(GetPromotedInteger(N->getOperand(i)));
 775
 776   return DAG.UpdateNodeOperands(SDValue(N, 0), &NewOps[0], NumElts);
 777 }
 778
 779 SDValue DAGTypeLegalizer::PromoteIntOp_CONVERT_RNDSAT(SDNode *N) {
 780   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 781   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 782            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 783            CvtCode == ISD::CVT_FS || CvtCode == ISD::CVT_FU) &&
 784            "can only promote integer arguments");
 785   SDValue InOp = GetPromotedInteger(N->getOperand(0));
 786   return DAG.getConvertRndSat(N->getValueType(0), N->getDebugLoc(), InOp,
 787                               N->getOperand(1), N->getOperand(2),
 788                               N->getOperand(3), N->getOperand(4), CvtCode);
 789 }
 790
 791 SDValue DAGTypeLegalizer::PromoteIntOp_INSERT_VECTOR_ELT(SDNode *N,
 792                                                          unsigned OpNo) {
 793   if (OpNo == 1) {
 794     // Promote the inserted value.  This is valid because the type does not
 795     // have to match the vector element type.
 796
 797     // Check that any extra bits introduced will be truncated away.
 798     assert(N->getOperand(1).getValueType().getSizeInBits() >=
 799            N->getValueType(0).getVectorElementType().getSizeInBits() &&
 800            "Type of inserted value narrower than vector element type!");
 801     return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 802                                   GetPromotedInteger(N->getOperand(1)),
 803                                   N->getOperand(2));
 804   }
 805
 806   assert(OpNo == 2 && "Different operand and result vector types?");
 807
 808   // Promote the index.
 809   SDValue Idx = ZExtPromotedInteger(N->getOperand(2));
 810   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 811                                 N->getOperand(1), Idx);
 812 }
 813
 814 SDValue DAGTypeLegalizer::PromoteIntOp_MEMBARRIER(SDNode *N) {
 815   SDValue NewOps[6];
 816   DebugLoc dl = N->getDebugLoc();
 817   NewOps[0] = N->getOperand(0);
 818   for (unsigned i = 1; i < array_lengthof(NewOps); ++i) {
 819     SDValue Flag = GetPromotedInteger(N->getOperand(i));
 820     NewOps[i] = DAG.getZeroExtendInReg(Flag, dl, MVT::i1);
 821   }
 822   return DAG.UpdateNodeOperands(SDValue (N, 0), NewOps,
 823                                 array_lengthof(NewOps));
 824 }
 825
 826 SDValue DAGTypeLegalizer::PromoteIntOp_SCALAR_TO_VECTOR(SDNode *N) {
 827   // Integer SCALAR_TO_VECTOR operands are implicitly truncated, so just promote
 828   // the operand in place.
 829   return DAG.UpdateNodeOperands(SDValue(N, 0),
 830                                 GetPromotedInteger(N->getOperand(0)));
 831 }
 832
 833 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT(SDNode *N, unsigned OpNo) {
 834   assert(OpNo == 0 && "Only know how to promote condition");
 835
 836   // Promote all the way up to the canonical SetCC type.
 837   EVT SVT = TLI.getSetCCResultType(N->getOperand(1).getValueType());
 838   SDValue Cond = PromoteTargetBoolean(N->getOperand(0), SVT);
 839
 840   return DAG.UpdateNodeOperands(SDValue(N, 0), Cond,
 841                                 N->getOperand(1), N->getOperand(2));
 842 }
 843
 844 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT_CC(SDNode *N, unsigned OpNo) {
 845   assert(OpNo == 0 && "Don't know how to promote this operand!");
 846
 847   SDValue LHS = N->getOperand(0);
 848   SDValue RHS = N->getOperand(1);
 849   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(4))->get());
 850
 851   // The CC (#4) and the possible return values (#2 and #3) have legal types.
 852   return DAG.UpdateNodeOperands(SDValue(N, 0), LHS, RHS, N->getOperand(2),
 853                                 N->getOperand(3), N->getOperand(4));
 854 }
 855
 856 SDValue DAGTypeLegalizer::PromoteIntOp_SETCC(SDNode *N, unsigned OpNo) {
 857   assert(OpNo == 0 && "Don't know how to promote this operand!");
 858
 859   SDValue LHS = N->getOperand(0);
 860   SDValue RHS = N->getOperand(1);
 861   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(2))->get());
 862
 863   // The CC (#2) is always legal.
 864   return DAG.UpdateNodeOperands(SDValue(N, 0), LHS, RHS, N->getOperand(2));
 865 }
 866
 867 SDValue DAGTypeLegalizer::PromoteIntOp_Shift(SDNode *N) {
 868   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
 869                                 ZExtPromotedInteger(N->getOperand(1)));
 870 }
 871
 872 SDValue DAGTypeLegalizer::PromoteIntOp_SIGN_EXTEND(SDNode *N) {
 873   SDValue Op = GetPromotedInteger(N->getOperand(0));
 874   DebugLoc dl = N->getDebugLoc();
 875   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
 876   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Op.getValueType(),
 877                      Op, DAG.getValueType(N->getOperand(0).getValueType()));
 878 }
 879
 880 SDValue DAGTypeLegalizer::PromoteIntOp_SINT_TO_FP(SDNode *N) {
 881   return DAG.UpdateNodeOperands(SDValue(N, 0),
 882                                 SExtPromotedInteger(N->getOperand(0)));
 883 }
 884
 885 SDValue DAGTypeLegalizer::PromoteIntOp_STORE(StoreSDNode *N, unsigned OpNo){
 886   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
 887   SDValue Ch = N->getChain(), Ptr = N->getBasePtr();
 888   int SVOffset = N->getSrcValueOffset();
 889   unsigned Alignment = N->getAlignment();
 890   bool isVolatile = N->isVolatile();
 891   bool isNonTemporal = N->isNonTemporal();
 892   DebugLoc dl = N->getDebugLoc();
 893
 894   SDValue Val = GetPromotedInteger(N->getValue());  // Get promoted value.
 895
 896   // Truncate the value and store the result.
 897   return DAG.getTruncStore(Ch, dl, Val, Ptr, N->getSrcValue(),
 898                            SVOffset, N->getMemoryVT(),
 899                            isVolatile, isNonTemporal, Alignment);
 900 }
 901
 902 SDValue DAGTypeLegalizer::PromoteIntOp_TRUNCATE(SDNode *N) {
 903   SDValue Op = GetPromotedInteger(N->getOperand(0));
 904   return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), N->getValueType(0), Op);
 905 }
 906
 907 SDValue DAGTypeLegalizer::PromoteIntOp_UINT_TO_FP(SDNode *N) {
 908   return DAG.UpdateNodeOperands(SDValue(N, 0),
 909                                 ZExtPromotedInteger(N->getOperand(0)));
 910 }
 911
 912 SDValue DAGTypeLegalizer::PromoteIntOp_ZERO_EXTEND(SDNode *N) {
 913   DebugLoc dl = N->getDebugLoc();
 914   SDValue Op = GetPromotedInteger(N->getOperand(0));
 915   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
 916   return DAG.getZeroExtendInReg(Op, dl, N->getOperand(0).getValueType());
 917 }
 918
 919
 920 //===----------------------------------------------------------------------===//
 921 //  Integer Result Expansion
 922 //===----------------------------------------------------------------------===//
 923
 924 /// ExpandIntegerResult - This method is called when the specified result of the
 925 /// specified node is found to need expansion.  At this point, the node may also
 926 /// have invalid operands or may have other results that need promotion, we just
 927 /// know that (at least) one result needs expansion.
 928 void DAGTypeLegalizer::ExpandIntegerResult(SDNode *N, unsigned ResNo) {
 929   DEBUG(dbgs() << "Expand integer result: "; N->dump(&DAG); dbgs() << "\n");
 930   SDValue Lo, Hi;
 931   Lo = Hi = SDValue();
 932
 933   // See if the target wants to custom expand this node.
 934   if (CustomLowerNode(N, N->getValueType(ResNo), true))
 935     return;
 936
 937   switch (N->getOpcode()) {
 938   default:
 939 #ifndef NDEBUG
 940     dbgs() << "ExpandIntegerResult #" << ResNo << ": ";
 941     N->dump(&DAG); dbgs() << "\n";
 942 #endif
 943     llvm_unreachable("Do not know how to expand the result of this operator!");
 944
 945   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, Lo, Hi); break;
 946   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
 947   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
 948   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
 949
 950   case ISD::BIT_CONVERT:        ExpandRes_BIT_CONVERT(N, Lo, Hi); break;
 951   case ISD::BUILD_PAIR:         ExpandRes_BUILD_PAIR(N, Lo, Hi); break;
 952   case ISD::EXTRACT_ELEMENT:    ExpandRes_EXTRACT_ELEMENT(N, Lo, Hi); break;
 953   case ISD::EXTRACT_VECTOR_ELT: ExpandRes_EXTRACT_VECTOR_ELT(N, Lo, Hi); break;
 954   case ISD::VAARG:              ExpandRes_VAARG(N, Lo, Hi); break;
 955
 956   case ISD::ANY_EXTEND:  ExpandIntRes_ANY_EXTEND(N, Lo, Hi); break;
 957   case ISD::AssertSext:  ExpandIntRes_AssertSext(N, Lo, Hi); break;
 958   case ISD::AssertZext:  ExpandIntRes_AssertZext(N, Lo, Hi); break;
 959   case ISD::BSWAP:       ExpandIntRes_BSWAP(N, Lo, Hi); break;
 960   case ISD::Constant:    ExpandIntRes_Constant(N, Lo, Hi); break;
 961   case ISD::CTLZ:        ExpandIntRes_CTLZ(N, Lo, Hi); break;
 962   case ISD::CTPOP:       ExpandIntRes_CTPOP(N, Lo, Hi); break;
 963   case ISD::CTTZ:        ExpandIntRes_CTTZ(N, Lo, Hi); break;
 964   case ISD::FP_TO_SINT:  ExpandIntRes_FP_TO_SINT(N, Lo, Hi); break;
 965   case ISD::FP_TO_UINT:  ExpandIntRes_FP_TO_UINT(N, Lo, Hi); break;
 966   case ISD::LOAD:        ExpandIntRes_LOAD(cast<LoadSDNode>(N), Lo, Hi); break;
 967   case ISD::MUL:         ExpandIntRes_MUL(N, Lo, Hi); break;
 968   case ISD::SDIV:        ExpandIntRes_SDIV(N, Lo, Hi); break;
 969   case ISD::SIGN_EXTEND: ExpandIntRes_SIGN_EXTEND(N, Lo, Hi); break;
 970   case ISD::SIGN_EXTEND_INREG: ExpandIntRes_SIGN_EXTEND_INREG(N, Lo, Hi); break;
 971   case ISD::SREM:        ExpandIntRes_SREM(N, Lo, Hi); break;
 972   case ISD::TRUNCATE:    ExpandIntRes_TRUNCATE(N, Lo, Hi); break;
 973   case ISD::UDIV:        ExpandIntRes_UDIV(N, Lo, Hi); break;
 974   case ISD::UREM:        ExpandIntRes_UREM(N, Lo, Hi); break;
 975   case ISD::ZERO_EXTEND: ExpandIntRes_ZERO_EXTEND(N, Lo, Hi); break;
 976
 977   case ISD::AND:
 978   case ISD::OR:
 979   case ISD::XOR: ExpandIntRes_Logical(N, Lo, Hi); break;
 980
 981   case ISD::ADD:
 982   case ISD::SUB: ExpandIntRes_ADDSUB(N, Lo, Hi); break;
 983
 984   case ISD::ADDC:
 985   case ISD::SUBC: ExpandIntRes_ADDSUBC(N, Lo, Hi); break;
 986
 987   case ISD::ADDE:
 988   case ISD::SUBE: ExpandIntRes_ADDSUBE(N, Lo, Hi); break;
 989
 990   case ISD::SHL:
 991   case ISD::SRA:
 992   case ISD::SRL: ExpandIntRes_Shift(N, Lo, Hi); break;
 993   }
 994
 995   // If Lo/Hi is null, the sub-method took care of registering results etc.
 996   if (Lo.getNode())
 997     SetExpandedInteger(SDValue(N, ResNo), Lo, Hi);
 998 }
 999
1000 /// ExpandShiftByConstant - N is a shift by a value that needs to be expanded,
1001 /// and the shift amount is a constant 'Amt'.  Expand the operation.
1002 void DAGTypeLegalizer::ExpandShiftByConstant(SDNode *N, unsigned Amt,
1003                                              SDValue &Lo, SDValue &Hi) {
1004   DebugLoc dl = N->getDebugLoc();
1005   // Expand the incoming operand to be shifted, so that we have its parts
1006   SDValue InL, InH;
1007   GetExpandedInteger(N->getOperand(0), InL, InH);
1008
1009   EVT NVT = InL.getValueType();
1010   unsigned VTBits = N->getValueType(0).getSizeInBits();
1011   unsigned NVTBits = NVT.getSizeInBits();
1012   EVT ShTy = N->getOperand(1).getValueType();
1013
1014   if (N->getOpcode() == ISD::SHL) {
1015     if (Amt > VTBits) {
1016       Lo = Hi = DAG.getConstant(0, NVT);
1017     } else if (Amt > NVTBits) {
1018       Lo = DAG.getConstant(0, NVT);
1019       Hi = DAG.getNode(ISD::SHL, dl,
1020                        NVT, InL, DAG.getConstant(Amt-NVTBits,ShTy));
1021     } else if (Amt == NVTBits) {
1022       Lo = DAG.getConstant(0, NVT);
1023       Hi = InL;
1024     } else if (Amt == 1 &&
1025                TLI.isOperationLegalOrCustom(ISD::ADDC,
1026                                             TLI.getTypeToExpandTo(*DAG.getContext(), NVT))) {
1027       // Emit this X << 1 as X+X.
1028       SDVTList VTList = DAG.getVTList(NVT, MVT::Flag);
1029       SDValue LoOps[2] = { InL, InL };
1030       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps, 2);
1031       SDValue HiOps[3] = { InH, InH, Lo.getValue(1) };
1032       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps, 3);
1033     } else {
1034       Lo = DAG.getNode(ISD::SHL, dl, NVT, InL, DAG.getConstant(Amt, ShTy));
1035       Hi = DAG.getNode(ISD::OR, dl, NVT,
1036                        DAG.getNode(ISD::SHL, dl, NVT, InH,
1037                                    DAG.getConstant(Amt, ShTy)),
1038                        DAG.getNode(ISD::SRL, dl, NVT, InL,
1039                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1040     }
1041     return;
1042   }
1043
1044   if (N->getOpcode() == ISD::SRL) {
1045     if (Amt > VTBits) {
1046       Lo = DAG.getConstant(0, NVT);
1047       Hi = DAG.getConstant(0, NVT);
1048     } else if (Amt > NVTBits) {
1049       Lo = DAG.getNode(ISD::SRL, dl,
1050                        NVT, InH, DAG.getConstant(Amt-NVTBits,ShTy));
1051       Hi = DAG.getConstant(0, NVT);
1052     } else if (Amt == NVTBits) {
1053       Lo = InH;
1054       Hi = DAG.getConstant(0, NVT);
1055     } else {
1056       Lo = DAG.getNode(ISD::OR, dl, NVT,
1057                        DAG.getNode(ISD::SRL, dl, NVT, InL,
1058                                    DAG.getConstant(Amt, ShTy)),
1059                        DAG.getNode(ISD::SHL, dl, NVT, InH,
1060                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1061       Hi = DAG.getNode(ISD::SRL, dl, NVT, InH, DAG.getConstant(Amt, ShTy));
1062     }
1063     return;
1064   }
1065
1066   assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1067   if (Amt > VTBits) {
1068     Hi = Lo = DAG.getNode(ISD::SRA, dl, NVT, InH,
1069                           DAG.getConstant(NVTBits-1, ShTy));
1070   } else if (Amt > NVTBits) {
1071     Lo = DAG.getNode(ISD::SRA, dl, NVT, InH,
1072                      DAG.getConstant(Amt-NVTBits, ShTy));
1073     Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,
1074                      DAG.getConstant(NVTBits-1, ShTy));
1075   } else if (Amt == NVTBits) {
1076     Lo = InH;
1077     Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,
1078                      DAG.getConstant(NVTBits-1, ShTy));
1079   } else {
1080     Lo = DAG.getNode(ISD::OR, dl, NVT,
1081                      DAG.getNode(ISD::SRL, dl, NVT, InL,
1082                                  DAG.getConstant(Amt, ShTy)),
1083                      DAG.getNode(ISD::SHL, dl, NVT, InH,
1084                                  DAG.getConstant(NVTBits-Amt, ShTy)));
1085     Hi = DAG.getNode(ISD::SRA, dl, NVT, InH, DAG.getConstant(Amt, ShTy));
1086   }
1087 }
1088
1089 /// ExpandShiftWithKnownAmountBit - Try to determine whether we can simplify
1090 /// this shift based on knowledge of the high bit of the shift amount.  If we
1091 /// can tell this, we know that it is >= 32 or < 32, without knowing the actual
1092 /// shift amount.
1093 bool DAGTypeLegalizer::
1094 ExpandShiftWithKnownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1095   SDValue Amt = N->getOperand(1);
1096   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1097   EVT ShTy = Amt.getValueType();
1098   unsigned ShBits = ShTy.getScalarType().getSizeInBits();
1099   unsigned NVTBits = NVT.getScalarType().getSizeInBits();
1100   assert(isPowerOf2_32(NVTBits) &&
1101          "Expanded integer type size not a power of two!");
1102   DebugLoc dl = N->getDebugLoc();
1103
1104   APInt HighBitMask = APInt::getHighBitsSet(ShBits, ShBits - Log2_32(NVTBits));
1105   APInt KnownZero, KnownOne;
1106   DAG.ComputeMaskedBits(N->getOperand(1), HighBitMask, KnownZero, KnownOne);
1107
1108   // If we don't know anything about the high bits, exit.
1109   if (((KnownZero|KnownOne) & HighBitMask) == 0)
1110     return false;
1111
1112   // Get the incoming operand to be shifted.
1113   SDValue InL, InH;
1114   GetExpandedInteger(N->getOperand(0), InL, InH);
1115
1116   // If we know that any of the high bits of the shift amount are one, then we
1117   // can do this as a couple of simple shifts.
1118   if (KnownOne.intersects(HighBitMask)) {
1119     // Mask out the high bit, which we know is set.
1120     Amt = DAG.getNode(ISD::AND, dl, ShTy, Amt,
1121                       DAG.getConstant(~HighBitMask, ShTy));
1122
1123     switch (N->getOpcode()) {
1124     default: llvm_unreachable("Unknown shift");
1125     case ISD::SHL:
1126       Lo = DAG.getConstant(0, NVT);              // Low part is zero.
1127       Hi = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt); // High part from Lo part.
1128       return true;
1129     case ISD::SRL:
1130       Hi = DAG.getConstant(0, NVT);              // Hi part is zero.
1131       Lo = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt); // Lo part from Hi part.
1132       return true;
1133     case ISD::SRA:
1134       Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,       // Sign extend high part.
1135                        DAG.getConstant(NVTBits-1, ShTy));
1136       Lo = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt); // Lo part from Hi part.
1137       return true;
1138     }
1139   }
1140
1141 #if 0
1142   // FIXME: This code is broken for shifts with a zero amount!
1143   // If we know that all of the high bits of the shift amount are zero, then we
1144   // can do this as a couple of simple shifts.
1145   if ((KnownZero & HighBitMask) == HighBitMask) {
1146     // Compute 32-amt.
1147     SDValue Amt2 = DAG.getNode(ISD::SUB, ShTy,
1148                                  DAG.getConstant(NVTBits, ShTy),
1149                                  Amt);
1150     unsigned Op1, Op2;
1151     switch (N->getOpcode()) {
1152     default: llvm_unreachable("Unknown shift");
1153     case ISD::SHL:  Op1 = ISD::SHL; Op2 = ISD::SRL; break;
1154     case ISD::SRL:
1155     case ISD::SRA:  Op1 = ISD::SRL; Op2 = ISD::SHL; break;
1156     }
1157
1158     Lo = DAG.getNode(N->getOpcode(), NVT, InL, Amt);
1159     Hi = DAG.getNode(ISD::OR, NVT,
1160                      DAG.getNode(Op1, NVT, InH, Amt),
1161                      DAG.getNode(Op2, NVT, InL, Amt2));
1162     return true;
1163   }
1164 #endif
1165
1166   return false;
1167 }
1168
1169 /// ExpandShiftWithUnknownAmountBit - Fully general expansion of integer shift
1170 /// of any size.
1171 bool DAGTypeLegalizer::
1172 ExpandShiftWithUnknownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1173   SDValue Amt = N->getOperand(1);
1174   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1175   EVT ShTy = Amt.getValueType();
1176   unsigned NVTBits = NVT.getSizeInBits();
1177   assert(isPowerOf2_32(NVTBits) &&
1178          "Expanded integer type size not a power of two!");
1179   DebugLoc dl = N->getDebugLoc();
1180
1181   // Get the incoming operand to be shifted.
1182   SDValue InL, InH;
1183   GetExpandedInteger(N->getOperand(0), InL, InH);
1184
1185   SDValue NVBitsNode = DAG.getConstant(NVTBits, ShTy);
1186   SDValue AmtExcess = DAG.getNode(ISD::SUB, dl, ShTy, Amt, NVBitsNode);
1187   SDValue AmtLack = DAG.getNode(ISD::SUB, dl, ShTy, NVBitsNode, Amt);
1188   SDValue isShort = DAG.getSetCC(dl, TLI.getSetCCResultType(ShTy),
1189                                  Amt, NVBitsNode, ISD::SETULT);
1190
1191   SDValue LoS, HiS, LoL, HiL;
1192   switch (N->getOpcode()) {
1193   default: llvm_unreachable("Unknown shift");
1194   case ISD::SHL:
1195     // Short: ShAmt < NVTBits
1196     LoS = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt);
1197     HiS = DAG.getNode(ISD::OR, dl, NVT,
1198                       DAG.getNode(ISD::SHL, dl, NVT, InH, Amt),
1199     // FIXME: If Amt is zero, the following shift generates an undefined result
1200     // on some architectures.
1201                       DAG.getNode(ISD::SRL, dl, NVT, InL, AmtLack));
1202
1203     // Long: ShAmt >= NVTBits
1204     LoL = DAG.getConstant(0, NVT);                        // Lo part is zero.
1205     HiL = DAG.getNode(ISD::SHL, dl, NVT, InL, AmtExcess); // Hi from Lo part.
1206
1207     Lo = DAG.getNode(ISD::SELECT, dl, NVT, isShort, LoS, LoL);
1208     Hi = DAG.getNode(ISD::SELECT, dl, NVT, isShort, HiS, HiL);
1209     return true;
1210   case ISD::SRL:
1211     // Short: ShAmt < NVTBits
1212     HiS = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt);
1213     LoS = DAG.getNode(ISD::OR, dl, NVT,
1214                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1215     // FIXME: If Amt is zero, the following shift generates an undefined result
1216     // on some architectures.
1217                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1218
1219     // Long: ShAmt >= NVTBits
1220     HiL = DAG.getConstant(0, NVT);                        // Hi part is zero.
1221     LoL = DAG.getNode(ISD::SRL, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1222
1223     Lo = DAG.getNode(ISD::SELECT, dl, NVT, isShort, LoS, LoL);
1224     Hi = DAG.getNode(ISD::SELECT, dl, NVT, isShort, HiS, HiL);
1225     return true;
1226   case ISD::SRA:
1227     // Short: ShAmt < NVTBits
1228     HiS = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt);
1229     LoS = DAG.getNode(ISD::OR, dl, NVT,
1230                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1231     // FIXME: If Amt is zero, the following shift generates an undefined result
1232     // on some architectures.
1233                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1234
1235     // Long: ShAmt >= NVTBits
1236     HiL = DAG.getNode(ISD::SRA, dl, NVT, InH,             // Sign of Hi part.
1237                       DAG.getConstant(NVTBits-1, ShTy));
1238     LoL = DAG.getNode(ISD::SRA, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1239
1240     Lo = DAG.getNode(ISD::SELECT, dl, NVT, isShort, LoS, LoL);
1241     Hi = DAG.getNode(ISD::SELECT, dl, NVT, isShort, HiS, HiL);
1242     return true;
1243   }
1244
1245   return false;
1246 }
1247
1248 void DAGTypeLegalizer::ExpandIntRes_ADDSUB(SDNode *N,
1249                                            SDValue &Lo, SDValue &Hi) {
1250   DebugLoc dl = N->getDebugLoc();
1251   // Expand the subcomponents.
1252   SDValue LHSL, LHSH, RHSL, RHSH;
1253   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1254   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1255
1256   EVT NVT = LHSL.getValueType();
1257   SDValue LoOps[2] = { LHSL, RHSL };
1258   SDValue HiOps[3] = { LHSH, RHSH };
1259
1260   // Do not generate ADDC/ADDE or SUBC/SUBE if the target does not support
1261   // them.  TODO: Teach operation legalization how to expand unsupported
1262   // ADDC/ADDE/SUBC/SUBE.  The problem is that these operations generate
1263   // a carry of type MVT::Flag, but there doesn't seem to be any way to
1264   // generate a value of this type in the expanded code sequence.
1265   bool hasCarry =
1266     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1267                                    ISD::ADDC : ISD::SUBC,
1268                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1269
1270   if (hasCarry) {
1271     SDVTList VTList = DAG.getVTList(NVT, MVT::Flag);
1272     if (N->getOpcode() == ISD::ADD) {
1273       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps, 2);
1274       HiOps[2] = Lo.getValue(1);
1275       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps, 3);
1276     } else {
1277       Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps, 2);
1278       HiOps[2] = Lo.getValue(1);
1279       Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps, 3);
1280     }
1281   } else {
1282     if (N->getOpcode() == ISD::ADD) {
1283       Lo = DAG.getNode(ISD::ADD, dl, NVT, LoOps, 2);
1284       Hi = DAG.getNode(ISD::ADD, dl, NVT, HiOps, 2);
1285       SDValue Cmp1 = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Lo, LoOps[0],
1286                                   ISD::SETULT);
1287       SDValue Carry1 = DAG.getNode(ISD::SELECT, dl, NVT, Cmp1,
1288                                    DAG.getConstant(1, NVT),
1289                                    DAG.getConstant(0, NVT));
1290       SDValue Cmp2 = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Lo, LoOps[1],
1291                                   ISD::SETULT);
1292       SDValue Carry2 = DAG.getNode(ISD::SELECT, dl, NVT, Cmp2,
1293                                    DAG.getConstant(1, NVT), Carry1);
1294       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, Carry2);
1295     } else {
1296       Lo = DAG.getNode(ISD::SUB, dl, NVT, LoOps, 2);
1297       Hi = DAG.getNode(ISD::SUB, dl, NVT, HiOps, 2);
1298       SDValue Cmp =
1299         DAG.getSetCC(dl, TLI.getSetCCResultType(LoOps[0].getValueType()),
1300                      LoOps[0], LoOps[1], ISD::SETULT);
1301       SDValue Borrow = DAG.getNode(ISD::SELECT, dl, NVT, Cmp,
1302                                    DAG.getConstant(1, NVT),
1303                                    DAG.getConstant(0, NVT));
1304       Hi = DAG.getNode(ISD::SUB, dl, NVT, Hi, Borrow);
1305     }
1306   }
1307 }
1308
1309 void DAGTypeLegalizer::ExpandIntRes_ADDSUBC(SDNode *N,
1310                                             SDValue &Lo, SDValue &Hi) {
1311   // Expand the subcomponents.
1312   SDValue LHSL, LHSH, RHSL, RHSH;
1313   DebugLoc dl = N->getDebugLoc();
1314   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1315   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1316   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Flag);
1317   SDValue LoOps[2] = { LHSL, RHSL };
1318   SDValue HiOps[3] = { LHSH, RHSH };
1319
1320   if (N->getOpcode() == ISD::ADDC) {
1321     Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps, 2);
1322     HiOps[2] = Lo.getValue(1);
1323     Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps, 3);
1324   } else {
1325     Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps, 2);
1326     HiOps[2] = Lo.getValue(1);
1327     Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps, 3);
1328   }
1329
1330   // Legalized the flag result - switch anything that used the old flag to
1331   // use the new one.
1332   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1333 }
1334
1335 void DAGTypeLegalizer::ExpandIntRes_ADDSUBE(SDNode *N,
1336                                             SDValue &Lo, SDValue &Hi) {
1337   // Expand the subcomponents.
1338   SDValue LHSL, LHSH, RHSL, RHSH;
1339   DebugLoc dl = N->getDebugLoc();
1340   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1341   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1342   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Flag);
1343   SDValue LoOps[3] = { LHSL, RHSL, N->getOperand(2) };
1344   SDValue HiOps[3] = { LHSH, RHSH };
1345
1346   Lo = DAG.getNode(N->getOpcode(), dl, VTList, LoOps, 3);
1347   HiOps[2] = Lo.getValue(1);
1348   Hi = DAG.getNode(N->getOpcode(), dl, VTList, HiOps, 3);
1349
1350   // Legalized the flag result - switch anything that used the old flag to
1351   // use the new one.
1352   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1353 }
1354
1355 void DAGTypeLegalizer::ExpandIntRes_ANY_EXTEND(SDNode *N,
1356                                                SDValue &Lo, SDValue &Hi) {
1357   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1358   DebugLoc dl = N->getDebugLoc();
1359   SDValue Op = N->getOperand(0);
1360   if (Op.getValueType().bitsLE(NVT)) {
1361     // The low part is any extension of the input (which degenerates to a copy).
1362     Lo = DAG.getNode(ISD::ANY_EXTEND, dl, NVT, Op);
1363     Hi = DAG.getUNDEF(NVT);   // The high part is undefined.
1364   } else {
1365     // For example, extension of an i48 to an i64.  The operand type necessarily
1366     // promotes to the result type, so will end up being expanded too.
1367     assert(getTypeAction(Op.getValueType()) == PromoteInteger &&
1368            "Only know how to promote this result!");
1369     SDValue Res = GetPromotedInteger(Op);
1370     assert(Res.getValueType() == N->getValueType(0) &&
1371            "Operand over promoted?");
1372     // Split the promoted operand.  This will simplify when it is expanded.
1373     SplitInteger(Res, Lo, Hi);
1374   }
1375 }
1376
1377 void DAGTypeLegalizer::ExpandIntRes_AssertSext(SDNode *N,
1378                                                SDValue &Lo, SDValue &Hi) {
1379   DebugLoc dl = N->getDebugLoc();
1380   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1381   EVT NVT = Lo.getValueType();
1382   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1383   unsigned NVTBits = NVT.getSizeInBits();
1384   unsigned EVTBits = EVT.getSizeInBits();
1385
1386   if (NVTBits < EVTBits) {
1387     Hi = DAG.getNode(ISD::AssertSext, dl, NVT, Hi,
1388                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1389                                                         EVTBits - NVTBits)));
1390   } else {
1391     Lo = DAG.getNode(ISD::AssertSext, dl, NVT, Lo, DAG.getValueType(EVT));
1392     // The high part replicates the sign bit of Lo, make it explicit.
1393     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1394                      DAG.getConstant(NVTBits-1, TLI.getPointerTy()));
1395   }
1396 }
1397
1398 void DAGTypeLegalizer::ExpandIntRes_AssertZext(SDNode *N,
1399                                                SDValue &Lo, SDValue &Hi) {
1400   DebugLoc dl = N->getDebugLoc();
1401   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1402   EVT NVT = Lo.getValueType();
1403   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1404   unsigned NVTBits = NVT.getSizeInBits();
1405   unsigned EVTBits = EVT.getSizeInBits();
1406
1407   if (NVTBits < EVTBits) {
1408     Hi = DAG.getNode(ISD::AssertZext, dl, NVT, Hi,
1409                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1410                                                         EVTBits - NVTBits)));
1411   } else {
1412     Lo = DAG.getNode(ISD::AssertZext, dl, NVT, Lo, DAG.getValueType(EVT));
1413     // The high part must be zero, make it explicit.
1414     Hi = DAG.getConstant(0, NVT);
1415   }
1416 }
1417
1418 void DAGTypeLegalizer::ExpandIntRes_BSWAP(SDNode *N,
1419                                           SDValue &Lo, SDValue &Hi) {
1420   DebugLoc dl = N->getDebugLoc();
1421   GetExpandedInteger(N->getOperand(0), Hi, Lo);  // Note swapped operands.
1422   Lo = DAG.getNode(ISD::BSWAP, dl, Lo.getValueType(), Lo);
1423   Hi = DAG.getNode(ISD::BSWAP, dl, Hi.getValueType(), Hi);
1424 }
1425
1426 void DAGTypeLegalizer::ExpandIntRes_Constant(SDNode *N,
1427                                              SDValue &Lo, SDValue &Hi) {
1428   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1429   unsigned NBitWidth = NVT.getSizeInBits();
1430   const APInt &Cst = cast<ConstantSDNode>(N)->getAPIntValue();
1431   Lo = DAG.getConstant(APInt(Cst).trunc(NBitWidth), NVT);
1432   Hi = DAG.getConstant(Cst.lshr(NBitWidth).trunc(NBitWidth), NVT);
1433 }
1434
1435 void DAGTypeLegalizer::ExpandIntRes_CTLZ(SDNode *N,
1436                                          SDValue &Lo, SDValue &Hi) {
1437   DebugLoc dl = N->getDebugLoc();
1438   // ctlz (HiLo) -> Hi != 0 ? ctlz(Hi) : (ctlz(Lo)+32)
1439   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1440   EVT NVT = Lo.getValueType();
1441
1442   SDValue HiNotZero = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Hi,
1443                                    DAG.getConstant(0, NVT), ISD::SETNE);
1444
1445   SDValue LoLZ = DAG.getNode(ISD::CTLZ, dl, NVT, Lo);
1446   SDValue HiLZ = DAG.getNode(ISD::CTLZ, dl, NVT, Hi);
1447
1448   Lo = DAG.getNode(ISD::SELECT, dl, NVT, HiNotZero, HiLZ,
1449                    DAG.getNode(ISD::ADD, dl, NVT, LoLZ,
1450                                DAG.getConstant(NVT.getSizeInBits(), NVT)));
1451   Hi = DAG.getConstant(0, NVT);
1452 }
1453
1454 void DAGTypeLegalizer::ExpandIntRes_CTPOP(SDNode *N,
1455                                           SDValue &Lo, SDValue &Hi) {
1456   DebugLoc dl = N->getDebugLoc();
1457   // ctpop(HiLo) -> ctpop(Hi)+ctpop(Lo)
1458   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1459   EVT NVT = Lo.getValueType();
1460   Lo = DAG.getNode(ISD::ADD, dl, NVT, DAG.getNode(ISD::CTPOP, dl, NVT, Lo),
1461                    DAG.getNode(ISD::CTPOP, dl, NVT, Hi));
1462   Hi = DAG.getConstant(0, NVT);
1463 }
1464
1465 void DAGTypeLegalizer::ExpandIntRes_CTTZ(SDNode *N,
1466                                          SDValue &Lo, SDValue &Hi) {
1467   DebugLoc dl = N->getDebugLoc();
1468   // cttz (HiLo) -> Lo != 0 ? cttz(Lo) : (cttz(Hi)+32)
1469   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1470   EVT NVT = Lo.getValueType();
1471
1472   SDValue LoNotZero = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT), Lo,
1473                                    DAG.getConstant(0, NVT), ISD::SETNE);
1474
1475   SDValue LoLZ = DAG.getNode(ISD::CTTZ, dl, NVT, Lo);
1476   SDValue HiLZ = DAG.getNode(ISD::CTTZ, dl, NVT, Hi);
1477
1478   Lo = DAG.getNode(ISD::SELECT, dl, NVT, LoNotZero, LoLZ,
1479                    DAG.getNode(ISD::ADD, dl, NVT, HiLZ,
1480                                DAG.getConstant(NVT.getSizeInBits(), NVT)));
1481   Hi = DAG.getConstant(0, NVT);
1482 }
1483
1484 void DAGTypeLegalizer::ExpandIntRes_FP_TO_SINT(SDNode *N, SDValue &Lo,
1485                                                SDValue &Hi) {
1486   DebugLoc dl = N->getDebugLoc();
1487   EVT VT = N->getValueType(0);
1488   SDValue Op = N->getOperand(0);
1489   RTLIB::Libcall LC = RTLIB::getFPTOSINT(Op.getValueType(), VT);
1490   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-sint conversion!");
1491   SplitInteger(MakeLibCall(LC, VT, &Op, 1, true/*irrelevant*/, dl), Lo, Hi);
1492 }
1493
1494 void DAGTypeLegalizer::ExpandIntRes_FP_TO_UINT(SDNode *N, SDValue &Lo,
1495                                                SDValue &Hi) {
1496   DebugLoc dl = N->getDebugLoc();
1497   EVT VT = N->getValueType(0);
1498   SDValue Op = N->getOperand(0);
1499   RTLIB::Libcall LC = RTLIB::getFPTOUINT(Op.getValueType(), VT);
1500   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-uint conversion!");
1501   SplitInteger(MakeLibCall(LC, VT, &Op, 1, false/*irrelevant*/, dl), Lo, Hi);
1502 }
1503
1504 void DAGTypeLegalizer::ExpandIntRes_LOAD(LoadSDNode *N,
1505                                          SDValue &Lo, SDValue &Hi) {
1506   if (ISD::isNormalLoad(N)) {
1507     ExpandRes_NormalLoad(N, Lo, Hi);
1508     return;
1509   }
1510
1511   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
1512
1513   EVT VT = N->getValueType(0);
1514   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1515   SDValue Ch  = N->getChain();
1516   SDValue Ptr = N->getBasePtr();
1517   ISD::LoadExtType ExtType = N->getExtensionType();
1518   int SVOffset = N->getSrcValueOffset();
1519   unsigned Alignment = N->getAlignment();
1520   bool isVolatile = N->isVolatile();
1521   bool isNonTemporal = N->isNonTemporal();
1522   DebugLoc dl = N->getDebugLoc();
1523
1524   assert(NVT.isByteSized() && "Expanded type not byte sized!");
1525
1526   if (N->getMemoryVT().bitsLE(NVT)) {
1527     EVT MemVT = N->getMemoryVT();
1528
1529     Lo = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getSrcValue(), SVOffset,
1530                         MemVT, isVolatile, isNonTemporal, Alignment);
1531
1532     // Remember the chain.
1533     Ch = Lo.getValue(1);
1534
1535     if (ExtType == ISD::SEXTLOAD) {
1536       // The high part is obtained by SRA'ing all but one of the bits of the
1537       // lo part.
1538       unsigned LoSize = Lo.getValueType().getSizeInBits();
1539       Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1540                        DAG.getConstant(LoSize-1, TLI.getPointerTy()));
1541     } else if (ExtType == ISD::ZEXTLOAD) {
1542       // The high part is just a zero.
1543       Hi = DAG.getConstant(0, NVT);
1544     } else {
1545       assert(ExtType == ISD::EXTLOAD && "Unknown extload!");
1546       // The high part is undefined.
1547       Hi = DAG.getUNDEF(NVT);
1548     }
1549   } else if (TLI.isLittleEndian()) {
1550     // Little-endian - low bits are at low addresses.
1551     Lo = DAG.getLoad(NVT, dl, Ch, Ptr, N->getSrcValue(), SVOffset,
1552                      isVolatile, isNonTemporal, Alignment);
1553
1554     unsigned ExcessBits =
1555       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
1556     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
1557
1558     // Increment the pointer to the other half.
1559     unsigned IncrementSize = NVT.getSizeInBits()/8;
1560     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1561                       DAG.getIntPtrConstant(IncrementSize));
1562     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getSrcValue(),
1563                         SVOffset+IncrementSize, NEVT,
1564                         isVolatile, isNonTemporal,
1565                         MinAlign(Alignment, IncrementSize));
1566
1567     // Build a factor node to remember that this load is independent of the
1568     // other one.
1569     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1570                      Hi.getValue(1));
1571   } else {
1572     // Big-endian - high bits are at low addresses.  Favor aligned loads at
1573     // the cost of some bit-fiddling.
1574     EVT MemVT = N->getMemoryVT();
1575     unsigned EBytes = MemVT.getStoreSize();
1576     unsigned IncrementSize = NVT.getSizeInBits()/8;
1577     unsigned ExcessBits = (EBytes - IncrementSize)*8;
1578
1579     // Load both the high bits and maybe some of the low bits.
1580     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getSrcValue(), SVOffset,
1581                         EVT::getIntegerVT(*DAG.getContext(),
1582                                           MemVT.getSizeInBits() - ExcessBits),
1583                         isVolatile, isNonTemporal, Alignment);
1584
1585     // Increment the pointer to the other half.
1586     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1587                       DAG.getIntPtrConstant(IncrementSize));
1588     // Load the rest of the low bits.
1589     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, NVT, Ch, Ptr, N->getSrcValue(),
1590                         SVOffset+IncrementSize,
1591                         EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
1592                         isVolatile, isNonTemporal,
1593                         MinAlign(Alignment, IncrementSize));
1594
1595     // Build a factor node to remember that this load is independent of the
1596     // other one.
1597     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1598                      Hi.getValue(1));
1599
1600     if (ExcessBits < NVT.getSizeInBits()) {
1601       // Transfer low bits from the bottom of Hi to the top of Lo.
1602       Lo = DAG.getNode(ISD::OR, dl, NVT, Lo,
1603                        DAG.getNode(ISD::SHL, dl, NVT, Hi,
1604                                    DAG.getConstant(ExcessBits,
1605                                                    TLI.getPointerTy())));
1606       // Move high bits to the right position in Hi.
1607       Hi = DAG.getNode(ExtType == ISD::SEXTLOAD ? ISD::SRA : ISD::SRL, dl,
1608                        NVT, Hi,
1609                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
1610                                        TLI.getPointerTy()));
1611     }
1612   }
1613
1614   // Legalized the chain result - switch anything that used the old chain to
1615   // use the new one.
1616   ReplaceValueWith(SDValue(N, 1), Ch);
1617 }
1618
1619 void DAGTypeLegalizer::ExpandIntRes_Logical(SDNode *N,
1620                                             SDValue &Lo, SDValue &Hi) {
1621   DebugLoc dl = N->getDebugLoc();
1622   SDValue LL, LH, RL, RH;
1623   GetExpandedInteger(N->getOperand(0), LL, LH);
1624   GetExpandedInteger(N->getOperand(1), RL, RH);
1625   Lo = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LL, RL);
1626   Hi = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LH, RH);
1627 }
1628
1629 void DAGTypeLegalizer::ExpandIntRes_MUL(SDNode *N,
1630                                         SDValue &Lo, SDValue &Hi) {
1631   EVT VT = N->getValueType(0);
1632   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1633   DebugLoc dl = N->getDebugLoc();
1634
1635   bool HasMULHS = TLI.isOperationLegalOrCustom(ISD::MULHS, NVT);
1636   bool HasMULHU = TLI.isOperationLegalOrCustom(ISD::MULHU, NVT);
1637   bool HasSMUL_LOHI = TLI.isOperationLegalOrCustom(ISD::SMUL_LOHI, NVT);
1638   bool HasUMUL_LOHI = TLI.isOperationLegalOrCustom(ISD::UMUL_LOHI, NVT);
1639   if (HasMULHU || HasMULHS || HasUMUL_LOHI || HasSMUL_LOHI) {
1640     SDValue LL, LH, RL, RH;
1641     GetExpandedInteger(N->getOperand(0), LL, LH);
1642     GetExpandedInteger(N->getOperand(1), RL, RH);
1643     unsigned OuterBitSize = VT.getSizeInBits();
1644     unsigned InnerBitSize = NVT.getSizeInBits();
1645     unsigned LHSSB = DAG.ComputeNumSignBits(N->getOperand(0));
1646     unsigned RHSSB = DAG.ComputeNumSignBits(N->getOperand(1));
1647
1648     APInt HighMask = APInt::getHighBitsSet(OuterBitSize, InnerBitSize);
1649     if (DAG.MaskedValueIsZero(N->getOperand(0), HighMask) &&
1650         DAG.MaskedValueIsZero(N->getOperand(1), HighMask)) {
1651       // The inputs are both zero-extended.
1652       if (HasUMUL_LOHI) {
1653         // We can emit a umul_lohi.
1654         Lo = DAG.getNode(ISD::UMUL_LOHI, dl, DAG.getVTList(NVT, NVT), LL, RL);
1655         Hi = SDValue(Lo.getNode(), 1);
1656         return;
1657       }
1658       if (HasMULHU) {
1659         // We can emit a mulhu+mul.
1660         Lo = DAG.getNode(ISD::MUL, dl, NVT, LL, RL);
1661         Hi = DAG.getNode(ISD::MULHU, dl, NVT, LL, RL);
1662         return;
1663       }
1664     }
1665     if (LHSSB > InnerBitSize && RHSSB > InnerBitSize) {
1666       // The input values are both sign-extended.
1667       if (HasSMUL_LOHI) {
1668         // We can emit a smul_lohi.
1669         Lo = DAG.getNode(ISD::SMUL_LOHI, dl, DAG.getVTList(NVT, NVT), LL, RL);
1670         Hi = SDValue(Lo.getNode(), 1);
1671         return;
1672       }
1673       if (HasMULHS) {
1674         // We can emit a mulhs+mul.
1675         Lo = DAG.getNode(ISD::MUL, dl, NVT, LL, RL);
1676         Hi = DAG.getNode(ISD::MULHS, dl, NVT, LL, RL);
1677         return;
1678       }
1679     }
1680     if (HasUMUL_LOHI) {
1681       // Lo,Hi = umul LHS, RHS.
1682       SDValue UMulLOHI = DAG.getNode(ISD::UMUL_LOHI, dl,
1683                                        DAG.getVTList(NVT, NVT), LL, RL);
1684       Lo = UMulLOHI;
1685       Hi = UMulLOHI.getValue(1);
1686       RH = DAG.getNode(ISD::MUL, dl, NVT, LL, RH);
1687       LH = DAG.getNode(ISD::MUL, dl, NVT, LH, RL);
1688       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, RH);
1689       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, LH);
1690       return;
1691     }
1692     if (HasMULHU) {
1693       Lo = DAG.getNode(ISD::MUL, dl, NVT, LL, RL);
1694       Hi = DAG.getNode(ISD::MULHU, dl, NVT, LL, RL);
1695       RH = DAG.getNode(ISD::MUL, dl, NVT, LL, RH);
1696       LH = DAG.getNode(ISD::MUL, dl, NVT, LH, RL);
1697       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, RH);
1698       Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, LH);
1699       return;
1700     }
1701   }
1702
1703   // If nothing else, we can make a libcall.
1704   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1705   if (VT == MVT::i16)
1706     LC = RTLIB::MUL_I16;
1707   else if (VT == MVT::i32)
1708     LC = RTLIB::MUL_I32;
1709   else if (VT == MVT::i64)
1710     LC = RTLIB::MUL_I64;
1711   else if (VT == MVT::i128)
1712     LC = RTLIB::MUL_I128;
1713   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported MUL!");
1714
1715   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1716   SplitInteger(MakeLibCall(LC, VT, Ops, 2, true/*irrelevant*/, dl), Lo, Hi);
1717 }
1718
1719 void DAGTypeLegalizer::ExpandIntRes_SDIV(SDNode *N,
1720                                          SDValue &Lo, SDValue &Hi) {
1721   EVT VT = N->getValueType(0);
1722   DebugLoc dl = N->getDebugLoc();
1723
1724   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1725   if (VT == MVT::i16)
1726     LC = RTLIB::SDIV_I16;
1727   else if (VT == MVT::i32)
1728     LC = RTLIB::SDIV_I32;
1729   else if (VT == MVT::i64)
1730     LC = RTLIB::SDIV_I64;
1731   else if (VT == MVT::i128)
1732     LC = RTLIB::SDIV_I128;
1733   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SDIV!");
1734
1735   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1736   SplitInteger(MakeLibCall(LC, VT, Ops, 2, true, dl), Lo, Hi);
1737 }
1738
1739 void DAGTypeLegalizer::ExpandIntRes_Shift(SDNode *N,
1740                                           SDValue &Lo, SDValue &Hi) {
1741   EVT VT = N->getValueType(0);
1742   DebugLoc dl = N->getDebugLoc();
1743
1744   // If we can emit an efficient shift operation, do so now.  Check to see if
1745   // the RHS is a constant.
1746   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N->getOperand(1)))
1747     return ExpandShiftByConstant(N, CN->getZExtValue(), Lo, Hi);
1748
1749   // If we can determine that the high bit of the shift is zero or one, even if
1750   // the low bits are variable, emit this shift in an optimized form.
1751   if (ExpandShiftWithKnownAmountBit(N, Lo, Hi))
1752     return;
1753
1754   // If this target supports shift_PARTS, use it.  First, map to the _PARTS opc.
1755   unsigned PartsOpc;
1756   if (N->getOpcode() == ISD::SHL) {
1757     PartsOpc = ISD::SHL_PARTS;
1758   } else if (N->getOpcode() == ISD::SRL) {
1759     PartsOpc = ISD::SRL_PARTS;
1760   } else {
1761     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1762     PartsOpc = ISD::SRA_PARTS;
1763   }
1764
1765   // Next check to see if the target supports this SHL_PARTS operation or if it
1766   // will custom expand it.
1767   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1768   TargetLowering::LegalizeAction Action = TLI.getOperationAction(PartsOpc, NVT);
1769   if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
1770       Action == TargetLowering::Custom) {
1771     // Expand the subcomponents.
1772     SDValue LHSL, LHSH;
1773     GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1774
1775     SDValue Ops[] = { LHSL, LHSH, N->getOperand(1) };
1776     EVT VT = LHSL.getValueType();
1777     Lo = DAG.getNode(PartsOpc, dl, DAG.getVTList(VT, VT), Ops, 3);
1778     Hi = Lo.getValue(1);
1779     return;
1780   }
1781
1782   // Otherwise, emit a libcall.
1783   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1784   bool isSigned;
1785   if (N->getOpcode() == ISD::SHL) {
1786     isSigned = false; /*sign irrelevant*/
1787     if (VT == MVT::i16)
1788       LC = RTLIB::SHL_I16;
1789     else if (VT == MVT::i32)
1790       LC = RTLIB::SHL_I32;
1791     else if (VT == MVT::i64)
1792       LC = RTLIB::SHL_I64;
1793     else if (VT == MVT::i128)
1794       LC = RTLIB::SHL_I128;
1795   } else if (N->getOpcode() == ISD::SRL) {
1796     isSigned = false;
1797     if (VT == MVT::i16)
1798       LC = RTLIB::SRL_I16;
1799     else if (VT == MVT::i32)
1800       LC = RTLIB::SRL_I32;
1801     else if (VT == MVT::i64)
1802       LC = RTLIB::SRL_I64;
1803     else if (VT == MVT::i128)
1804       LC = RTLIB::SRL_I128;
1805   } else {
1806     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1807     isSigned = true;
1808     if (VT == MVT::i16)
1809       LC = RTLIB::SRA_I16;
1810     else if (VT == MVT::i32)
1811       LC = RTLIB::SRA_I32;
1812     else if (VT == MVT::i64)
1813       LC = RTLIB::SRA_I64;
1814     else if (VT == MVT::i128)
1815       LC = RTLIB::SRA_I128;
1816   }
1817
1818   if (LC != RTLIB::UNKNOWN_LIBCALL && TLI.getLibcallName(LC)) {
1819     SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1820     SplitInteger(MakeLibCall(LC, VT, Ops, 2, isSigned, dl), Lo, Hi);
1821     return;
1822   }
1823
1824   if (!ExpandShiftWithUnknownAmountBit(N, Lo, Hi))
1825     llvm_unreachable("Unsupported shift!");
1826 }
1827
1828 void DAGTypeLegalizer::ExpandIntRes_SIGN_EXTEND(SDNode *N,
1829                                                 SDValue &Lo, SDValue &Hi) {
1830   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1831   DebugLoc dl = N->getDebugLoc();
1832   SDValue Op = N->getOperand(0);
1833   if (Op.getValueType().bitsLE(NVT)) {
1834     // The low part is sign extension of the input (degenerates to a copy).
1835     Lo = DAG.getNode(ISD::SIGN_EXTEND, dl, NVT, N->getOperand(0));
1836     // The high part is obtained by SRA'ing all but one of the bits of low part.
1837     unsigned LoSize = NVT.getSizeInBits();
1838     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1839                      DAG.getConstant(LoSize-1, TLI.getPointerTy()));
1840   } else {
1841     // For example, extension of an i48 to an i64.  The operand type necessarily
1842     // promotes to the result type, so will end up being expanded too.
1843     assert(getTypeAction(Op.getValueType()) == PromoteInteger &&
1844            "Only know how to promote this result!");
1845     SDValue Res = GetPromotedInteger(Op);
1846     assert(Res.getValueType() == N->getValueType(0) &&
1847            "Operand over promoted?");
1848     // Split the promoted operand.  This will simplify when it is expanded.
1849     SplitInteger(Res, Lo, Hi);
1850     unsigned ExcessBits =
1851       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
1852     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
1853                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1854                                                         ExcessBits)));
1855   }
1856 }
1857
1858 void DAGTypeLegalizer::
1859 ExpandIntRes_SIGN_EXTEND_INREG(SDNode *N, SDValue &Lo, SDValue &Hi) {
1860   DebugLoc dl = N->getDebugLoc();
1861   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1862   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1863
1864   if (EVT.bitsLE(Lo.getValueType())) {
1865     // sext_inreg the low part if needed.
1866     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Lo.getValueType(), Lo,
1867                      N->getOperand(1));
1868
1869     // The high part gets the sign extension from the lo-part.  This handles
1870     // things like sextinreg V:i64 from i8.
1871     Hi = DAG.getNode(ISD::SRA, dl, Hi.getValueType(), Lo,
1872                      DAG.getConstant(Hi.getValueType().getSizeInBits()-1,
1873                                      TLI.getPointerTy()));
1874   } else {
1875     // For example, extension of an i48 to an i64.  Leave the low part alone,
1876     // sext_inreg the high part.
1877     unsigned ExcessBits =
1878       EVT.getSizeInBits() - Lo.getValueType().getSizeInBits();
1879     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
1880                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(), ExcessBits)));
1881   }
1882 }
1883
1884 void DAGTypeLegalizer::ExpandIntRes_SREM(SDNode *N,
1885                                          SDValue &Lo, SDValue &Hi) {
1886   EVT VT = N->getValueType(0);
1887   DebugLoc dl = N->getDebugLoc();
1888
1889   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1890   if (VT == MVT::i16)
1891     LC = RTLIB::SREM_I16;
1892   else if (VT == MVT::i32)
1893     LC = RTLIB::SREM_I32;
1894   else if (VT == MVT::i64)
1895     LC = RTLIB::SREM_I64;
1896   else if (VT == MVT::i128)
1897     LC = RTLIB::SREM_I128;
1898   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SREM!");
1899
1900   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1901   SplitInteger(MakeLibCall(LC, VT, Ops, 2, true, dl), Lo, Hi);
1902 }
1903
1904 void DAGTypeLegalizer::ExpandIntRes_TRUNCATE(SDNode *N,
1905                                              SDValue &Lo, SDValue &Hi) {
1906   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1907   DebugLoc dl = N->getDebugLoc();
1908   Lo = DAG.getNode(ISD::TRUNCATE, dl, NVT, N->getOperand(0));
1909   Hi = DAG.getNode(ISD::SRL, dl,
1910                    N->getOperand(0).getValueType(), N->getOperand(0),
1911                    DAG.getConstant(NVT.getSizeInBits(), TLI.getPointerTy()));
1912   Hi = DAG.getNode(ISD::TRUNCATE, dl, NVT, Hi);
1913 }
1914
1915 void DAGTypeLegalizer::ExpandIntRes_UDIV(SDNode *N,
1916                                          SDValue &Lo, SDValue &Hi) {
1917   EVT VT = N->getValueType(0);
1918   DebugLoc dl = N->getDebugLoc();
1919
1920   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1921   if (VT == MVT::i16)
1922     LC = RTLIB::UDIV_I16;
1923   else if (VT == MVT::i32)
1924     LC = RTLIB::UDIV_I32;
1925   else if (VT == MVT::i64)
1926     LC = RTLIB::UDIV_I64;
1927   else if (VT == MVT::i128)
1928     LC = RTLIB::UDIV_I128;
1929   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UDIV!");
1930
1931   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1932   SplitInteger(MakeLibCall(LC, VT, Ops, 2, false, dl), Lo, Hi);
1933 }
1934
1935 void DAGTypeLegalizer::ExpandIntRes_UREM(SDNode *N,
1936                                          SDValue &Lo, SDValue &Hi) {
1937   EVT VT = N->getValueType(0);
1938   DebugLoc dl = N->getDebugLoc();
1939
1940   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
1941   if (VT == MVT::i16)
1942     LC = RTLIB::UREM_I16;
1943   else if (VT == MVT::i32)
1944     LC = RTLIB::UREM_I32;
1945   else if (VT == MVT::i64)
1946     LC = RTLIB::UREM_I64;
1947   else if (VT == MVT::i128)
1948     LC = RTLIB::UREM_I128;
1949   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UREM!");
1950
1951   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
1952   SplitInteger(MakeLibCall(LC, VT, Ops, 2, false, dl), Lo, Hi);
1953 }
1954
1955 void DAGTypeLegalizer::ExpandIntRes_ZERO_EXTEND(SDNode *N,
1956                                                 SDValue &Lo, SDValue &Hi) {
1957   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1958   DebugLoc dl = N->getDebugLoc();
1959   SDValue Op = N->getOperand(0);
1960   if (Op.getValueType().bitsLE(NVT)) {
1961     // The low part is zero extension of the input (degenerates to a copy).
1962     Lo = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N->getOperand(0));
1963     Hi = DAG.getConstant(0, NVT);   // The high part is just a zero.
1964   } else {
1965     // For example, extension of an i48 to an i64.  The operand type necessarily
1966     // promotes to the result type, so will end up being expanded too.
1967     assert(getTypeAction(Op.getValueType()) == PromoteInteger &&
1968            "Only know how to promote this result!");
1969     SDValue Res = GetPromotedInteger(Op);
1970     assert(Res.getValueType() == N->getValueType(0) &&
1971            "Operand over promoted?");
1972     // Split the promoted operand.  This will simplify when it is expanded.
1973     SplitInteger(Res, Lo, Hi);
1974     unsigned ExcessBits =
1975       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
1976     Hi = DAG.getZeroExtendInReg(Hi, dl,
1977                                 EVT::getIntegerVT(*DAG.getContext(), ExcessBits));
1978   }
1979 }
1980
1981
1982 //===----------------------------------------------------------------------===//
1983 //  Integer Operand Expansion
1984 //===----------------------------------------------------------------------===//
1985
1986 /// ExpandIntegerOperand - This method is called when the specified operand of
1987 /// the specified node is found to need expansion.  At this point, all of the
1988 /// result types of the node are known to be legal, but other operands of the
1989 /// node may need promotion or expansion as well as the specified one.
1990 bool DAGTypeLegalizer::ExpandIntegerOperand(SDNode *N, unsigned OpNo) {
1991   DEBUG(dbgs() << "Expand integer operand: "; N->dump(&DAG); dbgs() << "\n");
1992   SDValue Res = SDValue();
1993
1994   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
1995     return false;
1996
1997   switch (N->getOpcode()) {
1998   default:
1999   #ifndef NDEBUG
2000     dbgs() << "ExpandIntegerOperand Op #" << OpNo << ": ";
2001     N->dump(&DAG); dbgs() << "\n";
2002   #endif
2003     llvm_unreachable("Do not know how to expand this operator's operand!");
2004
2005   case ISD::BIT_CONVERT:       Res = ExpandOp_BIT_CONVERT(N); break;
2006   case ISD::BR_CC:             Res = ExpandIntOp_BR_CC(N); break;
2007   case ISD::BUILD_VECTOR:      Res = ExpandOp_BUILD_VECTOR(N); break;
2008   case ISD::EXTRACT_ELEMENT:   Res = ExpandOp_EXTRACT_ELEMENT(N); break;
2009   case ISD::INSERT_VECTOR_ELT: Res = ExpandOp_INSERT_VECTOR_ELT(N); break;
2010   case ISD::SCALAR_TO_VECTOR:  Res = ExpandOp_SCALAR_TO_VECTOR(N); break;
2011   case ISD::SELECT_CC:         Res = ExpandIntOp_SELECT_CC(N); break;
2012   case ISD::SETCC:             Res = ExpandIntOp_SETCC(N); break;
2013   case ISD::SINT_TO_FP:        Res = ExpandIntOp_SINT_TO_FP(N); break;
2014   case ISD::STORE:   Res = ExpandIntOp_STORE(cast<StoreSDNode>(N), OpNo); break;
2015   case ISD::TRUNCATE:          Res = ExpandIntOp_TRUNCATE(N); break;
2016   case ISD::UINT_TO_FP:        Res = ExpandIntOp_UINT_TO_FP(N); break;
2017
2018   case ISD::SHL:
2019   case ISD::SRA:
2020   case ISD::SRL:
2021   case ISD::ROTL:
2022   case ISD::ROTR:              Res = ExpandIntOp_Shift(N); break;
2023   case ISD::RETURNADDR:
2024   case ISD::FRAMEADDR:         Res = ExpandIntOp_RETURNADDR(N); break;
2025   }
2026
2027   // If the result is null, the sub-method took care of registering results etc.
2028   if (!Res.getNode()) return false;
2029
2030   // If the result is N, the sub-method updated N in place.  Tell the legalizer
2031   // core about this.
2032   if (Res.getNode() == N)
2033     return true;
2034
2035   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2036          "Invalid operand expansion");
2037
2038   ReplaceValueWith(SDValue(N, 0), Res);
2039   return false;
2040 }
2041
2042 /// IntegerExpandSetCCOperands - Expand the operands of a comparison.  This code
2043 /// is shared among BR_CC, SELECT_CC, and SETCC handlers.
2044 void DAGTypeLegalizer::IntegerExpandSetCCOperands(SDValue &NewLHS,
2045                                                   SDValue &NewRHS,
2046                                                   ISD::CondCode &CCCode,
2047                                                   DebugLoc dl) {
2048   SDValue LHSLo, LHSHi, RHSLo, RHSHi;
2049   GetExpandedInteger(NewLHS, LHSLo, LHSHi);
2050   GetExpandedInteger(NewRHS, RHSLo, RHSHi);
2051
2052   if (CCCode == ISD::SETEQ || CCCode == ISD::SETNE) {
2053     if (RHSLo == RHSHi) {
2054       if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo)) {
2055         if (RHSCST->isAllOnesValue()) {
2056           // Equality comparison to -1.
2057           NewLHS = DAG.getNode(ISD::AND, dl,
2058                                LHSLo.getValueType(), LHSLo, LHSHi);
2059           NewRHS = RHSLo;
2060           return;
2061         }
2062       }
2063     }
2064
2065     NewLHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSLo, RHSLo);
2066     NewRHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSHi, RHSHi);
2067     NewLHS = DAG.getNode(ISD::OR, dl, NewLHS.getValueType(), NewLHS, NewRHS);
2068     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2069     return;
2070   }
2071
2072   // If this is a comparison of the sign bit, just look at the top part.
2073   // X > -1,  x < 0
2074   if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(NewRHS))
2075     if ((CCCode == ISD::SETLT && CST->isNullValue()) ||     // X < 0
2076         (CCCode == ISD::SETGT && CST->isAllOnesValue())) {  // X > -1
2077       NewLHS = LHSHi;
2078       NewRHS = RHSHi;
2079       return;
2080     }
2081
2082   // FIXME: This generated code sucks.
2083   ISD::CondCode LowCC;
2084   switch (CCCode) {
2085   default: llvm_unreachable("Unknown integer setcc!");
2086   case ISD::SETLT:
2087   case ISD::SETULT: LowCC = ISD::SETULT; break;
2088   case ISD::SETGT:
2089   case ISD::SETUGT: LowCC = ISD::SETUGT; break;
2090   case ISD::SETLE:
2091   case ISD::SETULE: LowCC = ISD::SETULE; break;
2092   case ISD::SETGE:
2093   case ISD::SETUGE: LowCC = ISD::SETUGE; break;
2094   }
2095
2096   // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
2097   // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
2098   // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
2099
2100   // NOTE: on targets without efficient SELECT of bools, we can always use
2101   // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
2102   TargetLowering::DAGCombinerInfo DagCombineInfo(DAG, false, true, true, NULL);
2103   SDValue Tmp1, Tmp2;
2104   Tmp1 = TLI.SimplifySetCC(TLI.getSetCCResultType(LHSLo.getValueType()),
2105                            LHSLo, RHSLo, LowCC, false, DagCombineInfo, dl);
2106   if (!Tmp1.getNode())
2107     Tmp1 = DAG.getSetCC(dl, TLI.getSetCCResultType(LHSLo.getValueType()),
2108                         LHSLo, RHSLo, LowCC);
2109   Tmp2 = TLI.SimplifySetCC(TLI.getSetCCResultType(LHSHi.getValueType()),
2110                            LHSHi, RHSHi, CCCode, false, DagCombineInfo, dl);
2111   if (!Tmp2.getNode())
2112     Tmp2 = DAG.getNode(ISD::SETCC, dl,
2113                        TLI.getSetCCResultType(LHSHi.getValueType()),
2114                        LHSHi, RHSHi, DAG.getCondCode(CCCode));
2115
2116   ConstantSDNode *Tmp1C = dyn_cast<ConstantSDNode>(Tmp1.getNode());
2117   ConstantSDNode *Tmp2C = dyn_cast<ConstantSDNode>(Tmp2.getNode());
2118   if ((Tmp1C && Tmp1C->isNullValue()) ||
2119       (Tmp2C && Tmp2C->isNullValue() &&
2120        (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
2121         CCCode == ISD::SETUGE || CCCode == ISD::SETULE)) ||
2122       (Tmp2C && Tmp2C->getAPIntValue() == 1 &&
2123        (CCCode == ISD::SETLT || CCCode == ISD::SETGT ||
2124         CCCode == ISD::SETUGT || CCCode == ISD::SETULT))) {
2125     // low part is known false, returns high part.
2126     // For LE / GE, if high part is known false, ignore the low part.
2127     // For LT / GT, if high part is known true, ignore the low part.
2128     NewLHS = Tmp2;
2129     NewRHS = SDValue();
2130     return;
2131   }
2132
2133   NewLHS = TLI.SimplifySetCC(TLI.getSetCCResultType(LHSHi.getValueType()),
2134                              LHSHi, RHSHi, ISD::SETEQ, false,
2135                              DagCombineInfo, dl);
2136   if (!NewLHS.getNode())
2137     NewLHS = DAG.getSetCC(dl, TLI.getSetCCResultType(LHSHi.getValueType()),
2138                           LHSHi, RHSHi, ISD::SETEQ);
2139   NewLHS = DAG.getNode(ISD::SELECT, dl, Tmp1.getValueType(),
2140                        NewLHS, Tmp1, Tmp2);
2141   NewRHS = SDValue();
2142 }
2143
2144 SDValue DAGTypeLegalizer::ExpandIntOp_BR_CC(SDNode *N) {
2145   SDValue NewLHS = N->getOperand(2), NewRHS = N->getOperand(3);
2146   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(1))->get();
2147   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, N->getDebugLoc());
2148
2149   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2150   // against zero to select between true and false values.
2151   if (NewRHS.getNode() == 0) {
2152     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2153     CCCode = ISD::SETNE;
2154   }
2155
2156   // Update N to have the operands specified.
2157   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0),
2158                                 DAG.getCondCode(CCCode), NewLHS, NewRHS,
2159                                 N->getOperand(4));
2160 }
2161
2162 SDValue DAGTypeLegalizer::ExpandIntOp_SELECT_CC(SDNode *N) {
2163   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2164   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(4))->get();
2165   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, N->getDebugLoc());
2166
2167   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2168   // against zero to select between true and false values.
2169   if (NewRHS.getNode() == 0) {
2170     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2171     CCCode = ISD::SETNE;
2172   }
2173
2174   // Update N to have the operands specified.
2175   return DAG.UpdateNodeOperands(SDValue(N, 0), NewLHS, NewRHS,
2176                                 N->getOperand(2), N->getOperand(3),
2177                                 DAG.getCondCode(CCCode));
2178 }
2179
2180 SDValue DAGTypeLegalizer::ExpandIntOp_SETCC(SDNode *N) {
2181   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2182   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(2))->get();
2183   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, N->getDebugLoc());
2184
2185   // If ExpandSetCCOperands returned a scalar, use it.
2186   if (NewRHS.getNode() == 0) {
2187     assert(NewLHS.getValueType() == N->getValueType(0) &&
2188            "Unexpected setcc expansion!");
2189     return NewLHS;
2190   }
2191
2192   // Otherwise, update N to have the operands specified.
2193   return DAG.UpdateNodeOperands(SDValue(N, 0), NewLHS, NewRHS,
2194                                 DAG.getCondCode(CCCode));
2195 }
2196
2197 SDValue DAGTypeLegalizer::ExpandIntOp_Shift(SDNode *N) {
2198   // The value being shifted is legal, but the shift amount is too big.
2199   // It follows that either the result of the shift is undefined, or the
2200   // upper half of the shift amount is zero.  Just use the lower half.
2201   SDValue Lo, Hi;
2202   GetExpandedInteger(N->getOperand(1), Lo, Hi);
2203   return DAG.UpdateNodeOperands(SDValue(N, 0), N->getOperand(0), Lo);
2204 }
2205
2206 SDValue DAGTypeLegalizer::ExpandIntOp_RETURNADDR(SDNode *N) {
2207   // The argument of RETURNADDR / FRAMEADDR builtin is 32 bit contant.  This
2208   // surely makes pretty nice problems on 8/16 bit targets. Just truncate this
2209   // constant to valid type.
2210   SDValue Lo, Hi;
2211   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2212   return DAG.UpdateNodeOperands(SDValue(N, 0), Lo);
2213 }
2214
2215 SDValue DAGTypeLegalizer::ExpandIntOp_SINT_TO_FP(SDNode *N) {
2216   SDValue Op = N->getOperand(0);
2217   EVT DstVT = N->getValueType(0);
2218   RTLIB::Libcall LC = RTLIB::getSINTTOFP(Op.getValueType(), DstVT);
2219   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2220          "Don't know how to expand this SINT_TO_FP!");
2221   return MakeLibCall(LC, DstVT, &Op, 1, true, N->getDebugLoc());
2222 }
2223
2224 SDValue DAGTypeLegalizer::ExpandIntOp_STORE(StoreSDNode *N, unsigned OpNo) {
2225   if (ISD::isNormalStore(N))
2226     return ExpandOp_NormalStore(N, OpNo);
2227
2228   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
2229   assert(OpNo == 1 && "Can only expand the stored value so far");
2230
2231   EVT VT = N->getOperand(1).getValueType();
2232   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2233   SDValue Ch  = N->getChain();
2234   SDValue Ptr = N->getBasePtr();
2235   int SVOffset = N->getSrcValueOffset();
2236   unsigned Alignment = N->getAlignment();
2237   bool isVolatile = N->isVolatile();
2238   bool isNonTemporal = N->isNonTemporal();
2239   DebugLoc dl = N->getDebugLoc();
2240   SDValue Lo, Hi;
2241
2242   assert(NVT.isByteSized() && "Expanded type not byte sized!");
2243
2244   if (N->getMemoryVT().bitsLE(NVT)) {
2245     GetExpandedInteger(N->getValue(), Lo, Hi);
2246     return DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getSrcValue(), SVOffset,
2247                              N->getMemoryVT(), isVolatile, isNonTemporal,
2248                              Alignment);
2249   } else if (TLI.isLittleEndian()) {
2250     // Little-endian - low bits are at low addresses.
2251     GetExpandedInteger(N->getValue(), Lo, Hi);
2252
2253     Lo = DAG.getStore(Ch, dl, Lo, Ptr, N->getSrcValue(), SVOffset,
2254                       isVolatile, isNonTemporal, Alignment);
2255
2256     unsigned ExcessBits =
2257       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2258     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
2259
2260     // Increment the pointer to the other half.
2261     unsigned IncrementSize = NVT.getSizeInBits()/8;
2262     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2263                       DAG.getIntPtrConstant(IncrementSize));
2264     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getSrcValue(),
2265                            SVOffset+IncrementSize, NEVT,
2266                            isVolatile, isNonTemporal,
2267                            MinAlign(Alignment, IncrementSize));
2268     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2269   } else {
2270     // Big-endian - high bits are at low addresses.  Favor aligned stores at
2271     // the cost of some bit-fiddling.
2272     GetExpandedInteger(N->getValue(), Lo, Hi);
2273
2274     EVT ExtVT = N->getMemoryVT();
2275     unsigned EBytes = ExtVT.getStoreSize();
2276     unsigned IncrementSize = NVT.getSizeInBits()/8;
2277     unsigned ExcessBits = (EBytes - IncrementSize)*8;
2278     EVT HiVT = EVT::getIntegerVT(*DAG.getContext(),
2279                                  ExtVT.getSizeInBits() - ExcessBits);
2280
2281     if (ExcessBits < NVT.getSizeInBits()) {
2282       // Transfer high bits from the top of Lo to the bottom of Hi.
2283       Hi = DAG.getNode(ISD::SHL, dl, NVT, Hi,
2284                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
2285                                        TLI.getPointerTy()));
2286       Hi = DAG.getNode(ISD::OR, dl, NVT, Hi,
2287                        DAG.getNode(ISD::SRL, dl, NVT, Lo,
2288                                    DAG.getConstant(ExcessBits,
2289                                                    TLI.getPointerTy())));
2290     }
2291
2292     // Store both the high bits and maybe some of the low bits.
2293     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getSrcValue(),
2294                            SVOffset, HiVT, isVolatile, isNonTemporal,
2295                            Alignment);
2296
2297     // Increment the pointer to the other half.
2298     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2299                       DAG.getIntPtrConstant(IncrementSize));
2300     // Store the lowest ExcessBits bits in the second half.
2301     Lo = DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getSrcValue(),
2302                            SVOffset+IncrementSize,
2303                            EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2304                            isVolatile, isNonTemporal,
2305                            MinAlign(Alignment, IncrementSize));
2306     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2307   }
2308 }
2309
2310 SDValue DAGTypeLegalizer::ExpandIntOp_TRUNCATE(SDNode *N) {
2311   SDValue InL, InH;
2312   GetExpandedInteger(N->getOperand(0), InL, InH);
2313   // Just truncate the low part of the source.
2314   return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), N->getValueType(0), InL);
2315 }
2316
2317 SDValue DAGTypeLegalizer::ExpandIntOp_UINT_TO_FP(SDNode *N) {
2318   SDValue Op = N->getOperand(0);
2319   EVT SrcVT = Op.getValueType();
2320   EVT DstVT = N->getValueType(0);
2321   DebugLoc dl = N->getDebugLoc();
2322
2323   if (TLI.getOperationAction(ISD::SINT_TO_FP, SrcVT) == TargetLowering::Custom){
2324     // Do a signed conversion then adjust the result.
2325     SDValue SignedConv = DAG.getNode(ISD::SINT_TO_FP, dl, DstVT, Op);
2326     SignedConv = TLI.LowerOperation(SignedConv, DAG);
2327
2328     // The result of the signed conversion needs adjusting if the 'sign bit' of
2329     // the incoming integer was set.  To handle this, we dynamically test to see
2330     // if it is set, and, if so, add a fudge factor.
2331
2332     const uint64_t F32TwoE32  = 0x4F800000ULL;
2333     const uint64_t F32TwoE64  = 0x5F800000ULL;
2334     const uint64_t F32TwoE128 = 0x7F800000ULL;
2335
2336     APInt FF(32, 0);
2337     if (SrcVT == MVT::i32)
2338       FF = APInt(32, F32TwoE32);
2339     else if (SrcVT == MVT::i64)
2340       FF = APInt(32, F32TwoE64);
2341     else if (SrcVT == MVT::i128)
2342       FF = APInt(32, F32TwoE128);
2343     else
2344       assert(false && "Unsupported UINT_TO_FP!");
2345
2346     // Check whether the sign bit is set.
2347     SDValue Lo, Hi;
2348     GetExpandedInteger(Op, Lo, Hi);
2349     SDValue SignSet = DAG.getSetCC(dl,
2350                                    TLI.getSetCCResultType(Hi.getValueType()),
2351                                    Hi, DAG.getConstant(0, Hi.getValueType()),
2352                                    ISD::SETLT);
2353
2354     // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
2355     SDValue FudgePtr = DAG.getConstantPool(
2356                                ConstantInt::get(*DAG.getContext(), FF.zext(64)),
2357                                            TLI.getPointerTy());
2358
2359     // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
2360     SDValue Zero = DAG.getIntPtrConstant(0);
2361     SDValue Four = DAG.getIntPtrConstant(4);
2362     if (TLI.isBigEndian()) std::swap(Zero, Four);
2363     SDValue Offset = DAG.getNode(ISD::SELECT, dl, Zero.getValueType(), SignSet,
2364                                  Zero, Four);
2365     unsigned Alignment = cast<ConstantPoolSDNode>(FudgePtr)->getAlignment();
2366     FudgePtr = DAG.getNode(ISD::ADD, dl, TLI.getPointerTy(), FudgePtr, Offset);
2367     Alignment = std::min(Alignment, 4u);
2368
2369     // Load the value out, extending it from f32 to the destination float type.
2370     // FIXME: Avoid the extend by constructing the right constant pool?
2371     SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, DstVT, DAG.getEntryNode(),
2372                                    FudgePtr, NULL, 0, MVT::f32,
2373                                    false, false, Alignment);
2374     return DAG.getNode(ISD::FADD, dl, DstVT, SignedConv, Fudge);
2375   }
2376
2377   // Otherwise, use a libcall.
2378   RTLIB::Libcall LC = RTLIB::getUINTTOFP(SrcVT, DstVT);
2379   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2380          "Don't know how to expand this UINT_TO_FP!");
2381   return MakeLibCall(LC, DstVT, &Op, 1, true, dl);
2382 }