lib/CodeGen/SelectionDAG/LegalizeDAG.cpp

   1 //===-- LegalizeDAG.cpp - Implement SelectionDAG::Legalize ----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the SelectionDAG::Legalize method.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "llvm/CodeGen/SelectionDAG.h"
  15 #include "llvm/CodeGen/MachineFunction.h"
  16 #include "llvm/CodeGen/MachineFrameInfo.h"
  17 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  18 #include "llvm/CodeGen/MachineModuleInfo.h"
  19 #include "llvm/CodeGen/DwarfWriter.h"
  20 #include "llvm/Analysis/DebugInfo.h"
  21 #include "llvm/CodeGen/PseudoSourceValue.h"
  22 #include "llvm/Target/TargetFrameInfo.h"
  23 #include "llvm/Target/TargetLowering.h"
  24 #include "llvm/Target/TargetData.h"
  25 #include "llvm/Target/TargetMachine.h"
  26 #include "llvm/Target/TargetOptions.h"
  27 #include "llvm/Target/TargetSubtarget.h"
  28 #include "llvm/CallingConv.h"
  29 #include "llvm/Constants.h"
  30 #include "llvm/DerivedTypes.h"
  31 #include "llvm/Function.h"
  32 #include "llvm/GlobalVariable.h"
  33 #include "llvm/LLVMContext.h"
  34 #include "llvm/Support/CommandLine.h"
  35 #include "llvm/Support/Compiler.h"
  36 #include "llvm/Support/ErrorHandling.h"
  37 #include "llvm/Support/MathExtras.h"
  38 #include "llvm/ADT/DenseMap.h"
  39 #include "llvm/ADT/SmallVector.h"
  40 #include "llvm/ADT/SmallPtrSet.h"
  41 #include <map>
  42 using namespace llvm;
  43
  44 //===----------------------------------------------------------------------===//
  45 /// SelectionDAGLegalize - This takes an arbitrary SelectionDAG as input and
  46 /// hacks on it until the target machine can handle it.  This involves
  47 /// eliminating value sizes the machine cannot handle (promoting small sizes to
  48 /// large sizes or splitting up large values into small values) as well as
  49 /// eliminating operations the machine cannot handle.
  50 ///
  51 /// This code also does a small amount of optimization and recognition of idioms
  52 /// as part of its processing.  For example, if a target does not support a
  53 /// 'setcc' instruction efficiently, but does support 'brcc' instruction, this
  54 /// will attempt merge setcc and brc instructions into brcc's.
  55 ///
  56 namespace {
  57 class VISIBILITY_HIDDEN SelectionDAGLegalize {
  58   TargetLowering &TLI;
  59   SelectionDAG &DAG;
  60   CodeGenOpt::Level OptLevel;
  61
  62   // Libcall insertion helpers.
  63
  64   /// LastCALLSEQ_END - This keeps track of the CALLSEQ_END node that has been
  65   /// legalized.  We use this to ensure that calls are properly serialized
  66   /// against each other, including inserted libcalls.
  67   SDValue LastCALLSEQ_END;
  68
  69   /// IsLegalizingCall - This member is used *only* for purposes of providing
  70   /// helpful assertions that a libcall isn't created while another call is
  71   /// being legalized (which could lead to non-serialized call sequences).
  72   bool IsLegalizingCall;
  73
  74   enum LegalizeAction {
  75     Legal,      // The target natively supports this operation.
  76     Promote,    // This operation should be executed in a larger type.
  77     Expand      // Try to expand this to other ops, otherwise use a libcall.
  78   };
  79
  80   /// ValueTypeActions - This is a bitvector that contains two bits for each
  81   /// value type, where the two bits correspond to the LegalizeAction enum.
  82   /// This can be queried with "getTypeAction(VT)".
  83   TargetLowering::ValueTypeActionImpl ValueTypeActions;
  84
  85   /// LegalizedNodes - For nodes that are of legal width, and that have more
  86   /// than one use, this map indicates what regularized operand to use.  This
  87   /// allows us to avoid legalizing the same thing more than once.
  88   DenseMap<SDValue, SDValue> LegalizedNodes;
  89
  90   void AddLegalizedOperand(SDValue From, SDValue To) {
  91     LegalizedNodes.insert(std::make_pair(From, To));
  92     // If someone requests legalization of the new node, return itself.
  93     if (From != To)
  94       LegalizedNodes.insert(std::make_pair(To, To));
  95   }
  96
  97 public:
  98   SelectionDAGLegalize(SelectionDAG &DAG, CodeGenOpt::Level ol);
  99
 100   /// getTypeAction - Return how we should legalize values of this type, either
 101   /// it is already legal or we need to expand it into multiple registers of
 102   /// smaller integer type, or we need to promote it to a larger type.
 103   LegalizeAction getTypeAction(MVT VT) const {
 104     return (LegalizeAction)ValueTypeActions.getTypeAction(VT);
 105   }
 106
 107   /// isTypeLegal - Return true if this type is legal on this target.
 108   ///
 109   bool isTypeLegal(MVT VT) const {
 110     return getTypeAction(VT) == Legal;
 111   }
 112
 113   void LegalizeDAG();
 114
 115 private:
 116   /// LegalizeOp - We know that the specified value has a legal type.
 117   /// Recursively ensure that the operands have legal types, then return the
 118   /// result.
 119   SDValue LegalizeOp(SDValue O);
 120
 121   SDValue OptimizeFloatStore(StoreSDNode *ST);
 122
 123   /// PerformInsertVectorEltInMemory - Some target cannot handle a variable
 124   /// insertion index for the INSERT_VECTOR_ELT instruction.  In this case, it
 125   /// is necessary to spill the vector being inserted into to memory, perform
 126   /// the insert there, and then read the result back.
 127   SDValue PerformInsertVectorEltInMemory(SDValue Vec, SDValue Val,
 128                                          SDValue Idx, DebugLoc dl);
 129   SDValue ExpandINSERT_VECTOR_ELT(SDValue Vec, SDValue Val,
 130                                   SDValue Idx, DebugLoc dl);
 131
 132   /// ShuffleWithNarrowerEltType - Return a vector shuffle operation which
 133   /// performs the same shuffe in terms of order or result bytes, but on a type
 134   /// whose vector element type is narrower than the original shuffle type.
 135   /// e.g. <v4i32> <0, 1, 0, 1> -> v8i16 <0, 1, 2, 3, 0, 1, 2, 3>
 136   SDValue ShuffleWithNarrowerEltType(MVT NVT, MVT VT, DebugLoc dl,
 137                                      SDValue N1, SDValue N2,
 138                                      SmallVectorImpl<int> &Mask) const;
 139
 140   bool LegalizeAllNodesNotLeadingTo(SDNode *N, SDNode *Dest,
 141                                     SmallPtrSet<SDNode*, 32> &NodesLeadingTo);
 142
 143   void LegalizeSetCCCondCode(MVT VT, SDValue &LHS, SDValue &RHS, SDValue &CC,
 144                              DebugLoc dl);
 145
 146   SDValue ExpandLibCall(RTLIB::Libcall LC, SDNode *Node, bool isSigned);
 147   SDValue ExpandFPLibCall(SDNode *Node, RTLIB::Libcall Call_F32,
 148                           RTLIB::Libcall Call_F64, RTLIB::Libcall Call_F80,
 149                           RTLIB::Libcall Call_PPCF128);
 150   SDValue ExpandIntLibCall(SDNode *Node, bool isSigned, RTLIB::Libcall Call_I16,
 151                            RTLIB::Libcall Call_I32, RTLIB::Libcall Call_I64,
 152                            RTLIB::Libcall Call_I128);
 153
 154   SDValue EmitStackConvert(SDValue SrcOp, MVT SlotVT, MVT DestVT, DebugLoc dl);
 155   SDValue ExpandBUILD_VECTOR(SDNode *Node);
 156   SDValue ExpandSCALAR_TO_VECTOR(SDNode *Node);
 157   SDValue ExpandDBG_STOPPOINT(SDNode *Node);
 158   void ExpandDYNAMIC_STACKALLOC(SDNode *Node,
 159                                 SmallVectorImpl<SDValue> &Results);
 160   SDValue ExpandFCOPYSIGN(SDNode *Node);
 161   SDValue ExpandLegalINT_TO_FP(bool isSigned, SDValue LegalOp, MVT DestVT,
 162                                DebugLoc dl);
 163   SDValue PromoteLegalINT_TO_FP(SDValue LegalOp, MVT DestVT, bool isSigned,
 164                                 DebugLoc dl);
 165   SDValue PromoteLegalFP_TO_INT(SDValue LegalOp, MVT DestVT, bool isSigned,
 166                                 DebugLoc dl);
 167
 168   SDValue ExpandBSWAP(SDValue Op, DebugLoc dl);
 169   SDValue ExpandBitCount(unsigned Opc, SDValue Op, DebugLoc dl);
 170
 171   SDValue ExpandExtractFromVectorThroughStack(SDValue Op);
 172   SDValue ExpandVectorBuildThroughStack(SDNode* Node);
 173
 174   void ExpandNode(SDNode *Node, SmallVectorImpl<SDValue> &Results);
 175   void PromoteNode(SDNode *Node, SmallVectorImpl<SDValue> &Results);
 176 };
 177 }
 178
 179 /// ShuffleWithNarrowerEltType - Return a vector shuffle operation which
 180 /// performs the same shuffe in terms of order or result bytes, but on a type
 181 /// whose vector element type is narrower than the original shuffle type.
 182 /// e.g. <v4i32> <0, 1, 0, 1> -> v8i16 <0, 1, 2, 3, 0, 1, 2, 3>
 183 SDValue
 184 SelectionDAGLegalize::ShuffleWithNarrowerEltType(MVT NVT, MVT VT,  DebugLoc dl,
 185                                                  SDValue N1, SDValue N2,
 186                                              SmallVectorImpl<int> &Mask) const {
 187   MVT EltVT = NVT.getVectorElementType();
 188   unsigned NumMaskElts = VT.getVectorNumElements();
 189   unsigned NumDestElts = NVT.getVectorNumElements();
 190   unsigned NumEltsGrowth = NumDestElts / NumMaskElts;
 191
 192   assert(NumEltsGrowth && "Cannot promote to vector type with fewer elts!");
 193
 194   if (NumEltsGrowth == 1)
 195     return DAG.getVectorShuffle(NVT, dl, N1, N2, &Mask[0]);
 196
 197   SmallVector<int, 8> NewMask;
 198   for (unsigned i = 0; i != NumMaskElts; ++i) {
 199     int Idx = Mask[i];
 200     for (unsigned j = 0; j != NumEltsGrowth; ++j) {
 201       if (Idx < 0)
 202         NewMask.push_back(-1);
 203       else
 204         NewMask.push_back(Idx * NumEltsGrowth + j);
 205     }
 206   }
 207   assert(NewMask.size() == NumDestElts && "Non-integer NumEltsGrowth?");
 208   assert(TLI.isShuffleMaskLegal(NewMask, NVT) && "Shuffle not legal?");
 209   return DAG.getVectorShuffle(NVT, dl, N1, N2, &NewMask[0]);
 210 }
 211
 212 SelectionDAGLegalize::SelectionDAGLegalize(SelectionDAG &dag,
 213                                            CodeGenOpt::Level ol)
 214   : TLI(dag.getTargetLoweringInfo()), DAG(dag), OptLevel(ol),
 215     ValueTypeActions(TLI.getValueTypeActions()) {
 216   assert(MVT::LAST_VALUETYPE <= MVT::MAX_ALLOWED_VALUETYPE &&
 217          "Too many value types for ValueTypeActions to hold!");
 218 }
 219
 220 void SelectionDAGLegalize::LegalizeDAG() {
 221   LastCALLSEQ_END = DAG.getEntryNode();
 222   IsLegalizingCall = false;
 223
 224   // The legalize process is inherently a bottom-up recursive process (users
 225   // legalize their uses before themselves).  Given infinite stack space, we
 226   // could just start legalizing on the root and traverse the whole graph.  In
 227   // practice however, this causes us to run out of stack space on large basic
 228   // blocks.  To avoid this problem, compute an ordering of the nodes where each
 229   // node is only legalized after all of its operands are legalized.
 230   DAG.AssignTopologicalOrder();
 231   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 232        E = prior(DAG.allnodes_end()); I != next(E); ++I)
 233     LegalizeOp(SDValue(I, 0));
 234
 235   // Finally, it's possible the root changed.  Get the new root.
 236   SDValue OldRoot = DAG.getRoot();
 237   assert(LegalizedNodes.count(OldRoot) && "Root didn't get legalized?");
 238   DAG.setRoot(LegalizedNodes[OldRoot]);
 239
 240   LegalizedNodes.clear();
 241
 242   // Remove dead nodes now.
 243   DAG.RemoveDeadNodes();
 244 }
 245
 246
 247 /// FindCallEndFromCallStart - Given a chained node that is part of a call
 248 /// sequence, find the CALLSEQ_END node that terminates the call sequence.
 249 static SDNode *FindCallEndFromCallStart(SDNode *Node) {
 250   if (Node->getOpcode() == ISD::CALLSEQ_END)
 251     return Node;
 252   if (Node->use_empty())
 253     return 0;   // No CallSeqEnd
 254
 255   // The chain is usually at the end.
 256   SDValue TheChain(Node, Node->getNumValues()-1);
 257   if (TheChain.getValueType() != MVT::Other) {
 258     // Sometimes it's at the beginning.
 259     TheChain = SDValue(Node, 0);
 260     if (TheChain.getValueType() != MVT::Other) {
 261       // Otherwise, hunt for it.
 262       for (unsigned i = 1, e = Node->getNumValues(); i != e; ++i)
 263         if (Node->getValueType(i) == MVT::Other) {
 264           TheChain = SDValue(Node, i);
 265           break;
 266         }
 267
 268       // Otherwise, we walked into a node without a chain.
 269       if (TheChain.getValueType() != MVT::Other)
 270         return 0;
 271     }
 272   }
 273
 274   for (SDNode::use_iterator UI = Node->use_begin(),
 275        E = Node->use_end(); UI != E; ++UI) {
 276
 277     // Make sure to only follow users of our token chain.
 278     SDNode *User = *UI;
 279     for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i)
 280       if (User->getOperand(i) == TheChain)
 281         if (SDNode *Result = FindCallEndFromCallStart(User))
 282           return Result;
 283   }
 284   return 0;
 285 }
 286
 287 /// FindCallStartFromCallEnd - Given a chained node that is part of a call
 288 /// sequence, find the CALLSEQ_START node that initiates the call sequence.
 289 static SDNode *FindCallStartFromCallEnd(SDNode *Node) {
 290   assert(Node && "Didn't find callseq_start for a call??");
 291   if (Node->getOpcode() == ISD::CALLSEQ_START) return Node;
 292
 293   assert(Node->getOperand(0).getValueType() == MVT::Other &&
 294          "Node doesn't have a token chain argument!");
 295   return FindCallStartFromCallEnd(Node->getOperand(0).getNode());
 296 }
 297
 298 /// LegalizeAllNodesNotLeadingTo - Recursively walk the uses of N, looking to
 299 /// see if any uses can reach Dest.  If no dest operands can get to dest,
 300 /// legalize them, legalize ourself, and return false, otherwise, return true.
 301 ///
 302 /// Keep track of the nodes we fine that actually do lead to Dest in
 303 /// NodesLeadingTo.  This avoids retraversing them exponential number of times.
 304 ///
 305 bool SelectionDAGLegalize::LegalizeAllNodesNotLeadingTo(SDNode *N, SDNode *Dest,
 306                                      SmallPtrSet<SDNode*, 32> &NodesLeadingTo) {
 307   if (N == Dest) return true;  // N certainly leads to Dest :)
 308
 309   // If we've already processed this node and it does lead to Dest, there is no
 310   // need to reprocess it.
 311   if (NodesLeadingTo.count(N)) return true;
 312
 313   // If the first result of this node has been already legalized, then it cannot
 314   // reach N.
 315   if (LegalizedNodes.count(SDValue(N, 0))) return false;
 316
 317   // Okay, this node has not already been legalized.  Check and legalize all
 318   // operands.  If none lead to Dest, then we can legalize this node.
 319   bool OperandsLeadToDest = false;
 320   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 321     OperandsLeadToDest |=     // If an operand leads to Dest, so do we.
 322       LegalizeAllNodesNotLeadingTo(N->getOperand(i).getNode(), Dest, NodesLeadingTo);
 323
 324   if (OperandsLeadToDest) {
 325     NodesLeadingTo.insert(N);
 326     return true;
 327   }
 328
 329   // Okay, this node looks safe, legalize it and return false.
 330   LegalizeOp(SDValue(N, 0));
 331   return false;
 332 }
 333
 334 /// ExpandConstantFP - Expands the ConstantFP node to an integer constant or
 335 /// a load from the constant pool.
 336 static SDValue ExpandConstantFP(ConstantFPSDNode *CFP, bool UseCP,
 337                                 SelectionDAG &DAG, const TargetLowering &TLI) {
 338   bool Extend = false;
 339   DebugLoc dl = CFP->getDebugLoc();
 340
 341   // If a FP immediate is precise when represented as a float and if the
 342   // target can do an extending load from float to double, we put it into
 343   // the constant pool as a float, even if it's is statically typed as a
 344   // double.  This shrinks FP constants and canonicalizes them for targets where
 345   // an FP extending load is the same cost as a normal load (such as on the x87
 346   // fp stack or PPC FP unit).
 347   MVT VT = CFP->getValueType(0);
 348   ConstantFP *LLVMC = const_cast<ConstantFP*>(CFP->getConstantFPValue());
 349   if (!UseCP) {
 350     assert((VT == MVT::f64 || VT == MVT::f32) && "Invalid type expansion");
 351     return DAG.getConstant(LLVMC->getValueAPF().bitcastToAPInt(),
 352                            (VT == MVT::f64) ? MVT::i64 : MVT::i32);
 353   }
 354
 355   MVT OrigVT = VT;
 356   MVT SVT = VT;
 357   while (SVT != MVT::f32) {
 358     SVT = (MVT::SimpleValueType)(SVT.getSimpleVT() - 1);
 359     if (CFP->isValueValidForType(SVT, CFP->getValueAPF()) &&
 360         // Only do this if the target has a native EXTLOAD instruction from
 361         // smaller type.
 362         TLI.isLoadExtLegal(ISD::EXTLOAD, SVT) &&
 363         TLI.ShouldShrinkFPConstant(OrigVT)) {
 364       const Type *SType = SVT.getTypeForMVT();
 365       LLVMC = cast<ConstantFP>(ConstantExpr::getFPTrunc(LLVMC, SType));
 366       VT = SVT;
 367       Extend = true;
 368     }
 369   }
 370
 371   SDValue CPIdx = DAG.getConstantPool(LLVMC, TLI.getPointerTy());
 372   unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
 373   if (Extend)
 374     return DAG.getExtLoad(ISD::EXTLOAD, dl,
 375                           OrigVT, DAG.getEntryNode(),
 376                           CPIdx, PseudoSourceValue::getConstantPool(),
 377                           0, VT, false, Alignment);
 378   return DAG.getLoad(OrigVT, dl, DAG.getEntryNode(), CPIdx,
 379                      PseudoSourceValue::getConstantPool(), 0, false, Alignment);
 380 }
 381
 382 /// ExpandUnalignedStore - Expands an unaligned store to 2 half-size stores.
 383 static
 384 SDValue ExpandUnalignedStore(StoreSDNode *ST, SelectionDAG &DAG,
 385                              const TargetLowering &TLI) {
 386   SDValue Chain = ST->getChain();
 387   SDValue Ptr = ST->getBasePtr();
 388   SDValue Val = ST->getValue();
 389   MVT VT = Val.getValueType();
 390   int Alignment = ST->getAlignment();
 391   int SVOffset = ST->getSrcValueOffset();
 392   DebugLoc dl = ST->getDebugLoc();
 393   if (ST->getMemoryVT().isFloatingPoint() ||
 394       ST->getMemoryVT().isVector()) {
 395     MVT intVT = MVT::getIntegerVT(VT.getSizeInBits());
 396     if (TLI.isTypeLegal(intVT)) {
 397       // Expand to a bitconvert of the value to the integer type of the
 398       // same size, then a (misaligned) int store.
 399       // FIXME: Does not handle truncating floating point stores!
 400       SDValue Result = DAG.getNode(ISD::BIT_CONVERT, dl, intVT, Val);
 401       return DAG.getStore(Chain, dl, Result, Ptr, ST->getSrcValue(),
 402                           SVOffset, ST->isVolatile(), Alignment);
 403     } else {
 404       // Do a (aligned) store to a stack slot, then copy from the stack slot
 405       // to the final destination using (unaligned) integer loads and stores.
 406       MVT StoredVT = ST->getMemoryVT();
 407       MVT RegVT =
 408         TLI.getRegisterType(MVT::getIntegerVT(StoredVT.getSizeInBits()));
 409       unsigned StoredBytes = StoredVT.getSizeInBits() / 8;
 410       unsigned RegBytes = RegVT.getSizeInBits() / 8;
 411       unsigned NumRegs = (StoredBytes + RegBytes - 1) / RegBytes;
 412
 413       // Make sure the stack slot is also aligned for the register type.
 414       SDValue StackPtr = DAG.CreateStackTemporary(StoredVT, RegVT);
 415
 416       // Perform the original store, only redirected to the stack slot.
 417       SDValue Store = DAG.getTruncStore(Chain, dl,
 418                                         Val, StackPtr, NULL, 0, StoredVT);
 419       SDValue Increment = DAG.getConstant(RegBytes, TLI.getPointerTy());
 420       SmallVector<SDValue, 8> Stores;
 421       unsigned Offset = 0;
 422
 423       // Do all but one copies using the full register width.
 424       for (unsigned i = 1; i < NumRegs; i++) {
 425         // Load one integer register's worth from the stack slot.
 426         SDValue Load = DAG.getLoad(RegVT, dl, Store, StackPtr, NULL, 0);
 427         // Store it to the final location.  Remember the store.
 428         Stores.push_back(DAG.getStore(Load.getValue(1), dl, Load, Ptr,
 429                                       ST->getSrcValue(), SVOffset + Offset,
 430                                       ST->isVolatile(),
 431                                       MinAlign(ST->getAlignment(), Offset)));
 432         // Increment the pointers.
 433         Offset += RegBytes;
 434         StackPtr = DAG.getNode(ISD::ADD, dl, StackPtr.getValueType(), StackPtr,
 435                                Increment);
 436         Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
 437       }
 438
 439       // The last store may be partial.  Do a truncating store.  On big-endian
 440       // machines this requires an extending load from the stack slot to ensure
 441       // that the bits are in the right place.
 442       MVT MemVT = MVT::getIntegerVT(8 * (StoredBytes - Offset));
 443
 444       // Load from the stack slot.
 445       SDValue Load = DAG.getExtLoad(ISD::EXTLOAD, dl, RegVT, Store, StackPtr,
 446                                     NULL, 0, MemVT);
 447
 448       Stores.push_back(DAG.getTruncStore(Load.getValue(1), dl, Load, Ptr,
 449                                          ST->getSrcValue(), SVOffset + Offset,
 450                                          MemVT, ST->isVolatile(),
 451                                          MinAlign(ST->getAlignment(), Offset)));
 452       // The order of the stores doesn't matter - say it with a TokenFactor.
 453       return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, &Stores[0],
 454                          Stores.size());
 455     }
 456   }
 457   assert(ST->getMemoryVT().isInteger() &&
 458          !ST->getMemoryVT().isVector() &&
 459          "Unaligned store of unknown type.");
 460   // Get the half-size VT
 461   MVT NewStoredVT =
 462     (MVT::SimpleValueType)(ST->getMemoryVT().getSimpleVT() - 1);
 463   int NumBits = NewStoredVT.getSizeInBits();
 464   int IncrementSize = NumBits / 8;
 465
 466   // Divide the stored value in two parts.
 467   SDValue ShiftAmount = DAG.getConstant(NumBits, TLI.getShiftAmountTy());
 468   SDValue Lo = Val;
 469   SDValue Hi = DAG.getNode(ISD::SRL, dl, VT, Val, ShiftAmount);
 470
 471   // Store the two parts
 472   SDValue Store1, Store2;
 473   Store1 = DAG.getTruncStore(Chain, dl, TLI.isLittleEndian()?Lo:Hi, Ptr,
 474                              ST->getSrcValue(), SVOffset, NewStoredVT,
 475                              ST->isVolatile(), Alignment);
 476   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
 477                     DAG.getConstant(IncrementSize, TLI.getPointerTy()));
 478   Alignment = MinAlign(Alignment, IncrementSize);
 479   Store2 = DAG.getTruncStore(Chain, dl, TLI.isLittleEndian()?Hi:Lo, Ptr,
 480                              ST->getSrcValue(), SVOffset + IncrementSize,
 481                              NewStoredVT, ST->isVolatile(), Alignment);
 482
 483   return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Store1, Store2);
 484 }
 485
 486 /// ExpandUnalignedLoad - Expands an unaligned load to 2 half-size loads.
 487 static
 488 SDValue ExpandUnalignedLoad(LoadSDNode *LD, SelectionDAG &DAG,
 489                             const TargetLowering &TLI) {
 490   int SVOffset = LD->getSrcValueOffset();
 491   SDValue Chain = LD->getChain();
 492   SDValue Ptr = LD->getBasePtr();
 493   MVT VT = LD->getValueType(0);
 494   MVT LoadedVT = LD->getMemoryVT();
 495   DebugLoc dl = LD->getDebugLoc();
 496   if (VT.isFloatingPoint() || VT.isVector()) {
 497     MVT intVT = MVT::getIntegerVT(LoadedVT.getSizeInBits());
 498     if (TLI.isTypeLegal(intVT)) {
 499       // Expand to a (misaligned) integer load of the same size,
 500       // then bitconvert to floating point or vector.
 501       SDValue newLoad = DAG.getLoad(intVT, dl, Chain, Ptr, LD->getSrcValue(),
 502                                     SVOffset, LD->isVolatile(),
 503                                     LD->getAlignment());
 504       SDValue Result = DAG.getNode(ISD::BIT_CONVERT, dl, LoadedVT, newLoad);
 505       if (VT.isFloatingPoint() && LoadedVT != VT)
 506         Result = DAG.getNode(ISD::FP_EXTEND, dl, VT, Result);
 507
 508       SDValue Ops[] = { Result, Chain };
 509       return DAG.getMergeValues(Ops, 2, dl);
 510     } else {
 511       // Copy the value to a (aligned) stack slot using (unaligned) integer
 512       // loads and stores, then do a (aligned) load from the stack slot.
 513       MVT RegVT = TLI.getRegisterType(intVT);
 514       unsigned LoadedBytes = LoadedVT.getSizeInBits() / 8;
 515       unsigned RegBytes = RegVT.getSizeInBits() / 8;
 516       unsigned NumRegs = (LoadedBytes + RegBytes - 1) / RegBytes;
 517
 518       // Make sure the stack slot is also aligned for the register type.
 519       SDValue StackBase = DAG.CreateStackTemporary(LoadedVT, RegVT);
 520
 521       SDValue Increment = DAG.getConstant(RegBytes, TLI.getPointerTy());
 522       SmallVector<SDValue, 8> Stores;
 523       SDValue StackPtr = StackBase;
 524       unsigned Offset = 0;
 525
 526       // Do all but one copies using the full register width.
 527       for (unsigned i = 1; i < NumRegs; i++) {
 528         // Load one integer register's worth from the original location.
 529         SDValue Load = DAG.getLoad(RegVT, dl, Chain, Ptr, LD->getSrcValue(),
 530                                    SVOffset + Offset, LD->isVolatile(),
 531                                    MinAlign(LD->getAlignment(), Offset));
 532         // Follow the load with a store to the stack slot.  Remember the store.
 533         Stores.push_back(DAG.getStore(Load.getValue(1), dl, Load, StackPtr,
 534                                       NULL, 0));
 535         // Increment the pointers.
 536         Offset += RegBytes;
 537         Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
 538         StackPtr = DAG.getNode(ISD::ADD, dl, StackPtr.getValueType(), StackPtr,
 539                                Increment);
 540       }
 541
 542       // The last copy may be partial.  Do an extending load.
 543       MVT MemVT = MVT::getIntegerVT(8 * (LoadedBytes - Offset));
 544       SDValue Load = DAG.getExtLoad(ISD::EXTLOAD, dl, RegVT, Chain, Ptr,
 545                                     LD->getSrcValue(), SVOffset + Offset,
 546                                     MemVT, LD->isVolatile(),
 547                                     MinAlign(LD->getAlignment(), Offset));
 548       // Follow the load with a store to the stack slot.  Remember the store.
 549       // On big-endian machines this requires a truncating store to ensure
 550       // that the bits end up in the right place.
 551       Stores.push_back(DAG.getTruncStore(Load.getValue(1), dl, Load, StackPtr,
 552                                          NULL, 0, MemVT));
 553
 554       // The order of the stores doesn't matter - say it with a TokenFactor.
 555       SDValue TF = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, &Stores[0],
 556                                Stores.size());
 557
 558       // Finally, perform the original load only redirected to the stack slot.
 559       Load = DAG.getExtLoad(LD->getExtensionType(), dl, VT, TF, StackBase,
 560                             NULL, 0, LoadedVT);
 561
 562       // Callers expect a MERGE_VALUES node.
 563       SDValue Ops[] = { Load, TF };
 564       return DAG.getMergeValues(Ops, 2, dl);
 565     }
 566   }
 567   assert(LoadedVT.isInteger() && !LoadedVT.isVector() &&
 568          "Unaligned load of unsupported type.");
 569
 570   // Compute the new VT that is half the size of the old one.  This is an
 571   // integer MVT.
 572   unsigned NumBits = LoadedVT.getSizeInBits();
 573   MVT NewLoadedVT;
 574   NewLoadedVT = MVT::getIntegerVT(NumBits/2);
 575   NumBits >>= 1;
 576
 577   unsigned Alignment = LD->getAlignment();
 578   unsigned IncrementSize = NumBits / 8;
 579   ISD::LoadExtType HiExtType = LD->getExtensionType();
 580
 581   // If the original load is NON_EXTLOAD, the hi part load must be ZEXTLOAD.
 582   if (HiExtType == ISD::NON_EXTLOAD)
 583     HiExtType = ISD::ZEXTLOAD;
 584
 585   // Load the value in two parts
 586   SDValue Lo, Hi;
 587   if (TLI.isLittleEndian()) {
 588     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, VT, Chain, Ptr, LD->getSrcValue(),
 589                         SVOffset, NewLoadedVT, LD->isVolatile(), Alignment);
 590     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
 591                       DAG.getConstant(IncrementSize, TLI.getPointerTy()));
 592     Hi = DAG.getExtLoad(HiExtType, dl, VT, Chain, Ptr, LD->getSrcValue(),
 593                         SVOffset + IncrementSize, NewLoadedVT, LD->isVolatile(),
 594                         MinAlign(Alignment, IncrementSize));
 595   } else {
 596     Hi = DAG.getExtLoad(HiExtType, dl, VT, Chain, Ptr, LD->getSrcValue(),
 597                         SVOffset, NewLoadedVT, LD->isVolatile(), Alignment);
 598     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
 599                       DAG.getConstant(IncrementSize, TLI.getPointerTy()));
 600     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, VT, Chain, Ptr, LD->getSrcValue(),
 601                         SVOffset + IncrementSize, NewLoadedVT, LD->isVolatile(),
 602                         MinAlign(Alignment, IncrementSize));
 603   }
 604
 605   // aggregate the two parts
 606   SDValue ShiftAmount = DAG.getConstant(NumBits, TLI.getShiftAmountTy());
 607   SDValue Result = DAG.getNode(ISD::SHL, dl, VT, Hi, ShiftAmount);
 608   Result = DAG.getNode(ISD::OR, dl, VT, Result, Lo);
 609
 610   SDValue TF = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
 611                              Hi.getValue(1));
 612
 613   SDValue Ops[] = { Result, TF };
 614   return DAG.getMergeValues(Ops, 2, dl);
 615 }
 616
 617 /// PerformInsertVectorEltInMemory - Some target cannot handle a variable
 618 /// insertion index for the INSERT_VECTOR_ELT instruction.  In this case, it
 619 /// is necessary to spill the vector being inserted into to memory, perform
 620 /// the insert there, and then read the result back.
 621 SDValue SelectionDAGLegalize::
 622 PerformInsertVectorEltInMemory(SDValue Vec, SDValue Val, SDValue Idx,
 623                                DebugLoc dl) {
 624   SDValue Tmp1 = Vec;
 625   SDValue Tmp2 = Val;
 626   SDValue Tmp3 = Idx;
 627
 628   // If the target doesn't support this, we have to spill the input vector
 629   // to a temporary stack slot, update the element, then reload it.  This is
 630   // badness.  We could also load the value into a vector register (either
 631   // with a "move to register" or "extload into register" instruction, then
 632   // permute it into place, if the idx is a constant and if the idx is
 633   // supported by the target.
 634   MVT VT    = Tmp1.getValueType();
 635   MVT EltVT = VT.getVectorElementType();
 636   MVT IdxVT = Tmp3.getValueType();
 637   MVT PtrVT = TLI.getPointerTy();
 638   SDValue StackPtr = DAG.CreateStackTemporary(VT);
 639
 640   int SPFI = cast<FrameIndexSDNode>(StackPtr.getNode())->getIndex();
 641
 642   // Store the vector.
 643   SDValue Ch = DAG.getStore(DAG.getEntryNode(), dl, Tmp1, StackPtr,
 644                             PseudoSourceValue::getFixedStack(SPFI), 0);
 645
 646   // Truncate or zero extend offset to target pointer type.
 647   unsigned CastOpc = IdxVT.bitsGT(PtrVT) ? ISD::TRUNCATE : ISD::ZERO_EXTEND;
 648   Tmp3 = DAG.getNode(CastOpc, dl, PtrVT, Tmp3);
 649   // Add the offset to the index.
 650   unsigned EltSize = EltVT.getSizeInBits()/8;
 651   Tmp3 = DAG.getNode(ISD::MUL, dl, IdxVT, Tmp3,DAG.getConstant(EltSize, IdxVT));
 652   SDValue StackPtr2 = DAG.getNode(ISD::ADD, dl, IdxVT, Tmp3, StackPtr);
 653   // Store the scalar value.
 654   Ch = DAG.getTruncStore(Ch, dl, Tmp2, StackPtr2,
 655                          PseudoSourceValue::getFixedStack(SPFI), 0, EltVT);
 656   // Load the updated vector.
 657   return DAG.getLoad(VT, dl, Ch, StackPtr,
 658                      PseudoSourceValue::getFixedStack(SPFI), 0);
 659 }
 660
 661
 662 SDValue SelectionDAGLegalize::
 663 ExpandINSERT_VECTOR_ELT(SDValue Vec, SDValue Val, SDValue Idx, DebugLoc dl) {
 664   if (ConstantSDNode *InsertPos = dyn_cast<ConstantSDNode>(Idx)) {
 665     // SCALAR_TO_VECTOR requires that the type of the value being inserted
 666     // match the element type of the vector being created, except for
 667     // integers in which case the inserted value can be over width.
 668     MVT EltVT = Vec.getValueType().getVectorElementType();
 669     if (Val.getValueType() == EltVT ||
 670         (EltVT.isInteger() && Val.getValueType().bitsGE(EltVT))) {
 671       SDValue ScVec = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
 672                                   Vec.getValueType(), Val);
 673
 674       unsigned NumElts = Vec.getValueType().getVectorNumElements();
 675       // We generate a shuffle of InVec and ScVec, so the shuffle mask
 676       // should be 0,1,2,3,4,5... with the appropriate element replaced with
 677       // elt 0 of the RHS.
 678       SmallVector<int, 8> ShufOps;
 679       for (unsigned i = 0; i != NumElts; ++i)
 680         ShufOps.push_back(i != InsertPos->getZExtValue() ? i : NumElts);
 681
 682       return DAG.getVectorShuffle(Vec.getValueType(), dl, Vec, ScVec,
 683                                   &ShufOps[0]);
 684     }
 685   }
 686   return PerformInsertVectorEltInMemory(Vec, Val, Idx, dl);
 687 }
 688
 689 SDValue SelectionDAGLegalize::OptimizeFloatStore(StoreSDNode* ST) {
 690   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
 691   // FIXME: We shouldn't do this for TargetConstantFP's.
 692   // FIXME: move this to the DAG Combiner!  Note that we can't regress due
 693   // to phase ordering between legalized code and the dag combiner.  This
 694   // probably means that we need to integrate dag combiner and legalizer
 695   // together.
 696   // We generally can't do this one for long doubles.
 697   SDValue Tmp1 = ST->getChain();
 698   SDValue Tmp2 = ST->getBasePtr();
 699   SDValue Tmp3;
 700   int SVOffset = ST->getSrcValueOffset();
 701   unsigned Alignment = ST->getAlignment();
 702   bool isVolatile = ST->isVolatile();
 703   DebugLoc dl = ST->getDebugLoc();
 704   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(ST->getValue())) {
 705     if (CFP->getValueType(0) == MVT::f32 &&
 706         getTypeAction(MVT::i32) == Legal) {
 707       Tmp3 = DAG.getConstant(CFP->getValueAPF().
 708                                       bitcastToAPInt().zextOrTrunc(32),
 709                               MVT::i32);
 710       return DAG.getStore(Tmp1, dl, Tmp3, Tmp2, ST->getSrcValue(),
 711                           SVOffset, isVolatile, Alignment);
 712     } else if (CFP->getValueType(0) == MVT::f64) {
 713       // If this target supports 64-bit registers, do a single 64-bit store.
 714       if (getTypeAction(MVT::i64) == Legal) {
 715         Tmp3 = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
 716                                   zextOrTrunc(64), MVT::i64);
 717         return DAG.getStore(Tmp1, dl, Tmp3, Tmp2, ST->getSrcValue(),
 718                             SVOffset, isVolatile, Alignment);
 719       } else if (getTypeAction(MVT::i32) == Legal && !ST->isVolatile()) {
 720         // Otherwise, if the target supports 32-bit registers, use 2 32-bit
 721         // stores.  If the target supports neither 32- nor 64-bits, this
 722         // xform is certainly not worth it.
 723         const APInt &IntVal =CFP->getValueAPF().bitcastToAPInt();
 724         SDValue Lo = DAG.getConstant(APInt(IntVal).trunc(32), MVT::i32);
 725         SDValue Hi = DAG.getConstant(IntVal.lshr(32).trunc(32), MVT::i32);
 726         if (TLI.isBigEndian()) std::swap(Lo, Hi);
 727
 728         Lo = DAG.getStore(Tmp1, dl, Lo, Tmp2, ST->getSrcValue(),
 729                           SVOffset, isVolatile, Alignment);
 730         Tmp2 = DAG.getNode(ISD::ADD, dl, Tmp2.getValueType(), Tmp2,
 731                             DAG.getIntPtrConstant(4));
 732         Hi = DAG.getStore(Tmp1, dl, Hi, Tmp2, ST->getSrcValue(), SVOffset+4,
 733                           isVolatile, MinAlign(Alignment, 4U));
 734
 735         return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
 736       }
 737     }
 738   }
 739   return SDValue();
 740 }
 741
 742 /// LegalizeOp - We know that the specified value has a legal type, and
 743 /// that its operands are legal.  Now ensure that the operation itself
 744 /// is legal, recursively ensuring that the operands' operations remain
 745 /// legal.
 746 SDValue SelectionDAGLegalize::LegalizeOp(SDValue Op) {
 747   if (Op.getOpcode() == ISD::TargetConstant) // Allow illegal target nodes.
 748     return Op;
 749
 750   SDNode *Node = Op.getNode();
 751   DebugLoc dl = Node->getDebugLoc();
 752
 753   for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i)
 754     assert(getTypeAction(Node->getValueType(i)) == Legal &&
 755            "Unexpected illegal type!");
 756
 757   for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i)
 758     assert((isTypeLegal(Node->getOperand(i).getValueType()) ||
 759             Node->getOperand(i).getOpcode() == ISD::TargetConstant) &&
 760            "Unexpected illegal type!");
 761
 762   // Note that LegalizeOp may be reentered even from single-use nodes, which
 763   // means that we always must cache transformed nodes.
 764   DenseMap<SDValue, SDValue>::iterator I = LegalizedNodes.find(Op);
 765   if (I != LegalizedNodes.end()) return I->second;
 766
 767   SDValue Tmp1, Tmp2, Tmp3, Tmp4;
 768   SDValue Result = Op;
 769   bool isCustom = false;
 770
 771   // Figure out the correct action; the way to query this varies by opcode
 772   TargetLowering::LegalizeAction Action;
 773   bool SimpleFinishLegalizing = true;
 774   switch (Node->getOpcode()) {
 775   case ISD::INTRINSIC_W_CHAIN:
 776   case ISD::INTRINSIC_WO_CHAIN:
 777   case ISD::INTRINSIC_VOID:
 778   case ISD::VAARG:
 779   case ISD::STACKSAVE:
 780     Action = TLI.getOperationAction(Node->getOpcode(), MVT::Other);
 781     break;
 782   case ISD::SINT_TO_FP:
 783   case ISD::UINT_TO_FP:
 784   case ISD::EXTRACT_VECTOR_ELT:
 785     Action = TLI.getOperationAction(Node->getOpcode(),
 786                                     Node->getOperand(0).getValueType());
 787     break;
 788   case ISD::FP_ROUND_INREG:
 789   case ISD::SIGN_EXTEND_INREG: {
 790     MVT InnerType = cast<VTSDNode>(Node->getOperand(1))->getVT();
 791     Action = TLI.getOperationAction(Node->getOpcode(), InnerType);
 792     break;
 793   }
 794   case ISD::SELECT_CC:
 795   case ISD::SETCC:
 796   case ISD::BR_CC: {
 797     unsigned CCOperand = Node->getOpcode() == ISD::SELECT_CC ? 4 :
 798                          Node->getOpcode() == ISD::SETCC ? 2 : 1;
 799     unsigned CompareOperand = Node->getOpcode() == ISD::BR_CC ? 2 : 0;
 800     MVT OpVT = Node->getOperand(CompareOperand).getValueType();
 801     ISD::CondCode CCCode =
 802         cast<CondCodeSDNode>(Node->getOperand(CCOperand))->get();
 803     Action = TLI.getCondCodeAction(CCCode, OpVT);
 804     if (Action == TargetLowering::Legal) {
 805       if (Node->getOpcode() == ISD::SELECT_CC)
 806         Action = TLI.getOperationAction(Node->getOpcode(),
 807                                         Node->getValueType(0));
 808       else
 809         Action = TLI.getOperationAction(Node->getOpcode(), OpVT);
 810     }
 811     break;
 812   }
 813   case ISD::LOAD:
 814   case ISD::STORE:
 815     // FIXME: Model these properly.  LOAD and STORE are complicated, and
 816     // STORE expects the unlegalized operand in some cases.
 817     SimpleFinishLegalizing = false;
 818     break;
 819   case ISD::CALLSEQ_START:
 820   case ISD::CALLSEQ_END:
 821     // FIXME: This shouldn't be necessary.  These nodes have special properties
 822     // dealing with the recursive nature of legalization.  Removing this
 823     // special case should be done as part of making LegalizeDAG non-recursive.
 824     SimpleFinishLegalizing = false;
 825     break;
 826   case ISD::CALL:
 827     // FIXME: Legalization for calls requires custom-lowering the call before
 828     // legalizing the operands!  (I haven't looked into precisely why.)
 829     SimpleFinishLegalizing = false;
 830     break;
 831   case ISD::EXTRACT_ELEMENT:
 832   case ISD::FLT_ROUNDS_:
 833   case ISD::SADDO:
 834   case ISD::SSUBO:
 835   case ISD::UADDO:
 836   case ISD::USUBO:
 837   case ISD::SMULO:
 838   case ISD::UMULO:
 839   case ISD::FPOWI:
 840   case ISD::MERGE_VALUES:
 841   case ISD::EH_RETURN:
 842   case ISD::FRAME_TO_ARGS_OFFSET:
 843     // These operations lie about being legal: when they claim to be legal,
 844     // they should actually be expanded.
 845     Action = TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0));
 846     if (Action == TargetLowering::Legal)
 847       Action = TargetLowering::Expand;
 848     break;
 849   case ISD::TRAMPOLINE:
 850   case ISD::FRAMEADDR:
 851   case ISD::RETURNADDR:
 852   case ISD::FORMAL_ARGUMENTS:
 853     // These operations lie about being legal: when they claim to be legal,
 854     // they should actually be custom-lowered.
 855     Action = TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0));
 856     if (Action == TargetLowering::Legal)
 857       Action = TargetLowering::Custom;
 858     break;
 859   case ISD::BUILD_VECTOR:
 860     // A weird case: legalization for BUILD_VECTOR never legalizes the
 861     // operands!
 862     // FIXME: This really sucks... changing it isn't semantically incorrect,
 863     // but it massively pessimizes the code for floating-point BUILD_VECTORs
 864     // because ConstantFP operands get legalized into constant pool loads
 865     // before the BUILD_VECTOR code can see them.  It doesn't usually bite,
 866     // though, because BUILD_VECTORS usually get lowered into other nodes
 867     // which get legalized properly.
 868     SimpleFinishLegalizing = false;
 869     break;
 870   default:
 871     if (Node->getOpcode() >= ISD::BUILTIN_OP_END) {
 872       Action = TargetLowering::Legal;
 873     } else {
 874       Action = TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0));
 875     }
 876     break;
 877   }
 878
 879   if (SimpleFinishLegalizing) {
 880     SmallVector<SDValue, 8> Ops, ResultVals;
 881     for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i)
 882       Ops.push_back(LegalizeOp(Node->getOperand(i)));
 883     switch (Node->getOpcode()) {
 884     default: break;
 885     case ISD::BR:
 886     case ISD::BRIND:
 887     case ISD::BR_JT:
 888     case ISD::BR_CC:
 889     case ISD::BRCOND:
 890     case ISD::RET:
 891       // Branches tweak the chain to include LastCALLSEQ_END
 892       Ops[0] = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Ops[0],
 893                             LastCALLSEQ_END);
 894       Ops[0] = LegalizeOp(Ops[0]);
 895       LastCALLSEQ_END = DAG.getEntryNode();
 896       break;
 897     case ISD::SHL:
 898     case ISD::SRL:
 899     case ISD::SRA:
 900     case ISD::ROTL:
 901     case ISD::ROTR:
 902       // Legalizing shifts/rotates requires adjusting the shift amount
 903       // to the appropriate width.
 904       if (!Ops[1].getValueType().isVector())
 905         Ops[1] = LegalizeOp(DAG.getShiftAmountOperand(Ops[1]));
 906       break;
 907     }
 908
 909     Result = DAG.UpdateNodeOperands(Result.getValue(0), Ops.data(),
 910                                     Ops.size());
 911     switch (Action) {
 912     case TargetLowering::Legal:
 913       for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i)
 914         ResultVals.push_back(Result.getValue(i));
 915       break;
 916     case TargetLowering::Custom:
 917       // FIXME: The handling for custom lowering with multiple results is
 918       // a complete mess.
 919       Tmp1 = TLI.LowerOperation(Result, DAG);
 920       if (Tmp1.getNode()) {
 921         for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i) {
 922           if (e == 1)
 923             ResultVals.push_back(Tmp1);
 924           else
 925             ResultVals.push_back(Tmp1.getValue(i));
 926         }
 927         break;
 928       }
 929
 930       // FALL THROUGH
 931     case TargetLowering::Expand:
 932       ExpandNode(Result.getNode(), ResultVals);
 933       break;
 934     case TargetLowering::Promote:
 935       PromoteNode(Result.getNode(), ResultVals);
 936       break;
 937     }
 938     if (!ResultVals.empty()) {
 939       for (unsigned i = 0, e = ResultVals.size(); i != e; ++i) {
 940         if (ResultVals[i] != SDValue(Node, i))
 941           ResultVals[i] = LegalizeOp(ResultVals[i]);
 942         AddLegalizedOperand(SDValue(Node, i), ResultVals[i]);
 943       }
 944       return ResultVals[Op.getResNo()];
 945     }
 946   }
 947
 948   switch (Node->getOpcode()) {
 949   default:
 950 #ifndef NDEBUG
 951     cerr << "NODE: "; Node->dump(&DAG); cerr << "\n";
 952 #endif
 953     llvm_unreachable("Do not know how to legalize this operator!");
 954   case ISD::CALL:
 955     // The only option for this is to custom lower it.
 956     Tmp3 = TLI.LowerOperation(Result.getValue(0), DAG);
 957     assert(Tmp3.getNode() && "Target didn't custom lower this node!");
 958     // A call within a calling sequence must be legalized to something
 959     // other than the normal CALLSEQ_END.  Violating this gets Legalize
 960     // into an infinite loop.
 961     assert ((!IsLegalizingCall ||
 962              Node->getOpcode() != ISD::CALL ||
 963              Tmp3.getNode()->getOpcode() != ISD::CALLSEQ_END) &&
 964             "Nested CALLSEQ_START..CALLSEQ_END not supported.");
 965
 966     // The number of incoming and outgoing values should match; unless the final
 967     // outgoing value is a flag.
 968     assert((Tmp3.getNode()->getNumValues() == Result.getNode()->getNumValues() ||
 969             (Tmp3.getNode()->getNumValues() == Result.getNode()->getNumValues() + 1 &&
 970              Tmp3.getNode()->getValueType(Tmp3.getNode()->getNumValues() - 1) ==
 971                MVT::Flag)) &&
 972            "Lowering call/formal_arguments produced unexpected # results!");
 973
 974     // Since CALL/FORMAL_ARGUMENTS nodes produce multiple values, make sure to
 975     // remember that we legalized all of them, so it doesn't get relegalized.
 976     for (unsigned i = 0, e = Tmp3.getNode()->getNumValues(); i != e; ++i) {
 977       if (Tmp3.getNode()->getValueType(i) == MVT::Flag)
 978         continue;
 979       Tmp1 = LegalizeOp(Tmp3.getValue(i));
 980       if (Op.getResNo() == i)
 981         Tmp2 = Tmp1;
 982       AddLegalizedOperand(SDValue(Node, i), Tmp1);
 983     }
 984     return Tmp2;
 985   case ISD::BUILD_VECTOR:
 986     switch (TLI.getOperationAction(ISD::BUILD_VECTOR, Node->getValueType(0))) {
 987     default: llvm_unreachable("This action is not supported yet!");
 988     case TargetLowering::Custom:
 989       Tmp3 = TLI.LowerOperation(Result, DAG);
 990       if (Tmp3.getNode()) {
 991         Result = Tmp3;
 992         break;
 993       }
 994       // FALLTHROUGH
 995     case TargetLowering::Expand:
 996       Result = ExpandBUILD_VECTOR(Result.getNode());
 997       break;
 998     }
 999     break;
1000   case ISD::CALLSEQ_START: {
1001     SDNode *CallEnd = FindCallEndFromCallStart(Node);
1002
1003     // Recursively Legalize all of the inputs of the call end that do not lead
1004     // to this call start.  This ensures that any libcalls that need be inserted
1005     // are inserted *before* the CALLSEQ_START.
1006     {SmallPtrSet<SDNode*, 32> NodesLeadingTo;
1007     for (unsigned i = 0, e = CallEnd->getNumOperands(); i != e; ++i)
1008       LegalizeAllNodesNotLeadingTo(CallEnd->getOperand(i).getNode(), Node,
1009                                    NodesLeadingTo);
1010     }
1011
1012     // Now that we legalized all of the inputs (which may have inserted
1013     // libcalls) create the new CALLSEQ_START node.
1014     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1015
1016     // Merge in the last call, to ensure that this call start after the last
1017     // call ended.
1018     if (LastCALLSEQ_END.getOpcode() != ISD::EntryToken) {
1019       Tmp1 = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
1020                          Tmp1, LastCALLSEQ_END);
1021       Tmp1 = LegalizeOp(Tmp1);
1022     }
1023
1024     // Do not try to legalize the target-specific arguments (#1+).
1025     if (Tmp1 != Node->getOperand(0)) {
1026       SmallVector<SDValue, 8> Ops(Node->op_begin(), Node->op_end());
1027       Ops[0] = Tmp1;
1028       Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
1029     }
1030
1031     // Remember that the CALLSEQ_START is legalized.
1032     AddLegalizedOperand(Op.getValue(0), Result);
1033     if (Node->getNumValues() == 2)    // If this has a flag result, remember it.
1034       AddLegalizedOperand(Op.getValue(1), Result.getValue(1));
1035
1036     // Now that the callseq_start and all of the non-call nodes above this call
1037     // sequence have been legalized, legalize the call itself.  During this
1038     // process, no libcalls can/will be inserted, guaranteeing that no calls
1039     // can overlap.
1040     assert(!IsLegalizingCall && "Inconsistent sequentialization of calls!");
1041     // Note that we are selecting this call!
1042     LastCALLSEQ_END = SDValue(CallEnd, 0);
1043     IsLegalizingCall = true;
1044
1045     // Legalize the call, starting from the CALLSEQ_END.
1046     LegalizeOp(LastCALLSEQ_END);
1047     assert(!IsLegalizingCall && "CALLSEQ_END should have cleared this!");
1048     return Result;
1049   }
1050   case ISD::CALLSEQ_END:
1051     // If the CALLSEQ_START node hasn't been legalized first, legalize it.  This
1052     // will cause this node to be legalized as well as handling libcalls right.
1053     if (LastCALLSEQ_END.getNode() != Node) {
1054       LegalizeOp(SDValue(FindCallStartFromCallEnd(Node), 0));
1055       DenseMap<SDValue, SDValue>::iterator I = LegalizedNodes.find(Op);
1056       assert(I != LegalizedNodes.end() &&
1057              "Legalizing the call start should have legalized this node!");
1058       return I->second;
1059     }
1060
1061     // Otherwise, the call start has been legalized and everything is going
1062     // according to plan.  Just legalize ourselves normally here.
1063     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1064     // Do not try to legalize the target-specific arguments (#1+), except for
1065     // an optional flag input.
1066     if (Node->getOperand(Node->getNumOperands()-1).getValueType() != MVT::Flag){
1067       if (Tmp1 != Node->getOperand(0)) {
1068         SmallVector<SDValue, 8> Ops(Node->op_begin(), Node->op_end());
1069         Ops[0] = Tmp1;
1070         Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
1071       }
1072     } else {
1073       Tmp2 = LegalizeOp(Node->getOperand(Node->getNumOperands()-1));
1074       if (Tmp1 != Node->getOperand(0) ||
1075           Tmp2 != Node->getOperand(Node->getNumOperands()-1)) {
1076         SmallVector<SDValue, 8> Ops(Node->op_begin(), Node->op_end());
1077         Ops[0] = Tmp1;
1078         Ops.back() = Tmp2;
1079         Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
1080       }
1081     }
1082     assert(IsLegalizingCall && "Call sequence imbalance between start/end?");
1083     // This finishes up call legalization.
1084     IsLegalizingCall = false;
1085
1086     // If the CALLSEQ_END node has a flag, remember that we legalized it.
1087     AddLegalizedOperand(SDValue(Node, 0), Result.getValue(0));
1088     if (Node->getNumValues() == 2)
1089       AddLegalizedOperand(SDValue(Node, 1), Result.getValue(1));
1090     return Result.getValue(Op.getResNo());
1091   case ISD::LOAD: {
1092     LoadSDNode *LD = cast<LoadSDNode>(Node);
1093     Tmp1 = LegalizeOp(LD->getChain());   // Legalize the chain.
1094     Tmp2 = LegalizeOp(LD->getBasePtr()); // Legalize the base pointer.
1095
1096     ISD::LoadExtType ExtType = LD->getExtensionType();
1097     if (ExtType == ISD::NON_EXTLOAD) {
1098       MVT VT = Node->getValueType(0);
1099       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, LD->getOffset());
1100       Tmp3 = Result.getValue(0);
1101       Tmp4 = Result.getValue(1);
1102
1103       switch (TLI.getOperationAction(Node->getOpcode(), VT)) {
1104       default: llvm_unreachable("This action is not supported yet!");
1105       case TargetLowering::Legal:
1106         // If this is an unaligned load and the target doesn't support it,
1107         // expand it.
1108         if (!TLI.allowsUnalignedMemoryAccesses()) {
1109           unsigned ABIAlignment = TLI.getTargetData()->
1110             getABITypeAlignment(LD->getMemoryVT().getTypeForMVT());
1111           if (LD->getAlignment() < ABIAlignment){
1112             Result = ExpandUnalignedLoad(cast<LoadSDNode>(Result.getNode()),
1113                                          DAG, TLI);
1114             Tmp3 = Result.getOperand(0);
1115             Tmp4 = Result.getOperand(1);
1116             Tmp3 = LegalizeOp(Tmp3);
1117             Tmp4 = LegalizeOp(Tmp4);
1118           }
1119         }
1120         break;
1121       case TargetLowering::Custom:
1122         Tmp1 = TLI.LowerOperation(Tmp3, DAG);
1123         if (Tmp1.getNode()) {
1124           Tmp3 = LegalizeOp(Tmp1);
1125           Tmp4 = LegalizeOp(Tmp1.getValue(1));
1126         }
1127         break;
1128       case TargetLowering::Promote: {
1129         // Only promote a load of vector type to another.
1130         assert(VT.isVector() && "Cannot promote this load!");
1131         // Change base type to a different vector type.
1132         MVT NVT = TLI.getTypeToPromoteTo(Node->getOpcode(), VT);
1133
1134         Tmp1 = DAG.getLoad(NVT, dl, Tmp1, Tmp2, LD->getSrcValue(),
1135                            LD->getSrcValueOffset(),
1136                            LD->isVolatile(), LD->getAlignment());
1137         Tmp3 = LegalizeOp(DAG.getNode(ISD::BIT_CONVERT, dl, VT, Tmp1));
1138         Tmp4 = LegalizeOp(Tmp1.getValue(1));
1139         break;
1140       }
1141       }
1142       // Since loads produce two values, make sure to remember that we
1143       // legalized both of them.
1144       AddLegalizedOperand(SDValue(Node, 0), Tmp3);
1145       AddLegalizedOperand(SDValue(Node, 1), Tmp4);
1146       return Op.getResNo() ? Tmp4 : Tmp3;
1147     } else {
1148       MVT SrcVT = LD->getMemoryVT();
1149       unsigned SrcWidth = SrcVT.getSizeInBits();
1150       int SVOffset = LD->getSrcValueOffset();
1151       unsigned Alignment = LD->getAlignment();
1152       bool isVolatile = LD->isVolatile();
1153
1154       if (SrcWidth != SrcVT.getStoreSizeInBits() &&
1155           // Some targets pretend to have an i1 loading operation, and actually
1156           // load an i8.  This trick is correct for ZEXTLOAD because the top 7
1157           // bits are guaranteed to be zero; it helps the optimizers understand
1158           // that these bits are zero.  It is also useful for EXTLOAD, since it
1159           // tells the optimizers that those bits are undefined.  It would be
1160           // nice to have an effective generic way of getting these benefits...
1161           // Until such a way is found, don't insist on promoting i1 here.
1162           (SrcVT != MVT::i1 ||
1163            TLI.getLoadExtAction(ExtType, MVT::i1) == TargetLowering::Promote)) {
1164         // Promote to a byte-sized load if not loading an integral number of
1165         // bytes.  For example, promote EXTLOAD:i20 -> EXTLOAD:i24.
1166         unsigned NewWidth = SrcVT.getStoreSizeInBits();
1167         MVT NVT = MVT::getIntegerVT(NewWidth);
1168         SDValue Ch;
1169
1170         // The extra bits are guaranteed to be zero, since we stored them that
1171         // way.  A zext load from NVT thus automatically gives zext from SrcVT.
1172
1173         ISD::LoadExtType NewExtType =
1174           ExtType == ISD::ZEXTLOAD ? ISD::ZEXTLOAD : ISD::EXTLOAD;
1175
1176         Result = DAG.getExtLoad(NewExtType, dl, Node->getValueType(0),
1177                                 Tmp1, Tmp2, LD->getSrcValue(), SVOffset,
1178                                 NVT, isVolatile, Alignment);
1179
1180         Ch = Result.getValue(1); // The chain.
1181
1182         if (ExtType == ISD::SEXTLOAD)
1183           // Having the top bits zero doesn't help when sign extending.
1184           Result = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl,
1185                                Result.getValueType(),
1186                                Result, DAG.getValueType(SrcVT));
1187         else if (ExtType == ISD::ZEXTLOAD || NVT == Result.getValueType())
1188           // All the top bits are guaranteed to be zero - inform the optimizers.
1189           Result = DAG.getNode(ISD::AssertZext, dl,
1190                                Result.getValueType(), Result,
1191                                DAG.getValueType(SrcVT));
1192
1193         Tmp1 = LegalizeOp(Result);
1194         Tmp2 = LegalizeOp(Ch);
1195       } else if (SrcWidth & (SrcWidth - 1)) {
1196         // If not loading a power-of-2 number of bits, expand as two loads.
1197         assert(SrcVT.isExtended() && !SrcVT.isVector() &&
1198                "Unsupported extload!");
1199         unsigned RoundWidth = 1 << Log2_32(SrcWidth);
1200         assert(RoundWidth < SrcWidth);
1201         unsigned ExtraWidth = SrcWidth - RoundWidth;
1202         assert(ExtraWidth < RoundWidth);
1203         assert(!(RoundWidth % 8) && !(ExtraWidth % 8) &&
1204                "Load size not an integral number of bytes!");
1205         MVT RoundVT = MVT::getIntegerVT(RoundWidth);
1206         MVT ExtraVT = MVT::getIntegerVT(ExtraWidth);
1207         SDValue Lo, Hi, Ch;
1208         unsigned IncrementSize;
1209
1210         if (TLI.isLittleEndian()) {
1211           // EXTLOAD:i24 -> ZEXTLOAD:i16 | (shl EXTLOAD@+2:i8, 16)
1212           // Load the bottom RoundWidth bits.
1213           Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl,
1214                               Node->getValueType(0), Tmp1, Tmp2,
1215                               LD->getSrcValue(), SVOffset, RoundVT, isVolatile,
1216                               Alignment);
1217
1218           // Load the remaining ExtraWidth bits.
1219           IncrementSize = RoundWidth / 8;
1220           Tmp2 = DAG.getNode(ISD::ADD, dl, Tmp2.getValueType(), Tmp2,
1221                              DAG.getIntPtrConstant(IncrementSize));
1222           Hi = DAG.getExtLoad(ExtType, dl, Node->getValueType(0), Tmp1, Tmp2,
1223                               LD->getSrcValue(), SVOffset + IncrementSize,
1224                               ExtraVT, isVolatile,
1225                               MinAlign(Alignment, IncrementSize));
1226
1227           // Build a factor node to remember that this load is independent of the
1228           // other one.
1229           Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1230                            Hi.getValue(1));
1231
1232           // Move the top bits to the right place.
1233           Hi = DAG.getNode(ISD::SHL, dl, Hi.getValueType(), Hi,
1234                            DAG.getConstant(RoundWidth, TLI.getShiftAmountTy()));
1235
1236           // Join the hi and lo parts.
1237           Result = DAG.getNode(ISD::OR, dl, Node->getValueType(0), Lo, Hi);
1238         } else {
1239           // Big endian - avoid unaligned loads.
1240           // EXTLOAD:i24 -> (shl EXTLOAD:i16, 8) | ZEXTLOAD@+2:i8
1241           // Load the top RoundWidth bits.
1242           Hi = DAG.getExtLoad(ExtType, dl, Node->getValueType(0), Tmp1, Tmp2,
1243                               LD->getSrcValue(), SVOffset, RoundVT, isVolatile,
1244                               Alignment);
1245
1246           // Load the remaining ExtraWidth bits.
1247           IncrementSize = RoundWidth / 8;
1248           Tmp2 = DAG.getNode(ISD::ADD, dl, Tmp2.getValueType(), Tmp2,
1249                              DAG.getIntPtrConstant(IncrementSize));
1250           Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl,
1251                               Node->getValueType(0), Tmp1, Tmp2,
1252                               LD->getSrcValue(), SVOffset + IncrementSize,
1253                               ExtraVT, isVolatile,
1254                               MinAlign(Alignment, IncrementSize));
1255
1256           // Build a factor node to remember that this load is independent of the
1257           // other one.
1258           Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1259                            Hi.getValue(1));
1260
1261           // Move the top bits to the right place.
1262           Hi = DAG.getNode(ISD::SHL, dl, Hi.getValueType(), Hi,
1263                            DAG.getConstant(ExtraWidth, TLI.getShiftAmountTy()));
1264
1265           // Join the hi and lo parts.
1266           Result = DAG.getNode(ISD::OR, dl, Node->getValueType(0), Lo, Hi);
1267         }
1268
1269         Tmp1 = LegalizeOp(Result);
1270         Tmp2 = LegalizeOp(Ch);
1271       } else {
1272         switch (TLI.getLoadExtAction(ExtType, SrcVT)) {
1273         default: llvm_unreachable("This action is not supported yet!");
1274         case TargetLowering::Custom:
1275           isCustom = true;
1276           // FALLTHROUGH
1277         case TargetLowering::Legal:
1278           Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, LD->getOffset());
1279           Tmp1 = Result.getValue(0);
1280           Tmp2 = Result.getValue(1);
1281
1282           if (isCustom) {
1283             Tmp3 = TLI.LowerOperation(Result, DAG);
1284             if (Tmp3.getNode()) {
1285               Tmp1 = LegalizeOp(Tmp3);
1286               Tmp2 = LegalizeOp(Tmp3.getValue(1));
1287             }
1288           } else {
1289             // If this is an unaligned load and the target doesn't support it,
1290             // expand it.
1291             if (!TLI.allowsUnalignedMemoryAccesses()) {
1292               unsigned ABIAlignment = TLI.getTargetData()->
1293                 getABITypeAlignment(LD->getMemoryVT().getTypeForMVT());
1294               if (LD->getAlignment() < ABIAlignment){
1295                 Result = ExpandUnalignedLoad(cast<LoadSDNode>(Result.getNode()),
1296                                              DAG, TLI);
1297                 Tmp1 = Result.getOperand(0);
1298                 Tmp2 = Result.getOperand(1);
1299                 Tmp1 = LegalizeOp(Tmp1);
1300                 Tmp2 = LegalizeOp(Tmp2);
1301               }
1302             }
1303           }
1304           break;
1305         case TargetLowering::Expand:
1306           // f64 = EXTLOAD f32 should expand to LOAD, FP_EXTEND
1307           if (SrcVT == MVT::f32 && Node->getValueType(0) == MVT::f64) {
1308             SDValue Load = DAG.getLoad(SrcVT, dl, Tmp1, Tmp2, LD->getSrcValue(),
1309                                          LD->getSrcValueOffset(),
1310                                          LD->isVolatile(), LD->getAlignment());
1311             Result = DAG.getNode(ISD::FP_EXTEND, dl,
1312                                  Node->getValueType(0), Load);
1313             Tmp1 = LegalizeOp(Result);  // Relegalize new nodes.
1314             Tmp2 = LegalizeOp(Load.getValue(1));
1315             break;
1316           }
1317           assert(ExtType != ISD::EXTLOAD &&"EXTLOAD should always be supported!");
1318           // Turn the unsupported load into an EXTLOAD followed by an explicit
1319           // zero/sign extend inreg.
1320           Result = DAG.getExtLoad(ISD::EXTLOAD, dl, Node->getValueType(0),
1321                                   Tmp1, Tmp2, LD->getSrcValue(),
1322                                   LD->getSrcValueOffset(), SrcVT,
1323                                   LD->isVolatile(), LD->getAlignment());
1324           SDValue ValRes;
1325           if (ExtType == ISD::SEXTLOAD)
1326             ValRes = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl,
1327                                  Result.getValueType(),
1328                                  Result, DAG.getValueType(SrcVT));
1329           else
1330             ValRes = DAG.getZeroExtendInReg(Result, dl, SrcVT);
1331           Tmp1 = LegalizeOp(ValRes);  // Relegalize new nodes.
1332           Tmp2 = LegalizeOp(Result.getValue(1));  // Relegalize new nodes.
1333           break;
1334         }
1335       }
1336
1337       // Since loads produce two values, make sure to remember that we legalized
1338       // both of them.
1339       AddLegalizedOperand(SDValue(Node, 0), Tmp1);
1340       AddLegalizedOperand(SDValue(Node, 1), Tmp2);
1341       return Op.getResNo() ? Tmp2 : Tmp1;
1342     }
1343   }
1344   case ISD::STORE: {
1345     StoreSDNode *ST = cast<StoreSDNode>(Node);
1346     Tmp1 = LegalizeOp(ST->getChain());    // Legalize the chain.
1347     Tmp2 = LegalizeOp(ST->getBasePtr());  // Legalize the pointer.
1348     int SVOffset = ST->getSrcValueOffset();
1349     unsigned Alignment = ST->getAlignment();
1350     bool isVolatile = ST->isVolatile();
1351
1352     if (!ST->isTruncatingStore()) {
1353       if (SDNode *OptStore = OptimizeFloatStore(ST).getNode()) {
1354         Result = SDValue(OptStore, 0);
1355         break;
1356       }
1357
1358       {
1359         Tmp3 = LegalizeOp(ST->getValue());
1360         Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp3, Tmp2,
1361                                         ST->getOffset());
1362
1363         MVT VT = Tmp3.getValueType();
1364         switch (TLI.getOperationAction(ISD::STORE, VT)) {
1365         default: llvm_unreachable("This action is not supported yet!");
1366         case TargetLowering::Legal:
1367           // If this is an unaligned store and the target doesn't support it,
1368           // expand it.
1369           if (!TLI.allowsUnalignedMemoryAccesses()) {
1370             unsigned ABIAlignment = TLI.getTargetData()->
1371               getABITypeAlignment(ST->getMemoryVT().getTypeForMVT());
1372             if (ST->getAlignment() < ABIAlignment)
1373               Result = ExpandUnalignedStore(cast<StoreSDNode>(Result.getNode()), DAG,
1374                                             TLI);
1375           }
1376           break;
1377         case TargetLowering::Custom:
1378           Tmp1 = TLI.LowerOperation(Result, DAG);
1379           if (Tmp1.getNode()) Result = Tmp1;
1380           break;
1381         case TargetLowering::Promote:
1382           assert(VT.isVector() && "Unknown legal promote case!");
1383           Tmp3 = DAG.getNode(ISD::BIT_CONVERT, dl,
1384                              TLI.getTypeToPromoteTo(ISD::STORE, VT), Tmp3);
1385           Result = DAG.getStore(Tmp1, dl, Tmp3, Tmp2,
1386                                 ST->getSrcValue(), SVOffset, isVolatile,
1387                                 Alignment);
1388           break;
1389         }
1390         break;
1391       }
1392     } else {
1393       Tmp3 = LegalizeOp(ST->getValue());
1394
1395       MVT StVT = ST->getMemoryVT();
1396       unsigned StWidth = StVT.getSizeInBits();
1397
1398       if (StWidth != StVT.getStoreSizeInBits()) {
1399         // Promote to a byte-sized store with upper bits zero if not
1400         // storing an integral number of bytes.  For example, promote
1401         // TRUNCSTORE:i1 X -> TRUNCSTORE:i8 (and X, 1)
1402         MVT NVT = MVT::getIntegerVT(StVT.getStoreSizeInBits());
1403         Tmp3 = DAG.getZeroExtendInReg(Tmp3, dl, StVT);
1404         Result = DAG.getTruncStore(Tmp1, dl, Tmp3, Tmp2, ST->getSrcValue(),
1405                                    SVOffset, NVT, isVolatile, Alignment);
1406       } else if (StWidth & (StWidth - 1)) {
1407         // If not storing a power-of-2 number of bits, expand as two stores.
1408         assert(StVT.isExtended() && !StVT.isVector() &&
1409                "Unsupported truncstore!");
1410         unsigned RoundWidth = 1 << Log2_32(StWidth);
1411         assert(RoundWidth < StWidth);
1412         unsigned ExtraWidth = StWidth - RoundWidth;
1413         assert(ExtraWidth < RoundWidth);
1414         assert(!(RoundWidth % 8) && !(ExtraWidth % 8) &&
1415                "Store size not an integral number of bytes!");
1416         MVT RoundVT = MVT::getIntegerVT(RoundWidth);
1417         MVT ExtraVT = MVT::getIntegerVT(ExtraWidth);
1418         SDValue Lo, Hi;
1419         unsigned IncrementSize;
1420
1421         if (TLI.isLittleEndian()) {
1422           // TRUNCSTORE:i24 X -> TRUNCSTORE:i16 X, TRUNCSTORE@+2:i8 (srl X, 16)
1423           // Store the bottom RoundWidth bits.
1424           Lo = DAG.getTruncStore(Tmp1, dl, Tmp3, Tmp2, ST->getSrcValue(),
1425                                  SVOffset, RoundVT,
1426                                  isVolatile, Alignment);
1427
1428           // Store the remaining ExtraWidth bits.
1429           IncrementSize = RoundWidth / 8;
1430           Tmp2 = DAG.getNode(ISD::ADD, dl, Tmp2.getValueType(), Tmp2,
1431                              DAG.getIntPtrConstant(IncrementSize));
1432           Hi = DAG.getNode(ISD::SRL, dl, Tmp3.getValueType(), Tmp3,
1433                            DAG.getConstant(RoundWidth, TLI.getShiftAmountTy()));
1434           Hi = DAG.getTruncStore(Tmp1, dl, Hi, Tmp2, ST->getSrcValue(),
1435                                  SVOffset + IncrementSize, ExtraVT, isVolatile,
1436                                  MinAlign(Alignment, IncrementSize));
1437         } else {
1438           // Big endian - avoid unaligned stores.
1439           // TRUNCSTORE:i24 X -> TRUNCSTORE:i16 (srl X, 8), TRUNCSTORE@+2:i8 X
1440           // Store the top RoundWidth bits.
1441           Hi = DAG.getNode(ISD::SRL, dl, Tmp3.getValueType(), Tmp3,
1442                            DAG.getConstant(ExtraWidth, TLI.getShiftAmountTy()));
1443           Hi = DAG.getTruncStore(Tmp1, dl, Hi, Tmp2, ST->getSrcValue(),
1444                                  SVOffset, RoundVT, isVolatile, Alignment);
1445
1446           // Store the remaining ExtraWidth bits.
1447           IncrementSize = RoundWidth / 8;
1448           Tmp2 = DAG.getNode(ISD::ADD, dl, Tmp2.getValueType(), Tmp2,
1449                              DAG.getIntPtrConstant(IncrementSize));
1450           Lo = DAG.getTruncStore(Tmp1, dl, Tmp3, Tmp2, ST->getSrcValue(),
1451                                  SVOffset + IncrementSize, ExtraVT, isVolatile,
1452                                  MinAlign(Alignment, IncrementSize));
1453         }
1454
1455         // The order of the stores doesn't matter.
1456         Result = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
1457       } else {
1458         if (Tmp1 != ST->getChain() || Tmp3 != ST->getValue() ||
1459             Tmp2 != ST->getBasePtr())
1460           Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp3, Tmp2,
1461                                           ST->getOffset());
1462
1463         switch (TLI.getTruncStoreAction(ST->getValue().getValueType(), StVT)) {
1464         default: llvm_unreachable("This action is not supported yet!");
1465         case TargetLowering::Legal:
1466           // If this is an unaligned store and the target doesn't support it,
1467           // expand it.
1468           if (!TLI.allowsUnalignedMemoryAccesses()) {
1469             unsigned ABIAlignment = TLI.getTargetData()->
1470               getABITypeAlignment(ST->getMemoryVT().getTypeForMVT());
1471             if (ST->getAlignment() < ABIAlignment)
1472               Result = ExpandUnalignedStore(cast<StoreSDNode>(Result.getNode()), DAG,
1473                                             TLI);
1474           }
1475           break;
1476         case TargetLowering::Custom:
1477           Result = TLI.LowerOperation(Result, DAG);
1478           break;
1479         case Expand:
1480           // TRUNCSTORE:i16 i32 -> STORE i16
1481           assert(isTypeLegal(StVT) && "Do not know how to expand this store!");
1482           Tmp3 = DAG.getNode(ISD::TRUNCATE, dl, StVT, Tmp3);
1483           Result = DAG.getStore(Tmp1, dl, Tmp3, Tmp2, ST->getSrcValue(),
1484                                 SVOffset, isVolatile, Alignment);
1485           break;
1486         }
1487       }
1488     }
1489     break;
1490   }
1491   }
1492   assert(Result.getValueType() == Op.getValueType() &&
1493          "Bad legalization!");
1494
1495   // Make sure that the generated code is itself legal.
1496   if (Result != Op)
1497     Result = LegalizeOp(Result);
1498
1499   // Note that LegalizeOp may be reentered even from single-use nodes, which
1500   // means that we always must cache transformed nodes.
1501   AddLegalizedOperand(Op, Result);
1502   return Result;
1503 }
1504
1505 SDValue SelectionDAGLegalize::ExpandExtractFromVectorThroughStack(SDValue Op) {
1506   SDValue Vec = Op.getOperand(0);
1507   SDValue Idx = Op.getOperand(1);
1508   DebugLoc dl = Op.getDebugLoc();
1509   // Store the value to a temporary stack slot, then LOAD the returned part.
1510   SDValue StackPtr = DAG.CreateStackTemporary(Vec.getValueType());
1511   SDValue Ch = DAG.getStore(DAG.getEntryNode(), dl, Vec, StackPtr, NULL, 0);
1512
1513   // Add the offset to the index.
1514   unsigned EltSize =
1515       Vec.getValueType().getVectorElementType().getSizeInBits()/8;
1516   Idx = DAG.getNode(ISD::MUL, dl, Idx.getValueType(), Idx,
1517                     DAG.getConstant(EltSize, Idx.getValueType()));
1518
1519   if (Idx.getValueType().bitsGT(TLI.getPointerTy()))
1520     Idx = DAG.getNode(ISD::TRUNCATE, dl, TLI.getPointerTy(), Idx);
1521   else
1522     Idx = DAG.getNode(ISD::ZERO_EXTEND, dl, TLI.getPointerTy(), Idx);
1523
1524   StackPtr = DAG.getNode(ISD::ADD, dl, Idx.getValueType(), Idx, StackPtr);
1525
1526   if (Op.getValueType().isVector())
1527     return DAG.getLoad(Op.getValueType(), dl, Ch, StackPtr, NULL, 0);
1528   else
1529     return DAG.getExtLoad(ISD::EXTLOAD, dl, Op.getValueType(), Ch, StackPtr,
1530                           NULL, 0, Vec.getValueType().getVectorElementType());
1531 }
1532
1533 SDValue SelectionDAGLegalize::ExpandVectorBuildThroughStack(SDNode* Node) {
1534   // We can't handle this case efficiently.  Allocate a sufficiently
1535   // aligned object on the stack, store each element into it, then load
1536   // the result as a vector.
1537   // Create the stack frame object.
1538   MVT VT = Node->getValueType(0);
1539   MVT OpVT = Node->getOperand(0).getValueType();
1540   DebugLoc dl = Node->getDebugLoc();
1541   SDValue FIPtr = DAG.CreateStackTemporary(VT);
1542   int FI = cast<FrameIndexSDNode>(FIPtr.getNode())->getIndex();
1543   const Value *SV = PseudoSourceValue::getFixedStack(FI);
1544
1545   // Emit a store of each element to the stack slot.
1546   SmallVector<SDValue, 8> Stores;
1547   unsigned TypeByteSize = OpVT.getSizeInBits() / 8;
1548   // Store (in the right endianness) the elements to memory.
1549   for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i) {
1550     // Ignore undef elements.
1551     if (Node->getOperand(i).getOpcode() == ISD::UNDEF) continue;
1552
1553     unsigned Offset = TypeByteSize*i;
1554
1555     SDValue Idx = DAG.getConstant(Offset, FIPtr.getValueType());
1556     Idx = DAG.getNode(ISD::ADD, dl, FIPtr.getValueType(), FIPtr, Idx);
1557
1558     Stores.push_back(DAG.getStore(DAG.getEntryNode(), dl, Node->getOperand(i),
1559                                   Idx, SV, Offset));
1560   }
1561
1562   SDValue StoreChain;
1563   if (!Stores.empty())    // Not all undef elements?
1564     StoreChain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
1565                              &Stores[0], Stores.size());
1566   else
1567     StoreChain = DAG.getEntryNode();
1568
1569   // Result is a load from the stack slot.
1570   return DAG.getLoad(VT, dl, StoreChain, FIPtr, SV, 0);
1571 }
1572
1573 SDValue SelectionDAGLegalize::ExpandFCOPYSIGN(SDNode* Node) {
1574   DebugLoc dl = Node->getDebugLoc();
1575   SDValue Tmp1 = Node->getOperand(0);
1576   SDValue Tmp2 = Node->getOperand(1);
1577   assert((Tmp2.getValueType() == MVT::f32 ||
1578           Tmp2.getValueType() == MVT::f64) &&
1579           "Ugly special-cased code!");
1580   // Get the sign bit of the RHS.
1581   SDValue SignBit;
1582   MVT IVT = Tmp2.getValueType() == MVT::f64 ? MVT::i64 : MVT::i32;
1583   if (isTypeLegal(IVT)) {
1584     SignBit = DAG.getNode(ISD::BIT_CONVERT, dl, IVT, Tmp2);
1585   } else {
1586     assert(isTypeLegal(TLI.getPointerTy()) &&
1587             (TLI.getPointerTy() == MVT::i32 ||
1588             TLI.getPointerTy() == MVT::i64) &&
1589             "Legal type for load?!");
1590     SDValue StackPtr = DAG.CreateStackTemporary(Tmp2.getValueType());
1591     SDValue StorePtr = StackPtr, LoadPtr = StackPtr;
1592     SDValue Ch =
1593         DAG.getStore(DAG.getEntryNode(), dl, Tmp2, StorePtr, NULL, 0);
1594     if (Tmp2.getValueType() == MVT::f64 && TLI.isLittleEndian())
1595       LoadPtr = DAG.getNode(ISD::ADD, dl, StackPtr.getValueType(),
1596                             LoadPtr, DAG.getIntPtrConstant(4));
1597     SignBit = DAG.getExtLoad(ISD::SEXTLOAD, dl, TLI.getPointerTy(),
1598                               Ch, LoadPtr, NULL, 0, MVT::i32);
1599   }
1600   SignBit =
1601       DAG.getSetCC(dl, TLI.getSetCCResultType(SignBit.getValueType()),
1602                     SignBit, DAG.getConstant(0, SignBit.getValueType()),
1603                     ISD::SETLT);
1604   // Get the absolute value of the result.
1605   SDValue AbsVal = DAG.getNode(ISD::FABS, dl, Tmp1.getValueType(), Tmp1);
1606   // Select between the nabs and abs value based on the sign bit of
1607   // the input.
1608   return DAG.getNode(ISD::SELECT, dl, AbsVal.getValueType(), SignBit,
1609                      DAG.getNode(ISD::FNEG, dl, AbsVal.getValueType(), AbsVal),
1610                      AbsVal);
1611 }
1612
1613 SDValue SelectionDAGLegalize::ExpandDBG_STOPPOINT(SDNode* Node) {
1614   DebugLoc dl = Node->getDebugLoc();
1615   DwarfWriter *DW = DAG.getDwarfWriter();
1616   bool useDEBUG_LOC = TLI.isOperationLegalOrCustom(ISD::DEBUG_LOC,
1617                                                     MVT::Other);
1618   bool useLABEL = TLI.isOperationLegalOrCustom(ISD::DBG_LABEL, MVT::Other);
1619
1620   const DbgStopPointSDNode *DSP = cast<DbgStopPointSDNode>(Node);
1621   GlobalVariable *CU_GV = cast<GlobalVariable>(DSP->getCompileUnit());
1622   if (DW && (useDEBUG_LOC || useLABEL) && !CU_GV->isDeclaration()) {
1623     DICompileUnit CU(cast<GlobalVariable>(DSP->getCompileUnit()));
1624
1625     unsigned Line = DSP->getLine();
1626     unsigned Col = DSP->getColumn();
1627
1628     if (OptLevel == CodeGenOpt::None) {
1629       // A bit self-referential to have DebugLoc on Debug_Loc nodes, but it
1630       // won't hurt anything.
1631       if (useDEBUG_LOC) {
1632         return DAG.getNode(ISD::DEBUG_LOC, dl, MVT::Other, Node->getOperand(0),
1633                            DAG.getConstant(Line, MVT::i32),
1634                            DAG.getConstant(Col, MVT::i32),
1635                            DAG.getSrcValue(CU.getGV()));
1636       } else {
1637         unsigned ID = DW->RecordSourceLine(Line, Col, CU);
1638         return DAG.getLabel(ISD::DBG_LABEL, dl, Node->getOperand(0), ID);
1639       }
1640     }
1641   }
1642   return Node->getOperand(0);
1643 }
1644
1645 void SelectionDAGLegalize::ExpandDYNAMIC_STACKALLOC(SDNode* Node,
1646                                            SmallVectorImpl<SDValue> &Results) {
1647   unsigned SPReg = TLI.getStackPointerRegisterToSaveRestore();
1648   assert(SPReg && "Target cannot require DYNAMIC_STACKALLOC expansion and"
1649           " not tell us which reg is the stack pointer!");
1650   DebugLoc dl = Node->getDebugLoc();
1651   MVT VT = Node->getValueType(0);
1652   SDValue Tmp1 = SDValue(Node, 0);
1653   SDValue Tmp2 = SDValue(Node, 1);
1654   SDValue Tmp3 = Node->getOperand(2);
1655   SDValue Chain = Tmp1.getOperand(0);
1656
1657   // Chain the dynamic stack allocation so that it doesn't modify the stack
1658   // pointer when other instructions are using the stack.
1659   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(0, true));
1660
1661   SDValue Size  = Tmp2.getOperand(1);
1662   SDValue SP = DAG.getCopyFromReg(Chain, dl, SPReg, VT);
1663   Chain = SP.getValue(1);
1664   unsigned Align = cast<ConstantSDNode>(Tmp3)->getZExtValue();
1665   unsigned StackAlign =
1666     TLI.getTargetMachine().getFrameInfo()->getStackAlignment();
1667   if (Align > StackAlign)
1668     SP = DAG.getNode(ISD::AND, dl, VT, SP,
1669                       DAG.getConstant(-(uint64_t)Align, VT));
1670   Tmp1 = DAG.getNode(ISD::SUB, dl, VT, SP, Size);       // Value
1671   Chain = DAG.getCopyToReg(Chain, dl, SPReg, Tmp1);     // Output chain
1672
1673   Tmp2 = DAG.getCALLSEQ_END(Chain,  DAG.getIntPtrConstant(0, true),
1674                             DAG.getIntPtrConstant(0, true), SDValue());
1675
1676   Results.push_back(Tmp1);
1677   Results.push_back(Tmp2);
1678 }
1679
1680 /// LegalizeSetCCCondCode - Legalize a SETCC with given LHS and RHS and
1681 /// condition code CC on the current target. This routine assumes LHS and rHS
1682 /// have already been legalized by LegalizeSetCCOperands. It expands SETCC with
1683 /// illegal condition code into AND / OR of multiple SETCC values.
1684 void SelectionDAGLegalize::LegalizeSetCCCondCode(MVT VT,
1685                                                  SDValue &LHS, SDValue &RHS,
1686                                                  SDValue &CC,
1687                                                  DebugLoc dl) {
1688   MVT OpVT = LHS.getValueType();
1689   ISD::CondCode CCCode = cast<CondCodeSDNode>(CC)->get();
1690   switch (TLI.getCondCodeAction(CCCode, OpVT)) {
1691   default: llvm_unreachable("Unknown condition code action!");
1692   case TargetLowering::Legal:
1693     // Nothing to do.
1694     break;
1695   case TargetLowering::Expand: {
1696     ISD::CondCode CC1 = ISD::SETCC_INVALID, CC2 = ISD::SETCC_INVALID;
1697     unsigned Opc = 0;
1698     switch (CCCode) {
1699     default: llvm_unreachable("Don't know how to expand this condition!");
1700     case ISD::SETOEQ: CC1 = ISD::SETEQ; CC2 = ISD::SETO;  Opc = ISD::AND; break;
1701     case ISD::SETOGT: CC1 = ISD::SETGT; CC2 = ISD::SETO;  Opc = ISD::AND; break;
1702     case ISD::SETOGE: CC1 = ISD::SETGE; CC2 = ISD::SETO;  Opc = ISD::AND; break;
1703     case ISD::SETOLT: CC1 = ISD::SETLT; CC2 = ISD::SETO;  Opc = ISD::AND; break;
1704     case ISD::SETOLE: CC1 = ISD::SETLE; CC2 = ISD::SETO;  Opc = ISD::AND; break;
1705     case ISD::SETONE: CC1 = ISD::SETNE; CC2 = ISD::SETO;  Opc = ISD::AND; break;
1706     case ISD::SETUEQ: CC1 = ISD::SETEQ; CC2 = ISD::SETUO; Opc = ISD::OR;  break;
1707     case ISD::SETUGT: CC1 = ISD::SETGT; CC2 = ISD::SETUO; Opc = ISD::OR;  break;
1708     case ISD::SETUGE: CC1 = ISD::SETGE; CC2 = ISD::SETUO; Opc = ISD::OR;  break;
1709     case ISD::SETULT: CC1 = ISD::SETLT; CC2 = ISD::SETUO; Opc = ISD::OR;  break;
1710     case ISD::SETULE: CC1 = ISD::SETLE; CC2 = ISD::SETUO; Opc = ISD::OR;  break;
1711     case ISD::SETUNE: CC1 = ISD::SETNE; CC2 = ISD::SETUO; Opc = ISD::OR;  break;
1712     // FIXME: Implement more expansions.
1713     }
1714
1715     SDValue SetCC1 = DAG.getSetCC(dl, VT, LHS, RHS, CC1);
1716     SDValue SetCC2 = DAG.getSetCC(dl, VT, LHS, RHS, CC2);
1717     LHS = DAG.getNode(Opc, dl, VT, SetCC1, SetCC2);
1718     RHS = SDValue();
1719     CC  = SDValue();
1720     break;
1721   }
1722   }
1723 }
1724
1725 /// EmitStackConvert - Emit a store/load combination to the stack.  This stores
1726 /// SrcOp to a stack slot of type SlotVT, truncating it if needed.  It then does
1727 /// a load from the stack slot to DestVT, extending it if needed.
1728 /// The resultant code need not be legal.
1729 SDValue SelectionDAGLegalize::EmitStackConvert(SDValue SrcOp,
1730                                                MVT SlotVT,
1731                                                MVT DestVT,
1732                                                DebugLoc dl) {
1733   // Create the stack frame object.
1734   unsigned SrcAlign =
1735     TLI.getTargetData()->getPrefTypeAlignment(SrcOp.getValueType().
1736                                               getTypeForMVT());
1737   SDValue FIPtr = DAG.CreateStackTemporary(SlotVT, SrcAlign);
1738
1739   FrameIndexSDNode *StackPtrFI = cast<FrameIndexSDNode>(FIPtr);
1740   int SPFI = StackPtrFI->getIndex();
1741   const Value *SV = PseudoSourceValue::getFixedStack(SPFI);
1742
1743   unsigned SrcSize = SrcOp.getValueType().getSizeInBits();
1744   unsigned SlotSize = SlotVT.getSizeInBits();
1745   unsigned DestSize = DestVT.getSizeInBits();
1746   unsigned DestAlign =
1747     TLI.getTargetData()->getPrefTypeAlignment(DestVT.getTypeForMVT());
1748
1749   // Emit a store to the stack slot.  Use a truncstore if the input value is
1750   // later than DestVT.
1751   SDValue Store;
1752
1753   if (SrcSize > SlotSize)
1754     Store = DAG.getTruncStore(DAG.getEntryNode(), dl, SrcOp, FIPtr,
1755                               SV, 0, SlotVT, false, SrcAlign);
1756   else {
1757     assert(SrcSize == SlotSize && "Invalid store");
1758     Store = DAG.getStore(DAG.getEntryNode(), dl, SrcOp, FIPtr,
1759                          SV, 0, false, SrcAlign);
1760   }
1761
1762   // Result is a load from the stack slot.
1763   if (SlotSize == DestSize)
1764     return DAG.getLoad(DestVT, dl, Store, FIPtr, SV, 0, false, DestAlign);
1765
1766   assert(SlotSize < DestSize && "Unknown extension!");
1767   return DAG.getExtLoad(ISD::EXTLOAD, dl, DestVT, Store, FIPtr, SV, 0, SlotVT,
1768                         false, DestAlign);
1769 }
1770
1771 SDValue SelectionDAGLegalize::ExpandSCALAR_TO_VECTOR(SDNode *Node) {
1772   DebugLoc dl = Node->getDebugLoc();
1773   // Create a vector sized/aligned stack slot, store the value to element #0,
1774   // then load the whole vector back out.
1775   SDValue StackPtr = DAG.CreateStackTemporary(Node->getValueType(0));
1776
1777   FrameIndexSDNode *StackPtrFI = cast<FrameIndexSDNode>(StackPtr);
1778   int SPFI = StackPtrFI->getIndex();
1779
1780   SDValue Ch = DAG.getTruncStore(DAG.getEntryNode(), dl, Node->getOperand(0),
1781                                  StackPtr,
1782                                  PseudoSourceValue::getFixedStack(SPFI), 0,
1783                                  Node->getValueType(0).getVectorElementType());
1784   return DAG.getLoad(Node->getValueType(0), dl, Ch, StackPtr,
1785                      PseudoSourceValue::getFixedStack(SPFI), 0);
1786 }
1787
1788
1789 /// ExpandBUILD_VECTOR - Expand a BUILD_VECTOR node on targets that don't
1790 /// support the operation, but do support the resultant vector type.
1791 SDValue SelectionDAGLegalize::ExpandBUILD_VECTOR(SDNode *Node) {
1792   unsigned NumElems = Node->getNumOperands();
1793   SDValue Value1, Value2;
1794   DebugLoc dl = Node->getDebugLoc();
1795   MVT VT = Node->getValueType(0);
1796   MVT OpVT = Node->getOperand(0).getValueType();
1797   MVT EltVT = VT.getVectorElementType();
1798
1799   // If the only non-undef value is the low element, turn this into a
1800   // SCALAR_TO_VECTOR node.  If this is { X, X, X, X }, determine X.
1801   bool isOnlyLowElement = true;
1802   bool MoreThanTwoValues = false;
1803   bool isConstant = true;
1804   for (unsigned i = 0; i < NumElems; ++i) {
1805     SDValue V = Node->getOperand(i);
1806     if (V.getOpcode() == ISD::UNDEF)
1807       continue;
1808     if (i > 0)
1809       isOnlyLowElement = false;
1810     if (!isa<ConstantFPSDNode>(V) && !isa<ConstantSDNode>(V))
1811       isConstant = false;
1812
1813     if (!Value1.getNode()) {
1814       Value1 = V;
1815     } else if (!Value2.getNode()) {
1816       if (V != Value1)
1817         Value2 = V;
1818     } else if (V != Value1 && V != Value2) {
1819       MoreThanTwoValues = true;
1820     }
1821   }
1822
1823   if (!Value1.getNode())
1824     return DAG.getUNDEF(VT);
1825
1826   if (isOnlyLowElement)
1827     return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Node->getOperand(0));
1828
1829   // If all elements are constants, create a load from the constant pool.
1830   if (isConstant) {
1831     std::vector<Constant*> CV;
1832     for (unsigned i = 0, e = NumElems; i != e; ++i) {
1833       if (ConstantFPSDNode *V =
1834           dyn_cast<ConstantFPSDNode>(Node->getOperand(i))) {
1835         CV.push_back(const_cast<ConstantFP *>(V->getConstantFPValue()));
1836       } else if (ConstantSDNode *V =
1837                  dyn_cast<ConstantSDNode>(Node->getOperand(i))) {
1838         CV.push_back(const_cast<ConstantInt *>(V->getConstantIntValue()));
1839       } else {
1840         assert(Node->getOperand(i).getOpcode() == ISD::UNDEF);
1841         const Type *OpNTy = OpVT.getTypeForMVT();
1842         CV.push_back(UndefValue::get(OpNTy));
1843       }
1844     }
1845     Constant *CP = ConstantVector::get(CV);
1846     SDValue CPIdx = DAG.getConstantPool(CP, TLI.getPointerTy());
1847     unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
1848     return DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
1849                        PseudoSourceValue::getConstantPool(), 0,
1850                        false, Alignment);
1851   }
1852
1853   if (!MoreThanTwoValues) {
1854     SmallVector<int, 8> ShuffleVec(NumElems, -1);
1855     for (unsigned i = 0; i < NumElems; ++i) {
1856       SDValue V = Node->getOperand(i);
1857       if (V.getOpcode() == ISD::UNDEF)
1858         continue;
1859       ShuffleVec[i] = V == Value1 ? 0 : NumElems;
1860     }
1861     if (TLI.isShuffleMaskLegal(ShuffleVec, Node->getValueType(0))) {
1862       // Get the splatted value into the low element of a vector register.
1863       SDValue Vec1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Value1);
1864       SDValue Vec2;
1865       if (Value2.getNode())
1866         Vec2 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Value2);
1867       else
1868         Vec2 = DAG.getUNDEF(VT);
1869
1870       // Return shuffle(LowValVec, undef, <0,0,0,0>)
1871       return DAG.getVectorShuffle(VT, dl, Vec1, Vec2, ShuffleVec.data());
1872     }
1873   }
1874
1875   // Otherwise, we can't handle this case efficiently.
1876   return ExpandVectorBuildThroughStack(Node);
1877 }
1878
1879 // ExpandLibCall - Expand a node into a call to a libcall.  If the result value
1880 // does not fit into a register, return the lo part and set the hi part to the
1881 // by-reg argument.  If it does fit into a single register, return the result
1882 // and leave the Hi part unset.
1883 SDValue SelectionDAGLegalize::ExpandLibCall(RTLIB::Libcall LC, SDNode *Node,
1884                                             bool isSigned) {
1885   assert(!IsLegalizingCall && "Cannot overlap legalization of calls!");
1886   // The input chain to this libcall is the entry node of the function.
1887   // Legalizing the call will automatically add the previous call to the
1888   // dependence.
1889   SDValue InChain = DAG.getEntryNode();
1890
1891   TargetLowering::ArgListTy Args;
1892   TargetLowering::ArgListEntry Entry;
1893   for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i) {
1894     MVT ArgVT = Node->getOperand(i).getValueType();
1895     const Type *ArgTy = ArgVT.getTypeForMVT();
1896     Entry.Node = Node->getOperand(i); Entry.Ty = ArgTy;
1897     Entry.isSExt = isSigned;
1898     Entry.isZExt = !isSigned;
1899     Args.push_back(Entry);
1900   }
1901   SDValue Callee = DAG.getExternalSymbol(TLI.getLibcallName(LC),
1902                                          TLI.getPointerTy());
1903
1904   // Splice the libcall in wherever FindInputOutputChains tells us to.
1905   const Type *RetTy = Node->getValueType(0).getTypeForMVT();
1906   std::pair<SDValue, SDValue> CallInfo =
1907     TLI.LowerCallTo(InChain, RetTy, isSigned, !isSigned, false, false,
1908                     0, CallingConv::C, false, Callee, Args, DAG,
1909                     Node->getDebugLoc());
1910
1911   // Legalize the call sequence, starting with the chain.  This will advance
1912   // the LastCALLSEQ_END to the legalized version of the CALLSEQ_END node that
1913   // was added by LowerCallTo (guaranteeing proper serialization of calls).
1914   LegalizeOp(CallInfo.second);
1915   return CallInfo.first;
1916 }
1917
1918 SDValue SelectionDAGLegalize::ExpandFPLibCall(SDNode* Node,
1919                                               RTLIB::Libcall Call_F32,
1920                                               RTLIB::Libcall Call_F64,
1921                                               RTLIB::Libcall Call_F80,
1922                                               RTLIB::Libcall Call_PPCF128) {
1923   RTLIB::Libcall LC;
1924   switch (Node->getValueType(0).getSimpleVT()) {
1925   default: llvm_unreachable("Unexpected request for libcall!");
1926   case MVT::f32: LC = Call_F32; break;
1927   case MVT::f64: LC = Call_F64; break;
1928   case MVT::f80: LC = Call_F80; break;
1929   case MVT::ppcf128: LC = Call_PPCF128; break;
1930   }
1931   return ExpandLibCall(LC, Node, false);
1932 }
1933
1934 SDValue SelectionDAGLegalize::ExpandIntLibCall(SDNode* Node, bool isSigned,
1935                                                RTLIB::Libcall Call_I16,
1936                                                RTLIB::Libcall Call_I32,
1937                                                RTLIB::Libcall Call_I64,
1938                                                RTLIB::Libcall Call_I128) {
1939   RTLIB::Libcall LC;
1940   switch (Node->getValueType(0).getSimpleVT()) {
1941   default: llvm_unreachable("Unexpected request for libcall!");
1942   case MVT::i16: LC = Call_I16; break;
1943   case MVT::i32: LC = Call_I32; break;
1944   case MVT::i64: LC = Call_I64; break;
1945   case MVT::i128: LC = Call_I128; break;
1946   }
1947   return ExpandLibCall(LC, Node, isSigned);
1948 }
1949
1950 /// ExpandLegalINT_TO_FP - This function is responsible for legalizing a
1951 /// INT_TO_FP operation of the specified operand when the target requests that
1952 /// we expand it.  At this point, we know that the result and operand types are
1953 /// legal for the target.
1954 SDValue SelectionDAGLegalize::ExpandLegalINT_TO_FP(bool isSigned,
1955                                                    SDValue Op0,
1956                                                    MVT DestVT,
1957                                                    DebugLoc dl) {
1958   if (Op0.getValueType() == MVT::i32) {
1959     // simple 32-bit [signed|unsigned] integer to float/double expansion
1960
1961     // Get the stack frame index of a 8 byte buffer.
1962     SDValue StackSlot = DAG.CreateStackTemporary(MVT::f64);
1963
1964     // word offset constant for Hi/Lo address computation
1965     SDValue WordOff = DAG.getConstant(sizeof(int), TLI.getPointerTy());
1966     // set up Hi and Lo (into buffer) address based on endian
1967     SDValue Hi = StackSlot;
1968     SDValue Lo = DAG.getNode(ISD::ADD, dl,
1969                              TLI.getPointerTy(), StackSlot, WordOff);
1970     if (TLI.isLittleEndian())
1971       std::swap(Hi, Lo);
1972
1973     // if signed map to unsigned space
1974     SDValue Op0Mapped;
1975     if (isSigned) {
1976       // constant used to invert sign bit (signed to unsigned mapping)
1977       SDValue SignBit = DAG.getConstant(0x80000000u, MVT::i32);
1978       Op0Mapped = DAG.getNode(ISD::XOR, dl, MVT::i32, Op0, SignBit);
1979     } else {
1980       Op0Mapped = Op0;
1981     }
1982     // store the lo of the constructed double - based on integer input
1983     SDValue Store1 = DAG.getStore(DAG.getEntryNode(), dl,
1984                                   Op0Mapped, Lo, NULL, 0);
1985     // initial hi portion of constructed double
1986     SDValue InitialHi = DAG.getConstant(0x43300000u, MVT::i32);
1987     // store the hi of the constructed double - biased exponent
1988     SDValue Store2=DAG.getStore(Store1, dl, InitialHi, Hi, NULL, 0);
1989     // load the constructed double
1990     SDValue Load = DAG.getLoad(MVT::f64, dl, Store2, StackSlot, NULL, 0);
1991     // FP constant to bias correct the final result
1992     SDValue Bias = DAG.getConstantFP(isSigned ?
1993                                      BitsToDouble(0x4330000080000000ULL) :
1994                                      BitsToDouble(0x4330000000000000ULL),
1995                                      MVT::f64);
1996     // subtract the bias
1997     SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::f64, Load, Bias);
1998     // final result
1999     SDValue Result;
2000     // handle final rounding
2001     if (DestVT == MVT::f64) {
2002       // do nothing
2003       Result = Sub;
2004     } else if (DestVT.bitsLT(MVT::f64)) {
2005       Result = DAG.getNode(ISD::FP_ROUND, dl, DestVT, Sub,
2006                            DAG.getIntPtrConstant(0));
2007     } else if (DestVT.bitsGT(MVT::f64)) {
2008       Result = DAG.getNode(ISD::FP_EXTEND, dl, DestVT, Sub);
2009     }
2010     return Result;
2011   }
2012   assert(!isSigned && "Legalize cannot Expand SINT_TO_FP for i64 yet");
2013   SDValue Tmp1 = DAG.getNode(ISD::SINT_TO_FP, dl, DestVT, Op0);
2014
2015   SDValue SignSet = DAG.getSetCC(dl, TLI.getSetCCResultType(Op0.getValueType()),
2016                                  Op0, DAG.getConstant(0, Op0.getValueType()),
2017                                  ISD::SETLT);
2018   SDValue Zero = DAG.getIntPtrConstant(0), Four = DAG.getIntPtrConstant(4);
2019   SDValue CstOffset = DAG.getNode(ISD::SELECT, dl, Zero.getValueType(),
2020                                     SignSet, Four, Zero);
2021
2022   // If the sign bit of the integer is set, the large number will be treated
2023   // as a negative number.  To counteract this, the dynamic code adds an
2024   // offset depending on the data type.
2025   uint64_t FF;
2026   switch (Op0.getValueType().getSimpleVT()) {
2027   default: llvm_unreachable("Unsupported integer type!");
2028   case MVT::i8 : FF = 0x43800000ULL; break;  // 2^8  (as a float)
2029   case MVT::i16: FF = 0x47800000ULL; break;  // 2^16 (as a float)
2030   case MVT::i32: FF = 0x4F800000ULL; break;  // 2^32 (as a float)
2031   case MVT::i64: FF = 0x5F800000ULL; break;  // 2^64 (as a float)
2032   }
2033   if (TLI.isLittleEndian()) FF <<= 32;
2034   Constant *FudgeFactor = ConstantInt::get(Type::Int64Ty, FF);
2035
2036   SDValue CPIdx = DAG.getConstantPool(FudgeFactor, TLI.getPointerTy());
2037   unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
2038   CPIdx = DAG.getNode(ISD::ADD, dl, TLI.getPointerTy(), CPIdx, CstOffset);
2039   Alignment = std::min(Alignment, 4u);
2040   SDValue FudgeInReg;
2041   if (DestVT == MVT::f32)
2042     FudgeInReg = DAG.getLoad(MVT::f32, dl, DAG.getEntryNode(), CPIdx,
2043                              PseudoSourceValue::getConstantPool(), 0,
2044                              false, Alignment);
2045   else {
2046     FudgeInReg =
2047       LegalizeOp(DAG.getExtLoad(ISD::EXTLOAD, dl, DestVT,
2048                                 DAG.getEntryNode(), CPIdx,
2049                                 PseudoSourceValue::getConstantPool(), 0,
2050                                 MVT::f32, false, Alignment));
2051   }
2052
2053   return DAG.getNode(ISD::FADD, dl, DestVT, Tmp1, FudgeInReg);
2054 }
2055
2056 /// PromoteLegalINT_TO_FP - This function is responsible for legalizing a
2057 /// *INT_TO_FP operation of the specified operand when the target requests that
2058 /// we promote it.  At this point, we know that the result and operand types are
2059 /// legal for the target, and that there is a legal UINT_TO_FP or SINT_TO_FP
2060 /// operation that takes a larger input.
2061 SDValue SelectionDAGLegalize::PromoteLegalINT_TO_FP(SDValue LegalOp,
2062                                                     MVT DestVT,
2063                                                     bool isSigned,
2064                                                     DebugLoc dl) {
2065   // First step, figure out the appropriate *INT_TO_FP operation to use.
2066   MVT NewInTy = LegalOp.getValueType();
2067
2068   unsigned OpToUse = 0;
2069
2070   // Scan for the appropriate larger type to use.
2071   while (1) {
2072     NewInTy = (MVT::SimpleValueType)(NewInTy.getSimpleVT()+1);
2073     assert(NewInTy.isInteger() && "Ran out of possibilities!");
2074
2075     // If the target supports SINT_TO_FP of this type, use it.
2076     if (TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, NewInTy)) {
2077       OpToUse = ISD::SINT_TO_FP;
2078       break;
2079     }
2080     if (isSigned) continue;
2081
2082     // If the target supports UINT_TO_FP of this type, use it.
2083     if (TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, NewInTy)) {
2084       OpToUse = ISD::UINT_TO_FP;
2085       break;
2086     }
2087
2088     // Otherwise, try a larger type.
2089   }
2090
2091   // Okay, we found the operation and type to use.  Zero extend our input to the
2092   // desired type then run the operation on it.
2093   return DAG.getNode(OpToUse, dl, DestVT,
2094                      DAG.getNode(isSigned ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND,
2095                                  dl, NewInTy, LegalOp));
2096 }
2097
2098 /// PromoteLegalFP_TO_INT - This function is responsible for legalizing a
2099 /// FP_TO_*INT operation of the specified operand when the target requests that
2100 /// we promote it.  At this point, we know that the result and operand types are
2101 /// legal for the target, and that there is a legal FP_TO_UINT or FP_TO_SINT
2102 /// operation that returns a larger result.
2103 SDValue SelectionDAGLegalize::PromoteLegalFP_TO_INT(SDValue LegalOp,
2104                                                     MVT DestVT,
2105                                                     bool isSigned,
2106                                                     DebugLoc dl) {
2107   // First step, figure out the appropriate FP_TO*INT operation to use.
2108   MVT NewOutTy = DestVT;
2109
2110   unsigned OpToUse = 0;
2111
2112   // Scan for the appropriate larger type to use.
2113   while (1) {
2114     NewOutTy = (MVT::SimpleValueType)(NewOutTy.getSimpleVT()+1);
2115     assert(NewOutTy.isInteger() && "Ran out of possibilities!");
2116
2117     if (TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NewOutTy)) {
2118       OpToUse = ISD::FP_TO_SINT;
2119       break;
2120     }
2121
2122     if (TLI.isOperationLegalOrCustom(ISD::FP_TO_UINT, NewOutTy)) {
2123       OpToUse = ISD::FP_TO_UINT;
2124       break;
2125     }
2126
2127     // Otherwise, try a larger type.
2128   }
2129
2130
2131   // Okay, we found the operation and type to use.
2132   SDValue Operation = DAG.getNode(OpToUse, dl, NewOutTy, LegalOp);
2133
2134   // Truncate the result of the extended FP_TO_*INT operation to the desired
2135   // size.
2136   return DAG.getNode(ISD::TRUNCATE, dl, DestVT, Operation);
2137 }
2138
2139 /// ExpandBSWAP - Open code the operations for BSWAP of the specified operation.
2140 ///
2141 SDValue SelectionDAGLegalize::ExpandBSWAP(SDValue Op, DebugLoc dl) {
2142   MVT VT = Op.getValueType();
2143   MVT SHVT = TLI.getShiftAmountTy();
2144   SDValue Tmp1, Tmp2, Tmp3, Tmp4, Tmp5, Tmp6, Tmp7, Tmp8;
2145   switch (VT.getSimpleVT()) {
2146   default: llvm_unreachable("Unhandled Expand type in BSWAP!");
2147   case MVT::i16:
2148     Tmp2 = DAG.getNode(ISD::SHL, dl, VT, Op, DAG.getConstant(8, SHVT));
2149     Tmp1 = DAG.getNode(ISD::SRL, dl, VT, Op, DAG.getConstant(8, SHVT));
2150     return DAG.getNode(ISD::OR, dl, VT, Tmp1, Tmp2);
2151   case MVT::i32:
2152     Tmp4 = DAG.getNode(ISD::SHL, dl, VT, Op, DAG.getConstant(24, SHVT));
2153     Tmp3 = DAG.getNode(ISD::SHL, dl, VT, Op, DAG.getConstant(8, SHVT));
2154     Tmp2 = DAG.getNode(ISD::SRL, dl, VT, Op, DAG.getConstant(8, SHVT));
2155     Tmp1 = DAG.getNode(ISD::SRL, dl, VT, Op, DAG.getConstant(24, SHVT));
2156     Tmp3 = DAG.getNode(ISD::AND, dl, VT, Tmp3, DAG.getConstant(0xFF0000, VT));
2157     Tmp2 = DAG.getNode(ISD::AND, dl, VT, Tmp2, DAG.getConstant(0xFF00, VT));
2158     Tmp4 = DAG.getNode(ISD::OR, dl, VT, Tmp4, Tmp3);
2159     Tmp2 = DAG.getNode(ISD::OR, dl, VT, Tmp2, Tmp1);
2160     return DAG.getNode(ISD::OR, dl, VT, Tmp4, Tmp2);
2161   case MVT::i64:
2162     Tmp8 = DAG.getNode(ISD::SHL, dl, VT, Op, DAG.getConstant(56, SHVT));
2163     Tmp7 = DAG.getNode(ISD::SHL, dl, VT, Op, DAG.getConstant(40, SHVT));
2164     Tmp6 = DAG.getNode(ISD::SHL, dl, VT, Op, DAG.getConstant(24, SHVT));
2165     Tmp5 = DAG.getNode(ISD::SHL, dl, VT, Op, DAG.getConstant(8, SHVT));
2166     Tmp4 = DAG.getNode(ISD::SRL, dl, VT, Op, DAG.getConstant(8, SHVT));
2167     Tmp3 = DAG.getNode(ISD::SRL, dl, VT, Op, DAG.getConstant(24, SHVT));
2168     Tmp2 = DAG.getNode(ISD::SRL, dl, VT, Op, DAG.getConstant(40, SHVT));
2169     Tmp1 = DAG.getNode(ISD::SRL, dl, VT, Op, DAG.getConstant(56, SHVT));
2170     Tmp7 = DAG.getNode(ISD::AND, dl, VT, Tmp7, DAG.getConstant(255ULL<<48, VT));
2171     Tmp6 = DAG.getNode(ISD::AND, dl, VT, Tmp6, DAG.getConstant(255ULL<<40, VT));
2172     Tmp5 = DAG.getNode(ISD::AND, dl, VT, Tmp5, DAG.getConstant(255ULL<<32, VT));
2173     Tmp4 = DAG.getNode(ISD::AND, dl, VT, Tmp4, DAG.getConstant(255ULL<<24, VT));
2174     Tmp3 = DAG.getNode(ISD::AND, dl, VT, Tmp3, DAG.getConstant(255ULL<<16, VT));
2175     Tmp2 = DAG.getNode(ISD::AND, dl, VT, Tmp2, DAG.getConstant(255ULL<<8 , VT));
2176     Tmp8 = DAG.getNode(ISD::OR, dl, VT, Tmp8, Tmp7);
2177     Tmp6 = DAG.getNode(ISD::OR, dl, VT, Tmp6, Tmp5);
2178     Tmp4 = DAG.getNode(ISD::OR, dl, VT, Tmp4, Tmp3);
2179     Tmp2 = DAG.getNode(ISD::OR, dl, VT, Tmp2, Tmp1);
2180     Tmp8 = DAG.getNode(ISD::OR, dl, VT, Tmp8, Tmp6);
2181     Tmp4 = DAG.getNode(ISD::OR, dl, VT, Tmp4, Tmp2);
2182     return DAG.getNode(ISD::OR, dl, VT, Tmp8, Tmp4);
2183   }
2184 }
2185
2186 /// ExpandBitCount - Expand the specified bitcount instruction into operations.
2187 ///
2188 SDValue SelectionDAGLegalize::ExpandBitCount(unsigned Opc, SDValue Op,
2189                                              DebugLoc dl) {
2190   switch (Opc) {
2191   default: llvm_unreachable("Cannot expand this yet!");
2192   case ISD::CTPOP: {
2193     static const uint64_t mask[6] = {
2194       0x5555555555555555ULL, 0x3333333333333333ULL,
2195       0x0F0F0F0F0F0F0F0FULL, 0x00FF00FF00FF00FFULL,
2196       0x0000FFFF0000FFFFULL, 0x00000000FFFFFFFFULL
2197     };
2198     MVT VT = Op.getValueType();
2199     MVT ShVT = TLI.getShiftAmountTy();
2200     unsigned len = VT.getSizeInBits();
2201     for (unsigned i = 0; (1U << i) <= (len / 2); ++i) {
2202       //x = (x & mask[i][len/8]) + (x >> (1 << i) & mask[i][len/8])
2203       unsigned EltSize = VT.isVector() ?
2204         VT.getVectorElementType().getSizeInBits() : len;
2205       SDValue Tmp2 = DAG.getConstant(APInt(EltSize, mask[i]), VT);
2206       SDValue Tmp3 = DAG.getConstant(1ULL << i, ShVT);
2207       Op = DAG.getNode(ISD::ADD, dl, VT,
2208                        DAG.getNode(ISD::AND, dl, VT, Op, Tmp2),
2209                        DAG.getNode(ISD::AND, dl, VT,
2210                                    DAG.getNode(ISD::SRL, dl, VT, Op, Tmp3),
2211                                    Tmp2));
2212     }
2213     return Op;
2214   }
2215   case ISD::CTLZ: {
2216     // for now, we do this:
2217     // x = x | (x >> 1);
2218     // x = x | (x >> 2);
2219     // ...
2220     // x = x | (x >>16);
2221     // x = x | (x >>32); // for 64-bit input
2222     // return popcount(~x);
2223     //
2224     // but see also: http://www.hackersdelight.org/HDcode/nlz.cc
2225     MVT VT = Op.getValueType();
2226     MVT ShVT = TLI.getShiftAmountTy();
2227     unsigned len = VT.getSizeInBits();
2228     for (unsigned i = 0; (1U << i) <= (len / 2); ++i) {
2229       SDValue Tmp3 = DAG.getConstant(1ULL << i, ShVT);
2230       Op = DAG.getNode(ISD::OR, dl, VT, Op,
2231                        DAG.getNode(ISD::SRL, dl, VT, Op, Tmp3));
2232     }
2233     Op = DAG.getNOT(dl, Op, VT);
2234     return DAG.getNode(ISD::CTPOP, dl, VT, Op);
2235   }
2236   case ISD::CTTZ: {
2237     // for now, we use: { return popcount(~x & (x - 1)); }
2238     // unless the target has ctlz but not ctpop, in which case we use:
2239     // { return 32 - nlz(~x & (x-1)); }
2240     // see also http://www.hackersdelight.org/HDcode/ntz.cc
2241     MVT VT = Op.getValueType();
2242     SDValue Tmp3 = DAG.getNode(ISD::AND, dl, VT,
2243                                DAG.getNOT(dl, Op, VT),
2244                                DAG.getNode(ISD::SUB, dl, VT, Op,
2245                                            DAG.getConstant(1, VT)));
2246     // If ISD::CTLZ is legal and CTPOP isn't, then do that instead.
2247     if (!TLI.isOperationLegalOrCustom(ISD::CTPOP, VT) &&
2248         TLI.isOperationLegalOrCustom(ISD::CTLZ, VT))
2249       return DAG.getNode(ISD::SUB, dl, VT,
2250                          DAG.getConstant(VT.getSizeInBits(), VT),
2251                          DAG.getNode(ISD::CTLZ, dl, VT, Tmp3));
2252     return DAG.getNode(ISD::CTPOP, dl, VT, Tmp3);
2253   }
2254   }
2255 }
2256
2257 void SelectionDAGLegalize::ExpandNode(SDNode *Node,
2258                                       SmallVectorImpl<SDValue> &Results) {
2259   DebugLoc dl = Node->getDebugLoc();
2260   SDValue Tmp1, Tmp2, Tmp3, Tmp4;
2261   switch (Node->getOpcode()) {
2262   case ISD::CTPOP:
2263   case ISD::CTLZ:
2264   case ISD::CTTZ:
2265     Tmp1 = ExpandBitCount(Node->getOpcode(), Node->getOperand(0), dl);
2266     Results.push_back(Tmp1);
2267     break;
2268   case ISD::BSWAP:
2269     Results.push_back(ExpandBSWAP(Node->getOperand(0), dl));
2270     break;
2271   case ISD::FRAMEADDR:
2272   case ISD::RETURNADDR:
2273   case ISD::FRAME_TO_ARGS_OFFSET:
2274     Results.push_back(DAG.getConstant(0, Node->getValueType(0)));
2275     break;
2276   case ISD::FLT_ROUNDS_:
2277     Results.push_back(DAG.getConstant(1, Node->getValueType(0)));
2278     break;
2279   case ISD::EH_RETURN:
2280   case ISD::DECLARE:
2281   case ISD::DBG_LABEL:
2282   case ISD::EH_LABEL:
2283   case ISD::PREFETCH:
2284   case ISD::MEMBARRIER:
2285   case ISD::VAEND:
2286     Results.push_back(Node->getOperand(0));
2287     break;
2288   case ISD::DBG_STOPPOINT:
2289     Results.push_back(ExpandDBG_STOPPOINT(Node));
2290     break;
2291   case ISD::DYNAMIC_STACKALLOC:
2292     ExpandDYNAMIC_STACKALLOC(Node, Results);
2293     break;
2294   case ISD::MERGE_VALUES:
2295     for (unsigned i = 0; i < Node->getNumValues(); i++)
2296       Results.push_back(Node->getOperand(i));
2297     break;
2298   case ISD::UNDEF: {
2299     MVT VT = Node->getValueType(0);
2300     if (VT.isInteger())
2301       Results.push_back(DAG.getConstant(0, VT));
2302     else if (VT.isFloatingPoint())
2303       Results.push_back(DAG.getConstantFP(0, VT));
2304     else
2305       llvm_unreachable("Unknown value type!");
2306     break;
2307   }
2308   case ISD::TRAP: {
2309     // If this operation is not supported, lower it to 'abort()' call
2310     TargetLowering::ArgListTy Args;
2311     std::pair<SDValue, SDValue> CallResult =
2312       TLI.LowerCallTo(Node->getOperand(0), Type::VoidTy,
2313                       false, false, false, false, 0, CallingConv::C, false,
2314                       DAG.getExternalSymbol("abort", TLI.getPointerTy()),
2315                       Args, DAG, dl);
2316     Results.push_back(CallResult.second);
2317     break;
2318   }
2319   case ISD::FP_ROUND:
2320   case ISD::BIT_CONVERT:
2321     Tmp1 = EmitStackConvert(Node->getOperand(0), Node->getValueType(0),
2322                             Node->getValueType(0), dl);
2323     Results.push_back(Tmp1);
2324     break;
2325   case ISD::FP_EXTEND:
2326     Tmp1 = EmitStackConvert(Node->getOperand(0),
2327                             Node->getOperand(0).getValueType(),
2328                             Node->getValueType(0), dl);
2329     Results.push_back(Tmp1);
2330     break;
2331   case ISD::SIGN_EXTEND_INREG: {
2332     // NOTE: we could fall back on load/store here too for targets without
2333     // SAR.  However, it is doubtful that any exist.
2334     MVT ExtraVT = cast<VTSDNode>(Node->getOperand(1))->getVT();
2335     unsigned BitsDiff = Node->getValueType(0).getSizeInBits() -
2336                         ExtraVT.getSizeInBits();
2337     SDValue ShiftCst = DAG.getConstant(BitsDiff, TLI.getShiftAmountTy());
2338     Tmp1 = DAG.getNode(ISD::SHL, dl, Node->getValueType(0),
2339                        Node->getOperand(0), ShiftCst);
2340     Tmp1 = DAG.getNode(ISD::SRA, dl, Node->getValueType(0), Tmp1, ShiftCst);
2341     Results.push_back(Tmp1);
2342     break;
2343   }
2344   case ISD::FP_ROUND_INREG: {
2345     // The only way we can lower this is to turn it into a TRUNCSTORE,
2346     // EXTLOAD pair, targetting a temporary location (a stack slot).
2347
2348     // NOTE: there is a choice here between constantly creating new stack
2349     // slots and always reusing the same one.  We currently always create
2350     // new ones, as reuse may inhibit scheduling.
2351     MVT ExtraVT = cast<VTSDNode>(Node->getOperand(1))->getVT();
2352     Tmp1 = EmitStackConvert(Node->getOperand(0), ExtraVT,
2353                             Node->getValueType(0), dl);
2354     Results.push_back(Tmp1);
2355     break;
2356   }
2357   case ISD::SINT_TO_FP:
2358   case ISD::UINT_TO_FP:
2359     Tmp1 = ExpandLegalINT_TO_FP(Node->getOpcode() == ISD::SINT_TO_FP,
2360                                 Node->getOperand(0), Node->getValueType(0), dl);
2361     Results.push_back(Tmp1);
2362     break;
2363   case ISD::FP_TO_UINT: {
2364     SDValue True, False;
2365     MVT VT =  Node->getOperand(0).getValueType();
2366     MVT NVT = Node->getValueType(0);
2367     const uint64_t zero[] = {0, 0};
2368     APFloat apf = APFloat(APInt(VT.getSizeInBits(), 2, zero));
2369     APInt x = APInt::getSignBit(NVT.getSizeInBits());
2370     (void)apf.convertFromAPInt(x, false, APFloat::rmNearestTiesToEven);
2371     Tmp1 = DAG.getConstantFP(apf, VT);
2372     Tmp2 = DAG.getSetCC(dl, TLI.getSetCCResultType(VT),
2373                         Node->getOperand(0),
2374                         Tmp1, ISD::SETLT);
2375     True = DAG.getNode(ISD::FP_TO_SINT, dl, NVT, Node->getOperand(0));
2376     False = DAG.getNode(ISD::FP_TO_SINT, dl, NVT,
2377                         DAG.getNode(ISD::FSUB, dl, VT,
2378                                     Node->getOperand(0), Tmp1));
2379     False = DAG.getNode(ISD::XOR, dl, NVT, False,
2380                         DAG.getConstant(x, NVT));
2381     Tmp1 = DAG.getNode(ISD::SELECT, dl, NVT, Tmp2, True, False);
2382     Results.push_back(Tmp1);
2383     break;
2384   }
2385   case ISD::VAARG: {
2386     const Value *V = cast<SrcValueSDNode>(Node->getOperand(2))->getValue();
2387     MVT VT = Node->getValueType(0);
2388     Tmp1 = Node->getOperand(0);
2389     Tmp2 = Node->getOperand(1);
2390     SDValue VAList = DAG.getLoad(TLI.getPointerTy(), dl, Tmp1, Tmp2, V, 0);
2391     // Increment the pointer, VAList, to the next vaarg
2392     Tmp3 = DAG.getNode(ISD::ADD, dl, TLI.getPointerTy(), VAList,
2393                        DAG.getConstant(TLI.getTargetData()->
2394                                        getTypeAllocSize(VT.getTypeForMVT()),
2395                                        TLI.getPointerTy()));
2396     // Store the incremented VAList to the legalized pointer
2397     Tmp3 = DAG.getStore(VAList.getValue(1), dl, Tmp3, Tmp2, V, 0);
2398     // Load the actual argument out of the pointer VAList
2399     Results.push_back(DAG.getLoad(VT, dl, Tmp3, VAList, NULL, 0));
2400     Results.push_back(Results[0].getValue(1));
2401     break;
2402   }
2403   case ISD::VACOPY: {
2404     // This defaults to loading a pointer from the input and storing it to the
2405     // output, returning the chain.
2406     const Value *VD = cast<SrcValueSDNode>(Node->getOperand(3))->getValue();
2407     const Value *VS = cast<SrcValueSDNode>(Node->getOperand(4))->getValue();
2408     Tmp1 = DAG.getLoad(TLI.getPointerTy(), dl, Node->getOperand(0),
2409                        Node->getOperand(2), VS, 0);
2410     Tmp1 = DAG.getStore(Tmp1.getValue(1), dl, Tmp1, Node->getOperand(1), VD, 0);
2411     Results.push_back(Tmp1);
2412     break;
2413   }
2414   case ISD::EXTRACT_VECTOR_ELT:
2415     if (Node->getOperand(0).getValueType().getVectorNumElements() == 1)
2416       // This must be an access of the only element.  Return it.
2417       Tmp1 = DAG.getNode(ISD::BIT_CONVERT, dl, Node->getValueType(0),
2418                          Node->getOperand(0));
2419     else
2420       Tmp1 = ExpandExtractFromVectorThroughStack(SDValue(Node, 0));
2421     Results.push_back(Tmp1);
2422     break;
2423   case ISD::EXTRACT_SUBVECTOR:
2424     Results.push_back(ExpandExtractFromVectorThroughStack(SDValue(Node, 0)));
2425     break;
2426   case ISD::CONCAT_VECTORS: {
2427     Results.push_back(ExpandVectorBuildThroughStack(Node));
2428     break;
2429   }
2430   case ISD::SCALAR_TO_VECTOR:
2431     Results.push_back(ExpandSCALAR_TO_VECTOR(Node));
2432     break;
2433   case ISD::INSERT_VECTOR_ELT:
2434     Results.push_back(ExpandINSERT_VECTOR_ELT(Node->getOperand(0),
2435                                               Node->getOperand(1),
2436                                               Node->getOperand(2), dl));
2437     break;
2438   case ISD::VECTOR_SHUFFLE: {
2439     SmallVector<int, 8> Mask;
2440     cast<ShuffleVectorSDNode>(Node)->getMask(Mask);
2441
2442     MVT VT = Node->getValueType(0);
2443     MVT EltVT = VT.getVectorElementType();
2444     unsigned NumElems = VT.getVectorNumElements();
2445     SmallVector<SDValue, 8> Ops;
2446     for (unsigned i = 0; i != NumElems; ++i) {
2447       if (Mask[i] < 0) {
2448         Ops.push_back(DAG.getUNDEF(EltVT));
2449         continue;
2450       }
2451       unsigned Idx = Mask[i];
2452       if (Idx < NumElems)
2453         Ops.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT,
2454                                   Node->getOperand(0),
2455                                   DAG.getIntPtrConstant(Idx)));
2456       else
2457         Ops.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT,
2458                                   Node->getOperand(1),
2459                                   DAG.getIntPtrConstant(Idx - NumElems)));
2460     }
2461     Tmp1 = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, &Ops[0], Ops.size());
2462     Results.push_back(Tmp1);
2463     break;
2464   }
2465   case ISD::EXTRACT_ELEMENT: {
2466     MVT OpTy = Node->getOperand(0).getValueType();
2467     if (cast<ConstantSDNode>(Node->getOperand(1))->getZExtValue()) {
2468       // 1 -> Hi
2469       Tmp1 = DAG.getNode(ISD::SRL, dl, OpTy, Node->getOperand(0),
2470                          DAG.getConstant(OpTy.getSizeInBits()/2,
2471                                          TLI.getShiftAmountTy()));
2472       Tmp1 = DAG.getNode(ISD::TRUNCATE, dl, Node->getValueType(0), Tmp1);
2473     } else {
2474       // 0 -> Lo
2475       Tmp1 = DAG.getNode(ISD::TRUNCATE, dl, Node->getValueType(0),
2476                          Node->getOperand(0));
2477     }
2478     Results.push_back(Tmp1);
2479     break;
2480   }
2481   case ISD::STACKSAVE:
2482     // Expand to CopyFromReg if the target set
2483     // StackPointerRegisterToSaveRestore.
2484     if (unsigned SP = TLI.getStackPointerRegisterToSaveRestore()) {
2485       Results.push_back(DAG.getCopyFromReg(Node->getOperand(0), dl, SP,
2486                                            Node->getValueType(0)));
2487       Results.push_back(Results[0].getValue(1));
2488     } else {
2489       Results.push_back(DAG.getUNDEF(Node->getValueType(0)));
2490       Results.push_back(Node->getOperand(0));
2491     }
2492     break;
2493   case ISD::STACKRESTORE:
2494     // Expand to CopyToReg if the target set
2495     // StackPointerRegisterToSaveRestore.
2496     if (unsigned SP = TLI.getStackPointerRegisterToSaveRestore()) {
2497       Results.push_back(DAG.getCopyToReg(Node->getOperand(0), dl, SP,
2498                                          Node->getOperand(1)));
2499     } else {
2500       Results.push_back(Node->getOperand(0));
2501     }
2502     break;
2503   case ISD::FCOPYSIGN:
2504     Results.push_back(ExpandFCOPYSIGN(Node));
2505     break;
2506   case ISD::FNEG:
2507     // Expand Y = FNEG(X) ->  Y = SUB -0.0, X
2508     Tmp1 = DAG.getConstantFP(-0.0, Node->getValueType(0));
2509     Tmp1 = DAG.getNode(ISD::FSUB, dl, Node->getValueType(0), Tmp1,
2510                        Node->getOperand(0));
2511     Results.push_back(Tmp1);
2512     break;
2513   case ISD::FABS: {
2514     // Expand Y = FABS(X) -> Y = (X >u 0.0) ? X : fneg(X).
2515     MVT VT = Node->getValueType(0);
2516     Tmp1 = Node->getOperand(0);
2517     Tmp2 = DAG.getConstantFP(0.0, VT);
2518     Tmp2 = DAG.getSetCC(dl, TLI.getSetCCResultType(Tmp1.getValueType()),
2519                         Tmp1, Tmp2, ISD::SETUGT);
2520     Tmp3 = DAG.getNode(ISD::FNEG, dl, VT, Tmp1);
2521     Tmp1 = DAG.getNode(ISD::SELECT, dl, VT, Tmp2, Tmp1, Tmp3);
2522     Results.push_back(Tmp1);
2523     break;
2524   }
2525   case ISD::FSQRT:
2526     Results.push_back(ExpandFPLibCall(Node, RTLIB::SQRT_F32, RTLIB::SQRT_F64,
2527                                       RTLIB::SQRT_F80, RTLIB::SQRT_PPCF128));
2528     break;
2529   case ISD::FSIN:
2530     Results.push_back(ExpandFPLibCall(Node, RTLIB::SIN_F32, RTLIB::SIN_F64,
2531                                       RTLIB::SIN_F80, RTLIB::SIN_PPCF128));
2532     break;
2533   case ISD::FCOS:
2534     Results.push_back(ExpandFPLibCall(Node, RTLIB::COS_F32, RTLIB::COS_F64,
2535                                       RTLIB::COS_F80, RTLIB::COS_PPCF128));
2536     break;
2537   case ISD::FLOG:
2538     Results.push_back(ExpandFPLibCall(Node, RTLIB::LOG_F32, RTLIB::LOG_F64,
2539                                       RTLIB::LOG_F80, RTLIB::LOG_PPCF128));
2540     break;
2541   case ISD::FLOG2:
2542     Results.push_back(ExpandFPLibCall(Node, RTLIB::LOG2_F32, RTLIB::LOG2_F64,
2543                                       RTLIB::LOG2_F80, RTLIB::LOG2_PPCF128));
2544     break;
2545   case ISD::FLOG10:
2546     Results.push_back(ExpandFPLibCall(Node, RTLIB::LOG10_F32, RTLIB::LOG10_F64,
2547                                       RTLIB::LOG10_F80, RTLIB::LOG10_PPCF128));
2548     break;
2549   case ISD::FEXP:
2550     Results.push_back(ExpandFPLibCall(Node, RTLIB::EXP_F32, RTLIB::EXP_F64,
2551                                       RTLIB::EXP_F80, RTLIB::EXP_PPCF128));
2552     break;
2553   case ISD::FEXP2:
2554     Results.push_back(ExpandFPLibCall(Node, RTLIB::EXP2_F32, RTLIB::EXP2_F64,
2555                                       RTLIB::EXP2_F80, RTLIB::EXP2_PPCF128));
2556     break;
2557   case ISD::FTRUNC:
2558     Results.push_back(ExpandFPLibCall(Node, RTLIB::TRUNC_F32, RTLIB::TRUNC_F64,
2559                                       RTLIB::TRUNC_F80, RTLIB::TRUNC_PPCF128));
2560     break;
2561   case ISD::FFLOOR:
2562     Results.push_back(ExpandFPLibCall(Node, RTLIB::FLOOR_F32, RTLIB::FLOOR_F64,
2563                                       RTLIB::FLOOR_F80, RTLIB::FLOOR_PPCF128));
2564     break;
2565   case ISD::FCEIL:
2566     Results.push_back(ExpandFPLibCall(Node, RTLIB::CEIL_F32, RTLIB::CEIL_F64,
2567                                       RTLIB::CEIL_F80, RTLIB::CEIL_PPCF128));
2568     break;
2569   case ISD::FRINT:
2570     Results.push_back(ExpandFPLibCall(Node, RTLIB::RINT_F32, RTLIB::RINT_F64,
2571                                       RTLIB::RINT_F80, RTLIB::RINT_PPCF128));
2572     break;
2573   case ISD::FNEARBYINT:
2574     Results.push_back(ExpandFPLibCall(Node, RTLIB::NEARBYINT_F32,
2575                                       RTLIB::NEARBYINT_F64,
2576                                       RTLIB::NEARBYINT_F80,
2577                                       RTLIB::NEARBYINT_PPCF128));
2578     break;
2579   case ISD::FPOWI:
2580     Results.push_back(ExpandFPLibCall(Node, RTLIB::POWI_F32, RTLIB::POWI_F64,
2581                                       RTLIB::POWI_F80, RTLIB::POWI_PPCF128));
2582     break;
2583   case ISD::FPOW:
2584     Results.push_back(ExpandFPLibCall(Node, RTLIB::POW_F32, RTLIB::POW_F64,
2585                                       RTLIB::POW_F80, RTLIB::POW_PPCF128));
2586     break;
2587   case ISD::FDIV:
2588     Results.push_back(ExpandFPLibCall(Node, RTLIB::DIV_F32, RTLIB::DIV_F64,
2589                                       RTLIB::DIV_F80, RTLIB::DIV_PPCF128));
2590     break;
2591   case ISD::FREM:
2592     Results.push_back(ExpandFPLibCall(Node, RTLIB::REM_F32, RTLIB::REM_F64,
2593                                       RTLIB::REM_F80, RTLIB::REM_PPCF128));
2594     break;
2595   case ISD::ConstantFP: {
2596     ConstantFPSDNode *CFP = cast<ConstantFPSDNode>(Node);
2597     // Check to see if this FP immediate is already legal.
2598     bool isLegal = false;
2599     for (TargetLowering::legal_fpimm_iterator I = TLI.legal_fpimm_begin(),
2600             E = TLI.legal_fpimm_end(); I != E; ++I) {
2601       if (CFP->isExactlyValue(*I)) {
2602         isLegal = true;
2603         break;
2604       }
2605     }
2606     // If this is a legal constant, turn it into a TargetConstantFP node.
2607     if (isLegal)
2608       Results.push_back(SDValue(Node, 0));
2609     else
2610       Results.push_back(ExpandConstantFP(CFP, true, DAG, TLI));
2611     break;
2612   }
2613   case ISD::EHSELECTION: {
2614     unsigned Reg = TLI.getExceptionSelectorRegister();
2615     assert(Reg && "Can't expand to unknown register!");
2616     Results.push_back(DAG.getCopyFromReg(Node->getOperand(1), dl, Reg,
2617                                          Node->getValueType(0)));
2618     Results.push_back(Results[0].getValue(1));
2619     break;
2620   }
2621   case ISD::EXCEPTIONADDR: {
2622     unsigned Reg = TLI.getExceptionAddressRegister();
2623     assert(Reg && "Can't expand to unknown register!");
2624     Results.push_back(DAG.getCopyFromReg(Node->getOperand(0), dl, Reg,
2625                                          Node->getValueType(0)));
2626     Results.push_back(Results[0].getValue(1));
2627     break;
2628   }
2629   case ISD::SUB: {
2630     MVT VT = Node->getValueType(0);
2631     assert(TLI.isOperationLegalOrCustom(ISD::ADD, VT) &&
2632            TLI.isOperationLegalOrCustom(ISD::XOR, VT) &&
2633            "Don't know how to expand this subtraction!");
2634     Tmp1 = DAG.getNode(ISD::XOR, dl, VT, Node->getOperand(1),
2635                DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()), VT));
2636     Tmp1 = DAG.getNode(ISD::ADD, dl, VT, Tmp2, DAG.getConstant(1, VT));
2637     Results.push_back(DAG.getNode(ISD::ADD, dl, VT, Node->getOperand(0), Tmp1));
2638     break;
2639   }
2640   case ISD::UREM:
2641   case ISD::SREM: {
2642     MVT VT = Node->getValueType(0);
2643     SDVTList VTs = DAG.getVTList(VT, VT);
2644     bool isSigned = Node->getOpcode() == ISD::SREM;
2645     unsigned DivOpc = isSigned ? ISD::SDIV : ISD::UDIV;
2646     unsigned DivRemOpc = isSigned ? ISD::SDIVREM : ISD::UDIVREM;
2647     Tmp2 = Node->getOperand(0);
2648     Tmp3 = Node->getOperand(1);
2649     if (TLI.isOperationLegalOrCustom(DivRemOpc, VT)) {
2650       Tmp1 = DAG.getNode(DivRemOpc, dl, VTs, Tmp2, Tmp3).getValue(1);
2651     } else if (TLI.isOperationLegalOrCustom(DivOpc, VT)) {
2652       // X % Y -> X-X/Y*Y
2653       Tmp1 = DAG.getNode(DivOpc, dl, VT, Tmp2, Tmp3);
2654       Tmp1 = DAG.getNode(ISD::MUL, dl, VT, Tmp1, Tmp3);
2655       Tmp1 = DAG.getNode(ISD::SUB, dl, VT, Tmp2, Tmp1);
2656     } else if (isSigned) {
2657       Tmp1 = ExpandIntLibCall(Node, true, RTLIB::SREM_I16, RTLIB::SREM_I32,
2658                               RTLIB::SREM_I64, RTLIB::SREM_I128);
2659     } else {
2660       Tmp1 = ExpandIntLibCall(Node, false, RTLIB::UREM_I16, RTLIB::UREM_I32,
2661                               RTLIB::UREM_I64, RTLIB::UREM_I128);
2662     }
2663     Results.push_back(Tmp1);
2664     break;
2665   }
2666   case ISD::UDIV:
2667   case ISD::SDIV: {
2668     bool isSigned = Node->getOpcode() == ISD::SDIV;
2669     unsigned DivRemOpc = isSigned ? ISD::SDIVREM : ISD::UDIVREM;
2670     MVT VT = Node->getValueType(0);
2671     SDVTList VTs = DAG.getVTList(VT, VT);
2672     if (TLI.isOperationLegalOrCustom(DivRemOpc, VT))
2673       Tmp1 = DAG.getNode(DivRemOpc, dl, VTs, Node->getOperand(0),
2674                          Node->getOperand(1));
2675     else if (isSigned)
2676       Tmp1 = ExpandIntLibCall(Node, true, RTLIB::SDIV_I16, RTLIB::SDIV_I32,
2677                               RTLIB::SDIV_I64, RTLIB::SDIV_I128);
2678     else
2679       Tmp1 = ExpandIntLibCall(Node, false, RTLIB::UDIV_I16, RTLIB::UDIV_I32,
2680                               RTLIB::UDIV_I64, RTLIB::UDIV_I128);
2681     Results.push_back(Tmp1);
2682     break;
2683   }
2684   case ISD::MULHU:
2685   case ISD::MULHS: {
2686     unsigned ExpandOpcode = Node->getOpcode() == ISD::MULHU ? ISD::UMUL_LOHI :
2687                                                               ISD::SMUL_LOHI;
2688     MVT VT = Node->getValueType(0);
2689     SDVTList VTs = DAG.getVTList(VT, VT);
2690     assert(TLI.isOperationLegalOrCustom(ExpandOpcode, VT) &&
2691            "If this wasn't legal, it shouldn't have been created!");
2692     Tmp1 = DAG.getNode(ExpandOpcode, dl, VTs, Node->getOperand(0),
2693                        Node->getOperand(1));
2694     Results.push_back(Tmp1.getValue(1));
2695     break;
2696   }
2697   case ISD::MUL: {
2698     MVT VT = Node->getValueType(0);
2699     SDVTList VTs = DAG.getVTList(VT, VT);
2700     // See if multiply or divide can be lowered using two-result operations.
2701     // We just need the low half of the multiply; try both the signed
2702     // and unsigned forms. If the target supports both SMUL_LOHI and
2703     // UMUL_LOHI, form a preference by checking which forms of plain
2704     // MULH it supports.
2705     bool HasSMUL_LOHI = TLI.isOperationLegalOrCustom(ISD::SMUL_LOHI, VT);
2706     bool HasUMUL_LOHI = TLI.isOperationLegalOrCustom(ISD::UMUL_LOHI, VT);
2707     bool HasMULHS = TLI.isOperationLegalOrCustom(ISD::MULHS, VT);
2708     bool HasMULHU = TLI.isOperationLegalOrCustom(ISD::MULHU, VT);
2709     unsigned OpToUse = 0;
2710     if (HasSMUL_LOHI && !HasMULHS) {
2711       OpToUse = ISD::SMUL_LOHI;
2712     } else if (HasUMUL_LOHI && !HasMULHU) {
2713       OpToUse = ISD::UMUL_LOHI;
2714     } else if (HasSMUL_LOHI) {
2715       OpToUse = ISD::SMUL_LOHI;
2716     } else if (HasUMUL_LOHI) {
2717       OpToUse = ISD::UMUL_LOHI;
2718     }
2719     if (OpToUse) {
2720       Results.push_back(DAG.getNode(OpToUse, dl, VTs, Node->getOperand(0),
2721                                     Node->getOperand(1)));
2722       break;
2723     }
2724     Tmp1 = ExpandIntLibCall(Node, false, RTLIB::MUL_I16, RTLIB::MUL_I32,
2725                             RTLIB::MUL_I64, RTLIB::MUL_I128);
2726     Results.push_back(Tmp1);
2727     break;
2728   }
2729   case ISD::SADDO:
2730   case ISD::SSUBO: {
2731     SDValue LHS = Node->getOperand(0);
2732     SDValue RHS = Node->getOperand(1);
2733     SDValue Sum = DAG.getNode(Node->getOpcode() == ISD::SADDO ?
2734                               ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2735                               LHS, RHS);
2736     Results.push_back(Sum);
2737     MVT OType = Node->getValueType(1);
2738
2739     SDValue Zero = DAG.getConstant(0, LHS.getValueType());
2740
2741     //   LHSSign -> LHS >= 0
2742     //   RHSSign -> RHS >= 0
2743     //   SumSign -> Sum >= 0
2744     //
2745     //   Add:
2746     //   Overflow -> (LHSSign == RHSSign) && (LHSSign != SumSign)
2747     //   Sub:
2748     //   Overflow -> (LHSSign != RHSSign) && (LHSSign != SumSign)
2749     //
2750     SDValue LHSSign = DAG.getSetCC(dl, OType, LHS, Zero, ISD::SETGE);
2751     SDValue RHSSign = DAG.getSetCC(dl, OType, RHS, Zero, ISD::SETGE);
2752     SDValue SignsMatch = DAG.getSetCC(dl, OType, LHSSign, RHSSign,
2753                                       Node->getOpcode() == ISD::SADDO ?
2754                                       ISD::SETEQ : ISD::SETNE);
2755
2756     SDValue SumSign = DAG.getSetCC(dl, OType, Sum, Zero, ISD::SETGE);
2757     SDValue SumSignNE = DAG.getSetCC(dl, OType, LHSSign, SumSign, ISD::SETNE);
2758
2759     SDValue Cmp = DAG.getNode(ISD::AND, dl, OType, SignsMatch, SumSignNE);
2760     Results.push_back(Cmp);
2761     break;
2762   }
2763   case ISD::UADDO:
2764   case ISD::USUBO: {
2765     SDValue LHS = Node->getOperand(0);
2766     SDValue RHS = Node->getOperand(1);
2767     SDValue Sum = DAG.getNode(Node->getOpcode() == ISD::UADDO ?
2768                               ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2769                               LHS, RHS);
2770     Results.push_back(Sum);
2771     Results.push_back(DAG.getSetCC(dl, Node->getValueType(1), Sum, LHS,
2772                                    Node->getOpcode () == ISD::UADDO ?
2773                                    ISD::SETULT : ISD::SETUGT));
2774     break;
2775   }
2776   case ISD::UMULO:
2777   case ISD::SMULO: {
2778     MVT VT = Node->getValueType(0);
2779     SDValue LHS = Node->getOperand(0);
2780     SDValue RHS = Node->getOperand(1);
2781     SDValue BottomHalf;
2782     SDValue TopHalf;
2783     static unsigned Ops[2][3] =
2784         { { ISD::MULHU, ISD::UMUL_LOHI, ISD::ZERO_EXTEND },
2785           { ISD::MULHS, ISD::SMUL_LOHI, ISD::SIGN_EXTEND }};
2786     bool isSigned = Node->getOpcode() == ISD::SMULO;
2787     if (TLI.isOperationLegalOrCustom(Ops[isSigned][0], VT)) {
2788       BottomHalf = DAG.getNode(ISD::MUL, dl, VT, LHS, RHS);
2789       TopHalf = DAG.getNode(Ops[isSigned][0], dl, VT, LHS, RHS);
2790     } else if (TLI.isOperationLegalOrCustom(Ops[isSigned][1], VT)) {
2791       BottomHalf = DAG.getNode(Ops[isSigned][1], dl, DAG.getVTList(VT, VT), LHS,
2792                                RHS);
2793       TopHalf = BottomHalf.getValue(1);
2794     } else if (TLI.isTypeLegal(MVT::getIntegerVT(VT.getSizeInBits() * 2))) {
2795       MVT WideVT = MVT::getIntegerVT(VT.getSizeInBits() * 2);
2796       LHS = DAG.getNode(Ops[isSigned][2], dl, WideVT, LHS);
2797       RHS = DAG.getNode(Ops[isSigned][2], dl, WideVT, RHS);
2798       Tmp1 = DAG.getNode(ISD::MUL, dl, WideVT, LHS, RHS);
2799       BottomHalf = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, VT, Tmp1,
2800                                DAG.getIntPtrConstant(0));
2801       TopHalf = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, VT, Tmp1,
2802                             DAG.getIntPtrConstant(1));
2803     } else {
2804       // FIXME: We should be able to fall back to a libcall with an illegal
2805       // type in some cases cases.
2806       // Also, we can fall back to a division in some cases, but that's a big
2807       // performance hit in the general case.
2808       llvm_unreachable("Don't know how to expand this operation yet!");
2809     }
2810     if (isSigned) {
2811       Tmp1 = DAG.getConstant(VT.getSizeInBits() - 1, TLI.getShiftAmountTy());
2812       Tmp1 = DAG.getNode(ISD::SRA, dl, VT, BottomHalf, Tmp1);
2813       TopHalf = DAG.getSetCC(dl, TLI.getSetCCResultType(VT), TopHalf, Tmp1,
2814                              ISD::SETNE);
2815     } else {
2816       TopHalf = DAG.getSetCC(dl, TLI.getSetCCResultType(VT), TopHalf,
2817                              DAG.getConstant(0, VT), ISD::SETNE);
2818     }
2819     Results.push_back(BottomHalf);
2820     Results.push_back(TopHalf);
2821     break;
2822   }
2823   case ISD::BUILD_PAIR: {
2824     MVT PairTy = Node->getValueType(0);
2825     Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, dl, PairTy, Node->getOperand(0));
2826     Tmp2 = DAG.getNode(ISD::ANY_EXTEND, dl, PairTy, Node->getOperand(1));
2827     Tmp2 = DAG.getNode(ISD::SHL, dl, PairTy, Tmp2,
2828                        DAG.getConstant(PairTy.getSizeInBits()/2,
2829                                        TLI.getShiftAmountTy()));
2830     Results.push_back(DAG.getNode(ISD::OR, dl, PairTy, Tmp1, Tmp2));
2831     break;
2832   }
2833   case ISD::SELECT:
2834     Tmp1 = Node->getOperand(0);
2835     Tmp2 = Node->getOperand(1);
2836     Tmp3 = Node->getOperand(2);
2837     if (Tmp1.getOpcode() == ISD::SETCC) {
2838       Tmp1 = DAG.getSelectCC(dl, Tmp1.getOperand(0), Tmp1.getOperand(1),
2839                              Tmp2, Tmp3,
2840                              cast<CondCodeSDNode>(Tmp1.getOperand(2))->get());
2841     } else {
2842       Tmp1 = DAG.getSelectCC(dl, Tmp1,
2843                              DAG.getConstant(0, Tmp1.getValueType()),
2844                              Tmp2, Tmp3, ISD::SETNE);
2845     }
2846     Results.push_back(Tmp1);
2847     break;
2848   case ISD::BR_JT: {
2849     SDValue Chain = Node->getOperand(0);
2850     SDValue Table = Node->getOperand(1);
2851     SDValue Index = Node->getOperand(2);
2852
2853     MVT PTy = TLI.getPointerTy();
2854     MachineFunction &MF = DAG.getMachineFunction();
2855     unsigned EntrySize = MF.getJumpTableInfo()->getEntrySize();
2856     Index= DAG.getNode(ISD::MUL, dl, PTy,
2857                         Index, DAG.getConstant(EntrySize, PTy));
2858     SDValue Addr = DAG.getNode(ISD::ADD, dl, PTy, Index, Table);
2859
2860     MVT MemVT = MVT::getIntegerVT(EntrySize * 8);
2861     SDValue LD = DAG.getExtLoad(ISD::SEXTLOAD, dl, PTy, Chain, Addr,
2862                                 PseudoSourceValue::getJumpTable(), 0, MemVT);
2863     Addr = LD;
2864     if (TLI.getTargetMachine().getRelocationModel() == Reloc::PIC_) {
2865       // For PIC, the sequence is:
2866       // BRIND(load(Jumptable + index) + RelocBase)
2867       // RelocBase can be JumpTable, GOT or some sort of global base.
2868       Addr = DAG.getNode(ISD::ADD, dl, PTy, Addr,
2869                           TLI.getPICJumpTableRelocBase(Table, DAG));
2870     }
2871     Tmp1 = DAG.getNode(ISD::BRIND, dl, MVT::Other, LD.getValue(1), Addr);
2872     Results.push_back(Tmp1);
2873     break;
2874   }
2875   case ISD::BRCOND:
2876     // Expand brcond's setcc into its constituent parts and create a BR_CC
2877     // Node.
2878     Tmp1 = Node->getOperand(0);
2879     Tmp2 = Node->getOperand(1);
2880     if (Tmp2.getOpcode() == ISD::SETCC) {
2881       Tmp1 = DAG.getNode(ISD::BR_CC, dl, MVT::Other,
2882                          Tmp1, Tmp2.getOperand(2),
2883                          Tmp2.getOperand(0), Tmp2.getOperand(1),
2884                          Node->getOperand(2));
2885     } else {
2886       Tmp1 = DAG.getNode(ISD::BR_CC, dl, MVT::Other, Tmp1,
2887                          DAG.getCondCode(ISD::SETNE), Tmp2,
2888                          DAG.getConstant(0, Tmp2.getValueType()),
2889                          Node->getOperand(2));
2890     }
2891     Results.push_back(Tmp1);
2892     break;
2893   case ISD::SETCC: {
2894     Tmp1 = Node->getOperand(0);
2895     Tmp2 = Node->getOperand(1);
2896     Tmp3 = Node->getOperand(2);
2897     LegalizeSetCCCondCode(Node->getValueType(0), Tmp1, Tmp2, Tmp3, dl);
2898
2899     // If we expanded the SETCC into an AND/OR, return the new node
2900     if (Tmp2.getNode() == 0) {
2901       Results.push_back(Tmp1);
2902       break;
2903     }
2904
2905     // Otherwise, SETCC for the given comparison type must be completely
2906     // illegal; expand it into a SELECT_CC.
2907     MVT VT = Node->getValueType(0);
2908     Tmp1 = DAG.getNode(ISD::SELECT_CC, dl, VT, Tmp1, Tmp2,
2909                        DAG.getConstant(1, VT), DAG.getConstant(0, VT), Tmp3);
2910     Results.push_back(Tmp1);
2911     break;
2912   }
2913   case ISD::SELECT_CC: {
2914     Tmp1 = Node->getOperand(0);   // LHS
2915     Tmp2 = Node->getOperand(1);   // RHS
2916     Tmp3 = Node->getOperand(2);   // True
2917     Tmp4 = Node->getOperand(3);   // False
2918     SDValue CC = Node->getOperand(4);
2919
2920     LegalizeSetCCCondCode(TLI.getSetCCResultType(Tmp1.getValueType()),
2921                           Tmp1, Tmp2, CC, dl);
2922
2923     assert(!Tmp2.getNode() && "Can't legalize SELECT_CC with legal condition!");
2924     Tmp2 = DAG.getConstant(0, Tmp1.getValueType());
2925     CC = DAG.getCondCode(ISD::SETNE);
2926     Tmp1 = DAG.getNode(ISD::SELECT_CC, dl, Node->getValueType(0), Tmp1, Tmp2,
2927                        Tmp3, Tmp4, CC);
2928     Results.push_back(Tmp1);
2929     break;
2930   }
2931   case ISD::BR_CC: {
2932     Tmp1 = Node->getOperand(0);              // Chain
2933     Tmp2 = Node->getOperand(2);              // LHS
2934     Tmp3 = Node->getOperand(3);              // RHS
2935     Tmp4 = Node->getOperand(1);              // CC
2936
2937     LegalizeSetCCCondCode(TLI.getSetCCResultType(Tmp2.getValueType()),
2938                           Tmp2, Tmp3, Tmp4, dl);
2939     LastCALLSEQ_END = DAG.getEntryNode();
2940
2941     assert(!Tmp3.getNode() && "Can't legalize BR_CC with legal condition!");
2942     Tmp3 = DAG.getConstant(0, Tmp2.getValueType());
2943     Tmp4 = DAG.getCondCode(ISD::SETNE);
2944     Tmp1 = DAG.getNode(ISD::BR_CC, dl, Node->getValueType(0), Tmp1, Tmp4, Tmp2,
2945                        Tmp3, Node->getOperand(4));
2946     Results.push_back(Tmp1);
2947     break;
2948   }
2949   case ISD::GLOBAL_OFFSET_TABLE:
2950   case ISD::GlobalAddress:
2951   case ISD::GlobalTLSAddress:
2952   case ISD::ExternalSymbol:
2953   case ISD::ConstantPool:
2954   case ISD::JumpTable:
2955   case ISD::INTRINSIC_W_CHAIN:
2956   case ISD::INTRINSIC_WO_CHAIN:
2957   case ISD::INTRINSIC_VOID:
2958     // FIXME: Custom lowering for these operations shouldn't return null!
2959     for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i)
2960       Results.push_back(SDValue(Node, i));
2961     break;
2962   }
2963 }
2964 void SelectionDAGLegalize::PromoteNode(SDNode *Node,
2965                                        SmallVectorImpl<SDValue> &Results) {
2966   MVT OVT = Node->getValueType(0);
2967   if (Node->getOpcode() == ISD::UINT_TO_FP ||
2968       Node->getOpcode() == ISD::SINT_TO_FP ||
2969       Node->getOpcode() == ISD::SETCC) {
2970     OVT = Node->getOperand(0).getValueType();
2971   }
2972   MVT NVT = TLI.getTypeToPromoteTo(Node->getOpcode(), OVT);
2973   DebugLoc dl = Node->getDebugLoc();
2974   SDValue Tmp1, Tmp2, Tmp3;
2975   switch (Node->getOpcode()) {
2976   case ISD::CTTZ:
2977   case ISD::CTLZ:
2978   case ISD::CTPOP:
2979     // Zero extend the argument.
2980     Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Node->getOperand(0));
2981     // Perform the larger operation.
2982     Tmp1 = DAG.getNode(Node->getOpcode(), dl, NVT, Tmp1);
2983     if (Node->getOpcode() == ISD::CTTZ) {
2984       //if Tmp1 == sizeinbits(NVT) then Tmp1 = sizeinbits(Old VT)
2985       Tmp2 = DAG.getSetCC(dl, TLI.getSetCCResultType(NVT),
2986                           Tmp1, DAG.getConstant(NVT.getSizeInBits(), NVT),
2987                           ISD::SETEQ);
2988       Tmp1 = DAG.getNode(ISD::SELECT, dl, NVT, Tmp2,
2989                           DAG.getConstant(OVT.getSizeInBits(), NVT), Tmp1);
2990     } else if (Node->getOpcode() == ISD::CTLZ) {
2991       // Tmp1 = Tmp1 - (sizeinbits(NVT) - sizeinbits(Old VT))
2992       Tmp1 = DAG.getNode(ISD::SUB, dl, NVT, Tmp1,
2993                           DAG.getConstant(NVT.getSizeInBits() -
2994                                           OVT.getSizeInBits(), NVT));
2995     }
2996     Results.push_back(DAG.getNode(ISD::TRUNCATE, dl, OVT, Tmp1));
2997     break;
2998   case ISD::BSWAP: {
2999     unsigned DiffBits = NVT.getSizeInBits() - OVT.getSizeInBits();
3000     Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Tmp1);
3001     Tmp1 = DAG.getNode(ISD::BSWAP, dl, NVT, Tmp1);
3002     Tmp1 = DAG.getNode(ISD::SRL, dl, NVT, Tmp1,
3003                           DAG.getConstant(DiffBits, TLI.getShiftAmountTy()));
3004     Results.push_back(Tmp1);
3005     break;
3006   }
3007   case ISD::FP_TO_UINT:
3008   case ISD::FP_TO_SINT:
3009     Tmp1 = PromoteLegalFP_TO_INT(Node->getOperand(0), Node->getValueType(0),
3010                                  Node->getOpcode() == ISD::FP_TO_SINT, dl);
3011     Results.push_back(Tmp1);
3012     break;
3013   case ISD::UINT_TO_FP:
3014   case ISD::SINT_TO_FP:
3015     Tmp1 = PromoteLegalINT_TO_FP(Node->getOperand(0), Node->getValueType(0),
3016                                  Node->getOpcode() == ISD::SINT_TO_FP, dl);
3017     Results.push_back(Tmp1);
3018     break;
3019   case ISD::AND:
3020   case ISD::OR:
3021   case ISD::XOR: {
3022     unsigned ExtOp, TruncOp;
3023     if (OVT.isVector()) {
3024       ExtOp   = ISD::BIT_CONVERT;
3025       TruncOp = ISD::BIT_CONVERT;
3026     } else if (OVT.isInteger()) {
3027       ExtOp   = ISD::ANY_EXTEND;
3028       TruncOp = ISD::TRUNCATE;
3029     } else {
3030       llvm_report_error("Cannot promote logic operation");
3031     }
3032     // Promote each of the values to the new type.
3033     Tmp1 = DAG.getNode(ExtOp, dl, NVT, Node->getOperand(0));
3034     Tmp2 = DAG.getNode(ExtOp, dl, NVT, Node->getOperand(1));
3035     // Perform the larger operation, then convert back
3036     Tmp1 = DAG.getNode(Node->getOpcode(), dl, NVT, Tmp1, Tmp2);
3037     Results.push_back(DAG.getNode(TruncOp, dl, OVT, Tmp1));
3038     break;
3039   }
3040   case ISD::SELECT: {
3041     unsigned ExtOp, TruncOp;
3042     if (Node->getValueType(0).isVector()) {
3043       ExtOp   = ISD::BIT_CONVERT;
3044       TruncOp = ISD::BIT_CONVERT;
3045     } else if (Node->getValueType(0).isInteger()) {
3046       ExtOp   = ISD::ANY_EXTEND;
3047       TruncOp = ISD::TRUNCATE;
3048     } else {
3049       ExtOp   = ISD::FP_EXTEND;
3050       TruncOp = ISD::FP_ROUND;
3051     }
3052     Tmp1 = Node->getOperand(0);
3053     // Promote each of the values to the new type.
3054     Tmp2 = DAG.getNode(ExtOp, dl, NVT, Node->getOperand(1));
3055     Tmp3 = DAG.getNode(ExtOp, dl, NVT, Node->getOperand(2));
3056     // Perform the larger operation, then round down.
3057     Tmp1 = DAG.getNode(ISD::SELECT, dl, NVT, Tmp1, Tmp2, Tmp3);
3058     if (TruncOp != ISD::FP_ROUND)
3059       Tmp1 = DAG.getNode(TruncOp, dl, Node->getValueType(0), Tmp1);
3060     else
3061       Tmp1 = DAG.getNode(TruncOp, dl, Node->getValueType(0), Tmp1,
3062                          DAG.getIntPtrConstant(0));
3063     Results.push_back(Tmp1);
3064     break;
3065   }
3066   case ISD::VECTOR_SHUFFLE: {
3067     SmallVector<int, 8> Mask;
3068     cast<ShuffleVectorSDNode>(Node)->getMask(Mask);
3069
3070     // Cast the two input vectors.
3071     Tmp1 = DAG.getNode(ISD::BIT_CONVERT, dl, NVT, Node->getOperand(0));
3072     Tmp2 = DAG.getNode(ISD::BIT_CONVERT, dl, NVT, Node->getOperand(1));
3073
3074     // Convert the shuffle mask to the right # elements.
3075     Tmp1 = ShuffleWithNarrowerEltType(NVT, OVT, dl, Tmp1, Tmp2, Mask);
3076     Tmp1 = DAG.getNode(ISD::BIT_CONVERT, dl, OVT, Tmp1);
3077     Results.push_back(Tmp1);
3078     break;
3079   }
3080   case ISD::SETCC: {
3081     unsigned ExtOp = ISD::FP_EXTEND;
3082     if (NVT.isInteger()) {
3083       ISD::CondCode CCCode =
3084         cast<CondCodeSDNode>(Node->getOperand(2))->get();
3085       ExtOp = isSignedIntSetCC(CCCode) ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
3086     }
3087     Tmp1 = DAG.getNode(ExtOp, dl, NVT, Node->getOperand(0));
3088     Tmp2 = DAG.getNode(ExtOp, dl, NVT, Node->getOperand(1));
3089     Results.push_back(DAG.getNode(ISD::SETCC, dl, Node->getValueType(0),
3090                                   Tmp1, Tmp2, Node->getOperand(2)));
3091     break;
3092   }
3093   }
3094 }
3095
3096 // SelectionDAG::Legalize - This is the entry point for the file.
3097 //
3098 void SelectionDAG::Legalize(bool TypesNeedLegalizing,
3099                             CodeGenOpt::Level OptLevel) {
3100   /// run - This is the main entry point to this class.
3101   ///
3102   SelectionDAGLegalize(*this, OptLevel).LegalizeDAG();
3103 }
3104