lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // FIXME: Missing folds
  14 // sdiv, udiv, srem, urem (X, const) where X is an integer can be expanded into
  15 //  a sequence of multiplies, shifts, and adds.  This should be controlled by
  16 //  some kind of hint from the target that int div is expensive.
  17 // various folds of mulh[s,u] by constants such as -1, powers of 2, etc.
  18 //
  19 // FIXME: select C, pow2, pow2 -> something smart
  20 // FIXME: trunc(select X, Y, Z) -> select X, trunc(Y), trunc(Z)
  21 // FIXME: Dead stores -> nuke
  22 // FIXME: shr X, (and Y,31) -> shr X, Y   (TRICKY!)
  23 // FIXME: mul (x, const) -> shifts + adds
  24 // FIXME: undef values
  25 // FIXME: divide by zero is currently left unfolded.  do we want to turn this
  26 //        into an undef?
  27 // FIXME: select ne (select cc, 1, 0), 0, true, false -> select cc, true, false
  28 //
  29 //===----------------------------------------------------------------------===//
  30
  31 #define DEBUG_TYPE "dagcombine"
  32 #include "llvm/ADT/Statistic.h"
  33 #include "llvm/Analysis/AliasAnalysis.h"
  34 #include "llvm/CodeGen/SelectionDAG.h"
  35 #include "llvm/Support/Debug.h"
  36 #include "llvm/Support/MathExtras.h"
  37 #include "llvm/Target/TargetLowering.h"
  38 #include "llvm/Target/TargetOptions.h"
  39 #include "llvm/Support/Compiler.h"
  40 #include "llvm/Support/CommandLine.h"
  41 #include <algorithm>
  42 using namespace llvm;
  43
  44 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  45 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  46 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  47
  48 namespace {
  49 #ifndef NDEBUG
  50   static cl::opt<bool>
  51     ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  52                     cl::desc("Pop up a window to show dags before the first "
  53                              "dag combine pass"));
  54   static cl::opt<bool>
  55     ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  56                     cl::desc("Pop up a window to show dags before the second "
  57                              "dag combine pass"));
  58 #else
  59   static const bool ViewDAGCombine1 = false;
  60   static const bool ViewDAGCombine2 = false;
  61 #endif
  62
  63   static cl::opt<bool>
  64     CombinerAA("combiner-alias-analysis", cl::Hidden,
  65                cl::desc("Turn on alias analysis during testing"));
  66
  67   static cl::opt<bool>
  68     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  69                cl::desc("Include global information in alias analysis"));
  70
  71 //------------------------------ DAGCombiner ---------------------------------//
  72
  73   class VISIBILITY_HIDDEN DAGCombiner {
  74     SelectionDAG &DAG;
  75     TargetLowering &TLI;
  76     bool AfterLegalize;
  77
  78     // Worklist of all of the nodes that need to be simplified.
  79     std::vector<SDNode*> WorkList;
  80
  81     // AA - Used for DAG load/store alias analysis.
  82     AliasAnalysis &AA;
  83
  84     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  85     /// the instruction to the work lists because they might get more simplified
  86     /// now.
  87     ///
  88     void AddUsersToWorkList(SDNode *N) {
  89       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  90            UI != UE; ++UI)
  91         AddToWorkList(*UI);
  92     }
  93
  94     /// removeFromWorkList - remove all instances of N from the worklist.
  95     ///
  96     void removeFromWorkList(SDNode *N) {
  97       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  98                      WorkList.end());
  99     }
 100
 101   public:
 102     /// AddToWorkList - Add to the work list making sure it's instance is at the
 103     /// the back (next to be processed.)
 104     void AddToWorkList(SDNode *N) {
 105       removeFromWorkList(N);
 106       WorkList.push_back(N);
 107     }
 108
 109     SDOperand CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 110                         bool AddTo = true) {
 111       assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 112       ++NodesCombined;
 113       DOUT << "\nReplacing.1 "; DEBUG(N->dump());
 114       DOUT << "\nWith: "; DEBUG(To[0].Val->dump(&DAG));
 115       DOUT << " and " << NumTo-1 << " other values\n";
 116       std::vector<SDNode*> NowDead;
 117       DAG.ReplaceAllUsesWith(N, To, &NowDead);
 118
 119       if (AddTo) {
 120         // Push the new nodes and any users onto the worklist
 121         for (unsigned i = 0, e = NumTo; i != e; ++i) {
 122           AddToWorkList(To[i].Val);
 123           AddUsersToWorkList(To[i].Val);
 124         }
 125       }
 126
 127       // Nodes can be reintroduced into the worklist.  Make sure we do not
 128       // process a node that has been replaced.
 129       removeFromWorkList(N);
 130       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 131         removeFromWorkList(NowDead[i]);
 132
 133       // Finally, since the node is now dead, remove it from the graph.
 134       DAG.DeleteNode(N);
 135       return SDOperand(N, 0);
 136     }
 137
 138     SDOperand CombineTo(SDNode *N, SDOperand Res, bool AddTo = true) {
 139       return CombineTo(N, &Res, 1, AddTo);
 140     }
 141
 142     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1,
 143                         bool AddTo = true) {
 144       SDOperand To[] = { Res0, Res1 };
 145       return CombineTo(N, To, 2, AddTo);
 146     }
 147   private:
 148
 149     /// SimplifyDemandedBits - Check the specified integer node value to see if
 150     /// it can be simplified or if things it uses can be simplified by bit
 151     /// propagation.  If so, return true.
 152     bool SimplifyDemandedBits(SDOperand Op) {
 153       TargetLowering::TargetLoweringOpt TLO(DAG);
 154       uint64_t KnownZero, KnownOne;
 155       uint64_t Demanded = MVT::getIntVTBitMask(Op.getValueType());
 156       if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 157         return false;
 158
 159       // Revisit the node.
 160       AddToWorkList(Op.Val);
 161
 162       // Replace the old value with the new one.
 163       ++NodesCombined;
 164       DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.Val->dump());
 165       DOUT << "\nWith: "; DEBUG(TLO.New.Val->dump(&DAG));
 166       DOUT << '\n';
 167
 168       std::vector<SDNode*> NowDead;
 169       DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, NowDead);
 170
 171       // Push the new node and any (possibly new) users onto the worklist.
 172       AddToWorkList(TLO.New.Val);
 173       AddUsersToWorkList(TLO.New.Val);
 174
 175       // Nodes can end up on the worklist more than once.  Make sure we do
 176       // not process a node that has been replaced.
 177       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 178         removeFromWorkList(NowDead[i]);
 179
 180       // Finally, if the node is now dead, remove it from the graph.  The node
 181       // may not be dead if the replacement process recursively simplified to
 182       // something else needing this node.
 183       if (TLO.Old.Val->use_empty()) {
 184         removeFromWorkList(TLO.Old.Val);
 185         DAG.DeleteNode(TLO.Old.Val);
 186       }
 187       return true;
 188     }
 189
 190     bool CombineToPreIndexedLoadStore(SDNode *N);
 191     bool CombineToPostIndexedLoadStore(SDNode *N);
 192
 193
 194     /// visit - call the node-specific routine that knows how to fold each
 195     /// particular type of node.
 196     SDOperand visit(SDNode *N);
 197
 198     // Visitation implementation - Implement dag node combining for different
 199     // node types.  The semantics are as follows:
 200     // Return Value:
 201     //   SDOperand.Val == 0   - No change was made
 202     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 203     //   otherwise            - N should be replaced by the returned Operand.
 204     //
 205     SDOperand visitTokenFactor(SDNode *N);
 206     SDOperand visitADD(SDNode *N);
 207     SDOperand visitSUB(SDNode *N);
 208     SDOperand visitADDC(SDNode *N);
 209     SDOperand visitADDE(SDNode *N);
 210     SDOperand visitMUL(SDNode *N);
 211     SDOperand visitSDIV(SDNode *N);
 212     SDOperand visitUDIV(SDNode *N);
 213     SDOperand visitSREM(SDNode *N);
 214     SDOperand visitUREM(SDNode *N);
 215     SDOperand visitMULHU(SDNode *N);
 216     SDOperand visitMULHS(SDNode *N);
 217     SDOperand visitAND(SDNode *N);
 218     SDOperand visitOR(SDNode *N);
 219     SDOperand visitXOR(SDNode *N);
 220     SDOperand visitVBinOp(SDNode *N, ISD::NodeType IntOp, ISD::NodeType FPOp);
 221     SDOperand visitSHL(SDNode *N);
 222     SDOperand visitSRA(SDNode *N);
 223     SDOperand visitSRL(SDNode *N);
 224     SDOperand visitCTLZ(SDNode *N);
 225     SDOperand visitCTTZ(SDNode *N);
 226     SDOperand visitCTPOP(SDNode *N);
 227     SDOperand visitSELECT(SDNode *N);
 228     SDOperand visitSELECT_CC(SDNode *N);
 229     SDOperand visitSETCC(SDNode *N);
 230     SDOperand visitSIGN_EXTEND(SDNode *N);
 231     SDOperand visitZERO_EXTEND(SDNode *N);
 232     SDOperand visitANY_EXTEND(SDNode *N);
 233     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 234     SDOperand visitTRUNCATE(SDNode *N);
 235     SDOperand visitBIT_CONVERT(SDNode *N);
 236     SDOperand visitVBIT_CONVERT(SDNode *N);
 237     SDOperand visitFADD(SDNode *N);
 238     SDOperand visitFSUB(SDNode *N);
 239     SDOperand visitFMUL(SDNode *N);
 240     SDOperand visitFDIV(SDNode *N);
 241     SDOperand visitFREM(SDNode *N);
 242     SDOperand visitFCOPYSIGN(SDNode *N);
 243     SDOperand visitSINT_TO_FP(SDNode *N);
 244     SDOperand visitUINT_TO_FP(SDNode *N);
 245     SDOperand visitFP_TO_SINT(SDNode *N);
 246     SDOperand visitFP_TO_UINT(SDNode *N);
 247     SDOperand visitFP_ROUND(SDNode *N);
 248     SDOperand visitFP_ROUND_INREG(SDNode *N);
 249     SDOperand visitFP_EXTEND(SDNode *N);
 250     SDOperand visitFNEG(SDNode *N);
 251     SDOperand visitFABS(SDNode *N);
 252     SDOperand visitBRCOND(SDNode *N);
 253     SDOperand visitBR_CC(SDNode *N);
 254     SDOperand visitLOAD(SDNode *N);
 255     SDOperand visitSTORE(SDNode *N);
 256     SDOperand visitINSERT_VECTOR_ELT(SDNode *N);
 257     SDOperand visitVINSERT_VECTOR_ELT(SDNode *N);
 258     SDOperand visitVBUILD_VECTOR(SDNode *N);
 259     SDOperand visitVECTOR_SHUFFLE(SDNode *N);
 260     SDOperand visitVVECTOR_SHUFFLE(SDNode *N);
 261
 262     SDOperand XformToShuffleWithZero(SDNode *N);
 263     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 264
 265     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 266     SDOperand SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 267     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 268     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 269                                SDOperand N3, ISD::CondCode CC);
 270     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 271                             ISD::CondCode Cond, bool foldBooleans = true);
 272     SDOperand ConstantFoldVBIT_CONVERTofVBUILD_VECTOR(SDNode *, MVT::ValueType);
 273     SDOperand BuildSDIV(SDNode *N);
 274     SDOperand BuildUDIV(SDNode *N);
 275     SDNode *MatchRotate(SDOperand LHS, SDOperand RHS);
 276     SDOperand ReduceLoadWidth(SDNode *N);
 277
 278     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 279     /// looking for aliasing nodes and adding them to the Aliases vector.
 280     void GatherAllAliases(SDNode *N, SDOperand OriginalChain,
 281                           SmallVector<SDOperand, 8> &Aliases);
 282
 283     /// isAlias - Return true if there is any possibility that the two addresses
 284     /// overlap.
 285     bool isAlias(SDOperand Ptr1, int64_t Size1,
 286                  const Value *SrcValue1, int SrcValueOffset1,
 287                  SDOperand Ptr2, int64_t Size2,
 288                  const Value *SrcValue2, int SrcValueOffset2);
 289
 290     /// FindAliasInfo - Extracts the relevant alias information from the memory
 291     /// node.  Returns true if the operand was a load.
 292     bool FindAliasInfo(SDNode *N,
 293                        SDOperand &Ptr, int64_t &Size,
 294                        const Value *&SrcValue, int &SrcValueOffset);
 295
 296     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 297     /// looking for a better chain (aliasing node.)
 298     SDOperand FindBetterChain(SDNode *N, SDOperand Chain);
 299
 300 public:
 301     DAGCombiner(SelectionDAG &D, AliasAnalysis &A)
 302       : DAG(D),
 303         TLI(D.getTargetLoweringInfo()),
 304         AfterLegalize(false),
 305         AA(A) {}
 306
 307     /// Run - runs the dag combiner on all nodes in the work list
 308     void Run(bool RunningAfterLegalize);
 309   };
 310 }
 311
 312 //===----------------------------------------------------------------------===//
 313 //  TargetLowering::DAGCombinerInfo implementation
 314 //===----------------------------------------------------------------------===//
 315
 316 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 317   ((DAGCombiner*)DC)->AddToWorkList(N);
 318 }
 319
 320 SDOperand TargetLowering::DAGCombinerInfo::
 321 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 322   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 323 }
 324
 325 SDOperand TargetLowering::DAGCombinerInfo::
 326 CombineTo(SDNode *N, SDOperand Res) {
 327   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 328 }
 329
 330
 331 SDOperand TargetLowering::DAGCombinerInfo::
 332 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 333   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 334 }
 335
 336
 337
 338
 339 //===----------------------------------------------------------------------===//
 340
 341
 342 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 343 // that selects between the values 1 and 0, making it equivalent to a setcc.
 344 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 345 // nodes based on the type of node we are checking.  This simplifies life a
 346 // bit for the callers.
 347 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 348                               SDOperand &CC) {
 349   if (N.getOpcode() == ISD::SETCC) {
 350     LHS = N.getOperand(0);
 351     RHS = N.getOperand(1);
 352     CC  = N.getOperand(2);
 353     return true;
 354   }
 355   if (N.getOpcode() == ISD::SELECT_CC &&
 356       N.getOperand(2).getOpcode() == ISD::Constant &&
 357       N.getOperand(3).getOpcode() == ISD::Constant &&
 358       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 359       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 360     LHS = N.getOperand(0);
 361     RHS = N.getOperand(1);
 362     CC  = N.getOperand(4);
 363     return true;
 364   }
 365   return false;
 366 }
 367
 368 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 369 // one use.  If this is true, it allows the users to invert the operation for
 370 // free when it is profitable to do so.
 371 static bool isOneUseSetCC(SDOperand N) {
 372   SDOperand N0, N1, N2;
 373   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 374     return true;
 375   return false;
 376 }
 377
 378 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 379   MVT::ValueType VT = N0.getValueType();
 380   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 381   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 382   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 383     if (isa<ConstantSDNode>(N1)) {
 384       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 385       AddToWorkList(OpNode.Val);
 386       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 387     } else if (N0.hasOneUse()) {
 388       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 389       AddToWorkList(OpNode.Val);
 390       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 391     }
 392   }
 393   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 394   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 395   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 396     if (isa<ConstantSDNode>(N0)) {
 397       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 398       AddToWorkList(OpNode.Val);
 399       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 400     } else if (N1.hasOneUse()) {
 401       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 402       AddToWorkList(OpNode.Val);
 403       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 404     }
 405   }
 406   return SDOperand();
 407 }
 408
 409 void DAGCombiner::Run(bool RunningAfterLegalize) {
 410   // set the instance variable, so that the various visit routines may use it.
 411   AfterLegalize = RunningAfterLegalize;
 412
 413   // Add all the dag nodes to the worklist.
 414   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 415        E = DAG.allnodes_end(); I != E; ++I)
 416     WorkList.push_back(I);
 417
 418   // Create a dummy node (which is not added to allnodes), that adds a reference
 419   // to the root node, preventing it from being deleted, and tracking any
 420   // changes of the root.
 421   HandleSDNode Dummy(DAG.getRoot());
 422
 423   // The root of the dag may dangle to deleted nodes until the dag combiner is
 424   // done.  Set it to null to avoid confusion.
 425   DAG.setRoot(SDOperand());
 426
 427   /// DagCombineInfo - Expose the DAG combiner to the target combiner impls.
 428   TargetLowering::DAGCombinerInfo
 429     DagCombineInfo(DAG, !RunningAfterLegalize, false, this);
 430
 431   // while the worklist isn't empty, inspect the node on the end of it and
 432   // try and combine it.
 433   while (!WorkList.empty()) {
 434     SDNode *N = WorkList.back();
 435     WorkList.pop_back();
 436
 437     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 438     // N is deleted from the DAG, since they too may now be dead or may have a
 439     // reduced number of uses, allowing other xforms.
 440     if (N->use_empty() && N != &Dummy) {
 441       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 442         AddToWorkList(N->getOperand(i).Val);
 443
 444       DAG.DeleteNode(N);
 445       continue;
 446     }
 447
 448     SDOperand RV = visit(N);
 449
 450     // If nothing happened, try a target-specific DAG combine.
 451     if (RV.Val == 0) {
 452       assert(N->getOpcode() != ISD::DELETED_NODE &&
 453              "Node was deleted but visit returned NULL!");
 454       if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 455           TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode()))
 456         RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 457     }
 458
 459     if (RV.Val) {
 460       ++NodesCombined;
 461       // If we get back the same node we passed in, rather than a new node or
 462       // zero, we know that the node must have defined multiple values and
 463       // CombineTo was used.  Since CombineTo takes care of the worklist
 464       // mechanics for us, we have no work to do in this case.
 465       if (RV.Val != N) {
 466         assert(N->getOpcode() != ISD::DELETED_NODE &&
 467                RV.Val->getOpcode() != ISD::DELETED_NODE &&
 468                "Node was deleted but visit returned new node!");
 469
 470         DOUT << "\nReplacing.3 "; DEBUG(N->dump());
 471         DOUT << "\nWith: "; DEBUG(RV.Val->dump(&DAG));
 472         DOUT << '\n';
 473         std::vector<SDNode*> NowDead;
 474         if (N->getNumValues() == RV.Val->getNumValues())
 475           DAG.ReplaceAllUsesWith(N, RV.Val, &NowDead);
 476         else {
 477           assert(N->getValueType(0) == RV.getValueType() && "Type mismatch");
 478           SDOperand OpV = RV;
 479           DAG.ReplaceAllUsesWith(N, &OpV, &NowDead);
 480         }
 481
 482         // Push the new node and any users onto the worklist
 483         AddToWorkList(RV.Val);
 484         AddUsersToWorkList(RV.Val);
 485
 486         // Nodes can be reintroduced into the worklist.  Make sure we do not
 487         // process a node that has been replaced.
 488         removeFromWorkList(N);
 489         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 490           removeFromWorkList(NowDead[i]);
 491
 492         // Finally, since the node is now dead, remove it from the graph.
 493         DAG.DeleteNode(N);
 494       }
 495     }
 496   }
 497
 498   // If the root changed (e.g. it was a dead load, update the root).
 499   DAG.setRoot(Dummy.getValue());
 500 }
 501
 502 SDOperand DAGCombiner::visit(SDNode *N) {
 503   switch(N->getOpcode()) {
 504   default: break;
 505   case ISD::TokenFactor:        return visitTokenFactor(N);
 506   case ISD::ADD:                return visitADD(N);
 507   case ISD::SUB:                return visitSUB(N);
 508   case ISD::ADDC:               return visitADDC(N);
 509   case ISD::ADDE:               return visitADDE(N);
 510   case ISD::MUL:                return visitMUL(N);
 511   case ISD::SDIV:               return visitSDIV(N);
 512   case ISD::UDIV:               return visitUDIV(N);
 513   case ISD::SREM:               return visitSREM(N);
 514   case ISD::UREM:               return visitUREM(N);
 515   case ISD::MULHU:              return visitMULHU(N);
 516   case ISD::MULHS:              return visitMULHS(N);
 517   case ISD::AND:                return visitAND(N);
 518   case ISD::OR:                 return visitOR(N);
 519   case ISD::XOR:                return visitXOR(N);
 520   case ISD::SHL:                return visitSHL(N);
 521   case ISD::SRA:                return visitSRA(N);
 522   case ISD::SRL:                return visitSRL(N);
 523   case ISD::CTLZ:               return visitCTLZ(N);
 524   case ISD::CTTZ:               return visitCTTZ(N);
 525   case ISD::CTPOP:              return visitCTPOP(N);
 526   case ISD::SELECT:             return visitSELECT(N);
 527   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 528   case ISD::SETCC:              return visitSETCC(N);
 529   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 530   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 531   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 532   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 533   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 534   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 535   case ISD::VBIT_CONVERT:       return visitVBIT_CONVERT(N);
 536   case ISD::FADD:               return visitFADD(N);
 537   case ISD::FSUB:               return visitFSUB(N);
 538   case ISD::FMUL:               return visitFMUL(N);
 539   case ISD::FDIV:               return visitFDIV(N);
 540   case ISD::FREM:               return visitFREM(N);
 541   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 542   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 543   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 544   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 545   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 546   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 547   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 548   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 549   case ISD::FNEG:               return visitFNEG(N);
 550   case ISD::FABS:               return visitFABS(N);
 551   case ISD::BRCOND:             return visitBRCOND(N);
 552   case ISD::BR_CC:              return visitBR_CC(N);
 553   case ISD::LOAD:               return visitLOAD(N);
 554   case ISD::STORE:              return visitSTORE(N);
 555   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 556   case ISD::VINSERT_VECTOR_ELT: return visitVINSERT_VECTOR_ELT(N);
 557   case ISD::VBUILD_VECTOR:      return visitVBUILD_VECTOR(N);
 558   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 559   case ISD::VVECTOR_SHUFFLE:    return visitVVECTOR_SHUFFLE(N);
 560   case ISD::VADD:               return visitVBinOp(N, ISD::ADD , ISD::FADD);
 561   case ISD::VSUB:               return visitVBinOp(N, ISD::SUB , ISD::FSUB);
 562   case ISD::VMUL:               return visitVBinOp(N, ISD::MUL , ISD::FMUL);
 563   case ISD::VSDIV:              return visitVBinOp(N, ISD::SDIV, ISD::FDIV);
 564   case ISD::VUDIV:              return visitVBinOp(N, ISD::UDIV, ISD::UDIV);
 565   case ISD::VAND:               return visitVBinOp(N, ISD::AND , ISD::AND);
 566   case ISD::VOR:                return visitVBinOp(N, ISD::OR  , ISD::OR);
 567   case ISD::VXOR:               return visitVBinOp(N, ISD::XOR , ISD::XOR);
 568   }
 569   return SDOperand();
 570 }
 571
 572 /// getInputChainForNode - Given a node, return its input chain if it has one,
 573 /// otherwise return a null sd operand.
 574 static SDOperand getInputChainForNode(SDNode *N) {
 575   if (unsigned NumOps = N->getNumOperands()) {
 576     if (N->getOperand(0).getValueType() == MVT::Other)
 577       return N->getOperand(0);
 578     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 579       return N->getOperand(NumOps-1);
 580     for (unsigned i = 1; i < NumOps-1; ++i)
 581       if (N->getOperand(i).getValueType() == MVT::Other)
 582         return N->getOperand(i);
 583   }
 584   return SDOperand(0, 0);
 585 }
 586
 587 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 588   // If N has two operands, where one has an input chain equal to the other,
 589   // the 'other' chain is redundant.
 590   if (N->getNumOperands() == 2) {
 591     if (getInputChainForNode(N->getOperand(0).Val) == N->getOperand(1))
 592       return N->getOperand(0);
 593     if (getInputChainForNode(N->getOperand(1).Val) == N->getOperand(0))
 594       return N->getOperand(1);
 595   }
 596
 597
 598   SmallVector<SDNode *, 8> TFs;   // List of token factors to visit.
 599   SmallVector<SDOperand, 8> Ops;  // Ops for replacing token factor.
 600   bool Changed = false;           // If we should replace this token factor.
 601
 602   // Start out with this token factor.
 603   TFs.push_back(N);
 604
 605   // Iterate through token factors.  The TFs grows when new token factors are
 606   // encountered.
 607   for (unsigned i = 0; i < TFs.size(); ++i) {
 608     SDNode *TF = TFs[i];
 609
 610     // Check each of the operands.
 611     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 612       SDOperand Op = TF->getOperand(i);
 613
 614       switch (Op.getOpcode()) {
 615       case ISD::EntryToken:
 616         // Entry tokens don't need to be added to the list. They are
 617         // rededundant.
 618         Changed = true;
 619         break;
 620
 621       case ISD::TokenFactor:
 622         if ((CombinerAA || Op.hasOneUse()) &&
 623             std::find(TFs.begin(), TFs.end(), Op.Val) == TFs.end()) {
 624           // Queue up for processing.
 625           TFs.push_back(Op.Val);
 626           // Clean up in case the token factor is removed.
 627           AddToWorkList(Op.Val);
 628           Changed = true;
 629           break;
 630         }
 631         // Fall thru
 632
 633       default:
 634         // Only add if not there prior.
 635         if (std::find(Ops.begin(), Ops.end(), Op) == Ops.end())
 636           Ops.push_back(Op);
 637         break;
 638       }
 639     }
 640   }
 641
 642   SDOperand Result;
 643
 644   // If we've change things around then replace token factor.
 645   if (Changed) {
 646     if (Ops.size() == 0) {
 647       // The entry token is the only possible outcome.
 648       Result = DAG.getEntryNode();
 649     } else {
 650       // New and improved token factor.
 651       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 652     }
 653
 654     // Don't add users to work list.
 655     return CombineTo(N, Result, false);
 656   }
 657
 658   return Result;
 659 }
 660
 661 static
 662 SDOperand combineShlAddConstant(SDOperand N0, SDOperand N1, SelectionDAG &DAG) {
 663   MVT::ValueType VT = N0.getValueType();
 664   SDOperand N00 = N0.getOperand(0);
 665   SDOperand N01 = N0.getOperand(1);
 666   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 667   if (N01C && N00.getOpcode() == ISD::ADD && N00.Val->hasOneUse() &&
 668       isa<ConstantSDNode>(N00.getOperand(1))) {
 669     N0 = DAG.getNode(ISD::ADD, VT,
 670                      DAG.getNode(ISD::SHL, VT, N00.getOperand(0), N01),
 671                      DAG.getNode(ISD::SHL, VT, N00.getOperand(1), N01));
 672     return DAG.getNode(ISD::ADD, VT, N0, N1);
 673   }
 674   return SDOperand();
 675 }
 676
 677 SDOperand DAGCombiner::visitADD(SDNode *N) {
 678   SDOperand N0 = N->getOperand(0);
 679   SDOperand N1 = N->getOperand(1);
 680   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 681   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 682   MVT::ValueType VT = N0.getValueType();
 683
 684   // fold (add c1, c2) -> c1+c2
 685   if (N0C && N1C)
 686     return DAG.getNode(ISD::ADD, VT, N0, N1);
 687   // canonicalize constant to RHS
 688   if (N0C && !N1C)
 689     return DAG.getNode(ISD::ADD, VT, N1, N0);
 690   // fold (add x, 0) -> x
 691   if (N1C && N1C->isNullValue())
 692     return N0;
 693   // fold ((c1-A)+c2) -> (c1+c2)-A
 694   if (N1C && N0.getOpcode() == ISD::SUB)
 695     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 696       return DAG.getNode(ISD::SUB, VT,
 697                          DAG.getConstant(N1C->getValue()+N0C->getValue(), VT),
 698                          N0.getOperand(1));
 699   // reassociate add
 700   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 701   if (RADD.Val != 0)
 702     return RADD;
 703   // fold ((0-A) + B) -> B-A
 704   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 705       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 706     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 707   // fold (A + (0-B)) -> A-B
 708   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 709       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 710     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 711   // fold (A+(B-A)) -> B
 712   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 713     return N1.getOperand(0);
 714
 715   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 716     return SDOperand(N, 0);
 717
 718   // fold (a+b) -> (a|b) iff a and b share no bits.
 719   if (MVT::isInteger(VT) && !MVT::isVector(VT)) {
 720     uint64_t LHSZero, LHSOne;
 721     uint64_t RHSZero, RHSOne;
 722     uint64_t Mask = MVT::getIntVTBitMask(VT);
 723     TLI.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 724     if (LHSZero) {
 725       TLI.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 726
 727       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 728       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 729       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 730           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 731         return DAG.getNode(ISD::OR, VT, N0, N1);
 732     }
 733   }
 734
 735   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 736   if (N0.getOpcode() == ISD::SHL && N0.Val->hasOneUse()) {
 737     SDOperand Result = combineShlAddConstant(N0, N1, DAG);
 738     if (Result.Val) return Result;
 739   }
 740   if (N1.getOpcode() == ISD::SHL && N1.Val->hasOneUse()) {
 741     SDOperand Result = combineShlAddConstant(N1, N0, DAG);
 742     if (Result.Val) return Result;
 743   }
 744
 745   return SDOperand();
 746 }
 747
 748 SDOperand DAGCombiner::visitADDC(SDNode *N) {
 749   SDOperand N0 = N->getOperand(0);
 750   SDOperand N1 = N->getOperand(1);
 751   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 752   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 753   MVT::ValueType VT = N0.getValueType();
 754
 755   // If the flag result is dead, turn this into an ADD.
 756   if (N->hasNUsesOfValue(0, 1))
 757     return CombineTo(N, DAG.getNode(ISD::ADD, VT, N1, N0),
 758                      DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 759
 760   // canonicalize constant to RHS.
 761   if (N0C && !N1C) {
 762     SDOperand Ops[] = { N1, N0 };
 763     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
 764   }
 765
 766   // fold (addc x, 0) -> x + no carry out
 767   if (N1C && N1C->isNullValue())
 768     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 769
 770   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
 771   uint64_t LHSZero, LHSOne;
 772   uint64_t RHSZero, RHSOne;
 773   uint64_t Mask = MVT::getIntVTBitMask(VT);
 774   TLI.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 775   if (LHSZero) {
 776     TLI.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 777
 778     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 779     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 780     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 781         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 782       return CombineTo(N, DAG.getNode(ISD::OR, VT, N0, N1),
 783                        DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 784   }
 785
 786   return SDOperand();
 787 }
 788
 789 SDOperand DAGCombiner::visitADDE(SDNode *N) {
 790   SDOperand N0 = N->getOperand(0);
 791   SDOperand N1 = N->getOperand(1);
 792   SDOperand CarryIn = N->getOperand(2);
 793   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 794   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 795   //MVT::ValueType VT = N0.getValueType();
 796
 797   // canonicalize constant to RHS
 798   if (N0C && !N1C) {
 799     SDOperand Ops[] = { N1, N0, CarryIn };
 800     return DAG.getNode(ISD::ADDE, N->getVTList(), Ops, 3);
 801   }
 802
 803   // fold (adde x, y, false) -> (addc x, y)
 804   if (CarryIn.getOpcode() == ISD::CARRY_FALSE) {
 805     SDOperand Ops[] = { N1, N0 };
 806     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
 807   }
 808
 809   return SDOperand();
 810 }
 811
 812
 813
 814 SDOperand DAGCombiner::visitSUB(SDNode *N) {
 815   SDOperand N0 = N->getOperand(0);
 816   SDOperand N1 = N->getOperand(1);
 817   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 818   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 819   MVT::ValueType VT = N0.getValueType();
 820
 821   // fold (sub x, x) -> 0
 822   if (N0 == N1)
 823     return DAG.getConstant(0, N->getValueType(0));
 824   // fold (sub c1, c2) -> c1-c2
 825   if (N0C && N1C)
 826     return DAG.getNode(ISD::SUB, VT, N0, N1);
 827   // fold (sub x, c) -> (add x, -c)
 828   if (N1C)
 829     return DAG.getNode(ISD::ADD, VT, N0, DAG.getConstant(-N1C->getValue(), VT));
 830   // fold (A+B)-A -> B
 831   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
 832     return N0.getOperand(1);
 833   // fold (A+B)-B -> A
 834   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
 835     return N0.getOperand(0);
 836   return SDOperand();
 837 }
 838
 839 SDOperand DAGCombiner::visitMUL(SDNode *N) {
 840   SDOperand N0 = N->getOperand(0);
 841   SDOperand N1 = N->getOperand(1);
 842   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 843   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 844   MVT::ValueType VT = N0.getValueType();
 845
 846   // fold (mul c1, c2) -> c1*c2
 847   if (N0C && N1C)
 848     return DAG.getNode(ISD::MUL, VT, N0, N1);
 849   // canonicalize constant to RHS
 850   if (N0C && !N1C)
 851     return DAG.getNode(ISD::MUL, VT, N1, N0);
 852   // fold (mul x, 0) -> 0
 853   if (N1C && N1C->isNullValue())
 854     return N1;
 855   // fold (mul x, -1) -> 0-x
 856   if (N1C && N1C->isAllOnesValue())
 857     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
 858   // fold (mul x, (1 << c)) -> x << c
 859   if (N1C && isPowerOf2_64(N1C->getValue()))
 860     return DAG.getNode(ISD::SHL, VT, N0,
 861                        DAG.getConstant(Log2_64(N1C->getValue()),
 862                                        TLI.getShiftAmountTy()));
 863   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
 864   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
 865     // FIXME: If the input is something that is easily negated (e.g. a
 866     // single-use add), we should put the negate there.
 867     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
 868                        DAG.getNode(ISD::SHL, VT, N0,
 869                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
 870                                             TLI.getShiftAmountTy())));
 871   }
 872
 873   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
 874   if (N1C && N0.getOpcode() == ISD::SHL &&
 875       isa<ConstantSDNode>(N0.getOperand(1))) {
 876     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
 877     AddToWorkList(C3.Val);
 878     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
 879   }
 880
 881   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
 882   // use.
 883   {
 884     SDOperand Sh(0,0), Y(0,0);
 885     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
 886     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
 887         N0.Val->hasOneUse()) {
 888       Sh = N0; Y = N1;
 889     } else if (N1.getOpcode() == ISD::SHL &&
 890                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
 891       Sh = N1; Y = N0;
 892     }
 893     if (Sh.Val) {
 894       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
 895       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
 896     }
 897   }
 898   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
 899   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
 900       isa<ConstantSDNode>(N0.getOperand(1))) {
 901     return DAG.getNode(ISD::ADD, VT,
 902                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
 903                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
 904   }
 905
 906   // reassociate mul
 907   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
 908   if (RMUL.Val != 0)
 909     return RMUL;
 910   return SDOperand();
 911 }
 912
 913 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
 914   SDOperand N0 = N->getOperand(0);
 915   SDOperand N1 = N->getOperand(1);
 916   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 917   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 918   MVT::ValueType VT = N->getValueType(0);
 919
 920   // fold (sdiv c1, c2) -> c1/c2
 921   if (N0C && N1C && !N1C->isNullValue())
 922     return DAG.getNode(ISD::SDIV, VT, N0, N1);
 923   // fold (sdiv X, 1) -> X
 924   if (N1C && N1C->getSignExtended() == 1LL)
 925     return N0;
 926   // fold (sdiv X, -1) -> 0-X
 927   if (N1C && N1C->isAllOnesValue())
 928     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
 929   // If we know the sign bits of both operands are zero, strength reduce to a
 930   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
 931   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
 932   if (TLI.MaskedValueIsZero(N1, SignBit) &&
 933       TLI.MaskedValueIsZero(N0, SignBit))
 934     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
 935   // fold (sdiv X, pow2) -> simple ops after legalize
 936   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
 937       (isPowerOf2_64(N1C->getSignExtended()) ||
 938        isPowerOf2_64(-N1C->getSignExtended()))) {
 939     // If dividing by powers of two is cheap, then don't perform the following
 940     // fold.
 941     if (TLI.isPow2DivCheap())
 942       return SDOperand();
 943     int64_t pow2 = N1C->getSignExtended();
 944     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
 945     unsigned lg2 = Log2_64(abs2);
 946     // Splat the sign bit into the register
 947     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
 948                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
 949                                                 TLI.getShiftAmountTy()));
 950     AddToWorkList(SGN.Val);
 951     // Add (N0 < 0) ? abs2 - 1 : 0;
 952     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
 953                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
 954                                                 TLI.getShiftAmountTy()));
 955     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
 956     AddToWorkList(SRL.Val);
 957     AddToWorkList(ADD.Val);    // Divide by pow2
 958     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
 959                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
 960     // If we're dividing by a positive value, we're done.  Otherwise, we must
 961     // negate the result.
 962     if (pow2 > 0)
 963       return SRA;
 964     AddToWorkList(SRA.Val);
 965     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
 966   }
 967   // if integer divide is expensive and we satisfy the requirements, emit an
 968   // alternate sequence.
 969   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
 970       !TLI.isIntDivCheap()) {
 971     SDOperand Op = BuildSDIV(N);
 972     if (Op.Val) return Op;
 973   }
 974   return SDOperand();
 975 }
 976
 977 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
 978   SDOperand N0 = N->getOperand(0);
 979   SDOperand N1 = N->getOperand(1);
 980   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 981   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 982   MVT::ValueType VT = N->getValueType(0);
 983
 984   // fold (udiv c1, c2) -> c1/c2
 985   if (N0C && N1C && !N1C->isNullValue())
 986     return DAG.getNode(ISD::UDIV, VT, N0, N1);
 987   // fold (udiv x, (1 << c)) -> x >>u c
 988   if (N1C && isPowerOf2_64(N1C->getValue()))
 989     return DAG.getNode(ISD::SRL, VT, N0,
 990                        DAG.getConstant(Log2_64(N1C->getValue()),
 991                                        TLI.getShiftAmountTy()));
 992   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
 993   if (N1.getOpcode() == ISD::SHL) {
 994     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
 995       if (isPowerOf2_64(SHC->getValue())) {
 996         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
 997         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
 998                                     DAG.getConstant(Log2_64(SHC->getValue()),
 999                                                     ADDVT));
1000         AddToWorkList(Add.Val);
1001         return DAG.getNode(ISD::SRL, VT, N0, Add);
1002       }
1003     }
1004   }
1005   // fold (udiv x, c) -> alternate
1006   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
1007     SDOperand Op = BuildUDIV(N);
1008     if (Op.Val) return Op;
1009   }
1010   return SDOperand();
1011 }
1012
1013 SDOperand DAGCombiner::visitSREM(SDNode *N) {
1014   SDOperand N0 = N->getOperand(0);
1015   SDOperand N1 = N->getOperand(1);
1016   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1017   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1018   MVT::ValueType VT = N->getValueType(0);
1019
1020   // fold (srem c1, c2) -> c1%c2
1021   if (N0C && N1C && !N1C->isNullValue())
1022     return DAG.getNode(ISD::SREM, VT, N0, N1);
1023   // If we know the sign bits of both operands are zero, strength reduce to a
1024   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1025   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1026   if (TLI.MaskedValueIsZero(N1, SignBit) &&
1027       TLI.MaskedValueIsZero(N0, SignBit))
1028     return DAG.getNode(ISD::UREM, VT, N0, N1);
1029
1030   // Unconditionally lower X%C -> X-X/C*C.  This allows the X/C logic to hack on
1031   // the remainder operation.
1032   if (N1C && !N1C->isNullValue()) {
1033     SDOperand Div = DAG.getNode(ISD::SDIV, VT, N0, N1);
1034     SDOperand Mul = DAG.getNode(ISD::MUL, VT, Div, N1);
1035     SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1036     AddToWorkList(Div.Val);
1037     AddToWorkList(Mul.Val);
1038     return Sub;
1039   }
1040
1041   return SDOperand();
1042 }
1043
1044 SDOperand DAGCombiner::visitUREM(SDNode *N) {
1045   SDOperand N0 = N->getOperand(0);
1046   SDOperand N1 = N->getOperand(1);
1047   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1048   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1049   MVT::ValueType VT = N->getValueType(0);
1050
1051   // fold (urem c1, c2) -> c1%c2
1052   if (N0C && N1C && !N1C->isNullValue())
1053     return DAG.getNode(ISD::UREM, VT, N0, N1);
1054   // fold (urem x, pow2) -> (and x, pow2-1)
1055   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
1056     return DAG.getNode(ISD::AND, VT, N0, DAG.getConstant(N1C->getValue()-1,VT));
1057   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1058   if (N1.getOpcode() == ISD::SHL) {
1059     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1060       if (isPowerOf2_64(SHC->getValue())) {
1061         SDOperand Add = DAG.getNode(ISD::ADD, VT, N1,DAG.getConstant(~0ULL,VT));
1062         AddToWorkList(Add.Val);
1063         return DAG.getNode(ISD::AND, VT, N0, Add);
1064       }
1065     }
1066   }
1067
1068   // Unconditionally lower X%C -> X-X/C*C.  This allows the X/C logic to hack on
1069   // the remainder operation.
1070   if (N1C && !N1C->isNullValue()) {
1071     SDOperand Div = DAG.getNode(ISD::UDIV, VT, N0, N1);
1072     SDOperand Mul = DAG.getNode(ISD::MUL, VT, Div, N1);
1073     SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1074     AddToWorkList(Div.Val);
1075     AddToWorkList(Mul.Val);
1076     return Sub;
1077   }
1078
1079   return SDOperand();
1080 }
1081
1082 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
1083   SDOperand N0 = N->getOperand(0);
1084   SDOperand N1 = N->getOperand(1);
1085   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1086
1087   // fold (mulhs x, 0) -> 0
1088   if (N1C && N1C->isNullValue())
1089     return N1;
1090   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1091   if (N1C && N1C->getValue() == 1)
1092     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
1093                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
1094                                        TLI.getShiftAmountTy()));
1095   return SDOperand();
1096 }
1097
1098 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
1099   SDOperand N0 = N->getOperand(0);
1100   SDOperand N1 = N->getOperand(1);
1101   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1102
1103   // fold (mulhu x, 0) -> 0
1104   if (N1C && N1C->isNullValue())
1105     return N1;
1106   // fold (mulhu x, 1) -> 0
1107   if (N1C && N1C->getValue() == 1)
1108     return DAG.getConstant(0, N0.getValueType());
1109   return SDOperand();
1110 }
1111
1112 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1113 /// two operands of the same opcode, try to simplify it.
1114 SDOperand DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1115   SDOperand N0 = N->getOperand(0), N1 = N->getOperand(1);
1116   MVT::ValueType VT = N0.getValueType();
1117   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1118
1119   // For each of OP in AND/OR/XOR:
1120   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1121   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1122   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1123   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1124   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1125        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1126       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1127     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1128                                    N0.getOperand(0).getValueType(),
1129                                    N0.getOperand(0), N1.getOperand(0));
1130     AddToWorkList(ORNode.Val);
1131     return DAG.getNode(N0.getOpcode(), VT, ORNode);
1132   }
1133
1134   // For each of OP in SHL/SRL/SRA/AND...
1135   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1136   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1137   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1138   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1139        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1140       N0.getOperand(1) == N1.getOperand(1)) {
1141     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1142                                    N0.getOperand(0).getValueType(),
1143                                    N0.getOperand(0), N1.getOperand(0));
1144     AddToWorkList(ORNode.Val);
1145     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1146   }
1147
1148   return SDOperand();
1149 }
1150
1151 SDOperand DAGCombiner::visitAND(SDNode *N) {
1152   SDOperand N0 = N->getOperand(0);
1153   SDOperand N1 = N->getOperand(1);
1154   SDOperand LL, LR, RL, RR, CC0, CC1;
1155   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1156   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1157   MVT::ValueType VT = N1.getValueType();
1158
1159   // fold (and c1, c2) -> c1&c2
1160   if (N0C && N1C)
1161     return DAG.getNode(ISD::AND, VT, N0, N1);
1162   // canonicalize constant to RHS
1163   if (N0C && !N1C)
1164     return DAG.getNode(ISD::AND, VT, N1, N0);
1165   // fold (and x, -1) -> x
1166   if (N1C && N1C->isAllOnesValue())
1167     return N0;
1168   // if (and x, c) is known to be zero, return 0
1169   if (N1C && TLI.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1170     return DAG.getConstant(0, VT);
1171   // reassociate and
1172   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1173   if (RAND.Val != 0)
1174     return RAND;
1175   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1176   if (N1C && N0.getOpcode() == ISD::OR)
1177     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1178       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
1179         return N1;
1180   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1181   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1182     unsigned InMask = MVT::getIntVTBitMask(N0.getOperand(0).getValueType());
1183     if (TLI.MaskedValueIsZero(N0.getOperand(0),
1184                               ~N1C->getValue() & InMask)) {
1185       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1186                                    N0.getOperand(0));
1187
1188       // Replace uses of the AND with uses of the Zero extend node.
1189       CombineTo(N, Zext);
1190
1191       // We actually want to replace all uses of the any_extend with the
1192       // zero_extend, to avoid duplicating things.  This will later cause this
1193       // AND to be folded.
1194       CombineTo(N0.Val, Zext);
1195       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1196     }
1197   }
1198   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1199   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1200     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1201     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1202
1203     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1204         MVT::isInteger(LL.getValueType())) {
1205       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1206       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
1207         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1208         AddToWorkList(ORNode.Val);
1209         return DAG.getSetCC(VT, ORNode, LR, Op1);
1210       }
1211       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1212       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1213         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1214         AddToWorkList(ANDNode.Val);
1215         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1216       }
1217       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1218       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1219         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1220         AddToWorkList(ORNode.Val);
1221         return DAG.getSetCC(VT, ORNode, LR, Op1);
1222       }
1223     }
1224     // canonicalize equivalent to ll == rl
1225     if (LL == RR && LR == RL) {
1226       Op1 = ISD::getSetCCSwappedOperands(Op1);
1227       std::swap(RL, RR);
1228     }
1229     if (LL == RL && LR == RR) {
1230       bool isInteger = MVT::isInteger(LL.getValueType());
1231       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1232       if (Result != ISD::SETCC_INVALID)
1233         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1234     }
1235   }
1236
1237   // Simplify: and (op x...), (op y...)  -> (op (and x, y))
1238   if (N0.getOpcode() == N1.getOpcode()) {
1239     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1240     if (Tmp.Val) return Tmp;
1241   }
1242
1243   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1244   // fold (and (sra)) -> (and (srl)) when possible.
1245   if (!MVT::isVector(VT) &&
1246       SimplifyDemandedBits(SDOperand(N, 0)))
1247     return SDOperand(N, 0);
1248   // fold (zext_inreg (extload x)) -> (zextload x)
1249   if (ISD::isEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val)) {
1250     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1251     MVT::ValueType EVT = LN0->getLoadedVT();
1252     // If we zero all the possible extended bits, then we can turn this into
1253     // a zextload if we are running before legalize or the operation is legal.
1254     if (TLI.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1255         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1256       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1257                                          LN0->getBasePtr(), LN0->getSrcValue(),
1258                                          LN0->getSrcValueOffset(), EVT);
1259       AddToWorkList(N);
1260       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1261       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1262     }
1263   }
1264   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1265   if (ISD::isSEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
1266       N0.hasOneUse()) {
1267     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1268     MVT::ValueType EVT = LN0->getLoadedVT();
1269     // If we zero all the possible extended bits, then we can turn this into
1270     // a zextload if we are running before legalize or the operation is legal.
1271     if (TLI.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1272         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1273       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1274                                          LN0->getBasePtr(), LN0->getSrcValue(),
1275                                          LN0->getSrcValueOffset(), EVT);
1276       AddToWorkList(N);
1277       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1278       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1279     }
1280   }
1281
1282   // fold (and (load x), 255) -> (zextload x, i8)
1283   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1284   if (N1C && N0.getOpcode() == ISD::LOAD) {
1285     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1286     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1287         LN0->getAddressingMode() == ISD::UNINDEXED &&
1288         N0.hasOneUse()) {
1289       MVT::ValueType EVT, LoadedVT;
1290       if (N1C->getValue() == 255)
1291         EVT = MVT::i8;
1292       else if (N1C->getValue() == 65535)
1293         EVT = MVT::i16;
1294       else if (N1C->getValue() == ~0U)
1295         EVT = MVT::i32;
1296       else
1297         EVT = MVT::Other;
1298
1299       LoadedVT = LN0->getLoadedVT();
1300       if (EVT != MVT::Other && LoadedVT > EVT &&
1301           (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1302         MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1303         // For big endian targets, we need to add an offset to the pointer to
1304         // load the correct bytes.  For little endian systems, we merely need to
1305         // read fewer bytes from the same pointer.
1306         unsigned PtrOff =
1307           (MVT::getSizeInBits(LoadedVT) - MVT::getSizeInBits(EVT)) / 8;
1308         SDOperand NewPtr = LN0->getBasePtr();
1309         if (!TLI.isLittleEndian())
1310           NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1311                                DAG.getConstant(PtrOff, PtrType));
1312         AddToWorkList(NewPtr.Val);
1313         SDOperand Load =
1314           DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(), NewPtr,
1315                          LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT);
1316         AddToWorkList(N);
1317         CombineTo(N0.Val, Load, Load.getValue(1));
1318         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1319       }
1320     }
1321   }
1322
1323   return SDOperand();
1324 }
1325
1326 SDOperand DAGCombiner::visitOR(SDNode *N) {
1327   SDOperand N0 = N->getOperand(0);
1328   SDOperand N1 = N->getOperand(1);
1329   SDOperand LL, LR, RL, RR, CC0, CC1;
1330   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1331   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1332   MVT::ValueType VT = N1.getValueType();
1333   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1334
1335   // fold (or c1, c2) -> c1|c2
1336   if (N0C && N1C)
1337     return DAG.getNode(ISD::OR, VT, N0, N1);
1338   // canonicalize constant to RHS
1339   if (N0C && !N1C)
1340     return DAG.getNode(ISD::OR, VT, N1, N0);
1341   // fold (or x, 0) -> x
1342   if (N1C && N1C->isNullValue())
1343     return N0;
1344   // fold (or x, -1) -> -1
1345   if (N1C && N1C->isAllOnesValue())
1346     return N1;
1347   // fold (or x, c) -> c iff (x & ~c) == 0
1348   if (N1C &&
1349       TLI.MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits))))
1350     return N1;
1351   // reassociate or
1352   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1353   if (ROR.Val != 0)
1354     return ROR;
1355   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1356   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1357              isa<ConstantSDNode>(N0.getOperand(1))) {
1358     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1359     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1360                                                  N1),
1361                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1362   }
1363   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1364   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1365     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1366     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1367
1368     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1369         MVT::isInteger(LL.getValueType())) {
1370       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1371       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1372       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1373           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1374         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1375         AddToWorkList(ORNode.Val);
1376         return DAG.getSetCC(VT, ORNode, LR, Op1);
1377       }
1378       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1379       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1380       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1381           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1382         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1383         AddToWorkList(ANDNode.Val);
1384         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1385       }
1386     }
1387     // canonicalize equivalent to ll == rl
1388     if (LL == RR && LR == RL) {
1389       Op1 = ISD::getSetCCSwappedOperands(Op1);
1390       std::swap(RL, RR);
1391     }
1392     if (LL == RL && LR == RR) {
1393       bool isInteger = MVT::isInteger(LL.getValueType());
1394       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1395       if (Result != ISD::SETCC_INVALID)
1396         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1397     }
1398   }
1399
1400   // Simplify: or (op x...), (op y...)  -> (op (or x, y))
1401   if (N0.getOpcode() == N1.getOpcode()) {
1402     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1403     if (Tmp.Val) return Tmp;
1404   }
1405
1406   // (X & C1) | (Y & C2)  -> (X|Y) & C3  if possible.
1407   if (N0.getOpcode() == ISD::AND &&
1408       N1.getOpcode() == ISD::AND &&
1409       N0.getOperand(1).getOpcode() == ISD::Constant &&
1410       N1.getOperand(1).getOpcode() == ISD::Constant &&
1411       // Don't increase # computations.
1412       (N0.Val->hasOneUse() || N1.Val->hasOneUse())) {
1413     // We can only do this xform if we know that bits from X that are set in C2
1414     // but not in C1 are already zero.  Likewise for Y.
1415     uint64_t LHSMask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1416     uint64_t RHSMask = cast<ConstantSDNode>(N1.getOperand(1))->getValue();
1417
1418     if (TLI.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
1419         TLI.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
1420       SDOperand X =DAG.getNode(ISD::OR, VT, N0.getOperand(0), N1.getOperand(0));
1421       return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(LHSMask|RHSMask, VT));
1422     }
1423   }
1424
1425
1426   // See if this is some rotate idiom.
1427   if (SDNode *Rot = MatchRotate(N0, N1))
1428     return SDOperand(Rot, 0);
1429
1430   return SDOperand();
1431 }
1432
1433
1434 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
1435 static bool MatchRotateHalf(SDOperand Op, SDOperand &Shift, SDOperand &Mask) {
1436   if (Op.getOpcode() == ISD::AND) {
1437     if (isa<ConstantSDNode>(Op.getOperand(1))) {
1438       Mask = Op.getOperand(1);
1439       Op = Op.getOperand(0);
1440     } else {
1441       return false;
1442     }
1443   }
1444
1445   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
1446     Shift = Op;
1447     return true;
1448   }
1449   return false;
1450 }
1451
1452
1453 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
1454 // idioms for rotate, and if the target supports rotation instructions, generate
1455 // a rot[lr].
1456 SDNode *DAGCombiner::MatchRotate(SDOperand LHS, SDOperand RHS) {
1457   // Must be a legal type.  Expanded an promoted things won't work with rotates.
1458   MVT::ValueType VT = LHS.getValueType();
1459   if (!TLI.isTypeLegal(VT)) return 0;
1460
1461   // The target must have at least one rotate flavor.
1462   bool HasROTL = TLI.isOperationLegal(ISD::ROTL, VT);
1463   bool HasROTR = TLI.isOperationLegal(ISD::ROTR, VT);
1464   if (!HasROTL && !HasROTR) return 0;
1465
1466   // Match "(X shl/srl V1) & V2" where V2 may not be present.
1467   SDOperand LHSShift;   // The shift.
1468   SDOperand LHSMask;    // AND value if any.
1469   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
1470     return 0; // Not part of a rotate.
1471
1472   SDOperand RHSShift;   // The shift.
1473   SDOperand RHSMask;    // AND value if any.
1474   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
1475     return 0; // Not part of a rotate.
1476
1477   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
1478     return 0;   // Not shifting the same value.
1479
1480   if (LHSShift.getOpcode() == RHSShift.getOpcode())
1481     return 0;   // Shifts must disagree.
1482
1483   // Canonicalize shl to left side in a shl/srl pair.
1484   if (RHSShift.getOpcode() == ISD::SHL) {
1485     std::swap(LHS, RHS);
1486     std::swap(LHSShift, RHSShift);
1487     std::swap(LHSMask , RHSMask );
1488   }
1489
1490   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1491
1492   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1493   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
1494   if (LHSShift.getOperand(1).getOpcode() == ISD::Constant &&
1495       RHSShift.getOperand(1).getOpcode() == ISD::Constant) {
1496     uint64_t LShVal = cast<ConstantSDNode>(LHSShift.getOperand(1))->getValue();
1497     uint64_t RShVal = cast<ConstantSDNode>(RHSShift.getOperand(1))->getValue();
1498     if ((LShVal + RShVal) != OpSizeInBits)
1499       return 0;
1500
1501     SDOperand Rot;
1502     if (HasROTL)
1503       Rot = DAG.getNode(ISD::ROTL, VT, LHSShift.getOperand(0),
1504                         LHSShift.getOperand(1));
1505     else
1506       Rot = DAG.getNode(ISD::ROTR, VT, LHSShift.getOperand(0),
1507                         RHSShift.getOperand(1));
1508
1509     // If there is an AND of either shifted operand, apply it to the result.
1510     if (LHSMask.Val || RHSMask.Val) {
1511       uint64_t Mask = MVT::getIntVTBitMask(VT);
1512
1513       if (LHSMask.Val) {
1514         uint64_t RHSBits = (1ULL << LShVal)-1;
1515         Mask &= cast<ConstantSDNode>(LHSMask)->getValue() | RHSBits;
1516       }
1517       if (RHSMask.Val) {
1518         uint64_t LHSBits = ~((1ULL << (OpSizeInBits-RShVal))-1);
1519         Mask &= cast<ConstantSDNode>(RHSMask)->getValue() | LHSBits;
1520       }
1521
1522       Rot = DAG.getNode(ISD::AND, VT, Rot, DAG.getConstant(Mask, VT));
1523     }
1524
1525     return Rot.Val;
1526   }
1527
1528   // If there is a mask here, and we have a variable shift, we can't be sure
1529   // that we're masking out the right stuff.
1530   if (LHSMask.Val || RHSMask.Val)
1531     return 0;
1532
1533   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
1534   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
1535   if (RHSShift.getOperand(1).getOpcode() == ISD::SUB &&
1536       LHSShift.getOperand(1) == RHSShift.getOperand(1).getOperand(1)) {
1537     if (ConstantSDNode *SUBC =
1538           dyn_cast<ConstantSDNode>(RHSShift.getOperand(1).getOperand(0))) {
1539       if (SUBC->getValue() == OpSizeInBits)
1540         if (HasROTL)
1541           return DAG.getNode(ISD::ROTL, VT, LHSShift.getOperand(0),
1542                              LHSShift.getOperand(1)).Val;
1543         else
1544           return DAG.getNode(ISD::ROTR, VT, LHSShift.getOperand(0),
1545                              LHSShift.getOperand(1)).Val;
1546     }
1547   }
1548
1549   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
1550   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
1551   if (LHSShift.getOperand(1).getOpcode() == ISD::SUB &&
1552       RHSShift.getOperand(1) == LHSShift.getOperand(1).getOperand(1)) {
1553     if (ConstantSDNode *SUBC =
1554           dyn_cast<ConstantSDNode>(LHSShift.getOperand(1).getOperand(0))) {
1555       if (SUBC->getValue() == OpSizeInBits)
1556         if (HasROTL)
1557           return DAG.getNode(ISD::ROTL, VT, LHSShift.getOperand(0),
1558                              LHSShift.getOperand(1)).Val;
1559         else
1560           return DAG.getNode(ISD::ROTR, VT, LHSShift.getOperand(0),
1561                              RHSShift.getOperand(1)).Val;
1562     }
1563   }
1564
1565   return 0;
1566 }
1567
1568
1569 SDOperand DAGCombiner::visitXOR(SDNode *N) {
1570   SDOperand N0 = N->getOperand(0);
1571   SDOperand N1 = N->getOperand(1);
1572   SDOperand LHS, RHS, CC;
1573   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1574   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1575   MVT::ValueType VT = N0.getValueType();
1576
1577   // fold (xor c1, c2) -> c1^c2
1578   if (N0C && N1C)
1579     return DAG.getNode(ISD::XOR, VT, N0, N1);
1580   // canonicalize constant to RHS
1581   if (N0C && !N1C)
1582     return DAG.getNode(ISD::XOR, VT, N1, N0);
1583   // fold (xor x, 0) -> x
1584   if (N1C && N1C->isNullValue())
1585     return N0;
1586   // reassociate xor
1587   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
1588   if (RXOR.Val != 0)
1589     return RXOR;
1590   // fold !(x cc y) -> (x !cc y)
1591   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
1592     bool isInt = MVT::isInteger(LHS.getValueType());
1593     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
1594                                                isInt);
1595     if (N0.getOpcode() == ISD::SETCC)
1596       return DAG.getSetCC(VT, LHS, RHS, NotCC);
1597     if (N0.getOpcode() == ISD::SELECT_CC)
1598       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
1599     assert(0 && "Unhandled SetCC Equivalent!");
1600     abort();
1601   }
1602   // fold !(x or y) -> (!x and !y) iff x or y are setcc
1603   if (N1C && N1C->getValue() == 1 && VT == MVT::i1 &&
1604       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
1605     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
1606     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
1607       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
1608       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
1609       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
1610       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
1611       return DAG.getNode(NewOpcode, VT, LHS, RHS);
1612     }
1613   }
1614   // fold !(x or y) -> (!x and !y) iff x or y are constants
1615   if (N1C && N1C->isAllOnesValue() &&
1616       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
1617     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
1618     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
1619       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
1620       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
1621       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
1622       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
1623       return DAG.getNode(NewOpcode, VT, LHS, RHS);
1624     }
1625   }
1626   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
1627   if (N1C && N0.getOpcode() == ISD::XOR) {
1628     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
1629     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
1630     if (N00C)
1631       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
1632                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
1633     if (N01C)
1634       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
1635                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
1636   }
1637   // fold (xor x, x) -> 0
1638   if (N0 == N1) {
1639     if (!MVT::isVector(VT)) {
1640       return DAG.getConstant(0, VT);
1641     } else if (!AfterLegalize || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
1642       // Produce a vector of zeros.
1643       SDOperand El = DAG.getConstant(0, MVT::getVectorBaseType(VT));
1644       std::vector<SDOperand> Ops(MVT::getVectorNumElements(VT), El);
1645       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
1646     }
1647   }
1648
1649   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
1650   if (N0.getOpcode() == N1.getOpcode()) {
1651     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1652     if (Tmp.Val) return Tmp;
1653   }
1654
1655   // Simplify the expression using non-local knowledge.
1656   if (!MVT::isVector(VT) &&
1657       SimplifyDemandedBits(SDOperand(N, 0)))
1658     return SDOperand(N, 0);
1659
1660   return SDOperand();
1661 }
1662
1663 SDOperand DAGCombiner::visitSHL(SDNode *N) {
1664   SDOperand N0 = N->getOperand(0);
1665   SDOperand N1 = N->getOperand(1);
1666   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1667   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1668   MVT::ValueType VT = N0.getValueType();
1669   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1670
1671   // fold (shl c1, c2) -> c1<<c2
1672   if (N0C && N1C)
1673     return DAG.getNode(ISD::SHL, VT, N0, N1);
1674   // fold (shl 0, x) -> 0
1675   if (N0C && N0C->isNullValue())
1676     return N0;
1677   // fold (shl x, c >= size(x)) -> undef
1678   if (N1C && N1C->getValue() >= OpSizeInBits)
1679     return DAG.getNode(ISD::UNDEF, VT);
1680   // fold (shl x, 0) -> x
1681   if (N1C && N1C->isNullValue())
1682     return N0;
1683   // if (shl x, c) is known to be zero, return 0
1684   if (TLI.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1685     return DAG.getConstant(0, VT);
1686   if (SimplifyDemandedBits(SDOperand(N, 0)))
1687     return SDOperand(N, 0);
1688   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
1689   if (N1C && N0.getOpcode() == ISD::SHL &&
1690       N0.getOperand(1).getOpcode() == ISD::Constant) {
1691     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1692     uint64_t c2 = N1C->getValue();
1693     if (c1 + c2 > OpSizeInBits)
1694       return DAG.getConstant(0, VT);
1695     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
1696                        DAG.getConstant(c1 + c2, N1.getValueType()));
1697   }
1698   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
1699   //                               (srl (and x, -1 << c1), c1-c2)
1700   if (N1C && N0.getOpcode() == ISD::SRL &&
1701       N0.getOperand(1).getOpcode() == ISD::Constant) {
1702     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1703     uint64_t c2 = N1C->getValue();
1704     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
1705                                  DAG.getConstant(~0ULL << c1, VT));
1706     if (c2 > c1)
1707       return DAG.getNode(ISD::SHL, VT, Mask,
1708                          DAG.getConstant(c2-c1, N1.getValueType()));
1709     else
1710       return DAG.getNode(ISD::SRL, VT, Mask,
1711                          DAG.getConstant(c1-c2, N1.getValueType()));
1712   }
1713   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
1714   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
1715     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
1716                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
1717   return SDOperand();
1718 }
1719
1720 SDOperand DAGCombiner::visitSRA(SDNode *N) {
1721   SDOperand N0 = N->getOperand(0);
1722   SDOperand N1 = N->getOperand(1);
1723   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1724   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1725   MVT::ValueType VT = N0.getValueType();
1726
1727   // fold (sra c1, c2) -> c1>>c2
1728   if (N0C && N1C)
1729     return DAG.getNode(ISD::SRA, VT, N0, N1);
1730   // fold (sra 0, x) -> 0
1731   if (N0C && N0C->isNullValue())
1732     return N0;
1733   // fold (sra -1, x) -> -1
1734   if (N0C && N0C->isAllOnesValue())
1735     return N0;
1736   // fold (sra x, c >= size(x)) -> undef
1737   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
1738     return DAG.getNode(ISD::UNDEF, VT);
1739   // fold (sra x, 0) -> x
1740   if (N1C && N1C->isNullValue())
1741     return N0;
1742   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
1743   // sext_inreg.
1744   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
1745     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
1746     MVT::ValueType EVT;
1747     switch (LowBits) {
1748     default: EVT = MVT::Other; break;
1749     case  1: EVT = MVT::i1;    break;
1750     case  8: EVT = MVT::i8;    break;
1751     case 16: EVT = MVT::i16;   break;
1752     case 32: EVT = MVT::i32;   break;
1753     }
1754     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
1755       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
1756                          DAG.getValueType(EVT));
1757   }
1758
1759   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
1760   if (N1C && N0.getOpcode() == ISD::SRA) {
1761     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
1762       unsigned Sum = N1C->getValue() + C1->getValue();
1763       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
1764       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
1765                          DAG.getConstant(Sum, N1C->getValueType(0)));
1766     }
1767   }
1768
1769   // Simplify, based on bits shifted out of the LHS.
1770   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
1771     return SDOperand(N, 0);
1772
1773
1774   // If the sign bit is known to be zero, switch this to a SRL.
1775   if (TLI.MaskedValueIsZero(N0, MVT::getIntVTSignBit(VT)))
1776     return DAG.getNode(ISD::SRL, VT, N0, N1);
1777   return SDOperand();
1778 }
1779
1780 SDOperand DAGCombiner::visitSRL(SDNode *N) {
1781   SDOperand N0 = N->getOperand(0);
1782   SDOperand N1 = N->getOperand(1);
1783   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1784   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1785   MVT::ValueType VT = N0.getValueType();
1786   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1787
1788   // fold (srl c1, c2) -> c1 >>u c2
1789   if (N0C && N1C)
1790     return DAG.getNode(ISD::SRL, VT, N0, N1);
1791   // fold (srl 0, x) -> 0
1792   if (N0C && N0C->isNullValue())
1793     return N0;
1794   // fold (srl x, c >= size(x)) -> undef
1795   if (N1C && N1C->getValue() >= OpSizeInBits)
1796     return DAG.getNode(ISD::UNDEF, VT);
1797   // fold (srl x, 0) -> x
1798   if (N1C && N1C->isNullValue())
1799     return N0;
1800   // if (srl x, c) is known to be zero, return 0
1801   if (N1C && TLI.MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits)))
1802     return DAG.getConstant(0, VT);
1803   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
1804   if (N1C && N0.getOpcode() == ISD::SRL &&
1805       N0.getOperand(1).getOpcode() == ISD::Constant) {
1806     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1807     uint64_t c2 = N1C->getValue();
1808     if (c1 + c2 > OpSizeInBits)
1809       return DAG.getConstant(0, VT);
1810     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
1811                        DAG.getConstant(c1 + c2, N1.getValueType()));
1812   }
1813
1814   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
1815   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1816     // Shifting in all undef bits?
1817     MVT::ValueType SmallVT = N0.getOperand(0).getValueType();
1818     if (N1C->getValue() >= MVT::getSizeInBits(SmallVT))
1819       return DAG.getNode(ISD::UNDEF, VT);
1820
1821     SDOperand SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
1822     AddToWorkList(SmallShift.Val);
1823     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
1824   }
1825
1826   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
1827   // bit, which is unmodified by sra.
1828   if (N1C && N1C->getValue()+1 == MVT::getSizeInBits(VT)) {
1829     if (N0.getOpcode() == ISD::SRA)
1830       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
1831   }
1832
1833   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
1834   if (N1C && N0.getOpcode() == ISD::CTLZ &&
1835       N1C->getValue() == Log2_32(MVT::getSizeInBits(VT))) {
1836     uint64_t KnownZero, KnownOne, Mask = MVT::getIntVTBitMask(VT);
1837     TLI.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
1838
1839     // If any of the input bits are KnownOne, then the input couldn't be all
1840     // zeros, thus the result of the srl will always be zero.
1841     if (KnownOne) return DAG.getConstant(0, VT);
1842
1843     // If all of the bits input the to ctlz node are known to be zero, then
1844     // the result of the ctlz is "32" and the result of the shift is one.
1845     uint64_t UnknownBits = ~KnownZero & Mask;
1846     if (UnknownBits == 0) return DAG.getConstant(1, VT);
1847
1848     // Otherwise, check to see if there is exactly one bit input to the ctlz.
1849     if ((UnknownBits & (UnknownBits-1)) == 0) {
1850       // Okay, we know that only that the single bit specified by UnknownBits
1851       // could be set on input to the CTLZ node.  If this bit is set, the SRL
1852       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
1853       // to an SRL,XOR pair, which is likely to simplify more.
1854       unsigned ShAmt = CountTrailingZeros_64(UnknownBits);
1855       SDOperand Op = N0.getOperand(0);
1856       if (ShAmt) {
1857         Op = DAG.getNode(ISD::SRL, VT, Op,
1858                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
1859         AddToWorkList(Op.Val);
1860       }
1861       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
1862     }
1863   }
1864
1865   return SDOperand();
1866 }
1867
1868 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
1869   SDOperand N0 = N->getOperand(0);
1870   MVT::ValueType VT = N->getValueType(0);
1871
1872   // fold (ctlz c1) -> c2
1873   if (isa<ConstantSDNode>(N0))
1874     return DAG.getNode(ISD::CTLZ, VT, N0);
1875   return SDOperand();
1876 }
1877
1878 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
1879   SDOperand N0 = N->getOperand(0);
1880   MVT::ValueType VT = N->getValueType(0);
1881
1882   // fold (cttz c1) -> c2
1883   if (isa<ConstantSDNode>(N0))
1884     return DAG.getNode(ISD::CTTZ, VT, N0);
1885   return SDOperand();
1886 }
1887
1888 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
1889   SDOperand N0 = N->getOperand(0);
1890   MVT::ValueType VT = N->getValueType(0);
1891
1892   // fold (ctpop c1) -> c2
1893   if (isa<ConstantSDNode>(N0))
1894     return DAG.getNode(ISD::CTPOP, VT, N0);
1895   return SDOperand();
1896 }
1897
1898 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
1899   SDOperand N0 = N->getOperand(0);
1900   SDOperand N1 = N->getOperand(1);
1901   SDOperand N2 = N->getOperand(2);
1902   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1903   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1904   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
1905   MVT::ValueType VT = N->getValueType(0);
1906
1907   // fold select C, X, X -> X
1908   if (N1 == N2)
1909     return N1;
1910   // fold select true, X, Y -> X
1911   if (N0C && !N0C->isNullValue())
1912     return N1;
1913   // fold select false, X, Y -> Y
1914   if (N0C && N0C->isNullValue())
1915     return N2;
1916   // fold select C, 1, X -> C | X
1917   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
1918     return DAG.getNode(ISD::OR, VT, N0, N2);
1919   // fold select C, 0, X -> ~C & X
1920   // FIXME: this should check for C type == X type, not i1?
1921   if (MVT::i1 == VT && N1C && N1C->isNullValue()) {
1922     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
1923     AddToWorkList(XORNode.Val);
1924     return DAG.getNode(ISD::AND, VT, XORNode, N2);
1925   }
1926   // fold select C, X, 1 -> ~C | X
1927   if (MVT::i1 == VT && N2C && N2C->getValue() == 1) {
1928     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
1929     AddToWorkList(XORNode.Val);
1930     return DAG.getNode(ISD::OR, VT, XORNode, N1);
1931   }
1932   // fold select C, X, 0 -> C & X
1933   // FIXME: this should check for C type == X type, not i1?
1934   if (MVT::i1 == VT && N2C && N2C->isNullValue())
1935     return DAG.getNode(ISD::AND, VT, N0, N1);
1936   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
1937   if (MVT::i1 == VT && N0 == N1)
1938     return DAG.getNode(ISD::OR, VT, N0, N2);
1939   // fold X ? Y : X --> X ? Y : 0 --> X & Y
1940   if (MVT::i1 == VT && N0 == N2)
1941     return DAG.getNode(ISD::AND, VT, N0, N1);
1942
1943   // If we can fold this based on the true/false value, do so.
1944   if (SimplifySelectOps(N, N1, N2))
1945     return SDOperand(N, 0);  // Don't revisit N.
1946
1947   // fold selects based on a setcc into other things, such as min/max/abs
1948   if (N0.getOpcode() == ISD::SETCC)
1949     // FIXME:
1950     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
1951     // having to say they don't support SELECT_CC on every type the DAG knows
1952     // about, since there is no way to mark an opcode illegal at all value types
1953     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
1954       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
1955                          N1, N2, N0.getOperand(2));
1956     else
1957       return SimplifySelect(N0, N1, N2);
1958   return SDOperand();
1959 }
1960
1961 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
1962   SDOperand N0 = N->getOperand(0);
1963   SDOperand N1 = N->getOperand(1);
1964   SDOperand N2 = N->getOperand(2);
1965   SDOperand N3 = N->getOperand(3);
1966   SDOperand N4 = N->getOperand(4);
1967   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
1968
1969   // fold select_cc lhs, rhs, x, x, cc -> x
1970   if (N2 == N3)
1971     return N2;
1972
1973   // Determine if the condition we're dealing with is constant
1974   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
1975   if (SCC.Val) AddToWorkList(SCC.Val);
1976
1977   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val)) {
1978     if (SCCC->getValue())
1979       return N2;    // cond always true -> true val
1980     else
1981       return N3;    // cond always false -> false val
1982   }
1983
1984   // Fold to a simpler select_cc
1985   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
1986     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
1987                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
1988                        SCC.getOperand(2));
1989
1990   // If we can fold this based on the true/false value, do so.
1991   if (SimplifySelectOps(N, N2, N3))
1992     return SDOperand(N, 0);  // Don't revisit N.
1993
1994   // fold select_cc into other things, such as min/max/abs
1995   return SimplifySelectCC(N0, N1, N2, N3, CC);
1996 }
1997
1998 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
1999   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2000                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2001 }
2002
2003 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2004   SDOperand N0 = N->getOperand(0);
2005   MVT::ValueType VT = N->getValueType(0);
2006
2007   // fold (sext c1) -> c1
2008   if (isa<ConstantSDNode>(N0))
2009     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2010
2011   // fold (sext (sext x)) -> (sext x)
2012   // fold (sext (aext x)) -> (sext x)
2013   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2014     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
2015
2016   // fold (sext (truncate (load x))) -> (sext (smaller load x))
2017   // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
2018   if (N0.getOpcode() == ISD::TRUNCATE) {
2019     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2020     if (NarrowLoad.Val) {
2021       if (NarrowLoad.Val != N0.Val)
2022         CombineTo(N0.Val, NarrowLoad);
2023       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
2024     }
2025   }
2026
2027   // See if the value being truncated is already sign extended.  If so, just
2028   // eliminate the trunc/sext pair.
2029   if (N0.getOpcode() == ISD::TRUNCATE) {
2030     SDOperand Op = N0.getOperand(0);
2031     unsigned OpBits   = MVT::getSizeInBits(Op.getValueType());
2032     unsigned MidBits  = MVT::getSizeInBits(N0.getValueType());
2033     unsigned DestBits = MVT::getSizeInBits(VT);
2034     unsigned NumSignBits = TLI.ComputeNumSignBits(Op);
2035
2036     if (OpBits == DestBits) {
2037       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
2038       // bits, it is already ready.
2039       if (NumSignBits > DestBits-MidBits)
2040         return Op;
2041     } else if (OpBits < DestBits) {
2042       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
2043       // bits, just sext from i32.
2044       if (NumSignBits > OpBits-MidBits)
2045         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
2046     } else {
2047       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
2048       // bits, just truncate to i32.
2049       if (NumSignBits > OpBits-MidBits)
2050         return DAG.getNode(ISD::TRUNCATE, VT, Op);
2051     }
2052
2053     // fold (sext (truncate x)) -> (sextinreg x).
2054     if (!AfterLegalize || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
2055                                                N0.getValueType())) {
2056       if (Op.getValueType() < VT)
2057         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2058       else if (Op.getValueType() > VT)
2059         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2060       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
2061                          DAG.getValueType(N0.getValueType()));
2062     }
2063   }
2064
2065   // fold (sext (load x)) -> (sext (truncate (sextload x)))
2066   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2067       (!AfterLegalize||TLI.isLoadXLegal(ISD::SEXTLOAD, N0.getValueType()))){
2068     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2069     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2070                                        LN0->getBasePtr(), LN0->getSrcValue(),
2071                                        LN0->getSrcValueOffset(),
2072                                        N0.getValueType());
2073     CombineTo(N, ExtLoad);
2074     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2075               ExtLoad.getValue(1));
2076     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2077   }
2078
2079   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
2080   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
2081   if ((ISD::isSEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2082       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2083     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2084     MVT::ValueType EVT = LN0->getLoadedVT();
2085     if (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT)) {
2086       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2087                                          LN0->getBasePtr(), LN0->getSrcValue(),
2088                                          LN0->getSrcValueOffset(), EVT);
2089       CombineTo(N, ExtLoad);
2090       CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2091                 ExtLoad.getValue(1));
2092       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2093     }
2094   }
2095
2096   return SDOperand();
2097 }
2098
2099 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
2100   SDOperand N0 = N->getOperand(0);
2101   MVT::ValueType VT = N->getValueType(0);
2102
2103   // fold (zext c1) -> c1
2104   if (isa<ConstantSDNode>(N0))
2105     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2106   // fold (zext (zext x)) -> (zext x)
2107   // fold (zext (aext x)) -> (zext x)
2108   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2109     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
2110
2111   // fold (zext (truncate (load x))) -> (zext (smaller load x))
2112   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
2113   if (N0.getOpcode() == ISD::TRUNCATE) {
2114     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2115     if (NarrowLoad.Val) {
2116       if (NarrowLoad.Val != N0.Val)
2117         CombineTo(N0.Val, NarrowLoad);
2118       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
2119     }
2120   }
2121
2122   // fold (zext (truncate x)) -> (and x, mask)
2123   if (N0.getOpcode() == ISD::TRUNCATE &&
2124       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, VT))) {
2125     SDOperand Op = N0.getOperand(0);
2126     if (Op.getValueType() < VT) {
2127       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2128     } else if (Op.getValueType() > VT) {
2129       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2130     }
2131     return DAG.getZeroExtendInReg(Op, N0.getValueType());
2132   }
2133
2134   // fold (zext (and (trunc x), cst)) -> (and x, cst).
2135   if (N0.getOpcode() == ISD::AND &&
2136       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2137       N0.getOperand(1).getOpcode() == ISD::Constant) {
2138     SDOperand X = N0.getOperand(0).getOperand(0);
2139     if (X.getValueType() < VT) {
2140       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2141     } else if (X.getValueType() > VT) {
2142       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2143     }
2144     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2145     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2146   }
2147
2148   // fold (zext (load x)) -> (zext (truncate (zextload x)))
2149   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2150       (!AfterLegalize||TLI.isLoadXLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
2151     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2152     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2153                                        LN0->getBasePtr(), LN0->getSrcValue(),
2154                                        LN0->getSrcValueOffset(),
2155                                        N0.getValueType());
2156     CombineTo(N, ExtLoad);
2157     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2158               ExtLoad.getValue(1));
2159     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2160   }
2161
2162   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
2163   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
2164   if ((ISD::isZEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2165       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2166     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2167     MVT::ValueType EVT = LN0->getLoadedVT();
2168     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2169                                        LN0->getBasePtr(), LN0->getSrcValue(),
2170                                        LN0->getSrcValueOffset(), EVT);
2171     CombineTo(N, ExtLoad);
2172     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2173               ExtLoad.getValue(1));
2174     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2175   }
2176   return SDOperand();
2177 }
2178
2179 SDOperand DAGCombiner::visitANY_EXTEND(SDNode *N) {
2180   SDOperand N0 = N->getOperand(0);
2181   MVT::ValueType VT = N->getValueType(0);
2182
2183   // fold (aext c1) -> c1
2184   if (isa<ConstantSDNode>(N0))
2185     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
2186   // fold (aext (aext x)) -> (aext x)
2187   // fold (aext (zext x)) -> (zext x)
2188   // fold (aext (sext x)) -> (sext x)
2189   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
2190       N0.getOpcode() == ISD::ZERO_EXTEND ||
2191       N0.getOpcode() == ISD::SIGN_EXTEND)
2192     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2193
2194   // fold (aext (truncate (load x))) -> (aext (smaller load x))
2195   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
2196   if (N0.getOpcode() == ISD::TRUNCATE) {
2197     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2198     if (NarrowLoad.Val) {
2199       if (NarrowLoad.Val != N0.Val)
2200         CombineTo(N0.Val, NarrowLoad);
2201       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
2202     }
2203   }
2204
2205   // fold (aext (truncate x))
2206   if (N0.getOpcode() == ISD::TRUNCATE) {
2207     SDOperand TruncOp = N0.getOperand(0);
2208     if (TruncOp.getValueType() == VT)
2209       return TruncOp; // x iff x size == zext size.
2210     if (TruncOp.getValueType() > VT)
2211       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
2212     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
2213   }
2214
2215   // fold (aext (and (trunc x), cst)) -> (and x, cst).
2216   if (N0.getOpcode() == ISD::AND &&
2217       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2218       N0.getOperand(1).getOpcode() == ISD::Constant) {
2219     SDOperand X = N0.getOperand(0).getOperand(0);
2220     if (X.getValueType() < VT) {
2221       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2222     } else if (X.getValueType() > VT) {
2223       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2224     }
2225     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2226     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2227   }
2228
2229   // fold (aext (load x)) -> (aext (truncate (extload x)))
2230   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2231       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
2232     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2233     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
2234                                        LN0->getBasePtr(), LN0->getSrcValue(),
2235                                        LN0->getSrcValueOffset(),
2236                                        N0.getValueType());
2237     CombineTo(N, ExtLoad);
2238     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2239               ExtLoad.getValue(1));
2240     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2241   }
2242
2243   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
2244   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
2245   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
2246   if (N0.getOpcode() == ISD::LOAD &&
2247       !ISD::isNON_EXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2248       N0.hasOneUse()) {
2249     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2250     MVT::ValueType EVT = LN0->getLoadedVT();
2251     SDOperand ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
2252                                        LN0->getChain(), LN0->getBasePtr(),
2253                                        LN0->getSrcValue(),
2254                                        LN0->getSrcValueOffset(), EVT);
2255     CombineTo(N, ExtLoad);
2256     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2257               ExtLoad.getValue(1));
2258     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2259   }
2260   return SDOperand();
2261 }
2262
2263 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
2264 /// bits and then truncated to a narrower type and where N is a multiple
2265 /// of number of bits of the narrower type, transform it to a narrower load
2266 /// from address + N / num of bits of new type. If the result is to be
2267 /// extended, also fold the extension to form a extending load.
2268 SDOperand DAGCombiner::ReduceLoadWidth(SDNode *N) {
2269   unsigned Opc = N->getOpcode();
2270   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
2271   SDOperand N0 = N->getOperand(0);
2272   MVT::ValueType VT = N->getValueType(0);
2273   MVT::ValueType EVT = N->getValueType(0);
2274
2275   if (Opc == ISD::SIGN_EXTEND_INREG) {
2276     ExtType = ISD::SEXTLOAD;
2277     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2278   }
2279
2280   unsigned EVTBits = MVT::getSizeInBits(EVT);
2281   unsigned ShAmt = 0;
2282   bool CombineSRL =  false;
2283   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
2284     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2285       ShAmt = N01->getValue();
2286       // Is the shift amount a multiple of size of VT?
2287       if ((ShAmt & (EVTBits-1)) == 0) {
2288         N0 = N0.getOperand(0);
2289         if (MVT::getSizeInBits(N0.getValueType()) <= EVTBits)
2290           return SDOperand();
2291         ShAmt /= 8;
2292         CombineSRL = true;
2293       }
2294     }
2295   }
2296
2297   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2298       // Do not allow folding to i1 here.  i1 is implicitly stored in memory in
2299       // zero extended form: by shrinking the load, we lose track of the fact
2300       // that it is already zero extended.
2301       // FIXME: This should be reevaluated.
2302       VT != MVT::i1) {
2303     assert(MVT::getSizeInBits(N0.getValueType()) > EVTBits &&
2304            "Cannot truncate to larger type!");
2305     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2306     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
2307     // For big endian targets, we need to add an offset to the pointer to load
2308     // the correct bytes.  For little endian systems, we merely need to read
2309     // fewer bytes from the same pointer.
2310     uint64_t PtrOff =  ShAmt
2311       ? ShAmt : (TLI.isLittleEndian() ? 0
2312                  : (MVT::getSizeInBits(N0.getValueType()) - EVTBits) / 8);
2313     SDOperand NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
2314                                    DAG.getConstant(PtrOff, PtrType));
2315     AddToWorkList(NewPtr.Val);
2316     SDOperand Load = (ExtType == ISD::NON_EXTLOAD)
2317       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
2318                     LN0->getSrcValue(), LN0->getSrcValueOffset())
2319       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
2320                        LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT);
2321     AddToWorkList(N);
2322     if (CombineSRL) {
2323       std::vector<SDNode*> NowDead;
2324       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1), NowDead);
2325       CombineTo(N->getOperand(0).Val, Load);
2326     } else
2327       CombineTo(N0.Val, Load, Load.getValue(1));
2328     if (ShAmt)
2329       return DAG.getNode(N->getOpcode(), VT, Load);
2330     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2331   }
2332
2333   return SDOperand();
2334 }
2335
2336
2337 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
2338   SDOperand N0 = N->getOperand(0);
2339   SDOperand N1 = N->getOperand(1);
2340   MVT::ValueType VT = N->getValueType(0);
2341   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
2342   unsigned EVTBits = MVT::getSizeInBits(EVT);
2343
2344   // fold (sext_in_reg c1) -> c1
2345   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
2346     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
2347
2348   // If the input is already sign extended, just drop the extension.
2349   if (TLI.ComputeNumSignBits(N0) >= MVT::getSizeInBits(VT)-EVTBits+1)
2350     return N0;
2351
2352   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
2353   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
2354       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
2355     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
2356   }
2357
2358   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is zero
2359   if (TLI.MaskedValueIsZero(N0, 1ULL << (EVTBits-1)))
2360     return DAG.getZeroExtendInReg(N0, EVT);
2361
2362   // fold (sext_in_reg (load x)) -> (smaller sextload x)
2363   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
2364   SDOperand NarrowLoad = ReduceLoadWidth(N);
2365   if (NarrowLoad.Val)
2366     return NarrowLoad;
2367
2368   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
2369   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
2370   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
2371   if (N0.getOpcode() == ISD::SRL) {
2372     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
2373       if (ShAmt->getValue()+EVTBits <= MVT::getSizeInBits(VT)) {
2374         // We can turn this into an SRA iff the input to the SRL is already sign
2375         // extended enough.
2376         unsigned InSignBits = TLI.ComputeNumSignBits(N0.getOperand(0));
2377         if (MVT::getSizeInBits(VT)-(ShAmt->getValue()+EVTBits) < InSignBits)
2378           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
2379       }
2380   }
2381
2382   // fold (sext_inreg (extload x)) -> (sextload x)
2383   if (ISD::isEXTLoad(N0.Val) &&
2384       ISD::isUNINDEXEDLoad(N0.Val) &&
2385       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
2386       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
2387     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2388     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2389                                        LN0->getBasePtr(), LN0->getSrcValue(),
2390                                        LN0->getSrcValueOffset(), EVT);
2391     CombineTo(N, ExtLoad);
2392     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
2393     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2394   }
2395   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
2396   if (ISD::isZEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2397       N0.hasOneUse() &&
2398       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
2399       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
2400     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2401     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2402                                        LN0->getBasePtr(), LN0->getSrcValue(),
2403                                        LN0->getSrcValueOffset(), EVT);
2404     CombineTo(N, ExtLoad);
2405     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
2406     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2407   }
2408   return SDOperand();
2409 }
2410
2411 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
2412   SDOperand N0 = N->getOperand(0);
2413   MVT::ValueType VT = N->getValueType(0);
2414
2415   // noop truncate
2416   if (N0.getValueType() == N->getValueType(0))
2417     return N0;
2418   // fold (truncate c1) -> c1
2419   if (isa<ConstantSDNode>(N0))
2420     return DAG.getNode(ISD::TRUNCATE, VT, N0);
2421   // fold (truncate (truncate x)) -> (truncate x)
2422   if (N0.getOpcode() == ISD::TRUNCATE)
2423     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
2424   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
2425   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
2426       N0.getOpcode() == ISD::ANY_EXTEND) {
2427     if (N0.getOperand(0).getValueType() < VT)
2428       // if the source is smaller than the dest, we still need an extend
2429       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2430     else if (N0.getOperand(0).getValueType() > VT)
2431       // if the source is larger than the dest, than we just need the truncate
2432       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
2433     else
2434       // if the source and dest are the same type, we can drop both the extend
2435       // and the truncate
2436       return N0.getOperand(0);
2437   }
2438
2439   // fold (truncate (load x)) -> (smaller load x)
2440   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
2441   return ReduceLoadWidth(N);
2442 }
2443
2444 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
2445   SDOperand N0 = N->getOperand(0);
2446   MVT::ValueType VT = N->getValueType(0);
2447
2448   // If the input is a constant, let getNode() fold it.
2449   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
2450     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
2451     if (Res.Val != N) return Res;
2452   }
2453
2454   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
2455     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
2456
2457   // fold (conv (load x)) -> (load (conv*)x)
2458   // FIXME: These xforms need to know that the resultant load doesn't need a
2459   // higher alignment than the original!
2460   if (0 && ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse()) {
2461     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2462     SDOperand Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
2463                                  LN0->getSrcValue(), LN0->getSrcValueOffset());
2464     AddToWorkList(N);
2465     CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
2466               Load.getValue(1));
2467     return Load;
2468   }
2469
2470   return SDOperand();
2471 }
2472
2473 SDOperand DAGCombiner::visitVBIT_CONVERT(SDNode *N) {
2474   SDOperand N0 = N->getOperand(0);
2475   MVT::ValueType VT = N->getValueType(0);
2476
2477   // If the input is a VBUILD_VECTOR with all constant elements, fold this now.
2478   // First check to see if this is all constant.
2479   if (N0.getOpcode() == ISD::VBUILD_VECTOR && N0.Val->hasOneUse() &&
2480       VT == MVT::Vector) {
2481     bool isSimple = true;
2482     for (unsigned i = 0, e = N0.getNumOperands()-2; i != e; ++i)
2483       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
2484           N0.getOperand(i).getOpcode() != ISD::Constant &&
2485           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
2486         isSimple = false;
2487         break;
2488       }
2489
2490     MVT::ValueType DestEltVT = cast<VTSDNode>(N->getOperand(2))->getVT();
2491     if (isSimple && !MVT::isVector(DestEltVT)) {
2492       return ConstantFoldVBIT_CONVERTofVBUILD_VECTOR(N0.Val, DestEltVT);
2493     }
2494   }
2495
2496   return SDOperand();
2497 }
2498
2499 /// ConstantFoldVBIT_CONVERTofVBUILD_VECTOR - We know that BV is a vbuild_vector
2500 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
2501 /// destination element value type.
2502 SDOperand DAGCombiner::
2503 ConstantFoldVBIT_CONVERTofVBUILD_VECTOR(SDNode *BV, MVT::ValueType DstEltVT) {
2504   MVT::ValueType SrcEltVT = BV->getOperand(0).getValueType();
2505
2506   // If this is already the right type, we're done.
2507   if (SrcEltVT == DstEltVT) return SDOperand(BV, 0);
2508
2509   unsigned SrcBitSize = MVT::getSizeInBits(SrcEltVT);
2510   unsigned DstBitSize = MVT::getSizeInBits(DstEltVT);
2511
2512   // If this is a conversion of N elements of one type to N elements of another
2513   // type, convert each element.  This handles FP<->INT cases.
2514   if (SrcBitSize == DstBitSize) {
2515     SmallVector<SDOperand, 8> Ops;
2516     for (unsigned i = 0, e = BV->getNumOperands()-2; i != e; ++i) {
2517       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
2518       AddToWorkList(Ops.back().Val);
2519     }
2520     Ops.push_back(*(BV->op_end()-2)); // Add num elements.
2521     Ops.push_back(DAG.getValueType(DstEltVT));
2522     return DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector, &Ops[0], Ops.size());
2523   }
2524
2525   // Otherwise, we're growing or shrinking the elements.  To avoid having to
2526   // handle annoying details of growing/shrinking FP values, we convert them to
2527   // int first.
2528   if (MVT::isFloatingPoint(SrcEltVT)) {
2529     // Convert the input float vector to a int vector where the elements are the
2530     // same sizes.
2531     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
2532     MVT::ValueType IntVT = SrcEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
2533     BV = ConstantFoldVBIT_CONVERTofVBUILD_VECTOR(BV, IntVT).Val;
2534     SrcEltVT = IntVT;
2535   }
2536
2537   // Now we know the input is an integer vector.  If the output is a FP type,
2538   // convert to integer first, then to FP of the right size.
2539   if (MVT::isFloatingPoint(DstEltVT)) {
2540     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
2541     MVT::ValueType TmpVT = DstEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
2542     SDNode *Tmp = ConstantFoldVBIT_CONVERTofVBUILD_VECTOR(BV, TmpVT).Val;
2543
2544     // Next, convert to FP elements of the same size.
2545     return ConstantFoldVBIT_CONVERTofVBUILD_VECTOR(Tmp, DstEltVT);
2546   }
2547
2548   // Okay, we know the src/dst types are both integers of differing types.
2549   // Handling growing first.
2550   assert(MVT::isInteger(SrcEltVT) && MVT::isInteger(DstEltVT));
2551   if (SrcBitSize < DstBitSize) {
2552     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
2553
2554     SmallVector<SDOperand, 8> Ops;
2555     for (unsigned i = 0, e = BV->getNumOperands()-2; i != e;
2556          i += NumInputsPerOutput) {
2557       bool isLE = TLI.isLittleEndian();
2558       uint64_t NewBits = 0;
2559       bool EltIsUndef = true;
2560       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
2561         // Shift the previously computed bits over.
2562         NewBits <<= SrcBitSize;
2563         SDOperand Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
2564         if (Op.getOpcode() == ISD::UNDEF) continue;
2565         EltIsUndef = false;
2566
2567         NewBits |= cast<ConstantSDNode>(Op)->getValue();
2568       }
2569
2570       if (EltIsUndef)
2571         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
2572       else
2573         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
2574     }
2575
2576     Ops.push_back(DAG.getConstant(Ops.size(), MVT::i32)); // Add num elements.
2577     Ops.push_back(DAG.getValueType(DstEltVT));            // Add element size.
2578     return DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector, &Ops[0], Ops.size());
2579   }
2580
2581   // Finally, this must be the case where we are shrinking elements: each input
2582   // turns into multiple outputs.
2583   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
2584   SmallVector<SDOperand, 8> Ops;
2585   for (unsigned i = 0, e = BV->getNumOperands()-2; i != e; ++i) {
2586     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
2587       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
2588         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
2589       continue;
2590     }
2591     uint64_t OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getValue();
2592
2593     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
2594       unsigned ThisVal = OpVal & ((1ULL << DstBitSize)-1);
2595       OpVal >>= DstBitSize;
2596       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
2597     }
2598
2599     // For big endian targets, swap the order of the pieces of each element.
2600     if (!TLI.isLittleEndian())
2601       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
2602   }
2603   Ops.push_back(DAG.getConstant(Ops.size(), MVT::i32)); // Add num elements.
2604   Ops.push_back(DAG.getValueType(DstEltVT));            // Add element size.
2605   return DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector, &Ops[0], Ops.size());
2606 }
2607
2608
2609
2610 SDOperand DAGCombiner::visitFADD(SDNode *N) {
2611   SDOperand N0 = N->getOperand(0);
2612   SDOperand N1 = N->getOperand(1);
2613   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2614   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
2615   MVT::ValueType VT = N->getValueType(0);
2616
2617   // fold (fadd c1, c2) -> c1+c2
2618   if (N0CFP && N1CFP)
2619     return DAG.getNode(ISD::FADD, VT, N0, N1);
2620   // canonicalize constant to RHS
2621   if (N0CFP && !N1CFP)
2622     return DAG.getNode(ISD::FADD, VT, N1, N0);
2623   // fold (A + (-B)) -> A-B
2624   if (N1.getOpcode() == ISD::FNEG)
2625     return DAG.getNode(ISD::FSUB, VT, N0, N1.getOperand(0));
2626   // fold ((-A) + B) -> B-A
2627   if (N0.getOpcode() == ISD::FNEG)
2628     return DAG.getNode(ISD::FSUB, VT, N1, N0.getOperand(0));
2629
2630   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
2631   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
2632       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
2633     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
2634                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
2635
2636   return SDOperand();
2637 }
2638
2639 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
2640   SDOperand N0 = N->getOperand(0);
2641   SDOperand N1 = N->getOperand(1);
2642   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2643   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
2644   MVT::ValueType VT = N->getValueType(0);
2645
2646   // fold (fsub c1, c2) -> c1-c2
2647   if (N0CFP && N1CFP)
2648     return DAG.getNode(ISD::FSUB, VT, N0, N1);
2649   // fold (A-(-B)) -> A+B
2650   if (N1.getOpcode() == ISD::FNEG)
2651     return DAG.getNode(ISD::FADD, VT, N0, N1.getOperand(0));
2652   return SDOperand();
2653 }
2654
2655 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
2656   SDOperand N0 = N->getOperand(0);
2657   SDOperand N1 = N->getOperand(1);
2658   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2659   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
2660   MVT::ValueType VT = N->getValueType(0);
2661
2662   // fold (fmul c1, c2) -> c1*c2
2663   if (N0CFP && N1CFP)
2664     return DAG.getNode(ISD::FMUL, VT, N0, N1);
2665   // canonicalize constant to RHS
2666   if (N0CFP && !N1CFP)
2667     return DAG.getNode(ISD::FMUL, VT, N1, N0);
2668   // fold (fmul X, 2.0) -> (fadd X, X)
2669   if (N1CFP && N1CFP->isExactlyValue(+2.0))
2670     return DAG.getNode(ISD::FADD, VT, N0, N0);
2671
2672   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
2673   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
2674       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
2675     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
2676                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
2677
2678   return SDOperand();
2679 }
2680
2681 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
2682   SDOperand N0 = N->getOperand(0);
2683   SDOperand N1 = N->getOperand(1);
2684   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2685   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
2686   MVT::ValueType VT = N->getValueType(0);
2687
2688   // fold (fdiv c1, c2) -> c1/c2
2689   if (N0CFP && N1CFP)
2690     return DAG.getNode(ISD::FDIV, VT, N0, N1);
2691   return SDOperand();
2692 }
2693
2694 SDOperand DAGCombiner::visitFREM(SDNode *N) {
2695   SDOperand N0 = N->getOperand(0);
2696   SDOperand N1 = N->getOperand(1);
2697   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2698   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
2699   MVT::ValueType VT = N->getValueType(0);
2700
2701   // fold (frem c1, c2) -> fmod(c1,c2)
2702   if (N0CFP && N1CFP)
2703     return DAG.getNode(ISD::FREM, VT, N0, N1);
2704   return SDOperand();
2705 }
2706
2707 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
2708   SDOperand N0 = N->getOperand(0);
2709   SDOperand N1 = N->getOperand(1);
2710   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2711   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
2712   MVT::ValueType VT = N->getValueType(0);
2713
2714   if (N0CFP && N1CFP)  // Constant fold
2715     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
2716
2717   if (N1CFP) {
2718     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
2719     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
2720     union {
2721       double d;
2722       int64_t i;
2723     } u;
2724     u.d = N1CFP->getValue();
2725     if (u.i >= 0)
2726       return DAG.getNode(ISD::FABS, VT, N0);
2727     else
2728       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
2729   }
2730
2731   // copysign(fabs(x), y) -> copysign(x, y)
2732   // copysign(fneg(x), y) -> copysign(x, y)
2733   // copysign(copysign(x,z), y) -> copysign(x, y)
2734   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
2735       N0.getOpcode() == ISD::FCOPYSIGN)
2736     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
2737
2738   // copysign(x, abs(y)) -> abs(x)
2739   if (N1.getOpcode() == ISD::FABS)
2740     return DAG.getNode(ISD::FABS, VT, N0);
2741
2742   // copysign(x, copysign(y,z)) -> copysign(x, z)
2743   if (N1.getOpcode() == ISD::FCOPYSIGN)
2744     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
2745
2746   // copysign(x, fp_extend(y)) -> copysign(x, y)
2747   // copysign(x, fp_round(y)) -> copysign(x, y)
2748   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
2749     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
2750
2751   return SDOperand();
2752 }
2753
2754
2755
2756 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
2757   SDOperand N0 = N->getOperand(0);
2758   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2759   MVT::ValueType VT = N->getValueType(0);
2760
2761   // fold (sint_to_fp c1) -> c1fp
2762   if (N0C)
2763     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
2764   return SDOperand();
2765 }
2766
2767 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
2768   SDOperand N0 = N->getOperand(0);
2769   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2770   MVT::ValueType VT = N->getValueType(0);
2771
2772   // fold (uint_to_fp c1) -> c1fp
2773   if (N0C)
2774     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
2775   return SDOperand();
2776 }
2777
2778 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
2779   SDOperand N0 = N->getOperand(0);
2780   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2781   MVT::ValueType VT = N->getValueType(0);
2782
2783   // fold (fp_to_sint c1fp) -> c1
2784   if (N0CFP)
2785     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
2786   return SDOperand();
2787 }
2788
2789 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
2790   SDOperand N0 = N->getOperand(0);
2791   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2792   MVT::ValueType VT = N->getValueType(0);
2793
2794   // fold (fp_to_uint c1fp) -> c1
2795   if (N0CFP)
2796     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
2797   return SDOperand();
2798 }
2799
2800 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
2801   SDOperand N0 = N->getOperand(0);
2802   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2803   MVT::ValueType VT = N->getValueType(0);
2804
2805   // fold (fp_round c1fp) -> c1fp
2806   if (N0CFP)
2807     return DAG.getNode(ISD::FP_ROUND, VT, N0);
2808
2809   // fold (fp_round (fp_extend x)) -> x
2810   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
2811     return N0.getOperand(0);
2812
2813   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
2814   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse()) {
2815     SDOperand Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0));
2816     AddToWorkList(Tmp.Val);
2817     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
2818   }
2819
2820   return SDOperand();
2821 }
2822
2823 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
2824   SDOperand N0 = N->getOperand(0);
2825   MVT::ValueType VT = N->getValueType(0);
2826   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2827   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2828
2829   // fold (fp_round_inreg c1fp) -> c1fp
2830   if (N0CFP) {
2831     SDOperand Round = DAG.getConstantFP(N0CFP->getValue(), EVT);
2832     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
2833   }
2834   return SDOperand();
2835 }
2836
2837 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
2838   SDOperand N0 = N->getOperand(0);
2839   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2840   MVT::ValueType VT = N->getValueType(0);
2841
2842   // fold (fp_extend c1fp) -> c1fp
2843   if (N0CFP)
2844     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
2845
2846   // fold (fpext (load x)) -> (fpext (fpround (extload x)))
2847   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2848       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
2849     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2850     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
2851                                        LN0->getBasePtr(), LN0->getSrcValue(),
2852                                        LN0->getSrcValueOffset(),
2853                                        N0.getValueType());
2854     CombineTo(N, ExtLoad);
2855     CombineTo(N0.Val, DAG.getNode(ISD::FP_ROUND, N0.getValueType(), ExtLoad),
2856               ExtLoad.getValue(1));
2857     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2858   }
2859
2860
2861   return SDOperand();
2862 }
2863
2864 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
2865   SDOperand N0 = N->getOperand(0);
2866   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2867   MVT::ValueType VT = N->getValueType(0);
2868
2869   // fold (fneg c1) -> -c1
2870   if (N0CFP)
2871     return DAG.getNode(ISD::FNEG, VT, N0);
2872   // fold (fneg (sub x, y)) -> (sub y, x)
2873   if (N0.getOpcode() == ISD::SUB)
2874     return DAG.getNode(ISD::SUB, VT, N0.getOperand(1), N0.getOperand(0));
2875   // fold (fneg (fneg x)) -> x
2876   if (N0.getOpcode() == ISD::FNEG)
2877     return N0.getOperand(0);
2878   return SDOperand();
2879 }
2880
2881 SDOperand DAGCombiner::visitFABS(SDNode *N) {
2882   SDOperand N0 = N->getOperand(0);
2883   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
2884   MVT::ValueType VT = N->getValueType(0);
2885
2886   // fold (fabs c1) -> fabs(c1)
2887   if (N0CFP)
2888     return DAG.getNode(ISD::FABS, VT, N0);
2889   // fold (fabs (fabs x)) -> (fabs x)
2890   if (N0.getOpcode() == ISD::FABS)
2891     return N->getOperand(0);
2892   // fold (fabs (fneg x)) -> (fabs x)
2893   // fold (fabs (fcopysign x, y)) -> (fabs x)
2894   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
2895     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
2896
2897   return SDOperand();
2898 }
2899
2900 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
2901   SDOperand Chain = N->getOperand(0);
2902   SDOperand N1 = N->getOperand(1);
2903   SDOperand N2 = N->getOperand(2);
2904   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2905
2906   // never taken branch, fold to chain
2907   if (N1C && N1C->isNullValue())
2908     return Chain;
2909   // unconditional branch
2910   if (N1C && N1C->getValue() == 1)
2911     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
2912   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
2913   // on the target.
2914   if (N1.getOpcode() == ISD::SETCC &&
2915       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
2916     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
2917                        N1.getOperand(0), N1.getOperand(1), N2);
2918   }
2919   return SDOperand();
2920 }
2921
2922 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
2923 //
2924 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
2925   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
2926   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
2927
2928   // Use SimplifySetCC  to simplify SETCC's.
2929   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
2930   if (Simp.Val) AddToWorkList(Simp.Val);
2931
2932   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
2933
2934   // fold br_cc true, dest -> br dest (unconditional branch)
2935   if (SCCC && SCCC->getValue())
2936     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
2937                        N->getOperand(4));
2938   // fold br_cc false, dest -> unconditional fall through
2939   if (SCCC && SCCC->isNullValue())
2940     return N->getOperand(0);
2941
2942   // fold to a simpler setcc
2943   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
2944     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
2945                        Simp.getOperand(2), Simp.getOperand(0),
2946                        Simp.getOperand(1), N->getOperand(4));
2947   return SDOperand();
2948 }
2949
2950
2951 /// CombineToPreIndexedLoadStore - Try turning a load / store and a
2952 /// pre-indexed load / store when the base pointer is a add or subtract
2953 /// and it has other uses besides the load / store. After the
2954 /// transformation, the new indexed load / store has effectively folded
2955 /// the add / subtract in and all of its other uses are redirected to the
2956 /// new load / store.
2957 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
2958   if (!AfterLegalize)
2959     return false;
2960
2961   bool isLoad = true;
2962   SDOperand Ptr;
2963   MVT::ValueType VT;
2964   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
2965     if (LD->getAddressingMode() != ISD::UNINDEXED)
2966       return false;
2967     VT = LD->getLoadedVT();
2968     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
2969         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
2970       return false;
2971     Ptr = LD->getBasePtr();
2972   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
2973     if (ST->getAddressingMode() != ISD::UNINDEXED)
2974       return false;
2975     VT = ST->getStoredVT();
2976     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
2977         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
2978       return false;
2979     Ptr = ST->getBasePtr();
2980     isLoad = false;
2981   } else
2982     return false;
2983
2984   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
2985   // out.  There is no reason to make this a preinc/predec.
2986   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
2987       Ptr.Val->hasOneUse())
2988     return false;
2989
2990   // Ask the target to do addressing mode selection.
2991   SDOperand BasePtr;
2992   SDOperand Offset;
2993   ISD::MemIndexedMode AM = ISD::UNINDEXED;
2994   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
2995     return false;
2996
2997   // Try turning it into a pre-indexed load / store except when:
2998   // 1) The base is a frame index.
2999   // 2) If N is a store and the ptr is either the same as or is a
3000   //    predecessor of the value being stored.
3001   // 3) Another use of base ptr is a predecessor of N. If ptr is folded
3002   //    that would create a cycle.
3003   // 4) All uses are load / store ops that use it as base ptr.
3004
3005   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
3006   // (plus the implicit offset) to a register to preinc anyway.
3007   if (isa<FrameIndexSDNode>(BasePtr))
3008     return false;
3009
3010   // Check #2.
3011   if (!isLoad) {
3012     SDOperand Val = cast<StoreSDNode>(N)->getValue();
3013     if (Val == Ptr || Ptr.Val->isPredecessor(Val.Val))
3014       return false;
3015   }
3016
3017   // Now check for #2 and #3.
3018   bool RealUse = false;
3019   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3020          E = Ptr.Val->use_end(); I != E; ++I) {
3021     SDNode *Use = *I;
3022     if (Use == N)
3023       continue;
3024     if (Use->isPredecessor(N))
3025       return false;
3026
3027     if (!((Use->getOpcode() == ISD::LOAD &&
3028            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
3029           (Use->getOpcode() == ISD::STORE) &&
3030           cast<StoreSDNode>(Use)->getBasePtr() == Ptr))
3031       RealUse = true;
3032   }
3033   if (!RealUse)
3034     return false;
3035
3036   SDOperand Result;
3037   if (isLoad)
3038     Result = DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM);
3039   else
3040     Result = DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3041   ++PreIndexedNodes;
3042   ++NodesCombined;
3043   DOUT << "\nReplacing.4 "; DEBUG(N->dump());
3044   DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3045   DOUT << '\n';
3046   std::vector<SDNode*> NowDead;
3047   if (isLoad) {
3048     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3049                                   NowDead);
3050     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3051                                   NowDead);
3052   } else {
3053     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3054                                   NowDead);
3055   }
3056
3057   // Nodes can end up on the worklist more than once.  Make sure we do
3058   // not process a node that has been replaced.
3059   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3060     removeFromWorkList(NowDead[i]);
3061   // Finally, since the node is now dead, remove it from the graph.
3062   DAG.DeleteNode(N);
3063
3064   // Replace the uses of Ptr with uses of the updated base value.
3065   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
3066                                 NowDead);
3067   removeFromWorkList(Ptr.Val);
3068   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3069     removeFromWorkList(NowDead[i]);
3070   DAG.DeleteNode(Ptr.Val);
3071
3072   return true;
3073 }
3074
3075 /// CombineToPostIndexedLoadStore - Try combine a load / store with a
3076 /// add / sub of the base pointer node into a post-indexed load / store.
3077 /// The transformation folded the add / subtract into the new indexed
3078 /// load / store effectively and all of its uses are redirected to the
3079 /// new load / store.
3080 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
3081   if (!AfterLegalize)
3082     return false;
3083
3084   bool isLoad = true;
3085   SDOperand Ptr;
3086   MVT::ValueType VT;
3087   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3088     if (LD->getAddressingMode() != ISD::UNINDEXED)
3089       return false;
3090     VT = LD->getLoadedVT();
3091     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
3092         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
3093       return false;
3094     Ptr = LD->getBasePtr();
3095   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3096     if (ST->getAddressingMode() != ISD::UNINDEXED)
3097       return false;
3098     VT = ST->getStoredVT();
3099     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
3100         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
3101       return false;
3102     Ptr = ST->getBasePtr();
3103     isLoad = false;
3104   } else
3105     return false;
3106
3107   if (Ptr.Val->hasOneUse())
3108     return false;
3109
3110   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3111          E = Ptr.Val->use_end(); I != E; ++I) {
3112     SDNode *Op = *I;
3113     if (Op == N ||
3114         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
3115       continue;
3116
3117     SDOperand BasePtr;
3118     SDOperand Offset;
3119     ISD::MemIndexedMode AM = ISD::UNINDEXED;
3120     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
3121       if (Ptr == Offset)
3122         std::swap(BasePtr, Offset);
3123       if (Ptr != BasePtr)
3124         continue;
3125
3126       // Try turning it into a post-indexed load / store except when
3127       // 1) All uses are load / store ops that use it as base ptr.
3128       // 2) Op must be independent of N, i.e. Op is neither a predecessor
3129       //    nor a successor of N. Otherwise, if Op is folded that would
3130       //    create a cycle.
3131
3132       // Check for #1.
3133       bool TryNext = false;
3134       for (SDNode::use_iterator II = BasePtr.Val->use_begin(),
3135              EE = BasePtr.Val->use_end(); II != EE; ++II) {
3136         SDNode *Use = *II;
3137         if (Use == Ptr.Val)
3138           continue;
3139
3140         // If all the uses are load / store addresses, then don't do the
3141         // transformation.
3142         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
3143           bool RealUse = false;
3144           for (SDNode::use_iterator III = Use->use_begin(),
3145                  EEE = Use->use_end(); III != EEE; ++III) {
3146             SDNode *UseUse = *III;
3147             if (!((UseUse->getOpcode() == ISD::LOAD &&
3148                    cast<LoadSDNode>(UseUse)->getBasePtr().Val == Use) ||
3149                   (UseUse->getOpcode() == ISD::STORE) &&
3150                   cast<StoreSDNode>(UseUse)->getBasePtr().Val == Use))
3151               RealUse = true;
3152           }
3153
3154           if (!RealUse) {
3155             TryNext = true;
3156             break;
3157           }
3158         }
3159       }
3160       if (TryNext)
3161         continue;
3162
3163       // Check for #2
3164       if (!Op->isPredecessor(N) && !N->isPredecessor(Op)) {
3165         SDOperand Result = isLoad
3166           ? DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM)
3167           : DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3168         ++PostIndexedNodes;
3169         ++NodesCombined;
3170         DOUT << "\nReplacing.5 "; DEBUG(N->dump());
3171         DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3172         DOUT << '\n';
3173         std::vector<SDNode*> NowDead;
3174         if (isLoad) {
3175           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3176                                         NowDead);
3177           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3178                                         NowDead);
3179         } else {
3180           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3181                                         NowDead);
3182         }
3183
3184         // Nodes can end up on the worklist more than once.  Make sure we do
3185         // not process a node that has been replaced.
3186         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3187           removeFromWorkList(NowDead[i]);
3188         // Finally, since the node is now dead, remove it from the graph.
3189         DAG.DeleteNode(N);
3190
3191         // Replace the uses of Use with uses of the updated base value.
3192         DAG.ReplaceAllUsesOfValueWith(SDOperand(Op, 0),
3193                                       Result.getValue(isLoad ? 1 : 0),
3194                                       NowDead);
3195         removeFromWorkList(Op);
3196         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3197           removeFromWorkList(NowDead[i]);
3198         DAG.DeleteNode(Op);
3199
3200         return true;
3201       }
3202     }
3203   }
3204   return false;
3205 }
3206
3207
3208 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
3209   LoadSDNode *LD  = cast<LoadSDNode>(N);
3210   SDOperand Chain = LD->getChain();
3211   SDOperand Ptr   = LD->getBasePtr();
3212
3213   // If there are no uses of the loaded value, change uses of the chain value
3214   // into uses of the chain input (i.e. delete the dead load).
3215   if (N->hasNUsesOfValue(0, 0))
3216     return CombineTo(N, DAG.getNode(ISD::UNDEF, N->getValueType(0)), Chain);
3217
3218   // If this load is directly stored, replace the load value with the stored
3219   // value.
3220   // TODO: Handle store large -> read small portion.
3221   // TODO: Handle TRUNCSTORE/LOADEXT
3222   if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
3223     if (ISD::isNON_TRUNCStore(Chain.Val)) {
3224       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
3225       if (PrevST->getBasePtr() == Ptr &&
3226           PrevST->getValue().getValueType() == N->getValueType(0))
3227       return CombineTo(N, Chain.getOperand(1), Chain);
3228     }
3229   }
3230
3231   if (CombinerAA) {
3232     // Walk up chain skipping non-aliasing memory nodes.
3233     SDOperand BetterChain = FindBetterChain(N, Chain);
3234
3235     // If there is a better chain.
3236     if (Chain != BetterChain) {
3237       SDOperand ReplLoad;
3238
3239       // Replace the chain to void dependency.
3240       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
3241         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
3242                               LD->getSrcValue(), LD->getSrcValueOffset());
3243       } else {
3244         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
3245                                   LD->getValueType(0),
3246                                   BetterChain, Ptr, LD->getSrcValue(),
3247                                   LD->getSrcValueOffset(),
3248                                   LD->getLoadedVT());
3249       }
3250
3251       // Create token factor to keep old chain connected.
3252       SDOperand Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
3253                                     Chain, ReplLoad.getValue(1));
3254
3255       // Replace uses with load result and token factor. Don't add users
3256       // to work list.
3257       return CombineTo(N, ReplLoad.getValue(0), Token, false);
3258     }
3259   }
3260
3261   // Try transforming N to an indexed load.
3262   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
3263     return SDOperand(N, 0);
3264
3265   return SDOperand();
3266 }
3267
3268 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
3269   StoreSDNode *ST  = cast<StoreSDNode>(N);
3270   SDOperand Chain = ST->getChain();
3271   SDOperand Value = ST->getValue();
3272   SDOperand Ptr   = ST->getBasePtr();
3273
3274   // If this is a store of a bit convert, store the input value.
3275   // FIXME: This needs to know that the resultant store does not need a
3276   // higher alignment than the original.
3277   if (0 && Value.getOpcode() == ISD::BIT_CONVERT) {
3278     return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
3279                         ST->getSrcValueOffset());
3280   }
3281
3282   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
3283   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
3284     if (Value.getOpcode() != ISD::TargetConstantFP) {
3285       SDOperand Tmp;
3286       switch (CFP->getValueType(0)) {
3287       default: assert(0 && "Unknown FP type");
3288       case MVT::f32:
3289         if (!AfterLegalize || TLI.isTypeLegal(MVT::i32)) {
3290           Tmp = DAG.getConstant(FloatToBits(CFP->getValue()), MVT::i32);
3291           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
3292                               ST->getSrcValueOffset());
3293         }
3294         break;
3295       case MVT::f64:
3296         if (!AfterLegalize || TLI.isTypeLegal(MVT::i64)) {
3297           Tmp = DAG.getConstant(DoubleToBits(CFP->getValue()), MVT::i64);
3298           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
3299                               ST->getSrcValueOffset());
3300         } else if (TLI.isTypeLegal(MVT::i32)) {
3301           // Many FP stores are not make apparent until after legalize, e.g. for
3302           // argument passing.  Since this is so common, custom legalize the
3303           // 64-bit integer store into two 32-bit stores.
3304           uint64_t Val = DoubleToBits(CFP->getValue());
3305           SDOperand Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
3306           SDOperand Hi = DAG.getConstant(Val >> 32, MVT::i32);
3307           if (!TLI.isLittleEndian()) std::swap(Lo, Hi);
3308
3309           SDOperand St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
3310                                        ST->getSrcValueOffset());
3311           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
3312                             DAG.getConstant(4, Ptr.getValueType()));
3313           SDOperand St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
3314                                        ST->getSrcValueOffset()+4);
3315           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
3316         }
3317         break;
3318       }
3319     }
3320   }
3321
3322   if (CombinerAA) {
3323     // Walk up chain skipping non-aliasing memory nodes.
3324     SDOperand BetterChain = FindBetterChain(N, Chain);
3325
3326     // If there is a better chain.
3327     if (Chain != BetterChain) {
3328       // Replace the chain to avoid dependency.
3329       SDOperand ReplStore;
3330       if (ST->isTruncatingStore()) {
3331         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
3332           ST->getSrcValue(),ST->getSrcValueOffset(), ST->getStoredVT());
3333       } else {
3334         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
3335           ST->getSrcValue(), ST->getSrcValueOffset());
3336       }
3337
3338       // Create token to keep both nodes around.
3339       SDOperand Token =
3340         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
3341
3342       // Don't add users to work list.
3343       return CombineTo(N, Token, false);
3344     }
3345   }
3346
3347   // Try transforming N to an indexed store.
3348   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
3349     return SDOperand(N, 0);
3350
3351   return SDOperand();
3352 }
3353
3354 SDOperand DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
3355   SDOperand InVec = N->getOperand(0);
3356   SDOperand InVal = N->getOperand(1);
3357   SDOperand EltNo = N->getOperand(2);
3358
3359   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
3360   // vector with the inserted element.
3361   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
3362     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
3363     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
3364     if (Elt < Ops.size())
3365       Ops[Elt] = InVal;
3366     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
3367                        &Ops[0], Ops.size());
3368   }
3369
3370   return SDOperand();
3371 }
3372
3373 SDOperand DAGCombiner::visitVINSERT_VECTOR_ELT(SDNode *N) {
3374   SDOperand InVec = N->getOperand(0);
3375   SDOperand InVal = N->getOperand(1);
3376   SDOperand EltNo = N->getOperand(2);
3377   SDOperand NumElts = N->getOperand(3);
3378   SDOperand EltType = N->getOperand(4);
3379
3380   // If the invec is a VBUILD_VECTOR and if EltNo is a constant, build a new
3381   // vector with the inserted element.
3382   if (InVec.getOpcode() == ISD::VBUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
3383     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
3384     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
3385     if (Elt < Ops.size()-2)
3386       Ops[Elt] = InVal;
3387     return DAG.getNode(ISD::VBUILD_VECTOR, InVec.getValueType(),
3388                        &Ops[0], Ops.size());
3389   }
3390
3391   return SDOperand();
3392 }
3393
3394 SDOperand DAGCombiner::visitVBUILD_VECTOR(SDNode *N) {
3395   unsigned NumInScalars = N->getNumOperands()-2;
3396   SDOperand NumElts = N->getOperand(NumInScalars);
3397   SDOperand EltType = N->getOperand(NumInScalars+1);
3398
3399   // Check to see if this is a VBUILD_VECTOR of a bunch of VEXTRACT_VECTOR_ELT
3400   // operations.  If so, and if the EXTRACT_ELT vector inputs come from at most
3401   // two distinct vectors, turn this into a shuffle node.
3402   SDOperand VecIn1, VecIn2;
3403   for (unsigned i = 0; i != NumInScalars; ++i) {
3404     // Ignore undef inputs.
3405     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
3406
3407     // If this input is something other than a VEXTRACT_VECTOR_ELT with a
3408     // constant index, bail out.
3409     if (N->getOperand(i).getOpcode() != ISD::VEXTRACT_VECTOR_ELT ||
3410         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
3411       VecIn1 = VecIn2 = SDOperand(0, 0);
3412       break;
3413     }
3414
3415     // If the input vector type disagrees with the result of the vbuild_vector,
3416     // we can't make a shuffle.
3417     SDOperand ExtractedFromVec = N->getOperand(i).getOperand(0);
3418     if (*(ExtractedFromVec.Val->op_end()-2) != NumElts ||
3419         *(ExtractedFromVec.Val->op_end()-1) != EltType) {
3420       VecIn1 = VecIn2 = SDOperand(0, 0);
3421       break;
3422     }
3423
3424     // Otherwise, remember this.  We allow up to two distinct input vectors.
3425     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
3426       continue;
3427
3428     if (VecIn1.Val == 0) {
3429       VecIn1 = ExtractedFromVec;
3430     } else if (VecIn2.Val == 0) {
3431       VecIn2 = ExtractedFromVec;
3432     } else {
3433       // Too many inputs.
3434       VecIn1 = VecIn2 = SDOperand(0, 0);
3435       break;
3436     }
3437   }
3438
3439   // If everything is good, we can make a shuffle operation.
3440   if (VecIn1.Val) {
3441     SmallVector<SDOperand, 8> BuildVecIndices;
3442     for (unsigned i = 0; i != NumInScalars; ++i) {
3443       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
3444         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
3445         continue;
3446       }
3447
3448       SDOperand Extract = N->getOperand(i);
3449
3450       // If extracting from the first vector, just use the index directly.
3451       if (Extract.getOperand(0) == VecIn1) {
3452         BuildVecIndices.push_back(Extract.getOperand(1));
3453         continue;
3454       }
3455
3456       // Otherwise, use InIdx + VecSize
3457       unsigned Idx = cast<ConstantSDNode>(Extract.getOperand(1))->getValue();
3458       BuildVecIndices.push_back(DAG.getConstant(Idx+NumInScalars,
3459                                                 TLI.getPointerTy()));
3460     }
3461
3462     // Add count and size info.
3463     BuildVecIndices.push_back(NumElts);
3464     BuildVecIndices.push_back(DAG.getValueType(TLI.getPointerTy()));
3465
3466     // Return the new VVECTOR_SHUFFLE node.
3467     SDOperand Ops[5];
3468     Ops[0] = VecIn1;
3469     if (VecIn2.Val) {
3470       Ops[1] = VecIn2;
3471     } else {
3472        // Use an undef vbuild_vector as input for the second operand.
3473       std::vector<SDOperand> UnOps(NumInScalars,
3474                                    DAG.getNode(ISD::UNDEF,
3475                                            cast<VTSDNode>(EltType)->getVT()));
3476       UnOps.push_back(NumElts);
3477       UnOps.push_back(EltType);
3478       Ops[1] = DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector,
3479                            &UnOps[0], UnOps.size());
3480       AddToWorkList(Ops[1].Val);
3481     }
3482     Ops[2] = DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector,
3483                          &BuildVecIndices[0], BuildVecIndices.size());
3484     Ops[3] = NumElts;
3485     Ops[4] = EltType;
3486     return DAG.getNode(ISD::VVECTOR_SHUFFLE, MVT::Vector, Ops, 5);
3487   }
3488
3489   return SDOperand();
3490 }
3491
3492 SDOperand DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
3493   SDOperand ShufMask = N->getOperand(2);
3494   unsigned NumElts = ShufMask.getNumOperands();
3495
3496   // If the shuffle mask is an identity operation on the LHS, return the LHS.
3497   bool isIdentity = true;
3498   for (unsigned i = 0; i != NumElts; ++i) {
3499     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
3500         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
3501       isIdentity = false;
3502       break;
3503     }
3504   }
3505   if (isIdentity) return N->getOperand(0);
3506
3507   // If the shuffle mask is an identity operation on the RHS, return the RHS.
3508   isIdentity = true;
3509   for (unsigned i = 0; i != NumElts; ++i) {
3510     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
3511         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
3512       isIdentity = false;
3513       break;
3514     }
3515   }
3516   if (isIdentity) return N->getOperand(1);
3517
3518   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
3519   // needed at all.
3520   bool isUnary = true;
3521   bool isSplat = true;
3522   int VecNum = -1;
3523   unsigned BaseIdx = 0;
3524   for (unsigned i = 0; i != NumElts; ++i)
3525     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
3526       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
3527       int V = (Idx < NumElts) ? 0 : 1;
3528       if (VecNum == -1) {
3529         VecNum = V;
3530         BaseIdx = Idx;
3531       } else {
3532         if (BaseIdx != Idx)
3533           isSplat = false;
3534         if (VecNum != V) {
3535           isUnary = false;
3536           break;
3537         }
3538       }
3539     }
3540
3541   SDOperand N0 = N->getOperand(0);
3542   SDOperand N1 = N->getOperand(1);
3543   // Normalize unary shuffle so the RHS is undef.
3544   if (isUnary && VecNum == 1)
3545     std::swap(N0, N1);
3546
3547   // If it is a splat, check if the argument vector is a build_vector with
3548   // all scalar elements the same.
3549   if (isSplat) {
3550     SDNode *V = N0.Val;
3551     if (V->getOpcode() == ISD::BIT_CONVERT)
3552       V = V->getOperand(0).Val;
3553     if (V->getOpcode() == ISD::BUILD_VECTOR) {
3554       unsigned NumElems = V->getNumOperands()-2;
3555       if (NumElems > BaseIdx) {
3556         SDOperand Base;
3557         bool AllSame = true;
3558         for (unsigned i = 0; i != NumElems; ++i) {
3559           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
3560             Base = V->getOperand(i);
3561             break;
3562           }
3563         }
3564         // Splat of <u, u, u, u>, return <u, u, u, u>
3565         if (!Base.Val)
3566           return N0;
3567         for (unsigned i = 0; i != NumElems; ++i) {
3568           if (V->getOperand(i).getOpcode() != ISD::UNDEF &&
3569               V->getOperand(i) != Base) {
3570             AllSame = false;
3571             break;
3572           }
3573         }
3574         // Splat of <x, x, x, x>, return <x, x, x, x>
3575         if (AllSame)
3576           return N0;
3577       }
3578     }
3579   }
3580
3581   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
3582   // into an undef.
3583   if (isUnary || N0 == N1) {
3584     if (N0.getOpcode() == ISD::UNDEF)
3585       return DAG.getNode(ISD::UNDEF, N->getValueType(0));
3586     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
3587     // first operand.
3588     SmallVector<SDOperand, 8> MappedOps;
3589     for (unsigned i = 0, e = ShufMask.getNumOperands(); i != e; ++i) {
3590       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
3591           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
3592         MappedOps.push_back(ShufMask.getOperand(i));
3593       } else {
3594         unsigned NewIdx =
3595            cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
3596         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
3597       }
3598     }
3599     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
3600                            &MappedOps[0], MappedOps.size());
3601     AddToWorkList(ShufMask.Val);
3602     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
3603                        N0,
3604                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
3605                        ShufMask);
3606   }
3607
3608   return SDOperand();
3609 }
3610
3611 SDOperand DAGCombiner::visitVVECTOR_SHUFFLE(SDNode *N) {
3612   SDOperand ShufMask = N->getOperand(2);
3613   unsigned NumElts = ShufMask.getNumOperands()-2;
3614
3615   // If the shuffle mask is an identity operation on the LHS, return the LHS.
3616   bool isIdentity = true;
3617   for (unsigned i = 0; i != NumElts; ++i) {
3618     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
3619         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
3620       isIdentity = false;
3621       break;
3622     }
3623   }
3624   if (isIdentity) return N->getOperand(0);
3625
3626   // If the shuffle mask is an identity operation on the RHS, return the RHS.
3627   isIdentity = true;
3628   for (unsigned i = 0; i != NumElts; ++i) {
3629     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
3630         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
3631       isIdentity = false;
3632       break;
3633     }
3634   }
3635   if (isIdentity) return N->getOperand(1);
3636
3637   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
3638   // needed at all.
3639   bool isUnary = true;
3640   bool isSplat = true;
3641   int VecNum = -1;
3642   unsigned BaseIdx = 0;
3643   for (unsigned i = 0; i != NumElts; ++i)
3644     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
3645       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
3646       int V = (Idx < NumElts) ? 0 : 1;
3647       if (VecNum == -1) {
3648         VecNum = V;
3649         BaseIdx = Idx;
3650       } else {
3651         if (BaseIdx != Idx)
3652           isSplat = false;
3653         if (VecNum != V) {
3654           isUnary = false;
3655           break;
3656         }
3657       }
3658     }
3659
3660   SDOperand N0 = N->getOperand(0);
3661   SDOperand N1 = N->getOperand(1);
3662   // Normalize unary shuffle so the RHS is undef.
3663   if (isUnary && VecNum == 1)
3664     std::swap(N0, N1);
3665
3666   // If it is a splat, check if the argument vector is a build_vector with
3667   // all scalar elements the same.
3668   if (isSplat) {
3669     SDNode *V = N0.Val;
3670
3671     // If this is a vbit convert that changes the element type of the vector but
3672     // not the number of vector elements, look through it.  Be careful not to
3673     // look though conversions that change things like v4f32 to v2f64.
3674     if (V->getOpcode() == ISD::VBIT_CONVERT) {
3675       SDOperand ConvInput = V->getOperand(0);
3676       if (ConvInput.getValueType() == MVT::Vector &&
3677           NumElts ==
3678           ConvInput.getConstantOperandVal(ConvInput.getNumOperands()-2))
3679         V = ConvInput.Val;
3680     }
3681
3682     if (V->getOpcode() == ISD::VBUILD_VECTOR) {
3683       unsigned NumElems = V->getNumOperands()-2;
3684       if (NumElems > BaseIdx) {
3685         SDOperand Base;
3686         bool AllSame = true;
3687         for (unsigned i = 0; i != NumElems; ++i) {
3688           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
3689             Base = V->getOperand(i);
3690             break;
3691           }
3692         }
3693         // Splat of <u, u, u, u>, return <u, u, u, u>
3694         if (!Base.Val)
3695           return N0;
3696         for (unsigned i = 0; i != NumElems; ++i) {
3697           if (V->getOperand(i).getOpcode() != ISD::UNDEF &&
3698               V->getOperand(i) != Base) {
3699             AllSame = false;
3700             break;
3701           }
3702         }
3703         // Splat of <x, x, x, x>, return <x, x, x, x>
3704         if (AllSame)
3705           return N0;
3706       }
3707     }
3708   }
3709
3710   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
3711   // into an undef.
3712   if (isUnary || N0 == N1) {
3713     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
3714     // first operand.
3715     SmallVector<SDOperand, 8> MappedOps;
3716     for (unsigned i = 0; i != NumElts; ++i) {
3717       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
3718           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
3719         MappedOps.push_back(ShufMask.getOperand(i));
3720       } else {
3721         unsigned NewIdx =
3722           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
3723         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
3724       }
3725     }
3726     // Add the type/#elts values.
3727     MappedOps.push_back(ShufMask.getOperand(NumElts));
3728     MappedOps.push_back(ShufMask.getOperand(NumElts+1));
3729
3730     ShufMask = DAG.getNode(ISD::VBUILD_VECTOR, ShufMask.getValueType(),
3731                            &MappedOps[0], MappedOps.size());
3732     AddToWorkList(ShufMask.Val);
3733
3734     // Build the undef vector.
3735     SDOperand UDVal = DAG.getNode(ISD::UNDEF, MappedOps[0].getValueType());
3736     for (unsigned i = 0; i != NumElts; ++i)
3737       MappedOps[i] = UDVal;
3738     MappedOps[NumElts  ] = *(N0.Val->op_end()-2);
3739     MappedOps[NumElts+1] = *(N0.Val->op_end()-1);
3740     UDVal = DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector,
3741                         &MappedOps[0], MappedOps.size());
3742
3743     return DAG.getNode(ISD::VVECTOR_SHUFFLE, MVT::Vector,
3744                        N0, UDVal, ShufMask,
3745                        MappedOps[NumElts], MappedOps[NumElts+1]);
3746   }
3747
3748   return SDOperand();
3749 }
3750
3751 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
3752 /// a VAND to a vector_shuffle with the destination vector and a zero vector.
3753 /// e.g. VAND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
3754 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
3755 SDOperand DAGCombiner::XformToShuffleWithZero(SDNode *N) {
3756   SDOperand LHS = N->getOperand(0);
3757   SDOperand RHS = N->getOperand(1);
3758   if (N->getOpcode() == ISD::VAND) {
3759     SDOperand DstVecSize = *(LHS.Val->op_end()-2);
3760     SDOperand DstVecEVT  = *(LHS.Val->op_end()-1);
3761     if (RHS.getOpcode() == ISD::VBIT_CONVERT)
3762       RHS = RHS.getOperand(0);
3763     if (RHS.getOpcode() == ISD::VBUILD_VECTOR) {
3764       std::vector<SDOperand> IdxOps;
3765       unsigned NumOps = RHS.getNumOperands();
3766       unsigned NumElts = NumOps-2;
3767       MVT::ValueType EVT = cast<VTSDNode>(RHS.getOperand(NumOps-1))->getVT();
3768       for (unsigned i = 0; i != NumElts; ++i) {
3769         SDOperand Elt = RHS.getOperand(i);
3770         if (!isa<ConstantSDNode>(Elt))
3771           return SDOperand();
3772         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
3773           IdxOps.push_back(DAG.getConstant(i, EVT));
3774         else if (cast<ConstantSDNode>(Elt)->isNullValue())
3775           IdxOps.push_back(DAG.getConstant(NumElts, EVT));
3776         else
3777           return SDOperand();
3778       }
3779
3780       // Let's see if the target supports this vector_shuffle.
3781       if (!TLI.isVectorClearMaskLegal(IdxOps, EVT, DAG))
3782         return SDOperand();
3783
3784       // Return the new VVECTOR_SHUFFLE node.
3785       SDOperand NumEltsNode = DAG.getConstant(NumElts, MVT::i32);
3786       SDOperand EVTNode = DAG.getValueType(EVT);
3787       std::vector<SDOperand> Ops;
3788       LHS = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, LHS, NumEltsNode,
3789                         EVTNode);
3790       Ops.push_back(LHS);
3791       AddToWorkList(LHS.Val);
3792       std::vector<SDOperand> ZeroOps(NumElts, DAG.getConstant(0, EVT));
3793       ZeroOps.push_back(NumEltsNode);
3794       ZeroOps.push_back(EVTNode);
3795       Ops.push_back(DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector,
3796                                 &ZeroOps[0], ZeroOps.size()));
3797       IdxOps.push_back(NumEltsNode);
3798       IdxOps.push_back(EVTNode);
3799       Ops.push_back(DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector,
3800                                 &IdxOps[0], IdxOps.size()));
3801       Ops.push_back(NumEltsNode);
3802       Ops.push_back(EVTNode);
3803       SDOperand Result = DAG.getNode(ISD::VVECTOR_SHUFFLE, MVT::Vector,
3804                                      &Ops[0], Ops.size());
3805       if (NumEltsNode != DstVecSize || EVTNode != DstVecEVT) {
3806         Result = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, Result,
3807                              DstVecSize, DstVecEVT);
3808       }
3809       return Result;
3810     }
3811   }
3812   return SDOperand();
3813 }
3814
3815 /// visitVBinOp - Visit a binary vector operation, like VADD.  IntOp indicates
3816 /// the scalar operation of the vop if it is operating on an integer vector
3817 /// (e.g. ADD) and FPOp indicates the FP version (e.g. FADD).
3818 SDOperand DAGCombiner::visitVBinOp(SDNode *N, ISD::NodeType IntOp,
3819                                    ISD::NodeType FPOp) {
3820   MVT::ValueType EltType = cast<VTSDNode>(*(N->op_end()-1))->getVT();
3821   ISD::NodeType ScalarOp = MVT::isInteger(EltType) ? IntOp : FPOp;
3822   SDOperand LHS = N->getOperand(0);
3823   SDOperand RHS = N->getOperand(1);
3824   SDOperand Shuffle = XformToShuffleWithZero(N);
3825   if (Shuffle.Val) return Shuffle;
3826
3827   // If the LHS and RHS are VBUILD_VECTOR nodes, see if we can constant fold
3828   // this operation.
3829   if (LHS.getOpcode() == ISD::VBUILD_VECTOR &&
3830       RHS.getOpcode() == ISD::VBUILD_VECTOR) {
3831     SmallVector<SDOperand, 8> Ops;
3832     for (unsigned i = 0, e = LHS.getNumOperands()-2; i != e; ++i) {
3833       SDOperand LHSOp = LHS.getOperand(i);
3834       SDOperand RHSOp = RHS.getOperand(i);
3835       // If these two elements can't be folded, bail out.
3836       if ((LHSOp.getOpcode() != ISD::UNDEF &&
3837            LHSOp.getOpcode() != ISD::Constant &&
3838            LHSOp.getOpcode() != ISD::ConstantFP) ||
3839           (RHSOp.getOpcode() != ISD::UNDEF &&
3840            RHSOp.getOpcode() != ISD::Constant &&
3841            RHSOp.getOpcode() != ISD::ConstantFP))
3842         break;
3843       // Can't fold divide by zero.
3844       if (N->getOpcode() == ISD::VSDIV || N->getOpcode() == ISD::VUDIV) {
3845         if ((RHSOp.getOpcode() == ISD::Constant &&
3846              cast<ConstantSDNode>(RHSOp.Val)->isNullValue()) ||
3847             (RHSOp.getOpcode() == ISD::ConstantFP &&
3848              !cast<ConstantFPSDNode>(RHSOp.Val)->getValue()))
3849           break;
3850       }
3851       Ops.push_back(DAG.getNode(ScalarOp, EltType, LHSOp, RHSOp));
3852       AddToWorkList(Ops.back().Val);
3853       assert((Ops.back().getOpcode() == ISD::UNDEF ||
3854               Ops.back().getOpcode() == ISD::Constant ||
3855               Ops.back().getOpcode() == ISD::ConstantFP) &&
3856              "Scalar binop didn't fold!");
3857     }
3858
3859     if (Ops.size() == LHS.getNumOperands()-2) {
3860       Ops.push_back(*(LHS.Val->op_end()-2));
3861       Ops.push_back(*(LHS.Val->op_end()-1));
3862       return DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector, &Ops[0], Ops.size());
3863     }
3864   }
3865
3866   return SDOperand();
3867 }
3868
3869 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
3870   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
3871
3872   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
3873                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
3874   // If we got a simplified select_cc node back from SimplifySelectCC, then
3875   // break it down into a new SETCC node, and a new SELECT node, and then return
3876   // the SELECT node, since we were called with a SELECT node.
3877   if (SCC.Val) {
3878     // Check to see if we got a select_cc back (to turn into setcc/select).
3879     // Otherwise, just return whatever node we got back, like fabs.
3880     if (SCC.getOpcode() == ISD::SELECT_CC) {
3881       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
3882                                     SCC.getOperand(0), SCC.getOperand(1),
3883                                     SCC.getOperand(4));
3884       AddToWorkList(SETCC.Val);
3885       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
3886                          SCC.getOperand(3), SETCC);
3887     }
3888     return SCC;
3889   }
3890   return SDOperand();
3891 }
3892
3893 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
3894 /// are the two values being selected between, see if we can simplify the
3895 /// select.  Callers of this should assume that TheSelect is deleted if this
3896 /// returns true.  As such, they should return the appropriate thing (e.g. the
3897 /// node) back to the top-level of the DAG combiner loop to avoid it being
3898 /// looked at.
3899 ///
3900 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
3901                                     SDOperand RHS) {
3902
3903   // If this is a select from two identical things, try to pull the operation
3904   // through the select.
3905   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
3906     // If this is a load and the token chain is identical, replace the select
3907     // of two loads with a load through a select of the address to load from.
3908     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
3909     // constants have been dropped into the constant pool.
3910     if (LHS.getOpcode() == ISD::LOAD &&
3911         // Token chains must be identical.
3912         LHS.getOperand(0) == RHS.getOperand(0)) {
3913       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
3914       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
3915
3916       // If this is an EXTLOAD, the VT's must match.
3917       if (LLD->getLoadedVT() == RLD->getLoadedVT()) {
3918         // FIXME: this conflates two src values, discarding one.  This is not
3919         // the right thing to do, but nothing uses srcvalues now.  When they do,
3920         // turn SrcValue into a list of locations.
3921         SDOperand Addr;
3922         if (TheSelect->getOpcode() == ISD::SELECT) {
3923           // Check that the condition doesn't reach either load.  If so, folding
3924           // this will induce a cycle into the DAG.
3925           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
3926               !RLD->isPredecessor(TheSelect->getOperand(0).Val)) {
3927             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
3928                                TheSelect->getOperand(0), LLD->getBasePtr(),
3929                                RLD->getBasePtr());
3930           }
3931         } else {
3932           // Check that the condition doesn't reach either load.  If so, folding
3933           // this will induce a cycle into the DAG.
3934           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
3935               !RLD->isPredecessor(TheSelect->getOperand(0).Val) &&
3936               !LLD->isPredecessor(TheSelect->getOperand(1).Val) &&
3937               !RLD->isPredecessor(TheSelect->getOperand(1).Val)) {
3938             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
3939                              TheSelect->getOperand(0),
3940                              TheSelect->getOperand(1),
3941                              LLD->getBasePtr(), RLD->getBasePtr(),
3942                              TheSelect->getOperand(4));
3943           }
3944         }
3945
3946         if (Addr.Val) {
3947           SDOperand Load;
3948           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
3949             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
3950                                Addr,LLD->getSrcValue(),
3951                                LLD->getSrcValueOffset());
3952           else {
3953             Load = DAG.getExtLoad(LLD->getExtensionType(),
3954                                   TheSelect->getValueType(0),
3955                                   LLD->getChain(), Addr, LLD->getSrcValue(),
3956                                   LLD->getSrcValueOffset(),
3957                                   LLD->getLoadedVT());
3958           }
3959           // Users of the select now use the result of the load.
3960           CombineTo(TheSelect, Load);
3961
3962           // Users of the old loads now use the new load's chain.  We know the
3963           // old-load value is dead now.
3964           CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
3965           CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
3966           return true;
3967         }
3968       }
3969     }
3970   }
3971
3972   return false;
3973 }
3974
3975 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
3976                                         SDOperand N2, SDOperand N3,
3977                                         ISD::CondCode CC) {
3978
3979   MVT::ValueType VT = N2.getValueType();
3980   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
3981   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
3982   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
3983
3984   // Determine if the condition we're dealing with is constant
3985   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
3986   if (SCC.Val) AddToWorkList(SCC.Val);
3987   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
3988
3989   // fold select_cc true, x, y -> x
3990   if (SCCC && SCCC->getValue())
3991     return N2;
3992   // fold select_cc false, x, y -> y
3993   if (SCCC && SCCC->getValue() == 0)
3994     return N3;
3995
3996   // Check to see if we can simplify the select into an fabs node
3997   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
3998     // Allow either -0.0 or 0.0
3999     if (CFP->getValue() == 0.0) {
4000       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
4001       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
4002           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
4003           N2 == N3.getOperand(0))
4004         return DAG.getNode(ISD::FABS, VT, N0);
4005
4006       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
4007       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
4008           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
4009           N2.getOperand(0) == N3)
4010         return DAG.getNode(ISD::FABS, VT, N3);
4011     }
4012   }
4013
4014   // Check to see if we can perform the "gzip trick", transforming
4015   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
4016   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
4017       MVT::isInteger(N0.getValueType()) &&
4018       MVT::isInteger(N2.getValueType()) &&
4019       (N1C->isNullValue() ||                    // (a < 0) ? b : 0
4020        (N1C->getValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
4021     MVT::ValueType XType = N0.getValueType();
4022     MVT::ValueType AType = N2.getValueType();
4023     if (XType >= AType) {
4024       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
4025       // single-bit constant.
4026       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
4027         unsigned ShCtV = Log2_64(N2C->getValue());
4028         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
4029         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
4030         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
4031         AddToWorkList(Shift.Val);
4032         if (XType > AType) {
4033           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4034           AddToWorkList(Shift.Val);
4035         }
4036         return DAG.getNode(ISD::AND, AType, Shift, N2);
4037       }
4038       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4039                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4040                                                     TLI.getShiftAmountTy()));
4041       AddToWorkList(Shift.Val);
4042       if (XType > AType) {
4043         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4044         AddToWorkList(Shift.Val);
4045       }
4046       return DAG.getNode(ISD::AND, AType, Shift, N2);
4047     }
4048   }
4049
4050   // fold select C, 16, 0 -> shl C, 4
4051   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
4052       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
4053     // Get a SetCC of the condition
4054     // FIXME: Should probably make sure that setcc is legal if we ever have a
4055     // target where it isn't.
4056     SDOperand Temp, SCC;
4057     // cast from setcc result type to select result type
4058     if (AfterLegalize) {
4059       SCC  = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4060       if (N2.getValueType() < SCC.getValueType())
4061         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
4062       else
4063         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4064     } else {
4065       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
4066       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4067     }
4068     AddToWorkList(SCC.Val);
4069     AddToWorkList(Temp.Val);
4070     // shl setcc result by log2 n2c
4071     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
4072                        DAG.getConstant(Log2_64(N2C->getValue()),
4073                                        TLI.getShiftAmountTy()));
4074   }
4075
4076   // Check to see if this is the equivalent of setcc
4077   // FIXME: Turn all of these into setcc if setcc if setcc is legal
4078   // otherwise, go ahead with the folds.
4079   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
4080     MVT::ValueType XType = N0.getValueType();
4081     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
4082       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4083       if (Res.getValueType() != VT)
4084         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
4085       return Res;
4086     }
4087
4088     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
4089     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
4090         TLI.isOperationLegal(ISD::CTLZ, XType)) {
4091       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
4092       return DAG.getNode(ISD::SRL, XType, Ctlz,
4093                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
4094                                          TLI.getShiftAmountTy()));
4095     }
4096     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
4097     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
4098       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
4099                                     N0);
4100       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
4101                                     DAG.getConstant(~0ULL, XType));
4102       return DAG.getNode(ISD::SRL, XType,
4103                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
4104                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
4105                                          TLI.getShiftAmountTy()));
4106     }
4107     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
4108     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
4109       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
4110                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
4111                                                    TLI.getShiftAmountTy()));
4112       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
4113     }
4114   }
4115
4116   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
4117   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4118   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
4119       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1)) {
4120     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N2.getOperand(0))) {
4121       MVT::ValueType XType = N0.getValueType();
4122       if (SubC->isNullValue() && MVT::isInteger(XType)) {
4123         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4124                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4125                                                     TLI.getShiftAmountTy()));
4126         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4127         AddToWorkList(Shift.Val);
4128         AddToWorkList(Add.Val);
4129         return DAG.getNode(ISD::XOR, XType, Add, Shift);
4130       }
4131     }
4132   }
4133
4134   return SDOperand();
4135 }
4136
4137 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
4138 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
4139                                      SDOperand N1, ISD::CondCode Cond,
4140                                      bool foldBooleans) {
4141   TargetLowering::DAGCombinerInfo
4142     DagCombineInfo(DAG, !AfterLegalize, false, this);
4143   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
4144 }
4145
4146 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
4147 /// return a DAG expression to select that will generate the same value by
4148 /// multiplying by a magic number.  See:
4149 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4150 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
4151   std::vector<SDNode*> Built;
4152   SDOperand S = TLI.BuildSDIV(N, DAG, &Built);
4153
4154   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4155        ii != ee; ++ii)
4156     AddToWorkList(*ii);
4157   return S;
4158 }
4159
4160 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
4161 /// return a DAG expression to select that will generate the same value by
4162 /// multiplying by a magic number.  See:
4163 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4164 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
4165   std::vector<SDNode*> Built;
4166   SDOperand S = TLI.BuildUDIV(N, DAG, &Built);
4167
4168   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4169        ii != ee; ++ii)
4170     AddToWorkList(*ii);
4171   return S;
4172 }
4173
4174 /// FindBaseOffset - Return true if base is known not to alias with anything
4175 /// but itself.  Provides base object and offset as results.
4176 static bool FindBaseOffset(SDOperand Ptr, SDOperand &Base, int64_t &Offset) {
4177   // Assume it is a primitive operation.
4178   Base = Ptr; Offset = 0;
4179
4180   // If it's an adding a simple constant then integrate the offset.
4181   if (Base.getOpcode() == ISD::ADD) {
4182     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
4183       Base = Base.getOperand(0);
4184       Offset += C->getValue();
4185     }
4186   }
4187
4188   // If it's any of the following then it can't alias with anything but itself.
4189   return isa<FrameIndexSDNode>(Base) ||
4190          isa<ConstantPoolSDNode>(Base) ||
4191          isa<GlobalAddressSDNode>(Base);
4192 }
4193
4194 /// isAlias - Return true if there is any possibility that the two addresses
4195 /// overlap.
4196 bool DAGCombiner::isAlias(SDOperand Ptr1, int64_t Size1,
4197                           const Value *SrcValue1, int SrcValueOffset1,
4198                           SDOperand Ptr2, int64_t Size2,
4199                           const Value *SrcValue2, int SrcValueOffset2)
4200 {
4201   // If they are the same then they must be aliases.
4202   if (Ptr1 == Ptr2) return true;
4203
4204   // Gather base node and offset information.
4205   SDOperand Base1, Base2;
4206   int64_t Offset1, Offset2;
4207   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
4208   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
4209
4210   // If they have a same base address then...
4211   if (Base1 == Base2) {
4212     // Check to see if the addresses overlap.
4213     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
4214   }
4215
4216   // If we know both bases then they can't alias.
4217   if (KnownBase1 && KnownBase2) return false;
4218
4219   if (CombinerGlobalAA) {
4220     // Use alias analysis information.
4221     int Overlap1 = Size1 + SrcValueOffset1 + Offset1;
4222     int Overlap2 = Size2 + SrcValueOffset2 + Offset2;
4223     AliasAnalysis::AliasResult AAResult =
4224                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
4225     if (AAResult == AliasAnalysis::NoAlias)
4226       return false;
4227   }
4228
4229   // Otherwise we have to assume they alias.
4230   return true;
4231 }
4232
4233 /// FindAliasInfo - Extracts the relevant alias information from the memory
4234 /// node.  Returns true if the operand was a load.
4235 bool DAGCombiner::FindAliasInfo(SDNode *N,
4236                         SDOperand &Ptr, int64_t &Size,
4237                         const Value *&SrcValue, int &SrcValueOffset) {
4238   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
4239     Ptr = LD->getBasePtr();
4240     Size = MVT::getSizeInBits(LD->getLoadedVT()) >> 3;
4241     SrcValue = LD->getSrcValue();
4242     SrcValueOffset = LD->getSrcValueOffset();
4243     return true;
4244   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
4245     Ptr = ST->getBasePtr();
4246     Size = MVT::getSizeInBits(ST->getStoredVT()) >> 3;
4247     SrcValue = ST->getSrcValue();
4248     SrcValueOffset = ST->getSrcValueOffset();
4249   } else {
4250     assert(0 && "FindAliasInfo expected a memory operand");
4251   }
4252
4253   return false;
4254 }
4255
4256 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
4257 /// looking for aliasing nodes and adding them to the Aliases vector.
4258 void DAGCombiner::GatherAllAliases(SDNode *N, SDOperand OriginalChain,
4259                                    SmallVector<SDOperand, 8> &Aliases) {
4260   SmallVector<SDOperand, 8> Chains;     // List of chains to visit.
4261   std::set<SDNode *> Visited;           // Visited node set.
4262
4263   // Get alias information for node.
4264   SDOperand Ptr;
4265   int64_t Size;
4266   const Value *SrcValue;
4267   int SrcValueOffset;
4268   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
4269
4270   // Starting off.
4271   Chains.push_back(OriginalChain);
4272
4273   // Look at each chain and determine if it is an alias.  If so, add it to the
4274   // aliases list.  If not, then continue up the chain looking for the next
4275   // candidate.
4276   while (!Chains.empty()) {
4277     SDOperand Chain = Chains.back();
4278     Chains.pop_back();
4279
4280      // Don't bother if we've been before.
4281     if (Visited.find(Chain.Val) != Visited.end()) continue;
4282     Visited.insert(Chain.Val);
4283
4284     switch (Chain.getOpcode()) {
4285     case ISD::EntryToken:
4286       // Entry token is ideal chain operand, but handled in FindBetterChain.
4287       break;
4288
4289     case ISD::LOAD:
4290     case ISD::STORE: {
4291       // Get alias information for Chain.
4292       SDOperand OpPtr;
4293       int64_t OpSize;
4294       const Value *OpSrcValue;
4295       int OpSrcValueOffset;
4296       bool IsOpLoad = FindAliasInfo(Chain.Val, OpPtr, OpSize,
4297                                     OpSrcValue, OpSrcValueOffset);
4298
4299       // If chain is alias then stop here.
4300       if (!(IsLoad && IsOpLoad) &&
4301           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
4302                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
4303         Aliases.push_back(Chain);
4304       } else {
4305         // Look further up the chain.
4306         Chains.push_back(Chain.getOperand(0));
4307         // Clean up old chain.
4308         AddToWorkList(Chain.Val);
4309       }
4310       break;
4311     }
4312
4313     case ISD::TokenFactor:
4314       // We have to check each of the operands of the token factor, so we queue
4315       // then up.  Adding the  operands to the queue (stack) in reverse order
4316       // maintains the original order and increases the likelihood that getNode
4317       // will find a matching token factor (CSE.)
4318       for (unsigned n = Chain.getNumOperands(); n;)
4319         Chains.push_back(Chain.getOperand(--n));
4320       // Eliminate the token factor if we can.
4321       AddToWorkList(Chain.Val);
4322       break;
4323
4324     default:
4325       // For all other instructions we will just have to take what we can get.
4326       Aliases.push_back(Chain);
4327       break;
4328     }
4329   }
4330 }
4331
4332 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
4333 /// for a better chain (aliasing node.)
4334 SDOperand DAGCombiner::FindBetterChain(SDNode *N, SDOperand OldChain) {
4335   SmallVector<SDOperand, 8> Aliases;  // Ops for replacing token factor.
4336
4337   // Accumulate all the aliases to this node.
4338   GatherAllAliases(N, OldChain, Aliases);
4339
4340   if (Aliases.size() == 0) {
4341     // If no operands then chain to entry token.
4342     return DAG.getEntryNode();
4343   } else if (Aliases.size() == 1) {
4344     // If a single operand then chain to it.  We don't need to revisit it.
4345     return Aliases[0];
4346   }
4347
4348   // Construct a custom tailored token factor.
4349   SDOperand NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
4350                                    &Aliases[0], Aliases.size());
4351
4352   // Make sure the old chain gets cleaned up.
4353   if (NewChain != OldChain) AddToWorkList(OldChain.Val);
4354
4355   return NewChain;
4356 }
4357
4358 // SelectionDAG::Combine - This is the entry point for the file.
4359 //
4360 void SelectionDAG::Combine(bool RunningAfterLegalize, AliasAnalysis &AA) {
4361   if (!RunningAfterLegalize && ViewDAGCombine1)
4362     viewGraph();
4363   if (RunningAfterLegalize && ViewDAGCombine2)
4364     viewGraph();
4365   /// run - This is the main entry point to this class.
4366   ///
4367   DAGCombiner(*this, AA).Run(RunningAfterLegalize);
4368 }