lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // This pass is not a substitute for the LLVM IR instcombine pass. This pass is
  14 // primarily intended to handle simplification opportunities that are implicit
  15 // in the LLVM IR and exposed by the various codegen lowering phases.
  16 //
  17 //===----------------------------------------------------------------------===//
  18
  19 #define DEBUG_TYPE "dagcombine"
  20 #include "llvm/CodeGen/SelectionDAG.h"
  21 #include "llvm/ADT/SmallPtrSet.h"
  22 #include "llvm/ADT/Statistic.h"
  23 #include "llvm/Analysis/AliasAnalysis.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/MachineFunction.h"
  26 #include "llvm/IR/DataLayout.h"
  27 #include "llvm/IR/DerivedTypes.h"
  28 #include "llvm/IR/Function.h"
  29 #include "llvm/IR/LLVMContext.h"
  30 #include "llvm/Support/CommandLine.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Support/ErrorHandling.h"
  33 #include "llvm/Support/MathExtras.h"
  34 #include "llvm/Support/raw_ostream.h"
  35 #include "llvm/Target/TargetLowering.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include <algorithm>
  39 using namespace llvm;
  40
  41 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  42 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  43 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  44 STATISTIC(OpsNarrowed     , "Number of load/op/store narrowed");
  45 STATISTIC(LdStFP2Int      , "Number of fp load/store pairs transformed to int");
  46
  47 namespace {
  48   static cl::opt<bool>
  49     CombinerAA("combiner-alias-analysis", cl::Hidden,
  50                cl::desc("Turn on alias analysis during testing"));
  51
  52   static cl::opt<bool>
  53     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  54                cl::desc("Include global information in alias analysis"));
  55
  56 //------------------------------ DAGCombiner ---------------------------------//
  57
  58   class DAGCombiner {
  59     SelectionDAG &DAG;
  60     const TargetLowering &TLI;
  61     CombineLevel Level;
  62     CodeGenOpt::Level OptLevel;
  63     bool LegalOperations;
  64     bool LegalTypes;
  65
  66     // Worklist of all of the nodes that need to be simplified.
  67     //
  68     // This has the semantics that when adding to the worklist,
  69     // the item added must be next to be processed. It should
  70     // also only appear once. The naive approach to this takes
  71     // linear time.
  72     //
  73     // To reduce the insert/remove time to logarithmic, we use
  74     // a set and a vector to maintain our worklist.
  75     //
  76     // The set contains the items on the worklist, but does not
  77     // maintain the order they should be visited.
  78     //
  79     // The vector maintains the order nodes should be visited, but may
  80     // contain duplicate or removed nodes. When choosing a node to
  81     // visit, we pop off the order stack until we find an item that is
  82     // also in the contents set. All operations are O(log N).
  83     SmallPtrSet<SDNode*, 64> WorkListContents;
  84     SmallVector<SDNode*, 64> WorkListOrder;
  85
  86     // AA - Used for DAG load/store alias analysis.
  87     AliasAnalysis &AA;
  88
  89     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  90     /// the instruction to the work lists because they might get more simplified
  91     /// now.
  92     ///
  93     void AddUsersToWorkList(SDNode *N) {
  94       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  95            UI != UE; ++UI)
  96         AddToWorkList(*UI);
  97     }
  98
  99     /// visit - call the node-specific routine that knows how to fold each
 100     /// particular type of node.
 101     SDValue visit(SDNode *N);
 102
 103   public:
 104     /// AddToWorkList - Add to the work list making sure its instance is at the
 105     /// back (next to be processed.)
 106     void AddToWorkList(SDNode *N) {
 107       WorkListContents.insert(N);
 108       WorkListOrder.push_back(N);
 109     }
 110
 111     /// removeFromWorkList - remove all instances of N from the worklist.
 112     ///
 113     void removeFromWorkList(SDNode *N) {
 114       WorkListContents.erase(N);
 115     }
 116
 117     SDValue CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 118                       bool AddTo = true);
 119
 120     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true) {
 121       return CombineTo(N, &Res, 1, AddTo);
 122     }
 123
 124     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1,
 125                       bool AddTo = true) {
 126       SDValue To[] = { Res0, Res1 };
 127       return CombineTo(N, To, 2, AddTo);
 128     }
 129
 130     void CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO);
 131
 132   private:
 133
 134     /// SimplifyDemandedBits - Check the specified integer node value to see if
 135     /// it can be simplified or if things it uses can be simplified by bit
 136     /// propagation.  If so, return true.
 137     bool SimplifyDemandedBits(SDValue Op) {
 138       unsigned BitWidth = Op.getValueType().getScalarType().getSizeInBits();
 139       APInt Demanded = APInt::getAllOnesValue(BitWidth);
 140       return SimplifyDemandedBits(Op, Demanded);
 141     }
 142
 143     bool SimplifyDemandedBits(SDValue Op, const APInt &Demanded);
 144
 145     bool CombineToPreIndexedLoadStore(SDNode *N);
 146     bool CombineToPostIndexedLoadStore(SDNode *N);
 147
 148     void ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad);
 149     SDValue PromoteOperand(SDValue Op, EVT PVT, bool &Replace);
 150     SDValue SExtPromoteOperand(SDValue Op, EVT PVT);
 151     SDValue ZExtPromoteOperand(SDValue Op, EVT PVT);
 152     SDValue PromoteIntBinOp(SDValue Op);
 153     SDValue PromoteIntShiftOp(SDValue Op);
 154     SDValue PromoteExtend(SDValue Op);
 155     bool PromoteLoad(SDValue Op);
 156
 157     void ExtendSetCCUses(SmallVector<SDNode*, 4> SetCCs,
 158                          SDValue Trunc, SDValue ExtLoad, DebugLoc DL,
 159                          ISD::NodeType ExtType);
 160
 161     /// combine - call the node-specific routine that knows how to fold each
 162     /// particular type of node. If that doesn't do anything, try the
 163     /// target-specific DAG combines.
 164     SDValue combine(SDNode *N);
 165
 166     // Visitation implementation - Implement dag node combining for different
 167     // node types.  The semantics are as follows:
 168     // Return Value:
 169     //   SDValue.getNode() == 0 - No change was made
 170     //   SDValue.getNode() == N - N was replaced, is dead and has been handled.
 171     //   otherwise              - N should be replaced by the returned Operand.
 172     //
 173     SDValue visitTokenFactor(SDNode *N);
 174     SDValue visitMERGE_VALUES(SDNode *N);
 175     SDValue visitADD(SDNode *N);
 176     SDValue visitSUB(SDNode *N);
 177     SDValue visitADDC(SDNode *N);
 178     SDValue visitSUBC(SDNode *N);
 179     SDValue visitADDE(SDNode *N);
 180     SDValue visitSUBE(SDNode *N);
 181     SDValue visitMUL(SDNode *N);
 182     SDValue visitSDIV(SDNode *N);
 183     SDValue visitUDIV(SDNode *N);
 184     SDValue visitSREM(SDNode *N);
 185     SDValue visitUREM(SDNode *N);
 186     SDValue visitMULHU(SDNode *N);
 187     SDValue visitMULHS(SDNode *N);
 188     SDValue visitSMUL_LOHI(SDNode *N);
 189     SDValue visitUMUL_LOHI(SDNode *N);
 190     SDValue visitSMULO(SDNode *N);
 191     SDValue visitUMULO(SDNode *N);
 192     SDValue visitSDIVREM(SDNode *N);
 193     SDValue visitUDIVREM(SDNode *N);
 194     SDValue visitAND(SDNode *N);
 195     SDValue visitOR(SDNode *N);
 196     SDValue visitXOR(SDNode *N);
 197     SDValue SimplifyVBinOp(SDNode *N);
 198     SDValue SimplifyVUnaryOp(SDNode *N);
 199     SDValue visitSHL(SDNode *N);
 200     SDValue visitSRA(SDNode *N);
 201     SDValue visitSRL(SDNode *N);
 202     SDValue visitCTLZ(SDNode *N);
 203     SDValue visitCTLZ_ZERO_UNDEF(SDNode *N);
 204     SDValue visitCTTZ(SDNode *N);
 205     SDValue visitCTTZ_ZERO_UNDEF(SDNode *N);
 206     SDValue visitCTPOP(SDNode *N);
 207     SDValue visitSELECT(SDNode *N);
 208     SDValue visitSELECT_CC(SDNode *N);
 209     SDValue visitSETCC(SDNode *N);
 210     SDValue visitSIGN_EXTEND(SDNode *N);
 211     SDValue visitZERO_EXTEND(SDNode *N);
 212     SDValue visitANY_EXTEND(SDNode *N);
 213     SDValue visitSIGN_EXTEND_INREG(SDNode *N);
 214     SDValue visitTRUNCATE(SDNode *N);
 215     SDValue visitBITCAST(SDNode *N);
 216     SDValue visitBUILD_PAIR(SDNode *N);
 217     SDValue visitFADD(SDNode *N);
 218     SDValue visitFSUB(SDNode *N);
 219     SDValue visitFMUL(SDNode *N);
 220     SDValue visitFMA(SDNode *N);
 221     SDValue visitFDIV(SDNode *N);
 222     SDValue visitFREM(SDNode *N);
 223     SDValue visitFCOPYSIGN(SDNode *N);
 224     SDValue visitSINT_TO_FP(SDNode *N);
 225     SDValue visitUINT_TO_FP(SDNode *N);
 226     SDValue visitFP_TO_SINT(SDNode *N);
 227     SDValue visitFP_TO_UINT(SDNode *N);
 228     SDValue visitFP_ROUND(SDNode *N);
 229     SDValue visitFP_ROUND_INREG(SDNode *N);
 230     SDValue visitFP_EXTEND(SDNode *N);
 231     SDValue visitFNEG(SDNode *N);
 232     SDValue visitFABS(SDNode *N);
 233     SDValue visitFCEIL(SDNode *N);
 234     SDValue visitFTRUNC(SDNode *N);
 235     SDValue visitFFLOOR(SDNode *N);
 236     SDValue visitBRCOND(SDNode *N);
 237     SDValue visitBR_CC(SDNode *N);
 238     SDValue visitLOAD(SDNode *N);
 239     SDValue visitSTORE(SDNode *N);
 240     SDValue visitINSERT_VECTOR_ELT(SDNode *N);
 241     SDValue visitEXTRACT_VECTOR_ELT(SDNode *N);
 242     SDValue visitBUILD_VECTOR(SDNode *N);
 243     SDValue visitCONCAT_VECTORS(SDNode *N);
 244     SDValue visitEXTRACT_SUBVECTOR(SDNode *N);
 245     SDValue visitVECTOR_SHUFFLE(SDNode *N);
 246
 247     SDValue XformToShuffleWithZero(SDNode *N);
 248     SDValue ReassociateOps(unsigned Opc, DebugLoc DL, SDValue LHS, SDValue RHS);
 249
 250     SDValue visitShiftByConstant(SDNode *N, unsigned Amt);
 251
 252     bool SimplifySelectOps(SDNode *SELECT, SDValue LHS, SDValue RHS);
 253     SDValue SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 254     SDValue SimplifySelect(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2);
 255     SDValue SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2,
 256                              SDValue N3, ISD::CondCode CC,
 257                              bool NotExtCompare = false);
 258     SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
 259                           DebugLoc DL, bool foldBooleans = true);
 260     SDValue SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 261                                          unsigned HiOp);
 262     SDValue CombineConsecutiveLoads(SDNode *N, EVT VT);
 263     SDValue ConstantFoldBITCASTofBUILD_VECTOR(SDNode *, EVT);
 264     SDValue BuildSDIV(SDNode *N);
 265     SDValue BuildUDIV(SDNode *N);
 266     SDValue MatchBSwapHWordLow(SDNode *N, SDValue N0, SDValue N1,
 267                                bool DemandHighBits = true);
 268     SDValue MatchBSwapHWord(SDNode *N, SDValue N0, SDValue N1);
 269     SDNode *MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL);
 270     SDValue ReduceLoadWidth(SDNode *N);
 271     SDValue ReduceLoadOpStoreWidth(SDNode *N);
 272     SDValue TransformFPLoadStorePair(SDNode *N);
 273     SDValue reduceBuildVecExtToExtBuildVec(SDNode *N);
 274     SDValue reduceBuildVecConvertToConvertBuildVec(SDNode *N);
 275
 276     SDValue GetDemandedBits(SDValue V, const APInt &Mask);
 277
 278     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 279     /// looking for aliasing nodes and adding them to the Aliases vector.
 280     void GatherAllAliases(SDNode *N, SDValue OriginalChain,
 281                           SmallVector<SDValue, 8> &Aliases);
 282
 283     /// isAlias - Return true if there is any possibility that the two addresses
 284     /// overlap.
 285     bool isAlias(SDValue Ptr1, int64_t Size1,
 286                  const Value *SrcValue1, int SrcValueOffset1,
 287                  unsigned SrcValueAlign1,
 288                  const MDNode *TBAAInfo1,
 289                  SDValue Ptr2, int64_t Size2,
 290                  const Value *SrcValue2, int SrcValueOffset2,
 291                  unsigned SrcValueAlign2,
 292                  const MDNode *TBAAInfo2) const;
 293
 294     /// isAlias - Return true if there is any possibility that the two addresses
 295     /// overlap.
 296     bool isAlias(LSBaseSDNode *Op0, LSBaseSDNode *Op1);
 297
 298     /// FindAliasInfo - Extracts the relevant alias information from the memory
 299     /// node.  Returns true if the operand was a load.
 300     bool FindAliasInfo(SDNode *N,
 301                        SDValue &Ptr, int64_t &Size,
 302                        const Value *&SrcValue, int &SrcValueOffset,
 303                        unsigned &SrcValueAlignment,
 304                        const MDNode *&TBAAInfo) const;
 305
 306     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 307     /// looking for a better chain (aliasing node.)
 308     SDValue FindBetterChain(SDNode *N, SDValue Chain);
 309
 310     /// Merge consecutive store operations into a wide store.
 311     /// This optimization uses wide integers or vectors when possible.
 312     /// \return True if some memory operations were changed.
 313     bool MergeConsecutiveStores(StoreSDNode *N);
 314
 315   public:
 316     DAGCombiner(SelectionDAG &D, AliasAnalysis &A, CodeGenOpt::Level OL)
 317       : DAG(D), TLI(D.getTargetLoweringInfo()), Level(BeforeLegalizeTypes),
 318         OptLevel(OL), LegalOperations(false), LegalTypes(false), AA(A) {}
 319
 320     /// Run - runs the dag combiner on all nodes in the work list
 321     void Run(CombineLevel AtLevel);
 322
 323     SelectionDAG &getDAG() const { return DAG; }
 324
 325     /// getShiftAmountTy - Returns a type large enough to hold any valid
 326     /// shift amount - before type legalization these can be huge.
 327     EVT getShiftAmountTy(EVT LHSTy) {
 328       return LegalTypes ? TLI.getShiftAmountTy(LHSTy) : TLI.getPointerTy();
 329     }
 330
 331     /// isTypeLegal - This method returns true if we are running before type
 332     /// legalization or if the specified VT is legal.
 333     bool isTypeLegal(const EVT &VT) {
 334       if (!LegalTypes) return true;
 335       return TLI.isTypeLegal(VT);
 336     }
 337   };
 338 }
 339
 340
 341 namespace {
 342 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 343 /// nodes from the worklist.
 344 class WorkListRemover : public SelectionDAG::DAGUpdateListener {
 345   DAGCombiner &DC;
 346 public:
 347   explicit WorkListRemover(DAGCombiner &dc)
 348     : SelectionDAG::DAGUpdateListener(dc.getDAG()), DC(dc) {}
 349
 350   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 351     DC.removeFromWorkList(N);
 352   }
 353 };
 354 }
 355
 356 //===----------------------------------------------------------------------===//
 357 //  TargetLowering::DAGCombinerInfo implementation
 358 //===----------------------------------------------------------------------===//
 359
 360 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 361   ((DAGCombiner*)DC)->AddToWorkList(N);
 362 }
 363
 364 void TargetLowering::DAGCombinerInfo::RemoveFromWorklist(SDNode *N) {
 365   ((DAGCombiner*)DC)->removeFromWorkList(N);
 366 }
 367
 368 SDValue TargetLowering::DAGCombinerInfo::
 369 CombineTo(SDNode *N, const std::vector<SDValue> &To, bool AddTo) {
 370   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size(), AddTo);
 371 }
 372
 373 SDValue TargetLowering::DAGCombinerInfo::
 374 CombineTo(SDNode *N, SDValue Res, bool AddTo) {
 375   return ((DAGCombiner*)DC)->CombineTo(N, Res, AddTo);
 376 }
 377
 378
 379 SDValue TargetLowering::DAGCombinerInfo::
 380 CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo) {
 381   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1, AddTo);
 382 }
 383
 384 void TargetLowering::DAGCombinerInfo::
 385 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 386   return ((DAGCombiner*)DC)->CommitTargetLoweringOpt(TLO);
 387 }
 388
 389 //===----------------------------------------------------------------------===//
 390 // Helper Functions
 391 //===----------------------------------------------------------------------===//
 392
 393 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 394 /// specified expression for the same cost as the expression itself, or 2 if we
 395 /// can compute the negated form more cheaply than the expression itself.
 396 static char isNegatibleForFree(SDValue Op, bool LegalOperations,
 397                                const TargetLowering &TLI,
 398                                const TargetOptions *Options,
 399                                unsigned Depth = 0) {
 400   // fneg is removable even if it has multiple uses.
 401   if (Op.getOpcode() == ISD::FNEG) return 2;
 402
 403   // Don't allow anything with multiple uses.
 404   if (!Op.hasOneUse()) return 0;
 405
 406   // Don't recurse exponentially.
 407   if (Depth > 6) return 0;
 408
 409   switch (Op.getOpcode()) {
 410   default: return false;
 411   case ISD::ConstantFP:
 412     // Don't invert constant FP values after legalize.  The negated constant
 413     // isn't necessarily legal.
 414     return LegalOperations ? 0 : 1;
 415   case ISD::FADD:
 416     // FIXME: determine better conditions for this xform.
 417     if (!Options->UnsafeFPMath) return 0;
 418
 419     // After operation legalization, it might not be legal to create new FSUBs.
 420     if (LegalOperations &&
 421         !TLI.isOperationLegalOrCustom(ISD::FSUB,  Op.getValueType()))
 422       return 0;
 423
 424     // fold (fneg (fadd A, B)) -> (fsub (fneg A), B)
 425     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, TLI,
 426                                     Options, Depth + 1))
 427       return V;
 428     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 429     return isNegatibleForFree(Op.getOperand(1), LegalOperations, TLI, Options,
 430                               Depth + 1);
 431   case ISD::FSUB:
 432     // We can't turn -(A-B) into B-A when we honor signed zeros.
 433     if (!Options->UnsafeFPMath) return 0;
 434
 435     // fold (fneg (fsub A, B)) -> (fsub B, A)
 436     return 1;
 437
 438   case ISD::FMUL:
 439   case ISD::FDIV:
 440     if (Options->HonorSignDependentRoundingFPMath()) return 0;
 441
 442     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y) or (fmul X, (fneg Y))
 443     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, TLI,
 444                                     Options, Depth + 1))
 445       return V;
 446
 447     return isNegatibleForFree(Op.getOperand(1), LegalOperations, TLI, Options,
 448                               Depth + 1);
 449
 450   case ISD::FP_EXTEND:
 451   case ISD::FP_ROUND:
 452   case ISD::FSIN:
 453     return isNegatibleForFree(Op.getOperand(0), LegalOperations, TLI, Options,
 454                               Depth + 1);
 455   }
 456 }
 457
 458 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 459 /// returns the newly negated expression.
 460 static SDValue GetNegatedExpression(SDValue Op, SelectionDAG &DAG,
 461                                     bool LegalOperations, unsigned Depth = 0) {
 462   // fneg is removable even if it has multiple uses.
 463   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 464
 465   // Don't allow anything with multiple uses.
 466   assert(Op.hasOneUse() && "Unknown reuse!");
 467
 468   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 469   switch (Op.getOpcode()) {
 470   default: llvm_unreachable("Unknown code");
 471   case ISD::ConstantFP: {
 472     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 473     V.changeSign();
 474     return DAG.getConstantFP(V, Op.getValueType());
 475   }
 476   case ISD::FADD:
 477     // FIXME: determine better conditions for this xform.
 478     assert(DAG.getTarget().Options.UnsafeFPMath);
 479
 480     // fold (fneg (fadd A, B)) -> (fsub (fneg A), B)
 481     if (isNegatibleForFree(Op.getOperand(0), LegalOperations,
 482                            DAG.getTargetLoweringInfo(),
 483                            &DAG.getTarget().Options, Depth+1))
 484       return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 485                          GetNegatedExpression(Op.getOperand(0), DAG,
 486                                               LegalOperations, Depth+1),
 487                          Op.getOperand(1));
 488     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 489     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 490                        GetNegatedExpression(Op.getOperand(1), DAG,
 491                                             LegalOperations, Depth+1),
 492                        Op.getOperand(0));
 493   case ISD::FSUB:
 494     // We can't turn -(A-B) into B-A when we honor signed zeros.
 495     assert(DAG.getTarget().Options.UnsafeFPMath);
 496
 497     // fold (fneg (fsub 0, B)) -> B
 498     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 499       if (N0CFP->getValueAPF().isZero())
 500         return Op.getOperand(1);
 501
 502     // fold (fneg (fsub A, B)) -> (fsub B, A)
 503     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 504                        Op.getOperand(1), Op.getOperand(0));
 505
 506   case ISD::FMUL:
 507   case ISD::FDIV:
 508     assert(!DAG.getTarget().Options.HonorSignDependentRoundingFPMath());
 509
 510     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y)
 511     if (isNegatibleForFree(Op.getOperand(0), LegalOperations,
 512                            DAG.getTargetLoweringInfo(),
 513                            &DAG.getTarget().Options, Depth+1))
 514       return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 515                          GetNegatedExpression(Op.getOperand(0), DAG,
 516                                               LegalOperations, Depth+1),
 517                          Op.getOperand(1));
 518
 519     // fold (fneg (fmul X, Y)) -> (fmul X, (fneg Y))
 520     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 521                        Op.getOperand(0),
 522                        GetNegatedExpression(Op.getOperand(1), DAG,
 523                                             LegalOperations, Depth+1));
 524
 525   case ISD::FP_EXTEND:
 526   case ISD::FSIN:
 527     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 528                        GetNegatedExpression(Op.getOperand(0), DAG,
 529                                             LegalOperations, Depth+1));
 530   case ISD::FP_ROUND:
 531       return DAG.getNode(ISD::FP_ROUND, Op.getDebugLoc(), Op.getValueType(),
 532                          GetNegatedExpression(Op.getOperand(0), DAG,
 533                                               LegalOperations, Depth+1),
 534                          Op.getOperand(1));
 535   }
 536 }
 537
 538
 539 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 540 // that selects between the values 1 and 0, making it equivalent to a setcc.
 541 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 542 // nodes based on the type of node we are checking.  This simplifies life a
 543 // bit for the callers.
 544 static bool isSetCCEquivalent(SDValue N, SDValue &LHS, SDValue &RHS,
 545                               SDValue &CC) {
 546   if (N.getOpcode() == ISD::SETCC) {
 547     LHS = N.getOperand(0);
 548     RHS = N.getOperand(1);
 549     CC  = N.getOperand(2);
 550     return true;
 551   }
 552   if (N.getOpcode() == ISD::SELECT_CC &&
 553       N.getOperand(2).getOpcode() == ISD::Constant &&
 554       N.getOperand(3).getOpcode() == ISD::Constant &&
 555       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 556       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 557     LHS = N.getOperand(0);
 558     RHS = N.getOperand(1);
 559     CC  = N.getOperand(4);
 560     return true;
 561   }
 562   return false;
 563 }
 564
 565 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 566 // one use.  If this is true, it allows the users to invert the operation for
 567 // free when it is profitable to do so.
 568 static bool isOneUseSetCC(SDValue N) {
 569   SDValue N0, N1, N2;
 570   if (isSetCCEquivalent(N, N0, N1, N2) && N.getNode()->hasOneUse())
 571     return true;
 572   return false;
 573 }
 574
 575 SDValue DAGCombiner::ReassociateOps(unsigned Opc, DebugLoc DL,
 576                                     SDValue N0, SDValue N1) {
 577   EVT VT = N0.getValueType();
 578   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 579     if (isa<ConstantSDNode>(N1)) {
 580       // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 581       SDValue OpNode =
 582         DAG.FoldConstantArithmetic(Opc, VT,
 583                                    cast<ConstantSDNode>(N0.getOperand(1)),
 584                                    cast<ConstantSDNode>(N1));
 585       return DAG.getNode(Opc, DL, VT, N0.getOperand(0), OpNode);
 586     }
 587     if (N0.hasOneUse()) {
 588       // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 589       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 590                                    N0.getOperand(0), N1);
 591       AddToWorkList(OpNode.getNode());
 592       return DAG.getNode(Opc, DL, VT, OpNode, N0.getOperand(1));
 593     }
 594   }
 595
 596   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 597     if (isa<ConstantSDNode>(N0)) {
 598       // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 599       SDValue OpNode =
 600         DAG.FoldConstantArithmetic(Opc, VT,
 601                                    cast<ConstantSDNode>(N1.getOperand(1)),
 602                                    cast<ConstantSDNode>(N0));
 603       return DAG.getNode(Opc, DL, VT, N1.getOperand(0), OpNode);
 604     }
 605     if (N1.hasOneUse()) {
 606       // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 607       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 608                                    N1.getOperand(0), N0);
 609       AddToWorkList(OpNode.getNode());
 610       return DAG.getNode(Opc, DL, VT, OpNode, N1.getOperand(1));
 611     }
 612   }
 613
 614   return SDValue();
 615 }
 616
 617 SDValue DAGCombiner::CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 618                                bool AddTo) {
 619   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 620   ++NodesCombined;
 621   DEBUG(dbgs() << "\nReplacing.1 ";
 622         N->dump(&DAG);
 623         dbgs() << "\nWith: ";
 624         To[0].getNode()->dump(&DAG);
 625         dbgs() << " and " << NumTo-1 << " other values\n";
 626         for (unsigned i = 0, e = NumTo; i != e; ++i)
 627           assert((!To[i].getNode() ||
 628                   N->getValueType(i) == To[i].getValueType()) &&
 629                  "Cannot combine value to value of different type!"));
 630   WorkListRemover DeadNodes(*this);
 631   DAG.ReplaceAllUsesWith(N, To);
 632   if (AddTo) {
 633     // Push the new nodes and any users onto the worklist
 634     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 635       if (To[i].getNode()) {
 636         AddToWorkList(To[i].getNode());
 637         AddUsersToWorkList(To[i].getNode());
 638       }
 639     }
 640   }
 641
 642   // Finally, if the node is now dead, remove it from the graph.  The node
 643   // may not be dead if the replacement process recursively simplified to
 644   // something else needing this node.
 645   if (N->use_empty()) {
 646     // Nodes can be reintroduced into the worklist.  Make sure we do not
 647     // process a node that has been replaced.
 648     removeFromWorkList(N);
 649
 650     // Finally, since the node is now dead, remove it from the graph.
 651     DAG.DeleteNode(N);
 652   }
 653   return SDValue(N, 0);
 654 }
 655
 656 void DAGCombiner::
 657 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 658   // Replace all uses.  If any nodes become isomorphic to other nodes and
 659   // are deleted, make sure to remove them from our worklist.
 660   WorkListRemover DeadNodes(*this);
 661   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New);
 662
 663   // Push the new node and any (possibly new) users onto the worklist.
 664   AddToWorkList(TLO.New.getNode());
 665   AddUsersToWorkList(TLO.New.getNode());
 666
 667   // Finally, if the node is now dead, remove it from the graph.  The node
 668   // may not be dead if the replacement process recursively simplified to
 669   // something else needing this node.
 670   if (TLO.Old.getNode()->use_empty()) {
 671     removeFromWorkList(TLO.Old.getNode());
 672
 673     // If the operands of this node are only used by the node, they will now
 674     // be dead.  Make sure to visit them first to delete dead nodes early.
 675     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands(); i != e; ++i)
 676       if (TLO.Old.getNode()->getOperand(i).getNode()->hasOneUse())
 677         AddToWorkList(TLO.Old.getNode()->getOperand(i).getNode());
 678
 679     DAG.DeleteNode(TLO.Old.getNode());
 680   }
 681 }
 682
 683 /// SimplifyDemandedBits - Check the specified integer node value to see if
 684 /// it can be simplified or if things it uses can be simplified by bit
 685 /// propagation.  If so, return true.
 686 bool DAGCombiner::SimplifyDemandedBits(SDValue Op, const APInt &Demanded) {
 687   TargetLowering::TargetLoweringOpt TLO(DAG, LegalTypes, LegalOperations);
 688   APInt KnownZero, KnownOne;
 689   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 690     return false;
 691
 692   // Revisit the node.
 693   AddToWorkList(Op.getNode());
 694
 695   // Replace the old value with the new one.
 696   ++NodesCombined;
 697   DEBUG(dbgs() << "\nReplacing.2 ";
 698         TLO.Old.getNode()->dump(&DAG);
 699         dbgs() << "\nWith: ";
 700         TLO.New.getNode()->dump(&DAG);
 701         dbgs() << '\n');
 702
 703   CommitTargetLoweringOpt(TLO);
 704   return true;
 705 }
 706
 707 void DAGCombiner::ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad) {
 708   DebugLoc dl = Load->getDebugLoc();
 709   EVT VT = Load->getValueType(0);
 710   SDValue Trunc = DAG.getNode(ISD::TRUNCATE, dl, VT, SDValue(ExtLoad, 0));
 711
 712   DEBUG(dbgs() << "\nReplacing.9 ";
 713         Load->dump(&DAG);
 714         dbgs() << "\nWith: ";
 715         Trunc.getNode()->dump(&DAG);
 716         dbgs() << '\n');
 717   WorkListRemover DeadNodes(*this);
 718   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 0), Trunc);
 719   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 1), SDValue(ExtLoad, 1));
 720   removeFromWorkList(Load);
 721   DAG.DeleteNode(Load);
 722   AddToWorkList(Trunc.getNode());
 723 }
 724
 725 SDValue DAGCombiner::PromoteOperand(SDValue Op, EVT PVT, bool &Replace) {
 726   Replace = false;
 727   DebugLoc dl = Op.getDebugLoc();
 728   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(Op)) {
 729     EVT MemVT = LD->getMemoryVT();
 730     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 731       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD
 732                                                   : ISD::EXTLOAD)
 733       : LD->getExtensionType();
 734     Replace = true;
 735     return DAG.getExtLoad(ExtType, dl, PVT,
 736                           LD->getChain(), LD->getBasePtr(),
 737                           LD->getPointerInfo(),
 738                           MemVT, LD->isVolatile(),
 739                           LD->isNonTemporal(), LD->getAlignment());
 740   }
 741
 742   unsigned Opc = Op.getOpcode();
 743   switch (Opc) {
 744   default: break;
 745   case ISD::AssertSext:
 746     return DAG.getNode(ISD::AssertSext, dl, PVT,
 747                        SExtPromoteOperand(Op.getOperand(0), PVT),
 748                        Op.getOperand(1));
 749   case ISD::AssertZext:
 750     return DAG.getNode(ISD::AssertZext, dl, PVT,
 751                        ZExtPromoteOperand(Op.getOperand(0), PVT),
 752                        Op.getOperand(1));
 753   case ISD::Constant: {
 754     unsigned ExtOpc =
 755       Op.getValueType().isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 756     return DAG.getNode(ExtOpc, dl, PVT, Op);
 757   }
 758   }
 759
 760   if (!TLI.isOperationLegal(ISD::ANY_EXTEND, PVT))
 761     return SDValue();
 762   return DAG.getNode(ISD::ANY_EXTEND, dl, PVT, Op);
 763 }
 764
 765 SDValue DAGCombiner::SExtPromoteOperand(SDValue Op, EVT PVT) {
 766   if (!TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, PVT))
 767     return SDValue();
 768   EVT OldVT = Op.getValueType();
 769   DebugLoc dl = Op.getDebugLoc();
 770   bool Replace = false;
 771   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 772   if (NewOp.getNode() == 0)
 773     return SDValue();
 774   AddToWorkList(NewOp.getNode());
 775
 776   if (Replace)
 777     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 778   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NewOp.getValueType(), NewOp,
 779                      DAG.getValueType(OldVT));
 780 }
 781
 782 SDValue DAGCombiner::ZExtPromoteOperand(SDValue Op, EVT PVT) {
 783   EVT OldVT = Op.getValueType();
 784   DebugLoc dl = Op.getDebugLoc();
 785   bool Replace = false;
 786   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 787   if (NewOp.getNode() == 0)
 788     return SDValue();
 789   AddToWorkList(NewOp.getNode());
 790
 791   if (Replace)
 792     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 793   return DAG.getZeroExtendInReg(NewOp, dl, OldVT);
 794 }
 795
 796 /// PromoteIntBinOp - Promote the specified integer binary operation if the
 797 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 798 /// promote i16 operations to i32 since i16 instructions are longer.
 799 SDValue DAGCombiner::PromoteIntBinOp(SDValue Op) {
 800   if (!LegalOperations)
 801     return SDValue();
 802
 803   EVT VT = Op.getValueType();
 804   if (VT.isVector() || !VT.isInteger())
 805     return SDValue();
 806
 807   // If operation type is 'undesirable', e.g. i16 on x86, consider
 808   // promoting it.
 809   unsigned Opc = Op.getOpcode();
 810   if (TLI.isTypeDesirableForOp(Opc, VT))
 811     return SDValue();
 812
 813   EVT PVT = VT;
 814   // Consult target whether it is a good idea to promote this operation and
 815   // what's the right type to promote it to.
 816   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 817     assert(PVT != VT && "Don't know what type to promote to!");
 818
 819     bool Replace0 = false;
 820     SDValue N0 = Op.getOperand(0);
 821     SDValue NN0 = PromoteOperand(N0, PVT, Replace0);
 822     if (NN0.getNode() == 0)
 823       return SDValue();
 824
 825     bool Replace1 = false;
 826     SDValue N1 = Op.getOperand(1);
 827     SDValue NN1;
 828     if (N0 == N1)
 829       NN1 = NN0;
 830     else {
 831       NN1 = PromoteOperand(N1, PVT, Replace1);
 832       if (NN1.getNode() == 0)
 833         return SDValue();
 834     }
 835
 836     AddToWorkList(NN0.getNode());
 837     if (NN1.getNode())
 838       AddToWorkList(NN1.getNode());
 839
 840     if (Replace0)
 841       ReplaceLoadWithPromotedLoad(N0.getNode(), NN0.getNode());
 842     if (Replace1)
 843       ReplaceLoadWithPromotedLoad(N1.getNode(), NN1.getNode());
 844
 845     DEBUG(dbgs() << "\nPromoting ";
 846           Op.getNode()->dump(&DAG));
 847     DebugLoc dl = Op.getDebugLoc();
 848     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 849                        DAG.getNode(Opc, dl, PVT, NN0, NN1));
 850   }
 851   return SDValue();
 852 }
 853
 854 /// PromoteIntShiftOp - Promote the specified integer shift operation if the
 855 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 856 /// promote i16 operations to i32 since i16 instructions are longer.
 857 SDValue DAGCombiner::PromoteIntShiftOp(SDValue Op) {
 858   if (!LegalOperations)
 859     return SDValue();
 860
 861   EVT VT = Op.getValueType();
 862   if (VT.isVector() || !VT.isInteger())
 863     return SDValue();
 864
 865   // If operation type is 'undesirable', e.g. i16 on x86, consider
 866   // promoting it.
 867   unsigned Opc = Op.getOpcode();
 868   if (TLI.isTypeDesirableForOp(Opc, VT))
 869     return SDValue();
 870
 871   EVT PVT = VT;
 872   // Consult target whether it is a good idea to promote this operation and
 873   // what's the right type to promote it to.
 874   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 875     assert(PVT != VT && "Don't know what type to promote to!");
 876
 877     bool Replace = false;
 878     SDValue N0 = Op.getOperand(0);
 879     if (Opc == ISD::SRA)
 880       N0 = SExtPromoteOperand(Op.getOperand(0), PVT);
 881     else if (Opc == ISD::SRL)
 882       N0 = ZExtPromoteOperand(Op.getOperand(0), PVT);
 883     else
 884       N0 = PromoteOperand(N0, PVT, Replace);
 885     if (N0.getNode() == 0)
 886       return SDValue();
 887
 888     AddToWorkList(N0.getNode());
 889     if (Replace)
 890       ReplaceLoadWithPromotedLoad(Op.getOperand(0).getNode(), N0.getNode());
 891
 892     DEBUG(dbgs() << "\nPromoting ";
 893           Op.getNode()->dump(&DAG));
 894     DebugLoc dl = Op.getDebugLoc();
 895     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 896                        DAG.getNode(Opc, dl, PVT, N0, Op.getOperand(1)));
 897   }
 898   return SDValue();
 899 }
 900
 901 SDValue DAGCombiner::PromoteExtend(SDValue Op) {
 902   if (!LegalOperations)
 903     return SDValue();
 904
 905   EVT VT = Op.getValueType();
 906   if (VT.isVector() || !VT.isInteger())
 907     return SDValue();
 908
 909   // If operation type is 'undesirable', e.g. i16 on x86, consider
 910   // promoting it.
 911   unsigned Opc = Op.getOpcode();
 912   if (TLI.isTypeDesirableForOp(Opc, VT))
 913     return SDValue();
 914
 915   EVT PVT = VT;
 916   // Consult target whether it is a good idea to promote this operation and
 917   // what's the right type to promote it to.
 918   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 919     assert(PVT != VT && "Don't know what type to promote to!");
 920     // fold (aext (aext x)) -> (aext x)
 921     // fold (aext (zext x)) -> (zext x)
 922     // fold (aext (sext x)) -> (sext x)
 923     DEBUG(dbgs() << "\nPromoting ";
 924           Op.getNode()->dump(&DAG));
 925     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), VT, Op.getOperand(0));
 926   }
 927   return SDValue();
 928 }
 929
 930 bool DAGCombiner::PromoteLoad(SDValue Op) {
 931   if (!LegalOperations)
 932     return false;
 933
 934   EVT VT = Op.getValueType();
 935   if (VT.isVector() || !VT.isInteger())
 936     return false;
 937
 938   // If operation type is 'undesirable', e.g. i16 on x86, consider
 939   // promoting it.
 940   unsigned Opc = Op.getOpcode();
 941   if (TLI.isTypeDesirableForOp(Opc, VT))
 942     return false;
 943
 944   EVT PVT = VT;
 945   // Consult target whether it is a good idea to promote this operation and
 946   // what's the right type to promote it to.
 947   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 948     assert(PVT != VT && "Don't know what type to promote to!");
 949
 950     DebugLoc dl = Op.getDebugLoc();
 951     SDNode *N = Op.getNode();
 952     LoadSDNode *LD = cast<LoadSDNode>(N);
 953     EVT MemVT = LD->getMemoryVT();
 954     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 955       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD
 956                                                   : ISD::EXTLOAD)
 957       : LD->getExtensionType();
 958     SDValue NewLD = DAG.getExtLoad(ExtType, dl, PVT,
 959                                    LD->getChain(), LD->getBasePtr(),
 960                                    LD->getPointerInfo(),
 961                                    MemVT, LD->isVolatile(),
 962                                    LD->isNonTemporal(), LD->getAlignment());
 963     SDValue Result = DAG.getNode(ISD::TRUNCATE, dl, VT, NewLD);
 964
 965     DEBUG(dbgs() << "\nPromoting ";
 966           N->dump(&DAG);
 967           dbgs() << "\nTo: ";
 968           Result.getNode()->dump(&DAG);
 969           dbgs() << '\n');
 970     WorkListRemover DeadNodes(*this);
 971     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result);
 972     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), NewLD.getValue(1));
 973     removeFromWorkList(N);
 974     DAG.DeleteNode(N);
 975     AddToWorkList(Result.getNode());
 976     return true;
 977   }
 978   return false;
 979 }
 980
 981
 982 //===----------------------------------------------------------------------===//
 983 //  Main DAG Combiner implementation
 984 //===----------------------------------------------------------------------===//
 985
 986 void DAGCombiner::Run(CombineLevel AtLevel) {
 987   // set the instance variables, so that the various visit routines may use it.
 988   Level = AtLevel;
 989   LegalOperations = Level >= AfterLegalizeVectorOps;
 990   LegalTypes = Level >= AfterLegalizeTypes;
 991
 992   // Add all the dag nodes to the worklist.
 993   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 994        E = DAG.allnodes_end(); I != E; ++I)
 995     AddToWorkList(I);
 996
 997   // Create a dummy node (which is not added to allnodes), that adds a reference
 998   // to the root node, preventing it from being deleted, and tracking any
 999   // changes of the root.
1000   HandleSDNode Dummy(DAG.getRoot());
1001
1002   // The root of the dag may dangle to deleted nodes until the dag combiner is
1003   // done.  Set it to null to avoid confusion.
1004   DAG.setRoot(SDValue());
1005
1006   // while the worklist isn't empty, find a node and
1007   // try and combine it.
1008   while (!WorkListContents.empty()) {
1009     SDNode *N;
1010     // The WorkListOrder holds the SDNodes in order, but it may contain duplicates.
1011     // In order to avoid a linear scan, we use a set (O(log N)) to hold what the
1012     // worklist *should* contain, and check the node we want to visit is should
1013     // actually be visited.
1014     do {
1015       N = WorkListOrder.pop_back_val();
1016     } while (!WorkListContents.erase(N));
1017
1018     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
1019     // N is deleted from the DAG, since they too may now be dead or may have a
1020     // reduced number of uses, allowing other xforms.
1021     if (N->use_empty() && N != &Dummy) {
1022       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1023         AddToWorkList(N->getOperand(i).getNode());
1024
1025       DAG.DeleteNode(N);
1026       continue;
1027     }
1028
1029     SDValue RV = combine(N);
1030
1031     if (RV.getNode() == 0)
1032       continue;
1033
1034     ++NodesCombined;
1035
1036     // If we get back the same node we passed in, rather than a new node or
1037     // zero, we know that the node must have defined multiple values and
1038     // CombineTo was used.  Since CombineTo takes care of the worklist
1039     // mechanics for us, we have no work to do in this case.
1040     if (RV.getNode() == N)
1041       continue;
1042
1043     assert(N->getOpcode() != ISD::DELETED_NODE &&
1044            RV.getNode()->getOpcode() != ISD::DELETED_NODE &&
1045            "Node was deleted but visit returned new node!");
1046
1047     DEBUG(dbgs() << "\nReplacing.3 ";
1048           N->dump(&DAG);
1049           dbgs() << "\nWith: ";
1050           RV.getNode()->dump(&DAG);
1051           dbgs() << '\n');
1052
1053     // Transfer debug value.
1054     DAG.TransferDbgValues(SDValue(N, 0), RV);
1055     WorkListRemover DeadNodes(*this);
1056     if (N->getNumValues() == RV.getNode()->getNumValues())
1057       DAG.ReplaceAllUsesWith(N, RV.getNode());
1058     else {
1059       assert(N->getValueType(0) == RV.getValueType() &&
1060              N->getNumValues() == 1 && "Type mismatch");
1061       SDValue OpV = RV;
1062       DAG.ReplaceAllUsesWith(N, &OpV);
1063     }
1064
1065     // Push the new node and any users onto the worklist
1066     AddToWorkList(RV.getNode());
1067     AddUsersToWorkList(RV.getNode());
1068
1069     // Add any uses of the old node to the worklist in case this node is the
1070     // last one that uses them.  They may become dead after this node is
1071     // deleted.
1072     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1073       AddToWorkList(N->getOperand(i).getNode());
1074
1075     // Finally, if the node is now dead, remove it from the graph.  The node
1076     // may not be dead if the replacement process recursively simplified to
1077     // something else needing this node.
1078     if (N->use_empty()) {
1079       // Nodes can be reintroduced into the worklist.  Make sure we do not
1080       // process a node that has been replaced.
1081       removeFromWorkList(N);
1082
1083       // Finally, since the node is now dead, remove it from the graph.
1084       DAG.DeleteNode(N);
1085     }
1086   }
1087
1088   // If the root changed (e.g. it was a dead load, update the root).
1089   DAG.setRoot(Dummy.getValue());
1090   DAG.RemoveDeadNodes();
1091 }
1092
1093 SDValue DAGCombiner::visit(SDNode *N) {
1094   switch (N->getOpcode()) {
1095   default: break;
1096   case ISD::TokenFactor:        return visitTokenFactor(N);
1097   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
1098   case ISD::ADD:                return visitADD(N);
1099   case ISD::SUB:                return visitSUB(N);
1100   case ISD::ADDC:               return visitADDC(N);
1101   case ISD::SUBC:               return visitSUBC(N);
1102   case ISD::ADDE:               return visitADDE(N);
1103   case ISD::SUBE:               return visitSUBE(N);
1104   case ISD::MUL:                return visitMUL(N);
1105   case ISD::SDIV:               return visitSDIV(N);
1106   case ISD::UDIV:               return visitUDIV(N);
1107   case ISD::SREM:               return visitSREM(N);
1108   case ISD::UREM:               return visitUREM(N);
1109   case ISD::MULHU:              return visitMULHU(N);
1110   case ISD::MULHS:              return visitMULHS(N);
1111   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
1112   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
1113   case ISD::SMULO:              return visitSMULO(N);
1114   case ISD::UMULO:              return visitUMULO(N);
1115   case ISD::SDIVREM:            return visitSDIVREM(N);
1116   case ISD::UDIVREM:            return visitUDIVREM(N);
1117   case ISD::AND:                return visitAND(N);
1118   case ISD::OR:                 return visitOR(N);
1119   case ISD::XOR:                return visitXOR(N);
1120   case ISD::SHL:                return visitSHL(N);
1121   case ISD::SRA:                return visitSRA(N);
1122   case ISD::SRL:                return visitSRL(N);
1123   case ISD::CTLZ:               return visitCTLZ(N);
1124   case ISD::CTLZ_ZERO_UNDEF:    return visitCTLZ_ZERO_UNDEF(N);
1125   case ISD::CTTZ:               return visitCTTZ(N);
1126   case ISD::CTTZ_ZERO_UNDEF:    return visitCTTZ_ZERO_UNDEF(N);
1127   case ISD::CTPOP:              return visitCTPOP(N);
1128   case ISD::SELECT:             return visitSELECT(N);
1129   case ISD::SELECT_CC:          return visitSELECT_CC(N);
1130   case ISD::SETCC:              return visitSETCC(N);
1131   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
1132   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
1133   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
1134   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
1135   case ISD::TRUNCATE:           return visitTRUNCATE(N);
1136   case ISD::BITCAST:            return visitBITCAST(N);
1137   case ISD::BUILD_PAIR:         return visitBUILD_PAIR(N);
1138   case ISD::FADD:               return visitFADD(N);
1139   case ISD::FSUB:               return visitFSUB(N);
1140   case ISD::FMUL:               return visitFMUL(N);
1141   case ISD::FMA:                return visitFMA(N);
1142   case ISD::FDIV:               return visitFDIV(N);
1143   case ISD::FREM:               return visitFREM(N);
1144   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
1145   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
1146   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
1147   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
1148   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
1149   case ISD::FP_ROUND:           return visitFP_ROUND(N);
1150   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
1151   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
1152   case ISD::FNEG:               return visitFNEG(N);
1153   case ISD::FABS:               return visitFABS(N);
1154   case ISD::FFLOOR:             return visitFFLOOR(N);
1155   case ISD::FCEIL:              return visitFCEIL(N);
1156   case ISD::FTRUNC:             return visitFTRUNC(N);
1157   case ISD::BRCOND:             return visitBRCOND(N);
1158   case ISD::BR_CC:              return visitBR_CC(N);
1159   case ISD::LOAD:               return visitLOAD(N);
1160   case ISD::STORE:              return visitSTORE(N);
1161   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
1162   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
1163   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
1164   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
1165   case ISD::EXTRACT_SUBVECTOR:  return visitEXTRACT_SUBVECTOR(N);
1166   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
1167   }
1168   return SDValue();
1169 }
1170
1171 SDValue DAGCombiner::combine(SDNode *N) {
1172   SDValue RV = visit(N);
1173
1174   // If nothing happened, try a target-specific DAG combine.
1175   if (RV.getNode() == 0) {
1176     assert(N->getOpcode() != ISD::DELETED_NODE &&
1177            "Node was deleted but visit returned NULL!");
1178
1179     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
1180         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
1181
1182       // Expose the DAG combiner to the target combiner impls.
1183       TargetLowering::DAGCombinerInfo
1184         DagCombineInfo(DAG, Level, false, this);
1185
1186       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
1187     }
1188   }
1189
1190   // If nothing happened still, try promoting the operation.
1191   if (RV.getNode() == 0) {
1192     switch (N->getOpcode()) {
1193     default: break;
1194     case ISD::ADD:
1195     case ISD::SUB:
1196     case ISD::MUL:
1197     case ISD::AND:
1198     case ISD::OR:
1199     case ISD::XOR:
1200       RV = PromoteIntBinOp(SDValue(N, 0));
1201       break;
1202     case ISD::SHL:
1203     case ISD::SRA:
1204     case ISD::SRL:
1205       RV = PromoteIntShiftOp(SDValue(N, 0));
1206       break;
1207     case ISD::SIGN_EXTEND:
1208     case ISD::ZERO_EXTEND:
1209     case ISD::ANY_EXTEND:
1210       RV = PromoteExtend(SDValue(N, 0));
1211       break;
1212     case ISD::LOAD:
1213       if (PromoteLoad(SDValue(N, 0)))
1214         RV = SDValue(N, 0);
1215       break;
1216     }
1217   }
1218
1219   // If N is a commutative binary node, try commuting it to enable more
1220   // sdisel CSE.
1221   if (RV.getNode() == 0 &&
1222       SelectionDAG::isCommutativeBinOp(N->getOpcode()) &&
1223       N->getNumValues() == 1) {
1224     SDValue N0 = N->getOperand(0);
1225     SDValue N1 = N->getOperand(1);
1226
1227     // Constant operands are canonicalized to RHS.
1228     if (isa<ConstantSDNode>(N0) || !isa<ConstantSDNode>(N1)) {
1229       SDValue Ops[] = { N1, N0 };
1230       SDNode *CSENode = DAG.getNodeIfExists(N->getOpcode(), N->getVTList(),
1231                                             Ops, 2);
1232       if (CSENode)
1233         return SDValue(CSENode, 0);
1234     }
1235   }
1236
1237   return RV;
1238 }
1239
1240 /// getInputChainForNode - Given a node, return its input chain if it has one,
1241 /// otherwise return a null sd operand.
1242 static SDValue getInputChainForNode(SDNode *N) {
1243   if (unsigned NumOps = N->getNumOperands()) {
1244     if (N->getOperand(0).getValueType() == MVT::Other)
1245       return N->getOperand(0);
1246     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
1247       return N->getOperand(NumOps-1);
1248     for (unsigned i = 1; i < NumOps-1; ++i)
1249       if (N->getOperand(i).getValueType() == MVT::Other)
1250         return N->getOperand(i);
1251   }
1252   return SDValue();
1253 }
1254
1255 SDValue DAGCombiner::visitTokenFactor(SDNode *N) {
1256   // If N has two operands, where one has an input chain equal to the other,
1257   // the 'other' chain is redundant.
1258   if (N->getNumOperands() == 2) {
1259     if (getInputChainForNode(N->getOperand(0).getNode()) == N->getOperand(1))
1260       return N->getOperand(0);
1261     if (getInputChainForNode(N->getOperand(1).getNode()) == N->getOperand(0))
1262       return N->getOperand(1);
1263   }
1264
1265   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
1266   SmallVector<SDValue, 8> Ops;    // Ops for replacing token factor.
1267   SmallPtrSet<SDNode*, 16> SeenOps;
1268   bool Changed = false;             // If we should replace this token factor.
1269
1270   // Start out with this token factor.
1271   TFs.push_back(N);
1272
1273   // Iterate through token factors.  The TFs grows when new token factors are
1274   // encountered.
1275   for (unsigned i = 0; i < TFs.size(); ++i) {
1276     SDNode *TF = TFs[i];
1277
1278     // Check each of the operands.
1279     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
1280       SDValue Op = TF->getOperand(i);
1281
1282       switch (Op.getOpcode()) {
1283       case ISD::EntryToken:
1284         // Entry tokens don't need to be added to the list. They are
1285         // rededundant.
1286         Changed = true;
1287         break;
1288
1289       case ISD::TokenFactor:
1290         if (Op.hasOneUse() &&
1291             std::find(TFs.begin(), TFs.end(), Op.getNode()) == TFs.end()) {
1292           // Queue up for processing.
1293           TFs.push_back(Op.getNode());
1294           // Clean up in case the token factor is removed.
1295           AddToWorkList(Op.getNode());
1296           Changed = true;
1297           break;
1298         }
1299         // Fall thru
1300
1301       default:
1302         // Only add if it isn't already in the list.
1303         if (SeenOps.insert(Op.getNode()))
1304           Ops.push_back(Op);
1305         else
1306           Changed = true;
1307         break;
1308       }
1309     }
1310   }
1311
1312   SDValue Result;
1313
1314   // If we've change things around then replace token factor.
1315   if (Changed) {
1316     if (Ops.empty()) {
1317       // The entry token is the only possible outcome.
1318       Result = DAG.getEntryNode();
1319     } else {
1320       // New and improved token factor.
1321       Result = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
1322                            MVT::Other, &Ops[0], Ops.size());
1323     }
1324
1325     // Don't add users to work list.
1326     return CombineTo(N, Result, false);
1327   }
1328
1329   return Result;
1330 }
1331
1332 /// MERGE_VALUES can always be eliminated.
1333 SDValue DAGCombiner::visitMERGE_VALUES(SDNode *N) {
1334   WorkListRemover DeadNodes(*this);
1335   // Replacing results may cause a different MERGE_VALUES to suddenly
1336   // be CSE'd with N, and carry its uses with it. Iterate until no
1337   // uses remain, to ensure that the node can be safely deleted.
1338   // First add the users of this node to the work list so that they
1339   // can be tried again once they have new operands.
1340   AddUsersToWorkList(N);
1341   do {
1342     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1343       DAG.ReplaceAllUsesOfValueWith(SDValue(N, i), N->getOperand(i));
1344   } while (!N->use_empty());
1345   removeFromWorkList(N);
1346   DAG.DeleteNode(N);
1347   return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1348 }
1349
1350 static
1351 SDValue combineShlAddConstant(DebugLoc DL, SDValue N0, SDValue N1,
1352                               SelectionDAG &DAG) {
1353   EVT VT = N0.getValueType();
1354   SDValue N00 = N0.getOperand(0);
1355   SDValue N01 = N0.getOperand(1);
1356   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
1357
1358   if (N01C && N00.getOpcode() == ISD::ADD && N00.getNode()->hasOneUse() &&
1359       isa<ConstantSDNode>(N00.getOperand(1))) {
1360     // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1361     N0 = DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
1362                      DAG.getNode(ISD::SHL, N00.getDebugLoc(), VT,
1363                                  N00.getOperand(0), N01),
1364                      DAG.getNode(ISD::SHL, N01.getDebugLoc(), VT,
1365                                  N00.getOperand(1), N01));
1366     return DAG.getNode(ISD::ADD, DL, VT, N0, N1);
1367   }
1368
1369   return SDValue();
1370 }
1371
1372 SDValue DAGCombiner::visitADD(SDNode *N) {
1373   SDValue N0 = N->getOperand(0);
1374   SDValue N1 = N->getOperand(1);
1375   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1376   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1377   EVT VT = N0.getValueType();
1378
1379   // fold vector ops
1380   if (VT.isVector()) {
1381     SDValue FoldedVOp = SimplifyVBinOp(N);
1382     if (FoldedVOp.getNode()) return FoldedVOp;
1383
1384     // fold (add x, 0) -> x, vector edition
1385     if (ISD::isBuildVectorAllZeros(N1.getNode()))
1386       return N0;
1387     if (ISD::isBuildVectorAllZeros(N0.getNode()))
1388       return N1;
1389   }
1390
1391   // fold (add x, undef) -> undef
1392   if (N0.getOpcode() == ISD::UNDEF)
1393     return N0;
1394   if (N1.getOpcode() == ISD::UNDEF)
1395     return N1;
1396   // fold (add c1, c2) -> c1+c2
1397   if (N0C && N1C)
1398     return DAG.FoldConstantArithmetic(ISD::ADD, VT, N0C, N1C);
1399   // canonicalize constant to RHS
1400   if (N0C && !N1C)
1401     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0);
1402   // fold (add x, 0) -> x
1403   if (N1C && N1C->isNullValue())
1404     return N0;
1405   // fold (add Sym, c) -> Sym+c
1406   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1407     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA) && N1C &&
1408         GA->getOpcode() == ISD::GlobalAddress)
1409       return DAG.getGlobalAddress(GA->getGlobal(), N1C->getDebugLoc(), VT,
1410                                   GA->getOffset() +
1411                                     (uint64_t)N1C->getSExtValue());
1412   // fold ((c1-A)+c2) -> (c1+c2)-A
1413   if (N1C && N0.getOpcode() == ISD::SUB)
1414     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
1415       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1416                          DAG.getConstant(N1C->getAPIntValue()+
1417                                          N0C->getAPIntValue(), VT),
1418                          N0.getOperand(1));
1419   // reassociate add
1420   SDValue RADD = ReassociateOps(ISD::ADD, N->getDebugLoc(), N0, N1);
1421   if (RADD.getNode() != 0)
1422     return RADD;
1423   // fold ((0-A) + B) -> B-A
1424   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
1425       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
1426     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1, N0.getOperand(1));
1427   // fold (A + (0-B)) -> A-B
1428   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
1429       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
1430     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1.getOperand(1));
1431   // fold (A+(B-A)) -> B
1432   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
1433     return N1.getOperand(0);
1434   // fold ((B-A)+A) -> B
1435   if (N0.getOpcode() == ISD::SUB && N1 == N0.getOperand(1))
1436     return N0.getOperand(0);
1437   // fold (A+(B-(A+C))) to (B-C)
1438   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1439       N0 == N1.getOperand(1).getOperand(0))
1440     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1441                        N1.getOperand(1).getOperand(1));
1442   // fold (A+(B-(C+A))) to (B-C)
1443   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1444       N0 == N1.getOperand(1).getOperand(1))
1445     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1446                        N1.getOperand(1).getOperand(0));
1447   // fold (A+((B-A)+or-C)) to (B+or-C)
1448   if ((N1.getOpcode() == ISD::SUB || N1.getOpcode() == ISD::ADD) &&
1449       N1.getOperand(0).getOpcode() == ISD::SUB &&
1450       N0 == N1.getOperand(0).getOperand(1))
1451     return DAG.getNode(N1.getOpcode(), N->getDebugLoc(), VT,
1452                        N1.getOperand(0).getOperand(0), N1.getOperand(1));
1453
1454   // fold (A-B)+(C-D) to (A+C)-(B+D) when A or C is constant
1455   if (N0.getOpcode() == ISD::SUB && N1.getOpcode() == ISD::SUB) {
1456     SDValue N00 = N0.getOperand(0);
1457     SDValue N01 = N0.getOperand(1);
1458     SDValue N10 = N1.getOperand(0);
1459     SDValue N11 = N1.getOperand(1);
1460
1461     if (isa<ConstantSDNode>(N00) || isa<ConstantSDNode>(N10))
1462       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1463                          DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT, N00, N10),
1464                          DAG.getNode(ISD::ADD, N1.getDebugLoc(), VT, N01, N11));
1465   }
1466
1467   if (!VT.isVector() && SimplifyDemandedBits(SDValue(N, 0)))
1468     return SDValue(N, 0);
1469
1470   // fold (a+b) -> (a|b) iff a and b share no bits.
1471   if (VT.isInteger() && !VT.isVector()) {
1472     APInt LHSZero, LHSOne;
1473     APInt RHSZero, RHSOne;
1474     DAG.ComputeMaskedBits(N0, LHSZero, LHSOne);
1475
1476     if (LHSZero.getBoolValue()) {
1477       DAG.ComputeMaskedBits(N1, RHSZero, RHSOne);
1478
1479       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1480       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1481       if ((RHSZero & ~LHSZero) == ~LHSZero || (LHSZero & ~RHSZero) == ~RHSZero)
1482         return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1);
1483     }
1484   }
1485
1486   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1487   if (N0.getOpcode() == ISD::SHL && N0.getNode()->hasOneUse()) {
1488     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N0, N1, DAG);
1489     if (Result.getNode()) return Result;
1490   }
1491   if (N1.getOpcode() == ISD::SHL && N1.getNode()->hasOneUse()) {
1492     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N1, N0, DAG);
1493     if (Result.getNode()) return Result;
1494   }
1495
1496   // fold (add x, shl(0 - y, n)) -> sub(x, shl(y, n))
1497   if (N1.getOpcode() == ISD::SHL &&
1498       N1.getOperand(0).getOpcode() == ISD::SUB)
1499     if (ConstantSDNode *C =
1500           dyn_cast<ConstantSDNode>(N1.getOperand(0).getOperand(0)))
1501       if (C->getAPIntValue() == 0)
1502         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0,
1503                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1504                                        N1.getOperand(0).getOperand(1),
1505                                        N1.getOperand(1)));
1506   if (N0.getOpcode() == ISD::SHL &&
1507       N0.getOperand(0).getOpcode() == ISD::SUB)
1508     if (ConstantSDNode *C =
1509           dyn_cast<ConstantSDNode>(N0.getOperand(0).getOperand(0)))
1510       if (C->getAPIntValue() == 0)
1511         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1,
1512                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1513                                        N0.getOperand(0).getOperand(1),
1514                                        N0.getOperand(1)));
1515
1516   if (N1.getOpcode() == ISD::AND) {
1517     SDValue AndOp0 = N1.getOperand(0);
1518     ConstantSDNode *AndOp1 = dyn_cast<ConstantSDNode>(N1->getOperand(1));
1519     unsigned NumSignBits = DAG.ComputeNumSignBits(AndOp0);
1520     unsigned DestBits = VT.getScalarType().getSizeInBits();
1521
1522     // (add z, (and (sbbl x, x), 1)) -> (sub z, (sbbl x, x))
1523     // and similar xforms where the inner op is either ~0 or 0.
1524     if (NumSignBits == DestBits && AndOp1 && AndOp1->isOne()) {
1525       DebugLoc DL = N->getDebugLoc();
1526       return DAG.getNode(ISD::SUB, DL, VT, N->getOperand(0), AndOp0);
1527     }
1528   }
1529
1530   // add (sext i1), X -> sub X, (zext i1)
1531   if (N0.getOpcode() == ISD::SIGN_EXTEND &&
1532       N0.getOperand(0).getValueType() == MVT::i1 &&
1533       !TLI.isOperationLegal(ISD::SIGN_EXTEND, MVT::i1)) {
1534     DebugLoc DL = N->getDebugLoc();
1535     SDValue ZExt = DAG.getNode(ISD::ZERO_EXTEND, DL, VT, N0.getOperand(0));
1536     return DAG.getNode(ISD::SUB, DL, VT, N1, ZExt);
1537   }
1538
1539   return SDValue();
1540 }
1541
1542 SDValue DAGCombiner::visitADDC(SDNode *N) {
1543   SDValue N0 = N->getOperand(0);
1544   SDValue N1 = N->getOperand(1);
1545   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1546   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1547   EVT VT = N0.getValueType();
1548
1549   // If the flag result is dead, turn this into an ADD.
1550   if (!N->hasAnyUseOfValue(1))
1551     return CombineTo(N, DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, N1),
1552                      DAG.getNode(ISD::CARRY_FALSE,
1553                                  N->getDebugLoc(), MVT::Glue));
1554
1555   // canonicalize constant to RHS.
1556   if (N0C && !N1C)
1557     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1558
1559   // fold (addc x, 0) -> x + no carry out
1560   if (N1C && N1C->isNullValue())
1561     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE,
1562                                         N->getDebugLoc(), MVT::Glue));
1563
1564   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1565   APInt LHSZero, LHSOne;
1566   APInt RHSZero, RHSOne;
1567   DAG.ComputeMaskedBits(N0, LHSZero, LHSOne);
1568
1569   if (LHSZero.getBoolValue()) {
1570     DAG.ComputeMaskedBits(N1, RHSZero, RHSOne);
1571
1572     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1573     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1574     if ((RHSZero & ~LHSZero) == ~LHSZero || (LHSZero & ~RHSZero) == ~RHSZero)
1575       return CombineTo(N, DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1),
1576                        DAG.getNode(ISD::CARRY_FALSE,
1577                                    N->getDebugLoc(), MVT::Glue));
1578   }
1579
1580   return SDValue();
1581 }
1582
1583 SDValue DAGCombiner::visitADDE(SDNode *N) {
1584   SDValue N0 = N->getOperand(0);
1585   SDValue N1 = N->getOperand(1);
1586   SDValue CarryIn = N->getOperand(2);
1587   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1588   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1589
1590   // canonicalize constant to RHS
1591   if (N0C && !N1C)
1592     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(),
1593                        N1, N0, CarryIn);
1594
1595   // fold (adde x, y, false) -> (addc x, y)
1596   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1597     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N0, N1);
1598
1599   return SDValue();
1600 }
1601
1602 // Since it may not be valid to emit a fold to zero for vector initializers
1603 // check if we can before folding.
1604 static SDValue tryFoldToZero(DebugLoc DL, const TargetLowering &TLI, EVT VT,
1605                              SelectionDAG &DAG, bool LegalOperations) {
1606   if (!VT.isVector()) {
1607     return DAG.getConstant(0, VT);
1608   }
1609   if (!LegalOperations || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
1610     // Produce a vector of zeros.
1611     SDValue El = DAG.getConstant(0, VT.getVectorElementType());
1612     std::vector<SDValue> Ops(VT.getVectorNumElements(), El);
1613     return DAG.getNode(ISD::BUILD_VECTOR, DL, VT,
1614       &Ops[0], Ops.size());
1615   }
1616   return SDValue();
1617 }
1618
1619 SDValue DAGCombiner::visitSUB(SDNode *N) {
1620   SDValue N0 = N->getOperand(0);
1621   SDValue N1 = N->getOperand(1);
1622   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1623   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1624   ConstantSDNode *N1C1 = N1.getOpcode() != ISD::ADD ? 0 :
1625     dyn_cast<ConstantSDNode>(N1.getOperand(1).getNode());
1626   EVT VT = N0.getValueType();
1627
1628   // fold vector ops
1629   if (VT.isVector()) {
1630     SDValue FoldedVOp = SimplifyVBinOp(N);
1631     if (FoldedVOp.getNode()) return FoldedVOp;
1632
1633     // fold (sub x, 0) -> x, vector edition
1634     if (ISD::isBuildVectorAllZeros(N1.getNode()))
1635       return N0;
1636   }
1637
1638   // fold (sub x, x) -> 0
1639   // FIXME: Refactor this and xor and other similar operations together.
1640   if (N0 == N1)
1641     return tryFoldToZero(N->getDebugLoc(), TLI, VT, DAG, LegalOperations);
1642   // fold (sub c1, c2) -> c1-c2
1643   if (N0C && N1C)
1644     return DAG.FoldConstantArithmetic(ISD::SUB, VT, N0C, N1C);
1645   // fold (sub x, c) -> (add x, -c)
1646   if (N1C)
1647     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0,
1648                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1649   // Canonicalize (sub -1, x) -> ~x, i.e. (xor x, -1)
1650   if (N0C && N0C->isAllOnesValue())
1651     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
1652   // fold A-(A-B) -> B
1653   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(0))
1654     return N1.getOperand(1);
1655   // fold (A+B)-A -> B
1656   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1657     return N0.getOperand(1);
1658   // fold (A+B)-B -> A
1659   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1660     return N0.getOperand(0);
1661   // fold C2-(A+C1) -> (C2-C1)-A
1662   if (N1.getOpcode() == ISD::ADD && N0C && N1C1) {
1663     SDValue NewC = DAG.getConstant(N0C->getAPIntValue() - N1C1->getAPIntValue(),
1664                                    VT);
1665     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, NewC,
1666                        N1.getOperand(0));
1667   }
1668   // fold ((A+(B+or-C))-B) -> A+or-C
1669   if (N0.getOpcode() == ISD::ADD &&
1670       (N0.getOperand(1).getOpcode() == ISD::SUB ||
1671        N0.getOperand(1).getOpcode() == ISD::ADD) &&
1672       N0.getOperand(1).getOperand(0) == N1)
1673     return DAG.getNode(N0.getOperand(1).getOpcode(), N->getDebugLoc(), VT,
1674                        N0.getOperand(0), N0.getOperand(1).getOperand(1));
1675   // fold ((A+(C+B))-B) -> A+C
1676   if (N0.getOpcode() == ISD::ADD &&
1677       N0.getOperand(1).getOpcode() == ISD::ADD &&
1678       N0.getOperand(1).getOperand(1) == N1)
1679     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1680                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1681   // fold ((A-(B-C))-C) -> A-B
1682   if (N0.getOpcode() == ISD::SUB &&
1683       N0.getOperand(1).getOpcode() == ISD::SUB &&
1684       N0.getOperand(1).getOperand(1) == N1)
1685     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1686                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1687
1688   // If either operand of a sub is undef, the result is undef
1689   if (N0.getOpcode() == ISD::UNDEF)
1690     return N0;
1691   if (N1.getOpcode() == ISD::UNDEF)
1692     return N1;
1693
1694   // If the relocation model supports it, consider symbol offsets.
1695   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1696     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA)) {
1697       // fold (sub Sym, c) -> Sym-c
1698       if (N1C && GA->getOpcode() == ISD::GlobalAddress)
1699         return DAG.getGlobalAddress(GA->getGlobal(), N1C->getDebugLoc(), VT,
1700                                     GA->getOffset() -
1701                                       (uint64_t)N1C->getSExtValue());
1702       // fold (sub Sym+c1, Sym+c2) -> c1-c2
1703       if (GlobalAddressSDNode *GB = dyn_cast<GlobalAddressSDNode>(N1))
1704         if (GA->getGlobal() == GB->getGlobal())
1705           return DAG.getConstant((uint64_t)GA->getOffset() - GB->getOffset(),
1706                                  VT);
1707     }
1708
1709   return SDValue();
1710 }
1711
1712 SDValue DAGCombiner::visitSUBC(SDNode *N) {
1713   SDValue N0 = N->getOperand(0);
1714   SDValue N1 = N->getOperand(1);
1715   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1716   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1717   EVT VT = N0.getValueType();
1718
1719   // If the flag result is dead, turn this into an SUB.
1720   if (!N->hasAnyUseOfValue(1))
1721     return CombineTo(N, DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1),
1722                      DAG.getNode(ISD::CARRY_FALSE, N->getDebugLoc(),
1723                                  MVT::Glue));
1724
1725   // fold (subc x, x) -> 0 + no borrow
1726   if (N0 == N1)
1727     return CombineTo(N, DAG.getConstant(0, VT),
1728                      DAG.getNode(ISD::CARRY_FALSE, N->getDebugLoc(),
1729                                  MVT::Glue));
1730
1731   // fold (subc x, 0) -> x + no borrow
1732   if (N1C && N1C->isNullValue())
1733     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, N->getDebugLoc(),
1734                                         MVT::Glue));
1735
1736   // Canonicalize (sub -1, x) -> ~x, i.e. (xor x, -1) + no borrow
1737   if (N0C && N0C->isAllOnesValue())
1738     return CombineTo(N, DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0),
1739                      DAG.getNode(ISD::CARRY_FALSE, N->getDebugLoc(),
1740                                  MVT::Glue));
1741
1742   return SDValue();
1743 }
1744
1745 SDValue DAGCombiner::visitSUBE(SDNode *N) {
1746   SDValue N0 = N->getOperand(0);
1747   SDValue N1 = N->getOperand(1);
1748   SDValue CarryIn = N->getOperand(2);
1749
1750   // fold (sube x, y, false) -> (subc x, y)
1751   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1752     return DAG.getNode(ISD::SUBC, N->getDebugLoc(), N->getVTList(), N0, N1);
1753
1754   return SDValue();
1755 }
1756
1757 SDValue DAGCombiner::visitMUL(SDNode *N) {
1758   SDValue N0 = N->getOperand(0);
1759   SDValue N1 = N->getOperand(1);
1760   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1761   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1762   EVT VT = N0.getValueType();
1763
1764   // fold vector ops
1765   if (VT.isVector()) {
1766     SDValue FoldedVOp = SimplifyVBinOp(N);
1767     if (FoldedVOp.getNode()) return FoldedVOp;
1768   }
1769
1770   // fold (mul x, undef) -> 0
1771   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1772     return DAG.getConstant(0, VT);
1773   // fold (mul c1, c2) -> c1*c2
1774   if (N0C && N1C)
1775     return DAG.FoldConstantArithmetic(ISD::MUL, VT, N0C, N1C);
1776   // canonicalize constant to RHS
1777   if (N0C && !N1C)
1778     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT, N1, N0);
1779   // fold (mul x, 0) -> 0
1780   if (N1C && N1C->isNullValue())
1781     return N1;
1782   // fold (mul x, -1) -> 0-x
1783   if (N1C && N1C->isAllOnesValue())
1784     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1785                        DAG.getConstant(0, VT), N0);
1786   // fold (mul x, (1 << c)) -> x << c
1787   if (N1C && N1C->getAPIntValue().isPowerOf2())
1788     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1789                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1790                                        getShiftAmountTy(N0.getValueType())));
1791   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1792   if (N1C && (-N1C->getAPIntValue()).isPowerOf2()) {
1793     unsigned Log2Val = (-N1C->getAPIntValue()).logBase2();
1794     // FIXME: If the input is something that is easily negated (e.g. a
1795     // single-use add), we should put the negate there.
1796     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1797                        DAG.getConstant(0, VT),
1798                        DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1799                             DAG.getConstant(Log2Val,
1800                                       getShiftAmountTy(N0.getValueType()))));
1801   }
1802   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1803   if (N1C && N0.getOpcode() == ISD::SHL &&
1804       isa<ConstantSDNode>(N0.getOperand(1))) {
1805     SDValue C3 = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1806                              N1, N0.getOperand(1));
1807     AddToWorkList(C3.getNode());
1808     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1809                        N0.getOperand(0), C3);
1810   }
1811
1812   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1813   // use.
1814   {
1815     SDValue Sh(0,0), Y(0,0);
1816     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1817     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1818         N0.getNode()->hasOneUse()) {
1819       Sh = N0; Y = N1;
1820     } else if (N1.getOpcode() == ISD::SHL &&
1821                isa<ConstantSDNode>(N1.getOperand(1)) &&
1822                N1.getNode()->hasOneUse()) {
1823       Sh = N1; Y = N0;
1824     }
1825
1826     if (Sh.getNode()) {
1827       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1828                                 Sh.getOperand(0), Y);
1829       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1830                          Mul, Sh.getOperand(1));
1831     }
1832   }
1833
1834   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1835   if (N1C && N0.getOpcode() == ISD::ADD && N0.getNode()->hasOneUse() &&
1836       isa<ConstantSDNode>(N0.getOperand(1)))
1837     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1838                        DAG.getNode(ISD::MUL, N0.getDebugLoc(), VT,
1839                                    N0.getOperand(0), N1),
1840                        DAG.getNode(ISD::MUL, N1.getDebugLoc(), VT,
1841                                    N0.getOperand(1), N1));
1842
1843   // reassociate mul
1844   SDValue RMUL = ReassociateOps(ISD::MUL, N->getDebugLoc(), N0, N1);
1845   if (RMUL.getNode() != 0)
1846     return RMUL;
1847
1848   return SDValue();
1849 }
1850
1851 SDValue DAGCombiner::visitSDIV(SDNode *N) {
1852   SDValue N0 = N->getOperand(0);
1853   SDValue N1 = N->getOperand(1);
1854   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1855   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1856   EVT VT = N->getValueType(0);
1857
1858   // fold vector ops
1859   if (VT.isVector()) {
1860     SDValue FoldedVOp = SimplifyVBinOp(N);
1861     if (FoldedVOp.getNode()) return FoldedVOp;
1862   }
1863
1864   // fold (sdiv c1, c2) -> c1/c2
1865   if (N0C && N1C && !N1C->isNullValue())
1866     return DAG.FoldConstantArithmetic(ISD::SDIV, VT, N0C, N1C);
1867   // fold (sdiv X, 1) -> X
1868   if (N1C && N1C->getAPIntValue() == 1LL)
1869     return N0;
1870   // fold (sdiv X, -1) -> 0-X
1871   if (N1C && N1C->isAllOnesValue())
1872     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1873                        DAG.getConstant(0, VT), N0);
1874   // If we know the sign bits of both operands are zero, strength reduce to a
1875   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1876   if (!VT.isVector()) {
1877     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1878       return DAG.getNode(ISD::UDIV, N->getDebugLoc(), N1.getValueType(),
1879                          N0, N1);
1880   }
1881   // fold (sdiv X, pow2) -> simple ops after legalize
1882   if (N1C && !N1C->isNullValue() &&
1883       (N1C->getAPIntValue().isPowerOf2() ||
1884        (-N1C->getAPIntValue()).isPowerOf2())) {
1885     // If dividing by powers of two is cheap, then don't perform the following
1886     // fold.
1887     if (TLI.isPow2DivCheap())
1888       return SDValue();
1889
1890     unsigned lg2 = N1C->getAPIntValue().countTrailingZeros();
1891
1892     // Splat the sign bit into the register
1893     SDValue SGN = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
1894                               DAG.getConstant(VT.getSizeInBits()-1,
1895                                        getShiftAmountTy(N0.getValueType())));
1896     AddToWorkList(SGN.getNode());
1897
1898     // Add (N0 < 0) ? abs2 - 1 : 0;
1899     SDValue SRL = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, SGN,
1900                               DAG.getConstant(VT.getSizeInBits() - lg2,
1901                                        getShiftAmountTy(SGN.getValueType())));
1902     SDValue ADD = DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, SRL);
1903     AddToWorkList(SRL.getNode());
1904     AddToWorkList(ADD.getNode());    // Divide by pow2
1905     SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, ADD,
1906                   DAG.getConstant(lg2, getShiftAmountTy(ADD.getValueType())));
1907
1908     // If we're dividing by a positive value, we're done.  Otherwise, we must
1909     // negate the result.
1910     if (N1C->getAPIntValue().isNonNegative())
1911       return SRA;
1912
1913     AddToWorkList(SRA.getNode());
1914     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1915                        DAG.getConstant(0, VT), SRA);
1916   }
1917
1918   // if integer divide is expensive and we satisfy the requirements, emit an
1919   // alternate sequence.
1920   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1921     SDValue Op = BuildSDIV(N);
1922     if (Op.getNode()) return Op;
1923   }
1924
1925   // undef / X -> 0
1926   if (N0.getOpcode() == ISD::UNDEF)
1927     return DAG.getConstant(0, VT);
1928   // X / undef -> undef
1929   if (N1.getOpcode() == ISD::UNDEF)
1930     return N1;
1931
1932   return SDValue();
1933 }
1934
1935 SDValue DAGCombiner::visitUDIV(SDNode *N) {
1936   SDValue N0 = N->getOperand(0);
1937   SDValue N1 = N->getOperand(1);
1938   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1939   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1940   EVT VT = N->getValueType(0);
1941
1942   // fold vector ops
1943   if (VT.isVector()) {
1944     SDValue FoldedVOp = SimplifyVBinOp(N);
1945     if (FoldedVOp.getNode()) return FoldedVOp;
1946   }
1947
1948   // fold (udiv c1, c2) -> c1/c2
1949   if (N0C && N1C && !N1C->isNullValue())
1950     return DAG.FoldConstantArithmetic(ISD::UDIV, VT, N0C, N1C);
1951   // fold (udiv x, (1 << c)) -> x >>u c
1952   if (N1C && N1C->getAPIntValue().isPowerOf2())
1953     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
1954                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1955                                        getShiftAmountTy(N0.getValueType())));
1956   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1957   if (N1.getOpcode() == ISD::SHL) {
1958     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1959       if (SHC->getAPIntValue().isPowerOf2()) {
1960         EVT ADDVT = N1.getOperand(1).getValueType();
1961         SDValue Add = DAG.getNode(ISD::ADD, N->getDebugLoc(), ADDVT,
1962                                   N1.getOperand(1),
1963                                   DAG.getConstant(SHC->getAPIntValue()
1964                                                                   .logBase2(),
1965                                                   ADDVT));
1966         AddToWorkList(Add.getNode());
1967         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, Add);
1968       }
1969     }
1970   }
1971   // fold (udiv x, c) -> alternate
1972   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1973     SDValue Op = BuildUDIV(N);
1974     if (Op.getNode()) return Op;
1975   }
1976
1977   // undef / X -> 0
1978   if (N0.getOpcode() == ISD::UNDEF)
1979     return DAG.getConstant(0, VT);
1980   // X / undef -> undef
1981   if (N1.getOpcode() == ISD::UNDEF)
1982     return N1;
1983
1984   return SDValue();
1985 }
1986
1987 SDValue DAGCombiner::visitSREM(SDNode *N) {
1988   SDValue N0 = N->getOperand(0);
1989   SDValue N1 = N->getOperand(1);
1990   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1991   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1992   EVT VT = N->getValueType(0);
1993
1994   // fold (srem c1, c2) -> c1%c2
1995   if (N0C && N1C && !N1C->isNullValue())
1996     return DAG.FoldConstantArithmetic(ISD::SREM, VT, N0C, N1C);
1997   // If we know the sign bits of both operands are zero, strength reduce to a
1998   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1999   if (!VT.isVector()) {
2000     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
2001       return DAG.getNode(ISD::UREM, N->getDebugLoc(), VT, N0, N1);
2002   }
2003
2004   // If X/C can be simplified by the division-by-constant logic, lower
2005   // X%C to the equivalent of X-X/C*C.
2006   if (N1C && !N1C->isNullValue()) {
2007     SDValue Div = DAG.getNode(ISD::SDIV, N->getDebugLoc(), VT, N0, N1);
2008     AddToWorkList(Div.getNode());
2009     SDValue OptimizedDiv = combine(Div.getNode());
2010     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
2011       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
2012                                 OptimizedDiv, N1);
2013       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
2014       AddToWorkList(Mul.getNode());
2015       return Sub;
2016     }
2017   }
2018
2019   // undef % X -> 0
2020   if (N0.getOpcode() == ISD::UNDEF)
2021     return DAG.getConstant(0, VT);
2022   // X % undef -> undef
2023   if (N1.getOpcode() == ISD::UNDEF)
2024     return N1;
2025
2026   return SDValue();
2027 }
2028
2029 SDValue DAGCombiner::visitUREM(SDNode *N) {
2030   SDValue N0 = N->getOperand(0);
2031   SDValue N1 = N->getOperand(1);
2032   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2033   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2034   EVT VT = N->getValueType(0);
2035
2036   // fold (urem c1, c2) -> c1%c2
2037   if (N0C && N1C && !N1C->isNullValue())
2038     return DAG.FoldConstantArithmetic(ISD::UREM, VT, N0C, N1C);
2039   // fold (urem x, pow2) -> (and x, pow2-1)
2040   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
2041     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0,
2042                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
2043   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
2044   if (N1.getOpcode() == ISD::SHL) {
2045     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
2046       if (SHC->getAPIntValue().isPowerOf2()) {
2047         SDValue Add =
2048           DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1,
2049                  DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()),
2050                                  VT));
2051         AddToWorkList(Add.getNode());
2052         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, Add);
2053       }
2054     }
2055   }
2056
2057   // If X/C can be simplified by the division-by-constant logic, lower
2058   // X%C to the equivalent of X-X/C*C.
2059   if (N1C && !N1C->isNullValue()) {
2060     SDValue Div = DAG.getNode(ISD::UDIV, N->getDebugLoc(), VT, N0, N1);
2061     AddToWorkList(Div.getNode());
2062     SDValue OptimizedDiv = combine(Div.getNode());
2063     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
2064       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
2065                                 OptimizedDiv, N1);
2066       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
2067       AddToWorkList(Mul.getNode());
2068       return Sub;
2069     }
2070   }
2071
2072   // undef % X -> 0
2073   if (N0.getOpcode() == ISD::UNDEF)
2074     return DAG.getConstant(0, VT);
2075   // X % undef -> undef
2076   if (N1.getOpcode() == ISD::UNDEF)
2077     return N1;
2078
2079   return SDValue();
2080 }
2081
2082 SDValue DAGCombiner::visitMULHS(SDNode *N) {
2083   SDValue N0 = N->getOperand(0);
2084   SDValue N1 = N->getOperand(1);
2085   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2086   EVT VT = N->getValueType(0);
2087   DebugLoc DL = N->getDebugLoc();
2088
2089   // fold (mulhs x, 0) -> 0
2090   if (N1C && N1C->isNullValue())
2091     return N1;
2092   // fold (mulhs x, 1) -> (sra x, size(x)-1)
2093   if (N1C && N1C->getAPIntValue() == 1)
2094     return DAG.getNode(ISD::SRA, N->getDebugLoc(), N0.getValueType(), N0,
2095                        DAG.getConstant(N0.getValueType().getSizeInBits() - 1,
2096                                        getShiftAmountTy(N0.getValueType())));
2097   // fold (mulhs x, undef) -> 0
2098   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2099     return DAG.getConstant(0, VT);
2100
2101   // If the type twice as wide is legal, transform the mulhs to a wider multiply
2102   // plus a shift.
2103   if (VT.isSimple() && !VT.isVector()) {
2104     MVT Simple = VT.getSimpleVT();
2105     unsigned SimpleSize = Simple.getSizeInBits();
2106     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2107     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2108       N0 = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N0);
2109       N1 = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N1);
2110       N1 = DAG.getNode(ISD::MUL, DL, NewVT, N0, N1);
2111       N1 = DAG.getNode(ISD::SRL, DL, NewVT, N1,
2112             DAG.getConstant(SimpleSize, getShiftAmountTy(N1.getValueType())));
2113       return DAG.getNode(ISD::TRUNCATE, DL, VT, N1);
2114     }
2115   }
2116
2117   return SDValue();
2118 }
2119
2120 SDValue DAGCombiner::visitMULHU(SDNode *N) {
2121   SDValue N0 = N->getOperand(0);
2122   SDValue N1 = N->getOperand(1);
2123   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2124   EVT VT = N->getValueType(0);
2125   DebugLoc DL = N->getDebugLoc();
2126
2127   // fold (mulhu x, 0) -> 0
2128   if (N1C && N1C->isNullValue())
2129     return N1;
2130   // fold (mulhu x, 1) -> 0
2131   if (N1C && N1C->getAPIntValue() == 1)
2132     return DAG.getConstant(0, N0.getValueType());
2133   // fold (mulhu x, undef) -> 0
2134   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2135     return DAG.getConstant(0, VT);
2136
2137   // If the type twice as wide is legal, transform the mulhu to a wider multiply
2138   // plus a shift.
2139   if (VT.isSimple() && !VT.isVector()) {
2140     MVT Simple = VT.getSimpleVT();
2141     unsigned SimpleSize = Simple.getSizeInBits();
2142     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2143     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2144       N0 = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N0);
2145       N1 = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N1);
2146       N1 = DAG.getNode(ISD::MUL, DL, NewVT, N0, N1);
2147       N1 = DAG.getNode(ISD::SRL, DL, NewVT, N1,
2148             DAG.getConstant(SimpleSize, getShiftAmountTy(N1.getValueType())));
2149       return DAG.getNode(ISD::TRUNCATE, DL, VT, N1);
2150     }
2151   }
2152
2153   return SDValue();
2154 }
2155
2156 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
2157 /// compute two values. LoOp and HiOp give the opcodes for the two computations
2158 /// that are being performed. Return true if a simplification was made.
2159 ///
2160 SDValue DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
2161                                                 unsigned HiOp) {
2162   // If the high half is not needed, just compute the low half.
2163   bool HiExists = N->hasAnyUseOfValue(1);
2164   if (!HiExists &&
2165       (!LegalOperations ||
2166        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
2167     SDValue Res = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
2168                               N->op_begin(), N->getNumOperands());
2169     return CombineTo(N, Res, Res);
2170   }
2171
2172   // If the low half is not needed, just compute the high half.
2173   bool LoExists = N->hasAnyUseOfValue(0);
2174   if (!LoExists &&
2175       (!LegalOperations ||
2176        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
2177     SDValue Res = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
2178                               N->op_begin(), N->getNumOperands());
2179     return CombineTo(N, Res, Res);
2180   }
2181
2182   // If both halves are used, return as it is.
2183   if (LoExists && HiExists)
2184     return SDValue();
2185
2186   // If the two computed results can be simplified separately, separate them.
2187   if (LoExists) {
2188     SDValue Lo = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
2189                              N->op_begin(), N->getNumOperands());
2190     AddToWorkList(Lo.getNode());
2191     SDValue LoOpt = combine(Lo.getNode());
2192     if (LoOpt.getNode() && LoOpt.getNode() != Lo.getNode() &&
2193         (!LegalOperations ||
2194          TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())))
2195       return CombineTo(N, LoOpt, LoOpt);
2196   }
2197
2198   if (HiExists) {
2199     SDValue Hi = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
2200                              N->op_begin(), N->getNumOperands());
2201     AddToWorkList(Hi.getNode());
2202     SDValue HiOpt = combine(Hi.getNode());
2203     if (HiOpt.getNode() && HiOpt != Hi &&
2204         (!LegalOperations ||
2205          TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())))
2206       return CombineTo(N, HiOpt, HiOpt);
2207   }
2208
2209   return SDValue();
2210 }
2211
2212 SDValue DAGCombiner::visitSMUL_LOHI(SDNode *N) {
2213   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
2214   if (Res.getNode()) return Res;
2215
2216   EVT VT = N->getValueType(0);
2217   DebugLoc DL = N->getDebugLoc();
2218
2219   // If the type twice as wide is legal, transform the mulhu to a wider multiply
2220   // plus a shift.
2221   if (VT.isSimple() && !VT.isVector()) {
2222     MVT Simple = VT.getSimpleVT();
2223     unsigned SimpleSize = Simple.getSizeInBits();
2224     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2225     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2226       SDValue Lo = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N->getOperand(0));
2227       SDValue Hi = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N->getOperand(1));
2228       Lo = DAG.getNode(ISD::MUL, DL, NewVT, Lo, Hi);
2229       // Compute the high part as N1.
2230       Hi = DAG.getNode(ISD::SRL, DL, NewVT, Lo,
2231             DAG.getConstant(SimpleSize, getShiftAmountTy(Lo.getValueType())));
2232       Hi = DAG.getNode(ISD::TRUNCATE, DL, VT, Hi);
2233       // Compute the low part as N0.
2234       Lo = DAG.getNode(ISD::TRUNCATE, DL, VT, Lo);
2235       return CombineTo(N, Lo, Hi);
2236     }
2237   }
2238
2239   return SDValue();
2240 }
2241
2242 SDValue DAGCombiner::visitUMUL_LOHI(SDNode *N) {
2243   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
2244   if (Res.getNode()) return Res;
2245
2246   EVT VT = N->getValueType(0);
2247   DebugLoc DL = N->getDebugLoc();
2248
2249   // If the type twice as wide is legal, transform the mulhu to a wider multiply
2250   // plus a shift.
2251   if (VT.isSimple() && !VT.isVector()) {
2252     MVT Simple = VT.getSimpleVT();
2253     unsigned SimpleSize = Simple.getSizeInBits();
2254     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2255     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2256       SDValue Lo = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N->getOperand(0));
2257       SDValue Hi = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N->getOperand(1));
2258       Lo = DAG.getNode(ISD::MUL, DL, NewVT, Lo, Hi);
2259       // Compute the high part as N1.
2260       Hi = DAG.getNode(ISD::SRL, DL, NewVT, Lo,
2261             DAG.getConstant(SimpleSize, getShiftAmountTy(Lo.getValueType())));
2262       Hi = DAG.getNode(ISD::TRUNCATE, DL, VT, Hi);
2263       // Compute the low part as N0.
2264       Lo = DAG.getNode(ISD::TRUNCATE, DL, VT, Lo);
2265       return CombineTo(N, Lo, Hi);
2266     }
2267   }
2268
2269   return SDValue();
2270 }
2271
2272 SDValue DAGCombiner::visitSMULO(SDNode *N) {
2273   // (smulo x, 2) -> (saddo x, x)
2274   if (ConstantSDNode *C2 = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2275     if (C2->getAPIntValue() == 2)
2276       return DAG.getNode(ISD::SADDO, N->getDebugLoc(), N->getVTList(),
2277                          N->getOperand(0), N->getOperand(0));
2278
2279   return SDValue();
2280 }
2281
2282 SDValue DAGCombiner::visitUMULO(SDNode *N) {
2283   // (umulo x, 2) -> (uaddo x, x)
2284   if (ConstantSDNode *C2 = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2285     if (C2->getAPIntValue() == 2)
2286       return DAG.getNode(ISD::UADDO, N->getDebugLoc(), N->getVTList(),
2287                          N->getOperand(0), N->getOperand(0));
2288
2289   return SDValue();
2290 }
2291
2292 SDValue DAGCombiner::visitSDIVREM(SDNode *N) {
2293   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
2294   if (Res.getNode()) return Res;
2295
2296   return SDValue();
2297 }
2298
2299 SDValue DAGCombiner::visitUDIVREM(SDNode *N) {
2300   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
2301   if (Res.getNode()) return Res;
2302
2303   return SDValue();
2304 }
2305
2306 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
2307 /// two operands of the same opcode, try to simplify it.
2308 SDValue DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
2309   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
2310   EVT VT = N0.getValueType();
2311   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
2312
2313   // Bail early if none of these transforms apply.
2314   if (N0.getNode()->getNumOperands() == 0) return SDValue();
2315
2316   // For each of OP in AND/OR/XOR:
2317   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
2318   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
2319   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
2320   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y)) (if trunc isn't free)
2321   //
2322   // do not sink logical op inside of a vector extend, since it may combine
2323   // into a vsetcc.
2324   EVT Op0VT = N0.getOperand(0).getValueType();
2325   if ((N0.getOpcode() == ISD::ZERO_EXTEND ||
2326        N0.getOpcode() == ISD::SIGN_EXTEND ||
2327        // Avoid infinite looping with PromoteIntBinOp.
2328        (N0.getOpcode() == ISD::ANY_EXTEND &&
2329         (!LegalTypes || TLI.isTypeDesirableForOp(N->getOpcode(), Op0VT))) ||
2330        (N0.getOpcode() == ISD::TRUNCATE &&
2331         (!TLI.isZExtFree(VT, Op0VT) ||
2332          !TLI.isTruncateFree(Op0VT, VT)) &&
2333         TLI.isTypeLegal(Op0VT))) &&
2334       !VT.isVector() &&
2335       Op0VT == N1.getOperand(0).getValueType() &&
2336       (!LegalOperations || TLI.isOperationLegal(N->getOpcode(), Op0VT))) {
2337     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2338                                  N0.getOperand(0).getValueType(),
2339                                  N0.getOperand(0), N1.getOperand(0));
2340     AddToWorkList(ORNode.getNode());
2341     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, ORNode);
2342   }
2343
2344   // For each of OP in SHL/SRL/SRA/AND...
2345   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
2346   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
2347   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
2348   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
2349        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
2350       N0.getOperand(1) == N1.getOperand(1)) {
2351     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2352                                  N0.getOperand(0).getValueType(),
2353                                  N0.getOperand(0), N1.getOperand(0));
2354     AddToWorkList(ORNode.getNode());
2355     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
2356                        ORNode, N0.getOperand(1));
2357   }
2358
2359   // Simplify xor/and/or (bitcast(A), bitcast(B)) -> bitcast(op (A,B))
2360   // Only perform this optimization after type legalization and before
2361   // LegalizeVectorOprs. LegalizeVectorOprs promotes vector operations by
2362   // adding bitcasts. For example (xor v4i32) is promoted to (v2i64), and
2363   // we don't want to undo this promotion.
2364   // We also handle SCALAR_TO_VECTOR because xor/or/and operations are cheaper
2365   // on scalars.
2366   if ((N0.getOpcode() == ISD::BITCAST ||
2367        N0.getOpcode() == ISD::SCALAR_TO_VECTOR) &&
2368       Level == AfterLegalizeTypes) {
2369     SDValue In0 = N0.getOperand(0);
2370     SDValue In1 = N1.getOperand(0);
2371     EVT In0Ty = In0.getValueType();
2372     EVT In1Ty = In1.getValueType();
2373     DebugLoc DL = N->getDebugLoc();
2374     // If both incoming values are integers, and the original types are the
2375     // same.
2376     if (In0Ty.isInteger() && In1Ty.isInteger() && In0Ty == In1Ty) {
2377       SDValue Op = DAG.getNode(N->getOpcode(), DL, In0Ty, In0, In1);
2378       SDValue BC = DAG.getNode(N0.getOpcode(), DL, VT, Op);
2379       AddToWorkList(Op.getNode());
2380       return BC;
2381     }
2382   }
2383
2384   // Xor/and/or are indifferent to the swizzle operation (shuffle of one value).
2385   // Simplify xor/and/or (shuff(A), shuff(B)) -> shuff(op (A,B))
2386   // If both shuffles use the same mask, and both shuffle within a single
2387   // vector, then it is worthwhile to move the swizzle after the operation.
2388   // The type-legalizer generates this pattern when loading illegal
2389   // vector types from memory. In many cases this allows additional shuffle
2390   // optimizations.
2391   if (N0.getOpcode() == ISD::VECTOR_SHUFFLE && Level < AfterLegalizeDAG &&
2392       N0.getOperand(1).getOpcode() == ISD::UNDEF &&
2393       N1.getOperand(1).getOpcode() == ISD::UNDEF) {
2394     ShuffleVectorSDNode *SVN0 = cast<ShuffleVectorSDNode>(N0);
2395     ShuffleVectorSDNode *SVN1 = cast<ShuffleVectorSDNode>(N1);
2396
2397     assert(N0.getOperand(0).getValueType() == N1.getOperand(1).getValueType() &&
2398            "Inputs to shuffles are not the same type");
2399
2400     unsigned NumElts = VT.getVectorNumElements();
2401
2402     // Check that both shuffles use the same mask. The masks are known to be of
2403     // the same length because the result vector type is the same.
2404     bool SameMask = true;
2405     for (unsigned i = 0; i != NumElts; ++i) {
2406       int Idx0 = SVN0->getMaskElt(i);
2407       int Idx1 = SVN1->getMaskElt(i);
2408       if (Idx0 != Idx1) {
2409         SameMask = false;
2410         break;
2411       }
2412     }
2413
2414     if (SameMask) {
2415       SDValue Op = DAG.getNode(N->getOpcode(), N->getDebugLoc(), VT,
2416                                N0.getOperand(0), N1.getOperand(0));
2417       AddToWorkList(Op.getNode());
2418       return DAG.getVectorShuffle(VT, N->getDebugLoc(), Op,
2419                                   DAG.getUNDEF(VT), &SVN0->getMask()[0]);
2420     }
2421   }
2422
2423   return SDValue();
2424 }
2425
2426 SDValue DAGCombiner::visitAND(SDNode *N) {
2427   SDValue N0 = N->getOperand(0);
2428   SDValue N1 = N->getOperand(1);
2429   SDValue LL, LR, RL, RR, CC0, CC1;
2430   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2431   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2432   EVT VT = N1.getValueType();
2433   unsigned BitWidth = VT.getScalarType().getSizeInBits();
2434
2435   // fold vector ops
2436   if (VT.isVector()) {
2437     SDValue FoldedVOp = SimplifyVBinOp(N);
2438     if (FoldedVOp.getNode()) return FoldedVOp;
2439
2440     // fold (and x, 0) -> 0, vector edition
2441     if (ISD::isBuildVectorAllZeros(N0.getNode()))
2442       return N0;
2443     if (ISD::isBuildVectorAllZeros(N1.getNode()))
2444       return N1;
2445
2446     // fold (and x, -1) -> x, vector edition
2447     if (ISD::isBuildVectorAllOnes(N0.getNode()))
2448       return N1;
2449     if (ISD::isBuildVectorAllOnes(N1.getNode()))
2450       return N0;
2451   }
2452
2453   // fold (and x, undef) -> 0
2454   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2455     return DAG.getConstant(0, VT);
2456   // fold (and c1, c2) -> c1&c2
2457   if (N0C && N1C)
2458     return DAG.FoldConstantArithmetic(ISD::AND, VT, N0C, N1C);
2459   // canonicalize constant to RHS
2460   if (N0C && !N1C)
2461     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N1, N0);
2462   // fold (and x, -1) -> x
2463   if (N1C && N1C->isAllOnesValue())
2464     return N0;
2465   // if (and x, c) is known to be zero, return 0
2466   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
2467                                    APInt::getAllOnesValue(BitWidth)))
2468     return DAG.getConstant(0, VT);
2469   // reassociate and
2470   SDValue RAND = ReassociateOps(ISD::AND, N->getDebugLoc(), N0, N1);
2471   if (RAND.getNode() != 0)
2472     return RAND;
2473   // fold (and (or x, C), D) -> D if (C & D) == D
2474   if (N1C && N0.getOpcode() == ISD::OR)
2475     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
2476       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
2477         return N1;
2478   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
2479   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2480     SDValue N0Op0 = N0.getOperand(0);
2481     APInt Mask = ~N1C->getAPIntValue();
2482     Mask = Mask.trunc(N0Op0.getValueSizeInBits());
2483     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
2484       SDValue Zext = DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(),
2485                                  N0.getValueType(), N0Op0);
2486
2487       // Replace uses of the AND with uses of the Zero extend node.
2488       CombineTo(N, Zext);
2489
2490       // We actually want to replace all uses of the any_extend with the
2491       // zero_extend, to avoid duplicating things.  This will later cause this
2492       // AND to be folded.
2493       CombineTo(N0.getNode(), Zext);
2494       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2495     }
2496   }
2497   // similarly fold (and (X (load ([non_ext|any_ext|zero_ext] V))), c) ->
2498   // (X (load ([non_ext|zero_ext] V))) if 'and' only clears top bits which must
2499   // already be zero by virtue of the width of the base type of the load.
2500   //
2501   // the 'X' node here can either be nothing or an extract_vector_elt to catch
2502   // more cases.
2503   if ((N0.getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
2504        N0.getOperand(0).getOpcode() == ISD::LOAD) ||
2505       N0.getOpcode() == ISD::LOAD) {
2506     LoadSDNode *Load = cast<LoadSDNode>( (N0.getOpcode() == ISD::LOAD) ?
2507                                          N0 : N0.getOperand(0) );
2508
2509     // Get the constant (if applicable) the zero'th operand is being ANDed with.
2510     // This can be a pure constant or a vector splat, in which case we treat the
2511     // vector as a scalar and use the splat value.
2512     APInt Constant = APInt::getNullValue(1);
2513     if (const ConstantSDNode *C = dyn_cast<ConstantSDNode>(N1)) {
2514       Constant = C->getAPIntValue();
2515     } else if (BuildVectorSDNode *Vector = dyn_cast<BuildVectorSDNode>(N1)) {
2516       APInt SplatValue, SplatUndef;
2517       unsigned SplatBitSize;
2518       bool HasAnyUndefs;
2519       bool IsSplat = Vector->isConstantSplat(SplatValue, SplatUndef,
2520                                              SplatBitSize, HasAnyUndefs);
2521       if (IsSplat) {
2522         // Undef bits can contribute to a possible optimisation if set, so
2523         // set them.
2524         SplatValue |= SplatUndef;
2525
2526         // The splat value may be something like "0x00FFFFFF", which means 0 for
2527         // the first vector value and FF for the rest, repeating. We need a mask
2528         // that will apply equally to all members of the vector, so AND all the
2529         // lanes of the constant together.
2530         EVT VT = Vector->getValueType(0);
2531         unsigned BitWidth = VT.getVectorElementType().getSizeInBits();
2532
2533         // If the splat value has been compressed to a bitlength lower
2534         // than the size of the vector lane, we need to re-expand it to
2535         // the lane size.
2536         if (BitWidth > SplatBitSize)
2537           for (SplatValue = SplatValue.zextOrTrunc(BitWidth);
2538                SplatBitSize < BitWidth;
2539                SplatBitSize = SplatBitSize * 2)
2540             SplatValue |= SplatValue.shl(SplatBitSize);
2541
2542         Constant = APInt::getAllOnesValue(BitWidth);
2543         for (unsigned i = 0, n = SplatBitSize/BitWidth; i < n; ++i)
2544           Constant &= SplatValue.lshr(i*BitWidth).zextOrTrunc(BitWidth);
2545       }
2546     }
2547
2548     // If we want to change an EXTLOAD to a ZEXTLOAD, ensure a ZEXTLOAD is
2549     // actually legal and isn't going to get expanded, else this is a false
2550     // optimisation.
2551     bool CanZextLoadProfitably = TLI.isLoadExtLegal(ISD::ZEXTLOAD,
2552                                                     Load->getMemoryVT());
2553
2554     // Resize the constant to the same size as the original memory access before
2555     // extension. If it is still the AllOnesValue then this AND is completely
2556     // unneeded.
2557     Constant =
2558       Constant.zextOrTrunc(Load->getMemoryVT().getScalarType().getSizeInBits());
2559
2560     bool B;
2561     switch (Load->getExtensionType()) {
2562     default: B = false; break;
2563     case ISD::EXTLOAD: B = CanZextLoadProfitably; break;
2564     case ISD::ZEXTLOAD:
2565     case ISD::NON_EXTLOAD: B = true; break;
2566     }
2567
2568     if (B && Constant.isAllOnesValue()) {
2569       // If the load type was an EXTLOAD, convert to ZEXTLOAD in order to
2570       // preserve semantics once we get rid of the AND.
2571       SDValue NewLoad(Load, 0);
2572       if (Load->getExtensionType() == ISD::EXTLOAD) {
2573         NewLoad = DAG.getLoad(Load->getAddressingMode(), ISD::ZEXTLOAD,
2574                               Load->getValueType(0), Load->getDebugLoc(),
2575                               Load->getChain(), Load->getBasePtr(),
2576                               Load->getOffset(), Load->getMemoryVT(),
2577                               Load->getMemOperand());
2578         // Replace uses of the EXTLOAD with the new ZEXTLOAD.
2579         if (Load->getNumValues() == 3) {
2580           // PRE/POST_INC loads have 3 values.
2581           SDValue To[] = { NewLoad.getValue(0), NewLoad.getValue(1),
2582                            NewLoad.getValue(2) };
2583           CombineTo(Load, To, 3, true);
2584         } else {
2585           CombineTo(Load, NewLoad.getValue(0), NewLoad.getValue(1));
2586         }
2587       }
2588
2589       // Fold the AND away, taking care not to fold to the old load node if we
2590       // replaced it.
2591       CombineTo(N, (N0.getNode() == Load) ? NewLoad : N0);
2592
2593       return SDValue(N, 0); // Return N so it doesn't get rechecked!
2594     }
2595   }
2596   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
2597   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2598     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2599     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2600
2601     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2602         LL.getValueType().isInteger()) {
2603       // fold (and (seteq X, 0), (seteq Y, 0)) -> (seteq (or X, Y), 0)
2604       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
2605         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2606                                      LR.getValueType(), LL, RL);
2607         AddToWorkList(ORNode.getNode());
2608         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2609       }
2610       // fold (and (seteq X, -1), (seteq Y, -1)) -> (seteq (and X, Y), -1)
2611       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
2612         SDValue ANDNode = DAG.getNode(ISD::AND, N0.getDebugLoc(),
2613                                       LR.getValueType(), LL, RL);
2614         AddToWorkList(ANDNode.getNode());
2615         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2616       }
2617       // fold (and (setgt X,  -1), (setgt Y,  -1)) -> (setgt (or X, Y), -1)
2618       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
2619         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2620                                      LR.getValueType(), LL, RL);
2621         AddToWorkList(ORNode.getNode());
2622         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2623       }
2624     }
2625     // canonicalize equivalent to ll == rl
2626     if (LL == RR && LR == RL) {
2627       Op1 = ISD::getSetCCSwappedOperands(Op1);
2628       std::swap(RL, RR);
2629     }
2630     if (LL == RL && LR == RR) {
2631       bool isInteger = LL.getValueType().isInteger();
2632       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
2633       if (Result != ISD::SETCC_INVALID &&
2634           (!LegalOperations ||
2635            (TLI.isCondCodeLegal(Result, LL.getSimpleValueType()) &&
2636             TLI.isOperationLegal(ISD::SETCC,
2637                             TLI.getSetCCResultType(N0.getSimpleValueType())))))
2638         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2639                             LL, LR, Result);
2640     }
2641   }
2642
2643   // Simplify: (and (op x...), (op y...))  -> (op (and x, y))
2644   if (N0.getOpcode() == N1.getOpcode()) {
2645     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2646     if (Tmp.getNode()) return Tmp;
2647   }
2648
2649   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
2650   // fold (and (sra)) -> (and (srl)) when possible.
2651   if (!VT.isVector() &&
2652       SimplifyDemandedBits(SDValue(N, 0)))
2653     return SDValue(N, 0);
2654
2655   // fold (zext_inreg (extload x)) -> (zextload x)
2656   if (ISD::isEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode())) {
2657     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2658     EVT MemVT = LN0->getMemoryVT();
2659     // If we zero all the possible extended bits, then we can turn this into
2660     // a zextload if we are running before legalize or the operation is legal.
2661     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2662     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2663                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2664         ((!LegalOperations && !LN0->isVolatile()) ||
2665          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2666       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2667                                        LN0->getChain(), LN0->getBasePtr(),
2668                                        LN0->getPointerInfo(), MemVT,
2669                                        LN0->isVolatile(), LN0->isNonTemporal(),
2670                                        LN0->getAlignment());
2671       AddToWorkList(N);
2672       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2673       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2674     }
2675   }
2676   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
2677   if (ISD::isSEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
2678       N0.hasOneUse()) {
2679     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2680     EVT MemVT = LN0->getMemoryVT();
2681     // If we zero all the possible extended bits, then we can turn this into
2682     // a zextload if we are running before legalize or the operation is legal.
2683     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2684     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2685                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2686         ((!LegalOperations && !LN0->isVolatile()) ||
2687          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2688       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2689                                        LN0->getChain(),
2690                                        LN0->getBasePtr(), LN0->getPointerInfo(),
2691                                        MemVT,
2692                                        LN0->isVolatile(), LN0->isNonTemporal(),
2693                                        LN0->getAlignment());
2694       AddToWorkList(N);
2695       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2696       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2697     }
2698   }
2699
2700   // fold (and (load x), 255) -> (zextload x, i8)
2701   // fold (and (extload x, i16), 255) -> (zextload x, i8)
2702   // fold (and (any_ext (extload x, i16)), 255) -> (zextload x, i8)
2703   if (N1C && (N0.getOpcode() == ISD::LOAD ||
2704               (N0.getOpcode() == ISD::ANY_EXTEND &&
2705                N0.getOperand(0).getOpcode() == ISD::LOAD))) {
2706     bool HasAnyExt = N0.getOpcode() == ISD::ANY_EXTEND;
2707     LoadSDNode *LN0 = HasAnyExt
2708       ? cast<LoadSDNode>(N0.getOperand(0))
2709       : cast<LoadSDNode>(N0);
2710     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
2711         LN0->isUnindexed() && N0.hasOneUse() && LN0->hasOneUse()) {
2712       uint32_t ActiveBits = N1C->getAPIntValue().getActiveBits();
2713       if (ActiveBits > 0 && APIntOps::isMask(ActiveBits, N1C->getAPIntValue())){
2714         EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), ActiveBits);
2715         EVT LoadedVT = LN0->getMemoryVT();
2716
2717         if (ExtVT == LoadedVT &&
2718             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2719           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2720
2721           SDValue NewLoad =
2722             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2723                            LN0->getChain(), LN0->getBasePtr(),
2724                            LN0->getPointerInfo(),
2725                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2726                            LN0->getAlignment());
2727           AddToWorkList(N);
2728           CombineTo(LN0, NewLoad, NewLoad.getValue(1));
2729           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2730         }
2731
2732         // Do not change the width of a volatile load.
2733         // Do not generate loads of non-round integer types since these can
2734         // be expensive (and would be wrong if the type is not byte sized).
2735         if (!LN0->isVolatile() && LoadedVT.bitsGT(ExtVT) && ExtVT.isRound() &&
2736             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2737           EVT PtrType = LN0->getOperand(1).getValueType();
2738
2739           unsigned Alignment = LN0->getAlignment();
2740           SDValue NewPtr = LN0->getBasePtr();
2741
2742           // For big endian targets, we need to add an offset to the pointer
2743           // to load the correct bytes.  For little endian systems, we merely
2744           // need to read fewer bytes from the same pointer.
2745           if (TLI.isBigEndian()) {
2746             unsigned LVTStoreBytes = LoadedVT.getStoreSize();
2747             unsigned EVTStoreBytes = ExtVT.getStoreSize();
2748             unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
2749             NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(), PtrType,
2750                                  NewPtr, DAG.getConstant(PtrOff, PtrType));
2751             Alignment = MinAlign(Alignment, PtrOff);
2752           }
2753
2754           AddToWorkList(NewPtr.getNode());
2755
2756           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2757           SDValue Load =
2758             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2759                            LN0->getChain(), NewPtr,
2760                            LN0->getPointerInfo(),
2761                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2762                            Alignment);
2763           AddToWorkList(N);
2764           CombineTo(LN0, Load, Load.getValue(1));
2765           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2766         }
2767       }
2768     }
2769   }
2770
2771   if (N0.getOpcode() == ISD::ADD && N1.getOpcode() == ISD::SRL &&
2772       VT.getSizeInBits() <= 64) {
2773     if (ConstantSDNode *ADDI = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2774       APInt ADDC = ADDI->getAPIntValue();
2775       if (!TLI.isLegalAddImmediate(ADDC.getSExtValue())) {
2776         // Look for (and (add x, c1), (lshr y, c2)). If C1 wasn't a legal
2777         // immediate for an add, but it is legal if its top c2 bits are set,
2778         // transform the ADD so the immediate doesn't need to be materialized
2779         // in a register.
2780         if (ConstantSDNode *SRLI = dyn_cast<ConstantSDNode>(N1.getOperand(1))) {
2781           APInt Mask = APInt::getHighBitsSet(VT.getSizeInBits(),
2782                                              SRLI->getZExtValue());
2783           if (DAG.MaskedValueIsZero(N0.getOperand(1), Mask)) {
2784             ADDC |= Mask;
2785             if (TLI.isLegalAddImmediate(ADDC.getSExtValue())) {
2786               SDValue NewAdd =
2787                 DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
2788                             N0.getOperand(0), DAG.getConstant(ADDC, VT));
2789               CombineTo(N0.getNode(), NewAdd);
2790               return SDValue(N, 0); // Return N so it doesn't get rechecked!
2791             }
2792           }
2793         }
2794       }
2795     }
2796   }
2797
2798   return SDValue();
2799 }
2800
2801 /// MatchBSwapHWord - Match (a >> 8) | (a << 8) as (bswap a) >> 16
2802 ///
2803 SDValue DAGCombiner::MatchBSwapHWordLow(SDNode *N, SDValue N0, SDValue N1,
2804                                         bool DemandHighBits) {
2805   if (!LegalOperations)
2806     return SDValue();
2807
2808   EVT VT = N->getValueType(0);
2809   if (VT != MVT::i64 && VT != MVT::i32 && VT != MVT::i16)
2810     return SDValue();
2811   if (!TLI.isOperationLegal(ISD::BSWAP, VT))
2812     return SDValue();
2813
2814   // Recognize (and (shl a, 8), 0xff), (and (srl a, 8), 0xff00)
2815   bool LookPassAnd0 = false;
2816   bool LookPassAnd1 = false;
2817   if (N0.getOpcode() == ISD::AND && N0.getOperand(0).getOpcode() == ISD::SRL)
2818       std::swap(N0, N1);
2819   if (N1.getOpcode() == ISD::AND && N1.getOperand(0).getOpcode() == ISD::SHL)
2820       std::swap(N0, N1);
2821   if (N0.getOpcode() == ISD::AND) {
2822     if (!N0.getNode()->hasOneUse())
2823       return SDValue();
2824     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2825     if (!N01C || N01C->getZExtValue() != 0xFF00)
2826       return SDValue();
2827     N0 = N0.getOperand(0);
2828     LookPassAnd0 = true;
2829   }
2830
2831   if (N1.getOpcode() == ISD::AND) {
2832     if (!N1.getNode()->hasOneUse())
2833       return SDValue();
2834     ConstantSDNode *N11C = dyn_cast<ConstantSDNode>(N1.getOperand(1));
2835     if (!N11C || N11C->getZExtValue() != 0xFF)
2836       return SDValue();
2837     N1 = N1.getOperand(0);
2838     LookPassAnd1 = true;
2839   }
2840
2841   if (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SHL)
2842     std::swap(N0, N1);
2843   if (N0.getOpcode() != ISD::SHL || N1.getOpcode() != ISD::SRL)
2844     return SDValue();
2845   if (!N0.getNode()->hasOneUse() ||
2846       !N1.getNode()->hasOneUse())
2847     return SDValue();
2848
2849   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2850   ConstantSDNode *N11C = dyn_cast<ConstantSDNode>(N1.getOperand(1));
2851   if (!N01C || !N11C)
2852     return SDValue();
2853   if (N01C->getZExtValue() != 8 || N11C->getZExtValue() != 8)
2854     return SDValue();
2855
2856   // Look for (shl (and a, 0xff), 8), (srl (and a, 0xff00), 8)
2857   SDValue N00 = N0->getOperand(0);
2858   if (!LookPassAnd0 && N00.getOpcode() == ISD::AND) {
2859     if (!N00.getNode()->hasOneUse())
2860       return SDValue();
2861     ConstantSDNode *N001C = dyn_cast<ConstantSDNode>(N00.getOperand(1));
2862     if (!N001C || N001C->getZExtValue() != 0xFF)
2863       return SDValue();
2864     N00 = N00.getOperand(0);
2865     LookPassAnd0 = true;
2866   }
2867
2868   SDValue N10 = N1->getOperand(0);
2869   if (!LookPassAnd1 && N10.getOpcode() == ISD::AND) {
2870     if (!N10.getNode()->hasOneUse())
2871       return SDValue();
2872     ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N10.getOperand(1));
2873     if (!N101C || N101C->getZExtValue() != 0xFF00)
2874       return SDValue();
2875     N10 = N10.getOperand(0);
2876     LookPassAnd1 = true;
2877   }
2878
2879   if (N00 != N10)
2880     return SDValue();
2881
2882   // Make sure everything beyond the low halfword is zero since the SRL 16
2883   // will clear the top bits.
2884   unsigned OpSizeInBits = VT.getSizeInBits();
2885   if (DemandHighBits && OpSizeInBits > 16 &&
2886       (!LookPassAnd0 || !LookPassAnd1) &&
2887       !DAG.MaskedValueIsZero(N10, APInt::getHighBitsSet(OpSizeInBits, 16)))
2888     return SDValue();
2889
2890   SDValue Res = DAG.getNode(ISD::BSWAP, N->getDebugLoc(), VT, N00);
2891   if (OpSizeInBits > 16)
2892     Res = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, Res,
2893                       DAG.getConstant(OpSizeInBits-16, getShiftAmountTy(VT)));
2894   return Res;
2895 }
2896
2897 /// isBSwapHWordElement - Return true if the specified node is an element
2898 /// that makes up a 32-bit packed halfword byteswap. i.e.
2899 /// ((x&0xff)<<8)|((x&0xff00)>>8)|((x&0x00ff0000)<<8)|((x&0xff000000)>>8)
2900 static bool isBSwapHWordElement(SDValue N, SmallVector<SDNode*,4> &Parts) {
2901   if (!N.getNode()->hasOneUse())
2902     return false;
2903
2904   unsigned Opc = N.getOpcode();
2905   if (Opc != ISD::AND && Opc != ISD::SHL && Opc != ISD::SRL)
2906     return false;
2907
2908   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N.getOperand(1));
2909   if (!N1C)
2910     return false;
2911
2912   unsigned Num;
2913   switch (N1C->getZExtValue()) {
2914   default:
2915     return false;
2916   case 0xFF:       Num = 0; break;
2917   case 0xFF00:     Num = 1; break;
2918   case 0xFF0000:   Num = 2; break;
2919   case 0xFF000000: Num = 3; break;
2920   }
2921
2922   // Look for (x & 0xff) << 8 as well as ((x << 8) & 0xff00).
2923   SDValue N0 = N.getOperand(0);
2924   if (Opc == ISD::AND) {
2925     if (Num == 0 || Num == 2) {
2926       // (x >> 8) & 0xff
2927       // (x >> 8) & 0xff0000
2928       if (N0.getOpcode() != ISD::SRL)
2929         return false;
2930       ConstantSDNode *C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2931       if (!C || C->getZExtValue() != 8)
2932         return false;
2933     } else {
2934       // (x << 8) & 0xff00
2935       // (x << 8) & 0xff000000
2936       if (N0.getOpcode() != ISD::SHL)
2937         return false;
2938       ConstantSDNode *C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2939       if (!C || C->getZExtValue() != 8)
2940         return false;
2941     }
2942   } else if (Opc == ISD::SHL) {
2943     // (x & 0xff) << 8
2944     // (x & 0xff0000) << 8
2945     if (Num != 0 && Num != 2)
2946       return false;
2947     ConstantSDNode *C = dyn_cast<ConstantSDNode>(N.getOperand(1));
2948     if (!C || C->getZExtValue() != 8)
2949       return false;
2950   } else { // Opc == ISD::SRL
2951     // (x & 0xff00) >> 8
2952     // (x & 0xff000000) >> 8
2953     if (Num != 1 && Num != 3)
2954       return false;
2955     ConstantSDNode *C = dyn_cast<ConstantSDNode>(N.getOperand(1));
2956     if (!C || C->getZExtValue() != 8)
2957       return false;
2958   }
2959
2960   if (Parts[Num])
2961     return false;
2962
2963   Parts[Num] = N0.getOperand(0).getNode();
2964   return true;
2965 }
2966
2967 /// MatchBSwapHWord - Match a 32-bit packed halfword bswap. That is
2968 /// ((x&0xff)<<8)|((x&0xff00)>>8)|((x&0x00ff0000)<<8)|((x&0xff000000)>>8)
2969 /// => (rotl (bswap x), 16)
2970 SDValue DAGCombiner::MatchBSwapHWord(SDNode *N, SDValue N0, SDValue N1) {
2971   if (!LegalOperations)
2972     return SDValue();
2973
2974   EVT VT = N->getValueType(0);
2975   if (VT != MVT::i32)
2976     return SDValue();
2977   if (!TLI.isOperationLegal(ISD::BSWAP, VT))
2978     return SDValue();
2979
2980   SmallVector<SDNode*,4> Parts(4, (SDNode*)0);
2981   // Look for either
2982   // (or (or (and), (and)), (or (and), (and)))
2983   // (or (or (or (and), (and)), (and)), (and))
2984   if (N0.getOpcode() != ISD::OR)
2985     return SDValue();
2986   SDValue N00 = N0.getOperand(0);
2987   SDValue N01 = N0.getOperand(1);
2988
2989   if (N1.getOpcode() == ISD::OR &&
2990       N00.getNumOperands() == 2 && N01.getNumOperands() == 2) {
2991     // (or (or (and), (and)), (or (and), (and)))
2992     SDValue N000 = N00.getOperand(0);
2993     if (!isBSwapHWordElement(N000, Parts))
2994       return SDValue();
2995
2996     SDValue N001 = N00.getOperand(1);
2997     if (!isBSwapHWordElement(N001, Parts))
2998       return SDValue();
2999     SDValue N010 = N01.getOperand(0);
3000     if (!isBSwapHWordElement(N010, Parts))
3001       return SDValue();
3002     SDValue N011 = N01.getOperand(1);
3003     if (!isBSwapHWordElement(N011, Parts))
3004       return SDValue();
3005   } else {
3006     // (or (or (or (and), (and)), (and)), (and))
3007     if (!isBSwapHWordElement(N1, Parts))
3008       return SDValue();
3009     if (!isBSwapHWordElement(N01, Parts))
3010       return SDValue();
3011     if (N00.getOpcode() != ISD::OR)
3012       return SDValue();
3013     SDValue N000 = N00.getOperand(0);
3014     if (!isBSwapHWordElement(N000, Parts))
3015       return SDValue();
3016     SDValue N001 = N00.getOperand(1);
3017     if (!isBSwapHWordElement(N001, Parts))
3018       return SDValue();
3019   }
3020
3021   // Make sure the parts are all coming from the same node.
3022   if (Parts[0] != Parts[1] || Parts[0] != Parts[2] || Parts[0] != Parts[3])
3023     return SDValue();
3024
3025   SDValue BSwap = DAG.getNode(ISD::BSWAP, N->getDebugLoc(), VT,
3026                               SDValue(Parts[0],0));
3027
3028   // Result of the bswap should be rotated by 16. If it's not legal, than
3029   // do  (x << 16) | (x >> 16).
3030   SDValue ShAmt = DAG.getConstant(16, getShiftAmountTy(VT));
3031   if (TLI.isOperationLegalOrCustom(ISD::ROTL, VT))
3032     return DAG.getNode(ISD::ROTL, N->getDebugLoc(), VT, BSwap, ShAmt);
3033   if (TLI.isOperationLegalOrCustom(ISD::ROTR, VT))
3034     return DAG.getNode(ISD::ROTR, N->getDebugLoc(), VT, BSwap, ShAmt);
3035   return DAG.getNode(ISD::OR, N->getDebugLoc(), VT,
3036                      DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, BSwap, ShAmt),
3037                      DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, BSwap, ShAmt));
3038 }
3039
3040 SDValue DAGCombiner::visitOR(SDNode *N) {
3041   SDValue N0 = N->getOperand(0);
3042   SDValue N1 = N->getOperand(1);
3043   SDValue LL, LR, RL, RR, CC0, CC1;
3044   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3045   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3046   EVT VT = N1.getValueType();
3047
3048   // fold vector ops
3049   if (VT.isVector()) {
3050     SDValue FoldedVOp = SimplifyVBinOp(N);
3051     if (FoldedVOp.getNode()) return FoldedVOp;
3052
3053     // fold (or x, 0) -> x, vector edition
3054     if (ISD::isBuildVectorAllZeros(N0.getNode()))
3055       return N1;
3056     if (ISD::isBuildVectorAllZeros(N1.getNode()))
3057       return N0;
3058
3059     // fold (or x, -1) -> -1, vector edition
3060     if (ISD::isBuildVectorAllOnes(N0.getNode()))
3061       return N0;
3062     if (ISD::isBuildVectorAllOnes(N1.getNode()))
3063       return N1;
3064   }
3065
3066   // fold (or x, undef) -> -1
3067   if (!LegalOperations &&
3068       (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)) {
3069     EVT EltVT = VT.isVector() ? VT.getVectorElementType() : VT;
3070     return DAG.getConstant(APInt::getAllOnesValue(EltVT.getSizeInBits()), VT);
3071   }
3072   // fold (or c1, c2) -> c1|c2
3073   if (N0C && N1C)
3074     return DAG.FoldConstantArithmetic(ISD::OR, VT, N0C, N1C);
3075   // canonicalize constant to RHS
3076   if (N0C && !N1C)
3077     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N1, N0);
3078   // fold (or x, 0) -> x
3079   if (N1C && N1C->isNullValue())
3080     return N0;
3081   // fold (or x, -1) -> -1
3082   if (N1C && N1C->isAllOnesValue())
3083     return N1;
3084   // fold (or x, c) -> c iff (x & ~c) == 0
3085   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
3086     return N1;
3087
3088   // Recognize halfword bswaps as (bswap + rotl 16) or (bswap + shl 16)
3089   SDValue BSwap = MatchBSwapHWord(N, N0, N1);
3090   if (BSwap.getNode() != 0)
3091     return BSwap;
3092   BSwap = MatchBSwapHWordLow(N, N0, N1);
3093   if (BSwap.getNode() != 0)
3094     return BSwap;
3095
3096   // reassociate or
3097   SDValue ROR = ReassociateOps(ISD::OR, N->getDebugLoc(), N0, N1);
3098   if (ROR.getNode() != 0)
3099     return ROR;
3100   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
3101   // iff (c1 & c2) == 0.
3102   if (N1C && N0.getOpcode() == ISD::AND && N0.getNode()->hasOneUse() &&
3103              isa<ConstantSDNode>(N0.getOperand(1))) {
3104     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
3105     if ((C1->getAPIntValue() & N1C->getAPIntValue()) != 0)
3106       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3107                          DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
3108                                      N0.getOperand(0), N1),
3109                          DAG.FoldConstantArithmetic(ISD::OR, VT, N1C, C1));
3110   }
3111   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
3112   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
3113     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
3114     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
3115
3116     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
3117         LL.getValueType().isInteger()) {
3118       // fold (or (setne X, 0), (setne Y, 0)) -> (setne (or X, Y), 0)
3119       // fold (or (setlt X, 0), (setlt Y, 0)) -> (setne (or X, Y), 0)
3120       if (cast<ConstantSDNode>(LR)->isNullValue() &&
3121           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
3122         SDValue ORNode = DAG.getNode(ISD::OR, LR.getDebugLoc(),
3123                                      LR.getValueType(), LL, RL);
3124         AddToWorkList(ORNode.getNode());
3125         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
3126       }
3127       // fold (or (setne X, -1), (setne Y, -1)) -> (setne (and X, Y), -1)
3128       // fold (or (setgt X, -1), (setgt Y  -1)) -> (setgt (and X, Y), -1)
3129       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
3130           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
3131         SDValue ANDNode = DAG.getNode(ISD::AND, LR.getDebugLoc(),
3132                                       LR.getValueType(), LL, RL);
3133         AddToWorkList(ANDNode.getNode());
3134         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
3135       }
3136     }
3137     // canonicalize equivalent to ll == rl
3138     if (LL == RR && LR == RL) {
3139       Op1 = ISD::getSetCCSwappedOperands(Op1);
3140       std::swap(RL, RR);
3141     }
3142     if (LL == RL && LR == RR) {
3143       bool isInteger = LL.getValueType().isInteger();
3144       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
3145       if (Result != ISD::SETCC_INVALID &&
3146           (!LegalOperations ||
3147            (TLI.isCondCodeLegal(Result, LL.getSimpleValueType()) &&
3148             TLI.isOperationLegal(ISD::SETCC,
3149               TLI.getSetCCResultType(N0.getValueType())))))
3150         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
3151                             LL, LR, Result);
3152     }
3153   }
3154
3155   // Simplify: (or (op x...), (op y...))  -> (op (or x, y))
3156   if (N0.getOpcode() == N1.getOpcode()) {
3157     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
3158     if (Tmp.getNode()) return Tmp;
3159   }
3160
3161   // (or (and X, C1), (and Y, C2))  -> (and (or X, Y), C3) if possible.
3162   if (N0.getOpcode() == ISD::AND &&
3163       N1.getOpcode() == ISD::AND &&
3164       N0.getOperand(1).getOpcode() == ISD::Constant &&
3165       N1.getOperand(1).getOpcode() == ISD::Constant &&
3166       // Don't increase # computations.
3167       (N0.getNode()->hasOneUse() || N1.getNode()->hasOneUse())) {
3168     // We can only do this xform if we know that bits from X that are set in C2
3169     // but not in C1 are already zero.  Likewise for Y.
3170     const APInt &LHSMask =
3171       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3172     const APInt &RHSMask =
3173       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
3174
3175     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
3176         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
3177       SDValue X = DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
3178                               N0.getOperand(0), N1.getOperand(0));
3179       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, X,
3180                          DAG.getConstant(LHSMask | RHSMask, VT));
3181     }
3182   }
3183
3184   // See if this is some rotate idiom.
3185   if (SDNode *Rot = MatchRotate(N0, N1, N->getDebugLoc()))
3186     return SDValue(Rot, 0);
3187
3188   // Simplify the operands using demanded-bits information.
3189   if (!VT.isVector() &&
3190       SimplifyDemandedBits(SDValue(N, 0)))
3191     return SDValue(N, 0);
3192
3193   return SDValue();
3194 }
3195
3196 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
3197 static bool MatchRotateHalf(SDValue Op, SDValue &Shift, SDValue &Mask) {
3198   if (Op.getOpcode() == ISD::AND) {
3199     if (isa<ConstantSDNode>(Op.getOperand(1))) {
3200       Mask = Op.getOperand(1);
3201       Op = Op.getOperand(0);
3202     } else {
3203       return false;
3204     }
3205   }
3206
3207   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
3208     Shift = Op;
3209     return true;
3210   }
3211
3212   return false;
3213 }
3214
3215 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
3216 // idioms for rotate, and if the target supports rotation instructions, generate
3217 // a rot[lr].
3218 SDNode *DAGCombiner::MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL) {
3219   // Must be a legal type.  Expanded 'n promoted things won't work with rotates.
3220   EVT VT = LHS.getValueType();
3221   if (!TLI.isTypeLegal(VT)) return 0;
3222
3223   // The target must have at least one rotate flavor.
3224   bool HasROTL = TLI.isOperationLegalOrCustom(ISD::ROTL, VT);
3225   bool HasROTR = TLI.isOperationLegalOrCustom(ISD::ROTR, VT);
3226   if (!HasROTL && !HasROTR) return 0;
3227
3228   // Match "(X shl/srl V1) & V2" where V2 may not be present.
3229   SDValue LHSShift;   // The shift.
3230   SDValue LHSMask;    // AND value if any.
3231   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
3232     return 0; // Not part of a rotate.
3233
3234   SDValue RHSShift;   // The shift.
3235   SDValue RHSMask;    // AND value if any.
3236   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
3237     return 0; // Not part of a rotate.
3238
3239   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
3240     return 0;   // Not shifting the same value.
3241
3242   if (LHSShift.getOpcode() == RHSShift.getOpcode())
3243     return 0;   // Shifts must disagree.
3244
3245   // Canonicalize shl to left side in a shl/srl pair.
3246   if (RHSShift.getOpcode() == ISD::SHL) {
3247     std::swap(LHS, RHS);
3248     std::swap(LHSShift, RHSShift);
3249     std::swap(LHSMask , RHSMask );
3250   }
3251
3252   unsigned OpSizeInBits = VT.getSizeInBits();
3253   SDValue LHSShiftArg = LHSShift.getOperand(0);
3254   SDValue LHSShiftAmt = LHSShift.getOperand(1);
3255   SDValue RHSShiftAmt = RHSShift.getOperand(1);
3256
3257   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
3258   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
3259   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
3260       RHSShiftAmt.getOpcode() == ISD::Constant) {
3261     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getZExtValue();
3262     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getZExtValue();
3263     if ((LShVal + RShVal) != OpSizeInBits)
3264       return 0;
3265
3266     SDValue Rot = DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
3267                               LHSShiftArg, HasROTL ? LHSShiftAmt : RHSShiftAmt);
3268
3269     // If there is an AND of either shifted operand, apply it to the result.
3270     if (LHSMask.getNode() || RHSMask.getNode()) {
3271       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
3272
3273       if (LHSMask.getNode()) {
3274         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
3275         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
3276       }
3277       if (RHSMask.getNode()) {
3278         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
3279         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
3280       }
3281
3282       Rot = DAG.getNode(ISD::AND, DL, VT, Rot, DAG.getConstant(Mask, VT));
3283     }
3284
3285     return Rot.getNode();
3286   }
3287
3288   // If there is a mask here, and we have a variable shift, we can't be sure
3289   // that we're masking out the right stuff.
3290   if (LHSMask.getNode() || RHSMask.getNode())
3291     return 0;
3292
3293   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
3294   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
3295   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
3296       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
3297     if (ConstantSDNode *SUBC =
3298           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
3299       if (SUBC->getAPIntValue() == OpSizeInBits) {
3300         return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT, LHSShiftArg,
3301                            HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
3302       }
3303     }
3304   }
3305
3306   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
3307   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
3308   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
3309       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
3310     if (ConstantSDNode *SUBC =
3311           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
3312       if (SUBC->getAPIntValue() == OpSizeInBits) {
3313         return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT, LHSShiftArg,
3314                            HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
3315       }
3316     }
3317   }
3318
3319   // Look for sign/zext/any-extended or truncate cases:
3320   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND ||
3321        LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND ||
3322        LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND ||
3323        LHSShiftAmt.getOpcode() == ISD::TRUNCATE) &&
3324       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND ||
3325        RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND ||
3326        RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND ||
3327        RHSShiftAmt.getOpcode() == ISD::TRUNCATE)) {
3328     SDValue LExtOp0 = LHSShiftAmt.getOperand(0);
3329     SDValue RExtOp0 = RHSShiftAmt.getOperand(0);
3330     if (RExtOp0.getOpcode() == ISD::SUB &&
3331         RExtOp0.getOperand(1) == LExtOp0) {
3332       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
3333       //   (rotl x, y)
3334       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
3335       //   (rotr x, (sub 32, y))
3336       if (ConstantSDNode *SUBC =
3337             dyn_cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
3338         if (SUBC->getAPIntValue() == OpSizeInBits) {
3339           return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
3340                              LHSShiftArg,
3341                              HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
3342         }
3343       }
3344     } else if (LExtOp0.getOpcode() == ISD::SUB &&
3345                RExtOp0 == LExtOp0.getOperand(1)) {
3346       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
3347       //   (rotr x, y)
3348       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
3349       //   (rotl x, (sub 32, y))
3350       if (ConstantSDNode *SUBC =
3351             dyn_cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
3352         if (SUBC->getAPIntValue() == OpSizeInBits) {
3353           return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT,
3354                              LHSShiftArg,
3355                              HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
3356         }
3357       }
3358     }
3359   }
3360
3361   return 0;
3362 }
3363
3364 SDValue DAGCombiner::visitXOR(SDNode *N) {
3365   SDValue N0 = N->getOperand(0);
3366   SDValue N1 = N->getOperand(1);
3367   SDValue LHS, RHS, CC;
3368   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3369   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3370   EVT VT = N0.getValueType();
3371
3372   // fold vector ops
3373   if (VT.isVector()) {
3374     SDValue FoldedVOp = SimplifyVBinOp(N);
3375     if (FoldedVOp.getNode()) return FoldedVOp;
3376
3377     // fold (xor x, 0) -> x, vector edition
3378     if (ISD::isBuildVectorAllZeros(N0.getNode()))
3379       return N1;
3380     if (ISD::isBuildVectorAllZeros(N1.getNode()))
3381       return N0;
3382   }
3383
3384   // fold (xor undef, undef) -> 0. This is a common idiom (misuse).
3385   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
3386     return DAG.getConstant(0, VT);
3387   // fold (xor x, undef) -> undef
3388   if (N0.getOpcode() == ISD::UNDEF)
3389     return N0;
3390   if (N1.getOpcode() == ISD::UNDEF)
3391     return N1;
3392   // fold (xor c1, c2) -> c1^c2
3393   if (N0C && N1C)
3394     return DAG.FoldConstantArithmetic(ISD::XOR, VT, N0C, N1C);
3395   // canonicalize constant to RHS
3396   if (N0C && !N1C)
3397     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
3398   // fold (xor x, 0) -> x
3399   if (N1C && N1C->isNullValue())
3400     return N0;
3401   // reassociate xor
3402   SDValue RXOR = ReassociateOps(ISD::XOR, N->getDebugLoc(), N0, N1);
3403   if (RXOR.getNode() != 0)
3404     return RXOR;
3405
3406   // fold !(x cc y) -> (x !cc y)
3407   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
3408     bool isInt = LHS.getValueType().isInteger();
3409     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
3410                                                isInt);
3411
3412     if (!LegalOperations ||
3413         TLI.isCondCodeLegal(NotCC, LHS.getSimpleValueType())) {
3414       switch (N0.getOpcode()) {
3415       default:
3416         llvm_unreachable("Unhandled SetCC Equivalent!");
3417       case ISD::SETCC:
3418         return DAG.getSetCC(N->getDebugLoc(), VT, LHS, RHS, NotCC);
3419       case ISD::SELECT_CC:
3420         return DAG.getSelectCC(N->getDebugLoc(), LHS, RHS, N0.getOperand(2),
3421                                N0.getOperand(3), NotCC);
3422       }
3423     }
3424   }
3425
3426   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
3427   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
3428       N0.getNode()->hasOneUse() &&
3429       isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
3430     SDValue V = N0.getOperand(0);
3431     V = DAG.getNode(ISD::XOR, N0.getDebugLoc(), V.getValueType(), V,
3432                     DAG.getConstant(1, V.getValueType()));
3433     AddToWorkList(V.getNode());
3434     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, V);
3435   }
3436
3437   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are setcc
3438   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
3439       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
3440     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
3441     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
3442       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
3443       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
3444       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
3445       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
3446       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
3447     }
3448   }
3449   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are constants
3450   if (N1C && N1C->isAllOnesValue() &&
3451       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
3452     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
3453     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
3454       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
3455       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
3456       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
3457       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
3458       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
3459     }
3460   }
3461   // fold (xor (xor x, c1), c2) -> (xor x, (xor c1, c2))
3462   if (N1C && N0.getOpcode() == ISD::XOR) {
3463     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
3464     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
3465     if (N00C)
3466       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(1),
3467                          DAG.getConstant(N1C->getAPIntValue() ^
3468                                          N00C->getAPIntValue(), VT));
3469     if (N01C)
3470       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(0),
3471                          DAG.getConstant(N1C->getAPIntValue() ^
3472                                          N01C->getAPIntValue(), VT));
3473   }
3474   // fold (xor x, x) -> 0
3475   if (N0 == N1)
3476     return tryFoldToZero(N->getDebugLoc(), TLI, VT, DAG, LegalOperations);
3477
3478   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
3479   if (N0.getOpcode() == N1.getOpcode()) {
3480     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
3481     if (Tmp.getNode()) return Tmp;
3482   }
3483
3484   // Simplify the expression using non-local knowledge.
3485   if (!VT.isVector() &&
3486       SimplifyDemandedBits(SDValue(N, 0)))
3487     return SDValue(N, 0);
3488
3489   return SDValue();
3490 }
3491
3492 /// visitShiftByConstant - Handle transforms common to the three shifts, when
3493 /// the shift amount is a constant.
3494 SDValue DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
3495   SDNode *LHS = N->getOperand(0).getNode();
3496   if (!LHS->hasOneUse()) return SDValue();
3497
3498   // We want to pull some binops through shifts, so that we have (and (shift))
3499   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
3500   // thing happens with address calculations, so it's important to canonicalize
3501   // it.
3502   bool HighBitSet = false;  // Can we transform this if the high bit is set?
3503
3504   switch (LHS->getOpcode()) {
3505   default: return SDValue();
3506   case ISD::OR:
3507   case ISD::XOR:
3508     HighBitSet = false; // We can only transform sra if the high bit is clear.
3509     break;
3510   case ISD::AND:
3511     HighBitSet = true;  // We can only transform sra if the high bit is set.
3512     break;
3513   case ISD::ADD:
3514     if (N->getOpcode() != ISD::SHL)
3515       return SDValue(); // only shl(add) not sr[al](add).
3516     HighBitSet = false; // We can only transform sra if the high bit is clear.
3517     break;
3518   }
3519
3520   // We require the RHS of the binop to be a constant as well.
3521   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
3522   if (!BinOpCst) return SDValue();
3523
3524   // FIXME: disable this unless the input to the binop is a shift by a constant.
3525   // If it is not a shift, it pessimizes some common cases like:
3526   //
3527   //    void foo(int *X, int i) { X[i & 1235] = 1; }
3528   //    int bar(int *X, int i) { return X[i & 255]; }
3529   SDNode *BinOpLHSVal = LHS->getOperand(0).getNode();
3530   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
3531        BinOpLHSVal->getOpcode() != ISD::SRA &&
3532        BinOpLHSVal->getOpcode() != ISD::SRL) ||
3533       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
3534     return SDValue();
3535
3536   EVT VT = N->getValueType(0);
3537
3538   // If this is a signed shift right, and the high bit is modified by the
3539   // logical operation, do not perform the transformation. The highBitSet
3540   // boolean indicates the value of the high bit of the constant which would
3541   // cause it to be modified for this operation.
3542   if (N->getOpcode() == ISD::SRA) {
3543     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
3544     if (BinOpRHSSignSet != HighBitSet)
3545       return SDValue();
3546   }
3547
3548   // Fold the constants, shifting the binop RHS by the shift amount.
3549   SDValue NewRHS = DAG.getNode(N->getOpcode(), LHS->getOperand(1).getDebugLoc(),
3550                                N->getValueType(0),
3551                                LHS->getOperand(1), N->getOperand(1));
3552
3553   // Create the new shift.
3554   SDValue NewShift = DAG.getNode(N->getOpcode(),
3555                                  LHS->getOperand(0).getDebugLoc(),
3556                                  VT, LHS->getOperand(0), N->getOperand(1));
3557
3558   // Create the new binop.
3559   return DAG.getNode(LHS->getOpcode(), N->getDebugLoc(), VT, NewShift, NewRHS);
3560 }
3561
3562 SDValue DAGCombiner::visitSHL(SDNode *N) {
3563   SDValue N0 = N->getOperand(0);
3564   SDValue N1 = N->getOperand(1);
3565   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3566   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3567   EVT VT = N0.getValueType();
3568   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3569
3570   // fold (shl c1, c2) -> c1<<c2
3571   if (N0C && N1C)
3572     return DAG.FoldConstantArithmetic(ISD::SHL, VT, N0C, N1C);
3573   // fold (shl 0, x) -> 0
3574   if (N0C && N0C->isNullValue())
3575     return N0;
3576   // fold (shl x, c >= size(x)) -> undef
3577   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3578     return DAG.getUNDEF(VT);
3579   // fold (shl x, 0) -> x
3580   if (N1C && N1C->isNullValue())
3581     return N0;
3582   // fold (shl undef, x) -> 0
3583   if (N0.getOpcode() == ISD::UNDEF)
3584     return DAG.getConstant(0, VT);
3585   // if (shl x, c) is known to be zero, return 0
3586   if (DAG.MaskedValueIsZero(SDValue(N, 0),
3587                             APInt::getAllOnesValue(OpSizeInBits)))
3588     return DAG.getConstant(0, VT);
3589   // fold (shl x, (trunc (and y, c))) -> (shl x, (and (trunc y), (trunc c))).
3590   if (N1.getOpcode() == ISD::TRUNCATE &&
3591       N1.getOperand(0).getOpcode() == ISD::AND &&
3592       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3593     SDValue N101 = N1.getOperand(0).getOperand(1);
3594     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3595       EVT TruncVT = N1.getValueType();
3596       SDValue N100 = N1.getOperand(0).getOperand(0);
3597       APInt TruncC = N101C->getAPIntValue();
3598       TruncC = TruncC.trunc(TruncVT.getSizeInBits());
3599       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
3600                          DAG.getNode(ISD::AND, N->getDebugLoc(), TruncVT,
3601                                      DAG.getNode(ISD::TRUNCATE,
3602                                                  N->getDebugLoc(),
3603                                                  TruncVT, N100),
3604                                      DAG.getConstant(TruncC, TruncVT)));
3605     }
3606   }
3607
3608   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3609     return SDValue(N, 0);
3610
3611   // fold (shl (shl x, c1), c2) -> 0 or (shl x, (add c1, c2))
3612   if (N1C && N0.getOpcode() == ISD::SHL &&
3613       N0.getOperand(1).getOpcode() == ISD::Constant) {
3614     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3615     uint64_t c2 = N1C->getZExtValue();
3616     if (c1 + c2 >= OpSizeInBits)
3617       return DAG.getConstant(0, VT);
3618     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0.getOperand(0),
3619                        DAG.getConstant(c1 + c2, N1.getValueType()));
3620   }
3621
3622   // fold (shl (ext (shl x, c1)), c2) -> (ext (shl x, (add c1, c2)))
3623   // For this to be valid, the second form must not preserve any of the bits
3624   // that are shifted out by the inner shift in the first form.  This means
3625   // the outer shift size must be >= the number of bits added by the ext.
3626   // As a corollary, we don't care what kind of ext it is.
3627   if (N1C && (N0.getOpcode() == ISD::ZERO_EXTEND ||
3628               N0.getOpcode() == ISD::ANY_EXTEND ||
3629               N0.getOpcode() == ISD::SIGN_EXTEND) &&
3630       N0.getOperand(0).getOpcode() == ISD::SHL &&
3631       isa<ConstantSDNode>(N0.getOperand(0)->getOperand(1))) {
3632     uint64_t c1 =
3633       cast<ConstantSDNode>(N0.getOperand(0)->getOperand(1))->getZExtValue();
3634     uint64_t c2 = N1C->getZExtValue();
3635     EVT InnerShiftVT = N0.getOperand(0).getValueType();
3636     uint64_t InnerShiftSize = InnerShiftVT.getScalarType().getSizeInBits();
3637     if (c2 >= OpSizeInBits - InnerShiftSize) {
3638       if (c1 + c2 >= OpSizeInBits)
3639         return DAG.getConstant(0, VT);
3640       return DAG.getNode(ISD::SHL, N0->getDebugLoc(), VT,
3641                          DAG.getNode(N0.getOpcode(), N0->getDebugLoc(), VT,
3642                                      N0.getOperand(0)->getOperand(0)),
3643                          DAG.getConstant(c1 + c2, N1.getValueType()));
3644     }
3645   }
3646
3647   // fold (shl (srl x, c1), c2) -> (and (shl x, (sub c2, c1), MASK) or
3648   //                               (and (srl x, (sub c1, c2), MASK)
3649   // Only fold this if the inner shift has no other uses -- if it does, folding
3650   // this will increase the total number of instructions.
3651   if (N1C && N0.getOpcode() == ISD::SRL && N0.hasOneUse() &&
3652       N0.getOperand(1).getOpcode() == ISD::Constant) {
3653     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3654     if (c1 < VT.getSizeInBits()) {
3655       uint64_t c2 = N1C->getZExtValue();
3656       APInt Mask = APInt::getHighBitsSet(VT.getSizeInBits(),
3657                                          VT.getSizeInBits() - c1);
3658       SDValue Shift;
3659       if (c2 > c1) {
3660         Mask = Mask.shl(c2-c1);
3661         Shift = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0.getOperand(0),
3662                             DAG.getConstant(c2-c1, N1.getValueType()));
3663       } else {
3664         Mask = Mask.lshr(c1-c2);
3665         Shift = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0),
3666                             DAG.getConstant(c1-c2, N1.getValueType()));
3667       }
3668       return DAG.getNode(ISD::AND, N0.getDebugLoc(), VT, Shift,
3669                          DAG.getConstant(Mask, VT));
3670     }
3671   }
3672   // fold (shl (sra x, c1), c1) -> (and x, (shl -1, c1))
3673   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1)) {
3674     SDValue HiBitsMask =
3675       DAG.getConstant(APInt::getHighBitsSet(VT.getSizeInBits(),
3676                                             VT.getSizeInBits() -
3677                                               N1C->getZExtValue()),
3678                       VT);
3679     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
3680                        HiBitsMask);
3681   }
3682
3683   if (N1C) {
3684     SDValue NewSHL = visitShiftByConstant(N, N1C->getZExtValue());
3685     if (NewSHL.getNode())
3686       return NewSHL;
3687   }
3688
3689   return SDValue();
3690 }
3691
3692 SDValue DAGCombiner::visitSRA(SDNode *N) {
3693   SDValue N0 = N->getOperand(0);
3694   SDValue N1 = N->getOperand(1);
3695   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3696   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3697   EVT VT = N0.getValueType();
3698   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3699
3700   // fold (sra c1, c2) -> (sra c1, c2)
3701   if (N0C && N1C)
3702     return DAG.FoldConstantArithmetic(ISD::SRA, VT, N0C, N1C);
3703   // fold (sra 0, x) -> 0
3704   if (N0C && N0C->isNullValue())
3705     return N0;
3706   // fold (sra -1, x) -> -1
3707   if (N0C && N0C->isAllOnesValue())
3708     return N0;
3709   // fold (sra x, (setge c, size(x))) -> undef
3710   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3711     return DAG.getUNDEF(VT);
3712   // fold (sra x, 0) -> x
3713   if (N1C && N1C->isNullValue())
3714     return N0;
3715   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
3716   // sext_inreg.
3717   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
3718     unsigned LowBits = OpSizeInBits - (unsigned)N1C->getZExtValue();
3719     EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), LowBits);
3720     if (VT.isVector())
3721       ExtVT = EVT::getVectorVT(*DAG.getContext(),
3722                                ExtVT, VT.getVectorNumElements());
3723     if ((!LegalOperations ||
3724          TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, ExtVT)))
3725       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
3726                          N0.getOperand(0), DAG.getValueType(ExtVT));
3727   }
3728
3729   // fold (sra (sra x, c1), c2) -> (sra x, (add c1, c2))
3730   if (N1C && N0.getOpcode() == ISD::SRA) {
3731     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3732       unsigned Sum = N1C->getZExtValue() + C1->getZExtValue();
3733       if (Sum >= OpSizeInBits) Sum = OpSizeInBits-1;
3734       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0.getOperand(0),
3735                          DAG.getConstant(Sum, N1C->getValueType(0)));
3736     }
3737   }
3738
3739   // fold (sra (shl X, m), (sub result_size, n))
3740   // -> (sign_extend (trunc (shl X, (sub (sub result_size, n), m)))) for
3741   // result_size - n != m.
3742   // If truncate is free for the target sext(shl) is likely to result in better
3743   // code.
3744   if (N0.getOpcode() == ISD::SHL) {
3745     // Get the two constanst of the shifts, CN0 = m, CN = n.
3746     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
3747     if (N01C && N1C) {
3748       // Determine what the truncate's result bitsize and type would be.
3749       EVT TruncVT =
3750         EVT::getIntegerVT(*DAG.getContext(),
3751                           OpSizeInBits - N1C->getZExtValue());
3752       // Determine the residual right-shift amount.
3753       signed ShiftAmt = N1C->getZExtValue() - N01C->getZExtValue();
3754
3755       // If the shift is not a no-op (in which case this should be just a sign
3756       // extend already), the truncated to type is legal, sign_extend is legal
3757       // on that type, and the truncate to that type is both legal and free,
3758       // perform the transform.
3759       if ((ShiftAmt > 0) &&
3760           TLI.isOperationLegalOrCustom(ISD::SIGN_EXTEND, TruncVT) &&
3761           TLI.isOperationLegalOrCustom(ISD::TRUNCATE, VT) &&
3762           TLI.isTruncateFree(VT, TruncVT)) {
3763
3764           SDValue Amt = DAG.getConstant(ShiftAmt,
3765               getShiftAmountTy(N0.getOperand(0).getValueType()));
3766           SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT,
3767                                       N0.getOperand(0), Amt);
3768           SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), TruncVT,
3769                                       Shift);
3770           return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(),
3771                              N->getValueType(0), Trunc);
3772       }
3773     }
3774   }
3775
3776   // fold (sra x, (trunc (and y, c))) -> (sra x, (and (trunc y), (trunc c))).
3777   if (N1.getOpcode() == ISD::TRUNCATE &&
3778       N1.getOperand(0).getOpcode() == ISD::AND &&
3779       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3780     SDValue N101 = N1.getOperand(0).getOperand(1);
3781     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3782       EVT TruncVT = N1.getValueType();
3783       SDValue N100 = N1.getOperand(0).getOperand(0);
3784       APInt TruncC = N101C->getAPIntValue();
3785       TruncC = TruncC.trunc(TruncVT.getScalarType().getSizeInBits());
3786       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
3787                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3788                                      TruncVT,
3789                                      DAG.getNode(ISD::TRUNCATE,
3790                                                  N->getDebugLoc(),
3791                                                  TruncVT, N100),
3792                                      DAG.getConstant(TruncC, TruncVT)));
3793     }
3794   }
3795
3796   // fold (sra (trunc (sr x, c1)), c2) -> (trunc (sra x, c1+c2))
3797   //      if c1 is equal to the number of bits the trunc removes
3798   if (N0.getOpcode() == ISD::TRUNCATE &&
3799       (N0.getOperand(0).getOpcode() == ISD::SRL ||
3800        N0.getOperand(0).getOpcode() == ISD::SRA) &&
3801       N0.getOperand(0).hasOneUse() &&
3802       N0.getOperand(0).getOperand(1).hasOneUse() &&
3803       N1C && isa<ConstantSDNode>(N0.getOperand(0).getOperand(1))) {
3804     EVT LargeVT = N0.getOperand(0).getValueType();
3805     ConstantSDNode *LargeShiftAmt =
3806       cast<ConstantSDNode>(N0.getOperand(0).getOperand(1));
3807
3808     if (LargeVT.getScalarType().getSizeInBits() - OpSizeInBits ==
3809         LargeShiftAmt->getZExtValue()) {
3810       SDValue Amt =
3811         DAG.getConstant(LargeShiftAmt->getZExtValue() + N1C->getZExtValue(),
3812               getShiftAmountTy(N0.getOperand(0).getOperand(0).getValueType()));
3813       SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), LargeVT,
3814                                 N0.getOperand(0).getOperand(0), Amt);
3815       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, SRA);
3816     }
3817   }
3818
3819   // Simplify, based on bits shifted out of the LHS.
3820   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3821     return SDValue(N, 0);
3822
3823
3824   // If the sign bit is known to be zero, switch this to a SRL.
3825   if (DAG.SignBitIsZero(N0))
3826     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, N1);
3827
3828   if (N1C) {
3829     SDValue NewSRA = visitShiftByConstant(N, N1C->getZExtValue());
3830     if (NewSRA.getNode())
3831       return NewSRA;
3832   }
3833
3834   return SDValue();
3835 }
3836
3837 SDValue DAGCombiner::visitSRL(SDNode *N) {
3838   SDValue N0 = N->getOperand(0);
3839   SDValue N1 = N->getOperand(1);
3840   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3841   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3842   EVT VT = N0.getValueType();
3843   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3844
3845   // fold (srl c1, c2) -> c1 >>u c2
3846   if (N0C && N1C)
3847     return DAG.FoldConstantArithmetic(ISD::SRL, VT, N0C, N1C);
3848   // fold (srl 0, x) -> 0
3849   if (N0C && N0C->isNullValue())
3850     return N0;
3851   // fold (srl x, c >= size(x)) -> undef
3852   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3853     return DAG.getUNDEF(VT);
3854   // fold (srl x, 0) -> x
3855   if (N1C && N1C->isNullValue())
3856     return N0;
3857   // if (srl x, c) is known to be zero, return 0
3858   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
3859                                    APInt::getAllOnesValue(OpSizeInBits)))
3860     return DAG.getConstant(0, VT);
3861
3862   // fold (srl (srl x, c1), c2) -> 0 or (srl x, (add c1, c2))
3863   if (N1C && N0.getOpcode() == ISD::SRL &&
3864       N0.getOperand(1).getOpcode() == ISD::Constant) {
3865     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3866     uint64_t c2 = N1C->getZExtValue();
3867     if (c1 + c2 >= OpSizeInBits)
3868       return DAG.getConstant(0, VT);
3869     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0),
3870                        DAG.getConstant(c1 + c2, N1.getValueType()));
3871   }
3872
3873   // fold (srl (trunc (srl x, c1)), c2) -> 0 or (trunc (srl x, (add c1, c2)))
3874   if (N1C && N0.getOpcode() == ISD::TRUNCATE &&
3875       N0.getOperand(0).getOpcode() == ISD::SRL &&
3876       isa<ConstantSDNode>(N0.getOperand(0)->getOperand(1))) {
3877     uint64_t c1 =
3878       cast<ConstantSDNode>(N0.getOperand(0)->getOperand(1))->getZExtValue();
3879     uint64_t c2 = N1C->getZExtValue();
3880     EVT InnerShiftVT = N0.getOperand(0).getValueType();
3881     EVT ShiftCountVT = N0.getOperand(0)->getOperand(1).getValueType();
3882     uint64_t InnerShiftSize = InnerShiftVT.getScalarType().getSizeInBits();
3883     // This is only valid if the OpSizeInBits + c1 = size of inner shift.
3884     if (c1 + OpSizeInBits == InnerShiftSize) {
3885       if (c1 + c2 >= InnerShiftSize)
3886         return DAG.getConstant(0, VT);
3887       return DAG.getNode(ISD::TRUNCATE, N0->getDebugLoc(), VT,
3888                          DAG.getNode(ISD::SRL, N0->getDebugLoc(), InnerShiftVT,
3889                                      N0.getOperand(0)->getOperand(0),
3890                                      DAG.getConstant(c1 + c2, ShiftCountVT)));
3891     }
3892   }
3893
3894   // fold (srl (shl x, c), c) -> (and x, cst2)
3895   if (N1C && N0.getOpcode() == ISD::SHL && N0.getOperand(1) == N1 &&
3896       N0.getValueSizeInBits() <= 64) {
3897     uint64_t ShAmt = N1C->getZExtValue()+64-N0.getValueSizeInBits();
3898     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
3899                        DAG.getConstant(~0ULL >> ShAmt, VT));
3900   }
3901
3902
3903   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
3904   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
3905     // Shifting in all undef bits?
3906     EVT SmallVT = N0.getOperand(0).getValueType();
3907     if (N1C->getZExtValue() >= SmallVT.getSizeInBits())
3908       return DAG.getUNDEF(VT);
3909
3910     if (!LegalTypes || TLI.isTypeDesirableForOp(ISD::SRL, SmallVT)) {
3911       uint64_t ShiftAmt = N1C->getZExtValue();
3912       SDValue SmallShift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), SmallVT,
3913                                        N0.getOperand(0),
3914                           DAG.getConstant(ShiftAmt, getShiftAmountTy(SmallVT)));
3915       AddToWorkList(SmallShift.getNode());
3916       return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, SmallShift);
3917     }
3918   }
3919
3920   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
3921   // bit, which is unmodified by sra.
3922   if (N1C && N1C->getZExtValue() + 1 == VT.getSizeInBits()) {
3923     if (N0.getOpcode() == ISD::SRA)
3924       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0), N1);
3925   }
3926
3927   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
3928   if (N1C && N0.getOpcode() == ISD::CTLZ &&
3929       N1C->getAPIntValue() == Log2_32(VT.getSizeInBits())) {
3930     APInt KnownZero, KnownOne;
3931     DAG.ComputeMaskedBits(N0.getOperand(0), KnownZero, KnownOne);
3932
3933     // If any of the input bits are KnownOne, then the input couldn't be all
3934     // zeros, thus the result of the srl will always be zero.
3935     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
3936
3937     // If all of the bits input the to ctlz node are known to be zero, then
3938     // the result of the ctlz is "32" and the result of the shift is one.
3939     APInt UnknownBits = ~KnownZero;
3940     if (UnknownBits == 0) return DAG.getConstant(1, VT);
3941
3942     // Otherwise, check to see if there is exactly one bit input to the ctlz.
3943     if ((UnknownBits & (UnknownBits - 1)) == 0) {
3944       // Okay, we know that only that the single bit specified by UnknownBits
3945       // could be set on input to the CTLZ node. If this bit is set, the SRL
3946       // will return 0, if it is clear, it returns 1. Change the CTLZ/SRL pair
3947       // to an SRL/XOR pair, which is likely to simplify more.
3948       unsigned ShAmt = UnknownBits.countTrailingZeros();
3949       SDValue Op = N0.getOperand(0);
3950
3951       if (ShAmt) {
3952         Op = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT, Op,
3953                   DAG.getConstant(ShAmt, getShiftAmountTy(Op.getValueType())));
3954         AddToWorkList(Op.getNode());
3955       }
3956
3957       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
3958                          Op, DAG.getConstant(1, VT));
3959     }
3960   }
3961
3962   // fold (srl x, (trunc (and y, c))) -> (srl x, (and (trunc y), (trunc c))).
3963   if (N1.getOpcode() == ISD::TRUNCATE &&
3964       N1.getOperand(0).getOpcode() == ISD::AND &&
3965       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3966     SDValue N101 = N1.getOperand(0).getOperand(1);
3967     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3968       EVT TruncVT = N1.getValueType();
3969       SDValue N100 = N1.getOperand(0).getOperand(0);
3970       APInt TruncC = N101C->getAPIntValue();
3971       TruncC = TruncC.trunc(TruncVT.getSizeInBits());
3972       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
3973                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3974                                      TruncVT,
3975                                      DAG.getNode(ISD::TRUNCATE,
3976                                                  N->getDebugLoc(),
3977                                                  TruncVT, N100),
3978                                      DAG.getConstant(TruncC, TruncVT)));
3979     }
3980   }
3981
3982   // fold operands of srl based on knowledge that the low bits are not
3983   // demanded.
3984   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3985     return SDValue(N, 0);
3986
3987   if (N1C) {
3988     SDValue NewSRL = visitShiftByConstant(N, N1C->getZExtValue());
3989     if (NewSRL.getNode())
3990       return NewSRL;
3991   }
3992
3993   // Attempt to convert a srl of a load into a narrower zero-extending load.
3994   SDValue NarrowLoad = ReduceLoadWidth(N);
3995   if (NarrowLoad.getNode())
3996     return NarrowLoad;
3997
3998   // Here is a common situation. We want to optimize:
3999   //
4000   //   %a = ...
4001   //   %b = and i32 %a, 2
4002   //   %c = srl i32 %b, 1
4003   //   brcond i32 %c ...
4004   //
4005   // into
4006   //
4007   //   %a = ...
4008   //   %b = and %a, 2
4009   //   %c = setcc eq %b, 0
4010   //   brcond %c ...
4011   //
4012   // However when after the source operand of SRL is optimized into AND, the SRL
4013   // itself may not be optimized further. Look for it and add the BRCOND into
4014   // the worklist.
4015   if (N->hasOneUse()) {
4016     SDNode *Use = *N->use_begin();
4017     if (Use->getOpcode() == ISD::BRCOND)
4018       AddToWorkList(Use);
4019     else if (Use->getOpcode() == ISD::TRUNCATE && Use->hasOneUse()) {
4020       // Also look pass the truncate.
4021       Use = *Use->use_begin();
4022       if (Use->getOpcode() == ISD::BRCOND)
4023         AddToWorkList(Use);
4024     }
4025   }
4026
4027   return SDValue();
4028 }
4029
4030 SDValue DAGCombiner::visitCTLZ(SDNode *N) {
4031   SDValue N0 = N->getOperand(0);
4032   EVT VT = N->getValueType(0);
4033
4034   // fold (ctlz c1) -> c2
4035   if (isa<ConstantSDNode>(N0))
4036     return DAG.getNode(ISD::CTLZ, N->getDebugLoc(), VT, N0);
4037   return SDValue();
4038 }
4039
4040 SDValue DAGCombiner::visitCTLZ_ZERO_UNDEF(SDNode *N) {
4041   SDValue N0 = N->getOperand(0);
4042   EVT VT = N->getValueType(0);
4043
4044   // fold (ctlz_zero_undef c1) -> c2
4045   if (isa<ConstantSDNode>(N0))
4046     return DAG.getNode(ISD::CTLZ_ZERO_UNDEF, N->getDebugLoc(), VT, N0);
4047   return SDValue();
4048 }
4049
4050 SDValue DAGCombiner::visitCTTZ(SDNode *N) {
4051   SDValue N0 = N->getOperand(0);
4052   EVT VT = N->getValueType(0);
4053
4054   // fold (cttz c1) -> c2
4055   if (isa<ConstantSDNode>(N0))
4056     return DAG.getNode(ISD::CTTZ, N->getDebugLoc(), VT, N0);
4057   return SDValue();
4058 }
4059
4060 SDValue DAGCombiner::visitCTTZ_ZERO_UNDEF(SDNode *N) {
4061   SDValue N0 = N->getOperand(0);
4062   EVT VT = N->getValueType(0);
4063
4064   // fold (cttz_zero_undef c1) -> c2
4065   if (isa<ConstantSDNode>(N0))
4066     return DAG.getNode(ISD::CTTZ_ZERO_UNDEF, N->getDebugLoc(), VT, N0);
4067   return SDValue();
4068 }
4069
4070 SDValue DAGCombiner::visitCTPOP(SDNode *N) {
4071   SDValue N0 = N->getOperand(0);
4072   EVT VT = N->getValueType(0);
4073
4074   // fold (ctpop c1) -> c2
4075   if (isa<ConstantSDNode>(N0))
4076     return DAG.getNode(ISD::CTPOP, N->getDebugLoc(), VT, N0);
4077   return SDValue();
4078 }
4079
4080 SDValue DAGCombiner::visitSELECT(SDNode *N) {
4081   SDValue N0 = N->getOperand(0);
4082   SDValue N1 = N->getOperand(1);
4083   SDValue N2 = N->getOperand(2);
4084   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4085   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
4086   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
4087   EVT VT = N->getValueType(0);
4088   EVT VT0 = N0.getValueType();
4089
4090   // fold (select C, X, X) -> X
4091   if (N1 == N2)
4092     return N1;
4093   // fold (select true, X, Y) -> X
4094   if (N0C && !N0C->isNullValue())
4095     return N1;
4096   // fold (select false, X, Y) -> Y
4097   if (N0C && N0C->isNullValue())
4098     return N2;
4099   // fold (select C, 1, X) -> (or C, X)
4100   if (VT == MVT::i1 && N1C && N1C->getAPIntValue() == 1)
4101     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
4102   // fold (select C, 0, 1) -> (xor C, 1)
4103   if (VT.isInteger() &&
4104       (VT0 == MVT::i1 ||
4105        (VT0.isInteger() &&
4106         TLI.getBooleanContents(false) ==
4107         TargetLowering::ZeroOrOneBooleanContent)) &&
4108       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
4109     SDValue XORNode;
4110     if (VT == VT0)
4111       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT0,
4112                          N0, DAG.getConstant(1, VT0));
4113     XORNode = DAG.getNode(ISD::XOR, N0.getDebugLoc(), VT0,
4114                           N0, DAG.getConstant(1, VT0));
4115     AddToWorkList(XORNode.getNode());
4116     if (VT.bitsGT(VT0))
4117       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, XORNode);
4118     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, XORNode);
4119   }
4120   // fold (select C, 0, X) -> (and (not C), X)
4121   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
4122     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
4123     AddToWorkList(NOTNode.getNode());
4124     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, NOTNode, N2);
4125   }
4126   // fold (select C, X, 1) -> (or (not C), X)
4127   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
4128     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
4129     AddToWorkList(NOTNode.getNode());
4130     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, NOTNode, N1);
4131   }
4132   // fold (select C, X, 0) -> (and C, X)
4133   if (VT == MVT::i1 && N2C && N2C->isNullValue())
4134     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
4135   // fold (select X, X, Y) -> (or X, Y)
4136   // fold (select X, 1, Y) -> (or X, Y)
4137   if (VT == MVT::i1 && (N0 == N1 || (N1C && N1C->getAPIntValue() == 1)))
4138     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
4139   // fold (select X, Y, X) -> (and X, Y)
4140   // fold (select X, Y, 0) -> (and X, Y)
4141   if (VT == MVT::i1 && (N0 == N2 || (N2C && N2C->getAPIntValue() == 0)))
4142     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
4143
4144   // If we can fold this based on the true/false value, do so.
4145   if (SimplifySelectOps(N, N1, N2))
4146     return SDValue(N, 0);  // Don't revisit N.
4147
4148   // fold selects based on a setcc into other things, such as min/max/abs
4149   if (N0.getOpcode() == ISD::SETCC) {
4150     // FIXME:
4151     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
4152     // having to say they don't support SELECT_CC on every type the DAG knows
4153     // about, since there is no way to mark an opcode illegal at all value types
4154     if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other) &&
4155         TLI.isOperationLegalOrCustom(ISD::SELECT_CC, VT))
4156       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT,
4157                          N0.getOperand(0), N0.getOperand(1),
4158                          N1, N2, N0.getOperand(2));
4159     return SimplifySelect(N->getDebugLoc(), N0, N1, N2);
4160   }
4161
4162   return SDValue();
4163 }
4164
4165 SDValue DAGCombiner::visitSELECT_CC(SDNode *N) {
4166   SDValue N0 = N->getOperand(0);
4167   SDValue N1 = N->getOperand(1);
4168   SDValue N2 = N->getOperand(2);
4169   SDValue N3 = N->getOperand(3);
4170   SDValue N4 = N->getOperand(4);
4171   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
4172
4173   // fold select_cc lhs, rhs, x, x, cc -> x
4174   if (N2 == N3)
4175     return N2;
4176
4177   // Determine if the condition we're dealing with is constant
4178   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
4179                               N0, N1, CC, N->getDebugLoc(), false);
4180   if (SCC.getNode()) AddToWorkList(SCC.getNode());
4181
4182   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode())) {
4183     if (!SCCC->isNullValue())
4184       return N2;    // cond always true -> true val
4185     else
4186       return N3;    // cond always false -> false val
4187   }
4188
4189   // Fold to a simpler select_cc
4190   if (SCC.getNode() && SCC.getOpcode() == ISD::SETCC)
4191     return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), N2.getValueType(),
4192                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
4193                        SCC.getOperand(2));
4194
4195   // If we can fold this based on the true/false value, do so.
4196   if (SimplifySelectOps(N, N2, N3))
4197     return SDValue(N, 0);  // Don't revisit N.
4198
4199   // fold select_cc into other things, such as min/max/abs
4200   return SimplifySelectCC(N->getDebugLoc(), N0, N1, N2, N3, CC);
4201 }
4202
4203 SDValue DAGCombiner::visitSETCC(SDNode *N) {
4204   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
4205                        cast<CondCodeSDNode>(N->getOperand(2))->get(),
4206                        N->getDebugLoc());
4207 }
4208
4209 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
4210 // "fold ({s|z|a}ext (load x)) -> ({s|z|a}ext (truncate ({s|z|a}extload x)))"
4211 // transformation. Returns true if extension are possible and the above
4212 // mentioned transformation is profitable.
4213 static bool ExtendUsesToFormExtLoad(SDNode *N, SDValue N0,
4214                                     unsigned ExtOpc,
4215                                     SmallVector<SDNode*, 4> &ExtendNodes,
4216                                     const TargetLowering &TLI) {
4217   bool HasCopyToRegUses = false;
4218   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
4219   for (SDNode::use_iterator UI = N0.getNode()->use_begin(),
4220                             UE = N0.getNode()->use_end();
4221        UI != UE; ++UI) {
4222     SDNode *User = *UI;
4223     if (User == N)
4224       continue;
4225     if (UI.getUse().getResNo() != N0.getResNo())
4226       continue;
4227     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
4228     if (ExtOpc != ISD::ANY_EXTEND && User->getOpcode() == ISD::SETCC) {
4229       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
4230       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
4231         // Sign bits will be lost after a zext.
4232         return false;
4233       bool Add = false;
4234       for (unsigned i = 0; i != 2; ++i) {
4235         SDValue UseOp = User->getOperand(i);
4236         if (UseOp == N0)
4237           continue;
4238         if (!isa<ConstantSDNode>(UseOp))
4239           return false;
4240         Add = true;
4241       }
4242       if (Add)
4243         ExtendNodes.push_back(User);
4244       continue;
4245     }
4246     // If truncates aren't free and there are users we can't
4247     // extend, it isn't worthwhile.
4248     if (!isTruncFree)
4249       return false;
4250     // Remember if this value is live-out.
4251     if (User->getOpcode() == ISD::CopyToReg)
4252       HasCopyToRegUses = true;
4253   }
4254
4255   if (HasCopyToRegUses) {
4256     bool BothLiveOut = false;
4257     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
4258          UI != UE; ++UI) {
4259       SDUse &Use = UI.getUse();
4260       if (Use.getResNo() == 0 && Use.getUser()->getOpcode() == ISD::CopyToReg) {
4261         BothLiveOut = true;
4262         break;
4263       }
4264     }
4265     if (BothLiveOut)
4266       // Both unextended and extended values are live out. There had better be
4267       // a good reason for the transformation.
4268       return ExtendNodes.size();
4269   }
4270   return true;
4271 }
4272
4273 void DAGCombiner::ExtendSetCCUses(SmallVector<SDNode*, 4> SetCCs,
4274                                   SDValue Trunc, SDValue ExtLoad, DebugLoc DL,
4275                                   ISD::NodeType ExtType) {
4276   // Extend SetCC uses if necessary.
4277   for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
4278     SDNode *SetCC = SetCCs[i];
4279     SmallVector<SDValue, 4> Ops;
4280
4281     for (unsigned j = 0; j != 2; ++j) {
4282       SDValue SOp = SetCC->getOperand(j);
4283       if (SOp == Trunc)
4284         Ops.push_back(ExtLoad);
4285       else
4286         Ops.push_back(DAG.getNode(ExtType, DL, ExtLoad->getValueType(0), SOp));
4287     }
4288
4289     Ops.push_back(SetCC->getOperand(2));
4290     CombineTo(SetCC, DAG.getNode(ISD::SETCC, DL, SetCC->getValueType(0),
4291                                  &Ops[0], Ops.size()));
4292   }
4293 }
4294
4295 SDValue DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
4296   SDValue N0 = N->getOperand(0);
4297   EVT VT = N->getValueType(0);
4298
4299   // fold (sext c1) -> c1
4300   if (isa<ConstantSDNode>(N0))
4301     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N0);
4302
4303   // fold (sext (sext x)) -> (sext x)
4304   // fold (sext (aext x)) -> (sext x)
4305   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
4306     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT,
4307                        N0.getOperand(0));
4308
4309   if (N0.getOpcode() == ISD::TRUNCATE) {
4310     // fold (sext (truncate (load x))) -> (sext (smaller load x))
4311     // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
4312     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
4313     if (NarrowLoad.getNode()) {
4314       SDNode* oye = N0.getNode()->getOperand(0).getNode();
4315       if (NarrowLoad.getNode() != N0.getNode()) {
4316         CombineTo(N0.getNode(), NarrowLoad);
4317         // CombineTo deleted the truncate, if needed, but not what's under it.
4318         AddToWorkList(oye);
4319       }
4320       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4321     }
4322
4323     // See if the value being truncated is already sign extended.  If so, just
4324     // eliminate the trunc/sext pair.
4325     SDValue Op = N0.getOperand(0);
4326     unsigned OpBits   = Op.getValueType().getScalarType().getSizeInBits();
4327     unsigned MidBits  = N0.getValueType().getScalarType().getSizeInBits();
4328     unsigned DestBits = VT.getScalarType().getSizeInBits();
4329     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
4330
4331     if (OpBits == DestBits) {
4332       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
4333       // bits, it is already ready.
4334       if (NumSignBits > DestBits-MidBits)
4335         return Op;
4336     } else if (OpBits < DestBits) {
4337       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
4338       // bits, just sext from i32.
4339       if (NumSignBits > OpBits-MidBits)
4340         return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, Op);
4341     } else {
4342       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
4343       // bits, just truncate to i32.
4344       if (NumSignBits > OpBits-MidBits)
4345         return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
4346     }
4347
4348     // fold (sext (truncate x)) -> (sextinreg x).
4349     if (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
4350                                                  N0.getValueType())) {
4351       if (OpBits < DestBits)
4352         Op = DAG.getNode(ISD::ANY_EXTEND, N0.getDebugLoc(), VT, Op);
4353       else if (OpBits > DestBits)
4354         Op = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), VT, Op);
4355       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, Op,
4356                          DAG.getValueType(N0.getValueType()));
4357     }
4358   }
4359
4360   // fold (sext (load x)) -> (sext (truncate (sextload x)))
4361   // None of the supported targets knows how to perform load and sign extend
4362   // on vectors in one instruction.  We only perform this transformation on
4363   // scalars.
4364   if (ISD::isNON_EXTLoad(N0.getNode()) && !VT.isVector() &&
4365       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4366        TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()))) {
4367     bool DoXform = true;
4368     SmallVector<SDNode*, 4> SetCCs;
4369     if (!N0.hasOneUse())
4370       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
4371     if (DoXform) {
4372       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4373       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4374                                        LN0->getChain(),
4375                                        LN0->getBasePtr(), LN0->getPointerInfo(),
4376                                        N0.getValueType(),
4377                                        LN0->isVolatile(), LN0->isNonTemporal(),
4378                                        LN0->getAlignment());
4379       CombineTo(N, ExtLoad);
4380       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
4381                                   N0.getValueType(), ExtLoad);
4382       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
4383       ExtendSetCCUses(SetCCs, Trunc, ExtLoad, N->getDebugLoc(),
4384                       ISD::SIGN_EXTEND);
4385       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4386     }
4387   }
4388
4389   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
4390   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
4391   if ((ISD::isSEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
4392       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
4393     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4394     EVT MemVT = LN0->getMemoryVT();
4395     if ((!LegalOperations && !LN0->isVolatile()) ||
4396         TLI.isLoadExtLegal(ISD::SEXTLOAD, MemVT)) {
4397       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4398                                        LN0->getChain(),
4399                                        LN0->getBasePtr(), LN0->getPointerInfo(),
4400                                        MemVT,
4401                                        LN0->isVolatile(), LN0->isNonTemporal(),
4402                                        LN0->getAlignment());
4403       CombineTo(N, ExtLoad);
4404       CombineTo(N0.getNode(),
4405                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
4406                             N0.getValueType(), ExtLoad),
4407                 ExtLoad.getValue(1));
4408       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4409     }
4410   }
4411
4412   // fold (sext (and/or/xor (load x), cst)) ->
4413   //      (and/or/xor (sextload x), (sext cst))
4414   if ((N0.getOpcode() == ISD::AND || N0.getOpcode() == ISD::OR ||
4415        N0.getOpcode() == ISD::XOR) &&
4416       isa<LoadSDNode>(N0.getOperand(0)) &&
4417       N0.getOperand(1).getOpcode() == ISD::Constant &&
4418       TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()) &&
4419       (!LegalOperations && TLI.isOperationLegal(N0.getOpcode(), VT))) {
4420     LoadSDNode *LN0 = cast<LoadSDNode>(N0.getOperand(0));
4421     if (LN0->getExtensionType() != ISD::ZEXTLOAD) {
4422       bool DoXform = true;
4423       SmallVector<SDNode*, 4> SetCCs;
4424       if (!N0.hasOneUse())
4425         DoXform = ExtendUsesToFormExtLoad(N, N0.getOperand(0), ISD::SIGN_EXTEND,
4426                                           SetCCs, TLI);
4427       if (DoXform) {
4428         SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, LN0->getDebugLoc(), VT,
4429                                          LN0->getChain(), LN0->getBasePtr(),
4430                                          LN0->getPointerInfo(),
4431                                          LN0->getMemoryVT(),
4432                                          LN0->isVolatile(),
4433                                          LN0->isNonTemporal(),
4434                                          LN0->getAlignment());
4435         APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
4436         Mask = Mask.sext(VT.getSizeInBits());
4437         SDValue And = DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
4438                                   ExtLoad, DAG.getConstant(Mask, VT));
4439         SDValue Trunc = DAG.getNode(ISD::TRUNCATE,
4440                                     N0.getOperand(0).getDebugLoc(),
4441                                     N0.getOperand(0).getValueType(), ExtLoad);
4442         CombineTo(N, And);
4443         CombineTo(N0.getOperand(0).getNode(), Trunc, ExtLoad.getValue(1));
4444         ExtendSetCCUses(SetCCs, Trunc, ExtLoad, N->getDebugLoc(),
4445                         ISD::SIGN_EXTEND);
4446         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4447       }
4448     }
4449   }
4450
4451   if (N0.getOpcode() == ISD::SETCC) {
4452     // sext(setcc) -> sext_in_reg(vsetcc) for vectors.
4453     // Only do this before legalize for now.
4454     if (VT.isVector() && !LegalOperations &&
4455         TLI.getBooleanContents(true) ==
4456           TargetLowering::ZeroOrNegativeOneBooleanContent) {
4457       EVT N0VT = N0.getOperand(0).getValueType();
4458       // On some architectures (such as SSE/NEON/etc) the SETCC result type is
4459       // of the same size as the compared operands. Only optimize sext(setcc())
4460       // if this is the case.
4461       EVT SVT = TLI.getSetCCResultType(N0VT);
4462
4463       // We know that the # elements of the results is the same as the
4464       // # elements of the compare (and the # elements of the compare result
4465       // for that matter).  Check to see that they are the same size.  If so,
4466       // we know that the element size of the sext'd result matches the
4467       // element size of the compare operands.
4468       if (VT.getSizeInBits() == SVT.getSizeInBits())
4469         return DAG.getSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
4470                              N0.getOperand(1),
4471                              cast<CondCodeSDNode>(N0.getOperand(2))->get());
4472       // If the desired elements are smaller or larger than the source
4473       // elements we can use a matching integer vector type and then
4474       // truncate/sign extend
4475       EVT MatchingElementType =
4476         EVT::getIntegerVT(*DAG.getContext(),
4477                           N0VT.getScalarType().getSizeInBits());
4478       EVT MatchingVectorType =
4479         EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
4480                          N0VT.getVectorNumElements());
4481
4482       if (SVT == MatchingVectorType) {
4483         SDValue VsetCC = DAG.getSetCC(N->getDebugLoc(), MatchingVectorType,
4484                                N0.getOperand(0), N0.getOperand(1),
4485                                cast<CondCodeSDNode>(N0.getOperand(2))->get());
4486         return DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT);
4487       }
4488     }
4489
4490     // sext(setcc x, y, cc) -> (select_cc x, y, -1, 0, cc)
4491     unsigned ElementWidth = VT.getScalarType().getSizeInBits();
4492     SDValue NegOne =
4493       DAG.getConstant(APInt::getAllOnesValue(ElementWidth), VT);
4494     SDValue SCC =
4495       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
4496                        NegOne, DAG.getConstant(0, VT),
4497                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
4498     if (SCC.getNode()) return SCC;
4499     if (!VT.isVector() && (!LegalOperations ||
4500         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(VT))))
4501       return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
4502                          DAG.getSetCC(N->getDebugLoc(),
4503                                       TLI.getSetCCResultType(VT),
4504                                       N0.getOperand(0), N0.getOperand(1),
4505                                  cast<CondCodeSDNode>(N0.getOperand(2))->get()),
4506                          NegOne, DAG.getConstant(0, VT));
4507   }
4508
4509   // fold (sext x) -> (zext x) if the sign bit is known zero.
4510   if ((!LegalOperations || TLI.isOperationLegal(ISD::ZERO_EXTEND, VT)) &&
4511       DAG.SignBitIsZero(N0))
4512     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
4513
4514   return SDValue();
4515 }
4516
4517 // isTruncateOf - If N is a truncate of some other value, return true, record
4518 // the value being truncated in Op and which of Op's bits are zero in KnownZero.
4519 // This function computes KnownZero to avoid a duplicated call to
4520 // ComputeMaskedBits in the caller.
4521 static bool isTruncateOf(SelectionDAG &DAG, SDValue N, SDValue &Op,
4522                          APInt &KnownZero) {
4523   APInt KnownOne;
4524   if (N->getOpcode() == ISD::TRUNCATE) {
4525     Op = N->getOperand(0);
4526     DAG.ComputeMaskedBits(Op, KnownZero, KnownOne);
4527     return true;
4528   }
4529
4530   if (N->getOpcode() != ISD::SETCC || N->getValueType(0) != MVT::i1 ||
4531       cast<CondCodeSDNode>(N->getOperand(2))->get() != ISD::SETNE)
4532     return false;
4533
4534   SDValue Op0 = N->getOperand(0);
4535   SDValue Op1 = N->getOperand(1);
4536   assert(Op0.getValueType() == Op1.getValueType());
4537
4538   ConstantSDNode *COp0 = dyn_cast<ConstantSDNode>(Op0);
4539   ConstantSDNode *COp1 = dyn_cast<ConstantSDNode>(Op1);
4540   if (COp0 && COp0->isNullValue())
4541     Op = Op1;
4542   else if (COp1 && COp1->isNullValue())
4543     Op = Op0;
4544   else
4545     return false;
4546
4547   DAG.ComputeMaskedBits(Op, KnownZero, KnownOne);
4548
4549   if (!(KnownZero | APInt(Op.getValueSizeInBits(), 1)).isAllOnesValue())
4550     return false;
4551
4552   return true;
4553 }
4554
4555 SDValue DAGCombiner::visitZERO_EXTEND(SDNode *N) {
4556   SDValue N0 = N->getOperand(0);
4557   EVT VT = N->getValueType(0);
4558
4559   // fold (zext c1) -> c1
4560   if (isa<ConstantSDNode>(N0))
4561     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
4562   // fold (zext (zext x)) -> (zext x)
4563   // fold (zext (aext x)) -> (zext x)
4564   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
4565     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT,
4566                        N0.getOperand(0));
4567
4568   // fold (zext (truncate x)) -> (zext x) or
4569   //      (zext (truncate x)) -> (truncate x)
4570   // This is valid when the truncated bits of x are already zero.
4571   // FIXME: We should extend this to work for vectors too.
4572   SDValue Op;
4573   APInt KnownZero;
4574   if (!VT.isVector() && isTruncateOf(DAG, N0, Op, KnownZero)) {
4575     APInt TruncatedBits =
4576       (Op.getValueSizeInBits() == N0.getValueSizeInBits()) ?
4577       APInt(Op.getValueSizeInBits(), 0) :
4578       APInt::getBitsSet(Op.getValueSizeInBits(),
4579                         N0.getValueSizeInBits(),
4580                         std::min(Op.getValueSizeInBits(),
4581                                  VT.getSizeInBits()));
4582     if (TruncatedBits == (KnownZero & TruncatedBits)) {
4583       if (VT.bitsGT(Op.getValueType()))
4584         return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, Op);
4585       if (VT.bitsLT(Op.getValueType()))
4586         return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
4587
4588       return Op;
4589     }
4590   }
4591
4592   // fold (zext (truncate (load x))) -> (zext (smaller load x))
4593   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
4594   if (N0.getOpcode() == ISD::TRUNCATE) {
4595     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
4596     if (NarrowLoad.getNode()) {
4597       SDNode* oye = N0.getNode()->getOperand(0).getNode();
4598       if (NarrowLoad.getNode() != N0.getNode()) {
4599         CombineTo(N0.getNode(), NarrowLoad);
4600         // CombineTo deleted the truncate, if needed, but not what's under it.
4601         AddToWorkList(oye);
4602       }
4603       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4604     }
4605   }
4606
4607   // fold (zext (truncate x)) -> (and x, mask)
4608   if (N0.getOpcode() == ISD::TRUNCATE &&
4609       (!LegalOperations || TLI.isOperationLegal(ISD::AND, VT))) {
4610
4611     // fold (zext (truncate (load x))) -> (zext (smaller load x))
4612     // fold (zext (truncate (srl (load x), c))) -> (zext (smaller load (x+c/n)))
4613     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
4614     if (NarrowLoad.getNode()) {
4615       SDNode* oye = N0.getNode()->getOperand(0).getNode();
4616       if (NarrowLoad.getNode() != N0.getNode()) {
4617         CombineTo(N0.getNode(), NarrowLoad);
4618         // CombineTo deleted the truncate, if needed, but not what's under it.
4619         AddToWorkList(oye);
4620       }
4621       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4622     }
4623
4624     SDValue Op = N0.getOperand(0);
4625     if (Op.getValueType().bitsLT(VT)) {
4626       Op = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, Op);
4627       AddToWorkList(Op.getNode());
4628     } else if (Op.getValueType().bitsGT(VT)) {
4629       Op = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
4630       AddToWorkList(Op.getNode());
4631     }
4632     return DAG.getZeroExtendInReg(Op, N->getDebugLoc(),
4633                                   N0.getValueType().getScalarType());
4634   }
4635
4636   // Fold (zext (and (trunc x), cst)) -> (and x, cst),
4637   // if either of the casts is not free.
4638   if (N0.getOpcode() == ISD::AND &&
4639       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
4640       N0.getOperand(1).getOpcode() == ISD::Constant &&
4641       (!TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
4642                            N0.getValueType()) ||
4643        !TLI.isZExtFree(N0.getValueType(), VT))) {
4644     SDValue X = N0.getOperand(0).getOperand(0);
4645     if (X.getValueType().bitsLT(VT)) {
4646       X = DAG.getNode(ISD::ANY_EXTEND, X.getDebugLoc(), VT, X);
4647     } else if (X.getValueType().bitsGT(VT)) {
4648       X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
4649     }
4650     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
4651     Mask = Mask.zext(VT.getSizeInBits());
4652     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4653                        X, DAG.getConstant(Mask, VT));
4654   }
4655
4656   // fold (zext (load x)) -> (zext (truncate (zextload x)))
4657   // None of the supported targets knows how to perform load and vector_zext
4658   // on vectors in one instruction.  We only perform this transformation on
4659   // scalars.
4660   if (ISD::isNON_EXTLoad(N0.getNode()) && !VT.isVector() &&
4661       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4662        TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
4663     bool DoXform = true;
4664     SmallVector<SDNode*, 4> SetCCs;
4665     if (!N0.hasOneUse())
4666       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
4667     if (DoXform) {
4668       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4669       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
4670                                        LN0->getChain(),
4671                                        LN0->getBasePtr(), LN0->getPointerInfo(),
4672                                        N0.getValueType(),
4673                                        LN0->isVolatile(), LN0->isNonTemporal(),
4674                                        LN0->getAlignment());
4675       CombineTo(N, ExtLoad);
4676       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
4677                                   N0.getValueType(), ExtLoad);
4678       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
4679
4680       ExtendSetCCUses(SetCCs, Trunc, ExtLoad, N->getDebugLoc(),
4681                       ISD::ZERO_EXTEND);
4682       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4683     }
4684   }
4685
4686   // fold (zext (and/or/xor (load x), cst)) ->
4687   //      (and/or/xor (zextload x), (zext cst))
4688   if ((N0.getOpcode() == ISD::AND || N0.getOpcode() == ISD::OR ||
4689        N0.getOpcode() == ISD::XOR) &&
4690       isa<LoadSDNode>(N0.getOperand(0)) &&
4691       N0.getOperand(1).getOpcode() == ISD::Constant &&
4692       TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()) &&
4693       (!LegalOperations && TLI.isOperationLegal(N0.getOpcode(), VT))) {
4694     LoadSDNode *LN0 = cast<LoadSDNode>(N0.getOperand(0));
4695     if (LN0->getExtensionType() != ISD::SEXTLOAD) {
4696       bool DoXform = true;
4697       SmallVector<SDNode*, 4> SetCCs;
4698       if (!N0.hasOneUse())
4699         DoXform = ExtendUsesToFormExtLoad(N, N0.getOperand(0), ISD::ZERO_EXTEND,
4700                                           SetCCs, TLI);
4701       if (DoXform) {
4702         SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), VT,
4703                                          LN0->getChain(), LN0->getBasePtr(),
4704                                          LN0->getPointerInfo(),
4705                                          LN0->getMemoryVT(),
4706                                          LN0->isVolatile(),
4707                                          LN0->isNonTemporal(),
4708                                          LN0->getAlignment());
4709         APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
4710         Mask = Mask.zext(VT.getSizeInBits());
4711         SDValue And = DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
4712                                   ExtLoad, DAG.getConstant(Mask, VT));
4713         SDValue Trunc = DAG.getNode(ISD::TRUNCATE,
4714                                     N0.getOperand(0).getDebugLoc(),
4715                                     N0.getOperand(0).getValueType(), ExtLoad);
4716         CombineTo(N, And);
4717         CombineTo(N0.getOperand(0).getNode(), Trunc, ExtLoad.getValue(1));
4718         ExtendSetCCUses(SetCCs, Trunc, ExtLoad, N->getDebugLoc(),
4719                         ISD::ZERO_EXTEND);
4720         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4721       }
4722     }
4723   }
4724
4725   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
4726   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
4727   if ((ISD::isZEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
4728       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
4729     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4730     EVT MemVT = LN0->getMemoryVT();
4731     if ((!LegalOperations && !LN0->isVolatile()) ||
4732         TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT)) {
4733       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
4734                                        LN0->getChain(),
4735                                        LN0->getBasePtr(), LN0->getPointerInfo(),
4736                                        MemVT,
4737                                        LN0->isVolatile(), LN0->isNonTemporal(),
4738                                        LN0->getAlignment());
4739       CombineTo(N, ExtLoad);
4740       CombineTo(N0.getNode(),
4741                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), N0.getValueType(),
4742                             ExtLoad),
4743                 ExtLoad.getValue(1));
4744       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4745     }
4746   }
4747
4748   if (N0.getOpcode() == ISD::SETCC) {
4749     if (!LegalOperations && VT.isVector()) {
4750       // zext(setcc) -> (and (vsetcc), (1, 1, ...) for vectors.
4751       // Only do this before legalize for now.
4752       EVT N0VT = N0.getOperand(0).getValueType();
4753       EVT EltVT = VT.getVectorElementType();
4754       SmallVector<SDValue,8> OneOps(VT.getVectorNumElements(),
4755                                     DAG.getConstant(1, EltVT));
4756       if (VT.getSizeInBits() == N0VT.getSizeInBits())
4757         // We know that the # elements of the results is the same as the
4758         // # elements of the compare (and the # elements of the compare result
4759         // for that matter).  Check to see that they are the same size.  If so,
4760         // we know that the element size of the sext'd result matches the
4761         // element size of the compare operands.
4762         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4763                            DAG.getSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
4764                                          N0.getOperand(1),
4765                                  cast<CondCodeSDNode>(N0.getOperand(2))->get()),
4766                            DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
4767                                        &OneOps[0], OneOps.size()));
4768
4769       // If the desired elements are smaller or larger than the source
4770       // elements we can use a matching integer vector type and then
4771       // truncate/sign extend
4772       EVT MatchingElementType =
4773         EVT::getIntegerVT(*DAG.getContext(),
4774                           N0VT.getScalarType().getSizeInBits());
4775       EVT MatchingVectorType =
4776         EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
4777                          N0VT.getVectorNumElements());
4778       SDValue VsetCC =
4779         DAG.getSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
4780                       N0.getOperand(1),
4781                       cast<CondCodeSDNode>(N0.getOperand(2))->get());
4782       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4783                          DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT),
4784                          DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
4785                                      &OneOps[0], OneOps.size()));
4786     }
4787
4788     // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
4789     SDValue SCC =
4790       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
4791                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
4792                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
4793     if (SCC.getNode()) return SCC;
4794   }
4795
4796   // (zext (shl (zext x), cst)) -> (shl (zext x), cst)
4797   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL) &&
4798       isa<ConstantSDNode>(N0.getOperand(1)) &&
4799       N0.getOperand(0).getOpcode() == ISD::ZERO_EXTEND &&
4800       N0.hasOneUse()) {
4801     SDValue ShAmt = N0.getOperand(1);
4802     unsigned ShAmtVal = cast<ConstantSDNode>(ShAmt)->getZExtValue();
4803     if (N0.getOpcode() == ISD::SHL) {
4804       SDValue InnerZExt = N0.getOperand(0);
4805       // If the original shl may be shifting out bits, do not perform this
4806       // transformation.
4807       unsigned KnownZeroBits = InnerZExt.getValueType().getSizeInBits() -
4808         InnerZExt.getOperand(0).getValueType().getSizeInBits();
4809       if (ShAmtVal > KnownZeroBits)
4810         return SDValue();
4811     }
4812
4813     DebugLoc DL = N->getDebugLoc();
4814
4815     // Ensure that the shift amount is wide enough for the shifted value.
4816     if (VT.getSizeInBits() >= 256)
4817       ShAmt = DAG.getNode(ISD::ZERO_EXTEND, DL, MVT::i32, ShAmt);
4818
4819     return DAG.getNode(N0.getOpcode(), DL, VT,
4820                        DAG.getNode(ISD::ZERO_EXTEND, DL, VT, N0.getOperand(0)),
4821                        ShAmt);
4822   }
4823
4824   return SDValue();
4825 }
4826
4827 SDValue DAGCombiner::visitANY_EXTEND(SDNode *N) {
4828   SDValue N0 = N->getOperand(0);
4829   EVT VT = N->getValueType(0);
4830
4831   // fold (aext c1) -> c1
4832   if (isa<ConstantSDNode>(N0))
4833     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, N0);
4834   // fold (aext (aext x)) -> (aext x)
4835   // fold (aext (zext x)) -> (zext x)
4836   // fold (aext (sext x)) -> (sext x)
4837   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
4838       N0.getOpcode() == ISD::ZERO_EXTEND ||
4839       N0.getOpcode() == ISD::SIGN_EXTEND)
4840     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, N0.getOperand(0));
4841
4842   // fold (aext (truncate (load x))) -> (aext (smaller load x))
4843   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
4844   if (N0.getOpcode() == ISD::TRUNCATE) {
4845     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
4846     if (NarrowLoad.getNode()) {
4847       SDNode* oye = N0.getNode()->getOperand(0).getNode();
4848       if (NarrowLoad.getNode() != N0.getNode()) {
4849         CombineTo(N0.getNode(), NarrowLoad);
4850         // CombineTo deleted the truncate, if needed, but not what's under it.
4851         AddToWorkList(oye);
4852       }
4853       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4854     }
4855   }
4856
4857   // fold (aext (truncate x))
4858   if (N0.getOpcode() == ISD::TRUNCATE) {
4859     SDValue TruncOp = N0.getOperand(0);
4860     if (TruncOp.getValueType() == VT)
4861       return TruncOp; // x iff x size == zext size.
4862     if (TruncOp.getValueType().bitsGT(VT))
4863       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, TruncOp);
4864     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, TruncOp);
4865   }
4866
4867   // Fold (aext (and (trunc x), cst)) -> (and x, cst)
4868   // if the trunc is not free.
4869   if (N0.getOpcode() == ISD::AND &&
4870       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
4871       N0.getOperand(1).getOpcode() == ISD::Constant &&
4872       !TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
4873                           N0.getValueType())) {
4874     SDValue X = N0.getOperand(0).getOperand(0);
4875     if (X.getValueType().bitsLT(VT)) {
4876       X = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, X);
4877     } else if (X.getValueType().bitsGT(VT)) {
4878       X = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, X);
4879     }
4880     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
4881     Mask = Mask.zext(VT.getSizeInBits());
4882     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4883                        X, DAG.getConstant(Mask, VT));
4884   }
4885
4886   // fold (aext (load x)) -> (aext (truncate (extload x)))
4887   // None of the supported targets knows how to perform load and any_ext
4888   // on vectors in one instruction.  We only perform this transformation on
4889   // scalars.
4890   if (ISD::isNON_EXTLoad(N0.getNode()) && !VT.isVector() &&
4891       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4892        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
4893     bool DoXform = true;
4894     SmallVector<SDNode*, 4> SetCCs;
4895     if (!N0.hasOneUse())
4896       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ANY_EXTEND, SetCCs, TLI);
4897     if (DoXform) {
4898       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4899       SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
4900                                        LN0->getChain(),
4901                                        LN0->getBasePtr(), LN0->getPointerInfo(),
4902                                        N0.getValueType(),
4903                                        LN0->isVolatile(), LN0->isNonTemporal(),
4904                                        LN0->getAlignment());
4905       CombineTo(N, ExtLoad);
4906       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
4907                                   N0.getValueType(), ExtLoad);
4908       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
4909       ExtendSetCCUses(SetCCs, Trunc, ExtLoad, N->getDebugLoc(),
4910                       ISD::ANY_EXTEND);
4911       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4912     }
4913   }
4914
4915   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
4916   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
4917   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
4918   if (N0.getOpcode() == ISD::LOAD &&
4919       !ISD::isNON_EXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
4920       N0.hasOneUse()) {
4921     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4922     EVT MemVT = LN0->getMemoryVT();
4923     SDValue ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), N->getDebugLoc(),
4924                                      VT, LN0->getChain(), LN0->getBasePtr(),
4925                                      LN0->getPointerInfo(), MemVT,
4926                                      LN0->isVolatile(), LN0->isNonTemporal(),
4927                                      LN0->getAlignment());
4928     CombineTo(N, ExtLoad);
4929     CombineTo(N0.getNode(),
4930               DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
4931                           N0.getValueType(), ExtLoad),
4932               ExtLoad.getValue(1));
4933     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4934   }
4935
4936   if (N0.getOpcode() == ISD::SETCC) {
4937     // aext(setcc) -> sext_in_reg(vsetcc) for vectors.
4938     // Only do this before legalize for now.
4939     if (VT.isVector() && !LegalOperations) {
4940       EVT N0VT = N0.getOperand(0).getValueType();
4941         // We know that the # elements of the results is the same as the
4942         // # elements of the compare (and the # elements of the compare result
4943         // for that matter).  Check to see that they are the same size.  If so,
4944         // we know that the element size of the sext'd result matches the
4945         // element size of the compare operands.
4946       if (VT.getSizeInBits() == N0VT.getSizeInBits())
4947         return DAG.getSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
4948                              N0.getOperand(1),
4949                              cast<CondCodeSDNode>(N0.getOperand(2))->get());
4950       // If the desired elements are smaller or larger than the source
4951       // elements we can use a matching integer vector type and then
4952       // truncate/sign extend
4953       else {
4954         EVT MatchingElementType =
4955           EVT::getIntegerVT(*DAG.getContext(),
4956                             N0VT.getScalarType().getSizeInBits());
4957         EVT MatchingVectorType =
4958           EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
4959                            N0VT.getVectorNumElements());
4960         SDValue VsetCC =
4961           DAG.getSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
4962                         N0.getOperand(1),
4963                         cast<CondCodeSDNode>(N0.getOperand(2))->get());
4964         return DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT);
4965       }
4966     }
4967
4968     // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
4969     SDValue SCC =
4970       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
4971                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
4972                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
4973     if (SCC.getNode())
4974       return SCC;
4975   }
4976
4977   return SDValue();
4978 }
4979
4980 /// GetDemandedBits - See if the specified operand can be simplified with the
4981 /// knowledge that only the bits specified by Mask are used.  If so, return the
4982 /// simpler operand, otherwise return a null SDValue.
4983 SDValue DAGCombiner::GetDemandedBits(SDValue V, const APInt &Mask) {
4984   switch (V.getOpcode()) {
4985   default: break;
4986   case ISD::Constant: {
4987     const ConstantSDNode *CV = cast<ConstantSDNode>(V.getNode());
4988     assert(CV != 0 && "Const value should be ConstSDNode.");
4989     const APInt &CVal = CV->getAPIntValue();
4990     APInt NewVal = CVal & Mask;
4991     if (NewVal != CVal) {
4992       return DAG.getConstant(NewVal, V.getValueType());
4993     }
4994     break;
4995   }
4996   case ISD::OR:
4997   case ISD::XOR:
4998     // If the LHS or RHS don't contribute bits to the or, drop them.
4999     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
5000       return V.getOperand(1);
5001     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
5002       return V.getOperand(0);
5003     break;
5004   case ISD::SRL:
5005     // Only look at single-use SRLs.
5006     if (!V.getNode()->hasOneUse())
5007       break;
5008     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
5009       // See if we can recursively simplify the LHS.
5010       unsigned Amt = RHSC->getZExtValue();
5011
5012       // Watch out for shift count overflow though.
5013       if (Amt >= Mask.getBitWidth()) break;
5014       APInt NewMask = Mask << Amt;
5015       SDValue SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
5016       if (SimplifyLHS.getNode())
5017         return DAG.getNode(ISD::SRL, V.getDebugLoc(), V.getValueType(),
5018                            SimplifyLHS, V.getOperand(1));
5019     }
5020   }
5021   return SDValue();
5022 }
5023
5024 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
5025 /// bits and then truncated to a narrower type and where N is a multiple
5026 /// of number of bits of the narrower type, transform it to a narrower load
5027 /// from address + N / num of bits of new type. If the result is to be
5028 /// extended, also fold the extension to form a extending load.
5029 SDValue DAGCombiner::ReduceLoadWidth(SDNode *N) {
5030   unsigned Opc = N->getOpcode();
5031
5032   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
5033   SDValue N0 = N->getOperand(0);
5034   EVT VT = N->getValueType(0);
5035   EVT ExtVT = VT;
5036
5037   // This transformation isn't valid for vector loads.
5038   if (VT.isVector())
5039     return SDValue();
5040
5041   // Special case: SIGN_EXTEND_INREG is basically truncating to ExtVT then
5042   // extended to VT.
5043   if (Opc == ISD::SIGN_EXTEND_INREG) {
5044     ExtType = ISD::SEXTLOAD;
5045     ExtVT = cast<VTSDNode>(N->getOperand(1))->getVT();
5046   } else if (Opc == ISD::SRL) {
5047     // Another special-case: SRL is basically zero-extending a narrower value.
5048     ExtType = ISD::ZEXTLOAD;
5049     N0 = SDValue(N, 0);
5050     ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1));
5051     if (!N01) return SDValue();
5052     ExtVT = EVT::getIntegerVT(*DAG.getContext(),
5053                               VT.getSizeInBits() - N01->getZExtValue());
5054   }
5055   if (LegalOperations && !TLI.isLoadExtLegal(ExtType, ExtVT))
5056     return SDValue();
5057
5058   unsigned EVTBits = ExtVT.getSizeInBits();
5059
5060   // Do not generate loads of non-round integer types since these can
5061   // be expensive (and would be wrong if the type is not byte sized).
5062   if (!ExtVT.isRound())
5063     return SDValue();
5064
5065   unsigned ShAmt = 0;
5066   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
5067     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
5068       ShAmt = N01->getZExtValue();
5069       // Is the shift amount a multiple of size of VT?
5070       if ((ShAmt & (EVTBits-1)) == 0) {
5071         N0 = N0.getOperand(0);
5072         // Is the load width a multiple of size of VT?
5073         if ((N0.getValueType().getSizeInBits() & (EVTBits-1)) != 0)
5074           return SDValue();
5075       }
5076
5077       // At this point, we must have a load or else we can't do the transform.
5078       if (!isa<LoadSDNode>(N0)) return SDValue();
5079
5080       // Because a SRL must be assumed to *need* to zero-extend the high bits
5081       // (as opposed to anyext the high bits), we can't combine the zextload
5082       // lowering of SRL and an sextload.
5083       if (cast<LoadSDNode>(N0)->getExtensionType() == ISD::SEXTLOAD)
5084         return SDValue();
5085
5086       // If the shift amount is larger than the input type then we're not
5087       // accessing any of the loaded bytes.  If the load was a zextload/extload
5088       // then the result of the shift+trunc is zero/undef (handled elsewhere).
5089       if (ShAmt >= cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits())
5090         return SDValue();
5091     }
5092   }
5093
5094   // If the load is shifted left (and the result isn't shifted back right),
5095   // we can fold the truncate through the shift.
5096   unsigned ShLeftAmt = 0;
5097   if (ShAmt == 0 && N0.getOpcode() == ISD::SHL && N0.hasOneUse() &&
5098       ExtVT == VT && TLI.isNarrowingProfitable(N0.getValueType(), VT)) {
5099     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
5100       ShLeftAmt = N01->getZExtValue();
5101       N0 = N0.getOperand(0);
5102     }
5103   }
5104
5105   // If we haven't found a load, we can't narrow it.  Don't transform one with
5106   // multiple uses, this would require adding a new load.
5107   if (!isa<LoadSDNode>(N0) || !N0.hasOneUse())
5108     return SDValue();
5109
5110   // Don't change the width of a volatile load.
5111   LoadSDNode *LN0 = cast<LoadSDNode>(N0);
5112   if (LN0->isVolatile())
5113     return SDValue();
5114
5115   // Verify that we are actually reducing a load width here.
5116   if (LN0->getMemoryVT().getSizeInBits() < EVTBits)
5117     return SDValue();
5118
5119   // For the transform to be legal, the load must produce only two values
5120   // (the value loaded and the chain).  Don't transform a pre-increment
5121   // load, for example, which produces an extra value.  Otherwise the
5122   // transformation is not equivalent, and the downstream logic to replace
5123   // uses gets things wrong.
5124   if (LN0->getNumValues() > 2)
5125     return SDValue();
5126
5127   EVT PtrType = N0.getOperand(1).getValueType();
5128
5129   if (PtrType == MVT::Untyped || PtrType.isExtended())
5130     // It's not possible to generate a constant of extended or untyped type.
5131     return SDValue();
5132
5133   // For big endian targets, we need to adjust the offset to the pointer to
5134   // load the correct bytes.
5135   if (TLI.isBigEndian()) {
5136     unsigned LVTStoreBits = LN0->getMemoryVT().getStoreSizeInBits();
5137     unsigned EVTStoreBits = ExtVT.getStoreSizeInBits();
5138     ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
5139   }
5140
5141   uint64_t PtrOff = ShAmt / 8;
5142   unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
5143   SDValue NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(),
5144                                PtrType, LN0->getBasePtr(),
5145                                DAG.getConstant(PtrOff, PtrType));
5146   AddToWorkList(NewPtr.getNode());
5147
5148   SDValue Load;
5149   if (ExtType == ISD::NON_EXTLOAD)
5150     Load =  DAG.getLoad(VT, N0.getDebugLoc(), LN0->getChain(), NewPtr,
5151                         LN0->getPointerInfo().getWithOffset(PtrOff),
5152                         LN0->isVolatile(), LN0->isNonTemporal(),
5153                         LN0->isInvariant(), NewAlign);
5154   else
5155     Load = DAG.getExtLoad(ExtType, N0.getDebugLoc(), VT, LN0->getChain(),NewPtr,
5156                           LN0->getPointerInfo().getWithOffset(PtrOff),
5157                           ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
5158                           NewAlign);
5159
5160   // Replace the old load's chain with the new load's chain.
5161   WorkListRemover DeadNodes(*this);
5162   DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1));
5163
5164   // Shift the result left, if we've swallowed a left shift.
5165   SDValue Result = Load;
5166   if (ShLeftAmt != 0) {
5167     EVT ShImmTy = getShiftAmountTy(Result.getValueType());
5168     if (!isUIntN(ShImmTy.getSizeInBits(), ShLeftAmt))
5169       ShImmTy = VT;
5170     // If the shift amount is as large as the result size (but, presumably,
5171     // no larger than the source) then the useful bits of the result are
5172     // zero; we can't simply return the shortened shift, because the result
5173     // of that operation is undefined.
5174     if (ShLeftAmt >= VT.getSizeInBits())
5175       Result = DAG.getConstant(0, VT);
5176     else
5177       Result = DAG.getNode(ISD::SHL, N0.getDebugLoc(), VT,
5178                           Result, DAG.getConstant(ShLeftAmt, ShImmTy));
5179   }
5180
5181   // Return the new loaded value.
5182   return Result;
5183 }
5184
5185 SDValue DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
5186   SDValue N0 = N->getOperand(0);
5187   SDValue N1 = N->getOperand(1);
5188   EVT VT = N->getValueType(0);
5189   EVT EVT = cast<VTSDNode>(N1)->getVT();
5190   unsigned VTBits = VT.getScalarType().getSizeInBits();
5191   unsigned EVTBits = EVT.getScalarType().getSizeInBits();
5192
5193   // fold (sext_in_reg c1) -> c1
5194   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
5195     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, N0, N1);
5196
5197   // If the input is already sign extended, just drop the extension.
5198   if (DAG.ComputeNumSignBits(N0) >= VTBits-EVTBits+1)
5199     return N0;
5200
5201   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
5202   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
5203       EVT.bitsLT(cast<VTSDNode>(N0.getOperand(1))->getVT())) {
5204     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
5205                        N0.getOperand(0), N1);
5206   }
5207
5208   // fold (sext_in_reg (sext x)) -> (sext x)
5209   // fold (sext_in_reg (aext x)) -> (sext x)
5210   // if x is small enough.
5211   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND) {
5212     SDValue N00 = N0.getOperand(0);
5213     if (N00.getValueType().getScalarType().getSizeInBits() <= EVTBits &&
5214         (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND, VT)))
5215       return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N00, N1);
5216   }
5217
5218   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
5219   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
5220     return DAG.getZeroExtendInReg(N0, N->getDebugLoc(), EVT);
5221
5222   // fold operands of sext_in_reg based on knowledge that the top bits are not
5223   // demanded.
5224   if (SimplifyDemandedBits(SDValue(N, 0)))
5225     return SDValue(N, 0);
5226
5227   // fold (sext_in_reg (load x)) -> (smaller sextload x)
5228   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
5229   SDValue NarrowLoad = ReduceLoadWidth(N);
5230   if (NarrowLoad.getNode())
5231     return NarrowLoad;
5232
5233   // fold (sext_in_reg (srl X, 24), i8) -> (sra X, 24)
5234   // fold (sext_in_reg (srl X, 23), i8) -> (sra X, 23) iff possible.
5235   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
5236   if (N0.getOpcode() == ISD::SRL) {
5237     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
5238       if (ShAmt->getZExtValue()+EVTBits <= VTBits) {
5239         // We can turn this into an SRA iff the input to the SRL is already sign
5240         // extended enough.
5241         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
5242         if (VTBits-(ShAmt->getZExtValue()+EVTBits) < InSignBits)
5243           return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT,
5244                              N0.getOperand(0), N0.getOperand(1));
5245       }
5246   }
5247
5248   // fold (sext_inreg (extload x)) -> (sextload x)
5249   if (ISD::isEXTLoad(N0.getNode()) &&
5250       ISD::isUNINDEXEDLoad(N0.getNode()) &&
5251       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
5252       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
5253        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
5254     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
5255     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
5256                                      LN0->getChain(),
5257                                      LN0->getBasePtr(), LN0->getPointerInfo(),
5258                                      EVT,
5259                                      LN0->isVolatile(), LN0->isNonTemporal(),
5260                                      LN0->getAlignment());
5261     CombineTo(N, ExtLoad);
5262     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
5263     AddToWorkList(ExtLoad.getNode());
5264     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5265   }
5266   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
5267   if (ISD::isZEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
5268       N0.hasOneUse() &&
5269       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
5270       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
5271        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
5272     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
5273     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
5274                                      LN0->getChain(),
5275                                      LN0->getBasePtr(), LN0->getPointerInfo(),
5276                                      EVT,
5277                                      LN0->isVolatile(), LN0->isNonTemporal(),
5278                                      LN0->getAlignment());
5279     CombineTo(N, ExtLoad);
5280     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
5281     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5282   }
5283
5284   // Form (sext_inreg (bswap >> 16)) or (sext_inreg (rotl (bswap) 16))
5285   if (EVTBits <= 16 && N0.getOpcode() == ISD::OR) {
5286     SDValue BSwap = MatchBSwapHWordLow(N0.getNode(), N0.getOperand(0),
5287                                        N0.getOperand(1), false);
5288     if (BSwap.getNode() != 0)
5289       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
5290                          BSwap, N1);
5291   }
5292
5293   return SDValue();
5294 }
5295
5296 SDValue DAGCombiner::visitTRUNCATE(SDNode *N) {
5297   SDValue N0 = N->getOperand(0);
5298   EVT VT = N->getValueType(0);
5299   bool isLE = TLI.isLittleEndian();
5300
5301   // noop truncate
5302   if (N0.getValueType() == N->getValueType(0))
5303     return N0;
5304   // fold (truncate c1) -> c1
5305   if (isa<ConstantSDNode>(N0))
5306     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0);
5307   // fold (truncate (truncate x)) -> (truncate x)
5308   if (N0.getOpcode() == ISD::TRUNCATE)
5309     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
5310   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
5311   if (N0.getOpcode() == ISD::ZERO_EXTEND ||
5312       N0.getOpcode() == ISD::SIGN_EXTEND ||
5313       N0.getOpcode() == ISD::ANY_EXTEND) {
5314     if (N0.getOperand(0).getValueType().bitsLT(VT))
5315       // if the source is smaller than the dest, we still need an extend
5316       return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
5317                          N0.getOperand(0));
5318     if (N0.getOperand(0).getValueType().bitsGT(VT))
5319       // if the source is larger than the dest, than we just need the truncate
5320       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
5321     // if the source and dest are the same type, we can drop both the extend
5322     // and the truncate.
5323     return N0.getOperand(0);
5324   }
5325
5326   // Fold extract-and-trunc into a narrow extract. For example:
5327   //   i64 x = EXTRACT_VECTOR_ELT(v2i64 val, i32 1)
5328   //   i32 y = TRUNCATE(i64 x)
5329   //        -- becomes --
5330   //   v16i8 b = BITCAST (v2i64 val)
5331   //   i8 x = EXTRACT_VECTOR_ELT(v16i8 b, i32 8)
5332   //
5333   // Note: We only run this optimization after type legalization (which often
5334   // creates this pattern) and before operation legalization after which
5335   // we need to be more careful about the vector instructions that we generate.
5336   if (N0.getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
5337       LegalTypes && !LegalOperations && N0->hasOneUse()) {
5338
5339     EVT VecTy = N0.getOperand(0).getValueType();
5340     EVT ExTy = N0.getValueType();
5341     EVT TrTy = N->getValueType(0);
5342
5343     unsigned NumElem = VecTy.getVectorNumElements();
5344     unsigned SizeRatio = ExTy.getSizeInBits()/TrTy.getSizeInBits();
5345
5346     EVT NVT = EVT::getVectorVT(*DAG.getContext(), TrTy, SizeRatio * NumElem);
5347     assert(NVT.getSizeInBits() == VecTy.getSizeInBits() && "Invalid Size");
5348
5349     SDValue EltNo = N0->getOperand(1);
5350     if (isa<ConstantSDNode>(EltNo) && isTypeLegal(NVT)) {
5351       int Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
5352       EVT IndexTy = N0->getOperand(1).getValueType();
5353       int Index = isLE ? (Elt*SizeRatio) : (Elt*SizeRatio + (SizeRatio-1));
5354
5355       SDValue V = DAG.getNode(ISD::BITCAST, N->getDebugLoc(),
5356                               NVT, N0.getOperand(0));
5357
5358       return DAG.getNode(ISD::EXTRACT_VECTOR_ELT,
5359                          N->getDebugLoc(), TrTy, V,
5360                          DAG.getConstant(Index, IndexTy));
5361     }
5362   }
5363
5364   // Fold a series of buildvector, bitcast, and truncate if possible.
5365   // For example fold
5366   //   (2xi32 trunc (bitcast ((4xi32)buildvector x, x, y, y) 2xi64)) to
5367   //   (2xi32 (buildvector x, y)).
5368   if (Level == AfterLegalizeVectorOps && VT.isVector() &&
5369       N0.getOpcode() == ISD::BITCAST && N0.hasOneUse() &&
5370       N0.getOperand(0).getOpcode() == ISD::BUILD_VECTOR &&
5371       N0.getOperand(0).hasOneUse()) {
5372
5373     SDValue BuildVect = N0.getOperand(0);
5374     EVT BuildVectEltTy = BuildVect.getValueType().getVectorElementType();
5375     EVT TruncVecEltTy = VT.getVectorElementType();
5376
5377     // Check that the element types match.
5378     if (BuildVectEltTy == TruncVecEltTy) {
5379       // Now we only need to compute the offset of the truncated elements.
5380       unsigned BuildVecNumElts =  BuildVect.getNumOperands();
5381       unsigned TruncVecNumElts = VT.getVectorNumElements();
5382       unsigned TruncEltOffset = BuildVecNumElts / TruncVecNumElts;
5383
5384       assert((BuildVecNumElts % TruncVecNumElts) == 0 &&
5385              "Invalid number of elements");
5386
5387       SmallVector<SDValue, 8> Opnds;
5388       for (unsigned i = 0, e = BuildVecNumElts; i != e; i += TruncEltOffset)
5389         Opnds.push_back(BuildVect.getOperand(i));
5390
5391       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT, &Opnds[0],
5392                          Opnds.size());
5393     }
5394   }
5395
5396   // See if we can simplify the input to this truncate through knowledge that
5397   // only the low bits are being used.
5398   // For example "trunc (or (shl x, 8), y)" // -> trunc y
5399   // Currently we only perform this optimization on scalars because vectors
5400   // may have different active low bits.
5401   if (!VT.isVector()) {
5402     SDValue Shorter =
5403       GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
5404                                                VT.getSizeInBits()));
5405     if (Shorter.getNode())
5406       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Shorter);
5407   }
5408   // fold (truncate (load x)) -> (smaller load x)
5409   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
5410   if (!LegalTypes || TLI.isTypeDesirableForOp(N0.getOpcode(), VT)) {
5411     SDValue Reduced = ReduceLoadWidth(N);
5412     if (Reduced.getNode())
5413       return Reduced;
5414   }
5415   // fold (trunc (concat ... x ...)) -> (concat ..., (trunc x), ...)),
5416   // where ... are all 'undef'.
5417   if (N0.getOpcode() == ISD::CONCAT_VECTORS && !LegalTypes) {
5418     SmallVector<EVT, 8> VTs;
5419     SDValue V;
5420     unsigned Idx = 0;
5421     unsigned NumDefs = 0;
5422
5423     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i) {
5424       SDValue X = N0.getOperand(i);
5425       if (X.getOpcode() != ISD::UNDEF) {
5426         V = X;
5427         Idx = i;
5428         NumDefs++;
5429       }
5430       // Stop if more than one members are non-undef.
5431       if (NumDefs > 1)
5432         break;
5433       VTs.push_back(EVT::getVectorVT(*DAG.getContext(),
5434                                      VT.getVectorElementType(),
5435                                      X.getValueType().getVectorNumElements()));
5436     }
5437
5438     if (NumDefs == 0)
5439       return DAG.getUNDEF(VT);
5440
5441     if (NumDefs == 1) {
5442       assert(V.getNode() && "The single defined operand is empty!");
5443       SmallVector<SDValue, 8> Opnds;
5444       for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
5445         if (i != Idx) {
5446           Opnds.push_back(DAG.getUNDEF(VTs[i]));
5447           continue;
5448         }
5449         SDValue NV = DAG.getNode(ISD::TRUNCATE, V.getDebugLoc(), VTs[i], V);
5450         AddToWorkList(NV.getNode());
5451         Opnds.push_back(NV);
5452       }
5453       return DAG.getNode(ISD::CONCAT_VECTORS, N->getDebugLoc(), VT,
5454                          &Opnds[0], Opnds.size());
5455     }
5456   }
5457
5458   // Simplify the operands using demanded-bits information.
5459   if (!VT.isVector() &&
5460       SimplifyDemandedBits(SDValue(N, 0)))
5461     return SDValue(N, 0);
5462
5463   return SDValue();
5464 }
5465
5466 static SDNode *getBuildPairElt(SDNode *N, unsigned i) {
5467   SDValue Elt = N->getOperand(i);
5468   if (Elt.getOpcode() != ISD::MERGE_VALUES)
5469     return Elt.getNode();
5470   return Elt.getOperand(Elt.getResNo()).getNode();
5471 }
5472
5473 /// CombineConsecutiveLoads - build_pair (load, load) -> load
5474 /// if load locations are consecutive.
5475 SDValue DAGCombiner::CombineConsecutiveLoads(SDNode *N, EVT VT) {
5476   assert(N->getOpcode() == ISD::BUILD_PAIR);
5477
5478   LoadSDNode *LD1 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 0));
5479   LoadSDNode *LD2 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 1));
5480   if (!LD1 || !LD2 || !ISD::isNON_EXTLoad(LD1) || !LD1->hasOneUse() ||
5481       LD1->getPointerInfo().getAddrSpace() !=
5482          LD2->getPointerInfo().getAddrSpace())
5483     return SDValue();
5484   EVT LD1VT = LD1->getValueType(0);
5485
5486   if (ISD::isNON_EXTLoad(LD2) &&
5487       LD2->hasOneUse() &&
5488       // If both are volatile this would reduce the number of volatile loads.
5489       // If one is volatile it might be ok, but play conservative and bail out.
5490       !LD1->isVolatile() &&
5491       !LD2->isVolatile() &&
5492       DAG.isConsecutiveLoad(LD2, LD1, LD1VT.getSizeInBits()/8, 1)) {
5493     unsigned Align = LD1->getAlignment();
5494     unsigned NewAlign = TLI.getDataLayout()->
5495       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
5496
5497     if (NewAlign <= Align &&
5498         (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT)))
5499       return DAG.getLoad(VT, N->getDebugLoc(), LD1->getChain(),
5500                          LD1->getBasePtr(), LD1->getPointerInfo(),
5501                          false, false, false, Align);
5502   }
5503
5504   return SDValue();
5505 }
5506
5507 SDValue DAGCombiner::visitBITCAST(SDNode *N) {
5508   SDValue N0 = N->getOperand(0);
5509   EVT VT = N->getValueType(0);
5510
5511   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
5512   // Only do this before legalize, since afterward the target may be depending
5513   // on the bitconvert.
5514   // First check to see if this is all constant.
5515   if (!LegalTypes &&
5516       N0.getOpcode() == ISD::BUILD_VECTOR && N0.getNode()->hasOneUse() &&
5517       VT.isVector()) {
5518     bool isSimple = true;
5519     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
5520       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
5521           N0.getOperand(i).getOpcode() != ISD::Constant &&
5522           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
5523         isSimple = false;
5524         break;
5525       }
5526
5527     EVT DestEltVT = N->getValueType(0).getVectorElementType();
5528     assert(!DestEltVT.isVector() &&
5529            "Element type of vector ValueType must not be vector!");
5530     if (isSimple)
5531       return ConstantFoldBITCASTofBUILD_VECTOR(N0.getNode(), DestEltVT);
5532   }
5533
5534   // If the input is a constant, let getNode fold it.
5535   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
5536     SDValue Res = DAG.getNode(ISD::BITCAST, N->getDebugLoc(), VT, N0);
5537     if (Res.getNode() != N) {
5538       if (!LegalOperations ||
5539           TLI.isOperationLegal(Res.getNode()->getOpcode(), VT))
5540         return Res;
5541
5542       // Folding it resulted in an illegal node, and it's too late to
5543       // do that. Clean up the old node and forego the transformation.
5544       // Ideally this won't happen very often, because instcombine
5545       // and the earlier dagcombine runs (where illegal nodes are
5546       // permitted) should have folded most of them already.
5547       DAG.DeleteNode(Res.getNode());
5548     }
5549   }
5550
5551   // (conv (conv x, t1), t2) -> (conv x, t2)
5552   if (N0.getOpcode() == ISD::BITCAST)
5553     return DAG.getNode(ISD::BITCAST, N->getDebugLoc(), VT,
5554                        N0.getOperand(0));
5555
5556   // fold (conv (load x)) -> (load (conv*)x)
5557   // If the resultant load doesn't need a higher alignment than the original!
5558   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
5559       // Do not change the width of a volatile load.
5560       !cast<LoadSDNode>(N0)->isVolatile() &&
5561       (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT))) {
5562     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
5563     unsigned Align = TLI.getDataLayout()->
5564       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
5565     unsigned OrigAlign = LN0->getAlignment();
5566
5567     if (Align <= OrigAlign) {
5568       SDValue Load = DAG.getLoad(VT, N->getDebugLoc(), LN0->getChain(),
5569                                  LN0->getBasePtr(), LN0->getPointerInfo(),
5570                                  LN0->isVolatile(), LN0->isNonTemporal(),
5571                                  LN0->isInvariant(), OrigAlign);
5572       AddToWorkList(N);
5573       CombineTo(N0.getNode(),
5574                 DAG.getNode(ISD::BITCAST, N0.getDebugLoc(),
5575                             N0.getValueType(), Load),
5576                 Load.getValue(1));
5577       return Load;
5578     }
5579   }
5580
5581   // fold (bitconvert (fneg x)) -> (xor (bitconvert x), signbit)
5582   // fold (bitconvert (fabs x)) -> (and (bitconvert x), (not signbit))
5583   // This often reduces constant pool loads.
5584   if (((N0.getOpcode() == ISD::FNEG && !TLI.isFNegFree(VT)) ||
5585        (N0.getOpcode() == ISD::FABS && !TLI.isFAbsFree(VT))) &&
5586       N0.getNode()->hasOneUse() && VT.isInteger() &&
5587       !VT.isVector() && !N0.getValueType().isVector()) {
5588     SDValue NewConv = DAG.getNode(ISD::BITCAST, N0.getDebugLoc(), VT,
5589                                   N0.getOperand(0));
5590     AddToWorkList(NewConv.getNode());
5591
5592     APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
5593     if (N0.getOpcode() == ISD::FNEG)
5594       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
5595                          NewConv, DAG.getConstant(SignBit, VT));
5596     assert(N0.getOpcode() == ISD::FABS);
5597     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
5598                        NewConv, DAG.getConstant(~SignBit, VT));
5599   }
5600
5601   // fold (bitconvert (fcopysign cst, x)) ->
5602   //         (or (and (bitconvert x), sign), (and cst, (not sign)))
5603   // Note that we don't handle (copysign x, cst) because this can always be
5604   // folded to an fneg or fabs.
5605   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse() &&
5606       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
5607       VT.isInteger() && !VT.isVector()) {
5608     unsigned OrigXWidth = N0.getOperand(1).getValueType().getSizeInBits();
5609     EVT IntXVT = EVT::getIntegerVT(*DAG.getContext(), OrigXWidth);
5610     if (isTypeLegal(IntXVT)) {
5611       SDValue X = DAG.getNode(ISD::BITCAST, N0.getDebugLoc(),
5612                               IntXVT, N0.getOperand(1));
5613       AddToWorkList(X.getNode());
5614
5615       // If X has a different width than the result/lhs, sext it or truncate it.
5616       unsigned VTWidth = VT.getSizeInBits();
5617       if (OrigXWidth < VTWidth) {
5618         X = DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, X);
5619         AddToWorkList(X.getNode());
5620       } else if (OrigXWidth > VTWidth) {
5621         // To get the sign bit in the right place, we have to shift it right
5622         // before truncating.
5623         X = DAG.getNode(ISD::SRL, X.getDebugLoc(),
5624                         X.getValueType(), X,
5625                         DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
5626         AddToWorkList(X.getNode());
5627         X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
5628         AddToWorkList(X.getNode());
5629       }
5630
5631       APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
5632       X = DAG.getNode(ISD::AND, X.getDebugLoc(), VT,
5633                       X, DAG.getConstant(SignBit, VT));
5634       AddToWorkList(X.getNode());
5635
5636       SDValue Cst = DAG.getNode(ISD::BITCAST, N0.getDebugLoc(),
5637                                 VT, N0.getOperand(0));
5638       Cst = DAG.getNode(ISD::AND, Cst.getDebugLoc(), VT,
5639                         Cst, DAG.getConstant(~SignBit, VT));
5640       AddToWorkList(Cst.getNode());
5641
5642       return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, X, Cst);
5643     }
5644   }
5645
5646   // bitconvert(build_pair(ld, ld)) -> ld iff load locations are consecutive.
5647   if (N0.getOpcode() == ISD::BUILD_PAIR) {
5648     SDValue CombineLD = CombineConsecutiveLoads(N0.getNode(), VT);
5649     if (CombineLD.getNode())
5650       return CombineLD;
5651   }
5652
5653   return SDValue();
5654 }
5655
5656 SDValue DAGCombiner::visitBUILD_PAIR(SDNode *N) {
5657   EVT VT = N->getValueType(0);
5658   return CombineConsecutiveLoads(N, VT);
5659 }
5660
5661 /// ConstantFoldBITCASTofBUILD_VECTOR - We know that BV is a build_vector
5662 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
5663 /// destination element value type.
5664 SDValue DAGCombiner::
5665 ConstantFoldBITCASTofBUILD_VECTOR(SDNode *BV, EVT DstEltVT) {
5666   EVT SrcEltVT = BV->getValueType(0).getVectorElementType();
5667
5668   // If this is already the right type, we're done.
5669   if (SrcEltVT == DstEltVT) return SDValue(BV, 0);
5670
5671   unsigned SrcBitSize = SrcEltVT.getSizeInBits();
5672   unsigned DstBitSize = DstEltVT.getSizeInBits();
5673
5674   // If this is a conversion of N elements of one type to N elements of another
5675   // type, convert each element.  This handles FP<->INT cases.
5676   if (SrcBitSize == DstBitSize) {
5677     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
5678                               BV->getValueType(0).getVectorNumElements());
5679
5680     // Due to the FP element handling below calling this routine recursively,
5681     // we can end up with a scalar-to-vector node here.
5682     if (BV->getOpcode() == ISD::SCALAR_TO_VECTOR)
5683       return DAG.getNode(ISD::SCALAR_TO_VECTOR, BV->getDebugLoc(), VT,
5684                          DAG.getNode(ISD::BITCAST, BV->getDebugLoc(),
5685                                      DstEltVT, BV->getOperand(0)));
5686
5687     SmallVector<SDValue, 8> Ops;
5688     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
5689       SDValue Op = BV->getOperand(i);
5690       // If the vector element type is not legal, the BUILD_VECTOR operands
5691       // are promoted and implicitly truncated.  Make that explicit here.
5692       if (Op.getValueType() != SrcEltVT)
5693         Op = DAG.getNode(ISD::TRUNCATE, BV->getDebugLoc(), SrcEltVT, Op);
5694       Ops.push_back(DAG.getNode(ISD::BITCAST, BV->getDebugLoc(),
5695                                 DstEltVT, Op));
5696       AddToWorkList(Ops.back().getNode());
5697     }
5698     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
5699                        &Ops[0], Ops.size());
5700   }
5701
5702   // Otherwise, we're growing or shrinking the elements.  To avoid having to
5703   // handle annoying details of growing/shrinking FP values, we convert them to
5704   // int first.
5705   if (SrcEltVT.isFloatingPoint()) {
5706     // Convert the input float vector to a int vector where the elements are the
5707     // same sizes.
5708     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
5709     EVT IntVT = EVT::getIntegerVT(*DAG.getContext(), SrcEltVT.getSizeInBits());
5710     BV = ConstantFoldBITCASTofBUILD_VECTOR(BV, IntVT).getNode();
5711     SrcEltVT = IntVT;
5712   }
5713
5714   // Now we know the input is an integer vector.  If the output is a FP type,
5715   // convert to integer first, then to FP of the right size.
5716   if (DstEltVT.isFloatingPoint()) {
5717     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
5718     EVT TmpVT = EVT::getIntegerVT(*DAG.getContext(), DstEltVT.getSizeInBits());
5719     SDNode *Tmp = ConstantFoldBITCASTofBUILD_VECTOR(BV, TmpVT).getNode();
5720
5721     // Next, convert to FP elements of the same size.
5722     return ConstantFoldBITCASTofBUILD_VECTOR(Tmp, DstEltVT);
5723   }
5724
5725   // Okay, we know the src/dst types are both integers of differing types.
5726   // Handling growing first.
5727   assert(SrcEltVT.isInteger() && DstEltVT.isInteger());
5728   if (SrcBitSize < DstBitSize) {
5729     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
5730
5731     SmallVector<SDValue, 8> Ops;
5732     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
5733          i += NumInputsPerOutput) {
5734       bool isLE = TLI.isLittleEndian();
5735       APInt NewBits = APInt(DstBitSize, 0);
5736       bool EltIsUndef = true;
5737       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
5738         // Shift the previously computed bits over.
5739         NewBits <<= SrcBitSize;
5740         SDValue Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
5741         if (Op.getOpcode() == ISD::UNDEF) continue;
5742         EltIsUndef = false;
5743
5744         NewBits |= cast<ConstantSDNode>(Op)->getAPIntValue().
5745                    zextOrTrunc(SrcBitSize).zext(DstBitSize);
5746       }
5747
5748       if (EltIsUndef)
5749         Ops.push_back(DAG.getUNDEF(DstEltVT));
5750       else
5751         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
5752     }
5753
5754     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT, Ops.size());
5755     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
5756                        &Ops[0], Ops.size());
5757   }
5758
5759   // Finally, this must be the case where we are shrinking elements: each input
5760   // turns into multiple outputs.
5761   bool isS2V = ISD::isScalarToVector(BV);
5762   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
5763   EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
5764                             NumOutputsPerInput*BV->getNumOperands());
5765   SmallVector<SDValue, 8> Ops;
5766
5767   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
5768     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
5769       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
5770         Ops.push_back(DAG.getUNDEF(DstEltVT));
5771       continue;
5772     }
5773
5774     APInt OpVal = cast<ConstantSDNode>(BV->getOperand(i))->
5775                   getAPIntValue().zextOrTrunc(SrcBitSize);
5776
5777     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
5778       APInt ThisVal = OpVal.trunc(DstBitSize);
5779       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
5780       if (isS2V && i == 0 && j == 0 && ThisVal.zext(SrcBitSize) == OpVal)
5781         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
5782         return DAG.getNode(ISD::SCALAR_TO_VECTOR, BV->getDebugLoc(), VT,
5783                            Ops[0]);
5784       OpVal = OpVal.lshr(DstBitSize);
5785     }
5786
5787     // For big endian targets, swap the order of the pieces of each element.
5788     if (TLI.isBigEndian())
5789       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
5790   }
5791
5792   return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
5793                      &Ops[0], Ops.size());
5794 }
5795
5796 SDValue DAGCombiner::visitFADD(SDNode *N) {
5797   SDValue N0 = N->getOperand(0);
5798   SDValue N1 = N->getOperand(1);
5799   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5800   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
5801   EVT VT = N->getValueType(0);
5802
5803   // fold vector ops
5804   if (VT.isVector()) {
5805     SDValue FoldedVOp = SimplifyVBinOp(N);
5806     if (FoldedVOp.getNode()) return FoldedVOp;
5807   }
5808
5809   // fold (fadd c1, c2) -> c1 + c2
5810   if (N0CFP && N1CFP)
5811     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N1);
5812   // canonicalize constant to RHS
5813   if (N0CFP && !N1CFP)
5814     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N1, N0);
5815   // fold (fadd A, 0) -> A
5816   if (DAG.getTarget().Options.UnsafeFPMath && N1CFP &&
5817       N1CFP->getValueAPF().isZero())
5818     return N0;
5819   // fold (fadd A, (fneg B)) -> (fsub A, B)
5820   if ((!LegalOperations || TLI.isOperationLegalOrCustom(ISD::FSUB, VT)) &&
5821     isNegatibleForFree(N1, LegalOperations, TLI, &DAG.getTarget().Options) == 2)
5822     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0,
5823                        GetNegatedExpression(N1, DAG, LegalOperations));
5824   // fold (fadd (fneg A), B) -> (fsub B, A)
5825   if ((!LegalOperations || TLI.isOperationLegalOrCustom(ISD::FSUB, VT)) &&
5826     isNegatibleForFree(N0, LegalOperations, TLI, &DAG.getTarget().Options) == 2)
5827     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N1,
5828                        GetNegatedExpression(N0, DAG, LegalOperations));
5829
5830   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
5831   if (DAG.getTarget().Options.UnsafeFPMath && N1CFP &&
5832       N0.getOpcode() == ISD::FADD && N0.getNode()->hasOneUse() &&
5833       isa<ConstantFPSDNode>(N0.getOperand(1)))
5834     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0.getOperand(0),
5835                        DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5836                                    N0.getOperand(1), N1));
5837
5838   // No FP constant should be created after legalization as Instruction
5839   // Selection pass has hard time in dealing with FP constant.
5840   //
5841   // We don't need test this condition for transformation like following, as
5842   // the DAG being transformed implies it is legal to take FP constant as
5843   // operand.
5844   //
5845   //  (fadd (fmul c, x), x) -> (fmul c+1, x)
5846   //
5847   bool AllowNewFpConst = (Level < AfterLegalizeDAG);
5848
5849   // If allow, fold (fadd (fneg x), x) -> 0.0
5850   if (AllowNewFpConst && DAG.getTarget().Options.UnsafeFPMath &&
5851       N0.getOpcode() == ISD::FNEG && N0.getOperand(0) == N1) {
5852     return DAG.getConstantFP(0.0, VT);
5853   }
5854
5855     // If allow, fold (fadd x, (fneg x)) -> 0.0
5856   if (AllowNewFpConst && DAG.getTarget().Options.UnsafeFPMath &&
5857       N1.getOpcode() == ISD::FNEG && N1.getOperand(0) == N0) {
5858     return DAG.getConstantFP(0.0, VT);
5859   }
5860
5861   // In unsafe math mode, we can fold chains of FADD's of the same value
5862   // into multiplications.  This transform is not safe in general because
5863   // we are reducing the number of rounding steps.
5864   if (DAG.getTarget().Options.UnsafeFPMath &&
5865       TLI.isOperationLegalOrCustom(ISD::FMUL, VT) &&
5866       !N0CFP && !N1CFP) {
5867     if (N0.getOpcode() == ISD::FMUL) {
5868       ConstantFPSDNode *CFP00 = dyn_cast<ConstantFPSDNode>(N0.getOperand(0));
5869       ConstantFPSDNode *CFP01 = dyn_cast<ConstantFPSDNode>(N0.getOperand(1));
5870
5871       // (fadd (fmul c, x), x) -> (fmul c+1, x)
5872       if (CFP00 && !CFP01 && N0.getOperand(1) == N1) {
5873         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5874                                      SDValue(CFP00, 0),
5875                                      DAG.getConstantFP(1.0, VT));
5876         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5877                            N1, NewCFP);
5878       }
5879
5880       // (fadd (fmul x, c), x) -> (fmul c+1, x)
5881       if (CFP01 && !CFP00 && N0.getOperand(0) == N1) {
5882         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5883                                      SDValue(CFP01, 0),
5884                                      DAG.getConstantFP(1.0, VT));
5885         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5886                            N1, NewCFP);
5887       }
5888
5889       // (fadd (fmul c, x), (fadd x, x)) -> (fmul c+2, x)
5890       if (CFP00 && !CFP01 && N1.getOpcode() == ISD::FADD &&
5891           N1.getOperand(0) == N1.getOperand(1) &&
5892           N0.getOperand(1) == N1.getOperand(0)) {
5893         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5894                                      SDValue(CFP00, 0),
5895                                      DAG.getConstantFP(2.0, VT));
5896         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5897                            N0.getOperand(1), NewCFP);
5898       }
5899
5900       // (fadd (fmul x, c), (fadd x, x)) -> (fmul c+2, x)
5901       if (CFP01 && !CFP00 && N1.getOpcode() == ISD::FADD &&
5902           N1.getOperand(0) == N1.getOperand(1) &&
5903           N0.getOperand(0) == N1.getOperand(0)) {
5904         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5905                                      SDValue(CFP01, 0),
5906                                      DAG.getConstantFP(2.0, VT));
5907         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5908                            N0.getOperand(0), NewCFP);
5909       }
5910     }
5911
5912     if (N1.getOpcode() == ISD::FMUL) {
5913       ConstantFPSDNode *CFP10 = dyn_cast<ConstantFPSDNode>(N1.getOperand(0));
5914       ConstantFPSDNode *CFP11 = dyn_cast<ConstantFPSDNode>(N1.getOperand(1));
5915
5916       // (fadd x, (fmul c, x)) -> (fmul c+1, x)
5917       if (CFP10 && !CFP11 && N1.getOperand(1) == N0) {
5918         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5919                                      SDValue(CFP10, 0),
5920                                      DAG.getConstantFP(1.0, VT));
5921         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5922                            N0, NewCFP);
5923       }
5924
5925       // (fadd x, (fmul x, c)) -> (fmul c+1, x)
5926       if (CFP11 && !CFP10 && N1.getOperand(0) == N0) {
5927         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5928                                      SDValue(CFP11, 0),
5929                                      DAG.getConstantFP(1.0, VT));
5930         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5931                            N0, NewCFP);
5932       }
5933
5934
5935       // (fadd (fadd x, x), (fmul c, x)) -> (fmul c+2, x)
5936       if (CFP10 && !CFP11 && N1.getOpcode() == ISD::FADD &&
5937           N1.getOperand(0) == N1.getOperand(1) &&
5938           N0.getOperand(1) == N1.getOperand(0)) {
5939         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5940                                      SDValue(CFP10, 0),
5941                                      DAG.getConstantFP(2.0, VT));
5942         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5943                            N0.getOperand(1), NewCFP);
5944       }
5945
5946       // (fadd (fadd x, x), (fmul x, c)) -> (fmul c+2, x)
5947       if (CFP11 && !CFP10 && N1.getOpcode() == ISD::FADD &&
5948           N1.getOperand(0) == N1.getOperand(1) &&
5949           N0.getOperand(0) == N1.getOperand(0)) {
5950         SDValue NewCFP = DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
5951                                      SDValue(CFP11, 0),
5952                                      DAG.getConstantFP(2.0, VT));
5953         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5954                            N0.getOperand(0), NewCFP);
5955       }
5956     }
5957
5958     if (N0.getOpcode() == ISD::FADD && AllowNewFpConst) {
5959       ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N0.getOperand(0));
5960       // (fadd (fadd x, x), x) -> (fmul 3.0, x)
5961       if (!CFP && N0.getOperand(0) == N0.getOperand(1) &&
5962           (N0.getOperand(0) == N1)) {
5963         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5964                            N1, DAG.getConstantFP(3.0, VT));
5965       }
5966     }
5967
5968     if (N1.getOpcode() == ISD::FADD && AllowNewFpConst) {
5969       ConstantFPSDNode *CFP10 = dyn_cast<ConstantFPSDNode>(N1.getOperand(0));
5970       // (fadd x, (fadd x, x)) -> (fmul 3.0, x)
5971       if (!CFP10 && N1.getOperand(0) == N1.getOperand(1) &&
5972           N1.getOperand(0) == N0) {
5973         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5974                            N0, DAG.getConstantFP(3.0, VT));
5975       }
5976     }
5977
5978     // (fadd (fadd x, x), (fadd x, x)) -> (fmul 4.0, x)
5979     if (AllowNewFpConst &&
5980         N0.getOpcode() == ISD::FADD && N1.getOpcode() == ISD::FADD &&
5981         N0.getOperand(0) == N0.getOperand(1) &&
5982         N1.getOperand(0) == N1.getOperand(1) &&
5983         N0.getOperand(0) == N1.getOperand(0)) {
5984       return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5985                          N0.getOperand(0),
5986                          DAG.getConstantFP(4.0, VT));
5987     }
5988   }
5989
5990   // FADD -> FMA combines:
5991   if ((DAG.getTarget().Options.AllowFPOpFusion == FPOpFusion::Fast ||
5992        DAG.getTarget().Options.UnsafeFPMath) &&
5993       DAG.getTarget().getTargetLowering()->isFMAFasterThanMulAndAdd(VT) &&
5994       TLI.isOperationLegalOrCustom(ISD::FMA, VT)) {
5995
5996     // fold (fadd (fmul x, y), z) -> (fma x, y, z)
5997     if (N0.getOpcode() == ISD::FMUL && N0->hasOneUse()) {
5998       return DAG.getNode(ISD::FMA, N->getDebugLoc(), VT,
5999                          N0.getOperand(0), N0.getOperand(1), N1);
6000     }
6001
6002     // fold (fadd x, (fmul y, z)) -> (fma y, z, x)
6003     // Note: Commutes FADD operands.
6004     if (N1.getOpcode() == ISD::FMUL && N1->hasOneUse()) {
6005       return DAG.getNode(ISD::FMA, N->getDebugLoc(), VT,
6006                          N1.getOperand(0), N1.getOperand(1), N0);
6007     }
6008   }
6009
6010   return SDValue();
6011 }
6012
6013 SDValue DAGCombiner::visitFSUB(SDNode *N) {
6014   SDValue N0 = N->getOperand(0);
6015   SDValue N1 = N->getOperand(1);
6016   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6017   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
6018   EVT VT = N->getValueType(0);
6019   DebugLoc dl = N->getDebugLoc();
6020
6021   // fold vector ops
6022   if (VT.isVector()) {
6023     SDValue FoldedVOp = SimplifyVBinOp(N);
6024     if (FoldedVOp.getNode()) return FoldedVOp;
6025   }
6026
6027   // fold (fsub c1, c2) -> c1-c2
6028   if (N0CFP && N1CFP)
6029     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0, N1);
6030   // fold (fsub A, 0) -> A
6031   if (DAG.getTarget().Options.UnsafeFPMath &&
6032       N1CFP && N1CFP->getValueAPF().isZero())
6033     return N0;
6034   // fold (fsub 0, B) -> -B
6035   if (DAG.getTarget().Options.UnsafeFPMath &&
6036       N0CFP && N0CFP->getValueAPF().isZero()) {
6037     if (isNegatibleForFree(N1, LegalOperations, TLI, &DAG.getTarget().Options))
6038       return GetNegatedExpression(N1, DAG, LegalOperations);
6039     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
6040       return DAG.getNode(ISD::FNEG, dl, VT, N1);
6041   }
6042   // fold (fsub A, (fneg B)) -> (fadd A, B)
6043   if (isNegatibleForFree(N1, LegalOperations, TLI, &DAG.getTarget().Options))
6044     return DAG.getNode(ISD::FADD, dl, VT, N0,
6045                        GetNegatedExpression(N1, DAG, LegalOperations));
6046
6047   // If 'unsafe math' is enabled, fold
6048   //    (fsub x, x) -> 0.0 &
6049   //    (fsub x, (fadd x, y)) -> (fneg y) &
6050   //    (fsub x, (fadd y, x)) -> (fneg y)
6051   if (DAG.getTarget().Options.UnsafeFPMath) {
6052     if (N0 == N1)
6053       return DAG.getConstantFP(0.0f, VT);
6054
6055     if (N1.getOpcode() == ISD::FADD) {
6056       SDValue N10 = N1->getOperand(0);
6057       SDValue N11 = N1->getOperand(1);
6058
6059       if (N10 == N0 && isNegatibleForFree(N11, LegalOperations, TLI,
6060                                           &DAG.getTarget().Options))
6061         return GetNegatedExpression(N11, DAG, LegalOperations);
6062       else if (N11 == N0 && isNegatibleForFree(N10, LegalOperations, TLI,
6063                                                &DAG.getTarget().Options))
6064         return GetNegatedExpression(N10, DAG, LegalOperations);
6065     }
6066   }
6067
6068   // FSUB -> FMA combines:
6069   if ((DAG.getTarget().Options.AllowFPOpFusion == FPOpFusion::Fast ||
6070        DAG.getTarget().Options.UnsafeFPMath) &&
6071       DAG.getTarget().getTargetLowering()->isFMAFasterThanMulAndAdd(VT) &&
6072       TLI.isOperationLegalOrCustom(ISD::FMA, VT)) {
6073
6074     // fold (fsub (fmul x, y), z) -> (fma x, y, (fneg z))
6075     if (N0.getOpcode() == ISD::FMUL && N0->hasOneUse()) {
6076       return DAG.getNode(ISD::FMA, dl, VT,
6077                          N0.getOperand(0), N0.getOperand(1),
6078                          DAG.getNode(ISD::FNEG, dl, VT, N1));
6079     }
6080
6081     // fold (fsub x, (fmul y, z)) -> (fma (fneg y), z, x)
6082     // Note: Commutes FSUB operands.
6083     if (N1.getOpcode() == ISD::FMUL && N1->hasOneUse()) {
6084       return DAG.getNode(ISD::FMA, dl, VT,
6085                          DAG.getNode(ISD::FNEG, dl, VT,
6086                          N1.getOperand(0)),
6087                          N1.getOperand(1), N0);
6088     }
6089
6090     // fold (fsub (-(fmul, x, y)), z) -> (fma (fneg x), y, (fneg z))
6091     if (N0.getOpcode() == ISD::FNEG &&
6092         N0.getOperand(0).getOpcode() == ISD::FMUL &&
6093         N0->hasOneUse() && N0.getOperand(0).hasOneUse()) {
6094       SDValue N00 = N0.getOperand(0).getOperand(0);
6095       SDValue N01 = N0.getOperand(0).getOperand(1);
6096       return DAG.getNode(ISD::FMA, dl, VT,
6097                          DAG.getNode(ISD::FNEG, dl, VT, N00), N01,
6098                          DAG.getNode(ISD::FNEG, dl, VT, N1));
6099     }
6100   }
6101
6102   return SDValue();
6103 }
6104
6105 SDValue DAGCombiner::visitFMUL(SDNode *N) {
6106   SDValue N0 = N->getOperand(0);
6107   SDValue N1 = N->getOperand(1);
6108   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6109   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
6110   EVT VT = N->getValueType(0);
6111   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
6112
6113   // fold vector ops
6114   if (VT.isVector()) {
6115     SDValue FoldedVOp = SimplifyVBinOp(N);
6116     if (FoldedVOp.getNode()) return FoldedVOp;
6117   }
6118
6119   // fold (fmul c1, c2) -> c1*c2
6120   if (N0CFP && N1CFP)
6121     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0, N1);
6122   // canonicalize constant to RHS
6123   if (N0CFP && !N1CFP)
6124     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N1, N0);
6125   // fold (fmul A, 0) -> 0
6126   if (DAG.getTarget().Options.UnsafeFPMath &&
6127       N1CFP && N1CFP->getValueAPF().isZero())
6128     return N1;
6129   // fold (fmul A, 0) -> 0, vector edition.
6130   if (DAG.getTarget().Options.UnsafeFPMath &&
6131       ISD::isBuildVectorAllZeros(N1.getNode()))
6132     return N1;
6133   // fold (fmul A, 1.0) -> A
6134   if (N1CFP && N1CFP->isExactlyValue(1.0))
6135     return N0;
6136   // fold (fmul X, 2.0) -> (fadd X, X)
6137   if (N1CFP && N1CFP->isExactlyValue(+2.0))
6138     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N0);
6139   // fold (fmul X, -1.0) -> (fneg X)
6140   if (N1CFP && N1CFP->isExactlyValue(-1.0))
6141     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
6142       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N0);
6143
6144   // fold (fmul (fneg X), (fneg Y)) -> (fmul X, Y)
6145   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations, TLI,
6146                                        &DAG.getTarget().Options)) {
6147     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations, TLI,
6148                                          &DAG.getTarget().Options)) {
6149       // Both can be negated for free, check to see if at least one is cheaper
6150       // negated.
6151       if (LHSNeg == 2 || RHSNeg == 2)
6152         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
6153                            GetNegatedExpression(N0, DAG, LegalOperations),
6154                            GetNegatedExpression(N1, DAG, LegalOperations));
6155     }
6156   }
6157
6158   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
6159   if (DAG.getTarget().Options.UnsafeFPMath &&
6160       N1CFP && N0.getOpcode() == ISD::FMUL &&
6161       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
6162     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0.getOperand(0),
6163                        DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
6164                                    N0.getOperand(1), N1));
6165
6166   return SDValue();
6167 }
6168
6169 SDValue DAGCombiner::visitFMA(SDNode *N) {
6170   SDValue N0 = N->getOperand(0);
6171   SDValue N1 = N->getOperand(1);
6172   SDValue N2 = N->getOperand(2);
6173   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6174   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
6175   EVT VT = N->getValueType(0);
6176   DebugLoc dl = N->getDebugLoc();
6177
6178   if (DAG.getTarget().Options.UnsafeFPMath) {
6179     if (N0CFP && N0CFP->isZero())
6180       return N2;
6181     if (N1CFP && N1CFP->isZero())
6182       return N2;
6183   }
6184   if (N0CFP && N0CFP->isExactlyValue(1.0))
6185     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N1, N2);
6186   if (N1CFP && N1CFP->isExactlyValue(1.0))
6187     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N2);
6188
6189   // Canonicalize (fma c, x, y) -> (fma x, c, y)
6190   if (N0CFP && !N1CFP)
6191     return DAG.getNode(ISD::FMA, N->getDebugLoc(), VT, N1, N0, N2);
6192
6193   // (fma x, c1, (fmul x, c2)) -> (fmul x, c1+c2)
6194   if (DAG.getTarget().Options.UnsafeFPMath && N1CFP &&
6195       N2.getOpcode() == ISD::FMUL &&
6196       N0 == N2.getOperand(0) &&
6197       N2.getOperand(1).getOpcode() == ISD::ConstantFP) {
6198     return DAG.getNode(ISD::FMUL, dl, VT, N0,
6199                        DAG.getNode(ISD::FADD, dl, VT, N1, N2.getOperand(1)));
6200   }
6201
6202
6203   // (fma (fmul x, c1), c2, y) -> (fma x, c1*c2, y)
6204   if (DAG.getTarget().Options.UnsafeFPMath &&
6205       N0.getOpcode() == ISD::FMUL && N1CFP &&
6206       N0.getOperand(1).getOpcode() == ISD::ConstantFP) {
6207     return DAG.getNode(ISD::FMA, dl, VT,
6208                        N0.getOperand(0),
6209                        DAG.getNode(ISD::FMUL, dl, VT, N1, N0.getOperand(1)),
6210                        N2);
6211   }
6212
6213   // (fma x, 1, y) -> (fadd x, y)
6214   // (fma x, -1, y) -> (fadd (fneg x), y)
6215   if (N1CFP) {
6216     if (N1CFP->isExactlyValue(1.0))
6217       return DAG.getNode(ISD::FADD, dl, VT, N0, N2);
6218
6219     if (N1CFP->isExactlyValue(-1.0) &&
6220         (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))) {
6221       SDValue RHSNeg = DAG.getNode(ISD::FNEG, dl, VT, N0);
6222       AddToWorkList(RHSNeg.getNode());
6223       return DAG.getNode(ISD::FADD, dl, VT, N2, RHSNeg);
6224     }
6225   }
6226
6227   // (fma x, c, x) -> (fmul x, (c+1))
6228   if (DAG.getTarget().Options.UnsafeFPMath && N1CFP && N0 == N2) {
6229     return DAG.getNode(ISD::FMUL, dl, VT,
6230                        N0,
6231                        DAG.getNode(ISD::FADD, dl, VT,
6232                                    N1, DAG.getConstantFP(1.0, VT)));
6233   }
6234
6235   // (fma x, c, (fneg x)) -> (fmul x, (c-1))
6236   if (DAG.getTarget().Options.UnsafeFPMath && N1CFP &&
6237       N2.getOpcode() == ISD::FNEG && N2.getOperand(0) == N0) {
6238     return DAG.getNode(ISD::FMUL, dl, VT,
6239                        N0,
6240                        DAG.getNode(ISD::FADD, dl, VT,
6241                                    N1, DAG.getConstantFP(-1.0, VT)));
6242   }
6243
6244
6245   return SDValue();
6246 }
6247
6248 SDValue DAGCombiner::visitFDIV(SDNode *N) {
6249   SDValue N0 = N->getOperand(0);
6250   SDValue N1 = N->getOperand(1);
6251   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6252   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
6253   EVT VT = N->getValueType(0);
6254   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
6255
6256   // fold vector ops
6257   if (VT.isVector()) {
6258     SDValue FoldedVOp = SimplifyVBinOp(N);
6259     if (FoldedVOp.getNode()) return FoldedVOp;
6260   }
6261
6262   // fold (fdiv c1, c2) -> c1/c2
6263   if (N0CFP && N1CFP)
6264     return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT, N0, N1);
6265
6266   // fold (fdiv X, c2) -> fmul X, 1/c2 if losing precision is acceptable.
6267   if (N1CFP && DAG.getTarget().Options.UnsafeFPMath) {
6268     // Compute the reciprocal 1.0 / c2.
6269     APFloat N1APF = N1CFP->getValueAPF();
6270     APFloat Recip(N1APF.getSemantics(), 1); // 1.0
6271     APFloat::opStatus st = Recip.divide(N1APF, APFloat::rmNearestTiesToEven);
6272     // Only do the transform if the reciprocal is a legal fp immediate that
6273     // isn't too nasty (eg NaN, denormal, ...).
6274     if ((st == APFloat::opOK || st == APFloat::opInexact) && // Not too nasty
6275         (!LegalOperations ||
6276          // FIXME: custom lowering of ConstantFP might fail (see e.g. ARM
6277          // backend)... we should handle this gracefully after Legalize.
6278          // TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT) ||
6279          TLI.isOperationLegal(llvm::ISD::ConstantFP, VT) ||
6280          TLI.isFPImmLegal(Recip, VT)))
6281       return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0,
6282                          DAG.getConstantFP(Recip, VT));
6283   }
6284
6285   // (fdiv (fneg X), (fneg Y)) -> (fdiv X, Y)
6286   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations, TLI,
6287                                        &DAG.getTarget().Options)) {
6288     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations, TLI,
6289                                          &DAG.getTarget().Options)) {
6290       // Both can be negated for free, check to see if at least one is cheaper
6291       // negated.
6292       if (LHSNeg == 2 || RHSNeg == 2)
6293         return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT,
6294                            GetNegatedExpression(N0, DAG, LegalOperations),
6295                            GetNegatedExpression(N1, DAG, LegalOperations));
6296     }
6297   }
6298
6299   return SDValue();
6300 }
6301
6302 SDValue DAGCombiner::visitFREM(SDNode *N) {
6303   SDValue N0 = N->getOperand(0);
6304   SDValue N1 = N->getOperand(1);
6305   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6306   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
6307   EVT VT = N->getValueType(0);
6308
6309   // fold (frem c1, c2) -> fmod(c1,c2)
6310   if (N0CFP && N1CFP)
6311     return DAG.getNode(ISD::FREM, N->getDebugLoc(), VT, N0, N1);
6312
6313   return SDValue();
6314 }
6315
6316 SDValue DAGCombiner::visitFCOPYSIGN(SDNode *N) {
6317   SDValue N0 = N->getOperand(0);
6318   SDValue N1 = N->getOperand(1);
6319   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6320   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
6321   EVT VT = N->getValueType(0);
6322
6323   if (N0CFP && N1CFP)  // Constant fold
6324     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT, N0, N1);
6325
6326   if (N1CFP) {
6327     const APFloat& V = N1CFP->getValueAPF();
6328     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
6329     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
6330     if (!V.isNegative()) {
6331       if (!LegalOperations || TLI.isOperationLegal(ISD::FABS, VT))
6332         return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
6333     } else {
6334       if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
6335         return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT,
6336                            DAG.getNode(ISD::FABS, N0.getDebugLoc(), VT, N0));
6337     }
6338   }
6339
6340   // copysign(fabs(x), y) -> copysign(x, y)
6341   // copysign(fneg(x), y) -> copysign(x, y)
6342   // copysign(copysign(x,z), y) -> copysign(x, y)
6343   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
6344       N0.getOpcode() == ISD::FCOPYSIGN)
6345     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
6346                        N0.getOperand(0), N1);
6347
6348   // copysign(x, abs(y)) -> abs(x)
6349   if (N1.getOpcode() == ISD::FABS)
6350     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
6351
6352   // copysign(x, copysign(y,z)) -> copysign(x, z)
6353   if (N1.getOpcode() == ISD::FCOPYSIGN)
6354     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
6355                        N0, N1.getOperand(1));
6356
6357   // copysign(x, fp_extend(y)) -> copysign(x, y)
6358   // copysign(x, fp_round(y)) -> copysign(x, y)
6359   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
6360     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
6361                        N0, N1.getOperand(0));
6362
6363   return SDValue();
6364 }
6365
6366 SDValue DAGCombiner::visitSINT_TO_FP(SDNode *N) {
6367   SDValue N0 = N->getOperand(0);
6368   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
6369   EVT VT = N->getValueType(0);
6370   EVT OpVT = N0.getValueType();
6371
6372   // fold (sint_to_fp c1) -> c1fp
6373   if (N0C &&
6374       // ...but only if the target supports immediate floating-point values
6375       (!LegalOperations ||
6376        TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT)))
6377     return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
6378
6379   // If the input is a legal type, and SINT_TO_FP is not legal on this target,
6380   // but UINT_TO_FP is legal on this target, try to convert.
6381   if (!TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT) &&
6382       TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT)) {
6383     // If the sign bit is known to be zero, we can change this to UINT_TO_FP.
6384     if (DAG.SignBitIsZero(N0))
6385       return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
6386   }
6387
6388   // The next optimizations are desireable only if SELECT_CC can be lowered.
6389   // Check against MVT::Other for SELECT_CC, which is a workaround for targets
6390   // having to say they don't support SELECT_CC on every type the DAG knows
6391   // about, since there is no way to mark an opcode illegal at all value types
6392   // (See also visitSELECT)
6393   if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other)) {
6394     // fold (sint_to_fp (setcc x, y, cc)) -> (select_cc x, y, -1.0, 0.0,, cc)
6395     if (N0.getOpcode() == ISD::SETCC && N0.getValueType() == MVT::i1 &&
6396         !VT.isVector() &&
6397         (!LegalOperations ||
6398          TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT))) {
6399       SDValue Ops[] =
6400         { N0.getOperand(0), N0.getOperand(1),
6401           DAG.getConstantFP(-1.0, VT) , DAG.getConstantFP(0.0, VT),
6402           N0.getOperand(2) };
6403       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT, Ops, 5);
6404     }
6405
6406     // fold (sint_to_fp (zext (setcc x, y, cc))) ->
6407     //      (select_cc x, y, 1.0, 0.0,, cc)
6408     if (N0.getOpcode() == ISD::ZERO_EXTEND &&
6409         N0.getOperand(0).getOpcode() == ISD::SETCC &&!VT.isVector() &&
6410         (!LegalOperations ||
6411          TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT))) {
6412       SDValue Ops[] =
6413         { N0.getOperand(0).getOperand(0), N0.getOperand(0).getOperand(1),
6414           DAG.getConstantFP(1.0, VT) , DAG.getConstantFP(0.0, VT),
6415           N0.getOperand(0).getOperand(2) };
6416       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT, Ops, 5);
6417     }
6418   }
6419
6420   return SDValue();
6421 }
6422
6423 SDValue DAGCombiner::visitUINT_TO_FP(SDNode *N) {
6424   SDValue N0 = N->getOperand(0);
6425   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
6426   EVT VT = N->getValueType(0);
6427   EVT OpVT = N0.getValueType();
6428
6429   // fold (uint_to_fp c1) -> c1fp
6430   if (N0C &&
6431       // ...but only if the target supports immediate floating-point values
6432       (!LegalOperations ||
6433        TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT)))
6434     return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
6435
6436   // If the input is a legal type, and UINT_TO_FP is not legal on this target,
6437   // but SINT_TO_FP is legal on this target, try to convert.
6438   if (!TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT) &&
6439       TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT)) {
6440     // If the sign bit is known to be zero, we can change this to SINT_TO_FP.
6441     if (DAG.SignBitIsZero(N0))
6442       return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
6443   }
6444
6445   // The next optimizations are desireable only if SELECT_CC can be lowered.
6446   // Check against MVT::Other for SELECT_CC, which is a workaround for targets
6447   // having to say they don't support SELECT_CC on every type the DAG knows
6448   // about, since there is no way to mark an opcode illegal at all value types
6449   // (See also visitSELECT)
6450   if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other)) {
6451     // fold (uint_to_fp (setcc x, y, cc)) -> (select_cc x, y, -1.0, 0.0,, cc)
6452
6453     if (N0.getOpcode() == ISD::SETCC && !VT.isVector() &&
6454         (!LegalOperations ||
6455          TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT))) {
6456       SDValue Ops[] =
6457         { N0.getOperand(0), N0.getOperand(1),
6458           DAG.getConstantFP(1.0, VT),  DAG.getConstantFP(0.0, VT),
6459           N0.getOperand(2) };
6460       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT, Ops, 5);
6461     }
6462   }
6463
6464   return SDValue();
6465 }
6466
6467 SDValue DAGCombiner::visitFP_TO_SINT(SDNode *N) {
6468   SDValue N0 = N->getOperand(0);
6469   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6470   EVT VT = N->getValueType(0);
6471
6472   // fold (fp_to_sint c1fp) -> c1
6473   if (N0CFP)
6474     return DAG.getNode(ISD::FP_TO_SINT, N->getDebugLoc(), VT, N0);
6475
6476   return SDValue();
6477 }
6478
6479 SDValue DAGCombiner::visitFP_TO_UINT(SDNode *N) {
6480   SDValue N0 = N->getOperand(0);
6481   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6482   EVT VT = N->getValueType(0);
6483
6484   // fold (fp_to_uint c1fp) -> c1
6485   if (N0CFP)
6486     return DAG.getNode(ISD::FP_TO_UINT, N->getDebugLoc(), VT, N0);
6487
6488   return SDValue();
6489 }
6490
6491 SDValue DAGCombiner::visitFP_ROUND(SDNode *N) {
6492   SDValue N0 = N->getOperand(0);
6493   SDValue N1 = N->getOperand(1);
6494   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6495   EVT VT = N->getValueType(0);
6496
6497   // fold (fp_round c1fp) -> c1fp
6498   if (N0CFP)
6499     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0, N1);
6500
6501   // fold (fp_round (fp_extend x)) -> x
6502   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
6503     return N0.getOperand(0);
6504
6505   // fold (fp_round (fp_round x)) -> (fp_round x)
6506   if (N0.getOpcode() == ISD::FP_ROUND) {
6507     // This is a value preserving truncation if both round's are.
6508     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
6509                    N0.getNode()->getConstantOperandVal(1) == 1;
6510     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0.getOperand(0),
6511                        DAG.getIntPtrConstant(IsTrunc));
6512   }
6513
6514   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
6515   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse()) {
6516     SDValue Tmp = DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(), VT,
6517                               N0.getOperand(0), N1);
6518     AddToWorkList(Tmp.getNode());
6519     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
6520                        Tmp, N0.getOperand(1));
6521   }
6522
6523   return SDValue();
6524 }
6525
6526 SDValue DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
6527   SDValue N0 = N->getOperand(0);
6528   EVT VT = N->getValueType(0);
6529   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
6530   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6531
6532   // fold (fp_round_inreg c1fp) -> c1fp
6533   if (N0CFP && isTypeLegal(EVT)) {
6534     SDValue Round = DAG.getConstantFP(*N0CFP->getConstantFPValue(), EVT);
6535     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, Round);
6536   }
6537
6538   return SDValue();
6539 }
6540
6541 SDValue DAGCombiner::visitFP_EXTEND(SDNode *N) {
6542   SDValue N0 = N->getOperand(0);
6543   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6544   EVT VT = N->getValueType(0);
6545
6546   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
6547   if (N->hasOneUse() &&
6548       N->use_begin()->getOpcode() == ISD::FP_ROUND)
6549     return SDValue();
6550
6551   // fold (fp_extend c1fp) -> c1fp
6552   if (N0CFP)
6553     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, N0);
6554
6555   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
6556   // value of X.
6557   if (N0.getOpcode() == ISD::FP_ROUND
6558       && N0.getNode()->getConstantOperandVal(1) == 1) {
6559     SDValue In = N0.getOperand(0);
6560     if (In.getValueType() == VT) return In;
6561     if (VT.bitsLT(In.getValueType()))
6562       return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT,
6563                          In, N0.getOperand(1));
6564     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, In);
6565   }
6566
6567   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
6568   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
6569       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
6570        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
6571     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
6572     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
6573                                      LN0->getChain(),
6574                                      LN0->getBasePtr(), LN0->getPointerInfo(),
6575                                      N0.getValueType(),
6576                                      LN0->isVolatile(), LN0->isNonTemporal(),
6577                                      LN0->getAlignment());
6578     CombineTo(N, ExtLoad);
6579     CombineTo(N0.getNode(),
6580               DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(),
6581                           N0.getValueType(), ExtLoad, DAG.getIntPtrConstant(1)),
6582               ExtLoad.getValue(1));
6583     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
6584   }
6585
6586   return SDValue();
6587 }
6588
6589 SDValue DAGCombiner::visitFNEG(SDNode *N) {
6590   SDValue N0 = N->getOperand(0);
6591   EVT VT = N->getValueType(0);
6592
6593   if (VT.isVector()) {
6594     SDValue FoldedVOp = SimplifyVUnaryOp(N);
6595     if (FoldedVOp.getNode()) return FoldedVOp;
6596   }
6597
6598   if (isNegatibleForFree(N0, LegalOperations, DAG.getTargetLoweringInfo(),
6599                          &DAG.getTarget().Options))
6600     return GetNegatedExpression(N0, DAG, LegalOperations);
6601
6602   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
6603   // constant pool values.
6604   if (!TLI.isFNegFree(VT) && N0.getOpcode() == ISD::BITCAST &&
6605       !VT.isVector() &&
6606       N0.getNode()->hasOneUse() &&
6607       N0.getOperand(0).getValueType().isInteger()) {
6608     SDValue Int = N0.getOperand(0);
6609     EVT IntVT = Int.getValueType();
6610     if (IntVT.isInteger() && !IntVT.isVector()) {
6611       Int = DAG.getNode(ISD::XOR, N0.getDebugLoc(), IntVT, Int,
6612               DAG.getConstant(APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
6613       AddToWorkList(Int.getNode());
6614       return DAG.getNode(ISD::BITCAST, N->getDebugLoc(),
6615                          VT, Int);
6616     }
6617   }
6618
6619   // (fneg (fmul c, x)) -> (fmul -c, x)
6620   if (N0.getOpcode() == ISD::FMUL) {
6621     ConstantFPSDNode *CFP1 = dyn_cast<ConstantFPSDNode>(N0.getOperand(1));
6622     if (CFP1) {
6623       return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
6624                          N0.getOperand(0),
6625                          DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT,
6626                                      N0.getOperand(1)));
6627     }
6628   }
6629
6630   return SDValue();
6631 }
6632
6633 SDValue DAGCombiner::visitFCEIL(SDNode *N) {
6634   SDValue N0 = N->getOperand(0);
6635   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6636   EVT VT = N->getValueType(0);
6637
6638   // fold (fceil c1) -> fceil(c1)
6639   if (N0CFP)
6640     return DAG.getNode(ISD::FCEIL, N->getDebugLoc(), VT, N0);
6641
6642   return SDValue();
6643 }
6644
6645 SDValue DAGCombiner::visitFTRUNC(SDNode *N) {
6646   SDValue N0 = N->getOperand(0);
6647   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6648   EVT VT = N->getValueType(0);
6649
6650   // fold (ftrunc c1) -> ftrunc(c1)
6651   if (N0CFP)
6652     return DAG.getNode(ISD::FTRUNC, N->getDebugLoc(), VT, N0);
6653
6654   return SDValue();
6655 }
6656
6657 SDValue DAGCombiner::visitFFLOOR(SDNode *N) {
6658   SDValue N0 = N->getOperand(0);
6659   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6660   EVT VT = N->getValueType(0);
6661
6662   // fold (ffloor c1) -> ffloor(c1)
6663   if (N0CFP)
6664     return DAG.getNode(ISD::FFLOOR, N->getDebugLoc(), VT, N0);
6665
6666   return SDValue();
6667 }
6668
6669 SDValue DAGCombiner::visitFABS(SDNode *N) {
6670   SDValue N0 = N->getOperand(0);
6671   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
6672   EVT VT = N->getValueType(0);
6673
6674   if (VT.isVector()) {
6675     SDValue FoldedVOp = SimplifyVUnaryOp(N);
6676     if (FoldedVOp.getNode()) return FoldedVOp;
6677   }
6678
6679   // fold (fabs c1) -> fabs(c1)
6680   if (N0CFP)
6681     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
6682   // fold (fabs (fabs x)) -> (fabs x)
6683   if (N0.getOpcode() == ISD::FABS)
6684     return N->getOperand(0);
6685   // fold (fabs (fneg x)) -> (fabs x)
6686   // fold (fabs (fcopysign x, y)) -> (fabs x)
6687   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
6688     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0.getOperand(0));
6689
6690   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
6691   // constant pool values.
6692   if (!TLI.isFAbsFree(VT) &&
6693       N0.getOpcode() == ISD::BITCAST && N0.getNode()->hasOneUse() &&
6694       N0.getOperand(0).getValueType().isInteger() &&
6695       !N0.getOperand(0).getValueType().isVector()) {
6696     SDValue Int = N0.getOperand(0);
6697     EVT IntVT = Int.getValueType();
6698     if (IntVT.isInteger() && !IntVT.isVector()) {
6699       Int = DAG.getNode(ISD::AND, N0.getDebugLoc(), IntVT, Int,
6700              DAG.getConstant(~APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
6701       AddToWorkList(Int.getNode());
6702       return DAG.getNode(ISD::BITCAST, N->getDebugLoc(),
6703                          N->getValueType(0), Int);
6704     }
6705   }
6706
6707   return SDValue();
6708 }
6709
6710 SDValue DAGCombiner::visitBRCOND(SDNode *N) {
6711   SDValue Chain = N->getOperand(0);
6712   SDValue N1 = N->getOperand(1);
6713   SDValue N2 = N->getOperand(2);
6714
6715   // If N is a constant we could fold this into a fallthrough or unconditional
6716   // branch. However that doesn't happen very often in normal code, because
6717   // Instcombine/SimplifyCFG should have handled the available opportunities.
6718   // If we did this folding here, it would be necessary to update the
6719   // MachineBasicBlock CFG, which is awkward.
6720
6721   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
6722   // on the target.
6723   if (N1.getOpcode() == ISD::SETCC &&
6724       TLI.isOperationLegalOrCustom(ISD::BR_CC,
6725                                    N1.getOperand(0).getValueType())) {
6726     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
6727                        Chain, N1.getOperand(2),
6728                        N1.getOperand(0), N1.getOperand(1), N2);
6729   }
6730
6731   if ((N1.hasOneUse() && N1.getOpcode() == ISD::SRL) ||
6732       ((N1.getOpcode() == ISD::TRUNCATE && N1.hasOneUse()) &&
6733        (N1.getOperand(0).hasOneUse() &&
6734         N1.getOperand(0).getOpcode() == ISD::SRL))) {
6735     SDNode *Trunc = 0;
6736     if (N1.getOpcode() == ISD::TRUNCATE) {
6737       // Look pass the truncate.
6738       Trunc = N1.getNode();
6739       N1 = N1.getOperand(0);
6740     }
6741
6742     // Match this pattern so that we can generate simpler code:
6743     //
6744     //   %a = ...
6745     //   %b = and i32 %a, 2
6746     //   %c = srl i32 %b, 1
6747     //   brcond i32 %c ...
6748     //
6749     // into
6750     //
6751     //   %a = ...
6752     //   %b = and i32 %a, 2
6753     //   %c = setcc eq %b, 0
6754     //   brcond %c ...
6755     //
6756     // This applies only when the AND constant value has one bit set and the
6757     // SRL constant is equal to the log2 of the AND constant. The back-end is
6758     // smart enough to convert the result into a TEST/JMP sequence.
6759     SDValue Op0 = N1.getOperand(0);
6760     SDValue Op1 = N1.getOperand(1);
6761
6762     if (Op0.getOpcode() == ISD::AND &&
6763         Op1.getOpcode() == ISD::Constant) {
6764       SDValue AndOp1 = Op0.getOperand(1);
6765
6766       if (AndOp1.getOpcode() == ISD::Constant) {
6767         const APInt &AndConst = cast<ConstantSDNode>(AndOp1)->getAPIntValue();
6768
6769         if (AndConst.isPowerOf2() &&
6770             cast<ConstantSDNode>(Op1)->getAPIntValue()==AndConst.logBase2()) {
6771           SDValue SetCC =
6772             DAG.getSetCC(N->getDebugLoc(),
6773                          TLI.getSetCCResultType(Op0.getValueType()),
6774                          Op0, DAG.getConstant(0, Op0.getValueType()),
6775                          ISD::SETNE);
6776
6777           SDValue NewBRCond = DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
6778                                           MVT::Other, Chain, SetCC, N2);
6779           // Don't add the new BRCond into the worklist or else SimplifySelectCC
6780           // will convert it back to (X & C1) >> C2.
6781           CombineTo(N, NewBRCond, false);
6782           // Truncate is dead.
6783           if (Trunc) {
6784             removeFromWorkList(Trunc);
6785             DAG.DeleteNode(Trunc);
6786           }
6787           // Replace the uses of SRL with SETCC
6788           WorkListRemover DeadNodes(*this);
6789           DAG.ReplaceAllUsesOfValueWith(N1, SetCC);
6790           removeFromWorkList(N1.getNode());
6791           DAG.DeleteNode(N1.getNode());
6792           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
6793         }
6794       }
6795     }
6796
6797     if (Trunc)
6798       // Restore N1 if the above transformation doesn't match.
6799       N1 = N->getOperand(1);
6800   }
6801
6802   // Transform br(xor(x, y)) -> br(x != y)
6803   // Transform br(xor(xor(x,y), 1)) -> br (x == y)
6804   if (N1.hasOneUse() && N1.getOpcode() == ISD::XOR) {
6805     SDNode *TheXor = N1.getNode();
6806     SDValue Op0 = TheXor->getOperand(0);
6807     SDValue Op1 = TheXor->getOperand(1);
6808     if (Op0.getOpcode() == Op1.getOpcode()) {
6809       // Avoid missing important xor optimizations.
6810       SDValue Tmp = visitXOR(TheXor);
6811       if (Tmp.getNode()) {
6812         if (Tmp.getNode() != TheXor) {
6813           DEBUG(dbgs() << "\nReplacing.8 ";
6814                 TheXor->dump(&DAG);
6815                 dbgs() << "\nWith: ";
6816                 Tmp.getNode()->dump(&DAG);
6817                 dbgs() << '\n');
6818           WorkListRemover DeadNodes(*this);
6819           DAG.ReplaceAllUsesOfValueWith(N1, Tmp);
6820           removeFromWorkList(TheXor);
6821           DAG.DeleteNode(TheXor);
6822           return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
6823                              MVT::Other, Chain, Tmp, N2);
6824         }
6825
6826         // visitXOR has changed XOR's operands or replaced the XOR completely,
6827         // bail out.
6828         return SDValue(N, 0);
6829       }
6830     }
6831
6832     if (Op0.getOpcode() != ISD::SETCC && Op1.getOpcode() != ISD::SETCC) {
6833       bool Equal = false;
6834       if (ConstantSDNode *RHSCI = dyn_cast<ConstantSDNode>(Op0))
6835         if (RHSCI->getAPIntValue() == 1 && Op0.hasOneUse() &&
6836             Op0.getOpcode() == ISD::XOR) {
6837           TheXor = Op0.getNode();
6838           Equal = true;
6839         }
6840
6841       EVT SetCCVT = N1.getValueType();
6842       if (LegalTypes)
6843         SetCCVT = TLI.getSetCCResultType(SetCCVT);
6844       SDValue SetCC = DAG.getSetCC(TheXor->getDebugLoc(),
6845                                    SetCCVT,
6846                                    Op0, Op1,
6847                                    Equal ? ISD::SETEQ : ISD::SETNE);
6848       // Replace the uses of XOR with SETCC
6849       WorkListRemover DeadNodes(*this);
6850       DAG.ReplaceAllUsesOfValueWith(N1, SetCC);
6851       removeFromWorkList(N1.getNode());
6852       DAG.DeleteNode(N1.getNode());
6853       return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
6854                          MVT::Other, Chain, SetCC, N2);
6855     }
6856   }
6857
6858   return SDValue();
6859 }
6860
6861 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
6862 //
6863 SDValue DAGCombiner::visitBR_CC(SDNode *N) {
6864   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
6865   SDValue CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
6866
6867   // If N is a constant we could fold this into a fallthrough or unconditional
6868   // branch. However that doesn't happen very often in normal code, because
6869   // Instcombine/SimplifyCFG should have handled the available opportunities.
6870   // If we did this folding here, it would be necessary to update the
6871   // MachineBasicBlock CFG, which is awkward.
6872
6873   // Use SimplifySetCC to simplify SETCC's.
6874   SDValue Simp = SimplifySetCC(TLI.getSetCCResultType(CondLHS.getValueType()),
6875                                CondLHS, CondRHS, CC->get(), N->getDebugLoc(),
6876                                false);
6877   if (Simp.getNode()) AddToWorkList(Simp.getNode());
6878
6879   // fold to a simpler setcc
6880   if (Simp.getNode() && Simp.getOpcode() == ISD::SETCC)
6881     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
6882                        N->getOperand(0), Simp.getOperand(2),
6883                        Simp.getOperand(0), Simp.getOperand(1),
6884                        N->getOperand(4));
6885
6886   return SDValue();
6887 }
6888
6889 /// canFoldInAddressingMode - Return true if 'Use' is a load or a store that
6890 /// uses N as its base pointer and that N may be folded in the load / store
6891 /// addressing mode.
6892 static bool canFoldInAddressingMode(SDNode *N, SDNode *Use,
6893                                     SelectionDAG &DAG,
6894                                     const TargetLowering &TLI) {
6895   EVT VT;
6896   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(Use)) {
6897     if (LD->isIndexed() || LD->getBasePtr().getNode() != N)
6898       return false;
6899     VT = Use->getValueType(0);
6900   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(Use)) {
6901     if (ST->isIndexed() || ST->getBasePtr().getNode() != N)
6902       return false;
6903     VT = ST->getValue().getValueType();
6904   } else
6905     return false;
6906
6907   TargetLowering::AddrMode AM;
6908   if (N->getOpcode() == ISD::ADD) {
6909     ConstantSDNode *Offset = dyn_cast<ConstantSDNode>(N->getOperand(1));
6910     if (Offset)
6911       // [reg +/- imm]
6912       AM.BaseOffs = Offset->getSExtValue();
6913     else
6914       // [reg +/- reg]
6915       AM.Scale = 1;
6916   } else if (N->getOpcode() == ISD::SUB) {
6917     ConstantSDNode *Offset = dyn_cast<ConstantSDNode>(N->getOperand(1));
6918     if (Offset)
6919       // [reg +/- imm]
6920       AM.BaseOffs = -Offset->getSExtValue();
6921     else
6922       // [reg +/- reg]
6923       AM.Scale = 1;
6924   } else
6925     return false;
6926
6927   return TLI.isLegalAddressingMode(AM, VT.getTypeForEVT(*DAG.getContext()));
6928 }
6929
6930 /// CombineToPreIndexedLoadStore - Try turning a load / store into a
6931 /// pre-indexed load / store when the base pointer is an add or subtract
6932 /// and it has other uses besides the load / store. After the
6933 /// transformation, the new indexed load / store has effectively folded
6934 /// the add / subtract in and all of its other uses are redirected to the
6935 /// new load / store.
6936 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
6937   if (Level < AfterLegalizeDAG)
6938     return false;
6939
6940   bool isLoad = true;
6941   SDValue Ptr;
6942   EVT VT;
6943   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
6944     if (LD->isIndexed())
6945       return false;
6946     VT = LD->getMemoryVT();
6947     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
6948         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
6949       return false;
6950     Ptr = LD->getBasePtr();
6951   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
6952     if (ST->isIndexed())
6953       return false;
6954     VT = ST->getMemoryVT();
6955     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
6956         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
6957       return false;
6958     Ptr = ST->getBasePtr();
6959     isLoad = false;
6960   } else {
6961     return false;
6962   }
6963
6964   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
6965   // out.  There is no reason to make this a preinc/predec.
6966   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
6967       Ptr.getNode()->hasOneUse())
6968     return false;
6969
6970   // Ask the target to do addressing mode selection.
6971   SDValue BasePtr;
6972   SDValue Offset;
6973   ISD::MemIndexedMode AM = ISD::UNINDEXED;
6974   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
6975     return false;
6976
6977   // Backends without true r+i pre-indexed forms may need to pass a
6978   // constant base with a variable offset so that constant coercion
6979   // will work with the patterns in canonical form.
6980   bool Swapped = false;
6981   if (isa<ConstantSDNode>(BasePtr)) {
6982     std::swap(BasePtr, Offset);
6983     Swapped = true;
6984   }
6985
6986   // Don't create a indexed load / store with zero offset.
6987   if (isa<ConstantSDNode>(Offset) &&
6988       cast<ConstantSDNode>(Offset)->isNullValue())
6989     return false;
6990
6991   // Try turning it into a pre-indexed load / store except when:
6992   // 1) The new base ptr is a frame index.
6993   // 2) If N is a store and the new base ptr is either the same as or is a
6994   //    predecessor of the value being stored.
6995   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
6996   //    that would create a cycle.
6997   // 4) All uses are load / store ops that use it as old base ptr.
6998
6999   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
7000   // (plus the implicit offset) to a register to preinc anyway.
7001   if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
7002     return false;
7003
7004   // Check #2.
7005   if (!isLoad) {
7006     SDValue Val = cast<StoreSDNode>(N)->getValue();
7007     if (Val == BasePtr || BasePtr.getNode()->isPredecessorOf(Val.getNode()))
7008       return false;
7009   }
7010
7011   // If the offset is a constant, there may be other adds of constants that
7012   // can be folded with this one. We should do this to avoid having to keep
7013   // a copy of the original base pointer.
7014   SmallVector<SDNode *, 16> OtherUses;
7015   if (isa<ConstantSDNode>(Offset))
7016     for (SDNode::use_iterator I = BasePtr.getNode()->use_begin(),
7017          E = BasePtr.getNode()->use_end(); I != E; ++I) {
7018       SDNode *Use = *I;
7019       if (Use == Ptr.getNode())
7020         continue;
7021
7022       if (Use->isPredecessorOf(N))
7023         continue;
7024
7025       if (Use->getOpcode() != ISD::ADD && Use->getOpcode() != ISD::SUB) {
7026         OtherUses.clear();
7027         break;
7028       }
7029
7030       SDValue Op0 = Use->getOperand(0), Op1 = Use->getOperand(1);
7031       if (Op1.getNode() == BasePtr.getNode())
7032         std::swap(Op0, Op1);
7033       assert(Op0.getNode() == BasePtr.getNode() &&
7034              "Use of ADD/SUB but not an operand");
7035
7036       if (!isa<ConstantSDNode>(Op1)) {
7037         OtherUses.clear();
7038         break;
7039       }
7040
7041       // FIXME: In some cases, we can be smarter about this.
7042       if (Op1.getValueType() != Offset.getValueType()) {
7043         OtherUses.clear();
7044         break;
7045       }
7046
7047       OtherUses.push_back(Use);
7048     }
7049
7050   if (Swapped)
7051     std::swap(BasePtr, Offset);
7052
7053   // Now check for #3 and #4.
7054   bool RealUse = false;
7055
7056   // Caches for hasPredecessorHelper
7057   SmallPtrSet<const SDNode *, 32> Visited;
7058   SmallVector<const SDNode *, 16> Worklist;
7059
7060   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
7061          E = Ptr.getNode()->use_end(); I != E; ++I) {
7062     SDNode *Use = *I;
7063     if (Use == N)
7064       continue;
7065     if (N->hasPredecessorHelper(Use, Visited, Worklist))
7066       return false;
7067
7068     // If Ptr may be folded in addressing mode of other use, then it's
7069     // not profitable to do this transformation.
7070     if (!canFoldInAddressingMode(Ptr.getNode(), Use, DAG, TLI))
7071       RealUse = true;
7072   }
7073
7074   if (!RealUse)
7075     return false;
7076
7077   SDValue Result;
7078   if (isLoad)
7079     Result = DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
7080                                 BasePtr, Offset, AM);
7081   else
7082     Result = DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
7083                                  BasePtr, Offset, AM);
7084   ++PreIndexedNodes;
7085   ++NodesCombined;
7086   DEBUG(dbgs() << "\nReplacing.4 ";
7087         N->dump(&DAG);
7088         dbgs() << "\nWith: ";
7089         Result.getNode()->dump(&DAG);
7090         dbgs() << '\n');
7091   WorkListRemover DeadNodes(*this);
7092   if (isLoad) {
7093     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0));
7094     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2));
7095   } else {
7096     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1));
7097   }
7098
7099   // Finally, since the node is now dead, remove it from the graph.
7100   DAG.DeleteNode(N);
7101
7102   if (Swapped)
7103     std::swap(BasePtr, Offset);
7104
7105   // Replace other uses of BasePtr that can be updated to use Ptr
7106   for (unsigned i = 0, e = OtherUses.size(); i != e; ++i) {
7107     unsigned OffsetIdx = 1;
7108     if (OtherUses[i]->getOperand(OffsetIdx).getNode() == BasePtr.getNode())
7109       OffsetIdx = 0;
7110     assert(OtherUses[i]->getOperand(!OffsetIdx).getNode() ==
7111            BasePtr.getNode() && "Expected BasePtr operand");
7112
7113     APInt OV =
7114       cast<ConstantSDNode>(Offset)->getAPIntValue();
7115     if (AM == ISD::PRE_DEC)
7116       OV = -OV;
7117
7118     ConstantSDNode *CN =
7119       cast<ConstantSDNode>(OtherUses[i]->getOperand(OffsetIdx));
7120     APInt CNV = CN->getAPIntValue();
7121     if (OtherUses[i]->getOpcode() == ISD::SUB && OffsetIdx == 1)
7122       CNV += OV;
7123     else
7124       CNV -= OV;
7125
7126     SDValue NewOp1 = Result.getValue(isLoad ? 1 : 0);
7127     SDValue NewOp2 = DAG.getConstant(CNV, CN->getValueType(0));
7128     if (OffsetIdx == 0)
7129       std::swap(NewOp1, NewOp2);
7130
7131     SDValue NewUse = DAG.getNode(OtherUses[i]->getOpcode(),
7132                                  OtherUses[i]->getDebugLoc(),
7133                                  OtherUses[i]->getValueType(0), NewOp1, NewOp2);
7134     DAG.ReplaceAllUsesOfValueWith(SDValue(OtherUses[i], 0), NewUse);
7135     removeFromWorkList(OtherUses[i]);
7136     DAG.DeleteNode(OtherUses[i]);
7137   }
7138
7139   // Replace the uses of Ptr with uses of the updated base value.
7140   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0));
7141   removeFromWorkList(Ptr.getNode());
7142   DAG.DeleteNode(Ptr.getNode());
7143
7144   return true;
7145 }
7146
7147 /// CombineToPostIndexedLoadStore - Try to combine a load / store with a
7148 /// add / sub of the base pointer node into a post-indexed load / store.
7149 /// The transformation folded the add / subtract into the new indexed
7150 /// load / store effectively and all of its uses are redirected to the
7151 /// new load / store.
7152 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
7153   if (Level < AfterLegalizeDAG)
7154     return false;
7155
7156   bool isLoad = true;
7157   SDValue Ptr;
7158   EVT VT;
7159   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
7160     if (LD->isIndexed())
7161       return false;
7162     VT = LD->getMemoryVT();
7163     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
7164         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
7165       return false;
7166     Ptr = LD->getBasePtr();
7167   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
7168     if (ST->isIndexed())
7169       return false;
7170     VT = ST->getMemoryVT();
7171     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
7172         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
7173       return false;
7174     Ptr = ST->getBasePtr();
7175     isLoad = false;
7176   } else {
7177     return false;
7178   }
7179
7180   if (Ptr.getNode()->hasOneUse())
7181     return false;
7182
7183   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
7184          E = Ptr.getNode()->use_end(); I != E; ++I) {
7185     SDNode *Op = *I;
7186     if (Op == N ||
7187         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
7188       continue;
7189
7190     SDValue BasePtr;
7191     SDValue Offset;
7192     ISD::MemIndexedMode AM = ISD::UNINDEXED;
7193     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
7194       // Don't create a indexed load / store with zero offset.
7195       if (isa<ConstantSDNode>(Offset) &&
7196           cast<ConstantSDNode>(Offset)->isNullValue())
7197         continue;
7198
7199       // Try turning it into a post-indexed load / store except when
7200       // 1) All uses are load / store ops that use it as base ptr (and
7201       //    it may be folded as addressing mmode).
7202       // 2) Op must be independent of N, i.e. Op is neither a predecessor
7203       //    nor a successor of N. Otherwise, if Op is folded that would
7204       //    create a cycle.
7205
7206       if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
7207         continue;
7208
7209       // Check for #1.
7210       bool TryNext = false;
7211       for (SDNode::use_iterator II = BasePtr.getNode()->use_begin(),
7212              EE = BasePtr.getNode()->use_end(); II != EE; ++II) {
7213         SDNode *Use = *II;
7214         if (Use == Ptr.getNode())
7215           continue;
7216
7217         // If all the uses are load / store addresses, then don't do the
7218         // transformation.
7219         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
7220           bool RealUse = false;
7221           for (SDNode::use_iterator III = Use->use_begin(),
7222                  EEE = Use->use_end(); III != EEE; ++III) {
7223             SDNode *UseUse = *III;
7224             if (!canFoldInAddressingMode(Use, UseUse, DAG, TLI))
7225               RealUse = true;
7226           }
7227
7228           if (!RealUse) {
7229             TryNext = true;
7230             break;
7231           }
7232         }
7233       }
7234
7235       if (TryNext)
7236         continue;
7237
7238       // Check for #2
7239       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
7240         SDValue Result = isLoad
7241           ? DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
7242                                BasePtr, Offset, AM)
7243           : DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
7244                                 BasePtr, Offset, AM);
7245         ++PostIndexedNodes;
7246         ++NodesCombined;
7247         DEBUG(dbgs() << "\nReplacing.5 ";
7248               N->dump(&DAG);
7249               dbgs() << "\nWith: ";
7250               Result.getNode()->dump(&DAG);
7251               dbgs() << '\n');
7252         WorkListRemover DeadNodes(*this);
7253         if (isLoad) {
7254           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0));
7255           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2));
7256         } else {
7257           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1));
7258         }
7259
7260         // Finally, since the node is now dead, remove it from the graph.
7261         DAG.DeleteNode(N);
7262
7263         // Replace the uses of Use with uses of the updated base value.
7264         DAG.ReplaceAllUsesOfValueWith(SDValue(Op, 0),
7265                                       Result.getValue(isLoad ? 1 : 0));
7266         removeFromWorkList(Op);
7267         DAG.DeleteNode(Op);
7268         return true;
7269       }
7270     }
7271   }
7272
7273   return false;
7274 }
7275
7276 SDValue DAGCombiner::visitLOAD(SDNode *N) {
7277   LoadSDNode *LD  = cast<LoadSDNode>(N);
7278   SDValue Chain = LD->getChain();
7279   SDValue Ptr   = LD->getBasePtr();
7280
7281   // If load is not volatile and there are no uses of the loaded value (and
7282   // the updated indexed value in case of indexed loads), change uses of the
7283   // chain value into uses of the chain input (i.e. delete the dead load).
7284   if (!LD->isVolatile()) {
7285     if (N->getValueType(1) == MVT::Other) {
7286       // Unindexed loads.
7287       if (!N->hasAnyUseOfValue(0)) {
7288         // It's not safe to use the two value CombineTo variant here. e.g.
7289         // v1, chain2 = load chain1, loc
7290         // v2, chain3 = load chain2, loc
7291         // v3         = add v2, c
7292         // Now we replace use of chain2 with chain1.  This makes the second load
7293         // isomorphic to the one we are deleting, and thus makes this load live.
7294         DEBUG(dbgs() << "\nReplacing.6 ";
7295               N->dump(&DAG);
7296               dbgs() << "\nWith chain: ";
7297               Chain.getNode()->dump(&DAG);
7298               dbgs() << "\n");
7299         WorkListRemover DeadNodes(*this);
7300         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Chain);
7301
7302         if (N->use_empty()) {
7303           removeFromWorkList(N);
7304           DAG.DeleteNode(N);
7305         }
7306
7307         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
7308       }
7309     } else {
7310       // Indexed loads.
7311       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
7312       if (!N->hasAnyUseOfValue(0) && !N->hasAnyUseOfValue(1)) {
7313         SDValue Undef = DAG.getUNDEF(N->getValueType(0));
7314         DEBUG(dbgs() << "\nReplacing.7 ";
7315               N->dump(&DAG);
7316               dbgs() << "\nWith: ";
7317               Undef.getNode()->dump(&DAG);
7318               dbgs() << " and 2 other values\n");
7319         WorkListRemover DeadNodes(*this);
7320         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Undef);
7321         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1),
7322                                       DAG.getUNDEF(N->getValueType(1)));
7323         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 2), Chain);
7324         removeFromWorkList(N);
7325         DAG.DeleteNode(N);
7326         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
7327       }
7328     }
7329   }
7330
7331   // If this load is directly stored, replace the load value with the stored
7332   // value.
7333   // TODO: Handle store large -> read small portion.
7334   // TODO: Handle TRUNCSTORE/LOADEXT
7335   if (ISD::isNormalLoad(N) && !LD->isVolatile()) {
7336     if (ISD::isNON_TRUNCStore(Chain.getNode())) {
7337       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
7338       if (PrevST->getBasePtr() == Ptr &&
7339           PrevST->getValue().getValueType() == N->getValueType(0))
7340       return CombineTo(N, Chain.getOperand(1), Chain);
7341     }
7342   }
7343
7344   // Try to infer better alignment information than the load already has.
7345   if (OptLevel != CodeGenOpt::None && LD->isUnindexed()) {
7346     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
7347       if (Align > LD->getMemOperand()->getBaseAlignment()) {
7348         SDValue NewLoad =
7349                DAG.getExtLoad(LD->getExtensionType(), N->getDebugLoc(),
7350                               LD->getValueType(0),
7351                               Chain, Ptr, LD->getPointerInfo(),
7352                               LD->getMemoryVT(),
7353                               LD->isVolatile(), LD->isNonTemporal(), Align);
7354         return CombineTo(N, NewLoad, SDValue(NewLoad.getNode(), 1), true);
7355       }
7356     }
7357   }
7358
7359   if (CombinerAA) {
7360     // Walk up chain skipping non-aliasing memory nodes.
7361     SDValue BetterChain = FindBetterChain(N, Chain);
7362
7363     // If there is a better chain.
7364     if (Chain != BetterChain) {
7365       SDValue ReplLoad;
7366
7367       // Replace the chain to void dependency.
7368       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
7369         ReplLoad = DAG.getLoad(N->getValueType(0), LD->getDebugLoc(),
7370                                BetterChain, Ptr, LD->getPointerInfo(),
7371                                LD->isVolatile(), LD->isNonTemporal(),
7372                                LD->isInvariant(), LD->getAlignment());
7373       } else {
7374         ReplLoad = DAG.getExtLoad(LD->getExtensionType(), LD->getDebugLoc(),
7375                                   LD->getValueType(0),
7376                                   BetterChain, Ptr, LD->getPointerInfo(),
7377                                   LD->getMemoryVT(),
7378                                   LD->isVolatile(),
7379                                   LD->isNonTemporal(),
7380                                   LD->getAlignment());
7381       }
7382
7383       // Create token factor to keep old chain connected.
7384       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
7385                                   MVT::Other, Chain, ReplLoad.getValue(1));
7386
7387       // Make sure the new and old chains are cleaned up.
7388       AddToWorkList(Token.getNode());
7389
7390       // Replace uses with load result and token factor. Don't add users
7391       // to work list.
7392       return CombineTo(N, ReplLoad.getValue(0), Token, false);
7393     }
7394   }
7395
7396   // Try transforming N to an indexed load.
7397   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
7398     return SDValue(N, 0);
7399
7400   return SDValue();
7401 }
7402
7403 /// CheckForMaskedLoad - Check to see if V is (and load (ptr), imm), where the
7404 /// load is having specific bytes cleared out.  If so, return the byte size
7405 /// being masked out and the shift amount.
7406 static std::pair<unsigned, unsigned>
7407 CheckForMaskedLoad(SDValue V, SDValue Ptr, SDValue Chain) {
7408   std::pair<unsigned, unsigned> Result(0, 0);
7409
7410   // Check for the structure we're looking for.
7411   if (V->getOpcode() != ISD::AND ||
7412       !isa<ConstantSDNode>(V->getOperand(1)) ||
7413       !ISD::isNormalLoad(V->getOperand(0).getNode()))
7414     return Result;
7415
7416   // Check the chain and pointer.
7417   LoadSDNode *LD = cast<LoadSDNode>(V->getOperand(0));
7418   if (LD->getBasePtr() != Ptr) return Result;  // Not from same pointer.
7419
7420   // The store should be chained directly to the load or be an operand of a
7421   // tokenfactor.
7422   if (LD == Chain.getNode())
7423     ; // ok.
7424   else if (Chain->getOpcode() != ISD::TokenFactor)
7425     return Result; // Fail.
7426   else {
7427     bool isOk = false;
7428     for (unsigned i = 0, e = Chain->getNumOperands(); i != e; ++i)
7429       if (Chain->getOperand(i).getNode() == LD) {
7430         isOk = true;
7431         break;
7432       }
7433     if (!isOk) return Result;
7434   }
7435
7436   // This only handles simple types.
7437   if (V.getValueType() != MVT::i16 &&
7438       V.getValueType() != MVT::i32 &&
7439       V.getValueType() != MVT::i64)
7440     return Result;
7441
7442   // Check the constant mask.  Invert it so that the bits being masked out are
7443   // 0 and the bits being kept are 1.  Use getSExtValue so that leading bits
7444   // follow the sign bit for uniformity.
7445   uint64_t NotMask = ~cast<ConstantSDNode>(V->getOperand(1))->getSExtValue();
7446   unsigned NotMaskLZ = CountLeadingZeros_64(NotMask);
7447   if (NotMaskLZ & 7) return Result;  // Must be multiple of a byte.
7448   unsigned NotMaskTZ = CountTrailingZeros_64(NotMask);
7449   if (NotMaskTZ & 7) return Result;  // Must be multiple of a byte.
7450   if (NotMaskLZ == 64) return Result;  // All zero mask.
7451
7452   // See if we have a continuous run of bits.  If so, we have 0*1+0*
7453   if (CountTrailingOnes_64(NotMask >> NotMaskTZ)+NotMaskTZ+NotMaskLZ != 64)
7454     return Result;
7455
7456   // Adjust NotMaskLZ down to be from the actual size of the int instead of i64.
7457   if (V.getValueType() != MVT::i64 && NotMaskLZ)
7458     NotMaskLZ -= 64-V.getValueSizeInBits();
7459
7460   unsigned MaskedBytes = (V.getValueSizeInBits()-NotMaskLZ-NotMaskTZ)/8;
7461   switch (MaskedBytes) {
7462   case 1:
7463   case 2:
7464   case 4: break;
7465   default: return Result; // All one mask, or 5-byte mask.
7466   }
7467
7468   // Verify that the first bit starts at a multiple of mask so that the access
7469   // is aligned the same as the access width.
7470   if (NotMaskTZ && NotMaskTZ/8 % MaskedBytes) return Result;
7471
7472   Result.first = MaskedBytes;
7473   Result.second = NotMaskTZ/8;
7474   return Result;
7475 }
7476
7477
7478 /// ShrinkLoadReplaceStoreWithStore - Check to see if IVal is something that
7479 /// provides a value as specified by MaskInfo.  If so, replace the specified
7480 /// store with a narrower store of truncated IVal.
7481 static SDNode *
7482 ShrinkLoadReplaceStoreWithStore(const std::pair<unsigned, unsigned> &MaskInfo,
7483                                 SDValue IVal, StoreSDNode *St,
7484                                 DAGCombiner *DC) {
7485   unsigned NumBytes = MaskInfo.first;
7486   unsigned ByteShift = MaskInfo.second;
7487   SelectionDAG &DAG = DC->getDAG();
7488
7489   // Check to see if IVal is all zeros in the part being masked in by the 'or'
7490   // that uses this.  If not, this is not a replacement.
7491   APInt Mask = ~APInt::getBitsSet(IVal.getValueSizeInBits(),
7492                                   ByteShift*8, (ByteShift+NumBytes)*8);
7493   if (!DAG.MaskedValueIsZero(IVal, Mask)) return 0;
7494
7495   // Check that it is legal on the target to do this.  It is legal if the new
7496   // VT we're shrinking to (i8/i16/i32) is legal or we're still before type
7497   // legalization.
7498   MVT VT = MVT::getIntegerVT(NumBytes*8);
7499   if (!DC->isTypeLegal(VT))
7500     return 0;
7501
7502   // Okay, we can do this!  Replace the 'St' store with a store of IVal that is
7503   // shifted by ByteShift and truncated down to NumBytes.
7504   if (ByteShift)
7505     IVal = DAG.getNode(ISD::SRL, IVal->getDebugLoc(), IVal.getValueType(), IVal,
7506                        DAG.getConstant(ByteShift*8,
7507                                     DC->getShiftAmountTy(IVal.getValueType())));
7508
7509   // Figure out the offset for the store and the alignment of the access.
7510   unsigned StOffset;
7511   unsigned NewAlign = St->getAlignment();
7512
7513   if (DAG.getTargetLoweringInfo().isLittleEndian())
7514     StOffset = ByteShift;
7515   else
7516     StOffset = IVal.getValueType().getStoreSize() - ByteShift - NumBytes;
7517
7518   SDValue Ptr = St->getBasePtr();
7519   if (StOffset) {
7520     Ptr = DAG.getNode(ISD::ADD, IVal->getDebugLoc(), Ptr.getValueType(),
7521                       Ptr, DAG.getConstant(StOffset, Ptr.getValueType()));
7522     NewAlign = MinAlign(NewAlign, StOffset);
7523   }
7524
7525   // Truncate down to the new size.
7526   IVal = DAG.getNode(ISD::TRUNCATE, IVal->getDebugLoc(), VT, IVal);
7527
7528   ++OpsNarrowed;
7529   return DAG.getStore(St->getChain(), St->getDebugLoc(), IVal, Ptr,
7530                       St->getPointerInfo().getWithOffset(StOffset),
7531                       false, false, NewAlign).getNode();
7532 }
7533
7534
7535 /// ReduceLoadOpStoreWidth - Look for sequence of load / op / store where op is
7536 /// one of 'or', 'xor', and 'and' of immediates. If 'op' is only touching some
7537 /// of the loaded bits, try narrowing the load and store if it would end up
7538 /// being a win for performance or code size.
7539 SDValue DAGCombiner::ReduceLoadOpStoreWidth(SDNode *N) {
7540   StoreSDNode *ST  = cast<StoreSDNode>(N);
7541   if (ST->isVolatile())
7542     return SDValue();
7543
7544   SDValue Chain = ST->getChain();
7545   SDValue Value = ST->getValue();
7546   SDValue Ptr   = ST->getBasePtr();
7547   EVT VT = Value.getValueType();
7548
7549   if (ST->isTruncatingStore() || VT.isVector() || !Value.hasOneUse())
7550     return SDValue();
7551
7552   unsigned Opc = Value.getOpcode();
7553
7554   // If this is "store (or X, Y), P" and X is "(and (load P), cst)", where cst
7555   // is a byte mask indicating a consecutive number of bytes, check to see if
7556   // Y is known to provide just those bytes.  If so, we try to replace the
7557   // load + replace + store sequence with a single (narrower) store, which makes
7558   // the load dead.
7559   if (Opc == ISD::OR) {
7560     std::pair<unsigned, unsigned> MaskedLoad;
7561     MaskedLoad = CheckForMaskedLoad(Value.getOperand(0), Ptr, Chain);
7562     if (MaskedLoad.first)
7563       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
7564                                                   Value.getOperand(1), ST,this))
7565         return SDValue(NewST, 0);
7566
7567     // Or is commutative, so try swapping X and Y.
7568     MaskedLoad = CheckForMaskedLoad(Value.getOperand(1), Ptr, Chain);
7569     if (MaskedLoad.first)
7570       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
7571                                                   Value.getOperand(0), ST,this))
7572         return SDValue(NewST, 0);
7573   }
7574
7575   if ((Opc != ISD::OR && Opc != ISD::XOR && Opc != ISD::AND) ||
7576       Value.getOperand(1).getOpcode() != ISD::Constant)
7577     return SDValue();
7578
7579   SDValue N0 = Value.getOperand(0);
7580   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
7581       Chain == SDValue(N0.getNode(), 1)) {
7582     LoadSDNode *LD = cast<LoadSDNode>(N0);
7583     if (LD->getBasePtr() != Ptr ||
7584         LD->getPointerInfo().getAddrSpace() !=
7585         ST->getPointerInfo().getAddrSpace())
7586       return SDValue();
7587
7588     // Find the type to narrow it the load / op / store to.
7589     SDValue N1 = Value.getOperand(1);
7590     unsigned BitWidth = N1.getValueSizeInBits();
7591     APInt Imm = cast<ConstantSDNode>(N1)->getAPIntValue();
7592     if (Opc == ISD::AND)
7593       Imm ^= APInt::getAllOnesValue(BitWidth);
7594     if (Imm == 0 || Imm.isAllOnesValue())
7595       return SDValue();
7596     unsigned ShAmt = Imm.countTrailingZeros();
7597     unsigned MSB = BitWidth - Imm.countLeadingZeros() - 1;
7598     unsigned NewBW = NextPowerOf2(MSB - ShAmt);
7599     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
7600     while (NewBW < BitWidth &&
7601            !(TLI.isOperationLegalOrCustom(Opc, NewVT) &&
7602              TLI.isNarrowingProfitable(VT, NewVT))) {
7603       NewBW = NextPowerOf2(NewBW);
7604       NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
7605     }
7606     if (NewBW >= BitWidth)
7607       return SDValue();
7608
7609     // If the lsb changed does not start at the type bitwidth boundary,
7610     // start at the previous one.
7611     if (ShAmt % NewBW)
7612       ShAmt = (((ShAmt + NewBW - 1) / NewBW) * NewBW) - NewBW;
7613     APInt Mask = APInt::getBitsSet(BitWidth, ShAmt,
7614                                    std::min(BitWidth, ShAmt + NewBW));
7615     if ((Imm & Mask) == Imm) {
7616       APInt NewImm = (Imm & Mask).lshr(ShAmt).trunc(NewBW);
7617       if (Opc == ISD::AND)
7618         NewImm ^= APInt::getAllOnesValue(NewBW);
7619       uint64_t PtrOff = ShAmt / 8;
7620       // For big endian targets, we need to adjust the offset to the pointer to
7621       // load the correct bytes.
7622       if (TLI.isBigEndian())
7623         PtrOff = (BitWidth + 7 - NewBW) / 8 - PtrOff;
7624
7625       unsigned NewAlign = MinAlign(LD->getAlignment(), PtrOff);
7626       Type *NewVTTy = NewVT.getTypeForEVT(*DAG.getContext());
7627       if (NewAlign < TLI.getDataLayout()->getABITypeAlignment(NewVTTy))
7628         return SDValue();
7629
7630       SDValue NewPtr = DAG.getNode(ISD::ADD, LD->getDebugLoc(),
7631                                    Ptr.getValueType(), Ptr,
7632                                    DAG.getConstant(PtrOff, Ptr.getValueType()));
7633       SDValue NewLD = DAG.getLoad(NewVT, N0.getDebugLoc(),
7634                                   LD->getChain(), NewPtr,
7635                                   LD->getPointerInfo().getWithOffset(PtrOff),
7636                                   LD->isVolatile(), LD->isNonTemporal(),
7637                                   LD->isInvariant(), NewAlign);
7638       SDValue NewVal = DAG.getNode(Opc, Value.getDebugLoc(), NewVT, NewLD,
7639                                    DAG.getConstant(NewImm, NewVT));
7640       SDValue NewST = DAG.getStore(Chain, N->getDebugLoc(),
7641                                    NewVal, NewPtr,
7642                                    ST->getPointerInfo().getWithOffset(PtrOff),
7643                                    false, false, NewAlign);
7644
7645       AddToWorkList(NewPtr.getNode());
7646       AddToWorkList(NewLD.getNode());
7647       AddToWorkList(NewVal.getNode());
7648       WorkListRemover DeadNodes(*this);
7649       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), NewLD.getValue(1));
7650       ++OpsNarrowed;
7651       return NewST;
7652     }
7653   }
7654
7655   return SDValue();
7656 }
7657
7658 /// TransformFPLoadStorePair - For a given floating point load / store pair,
7659 /// if the load value isn't used by any other operations, then consider
7660 /// transforming the pair to integer load / store operations if the target
7661 /// deems the transformation profitable.
7662 SDValue DAGCombiner::TransformFPLoadStorePair(SDNode *N) {
7663   StoreSDNode *ST  = cast<StoreSDNode>(N);
7664   SDValue Chain = ST->getChain();
7665   SDValue Value = ST->getValue();
7666   if (ISD::isNormalStore(ST) && ISD::isNormalLoad(Value.getNode()) &&
7667       Value.hasOneUse() &&
7668       Chain == SDValue(Value.getNode(), 1)) {
7669     LoadSDNode *LD = cast<LoadSDNode>(Value);
7670     EVT VT = LD->getMemoryVT();
7671     if (!VT.isFloatingPoint() ||
7672         VT != ST->getMemoryVT() ||
7673         LD->isNonTemporal() ||
7674         ST->isNonTemporal() ||
7675         LD->getPointerInfo().getAddrSpace() != 0 ||
7676         ST->getPointerInfo().getAddrSpace() != 0)
7677       return SDValue();
7678
7679     EVT IntVT = EVT::getIntegerVT(*DAG.getContext(), VT.getSizeInBits());
7680     if (!TLI.isOperationLegal(ISD::LOAD, IntVT) ||
7681         !TLI.isOperationLegal(ISD::STORE, IntVT) ||
7682         !TLI.isDesirableToTransformToIntegerOp(ISD::LOAD, VT) ||
7683         !TLI.isDesirableToTransformToIntegerOp(ISD::STORE, VT))
7684       return SDValue();
7685
7686     unsigned LDAlign = LD->getAlignment();
7687     unsigned STAlign = ST->getAlignment();
7688     Type *IntVTTy = IntVT.getTypeForEVT(*DAG.getContext());
7689     unsigned ABIAlign = TLI.getDataLayout()->getABITypeAlignment(IntVTTy);
7690     if (LDAlign < ABIAlign || STAlign < ABIAlign)
7691       return SDValue();
7692
7693     SDValue NewLD = DAG.getLoad(IntVT, Value.getDebugLoc(),
7694                                 LD->getChain(), LD->getBasePtr(),
7695                                 LD->getPointerInfo(),
7696                                 false, false, false, LDAlign);
7697
7698     SDValue NewST = DAG.getStore(NewLD.getValue(1), N->getDebugLoc(),
7699                                  NewLD, ST->getBasePtr(),
7700                                  ST->getPointerInfo(),
7701                                  false, false, STAlign);
7702
7703     AddToWorkList(NewLD.getNode());
7704     AddToWorkList(NewST.getNode());
7705     WorkListRemover DeadNodes(*this);
7706     DAG.ReplaceAllUsesOfValueWith(Value.getValue(1), NewLD.getValue(1));
7707     ++LdStFP2Int;
7708     return NewST;
7709   }
7710
7711   return SDValue();
7712 }
7713
7714 /// Helper struct to parse and store a memory address as base + index + offset.
7715 /// We ignore sign extensions when it is safe to do so.
7716 /// The following two expressions are not equivalent. To differentiate we need
7717 /// to store whether there was a sign extension involved in the index
7718 /// computation.
7719 ///  (load (i64 add (i64 copyfromreg %c)
7720 ///                 (i64 signextend (add (i8 load %index)
7721 ///                                      (i8 1))))
7722 /// vs
7723 ///
7724 /// (load (i64 add (i64 copyfromreg %c)
7725 ///                (i64 signextend (i32 add (i32 signextend (i8 load %index))
7726 ///                                         (i32 1)))))
7727 struct BaseIndexOffset {
7728   SDValue Base;
7729   SDValue Index;
7730   int64_t Offset;
7731   bool IsIndexSignExt;
7732
7733   BaseIndexOffset() : Offset(0), IsIndexSignExt(false) {}
7734
7735   BaseIndexOffset(SDValue Base, SDValue Index, int64_t Offset,
7736                   bool IsIndexSignExt) :
7737     Base(Base), Index(Index), Offset(Offset), IsIndexSignExt(IsIndexSignExt) {}
7738
7739   bool equalBaseIndex(const BaseIndexOffset &Other) {
7740     return Other.Base == Base && Other.Index == Index &&
7741       Other.IsIndexSignExt == IsIndexSignExt;
7742   }
7743
7744   /// Parses tree in Ptr for base, index, offset addresses.
7745   static BaseIndexOffset match(SDValue Ptr) {
7746     bool IsIndexSignExt = false;
7747
7748     // Just Base or possibly anything else.
7749     if (Ptr->getOpcode() != ISD::ADD)
7750       return BaseIndexOffset(Ptr, SDValue(), 0, IsIndexSignExt);
7751
7752     // Base + offset.
7753     if (isa<ConstantSDNode>(Ptr->getOperand(1))) {
7754       int64_t Offset = cast<ConstantSDNode>(Ptr->getOperand(1))->getSExtValue();
7755       return  BaseIndexOffset(Ptr->getOperand(0), SDValue(), Offset,
7756                               IsIndexSignExt);
7757     }
7758
7759     // Look at Base + Index + Offset cases.
7760     SDValue Base = Ptr->getOperand(0);
7761     SDValue IndexOffset = Ptr->getOperand(1);
7762
7763     // Skip signextends.
7764     if (IndexOffset->getOpcode() == ISD::SIGN_EXTEND) {
7765       IndexOffset = IndexOffset->getOperand(0);
7766       IsIndexSignExt = true;
7767     }
7768
7769     // Either the case of Base + Index (no offset) or something else.
7770     if (IndexOffset->getOpcode() != ISD::ADD)
7771       return BaseIndexOffset(Base, IndexOffset, 0, IsIndexSignExt);
7772
7773     // Now we have the case of Base + Index + offset.
7774     SDValue Index = IndexOffset->getOperand(0);
7775     SDValue Offset = IndexOffset->getOperand(1);
7776
7777     if (!isa<ConstantSDNode>(Offset))
7778       return BaseIndexOffset(Ptr, SDValue(), 0, IsIndexSignExt);
7779
7780     // Ignore signextends.
7781     if (Index->getOpcode() == ISD::SIGN_EXTEND) {
7782       Index = Index->getOperand(0);
7783       IsIndexSignExt = true;
7784     } else IsIndexSignExt = false;
7785
7786     int64_t Off = cast<ConstantSDNode>(Offset)->getSExtValue();
7787     return BaseIndexOffset(Base, Index, Off, IsIndexSignExt);
7788   }
7789 };
7790
7791 /// Holds a pointer to an LSBaseSDNode as well as information on where it
7792 /// is located in a sequence of memory operations connected by a chain.
7793 struct MemOpLink {
7794   MemOpLink (LSBaseSDNode *N, int64_t Offset, unsigned Seq):
7795     MemNode(N), OffsetFromBase(Offset), SequenceNum(Seq) { }
7796   // Ptr to the mem node.
7797   LSBaseSDNode *MemNode;
7798   // Offset from the base ptr.
7799   int64_t OffsetFromBase;
7800   // What is the sequence number of this mem node.
7801   // Lowest mem operand in the DAG starts at zero.
7802   unsigned SequenceNum;
7803 };
7804
7805 /// Sorts store nodes in a link according to their offset from a shared
7806 // base ptr.
7807 struct ConsecutiveMemoryChainSorter {
7808   bool operator()(MemOpLink LHS, MemOpLink RHS) {
7809     return LHS.OffsetFromBase < RHS.OffsetFromBase;
7810   }
7811 };
7812
7813 bool DAGCombiner::MergeConsecutiveStores(StoreSDNode* St) {
7814   EVT MemVT = St->getMemoryVT();
7815   int64_t ElementSizeBytes = MemVT.getSizeInBits()/8;
7816   bool NoVectors = DAG.getMachineFunction().getFunction()->getAttributes().
7817     hasAttribute(AttributeSet::FunctionIndex, Attribute::NoImplicitFloat);
7818
7819   // Don't merge vectors into wider inputs.
7820   if (MemVT.isVector() || !MemVT.isSimple())
7821     return false;
7822
7823   // Perform an early exit check. Do not bother looking at stored values that
7824   // are not constants or loads.
7825   SDValue StoredVal = St->getValue();
7826   bool IsLoadSrc = isa<LoadSDNode>(StoredVal);
7827   if (!isa<ConstantSDNode>(StoredVal) && !isa<ConstantFPSDNode>(StoredVal) &&
7828       !IsLoadSrc)
7829     return false;
7830
7831   // Only look at ends of store sequences.
7832   SDValue Chain = SDValue(St, 1);
7833   if (Chain->hasOneUse() && Chain->use_begin()->getOpcode() == ISD::STORE)
7834     return false;
7835
7836   // This holds the base pointer, index, and the offset in bytes from the base
7837   // pointer.
7838   BaseIndexOffset BasePtr = BaseIndexOffset::match(St->getBasePtr());
7839
7840   // We must have a base and an offset.
7841   if (!BasePtr.Base.getNode())
7842     return false;
7843
7844   // Do not handle stores to undef base pointers.
7845   if (BasePtr.Base.getOpcode() == ISD::UNDEF)
7846     return false;
7847
7848   // Save the LoadSDNodes that we find in the chain.
7849   // We need to make sure that these nodes do not interfere with
7850   // any of the store nodes.
7851   SmallVector<LSBaseSDNode*, 8> AliasLoadNodes;
7852
7853   // Save the StoreSDNodes that we find in the chain.
7854   SmallVector<MemOpLink, 8> StoreNodes;
7855
7856   // Walk up the chain and look for nodes with offsets from the same
7857   // base pointer. Stop when reaching an instruction with a different kind
7858   // or instruction which has a different base pointer.
7859   unsigned Seq = 0;
7860   StoreSDNode *Index = St;
7861   while (Index) {
7862     // If the chain has more than one use, then we can't reorder the mem ops.
7863     if (Index != St && !SDValue(Index, 1)->hasOneUse())
7864       break;
7865
7866     // Find the base pointer and offset for this memory node.
7867     BaseIndexOffset Ptr = BaseIndexOffset::match(Index->getBasePtr());
7868
7869     // Check that the base pointer is the same as the original one.
7870     if (!Ptr.equalBaseIndex(BasePtr))
7871       break;
7872
7873     // Check that the alignment is the same.
7874     if (Index->getAlignment() != St->getAlignment())
7875       break;
7876
7877     // The memory operands must not be volatile.
7878     if (Index->isVolatile() || Index->isIndexed())
7879       break;
7880
7881     // No truncation.
7882     if (StoreSDNode *St = dyn_cast<StoreSDNode>(Index))
7883       if (St->isTruncatingStore())
7884         break;
7885
7886     // The stored memory type must be the same.
7887     if (Index->getMemoryVT() != MemVT)
7888       break;
7889
7890     // We do not allow unaligned stores because we want to prevent overriding
7891     // stores.
7892     if (Index->getAlignment()*8 != MemVT.getSizeInBits())
7893       break;
7894
7895     // We found a potential memory operand to merge.
7896     StoreNodes.push_back(MemOpLink(Index, Ptr.Offset, Seq++));
7897
7898     // Find the next memory operand in the chain. If the next operand in the
7899     // chain is a store then move up and continue the scan with the next
7900     // memory operand. If the next operand is a load save it and use alias
7901     // information to check if it interferes with anything.
7902     SDNode *NextInChain = Index->getChain().getNode();
7903     while (1) {
7904       if (StoreSDNode *STn = dyn_cast<StoreSDNode>(NextInChain)) {
7905         // We found a store node. Use it for the next iteration.
7906         Index = STn;
7907         break;
7908       } else if (LoadSDNode *Ldn = dyn_cast<LoadSDNode>(NextInChain)) {
7909         // Save the load node for later. Continue the scan.
7910         AliasLoadNodes.push_back(Ldn);
7911         NextInChain = Ldn->getChain().getNode();
7912         continue;
7913       } else {
7914         Index = NULL;
7915         break;
7916       }
7917     }
7918   }
7919
7920   // Check if there is anything to merge.
7921   if (StoreNodes.size() < 2)
7922     return false;
7923
7924   // Sort the memory operands according to their distance from the base pointer.
7925   std::sort(StoreNodes.begin(), StoreNodes.end(),
7926             ConsecutiveMemoryChainSorter());
7927
7928   // Scan the memory operations on the chain and find the first non-consecutive
7929   // store memory address.
7930   unsigned LastConsecutiveStore = 0;
7931   int64_t StartAddress = StoreNodes[0].OffsetFromBase;
7932   for (unsigned i = 0, e = StoreNodes.size(); i < e; ++i) {
7933
7934     // Check that the addresses are consecutive starting from the second
7935     // element in the list of stores.
7936     if (i > 0) {
7937       int64_t CurrAddress = StoreNodes[i].OffsetFromBase;
7938       if (CurrAddress - StartAddress != (ElementSizeBytes * i))
7939         break;
7940     }
7941
7942     bool Alias = false;
7943     // Check if this store interferes with any of the loads that we found.
7944     for (unsigned ld = 0, lde = AliasLoadNodes.size(); ld < lde; ++ld)
7945       if (isAlias(AliasLoadNodes[ld], StoreNodes[i].MemNode)) {
7946         Alias = true;
7947         break;
7948       }
7949     // We found a load that alias with this store. Stop the sequence.
7950     if (Alias)
7951       break;
7952
7953     // Mark this node as useful.
7954     LastConsecutiveStore = i;
7955   }
7956
7957   // The node with the lowest store address.
7958   LSBaseSDNode *FirstInChain = StoreNodes[0].MemNode;
7959
7960   // Store the constants into memory as one consecutive store.
7961   if (!IsLoadSrc) {
7962     unsigned LastLegalType = 0;
7963     unsigned LastLegalVectorType = 0;
7964     bool NonZero = false;
7965     for (unsigned i=0; i<LastConsecutiveStore+1; ++i) {
7966       StoreSDNode *St  = cast<StoreSDNode>(StoreNodes[i].MemNode);
7967       SDValue StoredVal = St->getValue();
7968
7969       if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(StoredVal)) {
7970         NonZero |= !C->isNullValue();
7971       } else if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(StoredVal)) {
7972         NonZero |= !C->getConstantFPValue()->isNullValue();
7973       } else {
7974         // Non constant.
7975         break;
7976       }
7977
7978       // Find a legal type for the constant store.
7979       unsigned StoreBW = (i+1) * ElementSizeBytes * 8;
7980       EVT StoreTy = EVT::getIntegerVT(*DAG.getContext(), StoreBW);
7981       if (TLI.isTypeLegal(StoreTy))
7982         LastLegalType = i+1;
7983       // Or check whether a truncstore is legal.
7984       else if (TLI.getTypeAction(*DAG.getContext(), StoreTy) ==
7985                TargetLowering::TypePromoteInteger) {
7986         EVT LegalizedStoredValueTy =
7987           TLI.getTypeToTransformTo(*DAG.getContext(), StoredVal.getValueType());
7988         if (TLI.isTruncStoreLegal(LegalizedStoredValueTy, StoreTy))
7989           LastLegalType = i+1;
7990       }
7991
7992       // Find a legal type for the vector store.
7993       EVT Ty = EVT::getVectorVT(*DAG.getContext(), MemVT, i+1);
7994       if (TLI.isTypeLegal(Ty))
7995         LastLegalVectorType = i + 1;
7996     }
7997
7998     // We only use vectors if the constant is known to be zero and the
7999     // function is not marked with the noimplicitfloat attribute.
8000     if (NonZero || NoVectors)
8001       LastLegalVectorType = 0;
8002
8003     // Check if we found a legal integer type to store.
8004     if (LastLegalType == 0 && LastLegalVectorType == 0)
8005       return false;
8006
8007     bool UseVector = (LastLegalVectorType > LastLegalType) && !NoVectors;
8008     unsigned NumElem = UseVector ? LastLegalVectorType : LastLegalType;
8009
8010     // Make sure we have something to merge.
8011     if (NumElem < 2)
8012       return false;
8013
8014     unsigned EarliestNodeUsed = 0;
8015     for (unsigned i=0; i < NumElem; ++i) {
8016       // Find a chain for the new wide-store operand. Notice that some
8017       // of the store nodes that we found may not be selected for inclusion
8018       // in the wide store. The chain we use needs to be the chain of the
8019       // earliest store node which is *used* and replaced by the wide store.
8020       if (StoreNodes[i].SequenceNum > StoreNodes[EarliestNodeUsed].SequenceNum)
8021         EarliestNodeUsed = i;
8022     }
8023
8024     // The earliest Node in the DAG.
8025     LSBaseSDNode *EarliestOp = StoreNodes[EarliestNodeUsed].MemNode;
8026     DebugLoc DL = StoreNodes[0].MemNode->getDebugLoc();
8027
8028     SDValue StoredVal;
8029     if (UseVector) {
8030       // Find a legal type for the vector store.
8031       EVT Ty = EVT::getVectorVT(*DAG.getContext(), MemVT, NumElem);
8032       assert(TLI.isTypeLegal(Ty) && "Illegal vector store");
8033       StoredVal = DAG.getConstant(0, Ty);
8034     } else {
8035       unsigned StoreBW = NumElem * ElementSizeBytes * 8;
8036       APInt StoreInt(StoreBW, 0);
8037
8038       // Construct a single integer constant which is made of the smaller
8039       // constant inputs.
8040       bool IsLE = TLI.isLittleEndian();
8041       for (unsigned i = 0; i < NumElem ; ++i) {
8042         unsigned Idx = IsLE ?(NumElem - 1 - i) : i;
8043         StoreSDNode *St  = cast<StoreSDNode>(StoreNodes[Idx].MemNode);
8044         SDValue Val = St->getValue();
8045         StoreInt<<=ElementSizeBytes*8;
8046         if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Val)) {
8047           StoreInt|=C->getAPIntValue().zext(StoreBW);
8048         } else if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(Val)) {
8049           StoreInt|= C->getValueAPF().bitcastToAPInt().zext(StoreBW);
8050         } else {
8051           assert(false && "Invalid constant element type");
8052         }
8053       }
8054
8055       // Create the new Load and Store operations.
8056       EVT StoreTy = EVT::getIntegerVT(*DAG.getContext(), StoreBW);
8057       StoredVal = DAG.getConstant(StoreInt, StoreTy);
8058     }
8059
8060     SDValue NewStore = DAG.getStore(EarliestOp->getChain(), DL, StoredVal,
8061                                     FirstInChain->getBasePtr(),
8062                                     FirstInChain->getPointerInfo(),
8063                                     false, false,
8064                                     FirstInChain->getAlignment());
8065
8066     // Replace the first store with the new store
8067     CombineTo(EarliestOp, NewStore);
8068     // Erase all other stores.
8069     for (unsigned i = 0; i < NumElem ; ++i) {
8070       if (StoreNodes[i].MemNode == EarliestOp)
8071         continue;
8072       StoreSDNode *St = cast<StoreSDNode>(StoreNodes[i].MemNode);
8073       // ReplaceAllUsesWith will replace all uses that existed when it was
8074       // called, but graph optimizations may cause new ones to appear. For
8075       // example, the case in pr14333 looks like
8076       //
8077       //  St's chain -> St -> another store -> X
8078       //
8079       // And the only difference from St to the other store is the chain.
8080       // When we change it's chain to be St's chain they become identical,
8081       // get CSEed and the net result is that X is now a use of St.
8082       // Since we know that St is redundant, just iterate.
8083       while (!St->use_empty())
8084         DAG.ReplaceAllUsesWith(SDValue(St, 0), St->getChain());
8085       removeFromWorkList(St);
8086       DAG.DeleteNode(St);
8087     }
8088
8089     return true;
8090   }
8091
8092   // Below we handle the case of multiple consecutive stores that
8093   // come from multiple consecutive loads. We merge them into a single
8094   // wide load and a single wide store.
8095
8096   // Look for load nodes which are used by the stored values.
8097   SmallVector<MemOpLink, 8> LoadNodes;
8098
8099   // Find acceptable loads. Loads need to have the same chain (token factor),
8100   // must not be zext, volatile, indexed, and they must be consecutive.
8101   BaseIndexOffset LdBasePtr;
8102   for (unsigned i=0; i<LastConsecutiveStore+1; ++i) {
8103     StoreSDNode *St  = cast<StoreSDNode>(StoreNodes[i].MemNode);
8104     LoadSDNode *Ld = dyn_cast<LoadSDNode>(St->getValue());
8105     if (!Ld) break;
8106
8107     // Loads must only have one use.
8108     if (!Ld->hasNUsesOfValue(1, 0))
8109       break;
8110
8111     // Check that the alignment is the same as the stores.
8112     if (Ld->getAlignment() != St->getAlignment())
8113       break;
8114
8115     // The memory operands must not be volatile.
8116     if (Ld->isVolatile() || Ld->isIndexed())
8117       break;
8118
8119     // We do not accept ext loads.
8120     if (Ld->getExtensionType() != ISD::NON_EXTLOAD)
8121       break;
8122
8123     // The stored memory type must be the same.
8124     if (Ld->getMemoryVT() != MemVT)
8125       break;
8126
8127     BaseIndexOffset LdPtr = BaseIndexOffset::match(Ld->getBasePtr());
8128     // If this is not the first ptr that we check.
8129     if (LdBasePtr.Base.getNode()) {
8130       // The base ptr must be the same.
8131       if (!LdPtr.equalBaseIndex(LdBasePtr))
8132         break;
8133     } else {
8134       // Check that all other base pointers are the same as this one.
8135       LdBasePtr = LdPtr;
8136     }
8137
8138     // We found a potential memory operand to merge.
8139     LoadNodes.push_back(MemOpLink(Ld, LdPtr.Offset, 0));
8140   }
8141
8142   if (LoadNodes.size() < 2)
8143     return false;
8144
8145   // Scan the memory operations on the chain and find the first non-consecutive
8146   // load memory address. These variables hold the index in the store node
8147   // array.
8148   unsigned LastConsecutiveLoad = 0;
8149   // This variable refers to the size and not index in the array.
8150   unsigned LastLegalVectorType = 0;
8151   unsigned LastLegalIntegerType = 0;
8152   StartAddress = LoadNodes[0].OffsetFromBase;
8153   SDValue FirstChain = LoadNodes[0].MemNode->getChain();
8154   for (unsigned i = 1; i < LoadNodes.size(); ++i) {
8155     // All loads much share the same chain.
8156     if (LoadNodes[i].MemNode->getChain() != FirstChain)
8157       break;
8158
8159     int64_t CurrAddress = LoadNodes[i].OffsetFromBase;
8160     if (CurrAddress - StartAddress != (ElementSizeBytes * i))
8161       break;
8162     LastConsecutiveLoad = i;
8163
8164     // Find a legal type for the vector store.
8165     EVT StoreTy = EVT::getVectorVT(*DAG.getContext(), MemVT, i+1);
8166     if (TLI.isTypeLegal(StoreTy))
8167       LastLegalVectorType = i + 1;
8168
8169     // Find a legal type for the integer store.
8170     unsigned StoreBW = (i+1) * ElementSizeBytes * 8;
8171     StoreTy = EVT::getIntegerVT(*DAG.getContext(), StoreBW);
8172     if (TLI.isTypeLegal(StoreTy))
8173       LastLegalIntegerType = i + 1;
8174     // Or check whether a truncstore and extload is legal.
8175     else if (TLI.getTypeAction(*DAG.getContext(), StoreTy) ==
8176              TargetLowering::TypePromoteInteger) {
8177       EVT LegalizedStoredValueTy =
8178         TLI.getTypeToTransformTo(*DAG.getContext(), StoreTy);
8179       if (TLI.isTruncStoreLegal(LegalizedStoredValueTy, StoreTy) &&
8180           TLI.isLoadExtLegal(ISD::ZEXTLOAD, StoreTy) &&
8181           TLI.isLoadExtLegal(ISD::SEXTLOAD, StoreTy) &&
8182           TLI.isLoadExtLegal(ISD::EXTLOAD, StoreTy))
8183         LastLegalIntegerType = i+1;
8184     }
8185   }
8186
8187   // Only use vector types if the vector type is larger than the integer type.
8188   // If they are the same, use integers.
8189   bool UseVectorTy = LastLegalVectorType > LastLegalIntegerType && !NoVectors;
8190   unsigned LastLegalType = std::max(LastLegalVectorType, LastLegalIntegerType);
8191
8192   // We add +1 here because the LastXXX variables refer to location while
8193   // the NumElem refers to array/index size.
8194   unsigned NumElem = std::min(LastConsecutiveStore, LastConsecutiveLoad) + 1;
8195   NumElem = std::min(LastLegalType, NumElem);
8196
8197   if (NumElem < 2)
8198     return false;
8199
8200   // The earliest Node in the DAG.
8201   unsigned EarliestNodeUsed = 0;
8202   LSBaseSDNode *EarliestOp = StoreNodes[EarliestNodeUsed].MemNode;
8203   for (unsigned i=1; i<NumElem; ++i) {
8204     // Find a chain for the new wide-store operand. Notice that some
8205     // of the store nodes that we found may not be selected for inclusion
8206     // in the wide store. The chain we use needs to be the chain of the
8207     // earliest store node which is *used* and replaced by the wide store.
8208     if (StoreNodes[i].SequenceNum > StoreNodes[EarliestNodeUsed].SequenceNum)
8209       EarliestNodeUsed = i;
8210   }
8211
8212   // Find if it is better to use vectors or integers to load and store
8213   // to memory.
8214   EVT JointMemOpVT;
8215   if (UseVectorTy) {
8216     JointMemOpVT = EVT::getVectorVT(*DAG.getContext(), MemVT, NumElem);
8217   } else {
8218     unsigned StoreBW = NumElem * ElementSizeBytes * 8;
8219     JointMemOpVT = EVT::getIntegerVT(*DAG.getContext(), StoreBW);
8220   }
8221
8222   DebugLoc LoadDL = LoadNodes[0].MemNode->getDebugLoc();
8223   DebugLoc StoreDL = StoreNodes[0].MemNode->getDebugLoc();
8224
8225   LoadSDNode *FirstLoad = cast<LoadSDNode>(LoadNodes[0].MemNode);
8226   SDValue NewLoad = DAG.getLoad(JointMemOpVT, LoadDL,
8227                                 FirstLoad->getChain(),
8228                                 FirstLoad->getBasePtr(),
8229                                 FirstLoad->getPointerInfo(),
8230                                 false, false, false,
8231                                 FirstLoad->getAlignment());
8232
8233   SDValue NewStore = DAG.getStore(EarliestOp->getChain(), StoreDL, NewLoad,
8234                                   FirstInChain->getBasePtr(),
8235                                   FirstInChain->getPointerInfo(), false, false,
8236                                   FirstInChain->getAlignment());
8237
8238   // Replace one of the loads with the new load.
8239   LoadSDNode *Ld = cast<LoadSDNode>(LoadNodes[0].MemNode);
8240   DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1),
8241                                 SDValue(NewLoad.getNode(), 1));
8242
8243   // Remove the rest of the load chains.
8244   for (unsigned i = 1; i < NumElem ; ++i) {
8245     // Replace all chain users of the old load nodes with the chain of the new
8246     // load node.
8247     LoadSDNode *Ld = cast<LoadSDNode>(LoadNodes[i].MemNode);
8248     DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1), Ld->getChain());
8249   }
8250
8251   // Replace the first store with the new store.
8252   CombineTo(EarliestOp, NewStore);
8253   // Erase all other stores.
8254   for (unsigned i = 0; i < NumElem ; ++i) {
8255     // Remove all Store nodes.
8256     if (StoreNodes[i].MemNode == EarliestOp)
8257       continue;
8258     StoreSDNode *St = cast<StoreSDNode>(StoreNodes[i].MemNode);
8259     DAG.ReplaceAllUsesOfValueWith(SDValue(St, 0), St->getChain());
8260     removeFromWorkList(St);
8261     DAG.DeleteNode(St);
8262   }
8263
8264   return true;
8265 }
8266
8267 SDValue DAGCombiner::visitSTORE(SDNode *N) {
8268   StoreSDNode *ST  = cast<StoreSDNode>(N);
8269   SDValue Chain = ST->getChain();
8270   SDValue Value = ST->getValue();
8271   SDValue Ptr   = ST->getBasePtr();
8272
8273   // If this is a store of a bit convert, store the input value if the
8274   // resultant store does not need a higher alignment than the original.
8275   if (Value.getOpcode() == ISD::BITCAST && !ST->isTruncatingStore() &&
8276       ST->isUnindexed()) {
8277     unsigned OrigAlign = ST->getAlignment();
8278     EVT SVT = Value.getOperand(0).getValueType();
8279     unsigned Align = TLI.getDataLayout()->
8280       getABITypeAlignment(SVT.getTypeForEVT(*DAG.getContext()));
8281     if (Align <= OrigAlign &&
8282         ((!LegalOperations && !ST->isVolatile()) ||
8283          TLI.isOperationLegalOrCustom(ISD::STORE, SVT)))
8284       return DAG.getStore(Chain, N->getDebugLoc(), Value.getOperand(0),
8285                           Ptr, ST->getPointerInfo(), ST->isVolatile(),
8286                           ST->isNonTemporal(), OrigAlign);
8287   }
8288
8289   // Turn 'store undef, Ptr' -> nothing.
8290   if (Value.getOpcode() == ISD::UNDEF && ST->isUnindexed())
8291     return Chain;
8292
8293   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
8294   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
8295     // NOTE: If the original store is volatile, this transform must not increase
8296     // the number of stores.  For example, on x86-32 an f64 can be stored in one
8297     // processor operation but an i64 (which is not legal) requires two.  So the
8298     // transform should not be done in this case.
8299     if (Value.getOpcode() != ISD::TargetConstantFP) {
8300       SDValue Tmp;
8301       switch (CFP->getValueType(0).getSimpleVT().SimpleTy) {
8302       default: llvm_unreachable("Unknown FP type");
8303       case MVT::f16:    // We don't do this for these yet.
8304       case MVT::f80:
8305       case MVT::f128:
8306       case MVT::ppcf128:
8307         break;
8308       case MVT::f32:
8309         if ((isTypeLegal(MVT::i32) && !LegalOperations && !ST->isVolatile()) ||
8310             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
8311           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
8312                               bitcastToAPInt().getZExtValue(), MVT::i32);
8313           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
8314                               Ptr, ST->getPointerInfo(), ST->isVolatile(),
8315                               ST->isNonTemporal(), ST->getAlignment());
8316         }
8317         break;
8318       case MVT::f64:
8319         if ((TLI.isTypeLegal(MVT::i64) && !LegalOperations &&
8320              !ST->isVolatile()) ||
8321             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i64)) {
8322           Tmp = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
8323                                 getZExtValue(), MVT::i64);
8324           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
8325                               Ptr, ST->getPointerInfo(), ST->isVolatile(),
8326                               ST->isNonTemporal(), ST->getAlignment());
8327         }
8328
8329         if (!ST->isVolatile() &&
8330             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
8331           // Many FP stores are not made apparent until after legalize, e.g. for
8332           // argument passing.  Since this is so common, custom legalize the
8333           // 64-bit integer store into two 32-bit stores.
8334           uint64_t Val = CFP->getValueAPF().bitcastToAPInt().getZExtValue();
8335           SDValue Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
8336           SDValue Hi = DAG.getConstant(Val >> 32, MVT::i32);
8337           if (TLI.isBigEndian()) std::swap(Lo, Hi);
8338
8339           unsigned Alignment = ST->getAlignment();
8340           bool isVolatile = ST->isVolatile();
8341           bool isNonTemporal = ST->isNonTemporal();
8342
8343           SDValue St0 = DAG.getStore(Chain, ST->getDebugLoc(), Lo,
8344                                      Ptr, ST->getPointerInfo(),
8345                                      isVolatile, isNonTemporal,
8346                                      ST->getAlignment());
8347           Ptr = DAG.getNode(ISD::ADD, N->getDebugLoc(), Ptr.getValueType(), Ptr,
8348                             DAG.getConstant(4, Ptr.getValueType()));
8349           Alignment = MinAlign(Alignment, 4U);
8350           SDValue St1 = DAG.getStore(Chain, ST->getDebugLoc(), Hi,
8351                                      Ptr, ST->getPointerInfo().getWithOffset(4),
8352                                      isVolatile, isNonTemporal,
8353                                      Alignment);
8354           return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
8355                              St0, St1);
8356         }
8357
8358         break;
8359       }
8360     }
8361   }
8362
8363   // Try to infer better alignment information than the store already has.
8364   if (OptLevel != CodeGenOpt::None && ST->isUnindexed()) {
8365     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
8366       if (Align > ST->getAlignment())
8367         return DAG.getTruncStore(Chain, N->getDebugLoc(), Value,
8368                                  Ptr, ST->getPointerInfo(), ST->getMemoryVT(),
8369                                  ST->isVolatile(), ST->isNonTemporal(), Align);
8370     }
8371   }
8372
8373   // Try transforming a pair floating point load / store ops to integer
8374   // load / store ops.
8375   SDValue NewST = TransformFPLoadStorePair(N);
8376   if (NewST.getNode())
8377     return NewST;
8378
8379   if (CombinerAA) {
8380     // Walk up chain skipping non-aliasing memory nodes.
8381     SDValue BetterChain = FindBetterChain(N, Chain);
8382
8383     // If there is a better chain.
8384     if (Chain != BetterChain) {
8385       SDValue ReplStore;
8386
8387       // Replace the chain to avoid dependency.
8388       if (ST->isTruncatingStore()) {
8389         ReplStore = DAG.getTruncStore(BetterChain, N->getDebugLoc(), Value, Ptr,
8390                                       ST->getPointerInfo(),
8391                                       ST->getMemoryVT(), ST->isVolatile(),
8392                                       ST->isNonTemporal(), ST->getAlignment());
8393       } else {
8394         ReplStore = DAG.getStore(BetterChain, N->getDebugLoc(), Value, Ptr,
8395                                  ST->getPointerInfo(),
8396                                  ST->isVolatile(), ST->isNonTemporal(),
8397                                  ST->getAlignment());
8398       }
8399
8400       // Create token to keep both nodes around.
8401       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
8402                                   MVT::Other, Chain, ReplStore);
8403
8404       // Make sure the new and old chains are cleaned up.
8405       AddToWorkList(Token.getNode());
8406
8407       // Don't add users to work list.
8408       return CombineTo(N, Token, false);
8409     }
8410   }
8411
8412   // Try transforming N to an indexed store.
8413   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
8414     return SDValue(N, 0);
8415
8416   // FIXME: is there such a thing as a truncating indexed store?
8417   if (ST->isTruncatingStore() && ST->isUnindexed() &&
8418       Value.getValueType().isInteger()) {
8419     // See if we can simplify the input to this truncstore with knowledge that
8420     // only the low bits are being used.  For example:
8421     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
8422     SDValue Shorter =
8423       GetDemandedBits(Value,
8424                       APInt::getLowBitsSet(
8425                         Value.getValueType().getScalarType().getSizeInBits(),
8426                         ST->getMemoryVT().getScalarType().getSizeInBits()));
8427     AddToWorkList(Value.getNode());
8428     if (Shorter.getNode())
8429       return DAG.getTruncStore(Chain, N->getDebugLoc(), Shorter,
8430                                Ptr, ST->getPointerInfo(), ST->getMemoryVT(),
8431                                ST->isVolatile(), ST->isNonTemporal(),
8432                                ST->getAlignment());
8433
8434     // Otherwise, see if we can simplify the operation with
8435     // SimplifyDemandedBits, which only works if the value has a single use.
8436     if (SimplifyDemandedBits(Value,
8437                         APInt::getLowBitsSet(
8438                           Value.getValueType().getScalarType().getSizeInBits(),
8439                           ST->getMemoryVT().getScalarType().getSizeInBits())))
8440       return SDValue(N, 0);
8441   }
8442
8443   // If this is a load followed by a store to the same location, then the store
8444   // is dead/noop.
8445   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
8446     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
8447         ST->isUnindexed() && !ST->isVolatile() &&
8448         // There can't be any side effects between the load and store, such as
8449         // a call or store.
8450         Chain.reachesChainWithoutSideEffects(SDValue(Ld, 1))) {
8451       // The store is dead, remove it.
8452       return Chain;
8453     }
8454   }
8455
8456   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
8457   // truncating store.  We can do this even if this is already a truncstore.
8458   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
8459       && Value.getNode()->hasOneUse() && ST->isUnindexed() &&
8460       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
8461                             ST->getMemoryVT())) {
8462     return DAG.getTruncStore(Chain, N->getDebugLoc(), Value.getOperand(0),
8463                              Ptr, ST->getPointerInfo(), ST->getMemoryVT(),
8464                              ST->isVolatile(), ST->isNonTemporal(),
8465                              ST->getAlignment());
8466   }
8467
8468   // Only perform this optimization before the types are legal, because we
8469   // don't want to perform this optimization on every DAGCombine invocation.
8470   if (!LegalTypes) {
8471     bool EverChanged = false;
8472
8473     do {
8474       // There can be multiple store sequences on the same chain.
8475       // Keep trying to merge store sequences until we are unable to do so
8476       // or until we merge the last store on the chain.
8477       bool Changed = MergeConsecutiveStores(ST);
8478       EverChanged |= Changed;
8479       if (!Changed) break;
8480     } while (ST->getOpcode() != ISD::DELETED_NODE);
8481
8482     if (EverChanged)
8483       return SDValue(N, 0);
8484   }
8485
8486   return ReduceLoadOpStoreWidth(N);
8487 }
8488
8489 SDValue DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
8490   SDValue InVec = N->getOperand(0);
8491   SDValue InVal = N->getOperand(1);
8492   SDValue EltNo = N->getOperand(2);
8493   DebugLoc dl = N->getDebugLoc();
8494
8495   // If the inserted element is an UNDEF, just use the input vector.
8496   if (InVal.getOpcode() == ISD::UNDEF)
8497     return InVec;
8498
8499   EVT VT = InVec.getValueType();
8500
8501   // If we can't generate a legal BUILD_VECTOR, exit
8502   if (LegalOperations && !TLI.isOperationLegal(ISD::BUILD_VECTOR, VT))
8503     return SDValue();
8504
8505   // Check that we know which element is being inserted
8506   if (!isa<ConstantSDNode>(EltNo))
8507     return SDValue();
8508   unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
8509
8510   // Check that the operand is a BUILD_VECTOR (or UNDEF, which can essentially
8511   // be converted to a BUILD_VECTOR).  Fill in the Ops vector with the
8512   // vector elements.
8513   SmallVector<SDValue, 8> Ops;
8514   if (InVec.getOpcode() == ISD::BUILD_VECTOR) {
8515     Ops.append(InVec.getNode()->op_begin(),
8516                InVec.getNode()->op_end());
8517   } else if (InVec.getOpcode() == ISD::UNDEF) {
8518     unsigned NElts = VT.getVectorNumElements();
8519     Ops.append(NElts, DAG.getUNDEF(InVal.getValueType()));
8520   } else {
8521     return SDValue();
8522   }
8523
8524   // Insert the element
8525   if (Elt < Ops.size()) {
8526     // All the operands of BUILD_VECTOR must have the same type;
8527     // we enforce that here.
8528     EVT OpVT = Ops[0].getValueType();
8529     if (InVal.getValueType() != OpVT)
8530       InVal = OpVT.bitsGT(InVal.getValueType()) ?
8531                 DAG.getNode(ISD::ANY_EXTEND, dl, OpVT, InVal) :
8532                 DAG.getNode(ISD::TRUNCATE, dl, OpVT, InVal);
8533     Ops[Elt] = InVal;
8534   }
8535
8536   // Return the new vector
8537   return DAG.getNode(ISD::BUILD_VECTOR, dl,
8538                      VT, &Ops[0], Ops.size());
8539 }
8540
8541 SDValue DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
8542   // (vextract (scalar_to_vector val, 0) -> val
8543   SDValue InVec = N->getOperand(0);
8544   EVT VT = InVec.getValueType();
8545   EVT NVT = N->getValueType(0);
8546
8547   if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR) {
8548     // Check if the result type doesn't match the inserted element type. A
8549     // SCALAR_TO_VECTOR may truncate the inserted element and the
8550     // EXTRACT_VECTOR_ELT may widen the extracted vector.
8551     SDValue InOp = InVec.getOperand(0);
8552     if (InOp.getValueType() != NVT) {
8553       assert(InOp.getValueType().isInteger() && NVT.isInteger());
8554       return DAG.getSExtOrTrunc(InOp, InVec.getDebugLoc(), NVT);
8555     }
8556     return InOp;
8557   }
8558
8559   SDValue EltNo = N->getOperand(1);
8560   bool ConstEltNo = isa<ConstantSDNode>(EltNo);
8561
8562   // Transform: (EXTRACT_VECTOR_ELT( VECTOR_SHUFFLE )) -> EXTRACT_VECTOR_ELT.
8563   // We only perform this optimization before the op legalization phase because
8564   // we may introduce new vector instructions which are not backed by TD
8565   // patterns. For example on AVX, extracting elements from a wide vector
8566   // without using extract_subvector.
8567   if (InVec.getOpcode() == ISD::VECTOR_SHUFFLE
8568       && ConstEltNo && !LegalOperations) {
8569     int Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
8570     int NumElem = VT.getVectorNumElements();
8571     ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(InVec);
8572     // Find the new index to extract from.
8573     int OrigElt = SVOp->getMaskElt(Elt);
8574
8575     // Extracting an undef index is undef.
8576     if (OrigElt == -1)
8577       return DAG.getUNDEF(NVT);
8578
8579     // Select the right vector half to extract from.
8580     if (OrigElt < NumElem) {
8581       InVec = InVec->getOperand(0);
8582     } else {
8583       InVec = InVec->getOperand(1);
8584       OrigElt -= NumElem;
8585     }
8586
8587     EVT IndexTy = N->getOperand(1).getValueType();
8588     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, N->getDebugLoc(), NVT,
8589                        InVec, DAG.getConstant(OrigElt, IndexTy));
8590   }
8591
8592   // Perform only after legalization to ensure build_vector / vector_shuffle
8593   // optimizations have already been done.
8594   if (!LegalOperations) return SDValue();
8595
8596   // (vextract (v4f32 load $addr), c) -> (f32 load $addr+c*size)
8597   // (vextract (v4f32 s2v (f32 load $addr)), c) -> (f32 load $addr+c*size)
8598   // (vextract (v4f32 shuffle (load $addr), <1,u,u,u>), 0) -> (f32 load $addr)
8599
8600   if (ConstEltNo) {
8601     int Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
8602     bool NewLoad = false;
8603     bool BCNumEltsChanged = false;
8604     EVT ExtVT = VT.getVectorElementType();
8605     EVT LVT = ExtVT;
8606
8607     // If the result of load has to be truncated, then it's not necessarily
8608     // profitable.
8609     if (NVT.bitsLT(LVT) && !TLI.isTruncateFree(LVT, NVT))
8610       return SDValue();
8611
8612     if (InVec.getOpcode() == ISD::BITCAST) {
8613       // Don't duplicate a load with other uses.
8614       if (!InVec.hasOneUse())
8615         return SDValue();
8616
8617       EVT BCVT = InVec.getOperand(0).getValueType();
8618       if (!BCVT.isVector() || ExtVT.bitsGT(BCVT.getVectorElementType()))
8619         return SDValue();
8620       if (VT.getVectorNumElements() != BCVT.getVectorNumElements())
8621         BCNumEltsChanged = true;
8622       InVec = InVec.getOperand(0);
8623       ExtVT = BCVT.getVectorElementType();
8624       NewLoad = true;
8625     }
8626
8627     LoadSDNode *LN0 = NULL;
8628     const ShuffleVectorSDNode *SVN = NULL;
8629     if (ISD::isNormalLoad(InVec.getNode())) {
8630       LN0 = cast<LoadSDNode>(InVec);
8631     } else if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
8632                InVec.getOperand(0).getValueType() == ExtVT &&
8633                ISD::isNormalLoad(InVec.getOperand(0).getNode())) {
8634       // Don't duplicate a load with other uses.
8635       if (!InVec.hasOneUse())
8636         return SDValue();
8637
8638       LN0 = cast<LoadSDNode>(InVec.getOperand(0));
8639     } else if ((SVN = dyn_cast<ShuffleVectorSDNode>(InVec))) {
8640       // (vextract (vector_shuffle (load $addr), v2, <1, u, u, u>), 1)
8641       // =>
8642       // (load $addr+1*size)
8643
8644       // Don't duplicate a load with other uses.
8645       if (!InVec.hasOneUse())
8646         return SDValue();
8647
8648       // If the bit convert changed the number of elements, it is unsafe
8649       // to examine the mask.
8650       if (BCNumEltsChanged)
8651         return SDValue();
8652
8653       // Select the input vector, guarding against out of range extract vector.
8654       unsigned NumElems = VT.getVectorNumElements();
8655       int Idx = (Elt > (int)NumElems) ? -1 : SVN->getMaskElt(Elt);
8656       InVec = (Idx < (int)NumElems) ? InVec.getOperand(0) : InVec.getOperand(1);
8657
8658       if (InVec.getOpcode() == ISD::BITCAST) {
8659         // Don't duplicate a load with other uses.
8660         if (!InVec.hasOneUse())
8661           return SDValue();
8662
8663         InVec = InVec.getOperand(0);
8664       }
8665       if (ISD::isNormalLoad(InVec.getNode())) {
8666         LN0 = cast<LoadSDNode>(InVec);
8667         Elt = (Idx < (int)NumElems) ? Idx : Idx - (int)NumElems;
8668       }
8669     }
8670
8671     // Make sure we found a non-volatile load and the extractelement is
8672     // the only use.
8673     if (!LN0 || !LN0->hasNUsesOfValue(1,0) || LN0->isVolatile())
8674       return SDValue();
8675
8676     // If Idx was -1 above, Elt is going to be -1, so just return undef.
8677     if (Elt == -1)
8678       return DAG.getUNDEF(LVT);
8679
8680     unsigned Align = LN0->getAlignment();
8681     if (NewLoad) {
8682       // Check the resultant load doesn't need a higher alignment than the
8683       // original load.
8684       unsigned NewAlign =
8685         TLI.getDataLayout()
8686             ->getABITypeAlignment(LVT.getTypeForEVT(*DAG.getContext()));
8687
8688       if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, LVT))
8689         return SDValue();
8690
8691       Align = NewAlign;
8692     }
8693
8694     SDValue NewPtr = LN0->getBasePtr();
8695     unsigned PtrOff = 0;
8696
8697     if (Elt) {
8698       PtrOff = LVT.getSizeInBits() * Elt / 8;
8699       EVT PtrType = NewPtr.getValueType();
8700       if (TLI.isBigEndian())
8701         PtrOff = VT.getSizeInBits() / 8 - PtrOff;
8702       NewPtr = DAG.getNode(ISD::ADD, N->getDebugLoc(), PtrType, NewPtr,
8703                            DAG.getConstant(PtrOff, PtrType));
8704     }
8705
8706     // The replacement we need to do here is a little tricky: we need to
8707     // replace an extractelement of a load with a load.
8708     // Use ReplaceAllUsesOfValuesWith to do the replacement.
8709     // Note that this replacement assumes that the extractvalue is the only
8710     // use of the load; that's okay because we don't want to perform this
8711     // transformation in other cases anyway.
8712     SDValue Load;
8713     SDValue Chain;
8714     if (NVT.bitsGT(LVT)) {
8715       // If the result type of vextract is wider than the load, then issue an
8716       // extending load instead.
8717       ISD::LoadExtType ExtType = TLI.isLoadExtLegal(ISD::ZEXTLOAD, LVT)
8718         ? ISD::ZEXTLOAD : ISD::EXTLOAD;
8719       Load = DAG.getExtLoad(ExtType, N->getDebugLoc(), NVT, LN0->getChain(),
8720                             NewPtr, LN0->getPointerInfo().getWithOffset(PtrOff),
8721                             LVT, LN0->isVolatile(), LN0->isNonTemporal(),Align);
8722       Chain = Load.getValue(1);
8723     } else {
8724       Load = DAG.getLoad(LVT, N->getDebugLoc(), LN0->getChain(), NewPtr,
8725                          LN0->getPointerInfo().getWithOffset(PtrOff),
8726                          LN0->isVolatile(), LN0->isNonTemporal(),
8727                          LN0->isInvariant(), Align);
8728       Chain = Load.getValue(1);
8729       if (NVT.bitsLT(LVT))
8730         Load = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), NVT, Load);
8731       else
8732         Load = DAG.getNode(ISD::BITCAST, N->getDebugLoc(), NVT, Load);
8733     }
8734     WorkListRemover DeadNodes(*this);
8735     SDValue From[] = { SDValue(N, 0), SDValue(LN0,1) };
8736     SDValue To[] = { Load, Chain };
8737     DAG.ReplaceAllUsesOfValuesWith(From, To, 2);
8738     // Since we're explcitly calling ReplaceAllUses, add the new node to the
8739     // worklist explicitly as well.
8740     AddToWorkList(Load.getNode());
8741     AddUsersToWorkList(Load.getNode()); // Add users too
8742     // Make sure to revisit this node to clean it up; it will usually be dead.
8743     AddToWorkList(N);
8744     return SDValue(N, 0);
8745   }
8746
8747   return SDValue();
8748 }
8749
8750 // Simplify (build_vec (ext )) to (bitcast (build_vec ))
8751 SDValue DAGCombiner::reduceBuildVecExtToExtBuildVec(SDNode *N) {
8752   // We perform this optimization post type-legalization because
8753   // the type-legalizer often scalarizes integer-promoted vectors.
8754   // Performing this optimization before may create bit-casts which
8755   // will be type-legalized to complex code sequences.
8756   // We perform this optimization only before the operation legalizer because we
8757   // may introduce illegal operations.
8758   if (Level != AfterLegalizeVectorOps && Level != AfterLegalizeTypes)
8759     return SDValue();
8760
8761   unsigned NumInScalars = N->getNumOperands();
8762   DebugLoc dl = N->getDebugLoc();
8763   EVT VT = N->getValueType(0);
8764
8765   // Check to see if this is a BUILD_VECTOR of a bunch of values
8766   // which come from any_extend or zero_extend nodes. If so, we can create
8767   // a new BUILD_VECTOR using bit-casts which may enable other BUILD_VECTOR
8768   // optimizations. We do not handle sign-extend because we can't fill the sign
8769   // using shuffles.
8770   EVT SourceType = MVT::Other;
8771   bool AllAnyExt = true;
8772
8773   for (unsigned i = 0; i != NumInScalars; ++i) {
8774     SDValue In = N->getOperand(i);
8775     // Ignore undef inputs.
8776     if (In.getOpcode() == ISD::UNDEF) continue;
8777
8778     bool AnyExt  = In.getOpcode() == ISD::ANY_EXTEND;
8779     bool ZeroExt = In.getOpcode() == ISD::ZERO_EXTEND;
8780
8781     // Abort if the element is not an extension.
8782     if (!ZeroExt && !AnyExt) {
8783       SourceType = MVT::Other;
8784       break;
8785     }
8786
8787     // The input is a ZeroExt or AnyExt. Check the original type.
8788     EVT InTy = In.getOperand(0).getValueType();
8789
8790     // Check that all of the widened source types are the same.
8791     if (SourceType == MVT::Other)
8792       // First time.
8793       SourceType = InTy;
8794     else if (InTy != SourceType) {
8795       // Multiple income types. Abort.
8796       SourceType = MVT::Other;
8797       break;
8798     }
8799
8800     // Check if all of the extends are ANY_EXTENDs.
8801     AllAnyExt &= AnyExt;
8802   }
8803
8804   // In order to have valid types, all of the inputs must be extended from the
8805   // same source type and all of the inputs must be any or zero extend.
8806   // Scalar sizes must be a power of two.
8807   EVT OutScalarTy = VT.getScalarType();
8808   bool ValidTypes = SourceType != MVT::Other &&
8809                  isPowerOf2_32(OutScalarTy.getSizeInBits()) &&
8810                  isPowerOf2_32(SourceType.getSizeInBits());
8811
8812   // Create a new simpler BUILD_VECTOR sequence which other optimizations can
8813   // turn into a single shuffle instruction.
8814   if (!ValidTypes)
8815     return SDValue();
8816
8817   bool isLE = TLI.isLittleEndian();
8818   unsigned ElemRatio = OutScalarTy.getSizeInBits()/SourceType.getSizeInBits();
8819   assert(ElemRatio > 1 && "Invalid element size ratio");
8820   SDValue Filler = AllAnyExt ? DAG.getUNDEF(SourceType):
8821                                DAG.getConstant(0, SourceType);
8822
8823   unsigned NewBVElems = ElemRatio * VT.getVectorNumElements();
8824   SmallVector<SDValue, 8> Ops(NewBVElems, Filler);
8825
8826   // Populate the new build_vector
8827   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
8828     SDValue Cast = N->getOperand(i);
8829     assert((Cast.getOpcode() == ISD::ANY_EXTEND ||
8830             Cast.getOpcode() == ISD::ZERO_EXTEND ||
8831             Cast.getOpcode() == ISD::UNDEF) && "Invalid cast opcode");
8832     SDValue In;
8833     if (Cast.getOpcode() == ISD::UNDEF)
8834       In = DAG.getUNDEF(SourceType);
8835     else
8836       In = Cast->getOperand(0);
8837     unsigned Index = isLE ? (i * ElemRatio) :
8838                             (i * ElemRatio + (ElemRatio - 1));
8839
8840     assert(Index < Ops.size() && "Invalid index");
8841     Ops[Index] = In;
8842   }
8843
8844   // The type of the new BUILD_VECTOR node.
8845   EVT VecVT = EVT::getVectorVT(*DAG.getContext(), SourceType, NewBVElems);
8846   assert(VecVT.getSizeInBits() == VT.getSizeInBits() &&
8847          "Invalid vector size");
8848   // Check if the new vector type is legal.
8849   if (!isTypeLegal(VecVT)) return SDValue();
8850
8851   // Make the new BUILD_VECTOR.
8852   SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, dl, VecVT, &Ops[0], Ops.size());
8853
8854   // The new BUILD_VECTOR node has the potential to be further optimized.
8855   AddToWorkList(BV.getNode());
8856   // Bitcast to the desired type.
8857   return DAG.getNode(ISD::BITCAST, dl, VT, BV);
8858 }
8859
8860 SDValue DAGCombiner::reduceBuildVecConvertToConvertBuildVec(SDNode *N) {
8861   EVT VT = N->getValueType(0);
8862
8863   unsigned NumInScalars = N->getNumOperands();
8864   DebugLoc dl = N->getDebugLoc();
8865
8866   EVT SrcVT = MVT::Other;
8867   unsigned Opcode = ISD::DELETED_NODE;
8868   unsigned NumDefs = 0;
8869
8870   for (unsigned i = 0; i != NumInScalars; ++i) {
8871     SDValue In = N->getOperand(i);
8872     unsigned Opc = In.getOpcode();
8873
8874     if (Opc == ISD::UNDEF)
8875       continue;
8876
8877     // If all scalar values are floats and converted from integers.
8878     if (Opcode == ISD::DELETED_NODE &&
8879         (Opc == ISD::UINT_TO_FP || Opc == ISD::SINT_TO_FP)) {
8880       Opcode = Opc;
8881     }
8882
8883     if (Opc != Opcode)
8884       return SDValue();
8885
8886     EVT InVT = In.getOperand(0).getValueType();
8887
8888     // If all scalar values are typed differently, bail out. It's chosen to
8889     // simplify BUILD_VECTOR of integer types.
8890     if (SrcVT == MVT::Other)
8891       SrcVT = InVT;
8892     if (SrcVT != InVT)
8893       return SDValue();
8894     NumDefs++;
8895   }
8896
8897   // If the vector has just one element defined, it's not worth to fold it into
8898   // a vectorized one.
8899   if (NumDefs < 2)
8900     return SDValue();
8901
8902   assert((Opcode == ISD::UINT_TO_FP || Opcode == ISD::SINT_TO_FP)
8903          && "Should only handle conversion from integer to float.");
8904   assert(SrcVT != MVT::Other && "Cannot determine source type!");
8905
8906   EVT NVT = EVT::getVectorVT(*DAG.getContext(), SrcVT, NumInScalars);
8907
8908   if (!TLI.isOperationLegalOrCustom(Opcode, NVT))
8909     return SDValue();
8910
8911   SmallVector<SDValue, 8> Opnds;
8912   for (unsigned i = 0; i != NumInScalars; ++i) {
8913     SDValue In = N->getOperand(i);
8914
8915     if (In.getOpcode() == ISD::UNDEF)
8916       Opnds.push_back(DAG.getUNDEF(SrcVT));
8917     else
8918       Opnds.push_back(In.getOperand(0));
8919   }
8920   SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, dl, NVT,
8921                            &Opnds[0], Opnds.size());
8922   AddToWorkList(BV.getNode());
8923
8924   return DAG.getNode(Opcode, dl, VT, BV);
8925 }
8926
8927 SDValue DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
8928   unsigned NumInScalars = N->getNumOperands();
8929   DebugLoc dl = N->getDebugLoc();
8930   EVT VT = N->getValueType(0);
8931
8932   // A vector built entirely of undefs is undef.
8933   if (ISD::allOperandsUndef(N))
8934     return DAG.getUNDEF(VT);
8935
8936   SDValue V = reduceBuildVecExtToExtBuildVec(N);
8937   if (V.getNode())
8938     return V;
8939
8940   V = reduceBuildVecConvertToConvertBuildVec(N);
8941   if (V.getNode())
8942     return V;
8943
8944   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
8945   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
8946   // at most two distinct vectors, turn this into a shuffle node.
8947
8948   // May only combine to shuffle after legalize if shuffle is legal.
8949   if (LegalOperations &&
8950       !TLI.isOperationLegalOrCustom(ISD::VECTOR_SHUFFLE, VT))
8951     return SDValue();
8952
8953   SDValue VecIn1, VecIn2;
8954   for (unsigned i = 0; i != NumInScalars; ++i) {
8955     // Ignore undef inputs.
8956     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
8957
8958     // If this input is something other than a EXTRACT_VECTOR_ELT with a
8959     // constant index, bail out.
8960     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
8961         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
8962       VecIn1 = VecIn2 = SDValue(0, 0);
8963       break;
8964     }
8965
8966     // We allow up to two distinct input vectors.
8967     SDValue ExtractedFromVec = N->getOperand(i).getOperand(0);
8968     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
8969       continue;
8970
8971     if (VecIn1.getNode() == 0) {
8972       VecIn1 = ExtractedFromVec;
8973     } else if (VecIn2.getNode() == 0) {
8974       VecIn2 = ExtractedFromVec;
8975     } else {
8976       // Too many inputs.
8977       VecIn1 = VecIn2 = SDValue(0, 0);
8978       break;
8979     }
8980   }
8981
8982     // If everything is good, we can make a shuffle operation.
8983   if (VecIn1.getNode()) {
8984     SmallVector<int, 8> Mask;
8985     for (unsigned i = 0; i != NumInScalars; ++i) {
8986       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
8987         Mask.push_back(-1);
8988         continue;
8989       }
8990
8991       // If extracting from the first vector, just use the index directly.
8992       SDValue Extract = N->getOperand(i);
8993       SDValue ExtVal = Extract.getOperand(1);
8994       if (Extract.getOperand(0) == VecIn1) {
8995         unsigned ExtIndex = cast<ConstantSDNode>(ExtVal)->getZExtValue();
8996         if (ExtIndex > VT.getVectorNumElements())
8997           return SDValue();
8998
8999         Mask.push_back(ExtIndex);
9000         continue;
9001       }
9002
9003       // Otherwise, use InIdx + VecSize
9004       unsigned Idx = cast<ConstantSDNode>(ExtVal)->getZExtValue();
9005       Mask.push_back(Idx+NumInScalars);
9006     }
9007
9008     // We can't generate a shuffle node with mismatched input and output types.
9009     // Attempt to transform a single input vector to the correct type.
9010     if ((VT != VecIn1.getValueType())) {
9011       // We don't support shuffeling between TWO values of different types.
9012       if (VecIn2.getNode() != 0)
9013         return SDValue();
9014
9015       // We only support widening of vectors which are half the size of the
9016       // output registers. For example XMM->YMM widening on X86 with AVX.
9017       if (VecIn1.getValueType().getSizeInBits()*2 != VT.getSizeInBits())
9018         return SDValue();
9019
9020       // If the input vector type has a different base type to the output
9021       // vector type, bail out.
9022       if (VecIn1.getValueType().getVectorElementType() !=
9023           VT.getVectorElementType())
9024         return SDValue();
9025
9026       // Widen the input vector by adding undef values.
9027       VecIn1 = DAG.getNode(ISD::CONCAT_VECTORS, dl, VT,
9028                            VecIn1, DAG.getUNDEF(VecIn1.getValueType()));
9029     }
9030
9031     // If VecIn2 is unused then change it to undef.
9032     VecIn2 = VecIn2.getNode() ? VecIn2 : DAG.getUNDEF(VT);
9033
9034     // Check that we were able to transform all incoming values to the same
9035     // type.
9036     if (VecIn2.getValueType() != VecIn1.getValueType() ||
9037         VecIn1.getValueType() != VT)
9038           return SDValue();
9039
9040     // Only type-legal BUILD_VECTOR nodes are converted to shuffle nodes.
9041     if (!isTypeLegal(VT))
9042       return SDValue();
9043
9044     // Return the new VECTOR_SHUFFLE node.
9045     SDValue Ops[2];
9046     Ops[0] = VecIn1;
9047     Ops[1] = VecIn2;
9048     return DAG.getVectorShuffle(VT, dl, Ops[0], Ops[1], &Mask[0]);
9049   }
9050
9051   return SDValue();
9052 }
9053
9054 SDValue DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
9055   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
9056   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
9057   // inputs come from at most two distinct vectors, turn this into a shuffle
9058   // node.
9059
9060   // If we only have one input vector, we don't need to do any concatenation.
9061   if (N->getNumOperands() == 1)
9062     return N->getOperand(0);
9063
9064   // Check if all of the operands are undefs.
9065   if (ISD::allOperandsUndef(N))
9066     return DAG.getUNDEF(N->getValueType(0));
9067
9068   return SDValue();
9069 }
9070
9071 SDValue DAGCombiner::visitEXTRACT_SUBVECTOR(SDNode* N) {
9072   EVT NVT = N->getValueType(0);
9073   SDValue V = N->getOperand(0);
9074
9075   if (V->getOpcode() == ISD::CONCAT_VECTORS) {
9076     // Combine:
9077     //    (extract_subvec (concat V1, V2, ...), i)
9078     // Into:
9079     //    Vi if possible
9080     // Only operand 0 is checked as 'concat' assumes all inputs of the same type.
9081     if (V->getOperand(0).getValueType() != NVT)
9082       return SDValue();
9083     unsigned Idx = dyn_cast<ConstantSDNode>(N->getOperand(1))->getZExtValue();
9084     unsigned NumElems = NVT.getVectorNumElements();
9085     assert((Idx % NumElems) == 0 &&
9086            "IDX in concat is not a multiple of the result vector length.");
9087     return V->getOperand(Idx / NumElems);
9088   }
9089
9090   // Skip bitcasting
9091   if (V->getOpcode() == ISD::BITCAST)
9092     V = V.getOperand(0);
9093
9094   if (V->getOpcode() == ISD::INSERT_SUBVECTOR) {
9095     DebugLoc dl = N->getDebugLoc();
9096     // Handle only simple case where vector being inserted and vector
9097     // being extracted are of same type, and are half size of larger vectors.
9098     EVT BigVT = V->getOperand(0).getValueType();
9099     EVT SmallVT = V->getOperand(1).getValueType();
9100     if (!NVT.bitsEq(SmallVT) || NVT.getSizeInBits()*2 != BigVT.getSizeInBits())
9101       return SDValue();
9102
9103     // Only handle cases where both indexes are constants with the same type.
9104     ConstantSDNode *ExtIdx = dyn_cast<ConstantSDNode>(N->getOperand(1));
9105     ConstantSDNode *InsIdx = dyn_cast<ConstantSDNode>(V->getOperand(2));
9106
9107     if (InsIdx && ExtIdx &&
9108         InsIdx->getValueType(0).getSizeInBits() <= 64 &&
9109         ExtIdx->getValueType(0).getSizeInBits() <= 64) {
9110       // Combine:
9111       //    (extract_subvec (insert_subvec V1, V2, InsIdx), ExtIdx)
9112       // Into:
9113       //    indices are equal or bit offsets are equal => V1
9114       //    otherwise => (extract_subvec V1, ExtIdx)
9115       if (InsIdx->getZExtValue() * SmallVT.getScalarType().getSizeInBits() ==
9116           ExtIdx->getZExtValue() * NVT.getScalarType().getSizeInBits())
9117         return DAG.getNode(ISD::BITCAST, dl, NVT, V->getOperand(1));
9118       return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, NVT,
9119                          DAG.getNode(ISD::BITCAST, dl,
9120                                      N->getOperand(0).getValueType(),
9121                                      V->getOperand(0)), N->getOperand(1));
9122     }
9123   }
9124
9125   return SDValue();
9126 }
9127
9128 // Tries to turn a shuffle of two CONCAT_VECTORS into a single concat.
9129 static SDValue partitionShuffleOfConcats(SDNode *N, SelectionDAG &DAG) {
9130   EVT VT = N->getValueType(0);
9131   unsigned NumElts = VT.getVectorNumElements();
9132
9133   SDValue N0 = N->getOperand(0);
9134   SDValue N1 = N->getOperand(1);
9135   ShuffleVectorSDNode *SVN = cast<ShuffleVectorSDNode>(N);
9136
9137   SmallVector<SDValue, 4> Ops;
9138   EVT ConcatVT = N0.getOperand(0).getValueType();
9139   unsigned NumElemsPerConcat = ConcatVT.getVectorNumElements();
9140   unsigned NumConcats = NumElts / NumElemsPerConcat;
9141
9142   // Look at every vector that's inserted. We're looking for exact
9143   // subvector-sized copies from a concatenated vector
9144   for (unsigned I = 0; I != NumConcats; ++I) {
9145     // Make sure we're dealing with a copy.
9146     unsigned Begin = I * NumElemsPerConcat;
9147     if (SVN->getMaskElt(Begin) % NumElemsPerConcat != 0)
9148       return SDValue();
9149
9150     for (unsigned J = 1; J != NumElemsPerConcat; ++J) {
9151       if (SVN->getMaskElt(Begin + J - 1) + 1 != SVN->getMaskElt(Begin + J))
9152         return SDValue();
9153     }
9154
9155     unsigned FirstElt = SVN->getMaskElt(Begin) / NumElemsPerConcat;
9156     if (FirstElt < N0.getNumOperands())
9157       Ops.push_back(N0.getOperand(FirstElt));
9158     else
9159       Ops.push_back(N1.getOperand(FirstElt - N0.getNumOperands()));
9160   }
9161
9162   return DAG.getNode(ISD::CONCAT_VECTORS, N->getDebugLoc(), VT, Ops.data(),
9163                      Ops.size());
9164 }
9165
9166 SDValue DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
9167   EVT VT = N->getValueType(0);
9168   unsigned NumElts = VT.getVectorNumElements();
9169
9170   SDValue N0 = N->getOperand(0);
9171   SDValue N1 = N->getOperand(1);
9172
9173   assert(N0.getValueType() == VT && "Vector shuffle must be normalized in DAG");
9174
9175   // Canonicalize shuffle undef, undef -> undef
9176   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
9177     return DAG.getUNDEF(VT);
9178
9179   ShuffleVectorSDNode *SVN = cast<ShuffleVectorSDNode>(N);
9180
9181   // Canonicalize shuffle v, v -> v, undef
9182   if (N0 == N1) {
9183     SmallVector<int, 8> NewMask;
9184     for (unsigned i = 0; i != NumElts; ++i) {
9185       int Idx = SVN->getMaskElt(i);
9186       if (Idx >= (int)NumElts) Idx -= NumElts;
9187       NewMask.push_back(Idx);
9188     }
9189     return DAG.getVectorShuffle(VT, N->getDebugLoc(), N0, DAG.getUNDEF(VT),
9190                                 &NewMask[0]);
9191   }
9192
9193   // Canonicalize shuffle undef, v -> v, undef.  Commute the shuffle mask.
9194   if (N0.getOpcode() == ISD::UNDEF) {
9195     SmallVector<int, 8> NewMask;
9196     for (unsigned i = 0; i != NumElts; ++i) {
9197       int Idx = SVN->getMaskElt(i);
9198       if (Idx >= 0) {
9199         if (Idx < (int)NumElts)
9200           Idx += NumElts;
9201         else
9202           Idx -= NumElts;
9203       }
9204       NewMask.push_back(Idx);
9205     }
9206     return DAG.getVectorShuffle(VT, N->getDebugLoc(), N1, DAG.getUNDEF(VT),
9207                                 &NewMask[0]);
9208   }
9209
9210   // Remove references to rhs if it is undef
9211   if (N1.getOpcode() == ISD::UNDEF) {
9212     bool Changed = false;
9213     SmallVector<int, 8> NewMask;
9214     for (unsigned i = 0; i != NumElts; ++i) {
9215       int Idx = SVN->getMaskElt(i);
9216       if (Idx >= (int)NumElts) {
9217         Idx = -1;
9218         Changed = true;
9219       }
9220       NewMask.push_back(Idx);
9221     }
9222     if (Changed)
9223       return DAG.getVectorShuffle(VT, N->getDebugLoc(), N0, N1, &NewMask[0]);
9224   }
9225
9226   // If it is a splat, check if the argument vector is another splat or a
9227   // build_vector with all scalar elements the same.
9228   if (SVN->isSplat() && SVN->getSplatIndex() < (int)NumElts) {
9229     SDNode *V = N0.getNode();
9230
9231     // If this is a bit convert that changes the element type of the vector but
9232     // not the number of vector elements, look through it.  Be careful not to
9233     // look though conversions that change things like v4f32 to v2f64.
9234     if (V->getOpcode() == ISD::BITCAST) {
9235       SDValue ConvInput = V->getOperand(0);
9236       if (ConvInput.getValueType().isVector() &&
9237           ConvInput.getValueType().getVectorNumElements() == NumElts)
9238         V = ConvInput.getNode();
9239     }
9240
9241     if (V->getOpcode() == ISD::BUILD_VECTOR) {
9242       assert(V->getNumOperands() == NumElts &&
9243              "BUILD_VECTOR has wrong number of operands");
9244       SDValue Base;
9245       bool AllSame = true;
9246       for (unsigned i = 0; i != NumElts; ++i) {
9247         if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
9248           Base = V->getOperand(i);
9249           break;
9250         }
9251       }
9252       // Splat of <u, u, u, u>, return <u, u, u, u>
9253       if (!Base.getNode())
9254         return N0;
9255       for (unsigned i = 0; i != NumElts; ++i) {
9256         if (V->getOperand(i) != Base) {
9257           AllSame = false;
9258           break;
9259         }
9260       }
9261       // Splat of <x, x, x, x>, return <x, x, x, x>
9262       if (AllSame)
9263         return N0;
9264     }
9265   }
9266
9267   if (N0.getOpcode() == ISD::CONCAT_VECTORS &&
9268       Level < AfterLegalizeVectorOps &&
9269       (N1.getOpcode() == ISD::UNDEF ||
9270       (N1.getOpcode() == ISD::CONCAT_VECTORS &&
9271        N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()))) {
9272     SDValue V = partitionShuffleOfConcats(N, DAG);
9273
9274     if (V.getNode())
9275       return V;
9276   }
9277
9278   // If this shuffle node is simply a swizzle of another shuffle node,
9279   // and it reverses the swizzle of the previous shuffle then we can
9280   // optimize shuffle(shuffle(x, undef), undef) -> x.
9281   if (N0.getOpcode() == ISD::VECTOR_SHUFFLE && Level < AfterLegalizeDAG &&
9282       N1.getOpcode() == ISD::UNDEF) {
9283
9284     ShuffleVectorSDNode *OtherSV = cast<ShuffleVectorSDNode>(N0);
9285
9286     // Shuffle nodes can only reverse shuffles with a single non-undef value.
9287     if (N0.getOperand(1).getOpcode() != ISD::UNDEF)
9288       return SDValue();
9289
9290     // The incoming shuffle must be of the same type as the result of the
9291     // current shuffle.
9292     assert(OtherSV->getOperand(0).getValueType() == VT &&
9293            "Shuffle types don't match");
9294
9295     for (unsigned i = 0; i != NumElts; ++i) {
9296       int Idx = SVN->getMaskElt(i);
9297       assert(Idx < (int)NumElts && "Index references undef operand");
9298       // Next, this index comes from the first value, which is the incoming
9299       // shuffle. Adopt the incoming index.
9300       if (Idx >= 0)
9301         Idx = OtherSV->getMaskElt(Idx);
9302
9303       // The combined shuffle must map each index to itself.
9304       if (Idx >= 0 && (unsigned)Idx != i)
9305         return SDValue();
9306     }
9307
9308     return OtherSV->getOperand(0);
9309   }
9310
9311   return SDValue();
9312 }
9313
9314 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
9315 /// an AND to a vector_shuffle with the destination vector and a zero vector.
9316 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
9317 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
9318 SDValue DAGCombiner::XformToShuffleWithZero(SDNode *N) {
9319   EVT VT = N->getValueType(0);
9320   DebugLoc dl = N->getDebugLoc();
9321   SDValue LHS = N->getOperand(0);
9322   SDValue RHS = N->getOperand(1);
9323   if (N->getOpcode() == ISD::AND) {
9324     if (RHS.getOpcode() == ISD::BITCAST)
9325       RHS = RHS.getOperand(0);
9326     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
9327       SmallVector<int, 8> Indices;
9328       unsigned NumElts = RHS.getNumOperands();
9329       for (unsigned i = 0; i != NumElts; ++i) {
9330         SDValue Elt = RHS.getOperand(i);
9331         if (!isa<ConstantSDNode>(Elt))
9332           return SDValue();
9333
9334         if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
9335           Indices.push_back(i);
9336         else if (cast<ConstantSDNode>(Elt)->isNullValue())
9337           Indices.push_back(NumElts);
9338         else
9339           return SDValue();
9340       }
9341
9342       // Let's see if the target supports this vector_shuffle.
9343       EVT RVT = RHS.getValueType();
9344       if (!TLI.isVectorClearMaskLegal(Indices, RVT))
9345         return SDValue();
9346
9347       // Return the new VECTOR_SHUFFLE node.
9348       EVT EltVT = RVT.getVectorElementType();
9349       SmallVector<SDValue,8> ZeroOps(RVT.getVectorNumElements(),
9350                                      DAG.getConstant(0, EltVT));
9351       SDValue Zero = DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
9352                                  RVT, &ZeroOps[0], ZeroOps.size());
9353       LHS = DAG.getNode(ISD::BITCAST, dl, RVT, LHS);
9354       SDValue Shuf = DAG.getVectorShuffle(RVT, dl, LHS, Zero, &Indices[0]);
9355       return DAG.getNode(ISD::BITCAST, dl, VT, Shuf);
9356     }
9357   }
9358
9359   return SDValue();
9360 }
9361
9362 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
9363 SDValue DAGCombiner::SimplifyVBinOp(SDNode *N) {
9364   assert(N->getValueType(0).isVector() &&
9365          "SimplifyVBinOp only works on vectors!");
9366
9367   SDValue LHS = N->getOperand(0);
9368   SDValue RHS = N->getOperand(1);
9369   SDValue Shuffle = XformToShuffleWithZero(N);
9370   if (Shuffle.getNode()) return Shuffle;
9371
9372   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
9373   // this operation.
9374   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
9375       RHS.getOpcode() == ISD::BUILD_VECTOR) {
9376     SmallVector<SDValue, 8> Ops;
9377     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
9378       SDValue LHSOp = LHS.getOperand(i);
9379       SDValue RHSOp = RHS.getOperand(i);
9380       // If these two elements can't be folded, bail out.
9381       if ((LHSOp.getOpcode() != ISD::UNDEF &&
9382            LHSOp.getOpcode() != ISD::Constant &&
9383            LHSOp.getOpcode() != ISD::ConstantFP) ||
9384           (RHSOp.getOpcode() != ISD::UNDEF &&
9385            RHSOp.getOpcode() != ISD::Constant &&
9386            RHSOp.getOpcode() != ISD::ConstantFP))
9387         break;
9388
9389       // Can't fold divide by zero.
9390       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
9391           N->getOpcode() == ISD::FDIV) {
9392         if ((RHSOp.getOpcode() == ISD::Constant &&
9393              cast<ConstantSDNode>(RHSOp.getNode())->isNullValue()) ||
9394             (RHSOp.getOpcode() == ISD::ConstantFP &&
9395              cast<ConstantFPSDNode>(RHSOp.getNode())->getValueAPF().isZero()))
9396           break;
9397       }
9398
9399       EVT VT = LHSOp.getValueType();
9400       EVT RVT = RHSOp.getValueType();
9401       if (RVT != VT) {
9402         // Integer BUILD_VECTOR operands may have types larger than the element
9403         // size (e.g., when the element type is not legal).  Prior to type
9404         // legalization, the types may not match between the two BUILD_VECTORS.
9405         // Truncate one of the operands to make them match.
9406         if (RVT.getSizeInBits() > VT.getSizeInBits()) {
9407           RHSOp = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, RHSOp);
9408         } else {
9409           LHSOp = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), RVT, LHSOp);
9410           VT = RVT;
9411         }
9412       }
9413       SDValue FoldOp = DAG.getNode(N->getOpcode(), LHS.getDebugLoc(), VT,
9414                                    LHSOp, RHSOp);
9415       if (FoldOp.getOpcode() != ISD::UNDEF &&
9416           FoldOp.getOpcode() != ISD::Constant &&
9417           FoldOp.getOpcode() != ISD::ConstantFP)
9418         break;
9419       Ops.push_back(FoldOp);
9420       AddToWorkList(FoldOp.getNode());
9421     }
9422
9423     if (Ops.size() == LHS.getNumOperands())
9424       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
9425                          LHS.getValueType(), &Ops[0], Ops.size());
9426   }
9427
9428   return SDValue();
9429 }
9430
9431 /// SimplifyVUnaryOp - Visit a binary vector operation, like FABS/FNEG.
9432 SDValue DAGCombiner::SimplifyVUnaryOp(SDNode *N) {
9433   assert(N->getValueType(0).isVector() &&
9434          "SimplifyVUnaryOp only works on vectors!");
9435
9436   SDValue N0 = N->getOperand(0);
9437
9438   if (N0.getOpcode() != ISD::BUILD_VECTOR)
9439     return SDValue();
9440
9441   // Operand is a BUILD_VECTOR node, see if we can constant fold it.
9442   SmallVector<SDValue, 8> Ops;
9443   for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i) {
9444     SDValue Op = N0.getOperand(i);
9445     if (Op.getOpcode() != ISD::UNDEF &&
9446         Op.getOpcode() != ISD::ConstantFP)
9447       break;
9448     EVT EltVT = Op.getValueType();
9449     SDValue FoldOp = DAG.getNode(N->getOpcode(), N0.getDebugLoc(), EltVT, Op);
9450     if (FoldOp.getOpcode() != ISD::UNDEF &&
9451         FoldOp.getOpcode() != ISD::ConstantFP)
9452       break;
9453     Ops.push_back(FoldOp);
9454     AddToWorkList(FoldOp.getNode());
9455   }
9456
9457   if (Ops.size() != N0.getNumOperands())
9458     return SDValue();
9459
9460   return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
9461                      N0.getValueType(), &Ops[0], Ops.size());
9462 }
9463
9464 SDValue DAGCombiner::SimplifySelect(DebugLoc DL, SDValue N0,
9465                                     SDValue N1, SDValue N2){
9466   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
9467
9468   SDValue SCC = SimplifySelectCC(DL, N0.getOperand(0), N0.getOperand(1), N1, N2,
9469                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
9470
9471   // If we got a simplified select_cc node back from SimplifySelectCC, then
9472   // break it down into a new SETCC node, and a new SELECT node, and then return
9473   // the SELECT node, since we were called with a SELECT node.
9474   if (SCC.getNode()) {
9475     // Check to see if we got a select_cc back (to turn into setcc/select).
9476     // Otherwise, just return whatever node we got back, like fabs.
9477     if (SCC.getOpcode() == ISD::SELECT_CC) {
9478       SDValue SETCC = DAG.getNode(ISD::SETCC, N0.getDebugLoc(),
9479                                   N0.getValueType(),
9480                                   SCC.getOperand(0), SCC.getOperand(1),
9481                                   SCC.getOperand(4));
9482       AddToWorkList(SETCC.getNode());
9483       return DAG.getNode(ISD::SELECT, SCC.getDebugLoc(), SCC.getValueType(),
9484                          SCC.getOperand(2), SCC.getOperand(3), SETCC);
9485     }
9486
9487     return SCC;
9488   }
9489   return SDValue();
9490 }
9491
9492 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
9493 /// are the two values being selected between, see if we can simplify the
9494 /// select.  Callers of this should assume that TheSelect is deleted if this
9495 /// returns true.  As such, they should return the appropriate thing (e.g. the
9496 /// node) back to the top-level of the DAG combiner loop to avoid it being
9497 /// looked at.
9498 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDValue LHS,
9499                                     SDValue RHS) {
9500
9501   // Cannot simplify select with vector condition
9502   if (TheSelect->getOperand(0).getValueType().isVector()) return false;
9503
9504   // If this is a select from two identical things, try to pull the operation
9505   // through the select.
9506   if (LHS.getOpcode() != RHS.getOpcode() ||
9507       !LHS.hasOneUse() || !RHS.hasOneUse())
9508     return false;
9509
9510   // If this is a load and the token chain is identical, replace the select
9511   // of two loads with a load through a select of the address to load from.
9512   // This triggers in things like "select bool X, 10.0, 123.0" after the FP
9513   // constants have been dropped into the constant pool.
9514   if (LHS.getOpcode() == ISD::LOAD) {
9515     LoadSDNode *LLD = cast<LoadSDNode>(LHS);
9516     LoadSDNode *RLD = cast<LoadSDNode>(RHS);
9517
9518     // Token chains must be identical.
9519     if (LHS.getOperand(0) != RHS.getOperand(0) ||
9520         // Do not let this transformation reduce the number of volatile loads.
9521         LLD->isVolatile() || RLD->isVolatile() ||
9522         // If this is an EXTLOAD, the VT's must match.
9523         LLD->getMemoryVT() != RLD->getMemoryVT() ||
9524         // If this is an EXTLOAD, the kind of extension must match.
9525         (LLD->getExtensionType() != RLD->getExtensionType() &&
9526          // The only exception is if one of the extensions is anyext.
9527          LLD->getExtensionType() != ISD::EXTLOAD &&
9528          RLD->getExtensionType() != ISD::EXTLOAD) ||
9529         // FIXME: this discards src value information.  This is
9530         // over-conservative. It would be beneficial to be able to remember
9531         // both potential memory locations.  Since we are discarding
9532         // src value info, don't do the transformation if the memory
9533         // locations are not in the default address space.
9534         LLD->getPointerInfo().getAddrSpace() != 0 ||
9535         RLD->getPointerInfo().getAddrSpace() != 0 ||
9536         !TLI.isOperationLegalOrCustom(TheSelect->getOpcode(),
9537                                       LLD->getBasePtr().getValueType()))
9538       return false;
9539
9540     // Check that the select condition doesn't reach either load.  If so,
9541     // folding this will induce a cycle into the DAG.  If not, this is safe to
9542     // xform, so create a select of the addresses.
9543     SDValue Addr;
9544     if (TheSelect->getOpcode() == ISD::SELECT) {
9545       SDNode *CondNode = TheSelect->getOperand(0).getNode();
9546       if ((LLD->hasAnyUseOfValue(1) && LLD->isPredecessorOf(CondNode)) ||
9547           (RLD->hasAnyUseOfValue(1) && RLD->isPredecessorOf(CondNode)))
9548         return false;
9549       // The loads must not depend on one another.
9550       if (LLD->isPredecessorOf(RLD) ||
9551           RLD->isPredecessorOf(LLD))
9552         return false;
9553       Addr = DAG.getNode(ISD::SELECT, TheSelect->getDebugLoc(),
9554                          LLD->getBasePtr().getValueType(),
9555                          TheSelect->getOperand(0), LLD->getBasePtr(),
9556                          RLD->getBasePtr());
9557     } else {  // Otherwise SELECT_CC
9558       SDNode *CondLHS = TheSelect->getOperand(0).getNode();
9559       SDNode *CondRHS = TheSelect->getOperand(1).getNode();
9560
9561       if ((LLD->hasAnyUseOfValue(1) &&
9562            (LLD->isPredecessorOf(CondLHS) || LLD->isPredecessorOf(CondRHS))) ||
9563           (RLD->hasAnyUseOfValue(1) &&
9564            (RLD->isPredecessorOf(CondLHS) || RLD->isPredecessorOf(CondRHS))))
9565         return false;
9566
9567       Addr = DAG.getNode(ISD::SELECT_CC, TheSelect->getDebugLoc(),
9568                          LLD->getBasePtr().getValueType(),
9569                          TheSelect->getOperand(0),
9570                          TheSelect->getOperand(1),
9571                          LLD->getBasePtr(), RLD->getBasePtr(),
9572                          TheSelect->getOperand(4));
9573     }
9574
9575     SDValue Load;
9576     if (LLD->getExtensionType() == ISD::NON_EXTLOAD) {
9577       Load = DAG.getLoad(TheSelect->getValueType(0),
9578                          TheSelect->getDebugLoc(),
9579                          // FIXME: Discards pointer info.
9580                          LLD->getChain(), Addr, MachinePointerInfo(),
9581                          LLD->isVolatile(), LLD->isNonTemporal(),
9582                          LLD->isInvariant(), LLD->getAlignment());
9583     } else {
9584       Load = DAG.getExtLoad(LLD->getExtensionType() == ISD::EXTLOAD ?
9585                             RLD->getExtensionType() : LLD->getExtensionType(),
9586                             TheSelect->getDebugLoc(),
9587                             TheSelect->getValueType(0),
9588                             // FIXME: Discards pointer info.
9589                             LLD->getChain(), Addr, MachinePointerInfo(),
9590                             LLD->getMemoryVT(), LLD->isVolatile(),
9591                             LLD->isNonTemporal(), LLD->getAlignment());
9592     }
9593
9594     // Users of the select now use the result of the load.
9595     CombineTo(TheSelect, Load);
9596
9597     // Users of the old loads now use the new load's chain.  We know the
9598     // old-load value is dead now.
9599     CombineTo(LHS.getNode(), Load.getValue(0), Load.getValue(1));
9600     CombineTo(RHS.getNode(), Load.getValue(0), Load.getValue(1));
9601     return true;
9602   }
9603
9604   return false;
9605 }
9606
9607 /// SimplifySelectCC - Simplify an expression of the form (N0 cond N1) ? N2 : N3
9608 /// where 'cond' is the comparison specified by CC.
9609 SDValue DAGCombiner::SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1,
9610                                       SDValue N2, SDValue N3,
9611                                       ISD::CondCode CC, bool NotExtCompare) {
9612   // (x ? y : y) -> y.
9613   if (N2 == N3) return N2;
9614
9615   EVT VT = N2.getValueType();
9616   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
9617   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
9618   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.getNode());
9619
9620   // Determine if the condition we're dealing with is constant
9621   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
9622                               N0, N1, CC, DL, false);
9623   if (SCC.getNode()) AddToWorkList(SCC.getNode());
9624   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode());
9625
9626   // fold select_cc true, x, y -> x
9627   if (SCCC && !SCCC->isNullValue())
9628     return N2;
9629   // fold select_cc false, x, y -> y
9630   if (SCCC && SCCC->isNullValue())
9631     return N3;
9632
9633   // Check to see if we can simplify the select into an fabs node
9634   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
9635     // Allow either -0.0 or 0.0
9636     if (CFP->getValueAPF().isZero()) {
9637       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
9638       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
9639           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
9640           N2 == N3.getOperand(0))
9641         return DAG.getNode(ISD::FABS, DL, VT, N0);
9642
9643       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
9644       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
9645           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
9646           N2.getOperand(0) == N3)
9647         return DAG.getNode(ISD::FABS, DL, VT, N3);
9648     }
9649   }
9650
9651   // Turn "(a cond b) ? 1.0f : 2.0f" into "load (tmp + ((a cond b) ? 0 : 4)"
9652   // where "tmp" is a constant pool entry containing an array with 1.0 and 2.0
9653   // in it.  This is a win when the constant is not otherwise available because
9654   // it replaces two constant pool loads with one.  We only do this if the FP
9655   // type is known to be legal, because if it isn't, then we are before legalize
9656   // types an we want the other legalization to happen first (e.g. to avoid
9657   // messing with soft float) and if the ConstantFP is not legal, because if
9658   // it is legal, we may not need to store the FP constant in a constant pool.
9659   if (ConstantFPSDNode *TV = dyn_cast<ConstantFPSDNode>(N2))
9660     if (ConstantFPSDNode *FV = dyn_cast<ConstantFPSDNode>(N3)) {
9661       if (TLI.isTypeLegal(N2.getValueType()) &&
9662           (TLI.getOperationAction(ISD::ConstantFP, N2.getValueType()) !=
9663            TargetLowering::Legal) &&
9664           // If both constants have multiple uses, then we won't need to do an
9665           // extra load, they are likely around in registers for other users.
9666           (TV->hasOneUse() || FV->hasOneUse())) {
9667         Constant *Elts[] = {
9668           const_cast<ConstantFP*>(FV->getConstantFPValue()),
9669           const_cast<ConstantFP*>(TV->getConstantFPValue())
9670         };
9671         Type *FPTy = Elts[0]->getType();
9672         const DataLayout &TD = *TLI.getDataLayout();
9673
9674         // Create a ConstantArray of the two constants.
9675         Constant *CA = ConstantArray::get(ArrayType::get(FPTy, 2), Elts);
9676         SDValue CPIdx = DAG.getConstantPool(CA, TLI.getPointerTy(),
9677                                             TD.getPrefTypeAlignment(FPTy));
9678         unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
9679
9680         // Get the offsets to the 0 and 1 element of the array so that we can
9681         // select between them.
9682         SDValue Zero = DAG.getIntPtrConstant(0);
9683         unsigned EltSize = (unsigned)TD.getTypeAllocSize(Elts[0]->getType());
9684         SDValue One = DAG.getIntPtrConstant(EltSize);
9685
9686         SDValue Cond = DAG.getSetCC(DL,
9687                                     TLI.getSetCCResultType(N0.getValueType()),
9688                                     N0, N1, CC);
9689         AddToWorkList(Cond.getNode());
9690         SDValue CstOffset = DAG.getNode(ISD::SELECT, DL, Zero.getValueType(),
9691                                         Cond, One, Zero);
9692         AddToWorkList(CstOffset.getNode());
9693         CPIdx = DAG.getNode(ISD::ADD, DL, TLI.getPointerTy(), CPIdx,
9694                             CstOffset);
9695         AddToWorkList(CPIdx.getNode());
9696         return DAG.getLoad(TV->getValueType(0), DL, DAG.getEntryNode(), CPIdx,
9697                            MachinePointerInfo::getConstantPool(), false,
9698                            false, false, Alignment);
9699
9700       }
9701     }
9702
9703   // Check to see if we can perform the "gzip trick", transforming
9704   // (select_cc setlt X, 0, A, 0) -> (and (sra X, (sub size(X), 1), A)
9705   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
9706       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
9707        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
9708     EVT XType = N0.getValueType();
9709     EVT AType = N2.getValueType();
9710     if (XType.bitsGE(AType)) {
9711       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
9712       // single-bit constant.
9713       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
9714         unsigned ShCtV = N2C->getAPIntValue().logBase2();
9715         ShCtV = XType.getSizeInBits()-ShCtV-1;
9716         SDValue ShCt = DAG.getConstant(ShCtV,
9717                                        getShiftAmountTy(N0.getValueType()));
9718         SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(),
9719                                     XType, N0, ShCt);
9720         AddToWorkList(Shift.getNode());
9721
9722         if (XType.bitsGT(AType)) {
9723           Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
9724           AddToWorkList(Shift.getNode());
9725         }
9726
9727         return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
9728       }
9729
9730       SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(),
9731                                   XType, N0,
9732                                   DAG.getConstant(XType.getSizeInBits()-1,
9733                                          getShiftAmountTy(N0.getValueType())));
9734       AddToWorkList(Shift.getNode());
9735
9736       if (XType.bitsGT(AType)) {
9737         Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
9738         AddToWorkList(Shift.getNode());
9739       }
9740
9741       return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
9742     }
9743   }
9744
9745   // fold (select_cc seteq (and x, y), 0, 0, A) -> (and (shr (shl x)) A)
9746   // where y is has a single bit set.
9747   // A plaintext description would be, we can turn the SELECT_CC into an AND
9748   // when the condition can be materialized as an all-ones register.  Any
9749   // single bit-test can be materialized as an all-ones register with
9750   // shift-left and shift-right-arith.
9751   if (CC == ISD::SETEQ && N0->getOpcode() == ISD::AND &&
9752       N0->getValueType(0) == VT &&
9753       N1C && N1C->isNullValue() &&
9754       N2C && N2C->isNullValue()) {
9755     SDValue AndLHS = N0->getOperand(0);
9756     ConstantSDNode *ConstAndRHS = dyn_cast<ConstantSDNode>(N0->getOperand(1));
9757     if (ConstAndRHS && ConstAndRHS->getAPIntValue().countPopulation() == 1) {
9758       // Shift the tested bit over the sign bit.
9759       APInt AndMask = ConstAndRHS->getAPIntValue();
9760       SDValue ShlAmt =
9761         DAG.getConstant(AndMask.countLeadingZeros(),
9762                         getShiftAmountTy(AndLHS.getValueType()));
9763       SDValue Shl = DAG.getNode(ISD::SHL, N0.getDebugLoc(), VT, AndLHS, ShlAmt);
9764
9765       // Now arithmetic right shift it all the way over, so the result is either
9766       // all-ones, or zero.
9767       SDValue ShrAmt =
9768         DAG.getConstant(AndMask.getBitWidth()-1,
9769                         getShiftAmountTy(Shl.getValueType()));
9770       SDValue Shr = DAG.getNode(ISD::SRA, N0.getDebugLoc(), VT, Shl, ShrAmt);
9771
9772       return DAG.getNode(ISD::AND, DL, VT, Shr, N3);
9773     }
9774   }
9775
9776   // fold select C, 16, 0 -> shl C, 4
9777   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
9778     TLI.getBooleanContents(N0.getValueType().isVector()) ==
9779       TargetLowering::ZeroOrOneBooleanContent) {
9780
9781     // If the caller doesn't want us to simplify this into a zext of a compare,
9782     // don't do it.
9783     if (NotExtCompare && N2C->getAPIntValue() == 1)
9784       return SDValue();
9785
9786     // Get a SetCC of the condition
9787     // NOTE: Don't create a SETCC if it's not legal on this target.
9788     if (!LegalOperations ||
9789         TLI.isOperationLegal(ISD::SETCC,
9790           LegalTypes ? TLI.getSetCCResultType(N0.getValueType()) : MVT::i1)) {
9791       SDValue Temp, SCC;
9792       // cast from setcc result type to select result type
9793       if (LegalTypes) {
9794         SCC  = DAG.getSetCC(DL, TLI.getSetCCResultType(N0.getValueType()),
9795                             N0, N1, CC);
9796         if (N2.getValueType().bitsLT(SCC.getValueType()))
9797           Temp = DAG.getZeroExtendInReg(SCC, N2.getDebugLoc(),
9798                                         N2.getValueType());
9799         else
9800           Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
9801                              N2.getValueType(), SCC);
9802       } else {
9803         SCC  = DAG.getSetCC(N0.getDebugLoc(), MVT::i1, N0, N1, CC);
9804         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
9805                            N2.getValueType(), SCC);
9806       }
9807
9808       AddToWorkList(SCC.getNode());
9809       AddToWorkList(Temp.getNode());
9810
9811       if (N2C->getAPIntValue() == 1)
9812         return Temp;
9813
9814       // shl setcc result by log2 n2c
9815       return DAG.getNode(ISD::SHL, DL, N2.getValueType(), Temp,
9816                          DAG.getConstant(N2C->getAPIntValue().logBase2(),
9817                                          getShiftAmountTy(Temp.getValueType())));
9818     }
9819   }
9820
9821   // Check to see if this is the equivalent of setcc
9822   // FIXME: Turn all of these into setcc if setcc if setcc is legal
9823   // otherwise, go ahead with the folds.
9824   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
9825     EVT XType = N0.getValueType();
9826     if (!LegalOperations ||
9827         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(XType))) {
9828       SDValue Res = DAG.getSetCC(DL, TLI.getSetCCResultType(XType), N0, N1, CC);
9829       if (Res.getValueType() != VT)
9830         Res = DAG.getNode(ISD::ZERO_EXTEND, DL, VT, Res);
9831       return Res;
9832     }
9833
9834     // fold (seteq X, 0) -> (srl (ctlz X, log2(size(X))))
9835     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
9836         (!LegalOperations ||
9837          TLI.isOperationLegal(ISD::CTLZ, XType))) {
9838       SDValue Ctlz = DAG.getNode(ISD::CTLZ, N0.getDebugLoc(), XType, N0);
9839       return DAG.getNode(ISD::SRL, DL, XType, Ctlz,
9840                          DAG.getConstant(Log2_32(XType.getSizeInBits()),
9841                                        getShiftAmountTy(Ctlz.getValueType())));
9842     }
9843     // fold (setgt X, 0) -> (srl (and (-X, ~X), size(X)-1))
9844     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
9845       SDValue NegN0 = DAG.getNode(ISD::SUB, N0.getDebugLoc(),
9846                                   XType, DAG.getConstant(0, XType), N0);
9847       SDValue NotN0 = DAG.getNOT(N0.getDebugLoc(), N0, XType);
9848       return DAG.getNode(ISD::SRL, DL, XType,
9849                          DAG.getNode(ISD::AND, DL, XType, NegN0, NotN0),
9850                          DAG.getConstant(XType.getSizeInBits()-1,
9851                                          getShiftAmountTy(XType)));
9852     }
9853     // fold (setgt X, -1) -> (xor (srl (X, size(X)-1), 1))
9854     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
9855       SDValue Sign = DAG.getNode(ISD::SRL, N0.getDebugLoc(), XType, N0,
9856                                  DAG.getConstant(XType.getSizeInBits()-1,
9857                                          getShiftAmountTy(N0.getValueType())));
9858       return DAG.getNode(ISD::XOR, DL, XType, Sign, DAG.getConstant(1, XType));
9859     }
9860   }
9861
9862   // Check to see if this is an integer abs.
9863   // select_cc setg[te] X,  0,  X, -X ->
9864   // select_cc setgt    X, -1,  X, -X ->
9865   // select_cc setl[te] X,  0, -X,  X ->
9866   // select_cc setlt    X,  1, -X,  X ->
9867   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
9868   if (N1C) {
9869     ConstantSDNode *SubC = NULL;
9870     if (((N1C->isNullValue() && (CC == ISD::SETGT || CC == ISD::SETGE)) ||
9871          (N1C->isAllOnesValue() && CC == ISD::SETGT)) &&
9872         N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1))
9873       SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0));
9874     else if (((N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE)) ||
9875               (N1C->isOne() && CC == ISD::SETLT)) &&
9876              N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1))
9877       SubC = dyn_cast<ConstantSDNode>(N2.getOperand(0));
9878
9879     EVT XType = N0.getValueType();
9880     if (SubC && SubC->isNullValue() && XType.isInteger()) {
9881       SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType,
9882                                   N0,
9883                                   DAG.getConstant(XType.getSizeInBits()-1,
9884                                          getShiftAmountTy(N0.getValueType())));
9885       SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(),
9886                                 XType, N0, Shift);
9887       AddToWorkList(Shift.getNode());
9888       AddToWorkList(Add.getNode());
9889       return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
9890     }
9891   }
9892
9893   return SDValue();
9894 }
9895
9896 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
9897 SDValue DAGCombiner::SimplifySetCC(EVT VT, SDValue N0,
9898                                    SDValue N1, ISD::CondCode Cond,
9899                                    DebugLoc DL, bool foldBooleans) {
9900   TargetLowering::DAGCombinerInfo
9901     DagCombineInfo(DAG, Level, false, this);
9902   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo, DL);
9903 }
9904
9905 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
9906 /// return a DAG expression to select that will generate the same value by
9907 /// multiplying by a magic number.  See:
9908 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
9909 SDValue DAGCombiner::BuildSDIV(SDNode *N) {
9910   std::vector<SDNode*> Built;
9911   SDValue S = TLI.BuildSDIV(N, DAG, LegalOperations, &Built);
9912
9913   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
9914        ii != ee; ++ii)
9915     AddToWorkList(*ii);
9916   return S;
9917 }
9918
9919 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
9920 /// return a DAG expression to select that will generate the same value by
9921 /// multiplying by a magic number.  See:
9922 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
9923 SDValue DAGCombiner::BuildUDIV(SDNode *N) {
9924   std::vector<SDNode*> Built;
9925   SDValue S = TLI.BuildUDIV(N, DAG, LegalOperations, &Built);
9926
9927   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
9928        ii != ee; ++ii)
9929     AddToWorkList(*ii);
9930   return S;
9931 }
9932
9933 /// FindBaseOffset - Return true if base is a frame index, which is known not
9934 // to alias with anything but itself.  Provides base object and offset as
9935 // results.
9936 static bool FindBaseOffset(SDValue Ptr, SDValue &Base, int64_t &Offset,
9937                            const GlobalValue *&GV, const void *&CV) {
9938   // Assume it is a primitive operation.
9939   Base = Ptr; Offset = 0; GV = 0; CV = 0;
9940
9941   // If it's an adding a simple constant then integrate the offset.
9942   if (Base.getOpcode() == ISD::ADD) {
9943     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
9944       Base = Base.getOperand(0);
9945       Offset += C->getZExtValue();
9946     }
9947   }
9948
9949   // Return the underlying GlobalValue, and update the Offset.  Return false
9950   // for GlobalAddressSDNode since the same GlobalAddress may be represented
9951   // by multiple nodes with different offsets.
9952   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Base)) {
9953     GV = G->getGlobal();
9954     Offset += G->getOffset();
9955     return false;
9956   }
9957
9958   // Return the underlying Constant value, and update the Offset.  Return false
9959   // for ConstantSDNodes since the same constant pool entry may be represented
9960   // by multiple nodes with different offsets.
9961   if (ConstantPoolSDNode *C = dyn_cast<ConstantPoolSDNode>(Base)) {
9962     CV = C->isMachineConstantPoolEntry() ? (const void *)C->getMachineCPVal()
9963                                          : (const void *)C->getConstVal();
9964     Offset += C->getOffset();
9965     return false;
9966   }
9967   // If it's any of the following then it can't alias with anything but itself.
9968   return isa<FrameIndexSDNode>(Base);
9969 }
9970
9971 /// isAlias - Return true if there is any possibility that the two addresses
9972 /// overlap.
9973 bool DAGCombiner::isAlias(SDValue Ptr1, int64_t Size1,
9974                           const Value *SrcValue1, int SrcValueOffset1,
9975                           unsigned SrcValueAlign1,
9976                           const MDNode *TBAAInfo1,
9977                           SDValue Ptr2, int64_t Size2,
9978                           const Value *SrcValue2, int SrcValueOffset2,
9979                           unsigned SrcValueAlign2,
9980                           const MDNode *TBAAInfo2) const {
9981   // If they are the same then they must be aliases.
9982   if (Ptr1 == Ptr2) return true;
9983
9984   // Gather base node and offset information.
9985   SDValue Base1, Base2;
9986   int64_t Offset1, Offset2;
9987   const GlobalValue *GV1, *GV2;
9988   const void *CV1, *CV2;
9989   bool isFrameIndex1 = FindBaseOffset(Ptr1, Base1, Offset1, GV1, CV1);
9990   bool isFrameIndex2 = FindBaseOffset(Ptr2, Base2, Offset2, GV2, CV2);
9991
9992   // If they have a same base address then check to see if they overlap.
9993   if (Base1 == Base2 || (GV1 && (GV1 == GV2)) || (CV1 && (CV1 == CV2)))
9994     return !((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
9995
9996   // It is possible for different frame indices to alias each other, mostly
9997   // when tail call optimization reuses return address slots for arguments.
9998   // To catch this case, look up the actual index of frame indices to compute
9999   // the real alias relationship.
10000   if (isFrameIndex1 && isFrameIndex2) {
10001     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
10002     Offset1 += MFI->getObjectOffset(cast<FrameIndexSDNode>(Base1)->getIndex());
10003     Offset2 += MFI->getObjectOffset(cast<FrameIndexSDNode>(Base2)->getIndex());
10004     return !((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
10005   }
10006
10007   // Otherwise, if we know what the bases are, and they aren't identical, then
10008   // we know they cannot alias.
10009   if ((isFrameIndex1 || CV1 || GV1) && (isFrameIndex2 || CV2 || GV2))
10010     return false;
10011
10012   // If we know required SrcValue1 and SrcValue2 have relatively large alignment
10013   // compared to the size and offset of the access, we may be able to prove they
10014   // do not alias.  This check is conservative for now to catch cases created by
10015   // splitting vector types.
10016   if ((SrcValueAlign1 == SrcValueAlign2) &&
10017       (SrcValueOffset1 != SrcValueOffset2) &&
10018       (Size1 == Size2) && (SrcValueAlign1 > Size1)) {
10019     int64_t OffAlign1 = SrcValueOffset1 % SrcValueAlign1;
10020     int64_t OffAlign2 = SrcValueOffset2 % SrcValueAlign1;
10021
10022     // There is no overlap between these relatively aligned accesses of similar
10023     // size, return no alias.
10024     if ((OffAlign1 + Size1) <= OffAlign2 || (OffAlign2 + Size2) <= OffAlign1)
10025       return false;
10026   }
10027
10028   if (CombinerGlobalAA) {
10029     // Use alias analysis information.
10030     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
10031     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
10032     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
10033     AliasAnalysis::AliasResult AAResult =
10034       AA.alias(AliasAnalysis::Location(SrcValue1, Overlap1, TBAAInfo1),
10035                AliasAnalysis::Location(SrcValue2, Overlap2, TBAAInfo2));
10036     if (AAResult == AliasAnalysis::NoAlias)
10037       return false;
10038   }
10039
10040   // Otherwise we have to assume they alias.
10041   return true;
10042 }
10043
10044 bool DAGCombiner::isAlias(LSBaseSDNode *Op0, LSBaseSDNode *Op1) {
10045   SDValue Ptr0, Ptr1;
10046   int64_t Size0, Size1;
10047   const Value *SrcValue0, *SrcValue1;
10048   int SrcValueOffset0, SrcValueOffset1;
10049   unsigned SrcValueAlign0, SrcValueAlign1;
10050   const MDNode *SrcTBAAInfo0, *SrcTBAAInfo1;
10051   FindAliasInfo(Op0, Ptr0, Size0, SrcValue0, SrcValueOffset0,
10052                 SrcValueAlign0, SrcTBAAInfo0);
10053   FindAliasInfo(Op1, Ptr1, Size1, SrcValue1, SrcValueOffset1,
10054                 SrcValueAlign1, SrcTBAAInfo1);
10055   return isAlias(Ptr0, Size0, SrcValue0, SrcValueOffset0,
10056                  SrcValueAlign0, SrcTBAAInfo0,
10057                  Ptr1, Size1, SrcValue1, SrcValueOffset1,
10058                  SrcValueAlign1, SrcTBAAInfo1);
10059 }
10060
10061 /// FindAliasInfo - Extracts the relevant alias information from the memory
10062 /// node.  Returns true if the operand was a load.
10063 bool DAGCombiner::FindAliasInfo(SDNode *N,
10064                                 SDValue &Ptr, int64_t &Size,
10065                                 const Value *&SrcValue,
10066                                 int &SrcValueOffset,
10067                                 unsigned &SrcValueAlign,
10068                                 const MDNode *&TBAAInfo) const {
10069   LSBaseSDNode *LS = cast<LSBaseSDNode>(N);
10070
10071   Ptr = LS->getBasePtr();
10072   Size = LS->getMemoryVT().getSizeInBits() >> 3;
10073   SrcValue = LS->getSrcValue();
10074   SrcValueOffset = LS->getSrcValueOffset();
10075   SrcValueAlign = LS->getOriginalAlignment();
10076   TBAAInfo = LS->getTBAAInfo();
10077   return isa<LoadSDNode>(LS);
10078 }
10079
10080 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
10081 /// looking for aliasing nodes and adding them to the Aliases vector.
10082 void DAGCombiner::GatherAllAliases(SDNode *N, SDValue OriginalChain,
10083                                    SmallVector<SDValue, 8> &Aliases) {
10084   SmallVector<SDValue, 8> Chains;     // List of chains to visit.
10085   SmallPtrSet<SDNode *, 16> Visited;  // Visited node set.
10086
10087   // Get alias information for node.
10088   SDValue Ptr;
10089   int64_t Size;
10090   const Value *SrcValue;
10091   int SrcValueOffset;
10092   unsigned SrcValueAlign;
10093   const MDNode *SrcTBAAInfo;
10094   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset,
10095                               SrcValueAlign, SrcTBAAInfo);
10096
10097   // Starting off.
10098   Chains.push_back(OriginalChain);
10099   unsigned Depth = 0;
10100
10101   // Look at each chain and determine if it is an alias.  If so, add it to the
10102   // aliases list.  If not, then continue up the chain looking for the next
10103   // candidate.
10104   while (!Chains.empty()) {
10105     SDValue Chain = Chains.back();
10106     Chains.pop_back();
10107
10108     // For TokenFactor nodes, look at each operand and only continue up the
10109     // chain until we find two aliases.  If we've seen two aliases, assume we'll
10110     // find more and revert to original chain since the xform is unlikely to be
10111     // profitable.
10112     //
10113     // FIXME: The depth check could be made to return the last non-aliasing
10114     // chain we found before we hit a tokenfactor rather than the original
10115     // chain.
10116     if (Depth > 6 || Aliases.size() == 2) {
10117       Aliases.clear();
10118       Aliases.push_back(OriginalChain);
10119       break;
10120     }
10121
10122     // Don't bother if we've been before.
10123     if (!Visited.insert(Chain.getNode()))
10124       continue;
10125
10126     switch (Chain.getOpcode()) {
10127     case ISD::EntryToken:
10128       // Entry token is ideal chain operand, but handled in FindBetterChain.
10129       break;
10130
10131     case ISD::LOAD:
10132     case ISD::STORE: {
10133       // Get alias information for Chain.
10134       SDValue OpPtr;
10135       int64_t OpSize;
10136       const Value *OpSrcValue;
10137       int OpSrcValueOffset;
10138       unsigned OpSrcValueAlign;
10139       const MDNode *OpSrcTBAAInfo;
10140       bool IsOpLoad = FindAliasInfo(Chain.getNode(), OpPtr, OpSize,
10141                                     OpSrcValue, OpSrcValueOffset,
10142                                     OpSrcValueAlign,
10143                                     OpSrcTBAAInfo);
10144
10145       // If chain is alias then stop here.
10146       if (!(IsLoad && IsOpLoad) &&
10147           isAlias(Ptr, Size, SrcValue, SrcValueOffset, SrcValueAlign,
10148                   SrcTBAAInfo,
10149                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset,
10150                   OpSrcValueAlign, OpSrcTBAAInfo)) {
10151         Aliases.push_back(Chain);
10152       } else {
10153         // Look further up the chain.
10154         Chains.push_back(Chain.getOperand(0));
10155         ++Depth;
10156       }
10157       break;
10158     }
10159
10160     case ISD::TokenFactor:
10161       // We have to check each of the operands of the token factor for "small"
10162       // token factors, so we queue them up.  Adding the operands to the queue
10163       // (stack) in reverse order maintains the original order and increases the
10164       // likelihood that getNode will find a matching token factor (CSE.)
10165       if (Chain.getNumOperands() > 16) {
10166         Aliases.push_back(Chain);
10167         break;
10168       }
10169       for (unsigned n = Chain.getNumOperands(); n;)
10170         Chains.push_back(Chain.getOperand(--n));
10171       ++Depth;
10172       break;
10173
10174     default:
10175       // For all other instructions we will just have to take what we can get.
10176       Aliases.push_back(Chain);
10177       break;
10178     }
10179   }
10180 }
10181
10182 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
10183 /// for a better chain (aliasing node.)
10184 SDValue DAGCombiner::FindBetterChain(SDNode *N, SDValue OldChain) {
10185   SmallVector<SDValue, 8> Aliases;  // Ops for replacing token factor.
10186
10187   // Accumulate all the aliases to this node.
10188   GatherAllAliases(N, OldChain, Aliases);
10189
10190   // If no operands then chain to entry token.
10191   if (Aliases.size() == 0)
10192     return DAG.getEntryNode();
10193
10194   // If a single operand then chain to it.  We don't need to revisit it.
10195   if (Aliases.size() == 1)
10196     return Aliases[0];
10197
10198   // Construct a custom tailored token factor.
10199   return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
10200                      &Aliases[0], Aliases.size());
10201 }
10202
10203 // SelectionDAG::Combine - This is the entry point for the file.
10204 //
10205 void SelectionDAG::Combine(CombineLevel Level, AliasAnalysis &AA,
10206                            CodeGenOpt::Level OptLevel) {
10207   /// run - This is the main entry point to this class.
10208   ///
10209   DAGCombiner(*this, AA, OptLevel).Run(Level);
10210 }