lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // This pass is not a substitute for the LLVM IR instcombine pass. This pass is
  14 // primarily intended to handle simplification opportunities that are implicit
  15 // in the LLVM IR and exposed by the various codegen lowering phases.
  16 //
  17 //===----------------------------------------------------------------------===//
  18
  19 #define DEBUG_TYPE "dagcombine"
  20 #include "llvm/CodeGen/SelectionDAG.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/LLVMContext.h"
  23 #include "llvm/CodeGen/MachineFunction.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/PseudoSourceValue.h"
  26 #include "llvm/Analysis/AliasAnalysis.h"
  27 #include "llvm/Target/TargetData.h"
  28 #include "llvm/Target/TargetFrameInfo.h"
  29 #include "llvm/Target/TargetLowering.h"
  30 #include "llvm/Target/TargetMachine.h"
  31 #include "llvm/Target/TargetOptions.h"
  32 #include "llvm/ADT/SmallPtrSet.h"
  33 #include "llvm/ADT/Statistic.h"
  34 #include "llvm/Support/CommandLine.h"
  35 #include "llvm/Support/Debug.h"
  36 #include "llvm/Support/ErrorHandling.h"
  37 #include "llvm/Support/MathExtras.h"
  38 #include "llvm/Support/raw_ostream.h"
  39 #include <algorithm>
  40 using namespace llvm;
  41
  42 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  43 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  44 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  45 STATISTIC(OpsNarrowed     , "Number of load/op/store narrowed");
  46
  47 namespace {
  48   static cl::opt<bool>
  49     CombinerAA("combiner-alias-analysis", cl::Hidden,
  50                cl::desc("Turn on alias analysis during testing"));
  51
  52   static cl::opt<bool>
  53     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  54                cl::desc("Include global information in alias analysis"));
  55
  56 //------------------------------ DAGCombiner ---------------------------------//
  57
  58   class DAGCombiner {
  59     SelectionDAG &DAG;
  60     const TargetLowering &TLI;
  61     CombineLevel Level;
  62     CodeGenOpt::Level OptLevel;
  63     bool LegalOperations;
  64     bool LegalTypes;
  65
  66     // Worklist of all of the nodes that need to be simplified.
  67     std::vector<SDNode*> WorkList;
  68
  69     // AA - Used for DAG load/store alias analysis.
  70     AliasAnalysis &AA;
  71
  72     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  73     /// the instruction to the work lists because they might get more simplified
  74     /// now.
  75     ///
  76     void AddUsersToWorkList(SDNode *N) {
  77       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  78            UI != UE; ++UI)
  79         AddToWorkList(*UI);
  80     }
  81
  82     /// visit - call the node-specific routine that knows how to fold each
  83     /// particular type of node.
  84     SDValue visit(SDNode *N);
  85
  86   public:
  87     /// AddToWorkList - Add to the work list making sure it's instance is at the
  88     /// the back (next to be processed.)
  89     void AddToWorkList(SDNode *N) {
  90       removeFromWorkList(N);
  91       WorkList.push_back(N);
  92     }
  93
  94     /// removeFromWorkList - remove all instances of N from the worklist.
  95     ///
  96     void removeFromWorkList(SDNode *N) {
  97       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  98                      WorkList.end());
  99     }
 100
 101     SDValue CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 102                       bool AddTo = true);
 103
 104     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true) {
 105       return CombineTo(N, &Res, 1, AddTo);
 106     }
 107
 108     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1,
 109                       bool AddTo = true) {
 110       SDValue To[] = { Res0, Res1 };
 111       return CombineTo(N, To, 2, AddTo);
 112     }
 113
 114     void CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO);
 115
 116   private:
 117
 118     /// SimplifyDemandedBits - Check the specified integer node value to see if
 119     /// it can be simplified or if things it uses can be simplified by bit
 120     /// propagation.  If so, return true.
 121     bool SimplifyDemandedBits(SDValue Op) {
 122       unsigned BitWidth = Op.getValueType().getScalarType().getSizeInBits();
 123       APInt Demanded = APInt::getAllOnesValue(BitWidth);
 124       return SimplifyDemandedBits(Op, Demanded);
 125     }
 126
 127     bool SimplifyDemandedBits(SDValue Op, const APInt &Demanded);
 128
 129     bool CombineToPreIndexedLoadStore(SDNode *N);
 130     bool CombineToPostIndexedLoadStore(SDNode *N);
 131
 132     void ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad);
 133     SDValue PromoteOperand(SDValue Op, EVT PVT, bool &Replace);
 134     SDValue SExtPromoteOperand(SDValue Op, EVT PVT);
 135     SDValue ZExtPromoteOperand(SDValue Op, EVT PVT);
 136     SDValue PromoteIntBinOp(SDValue Op);
 137     SDValue PromoteIntShiftOp(SDValue Op);
 138     SDValue PromoteExtend(SDValue Op);
 139     bool PromoteLoad(SDValue Op);
 140
 141     /// combine - call the node-specific routine that knows how to fold each
 142     /// particular type of node. If that doesn't do anything, try the
 143     /// target-specific DAG combines.
 144     SDValue combine(SDNode *N);
 145
 146     // Visitation implementation - Implement dag node combining for different
 147     // node types.  The semantics are as follows:
 148     // Return Value:
 149     //   SDValue.getNode() == 0 - No change was made
 150     //   SDValue.getNode() == N - N was replaced, is dead and has been handled.
 151     //   otherwise              - N should be replaced by the returned Operand.
 152     //
 153     SDValue visitTokenFactor(SDNode *N);
 154     SDValue visitMERGE_VALUES(SDNode *N);
 155     SDValue visitADD(SDNode *N);
 156     SDValue visitSUB(SDNode *N);
 157     SDValue visitADDC(SDNode *N);
 158     SDValue visitADDE(SDNode *N);
 159     SDValue visitMUL(SDNode *N);
 160     SDValue visitSDIV(SDNode *N);
 161     SDValue visitUDIV(SDNode *N);
 162     SDValue visitSREM(SDNode *N);
 163     SDValue visitUREM(SDNode *N);
 164     SDValue visitMULHU(SDNode *N);
 165     SDValue visitMULHS(SDNode *N);
 166     SDValue visitSMUL_LOHI(SDNode *N);
 167     SDValue visitUMUL_LOHI(SDNode *N);
 168     SDValue visitSDIVREM(SDNode *N);
 169     SDValue visitUDIVREM(SDNode *N);
 170     SDValue visitAND(SDNode *N);
 171     SDValue visitOR(SDNode *N);
 172     SDValue visitXOR(SDNode *N);
 173     SDValue SimplifyVBinOp(SDNode *N);
 174     SDValue visitSHL(SDNode *N);
 175     SDValue visitSRA(SDNode *N);
 176     SDValue visitSRL(SDNode *N);
 177     SDValue visitCTLZ(SDNode *N);
 178     SDValue visitCTTZ(SDNode *N);
 179     SDValue visitCTPOP(SDNode *N);
 180     SDValue visitSELECT(SDNode *N);
 181     SDValue visitSELECT_CC(SDNode *N);
 182     SDValue visitSETCC(SDNode *N);
 183     SDValue visitSIGN_EXTEND(SDNode *N);
 184     SDValue visitZERO_EXTEND(SDNode *N);
 185     SDValue visitANY_EXTEND(SDNode *N);
 186     SDValue visitSIGN_EXTEND_INREG(SDNode *N);
 187     SDValue visitTRUNCATE(SDNode *N);
 188     SDValue visitBIT_CONVERT(SDNode *N);
 189     SDValue visitBUILD_PAIR(SDNode *N);
 190     SDValue visitFADD(SDNode *N);
 191     SDValue visitFSUB(SDNode *N);
 192     SDValue visitFMUL(SDNode *N);
 193     SDValue visitFDIV(SDNode *N);
 194     SDValue visitFREM(SDNode *N);
 195     SDValue visitFCOPYSIGN(SDNode *N);
 196     SDValue visitSINT_TO_FP(SDNode *N);
 197     SDValue visitUINT_TO_FP(SDNode *N);
 198     SDValue visitFP_TO_SINT(SDNode *N);
 199     SDValue visitFP_TO_UINT(SDNode *N);
 200     SDValue visitFP_ROUND(SDNode *N);
 201     SDValue visitFP_ROUND_INREG(SDNode *N);
 202     SDValue visitFP_EXTEND(SDNode *N);
 203     SDValue visitFNEG(SDNode *N);
 204     SDValue visitFABS(SDNode *N);
 205     SDValue visitBRCOND(SDNode *N);
 206     SDValue visitBR_CC(SDNode *N);
 207     SDValue visitLOAD(SDNode *N);
 208     SDValue visitSTORE(SDNode *N);
 209     SDValue visitINSERT_VECTOR_ELT(SDNode *N);
 210     SDValue visitEXTRACT_VECTOR_ELT(SDNode *N);
 211     SDValue visitBUILD_VECTOR(SDNode *N);
 212     SDValue visitCONCAT_VECTORS(SDNode *N);
 213     SDValue visitVECTOR_SHUFFLE(SDNode *N);
 214     SDValue visitMEMBARRIER(SDNode *N);
 215
 216     SDValue XformToShuffleWithZero(SDNode *N);
 217     SDValue ReassociateOps(unsigned Opc, DebugLoc DL, SDValue LHS, SDValue RHS);
 218
 219     SDValue visitShiftByConstant(SDNode *N, unsigned Amt);
 220
 221     bool SimplifySelectOps(SDNode *SELECT, SDValue LHS, SDValue RHS);
 222     SDValue SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 223     SDValue SimplifySelect(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2);
 224     SDValue SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2,
 225                              SDValue N3, ISD::CondCode CC,
 226                              bool NotExtCompare = false);
 227     SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
 228                           DebugLoc DL, bool foldBooleans = true);
 229     SDValue SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 230                                          unsigned HiOp);
 231     SDValue CombineConsecutiveLoads(SDNode *N, EVT VT);
 232     SDValue ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, EVT);
 233     SDValue BuildSDIV(SDNode *N);
 234     SDValue BuildUDIV(SDNode *N);
 235     SDNode *MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL);
 236     SDValue ReduceLoadWidth(SDNode *N);
 237     SDValue ReduceLoadOpStoreWidth(SDNode *N);
 238
 239     SDValue GetDemandedBits(SDValue V, const APInt &Mask);
 240
 241     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 242     /// looking for aliasing nodes and adding them to the Aliases vector.
 243     void GatherAllAliases(SDNode *N, SDValue OriginalChain,
 244                           SmallVector<SDValue, 8> &Aliases);
 245
 246     /// isAlias - Return true if there is any possibility that the two addresses
 247     /// overlap.
 248     bool isAlias(SDValue Ptr1, int64_t Size1,
 249                  const Value *SrcValue1, int SrcValueOffset1,
 250                  unsigned SrcValueAlign1,
 251                  SDValue Ptr2, int64_t Size2,
 252                  const Value *SrcValue2, int SrcValueOffset2,
 253                  unsigned SrcValueAlign2) const;
 254
 255     /// FindAliasInfo - Extracts the relevant alias information from the memory
 256     /// node.  Returns true if the operand was a load.
 257     bool FindAliasInfo(SDNode *N,
 258                        SDValue &Ptr, int64_t &Size,
 259                        const Value *&SrcValue, int &SrcValueOffset,
 260                        unsigned &SrcValueAlignment) const;
 261
 262     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 263     /// looking for a better chain (aliasing node.)
 264     SDValue FindBetterChain(SDNode *N, SDValue Chain);
 265
 266   public:
 267     DAGCombiner(SelectionDAG &D, AliasAnalysis &A, CodeGenOpt::Level OL)
 268       : DAG(D), TLI(D.getTargetLoweringInfo()), Level(Unrestricted),
 269         OptLevel(OL), LegalOperations(false), LegalTypes(false), AA(A) {}
 270
 271     /// Run - runs the dag combiner on all nodes in the work list
 272     void Run(CombineLevel AtLevel);
 273
 274     SelectionDAG &getDAG() const { return DAG; }
 275
 276     /// getShiftAmountTy - Returns a type large enough to hold any valid
 277     /// shift amount - before type legalization these can be huge.
 278     EVT getShiftAmountTy() {
 279       return LegalTypes ? TLI.getShiftAmountTy() : TLI.getPointerTy();
 280     }
 281
 282     /// isTypeLegal - This method returns true if we are running before type
 283     /// legalization or if the specified VT is legal.
 284     bool isTypeLegal(const EVT &VT) {
 285       if (!LegalTypes) return true;
 286       return TLI.isTypeLegal(VT);
 287     }
 288   };
 289 }
 290
 291
 292 namespace {
 293 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 294 /// nodes from the worklist.
 295 class WorkListRemover : public SelectionDAG::DAGUpdateListener {
 296   DAGCombiner &DC;
 297 public:
 298   explicit WorkListRemover(DAGCombiner &dc) : DC(dc) {}
 299
 300   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 301     DC.removeFromWorkList(N);
 302   }
 303
 304   virtual void NodeUpdated(SDNode *N) {
 305     // Ignore updates.
 306   }
 307 };
 308 }
 309
 310 //===----------------------------------------------------------------------===//
 311 //  TargetLowering::DAGCombinerInfo implementation
 312 //===----------------------------------------------------------------------===//
 313
 314 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 315   ((DAGCombiner*)DC)->AddToWorkList(N);
 316 }
 317
 318 SDValue TargetLowering::DAGCombinerInfo::
 319 CombineTo(SDNode *N, const std::vector<SDValue> &To, bool AddTo) {
 320   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size(), AddTo);
 321 }
 322
 323 SDValue TargetLowering::DAGCombinerInfo::
 324 CombineTo(SDNode *N, SDValue Res, bool AddTo) {
 325   return ((DAGCombiner*)DC)->CombineTo(N, Res, AddTo);
 326 }
 327
 328
 329 SDValue TargetLowering::DAGCombinerInfo::
 330 CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo) {
 331   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1, AddTo);
 332 }
 333
 334 void TargetLowering::DAGCombinerInfo::
 335 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 336   return ((DAGCombiner*)DC)->CommitTargetLoweringOpt(TLO);
 337 }
 338
 339 //===----------------------------------------------------------------------===//
 340 // Helper Functions
 341 //===----------------------------------------------------------------------===//
 342
 343 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 344 /// specified expression for the same cost as the expression itself, or 2 if we
 345 /// can compute the negated form more cheaply than the expression itself.
 346 static char isNegatibleForFree(SDValue Op, bool LegalOperations,
 347                                unsigned Depth = 0) {
 348   // No compile time optimizations on this type.
 349   if (Op.getValueType() == MVT::ppcf128)
 350     return 0;
 351
 352   // fneg is removable even if it has multiple uses.
 353   if (Op.getOpcode() == ISD::FNEG) return 2;
 354
 355   // Don't allow anything with multiple uses.
 356   if (!Op.hasOneUse()) return 0;
 357
 358   // Don't recurse exponentially.
 359   if (Depth > 6) return 0;
 360
 361   switch (Op.getOpcode()) {
 362   default: return false;
 363   case ISD::ConstantFP:
 364     // Don't invert constant FP values after legalize.  The negated constant
 365     // isn't necessarily legal.
 366     return LegalOperations ? 0 : 1;
 367   case ISD::FADD:
 368     // FIXME: determine better conditions for this xform.
 369     if (!UnsafeFPMath) return 0;
 370
 371     // fold (fsub (fadd A, B)) -> (fsub (fneg A), B)
 372     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 373       return V;
 374     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 375     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 376   case ISD::FSUB:
 377     // We can't turn -(A-B) into B-A when we honor signed zeros.
 378     if (!UnsafeFPMath) return 0;
 379
 380     // fold (fneg (fsub A, B)) -> (fsub B, A)
 381     return 1;
 382
 383   case ISD::FMUL:
 384   case ISD::FDIV:
 385     if (HonorSignDependentRoundingFPMath()) return 0;
 386
 387     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y) or (fmul X, (fneg Y))
 388     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 389       return V;
 390
 391     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 392
 393   case ISD::FP_EXTEND:
 394   case ISD::FP_ROUND:
 395   case ISD::FSIN:
 396     return isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1);
 397   }
 398 }
 399
 400 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 401 /// returns the newly negated expression.
 402 static SDValue GetNegatedExpression(SDValue Op, SelectionDAG &DAG,
 403                                     bool LegalOperations, unsigned Depth = 0) {
 404   // fneg is removable even if it has multiple uses.
 405   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 406
 407   // Don't allow anything with multiple uses.
 408   assert(Op.hasOneUse() && "Unknown reuse!");
 409
 410   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 411   switch (Op.getOpcode()) {
 412   default: llvm_unreachable("Unknown code");
 413   case ISD::ConstantFP: {
 414     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 415     V.changeSign();
 416     return DAG.getConstantFP(V, Op.getValueType());
 417   }
 418   case ISD::FADD:
 419     // FIXME: determine better conditions for this xform.
 420     assert(UnsafeFPMath);
 421
 422     // fold (fneg (fadd A, B)) -> (fsub (fneg A), B)
 423     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 424       return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 425                          GetNegatedExpression(Op.getOperand(0), DAG,
 426                                               LegalOperations, Depth+1),
 427                          Op.getOperand(1));
 428     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 429     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 430                        GetNegatedExpression(Op.getOperand(1), DAG,
 431                                             LegalOperations, Depth+1),
 432                        Op.getOperand(0));
 433   case ISD::FSUB:
 434     // We can't turn -(A-B) into B-A when we honor signed zeros.
 435     assert(UnsafeFPMath);
 436
 437     // fold (fneg (fsub 0, B)) -> B
 438     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 439       if (N0CFP->getValueAPF().isZero())
 440         return Op.getOperand(1);
 441
 442     // fold (fneg (fsub A, B)) -> (fsub B, A)
 443     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 444                        Op.getOperand(1), Op.getOperand(0));
 445
 446   case ISD::FMUL:
 447   case ISD::FDIV:
 448     assert(!HonorSignDependentRoundingFPMath());
 449
 450     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y)
 451     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 452       return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 453                          GetNegatedExpression(Op.getOperand(0), DAG,
 454                                               LegalOperations, Depth+1),
 455                          Op.getOperand(1));
 456
 457     // fold (fneg (fmul X, Y)) -> (fmul X, (fneg Y))
 458     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 459                        Op.getOperand(0),
 460                        GetNegatedExpression(Op.getOperand(1), DAG,
 461                                             LegalOperations, Depth+1));
 462
 463   case ISD::FP_EXTEND:
 464   case ISD::FSIN:
 465     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 466                        GetNegatedExpression(Op.getOperand(0), DAG,
 467                                             LegalOperations, Depth+1));
 468   case ISD::FP_ROUND:
 469       return DAG.getNode(ISD::FP_ROUND, Op.getDebugLoc(), Op.getValueType(),
 470                          GetNegatedExpression(Op.getOperand(0), DAG,
 471                                               LegalOperations, Depth+1),
 472                          Op.getOperand(1));
 473   }
 474 }
 475
 476
 477 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 478 // that selects between the values 1 and 0, making it equivalent to a setcc.
 479 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 480 // nodes based on the type of node we are checking.  This simplifies life a
 481 // bit for the callers.
 482 static bool isSetCCEquivalent(SDValue N, SDValue &LHS, SDValue &RHS,
 483                               SDValue &CC) {
 484   if (N.getOpcode() == ISD::SETCC) {
 485     LHS = N.getOperand(0);
 486     RHS = N.getOperand(1);
 487     CC  = N.getOperand(2);
 488     return true;
 489   }
 490   if (N.getOpcode() == ISD::SELECT_CC &&
 491       N.getOperand(2).getOpcode() == ISD::Constant &&
 492       N.getOperand(3).getOpcode() == ISD::Constant &&
 493       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 494       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 495     LHS = N.getOperand(0);
 496     RHS = N.getOperand(1);
 497     CC  = N.getOperand(4);
 498     return true;
 499   }
 500   return false;
 501 }
 502
 503 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 504 // one use.  If this is true, it allows the users to invert the operation for
 505 // free when it is profitable to do so.
 506 static bool isOneUseSetCC(SDValue N) {
 507   SDValue N0, N1, N2;
 508   if (isSetCCEquivalent(N, N0, N1, N2) && N.getNode()->hasOneUse())
 509     return true;
 510   return false;
 511 }
 512
 513 SDValue DAGCombiner::ReassociateOps(unsigned Opc, DebugLoc DL,
 514                                     SDValue N0, SDValue N1) {
 515   EVT VT = N0.getValueType();
 516   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 517     if (isa<ConstantSDNode>(N1)) {
 518       // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 519       SDValue OpNode =
 520         DAG.FoldConstantArithmetic(Opc, VT,
 521                                    cast<ConstantSDNode>(N0.getOperand(1)),
 522                                    cast<ConstantSDNode>(N1));
 523       return DAG.getNode(Opc, DL, VT, N0.getOperand(0), OpNode);
 524     } else if (N0.hasOneUse()) {
 525       // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 526       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 527                                    N0.getOperand(0), N1);
 528       AddToWorkList(OpNode.getNode());
 529       return DAG.getNode(Opc, DL, VT, OpNode, N0.getOperand(1));
 530     }
 531   }
 532
 533   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 534     if (isa<ConstantSDNode>(N0)) {
 535       // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 536       SDValue OpNode =
 537         DAG.FoldConstantArithmetic(Opc, VT,
 538                                    cast<ConstantSDNode>(N1.getOperand(1)),
 539                                    cast<ConstantSDNode>(N0));
 540       return DAG.getNode(Opc, DL, VT, N1.getOperand(0), OpNode);
 541     } else if (N1.hasOneUse()) {
 542       // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 543       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 544                                    N1.getOperand(0), N0);
 545       AddToWorkList(OpNode.getNode());
 546       return DAG.getNode(Opc, DL, VT, OpNode, N1.getOperand(1));
 547     }
 548   }
 549
 550   return SDValue();
 551 }
 552
 553 SDValue DAGCombiner::CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 554                                bool AddTo) {
 555   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 556   ++NodesCombined;
 557   DEBUG(dbgs() << "\nReplacing.1 ";
 558         N->dump(&DAG);
 559         dbgs() << "\nWith: ";
 560         To[0].getNode()->dump(&DAG);
 561         dbgs() << " and " << NumTo-1 << " other values\n";
 562         for (unsigned i = 0, e = NumTo; i != e; ++i)
 563           assert((!To[i].getNode() ||
 564                   N->getValueType(i) == To[i].getValueType()) &&
 565                  "Cannot combine value to value of different type!"));
 566   WorkListRemover DeadNodes(*this);
 567   DAG.ReplaceAllUsesWith(N, To, &DeadNodes);
 568
 569   if (AddTo) {
 570     // Push the new nodes and any users onto the worklist
 571     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 572       if (To[i].getNode()) {
 573         AddToWorkList(To[i].getNode());
 574         AddUsersToWorkList(To[i].getNode());
 575       }
 576     }
 577   }
 578
 579   // Finally, if the node is now dead, remove it from the graph.  The node
 580   // may not be dead if the replacement process recursively simplified to
 581   // something else needing this node.
 582   if (N->use_empty()) {
 583     // Nodes can be reintroduced into the worklist.  Make sure we do not
 584     // process a node that has been replaced.
 585     removeFromWorkList(N);
 586
 587     // Finally, since the node is now dead, remove it from the graph.
 588     DAG.DeleteNode(N);
 589   }
 590   return SDValue(N, 0);
 591 }
 592
 593 void DAGCombiner::
 594 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 595   // Replace all uses.  If any nodes become isomorphic to other nodes and
 596   // are deleted, make sure to remove them from our worklist.
 597   WorkListRemover DeadNodes(*this);
 598   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 599
 600   // Push the new node and any (possibly new) users onto the worklist.
 601   AddToWorkList(TLO.New.getNode());
 602   AddUsersToWorkList(TLO.New.getNode());
 603
 604   // Finally, if the node is now dead, remove it from the graph.  The node
 605   // may not be dead if the replacement process recursively simplified to
 606   // something else needing this node.
 607   if (TLO.Old.getNode()->use_empty()) {
 608     removeFromWorkList(TLO.Old.getNode());
 609
 610     // If the operands of this node are only used by the node, they will now
 611     // be dead.  Make sure to visit them first to delete dead nodes early.
 612     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands(); i != e; ++i)
 613       if (TLO.Old.getNode()->getOperand(i).getNode()->hasOneUse())
 614         AddToWorkList(TLO.Old.getNode()->getOperand(i).getNode());
 615
 616     DAG.DeleteNode(TLO.Old.getNode());
 617   }
 618 }
 619
 620 /// SimplifyDemandedBits - Check the specified integer node value to see if
 621 /// it can be simplified or if things it uses can be simplified by bit
 622 /// propagation.  If so, return true.
 623 bool DAGCombiner::SimplifyDemandedBits(SDValue Op, const APInt &Demanded) {
 624   TargetLowering::TargetLoweringOpt TLO(DAG, LegalTypes, LegalOperations);
 625   APInt KnownZero, KnownOne;
 626   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 627     return false;
 628
 629   // Revisit the node.
 630   AddToWorkList(Op.getNode());
 631
 632   // Replace the old value with the new one.
 633   ++NodesCombined;
 634   DEBUG(dbgs() << "\nReplacing.2 ";
 635         TLO.Old.getNode()->dump(&DAG);
 636         dbgs() << "\nWith: ";
 637         TLO.New.getNode()->dump(&DAG);
 638         dbgs() << '\n');
 639
 640   CommitTargetLoweringOpt(TLO);
 641   return true;
 642 }
 643
 644 void DAGCombiner::ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad) {
 645   DebugLoc dl = Load->getDebugLoc();
 646   EVT VT = Load->getValueType(0);
 647   SDValue Trunc = DAG.getNode(ISD::TRUNCATE, dl, VT, SDValue(ExtLoad, 0));
 648
 649   DEBUG(dbgs() << "\nReplacing.9 ";
 650         Load->dump(&DAG);
 651         dbgs() << "\nWith: ";
 652         Trunc.getNode()->dump(&DAG);
 653         dbgs() << '\n');
 654   WorkListRemover DeadNodes(*this);
 655   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 0), Trunc, &DeadNodes);
 656   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 1), SDValue(ExtLoad, 1),
 657                                 &DeadNodes);
 658   removeFromWorkList(Load);
 659   DAG.DeleteNode(Load);
 660   AddToWorkList(Trunc.getNode());
 661 }
 662
 663 SDValue DAGCombiner::PromoteOperand(SDValue Op, EVT PVT, bool &Replace) {
 664   Replace = false;
 665   DebugLoc dl = Op.getDebugLoc();
 666   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(Op)) {
 667     EVT MemVT = LD->getMemoryVT();
 668     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 669       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD : ISD::EXTLOAD)
 670       : LD->getExtensionType();
 671     Replace = true;
 672     return DAG.getExtLoad(ExtType, dl, PVT,
 673                           LD->getChain(), LD->getBasePtr(),
 674                           LD->getSrcValue(), LD->getSrcValueOffset(),
 675                           MemVT, LD->isVolatile(),
 676                           LD->isNonTemporal(), LD->getAlignment());
 677   }
 678
 679   unsigned Opc = Op.getOpcode();
 680   switch (Opc) {
 681   default: break;
 682   case ISD::AssertSext:
 683     return DAG.getNode(ISD::AssertSext, dl, PVT,
 684                        SExtPromoteOperand(Op.getOperand(0), PVT),
 685                        Op.getOperand(1));
 686   case ISD::AssertZext:
 687     return DAG.getNode(ISD::AssertZext, dl, PVT,
 688                        ZExtPromoteOperand(Op.getOperand(0), PVT),
 689                        Op.getOperand(1));
 690   case ISD::Constant: {
 691     unsigned ExtOpc =
 692       Op.getValueType().isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 693     return DAG.getNode(ExtOpc, dl, PVT, Op);
 694   }
 695   }
 696
 697   if (!TLI.isOperationLegal(ISD::ANY_EXTEND, PVT))
 698     return SDValue();
 699   return DAG.getNode(ISD::ANY_EXTEND, dl, PVT, Op);
 700 }
 701
 702 SDValue DAGCombiner::SExtPromoteOperand(SDValue Op, EVT PVT) {
 703   if (!TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, PVT))
 704     return SDValue();
 705   EVT OldVT = Op.getValueType();
 706   DebugLoc dl = Op.getDebugLoc();
 707   bool Replace = false;
 708   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 709   if (NewOp.getNode() == 0)
 710     return SDValue();
 711   AddToWorkList(NewOp.getNode());
 712
 713   if (Replace)
 714     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 715   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NewOp.getValueType(), NewOp,
 716                      DAG.getValueType(OldVT));
 717 }
 718
 719 SDValue DAGCombiner::ZExtPromoteOperand(SDValue Op, EVT PVT) {
 720   EVT OldVT = Op.getValueType();
 721   DebugLoc dl = Op.getDebugLoc();
 722   bool Replace = false;
 723   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 724   if (NewOp.getNode() == 0)
 725     return SDValue();
 726   AddToWorkList(NewOp.getNode());
 727
 728   if (Replace)
 729     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 730   return DAG.getZeroExtendInReg(NewOp, dl, OldVT);
 731 }
 732
 733 /// PromoteIntBinOp - Promote the specified integer binary operation if the
 734 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 735 /// promote i16 operations to i32 since i16 instructions are longer.
 736 SDValue DAGCombiner::PromoteIntBinOp(SDValue Op) {
 737   if (!LegalOperations)
 738     return SDValue();
 739
 740   EVT VT = Op.getValueType();
 741   if (VT.isVector() || !VT.isInteger())
 742     return SDValue();
 743
 744   // If operation type is 'undesirable', e.g. i16 on x86, consider
 745   // promoting it.
 746   unsigned Opc = Op.getOpcode();
 747   if (TLI.isTypeDesirableForOp(Opc, VT))
 748     return SDValue();
 749
 750   EVT PVT = VT;
 751   // Consult target whether it is a good idea to promote this operation and
 752   // what's the right type to promote it to.
 753   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 754     assert(PVT != VT && "Don't know what type to promote to!");
 755
 756     bool Replace0 = false;
 757     SDValue N0 = Op.getOperand(0);
 758     SDValue NN0 = PromoteOperand(N0, PVT, Replace0);
 759     if (NN0.getNode() == 0)
 760       return SDValue();
 761
 762     bool Replace1 = false;
 763     SDValue N1 = Op.getOperand(1);
 764     SDValue NN1;
 765     if (N0 == N1)
 766       NN1 = NN0;
 767     else {
 768       NN1 = PromoteOperand(N1, PVT, Replace1);
 769       if (NN1.getNode() == 0)
 770         return SDValue();
 771     }
 772
 773     AddToWorkList(NN0.getNode());
 774     if (NN1.getNode())
 775       AddToWorkList(NN1.getNode());
 776
 777     if (Replace0)
 778       ReplaceLoadWithPromotedLoad(N0.getNode(), NN0.getNode());
 779     if (Replace1)
 780       ReplaceLoadWithPromotedLoad(N1.getNode(), NN1.getNode());
 781
 782     DEBUG(dbgs() << "\nPromoting ";
 783           Op.getNode()->dump(&DAG));
 784     DebugLoc dl = Op.getDebugLoc();
 785     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 786                        DAG.getNode(Opc, dl, PVT, NN0, NN1));
 787   }
 788   return SDValue();
 789 }
 790
 791 /// PromoteIntShiftOp - Promote the specified integer shift operation if the
 792 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 793 /// promote i16 operations to i32 since i16 instructions are longer.
 794 SDValue DAGCombiner::PromoteIntShiftOp(SDValue Op) {
 795   if (!LegalOperations)
 796     return SDValue();
 797
 798   EVT VT = Op.getValueType();
 799   if (VT.isVector() || !VT.isInteger())
 800     return SDValue();
 801
 802   // If operation type is 'undesirable', e.g. i16 on x86, consider
 803   // promoting it.
 804   unsigned Opc = Op.getOpcode();
 805   if (TLI.isTypeDesirableForOp(Opc, VT))
 806     return SDValue();
 807
 808   EVT PVT = VT;
 809   // Consult target whether it is a good idea to promote this operation and
 810   // what's the right type to promote it to.
 811   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 812     assert(PVT != VT && "Don't know what type to promote to!");
 813
 814     bool Replace = false;
 815     SDValue N0 = Op.getOperand(0);
 816     if (Opc == ISD::SRA)
 817       N0 = SExtPromoteOperand(Op.getOperand(0), PVT);
 818     else if (Opc == ISD::SRL)
 819       N0 = ZExtPromoteOperand(Op.getOperand(0), PVT);
 820     else
 821       N0 = PromoteOperand(N0, PVT, Replace);
 822     if (N0.getNode() == 0)
 823       return SDValue();
 824
 825     AddToWorkList(N0.getNode());
 826     if (Replace)
 827       ReplaceLoadWithPromotedLoad(Op.getOperand(0).getNode(), N0.getNode());
 828
 829     DEBUG(dbgs() << "\nPromoting ";
 830           Op.getNode()->dump(&DAG));
 831     DebugLoc dl = Op.getDebugLoc();
 832     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 833                        DAG.getNode(Opc, dl, PVT, N0, Op.getOperand(1)));
 834   }
 835   return SDValue();
 836 }
 837
 838 SDValue DAGCombiner::PromoteExtend(SDValue Op) {
 839   if (!LegalOperations)
 840     return SDValue();
 841
 842   EVT VT = Op.getValueType();
 843   if (VT.isVector() || !VT.isInteger())
 844     return SDValue();
 845
 846   // If operation type is 'undesirable', e.g. i16 on x86, consider
 847   // promoting it.
 848   unsigned Opc = Op.getOpcode();
 849   if (TLI.isTypeDesirableForOp(Opc, VT))
 850     return SDValue();
 851
 852   EVT PVT = VT;
 853   // Consult target whether it is a good idea to promote this operation and
 854   // what's the right type to promote it to.
 855   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 856     assert(PVT != VT && "Don't know what type to promote to!");
 857     // fold (aext (aext x)) -> (aext x)
 858     // fold (aext (zext x)) -> (zext x)
 859     // fold (aext (sext x)) -> (sext x)
 860     DEBUG(dbgs() << "\nPromoting ";
 861           Op.getNode()->dump(&DAG));
 862     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), VT, Op.getOperand(0));
 863   }
 864   return SDValue();
 865 }
 866
 867 bool DAGCombiner::PromoteLoad(SDValue Op) {
 868   if (!LegalOperations)
 869     return false;
 870
 871   EVT VT = Op.getValueType();
 872   if (VT.isVector() || !VT.isInteger())
 873     return false;
 874
 875   // If operation type is 'undesirable', e.g. i16 on x86, consider
 876   // promoting it.
 877   unsigned Opc = Op.getOpcode();
 878   if (TLI.isTypeDesirableForOp(Opc, VT))
 879     return false;
 880
 881   EVT PVT = VT;
 882   // Consult target whether it is a good idea to promote this operation and
 883   // what's the right type to promote it to.
 884   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 885     assert(PVT != VT && "Don't know what type to promote to!");
 886
 887     DebugLoc dl = Op.getDebugLoc();
 888     SDNode *N = Op.getNode();
 889     LoadSDNode *LD = cast<LoadSDNode>(N);
 890     EVT MemVT = LD->getMemoryVT();
 891     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 892       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD : ISD::EXTLOAD)
 893       : LD->getExtensionType();
 894     SDValue NewLD = DAG.getExtLoad(ExtType, dl, PVT,
 895                                    LD->getChain(), LD->getBasePtr(),
 896                                    LD->getSrcValue(), LD->getSrcValueOffset(),
 897                                    MemVT, LD->isVolatile(),
 898                                    LD->isNonTemporal(), LD->getAlignment());
 899     SDValue Result = DAG.getNode(ISD::TRUNCATE, dl, VT, NewLD);
 900
 901     DEBUG(dbgs() << "\nPromoting ";
 902           N->dump(&DAG);
 903           dbgs() << "\nTo: ";
 904           Result.getNode()->dump(&DAG);
 905           dbgs() << '\n');
 906     WorkListRemover DeadNodes(*this);
 907     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result, &DeadNodes);
 908     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), NewLD.getValue(1), &DeadNodes);
 909     removeFromWorkList(N);
 910     DAG.DeleteNode(N);
 911     AddToWorkList(Result.getNode());
 912     return true;
 913   }
 914   return false;
 915 }
 916
 917
 918 //===----------------------------------------------------------------------===//
 919 //  Main DAG Combiner implementation
 920 //===----------------------------------------------------------------------===//
 921
 922 void DAGCombiner::Run(CombineLevel AtLevel) {
 923   // set the instance variables, so that the various visit routines may use it.
 924   Level = AtLevel;
 925   LegalOperations = Level >= NoIllegalOperations;
 926   LegalTypes = Level >= NoIllegalTypes;
 927
 928   // Add all the dag nodes to the worklist.
 929   WorkList.reserve(DAG.allnodes_size());
 930   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 931        E = DAG.allnodes_end(); I != E; ++I)
 932     WorkList.push_back(I);
 933
 934   // Create a dummy node (which is not added to allnodes), that adds a reference
 935   // to the root node, preventing it from being deleted, and tracking any
 936   // changes of the root.
 937   HandleSDNode Dummy(DAG.getRoot());
 938
 939   // The root of the dag may dangle to deleted nodes until the dag combiner is
 940   // done.  Set it to null to avoid confusion.
 941   DAG.setRoot(SDValue());
 942
 943   // while the worklist isn't empty, inspect the node on the end of it and
 944   // try and combine it.
 945   while (!WorkList.empty()) {
 946     SDNode *N = WorkList.back();
 947     WorkList.pop_back();
 948
 949     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 950     // N is deleted from the DAG, since they too may now be dead or may have a
 951     // reduced number of uses, allowing other xforms.
 952     if (N->use_empty() && N != &Dummy) {
 953       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 954         AddToWorkList(N->getOperand(i).getNode());
 955
 956       DAG.DeleteNode(N);
 957       continue;
 958     }
 959
 960     SDValue RV = combine(N);
 961
 962     if (RV.getNode() == 0)
 963       continue;
 964
 965     ++NodesCombined;
 966
 967     // If we get back the same node we passed in, rather than a new node or
 968     // zero, we know that the node must have defined multiple values and
 969     // CombineTo was used.  Since CombineTo takes care of the worklist
 970     // mechanics for us, we have no work to do in this case.
 971     if (RV.getNode() == N)
 972       continue;
 973
 974     assert(N->getOpcode() != ISD::DELETED_NODE &&
 975            RV.getNode()->getOpcode() != ISD::DELETED_NODE &&
 976            "Node was deleted but visit returned new node!");
 977
 978     DEBUG(dbgs() << "\nReplacing.3 ";
 979           N->dump(&DAG);
 980           dbgs() << "\nWith: ";
 981           RV.getNode()->dump(&DAG);
 982           dbgs() << '\n');
 983     WorkListRemover DeadNodes(*this);
 984     if (N->getNumValues() == RV.getNode()->getNumValues())
 985       DAG.ReplaceAllUsesWith(N, RV.getNode(), &DeadNodes);
 986     else {
 987       assert(N->getValueType(0) == RV.getValueType() &&
 988              N->getNumValues() == 1 && "Type mismatch");
 989       SDValue OpV = RV;
 990       DAG.ReplaceAllUsesWith(N, &OpV, &DeadNodes);
 991     }
 992
 993     // Push the new node and any users onto the worklist
 994     AddToWorkList(RV.getNode());
 995     AddUsersToWorkList(RV.getNode());
 996
 997     // Add any uses of the old node to the worklist in case this node is the
 998     // last one that uses them.  They may become dead after this node is
 999     // deleted.
1000     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1001       AddToWorkList(N->getOperand(i).getNode());
1002
1003     // Finally, if the node is now dead, remove it from the graph.  The node
1004     // may not be dead if the replacement process recursively simplified to
1005     // something else needing this node.
1006     if (N->use_empty()) {
1007       // Nodes can be reintroduced into the worklist.  Make sure we do not
1008       // process a node that has been replaced.
1009       removeFromWorkList(N);
1010
1011       // Finally, since the node is now dead, remove it from the graph.
1012       DAG.DeleteNode(N);
1013     }
1014   }
1015
1016   // If the root changed (e.g. it was a dead load, update the root).
1017   DAG.setRoot(Dummy.getValue());
1018 }
1019
1020 SDValue DAGCombiner::visit(SDNode *N) {
1021   switch (N->getOpcode()) {
1022   default: break;
1023   case ISD::TokenFactor:        return visitTokenFactor(N);
1024   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
1025   case ISD::ADD:                return visitADD(N);
1026   case ISD::SUB:                return visitSUB(N);
1027   case ISD::ADDC:               return visitADDC(N);
1028   case ISD::ADDE:               return visitADDE(N);
1029   case ISD::MUL:                return visitMUL(N);
1030   case ISD::SDIV:               return visitSDIV(N);
1031   case ISD::UDIV:               return visitUDIV(N);
1032   case ISD::SREM:               return visitSREM(N);
1033   case ISD::UREM:               return visitUREM(N);
1034   case ISD::MULHU:              return visitMULHU(N);
1035   case ISD::MULHS:              return visitMULHS(N);
1036   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
1037   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
1038   case ISD::SDIVREM:            return visitSDIVREM(N);
1039   case ISD::UDIVREM:            return visitUDIVREM(N);
1040   case ISD::AND:                return visitAND(N);
1041   case ISD::OR:                 return visitOR(N);
1042   case ISD::XOR:                return visitXOR(N);
1043   case ISD::SHL:                return visitSHL(N);
1044   case ISD::SRA:                return visitSRA(N);
1045   case ISD::SRL:                return visitSRL(N);
1046   case ISD::CTLZ:               return visitCTLZ(N);
1047   case ISD::CTTZ:               return visitCTTZ(N);
1048   case ISD::CTPOP:              return visitCTPOP(N);
1049   case ISD::SELECT:             return visitSELECT(N);
1050   case ISD::SELECT_CC:          return visitSELECT_CC(N);
1051   case ISD::SETCC:              return visitSETCC(N);
1052   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
1053   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
1054   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
1055   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
1056   case ISD::TRUNCATE:           return visitTRUNCATE(N);
1057   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
1058   case ISD::BUILD_PAIR:         return visitBUILD_PAIR(N);
1059   case ISD::FADD:               return visitFADD(N);
1060   case ISD::FSUB:               return visitFSUB(N);
1061   case ISD::FMUL:               return visitFMUL(N);
1062   case ISD::FDIV:               return visitFDIV(N);
1063   case ISD::FREM:               return visitFREM(N);
1064   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
1065   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
1066   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
1067   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
1068   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
1069   case ISD::FP_ROUND:           return visitFP_ROUND(N);
1070   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
1071   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
1072   case ISD::FNEG:               return visitFNEG(N);
1073   case ISD::FABS:               return visitFABS(N);
1074   case ISD::BRCOND:             return visitBRCOND(N);
1075   case ISD::BR_CC:              return visitBR_CC(N);
1076   case ISD::LOAD:               return visitLOAD(N);
1077   case ISD::STORE:              return visitSTORE(N);
1078   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
1079   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
1080   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
1081   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
1082   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
1083   case ISD::MEMBARRIER:         return visitMEMBARRIER(N);
1084   }
1085   return SDValue();
1086 }
1087
1088 SDValue DAGCombiner::combine(SDNode *N) {
1089   SDValue RV = visit(N);
1090
1091   // If nothing happened, try a target-specific DAG combine.
1092   if (RV.getNode() == 0) {
1093     assert(N->getOpcode() != ISD::DELETED_NODE &&
1094            "Node was deleted but visit returned NULL!");
1095
1096     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
1097         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
1098
1099       // Expose the DAG combiner to the target combiner impls.
1100       TargetLowering::DAGCombinerInfo
1101         DagCombineInfo(DAG, !LegalTypes, !LegalOperations, false, this);
1102
1103       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
1104     }
1105   }
1106
1107   // If nothing happened still, try promoting the operation.
1108   if (RV.getNode() == 0) {
1109     switch (N->getOpcode()) {
1110     default: break;
1111     case ISD::ADD:
1112     case ISD::SUB:
1113     case ISD::MUL:
1114     case ISD::AND:
1115     case ISD::OR:
1116     case ISD::XOR:
1117       RV = PromoteIntBinOp(SDValue(N, 0));
1118       break;
1119     case ISD::SHL:
1120     case ISD::SRA:
1121     case ISD::SRL:
1122       RV = PromoteIntShiftOp(SDValue(N, 0));
1123       break;
1124     case ISD::SIGN_EXTEND:
1125     case ISD::ZERO_EXTEND:
1126     case ISD::ANY_EXTEND:
1127       RV = PromoteExtend(SDValue(N, 0));
1128       break;
1129     case ISD::LOAD:
1130       if (PromoteLoad(SDValue(N, 0)))
1131         RV = SDValue(N, 0);
1132       break;
1133     }
1134   }
1135
1136   // If N is a commutative binary node, try commuting it to enable more
1137   // sdisel CSE.
1138   if (RV.getNode() == 0 &&
1139       SelectionDAG::isCommutativeBinOp(N->getOpcode()) &&
1140       N->getNumValues() == 1) {
1141     SDValue N0 = N->getOperand(0);
1142     SDValue N1 = N->getOperand(1);
1143
1144     // Constant operands are canonicalized to RHS.
1145     if (isa<ConstantSDNode>(N0) || !isa<ConstantSDNode>(N1)) {
1146       SDValue Ops[] = { N1, N0 };
1147       SDNode *CSENode = DAG.getNodeIfExists(N->getOpcode(), N->getVTList(),
1148                                             Ops, 2);
1149       if (CSENode)
1150         return SDValue(CSENode, 0);
1151     }
1152   }
1153
1154   return RV;
1155 }
1156
1157 /// getInputChainForNode - Given a node, return its input chain if it has one,
1158 /// otherwise return a null sd operand.
1159 static SDValue getInputChainForNode(SDNode *N) {
1160   if (unsigned NumOps = N->getNumOperands()) {
1161     if (N->getOperand(0).getValueType() == MVT::Other)
1162       return N->getOperand(0);
1163     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
1164       return N->getOperand(NumOps-1);
1165     for (unsigned i = 1; i < NumOps-1; ++i)
1166       if (N->getOperand(i).getValueType() == MVT::Other)
1167         return N->getOperand(i);
1168   }
1169   return SDValue();
1170 }
1171
1172 SDValue DAGCombiner::visitTokenFactor(SDNode *N) {
1173   // If N has two operands, where one has an input chain equal to the other,
1174   // the 'other' chain is redundant.
1175   if (N->getNumOperands() == 2) {
1176     if (getInputChainForNode(N->getOperand(0).getNode()) == N->getOperand(1))
1177       return N->getOperand(0);
1178     if (getInputChainForNode(N->getOperand(1).getNode()) == N->getOperand(0))
1179       return N->getOperand(1);
1180   }
1181
1182   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
1183   SmallVector<SDValue, 8> Ops;    // Ops for replacing token factor.
1184   SmallPtrSet<SDNode*, 16> SeenOps;
1185   bool Changed = false;             // If we should replace this token factor.
1186
1187   // Start out with this token factor.
1188   TFs.push_back(N);
1189
1190   // Iterate through token factors.  The TFs grows when new token factors are
1191   // encountered.
1192   for (unsigned i = 0; i < TFs.size(); ++i) {
1193     SDNode *TF = TFs[i];
1194
1195     // Check each of the operands.
1196     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
1197       SDValue Op = TF->getOperand(i);
1198
1199       switch (Op.getOpcode()) {
1200       case ISD::EntryToken:
1201         // Entry tokens don't need to be added to the list. They are
1202         // rededundant.
1203         Changed = true;
1204         break;
1205
1206       case ISD::TokenFactor:
1207         if (Op.hasOneUse() &&
1208             std::find(TFs.begin(), TFs.end(), Op.getNode()) == TFs.end()) {
1209           // Queue up for processing.
1210           TFs.push_back(Op.getNode());
1211           // Clean up in case the token factor is removed.
1212           AddToWorkList(Op.getNode());
1213           Changed = true;
1214           break;
1215         }
1216         // Fall thru
1217
1218       default:
1219         // Only add if it isn't already in the list.
1220         if (SeenOps.insert(Op.getNode()))
1221           Ops.push_back(Op);
1222         else
1223           Changed = true;
1224         break;
1225       }
1226     }
1227   }
1228
1229   SDValue Result;
1230
1231   // If we've change things around then replace token factor.
1232   if (Changed) {
1233     if (Ops.empty()) {
1234       // The entry token is the only possible outcome.
1235       Result = DAG.getEntryNode();
1236     } else {
1237       // New and improved token factor.
1238       Result = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
1239                            MVT::Other, &Ops[0], Ops.size());
1240     }
1241
1242     // Don't add users to work list.
1243     return CombineTo(N, Result, false);
1244   }
1245
1246   return Result;
1247 }
1248
1249 /// MERGE_VALUES can always be eliminated.
1250 SDValue DAGCombiner::visitMERGE_VALUES(SDNode *N) {
1251   WorkListRemover DeadNodes(*this);
1252   // Replacing results may cause a different MERGE_VALUES to suddenly
1253   // be CSE'd with N, and carry its uses with it. Iterate until no
1254   // uses remain, to ensure that the node can be safely deleted.
1255   do {
1256     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1257       DAG.ReplaceAllUsesOfValueWith(SDValue(N, i), N->getOperand(i),
1258                                     &DeadNodes);
1259   } while (!N->use_empty());
1260   removeFromWorkList(N);
1261   DAG.DeleteNode(N);
1262   return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1263 }
1264
1265 static
1266 SDValue combineShlAddConstant(DebugLoc DL, SDValue N0, SDValue N1,
1267                               SelectionDAG &DAG) {
1268   EVT VT = N0.getValueType();
1269   SDValue N00 = N0.getOperand(0);
1270   SDValue N01 = N0.getOperand(1);
1271   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
1272
1273   if (N01C && N00.getOpcode() == ISD::ADD && N00.getNode()->hasOneUse() &&
1274       isa<ConstantSDNode>(N00.getOperand(1))) {
1275     // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1276     N0 = DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
1277                      DAG.getNode(ISD::SHL, N00.getDebugLoc(), VT,
1278                                  N00.getOperand(0), N01),
1279                      DAG.getNode(ISD::SHL, N01.getDebugLoc(), VT,
1280                                  N00.getOperand(1), N01));
1281     return DAG.getNode(ISD::ADD, DL, VT, N0, N1);
1282   }
1283
1284   return SDValue();
1285 }
1286
1287 SDValue DAGCombiner::visitADD(SDNode *N) {
1288   SDValue N0 = N->getOperand(0);
1289   SDValue N1 = N->getOperand(1);
1290   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1291   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1292   EVT VT = N0.getValueType();
1293
1294   // fold vector ops
1295   if (VT.isVector()) {
1296     SDValue FoldedVOp = SimplifyVBinOp(N);
1297     if (FoldedVOp.getNode()) return FoldedVOp;
1298   }
1299
1300   // fold (add x, undef) -> undef
1301   if (N0.getOpcode() == ISD::UNDEF)
1302     return N0;
1303   if (N1.getOpcode() == ISD::UNDEF)
1304     return N1;
1305   // fold (add c1, c2) -> c1+c2
1306   if (N0C && N1C)
1307     return DAG.FoldConstantArithmetic(ISD::ADD, VT, N0C, N1C);
1308   // canonicalize constant to RHS
1309   if (N0C && !N1C)
1310     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0);
1311   // fold (add x, 0) -> x
1312   if (N1C && N1C->isNullValue())
1313     return N0;
1314   // fold (add Sym, c) -> Sym+c
1315   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1316     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA) && N1C &&
1317         GA->getOpcode() == ISD::GlobalAddress)
1318       return DAG.getGlobalAddress(GA->getGlobal(), VT,
1319                                   GA->getOffset() +
1320                                     (uint64_t)N1C->getSExtValue());
1321   // fold ((c1-A)+c2) -> (c1+c2)-A
1322   if (N1C && N0.getOpcode() == ISD::SUB)
1323     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
1324       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1325                          DAG.getConstant(N1C->getAPIntValue()+
1326                                          N0C->getAPIntValue(), VT),
1327                          N0.getOperand(1));
1328   // reassociate add
1329   SDValue RADD = ReassociateOps(ISD::ADD, N->getDebugLoc(), N0, N1);
1330   if (RADD.getNode() != 0)
1331     return RADD;
1332   // fold ((0-A) + B) -> B-A
1333   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
1334       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
1335     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1, N0.getOperand(1));
1336   // fold (A + (0-B)) -> A-B
1337   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
1338       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
1339     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1.getOperand(1));
1340   // fold (A+(B-A)) -> B
1341   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
1342     return N1.getOperand(0);
1343   // fold ((B-A)+A) -> B
1344   if (N0.getOpcode() == ISD::SUB && N1 == N0.getOperand(1))
1345     return N0.getOperand(0);
1346   // fold (A+(B-(A+C))) to (B-C)
1347   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1348       N0 == N1.getOperand(1).getOperand(0))
1349     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1350                        N1.getOperand(1).getOperand(1));
1351   // fold (A+(B-(C+A))) to (B-C)
1352   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1353       N0 == N1.getOperand(1).getOperand(1))
1354     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1355                        N1.getOperand(1).getOperand(0));
1356   // fold (A+((B-A)+or-C)) to (B+or-C)
1357   if ((N1.getOpcode() == ISD::SUB || N1.getOpcode() == ISD::ADD) &&
1358       N1.getOperand(0).getOpcode() == ISD::SUB &&
1359       N0 == N1.getOperand(0).getOperand(1))
1360     return DAG.getNode(N1.getOpcode(), N->getDebugLoc(), VT,
1361                        N1.getOperand(0).getOperand(0), N1.getOperand(1));
1362
1363   // fold (A-B)+(C-D) to (A+C)-(B+D) when A or C is constant
1364   if (N0.getOpcode() == ISD::SUB && N1.getOpcode() == ISD::SUB) {
1365     SDValue N00 = N0.getOperand(0);
1366     SDValue N01 = N0.getOperand(1);
1367     SDValue N10 = N1.getOperand(0);
1368     SDValue N11 = N1.getOperand(1);
1369
1370     if (isa<ConstantSDNode>(N00) || isa<ConstantSDNode>(N10))
1371       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1372                          DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT, N00, N10),
1373                          DAG.getNode(ISD::ADD, N1.getDebugLoc(), VT, N01, N11));
1374   }
1375
1376   if (!VT.isVector() && SimplifyDemandedBits(SDValue(N, 0)))
1377     return SDValue(N, 0);
1378
1379   // fold (a+b) -> (a|b) iff a and b share no bits.
1380   if (VT.isInteger() && !VT.isVector()) {
1381     APInt LHSZero, LHSOne;
1382     APInt RHSZero, RHSOne;
1383     APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
1384     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1385
1386     if (LHSZero.getBoolValue()) {
1387       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1388
1389       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1390       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1391       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1392           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1393         return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1);
1394     }
1395   }
1396
1397   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1398   if (N0.getOpcode() == ISD::SHL && N0.getNode()->hasOneUse()) {
1399     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N0, N1, DAG);
1400     if (Result.getNode()) return Result;
1401   }
1402   if (N1.getOpcode() == ISD::SHL && N1.getNode()->hasOneUse()) {
1403     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N1, N0, DAG);
1404     if (Result.getNode()) return Result;
1405   }
1406
1407   // fold (add x, shl(0 - y, n)) -> sub(x, shl(y, n))
1408   if (N1.getOpcode() == ISD::SHL &&
1409       N1.getOperand(0).getOpcode() == ISD::SUB)
1410     if (ConstantSDNode *C =
1411           dyn_cast<ConstantSDNode>(N1.getOperand(0).getOperand(0)))
1412       if (C->getAPIntValue() == 0)
1413         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0,
1414                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1415                                        N1.getOperand(0).getOperand(1),
1416                                        N1.getOperand(1)));
1417   if (N0.getOpcode() == ISD::SHL &&
1418       N0.getOperand(0).getOpcode() == ISD::SUB)
1419     if (ConstantSDNode *C =
1420           dyn_cast<ConstantSDNode>(N0.getOperand(0).getOperand(0)))
1421       if (C->getAPIntValue() == 0)
1422         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1,
1423                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1424                                        N0.getOperand(0).getOperand(1),
1425                                        N0.getOperand(1)));
1426
1427   return SDValue();
1428 }
1429
1430 SDValue DAGCombiner::visitADDC(SDNode *N) {
1431   SDValue N0 = N->getOperand(0);
1432   SDValue N1 = N->getOperand(1);
1433   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1434   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1435   EVT VT = N0.getValueType();
1436
1437   // If the flag result is dead, turn this into an ADD.
1438   if (N->hasNUsesOfValue(0, 1))
1439     return CombineTo(N, DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0),
1440                      DAG.getNode(ISD::CARRY_FALSE,
1441                                  N->getDebugLoc(), MVT::Flag));
1442
1443   // canonicalize constant to RHS.
1444   if (N0C && !N1C)
1445     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1446
1447   // fold (addc x, 0) -> x + no carry out
1448   if (N1C && N1C->isNullValue())
1449     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE,
1450                                         N->getDebugLoc(), MVT::Flag));
1451
1452   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1453   APInt LHSZero, LHSOne;
1454   APInt RHSZero, RHSOne;
1455   APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
1456   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1457
1458   if (LHSZero.getBoolValue()) {
1459     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1460
1461     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1462     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1463     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1464         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1465       return CombineTo(N, DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1),
1466                        DAG.getNode(ISD::CARRY_FALSE,
1467                                    N->getDebugLoc(), MVT::Flag));
1468   }
1469
1470   return SDValue();
1471 }
1472
1473 SDValue DAGCombiner::visitADDE(SDNode *N) {
1474   SDValue N0 = N->getOperand(0);
1475   SDValue N1 = N->getOperand(1);
1476   SDValue CarryIn = N->getOperand(2);
1477   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1478   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1479
1480   // canonicalize constant to RHS
1481   if (N0C && !N1C)
1482     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(),
1483                        N1, N0, CarryIn);
1484
1485   // fold (adde x, y, false) -> (addc x, y)
1486   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1487     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1488
1489   return SDValue();
1490 }
1491
1492 SDValue DAGCombiner::visitSUB(SDNode *N) {
1493   SDValue N0 = N->getOperand(0);
1494   SDValue N1 = N->getOperand(1);
1495   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1496   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1497   EVT VT = N0.getValueType();
1498
1499   // fold vector ops
1500   if (VT.isVector()) {
1501     SDValue FoldedVOp = SimplifyVBinOp(N);
1502     if (FoldedVOp.getNode()) return FoldedVOp;
1503   }
1504
1505   // fold (sub x, x) -> 0
1506   if (N0 == N1)
1507     return DAG.getConstant(0, N->getValueType(0));
1508   // fold (sub c1, c2) -> c1-c2
1509   if (N0C && N1C)
1510     return DAG.FoldConstantArithmetic(ISD::SUB, VT, N0C, N1C);
1511   // fold (sub x, c) -> (add x, -c)
1512   if (N1C)
1513     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0,
1514                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1515   // Canonicalize (sub -1, x) -> ~x, i.e. (xor x, -1)
1516   if (N0C && N0C->isAllOnesValue())
1517     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
1518   // fold (A+B)-A -> B
1519   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1520     return N0.getOperand(1);
1521   // fold (A+B)-B -> A
1522   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1523     return N0.getOperand(0);
1524   // fold ((A+(B+or-C))-B) -> A+or-C
1525   if (N0.getOpcode() == ISD::ADD &&
1526       (N0.getOperand(1).getOpcode() == ISD::SUB ||
1527        N0.getOperand(1).getOpcode() == ISD::ADD) &&
1528       N0.getOperand(1).getOperand(0) == N1)
1529     return DAG.getNode(N0.getOperand(1).getOpcode(), N->getDebugLoc(), VT,
1530                        N0.getOperand(0), N0.getOperand(1).getOperand(1));
1531   // fold ((A+(C+B))-B) -> A+C
1532   if (N0.getOpcode() == ISD::ADD &&
1533       N0.getOperand(1).getOpcode() == ISD::ADD &&
1534       N0.getOperand(1).getOperand(1) == N1)
1535     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1536                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1537   // fold ((A-(B-C))-C) -> A-B
1538   if (N0.getOpcode() == ISD::SUB &&
1539       N0.getOperand(1).getOpcode() == ISD::SUB &&
1540       N0.getOperand(1).getOperand(1) == N1)
1541     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1542                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1543
1544   // If either operand of a sub is undef, the result is undef
1545   if (N0.getOpcode() == ISD::UNDEF)
1546     return N0;
1547   if (N1.getOpcode() == ISD::UNDEF)
1548     return N1;
1549
1550   // If the relocation model supports it, consider symbol offsets.
1551   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1552     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA)) {
1553       // fold (sub Sym, c) -> Sym-c
1554       if (N1C && GA->getOpcode() == ISD::GlobalAddress)
1555         return DAG.getGlobalAddress(GA->getGlobal(), VT,
1556                                     GA->getOffset() -
1557                                       (uint64_t)N1C->getSExtValue());
1558       // fold (sub Sym+c1, Sym+c2) -> c1-c2
1559       if (GlobalAddressSDNode *GB = dyn_cast<GlobalAddressSDNode>(N1))
1560         if (GA->getGlobal() == GB->getGlobal())
1561           return DAG.getConstant((uint64_t)GA->getOffset() - GB->getOffset(),
1562                                  VT);
1563     }
1564
1565   return SDValue();
1566 }
1567
1568 SDValue DAGCombiner::visitMUL(SDNode *N) {
1569   SDValue N0 = N->getOperand(0);
1570   SDValue N1 = N->getOperand(1);
1571   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1572   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1573   EVT VT = N0.getValueType();
1574
1575   // fold vector ops
1576   if (VT.isVector()) {
1577     SDValue FoldedVOp = SimplifyVBinOp(N);
1578     if (FoldedVOp.getNode()) return FoldedVOp;
1579   }
1580
1581   // fold (mul x, undef) -> 0
1582   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1583     return DAG.getConstant(0, VT);
1584   // fold (mul c1, c2) -> c1*c2
1585   if (N0C && N1C)
1586     return DAG.FoldConstantArithmetic(ISD::MUL, VT, N0C, N1C);
1587   // canonicalize constant to RHS
1588   if (N0C && !N1C)
1589     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT, N1, N0);
1590   // fold (mul x, 0) -> 0
1591   if (N1C && N1C->isNullValue())
1592     return N1;
1593   // fold (mul x, -1) -> 0-x
1594   if (N1C && N1C->isAllOnesValue())
1595     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1596                        DAG.getConstant(0, VT), N0);
1597   // fold (mul x, (1 << c)) -> x << c
1598   if (N1C && N1C->getAPIntValue().isPowerOf2())
1599     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1600                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1601                                        getShiftAmountTy()));
1602   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1603   if (N1C && (-N1C->getAPIntValue()).isPowerOf2()) {
1604     unsigned Log2Val = (-N1C->getAPIntValue()).logBase2();
1605     // FIXME: If the input is something that is easily negated (e.g. a
1606     // single-use add), we should put the negate there.
1607     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1608                        DAG.getConstant(0, VT),
1609                        DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1610                             DAG.getConstant(Log2Val, getShiftAmountTy())));
1611   }
1612   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1613   if (N1C && N0.getOpcode() == ISD::SHL &&
1614       isa<ConstantSDNode>(N0.getOperand(1))) {
1615     SDValue C3 = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1616                              N1, N0.getOperand(1));
1617     AddToWorkList(C3.getNode());
1618     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1619                        N0.getOperand(0), C3);
1620   }
1621
1622   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1623   // use.
1624   {
1625     SDValue Sh(0,0), Y(0,0);
1626     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1627     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1628         N0.getNode()->hasOneUse()) {
1629       Sh = N0; Y = N1;
1630     } else if (N1.getOpcode() == ISD::SHL &&
1631                isa<ConstantSDNode>(N1.getOperand(1)) &&
1632                N1.getNode()->hasOneUse()) {
1633       Sh = N1; Y = N0;
1634     }
1635
1636     if (Sh.getNode()) {
1637       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1638                                 Sh.getOperand(0), Y);
1639       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1640                          Mul, Sh.getOperand(1));
1641     }
1642   }
1643
1644   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1645   if (N1C && N0.getOpcode() == ISD::ADD && N0.getNode()->hasOneUse() &&
1646       isa<ConstantSDNode>(N0.getOperand(1)))
1647     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1648                        DAG.getNode(ISD::MUL, N0.getDebugLoc(), VT,
1649                                    N0.getOperand(0), N1),
1650                        DAG.getNode(ISD::MUL, N1.getDebugLoc(), VT,
1651                                    N0.getOperand(1), N1));
1652
1653   // reassociate mul
1654   SDValue RMUL = ReassociateOps(ISD::MUL, N->getDebugLoc(), N0, N1);
1655   if (RMUL.getNode() != 0)
1656     return RMUL;
1657
1658   return SDValue();
1659 }
1660
1661 SDValue DAGCombiner::visitSDIV(SDNode *N) {
1662   SDValue N0 = N->getOperand(0);
1663   SDValue N1 = N->getOperand(1);
1664   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1665   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1666   EVT VT = N->getValueType(0);
1667
1668   // fold vector ops
1669   if (VT.isVector()) {
1670     SDValue FoldedVOp = SimplifyVBinOp(N);
1671     if (FoldedVOp.getNode()) return FoldedVOp;
1672   }
1673
1674   // fold (sdiv c1, c2) -> c1/c2
1675   if (N0C && N1C && !N1C->isNullValue())
1676     return DAG.FoldConstantArithmetic(ISD::SDIV, VT, N0C, N1C);
1677   // fold (sdiv X, 1) -> X
1678   if (N1C && N1C->getSExtValue() == 1LL)
1679     return N0;
1680   // fold (sdiv X, -1) -> 0-X
1681   if (N1C && N1C->isAllOnesValue())
1682     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1683                        DAG.getConstant(0, VT), N0);
1684   // If we know the sign bits of both operands are zero, strength reduce to a
1685   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1686   if (!VT.isVector()) {
1687     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1688       return DAG.getNode(ISD::UDIV, N->getDebugLoc(), N1.getValueType(),
1689                          N0, N1);
1690   }
1691   // fold (sdiv X, pow2) -> simple ops after legalize
1692   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap() &&
1693       (isPowerOf2_64(N1C->getSExtValue()) ||
1694        isPowerOf2_64(-N1C->getSExtValue()))) {
1695     // If dividing by powers of two is cheap, then don't perform the following
1696     // fold.
1697     if (TLI.isPow2DivCheap())
1698       return SDValue();
1699
1700     int64_t pow2 = N1C->getSExtValue();
1701     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1702     unsigned lg2 = Log2_64(abs2);
1703
1704     // Splat the sign bit into the register
1705     SDValue SGN = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
1706                               DAG.getConstant(VT.getSizeInBits()-1,
1707                                               getShiftAmountTy()));
1708     AddToWorkList(SGN.getNode());
1709
1710     // Add (N0 < 0) ? abs2 - 1 : 0;
1711     SDValue SRL = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, SGN,
1712                               DAG.getConstant(VT.getSizeInBits() - lg2,
1713                                               getShiftAmountTy()));
1714     SDValue ADD = DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, SRL);
1715     AddToWorkList(SRL.getNode());
1716     AddToWorkList(ADD.getNode());    // Divide by pow2
1717     SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, ADD,
1718                               DAG.getConstant(lg2, getShiftAmountTy()));
1719
1720     // If we're dividing by a positive value, we're done.  Otherwise, we must
1721     // negate the result.
1722     if (pow2 > 0)
1723       return SRA;
1724
1725     AddToWorkList(SRA.getNode());
1726     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1727                        DAG.getConstant(0, VT), SRA);
1728   }
1729
1730   // if integer divide is expensive and we satisfy the requirements, emit an
1731   // alternate sequence.
1732   if (N1C && (N1C->getSExtValue() < -1 || N1C->getSExtValue() > 1) &&
1733       !TLI.isIntDivCheap()) {
1734     SDValue Op = BuildSDIV(N);
1735     if (Op.getNode()) return Op;
1736   }
1737
1738   // undef / X -> 0
1739   if (N0.getOpcode() == ISD::UNDEF)
1740     return DAG.getConstant(0, VT);
1741   // X / undef -> undef
1742   if (N1.getOpcode() == ISD::UNDEF)
1743     return N1;
1744
1745   return SDValue();
1746 }
1747
1748 SDValue DAGCombiner::visitUDIV(SDNode *N) {
1749   SDValue N0 = N->getOperand(0);
1750   SDValue N1 = N->getOperand(1);
1751   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1752   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1753   EVT VT = N->getValueType(0);
1754
1755   // fold vector ops
1756   if (VT.isVector()) {
1757     SDValue FoldedVOp = SimplifyVBinOp(N);
1758     if (FoldedVOp.getNode()) return FoldedVOp;
1759   }
1760
1761   // fold (udiv c1, c2) -> c1/c2
1762   if (N0C && N1C && !N1C->isNullValue())
1763     return DAG.FoldConstantArithmetic(ISD::UDIV, VT, N0C, N1C);
1764   // fold (udiv x, (1 << c)) -> x >>u c
1765   if (N1C && N1C->getAPIntValue().isPowerOf2())
1766     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
1767                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1768                                        getShiftAmountTy()));
1769   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1770   if (N1.getOpcode() == ISD::SHL) {
1771     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1772       if (SHC->getAPIntValue().isPowerOf2()) {
1773         EVT ADDVT = N1.getOperand(1).getValueType();
1774         SDValue Add = DAG.getNode(ISD::ADD, N->getDebugLoc(), ADDVT,
1775                                   N1.getOperand(1),
1776                                   DAG.getConstant(SHC->getAPIntValue()
1777                                                                   .logBase2(),
1778                                                   ADDVT));
1779         AddToWorkList(Add.getNode());
1780         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, Add);
1781       }
1782     }
1783   }
1784   // fold (udiv x, c) -> alternate
1785   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1786     SDValue Op = BuildUDIV(N);
1787     if (Op.getNode()) return Op;
1788   }
1789
1790   // undef / X -> 0
1791   if (N0.getOpcode() == ISD::UNDEF)
1792     return DAG.getConstant(0, VT);
1793   // X / undef -> undef
1794   if (N1.getOpcode() == ISD::UNDEF)
1795     return N1;
1796
1797   return SDValue();
1798 }
1799
1800 SDValue DAGCombiner::visitSREM(SDNode *N) {
1801   SDValue N0 = N->getOperand(0);
1802   SDValue N1 = N->getOperand(1);
1803   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1804   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1805   EVT VT = N->getValueType(0);
1806
1807   // fold (srem c1, c2) -> c1%c2
1808   if (N0C && N1C && !N1C->isNullValue())
1809     return DAG.FoldConstantArithmetic(ISD::SREM, VT, N0C, N1C);
1810   // If we know the sign bits of both operands are zero, strength reduce to a
1811   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1812   if (!VT.isVector()) {
1813     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1814       return DAG.getNode(ISD::UREM, N->getDebugLoc(), VT, N0, N1);
1815   }
1816
1817   // If X/C can be simplified by the division-by-constant logic, lower
1818   // X%C to the equivalent of X-X/C*C.
1819   if (N1C && !N1C->isNullValue()) {
1820     SDValue Div = DAG.getNode(ISD::SDIV, N->getDebugLoc(), VT, N0, N1);
1821     AddToWorkList(Div.getNode());
1822     SDValue OptimizedDiv = combine(Div.getNode());
1823     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1824       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1825                                 OptimizedDiv, N1);
1826       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1827       AddToWorkList(Mul.getNode());
1828       return Sub;
1829     }
1830   }
1831
1832   // undef % X -> 0
1833   if (N0.getOpcode() == ISD::UNDEF)
1834     return DAG.getConstant(0, VT);
1835   // X % undef -> undef
1836   if (N1.getOpcode() == ISD::UNDEF)
1837     return N1;
1838
1839   return SDValue();
1840 }
1841
1842 SDValue DAGCombiner::visitUREM(SDNode *N) {
1843   SDValue N0 = N->getOperand(0);
1844   SDValue N1 = N->getOperand(1);
1845   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1846   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1847   EVT VT = N->getValueType(0);
1848
1849   // fold (urem c1, c2) -> c1%c2
1850   if (N0C && N1C && !N1C->isNullValue())
1851     return DAG.FoldConstantArithmetic(ISD::UREM, VT, N0C, N1C);
1852   // fold (urem x, pow2) -> (and x, pow2-1)
1853   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
1854     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0,
1855                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
1856   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1857   if (N1.getOpcode() == ISD::SHL) {
1858     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1859       if (SHC->getAPIntValue().isPowerOf2()) {
1860         SDValue Add =
1861           DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1,
1862                  DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()),
1863                                  VT));
1864         AddToWorkList(Add.getNode());
1865         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, Add);
1866       }
1867     }
1868   }
1869
1870   // If X/C can be simplified by the division-by-constant logic, lower
1871   // X%C to the equivalent of X-X/C*C.
1872   if (N1C && !N1C->isNullValue()) {
1873     SDValue Div = DAG.getNode(ISD::UDIV, N->getDebugLoc(), VT, N0, N1);
1874     AddToWorkList(Div.getNode());
1875     SDValue OptimizedDiv = combine(Div.getNode());
1876     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1877       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1878                                 OptimizedDiv, N1);
1879       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1880       AddToWorkList(Mul.getNode());
1881       return Sub;
1882     }
1883   }
1884
1885   // undef % X -> 0
1886   if (N0.getOpcode() == ISD::UNDEF)
1887     return DAG.getConstant(0, VT);
1888   // X % undef -> undef
1889   if (N1.getOpcode() == ISD::UNDEF)
1890     return N1;
1891
1892   return SDValue();
1893 }
1894
1895 SDValue DAGCombiner::visitMULHS(SDNode *N) {
1896   SDValue N0 = N->getOperand(0);
1897   SDValue N1 = N->getOperand(1);
1898   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1899   EVT VT = N->getValueType(0);
1900
1901   // fold (mulhs x, 0) -> 0
1902   if (N1C && N1C->isNullValue())
1903     return N1;
1904   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1905   if (N1C && N1C->getAPIntValue() == 1)
1906     return DAG.getNode(ISD::SRA, N->getDebugLoc(), N0.getValueType(), N0,
1907                        DAG.getConstant(N0.getValueType().getSizeInBits() - 1,
1908                                        getShiftAmountTy()));
1909   // fold (mulhs x, undef) -> 0
1910   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1911     return DAG.getConstant(0, VT);
1912
1913   return SDValue();
1914 }
1915
1916 SDValue DAGCombiner::visitMULHU(SDNode *N) {
1917   SDValue N0 = N->getOperand(0);
1918   SDValue N1 = N->getOperand(1);
1919   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1920   EVT VT = N->getValueType(0);
1921
1922   // fold (mulhu x, 0) -> 0
1923   if (N1C && N1C->isNullValue())
1924     return N1;
1925   // fold (mulhu x, 1) -> 0
1926   if (N1C && N1C->getAPIntValue() == 1)
1927     return DAG.getConstant(0, N0.getValueType());
1928   // fold (mulhu x, undef) -> 0
1929   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1930     return DAG.getConstant(0, VT);
1931
1932   return SDValue();
1933 }
1934
1935 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1936 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1937 /// that are being performed. Return true if a simplification was made.
1938 ///
1939 SDValue DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
1940                                                 unsigned HiOp) {
1941   // If the high half is not needed, just compute the low half.
1942   bool HiExists = N->hasAnyUseOfValue(1);
1943   if (!HiExists &&
1944       (!LegalOperations ||
1945        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1946     SDValue Res = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1947                               N->op_begin(), N->getNumOperands());
1948     return CombineTo(N, Res, Res);
1949   }
1950
1951   // If the low half is not needed, just compute the high half.
1952   bool LoExists = N->hasAnyUseOfValue(0);
1953   if (!LoExists &&
1954       (!LegalOperations ||
1955        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1956     SDValue Res = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1957                               N->op_begin(), N->getNumOperands());
1958     return CombineTo(N, Res, Res);
1959   }
1960
1961   // If both halves are used, return as it is.
1962   if (LoExists && HiExists)
1963     return SDValue();
1964
1965   // If the two computed results can be simplified separately, separate them.
1966   if (LoExists) {
1967     SDValue Lo = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1968                              N->op_begin(), N->getNumOperands());
1969     AddToWorkList(Lo.getNode());
1970     SDValue LoOpt = combine(Lo.getNode());
1971     if (LoOpt.getNode() && LoOpt.getNode() != Lo.getNode() &&
1972         (!LegalOperations ||
1973          TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())))
1974       return CombineTo(N, LoOpt, LoOpt);
1975   }
1976
1977   if (HiExists) {
1978     SDValue Hi = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1979                              N->op_begin(), N->getNumOperands());
1980     AddToWorkList(Hi.getNode());
1981     SDValue HiOpt = combine(Hi.getNode());
1982     if (HiOpt.getNode() && HiOpt != Hi &&
1983         (!LegalOperations ||
1984          TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())))
1985       return CombineTo(N, HiOpt, HiOpt);
1986   }
1987
1988   return SDValue();
1989 }
1990
1991 SDValue DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1992   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
1993   if (Res.getNode()) return Res;
1994
1995   return SDValue();
1996 }
1997
1998 SDValue DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1999   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
2000   if (Res.getNode()) return Res;
2001
2002   return SDValue();
2003 }
2004
2005 SDValue DAGCombiner::visitSDIVREM(SDNode *N) {
2006   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
2007   if (Res.getNode()) return Res;
2008
2009   return SDValue();
2010 }
2011
2012 SDValue DAGCombiner::visitUDIVREM(SDNode *N) {
2013   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
2014   if (Res.getNode()) return Res;
2015
2016   return SDValue();
2017 }
2018
2019 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
2020 /// two operands of the same opcode, try to simplify it.
2021 SDValue DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
2022   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
2023   EVT VT = N0.getValueType();
2024   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
2025
2026   // Bail early if none of these transforms apply.
2027   if (N0.getNode()->getNumOperands() == 0) return SDValue();
2028
2029   // For each of OP in AND/OR/XOR:
2030   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
2031   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
2032   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
2033   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
2034   //
2035   // do not sink logical op inside of a vector extend, since it may combine
2036   // into a vsetcc.
2037   EVT Op0VT = N0.getOperand(0).getValueType();
2038   if ((N0.getOpcode() == ISD::ZERO_EXTEND ||
2039        N0.getOpcode() == ISD::SIGN_EXTEND ||
2040        // Avoid infinite looping with PromoteIntBinOp.
2041        (N0.getOpcode() == ISD::ANY_EXTEND &&
2042         (!LegalTypes || TLI.isTypeDesirableForOp(N->getOpcode(), Op0VT))) ||
2043        (N0.getOpcode() == ISD::TRUNCATE && TLI.isTypeLegal(Op0VT))) &&
2044       !VT.isVector() &&
2045       Op0VT == N1.getOperand(0).getValueType() &&
2046       (!LegalOperations || TLI.isOperationLegal(N->getOpcode(), Op0VT))) {
2047     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2048                                  N0.getOperand(0).getValueType(),
2049                                  N0.getOperand(0), N1.getOperand(0));
2050     AddToWorkList(ORNode.getNode());
2051     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, ORNode);
2052   }
2053
2054   // For each of OP in SHL/SRL/SRA/AND...
2055   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
2056   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
2057   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
2058   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
2059        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
2060       N0.getOperand(1) == N1.getOperand(1)) {
2061     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2062                                  N0.getOperand(0).getValueType(),
2063                                  N0.getOperand(0), N1.getOperand(0));
2064     AddToWorkList(ORNode.getNode());
2065     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
2066                        ORNode, N0.getOperand(1));
2067   }
2068
2069   return SDValue();
2070 }
2071
2072 SDValue DAGCombiner::visitAND(SDNode *N) {
2073   SDValue N0 = N->getOperand(0);
2074   SDValue N1 = N->getOperand(1);
2075   SDValue LL, LR, RL, RR, CC0, CC1;
2076   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2077   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2078   EVT VT = N1.getValueType();
2079   unsigned BitWidth = VT.getScalarType().getSizeInBits();
2080
2081   // fold vector ops
2082   if (VT.isVector()) {
2083     SDValue FoldedVOp = SimplifyVBinOp(N);
2084     if (FoldedVOp.getNode()) return FoldedVOp;
2085   }
2086
2087   // fold (and x, undef) -> 0
2088   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2089     return DAG.getConstant(0, VT);
2090   // fold (and c1, c2) -> c1&c2
2091   if (N0C && N1C)
2092     return DAG.FoldConstantArithmetic(ISD::AND, VT, N0C, N1C);
2093   // canonicalize constant to RHS
2094   if (N0C && !N1C)
2095     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N1, N0);
2096   // fold (and x, -1) -> x
2097   if (N1C && N1C->isAllOnesValue())
2098     return N0;
2099   // if (and x, c) is known to be zero, return 0
2100   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
2101                                    APInt::getAllOnesValue(BitWidth)))
2102     return DAG.getConstant(0, VT);
2103   // reassociate and
2104   SDValue RAND = ReassociateOps(ISD::AND, N->getDebugLoc(), N0, N1);
2105   if (RAND.getNode() != 0)
2106     return RAND;
2107   // fold (and (or x, C), D) -> D if (C & D) == D
2108   if (N1C && N0.getOpcode() == ISD::OR)
2109     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
2110       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
2111         return N1;
2112   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
2113   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2114     SDValue N0Op0 = N0.getOperand(0);
2115     APInt Mask = ~N1C->getAPIntValue();
2116     Mask.trunc(N0Op0.getValueSizeInBits());
2117     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
2118       SDValue Zext = DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(),
2119                                  N0.getValueType(), N0Op0);
2120
2121       // Replace uses of the AND with uses of the Zero extend node.
2122       CombineTo(N, Zext);
2123
2124       // We actually want to replace all uses of the any_extend with the
2125       // zero_extend, to avoid duplicating things.  This will later cause this
2126       // AND to be folded.
2127       CombineTo(N0.getNode(), Zext);
2128       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2129     }
2130   }
2131   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
2132   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2133     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2134     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2135
2136     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2137         LL.getValueType().isInteger()) {
2138       // fold (and (seteq X, 0), (seteq Y, 0)) -> (seteq (or X, Y), 0)
2139       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
2140         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2141                                      LR.getValueType(), LL, RL);
2142         AddToWorkList(ORNode.getNode());
2143         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2144       }
2145       // fold (and (seteq X, -1), (seteq Y, -1)) -> (seteq (and X, Y), -1)
2146       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
2147         SDValue ANDNode = DAG.getNode(ISD::AND, N0.getDebugLoc(),
2148                                       LR.getValueType(), LL, RL);
2149         AddToWorkList(ANDNode.getNode());
2150         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2151       }
2152       // fold (and (setgt X,  -1), (setgt Y,  -1)) -> (setgt (or X, Y), -1)
2153       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
2154         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2155                                      LR.getValueType(), LL, RL);
2156         AddToWorkList(ORNode.getNode());
2157         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2158       }
2159     }
2160     // canonicalize equivalent to ll == rl
2161     if (LL == RR && LR == RL) {
2162       Op1 = ISD::getSetCCSwappedOperands(Op1);
2163       std::swap(RL, RR);
2164     }
2165     if (LL == RL && LR == RR) {
2166       bool isInteger = LL.getValueType().isInteger();
2167       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
2168       if (Result != ISD::SETCC_INVALID &&
2169           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2170         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2171                             LL, LR, Result);
2172     }
2173   }
2174
2175   // Simplify: (and (op x...), (op y...))  -> (op (and x, y))
2176   if (N0.getOpcode() == N1.getOpcode()) {
2177     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2178     if (Tmp.getNode()) return Tmp;
2179   }
2180
2181   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
2182   // fold (and (sra)) -> (and (srl)) when possible.
2183   if (!VT.isVector() &&
2184       SimplifyDemandedBits(SDValue(N, 0)))
2185     return SDValue(N, 0);
2186
2187   // fold (zext_inreg (extload x)) -> (zextload x)
2188   if (ISD::isEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode())) {
2189     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2190     EVT MemVT = LN0->getMemoryVT();
2191     // If we zero all the possible extended bits, then we can turn this into
2192     // a zextload if we are running before legalize or the operation is legal.
2193     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2194     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2195                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2196         ((!LegalOperations && !LN0->isVolatile()) ||
2197          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2198       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2199                                        LN0->getChain(), LN0->getBasePtr(),
2200                                        LN0->getSrcValue(),
2201                                        LN0->getSrcValueOffset(), MemVT,
2202                                        LN0->isVolatile(), LN0->isNonTemporal(),
2203                                        LN0->getAlignment());
2204       AddToWorkList(N);
2205       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2206       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2207     }
2208   }
2209   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
2210   if (ISD::isSEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
2211       N0.hasOneUse()) {
2212     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2213     EVT MemVT = LN0->getMemoryVT();
2214     // If we zero all the possible extended bits, then we can turn this into
2215     // a zextload if we are running before legalize or the operation is legal.
2216     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2217     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2218                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2219         ((!LegalOperations && !LN0->isVolatile()) ||
2220          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2221       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2222                                        LN0->getChain(),
2223                                        LN0->getBasePtr(), LN0->getSrcValue(),
2224                                        LN0->getSrcValueOffset(), MemVT,
2225                                        LN0->isVolatile(), LN0->isNonTemporal(),
2226                                        LN0->getAlignment());
2227       AddToWorkList(N);
2228       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2229       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2230     }
2231   }
2232
2233   // fold (and (load x), 255) -> (zextload x, i8)
2234   // fold (and (extload x, i16), 255) -> (zextload x, i8)
2235   // fold (and (any_ext (extload x, i16)), 255) -> (zextload x, i8)
2236   if (N1C && (N0.getOpcode() == ISD::LOAD ||
2237               (N0.getOpcode() == ISD::ANY_EXTEND &&
2238                N0.getOperand(0).getOpcode() == ISD::LOAD))) {
2239     bool HasAnyExt = N0.getOpcode() == ISD::ANY_EXTEND;
2240     LoadSDNode *LN0 = HasAnyExt
2241       ? cast<LoadSDNode>(N0.getOperand(0))
2242       : cast<LoadSDNode>(N0);
2243     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
2244         LN0->isUnindexed() && N0.hasOneUse() && LN0->hasOneUse()) {
2245       uint32_t ActiveBits = N1C->getAPIntValue().getActiveBits();
2246       if (ActiveBits > 0 && APIntOps::isMask(ActiveBits, N1C->getAPIntValue())){
2247         EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), ActiveBits);
2248         EVT LoadedVT = LN0->getMemoryVT();
2249
2250         if (ExtVT == LoadedVT &&
2251             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2252           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2253
2254           SDValue NewLoad =
2255             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2256                            LN0->getChain(), LN0->getBasePtr(),
2257                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
2258                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2259                            LN0->getAlignment());
2260           AddToWorkList(N);
2261           CombineTo(LN0, NewLoad, NewLoad.getValue(1));
2262           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2263         }
2264
2265         // Do not change the width of a volatile load.
2266         // Do not generate loads of non-round integer types since these can
2267         // be expensive (and would be wrong if the type is not byte sized).
2268         if (!LN0->isVolatile() && LoadedVT.bitsGT(ExtVT) && ExtVT.isRound() &&
2269             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2270           EVT PtrType = LN0->getOperand(1).getValueType();
2271
2272           unsigned Alignment = LN0->getAlignment();
2273           SDValue NewPtr = LN0->getBasePtr();
2274
2275           // For big endian targets, we need to add an offset to the pointer
2276           // to load the correct bytes.  For little endian systems, we merely
2277           // need to read fewer bytes from the same pointer.
2278           if (TLI.isBigEndian()) {
2279             unsigned LVTStoreBytes = LoadedVT.getStoreSize();
2280             unsigned EVTStoreBytes = ExtVT.getStoreSize();
2281             unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
2282             NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(), PtrType,
2283                                  NewPtr, DAG.getConstant(PtrOff, PtrType));
2284             Alignment = MinAlign(Alignment, PtrOff);
2285           }
2286
2287           AddToWorkList(NewPtr.getNode());
2288
2289           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2290           SDValue Load =
2291             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2292                            LN0->getChain(), NewPtr,
2293                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
2294                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2295                            Alignment);
2296           AddToWorkList(N);
2297           CombineTo(LN0, Load, Load.getValue(1));
2298           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2299         }
2300       }
2301     }
2302   }
2303
2304   return SDValue();
2305 }
2306
2307 SDValue DAGCombiner::visitOR(SDNode *N) {
2308   SDValue N0 = N->getOperand(0);
2309   SDValue N1 = N->getOperand(1);
2310   SDValue LL, LR, RL, RR, CC0, CC1;
2311   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2312   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2313   EVT VT = N1.getValueType();
2314
2315   // fold vector ops
2316   if (VT.isVector()) {
2317     SDValue FoldedVOp = SimplifyVBinOp(N);
2318     if (FoldedVOp.getNode()) return FoldedVOp;
2319   }
2320
2321   // fold (or x, undef) -> -1
2322   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF) {
2323     EVT EltVT = VT.isVector() ? VT.getVectorElementType() : VT;
2324     return DAG.getConstant(APInt::getAllOnesValue(EltVT.getSizeInBits()), VT);
2325   }
2326   // fold (or c1, c2) -> c1|c2
2327   if (N0C && N1C)
2328     return DAG.FoldConstantArithmetic(ISD::OR, VT, N0C, N1C);
2329   // canonicalize constant to RHS
2330   if (N0C && !N1C)
2331     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N1, N0);
2332   // fold (or x, 0) -> x
2333   if (N1C && N1C->isNullValue())
2334     return N0;
2335   // fold (or x, -1) -> -1
2336   if (N1C && N1C->isAllOnesValue())
2337     return N1;
2338   // fold (or x, c) -> c iff (x & ~c) == 0
2339   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
2340     return N1;
2341   // reassociate or
2342   SDValue ROR = ReassociateOps(ISD::OR, N->getDebugLoc(), N0, N1);
2343   if (ROR.getNode() != 0)
2344     return ROR;
2345   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
2346   // iff (c1 & c2) == 0.
2347   if (N1C && N0.getOpcode() == ISD::AND && N0.getNode()->hasOneUse() &&
2348              isa<ConstantSDNode>(N0.getOperand(1))) {
2349     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
2350     if ((C1->getAPIntValue() & N1C->getAPIntValue()) != 0)
2351       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
2352                          DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2353                                      N0.getOperand(0), N1),
2354                          DAG.FoldConstantArithmetic(ISD::OR, VT, N1C, C1));
2355   }
2356   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
2357   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2358     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2359     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2360
2361     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2362         LL.getValueType().isInteger()) {
2363       // fold (or (setne X, 0), (setne Y, 0)) -> (setne (or X, Y), 0)
2364       // fold (or (setlt X, 0), (setlt Y, 0)) -> (setne (or X, Y), 0)
2365       if (cast<ConstantSDNode>(LR)->isNullValue() &&
2366           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
2367         SDValue ORNode = DAG.getNode(ISD::OR, LR.getDebugLoc(),
2368                                      LR.getValueType(), LL, RL);
2369         AddToWorkList(ORNode.getNode());
2370         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2371       }
2372       // fold (or (setne X, -1), (setne Y, -1)) -> (setne (and X, Y), -1)
2373       // fold (or (setgt X, -1), (setgt Y  -1)) -> (setgt (and X, Y), -1)
2374       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
2375           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
2376         SDValue ANDNode = DAG.getNode(ISD::AND, LR.getDebugLoc(),
2377                                       LR.getValueType(), LL, RL);
2378         AddToWorkList(ANDNode.getNode());
2379         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2380       }
2381     }
2382     // canonicalize equivalent to ll == rl
2383     if (LL == RR && LR == RL) {
2384       Op1 = ISD::getSetCCSwappedOperands(Op1);
2385       std::swap(RL, RR);
2386     }
2387     if (LL == RL && LR == RR) {
2388       bool isInteger = LL.getValueType().isInteger();
2389       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
2390       if (Result != ISD::SETCC_INVALID &&
2391           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2392         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2393                             LL, LR, Result);
2394     }
2395   }
2396
2397   // Simplify: (or (op x...), (op y...))  -> (op (or x, y))
2398   if (N0.getOpcode() == N1.getOpcode()) {
2399     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2400     if (Tmp.getNode()) return Tmp;
2401   }
2402
2403   // (or (and X, C1), (and Y, C2))  -> (and (or X, Y), C3) if possible.
2404   if (N0.getOpcode() == ISD::AND &&
2405       N1.getOpcode() == ISD::AND &&
2406       N0.getOperand(1).getOpcode() == ISD::Constant &&
2407       N1.getOperand(1).getOpcode() == ISD::Constant &&
2408       // Don't increase # computations.
2409       (N0.getNode()->hasOneUse() || N1.getNode()->hasOneUse())) {
2410     // We can only do this xform if we know that bits from X that are set in C2
2411     // but not in C1 are already zero.  Likewise for Y.
2412     const APInt &LHSMask =
2413       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
2414     const APInt &RHSMask =
2415       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
2416
2417     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
2418         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
2419       SDValue X = DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2420                               N0.getOperand(0), N1.getOperand(0));
2421       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, X,
2422                          DAG.getConstant(LHSMask | RHSMask, VT));
2423     }
2424   }
2425
2426   // See if this is some rotate idiom.
2427   if (SDNode *Rot = MatchRotate(N0, N1, N->getDebugLoc()))
2428     return SDValue(Rot, 0);
2429
2430   return SDValue();
2431 }
2432
2433 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
2434 static bool MatchRotateHalf(SDValue Op, SDValue &Shift, SDValue &Mask) {
2435   if (Op.getOpcode() == ISD::AND) {
2436     if (isa<ConstantSDNode>(Op.getOperand(1))) {
2437       Mask = Op.getOperand(1);
2438       Op = Op.getOperand(0);
2439     } else {
2440       return false;
2441     }
2442   }
2443
2444   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
2445     Shift = Op;
2446     return true;
2447   }
2448
2449   return false;
2450 }
2451
2452 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
2453 // idioms for rotate, and if the target supports rotation instructions, generate
2454 // a rot[lr].
2455 SDNode *DAGCombiner::MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL) {
2456   // Must be a legal type.  Expanded 'n promoted things won't work with rotates.
2457   EVT VT = LHS.getValueType();
2458   if (!TLI.isTypeLegal(VT)) return 0;
2459
2460   // The target must have at least one rotate flavor.
2461   bool HasROTL = TLI.isOperationLegalOrCustom(ISD::ROTL, VT);
2462   bool HasROTR = TLI.isOperationLegalOrCustom(ISD::ROTR, VT);
2463   if (!HasROTL && !HasROTR) return 0;
2464
2465   // Match "(X shl/srl V1) & V2" where V2 may not be present.
2466   SDValue LHSShift;   // The shift.
2467   SDValue LHSMask;    // AND value if any.
2468   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
2469     return 0; // Not part of a rotate.
2470
2471   SDValue RHSShift;   // The shift.
2472   SDValue RHSMask;    // AND value if any.
2473   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
2474     return 0; // Not part of a rotate.
2475
2476   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
2477     return 0;   // Not shifting the same value.
2478
2479   if (LHSShift.getOpcode() == RHSShift.getOpcode())
2480     return 0;   // Shifts must disagree.
2481
2482   // Canonicalize shl to left side in a shl/srl pair.
2483   if (RHSShift.getOpcode() == ISD::SHL) {
2484     std::swap(LHS, RHS);
2485     std::swap(LHSShift, RHSShift);
2486     std::swap(LHSMask , RHSMask );
2487   }
2488
2489   unsigned OpSizeInBits = VT.getSizeInBits();
2490   SDValue LHSShiftArg = LHSShift.getOperand(0);
2491   SDValue LHSShiftAmt = LHSShift.getOperand(1);
2492   SDValue RHSShiftAmt = RHSShift.getOperand(1);
2493
2494   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
2495   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
2496   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
2497       RHSShiftAmt.getOpcode() == ISD::Constant) {
2498     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getZExtValue();
2499     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getZExtValue();
2500     if ((LShVal + RShVal) != OpSizeInBits)
2501       return 0;
2502
2503     SDValue Rot;
2504     if (HasROTL)
2505       Rot = DAG.getNode(ISD::ROTL, DL, VT, LHSShiftArg, LHSShiftAmt);
2506     else
2507       Rot = DAG.getNode(ISD::ROTR, DL, VT, LHSShiftArg, RHSShiftAmt);
2508
2509     // If there is an AND of either shifted operand, apply it to the result.
2510     if (LHSMask.getNode() || RHSMask.getNode()) {
2511       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
2512
2513       if (LHSMask.getNode()) {
2514         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
2515         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
2516       }
2517       if (RHSMask.getNode()) {
2518         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
2519         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
2520       }
2521
2522       Rot = DAG.getNode(ISD::AND, DL, VT, Rot, DAG.getConstant(Mask, VT));
2523     }
2524
2525     return Rot.getNode();
2526   }
2527
2528   // If there is a mask here, and we have a variable shift, we can't be sure
2529   // that we're masking out the right stuff.
2530   if (LHSMask.getNode() || RHSMask.getNode())
2531     return 0;
2532
2533   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
2534   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
2535   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
2536       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
2537     if (ConstantSDNode *SUBC =
2538           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
2539       if (SUBC->getAPIntValue() == OpSizeInBits) {
2540         if (HasROTL)
2541           return DAG.getNode(ISD::ROTL, DL, VT,
2542                              LHSShiftArg, LHSShiftAmt).getNode();
2543         else
2544           return DAG.getNode(ISD::ROTR, DL, VT,
2545                              LHSShiftArg, RHSShiftAmt).getNode();
2546       }
2547     }
2548   }
2549
2550   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
2551   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
2552   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
2553       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
2554     if (ConstantSDNode *SUBC =
2555           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
2556       if (SUBC->getAPIntValue() == OpSizeInBits) {
2557         if (HasROTR)
2558           return DAG.getNode(ISD::ROTR, DL, VT,
2559                              LHSShiftArg, RHSShiftAmt).getNode();
2560         else
2561           return DAG.getNode(ISD::ROTL, DL, VT,
2562                              LHSShiftArg, LHSShiftAmt).getNode();
2563       }
2564     }
2565   }
2566
2567   // Look for sign/zext/any-extended or truncate cases:
2568   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2569        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2570        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2571        || LHSShiftAmt.getOpcode() == ISD::TRUNCATE) &&
2572       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2573        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2574        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2575        || RHSShiftAmt.getOpcode() == ISD::TRUNCATE)) {
2576     SDValue LExtOp0 = LHSShiftAmt.getOperand(0);
2577     SDValue RExtOp0 = RHSShiftAmt.getOperand(0);
2578     if (RExtOp0.getOpcode() == ISD::SUB &&
2579         RExtOp0.getOperand(1) == LExtOp0) {
2580       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2581       //   (rotl x, y)
2582       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2583       //   (rotr x, (sub 32, y))
2584       if (ConstantSDNode *SUBC =
2585             dyn_cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2586         if (SUBC->getAPIntValue() == OpSizeInBits) {
2587           return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
2588                              LHSShiftArg,
2589                              HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
2590         }
2591       }
2592     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2593                RExtOp0 == LExtOp0.getOperand(1)) {
2594       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2595       //   (rotr x, y)
2596       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2597       //   (rotl x, (sub 32, y))
2598       if (ConstantSDNode *SUBC =
2599             dyn_cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2600         if (SUBC->getAPIntValue() == OpSizeInBits) {
2601           return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT,
2602                              LHSShiftArg,
2603                              HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
2604         }
2605       }
2606     }
2607   }
2608
2609   return 0;
2610 }
2611
2612 SDValue DAGCombiner::visitXOR(SDNode *N) {
2613   SDValue N0 = N->getOperand(0);
2614   SDValue N1 = N->getOperand(1);
2615   SDValue LHS, RHS, CC;
2616   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2617   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2618   EVT VT = N0.getValueType();
2619
2620   // fold vector ops
2621   if (VT.isVector()) {
2622     SDValue FoldedVOp = SimplifyVBinOp(N);
2623     if (FoldedVOp.getNode()) return FoldedVOp;
2624   }
2625
2626   // fold (xor undef, undef) -> 0. This is a common idiom (misuse).
2627   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
2628     return DAG.getConstant(0, VT);
2629   // fold (xor x, undef) -> undef
2630   if (N0.getOpcode() == ISD::UNDEF)
2631     return N0;
2632   if (N1.getOpcode() == ISD::UNDEF)
2633     return N1;
2634   // fold (xor c1, c2) -> c1^c2
2635   if (N0C && N1C)
2636     return DAG.FoldConstantArithmetic(ISD::XOR, VT, N0C, N1C);
2637   // canonicalize constant to RHS
2638   if (N0C && !N1C)
2639     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
2640   // fold (xor x, 0) -> x
2641   if (N1C && N1C->isNullValue())
2642     return N0;
2643   // reassociate xor
2644   SDValue RXOR = ReassociateOps(ISD::XOR, N->getDebugLoc(), N0, N1);
2645   if (RXOR.getNode() != 0)
2646     return RXOR;
2647
2648   // fold !(x cc y) -> (x !cc y)
2649   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2650     bool isInt = LHS.getValueType().isInteger();
2651     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2652                                                isInt);
2653
2654     if (!LegalOperations || TLI.isCondCodeLegal(NotCC, LHS.getValueType())) {
2655       switch (N0.getOpcode()) {
2656       default:
2657         llvm_unreachable("Unhandled SetCC Equivalent!");
2658       case ISD::SETCC:
2659         return DAG.getSetCC(N->getDebugLoc(), VT, LHS, RHS, NotCC);
2660       case ISD::SELECT_CC:
2661         return DAG.getSelectCC(N->getDebugLoc(), LHS, RHS, N0.getOperand(2),
2662                                N0.getOperand(3), NotCC);
2663       }
2664     }
2665   }
2666
2667   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2668   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2669       N0.getNode()->hasOneUse() &&
2670       isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2671     SDValue V = N0.getOperand(0);
2672     V = DAG.getNode(ISD::XOR, N0.getDebugLoc(), V.getValueType(), V,
2673                     DAG.getConstant(1, V.getValueType()));
2674     AddToWorkList(V.getNode());
2675     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, V);
2676   }
2677
2678   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are setcc
2679   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
2680       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2681     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2682     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2683       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2684       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2685       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2686       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2687       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2688     }
2689   }
2690   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are constants
2691   if (N1C && N1C->isAllOnesValue() &&
2692       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2693     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2694     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2695       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2696       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2697       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2698       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2699       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2700     }
2701   }
2702   // fold (xor (xor x, c1), c2) -> (xor x, (xor c1, c2))
2703   if (N1C && N0.getOpcode() == ISD::XOR) {
2704     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2705     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2706     if (N00C)
2707       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(1),
2708                          DAG.getConstant(N1C->getAPIntValue() ^
2709                                          N00C->getAPIntValue(), VT));
2710     if (N01C)
2711       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(0),
2712                          DAG.getConstant(N1C->getAPIntValue() ^
2713                                          N01C->getAPIntValue(), VT));
2714   }
2715   // fold (xor x, x) -> 0
2716   if (N0 == N1) {
2717     if (!VT.isVector()) {
2718       return DAG.getConstant(0, VT);
2719     } else if (!LegalOperations || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)){
2720       // Produce a vector of zeros.
2721       SDValue El = DAG.getConstant(0, VT.getVectorElementType());
2722       std::vector<SDValue> Ops(VT.getVectorNumElements(), El);
2723       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
2724                          &Ops[0], Ops.size());
2725     }
2726   }
2727
2728   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2729   if (N0.getOpcode() == N1.getOpcode()) {
2730     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2731     if (Tmp.getNode()) return Tmp;
2732   }
2733
2734   // Simplify the expression using non-local knowledge.
2735   if (!VT.isVector() &&
2736       SimplifyDemandedBits(SDValue(N, 0)))
2737     return SDValue(N, 0);
2738
2739   return SDValue();
2740 }
2741
2742 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2743 /// the shift amount is a constant.
2744 SDValue DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2745   SDNode *LHS = N->getOperand(0).getNode();
2746   if (!LHS->hasOneUse()) return SDValue();
2747
2748   // We want to pull some binops through shifts, so that we have (and (shift))
2749   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2750   // thing happens with address calculations, so it's important to canonicalize
2751   // it.
2752   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2753
2754   switch (LHS->getOpcode()) {
2755   default: return SDValue();
2756   case ISD::OR:
2757   case ISD::XOR:
2758     HighBitSet = false; // We can only transform sra if the high bit is clear.
2759     break;
2760   case ISD::AND:
2761     HighBitSet = true;  // We can only transform sra if the high bit is set.
2762     break;
2763   case ISD::ADD:
2764     if (N->getOpcode() != ISD::SHL)
2765       return SDValue(); // only shl(add) not sr[al](add).
2766     HighBitSet = false; // We can only transform sra if the high bit is clear.
2767     break;
2768   }
2769
2770   // We require the RHS of the binop to be a constant as well.
2771   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2772   if (!BinOpCst) return SDValue();
2773
2774   // FIXME: disable this unless the input to the binop is a shift by a constant.
2775   // If it is not a shift, it pessimizes some common cases like:
2776   //
2777   //    void foo(int *X, int i) { X[i & 1235] = 1; }
2778   //    int bar(int *X, int i) { return X[i & 255]; }
2779   SDNode *BinOpLHSVal = LHS->getOperand(0).getNode();
2780   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
2781        BinOpLHSVal->getOpcode() != ISD::SRA &&
2782        BinOpLHSVal->getOpcode() != ISD::SRL) ||
2783       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
2784     return SDValue();
2785
2786   EVT VT = N->getValueType(0);
2787
2788   // If this is a signed shift right, and the high bit is modified by the
2789   // logical operation, do not perform the transformation. The highBitSet
2790   // boolean indicates the value of the high bit of the constant which would
2791   // cause it to be modified for this operation.
2792   if (N->getOpcode() == ISD::SRA) {
2793     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
2794     if (BinOpRHSSignSet != HighBitSet)
2795       return SDValue();
2796   }
2797
2798   // Fold the constants, shifting the binop RHS by the shift amount.
2799   SDValue NewRHS = DAG.getNode(N->getOpcode(), LHS->getOperand(1).getDebugLoc(),
2800                                N->getValueType(0),
2801                                LHS->getOperand(1), N->getOperand(1));
2802
2803   // Create the new shift.
2804   SDValue NewShift = DAG.getNode(N->getOpcode(), LHS->getOperand(0).getDebugLoc(),
2805                                  VT, LHS->getOperand(0), N->getOperand(1));
2806
2807   // Create the new binop.
2808   return DAG.getNode(LHS->getOpcode(), N->getDebugLoc(), VT, NewShift, NewRHS);
2809 }
2810
2811 SDValue DAGCombiner::visitSHL(SDNode *N) {
2812   SDValue N0 = N->getOperand(0);
2813   SDValue N1 = N->getOperand(1);
2814   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2815   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2816   EVT VT = N0.getValueType();
2817   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
2818
2819   // fold (shl c1, c2) -> c1<<c2
2820   if (N0C && N1C)
2821     return DAG.FoldConstantArithmetic(ISD::SHL, VT, N0C, N1C);
2822   // fold (shl 0, x) -> 0
2823   if (N0C && N0C->isNullValue())
2824     return N0;
2825   // fold (shl x, c >= size(x)) -> undef
2826   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2827     return DAG.getUNDEF(VT);
2828   // fold (shl x, 0) -> x
2829   if (N1C && N1C->isNullValue())
2830     return N0;
2831   // if (shl x, c) is known to be zero, return 0
2832   if (DAG.MaskedValueIsZero(SDValue(N, 0),
2833                             APInt::getAllOnesValue(OpSizeInBits)))
2834     return DAG.getConstant(0, VT);
2835   // fold (shl x, (trunc (and y, c))) -> (shl x, (and (trunc y), (trunc c))).
2836   if (N1.getOpcode() == ISD::TRUNCATE &&
2837       N1.getOperand(0).getOpcode() == ISD::AND &&
2838       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2839     SDValue N101 = N1.getOperand(0).getOperand(1);
2840     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2841       EVT TruncVT = N1.getValueType();
2842       SDValue N100 = N1.getOperand(0).getOperand(0);
2843       APInt TruncC = N101C->getAPIntValue();
2844       TruncC.trunc(TruncVT.getSizeInBits());
2845       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
2846                          DAG.getNode(ISD::AND, N->getDebugLoc(), TruncVT,
2847                                      DAG.getNode(ISD::TRUNCATE,
2848                                                  N->getDebugLoc(),
2849                                                  TruncVT, N100),
2850                                      DAG.getConstant(TruncC, TruncVT)));
2851     }
2852   }
2853
2854   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2855     return SDValue(N, 0);
2856
2857   // fold (shl (shl x, c1), c2) -> 0 or (shl x, (add c1, c2))
2858   if (N1C && N0.getOpcode() == ISD::SHL &&
2859       N0.getOperand(1).getOpcode() == ISD::Constant) {
2860     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2861     uint64_t c2 = N1C->getZExtValue();
2862     if (c1 + c2 > OpSizeInBits)
2863       return DAG.getConstant(0, VT);
2864     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0.getOperand(0),
2865                        DAG.getConstant(c1 + c2, N1.getValueType()));
2866   }
2867   // fold (shl (srl x, c1), c2) -> (shl (and x, (shl -1, c1)), (sub c2, c1)) or
2868   //                               (srl (and x, (shl -1, c1)), (sub c1, c2))
2869   if (N1C && N0.getOpcode() == ISD::SRL &&
2870       N0.getOperand(1).getOpcode() == ISD::Constant) {
2871     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2872     if (c1 < VT.getSizeInBits()) {
2873       uint64_t c2 = N1C->getZExtValue();
2874       SDValue HiBitsMask =
2875         DAG.getConstant(APInt::getHighBitsSet(VT.getSizeInBits(),
2876                                               VT.getSizeInBits() - c1),
2877                         VT);
2878       SDValue Mask = DAG.getNode(ISD::AND, N0.getDebugLoc(), VT,
2879                                  N0.getOperand(0),
2880                                  HiBitsMask);
2881       if (c2 > c1)
2882         return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, Mask,
2883                            DAG.getConstant(c2-c1, N1.getValueType()));
2884       else
2885         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, Mask,
2886                            DAG.getConstant(c1-c2, N1.getValueType()));
2887     }
2888   }
2889   // fold (shl (sra x, c1), c1) -> (and x, (shl -1, c1))
2890   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1)) {
2891     SDValue HiBitsMask =
2892       DAG.getConstant(APInt::getHighBitsSet(VT.getSizeInBits(),
2893                                             VT.getSizeInBits() -
2894                                               N1C->getZExtValue()),
2895                       VT);
2896     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
2897                        HiBitsMask);
2898   }
2899
2900   if (N1C) {
2901     SDValue NewSHL = visitShiftByConstant(N, N1C->getZExtValue());
2902     if (NewSHL.getNode())
2903       return NewSHL;
2904   }
2905
2906   return SDValue();
2907 }
2908
2909 SDValue DAGCombiner::visitSRA(SDNode *N) {
2910   SDValue N0 = N->getOperand(0);
2911   SDValue N1 = N->getOperand(1);
2912   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2913   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2914   EVT VT = N0.getValueType();
2915   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
2916
2917   // fold (sra c1, c2) -> (sra c1, c2)
2918   if (N0C && N1C)
2919     return DAG.FoldConstantArithmetic(ISD::SRA, VT, N0C, N1C);
2920   // fold (sra 0, x) -> 0
2921   if (N0C && N0C->isNullValue())
2922     return N0;
2923   // fold (sra -1, x) -> -1
2924   if (N0C && N0C->isAllOnesValue())
2925     return N0;
2926   // fold (sra x, (setge c, size(x))) -> undef
2927   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2928     return DAG.getUNDEF(VT);
2929   // fold (sra x, 0) -> x
2930   if (N1C && N1C->isNullValue())
2931     return N0;
2932   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2933   // sext_inreg.
2934   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2935     unsigned LowBits = OpSizeInBits - (unsigned)N1C->getZExtValue();
2936     EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), LowBits);
2937     if (VT.isVector())
2938       ExtVT = EVT::getVectorVT(*DAG.getContext(),
2939                                ExtVT, VT.getVectorNumElements());
2940     if ((!LegalOperations ||
2941          TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, ExtVT)))
2942       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
2943                          N0.getOperand(0), DAG.getValueType(ExtVT));
2944   }
2945
2946   // fold (sra (sra x, c1), c2) -> (sra x, (add c1, c2))
2947   if (N1C && N0.getOpcode() == ISD::SRA) {
2948     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2949       unsigned Sum = N1C->getZExtValue() + C1->getZExtValue();
2950       if (Sum >= OpSizeInBits) Sum = OpSizeInBits-1;
2951       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0.getOperand(0),
2952                          DAG.getConstant(Sum, N1C->getValueType(0)));
2953     }
2954   }
2955
2956   // fold (sra (shl X, m), (sub result_size, n))
2957   // -> (sign_extend (trunc (shl X, (sub (sub result_size, n), m)))) for
2958   // result_size - n != m.
2959   // If truncate is free for the target sext(shl) is likely to result in better
2960   // code.
2961   if (N0.getOpcode() == ISD::SHL) {
2962     // Get the two constanst of the shifts, CN0 = m, CN = n.
2963     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2964     if (N01C && N1C) {
2965       // Determine what the truncate's result bitsize and type would be.
2966       EVT TruncVT =
2967         EVT::getIntegerVT(*DAG.getContext(), OpSizeInBits - N1C->getZExtValue());
2968       // Determine the residual right-shift amount.
2969       signed ShiftAmt = N1C->getZExtValue() - N01C->getZExtValue();
2970
2971       // If the shift is not a no-op (in which case this should be just a sign
2972       // extend already), the truncated to type is legal, sign_extend is legal
2973       // on that type, and the truncate to that type is both legal and free,
2974       // perform the transform.
2975       if ((ShiftAmt > 0) &&
2976           TLI.isOperationLegalOrCustom(ISD::SIGN_EXTEND, TruncVT) &&
2977           TLI.isOperationLegalOrCustom(ISD::TRUNCATE, VT) &&
2978           TLI.isTruncateFree(VT, TruncVT)) {
2979
2980           SDValue Amt = DAG.getConstant(ShiftAmt, getShiftAmountTy());
2981           SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT,
2982                                       N0.getOperand(0), Amt);
2983           SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), TruncVT,
2984                                       Shift);
2985           return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(),
2986                              N->getValueType(0), Trunc);
2987       }
2988     }
2989   }
2990
2991   // fold (sra x, (trunc (and y, c))) -> (sra x, (and (trunc y), (trunc c))).
2992   if (N1.getOpcode() == ISD::TRUNCATE &&
2993       N1.getOperand(0).getOpcode() == ISD::AND &&
2994       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2995     SDValue N101 = N1.getOperand(0).getOperand(1);
2996     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2997       EVT TruncVT = N1.getValueType();
2998       SDValue N100 = N1.getOperand(0).getOperand(0);
2999       APInt TruncC = N101C->getAPIntValue();
3000       TruncC.trunc(TruncVT.getScalarType().getSizeInBits());
3001       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
3002                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3003                                      TruncVT,
3004                                      DAG.getNode(ISD::TRUNCATE,
3005                                                  N->getDebugLoc(),
3006                                                  TruncVT, N100),
3007                                      DAG.getConstant(TruncC, TruncVT)));
3008     }
3009   }
3010
3011   // Simplify, based on bits shifted out of the LHS.
3012   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3013     return SDValue(N, 0);
3014
3015
3016   // If the sign bit is known to be zero, switch this to a SRL.
3017   if (DAG.SignBitIsZero(N0))
3018     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, N1);
3019
3020   if (N1C) {
3021     SDValue NewSRA = visitShiftByConstant(N, N1C->getZExtValue());
3022     if (NewSRA.getNode())
3023       return NewSRA;
3024   }
3025
3026   return SDValue();
3027 }
3028
3029 SDValue DAGCombiner::visitSRL(SDNode *N) {
3030   SDValue N0 = N->getOperand(0);
3031   SDValue N1 = N->getOperand(1);
3032   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3033   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3034   EVT VT = N0.getValueType();
3035   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3036
3037   // fold (srl c1, c2) -> c1 >>u c2
3038   if (N0C && N1C)
3039     return DAG.FoldConstantArithmetic(ISD::SRL, VT, N0C, N1C);
3040   // fold (srl 0, x) -> 0
3041   if (N0C && N0C->isNullValue())
3042     return N0;
3043   // fold (srl x, c >= size(x)) -> undef
3044   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3045     return DAG.getUNDEF(VT);
3046   // fold (srl x, 0) -> x
3047   if (N1C && N1C->isNullValue())
3048     return N0;
3049   // if (srl x, c) is known to be zero, return 0
3050   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
3051                                    APInt::getAllOnesValue(OpSizeInBits)))
3052     return DAG.getConstant(0, VT);
3053
3054   // fold (srl (srl x, c1), c2) -> 0 or (srl x, (add c1, c2))
3055   if (N1C && N0.getOpcode() == ISD::SRL &&
3056       N0.getOperand(1).getOpcode() == ISD::Constant) {
3057     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3058     uint64_t c2 = N1C->getZExtValue();
3059     if (c1 + c2 > OpSizeInBits)
3060       return DAG.getConstant(0, VT);
3061     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0),
3062                        DAG.getConstant(c1 + c2, N1.getValueType()));
3063   }
3064
3065   // fold (srl (shl x, c), c) -> (and x, cst2)
3066   if (N1C && N0.getOpcode() == ISD::SHL && N0.getOperand(1) == N1 &&
3067       N0.getValueSizeInBits() <= 64) {
3068     uint64_t ShAmt = N1C->getZExtValue()+64-N0.getValueSizeInBits();
3069     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
3070                        DAG.getConstant(~0ULL >> ShAmt, VT));
3071   }
3072
3073
3074   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
3075   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
3076     // Shifting in all undef bits?
3077     EVT SmallVT = N0.getOperand(0).getValueType();
3078     if (N1C->getZExtValue() >= SmallVT.getSizeInBits())
3079       return DAG.getUNDEF(VT);
3080
3081     if (!LegalTypes || TLI.isTypeDesirableForOp(ISD::SRL, SmallVT)) {
3082       SDValue SmallShift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), SmallVT,
3083                                        N0.getOperand(0), N1);
3084       AddToWorkList(SmallShift.getNode());
3085       return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, SmallShift);
3086     }
3087   }
3088
3089   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
3090   // bit, which is unmodified by sra.
3091   if (N1C && N1C->getZExtValue() + 1 == VT.getSizeInBits()) {
3092     if (N0.getOpcode() == ISD::SRA)
3093       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0), N1);
3094   }
3095
3096   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
3097   if (N1C && N0.getOpcode() == ISD::CTLZ &&
3098       N1C->getAPIntValue() == Log2_32(VT.getSizeInBits())) {
3099     APInt KnownZero, KnownOne;
3100     APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
3101     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
3102
3103     // If any of the input bits are KnownOne, then the input couldn't be all
3104     // zeros, thus the result of the srl will always be zero.
3105     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
3106
3107     // If all of the bits input the to ctlz node are known to be zero, then
3108     // the result of the ctlz is "32" and the result of the shift is one.
3109     APInt UnknownBits = ~KnownZero & Mask;
3110     if (UnknownBits == 0) return DAG.getConstant(1, VT);
3111
3112     // Otherwise, check to see if there is exactly one bit input to the ctlz.
3113     if ((UnknownBits & (UnknownBits - 1)) == 0) {
3114       // Okay, we know that only that the single bit specified by UnknownBits
3115       // could be set on input to the CTLZ node. If this bit is set, the SRL
3116       // will return 0, if it is clear, it returns 1. Change the CTLZ/SRL pair
3117       // to an SRL/XOR pair, which is likely to simplify more.
3118       unsigned ShAmt = UnknownBits.countTrailingZeros();
3119       SDValue Op = N0.getOperand(0);
3120
3121       if (ShAmt) {
3122         Op = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT, Op,
3123                          DAG.getConstant(ShAmt, getShiftAmountTy()));
3124         AddToWorkList(Op.getNode());
3125       }
3126
3127       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
3128                          Op, DAG.getConstant(1, VT));
3129     }
3130   }
3131
3132   // fold (srl x, (trunc (and y, c))) -> (srl x, (and (trunc y), (trunc c))).
3133   if (N1.getOpcode() == ISD::TRUNCATE &&
3134       N1.getOperand(0).getOpcode() == ISD::AND &&
3135       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3136     SDValue N101 = N1.getOperand(0).getOperand(1);
3137     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3138       EVT TruncVT = N1.getValueType();
3139       SDValue N100 = N1.getOperand(0).getOperand(0);
3140       APInt TruncC = N101C->getAPIntValue();
3141       TruncC.trunc(TruncVT.getSizeInBits());
3142       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
3143                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3144                                      TruncVT,
3145                                      DAG.getNode(ISD::TRUNCATE,
3146                                                  N->getDebugLoc(),
3147                                                  TruncVT, N100),
3148                                      DAG.getConstant(TruncC, TruncVT)));
3149     }
3150   }
3151
3152   // fold operands of srl based on knowledge that the low bits are not
3153   // demanded.
3154   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3155     return SDValue(N, 0);
3156
3157   if (N1C) {
3158     SDValue NewSRL = visitShiftByConstant(N, N1C->getZExtValue());
3159     if (NewSRL.getNode())
3160       return NewSRL;
3161   }
3162
3163   // Here is a common situation. We want to optimize:
3164   //
3165   //   %a = ...
3166   //   %b = and i32 %a, 2
3167   //   %c = srl i32 %b, 1
3168   //   brcond i32 %c ...
3169   //
3170   // into
3171   //
3172   //   %a = ...
3173   //   %b = and %a, 2
3174   //   %c = setcc eq %b, 0
3175   //   brcond %c ...
3176   //
3177   // However when after the source operand of SRL is optimized into AND, the SRL
3178   // itself may not be optimized further. Look for it and add the BRCOND into
3179   // the worklist.
3180   if (N->hasOneUse()) {
3181     SDNode *Use = *N->use_begin();
3182     if (Use->getOpcode() == ISD::BRCOND)
3183       AddToWorkList(Use);
3184     else if (Use->getOpcode() == ISD::TRUNCATE && Use->hasOneUse()) {
3185       // Also look pass the truncate.
3186       Use = *Use->use_begin();
3187       if (Use->getOpcode() == ISD::BRCOND)
3188         AddToWorkList(Use);
3189     }
3190   }
3191
3192   return SDValue();
3193 }
3194
3195 SDValue DAGCombiner::visitCTLZ(SDNode *N) {
3196   SDValue N0 = N->getOperand(0);
3197   EVT VT = N->getValueType(0);
3198
3199   // fold (ctlz c1) -> c2
3200   if (isa<ConstantSDNode>(N0))
3201     return DAG.getNode(ISD::CTLZ, N->getDebugLoc(), VT, N0);
3202   return SDValue();
3203 }
3204
3205 SDValue DAGCombiner::visitCTTZ(SDNode *N) {
3206   SDValue N0 = N->getOperand(0);
3207   EVT VT = N->getValueType(0);
3208
3209   // fold (cttz c1) -> c2
3210   if (isa<ConstantSDNode>(N0))
3211     return DAG.getNode(ISD::CTTZ, N->getDebugLoc(), VT, N0);
3212   return SDValue();
3213 }
3214
3215 SDValue DAGCombiner::visitCTPOP(SDNode *N) {
3216   SDValue N0 = N->getOperand(0);
3217   EVT VT = N->getValueType(0);
3218
3219   // fold (ctpop c1) -> c2
3220   if (isa<ConstantSDNode>(N0))
3221     return DAG.getNode(ISD::CTPOP, N->getDebugLoc(), VT, N0);
3222   return SDValue();
3223 }
3224
3225 SDValue DAGCombiner::visitSELECT(SDNode *N) {
3226   SDValue N0 = N->getOperand(0);
3227   SDValue N1 = N->getOperand(1);
3228   SDValue N2 = N->getOperand(2);
3229   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3230   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3231   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
3232   EVT VT = N->getValueType(0);
3233   EVT VT0 = N0.getValueType();
3234
3235   // fold (select C, X, X) -> X
3236   if (N1 == N2)
3237     return N1;
3238   // fold (select true, X, Y) -> X
3239   if (N0C && !N0C->isNullValue())
3240     return N1;
3241   // fold (select false, X, Y) -> Y
3242   if (N0C && N0C->isNullValue())
3243     return N2;
3244   // fold (select C, 1, X) -> (or C, X)
3245   if (VT == MVT::i1 && N1C && N1C->getAPIntValue() == 1)
3246     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
3247   // fold (select C, 0, 1) -> (xor C, 1)
3248   if (VT.isInteger() &&
3249       (VT0 == MVT::i1 ||
3250        (VT0.isInteger() &&
3251         TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent)) &&
3252       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
3253     SDValue XORNode;
3254     if (VT == VT0)
3255       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT0,
3256                          N0, DAG.getConstant(1, VT0));
3257     XORNode = DAG.getNode(ISD::XOR, N0.getDebugLoc(), VT0,
3258                           N0, DAG.getConstant(1, VT0));
3259     AddToWorkList(XORNode.getNode());
3260     if (VT.bitsGT(VT0))
3261       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, XORNode);
3262     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, XORNode);
3263   }
3264   // fold (select C, 0, X) -> (and (not C), X)
3265   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
3266     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
3267     AddToWorkList(NOTNode.getNode());
3268     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, NOTNode, N2);
3269   }
3270   // fold (select C, X, 1) -> (or (not C), X)
3271   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
3272     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
3273     AddToWorkList(NOTNode.getNode());
3274     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, NOTNode, N1);
3275   }
3276   // fold (select C, X, 0) -> (and C, X)
3277   if (VT == MVT::i1 && N2C && N2C->isNullValue())
3278     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
3279   // fold (select X, X, Y) -> (or X, Y)
3280   // fold (select X, 1, Y) -> (or X, Y)
3281   if (VT == MVT::i1 && (N0 == N1 || (N1C && N1C->getAPIntValue() == 1)))
3282     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
3283   // fold (select X, Y, X) -> (and X, Y)
3284   // fold (select X, Y, 0) -> (and X, Y)
3285   if (VT == MVT::i1 && (N0 == N2 || (N2C && N2C->getAPIntValue() == 0)))
3286     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
3287
3288   // If we can fold this based on the true/false value, do so.
3289   if (SimplifySelectOps(N, N1, N2))
3290     return SDValue(N, 0);  // Don't revisit N.
3291
3292   // fold selects based on a setcc into other things, such as min/max/abs
3293   if (N0.getOpcode() == ISD::SETCC) {
3294     // FIXME:
3295     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
3296     // having to say they don't support SELECT_CC on every type the DAG knows
3297     // about, since there is no way to mark an opcode illegal at all value types
3298     if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other) &&
3299         TLI.isOperationLegalOrCustom(ISD::SELECT_CC, VT))
3300       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT,
3301                          N0.getOperand(0), N0.getOperand(1),
3302                          N1, N2, N0.getOperand(2));
3303     return SimplifySelect(N->getDebugLoc(), N0, N1, N2);
3304   }
3305
3306   return SDValue();
3307 }
3308
3309 SDValue DAGCombiner::visitSELECT_CC(SDNode *N) {
3310   SDValue N0 = N->getOperand(0);
3311   SDValue N1 = N->getOperand(1);
3312   SDValue N2 = N->getOperand(2);
3313   SDValue N3 = N->getOperand(3);
3314   SDValue N4 = N->getOperand(4);
3315   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
3316
3317   // fold select_cc lhs, rhs, x, x, cc -> x
3318   if (N2 == N3)
3319     return N2;
3320
3321   // Determine if the condition we're dealing with is constant
3322   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
3323                               N0, N1, CC, N->getDebugLoc(), false);
3324   if (SCC.getNode()) AddToWorkList(SCC.getNode());
3325
3326   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode())) {
3327     if (!SCCC->isNullValue())
3328       return N2;    // cond always true -> true val
3329     else
3330       return N3;    // cond always false -> false val
3331   }
3332
3333   // Fold to a simpler select_cc
3334   if (SCC.getNode() && SCC.getOpcode() == ISD::SETCC)
3335     return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), N2.getValueType(),
3336                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
3337                        SCC.getOperand(2));
3338
3339   // If we can fold this based on the true/false value, do so.
3340   if (SimplifySelectOps(N, N2, N3))
3341     return SDValue(N, 0);  // Don't revisit N.
3342
3343   // fold select_cc into other things, such as min/max/abs
3344   return SimplifySelectCC(N->getDebugLoc(), N0, N1, N2, N3, CC);
3345 }
3346
3347 SDValue DAGCombiner::visitSETCC(SDNode *N) {
3348   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
3349                        cast<CondCodeSDNode>(N->getOperand(2))->get(),
3350                        N->getDebugLoc());
3351 }
3352
3353 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
3354 // "fold ({s|z|a}ext (load x)) -> ({s|z|a}ext (truncate ({s|z|a}extload x)))"
3355 // transformation. Returns true if extension are possible and the above
3356 // mentioned transformation is profitable.
3357 static bool ExtendUsesToFormExtLoad(SDNode *N, SDValue N0,
3358                                     unsigned ExtOpc,
3359                                     SmallVector<SDNode*, 4> &ExtendNodes,
3360                                     const TargetLowering &TLI) {
3361   bool HasCopyToRegUses = false;
3362   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
3363   for (SDNode::use_iterator UI = N0.getNode()->use_begin(),
3364                             UE = N0.getNode()->use_end();
3365        UI != UE; ++UI) {
3366     SDNode *User = *UI;
3367     if (User == N)
3368       continue;
3369     if (UI.getUse().getResNo() != N0.getResNo())
3370       continue;
3371     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
3372     if (ExtOpc != ISD::ANY_EXTEND && User->getOpcode() == ISD::SETCC) {
3373       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
3374       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
3375         // Sign bits will be lost after a zext.
3376         return false;
3377       bool Add = false;
3378       for (unsigned i = 0; i != 2; ++i) {
3379         SDValue UseOp = User->getOperand(i);
3380         if (UseOp == N0)
3381           continue;
3382         if (!isa<ConstantSDNode>(UseOp))
3383           return false;
3384         Add = true;
3385       }
3386       if (Add)
3387         ExtendNodes.push_back(User);
3388       continue;
3389     }
3390     // If truncates aren't free and there are users we can't
3391     // extend, it isn't worthwhile.
3392     if (!isTruncFree)
3393       return false;
3394     // Remember if this value is live-out.
3395     if (User->getOpcode() == ISD::CopyToReg)
3396       HasCopyToRegUses = true;
3397   }
3398
3399   if (HasCopyToRegUses) {
3400     bool BothLiveOut = false;
3401     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
3402          UI != UE; ++UI) {
3403       SDUse &Use = UI.getUse();
3404       if (Use.getResNo() == 0 && Use.getUser()->getOpcode() == ISD::CopyToReg) {
3405         BothLiveOut = true;
3406         break;
3407       }
3408     }
3409     if (BothLiveOut)
3410       // Both unextended and extended values are live out. There had better be
3411       // good a reason for the transformation.
3412       return ExtendNodes.size();
3413   }
3414   return true;
3415 }
3416
3417 SDValue DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
3418   SDValue N0 = N->getOperand(0);
3419   EVT VT = N->getValueType(0);
3420
3421   // fold (sext c1) -> c1
3422   if (isa<ConstantSDNode>(N0))
3423     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N0);
3424
3425   // fold (sext (sext x)) -> (sext x)
3426   // fold (sext (aext x)) -> (sext x)
3427   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3428     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT,
3429                        N0.getOperand(0));
3430
3431   if (N0.getOpcode() == ISD::TRUNCATE) {
3432     // fold (sext (truncate (load x))) -> (sext (smaller load x))
3433     // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
3434     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3435     if (NarrowLoad.getNode()) {
3436       SDNode* oye = N0.getNode()->getOperand(0).getNode();
3437       if (NarrowLoad.getNode() != N0.getNode()) {
3438         CombineTo(N0.getNode(), NarrowLoad);
3439         // CombineTo deleted the truncate, if needed, but not what's under it.
3440         AddToWorkList(oye);
3441       }
3442       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3443     }
3444
3445     // See if the value being truncated is already sign extended.  If so, just
3446     // eliminate the trunc/sext pair.
3447     SDValue Op = N0.getOperand(0);
3448     unsigned OpBits   = Op.getValueType().getScalarType().getSizeInBits();
3449     unsigned MidBits  = N0.getValueType().getScalarType().getSizeInBits();
3450     unsigned DestBits = VT.getScalarType().getSizeInBits();
3451     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
3452
3453     if (OpBits == DestBits) {
3454       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
3455       // bits, it is already ready.
3456       if (NumSignBits > DestBits-MidBits)
3457         return Op;
3458     } else if (OpBits < DestBits) {
3459       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
3460       // bits, just sext from i32.
3461       if (NumSignBits > OpBits-MidBits)
3462         return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, Op);
3463     } else {
3464       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
3465       // bits, just truncate to i32.
3466       if (NumSignBits > OpBits-MidBits)
3467         return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3468     }
3469
3470     // fold (sext (truncate x)) -> (sextinreg x).
3471     if (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
3472                                                  N0.getValueType())) {
3473       if (OpBits < DestBits)
3474         Op = DAG.getNode(ISD::ANY_EXTEND, N0.getDebugLoc(), VT, Op);
3475       else if (OpBits > DestBits)
3476         Op = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), VT, Op);
3477       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, Op,
3478                          DAG.getValueType(N0.getValueType()));
3479     }
3480   }
3481
3482   // fold (sext (load x)) -> (sext (truncate (sextload x)))
3483   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3484       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3485        TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()))) {
3486     bool DoXform = true;
3487     SmallVector<SDNode*, 4> SetCCs;
3488     if (!N0.hasOneUse())
3489       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
3490     if (DoXform) {
3491       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3492       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3493                                        LN0->getChain(),
3494                                        LN0->getBasePtr(), LN0->getSrcValue(),
3495                                        LN0->getSrcValueOffset(),
3496                                        N0.getValueType(),
3497                                        LN0->isVolatile(), LN0->isNonTemporal(),
3498                                        LN0->getAlignment());
3499       CombineTo(N, ExtLoad);
3500       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3501                                   N0.getValueType(), ExtLoad);
3502       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3503
3504       // Extend SetCC uses if necessary.
3505       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3506         SDNode *SetCC = SetCCs[i];
3507         SmallVector<SDValue, 4> Ops;
3508
3509         for (unsigned j = 0; j != 2; ++j) {
3510           SDValue SOp = SetCC->getOperand(j);
3511           if (SOp == Trunc)
3512             Ops.push_back(ExtLoad);
3513           else
3514             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND,
3515                                       N->getDebugLoc(), VT, SOp));
3516         }
3517
3518         Ops.push_back(SetCC->getOperand(2));
3519         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3520                                      SetCC->getValueType(0),
3521                                      &Ops[0], Ops.size()));
3522       }
3523
3524       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3525     }
3526   }
3527
3528   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
3529   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
3530   if ((ISD::isSEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3531       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3532     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3533     EVT MemVT = LN0->getMemoryVT();
3534     if ((!LegalOperations && !LN0->isVolatile()) ||
3535         TLI.isLoadExtLegal(ISD::SEXTLOAD, MemVT)) {
3536       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3537                                        LN0->getChain(),
3538                                        LN0->getBasePtr(), LN0->getSrcValue(),
3539                                        LN0->getSrcValueOffset(), MemVT,
3540                                        LN0->isVolatile(), LN0->isNonTemporal(),
3541                                        LN0->getAlignment());
3542       CombineTo(N, ExtLoad);
3543       CombineTo(N0.getNode(),
3544                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3545                             N0.getValueType(), ExtLoad),
3546                 ExtLoad.getValue(1));
3547       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3548     }
3549   }
3550
3551   if (N0.getOpcode() == ISD::SETCC) {
3552     // sext(setcc) -> sext_in_reg(vsetcc) for vectors.
3553     // Only do this before legalize for now.
3554     if (VT.isVector() && !LegalOperations) {
3555       EVT N0VT = N0.getOperand(0).getValueType();
3556         // We know that the # elements of the results is the same as the
3557         // # elements of the compare (and the # elements of the compare result
3558         // for that matter).  Check to see that they are the same size.  If so,
3559         // we know that the element size of the sext'd result matches the
3560         // element size of the compare operands.
3561       if (VT.getSizeInBits() == N0VT.getSizeInBits())
3562         return DAG.getVSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
3563                              N0.getOperand(1),
3564                              cast<CondCodeSDNode>(N0.getOperand(2))->get());
3565       // If the desired elements are smaller or larger than the source
3566       // elements we can use a matching integer vector type and then
3567       // truncate/sign extend
3568       else {
3569         EVT MatchingElementType =
3570           EVT::getIntegerVT(*DAG.getContext(),
3571                             N0VT.getScalarType().getSizeInBits());
3572         EVT MatchingVectorType =
3573           EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
3574                            N0VT.getVectorNumElements());
3575         SDValue VsetCC =
3576           DAG.getVSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
3577                         N0.getOperand(1),
3578                         cast<CondCodeSDNode>(N0.getOperand(2))->get());
3579         return DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT);
3580       }
3581     }
3582
3583     // sext(setcc x, y, cc) -> (select_cc x, y, -1, 0, cc)
3584     unsigned ElementWidth = VT.getScalarType().getSizeInBits();
3585     SDValue NegOne =
3586       DAG.getConstant(APInt::getAllOnesValue(ElementWidth), VT);
3587     SDValue SCC =
3588       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3589                        NegOne, DAG.getConstant(0, VT),
3590                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3591     if (SCC.getNode()) return SCC;
3592     if (!LegalOperations ||
3593         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(VT)))
3594       return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
3595                          DAG.getSetCC(N->getDebugLoc(),
3596                                       TLI.getSetCCResultType(VT),
3597                                       N0.getOperand(0), N0.getOperand(1),
3598                                  cast<CondCodeSDNode>(N0.getOperand(2))->get()),
3599                          NegOne, DAG.getConstant(0, VT));
3600   }
3601
3602   // fold (sext x) -> (zext x) if the sign bit is known zero.
3603   if ((!LegalOperations || TLI.isOperationLegal(ISD::ZERO_EXTEND, VT)) &&
3604       DAG.SignBitIsZero(N0))
3605     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3606
3607   return SDValue();
3608 }
3609
3610 SDValue DAGCombiner::visitZERO_EXTEND(SDNode *N) {
3611   SDValue N0 = N->getOperand(0);
3612   EVT VT = N->getValueType(0);
3613
3614   // fold (zext c1) -> c1
3615   if (isa<ConstantSDNode>(N0))
3616     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3617   // fold (zext (zext x)) -> (zext x)
3618   // fold (zext (aext x)) -> (zext x)
3619   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3620     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT,
3621                        N0.getOperand(0));
3622
3623   // fold (zext (truncate (load x))) -> (zext (smaller load x))
3624   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
3625   if (N0.getOpcode() == ISD::TRUNCATE) {
3626     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3627     if (NarrowLoad.getNode()) {
3628       SDNode* oye = N0.getNode()->getOperand(0).getNode();
3629       if (NarrowLoad.getNode() != N0.getNode()) {
3630         CombineTo(N0.getNode(), NarrowLoad);
3631         // CombineTo deleted the truncate, if needed, but not what's under it.
3632         AddToWorkList(oye);
3633       }
3634       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, NarrowLoad);
3635     }
3636   }
3637
3638   // fold (zext (truncate x)) -> (and x, mask)
3639   if (N0.getOpcode() == ISD::TRUNCATE &&
3640       (!LegalOperations || TLI.isOperationLegal(ISD::AND, VT)) &&
3641       (!TLI.isTruncateFree(N0.getOperand(0).getValueType(),
3642                            N0.getValueType()) ||
3643        !TLI.isZExtFree(N0.getValueType(), VT))) {
3644     SDValue Op = N0.getOperand(0);
3645     if (Op.getValueType().bitsLT(VT)) {
3646       Op = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, Op);
3647     } else if (Op.getValueType().bitsGT(VT)) {
3648       Op = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3649     }
3650     return DAG.getZeroExtendInReg(Op, N->getDebugLoc(),
3651                                   N0.getValueType().getScalarType());
3652   }
3653
3654   // Fold (zext (and (trunc x), cst)) -> (and x, cst),
3655   // if either of the casts is not free.
3656   if (N0.getOpcode() == ISD::AND &&
3657       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3658       N0.getOperand(1).getOpcode() == ISD::Constant &&
3659       (!TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
3660                            N0.getValueType()) ||
3661        !TLI.isZExtFree(N0.getValueType(), VT))) {
3662     SDValue X = N0.getOperand(0).getOperand(0);
3663     if (X.getValueType().bitsLT(VT)) {
3664       X = DAG.getNode(ISD::ANY_EXTEND, X.getDebugLoc(), VT, X);
3665     } else if (X.getValueType().bitsGT(VT)) {
3666       X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
3667     }
3668     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3669     Mask.zext(VT.getSizeInBits());
3670     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3671                        X, DAG.getConstant(Mask, VT));
3672   }
3673
3674   // fold (zext (load x)) -> (zext (truncate (zextload x)))
3675   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3676       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3677        TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
3678     bool DoXform = true;
3679     SmallVector<SDNode*, 4> SetCCs;
3680     if (!N0.hasOneUse())
3681       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
3682     if (DoXform) {
3683       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3684       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
3685                                        LN0->getChain(),
3686                                        LN0->getBasePtr(), LN0->getSrcValue(),
3687                                        LN0->getSrcValueOffset(),
3688                                        N0.getValueType(),
3689                                        LN0->isVolatile(), LN0->isNonTemporal(),
3690                                        LN0->getAlignment());
3691       CombineTo(N, ExtLoad);
3692       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3693                                   N0.getValueType(), ExtLoad);
3694       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3695
3696       // Extend SetCC uses if necessary.
3697       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3698         SDNode *SetCC = SetCCs[i];
3699         SmallVector<SDValue, 4> Ops;
3700
3701         for (unsigned j = 0; j != 2; ++j) {
3702           SDValue SOp = SetCC->getOperand(j);
3703           if (SOp == Trunc)
3704             Ops.push_back(ExtLoad);
3705           else
3706             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND,
3707                                       N->getDebugLoc(), VT, SOp));
3708         }
3709
3710         Ops.push_back(SetCC->getOperand(2));
3711         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3712                                      SetCC->getValueType(0),
3713                                      &Ops[0], Ops.size()));
3714       }
3715
3716       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3717     }
3718   }
3719
3720   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
3721   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
3722   if ((ISD::isZEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3723       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3724     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3725     EVT MemVT = LN0->getMemoryVT();
3726     if ((!LegalOperations && !LN0->isVolatile()) ||
3727         TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT)) {
3728       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
3729                                        LN0->getChain(),
3730                                        LN0->getBasePtr(), LN0->getSrcValue(),
3731                                        LN0->getSrcValueOffset(), MemVT,
3732                                        LN0->isVolatile(), LN0->isNonTemporal(),
3733                                        LN0->getAlignment());
3734       CombineTo(N, ExtLoad);
3735       CombineTo(N0.getNode(),
3736                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), N0.getValueType(),
3737                             ExtLoad),
3738                 ExtLoad.getValue(1));
3739       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3740     }
3741   }
3742
3743   if (N0.getOpcode() == ISD::SETCC) {
3744     if (!LegalOperations && VT.isVector()) {
3745       // zext(setcc) -> (and (vsetcc), (1, 1, ...) for vectors.
3746       // Only do this before legalize for now.
3747       EVT N0VT = N0.getOperand(0).getValueType();
3748       EVT EltVT = VT.getVectorElementType();
3749       SmallVector<SDValue,8> OneOps(VT.getVectorNumElements(),
3750                                     DAG.getConstant(1, EltVT));
3751       if (VT.getSizeInBits() == N0VT.getSizeInBits()) {
3752         // We know that the # elements of the results is the same as the
3753         // # elements of the compare (and the # elements of the compare result
3754         // for that matter).  Check to see that they are the same size.  If so,
3755         // we know that the element size of the sext'd result matches the
3756         // element size of the compare operands.
3757         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3758                            DAG.getVSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
3759                                          N0.getOperand(1),
3760                                  cast<CondCodeSDNode>(N0.getOperand(2))->get()),
3761                            DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
3762                                        &OneOps[0], OneOps.size()));
3763       } else {
3764         // If the desired elements are smaller or larger than the source
3765         // elements we can use a matching integer vector type and then
3766         // truncate/sign extend
3767         EVT MatchingElementType =
3768           EVT::getIntegerVT(*DAG.getContext(),
3769                             N0VT.getScalarType().getSizeInBits());
3770         EVT MatchingVectorType =
3771           EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
3772                            N0VT.getVectorNumElements());
3773         SDValue VsetCC =
3774           DAG.getVSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
3775                         N0.getOperand(1),
3776                         cast<CondCodeSDNode>(N0.getOperand(2))->get());
3777         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3778                            DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT),
3779                            DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
3780                                        &OneOps[0], OneOps.size()));
3781       }
3782     }
3783
3784     // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3785     SDValue SCC =
3786       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3787                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3788                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3789     if (SCC.getNode()) return SCC;
3790   }
3791
3792   // (zext (shl (zext x), cst)) -> (shl (zext x), cst)
3793   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL) &&
3794       isa<ConstantSDNode>(N0.getOperand(1)) &&
3795       N0.getOperand(0).getOpcode() == ISD::ZERO_EXTEND &&
3796       N0.hasOneUse()) {
3797     if (N0.getOpcode() == ISD::SHL) {
3798       // If the original shl may be shifting out bits, do not perform this
3799       // transformation.
3800       unsigned ShAmt = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3801       unsigned KnownZeroBits = N0.getOperand(0).getValueType().getSizeInBits() -
3802         N0.getOperand(0).getOperand(0).getValueType().getSizeInBits();
3803       if (ShAmt > KnownZeroBits)
3804         return SDValue();
3805     }
3806     DebugLoc dl = N->getDebugLoc();
3807     return DAG.getNode(N0.getOpcode(), dl, VT,
3808                        DAG.getNode(ISD::ZERO_EXTEND, dl, VT, N0.getOperand(0)),
3809                        DAG.getNode(ISD::ZERO_EXTEND, dl,
3810                                    N0.getOperand(1).getValueType(),
3811                                    N0.getOperand(1)));
3812   }
3813
3814   return SDValue();
3815 }
3816
3817 SDValue DAGCombiner::visitANY_EXTEND(SDNode *N) {
3818   SDValue N0 = N->getOperand(0);
3819   EVT VT = N->getValueType(0);
3820
3821   // fold (aext c1) -> c1
3822   if (isa<ConstantSDNode>(N0))
3823     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, N0);
3824   // fold (aext (aext x)) -> (aext x)
3825   // fold (aext (zext x)) -> (zext x)
3826   // fold (aext (sext x)) -> (sext x)
3827   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
3828       N0.getOpcode() == ISD::ZERO_EXTEND ||
3829       N0.getOpcode() == ISD::SIGN_EXTEND)
3830     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, N0.getOperand(0));
3831
3832   // fold (aext (truncate (load x))) -> (aext (smaller load x))
3833   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
3834   if (N0.getOpcode() == ISD::TRUNCATE) {
3835     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3836     if (NarrowLoad.getNode()) {
3837       SDNode* oye = N0.getNode()->getOperand(0).getNode();
3838       if (NarrowLoad.getNode() != N0.getNode()) {
3839         CombineTo(N0.getNode(), NarrowLoad);
3840         // CombineTo deleted the truncate, if needed, but not what's under it.
3841         AddToWorkList(oye);
3842       }
3843       return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, NarrowLoad);
3844     }
3845   }
3846
3847   // fold (aext (truncate x))
3848   if (N0.getOpcode() == ISD::TRUNCATE) {
3849     SDValue TruncOp = N0.getOperand(0);
3850     if (TruncOp.getValueType() == VT)
3851       return TruncOp; // x iff x size == zext size.
3852     if (TruncOp.getValueType().bitsGT(VT))
3853       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, TruncOp);
3854     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, TruncOp);
3855   }
3856
3857   // Fold (aext (and (trunc x), cst)) -> (and x, cst)
3858   // if the trunc is not free.
3859   if (N0.getOpcode() == ISD::AND &&
3860       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3861       N0.getOperand(1).getOpcode() == ISD::Constant &&
3862       !TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
3863                           N0.getValueType())) {
3864     SDValue X = N0.getOperand(0).getOperand(0);
3865     if (X.getValueType().bitsLT(VT)) {
3866       X = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, X);
3867     } else if (X.getValueType().bitsGT(VT)) {
3868       X = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, X);
3869     }
3870     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3871     Mask.zext(VT.getSizeInBits());
3872     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3873                        X, DAG.getConstant(Mask, VT));
3874   }
3875
3876   // fold (aext (load x)) -> (aext (truncate (extload x)))
3877   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3878       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3879        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
3880     bool DoXform = true;
3881     SmallVector<SDNode*, 4> SetCCs;
3882     if (!N0.hasOneUse())
3883       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ANY_EXTEND, SetCCs, TLI);
3884     if (DoXform) {
3885       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3886       SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
3887                                        LN0->getChain(),
3888                                        LN0->getBasePtr(), LN0->getSrcValue(),
3889                                        LN0->getSrcValueOffset(),
3890                                        N0.getValueType(),
3891                                        LN0->isVolatile(), LN0->isNonTemporal(),
3892                                        LN0->getAlignment());
3893       CombineTo(N, ExtLoad);
3894       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3895                                   N0.getValueType(), ExtLoad);
3896       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3897
3898       // Extend SetCC uses if necessary.
3899       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3900         SDNode *SetCC = SetCCs[i];
3901         SmallVector<SDValue, 4> Ops;
3902
3903         for (unsigned j = 0; j != 2; ++j) {
3904           SDValue SOp = SetCC->getOperand(j);
3905           if (SOp == Trunc)
3906             Ops.push_back(ExtLoad);
3907           else
3908             Ops.push_back(DAG.getNode(ISD::ANY_EXTEND,
3909                                       N->getDebugLoc(), VT, SOp));
3910         }
3911
3912         Ops.push_back(SetCC->getOperand(2));
3913         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3914                                      SetCC->getValueType(0),
3915                                      &Ops[0], Ops.size()));
3916       }
3917
3918       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3919     }
3920   }
3921
3922   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
3923   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
3924   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
3925   if (N0.getOpcode() == ISD::LOAD &&
3926       !ISD::isNON_EXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3927       N0.hasOneUse()) {
3928     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3929     EVT MemVT = LN0->getMemoryVT();
3930     SDValue ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), N->getDebugLoc(),
3931                                      VT, LN0->getChain(), LN0->getBasePtr(),
3932                                      LN0->getSrcValue(),
3933                                      LN0->getSrcValueOffset(), MemVT,
3934                                      LN0->isVolatile(), LN0->isNonTemporal(),
3935                                      LN0->getAlignment());
3936     CombineTo(N, ExtLoad);
3937     CombineTo(N0.getNode(),
3938               DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3939                           N0.getValueType(), ExtLoad),
3940               ExtLoad.getValue(1));
3941     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3942   }
3943
3944   if (N0.getOpcode() == ISD::SETCC) {
3945     // aext(setcc) -> sext_in_reg(vsetcc) for vectors.
3946     // Only do this before legalize for now.
3947     if (VT.isVector() && !LegalOperations) {
3948       EVT N0VT = N0.getOperand(0).getValueType();
3949         // We know that the # elements of the results is the same as the
3950         // # elements of the compare (and the # elements of the compare result
3951         // for that matter).  Check to see that they are the same size.  If so,
3952         // we know that the element size of the sext'd result matches the
3953         // element size of the compare operands.
3954       if (VT.getSizeInBits() == N0VT.getSizeInBits())
3955         return DAG.getVSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
3956                              N0.getOperand(1),
3957                              cast<CondCodeSDNode>(N0.getOperand(2))->get());
3958       // If the desired elements are smaller or larger than the source
3959       // elements we can use a matching integer vector type and then
3960       // truncate/sign extend
3961       else {
3962         EVT MatchingElementType =
3963           EVT::getIntegerVT(*DAG.getContext(),
3964                             N0VT.getScalarType().getSizeInBits());
3965         EVT MatchingVectorType =
3966           EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
3967                            N0VT.getVectorNumElements());
3968         SDValue VsetCC =
3969           DAG.getVSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
3970                         N0.getOperand(1),
3971                         cast<CondCodeSDNode>(N0.getOperand(2))->get());
3972         return DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT);
3973       }
3974     }
3975
3976     // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3977     SDValue SCC =
3978       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3979                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3980                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3981     if (SCC.getNode())
3982       return SCC;
3983   }
3984
3985   return SDValue();
3986 }
3987
3988 /// GetDemandedBits - See if the specified operand can be simplified with the
3989 /// knowledge that only the bits specified by Mask are used.  If so, return the
3990 /// simpler operand, otherwise return a null SDValue.
3991 SDValue DAGCombiner::GetDemandedBits(SDValue V, const APInt &Mask) {
3992   switch (V.getOpcode()) {
3993   default: break;
3994   case ISD::OR:
3995   case ISD::XOR:
3996     // If the LHS or RHS don't contribute bits to the or, drop them.
3997     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
3998       return V.getOperand(1);
3999     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
4000       return V.getOperand(0);
4001     break;
4002   case ISD::SRL:
4003     // Only look at single-use SRLs.
4004     if (!V.getNode()->hasOneUse())
4005       break;
4006     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
4007       // See if we can recursively simplify the LHS.
4008       unsigned Amt = RHSC->getZExtValue();
4009
4010       // Watch out for shift count overflow though.
4011       if (Amt >= Mask.getBitWidth()) break;
4012       APInt NewMask = Mask << Amt;
4013       SDValue SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
4014       if (SimplifyLHS.getNode())
4015         return DAG.getNode(ISD::SRL, V.getDebugLoc(), V.getValueType(),
4016                            SimplifyLHS, V.getOperand(1));
4017     }
4018   }
4019   return SDValue();
4020 }
4021
4022 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
4023 /// bits and then truncated to a narrower type and where N is a multiple
4024 /// of number of bits of the narrower type, transform it to a narrower load
4025 /// from address + N / num of bits of new type. If the result is to be
4026 /// extended, also fold the extension to form a extending load.
4027 SDValue DAGCombiner::ReduceLoadWidth(SDNode *N) {
4028   unsigned Opc = N->getOpcode();
4029   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
4030   SDValue N0 = N->getOperand(0);
4031   EVT VT = N->getValueType(0);
4032   EVT ExtVT = VT;
4033
4034   // This transformation isn't valid for vector loads.
4035   if (VT.isVector())
4036     return SDValue();
4037
4038   // Special case: SIGN_EXTEND_INREG is basically truncating to ExtVT then
4039   // extended to VT.
4040   if (Opc == ISD::SIGN_EXTEND_INREG) {
4041     ExtType = ISD::SEXTLOAD;
4042     ExtVT = cast<VTSDNode>(N->getOperand(1))->getVT();
4043     if (LegalOperations && !TLI.isLoadExtLegal(ISD::SEXTLOAD, ExtVT))
4044       return SDValue();
4045   }
4046
4047   unsigned EVTBits = ExtVT.getSizeInBits();
4048   unsigned ShAmt = 0;
4049   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse() && ExtVT.isRound()) {
4050     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
4051       ShAmt = N01->getZExtValue();
4052       // Is the shift amount a multiple of size of VT?
4053       if ((ShAmt & (EVTBits-1)) == 0) {
4054         N0 = N0.getOperand(0);
4055         // Is the load width a multiple of size of VT?
4056         if ((N0.getValueType().getSizeInBits() & (EVTBits-1)) != 0)
4057           return SDValue();
4058       }
4059     }
4060   }
4061
4062   // Do not generate loads of non-round integer types since these can
4063   // be expensive (and would be wrong if the type is not byte sized).
4064   if (isa<LoadSDNode>(N0) && N0.hasOneUse() && ExtVT.isRound() &&
4065       cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits() >= EVTBits &&
4066       // Do not change the width of a volatile load.
4067       !cast<LoadSDNode>(N0)->isVolatile()) {
4068     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4069     EVT PtrType = N0.getOperand(1).getValueType();
4070
4071     // For big endian targets, we need to adjust the offset to the pointer to
4072     // load the correct bytes.
4073     if (TLI.isBigEndian()) {
4074       unsigned LVTStoreBits = LN0->getMemoryVT().getStoreSizeInBits();
4075       unsigned EVTStoreBits = ExtVT.getStoreSizeInBits();
4076       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
4077     }
4078
4079     uint64_t PtrOff =  ShAmt / 8;
4080     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
4081     SDValue NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(),
4082                                  PtrType, LN0->getBasePtr(),
4083                                  DAG.getConstant(PtrOff, PtrType));
4084     AddToWorkList(NewPtr.getNode());
4085
4086     SDValue Load = (ExtType == ISD::NON_EXTLOAD)
4087       ? DAG.getLoad(VT, N0.getDebugLoc(), LN0->getChain(), NewPtr,
4088                     LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
4089                     LN0->isVolatile(), LN0->isNonTemporal(), NewAlign)
4090       : DAG.getExtLoad(ExtType, N0.getDebugLoc(), VT, LN0->getChain(), NewPtr,
4091                        LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
4092                        ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
4093                        NewAlign);
4094
4095     // Replace the old load's chain with the new load's chain.
4096     WorkListRemover DeadNodes(*this);
4097     DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1),
4098                                   &DeadNodes);
4099
4100     // Return the new loaded value.
4101     return Load;
4102   }
4103
4104   return SDValue();
4105 }
4106
4107 SDValue DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
4108   SDValue N0 = N->getOperand(0);
4109   SDValue N1 = N->getOperand(1);
4110   EVT VT = N->getValueType(0);
4111   EVT EVT = cast<VTSDNode>(N1)->getVT();
4112   unsigned VTBits = VT.getScalarType().getSizeInBits();
4113   unsigned EVTBits = EVT.getScalarType().getSizeInBits();
4114
4115   // fold (sext_in_reg c1) -> c1
4116   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
4117     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, N0, N1);
4118
4119   // If the input is already sign extended, just drop the extension.
4120   if (DAG.ComputeNumSignBits(N0) >= VTBits-EVTBits+1)
4121     return N0;
4122
4123   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
4124   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
4125       EVT.bitsLT(cast<VTSDNode>(N0.getOperand(1))->getVT())) {
4126     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
4127                        N0.getOperand(0), N1);
4128   }
4129
4130   // fold (sext_in_reg (sext x)) -> (sext x)
4131   // fold (sext_in_reg (aext x)) -> (sext x)
4132   // if x is small enough.
4133   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND) {
4134     SDValue N00 = N0.getOperand(0);
4135     if (N00.getValueType().getScalarType().getSizeInBits() <= EVTBits &&
4136         (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND, VT)))
4137       return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N00, N1);
4138   }
4139
4140   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
4141   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
4142     return DAG.getZeroExtendInReg(N0, N->getDebugLoc(), EVT);
4143
4144   // fold operands of sext_in_reg based on knowledge that the top bits are not
4145   // demanded.
4146   if (SimplifyDemandedBits(SDValue(N, 0)))
4147     return SDValue(N, 0);
4148
4149   // fold (sext_in_reg (load x)) -> (smaller sextload x)
4150   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
4151   SDValue NarrowLoad = ReduceLoadWidth(N);
4152   if (NarrowLoad.getNode())
4153     return NarrowLoad;
4154
4155   // fold (sext_in_reg (srl X, 24), i8) -> (sra X, 24)
4156   // fold (sext_in_reg (srl X, 23), i8) -> (sra X, 23) iff possible.
4157   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
4158   if (N0.getOpcode() == ISD::SRL) {
4159     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
4160       if (ShAmt->getZExtValue()+EVTBits <= VTBits) {
4161         // We can turn this into an SRA iff the input to the SRL is already sign
4162         // extended enough.
4163         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
4164         if (VTBits-(ShAmt->getZExtValue()+EVTBits) < InSignBits)
4165           return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT,
4166                              N0.getOperand(0), N0.getOperand(1));
4167       }
4168   }
4169
4170   // fold (sext_inreg (extload x)) -> (sextload x)
4171   if (ISD::isEXTLoad(N0.getNode()) &&
4172       ISD::isUNINDEXEDLoad(N0.getNode()) &&
4173       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
4174       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4175        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
4176     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4177     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4178                                      LN0->getChain(),
4179                                      LN0->getBasePtr(), LN0->getSrcValue(),
4180                                      LN0->getSrcValueOffset(), EVT,
4181                                      LN0->isVolatile(), LN0->isNonTemporal(),
4182                                      LN0->getAlignment());
4183     CombineTo(N, ExtLoad);
4184     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
4185     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4186   }
4187   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
4188   if (ISD::isZEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
4189       N0.hasOneUse() &&
4190       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
4191       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4192        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
4193     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4194     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4195                                      LN0->getChain(),
4196                                      LN0->getBasePtr(), LN0->getSrcValue(),
4197                                      LN0->getSrcValueOffset(), EVT,
4198                                      LN0->isVolatile(), LN0->isNonTemporal(),
4199                                      LN0->getAlignment());
4200     CombineTo(N, ExtLoad);
4201     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
4202     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4203   }
4204   return SDValue();
4205 }
4206
4207 SDValue DAGCombiner::visitTRUNCATE(SDNode *N) {
4208   SDValue N0 = N->getOperand(0);
4209   EVT VT = N->getValueType(0);
4210
4211   // noop truncate
4212   if (N0.getValueType() == N->getValueType(0))
4213     return N0;
4214   // fold (truncate c1) -> c1
4215   if (isa<ConstantSDNode>(N0))
4216     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0);
4217   // fold (truncate (truncate x)) -> (truncate x)
4218   if (N0.getOpcode() == ISD::TRUNCATE)
4219     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
4220   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
4221   if (N0.getOpcode() == ISD::ZERO_EXTEND ||
4222       N0.getOpcode() == ISD::SIGN_EXTEND ||
4223       N0.getOpcode() == ISD::ANY_EXTEND) {
4224     if (N0.getOperand(0).getValueType().bitsLT(VT))
4225       // if the source is smaller than the dest, we still need an extend
4226       return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
4227                          N0.getOperand(0));
4228     else if (N0.getOperand(0).getValueType().bitsGT(VT))
4229       // if the source is larger than the dest, than we just need the truncate
4230       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
4231     else
4232       // if the source and dest are the same type, we can drop both the extend
4233       // and the truncate.
4234       return N0.getOperand(0);
4235   }
4236
4237   // See if we can simplify the input to this truncate through knowledge that
4238   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
4239   // -> trunc y
4240   SDValue Shorter =
4241     GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
4242                                              VT.getSizeInBits()));
4243   if (Shorter.getNode())
4244     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Shorter);
4245
4246   // fold (truncate (load x)) -> (smaller load x)
4247   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
4248   if (!LegalTypes || TLI.isTypeDesirableForOp(N0.getOpcode(), VT))
4249     return ReduceLoadWidth(N);
4250   return SDValue();
4251 }
4252
4253 static SDNode *getBuildPairElt(SDNode *N, unsigned i) {
4254   SDValue Elt = N->getOperand(i);
4255   if (Elt.getOpcode() != ISD::MERGE_VALUES)
4256     return Elt.getNode();
4257   return Elt.getOperand(Elt.getResNo()).getNode();
4258 }
4259
4260 /// CombineConsecutiveLoads - build_pair (load, load) -> load
4261 /// if load locations are consecutive.
4262 SDValue DAGCombiner::CombineConsecutiveLoads(SDNode *N, EVT VT) {
4263   assert(N->getOpcode() == ISD::BUILD_PAIR);
4264
4265   LoadSDNode *LD1 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 0));
4266   LoadSDNode *LD2 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 1));
4267   if (!LD1 || !LD2 || !ISD::isNON_EXTLoad(LD1) || !LD1->hasOneUse())
4268     return SDValue();
4269   EVT LD1VT = LD1->getValueType(0);
4270
4271   if (ISD::isNON_EXTLoad(LD2) &&
4272       LD2->hasOneUse() &&
4273       // If both are volatile this would reduce the number of volatile loads.
4274       // If one is volatile it might be ok, but play conservative and bail out.
4275       !LD1->isVolatile() &&
4276       !LD2->isVolatile() &&
4277       DAG.isConsecutiveLoad(LD2, LD1, LD1VT.getSizeInBits()/8, 1)) {
4278     unsigned Align = LD1->getAlignment();
4279     unsigned NewAlign = TLI.getTargetData()->
4280       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
4281
4282     if (NewAlign <= Align &&
4283         (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT)))
4284       return DAG.getLoad(VT, N->getDebugLoc(), LD1->getChain(),
4285                          LD1->getBasePtr(), LD1->getSrcValue(),
4286                          LD1->getSrcValueOffset(), false, false, Align);
4287   }
4288
4289   return SDValue();
4290 }
4291
4292 SDValue DAGCombiner::visitBIT_CONVERT(SDNode *N) {
4293   SDValue N0 = N->getOperand(0);
4294   EVT VT = N->getValueType(0);
4295
4296   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
4297   // Only do this before legalize, since afterward the target may be depending
4298   // on the bitconvert.
4299   // First check to see if this is all constant.
4300   if (!LegalTypes &&
4301       N0.getOpcode() == ISD::BUILD_VECTOR && N0.getNode()->hasOneUse() &&
4302       VT.isVector()) {
4303     bool isSimple = true;
4304     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
4305       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
4306           N0.getOperand(i).getOpcode() != ISD::Constant &&
4307           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
4308         isSimple = false;
4309         break;
4310       }
4311
4312     EVT DestEltVT = N->getValueType(0).getVectorElementType();
4313     assert(!DestEltVT.isVector() &&
4314            "Element type of vector ValueType must not be vector!");
4315     if (isSimple)
4316       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.getNode(), DestEltVT);
4317   }
4318
4319   // If the input is a constant, let getNode fold it.
4320   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
4321     SDValue Res = DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(), VT, N0);
4322     if (Res.getNode() != N) {
4323       if (!LegalOperations ||
4324           TLI.isOperationLegal(Res.getNode()->getOpcode(), VT))
4325         return Res;
4326
4327       // Folding it resulted in an illegal node, and it's too late to
4328       // do that. Clean up the old node and forego the transformation.
4329       // Ideally this won't happen very often, because instcombine
4330       // and the earlier dagcombine runs (where illegal nodes are
4331       // permitted) should have folded most of them already.
4332       DAG.DeleteNode(Res.getNode());
4333     }
4334   }
4335
4336   // (conv (conv x, t1), t2) -> (conv x, t2)
4337   if (N0.getOpcode() == ISD::BIT_CONVERT)
4338     return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(), VT,
4339                        N0.getOperand(0));
4340
4341   // fold (conv (load x)) -> (load (conv*)x)
4342   // If the resultant load doesn't need a higher alignment than the original!
4343   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
4344       // Do not change the width of a volatile load.
4345       !cast<LoadSDNode>(N0)->isVolatile() &&
4346       (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT))) {
4347     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4348     unsigned Align = TLI.getTargetData()->
4349       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
4350     unsigned OrigAlign = LN0->getAlignment();
4351
4352     if (Align <= OrigAlign) {
4353       SDValue Load = DAG.getLoad(VT, N->getDebugLoc(), LN0->getChain(),
4354                                  LN0->getBasePtr(),
4355                                  LN0->getSrcValue(), LN0->getSrcValueOffset(),
4356                                  LN0->isVolatile(), LN0->isNonTemporal(),
4357                                  OrigAlign);
4358       AddToWorkList(N);
4359       CombineTo(N0.getNode(),
4360                 DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
4361                             N0.getValueType(), Load),
4362                 Load.getValue(1));
4363       return Load;
4364     }
4365   }
4366
4367   // fold (bitconvert (fneg x)) -> (xor (bitconvert x), signbit)
4368   // fold (bitconvert (fabs x)) -> (and (bitconvert x), (not signbit))
4369   // This often reduces constant pool loads.
4370   if ((N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FABS) &&
4371       N0.getNode()->hasOneUse() && VT.isInteger() && !VT.isVector()) {
4372     SDValue NewConv = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(), VT,
4373                                   N0.getOperand(0));
4374     AddToWorkList(NewConv.getNode());
4375
4376     APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
4377     if (N0.getOpcode() == ISD::FNEG)
4378       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
4379                          NewConv, DAG.getConstant(SignBit, VT));
4380     assert(N0.getOpcode() == ISD::FABS);
4381     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4382                        NewConv, DAG.getConstant(~SignBit, VT));
4383   }
4384
4385   // fold (bitconvert (fcopysign cst, x)) ->
4386   //         (or (and (bitconvert x), sign), (and cst, (not sign)))
4387   // Note that we don't handle (copysign x, cst) because this can always be
4388   // folded to an fneg or fabs.
4389   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse() &&
4390       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
4391       VT.isInteger() && !VT.isVector()) {
4392     unsigned OrigXWidth = N0.getOperand(1).getValueType().getSizeInBits();
4393     EVT IntXVT = EVT::getIntegerVT(*DAG.getContext(), OrigXWidth);
4394     if (isTypeLegal(IntXVT)) {
4395       SDValue X = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
4396                               IntXVT, N0.getOperand(1));
4397       AddToWorkList(X.getNode());
4398
4399       // If X has a different width than the result/lhs, sext it or truncate it.
4400       unsigned VTWidth = VT.getSizeInBits();
4401       if (OrigXWidth < VTWidth) {
4402         X = DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, X);
4403         AddToWorkList(X.getNode());
4404       } else if (OrigXWidth > VTWidth) {
4405         // To get the sign bit in the right place, we have to shift it right
4406         // before truncating.
4407         X = DAG.getNode(ISD::SRL, X.getDebugLoc(),
4408                         X.getValueType(), X,
4409                         DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
4410         AddToWorkList(X.getNode());
4411         X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
4412         AddToWorkList(X.getNode());
4413       }
4414
4415       APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
4416       X = DAG.getNode(ISD::AND, X.getDebugLoc(), VT,
4417                       X, DAG.getConstant(SignBit, VT));
4418       AddToWorkList(X.getNode());
4419
4420       SDValue Cst = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
4421                                 VT, N0.getOperand(0));
4422       Cst = DAG.getNode(ISD::AND, Cst.getDebugLoc(), VT,
4423                         Cst, DAG.getConstant(~SignBit, VT));
4424       AddToWorkList(Cst.getNode());
4425
4426       return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, X, Cst);
4427     }
4428   }
4429
4430   // bitconvert(build_pair(ld, ld)) -> ld iff load locations are consecutive.
4431   if (N0.getOpcode() == ISD::BUILD_PAIR) {
4432     SDValue CombineLD = CombineConsecutiveLoads(N0.getNode(), VT);
4433     if (CombineLD.getNode())
4434       return CombineLD;
4435   }
4436
4437   return SDValue();
4438 }
4439
4440 SDValue DAGCombiner::visitBUILD_PAIR(SDNode *N) {
4441   EVT VT = N->getValueType(0);
4442   return CombineConsecutiveLoads(N, VT);
4443 }
4444
4445 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
4446 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
4447 /// destination element value type.
4448 SDValue DAGCombiner::
4449 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, EVT DstEltVT) {
4450   EVT SrcEltVT = BV->getValueType(0).getVectorElementType();
4451
4452   // If this is already the right type, we're done.
4453   if (SrcEltVT == DstEltVT) return SDValue(BV, 0);
4454
4455   unsigned SrcBitSize = SrcEltVT.getSizeInBits();
4456   unsigned DstBitSize = DstEltVT.getSizeInBits();
4457
4458   // If this is a conversion of N elements of one type to N elements of another
4459   // type, convert each element.  This handles FP<->INT cases.
4460   if (SrcBitSize == DstBitSize) {
4461     SmallVector<SDValue, 8> Ops;
4462     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
4463       SDValue Op = BV->getOperand(i);
4464       // If the vector element type is not legal, the BUILD_VECTOR operands
4465       // are promoted and implicitly truncated.  Make that explicit here.
4466       if (Op.getValueType() != SrcEltVT)
4467         Op = DAG.getNode(ISD::TRUNCATE, BV->getDebugLoc(), SrcEltVT, Op);
4468       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, BV->getDebugLoc(),
4469                                 DstEltVT, Op));
4470       AddToWorkList(Ops.back().getNode());
4471     }
4472     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
4473                               BV->getValueType(0).getVectorNumElements());
4474     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4475                        &Ops[0], Ops.size());
4476   }
4477
4478   // Otherwise, we're growing or shrinking the elements.  To avoid having to
4479   // handle annoying details of growing/shrinking FP values, we convert them to
4480   // int first.
4481   if (SrcEltVT.isFloatingPoint()) {
4482     // Convert the input float vector to a int vector where the elements are the
4483     // same sizes.
4484     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
4485     EVT IntVT = EVT::getIntegerVT(*DAG.getContext(), SrcEltVT.getSizeInBits());
4486     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).getNode();
4487     SrcEltVT = IntVT;
4488   }
4489
4490   // Now we know the input is an integer vector.  If the output is a FP type,
4491   // convert to integer first, then to FP of the right size.
4492   if (DstEltVT.isFloatingPoint()) {
4493     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
4494     EVT TmpVT = EVT::getIntegerVT(*DAG.getContext(), DstEltVT.getSizeInBits());
4495     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).getNode();
4496
4497     // Next, convert to FP elements of the same size.
4498     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
4499   }
4500
4501   // Okay, we know the src/dst types are both integers of differing types.
4502   // Handling growing first.
4503   assert(SrcEltVT.isInteger() && DstEltVT.isInteger());
4504   if (SrcBitSize < DstBitSize) {
4505     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
4506
4507     SmallVector<SDValue, 8> Ops;
4508     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
4509          i += NumInputsPerOutput) {
4510       bool isLE = TLI.isLittleEndian();
4511       APInt NewBits = APInt(DstBitSize, 0);
4512       bool EltIsUndef = true;
4513       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
4514         // Shift the previously computed bits over.
4515         NewBits <<= SrcBitSize;
4516         SDValue Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
4517         if (Op.getOpcode() == ISD::UNDEF) continue;
4518         EltIsUndef = false;
4519
4520         NewBits |= APInt(cast<ConstantSDNode>(Op)->getAPIntValue()).
4521                    zextOrTrunc(SrcBitSize).zext(DstBitSize);
4522       }
4523
4524       if (EltIsUndef)
4525         Ops.push_back(DAG.getUNDEF(DstEltVT));
4526       else
4527         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
4528     }
4529
4530     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT, Ops.size());
4531     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4532                        &Ops[0], Ops.size());
4533   }
4534
4535   // Finally, this must be the case where we are shrinking elements: each input
4536   // turns into multiple outputs.
4537   bool isS2V = ISD::isScalarToVector(BV);
4538   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
4539   EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
4540                             NumOutputsPerInput*BV->getNumOperands());
4541   SmallVector<SDValue, 8> Ops;
4542
4543   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
4544     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
4545       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
4546         Ops.push_back(DAG.getUNDEF(DstEltVT));
4547       continue;
4548     }
4549
4550     APInt OpVal = APInt(cast<ConstantSDNode>(BV->getOperand(i))->
4551                         getAPIntValue()).zextOrTrunc(SrcBitSize);
4552
4553     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
4554       APInt ThisVal = APInt(OpVal).trunc(DstBitSize);
4555       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
4556       if (isS2V && i == 0 && j == 0 && APInt(ThisVal).zext(SrcBitSize) == OpVal)
4557         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
4558         return DAG.getNode(ISD::SCALAR_TO_VECTOR, BV->getDebugLoc(), VT,
4559                            Ops[0]);
4560       OpVal = OpVal.lshr(DstBitSize);
4561     }
4562
4563     // For big endian targets, swap the order of the pieces of each element.
4564     if (TLI.isBigEndian())
4565       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
4566   }
4567
4568   return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4569                      &Ops[0], Ops.size());
4570 }
4571
4572 SDValue DAGCombiner::visitFADD(SDNode *N) {
4573   SDValue N0 = N->getOperand(0);
4574   SDValue N1 = N->getOperand(1);
4575   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4576   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4577   EVT VT = N->getValueType(0);
4578
4579   // fold vector ops
4580   if (VT.isVector()) {
4581     SDValue FoldedVOp = SimplifyVBinOp(N);
4582     if (FoldedVOp.getNode()) return FoldedVOp;
4583   }
4584
4585   // fold (fadd c1, c2) -> (fadd c1, c2)
4586   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4587     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N1);
4588   // canonicalize constant to RHS
4589   if (N0CFP && !N1CFP)
4590     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N1, N0);
4591   // fold (fadd A, 0) -> A
4592   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4593     return N0;
4594   // fold (fadd A, (fneg B)) -> (fsub A, B)
4595   if (isNegatibleForFree(N1, LegalOperations) == 2)
4596     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0,
4597                        GetNegatedExpression(N1, DAG, LegalOperations));
4598   // fold (fadd (fneg A), B) -> (fsub B, A)
4599   if (isNegatibleForFree(N0, LegalOperations) == 2)
4600     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N1,
4601                        GetNegatedExpression(N0, DAG, LegalOperations));
4602
4603   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
4604   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
4605       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
4606     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0.getOperand(0),
4607                        DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
4608                                    N0.getOperand(1), N1));
4609
4610   return SDValue();
4611 }
4612
4613 SDValue DAGCombiner::visitFSUB(SDNode *N) {
4614   SDValue N0 = N->getOperand(0);
4615   SDValue N1 = N->getOperand(1);
4616   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4617   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4618   EVT VT = N->getValueType(0);
4619
4620   // fold vector ops
4621   if (VT.isVector()) {
4622     SDValue FoldedVOp = SimplifyVBinOp(N);
4623     if (FoldedVOp.getNode()) return FoldedVOp;
4624   }
4625
4626   // fold (fsub c1, c2) -> c1-c2
4627   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4628     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0, N1);
4629   // fold (fsub A, 0) -> A
4630   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4631     return N0;
4632   // fold (fsub 0, B) -> -B
4633   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
4634     if (isNegatibleForFree(N1, LegalOperations))
4635       return GetNegatedExpression(N1, DAG, LegalOperations);
4636     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4637       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N1);
4638   }
4639   // fold (fsub A, (fneg B)) -> (fadd A, B)
4640   if (isNegatibleForFree(N1, LegalOperations))
4641     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0,
4642                        GetNegatedExpression(N1, DAG, LegalOperations));
4643
4644   return SDValue();
4645 }
4646
4647 SDValue DAGCombiner::visitFMUL(SDNode *N) {
4648   SDValue N0 = N->getOperand(0);
4649   SDValue N1 = N->getOperand(1);
4650   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4651   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4652   EVT VT = N->getValueType(0);
4653
4654   // fold vector ops
4655   if (VT.isVector()) {
4656     SDValue FoldedVOp = SimplifyVBinOp(N);
4657     if (FoldedVOp.getNode()) return FoldedVOp;
4658   }
4659
4660   // fold (fmul c1, c2) -> c1*c2
4661   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4662     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0, N1);
4663   // canonicalize constant to RHS
4664   if (N0CFP && !N1CFP)
4665     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N1, N0);
4666   // fold (fmul A, 0) -> 0
4667   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4668     return N1;
4669   // fold (fmul A, 0) -> 0, vector edition.
4670   if (UnsafeFPMath && ISD::isBuildVectorAllZeros(N1.getNode()))
4671     return N1;
4672   // fold (fmul X, 2.0) -> (fadd X, X)
4673   if (N1CFP && N1CFP->isExactlyValue(+2.0))
4674     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N0);
4675   // fold (fmul X, -1.0) -> (fneg X)
4676   if (N1CFP && N1CFP->isExactlyValue(-1.0))
4677     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4678       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N0);
4679
4680   // fold (fmul (fneg X), (fneg Y)) -> (fmul X, Y)
4681   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4682     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4683       // Both can be negated for free, check to see if at least one is cheaper
4684       // negated.
4685       if (LHSNeg == 2 || RHSNeg == 2)
4686         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
4687                            GetNegatedExpression(N0, DAG, LegalOperations),
4688                            GetNegatedExpression(N1, DAG, LegalOperations));
4689     }
4690   }
4691
4692   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
4693   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
4694       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
4695     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0.getOperand(0),
4696                        DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
4697                                    N0.getOperand(1), N1));
4698
4699   return SDValue();
4700 }
4701
4702 SDValue DAGCombiner::visitFDIV(SDNode *N) {
4703   SDValue N0 = N->getOperand(0);
4704   SDValue N1 = N->getOperand(1);
4705   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4706   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4707   EVT VT = N->getValueType(0);
4708
4709   // fold vector ops
4710   if (VT.isVector()) {
4711     SDValue FoldedVOp = SimplifyVBinOp(N);
4712     if (FoldedVOp.getNode()) return FoldedVOp;
4713   }
4714
4715   // fold (fdiv c1, c2) -> c1/c2
4716   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4717     return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT, N0, N1);
4718
4719
4720   // (fdiv (fneg X), (fneg Y)) -> (fdiv X, Y)
4721   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4722     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4723       // Both can be negated for free, check to see if at least one is cheaper
4724       // negated.
4725       if (LHSNeg == 2 || RHSNeg == 2)
4726         return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT,
4727                            GetNegatedExpression(N0, DAG, LegalOperations),
4728                            GetNegatedExpression(N1, DAG, LegalOperations));
4729     }
4730   }
4731
4732   return SDValue();
4733 }
4734
4735 SDValue DAGCombiner::visitFREM(SDNode *N) {
4736   SDValue N0 = N->getOperand(0);
4737   SDValue N1 = N->getOperand(1);
4738   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4739   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4740   EVT VT = N->getValueType(0);
4741
4742   // fold (frem c1, c2) -> fmod(c1,c2)
4743   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4744     return DAG.getNode(ISD::FREM, N->getDebugLoc(), VT, N0, N1);
4745
4746   return SDValue();
4747 }
4748
4749 SDValue DAGCombiner::visitFCOPYSIGN(SDNode *N) {
4750   SDValue N0 = N->getOperand(0);
4751   SDValue N1 = N->getOperand(1);
4752   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4753   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4754   EVT VT = N->getValueType(0);
4755
4756   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
4757     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT, N0, N1);
4758
4759   if (N1CFP) {
4760     const APFloat& V = N1CFP->getValueAPF();
4761     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
4762     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
4763     if (!V.isNegative()) {
4764       if (!LegalOperations || TLI.isOperationLegal(ISD::FABS, VT))
4765         return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4766     } else {
4767       if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4768         return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT,
4769                            DAG.getNode(ISD::FABS, N0.getDebugLoc(), VT, N0));
4770     }
4771   }
4772
4773   // copysign(fabs(x), y) -> copysign(x, y)
4774   // copysign(fneg(x), y) -> copysign(x, y)
4775   // copysign(copysign(x,z), y) -> copysign(x, y)
4776   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
4777       N0.getOpcode() == ISD::FCOPYSIGN)
4778     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4779                        N0.getOperand(0), N1);
4780
4781   // copysign(x, abs(y)) -> abs(x)
4782   if (N1.getOpcode() == ISD::FABS)
4783     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4784
4785   // copysign(x, copysign(y,z)) -> copysign(x, z)
4786   if (N1.getOpcode() == ISD::FCOPYSIGN)
4787     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4788                        N0, N1.getOperand(1));
4789
4790   // copysign(x, fp_extend(y)) -> copysign(x, y)
4791   // copysign(x, fp_round(y)) -> copysign(x, y)
4792   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
4793     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4794                        N0, N1.getOperand(0));
4795
4796   return SDValue();
4797 }
4798
4799 SDValue DAGCombiner::visitSINT_TO_FP(SDNode *N) {
4800   SDValue N0 = N->getOperand(0);
4801   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4802   EVT VT = N->getValueType(0);
4803   EVT OpVT = N0.getValueType();
4804
4805   // fold (sint_to_fp c1) -> c1fp
4806   if (N0C && OpVT != MVT::ppcf128)
4807     return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
4808
4809   // If the input is a legal type, and SINT_TO_FP is not legal on this target,
4810   // but UINT_TO_FP is legal on this target, try to convert.
4811   if (!TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT) &&
4812       TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT)) {
4813     // If the sign bit is known to be zero, we can change this to UINT_TO_FP.
4814     if (DAG.SignBitIsZero(N0))
4815       return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
4816   }
4817
4818   return SDValue();
4819 }
4820
4821 SDValue DAGCombiner::visitUINT_TO_FP(SDNode *N) {
4822   SDValue N0 = N->getOperand(0);
4823   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4824   EVT VT = N->getValueType(0);
4825   EVT OpVT = N0.getValueType();
4826
4827   // fold (uint_to_fp c1) -> c1fp
4828   if (N0C && OpVT != MVT::ppcf128)
4829     return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
4830
4831   // If the input is a legal type, and UINT_TO_FP is not legal on this target,
4832   // but SINT_TO_FP is legal on this target, try to convert.
4833   if (!TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT) &&
4834       TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT)) {
4835     // If the sign bit is known to be zero, we can change this to SINT_TO_FP.
4836     if (DAG.SignBitIsZero(N0))
4837       return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
4838   }
4839
4840   return SDValue();
4841 }
4842
4843 SDValue DAGCombiner::visitFP_TO_SINT(SDNode *N) {
4844   SDValue N0 = N->getOperand(0);
4845   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4846   EVT VT = N->getValueType(0);
4847
4848   // fold (fp_to_sint c1fp) -> c1
4849   if (N0CFP)
4850     return DAG.getNode(ISD::FP_TO_SINT, N->getDebugLoc(), VT, N0);
4851
4852   return SDValue();
4853 }
4854
4855 SDValue DAGCombiner::visitFP_TO_UINT(SDNode *N) {
4856   SDValue N0 = N->getOperand(0);
4857   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4858   EVT VT = N->getValueType(0);
4859
4860   // fold (fp_to_uint c1fp) -> c1
4861   if (N0CFP && VT != MVT::ppcf128)
4862     return DAG.getNode(ISD::FP_TO_UINT, N->getDebugLoc(), VT, N0);
4863
4864   return SDValue();
4865 }
4866
4867 SDValue DAGCombiner::visitFP_ROUND(SDNode *N) {
4868   SDValue N0 = N->getOperand(0);
4869   SDValue N1 = N->getOperand(1);
4870   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4871   EVT VT = N->getValueType(0);
4872
4873   // fold (fp_round c1fp) -> c1fp
4874   if (N0CFP && N0.getValueType() != MVT::ppcf128)
4875     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0, N1);
4876
4877   // fold (fp_round (fp_extend x)) -> x
4878   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
4879     return N0.getOperand(0);
4880
4881   // fold (fp_round (fp_round x)) -> (fp_round x)
4882   if (N0.getOpcode() == ISD::FP_ROUND) {
4883     // This is a value preserving truncation if both round's are.
4884     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
4885                    N0.getNode()->getConstantOperandVal(1) == 1;
4886     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0.getOperand(0),
4887                        DAG.getIntPtrConstant(IsTrunc));
4888   }
4889
4890   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
4891   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse()) {
4892     SDValue Tmp = DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(), VT,
4893                               N0.getOperand(0), N1);
4894     AddToWorkList(Tmp.getNode());
4895     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4896                        Tmp, N0.getOperand(1));
4897   }
4898
4899   return SDValue();
4900 }
4901
4902 SDValue DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
4903   SDValue N0 = N->getOperand(0);
4904   EVT VT = N->getValueType(0);
4905   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
4906   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4907
4908   // fold (fp_round_inreg c1fp) -> c1fp
4909   if (N0CFP && isTypeLegal(EVT)) {
4910     SDValue Round = DAG.getConstantFP(*N0CFP->getConstantFPValue(), EVT);
4911     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, Round);
4912   }
4913
4914   return SDValue();
4915 }
4916
4917 SDValue DAGCombiner::visitFP_EXTEND(SDNode *N) {
4918   SDValue N0 = N->getOperand(0);
4919   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4920   EVT VT = N->getValueType(0);
4921
4922   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
4923   if (N->hasOneUse() &&
4924       N->use_begin()->getOpcode() == ISD::FP_ROUND)
4925     return SDValue();
4926
4927   // fold (fp_extend c1fp) -> c1fp
4928   if (N0CFP && VT != MVT::ppcf128)
4929     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, N0);
4930
4931   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
4932   // value of X.
4933   if (N0.getOpcode() == ISD::FP_ROUND
4934       && N0.getNode()->getConstantOperandVal(1) == 1) {
4935     SDValue In = N0.getOperand(0);
4936     if (In.getValueType() == VT) return In;
4937     if (VT.bitsLT(In.getValueType()))
4938       return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT,
4939                          In, N0.getOperand(1));
4940     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, In);
4941   }
4942
4943   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
4944   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
4945       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4946        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
4947     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4948     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
4949                                      LN0->getChain(),
4950                                      LN0->getBasePtr(), LN0->getSrcValue(),
4951                                      LN0->getSrcValueOffset(),
4952                                      N0.getValueType(),
4953                                      LN0->isVolatile(), LN0->isNonTemporal(),
4954                                      LN0->getAlignment());
4955     CombineTo(N, ExtLoad);
4956     CombineTo(N0.getNode(),
4957               DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(),
4958                           N0.getValueType(), ExtLoad, DAG.getIntPtrConstant(1)),
4959               ExtLoad.getValue(1));
4960     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4961   }
4962
4963   return SDValue();
4964 }
4965
4966 SDValue DAGCombiner::visitFNEG(SDNode *N) {
4967   SDValue N0 = N->getOperand(0);
4968   EVT VT = N->getValueType(0);
4969
4970   if (isNegatibleForFree(N0, LegalOperations))
4971     return GetNegatedExpression(N0, DAG, LegalOperations);
4972
4973   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
4974   // constant pool values.
4975   if (N0.getOpcode() == ISD::BIT_CONVERT &&
4976       !VT.isVector() &&
4977       N0.getNode()->hasOneUse() &&
4978       N0.getOperand(0).getValueType().isInteger()) {
4979     SDValue Int = N0.getOperand(0);
4980     EVT IntVT = Int.getValueType();
4981     if (IntVT.isInteger() && !IntVT.isVector()) {
4982       Int = DAG.getNode(ISD::XOR, N0.getDebugLoc(), IntVT, Int,
4983               DAG.getConstant(APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
4984       AddToWorkList(Int.getNode());
4985       return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(),
4986                          VT, Int);
4987     }
4988   }
4989
4990   return SDValue();
4991 }
4992
4993 SDValue DAGCombiner::visitFABS(SDNode *N) {
4994   SDValue N0 = N->getOperand(0);
4995   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4996   EVT VT = N->getValueType(0);
4997
4998   // fold (fabs c1) -> fabs(c1)
4999   if (N0CFP && VT != MVT::ppcf128)
5000     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
5001   // fold (fabs (fabs x)) -> (fabs x)
5002   if (N0.getOpcode() == ISD::FABS)
5003     return N->getOperand(0);
5004   // fold (fabs (fneg x)) -> (fabs x)
5005   // fold (fabs (fcopysign x, y)) -> (fabs x)
5006   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
5007     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0.getOperand(0));
5008
5009   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
5010   // constant pool values.
5011   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
5012       N0.getOperand(0).getValueType().isInteger() &&
5013       !N0.getOperand(0).getValueType().isVector()) {
5014     SDValue Int = N0.getOperand(0);
5015     EVT IntVT = Int.getValueType();
5016     if (IntVT.isInteger() && !IntVT.isVector()) {
5017       Int = DAG.getNode(ISD::AND, N0.getDebugLoc(), IntVT, Int,
5018              DAG.getConstant(~APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
5019       AddToWorkList(Int.getNode());
5020       return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(),
5021                          N->getValueType(0), Int);
5022     }
5023   }
5024
5025   return SDValue();
5026 }
5027
5028 SDValue DAGCombiner::visitBRCOND(SDNode *N) {
5029   SDValue Chain = N->getOperand(0);
5030   SDValue N1 = N->getOperand(1);
5031   SDValue N2 = N->getOperand(2);
5032
5033   // If N is a constant we could fold this into a fallthrough or unconditional
5034   // branch. However that doesn't happen very often in normal code, because
5035   // Instcombine/SimplifyCFG should have handled the available opportunities.
5036   // If we did this folding here, it would be necessary to update the
5037   // MachineBasicBlock CFG, which is awkward.
5038
5039   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
5040   // on the target.
5041   if (N1.getOpcode() == ISD::SETCC &&
5042       TLI.isOperationLegalOrCustom(ISD::BR_CC, MVT::Other)) {
5043     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
5044                        Chain, N1.getOperand(2),
5045                        N1.getOperand(0), N1.getOperand(1), N2);
5046   }
5047
5048   SDNode *Trunc = 0;
5049   if (N1.getOpcode() == ISD::TRUNCATE && N1.hasOneUse()) {
5050     // Look past truncate.
5051     Trunc = N1.getNode();
5052     N1 = N1.getOperand(0);
5053   }
5054
5055   if (N1.hasOneUse() && N1.getOpcode() == ISD::SRL) {
5056     // Match this pattern so that we can generate simpler code:
5057     //
5058     //   %a = ...
5059     //   %b = and i32 %a, 2
5060     //   %c = srl i32 %b, 1
5061     //   brcond i32 %c ...
5062     //
5063     // into
5064     //
5065     //   %a = ...
5066     //   %b = and i32 %a, 2
5067     //   %c = setcc eq %b, 0
5068     //   brcond %c ...
5069     //
5070     // This applies only when the AND constant value has one bit set and the
5071     // SRL constant is equal to the log2 of the AND constant. The back-end is
5072     // smart enough to convert the result into a TEST/JMP sequence.
5073     SDValue Op0 = N1.getOperand(0);
5074     SDValue Op1 = N1.getOperand(1);
5075
5076     if (Op0.getOpcode() == ISD::AND &&
5077         Op1.getOpcode() == ISD::Constant) {
5078       SDValue AndOp1 = Op0.getOperand(1);
5079
5080       if (AndOp1.getOpcode() == ISD::Constant) {
5081         const APInt &AndConst = cast<ConstantSDNode>(AndOp1)->getAPIntValue();
5082
5083         if (AndConst.isPowerOf2() &&
5084             cast<ConstantSDNode>(Op1)->getAPIntValue()==AndConst.logBase2()) {
5085           SDValue SetCC =
5086             DAG.getSetCC(N->getDebugLoc(),
5087                          TLI.getSetCCResultType(Op0.getValueType()),
5088                          Op0, DAG.getConstant(0, Op0.getValueType()),
5089                          ISD::SETNE);
5090
5091           SDValue NewBRCond = DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5092                                           MVT::Other, Chain, SetCC, N2);
5093           // Don't add the new BRCond into the worklist or else SimplifySelectCC
5094           // will convert it back to (X & C1) >> C2.
5095           CombineTo(N, NewBRCond, false);
5096           // Truncate is dead.
5097           if (Trunc) {
5098             removeFromWorkList(Trunc);
5099             DAG.DeleteNode(Trunc);
5100           }
5101           // Replace the uses of SRL with SETCC
5102           WorkListRemover DeadNodes(*this);
5103           DAG.ReplaceAllUsesOfValueWith(N1, SetCC, &DeadNodes);
5104           removeFromWorkList(N1.getNode());
5105           DAG.DeleteNode(N1.getNode());
5106           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5107         }
5108       }
5109     }
5110   }
5111
5112   // Transform br(xor(x, y)) -> br(x != y)
5113   // Transform br(xor(xor(x,y), 1)) -> br (x == y)
5114   if (N1.hasOneUse() && N1.getOpcode() == ISD::XOR) {
5115     SDNode *TheXor = N1.getNode();
5116     SDValue Op0 = TheXor->getOperand(0);
5117     SDValue Op1 = TheXor->getOperand(1);
5118     if (Op0.getOpcode() == Op1.getOpcode()) {
5119       // Avoid missing important xor optimizations.
5120       SDValue Tmp = visitXOR(TheXor);
5121       if (Tmp.getNode() && Tmp.getNode() != TheXor) {
5122         DEBUG(dbgs() << "\nReplacing.8 ";
5123               TheXor->dump(&DAG);
5124               dbgs() << "\nWith: ";
5125               Tmp.getNode()->dump(&DAG);
5126               dbgs() << '\n');
5127         WorkListRemover DeadNodes(*this);
5128         DAG.ReplaceAllUsesOfValueWith(N1, Tmp, &DeadNodes);
5129         removeFromWorkList(TheXor);
5130         DAG.DeleteNode(TheXor);
5131         return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5132                            MVT::Other, Chain, Tmp, N2);
5133       }
5134     }
5135
5136     if (Op0.getOpcode() != ISD::SETCC && Op1.getOpcode() != ISD::SETCC) {
5137       bool Equal = false;
5138       if (ConstantSDNode *RHSCI = dyn_cast<ConstantSDNode>(Op0))
5139         if (RHSCI->getAPIntValue() == 1 && Op0.hasOneUse() &&
5140             Op0.getOpcode() == ISD::XOR) {
5141           TheXor = Op0.getNode();
5142           Equal = true;
5143         }
5144
5145       SDValue NodeToReplace = Trunc ? SDValue(Trunc, 0) : N1;
5146
5147       EVT SetCCVT = NodeToReplace.getValueType();
5148       if (LegalTypes)
5149         SetCCVT = TLI.getSetCCResultType(SetCCVT);
5150       SDValue SetCC = DAG.getSetCC(TheXor->getDebugLoc(),
5151                                    SetCCVT,
5152                                    Op0, Op1,
5153                                    Equal ? ISD::SETEQ : ISD::SETNE);
5154       // Replace the uses of XOR with SETCC
5155       WorkListRemover DeadNodes(*this);
5156       DAG.ReplaceAllUsesOfValueWith(NodeToReplace, SetCC, &DeadNodes);
5157       removeFromWorkList(NodeToReplace.getNode());
5158       DAG.DeleteNode(NodeToReplace.getNode());
5159       return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5160                          MVT::Other, Chain, SetCC, N2);
5161     }
5162   }
5163
5164   return SDValue();
5165 }
5166
5167 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
5168 //
5169 SDValue DAGCombiner::visitBR_CC(SDNode *N) {
5170   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
5171   SDValue CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
5172
5173   // If N is a constant we could fold this into a fallthrough or unconditional
5174   // branch. However that doesn't happen very often in normal code, because
5175   // Instcombine/SimplifyCFG should have handled the available opportunities.
5176   // If we did this folding here, it would be necessary to update the
5177   // MachineBasicBlock CFG, which is awkward.
5178
5179   // Use SimplifySetCC to simplify SETCC's.
5180   SDValue Simp = SimplifySetCC(TLI.getSetCCResultType(CondLHS.getValueType()),
5181                                CondLHS, CondRHS, CC->get(), N->getDebugLoc(),
5182                                false);
5183   if (Simp.getNode()) AddToWorkList(Simp.getNode());
5184
5185   // fold to a simpler setcc
5186   if (Simp.getNode() && Simp.getOpcode() == ISD::SETCC)
5187     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
5188                        N->getOperand(0), Simp.getOperand(2),
5189                        Simp.getOperand(0), Simp.getOperand(1),
5190                        N->getOperand(4));
5191
5192   return SDValue();
5193 }
5194
5195 /// CombineToPreIndexedLoadStore - Try turning a load / store into a
5196 /// pre-indexed load / store when the base pointer is an add or subtract
5197 /// and it has other uses besides the load / store. After the
5198 /// transformation, the new indexed load / store has effectively folded
5199 /// the add / subtract in and all of its other uses are redirected to the
5200 /// new load / store.
5201 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
5202   if (!LegalOperations)
5203     return false;
5204
5205   bool isLoad = true;
5206   SDValue Ptr;
5207   EVT VT;
5208   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
5209     if (LD->isIndexed())
5210       return false;
5211     VT = LD->getMemoryVT();
5212     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
5213         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
5214       return false;
5215     Ptr = LD->getBasePtr();
5216   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
5217     if (ST->isIndexed())
5218       return false;
5219     VT = ST->getMemoryVT();
5220     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
5221         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
5222       return false;
5223     Ptr = ST->getBasePtr();
5224     isLoad = false;
5225   } else {
5226     return false;
5227   }
5228
5229   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
5230   // out.  There is no reason to make this a preinc/predec.
5231   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
5232       Ptr.getNode()->hasOneUse())
5233     return false;
5234
5235   // Ask the target to do addressing mode selection.
5236   SDValue BasePtr;
5237   SDValue Offset;
5238   ISD::MemIndexedMode AM = ISD::UNINDEXED;
5239   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
5240     return false;
5241   // Don't create a indexed load / store with zero offset.
5242   if (isa<ConstantSDNode>(Offset) &&
5243       cast<ConstantSDNode>(Offset)->isNullValue())
5244     return false;
5245
5246   // Try turning it into a pre-indexed load / store except when:
5247   // 1) The new base ptr is a frame index.
5248   // 2) If N is a store and the new base ptr is either the same as or is a
5249   //    predecessor of the value being stored.
5250   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
5251   //    that would create a cycle.
5252   // 4) All uses are load / store ops that use it as old base ptr.
5253
5254   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
5255   // (plus the implicit offset) to a register to preinc anyway.
5256   if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
5257     return false;
5258
5259   // Check #2.
5260   if (!isLoad) {
5261     SDValue Val = cast<StoreSDNode>(N)->getValue();
5262     if (Val == BasePtr || BasePtr.getNode()->isPredecessorOf(Val.getNode()))
5263       return false;
5264   }
5265
5266   // Now check for #3 and #4.
5267   bool RealUse = false;
5268   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
5269          E = Ptr.getNode()->use_end(); I != E; ++I) {
5270     SDNode *Use = *I;
5271     if (Use == N)
5272       continue;
5273     if (Use->isPredecessorOf(N))
5274       return false;
5275
5276     if (!((Use->getOpcode() == ISD::LOAD &&
5277            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
5278           (Use->getOpcode() == ISD::STORE &&
5279            cast<StoreSDNode>(Use)->getBasePtr() == Ptr)))
5280       RealUse = true;
5281   }
5282
5283   if (!RealUse)
5284     return false;
5285
5286   SDValue Result;
5287   if (isLoad)
5288     Result = DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
5289                                 BasePtr, Offset, AM);
5290   else
5291     Result = DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
5292                                  BasePtr, Offset, AM);
5293   ++PreIndexedNodes;
5294   ++NodesCombined;
5295   DEBUG(dbgs() << "\nReplacing.4 ";
5296         N->dump(&DAG);
5297         dbgs() << "\nWith: ";
5298         Result.getNode()->dump(&DAG);
5299         dbgs() << '\n');
5300   WorkListRemover DeadNodes(*this);
5301   if (isLoad) {
5302     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
5303                                   &DeadNodes);
5304     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
5305                                   &DeadNodes);
5306   } else {
5307     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
5308                                   &DeadNodes);
5309   }
5310
5311   // Finally, since the node is now dead, remove it from the graph.
5312   DAG.DeleteNode(N);
5313
5314   // Replace the uses of Ptr with uses of the updated base value.
5315   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
5316                                 &DeadNodes);
5317   removeFromWorkList(Ptr.getNode());
5318   DAG.DeleteNode(Ptr.getNode());
5319
5320   return true;
5321 }
5322
5323 /// CombineToPostIndexedLoadStore - Try to combine a load / store with a
5324 /// add / sub of the base pointer node into a post-indexed load / store.
5325 /// The transformation folded the add / subtract into the new indexed
5326 /// load / store effectively and all of its uses are redirected to the
5327 /// new load / store.
5328 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
5329   if (!LegalOperations)
5330     return false;
5331
5332   bool isLoad = true;
5333   SDValue Ptr;
5334   EVT VT;
5335   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
5336     if (LD->isIndexed())
5337       return false;
5338     VT = LD->getMemoryVT();
5339     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
5340         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
5341       return false;
5342     Ptr = LD->getBasePtr();
5343   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
5344     if (ST->isIndexed())
5345       return false;
5346     VT = ST->getMemoryVT();
5347     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
5348         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
5349       return false;
5350     Ptr = ST->getBasePtr();
5351     isLoad = false;
5352   } else {
5353     return false;
5354   }
5355
5356   if (Ptr.getNode()->hasOneUse())
5357     return false;
5358
5359   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
5360          E = Ptr.getNode()->use_end(); I != E; ++I) {
5361     SDNode *Op = *I;
5362     if (Op == N ||
5363         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
5364       continue;
5365
5366     SDValue BasePtr;
5367     SDValue Offset;
5368     ISD::MemIndexedMode AM = ISD::UNINDEXED;
5369     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
5370       // Don't create a indexed load / store with zero offset.
5371       if (isa<ConstantSDNode>(Offset) &&
5372           cast<ConstantSDNode>(Offset)->isNullValue())
5373         continue;
5374
5375       // Try turning it into a post-indexed load / store except when
5376       // 1) All uses are load / store ops that use it as base ptr.
5377       // 2) Op must be independent of N, i.e. Op is neither a predecessor
5378       //    nor a successor of N. Otherwise, if Op is folded that would
5379       //    create a cycle.
5380
5381       if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
5382         continue;
5383
5384       // Check for #1.
5385       bool TryNext = false;
5386       for (SDNode::use_iterator II = BasePtr.getNode()->use_begin(),
5387              EE = BasePtr.getNode()->use_end(); II != EE; ++II) {
5388         SDNode *Use = *II;
5389         if (Use == Ptr.getNode())
5390           continue;
5391
5392         // If all the uses are load / store addresses, then don't do the
5393         // transformation.
5394         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
5395           bool RealUse = false;
5396           for (SDNode::use_iterator III = Use->use_begin(),
5397                  EEE = Use->use_end(); III != EEE; ++III) {
5398             SDNode *UseUse = *III;
5399             if (!((UseUse->getOpcode() == ISD::LOAD &&
5400                    cast<LoadSDNode>(UseUse)->getBasePtr().getNode() == Use) ||
5401                   (UseUse->getOpcode() == ISD::STORE &&
5402                    cast<StoreSDNode>(UseUse)->getBasePtr().getNode() == Use)))
5403               RealUse = true;
5404           }
5405
5406           if (!RealUse) {
5407             TryNext = true;
5408             break;
5409           }
5410         }
5411       }
5412
5413       if (TryNext)
5414         continue;
5415
5416       // Check for #2
5417       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
5418         SDValue Result = isLoad
5419           ? DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
5420                                BasePtr, Offset, AM)
5421           : DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
5422                                 BasePtr, Offset, AM);
5423         ++PostIndexedNodes;
5424         ++NodesCombined;
5425         DEBUG(dbgs() << "\nReplacing.5 ";
5426               N->dump(&DAG);
5427               dbgs() << "\nWith: ";
5428               Result.getNode()->dump(&DAG);
5429               dbgs() << '\n');
5430         WorkListRemover DeadNodes(*this);
5431         if (isLoad) {
5432           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
5433                                         &DeadNodes);
5434           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
5435                                         &DeadNodes);
5436         } else {
5437           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
5438                                         &DeadNodes);
5439         }
5440
5441         // Finally, since the node is now dead, remove it from the graph.
5442         DAG.DeleteNode(N);
5443
5444         // Replace the uses of Use with uses of the updated base value.
5445         DAG.ReplaceAllUsesOfValueWith(SDValue(Op, 0),
5446                                       Result.getValue(isLoad ? 1 : 0),
5447                                       &DeadNodes);
5448         removeFromWorkList(Op);
5449         DAG.DeleteNode(Op);
5450         return true;
5451       }
5452     }
5453   }
5454
5455   return false;
5456 }
5457
5458 SDValue DAGCombiner::visitLOAD(SDNode *N) {
5459   LoadSDNode *LD  = cast<LoadSDNode>(N);
5460   SDValue Chain = LD->getChain();
5461   SDValue Ptr   = LD->getBasePtr();
5462
5463   // If load is not volatile and there are no uses of the loaded value (and
5464   // the updated indexed value in case of indexed loads), change uses of the
5465   // chain value into uses of the chain input (i.e. delete the dead load).
5466   if (!LD->isVolatile()) {
5467     if (N->getValueType(1) == MVT::Other) {
5468       // Unindexed loads.
5469       if (N->hasNUsesOfValue(0, 0)) {
5470         // It's not safe to use the two value CombineTo variant here. e.g.
5471         // v1, chain2 = load chain1, loc
5472         // v2, chain3 = load chain2, loc
5473         // v3         = add v2, c
5474         // Now we replace use of chain2 with chain1.  This makes the second load
5475         // isomorphic to the one we are deleting, and thus makes this load live.
5476         DEBUG(dbgs() << "\nReplacing.6 ";
5477               N->dump(&DAG);
5478               dbgs() << "\nWith chain: ";
5479               Chain.getNode()->dump(&DAG);
5480               dbgs() << "\n");
5481         WorkListRemover DeadNodes(*this);
5482         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Chain, &DeadNodes);
5483
5484         if (N->use_empty()) {
5485           removeFromWorkList(N);
5486           DAG.DeleteNode(N);
5487         }
5488
5489         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5490       }
5491     } else {
5492       // Indexed loads.
5493       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
5494       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
5495         SDValue Undef = DAG.getUNDEF(N->getValueType(0));
5496         DEBUG(dbgs() << "\nReplacing.7 ";
5497               N->dump(&DAG);
5498               dbgs() << "\nWith: ";
5499               Undef.getNode()->dump(&DAG);
5500               dbgs() << " and 2 other values\n");
5501         WorkListRemover DeadNodes(*this);
5502         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Undef, &DeadNodes);
5503         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1),
5504                                       DAG.getUNDEF(N->getValueType(1)),
5505                                       &DeadNodes);
5506         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 2), Chain, &DeadNodes);
5507         removeFromWorkList(N);
5508         DAG.DeleteNode(N);
5509         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5510       }
5511     }
5512   }
5513
5514   // If this load is directly stored, replace the load value with the stored
5515   // value.
5516   // TODO: Handle store large -> read small portion.
5517   // TODO: Handle TRUNCSTORE/LOADEXT
5518   if (LD->getExtensionType() == ISD::NON_EXTLOAD &&
5519       !LD->isVolatile()) {
5520     if (ISD::isNON_TRUNCStore(Chain.getNode())) {
5521       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
5522       if (PrevST->getBasePtr() == Ptr &&
5523           PrevST->getValue().getValueType() == N->getValueType(0))
5524       return CombineTo(N, Chain.getOperand(1), Chain);
5525     }
5526   }
5527
5528   // Try to infer better alignment information than the load already has.
5529   if (OptLevel != CodeGenOpt::None && LD->isUnindexed()) {
5530     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
5531       if (Align > LD->getAlignment())
5532         return DAG.getExtLoad(LD->getExtensionType(), N->getDebugLoc(),
5533                               LD->getValueType(0),
5534                               Chain, Ptr, LD->getSrcValue(),
5535                               LD->getSrcValueOffset(), LD->getMemoryVT(),
5536                               LD->isVolatile(), LD->isNonTemporal(), Align);
5537     }
5538   }
5539
5540   if (CombinerAA) {
5541     // Walk up chain skipping non-aliasing memory nodes.
5542     SDValue BetterChain = FindBetterChain(N, Chain);
5543
5544     // If there is a better chain.
5545     if (Chain != BetterChain) {
5546       SDValue ReplLoad;
5547
5548       // Replace the chain to void dependency.
5549       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
5550         ReplLoad = DAG.getLoad(N->getValueType(0), LD->getDebugLoc(),
5551                                BetterChain, Ptr,
5552                                LD->getSrcValue(), LD->getSrcValueOffset(),
5553                                LD->isVolatile(), LD->isNonTemporal(),
5554                                LD->getAlignment());
5555       } else {
5556         ReplLoad = DAG.getExtLoad(LD->getExtensionType(), LD->getDebugLoc(),
5557                                   LD->getValueType(0),
5558                                   BetterChain, Ptr, LD->getSrcValue(),
5559                                   LD->getSrcValueOffset(),
5560                                   LD->getMemoryVT(),
5561                                   LD->isVolatile(),
5562                                   LD->isNonTemporal(),
5563                                   LD->getAlignment());
5564       }
5565
5566       // Create token factor to keep old chain connected.
5567       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
5568                                   MVT::Other, Chain, ReplLoad.getValue(1));
5569
5570       // Make sure the new and old chains are cleaned up.
5571       AddToWorkList(Token.getNode());
5572
5573       // Replace uses with load result and token factor. Don't add users
5574       // to work list.
5575       return CombineTo(N, ReplLoad.getValue(0), Token, false);
5576     }
5577   }
5578
5579   // Try transforming N to an indexed load.
5580   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
5581     return SDValue(N, 0);
5582
5583   return SDValue();
5584 }
5585
5586 /// CheckForMaskedLoad - Check to see if V is (and load (ptr), imm), where the
5587 /// load is having specific bytes cleared out.  If so, return the byte size
5588 /// being masked out and the shift amount.
5589 static std::pair<unsigned, unsigned>
5590 CheckForMaskedLoad(SDValue V, SDValue Ptr, SDValue Chain) {
5591   std::pair<unsigned, unsigned> Result(0, 0);
5592
5593   // Check for the structure we're looking for.
5594   if (V->getOpcode() != ISD::AND ||
5595       !isa<ConstantSDNode>(V->getOperand(1)) ||
5596       !ISD::isNormalLoad(V->getOperand(0).getNode()))
5597     return Result;
5598
5599   // Check the chain and pointer.
5600   LoadSDNode *LD = cast<LoadSDNode>(V->getOperand(0));
5601   if (LD->getBasePtr() != Ptr) return Result;  // Not from same pointer.
5602
5603   // The store should be chained directly to the load or be an operand of a
5604   // tokenfactor.
5605   if (LD == Chain.getNode())
5606     ; // ok.
5607   else if (Chain->getOpcode() != ISD::TokenFactor)
5608     return Result; // Fail.
5609   else {
5610     bool isOk = false;
5611     for (unsigned i = 0, e = Chain->getNumOperands(); i != e; ++i)
5612       if (Chain->getOperand(i).getNode() == LD) {
5613         isOk = true;
5614         break;
5615       }
5616     if (!isOk) return Result;
5617   }
5618
5619   // This only handles simple types.
5620   if (V.getValueType() != MVT::i16 &&
5621       V.getValueType() != MVT::i32 &&
5622       V.getValueType() != MVT::i64)
5623     return Result;
5624
5625   // Check the constant mask.  Invert it so that the bits being masked out are
5626   // 0 and the bits being kept are 1.  Use getSExtValue so that leading bits
5627   // follow the sign bit for uniformity.
5628   uint64_t NotMask = ~cast<ConstantSDNode>(V->getOperand(1))->getSExtValue();
5629   unsigned NotMaskLZ = CountLeadingZeros_64(NotMask);
5630   if (NotMaskLZ & 7) return Result;  // Must be multiple of a byte.
5631   unsigned NotMaskTZ = CountTrailingZeros_64(NotMask);
5632   if (NotMaskTZ & 7) return Result;  // Must be multiple of a byte.
5633   if (NotMaskLZ == 64) return Result;  // All zero mask.
5634
5635   // See if we have a continuous run of bits.  If so, we have 0*1+0*
5636   if (CountTrailingOnes_64(NotMask >> NotMaskTZ)+NotMaskTZ+NotMaskLZ != 64)
5637     return Result;
5638
5639   // Adjust NotMaskLZ down to be from the actual size of the int instead of i64.
5640   if (V.getValueType() != MVT::i64 && NotMaskLZ)
5641     NotMaskLZ -= 64-V.getValueSizeInBits();
5642
5643   unsigned MaskedBytes = (V.getValueSizeInBits()-NotMaskLZ-NotMaskTZ)/8;
5644   switch (MaskedBytes) {
5645   case 1:
5646   case 2:
5647   case 4: break;
5648   default: return Result; // All one mask, or 5-byte mask.
5649   }
5650
5651   // Verify that the first bit starts at a multiple of mask so that the access
5652   // is aligned the same as the access width.
5653   if (NotMaskTZ && NotMaskTZ/8 % MaskedBytes) return Result;
5654
5655   Result.first = MaskedBytes;
5656   Result.second = NotMaskTZ/8;
5657   return Result;
5658 }
5659
5660
5661 /// ShrinkLoadReplaceStoreWithStore - Check to see if IVal is something that
5662 /// provides a value as specified by MaskInfo.  If so, replace the specified
5663 /// store with a narrower store of truncated IVal.
5664 static SDNode *
5665 ShrinkLoadReplaceStoreWithStore(const std::pair<unsigned, unsigned> &MaskInfo,
5666                                 SDValue IVal, StoreSDNode *St,
5667                                 DAGCombiner *DC) {
5668   unsigned NumBytes = MaskInfo.first;
5669   unsigned ByteShift = MaskInfo.second;
5670   SelectionDAG &DAG = DC->getDAG();
5671
5672   // Check to see if IVal is all zeros in the part being masked in by the 'or'
5673   // that uses this.  If not, this is not a replacement.
5674   APInt Mask = ~APInt::getBitsSet(IVal.getValueSizeInBits(),
5675                                   ByteShift*8, (ByteShift+NumBytes)*8);
5676   if (!DAG.MaskedValueIsZero(IVal, Mask)) return 0;
5677
5678   // Check that it is legal on the target to do this.  It is legal if the new
5679   // VT we're shrinking to (i8/i16/i32) is legal or we're still before type
5680   // legalization.
5681   MVT VT = MVT::getIntegerVT(NumBytes*8);
5682   if (!DC->isTypeLegal(VT))
5683     return 0;
5684
5685   // Okay, we can do this!  Replace the 'St' store with a store of IVal that is
5686   // shifted by ByteShift and truncated down to NumBytes.
5687   if (ByteShift)
5688     IVal = DAG.getNode(ISD::SRL, IVal->getDebugLoc(), IVal.getValueType(), IVal,
5689                        DAG.getConstant(ByteShift*8, DC->getShiftAmountTy()));
5690
5691   // Figure out the offset for the store and the alignment of the access.
5692   unsigned StOffset;
5693   unsigned NewAlign = St->getAlignment();
5694
5695   if (DAG.getTargetLoweringInfo().isLittleEndian())
5696     StOffset = ByteShift;
5697   else
5698     StOffset = IVal.getValueType().getStoreSize() - ByteShift - NumBytes;
5699
5700   SDValue Ptr = St->getBasePtr();
5701   if (StOffset) {
5702     Ptr = DAG.getNode(ISD::ADD, IVal->getDebugLoc(), Ptr.getValueType(),
5703                       Ptr, DAG.getConstant(StOffset, Ptr.getValueType()));
5704     NewAlign = MinAlign(NewAlign, StOffset);
5705   }
5706
5707   // Truncate down to the new size.
5708   IVal = DAG.getNode(ISD::TRUNCATE, IVal->getDebugLoc(), VT, IVal);
5709
5710   ++OpsNarrowed;
5711   return DAG.getStore(St->getChain(), St->getDebugLoc(), IVal, Ptr,
5712                       St->getSrcValue(), St->getSrcValueOffset()+StOffset,
5713                       false, false, NewAlign).getNode();
5714 }
5715
5716
5717 /// ReduceLoadOpStoreWidth - Look for sequence of load / op / store where op is
5718 /// one of 'or', 'xor', and 'and' of immediates. If 'op' is only touching some
5719 /// of the loaded bits, try narrowing the load and store if it would end up
5720 /// being a win for performance or code size.
5721 SDValue DAGCombiner::ReduceLoadOpStoreWidth(SDNode *N) {
5722   StoreSDNode *ST  = cast<StoreSDNode>(N);
5723   if (ST->isVolatile())
5724     return SDValue();
5725
5726   SDValue Chain = ST->getChain();
5727   SDValue Value = ST->getValue();
5728   SDValue Ptr   = ST->getBasePtr();
5729   EVT VT = Value.getValueType();
5730
5731   if (ST->isTruncatingStore() || VT.isVector() || !Value.hasOneUse())
5732     return SDValue();
5733
5734   unsigned Opc = Value.getOpcode();
5735
5736   // If this is "store (or X, Y), P" and X is "(and (load P), cst)", where cst
5737   // is a byte mask indicating a consecutive number of bytes, check to see if
5738   // Y is known to provide just those bytes.  If so, we try to replace the
5739   // load + replace + store sequence with a single (narrower) store, which makes
5740   // the load dead.
5741   if (Opc == ISD::OR) {
5742     std::pair<unsigned, unsigned> MaskedLoad;
5743     MaskedLoad = CheckForMaskedLoad(Value.getOperand(0), Ptr, Chain);
5744     if (MaskedLoad.first)
5745       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
5746                                                   Value.getOperand(1), ST,this))
5747         return SDValue(NewST, 0);
5748
5749     // Or is commutative, so try swapping X and Y.
5750     MaskedLoad = CheckForMaskedLoad(Value.getOperand(1), Ptr, Chain);
5751     if (MaskedLoad.first)
5752       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
5753                                                   Value.getOperand(0), ST,this))
5754         return SDValue(NewST, 0);
5755   }
5756
5757   if ((Opc != ISD::OR && Opc != ISD::XOR && Opc != ISD::AND) ||
5758       Value.getOperand(1).getOpcode() != ISD::Constant)
5759     return SDValue();
5760
5761   SDValue N0 = Value.getOperand(0);
5762   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse()) {
5763     LoadSDNode *LD = cast<LoadSDNode>(N0);
5764     if (LD->getBasePtr() != Ptr)
5765       return SDValue();
5766
5767     // Find the type to narrow it the load / op / store to.
5768     SDValue N1 = Value.getOperand(1);
5769     unsigned BitWidth = N1.getValueSizeInBits();
5770     APInt Imm = cast<ConstantSDNode>(N1)->getAPIntValue();
5771     if (Opc == ISD::AND)
5772       Imm ^= APInt::getAllOnesValue(BitWidth);
5773     if (Imm == 0 || Imm.isAllOnesValue())
5774       return SDValue();
5775     unsigned ShAmt = Imm.countTrailingZeros();
5776     unsigned MSB = BitWidth - Imm.countLeadingZeros() - 1;
5777     unsigned NewBW = NextPowerOf2(MSB - ShAmt);
5778     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
5779     while (NewBW < BitWidth &&
5780            !(TLI.isOperationLegalOrCustom(Opc, NewVT) &&
5781              TLI.isNarrowingProfitable(VT, NewVT))) {
5782       NewBW = NextPowerOf2(NewBW);
5783       NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
5784     }
5785     if (NewBW >= BitWidth)
5786       return SDValue();
5787
5788     // If the lsb changed does not start at the type bitwidth boundary,
5789     // start at the previous one.
5790     if (ShAmt % NewBW)
5791       ShAmt = (((ShAmt + NewBW - 1) / NewBW) * NewBW) - NewBW;
5792     APInt Mask = APInt::getBitsSet(BitWidth, ShAmt, ShAmt + NewBW);
5793     if ((Imm & Mask) == Imm) {
5794       APInt NewImm = (Imm & Mask).lshr(ShAmt).trunc(NewBW);
5795       if (Opc == ISD::AND)
5796         NewImm ^= APInt::getAllOnesValue(NewBW);
5797       uint64_t PtrOff = ShAmt / 8;
5798       // For big endian targets, we need to adjust the offset to the pointer to
5799       // load the correct bytes.
5800       if (TLI.isBigEndian())
5801         PtrOff = (BitWidth + 7 - NewBW) / 8 - PtrOff;
5802
5803       unsigned NewAlign = MinAlign(LD->getAlignment(), PtrOff);
5804       const Type *NewVTTy = NewVT.getTypeForEVT(*DAG.getContext());
5805       if (NewAlign < TLI.getTargetData()->getABITypeAlignment(NewVTTy))
5806         return SDValue();
5807
5808       SDValue NewPtr = DAG.getNode(ISD::ADD, LD->getDebugLoc(),
5809                                    Ptr.getValueType(), Ptr,
5810                                    DAG.getConstant(PtrOff, Ptr.getValueType()));
5811       SDValue NewLD = DAG.getLoad(NewVT, N0.getDebugLoc(),
5812                                   LD->getChain(), NewPtr,
5813                                   LD->getSrcValue(), LD->getSrcValueOffset(),
5814                                   LD->isVolatile(), LD->isNonTemporal(),
5815                                   NewAlign);
5816       SDValue NewVal = DAG.getNode(Opc, Value.getDebugLoc(), NewVT, NewLD,
5817                                    DAG.getConstant(NewImm, NewVT));
5818       SDValue NewST = DAG.getStore(Chain, N->getDebugLoc(),
5819                                    NewVal, NewPtr,
5820                                    ST->getSrcValue(), ST->getSrcValueOffset(),
5821                                    false, false, NewAlign);
5822
5823       AddToWorkList(NewPtr.getNode());
5824       AddToWorkList(NewLD.getNode());
5825       AddToWorkList(NewVal.getNode());
5826       WorkListRemover DeadNodes(*this);
5827       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), NewLD.getValue(1),
5828                                     &DeadNodes);
5829       ++OpsNarrowed;
5830       return NewST;
5831     }
5832   }
5833
5834   return SDValue();
5835 }
5836
5837 SDValue DAGCombiner::visitSTORE(SDNode *N) {
5838   StoreSDNode *ST  = cast<StoreSDNode>(N);
5839   SDValue Chain = ST->getChain();
5840   SDValue Value = ST->getValue();
5841   SDValue Ptr   = ST->getBasePtr();
5842
5843   // If this is a store of a bit convert, store the input value if the
5844   // resultant store does not need a higher alignment than the original.
5845   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
5846       ST->isUnindexed()) {
5847     unsigned OrigAlign = ST->getAlignment();
5848     EVT SVT = Value.getOperand(0).getValueType();
5849     unsigned Align = TLI.getTargetData()->
5850       getABITypeAlignment(SVT.getTypeForEVT(*DAG.getContext()));
5851     if (Align <= OrigAlign &&
5852         ((!LegalOperations && !ST->isVolatile()) ||
5853          TLI.isOperationLegalOrCustom(ISD::STORE, SVT)))
5854       return DAG.getStore(Chain, N->getDebugLoc(), Value.getOperand(0),
5855                           Ptr, ST->getSrcValue(),
5856                           ST->getSrcValueOffset(), ST->isVolatile(),
5857                           ST->isNonTemporal(), OrigAlign);
5858   }
5859
5860   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
5861   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
5862     // NOTE: If the original store is volatile, this transform must not increase
5863     // the number of stores.  For example, on x86-32 an f64 can be stored in one
5864     // processor operation but an i64 (which is not legal) requires two.  So the
5865     // transform should not be done in this case.
5866     if (Value.getOpcode() != ISD::TargetConstantFP) {
5867       SDValue Tmp;
5868       switch (CFP->getValueType(0).getSimpleVT().SimpleTy) {
5869       default: llvm_unreachable("Unknown FP type");
5870       case MVT::f80:    // We don't do this for these yet.
5871       case MVT::f128:
5872       case MVT::ppcf128:
5873         break;
5874       case MVT::f32:
5875         if ((isTypeLegal(MVT::i32) && !LegalOperations && !ST->isVolatile()) ||
5876             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
5877           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
5878                               bitcastToAPInt().getZExtValue(), MVT::i32);
5879           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
5880                               Ptr, ST->getSrcValue(),
5881                               ST->getSrcValueOffset(), ST->isVolatile(),
5882                               ST->isNonTemporal(), ST->getAlignment());
5883         }
5884         break;
5885       case MVT::f64:
5886         if ((TLI.isTypeLegal(MVT::i64) && !LegalOperations &&
5887              !ST->isVolatile()) ||
5888             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i64)) {
5889           Tmp = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
5890                                 getZExtValue(), MVT::i64);
5891           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
5892                               Ptr, ST->getSrcValue(),
5893                               ST->getSrcValueOffset(), ST->isVolatile(),
5894                               ST->isNonTemporal(), ST->getAlignment());
5895         } else if (!ST->isVolatile() &&
5896                    TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
5897           // Many FP stores are not made apparent until after legalize, e.g. for
5898           // argument passing.  Since this is so common, custom legalize the
5899           // 64-bit integer store into two 32-bit stores.
5900           uint64_t Val = CFP->getValueAPF().bitcastToAPInt().getZExtValue();
5901           SDValue Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
5902           SDValue Hi = DAG.getConstant(Val >> 32, MVT::i32);
5903           if (TLI.isBigEndian()) std::swap(Lo, Hi);
5904
5905           int SVOffset = ST->getSrcValueOffset();
5906           unsigned Alignment = ST->getAlignment();
5907           bool isVolatile = ST->isVolatile();
5908           bool isNonTemporal = ST->isNonTemporal();
5909
5910           SDValue St0 = DAG.getStore(Chain, ST->getDebugLoc(), Lo,
5911                                      Ptr, ST->getSrcValue(),
5912                                      ST->getSrcValueOffset(),
5913                                      isVolatile, isNonTemporal,
5914                                      ST->getAlignment());
5915           Ptr = DAG.getNode(ISD::ADD, N->getDebugLoc(), Ptr.getValueType(), Ptr,
5916                             DAG.getConstant(4, Ptr.getValueType()));
5917           SVOffset += 4;
5918           Alignment = MinAlign(Alignment, 4U);
5919           SDValue St1 = DAG.getStore(Chain, ST->getDebugLoc(), Hi,
5920                                      Ptr, ST->getSrcValue(),
5921                                      SVOffset, isVolatile, isNonTemporal,
5922                                      Alignment);
5923           return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
5924                              St0, St1);
5925         }
5926
5927         break;
5928       }
5929     }
5930   }
5931
5932   // Try to infer better alignment information than the store already has.
5933   if (OptLevel != CodeGenOpt::None && ST->isUnindexed()) {
5934     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
5935       if (Align > ST->getAlignment())
5936         return DAG.getTruncStore(Chain, N->getDebugLoc(), Value,
5937                                  Ptr, ST->getSrcValue(),
5938                                  ST->getSrcValueOffset(), ST->getMemoryVT(),
5939                                  ST->isVolatile(), ST->isNonTemporal(), Align);
5940     }
5941   }
5942
5943   if (CombinerAA) {
5944     // Walk up chain skipping non-aliasing memory nodes.
5945     SDValue BetterChain = FindBetterChain(N, Chain);
5946
5947     // If there is a better chain.
5948     if (Chain != BetterChain) {
5949       SDValue ReplStore;
5950
5951       // Replace the chain to avoid dependency.
5952       if (ST->isTruncatingStore()) {
5953         ReplStore = DAG.getTruncStore(BetterChain, N->getDebugLoc(), Value, Ptr,
5954                                       ST->getSrcValue(),ST->getSrcValueOffset(),
5955                                       ST->getMemoryVT(), ST->isVolatile(),
5956                                       ST->isNonTemporal(), ST->getAlignment());
5957       } else {
5958         ReplStore = DAG.getStore(BetterChain, N->getDebugLoc(), Value, Ptr,
5959                                  ST->getSrcValue(), ST->getSrcValueOffset(),
5960                                  ST->isVolatile(), ST->isNonTemporal(),
5961                                  ST->getAlignment());
5962       }
5963
5964       // Create token to keep both nodes around.
5965       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
5966                                   MVT::Other, Chain, ReplStore);
5967
5968       // Make sure the new and old chains are cleaned up.
5969       AddToWorkList(Token.getNode());
5970
5971       // Don't add users to work list.
5972       return CombineTo(N, Token, false);
5973     }
5974   }
5975
5976   // Try transforming N to an indexed store.
5977   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
5978     return SDValue(N, 0);
5979
5980   // FIXME: is there such a thing as a truncating indexed store?
5981   if (ST->isTruncatingStore() && ST->isUnindexed() &&
5982       Value.getValueType().isInteger()) {
5983     // See if we can simplify the input to this truncstore with knowledge that
5984     // only the low bits are being used.  For example:
5985     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
5986     SDValue Shorter =
5987       GetDemandedBits(Value,
5988                       APInt::getLowBitsSet(Value.getValueSizeInBits(),
5989                                            ST->getMemoryVT().getSizeInBits()));
5990     AddToWorkList(Value.getNode());
5991     if (Shorter.getNode())
5992       return DAG.getTruncStore(Chain, N->getDebugLoc(), Shorter,
5993                                Ptr, ST->getSrcValue(),
5994                                ST->getSrcValueOffset(), ST->getMemoryVT(),
5995                                ST->isVolatile(), ST->isNonTemporal(),
5996                                ST->getAlignment());
5997
5998     // Otherwise, see if we can simplify the operation with
5999     // SimplifyDemandedBits, which only works if the value has a single use.
6000     if (SimplifyDemandedBits(Value,
6001                              APInt::getLowBitsSet(
6002                                Value.getValueType().getScalarType().getSizeInBits(),
6003                                ST->getMemoryVT().getScalarType().getSizeInBits())))
6004       return SDValue(N, 0);
6005   }
6006
6007   // If this is a load followed by a store to the same location, then the store
6008   // is dead/noop.
6009   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
6010     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
6011         ST->isUnindexed() && !ST->isVolatile() &&
6012         // There can't be any side effects between the load and store, such as
6013         // a call or store.
6014         Chain.reachesChainWithoutSideEffects(SDValue(Ld, 1))) {
6015       // The store is dead, remove it.
6016       return Chain;
6017     }
6018   }
6019
6020   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
6021   // truncating store.  We can do this even if this is already a truncstore.
6022   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
6023       && Value.getNode()->hasOneUse() && ST->isUnindexed() &&
6024       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
6025                             ST->getMemoryVT())) {
6026     return DAG.getTruncStore(Chain, N->getDebugLoc(), Value.getOperand(0),
6027                              Ptr, ST->getSrcValue(),
6028                              ST->getSrcValueOffset(), ST->getMemoryVT(),
6029                              ST->isVolatile(), ST->isNonTemporal(),
6030                              ST->getAlignment());
6031   }
6032
6033   return ReduceLoadOpStoreWidth(N);
6034 }
6035
6036 SDValue DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
6037   SDValue InVec = N->getOperand(0);
6038   SDValue InVal = N->getOperand(1);
6039   SDValue EltNo = N->getOperand(2);
6040
6041   // If the inserted element is an UNDEF, just use the input vector.
6042   if (InVal.getOpcode() == ISD::UNDEF)
6043     return InVec;
6044
6045   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
6046   // vector with the inserted element.
6047   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
6048     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
6049     SmallVector<SDValue, 8> Ops(InVec.getNode()->op_begin(),
6050                                 InVec.getNode()->op_end());
6051     if (Elt < Ops.size())
6052       Ops[Elt] = InVal;
6053     return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6054                        InVec.getValueType(), &Ops[0], Ops.size());
6055   }
6056   // If the invec is an UNDEF and if EltNo is a constant, create a new
6057   // BUILD_VECTOR with undef elements and the inserted element.
6058   if (!LegalOperations && InVec.getOpcode() == ISD::UNDEF &&
6059       isa<ConstantSDNode>(EltNo)) {
6060     EVT VT = InVec.getValueType();
6061     EVT EltVT = VT.getVectorElementType();
6062     unsigned NElts = VT.getVectorNumElements();
6063     SmallVector<SDValue, 8> Ops(NElts, DAG.getUNDEF(EltVT));
6064
6065     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
6066     if (Elt < Ops.size())
6067       Ops[Elt] = InVal;
6068     return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6069                        InVec.getValueType(), &Ops[0], Ops.size());
6070   }
6071   return SDValue();
6072 }
6073
6074 SDValue DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
6075   // (vextract (scalar_to_vector val, 0) -> val
6076   SDValue InVec = N->getOperand(0);
6077
6078  if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR) {
6079    // Check if the result type doesn't match the inserted element type. A
6080    // SCALAR_TO_VECTOR may truncate the inserted element and the
6081    // EXTRACT_VECTOR_ELT may widen the extracted vector.
6082    EVT EltVT = InVec.getValueType().getVectorElementType();
6083    SDValue InOp = InVec.getOperand(0);
6084    EVT NVT = N->getValueType(0);
6085    if (InOp.getValueType() != NVT) {
6086      assert(InOp.getValueType().isInteger() && NVT.isInteger());
6087      return DAG.getSExtOrTrunc(InOp, InVec.getDebugLoc(), NVT);
6088    }
6089    return InOp;
6090  }
6091
6092   // Perform only after legalization to ensure build_vector / vector_shuffle
6093   // optimizations have already been done.
6094   if (!LegalOperations) return SDValue();
6095
6096   // (vextract (v4f32 load $addr), c) -> (f32 load $addr+c*size)
6097   // (vextract (v4f32 s2v (f32 load $addr)), c) -> (f32 load $addr+c*size)
6098   // (vextract (v4f32 shuffle (load $addr), <1,u,u,u>), 0) -> (f32 load $addr)
6099   SDValue EltNo = N->getOperand(1);
6100
6101   if (isa<ConstantSDNode>(EltNo)) {
6102     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
6103     bool NewLoad = false;
6104     bool BCNumEltsChanged = false;
6105     EVT VT = InVec.getValueType();
6106     EVT ExtVT = VT.getVectorElementType();
6107     EVT LVT = ExtVT;
6108
6109     if (InVec.getOpcode() == ISD::BIT_CONVERT) {
6110       EVT BCVT = InVec.getOperand(0).getValueType();
6111       if (!BCVT.isVector() || ExtVT.bitsGT(BCVT.getVectorElementType()))
6112         return SDValue();
6113       if (VT.getVectorNumElements() != BCVT.getVectorNumElements())
6114         BCNumEltsChanged = true;
6115       InVec = InVec.getOperand(0);
6116       ExtVT = BCVT.getVectorElementType();
6117       NewLoad = true;
6118     }
6119
6120     LoadSDNode *LN0 = NULL;
6121     const ShuffleVectorSDNode *SVN = NULL;
6122     if (ISD::isNormalLoad(InVec.getNode())) {
6123       LN0 = cast<LoadSDNode>(InVec);
6124     } else if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
6125                InVec.getOperand(0).getValueType() == ExtVT &&
6126                ISD::isNormalLoad(InVec.getOperand(0).getNode())) {
6127       LN0 = cast<LoadSDNode>(InVec.getOperand(0));
6128     } else if ((SVN = dyn_cast<ShuffleVectorSDNode>(InVec))) {
6129       // (vextract (vector_shuffle (load $addr), v2, <1, u, u, u>), 1)
6130       // =>
6131       // (load $addr+1*size)
6132
6133       // If the bit convert changed the number of elements, it is unsafe
6134       // to examine the mask.
6135       if (BCNumEltsChanged)
6136         return SDValue();
6137
6138       // Select the input vector, guarding against out of range extract vector.
6139       unsigned NumElems = VT.getVectorNumElements();
6140       int Idx = (Elt > NumElems) ? -1 : SVN->getMaskElt(Elt);
6141       InVec = (Idx < (int)NumElems) ? InVec.getOperand(0) : InVec.getOperand(1);
6142
6143       if (InVec.getOpcode() == ISD::BIT_CONVERT)
6144         InVec = InVec.getOperand(0);
6145       if (ISD::isNormalLoad(InVec.getNode())) {
6146         LN0 = cast<LoadSDNode>(InVec);
6147         Elt = (Idx < (int)NumElems) ? Idx : Idx - (int)NumElems;
6148       }
6149     }
6150
6151     if (!LN0 || !LN0->hasOneUse() || LN0->isVolatile())
6152       return SDValue();
6153
6154     unsigned Align = LN0->getAlignment();
6155     if (NewLoad) {
6156       // Check the resultant load doesn't need a higher alignment than the
6157       // original load.
6158       unsigned NewAlign =
6159         TLI.getTargetData()->getABITypeAlignment(LVT.getTypeForEVT(*DAG.getContext()));
6160
6161       if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, LVT))
6162         return SDValue();
6163
6164       Align = NewAlign;
6165     }
6166
6167     SDValue NewPtr = LN0->getBasePtr();
6168     if (Elt) {
6169       unsigned PtrOff = LVT.getSizeInBits() * Elt / 8;
6170       EVT PtrType = NewPtr.getValueType();
6171       if (TLI.isBigEndian())
6172         PtrOff = VT.getSizeInBits() / 8 - PtrOff;
6173       NewPtr = DAG.getNode(ISD::ADD, N->getDebugLoc(), PtrType, NewPtr,
6174                            DAG.getConstant(PtrOff, PtrType));
6175     }
6176
6177     return DAG.getLoad(LVT, N->getDebugLoc(), LN0->getChain(), NewPtr,
6178                        LN0->getSrcValue(), LN0->getSrcValueOffset(),
6179                        LN0->isVolatile(), LN0->isNonTemporal(), Align);
6180   }
6181
6182   return SDValue();
6183 }
6184
6185 SDValue DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
6186   unsigned NumInScalars = N->getNumOperands();
6187   EVT VT = N->getValueType(0);
6188
6189   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
6190   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
6191   // at most two distinct vectors, turn this into a shuffle node.
6192   SDValue VecIn1, VecIn2;
6193   for (unsigned i = 0; i != NumInScalars; ++i) {
6194     // Ignore undef inputs.
6195     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
6196
6197     // If this input is something other than a EXTRACT_VECTOR_ELT with a
6198     // constant index, bail out.
6199     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
6200         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
6201       VecIn1 = VecIn2 = SDValue(0, 0);
6202       break;
6203     }
6204
6205     // If the input vector type disagrees with the result of the build_vector,
6206     // we can't make a shuffle.
6207     SDValue ExtractedFromVec = N->getOperand(i).getOperand(0);
6208     if (ExtractedFromVec.getValueType() != VT) {
6209       VecIn1 = VecIn2 = SDValue(0, 0);
6210       break;
6211     }
6212
6213     // Otherwise, remember this.  We allow up to two distinct input vectors.
6214     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
6215       continue;
6216
6217     if (VecIn1.getNode() == 0) {
6218       VecIn1 = ExtractedFromVec;
6219     } else if (VecIn2.getNode() == 0) {
6220       VecIn2 = ExtractedFromVec;
6221     } else {
6222       // Too many inputs.
6223       VecIn1 = VecIn2 = SDValue(0, 0);
6224       break;
6225     }
6226   }
6227
6228   // If everything is good, we can make a shuffle operation.
6229   if (VecIn1.getNode()) {
6230     SmallVector<int, 8> Mask;
6231     for (unsigned i = 0; i != NumInScalars; ++i) {
6232       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
6233         Mask.push_back(-1);
6234         continue;
6235       }
6236
6237       // If extracting from the first vector, just use the index directly.
6238       SDValue Extract = N->getOperand(i);
6239       SDValue ExtVal = Extract.getOperand(1);
6240       if (Extract.getOperand(0) == VecIn1) {
6241         unsigned ExtIndex = cast<ConstantSDNode>(ExtVal)->getZExtValue();
6242         if (ExtIndex > VT.getVectorNumElements())
6243           return SDValue();
6244
6245         Mask.push_back(ExtIndex);
6246         continue;
6247       }
6248
6249       // Otherwise, use InIdx + VecSize
6250       unsigned Idx = cast<ConstantSDNode>(ExtVal)->getZExtValue();
6251       Mask.push_back(Idx+NumInScalars);
6252     }
6253
6254     // Add count and size info.
6255     if (!isTypeLegal(VT))
6256       return SDValue();
6257
6258     // Return the new VECTOR_SHUFFLE node.
6259     SDValue Ops[2];
6260     Ops[0] = VecIn1;
6261     Ops[1] = VecIn2.getNode() ? VecIn2 : DAG.getUNDEF(VT);
6262     return DAG.getVectorShuffle(VT, N->getDebugLoc(), Ops[0], Ops[1], &Mask[0]);
6263   }
6264
6265   return SDValue();
6266 }
6267
6268 SDValue DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
6269   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
6270   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
6271   // inputs come from at most two distinct vectors, turn this into a shuffle
6272   // node.
6273
6274   // If we only have one input vector, we don't need to do any concatenation.
6275   if (N->getNumOperands() == 1)
6276     return N->getOperand(0);
6277
6278   return SDValue();
6279 }
6280
6281 SDValue DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
6282   return SDValue();
6283
6284   EVT VT = N->getValueType(0);
6285   unsigned NumElts = VT.getVectorNumElements();
6286
6287   SDValue N0 = N->getOperand(0);
6288
6289   assert(N0.getValueType().getVectorNumElements() == NumElts &&
6290         "Vector shuffle must be normalized in DAG");
6291
6292   // FIXME: implement canonicalizations from DAG.getVectorShuffle()
6293
6294   // If it is a splat, check if the argument vector is a build_vector with
6295   // all scalar elements the same.
6296   if (cast<ShuffleVectorSDNode>(N)->isSplat()) {
6297     SDNode *V = N0.getNode();
6298
6299     // If this is a bit convert that changes the element type of the vector but
6300     // not the number of vector elements, look through it.  Be careful not to
6301     // look though conversions that change things like v4f32 to v2f64.
6302     if (V->getOpcode() == ISD::BIT_CONVERT) {
6303       SDValue ConvInput = V->getOperand(0);
6304       if (ConvInput.getValueType().isVector() &&
6305           ConvInput.getValueType().getVectorNumElements() == NumElts)
6306         V = ConvInput.getNode();
6307     }
6308
6309     if (V->getOpcode() == ISD::BUILD_VECTOR) {
6310       unsigned NumElems = V->getNumOperands();
6311       unsigned BaseIdx = cast<ShuffleVectorSDNode>(N)->getSplatIndex();
6312       if (NumElems > BaseIdx) {
6313         SDValue Base;
6314         bool AllSame = true;
6315         for (unsigned i = 0; i != NumElems; ++i) {
6316           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
6317             Base = V->getOperand(i);
6318             break;
6319           }
6320         }
6321         // Splat of <u, u, u, u>, return <u, u, u, u>
6322         if (!Base.getNode())
6323           return N0;
6324         for (unsigned i = 0; i != NumElems; ++i) {
6325           if (V->getOperand(i) != Base) {
6326             AllSame = false;
6327             break;
6328           }
6329         }
6330         // Splat of <x, x, x, x>, return <x, x, x, x>
6331         if (AllSame)
6332           return N0;
6333       }
6334     }
6335   }
6336   return SDValue();
6337 }
6338
6339 SDValue DAGCombiner::visitMEMBARRIER(SDNode* N) {
6340   if (!TLI.getShouldFoldAtomicFences())
6341     return SDValue();
6342
6343   SDValue atomic = N->getOperand(0);
6344   switch (atomic.getOpcode()) {
6345     case ISD::ATOMIC_CMP_SWAP:
6346     case ISD::ATOMIC_SWAP:
6347     case ISD::ATOMIC_LOAD_ADD:
6348     case ISD::ATOMIC_LOAD_SUB:
6349     case ISD::ATOMIC_LOAD_AND:
6350     case ISD::ATOMIC_LOAD_OR:
6351     case ISD::ATOMIC_LOAD_XOR:
6352     case ISD::ATOMIC_LOAD_NAND:
6353     case ISD::ATOMIC_LOAD_MIN:
6354     case ISD::ATOMIC_LOAD_MAX:
6355     case ISD::ATOMIC_LOAD_UMIN:
6356     case ISD::ATOMIC_LOAD_UMAX:
6357       break;
6358     default:
6359       return SDValue();
6360   }
6361
6362   SDValue fence = atomic.getOperand(0);
6363   if (fence.getOpcode() != ISD::MEMBARRIER)
6364     return SDValue();
6365
6366   switch (atomic.getOpcode()) {
6367     case ISD::ATOMIC_CMP_SWAP:
6368       return SDValue(DAG.UpdateNodeOperands(atomic.getNode(),
6369                                     fence.getOperand(0),
6370                                     atomic.getOperand(1), atomic.getOperand(2),
6371                                     atomic.getOperand(3)), atomic.getResNo());
6372     case ISD::ATOMIC_SWAP:
6373     case ISD::ATOMIC_LOAD_ADD:
6374     case ISD::ATOMIC_LOAD_SUB:
6375     case ISD::ATOMIC_LOAD_AND:
6376     case ISD::ATOMIC_LOAD_OR:
6377     case ISD::ATOMIC_LOAD_XOR:
6378     case ISD::ATOMIC_LOAD_NAND:
6379     case ISD::ATOMIC_LOAD_MIN:
6380     case ISD::ATOMIC_LOAD_MAX:
6381     case ISD::ATOMIC_LOAD_UMIN:
6382     case ISD::ATOMIC_LOAD_UMAX:
6383       return SDValue(DAG.UpdateNodeOperands(atomic.getNode(),
6384                                     fence.getOperand(0),
6385                                     atomic.getOperand(1), atomic.getOperand(2)),
6386                      atomic.getResNo());
6387     default:
6388       return SDValue();
6389   }
6390 }
6391
6392 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
6393 /// an AND to a vector_shuffle with the destination vector and a zero vector.
6394 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
6395 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
6396 SDValue DAGCombiner::XformToShuffleWithZero(SDNode *N) {
6397   EVT VT = N->getValueType(0);
6398   DebugLoc dl = N->getDebugLoc();
6399   SDValue LHS = N->getOperand(0);
6400   SDValue RHS = N->getOperand(1);
6401   if (N->getOpcode() == ISD::AND) {
6402     if (RHS.getOpcode() == ISD::BIT_CONVERT)
6403       RHS = RHS.getOperand(0);
6404     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
6405       SmallVector<int, 8> Indices;
6406       unsigned NumElts = RHS.getNumOperands();
6407       for (unsigned i = 0; i != NumElts; ++i) {
6408         SDValue Elt = RHS.getOperand(i);
6409         if (!isa<ConstantSDNode>(Elt))
6410           return SDValue();
6411         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
6412           Indices.push_back(i);
6413         else if (cast<ConstantSDNode>(Elt)->isNullValue())
6414           Indices.push_back(NumElts);
6415         else
6416           return SDValue();
6417       }
6418
6419       // Let's see if the target supports this vector_shuffle.
6420       EVT RVT = RHS.getValueType();
6421       if (!TLI.isVectorClearMaskLegal(Indices, RVT))
6422         return SDValue();
6423
6424       // Return the new VECTOR_SHUFFLE node.
6425       EVT EltVT = RVT.getVectorElementType();
6426       SmallVector<SDValue,8> ZeroOps(RVT.getVectorNumElements(),
6427                                      DAG.getConstant(0, EltVT));
6428       SDValue Zero = DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6429                                  RVT, &ZeroOps[0], ZeroOps.size());
6430       LHS = DAG.getNode(ISD::BIT_CONVERT, dl, RVT, LHS);
6431       SDValue Shuf = DAG.getVectorShuffle(RVT, dl, LHS, Zero, &Indices[0]);
6432       return DAG.getNode(ISD::BIT_CONVERT, dl, VT, Shuf);
6433     }
6434   }
6435
6436   return SDValue();
6437 }
6438
6439 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
6440 SDValue DAGCombiner::SimplifyVBinOp(SDNode *N) {
6441   // After legalize, the target may be depending on adds and other
6442   // binary ops to provide legal ways to construct constants or other
6443   // things. Simplifying them may result in a loss of legality.
6444   if (LegalOperations) return SDValue();
6445
6446   EVT VT = N->getValueType(0);
6447   assert(VT.isVector() && "SimplifyVBinOp only works on vectors!");
6448
6449   EVT EltType = VT.getVectorElementType();
6450   SDValue LHS = N->getOperand(0);
6451   SDValue RHS = N->getOperand(1);
6452   SDValue Shuffle = XformToShuffleWithZero(N);
6453   if (Shuffle.getNode()) return Shuffle;
6454
6455   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
6456   // this operation.
6457   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
6458       RHS.getOpcode() == ISD::BUILD_VECTOR) {
6459     SmallVector<SDValue, 8> Ops;
6460     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
6461       SDValue LHSOp = LHS.getOperand(i);
6462       SDValue RHSOp = RHS.getOperand(i);
6463       // If these two elements can't be folded, bail out.
6464       if ((LHSOp.getOpcode() != ISD::UNDEF &&
6465            LHSOp.getOpcode() != ISD::Constant &&
6466            LHSOp.getOpcode() != ISD::ConstantFP) ||
6467           (RHSOp.getOpcode() != ISD::UNDEF &&
6468            RHSOp.getOpcode() != ISD::Constant &&
6469            RHSOp.getOpcode() != ISD::ConstantFP))
6470         break;
6471
6472       // Can't fold divide by zero.
6473       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
6474           N->getOpcode() == ISD::FDIV) {
6475         if ((RHSOp.getOpcode() == ISD::Constant &&
6476              cast<ConstantSDNode>(RHSOp.getNode())->isNullValue()) ||
6477             (RHSOp.getOpcode() == ISD::ConstantFP &&
6478              cast<ConstantFPSDNode>(RHSOp.getNode())->getValueAPF().isZero()))
6479           break;
6480       }
6481
6482       // If the vector element type is not legal, the BUILD_VECTOR operands
6483       // are promoted and implicitly truncated.  Make that explicit here.
6484       if (LHSOp.getValueType() != EltType)
6485         LHSOp = DAG.getNode(ISD::TRUNCATE, LHS.getDebugLoc(), EltType, LHSOp);
6486       if (RHSOp.getValueType() != EltType)
6487         RHSOp = DAG.getNode(ISD::TRUNCATE, RHS.getDebugLoc(), EltType, RHSOp);
6488
6489       SDValue FoldOp = DAG.getNode(N->getOpcode(), LHS.getDebugLoc(), EltType,
6490                                    LHSOp, RHSOp);
6491       if (FoldOp.getOpcode() != ISD::UNDEF &&
6492           FoldOp.getOpcode() != ISD::Constant &&
6493           FoldOp.getOpcode() != ISD::ConstantFP)
6494         break;
6495       Ops.push_back(FoldOp);
6496       AddToWorkList(FoldOp.getNode());
6497     }
6498
6499     if (Ops.size() == LHS.getNumOperands()) {
6500       EVT VT = LHS.getValueType();
6501       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
6502                          &Ops[0], Ops.size());
6503     }
6504   }
6505
6506   return SDValue();
6507 }
6508
6509 SDValue DAGCombiner::SimplifySelect(DebugLoc DL, SDValue N0,
6510                                     SDValue N1, SDValue N2){
6511   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
6512
6513   SDValue SCC = SimplifySelectCC(DL, N0.getOperand(0), N0.getOperand(1), N1, N2,
6514                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
6515
6516   // If we got a simplified select_cc node back from SimplifySelectCC, then
6517   // break it down into a new SETCC node, and a new SELECT node, and then return
6518   // the SELECT node, since we were called with a SELECT node.
6519   if (SCC.getNode()) {
6520     // Check to see if we got a select_cc back (to turn into setcc/select).
6521     // Otherwise, just return whatever node we got back, like fabs.
6522     if (SCC.getOpcode() == ISD::SELECT_CC) {
6523       SDValue SETCC = DAG.getNode(ISD::SETCC, N0.getDebugLoc(),
6524                                   N0.getValueType(),
6525                                   SCC.getOperand(0), SCC.getOperand(1),
6526                                   SCC.getOperand(4));
6527       AddToWorkList(SETCC.getNode());
6528       return DAG.getNode(ISD::SELECT, SCC.getDebugLoc(), SCC.getValueType(),
6529                          SCC.getOperand(2), SCC.getOperand(3), SETCC);
6530     }
6531
6532     return SCC;
6533   }
6534   return SDValue();
6535 }
6536
6537 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
6538 /// are the two values being selected between, see if we can simplify the
6539 /// select.  Callers of this should assume that TheSelect is deleted if this
6540 /// returns true.  As such, they should return the appropriate thing (e.g. the
6541 /// node) back to the top-level of the DAG combiner loop to avoid it being
6542 /// looked at.
6543 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDValue LHS,
6544                                     SDValue RHS) {
6545
6546   // If this is a select from two identical things, try to pull the operation
6547   // through the select.
6548   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
6549     // If this is a load and the token chain is identical, replace the select
6550     // of two loads with a load through a select of the address to load from.
6551     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
6552     // constants have been dropped into the constant pool.
6553     if (LHS.getOpcode() == ISD::LOAD &&
6554         // Do not let this transformation reduce the number of volatile loads.
6555         !cast<LoadSDNode>(LHS)->isVolatile() &&
6556         !cast<LoadSDNode>(RHS)->isVolatile() &&
6557         // Token chains must be identical.
6558         LHS.getOperand(0) == RHS.getOperand(0)) {
6559       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
6560       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
6561
6562       // If this is an EXTLOAD, the VT's must match.
6563       if (LLD->getMemoryVT() == RLD->getMemoryVT()) {
6564         // FIXME: this discards src value information.  This is
6565         // over-conservative. It would be beneficial to be able to remember
6566         // both potential memory locations.  Since we are discarding
6567         // src value info, don't do the transformation if the memory
6568         // locations are not in the default address space.
6569         unsigned LLDAddrSpace = 0, RLDAddrSpace = 0;
6570         if (const Value *LLDVal = LLD->getMemOperand()->getValue()) {
6571           if (const PointerType *PT = dyn_cast<PointerType>(LLDVal->getType()))
6572             LLDAddrSpace = PT->getAddressSpace();
6573         }
6574         if (const Value *RLDVal = RLD->getMemOperand()->getValue()) {
6575           if (const PointerType *PT = dyn_cast<PointerType>(RLDVal->getType()))
6576             RLDAddrSpace = PT->getAddressSpace();
6577         }
6578         SDValue Addr;
6579         if (LLDAddrSpace == 0 && RLDAddrSpace == 0) {
6580           if (TheSelect->getOpcode() == ISD::SELECT) {
6581             // Check that the condition doesn't reach either load.  If so, folding
6582             // this will induce a cycle into the DAG.
6583             if ((!LLD->hasAnyUseOfValue(1) ||
6584                  !LLD->isPredecessorOf(TheSelect->getOperand(0).getNode())) &&
6585                 (!RLD->hasAnyUseOfValue(1) ||
6586                  !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode()))) {
6587               Addr = DAG.getNode(ISD::SELECT, TheSelect->getDebugLoc(),
6588                                  LLD->getBasePtr().getValueType(),
6589                                  TheSelect->getOperand(0), LLD->getBasePtr(),
6590                                  RLD->getBasePtr());
6591             }
6592           } else {
6593             // Check that the condition doesn't reach either load.  If so, folding
6594             // this will induce a cycle into the DAG.
6595             if ((!LLD->hasAnyUseOfValue(1) ||
6596                  (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
6597                   !LLD->isPredecessorOf(TheSelect->getOperand(1).getNode()))) &&
6598                 (!RLD->hasAnyUseOfValue(1) ||
6599                  (!RLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
6600                   !RLD->isPredecessorOf(TheSelect->getOperand(1).getNode())))) {
6601               Addr = DAG.getNode(ISD::SELECT_CC, TheSelect->getDebugLoc(),
6602                                  LLD->getBasePtr().getValueType(),
6603                                  TheSelect->getOperand(0),
6604                                  TheSelect->getOperand(1),
6605                                  LLD->getBasePtr(), RLD->getBasePtr(),
6606                                  TheSelect->getOperand(4));
6607             }
6608           }
6609         }
6610
6611         if (Addr.getNode()) {
6612           SDValue Load;
6613           if (LLD->getExtensionType() == ISD::NON_EXTLOAD) {
6614             Load = DAG.getLoad(TheSelect->getValueType(0),
6615                                TheSelect->getDebugLoc(),
6616                                LLD->getChain(),
6617                                Addr, 0, 0,
6618                                LLD->isVolatile(),
6619                                LLD->isNonTemporal(),
6620                                LLD->getAlignment());
6621           } else {
6622             Load = DAG.getExtLoad(LLD->getExtensionType(),
6623                                   TheSelect->getDebugLoc(),
6624                                   TheSelect->getValueType(0),
6625                                   LLD->getChain(), Addr, 0, 0,
6626                                   LLD->getMemoryVT(),
6627                                   LLD->isVolatile(),
6628                                   LLD->isNonTemporal(),
6629                                   LLD->getAlignment());
6630           }
6631
6632           // Users of the select now use the result of the load.
6633           CombineTo(TheSelect, Load);
6634
6635           // Users of the old loads now use the new load's chain.  We know the
6636           // old-load value is dead now.
6637           CombineTo(LHS.getNode(), Load.getValue(0), Load.getValue(1));
6638           CombineTo(RHS.getNode(), Load.getValue(0), Load.getValue(1));
6639           return true;
6640         }
6641       }
6642     }
6643   }
6644
6645   return false;
6646 }
6647
6648 /// SimplifySelectCC - Simplify an expression of the form (N0 cond N1) ? N2 : N3
6649 /// where 'cond' is the comparison specified by CC.
6650 SDValue DAGCombiner::SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1,
6651                                       SDValue N2, SDValue N3,
6652                                       ISD::CondCode CC, bool NotExtCompare) {
6653   // (x ? y : y) -> y.
6654   if (N2 == N3) return N2;
6655
6656   EVT VT = N2.getValueType();
6657   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
6658   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
6659   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.getNode());
6660
6661   // Determine if the condition we're dealing with is constant
6662   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
6663                               N0, N1, CC, DL, false);
6664   if (SCC.getNode()) AddToWorkList(SCC.getNode());
6665   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode());
6666
6667   // fold select_cc true, x, y -> x
6668   if (SCCC && !SCCC->isNullValue())
6669     return N2;
6670   // fold select_cc false, x, y -> y
6671   if (SCCC && SCCC->isNullValue())
6672     return N3;
6673
6674   // Check to see if we can simplify the select into an fabs node
6675   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
6676     // Allow either -0.0 or 0.0
6677     if (CFP->getValueAPF().isZero()) {
6678       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
6679       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
6680           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
6681           N2 == N3.getOperand(0))
6682         return DAG.getNode(ISD::FABS, DL, VT, N0);
6683
6684       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
6685       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
6686           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
6687           N2.getOperand(0) == N3)
6688         return DAG.getNode(ISD::FABS, DL, VT, N3);
6689     }
6690   }
6691
6692   // Turn "(a cond b) ? 1.0f : 2.0f" into "load (tmp + ((a cond b) ? 0 : 4)"
6693   // where "tmp" is a constant pool entry containing an array with 1.0 and 2.0
6694   // in it.  This is a win when the constant is not otherwise available because
6695   // it replaces two constant pool loads with one.  We only do this if the FP
6696   // type is known to be legal, because if it isn't, then we are before legalize
6697   // types an we want the other legalization to happen first (e.g. to avoid
6698   // messing with soft float) and if the ConstantFP is not legal, because if
6699   // it is legal, we may not need to store the FP constant in a constant pool.
6700   if (ConstantFPSDNode *TV = dyn_cast<ConstantFPSDNode>(N2))
6701     if (ConstantFPSDNode *FV = dyn_cast<ConstantFPSDNode>(N3)) {
6702       if (TLI.isTypeLegal(N2.getValueType()) &&
6703           (TLI.getOperationAction(ISD::ConstantFP, N2.getValueType()) !=
6704            TargetLowering::Legal) &&
6705           // If both constants have multiple uses, then we won't need to do an
6706           // extra load, they are likely around in registers for other users.
6707           (TV->hasOneUse() || FV->hasOneUse())) {
6708         Constant *Elts[] = {
6709           const_cast<ConstantFP*>(FV->getConstantFPValue()),
6710           const_cast<ConstantFP*>(TV->getConstantFPValue())
6711         };
6712         const Type *FPTy = Elts[0]->getType();
6713         const TargetData &TD = *TLI.getTargetData();
6714
6715         // Create a ConstantArray of the two constants.
6716         Constant *CA = ConstantArray::get(ArrayType::get(FPTy, 2), Elts, 2);
6717         SDValue CPIdx = DAG.getConstantPool(CA, TLI.getPointerTy(),
6718                                             TD.getPrefTypeAlignment(FPTy));
6719         unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
6720
6721         // Get the offsets to the 0 and 1 element of the array so that we can
6722         // select between them.
6723         SDValue Zero = DAG.getIntPtrConstant(0);
6724         unsigned EltSize = (unsigned)TD.getTypeAllocSize(Elts[0]->getType());
6725         SDValue One = DAG.getIntPtrConstant(EltSize);
6726
6727         SDValue Cond = DAG.getSetCC(DL,
6728                                     TLI.getSetCCResultType(N0.getValueType()),
6729                                     N0, N1, CC);
6730         SDValue CstOffset = DAG.getNode(ISD::SELECT, DL, Zero.getValueType(),
6731                                         Cond, One, Zero);
6732         CPIdx = DAG.getNode(ISD::ADD, DL, TLI.getPointerTy(), CPIdx,
6733                             CstOffset);
6734         return DAG.getLoad(TV->getValueType(0), DL, DAG.getEntryNode(), CPIdx,
6735                            PseudoSourceValue::getConstantPool(), 0, false,
6736                            false, Alignment);
6737
6738       }
6739     }
6740
6741   // Check to see if we can perform the "gzip trick", transforming
6742   // (select_cc setlt X, 0, A, 0) -> (and (sra X, (sub size(X), 1), A)
6743   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
6744       N0.getValueType().isInteger() &&
6745       N2.getValueType().isInteger() &&
6746       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
6747        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
6748     EVT XType = N0.getValueType();
6749     EVT AType = N2.getValueType();
6750     if (XType.bitsGE(AType)) {
6751       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
6752       // single-bit constant.
6753       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
6754         unsigned ShCtV = N2C->getAPIntValue().logBase2();
6755         ShCtV = XType.getSizeInBits()-ShCtV-1;
6756         SDValue ShCt = DAG.getConstant(ShCtV, getShiftAmountTy());
6757         SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(),
6758                                     XType, N0, ShCt);
6759         AddToWorkList(Shift.getNode());
6760
6761         if (XType.bitsGT(AType)) {
6762           Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
6763           AddToWorkList(Shift.getNode());
6764         }
6765
6766         return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
6767       }
6768
6769       SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(),
6770                                   XType, N0,
6771                                   DAG.getConstant(XType.getSizeInBits()-1,
6772                                                   getShiftAmountTy()));
6773       AddToWorkList(Shift.getNode());
6774
6775       if (XType.bitsGT(AType)) {
6776         Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
6777         AddToWorkList(Shift.getNode());
6778       }
6779
6780       return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
6781     }
6782   }
6783
6784   // fold select C, 16, 0 -> shl C, 4
6785   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
6786       TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent) {
6787
6788     // If the caller doesn't want us to simplify this into a zext of a compare,
6789     // don't do it.
6790     if (NotExtCompare && N2C->getAPIntValue() == 1)
6791       return SDValue();
6792
6793     // Get a SetCC of the condition
6794     // FIXME: Should probably make sure that setcc is legal if we ever have a
6795     // target where it isn't.
6796     SDValue Temp, SCC;
6797     // cast from setcc result type to select result type
6798     if (LegalTypes) {
6799       SCC  = DAG.getSetCC(DL, TLI.getSetCCResultType(N0.getValueType()),
6800                           N0, N1, CC);
6801       if (N2.getValueType().bitsLT(SCC.getValueType()))
6802         Temp = DAG.getZeroExtendInReg(SCC, N2.getDebugLoc(), N2.getValueType());
6803       else
6804         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
6805                            N2.getValueType(), SCC);
6806     } else {
6807       SCC  = DAG.getSetCC(N0.getDebugLoc(), MVT::i1, N0, N1, CC);
6808       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
6809                          N2.getValueType(), SCC);
6810     }
6811
6812     AddToWorkList(SCC.getNode());
6813     AddToWorkList(Temp.getNode());
6814
6815     if (N2C->getAPIntValue() == 1)
6816       return Temp;
6817
6818     // shl setcc result by log2 n2c
6819     return DAG.getNode(ISD::SHL, DL, N2.getValueType(), Temp,
6820                        DAG.getConstant(N2C->getAPIntValue().logBase2(),
6821                                        getShiftAmountTy()));
6822   }
6823
6824   // Check to see if this is the equivalent of setcc
6825   // FIXME: Turn all of these into setcc if setcc if setcc is legal
6826   // otherwise, go ahead with the folds.
6827   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
6828     EVT XType = N0.getValueType();
6829     if (!LegalOperations ||
6830         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(XType))) {
6831       SDValue Res = DAG.getSetCC(DL, TLI.getSetCCResultType(XType), N0, N1, CC);
6832       if (Res.getValueType() != VT)
6833         Res = DAG.getNode(ISD::ZERO_EXTEND, DL, VT, Res);
6834       return Res;
6835     }
6836
6837     // fold (seteq X, 0) -> (srl (ctlz X, log2(size(X))))
6838     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
6839         (!LegalOperations ||
6840          TLI.isOperationLegal(ISD::CTLZ, XType))) {
6841       SDValue Ctlz = DAG.getNode(ISD::CTLZ, N0.getDebugLoc(), XType, N0);
6842       return DAG.getNode(ISD::SRL, DL, XType, Ctlz,
6843                          DAG.getConstant(Log2_32(XType.getSizeInBits()),
6844                                          getShiftAmountTy()));
6845     }
6846     // fold (setgt X, 0) -> (srl (and (-X, ~X), size(X)-1))
6847     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
6848       SDValue NegN0 = DAG.getNode(ISD::SUB, N0.getDebugLoc(),
6849                                   XType, DAG.getConstant(0, XType), N0);
6850       SDValue NotN0 = DAG.getNOT(N0.getDebugLoc(), N0, XType);
6851       return DAG.getNode(ISD::SRL, DL, XType,
6852                          DAG.getNode(ISD::AND, DL, XType, NegN0, NotN0),
6853                          DAG.getConstant(XType.getSizeInBits()-1,
6854                                          getShiftAmountTy()));
6855     }
6856     // fold (setgt X, -1) -> (xor (srl (X, size(X)-1), 1))
6857     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
6858       SDValue Sign = DAG.getNode(ISD::SRL, N0.getDebugLoc(), XType, N0,
6859                                  DAG.getConstant(XType.getSizeInBits()-1,
6860                                                  getShiftAmountTy()));
6861       return DAG.getNode(ISD::XOR, DL, XType, Sign, DAG.getConstant(1, XType));
6862     }
6863   }
6864
6865   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
6866   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
6867   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
6868       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
6869       N2.getOperand(0) == N1 && N0.getValueType().isInteger()) {
6870     EVT XType = N0.getValueType();
6871     SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType, N0,
6872                                 DAG.getConstant(XType.getSizeInBits()-1,
6873                                                 getShiftAmountTy()));
6874     SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(), XType,
6875                               N0, Shift);
6876     AddToWorkList(Shift.getNode());
6877     AddToWorkList(Add.getNode());
6878     return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
6879   }
6880   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
6881   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
6882   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
6883       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
6884     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
6885       EVT XType = N0.getValueType();
6886       if (SubC->isNullValue() && XType.isInteger()) {
6887         SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType,
6888                                     N0,
6889                                     DAG.getConstant(XType.getSizeInBits()-1,
6890                                                     getShiftAmountTy()));
6891         SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(),
6892                                   XType, N0, Shift);
6893         AddToWorkList(Shift.getNode());
6894         AddToWorkList(Add.getNode());
6895         return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
6896       }
6897     }
6898   }
6899
6900   return SDValue();
6901 }
6902
6903 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
6904 SDValue DAGCombiner::SimplifySetCC(EVT VT, SDValue N0,
6905                                    SDValue N1, ISD::CondCode Cond,
6906                                    DebugLoc DL, bool foldBooleans) {
6907   TargetLowering::DAGCombinerInfo
6908     DagCombineInfo(DAG, !LegalTypes, !LegalOperations, false, this);
6909   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo, DL);
6910 }
6911
6912 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
6913 /// return a DAG expression to select that will generate the same value by
6914 /// multiplying by a magic number.  See:
6915 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
6916 SDValue DAGCombiner::BuildSDIV(SDNode *N) {
6917   std::vector<SDNode*> Built;
6918   SDValue S = TLI.BuildSDIV(N, DAG, &Built);
6919
6920   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
6921        ii != ee; ++ii)
6922     AddToWorkList(*ii);
6923   return S;
6924 }
6925
6926 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
6927 /// return a DAG expression to select that will generate the same value by
6928 /// multiplying by a magic number.  See:
6929 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
6930 SDValue DAGCombiner::BuildUDIV(SDNode *N) {
6931   std::vector<SDNode*> Built;
6932   SDValue S = TLI.BuildUDIV(N, DAG, &Built);
6933
6934   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
6935        ii != ee; ++ii)
6936     AddToWorkList(*ii);
6937   return S;
6938 }
6939
6940 /// FindBaseOffset - Return true if base is a frame index, which is known not
6941 // to alias with anything but itself.  Provides base object and offset as results.
6942 static bool FindBaseOffset(SDValue Ptr, SDValue &Base, int64_t &Offset,
6943                            const GlobalValue *&GV, void *&CV) {
6944   // Assume it is a primitive operation.
6945   Base = Ptr; Offset = 0; GV = 0; CV = 0;
6946
6947   // If it's an adding a simple constant then integrate the offset.
6948   if (Base.getOpcode() == ISD::ADD) {
6949     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
6950       Base = Base.getOperand(0);
6951       Offset += C->getZExtValue();
6952     }
6953   }
6954
6955   // Return the underlying GlobalValue, and update the Offset.  Return false
6956   // for GlobalAddressSDNode since the same GlobalAddress may be represented
6957   // by multiple nodes with different offsets.
6958   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Base)) {
6959     GV = G->getGlobal();
6960     Offset += G->getOffset();
6961     return false;
6962   }
6963
6964   // Return the underlying Constant value, and update the Offset.  Return false
6965   // for ConstantSDNodes since the same constant pool entry may be represented
6966   // by multiple nodes with different offsets.
6967   if (ConstantPoolSDNode *C = dyn_cast<ConstantPoolSDNode>(Base)) {
6968     CV = C->isMachineConstantPoolEntry() ? (void *)C->getMachineCPVal()
6969                                          : (void *)C->getConstVal();
6970     Offset += C->getOffset();
6971     return false;
6972   }
6973   // If it's any of the following then it can't alias with anything but itself.
6974   return isa<FrameIndexSDNode>(Base);
6975 }
6976
6977 /// isAlias - Return true if there is any possibility that the two addresses
6978 /// overlap.
6979 bool DAGCombiner::isAlias(SDValue Ptr1, int64_t Size1,
6980                           const Value *SrcValue1, int SrcValueOffset1,
6981                           unsigned SrcValueAlign1,
6982                           SDValue Ptr2, int64_t Size2,
6983                           const Value *SrcValue2, int SrcValueOffset2,
6984                           unsigned SrcValueAlign2) const {
6985   // If they are the same then they must be aliases.
6986   if (Ptr1 == Ptr2) return true;
6987
6988   // Gather base node and offset information.
6989   SDValue Base1, Base2;
6990   int64_t Offset1, Offset2;
6991   const GlobalValue *GV1, *GV2;
6992   void *CV1, *CV2;
6993   bool isFrameIndex1 = FindBaseOffset(Ptr1, Base1, Offset1, GV1, CV1);
6994   bool isFrameIndex2 = FindBaseOffset(Ptr2, Base2, Offset2, GV2, CV2);
6995
6996   // If they have a same base address then check to see if they overlap.
6997   if (Base1 == Base2 || (GV1 && (GV1 == GV2)) || (CV1 && (CV1 == CV2)))
6998     return !((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
6999
7000   // If we know what the bases are, and they aren't identical, then we know they
7001   // cannot alias.
7002   if ((isFrameIndex1 || CV1 || GV1) && (isFrameIndex2 || CV2 || GV2))
7003     return false;
7004
7005   // If we know required SrcValue1 and SrcValue2 have relatively large alignment
7006   // compared to the size and offset of the access, we may be able to prove they
7007   // do not alias.  This check is conservative for now to catch cases created by
7008   // splitting vector types.
7009   if ((SrcValueAlign1 == SrcValueAlign2) &&
7010       (SrcValueOffset1 != SrcValueOffset2) &&
7011       (Size1 == Size2) && (SrcValueAlign1 > Size1)) {
7012     int64_t OffAlign1 = SrcValueOffset1 % SrcValueAlign1;
7013     int64_t OffAlign2 = SrcValueOffset2 % SrcValueAlign1;
7014
7015     // There is no overlap between these relatively aligned accesses of similar
7016     // size, return no alias.
7017     if ((OffAlign1 + Size1) <= OffAlign2 || (OffAlign2 + Size2) <= OffAlign1)
7018       return false;
7019   }
7020
7021   if (CombinerGlobalAA) {
7022     // Use alias analysis information.
7023     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
7024     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
7025     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
7026     AliasAnalysis::AliasResult AAResult =
7027                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
7028     if (AAResult == AliasAnalysis::NoAlias)
7029       return false;
7030   }
7031
7032   // Otherwise we have to assume they alias.
7033   return true;
7034 }
7035
7036 /// FindAliasInfo - Extracts the relevant alias information from the memory
7037 /// node.  Returns true if the operand was a load.
7038 bool DAGCombiner::FindAliasInfo(SDNode *N,
7039                         SDValue &Ptr, int64_t &Size,
7040                         const Value *&SrcValue,
7041                         int &SrcValueOffset,
7042                         unsigned &SrcValueAlign) const {
7043   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
7044     Ptr = LD->getBasePtr();
7045     Size = LD->getMemoryVT().getSizeInBits() >> 3;
7046     SrcValue = LD->getSrcValue();
7047     SrcValueOffset = LD->getSrcValueOffset();
7048     SrcValueAlign = LD->getOriginalAlignment();
7049     return true;
7050   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
7051     Ptr = ST->getBasePtr();
7052     Size = ST->getMemoryVT().getSizeInBits() >> 3;
7053     SrcValue = ST->getSrcValue();
7054     SrcValueOffset = ST->getSrcValueOffset();
7055     SrcValueAlign = ST->getOriginalAlignment();
7056   } else {
7057     llvm_unreachable("FindAliasInfo expected a memory operand");
7058   }
7059
7060   return false;
7061 }
7062
7063 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
7064 /// looking for aliasing nodes and adding them to the Aliases vector.
7065 void DAGCombiner::GatherAllAliases(SDNode *N, SDValue OriginalChain,
7066                                    SmallVector<SDValue, 8> &Aliases) {
7067   SmallVector<SDValue, 8> Chains;     // List of chains to visit.
7068   SmallPtrSet<SDNode *, 16> Visited;  // Visited node set.
7069
7070   // Get alias information for node.
7071   SDValue Ptr;
7072   int64_t Size;
7073   const Value *SrcValue;
7074   int SrcValueOffset;
7075   unsigned SrcValueAlign;
7076   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset,
7077                               SrcValueAlign);
7078
7079   // Starting off.
7080   Chains.push_back(OriginalChain);
7081   unsigned Depth = 0;
7082
7083   // Look at each chain and determine if it is an alias.  If so, add it to the
7084   // aliases list.  If not, then continue up the chain looking for the next
7085   // candidate.
7086   while (!Chains.empty()) {
7087     SDValue Chain = Chains.back();
7088     Chains.pop_back();
7089
7090     // For TokenFactor nodes, look at each operand and only continue up the
7091     // chain until we find two aliases.  If we've seen two aliases, assume we'll
7092     // find more and revert to original chain since the xform is unlikely to be
7093     // profitable.
7094     //
7095     // FIXME: The depth check could be made to return the last non-aliasing
7096     // chain we found before we hit a tokenfactor rather than the original
7097     // chain.
7098     if (Depth > 6 || Aliases.size() == 2) {
7099       Aliases.clear();
7100       Aliases.push_back(OriginalChain);
7101       break;
7102     }
7103
7104     // Don't bother if we've been before.
7105     if (!Visited.insert(Chain.getNode()))
7106       continue;
7107
7108     switch (Chain.getOpcode()) {
7109     case ISD::EntryToken:
7110       // Entry token is ideal chain operand, but handled in FindBetterChain.
7111       break;
7112
7113     case ISD::LOAD:
7114     case ISD::STORE: {
7115       // Get alias information for Chain.
7116       SDValue OpPtr;
7117       int64_t OpSize;
7118       const Value *OpSrcValue;
7119       int OpSrcValueOffset;
7120       unsigned OpSrcValueAlign;
7121       bool IsOpLoad = FindAliasInfo(Chain.getNode(), OpPtr, OpSize,
7122                                     OpSrcValue, OpSrcValueOffset,
7123                                     OpSrcValueAlign);
7124
7125       // If chain is alias then stop here.
7126       if (!(IsLoad && IsOpLoad) &&
7127           isAlias(Ptr, Size, SrcValue, SrcValueOffset, SrcValueAlign,
7128                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset,
7129                   OpSrcValueAlign)) {
7130         Aliases.push_back(Chain);
7131       } else {
7132         // Look further up the chain.
7133         Chains.push_back(Chain.getOperand(0));
7134         ++Depth;
7135       }
7136       break;
7137     }
7138
7139     case ISD::TokenFactor:
7140       // We have to check each of the operands of the token factor for "small"
7141       // token factors, so we queue them up.  Adding the operands to the queue
7142       // (stack) in reverse order maintains the original order and increases the
7143       // likelihood that getNode will find a matching token factor (CSE.)
7144       if (Chain.getNumOperands() > 16) {
7145         Aliases.push_back(Chain);
7146         break;
7147       }
7148       for (unsigned n = Chain.getNumOperands(); n;)
7149         Chains.push_back(Chain.getOperand(--n));
7150       ++Depth;
7151       break;
7152
7153     default:
7154       // For all other instructions we will just have to take what we can get.
7155       Aliases.push_back(Chain);
7156       break;
7157     }
7158   }
7159 }
7160
7161 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
7162 /// for a better chain (aliasing node.)
7163 SDValue DAGCombiner::FindBetterChain(SDNode *N, SDValue OldChain) {
7164   SmallVector<SDValue, 8> Aliases;  // Ops for replacing token factor.
7165
7166   // Accumulate all the aliases to this node.
7167   GatherAllAliases(N, OldChain, Aliases);
7168
7169   if (Aliases.size() == 0) {
7170     // If no operands then chain to entry token.
7171     return DAG.getEntryNode();
7172   } else if (Aliases.size() == 1) {
7173     // If a single operand then chain to it.  We don't need to revisit it.
7174     return Aliases[0];
7175   }
7176
7177   // Construct a custom tailored token factor.
7178   return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
7179                      &Aliases[0], Aliases.size());
7180 }
7181
7182 // SelectionDAG::Combine - This is the entry point for the file.
7183 //
7184 void SelectionDAG::Combine(CombineLevel Level, AliasAnalysis &AA,
7185                            CodeGenOpt::Level OptLevel) {
7186   /// run - This is the main entry point to this class.
7187   ///
7188   DAGCombiner(*this, AA, OptLevel).Run(Level);
7189 }