lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "dagcombine"
  16 #include "llvm/CodeGen/SelectionDAG.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Target/TargetData.h"
  21 #include "llvm/Target/TargetFrameInfo.h"
  22 #include "llvm/Target/TargetLowering.h"
  23 #include "llvm/Target/TargetMachine.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/SmallPtrSet.h"
  26 #include "llvm/ADT/Statistic.h"
  27 #include "llvm/Support/Compiler.h"
  28 #include "llvm/Support/CommandLine.h"
  29 #include "llvm/Support/Debug.h"
  30 #include "llvm/Support/MathExtras.h"
  31 #include <algorithm>
  32 using namespace llvm;
  33
  34 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  35 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  36 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  37
  38 namespace {
  39 #ifndef NDEBUG
  40   static cl::opt<bool>
  41     ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  42                     cl::desc("Pop up a window to show dags before the first "
  43                              "dag combine pass"));
  44   static cl::opt<bool>
  45     ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  46                     cl::desc("Pop up a window to show dags before the second "
  47                              "dag combine pass"));
  48 #else
  49   static const bool ViewDAGCombine1 = false;
  50   static const bool ViewDAGCombine2 = false;
  51 #endif
  52
  53   static cl::opt<bool>
  54     CombinerAA("combiner-alias-analysis", cl::Hidden,
  55                cl::desc("Turn on alias analysis during testing"));
  56
  57   static cl::opt<bool>
  58     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  59                cl::desc("Include global information in alias analysis"));
  60
  61 //------------------------------ DAGCombiner ---------------------------------//
  62
  63   class VISIBILITY_HIDDEN DAGCombiner {
  64     SelectionDAG &DAG;
  65     TargetLowering &TLI;
  66     bool AfterLegalize;
  67
  68     // Worklist of all of the nodes that need to be simplified.
  69     std::vector<SDNode*> WorkList;
  70
  71     // AA - Used for DAG load/store alias analysis.
  72     AliasAnalysis &AA;
  73
  74     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  75     /// the instruction to the work lists because they might get more simplified
  76     /// now.
  77     ///
  78     void AddUsersToWorkList(SDNode *N) {
  79       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  80            UI != UE; ++UI)
  81         AddToWorkList(*UI);
  82     }
  83
  84     /// visit - call the node-specific routine that knows how to fold each
  85     /// particular type of node.
  86     SDOperand visit(SDNode *N);
  87
  88   public:
  89     /// AddToWorkList - Add to the work list making sure it's instance is at the
  90     /// the back (next to be processed.)
  91     void AddToWorkList(SDNode *N) {
  92       removeFromWorkList(N);
  93       WorkList.push_back(N);
  94     }
  95
  96     /// removeFromWorkList - remove all instances of N from the worklist.
  97     ///
  98     void removeFromWorkList(SDNode *N) {
  99       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
 100                      WorkList.end());
 101     }
 102
 103     SDOperand CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 104                         bool AddTo = true);
 105
 106     SDOperand CombineTo(SDNode *N, SDOperand Res, bool AddTo = true) {
 107       return CombineTo(N, &Res, 1, AddTo);
 108     }
 109
 110     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1,
 111                         bool AddTo = true) {
 112       SDOperand To[] = { Res0, Res1 };
 113       return CombineTo(N, To, 2, AddTo);
 114     }
 115
 116   private:
 117
 118     /// SimplifyDemandedBits - Check the specified integer node value to see if
 119     /// it can be simplified or if things it uses can be simplified by bit
 120     /// propagation.  If so, return true.
 121     bool SimplifyDemandedBits(SDOperand Op) {
 122       APInt Demanded = APInt::getAllOnesValue(Op.getValueSizeInBits());
 123       return SimplifyDemandedBits(Op, Demanded);
 124     }
 125
 126     bool SimplifyDemandedBits(SDOperand Op, const APInt &Demanded);
 127
 128     bool CombineToPreIndexedLoadStore(SDNode *N);
 129     bool CombineToPostIndexedLoadStore(SDNode *N);
 130
 131
 132     /// combine - call the node-specific routine that knows how to fold each
 133     /// particular type of node. If that doesn't do anything, try the
 134     /// target-specific DAG combines.
 135     SDOperand combine(SDNode *N);
 136
 137     // Visitation implementation - Implement dag node combining for different
 138     // node types.  The semantics are as follows:
 139     // Return Value:
 140     //   SDOperand.Val == 0   - No change was made
 141     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 142     //   otherwise            - N should be replaced by the returned Operand.
 143     //
 144     SDOperand visitTokenFactor(SDNode *N);
 145     SDOperand visitMERGE_VALUES(SDNode *N);
 146     SDOperand visitADD(SDNode *N);
 147     SDOperand visitSUB(SDNode *N);
 148     SDOperand visitADDC(SDNode *N);
 149     SDOperand visitADDE(SDNode *N);
 150     SDOperand visitMUL(SDNode *N);
 151     SDOperand visitSDIV(SDNode *N);
 152     SDOperand visitUDIV(SDNode *N);
 153     SDOperand visitSREM(SDNode *N);
 154     SDOperand visitUREM(SDNode *N);
 155     SDOperand visitMULHU(SDNode *N);
 156     SDOperand visitMULHS(SDNode *N);
 157     SDOperand visitSMUL_LOHI(SDNode *N);
 158     SDOperand visitUMUL_LOHI(SDNode *N);
 159     SDOperand visitSDIVREM(SDNode *N);
 160     SDOperand visitUDIVREM(SDNode *N);
 161     SDOperand visitAND(SDNode *N);
 162     SDOperand visitOR(SDNode *N);
 163     SDOperand visitXOR(SDNode *N);
 164     SDOperand SimplifyVBinOp(SDNode *N);
 165     SDOperand visitSHL(SDNode *N);
 166     SDOperand visitSRA(SDNode *N);
 167     SDOperand visitSRL(SDNode *N);
 168     SDOperand visitCTLZ(SDNode *N);
 169     SDOperand visitCTTZ(SDNode *N);
 170     SDOperand visitCTPOP(SDNode *N);
 171     SDOperand visitSELECT(SDNode *N);
 172     SDOperand visitSELECT_CC(SDNode *N);
 173     SDOperand visitSETCC(SDNode *N);
 174     SDOperand visitSIGN_EXTEND(SDNode *N);
 175     SDOperand visitZERO_EXTEND(SDNode *N);
 176     SDOperand visitANY_EXTEND(SDNode *N);
 177     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 178     SDOperand visitTRUNCATE(SDNode *N);
 179     SDOperand visitBIT_CONVERT(SDNode *N);
 180     SDOperand visitFADD(SDNode *N);
 181     SDOperand visitFSUB(SDNode *N);
 182     SDOperand visitFMUL(SDNode *N);
 183     SDOperand visitFDIV(SDNode *N);
 184     SDOperand visitFREM(SDNode *N);
 185     SDOperand visitFCOPYSIGN(SDNode *N);
 186     SDOperand visitSINT_TO_FP(SDNode *N);
 187     SDOperand visitUINT_TO_FP(SDNode *N);
 188     SDOperand visitFP_TO_SINT(SDNode *N);
 189     SDOperand visitFP_TO_UINT(SDNode *N);
 190     SDOperand visitFP_ROUND(SDNode *N);
 191     SDOperand visitFP_ROUND_INREG(SDNode *N);
 192     SDOperand visitFP_EXTEND(SDNode *N);
 193     SDOperand visitFNEG(SDNode *N);
 194     SDOperand visitFABS(SDNode *N);
 195     SDOperand visitBRCOND(SDNode *N);
 196     SDOperand visitBR_CC(SDNode *N);
 197     SDOperand visitLOAD(SDNode *N);
 198     SDOperand visitSTORE(SDNode *N);
 199     SDOperand visitINSERT_VECTOR_ELT(SDNode *N);
 200     SDOperand visitEXTRACT_VECTOR_ELT(SDNode *N);
 201     SDOperand visitBUILD_VECTOR(SDNode *N);
 202     SDOperand visitCONCAT_VECTORS(SDNode *N);
 203     SDOperand visitVECTOR_SHUFFLE(SDNode *N);
 204
 205     SDOperand XformToShuffleWithZero(SDNode *N);
 206     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 207
 208     SDOperand visitShiftByConstant(SDNode *N, unsigned Amt);
 209
 210     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 211     SDOperand SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 212     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 213     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 214                                SDOperand N3, ISD::CondCode CC,
 215                                bool NotExtCompare = false);
 216     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 217                             ISD::CondCode Cond, bool foldBooleans = true);
 218     SDOperand SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 219                                          unsigned HiOp);
 220     SDOperand ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT::ValueType);
 221     SDOperand BuildSDIV(SDNode *N);
 222     SDOperand BuildUDIV(SDNode *N);
 223     SDNode *MatchRotate(SDOperand LHS, SDOperand RHS);
 224     SDOperand ReduceLoadWidth(SDNode *N);
 225
 226     SDOperand GetDemandedBits(SDOperand V, const APInt &Mask);
 227
 228     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 229     /// looking for aliasing nodes and adding them to the Aliases vector.
 230     void GatherAllAliases(SDNode *N, SDOperand OriginalChain,
 231                           SmallVector<SDOperand, 8> &Aliases);
 232
 233     /// isAlias - Return true if there is any possibility that the two addresses
 234     /// overlap.
 235     bool isAlias(SDOperand Ptr1, int64_t Size1,
 236                  const Value *SrcValue1, int SrcValueOffset1,
 237                  SDOperand Ptr2, int64_t Size2,
 238                  const Value *SrcValue2, int SrcValueOffset2);
 239
 240     /// FindAliasInfo - Extracts the relevant alias information from the memory
 241     /// node.  Returns true if the operand was a load.
 242     bool FindAliasInfo(SDNode *N,
 243                        SDOperand &Ptr, int64_t &Size,
 244                        const Value *&SrcValue, int &SrcValueOffset);
 245
 246     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 247     /// looking for a better chain (aliasing node.)
 248     SDOperand FindBetterChain(SDNode *N, SDOperand Chain);
 249
 250 public:
 251     DAGCombiner(SelectionDAG &D, AliasAnalysis &A)
 252       : DAG(D),
 253         TLI(D.getTargetLoweringInfo()),
 254         AfterLegalize(false),
 255         AA(A) {}
 256
 257     /// Run - runs the dag combiner on all nodes in the work list
 258     void Run(bool RunningAfterLegalize);
 259   };
 260 }
 261
 262
 263 namespace {
 264 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 265 /// nodes from the worklist.
 266 class VISIBILITY_HIDDEN WorkListRemover :
 267   public SelectionDAG::DAGUpdateListener {
 268   DAGCombiner &DC;
 269 public:
 270   explicit WorkListRemover(DAGCombiner &dc) : DC(dc) {}
 271
 272   virtual void NodeDeleted(SDNode *N) {
 273     DC.removeFromWorkList(N);
 274   }
 275
 276   virtual void NodeUpdated(SDNode *N) {
 277     // Ignore updates.
 278   }
 279 };
 280 }
 281
 282 //===----------------------------------------------------------------------===//
 283 //  TargetLowering::DAGCombinerInfo implementation
 284 //===----------------------------------------------------------------------===//
 285
 286 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 287   ((DAGCombiner*)DC)->AddToWorkList(N);
 288 }
 289
 290 SDOperand TargetLowering::DAGCombinerInfo::
 291 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 292   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 293 }
 294
 295 SDOperand TargetLowering::DAGCombinerInfo::
 296 CombineTo(SDNode *N, SDOperand Res) {
 297   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 298 }
 299
 300
 301 SDOperand TargetLowering::DAGCombinerInfo::
 302 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 303   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 304 }
 305
 306
 307 //===----------------------------------------------------------------------===//
 308 // Helper Functions
 309 //===----------------------------------------------------------------------===//
 310
 311 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 312 /// specified expression for the same cost as the expression itself, or 2 if we
 313 /// can compute the negated form more cheaply than the expression itself.
 314 static char isNegatibleForFree(SDOperand Op, bool AfterLegalize,
 315                                unsigned Depth = 0) {
 316   // No compile time optimizations on this type.
 317   if (Op.getValueType() == MVT::ppcf128)
 318     return 0;
 319
 320   // fneg is removable even if it has multiple uses.
 321   if (Op.getOpcode() == ISD::FNEG) return 2;
 322
 323   // Don't allow anything with multiple uses.
 324   if (!Op.hasOneUse()) return 0;
 325
 326   // Don't recurse exponentially.
 327   if (Depth > 6) return 0;
 328
 329   switch (Op.getOpcode()) {
 330   default: return false;
 331   case ISD::ConstantFP:
 332     // Don't invert constant FP values after legalize.  The negated constant
 333     // isn't necessarily legal.
 334     return AfterLegalize ? 0 : 1;
 335   case ISD::FADD:
 336     // FIXME: determine better conditions for this xform.
 337     if (!UnsafeFPMath) return 0;
 338
 339     // -(A+B) -> -A - B
 340     if (char V = isNegatibleForFree(Op.getOperand(0), AfterLegalize, Depth+1))
 341       return V;
 342     // -(A+B) -> -B - A
 343     return isNegatibleForFree(Op.getOperand(1), AfterLegalize, Depth+1);
 344   case ISD::FSUB:
 345     // We can't turn -(A-B) into B-A when we honor signed zeros.
 346     if (!UnsafeFPMath) return 0;
 347
 348     // -(A-B) -> B-A
 349     return 1;
 350
 351   case ISD::FMUL:
 352   case ISD::FDIV:
 353     if (HonorSignDependentRoundingFPMath()) return 0;
 354
 355     // -(X*Y) -> (-X * Y) or (X*-Y)
 356     if (char V = isNegatibleForFree(Op.getOperand(0), AfterLegalize, Depth+1))
 357       return V;
 358
 359     return isNegatibleForFree(Op.getOperand(1), AfterLegalize, Depth+1);
 360
 361   case ISD::FP_EXTEND:
 362   case ISD::FP_ROUND:
 363   case ISD::FSIN:
 364     return isNegatibleForFree(Op.getOperand(0), AfterLegalize, Depth+1);
 365   }
 366 }
 367
 368 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 369 /// returns the newly negated expression.
 370 static SDOperand GetNegatedExpression(SDOperand Op, SelectionDAG &DAG,
 371                                       bool AfterLegalize, unsigned Depth = 0) {
 372   // fneg is removable even if it has multiple uses.
 373   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 374
 375   // Don't allow anything with multiple uses.
 376   assert(Op.hasOneUse() && "Unknown reuse!");
 377
 378   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 379   switch (Op.getOpcode()) {
 380   default: assert(0 && "Unknown code");
 381   case ISD::ConstantFP: {
 382     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 383     V.changeSign();
 384     return DAG.getConstantFP(V, Op.getValueType());
 385   }
 386   case ISD::FADD:
 387     // FIXME: determine better conditions for this xform.
 388     assert(UnsafeFPMath);
 389
 390     // -(A+B) -> -A - B
 391     if (isNegatibleForFree(Op.getOperand(0), AfterLegalize, Depth+1))
 392       return DAG.getNode(ISD::FSUB, Op.getValueType(),
 393                          GetNegatedExpression(Op.getOperand(0), DAG,
 394                                               AfterLegalize, Depth+1),
 395                          Op.getOperand(1));
 396     // -(A+B) -> -B - A
 397     return DAG.getNode(ISD::FSUB, Op.getValueType(),
 398                        GetNegatedExpression(Op.getOperand(1), DAG,
 399                                             AfterLegalize, Depth+1),
 400                        Op.getOperand(0));
 401   case ISD::FSUB:
 402     // We can't turn -(A-B) into B-A when we honor signed zeros.
 403     assert(UnsafeFPMath);
 404
 405     // -(0-B) -> B
 406     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 407       if (N0CFP->getValueAPF().isZero())
 408         return Op.getOperand(1);
 409
 410     // -(A-B) -> B-A
 411     return DAG.getNode(ISD::FSUB, Op.getValueType(), Op.getOperand(1),
 412                        Op.getOperand(0));
 413
 414   case ISD::FMUL:
 415   case ISD::FDIV:
 416     assert(!HonorSignDependentRoundingFPMath());
 417
 418     // -(X*Y) -> -X * Y
 419     if (isNegatibleForFree(Op.getOperand(0), AfterLegalize, Depth+1))
 420       return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 421                          GetNegatedExpression(Op.getOperand(0), DAG,
 422                                               AfterLegalize, Depth+1),
 423                          Op.getOperand(1));
 424
 425     // -(X*Y) -> X * -Y
 426     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 427                        Op.getOperand(0),
 428                        GetNegatedExpression(Op.getOperand(1), DAG,
 429                                             AfterLegalize, Depth+1));
 430
 431   case ISD::FP_EXTEND:
 432   case ISD::FSIN:
 433     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 434                        GetNegatedExpression(Op.getOperand(0), DAG,
 435                                             AfterLegalize, Depth+1));
 436   case ISD::FP_ROUND:
 437       return DAG.getNode(ISD::FP_ROUND, Op.getValueType(),
 438                          GetNegatedExpression(Op.getOperand(0), DAG,
 439                                               AfterLegalize, Depth+1),
 440                          Op.getOperand(1));
 441   }
 442 }
 443
 444
 445 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 446 // that selects between the values 1 and 0, making it equivalent to a setcc.
 447 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 448 // nodes based on the type of node we are checking.  This simplifies life a
 449 // bit for the callers.
 450 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 451                               SDOperand &CC) {
 452   if (N.getOpcode() == ISD::SETCC) {
 453     LHS = N.getOperand(0);
 454     RHS = N.getOperand(1);
 455     CC  = N.getOperand(2);
 456     return true;
 457   }
 458   if (N.getOpcode() == ISD::SELECT_CC &&
 459       N.getOperand(2).getOpcode() == ISD::Constant &&
 460       N.getOperand(3).getOpcode() == ISD::Constant &&
 461       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 462       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 463     LHS = N.getOperand(0);
 464     RHS = N.getOperand(1);
 465     CC  = N.getOperand(4);
 466     return true;
 467   }
 468   return false;
 469 }
 470
 471 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 472 // one use.  If this is true, it allows the users to invert the operation for
 473 // free when it is profitable to do so.
 474 static bool isOneUseSetCC(SDOperand N) {
 475   SDOperand N0, N1, N2;
 476   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 477     return true;
 478   return false;
 479 }
 480
 481 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 482   MVT::ValueType VT = N0.getValueType();
 483   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 484   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 485   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 486     if (isa<ConstantSDNode>(N1)) {
 487       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 488       AddToWorkList(OpNode.Val);
 489       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 490     } else if (N0.hasOneUse()) {
 491       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 492       AddToWorkList(OpNode.Val);
 493       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 494     }
 495   }
 496   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 497   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 498   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 499     if (isa<ConstantSDNode>(N0)) {
 500       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 501       AddToWorkList(OpNode.Val);
 502       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 503     } else if (N1.hasOneUse()) {
 504       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 505       AddToWorkList(OpNode.Val);
 506       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 507     }
 508   }
 509   return SDOperand();
 510 }
 511
 512 SDOperand DAGCombiner::CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 513                                  bool AddTo) {
 514   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 515   ++NodesCombined;
 516   DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 517   DOUT << "\nWith: "; DEBUG(To[0].Val->dump(&DAG));
 518   DOUT << " and " << NumTo-1 << " other values\n";
 519   WorkListRemover DeadNodes(*this);
 520   DAG.ReplaceAllUsesWith(N, To, &DeadNodes);
 521
 522   if (AddTo) {
 523     // Push the new nodes and any users onto the worklist
 524     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 525       AddToWorkList(To[i].Val);
 526       AddUsersToWorkList(To[i].Val);
 527     }
 528   }
 529
 530   // Nodes can be reintroduced into the worklist.  Make sure we do not
 531   // process a node that has been replaced.
 532   removeFromWorkList(N);
 533
 534   // Finally, since the node is now dead, remove it from the graph.
 535   DAG.DeleteNode(N);
 536   return SDOperand(N, 0);
 537 }
 538
 539 /// SimplifyDemandedBits - Check the specified integer node value to see if
 540 /// it can be simplified or if things it uses can be simplified by bit
 541 /// propagation.  If so, return true.
 542 bool DAGCombiner::SimplifyDemandedBits(SDOperand Op, const APInt &Demanded) {
 543   TargetLowering::TargetLoweringOpt TLO(DAG, AfterLegalize);
 544   APInt KnownZero, KnownOne;
 545   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 546     return false;
 547
 548   // Revisit the node.
 549   AddToWorkList(Op.Val);
 550
 551   // Replace the old value with the new one.
 552   ++NodesCombined;
 553   DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.Val->dump(&DAG));
 554   DOUT << "\nWith: "; DEBUG(TLO.New.Val->dump(&DAG));
 555   DOUT << '\n';
 556
 557   // Replace all uses.  If any nodes become isomorphic to other nodes and
 558   // are deleted, make sure to remove them from our worklist.
 559   WorkListRemover DeadNodes(*this);
 560   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 561
 562   // Push the new node and any (possibly new) users onto the worklist.
 563   AddToWorkList(TLO.New.Val);
 564   AddUsersToWorkList(TLO.New.Val);
 565
 566   // Finally, if the node is now dead, remove it from the graph.  The node
 567   // may not be dead if the replacement process recursively simplified to
 568   // something else needing this node.
 569   if (TLO.Old.Val->use_empty()) {
 570     removeFromWorkList(TLO.Old.Val);
 571
 572     // If the operands of this node are only used by the node, they will now
 573     // be dead.  Make sure to visit them first to delete dead nodes early.
 574     for (unsigned i = 0, e = TLO.Old.Val->getNumOperands(); i != e; ++i)
 575       if (TLO.Old.Val->getOperand(i).Val->hasOneUse())
 576         AddToWorkList(TLO.Old.Val->getOperand(i).Val);
 577
 578     DAG.DeleteNode(TLO.Old.Val);
 579   }
 580   return true;
 581 }
 582
 583 //===----------------------------------------------------------------------===//
 584 //  Main DAG Combiner implementation
 585 //===----------------------------------------------------------------------===//
 586
 587 void DAGCombiner::Run(bool RunningAfterLegalize) {
 588   // set the instance variable, so that the various visit routines may use it.
 589   AfterLegalize = RunningAfterLegalize;
 590
 591   // Add all the dag nodes to the worklist.
 592   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 593        E = DAG.allnodes_end(); I != E; ++I)
 594     WorkList.push_back(I);
 595
 596   // Create a dummy node (which is not added to allnodes), that adds a reference
 597   // to the root node, preventing it from being deleted, and tracking any
 598   // changes of the root.
 599   HandleSDNode Dummy(DAG.getRoot());
 600
 601   // The root of the dag may dangle to deleted nodes until the dag combiner is
 602   // done.  Set it to null to avoid confusion.
 603   DAG.setRoot(SDOperand());
 604
 605   // while the worklist isn't empty, inspect the node on the end of it and
 606   // try and combine it.
 607   while (!WorkList.empty()) {
 608     SDNode *N = WorkList.back();
 609     WorkList.pop_back();
 610
 611     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 612     // N is deleted from the DAG, since they too may now be dead or may have a
 613     // reduced number of uses, allowing other xforms.
 614     if (N->use_empty() && N != &Dummy) {
 615       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 616         AddToWorkList(N->getOperand(i).Val);
 617
 618       DAG.DeleteNode(N);
 619       continue;
 620     }
 621
 622     SDOperand RV = combine(N);
 623
 624     if (RV.Val == 0)
 625       continue;
 626
 627     ++NodesCombined;
 628
 629     // If we get back the same node we passed in, rather than a new node or
 630     // zero, we know that the node must have defined multiple values and
 631     // CombineTo was used.  Since CombineTo takes care of the worklist
 632     // mechanics for us, we have no work to do in this case.
 633     if (RV.Val == N)
 634       continue;
 635
 636     assert(N->getOpcode() != ISD::DELETED_NODE &&
 637            RV.Val->getOpcode() != ISD::DELETED_NODE &&
 638            "Node was deleted but visit returned new node!");
 639
 640     DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 641     DOUT << "\nWith: "; DEBUG(RV.Val->dump(&DAG));
 642     DOUT << '\n';
 643     WorkListRemover DeadNodes(*this);
 644     if (N->getNumValues() == RV.Val->getNumValues())
 645       DAG.ReplaceAllUsesWith(N, RV.Val, &DeadNodes);
 646     else {
 647       assert(N->getValueType(0) == RV.getValueType() &&
 648              N->getNumValues() == 1 && "Type mismatch");
 649       SDOperand OpV = RV;
 650       DAG.ReplaceAllUsesWith(N, &OpV, &DeadNodes);
 651     }
 652
 653     // Push the new node and any users onto the worklist
 654     AddToWorkList(RV.Val);
 655     AddUsersToWorkList(RV.Val);
 656
 657     // Add any uses of the old node to the worklist in case this node is the
 658     // last one that uses them.  They may become dead after this node is
 659     // deleted.
 660     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 661       AddToWorkList(N->getOperand(i).Val);
 662
 663     // Nodes can be reintroduced into the worklist.  Make sure we do not
 664     // process a node that has been replaced.
 665     removeFromWorkList(N);
 666
 667     // Finally, since the node is now dead, remove it from the graph.
 668     DAG.DeleteNode(N);
 669   }
 670
 671   // If the root changed (e.g. it was a dead load, update the root).
 672   DAG.setRoot(Dummy.getValue());
 673 }
 674
 675 SDOperand DAGCombiner::visit(SDNode *N) {
 676   switch(N->getOpcode()) {
 677   default: break;
 678   case ISD::TokenFactor:        return visitTokenFactor(N);
 679   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
 680   case ISD::ADD:                return visitADD(N);
 681   case ISD::SUB:                return visitSUB(N);
 682   case ISD::ADDC:               return visitADDC(N);
 683   case ISD::ADDE:               return visitADDE(N);
 684   case ISD::MUL:                return visitMUL(N);
 685   case ISD::SDIV:               return visitSDIV(N);
 686   case ISD::UDIV:               return visitUDIV(N);
 687   case ISD::SREM:               return visitSREM(N);
 688   case ISD::UREM:               return visitUREM(N);
 689   case ISD::MULHU:              return visitMULHU(N);
 690   case ISD::MULHS:              return visitMULHS(N);
 691   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 692   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 693   case ISD::SDIVREM:            return visitSDIVREM(N);
 694   case ISD::UDIVREM:            return visitUDIVREM(N);
 695   case ISD::AND:                return visitAND(N);
 696   case ISD::OR:                 return visitOR(N);
 697   case ISD::XOR:                return visitXOR(N);
 698   case ISD::SHL:                return visitSHL(N);
 699   case ISD::SRA:                return visitSRA(N);
 700   case ISD::SRL:                return visitSRL(N);
 701   case ISD::CTLZ:               return visitCTLZ(N);
 702   case ISD::CTTZ:               return visitCTTZ(N);
 703   case ISD::CTPOP:              return visitCTPOP(N);
 704   case ISD::SELECT:             return visitSELECT(N);
 705   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 706   case ISD::SETCC:              return visitSETCC(N);
 707   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 708   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 709   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 710   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 711   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 712   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 713   case ISD::FADD:               return visitFADD(N);
 714   case ISD::FSUB:               return visitFSUB(N);
 715   case ISD::FMUL:               return visitFMUL(N);
 716   case ISD::FDIV:               return visitFDIV(N);
 717   case ISD::FREM:               return visitFREM(N);
 718   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 719   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 720   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 721   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 722   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 723   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 724   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 725   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 726   case ISD::FNEG:               return visitFNEG(N);
 727   case ISD::FABS:               return visitFABS(N);
 728   case ISD::BRCOND:             return visitBRCOND(N);
 729   case ISD::BR_CC:              return visitBR_CC(N);
 730   case ISD::LOAD:               return visitLOAD(N);
 731   case ISD::STORE:              return visitSTORE(N);
 732   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 733   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 734   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 735   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 736   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 737   }
 738   return SDOperand();
 739 }
 740
 741 SDOperand DAGCombiner::combine(SDNode *N) {
 742
 743   SDOperand RV = visit(N);
 744
 745   // If nothing happened, try a target-specific DAG combine.
 746   if (RV.Val == 0) {
 747     assert(N->getOpcode() != ISD::DELETED_NODE &&
 748            "Node was deleted but visit returned NULL!");
 749
 750     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 751         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 752
 753       // Expose the DAG combiner to the target combiner impls.
 754       TargetLowering::DAGCombinerInfo
 755         DagCombineInfo(DAG, !AfterLegalize, false, this);
 756
 757       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 758     }
 759   }
 760
 761   return RV;
 762 }
 763
 764 /// getInputChainForNode - Given a node, return its input chain if it has one,
 765 /// otherwise return a null sd operand.
 766 static SDOperand getInputChainForNode(SDNode *N) {
 767   if (unsigned NumOps = N->getNumOperands()) {
 768     if (N->getOperand(0).getValueType() == MVT::Other)
 769       return N->getOperand(0);
 770     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 771       return N->getOperand(NumOps-1);
 772     for (unsigned i = 1; i < NumOps-1; ++i)
 773       if (N->getOperand(i).getValueType() == MVT::Other)
 774         return N->getOperand(i);
 775   }
 776   return SDOperand(0, 0);
 777 }
 778
 779 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 780   // If N has two operands, where one has an input chain equal to the other,
 781   // the 'other' chain is redundant.
 782   if (N->getNumOperands() == 2) {
 783     if (getInputChainForNode(N->getOperand(0).Val) == N->getOperand(1))
 784       return N->getOperand(0);
 785     if (getInputChainForNode(N->getOperand(1).Val) == N->getOperand(0))
 786       return N->getOperand(1);
 787   }
 788
 789   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 790   SmallVector<SDOperand, 8> Ops;    // Ops for replacing token factor.
 791   SmallPtrSet<SDNode*, 16> SeenOps;
 792   bool Changed = false;             // If we should replace this token factor.
 793
 794   // Start out with this token factor.
 795   TFs.push_back(N);
 796
 797   // Iterate through token factors.  The TFs grows when new token factors are
 798   // encountered.
 799   for (unsigned i = 0; i < TFs.size(); ++i) {
 800     SDNode *TF = TFs[i];
 801
 802     // Check each of the operands.
 803     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 804       SDOperand Op = TF->getOperand(i);
 805
 806       switch (Op.getOpcode()) {
 807       case ISD::EntryToken:
 808         // Entry tokens don't need to be added to the list. They are
 809         // rededundant.
 810         Changed = true;
 811         break;
 812
 813       case ISD::TokenFactor:
 814         if ((CombinerAA || Op.hasOneUse()) &&
 815             std::find(TFs.begin(), TFs.end(), Op.Val) == TFs.end()) {
 816           // Queue up for processing.
 817           TFs.push_back(Op.Val);
 818           // Clean up in case the token factor is removed.
 819           AddToWorkList(Op.Val);
 820           Changed = true;
 821           break;
 822         }
 823         // Fall thru
 824
 825       default:
 826         // Only add if it isn't already in the list.
 827         if (SeenOps.insert(Op.Val))
 828           Ops.push_back(Op);
 829         else
 830           Changed = true;
 831         break;
 832       }
 833     }
 834   }
 835
 836   SDOperand Result;
 837
 838   // If we've change things around then replace token factor.
 839   if (Changed) {
 840     if (Ops.empty()) {
 841       // The entry token is the only possible outcome.
 842       Result = DAG.getEntryNode();
 843     } else {
 844       // New and improved token factor.
 845       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 846     }
 847
 848     // Don't add users to work list.
 849     return CombineTo(N, Result, false);
 850   }
 851
 852   return Result;
 853 }
 854
 855 /// MERGE_VALUES can always be eliminated.
 856 SDOperand DAGCombiner::visitMERGE_VALUES(SDNode *N) {
 857   WorkListRemover DeadNodes(*this);
 858   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 859     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, i), N->getOperand(i),
 860                                   &DeadNodes);
 861   removeFromWorkList(N);
 862   DAG.DeleteNode(N);
 863   return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
 864 }
 865
 866
 867 static
 868 SDOperand combineShlAddConstant(SDOperand N0, SDOperand N1, SelectionDAG &DAG) {
 869   MVT::ValueType VT = N0.getValueType();
 870   SDOperand N00 = N0.getOperand(0);
 871   SDOperand N01 = N0.getOperand(1);
 872   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 873   if (N01C && N00.getOpcode() == ISD::ADD && N00.Val->hasOneUse() &&
 874       isa<ConstantSDNode>(N00.getOperand(1))) {
 875     N0 = DAG.getNode(ISD::ADD, VT,
 876                      DAG.getNode(ISD::SHL, VT, N00.getOperand(0), N01),
 877                      DAG.getNode(ISD::SHL, VT, N00.getOperand(1), N01));
 878     return DAG.getNode(ISD::ADD, VT, N0, N1);
 879   }
 880   return SDOperand();
 881 }
 882
 883 static
 884 SDOperand combineSelectAndUse(SDNode *N, SDOperand Slct, SDOperand OtherOp,
 885                               SelectionDAG &DAG) {
 886   MVT::ValueType VT = N->getValueType(0);
 887   unsigned Opc = N->getOpcode();
 888   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 889   SDOperand LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 890   SDOperand RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 891   ISD::CondCode CC = ISD::SETCC_INVALID;
 892   if (isSlctCC)
 893     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 894   else {
 895     SDOperand CCOp = Slct.getOperand(0);
 896     if (CCOp.getOpcode() == ISD::SETCC)
 897       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 898   }
 899
 900   bool DoXform = false;
 901   bool InvCC = false;
 902   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 903           "Bad input!");
 904   if (LHS.getOpcode() == ISD::Constant &&
 905       cast<ConstantSDNode>(LHS)->isNullValue())
 906     DoXform = true;
 907   else if (CC != ISD::SETCC_INVALID &&
 908            RHS.getOpcode() == ISD::Constant &&
 909            cast<ConstantSDNode>(RHS)->isNullValue()) {
 910     std::swap(LHS, RHS);
 911     SDOperand Op0 = Slct.getOperand(0);
 912     bool isInt = MVT::isInteger(isSlctCC ? Op0.getValueType()
 913                                 : Op0.getOperand(0).getValueType());
 914     CC = ISD::getSetCCInverse(CC, isInt);
 915     DoXform = true;
 916     InvCC = true;
 917   }
 918
 919   if (DoXform) {
 920     SDOperand Result = DAG.getNode(Opc, VT, OtherOp, RHS);
 921     if (isSlctCC)
 922       return DAG.getSelectCC(OtherOp, Result,
 923                              Slct.getOperand(0), Slct.getOperand(1), CC);
 924     SDOperand CCOp = Slct.getOperand(0);
 925     if (InvCC)
 926       CCOp = DAG.getSetCC(CCOp.getValueType(), CCOp.getOperand(0),
 927                           CCOp.getOperand(1), CC);
 928     return DAG.getNode(ISD::SELECT, VT, CCOp, OtherOp, Result);
 929   }
 930   return SDOperand();
 931 }
 932
 933 SDOperand DAGCombiner::visitADD(SDNode *N) {
 934   SDOperand N0 = N->getOperand(0);
 935   SDOperand N1 = N->getOperand(1);
 936   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 937   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 938   MVT::ValueType VT = N0.getValueType();
 939
 940   // fold vector ops
 941   if (MVT::isVector(VT)) {
 942     SDOperand FoldedVOp = SimplifyVBinOp(N);
 943     if (FoldedVOp.Val) return FoldedVOp;
 944   }
 945
 946   // fold (add x, undef) -> undef
 947   if (N0.getOpcode() == ISD::UNDEF)
 948     return N0;
 949   if (N1.getOpcode() == ISD::UNDEF)
 950     return N1;
 951   // fold (add c1, c2) -> c1+c2
 952   if (N0C && N1C)
 953     return DAG.getConstant(N0C->getAPIntValue() + N1C->getAPIntValue(), VT);
 954   // canonicalize constant to RHS
 955   if (N0C && !N1C)
 956     return DAG.getNode(ISD::ADD, VT, N1, N0);
 957   // fold (add x, 0) -> x
 958   if (N1C && N1C->isNullValue())
 959     return N0;
 960   // fold ((c1-A)+c2) -> (c1+c2)-A
 961   if (N1C && N0.getOpcode() == ISD::SUB)
 962     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 963       return DAG.getNode(ISD::SUB, VT,
 964                          DAG.getConstant(N1C->getAPIntValue()+
 965                                          N0C->getAPIntValue(), VT),
 966                          N0.getOperand(1));
 967   // reassociate add
 968   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 969   if (RADD.Val != 0)
 970     return RADD;
 971   // fold ((0-A) + B) -> B-A
 972   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 973       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 974     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 975   // fold (A + (0-B)) -> A-B
 976   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 977       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 978     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 979   // fold (A+(B-A)) -> B
 980   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 981     return N1.getOperand(0);
 982
 983   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 984     return SDOperand(N, 0);
 985
 986   // fold (a+b) -> (a|b) iff a and b share no bits.
 987   if (MVT::isInteger(VT) && !MVT::isVector(VT)) {
 988     APInt LHSZero, LHSOne;
 989     APInt RHSZero, RHSOne;
 990     APInt Mask = APInt::getAllOnesValue(MVT::getSizeInBits(VT));
 991     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 992     if (LHSZero.getBoolValue()) {
 993       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 994
 995       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 996       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 997       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 998           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 999         return DAG.getNode(ISD::OR, VT, N0, N1);
1000     }
1001   }
1002
1003   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1004   if (N0.getOpcode() == ISD::SHL && N0.Val->hasOneUse()) {
1005     SDOperand Result = combineShlAddConstant(N0, N1, DAG);
1006     if (Result.Val) return Result;
1007   }
1008   if (N1.getOpcode() == ISD::SHL && N1.Val->hasOneUse()) {
1009     SDOperand Result = combineShlAddConstant(N1, N0, DAG);
1010     if (Result.Val) return Result;
1011   }
1012
1013   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
1014   if (N0.getOpcode() == ISD::SELECT && N0.Val->hasOneUse()) {
1015     SDOperand Result = combineSelectAndUse(N, N0, N1, DAG);
1016     if (Result.Val) return Result;
1017   }
1018   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
1019     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
1020     if (Result.Val) return Result;
1021   }
1022
1023   return SDOperand();
1024 }
1025
1026 SDOperand DAGCombiner::visitADDC(SDNode *N) {
1027   SDOperand N0 = N->getOperand(0);
1028   SDOperand N1 = N->getOperand(1);
1029   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1030   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1031   MVT::ValueType VT = N0.getValueType();
1032
1033   // If the flag result is dead, turn this into an ADD.
1034   if (N->hasNUsesOfValue(0, 1))
1035     return CombineTo(N, DAG.getNode(ISD::ADD, VT, N1, N0),
1036                      DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
1037
1038   // canonicalize constant to RHS.
1039   if (N0C && !N1C) {
1040     SDOperand Ops[] = { N1, N0 };
1041     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
1042   }
1043
1044   // fold (addc x, 0) -> x + no carry out
1045   if (N1C && N1C->isNullValue())
1046     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
1047
1048   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1049   APInt LHSZero, LHSOne;
1050   APInt RHSZero, RHSOne;
1051   APInt Mask = APInt::getAllOnesValue(MVT::getSizeInBits(VT));
1052   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1053   if (LHSZero.getBoolValue()) {
1054     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1055
1056     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1057     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1058     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1059         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1060       return CombineTo(N, DAG.getNode(ISD::OR, VT, N0, N1),
1061                        DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
1062   }
1063
1064   return SDOperand();
1065 }
1066
1067 SDOperand DAGCombiner::visitADDE(SDNode *N) {
1068   SDOperand N0 = N->getOperand(0);
1069   SDOperand N1 = N->getOperand(1);
1070   SDOperand CarryIn = N->getOperand(2);
1071   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1072   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1073   //MVT::ValueType VT = N0.getValueType();
1074
1075   // canonicalize constant to RHS
1076   if (N0C && !N1C) {
1077     SDOperand Ops[] = { N1, N0, CarryIn };
1078     return DAG.getNode(ISD::ADDE, N->getVTList(), Ops, 3);
1079   }
1080
1081   // fold (adde x, y, false) -> (addc x, y)
1082   if (CarryIn.getOpcode() == ISD::CARRY_FALSE) {
1083     SDOperand Ops[] = { N1, N0 };
1084     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
1085   }
1086
1087   return SDOperand();
1088 }
1089
1090
1091
1092 SDOperand DAGCombiner::visitSUB(SDNode *N) {
1093   SDOperand N0 = N->getOperand(0);
1094   SDOperand N1 = N->getOperand(1);
1095   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1096   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1097   MVT::ValueType VT = N0.getValueType();
1098
1099   // fold vector ops
1100   if (MVT::isVector(VT)) {
1101     SDOperand FoldedVOp = SimplifyVBinOp(N);
1102     if (FoldedVOp.Val) return FoldedVOp;
1103   }
1104
1105   // fold (sub x, x) -> 0
1106   if (N0 == N1)
1107     return DAG.getConstant(0, N->getValueType(0));
1108   // fold (sub c1, c2) -> c1-c2
1109   if (N0C && N1C)
1110     return DAG.getNode(ISD::SUB, VT, N0, N1);
1111   // fold (sub x, c) -> (add x, -c)
1112   if (N1C)
1113     return DAG.getNode(ISD::ADD, VT, N0,
1114                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1115   // fold (A+B)-A -> B
1116   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1117     return N0.getOperand(1);
1118   // fold (A+B)-B -> A
1119   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1120     return N0.getOperand(0);
1121   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1122   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
1123     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
1124     if (Result.Val) return Result;
1125   }
1126   // If either operand of a sub is undef, the result is undef
1127   if (N0.getOpcode() == ISD::UNDEF)
1128     return N0;
1129   if (N1.getOpcode() == ISD::UNDEF)
1130     return N1;
1131
1132   return SDOperand();
1133 }
1134
1135 SDOperand DAGCombiner::visitMUL(SDNode *N) {
1136   SDOperand N0 = N->getOperand(0);
1137   SDOperand N1 = N->getOperand(1);
1138   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1139   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1140   MVT::ValueType VT = N0.getValueType();
1141
1142   // fold vector ops
1143   if (MVT::isVector(VT)) {
1144     SDOperand FoldedVOp = SimplifyVBinOp(N);
1145     if (FoldedVOp.Val) return FoldedVOp;
1146   }
1147
1148   // fold (mul x, undef) -> 0
1149   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1150     return DAG.getConstant(0, VT);
1151   // fold (mul c1, c2) -> c1*c2
1152   if (N0C && N1C)
1153     return DAG.getNode(ISD::MUL, VT, N0, N1);
1154   // canonicalize constant to RHS
1155   if (N0C && !N1C)
1156     return DAG.getNode(ISD::MUL, VT, N1, N0);
1157   // fold (mul x, 0) -> 0
1158   if (N1C && N1C->isNullValue())
1159     return N1;
1160   // fold (mul x, -1) -> 0-x
1161   if (N1C && N1C->isAllOnesValue())
1162     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1163   // fold (mul x, (1 << c)) -> x << c
1164   if (N1C && N1C->getAPIntValue().isPowerOf2())
1165     return DAG.getNode(ISD::SHL, VT, N0,
1166                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1167                                        TLI.getShiftAmountTy()));
1168   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1169   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
1170     // FIXME: If the input is something that is easily negated (e.g. a
1171     // single-use add), we should put the negate there.
1172     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
1173                        DAG.getNode(ISD::SHL, VT, N0,
1174                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
1175                                             TLI.getShiftAmountTy())));
1176   }
1177
1178   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1179   if (N1C && N0.getOpcode() == ISD::SHL &&
1180       isa<ConstantSDNode>(N0.getOperand(1))) {
1181     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
1182     AddToWorkList(C3.Val);
1183     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
1184   }
1185
1186   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1187   // use.
1188   {
1189     SDOperand Sh(0,0), Y(0,0);
1190     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1191     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1192         N0.Val->hasOneUse()) {
1193       Sh = N0; Y = N1;
1194     } else if (N1.getOpcode() == ISD::SHL &&
1195                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
1196       Sh = N1; Y = N0;
1197     }
1198     if (Sh.Val) {
1199       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
1200       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
1201     }
1202   }
1203   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1204   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
1205       isa<ConstantSDNode>(N0.getOperand(1))) {
1206     return DAG.getNode(ISD::ADD, VT,
1207                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
1208                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
1209   }
1210
1211   // reassociate mul
1212   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
1213   if (RMUL.Val != 0)
1214     return RMUL;
1215
1216   return SDOperand();
1217 }
1218
1219 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
1220   SDOperand N0 = N->getOperand(0);
1221   SDOperand N1 = N->getOperand(1);
1222   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1223   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1224   MVT::ValueType VT = N->getValueType(0);
1225
1226   // fold vector ops
1227   if (MVT::isVector(VT)) {
1228     SDOperand FoldedVOp = SimplifyVBinOp(N);
1229     if (FoldedVOp.Val) return FoldedVOp;
1230   }
1231
1232   // fold (sdiv c1, c2) -> c1/c2
1233   if (N0C && N1C && !N1C->isNullValue())
1234     return DAG.getNode(ISD::SDIV, VT, N0, N1);
1235   // fold (sdiv X, 1) -> X
1236   if (N1C && N1C->getSignExtended() == 1LL)
1237     return N0;
1238   // fold (sdiv X, -1) -> 0-X
1239   if (N1C && N1C->isAllOnesValue())
1240     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1241   // If we know the sign bits of both operands are zero, strength reduce to a
1242   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1243   if (!MVT::isVector(VT)) {
1244     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1245       return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
1246   }
1247   // fold (sdiv X, pow2) -> simple ops after legalize
1248   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap() &&
1249       (isPowerOf2_64(N1C->getSignExtended()) ||
1250        isPowerOf2_64(-N1C->getSignExtended()))) {
1251     // If dividing by powers of two is cheap, then don't perform the following
1252     // fold.
1253     if (TLI.isPow2DivCheap())
1254       return SDOperand();
1255     int64_t pow2 = N1C->getSignExtended();
1256     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1257     unsigned lg2 = Log2_64(abs2);
1258     // Splat the sign bit into the register
1259     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
1260                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
1261                                                 TLI.getShiftAmountTy()));
1262     AddToWorkList(SGN.Val);
1263     // Add (N0 < 0) ? abs2 - 1 : 0;
1264     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
1265                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
1266                                                 TLI.getShiftAmountTy()));
1267     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
1268     AddToWorkList(SRL.Val);
1269     AddToWorkList(ADD.Val);    // Divide by pow2
1270     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
1271                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1272     // If we're dividing by a positive value, we're done.  Otherwise, we must
1273     // negate the result.
1274     if (pow2 > 0)
1275       return SRA;
1276     AddToWorkList(SRA.Val);
1277     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
1278   }
1279   // if integer divide is expensive and we satisfy the requirements, emit an
1280   // alternate sequence.
1281   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
1282       !TLI.isIntDivCheap()) {
1283     SDOperand Op = BuildSDIV(N);
1284     if (Op.Val) return Op;
1285   }
1286
1287   // undef / X -> 0
1288   if (N0.getOpcode() == ISD::UNDEF)
1289     return DAG.getConstant(0, VT);
1290   // X / undef -> undef
1291   if (N1.getOpcode() == ISD::UNDEF)
1292     return N1;
1293
1294   return SDOperand();
1295 }
1296
1297 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
1298   SDOperand N0 = N->getOperand(0);
1299   SDOperand N1 = N->getOperand(1);
1300   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1301   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1302   MVT::ValueType VT = N->getValueType(0);
1303
1304   // fold vector ops
1305   if (MVT::isVector(VT)) {
1306     SDOperand FoldedVOp = SimplifyVBinOp(N);
1307     if (FoldedVOp.Val) return FoldedVOp;
1308   }
1309
1310   // fold (udiv c1, c2) -> c1/c2
1311   if (N0C && N1C && !N1C->isNullValue())
1312     return DAG.getNode(ISD::UDIV, VT, N0, N1);
1313   // fold (udiv x, (1 << c)) -> x >>u c
1314   if (N1C && N1C->getAPIntValue().isPowerOf2())
1315     return DAG.getNode(ISD::SRL, VT, N0,
1316                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1317                                        TLI.getShiftAmountTy()));
1318   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1319   if (N1.getOpcode() == ISD::SHL) {
1320     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1321       if (SHC->getAPIntValue().isPowerOf2()) {
1322         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
1323         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
1324                                     DAG.getConstant(SHC->getAPIntValue()
1325                                                                     .logBase2(),
1326                                                     ADDVT));
1327         AddToWorkList(Add.Val);
1328         return DAG.getNode(ISD::SRL, VT, N0, Add);
1329       }
1330     }
1331   }
1332   // fold (udiv x, c) -> alternate
1333   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1334     SDOperand Op = BuildUDIV(N);
1335     if (Op.Val) return Op;
1336   }
1337
1338   // undef / X -> 0
1339   if (N0.getOpcode() == ISD::UNDEF)
1340     return DAG.getConstant(0, VT);
1341   // X / undef -> undef
1342   if (N1.getOpcode() == ISD::UNDEF)
1343     return N1;
1344
1345   return SDOperand();
1346 }
1347
1348 SDOperand DAGCombiner::visitSREM(SDNode *N) {
1349   SDOperand N0 = N->getOperand(0);
1350   SDOperand N1 = N->getOperand(1);
1351   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1352   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1353   MVT::ValueType VT = N->getValueType(0);
1354
1355   // fold (srem c1, c2) -> c1%c2
1356   if (N0C && N1C && !N1C->isNullValue())
1357     return DAG.getNode(ISD::SREM, VT, N0, N1);
1358   // If we know the sign bits of both operands are zero, strength reduce to a
1359   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1360   if (!MVT::isVector(VT)) {
1361     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1362       return DAG.getNode(ISD::UREM, VT, N0, N1);
1363   }
1364
1365   // If X/C can be simplified by the division-by-constant logic, lower
1366   // X%C to the equivalent of X-X/C*C.
1367   if (N1C && !N1C->isNullValue()) {
1368     SDOperand Div = DAG.getNode(ISD::SDIV, VT, N0, N1);
1369     AddToWorkList(Div.Val);
1370     SDOperand OptimizedDiv = combine(Div.Val);
1371     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1372       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1373       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1374       AddToWorkList(Mul.Val);
1375       return Sub;
1376     }
1377   }
1378
1379   // undef % X -> 0
1380   if (N0.getOpcode() == ISD::UNDEF)
1381     return DAG.getConstant(0, VT);
1382   // X % undef -> undef
1383   if (N1.getOpcode() == ISD::UNDEF)
1384     return N1;
1385
1386   return SDOperand();
1387 }
1388
1389 SDOperand DAGCombiner::visitUREM(SDNode *N) {
1390   SDOperand N0 = N->getOperand(0);
1391   SDOperand N1 = N->getOperand(1);
1392   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1393   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1394   MVT::ValueType VT = N->getValueType(0);
1395
1396   // fold (urem c1, c2) -> c1%c2
1397   if (N0C && N1C && !N1C->isNullValue())
1398     return DAG.getNode(ISD::UREM, VT, N0, N1);
1399   // fold (urem x, pow2) -> (and x, pow2-1)
1400   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
1401     return DAG.getNode(ISD::AND, VT, N0,
1402                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
1403   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1404   if (N1.getOpcode() == ISD::SHL) {
1405     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1406       if (SHC->getAPIntValue().isPowerOf2()) {
1407         SDOperand Add =
1408           DAG.getNode(ISD::ADD, VT, N1,
1409                  DAG.getConstant(APInt::getAllOnesValue(MVT::getSizeInBits(VT)),
1410                                  VT));
1411         AddToWorkList(Add.Val);
1412         return DAG.getNode(ISD::AND, VT, N0, Add);
1413       }
1414     }
1415   }
1416
1417   // If X/C can be simplified by the division-by-constant logic, lower
1418   // X%C to the equivalent of X-X/C*C.
1419   if (N1C && !N1C->isNullValue()) {
1420     SDOperand Div = DAG.getNode(ISD::UDIV, VT, N0, N1);
1421     SDOperand OptimizedDiv = combine(Div.Val);
1422     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1423       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1424       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1425       AddToWorkList(Mul.Val);
1426       return Sub;
1427     }
1428   }
1429
1430   // undef % X -> 0
1431   if (N0.getOpcode() == ISD::UNDEF)
1432     return DAG.getConstant(0, VT);
1433   // X % undef -> undef
1434   if (N1.getOpcode() == ISD::UNDEF)
1435     return N1;
1436
1437   return SDOperand();
1438 }
1439
1440 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
1441   SDOperand N0 = N->getOperand(0);
1442   SDOperand N1 = N->getOperand(1);
1443   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1444   MVT::ValueType VT = N->getValueType(0);
1445
1446   // fold (mulhs x, 0) -> 0
1447   if (N1C && N1C->isNullValue())
1448     return N1;
1449   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1450   if (N1C && N1C->getAPIntValue() == 1)
1451     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
1452                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
1453                                        TLI.getShiftAmountTy()));
1454   // fold (mulhs x, undef) -> 0
1455   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1456     return DAG.getConstant(0, VT);
1457
1458   return SDOperand();
1459 }
1460
1461 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
1462   SDOperand N0 = N->getOperand(0);
1463   SDOperand N1 = N->getOperand(1);
1464   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1465   MVT::ValueType VT = N->getValueType(0);
1466
1467   // fold (mulhu x, 0) -> 0
1468   if (N1C && N1C->isNullValue())
1469     return N1;
1470   // fold (mulhu x, 1) -> 0
1471   if (N1C && N1C->getAPIntValue() == 1)
1472     return DAG.getConstant(0, N0.getValueType());
1473   // fold (mulhu x, undef) -> 0
1474   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1475     return DAG.getConstant(0, VT);
1476
1477   return SDOperand();
1478 }
1479
1480 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1481 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1482 /// that are being performed. Return true if a simplification was made.
1483 ///
1484 SDOperand DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
1485                                                   unsigned HiOp) {
1486   // If the high half is not needed, just compute the low half.
1487   bool HiExists = N->hasAnyUseOfValue(1);
1488   if (!HiExists &&
1489       (!AfterLegalize ||
1490        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1491     SDOperand Res = DAG.getNode(LoOp, N->getValueType(0), N->op_begin(),
1492                                 N->getNumOperands());
1493     return CombineTo(N, Res, Res);
1494   }
1495
1496   // If the low half is not needed, just compute the high half.
1497   bool LoExists = N->hasAnyUseOfValue(0);
1498   if (!LoExists &&
1499       (!AfterLegalize ||
1500        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1501     SDOperand Res = DAG.getNode(HiOp, N->getValueType(1), N->op_begin(),
1502                                 N->getNumOperands());
1503     return CombineTo(N, Res, Res);
1504   }
1505
1506   // If both halves are used, return as it is.
1507   if (LoExists && HiExists)
1508     return SDOperand();
1509
1510   // If the two computed results can be simplified separately, separate them.
1511   if (LoExists) {
1512     SDOperand Lo = DAG.getNode(LoOp, N->getValueType(0),
1513                                N->op_begin(), N->getNumOperands());
1514     AddToWorkList(Lo.Val);
1515     SDOperand LoOpt = combine(Lo.Val);
1516     if (LoOpt.Val && LoOpt.Val != Lo.Val &&
1517         TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType()))
1518       return CombineTo(N, LoOpt, LoOpt);
1519   }
1520
1521   if (HiExists) {
1522     SDOperand Hi = DAG.getNode(HiOp, N->getValueType(1),
1523                                N->op_begin(), N->getNumOperands());
1524     AddToWorkList(Hi.Val);
1525     SDOperand HiOpt = combine(Hi.Val);
1526     if (HiOpt.Val && HiOpt != Hi &&
1527         TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType()))
1528       return CombineTo(N, HiOpt, HiOpt);
1529   }
1530   return SDOperand();
1531 }
1532
1533 SDOperand DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1534   SDOperand Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
1535   if (Res.Val) return Res;
1536
1537   return SDOperand();
1538 }
1539
1540 SDOperand DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1541   SDOperand Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
1542   if (Res.Val) return Res;
1543
1544   return SDOperand();
1545 }
1546
1547 SDOperand DAGCombiner::visitSDIVREM(SDNode *N) {
1548   SDOperand Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
1549   if (Res.Val) return Res;
1550
1551   return SDOperand();
1552 }
1553
1554 SDOperand DAGCombiner::visitUDIVREM(SDNode *N) {
1555   SDOperand Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
1556   if (Res.Val) return Res;
1557
1558   return SDOperand();
1559 }
1560
1561 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1562 /// two operands of the same opcode, try to simplify it.
1563 SDOperand DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1564   SDOperand N0 = N->getOperand(0), N1 = N->getOperand(1);
1565   MVT::ValueType VT = N0.getValueType();
1566   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1567
1568   // For each of OP in AND/OR/XOR:
1569   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1570   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1571   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1572   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1573   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1574        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1575       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1576     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1577                                    N0.getOperand(0).getValueType(),
1578                                    N0.getOperand(0), N1.getOperand(0));
1579     AddToWorkList(ORNode.Val);
1580     return DAG.getNode(N0.getOpcode(), VT, ORNode);
1581   }
1582
1583   // For each of OP in SHL/SRL/SRA/AND...
1584   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1585   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1586   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1587   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1588        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1589       N0.getOperand(1) == N1.getOperand(1)) {
1590     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1591                                    N0.getOperand(0).getValueType(),
1592                                    N0.getOperand(0), N1.getOperand(0));
1593     AddToWorkList(ORNode.Val);
1594     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1595   }
1596
1597   return SDOperand();
1598 }
1599
1600 SDOperand DAGCombiner::visitAND(SDNode *N) {
1601   SDOperand N0 = N->getOperand(0);
1602   SDOperand N1 = N->getOperand(1);
1603   SDOperand LL, LR, RL, RR, CC0, CC1;
1604   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1605   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1606   MVT::ValueType VT = N1.getValueType();
1607   unsigned BitWidth = MVT::getSizeInBits(VT);
1608
1609   // fold vector ops
1610   if (MVT::isVector(VT)) {
1611     SDOperand FoldedVOp = SimplifyVBinOp(N);
1612     if (FoldedVOp.Val) return FoldedVOp;
1613   }
1614
1615   // fold (and x, undef) -> 0
1616   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1617     return DAG.getConstant(0, VT);
1618   // fold (and c1, c2) -> c1&c2
1619   if (N0C && N1C)
1620     return DAG.getNode(ISD::AND, VT, N0, N1);
1621   // canonicalize constant to RHS
1622   if (N0C && !N1C)
1623     return DAG.getNode(ISD::AND, VT, N1, N0);
1624   // fold (and x, -1) -> x
1625   if (N1C && N1C->isAllOnesValue())
1626     return N0;
1627   // if (and x, c) is known to be zero, return 0
1628   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0),
1629                                    APInt::getAllOnesValue(BitWidth)))
1630     return DAG.getConstant(0, VT);
1631   // reassociate and
1632   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1633   if (RAND.Val != 0)
1634     return RAND;
1635   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1636   if (N1C && N0.getOpcode() == ISD::OR)
1637     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1638       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
1639         return N1;
1640   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1641   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1642     SDOperand N0Op0 = N0.getOperand(0);
1643     APInt Mask = ~N1C->getAPIntValue();
1644     Mask.trunc(N0Op0.getValueSizeInBits());
1645     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
1646       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1647                                    N0Op0);
1648
1649       // Replace uses of the AND with uses of the Zero extend node.
1650       CombineTo(N, Zext);
1651
1652       // We actually want to replace all uses of the any_extend with the
1653       // zero_extend, to avoid duplicating things.  This will later cause this
1654       // AND to be folded.
1655       CombineTo(N0.Val, Zext);
1656       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1657     }
1658   }
1659   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1660   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1661     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1662     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1663
1664     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1665         MVT::isInteger(LL.getValueType())) {
1666       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1667       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
1668         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1669         AddToWorkList(ORNode.Val);
1670         return DAG.getSetCC(VT, ORNode, LR, Op1);
1671       }
1672       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1673       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1674         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1675         AddToWorkList(ANDNode.Val);
1676         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1677       }
1678       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1679       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1680         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1681         AddToWorkList(ORNode.Val);
1682         return DAG.getSetCC(VT, ORNode, LR, Op1);
1683       }
1684     }
1685     // canonicalize equivalent to ll == rl
1686     if (LL == RR && LR == RL) {
1687       Op1 = ISD::getSetCCSwappedOperands(Op1);
1688       std::swap(RL, RR);
1689     }
1690     if (LL == RL && LR == RR) {
1691       bool isInteger = MVT::isInteger(LL.getValueType());
1692       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1693       if (Result != ISD::SETCC_INVALID)
1694         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1695     }
1696   }
1697
1698   // Simplify: and (op x...), (op y...)  -> (op (and x, y))
1699   if (N0.getOpcode() == N1.getOpcode()) {
1700     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1701     if (Tmp.Val) return Tmp;
1702   }
1703
1704   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1705   // fold (and (sra)) -> (and (srl)) when possible.
1706   if (!MVT::isVector(VT) &&
1707       SimplifyDemandedBits(SDOperand(N, 0)))
1708     return SDOperand(N, 0);
1709   // fold (zext_inreg (extload x)) -> (zextload x)
1710   if (ISD::isEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val)) {
1711     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1712     MVT::ValueType EVT = LN0->getMemoryVT();
1713     // If we zero all the possible extended bits, then we can turn this into
1714     // a zextload if we are running before legalize or the operation is legal.
1715     unsigned BitWidth = N1.getValueSizeInBits();
1716     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1717                                      BitWidth - MVT::getSizeInBits(EVT))) &&
1718         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1719       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1720                                          LN0->getBasePtr(), LN0->getSrcValue(),
1721                                          LN0->getSrcValueOffset(), EVT,
1722                                          LN0->isVolatile(),
1723                                          LN0->getAlignment());
1724       AddToWorkList(N);
1725       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1726       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1727     }
1728   }
1729   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1730   if (ISD::isSEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
1731       N0.hasOneUse()) {
1732     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1733     MVT::ValueType EVT = LN0->getMemoryVT();
1734     // If we zero all the possible extended bits, then we can turn this into
1735     // a zextload if we are running before legalize or the operation is legal.
1736     unsigned BitWidth = N1.getValueSizeInBits();
1737     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1738                                      BitWidth - MVT::getSizeInBits(EVT))) &&
1739         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1740       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1741                                          LN0->getBasePtr(), LN0->getSrcValue(),
1742                                          LN0->getSrcValueOffset(), EVT,
1743                                          LN0->isVolatile(),
1744                                          LN0->getAlignment());
1745       AddToWorkList(N);
1746       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1747       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1748     }
1749   }
1750
1751   // fold (and (load x), 255) -> (zextload x, i8)
1752   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1753   if (N1C && N0.getOpcode() == ISD::LOAD) {
1754     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1755     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1756         LN0->isUnindexed() && N0.hasOneUse()) {
1757       MVT::ValueType EVT, LoadedVT;
1758       if (N1C->getAPIntValue() == 255)
1759         EVT = MVT::i8;
1760       else if (N1C->getAPIntValue() == 65535)
1761         EVT = MVT::i16;
1762       else if (N1C->getAPIntValue() == ~0U)
1763         EVT = MVT::i32;
1764       else
1765         EVT = MVT::Other;
1766
1767       LoadedVT = LN0->getMemoryVT();
1768       if (EVT != MVT::Other && LoadedVT > EVT &&
1769           (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1770         MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1771         // For big endian targets, we need to add an offset to the pointer to
1772         // load the correct bytes.  For little endian systems, we merely need to
1773         // read fewer bytes from the same pointer.
1774         unsigned LVTStoreBytes = MVT::getStoreSizeInBits(LoadedVT)/8;
1775         unsigned EVTStoreBytes = MVT::getStoreSizeInBits(EVT)/8;
1776         unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
1777         unsigned Alignment = LN0->getAlignment();
1778         SDOperand NewPtr = LN0->getBasePtr();
1779         if (TLI.isBigEndian()) {
1780           NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1781                                DAG.getConstant(PtrOff, PtrType));
1782           Alignment = MinAlign(Alignment, PtrOff);
1783         }
1784         AddToWorkList(NewPtr.Val);
1785         SDOperand Load =
1786           DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(), NewPtr,
1787                          LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
1788                          LN0->isVolatile(), Alignment);
1789         AddToWorkList(N);
1790         CombineTo(N0.Val, Load, Load.getValue(1));
1791         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1792       }
1793     }
1794   }
1795
1796   return SDOperand();
1797 }
1798
1799 SDOperand DAGCombiner::visitOR(SDNode *N) {
1800   SDOperand N0 = N->getOperand(0);
1801   SDOperand N1 = N->getOperand(1);
1802   SDOperand LL, LR, RL, RR, CC0, CC1;
1803   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1804   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1805   MVT::ValueType VT = N1.getValueType();
1806
1807   // fold vector ops
1808   if (MVT::isVector(VT)) {
1809     SDOperand FoldedVOp = SimplifyVBinOp(N);
1810     if (FoldedVOp.Val) return FoldedVOp;
1811   }
1812
1813   // fold (or x, undef) -> -1
1814   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1815     return DAG.getConstant(~0ULL, VT);
1816   // fold (or c1, c2) -> c1|c2
1817   if (N0C && N1C)
1818     return DAG.getNode(ISD::OR, VT, N0, N1);
1819   // canonicalize constant to RHS
1820   if (N0C && !N1C)
1821     return DAG.getNode(ISD::OR, VT, N1, N0);
1822   // fold (or x, 0) -> x
1823   if (N1C && N1C->isNullValue())
1824     return N0;
1825   // fold (or x, -1) -> -1
1826   if (N1C && N1C->isAllOnesValue())
1827     return N1;
1828   // fold (or x, c) -> c iff (x & ~c) == 0
1829   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
1830     return N1;
1831   // reassociate or
1832   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1833   if (ROR.Val != 0)
1834     return ROR;
1835   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1836   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1837              isa<ConstantSDNode>(N0.getOperand(1))) {
1838     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1839     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1840                                                  N1),
1841                        DAG.getConstant(N1C->getAPIntValue() |
1842                                        C1->getAPIntValue(), VT));
1843   }
1844   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1845   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1846     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1847     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1848
1849     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1850         MVT::isInteger(LL.getValueType())) {
1851       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1852       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1853       if (cast<ConstantSDNode>(LR)->isNullValue() &&
1854           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1855         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1856         AddToWorkList(ORNode.Val);
1857         return DAG.getSetCC(VT, ORNode, LR, Op1);
1858       }
1859       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1860       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1861       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1862           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1863         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1864         AddToWorkList(ANDNode.Val);
1865         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1866       }
1867     }
1868     // canonicalize equivalent to ll == rl
1869     if (LL == RR && LR == RL) {
1870       Op1 = ISD::getSetCCSwappedOperands(Op1);
1871       std::swap(RL, RR);
1872     }
1873     if (LL == RL && LR == RR) {
1874       bool isInteger = MVT::isInteger(LL.getValueType());
1875       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1876       if (Result != ISD::SETCC_INVALID)
1877         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1878     }
1879   }
1880
1881   // Simplify: or (op x...), (op y...)  -> (op (or x, y))
1882   if (N0.getOpcode() == N1.getOpcode()) {
1883     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1884     if (Tmp.Val) return Tmp;
1885   }
1886
1887   // (X & C1) | (Y & C2)  -> (X|Y) & C3  if possible.
1888   if (N0.getOpcode() == ISD::AND &&
1889       N1.getOpcode() == ISD::AND &&
1890       N0.getOperand(1).getOpcode() == ISD::Constant &&
1891       N1.getOperand(1).getOpcode() == ISD::Constant &&
1892       // Don't increase # computations.
1893       (N0.Val->hasOneUse() || N1.Val->hasOneUse())) {
1894     // We can only do this xform if we know that bits from X that are set in C2
1895     // but not in C1 are already zero.  Likewise for Y.
1896     const APInt &LHSMask =
1897       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
1898     const APInt &RHSMask =
1899       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
1900
1901     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
1902         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
1903       SDOperand X =DAG.getNode(ISD::OR, VT, N0.getOperand(0), N1.getOperand(0));
1904       return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(LHSMask|RHSMask, VT));
1905     }
1906   }
1907
1908
1909   // See if this is some rotate idiom.
1910   if (SDNode *Rot = MatchRotate(N0, N1))
1911     return SDOperand(Rot, 0);
1912
1913   return SDOperand();
1914 }
1915
1916
1917 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
1918 static bool MatchRotateHalf(SDOperand Op, SDOperand &Shift, SDOperand &Mask) {
1919   if (Op.getOpcode() == ISD::AND) {
1920     if (isa<ConstantSDNode>(Op.getOperand(1))) {
1921       Mask = Op.getOperand(1);
1922       Op = Op.getOperand(0);
1923     } else {
1924       return false;
1925     }
1926   }
1927
1928   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
1929     Shift = Op;
1930     return true;
1931   }
1932   return false;
1933 }
1934
1935
1936 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
1937 // idioms for rotate, and if the target supports rotation instructions, generate
1938 // a rot[lr].
1939 SDNode *DAGCombiner::MatchRotate(SDOperand LHS, SDOperand RHS) {
1940   // Must be a legal type.  Expanded an promoted things won't work with rotates.
1941   MVT::ValueType VT = LHS.getValueType();
1942   if (!TLI.isTypeLegal(VT)) return 0;
1943
1944   // The target must have at least one rotate flavor.
1945   bool HasROTL = TLI.isOperationLegal(ISD::ROTL, VT);
1946   bool HasROTR = TLI.isOperationLegal(ISD::ROTR, VT);
1947   if (!HasROTL && !HasROTR) return 0;
1948
1949   // Match "(X shl/srl V1) & V2" where V2 may not be present.
1950   SDOperand LHSShift;   // The shift.
1951   SDOperand LHSMask;    // AND value if any.
1952   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
1953     return 0; // Not part of a rotate.
1954
1955   SDOperand RHSShift;   // The shift.
1956   SDOperand RHSMask;    // AND value if any.
1957   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
1958     return 0; // Not part of a rotate.
1959
1960   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
1961     return 0;   // Not shifting the same value.
1962
1963   if (LHSShift.getOpcode() == RHSShift.getOpcode())
1964     return 0;   // Shifts must disagree.
1965
1966   // Canonicalize shl to left side in a shl/srl pair.
1967   if (RHSShift.getOpcode() == ISD::SHL) {
1968     std::swap(LHS, RHS);
1969     std::swap(LHSShift, RHSShift);
1970     std::swap(LHSMask , RHSMask );
1971   }
1972
1973   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1974   SDOperand LHSShiftArg = LHSShift.getOperand(0);
1975   SDOperand LHSShiftAmt = LHSShift.getOperand(1);
1976   SDOperand RHSShiftAmt = RHSShift.getOperand(1);
1977
1978   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1979   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
1980   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
1981       RHSShiftAmt.getOpcode() == ISD::Constant) {
1982     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getValue();
1983     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getValue();
1984     if ((LShVal + RShVal) != OpSizeInBits)
1985       return 0;
1986
1987     SDOperand Rot;
1988     if (HasROTL)
1989       Rot = DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt);
1990     else
1991       Rot = DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt);
1992
1993     // If there is an AND of either shifted operand, apply it to the result.
1994     if (LHSMask.Val || RHSMask.Val) {
1995       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
1996
1997       if (LHSMask.Val) {
1998         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
1999         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
2000       }
2001       if (RHSMask.Val) {
2002         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
2003         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
2004       }
2005
2006       Rot = DAG.getNode(ISD::AND, VT, Rot, DAG.getConstant(Mask, VT));
2007     }
2008
2009     return Rot.Val;
2010   }
2011
2012   // If there is a mask here, and we have a variable shift, we can't be sure
2013   // that we're masking out the right stuff.
2014   if (LHSMask.Val || RHSMask.Val)
2015     return 0;
2016
2017   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
2018   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
2019   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
2020       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
2021     if (ConstantSDNode *SUBC =
2022           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
2023       if (SUBC->getAPIntValue() == OpSizeInBits) {
2024         if (HasROTL)
2025           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2026         else
2027           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
2028       }
2029     }
2030   }
2031
2032   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
2033   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
2034   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
2035       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
2036     if (ConstantSDNode *SUBC =
2037           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
2038       if (SUBC->getAPIntValue() == OpSizeInBits) {
2039         if (HasROTL)
2040           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2041         else
2042           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
2043       }
2044     }
2045   }
2046
2047   // Look for sign/zext/any-extended cases:
2048   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2049        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2050        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND) &&
2051       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2052        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2053        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND)) {
2054     SDOperand LExtOp0 = LHSShiftAmt.getOperand(0);
2055     SDOperand RExtOp0 = RHSShiftAmt.getOperand(0);
2056     if (RExtOp0.getOpcode() == ISD::SUB &&
2057         RExtOp0.getOperand(1) == LExtOp0) {
2058       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2059       //   (rotr x, y)
2060       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2061       //   (rotl x, (sub 32, y))
2062       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2063         if (SUBC->getAPIntValue() == OpSizeInBits) {
2064           if (HasROTL)
2065             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2066           else
2067             return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
2068         }
2069       }
2070     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2071                RExtOp0 == LExtOp0.getOperand(1)) {
2072       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2073       //   (rotl x, y)
2074       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2075       //   (rotr x, (sub 32, y))
2076       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2077         if (SUBC->getAPIntValue() == OpSizeInBits) {
2078           if (HasROTL)
2079             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, RHSShiftAmt).Val;
2080           else
2081             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2082         }
2083       }
2084     }
2085   }
2086
2087   return 0;
2088 }
2089
2090
2091 SDOperand DAGCombiner::visitXOR(SDNode *N) {
2092   SDOperand N0 = N->getOperand(0);
2093   SDOperand N1 = N->getOperand(1);
2094   SDOperand LHS, RHS, CC;
2095   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2096   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2097   MVT::ValueType VT = N0.getValueType();
2098
2099   // fold vector ops
2100   if (MVT::isVector(VT)) {
2101     SDOperand FoldedVOp = SimplifyVBinOp(N);
2102     if (FoldedVOp.Val) return FoldedVOp;
2103   }
2104
2105   // fold (xor x, undef) -> undef
2106   if (N0.getOpcode() == ISD::UNDEF)
2107     return N0;
2108   if (N1.getOpcode() == ISD::UNDEF)
2109     return N1;
2110   // fold (xor c1, c2) -> c1^c2
2111   if (N0C && N1C)
2112     return DAG.getNode(ISD::XOR, VT, N0, N1);
2113   // canonicalize constant to RHS
2114   if (N0C && !N1C)
2115     return DAG.getNode(ISD::XOR, VT, N1, N0);
2116   // fold (xor x, 0) -> x
2117   if (N1C && N1C->isNullValue())
2118     return N0;
2119   // reassociate xor
2120   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
2121   if (RXOR.Val != 0)
2122     return RXOR;
2123   // fold !(x cc y) -> (x !cc y)
2124   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2125     bool isInt = MVT::isInteger(LHS.getValueType());
2126     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2127                                                isInt);
2128     if (N0.getOpcode() == ISD::SETCC)
2129       return DAG.getSetCC(VT, LHS, RHS, NotCC);
2130     if (N0.getOpcode() == ISD::SELECT_CC)
2131       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
2132     assert(0 && "Unhandled SetCC Equivalent!");
2133     abort();
2134   }
2135   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2136   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2137       N0.Val->hasOneUse() && isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2138     SDOperand V = N0.getOperand(0);
2139     V = DAG.getNode(ISD::XOR, V.getValueType(), V,
2140                     DAG.getConstant(1, V.getValueType()));
2141     AddToWorkList(V.Val);
2142     return DAG.getNode(ISD::ZERO_EXTEND, VT, V);
2143   }
2144
2145   // fold !(x or y) -> (!x and !y) iff x or y are setcc
2146   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
2147       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2148     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2149     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2150       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2151       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2152       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2153       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2154       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2155     }
2156   }
2157   // fold !(x or y) -> (!x and !y) iff x or y are constants
2158   if (N1C && N1C->isAllOnesValue() &&
2159       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2160     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2161     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2162       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2163       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2164       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2165       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2166       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2167     }
2168   }
2169   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
2170   if (N1C && N0.getOpcode() == ISD::XOR) {
2171     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2172     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2173     if (N00C)
2174       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
2175                          DAG.getConstant(N1C->getAPIntValue()^
2176                                          N00C->getAPIntValue(), VT));
2177     if (N01C)
2178       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
2179                          DAG.getConstant(N1C->getAPIntValue()^
2180                                          N01C->getAPIntValue(), VT));
2181   }
2182   // fold (xor x, x) -> 0
2183   if (N0 == N1) {
2184     if (!MVT::isVector(VT)) {
2185       return DAG.getConstant(0, VT);
2186     } else if (!AfterLegalize || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
2187       // Produce a vector of zeros.
2188       SDOperand El = DAG.getConstant(0, MVT::getVectorElementType(VT));
2189       std::vector<SDOperand> Ops(MVT::getVectorNumElements(VT), El);
2190       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
2191     }
2192   }
2193
2194   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2195   if (N0.getOpcode() == N1.getOpcode()) {
2196     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2197     if (Tmp.Val) return Tmp;
2198   }
2199
2200   // Simplify the expression using non-local knowledge.
2201   if (!MVT::isVector(VT) &&
2202       SimplifyDemandedBits(SDOperand(N, 0)))
2203     return SDOperand(N, 0);
2204
2205   return SDOperand();
2206 }
2207
2208 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2209 /// the shift amount is a constant.
2210 SDOperand DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2211   SDNode *LHS = N->getOperand(0).Val;
2212   if (!LHS->hasOneUse()) return SDOperand();
2213
2214   // We want to pull some binops through shifts, so that we have (and (shift))
2215   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2216   // thing happens with address calculations, so it's important to canonicalize
2217   // it.
2218   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2219
2220   switch (LHS->getOpcode()) {
2221   default: return SDOperand();
2222   case ISD::OR:
2223   case ISD::XOR:
2224     HighBitSet = false; // We can only transform sra if the high bit is clear.
2225     break;
2226   case ISD::AND:
2227     HighBitSet = true;  // We can only transform sra if the high bit is set.
2228     break;
2229   case ISD::ADD:
2230     if (N->getOpcode() != ISD::SHL)
2231       return SDOperand(); // only shl(add) not sr[al](add).
2232     HighBitSet = false; // We can only transform sra if the high bit is clear.
2233     break;
2234   }
2235
2236   // We require the RHS of the binop to be a constant as well.
2237   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2238   if (!BinOpCst) return SDOperand();
2239
2240
2241   // FIXME: disable this for unless the input to the binop is a shift by a
2242   // constant.  If it is not a shift, it pessimizes some common cases like:
2243   //
2244   //void foo(int *X, int i) { X[i & 1235] = 1; }
2245   //int bar(int *X, int i) { return X[i & 255]; }
2246   SDNode *BinOpLHSVal = LHS->getOperand(0).Val;
2247   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
2248        BinOpLHSVal->getOpcode() != ISD::SRA &&
2249        BinOpLHSVal->getOpcode() != ISD::SRL) ||
2250       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
2251     return SDOperand();
2252
2253   MVT::ValueType VT = N->getValueType(0);
2254
2255   // If this is a signed shift right, and the high bit is modified
2256   // by the logical operation, do not perform the transformation.
2257   // The highBitSet boolean indicates the value of the high bit of
2258   // the constant which would cause it to be modified for this
2259   // operation.
2260   if (N->getOpcode() == ISD::SRA) {
2261     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
2262     if (BinOpRHSSignSet != HighBitSet)
2263       return SDOperand();
2264   }
2265
2266   // Fold the constants, shifting the binop RHS by the shift amount.
2267   SDOperand NewRHS = DAG.getNode(N->getOpcode(), N->getValueType(0),
2268                                  LHS->getOperand(1), N->getOperand(1));
2269
2270   // Create the new shift.
2271   SDOperand NewShift = DAG.getNode(N->getOpcode(), VT, LHS->getOperand(0),
2272                                    N->getOperand(1));
2273
2274   // Create the new binop.
2275   return DAG.getNode(LHS->getOpcode(), VT, NewShift, NewRHS);
2276 }
2277
2278
2279 SDOperand DAGCombiner::visitSHL(SDNode *N) {
2280   SDOperand N0 = N->getOperand(0);
2281   SDOperand N1 = N->getOperand(1);
2282   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2283   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2284   MVT::ValueType VT = N0.getValueType();
2285   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2286
2287   // fold (shl c1, c2) -> c1<<c2
2288   if (N0C && N1C)
2289     return DAG.getNode(ISD::SHL, VT, N0, N1);
2290   // fold (shl 0, x) -> 0
2291   if (N0C && N0C->isNullValue())
2292     return N0;
2293   // fold (shl x, c >= size(x)) -> undef
2294   if (N1C && N1C->getValue() >= OpSizeInBits)
2295     return DAG.getNode(ISD::UNDEF, VT);
2296   // fold (shl x, 0) -> x
2297   if (N1C && N1C->isNullValue())
2298     return N0;
2299   // if (shl x, c) is known to be zero, return 0
2300   if (DAG.MaskedValueIsZero(SDOperand(N, 0),
2301                             APInt::getAllOnesValue(MVT::getSizeInBits(VT))))
2302     return DAG.getConstant(0, VT);
2303   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2304     return SDOperand(N, 0);
2305   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
2306   if (N1C && N0.getOpcode() == ISD::SHL &&
2307       N0.getOperand(1).getOpcode() == ISD::Constant) {
2308     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2309     uint64_t c2 = N1C->getValue();
2310     if (c1 + c2 > OpSizeInBits)
2311       return DAG.getConstant(0, VT);
2312     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
2313                        DAG.getConstant(c1 + c2, N1.getValueType()));
2314   }
2315   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
2316   //                               (srl (and x, -1 << c1), c1-c2)
2317   if (N1C && N0.getOpcode() == ISD::SRL &&
2318       N0.getOperand(1).getOpcode() == ISD::Constant) {
2319     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2320     uint64_t c2 = N1C->getValue();
2321     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2322                                  DAG.getConstant(~0ULL << c1, VT));
2323     if (c2 > c1)
2324       return DAG.getNode(ISD::SHL, VT, Mask,
2325                          DAG.getConstant(c2-c1, N1.getValueType()));
2326     else
2327       return DAG.getNode(ISD::SRL, VT, Mask,
2328                          DAG.getConstant(c1-c2, N1.getValueType()));
2329   }
2330   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
2331   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2332     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2333                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
2334
2335   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2336 }
2337
2338 SDOperand DAGCombiner::visitSRA(SDNode *N) {
2339   SDOperand N0 = N->getOperand(0);
2340   SDOperand N1 = N->getOperand(1);
2341   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2342   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2343   MVT::ValueType VT = N0.getValueType();
2344
2345   // fold (sra c1, c2) -> c1>>c2
2346   if (N0C && N1C)
2347     return DAG.getNode(ISD::SRA, VT, N0, N1);
2348   // fold (sra 0, x) -> 0
2349   if (N0C && N0C->isNullValue())
2350     return N0;
2351   // fold (sra -1, x) -> -1
2352   if (N0C && N0C->isAllOnesValue())
2353     return N0;
2354   // fold (sra x, c >= size(x)) -> undef
2355   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
2356     return DAG.getNode(ISD::UNDEF, VT);
2357   // fold (sra x, 0) -> x
2358   if (N1C && N1C->isNullValue())
2359     return N0;
2360   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2361   // sext_inreg.
2362   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2363     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
2364     MVT::ValueType EVT;
2365     switch (LowBits) {
2366     default: EVT = MVT::Other; break;
2367     case  1: EVT = MVT::i1;    break;
2368     case  8: EVT = MVT::i8;    break;
2369     case 16: EVT = MVT::i16;   break;
2370     case 32: EVT = MVT::i32;   break;
2371     }
2372     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
2373       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
2374                          DAG.getValueType(EVT));
2375   }
2376
2377   // fold sra (shl X, m), result_size - n
2378   // -> (sign_extend (trunc (shl X, result_size - n - m))) for
2379   // result_size - n != m. If truncate is free for the target sext(shl) is
2380   // likely to result in better code.
2381   if (N0.getOpcode() == ISD::SHL) {
2382     // Get the two constanst of the shifts, CN0 = m, CN = n.
2383     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2384     if (N01C && N1C) {
2385       // Determine if the truncate type's bitsize would correspond to
2386       // an integer type for this target.
2387       unsigned VTValSize = MVT::getSizeInBits(VT);
2388       MVT::ValueType TruncVT = MVT::getIntegerType(VTValSize - N1C->getValue());
2389       unsigned ShiftAmt = N1C->getValue() - N01C->getValue();
2390
2391       // If the shift wouldn't be a noop, the truncated type is an actual type,
2392       // and the truncate is free, then proceed with the transform.
2393       if (ShiftAmt != 0 &&
2394           !MVT::isExtendedVT(TruncVT) && TLI.isTruncateFree(VT, TruncVT)) {
2395         SDOperand Amt = DAG.getConstant(ShiftAmt, TLI.getShiftAmountTy());
2396         SDOperand Shift = DAG.getNode(ISD::SRL, VT, N0.getOperand(0), Amt);
2397         SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, TruncVT, Shift);
2398         return DAG.getNode(ISD::SIGN_EXTEND, N->getValueType(0), Trunc);
2399       }
2400     }
2401   }
2402
2403   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
2404   if (N1C && N0.getOpcode() == ISD::SRA) {
2405     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2406       unsigned Sum = N1C->getValue() + C1->getValue();
2407       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
2408       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
2409                          DAG.getConstant(Sum, N1C->getValueType(0)));
2410     }
2411   }
2412
2413   // Simplify, based on bits shifted out of the LHS.
2414   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2415     return SDOperand(N, 0);
2416
2417
2418   // If the sign bit is known to be zero, switch this to a SRL.
2419   if (DAG.SignBitIsZero(N0))
2420     return DAG.getNode(ISD::SRL, VT, N0, N1);
2421
2422   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2423 }
2424
2425 SDOperand DAGCombiner::visitSRL(SDNode *N) {
2426   SDOperand N0 = N->getOperand(0);
2427   SDOperand N1 = N->getOperand(1);
2428   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2429   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2430   MVT::ValueType VT = N0.getValueType();
2431   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2432
2433   // fold (srl c1, c2) -> c1 >>u c2
2434   if (N0C && N1C)
2435     return DAG.getNode(ISD::SRL, VT, N0, N1);
2436   // fold (srl 0, x) -> 0
2437   if (N0C && N0C->isNullValue())
2438     return N0;
2439   // fold (srl x, c >= size(x)) -> undef
2440   if (N1C && N1C->getValue() >= OpSizeInBits)
2441     return DAG.getNode(ISD::UNDEF, VT);
2442   // fold (srl x, 0) -> x
2443   if (N1C && N1C->isNullValue())
2444     return N0;
2445   // if (srl x, c) is known to be zero, return 0
2446   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0),
2447                                    APInt::getAllOnesValue(OpSizeInBits)))
2448     return DAG.getConstant(0, VT);
2449
2450   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
2451   if (N1C && N0.getOpcode() == ISD::SRL &&
2452       N0.getOperand(1).getOpcode() == ISD::Constant) {
2453     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2454     uint64_t c2 = N1C->getValue();
2455     if (c1 + c2 > OpSizeInBits)
2456       return DAG.getConstant(0, VT);
2457     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
2458                        DAG.getConstant(c1 + c2, N1.getValueType()));
2459   }
2460
2461   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2462   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2463     // Shifting in all undef bits?
2464     MVT::ValueType SmallVT = N0.getOperand(0).getValueType();
2465     if (N1C->getValue() >= MVT::getSizeInBits(SmallVT))
2466       return DAG.getNode(ISD::UNDEF, VT);
2467
2468     SDOperand SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
2469     AddToWorkList(SmallShift.Val);
2470     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
2471   }
2472
2473   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2474   // bit, which is unmodified by sra.
2475   if (N1C && N1C->getValue()+1 == MVT::getSizeInBits(VT)) {
2476     if (N0.getOpcode() == ISD::SRA)
2477       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
2478   }
2479
2480   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2481   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2482       N1C->getAPIntValue() == Log2_32(MVT::getSizeInBits(VT))) {
2483     APInt KnownZero, KnownOne;
2484     APInt Mask = APInt::getAllOnesValue(MVT::getSizeInBits(VT));
2485     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2486
2487     // If any of the input bits are KnownOne, then the input couldn't be all
2488     // zeros, thus the result of the srl will always be zero.
2489     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
2490
2491     // If all of the bits input the to ctlz node are known to be zero, then
2492     // the result of the ctlz is "32" and the result of the shift is one.
2493     APInt UnknownBits = ~KnownZero & Mask;
2494     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2495
2496     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2497     if ((UnknownBits & (UnknownBits-1)) == 0) {
2498       // Okay, we know that only that the single bit specified by UnknownBits
2499       // could be set on input to the CTLZ node.  If this bit is set, the SRL
2500       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
2501       // to an SRL,XOR pair, which is likely to simplify more.
2502       unsigned ShAmt = UnknownBits.countTrailingZeros();
2503       SDOperand Op = N0.getOperand(0);
2504       if (ShAmt) {
2505         Op = DAG.getNode(ISD::SRL, VT, Op,
2506                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2507         AddToWorkList(Op.Val);
2508       }
2509       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
2510     }
2511   }
2512
2513   // fold operands of srl based on knowledge that the low bits are not
2514   // demanded.
2515   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2516     return SDOperand(N, 0);
2517
2518   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2519 }
2520
2521 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
2522   SDOperand N0 = N->getOperand(0);
2523   MVT::ValueType VT = N->getValueType(0);
2524
2525   // fold (ctlz c1) -> c2
2526   if (isa<ConstantSDNode>(N0))
2527     return DAG.getNode(ISD::CTLZ, VT, N0);
2528   return SDOperand();
2529 }
2530
2531 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
2532   SDOperand N0 = N->getOperand(0);
2533   MVT::ValueType VT = N->getValueType(0);
2534
2535   // fold (cttz c1) -> c2
2536   if (isa<ConstantSDNode>(N0))
2537     return DAG.getNode(ISD::CTTZ, VT, N0);
2538   return SDOperand();
2539 }
2540
2541 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
2542   SDOperand N0 = N->getOperand(0);
2543   MVT::ValueType VT = N->getValueType(0);
2544
2545   // fold (ctpop c1) -> c2
2546   if (isa<ConstantSDNode>(N0))
2547     return DAG.getNode(ISD::CTPOP, VT, N0);
2548   return SDOperand();
2549 }
2550
2551 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
2552   SDOperand N0 = N->getOperand(0);
2553   SDOperand N1 = N->getOperand(1);
2554   SDOperand N2 = N->getOperand(2);
2555   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2556   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2557   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2558   MVT::ValueType VT = N->getValueType(0);
2559   MVT::ValueType VT0 = N0.getValueType();
2560
2561   // fold select C, X, X -> X
2562   if (N1 == N2)
2563     return N1;
2564   // fold select true, X, Y -> X
2565   if (N0C && !N0C->isNullValue())
2566     return N1;
2567   // fold select false, X, Y -> Y
2568   if (N0C && N0C->isNullValue())
2569     return N2;
2570   // fold select C, 1, X -> C | X
2571   if (MVT::i1 == VT && N1C && N1C->getAPIntValue() == 1)
2572     return DAG.getNode(ISD::OR, VT, N0, N2);
2573   // fold select C, 0, 1 -> ~C
2574   if (MVT::isInteger(VT) && MVT::isInteger(VT0) &&
2575       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
2576     SDOperand XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2577     if (VT == VT0)
2578       return XORNode;
2579     AddToWorkList(XORNode.Val);
2580     if (MVT::getSizeInBits(VT) > MVT::getSizeInBits(VT0))
2581       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2582     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2583   }
2584   // fold select C, 0, X -> ~C & X
2585   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
2586     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2587     AddToWorkList(XORNode.Val);
2588     return DAG.getNode(ISD::AND, VT, XORNode, N2);
2589   }
2590   // fold select C, X, 1 -> ~C | X
2591   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
2592     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2593     AddToWorkList(XORNode.Val);
2594     return DAG.getNode(ISD::OR, VT, XORNode, N1);
2595   }
2596   // fold select C, X, 0 -> C & X
2597   // FIXME: this should check for C type == X type, not i1?
2598   if (MVT::i1 == VT && N2C && N2C->isNullValue())
2599     return DAG.getNode(ISD::AND, VT, N0, N1);
2600   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2601   if (MVT::i1 == VT && N0 == N1)
2602     return DAG.getNode(ISD::OR, VT, N0, N2);
2603   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2604   if (MVT::i1 == VT && N0 == N2)
2605     return DAG.getNode(ISD::AND, VT, N0, N1);
2606
2607   // If we can fold this based on the true/false value, do so.
2608   if (SimplifySelectOps(N, N1, N2))
2609     return SDOperand(N, 0);  // Don't revisit N.
2610
2611   // fold selects based on a setcc into other things, such as min/max/abs
2612   if (N0.getOpcode() == ISD::SETCC) {
2613     // FIXME:
2614     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2615     // having to say they don't support SELECT_CC on every type the DAG knows
2616     // about, since there is no way to mark an opcode illegal at all value types
2617     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
2618       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2619                          N1, N2, N0.getOperand(2));
2620     else
2621       return SimplifySelect(N0, N1, N2);
2622   }
2623   return SDOperand();
2624 }
2625
2626 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
2627   SDOperand N0 = N->getOperand(0);
2628   SDOperand N1 = N->getOperand(1);
2629   SDOperand N2 = N->getOperand(2);
2630   SDOperand N3 = N->getOperand(3);
2631   SDOperand N4 = N->getOperand(4);
2632   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2633
2634   // fold select_cc lhs, rhs, x, x, cc -> x
2635   if (N2 == N3)
2636     return N2;
2637
2638   // Determine if the condition we're dealing with is constant
2639   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultType(N0), N0, N1, CC, false);
2640   if (SCC.Val) AddToWorkList(SCC.Val);
2641
2642   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val)) {
2643     if (!SCCC->isNullValue())
2644       return N2;    // cond always true -> true val
2645     else
2646       return N3;    // cond always false -> false val
2647   }
2648
2649   // Fold to a simpler select_cc
2650   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
2651     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2652                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2653                        SCC.getOperand(2));
2654
2655   // If we can fold this based on the true/false value, do so.
2656   if (SimplifySelectOps(N, N2, N3))
2657     return SDOperand(N, 0);  // Don't revisit N.
2658
2659   // fold select_cc into other things, such as min/max/abs
2660   return SimplifySelectCC(N0, N1, N2, N3, CC);
2661 }
2662
2663 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
2664   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2665                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2666 }
2667
2668 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2669 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2670 // transformation. Returns true if extension are possible and the above
2671 // mentioned transformation is profitable.
2672 static bool ExtendUsesToFormExtLoad(SDNode *N, SDOperand N0,
2673                                     unsigned ExtOpc,
2674                                     SmallVector<SDNode*, 4> &ExtendNodes,
2675                                     TargetLowering &TLI) {
2676   bool HasCopyToRegUses = false;
2677   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2678   for (SDNode::use_iterator UI = N0.Val->use_begin(), UE = N0.Val->use_end();
2679        UI != UE; ++UI) {
2680     SDNode *User = *UI;
2681     if (User == N)
2682       continue;
2683     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2684     if (User->getOpcode() == ISD::SETCC) {
2685       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2686       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2687         // Sign bits will be lost after a zext.
2688         return false;
2689       bool Add = false;
2690       for (unsigned i = 0; i != 2; ++i) {
2691         SDOperand UseOp = User->getOperand(i);
2692         if (UseOp == N0)
2693           continue;
2694         if (!isa<ConstantSDNode>(UseOp))
2695           return false;
2696         Add = true;
2697       }
2698       if (Add)
2699         ExtendNodes.push_back(User);
2700     } else {
2701       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2702         SDOperand UseOp = User->getOperand(i);
2703         if (UseOp == N0) {
2704           // If truncate from extended type to original load type is free
2705           // on this target, then it's ok to extend a CopyToReg.
2706           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2707             HasCopyToRegUses = true;
2708           else
2709             return false;
2710         }
2711       }
2712     }
2713   }
2714
2715   if (HasCopyToRegUses) {
2716     bool BothLiveOut = false;
2717     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2718          UI != UE; ++UI) {
2719       SDNode *User = *UI;
2720       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2721         SDOperand UseOp = User->getOperand(i);
2722         if (UseOp.Val == N && UseOp.ResNo == 0) {
2723           BothLiveOut = true;
2724           break;
2725         }
2726       }
2727     }
2728     if (BothLiveOut)
2729       // Both unextended and extended values are live out. There had better be
2730       // good a reason for the transformation.
2731       return ExtendNodes.size();
2732   }
2733   return true;
2734 }
2735
2736 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2737   SDOperand N0 = N->getOperand(0);
2738   MVT::ValueType VT = N->getValueType(0);
2739
2740   // fold (sext c1) -> c1
2741   if (isa<ConstantSDNode>(N0))
2742     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2743
2744   // fold (sext (sext x)) -> (sext x)
2745   // fold (sext (aext x)) -> (sext x)
2746   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2747     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
2748
2749   // fold (sext (truncate (load x))) -> (sext (smaller load x))
2750   // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
2751   if (N0.getOpcode() == ISD::TRUNCATE) {
2752     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2753     if (NarrowLoad.Val) {
2754       if (NarrowLoad.Val != N0.Val)
2755         CombineTo(N0.Val, NarrowLoad);
2756       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
2757     }
2758   }
2759
2760   // See if the value being truncated is already sign extended.  If so, just
2761   // eliminate the trunc/sext pair.
2762   if (N0.getOpcode() == ISD::TRUNCATE) {
2763     SDOperand Op = N0.getOperand(0);
2764     unsigned OpBits   = MVT::getSizeInBits(Op.getValueType());
2765     unsigned MidBits  = MVT::getSizeInBits(N0.getValueType());
2766     unsigned DestBits = MVT::getSizeInBits(VT);
2767     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
2768
2769     if (OpBits == DestBits) {
2770       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
2771       // bits, it is already ready.
2772       if (NumSignBits > DestBits-MidBits)
2773         return Op;
2774     } else if (OpBits < DestBits) {
2775       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
2776       // bits, just sext from i32.
2777       if (NumSignBits > OpBits-MidBits)
2778         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
2779     } else {
2780       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
2781       // bits, just truncate to i32.
2782       if (NumSignBits > OpBits-MidBits)
2783         return DAG.getNode(ISD::TRUNCATE, VT, Op);
2784     }
2785
2786     // fold (sext (truncate x)) -> (sextinreg x).
2787     if (!AfterLegalize || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
2788                                                N0.getValueType())) {
2789       if (Op.getValueType() < VT)
2790         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2791       else if (Op.getValueType() > VT)
2792         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2793       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
2794                          DAG.getValueType(N0.getValueType()));
2795     }
2796   }
2797
2798   // fold (sext (load x)) -> (sext (truncate (sextload x)))
2799   if (ISD::isNON_EXTLoad(N0.Val) &&
2800       (!AfterLegalize||TLI.isLoadXLegal(ISD::SEXTLOAD, N0.getValueType()))){
2801     bool DoXform = true;
2802     SmallVector<SDNode*, 4> SetCCs;
2803     if (!N0.hasOneUse())
2804       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
2805     if (DoXform) {
2806       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2807       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2808                                          LN0->getBasePtr(), LN0->getSrcValue(),
2809                                          LN0->getSrcValueOffset(),
2810                                          N0.getValueType(),
2811                                          LN0->isVolatile(),
2812                                          LN0->getAlignment());
2813       CombineTo(N, ExtLoad);
2814       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2815       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2816       // Extend SetCC uses if necessary.
2817       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2818         SDNode *SetCC = SetCCs[i];
2819         SmallVector<SDOperand, 4> Ops;
2820         for (unsigned j = 0; j != 2; ++j) {
2821           SDOperand SOp = SetCC->getOperand(j);
2822           if (SOp == Trunc)
2823             Ops.push_back(ExtLoad);
2824           else
2825             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, VT, SOp));
2826           }
2827         Ops.push_back(SetCC->getOperand(2));
2828         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2829                                      &Ops[0], Ops.size()));
2830       }
2831       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2832     }
2833   }
2834
2835   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
2836   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
2837   if ((ISD::isSEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2838       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2839     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2840     MVT::ValueType EVT = LN0->getMemoryVT();
2841     if (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT)) {
2842       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2843                                          LN0->getBasePtr(), LN0->getSrcValue(),
2844                                          LN0->getSrcValueOffset(), EVT,
2845                                          LN0->isVolatile(),
2846                                          LN0->getAlignment());
2847       CombineTo(N, ExtLoad);
2848       CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2849                 ExtLoad.getValue(1));
2850       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2851     }
2852   }
2853
2854   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
2855   if (N0.getOpcode() == ISD::SETCC) {
2856     SDOperand SCC =
2857       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2858                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
2859                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2860     if (SCC.Val) return SCC;
2861   }
2862
2863   return SDOperand();
2864 }
2865
2866 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
2867   SDOperand N0 = N->getOperand(0);
2868   MVT::ValueType VT = N->getValueType(0);
2869
2870   // fold (zext c1) -> c1
2871   if (isa<ConstantSDNode>(N0))
2872     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2873   // fold (zext (zext x)) -> (zext x)
2874   // fold (zext (aext x)) -> (zext x)
2875   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2876     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
2877
2878   // fold (zext (truncate (load x))) -> (zext (smaller load x))
2879   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
2880   if (N0.getOpcode() == ISD::TRUNCATE) {
2881     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2882     if (NarrowLoad.Val) {
2883       if (NarrowLoad.Val != N0.Val)
2884         CombineTo(N0.Val, NarrowLoad);
2885       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
2886     }
2887   }
2888
2889   // fold (zext (truncate x)) -> (and x, mask)
2890   if (N0.getOpcode() == ISD::TRUNCATE &&
2891       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, VT))) {
2892     SDOperand Op = N0.getOperand(0);
2893     if (Op.getValueType() < VT) {
2894       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2895     } else if (Op.getValueType() > VT) {
2896       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2897     }
2898     return DAG.getZeroExtendInReg(Op, N0.getValueType());
2899   }
2900
2901   // fold (zext (and (trunc x), cst)) -> (and x, cst).
2902   if (N0.getOpcode() == ISD::AND &&
2903       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2904       N0.getOperand(1).getOpcode() == ISD::Constant) {
2905     SDOperand X = N0.getOperand(0).getOperand(0);
2906     if (X.getValueType() < VT) {
2907       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2908     } else if (X.getValueType() > VT) {
2909       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2910     }
2911     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
2912     Mask.zext(MVT::getSizeInBits(VT));
2913     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2914   }
2915
2916   // fold (zext (load x)) -> (zext (truncate (zextload x)))
2917   if (ISD::isNON_EXTLoad(N0.Val) &&
2918       (!AfterLegalize||TLI.isLoadXLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
2919     bool DoXform = true;
2920     SmallVector<SDNode*, 4> SetCCs;
2921     if (!N0.hasOneUse())
2922       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
2923     if (DoXform) {
2924       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2925       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2926                                          LN0->getBasePtr(), LN0->getSrcValue(),
2927                                          LN0->getSrcValueOffset(),
2928                                          N0.getValueType(),
2929                                          LN0->isVolatile(),
2930                                          LN0->getAlignment());
2931       CombineTo(N, ExtLoad);
2932       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2933       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2934       // Extend SetCC uses if necessary.
2935       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2936         SDNode *SetCC = SetCCs[i];
2937         SmallVector<SDOperand, 4> Ops;
2938         for (unsigned j = 0; j != 2; ++j) {
2939           SDOperand SOp = SetCC->getOperand(j);
2940           if (SOp == Trunc)
2941             Ops.push_back(ExtLoad);
2942           else
2943             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND, VT, SOp));
2944           }
2945         Ops.push_back(SetCC->getOperand(2));
2946         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2947                                      &Ops[0], Ops.size()));
2948       }
2949       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2950     }
2951   }
2952
2953   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
2954   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
2955   if ((ISD::isZEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2956       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2957     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2958     MVT::ValueType EVT = LN0->getMemoryVT();
2959     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2960                                        LN0->getBasePtr(), LN0->getSrcValue(),
2961                                        LN0->getSrcValueOffset(), EVT,
2962                                        LN0->isVolatile(),
2963                                        LN0->getAlignment());
2964     CombineTo(N, ExtLoad);
2965     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2966               ExtLoad.getValue(1));
2967     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2968   }
2969
2970   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2971   if (N0.getOpcode() == ISD::SETCC) {
2972     SDOperand SCC =
2973       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2974                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2975                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2976     if (SCC.Val) return SCC;
2977   }
2978
2979   return SDOperand();
2980 }
2981
2982 SDOperand DAGCombiner::visitANY_EXTEND(SDNode *N) {
2983   SDOperand N0 = N->getOperand(0);
2984   MVT::ValueType VT = N->getValueType(0);
2985
2986   // fold (aext c1) -> c1
2987   if (isa<ConstantSDNode>(N0))
2988     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
2989   // fold (aext (aext x)) -> (aext x)
2990   // fold (aext (zext x)) -> (zext x)
2991   // fold (aext (sext x)) -> (sext x)
2992   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
2993       N0.getOpcode() == ISD::ZERO_EXTEND ||
2994       N0.getOpcode() == ISD::SIGN_EXTEND)
2995     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2996
2997   // fold (aext (truncate (load x))) -> (aext (smaller load x))
2998   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
2999   if (N0.getOpcode() == ISD::TRUNCATE) {
3000     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
3001     if (NarrowLoad.Val) {
3002       if (NarrowLoad.Val != N0.Val)
3003         CombineTo(N0.Val, NarrowLoad);
3004       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
3005     }
3006   }
3007
3008   // fold (aext (truncate x))
3009   if (N0.getOpcode() == ISD::TRUNCATE) {
3010     SDOperand TruncOp = N0.getOperand(0);
3011     if (TruncOp.getValueType() == VT)
3012       return TruncOp; // x iff x size == zext size.
3013     if (TruncOp.getValueType() > VT)
3014       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
3015     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
3016   }
3017
3018   // fold (aext (and (trunc x), cst)) -> (and x, cst).
3019   if (N0.getOpcode() == ISD::AND &&
3020       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3021       N0.getOperand(1).getOpcode() == ISD::Constant) {
3022     SDOperand X = N0.getOperand(0).getOperand(0);
3023     if (X.getValueType() < VT) {
3024       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
3025     } else if (X.getValueType() > VT) {
3026       X = DAG.getNode(ISD::TRUNCATE, VT, X);
3027     }
3028     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3029     Mask.zext(MVT::getSizeInBits(VT));
3030     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
3031   }
3032
3033   // fold (aext (load x)) -> (aext (truncate (extload x)))
3034   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3035       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
3036     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3037     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3038                                        LN0->getBasePtr(), LN0->getSrcValue(),
3039                                        LN0->getSrcValueOffset(),
3040                                        N0.getValueType(),
3041                                        LN0->isVolatile(),
3042                                        LN0->getAlignment());
3043     CombineTo(N, ExtLoad);
3044     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3045               ExtLoad.getValue(1));
3046     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3047   }
3048
3049   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
3050   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
3051   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
3052   if (N0.getOpcode() == ISD::LOAD &&
3053       !ISD::isNON_EXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
3054       N0.hasOneUse()) {
3055     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3056     MVT::ValueType EVT = LN0->getMemoryVT();
3057     SDOperand ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
3058                                        LN0->getChain(), LN0->getBasePtr(),
3059                                        LN0->getSrcValue(),
3060                                        LN0->getSrcValueOffset(), EVT,
3061                                        LN0->isVolatile(),
3062                                        LN0->getAlignment());
3063     CombineTo(N, ExtLoad);
3064     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3065               ExtLoad.getValue(1));
3066     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3067   }
3068
3069   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3070   if (N0.getOpcode() == ISD::SETCC) {
3071     SDOperand SCC =
3072       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
3073                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3074                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3075     if (SCC.Val)
3076       return SCC;
3077   }
3078
3079   return SDOperand();
3080 }
3081
3082 /// GetDemandedBits - See if the specified operand can be simplified with the
3083 /// knowledge that only the bits specified by Mask are used.  If so, return the
3084 /// simpler operand, otherwise return a null SDOperand.
3085 SDOperand DAGCombiner::GetDemandedBits(SDOperand V, const APInt &Mask) {
3086   switch (V.getOpcode()) {
3087   default: break;
3088   case ISD::OR:
3089   case ISD::XOR:
3090     // If the LHS or RHS don't contribute bits to the or, drop them.
3091     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
3092       return V.getOperand(1);
3093     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
3094       return V.getOperand(0);
3095     break;
3096   case ISD::SRL:
3097     // Only look at single-use SRLs.
3098     if (!V.Val->hasOneUse())
3099       break;
3100     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
3101       // See if we can recursively simplify the LHS.
3102       unsigned Amt = RHSC->getValue();
3103       APInt NewMask = Mask << Amt;
3104       SDOperand SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
3105       if (SimplifyLHS.Val) {
3106         return DAG.getNode(ISD::SRL, V.getValueType(),
3107                            SimplifyLHS, V.getOperand(1));
3108       }
3109     }
3110   }
3111   return SDOperand();
3112 }
3113
3114 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
3115 /// bits and then truncated to a narrower type and where N is a multiple
3116 /// of number of bits of the narrower type, transform it to a narrower load
3117 /// from address + N / num of bits of new type. If the result is to be
3118 /// extended, also fold the extension to form a extending load.
3119 SDOperand DAGCombiner::ReduceLoadWidth(SDNode *N) {
3120   unsigned Opc = N->getOpcode();
3121   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
3122   SDOperand N0 = N->getOperand(0);
3123   MVT::ValueType VT = N->getValueType(0);
3124   MVT::ValueType EVT = N->getValueType(0);
3125
3126   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
3127   // extended to VT.
3128   if (Opc == ISD::SIGN_EXTEND_INREG) {
3129     ExtType = ISD::SEXTLOAD;
3130     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3131     if (AfterLegalize && !TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))
3132       return SDOperand();
3133   }
3134
3135   unsigned EVTBits = MVT::getSizeInBits(EVT);
3136   unsigned ShAmt = 0;
3137   bool CombineSRL =  false;
3138   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
3139     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3140       ShAmt = N01->getValue();
3141       // Is the shift amount a multiple of size of VT?
3142       if ((ShAmt & (EVTBits-1)) == 0) {
3143         N0 = N0.getOperand(0);
3144         if (MVT::getSizeInBits(N0.getValueType()) <= EVTBits)
3145           return SDOperand();
3146         CombineSRL = true;
3147       }
3148     }
3149   }
3150
3151   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3152       // Do not allow folding to i1 here.  i1 is implicitly stored in memory in
3153       // zero extended form: by shrinking the load, we lose track of the fact
3154       // that it is already zero extended.
3155       // FIXME: This should be reevaluated.
3156       VT != MVT::i1) {
3157     assert(MVT::getSizeInBits(N0.getValueType()) > EVTBits &&
3158            "Cannot truncate to larger type!");
3159     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3160     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
3161     // For big endian targets, we need to adjust the offset to the pointer to
3162     // load the correct bytes.
3163     if (TLI.isBigEndian()) {
3164       unsigned LVTStoreBits = MVT::getStoreSizeInBits(N0.getValueType());
3165       unsigned EVTStoreBits = MVT::getStoreSizeInBits(EVT);
3166       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3167     }
3168     uint64_t PtrOff =  ShAmt / 8;
3169     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3170     SDOperand NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
3171                                    DAG.getConstant(PtrOff, PtrType));
3172     AddToWorkList(NewPtr.Val);
3173     SDOperand Load = (ExtType == ISD::NON_EXTLOAD)
3174       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
3175                     LN0->getSrcValue(), LN0->getSrcValueOffset(),
3176                     LN0->isVolatile(), NewAlign)
3177       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
3178                        LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
3179                        LN0->isVolatile(), NewAlign);
3180     AddToWorkList(N);
3181     if (CombineSRL) {
3182       WorkListRemover DeadNodes(*this);
3183       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1),
3184                                     &DeadNodes);
3185       CombineTo(N->getOperand(0).Val, Load);
3186     } else
3187       CombineTo(N0.Val, Load, Load.getValue(1));
3188     if (ShAmt) {
3189       if (Opc == ISD::SIGN_EXTEND_INREG)
3190         return DAG.getNode(Opc, VT, Load, N->getOperand(1));
3191       else
3192         return DAG.getNode(Opc, VT, Load);
3193     }
3194     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3195   }
3196
3197   return SDOperand();
3198 }
3199
3200
3201 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3202   SDOperand N0 = N->getOperand(0);
3203   SDOperand N1 = N->getOperand(1);
3204   MVT::ValueType VT = N->getValueType(0);
3205   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
3206   unsigned VTBits = MVT::getSizeInBits(VT);
3207   unsigned EVTBits = MVT::getSizeInBits(EVT);
3208
3209   // fold (sext_in_reg c1) -> c1
3210   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3211     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
3212
3213   // If the input is already sign extended, just drop the extension.
3214   if (DAG.ComputeNumSignBits(N0) >= MVT::getSizeInBits(VT)-EVTBits+1)
3215     return N0;
3216
3217   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3218   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3219       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
3220     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
3221   }
3222
3223   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3224   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
3225     return DAG.getZeroExtendInReg(N0, EVT);
3226
3227   // fold operands of sext_in_reg based on knowledge that the top bits are not
3228   // demanded.
3229   if (SimplifyDemandedBits(SDOperand(N, 0)))
3230     return SDOperand(N, 0);
3231
3232   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3233   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3234   SDOperand NarrowLoad = ReduceLoadWidth(N);
3235   if (NarrowLoad.Val)
3236     return NarrowLoad;
3237
3238   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
3239   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
3240   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3241   if (N0.getOpcode() == ISD::SRL) {
3242     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3243       if (ShAmt->getValue()+EVTBits <= MVT::getSizeInBits(VT)) {
3244         // We can turn this into an SRA iff the input to the SRL is already sign
3245         // extended enough.
3246         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3247         if (MVT::getSizeInBits(VT)-(ShAmt->getValue()+EVTBits) < InSignBits)
3248           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
3249       }
3250   }
3251
3252   // fold (sext_inreg (extload x)) -> (sextload x)
3253   if (ISD::isEXTLoad(N0.Val) &&
3254       ISD::isUNINDEXEDLoad(N0.Val) &&
3255       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3256       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3257     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3258     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3259                                        LN0->getBasePtr(), LN0->getSrcValue(),
3260                                        LN0->getSrcValueOffset(), EVT,
3261                                        LN0->isVolatile(),
3262                                        LN0->getAlignment());
3263     CombineTo(N, ExtLoad);
3264     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3265     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3266   }
3267   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3268   if (ISD::isZEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
3269       N0.hasOneUse() &&
3270       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3271       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3272     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3273     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3274                                        LN0->getBasePtr(), LN0->getSrcValue(),
3275                                        LN0->getSrcValueOffset(), EVT,
3276                                        LN0->isVolatile(),
3277                                        LN0->getAlignment());
3278     CombineTo(N, ExtLoad);
3279     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3280     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3281   }
3282   return SDOperand();
3283 }
3284
3285 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
3286   SDOperand N0 = N->getOperand(0);
3287   MVT::ValueType VT = N->getValueType(0);
3288
3289   // noop truncate
3290   if (N0.getValueType() == N->getValueType(0))
3291     return N0;
3292   // fold (truncate c1) -> c1
3293   if (isa<ConstantSDNode>(N0))
3294     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3295   // fold (truncate (truncate x)) -> (truncate x)
3296   if (N0.getOpcode() == ISD::TRUNCATE)
3297     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3298   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3299   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3300       N0.getOpcode() == ISD::ANY_EXTEND) {
3301     if (N0.getOperand(0).getValueType() < VT)
3302       // if the source is smaller than the dest, we still need an extend
3303       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3304     else if (N0.getOperand(0).getValueType() > VT)
3305       // if the source is larger than the dest, than we just need the truncate
3306       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3307     else
3308       // if the source and dest are the same type, we can drop both the extend
3309       // and the truncate
3310       return N0.getOperand(0);
3311   }
3312
3313   // See if we can simplify the input to this truncate through knowledge that
3314   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3315   // -> trunc y
3316   SDOperand Shorter =
3317     GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
3318                                              MVT::getSizeInBits(VT)));
3319   if (Shorter.Val)
3320     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3321
3322   // fold (truncate (load x)) -> (smaller load x)
3323   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3324   return ReduceLoadWidth(N);
3325 }
3326
3327 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3328   SDOperand N0 = N->getOperand(0);
3329   MVT::ValueType VT = N->getValueType(0);
3330
3331   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3332   // Only do this before legalize, since afterward the target may be depending
3333   // on the bitconvert.
3334   // First check to see if this is all constant.
3335   if (!AfterLegalize &&
3336       N0.getOpcode() == ISD::BUILD_VECTOR && N0.Val->hasOneUse() &&
3337       MVT::isVector(VT)) {
3338     bool isSimple = true;
3339     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3340       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3341           N0.getOperand(i).getOpcode() != ISD::Constant &&
3342           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3343         isSimple = false;
3344         break;
3345       }
3346
3347     MVT::ValueType DestEltVT = MVT::getVectorElementType(N->getValueType(0));
3348     assert(!MVT::isVector(DestEltVT) &&
3349            "Element type of vector ValueType must not be vector!");
3350     if (isSimple) {
3351       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.Val, DestEltVT);
3352     }
3353   }
3354
3355   // If the input is a constant, let getNode() fold it.
3356   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3357     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3358     if (Res.Val != N) return Res;
3359   }
3360
3361   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3362     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3363
3364   // fold (conv (load x)) -> (load (conv*)x)
3365   // If the resultant load doesn't need a higher alignment than the original!
3366   if (ISD::isNormalLoad(N0.Val) && N0.hasOneUse() &&
3367       TLI.isOperationLegal(ISD::LOAD, VT)) {
3368     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3369     unsigned Align = TLI.getTargetMachine().getTargetData()->
3370       getABITypeAlignment(MVT::getTypeForValueType(VT));
3371     unsigned OrigAlign = LN0->getAlignment();
3372     if (Align <= OrigAlign) {
3373       SDOperand Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3374                                    LN0->getSrcValue(), LN0->getSrcValueOffset(),
3375                                    LN0->isVolatile(), Align);
3376       AddToWorkList(N);
3377       CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3378                 Load.getValue(1));
3379       return Load;
3380     }
3381   }
3382
3383   // Fold bitconvert(fneg(x)) -> xor(bitconvert(x), signbit)
3384   // Fold bitconvert(fabs(x)) -> and(bitconvert(x), ~signbit)
3385   // This often reduces constant pool loads.
3386   if ((N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FABS) &&
3387       N0.Val->hasOneUse() && MVT::isInteger(VT) && !MVT::isVector(VT)) {
3388     SDOperand NewConv = DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3389     AddToWorkList(NewConv.Val);
3390
3391     APInt SignBit = APInt::getSignBit(MVT::getSizeInBits(VT));
3392     if (N0.getOpcode() == ISD::FNEG)
3393       return DAG.getNode(ISD::XOR, VT, NewConv, DAG.getConstant(SignBit, VT));
3394     assert(N0.getOpcode() == ISD::FABS);
3395     return DAG.getNode(ISD::AND, VT, NewConv, DAG.getConstant(~SignBit, VT));
3396   }
3397
3398   // Fold bitconvert(fcopysign(cst, x)) -> bitconvert(x)&sign | cst&~sign'
3399   // Note that we don't handle copysign(x,cst) because this can always be folded
3400   // to an fneg or fabs.
3401   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse() &&
3402       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
3403       MVT::isInteger(VT) && !MVT::isVector(VT)) {
3404     unsigned OrigXWidth = MVT::getSizeInBits(N0.getOperand(1).getValueType());
3405     SDOperand X = DAG.getNode(ISD::BIT_CONVERT, MVT::getIntegerType(OrigXWidth),
3406                               N0.getOperand(1));
3407     AddToWorkList(X.Val);
3408
3409     // If X has a different width than the result/lhs, sext it or truncate it.
3410     unsigned VTWidth = MVT::getSizeInBits(VT);
3411     if (OrigXWidth < VTWidth) {
3412       X = DAG.getNode(ISD::SIGN_EXTEND, VT, X);
3413       AddToWorkList(X.Val);
3414     } else if (OrigXWidth > VTWidth) {
3415       // To get the sign bit in the right place, we have to shift it right
3416       // before truncating.
3417       X = DAG.getNode(ISD::SRL, X.getValueType(), X,
3418                       DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
3419       AddToWorkList(X.Val);
3420       X = DAG.getNode(ISD::TRUNCATE, VT, X);
3421       AddToWorkList(X.Val);
3422     }
3423
3424     APInt SignBit = APInt::getSignBit(MVT::getSizeInBits(VT));
3425     X = DAG.getNode(ISD::AND, VT, X, DAG.getConstant(SignBit, VT));
3426     AddToWorkList(X.Val);
3427
3428     SDOperand Cst = DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3429     Cst = DAG.getNode(ISD::AND, VT, Cst, DAG.getConstant(~SignBit, VT));
3430     AddToWorkList(Cst.Val);
3431
3432     return DAG.getNode(ISD::OR, VT, X, Cst);
3433   }
3434
3435   return SDOperand();
3436 }
3437
3438 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3439 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3440 /// destination element value type.
3441 SDOperand DAGCombiner::
3442 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT::ValueType DstEltVT) {
3443   MVT::ValueType SrcEltVT = BV->getOperand(0).getValueType();
3444
3445   // If this is already the right type, we're done.
3446   if (SrcEltVT == DstEltVT) return SDOperand(BV, 0);
3447
3448   unsigned SrcBitSize = MVT::getSizeInBits(SrcEltVT);
3449   unsigned DstBitSize = MVT::getSizeInBits(DstEltVT);
3450
3451   // If this is a conversion of N elements of one type to N elements of another
3452   // type, convert each element.  This handles FP<->INT cases.
3453   if (SrcBitSize == DstBitSize) {
3454     SmallVector<SDOperand, 8> Ops;
3455     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3456       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3457       AddToWorkList(Ops.back().Val);
3458     }
3459     MVT::ValueType VT =
3460       MVT::getVectorType(DstEltVT,
3461                          MVT::getVectorNumElements(BV->getValueType(0)));
3462     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3463   }
3464
3465   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3466   // handle annoying details of growing/shrinking FP values, we convert them to
3467   // int first.
3468   if (MVT::isFloatingPoint(SrcEltVT)) {
3469     // Convert the input float vector to a int vector where the elements are the
3470     // same sizes.
3471     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3472     MVT::ValueType IntVT = SrcEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3473     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).Val;
3474     SrcEltVT = IntVT;
3475   }
3476
3477   // Now we know the input is an integer vector.  If the output is a FP type,
3478   // convert to integer first, then to FP of the right size.
3479   if (MVT::isFloatingPoint(DstEltVT)) {
3480     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3481     MVT::ValueType TmpVT = DstEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3482     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).Val;
3483
3484     // Next, convert to FP elements of the same size.
3485     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3486   }
3487
3488   // Okay, we know the src/dst types are both integers of differing types.
3489   // Handling growing first.
3490   assert(MVT::isInteger(SrcEltVT) && MVT::isInteger(DstEltVT));
3491   if (SrcBitSize < DstBitSize) {
3492     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3493
3494     SmallVector<SDOperand, 8> Ops;
3495     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3496          i += NumInputsPerOutput) {
3497       bool isLE = TLI.isLittleEndian();
3498       APInt NewBits = APInt(DstBitSize, 0);
3499       bool EltIsUndef = true;
3500       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3501         // Shift the previously computed bits over.
3502         NewBits <<= SrcBitSize;
3503         SDOperand Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3504         if (Op.getOpcode() == ISD::UNDEF) continue;
3505         EltIsUndef = false;
3506
3507         NewBits |=
3508           APInt(cast<ConstantSDNode>(Op)->getAPIntValue()).zext(DstBitSize);
3509       }
3510
3511       if (EltIsUndef)
3512         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3513       else
3514         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3515     }
3516
3517     MVT::ValueType VT = MVT::getVectorType(DstEltVT, Ops.size());
3518     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3519   }
3520
3521   // Finally, this must be the case where we are shrinking elements: each input
3522   // turns into multiple outputs.
3523   bool isS2V = ISD::isScalarToVector(BV);
3524   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3525   MVT::ValueType VT = MVT::getVectorType(DstEltVT,
3526                                      NumOutputsPerInput * BV->getNumOperands());
3527   SmallVector<SDOperand, 8> Ops;
3528   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3529     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3530       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3531         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3532       continue;
3533     }
3534     APInt OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getAPIntValue();
3535     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3536       APInt ThisVal = APInt(OpVal).trunc(DstBitSize);
3537       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3538       if (isS2V && i == 0 && j == 0 && APInt(ThisVal).zext(SrcBitSize) == OpVal)
3539         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
3540         return DAG.getNode(ISD::SCALAR_TO_VECTOR, VT, Ops[0]);
3541       OpVal = OpVal.lshr(DstBitSize);
3542     }
3543
3544     // For big endian targets, swap the order of the pieces of each element.
3545     if (TLI.isBigEndian())
3546       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3547   }
3548   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3549 }
3550
3551
3552
3553 SDOperand DAGCombiner::visitFADD(SDNode *N) {
3554   SDOperand N0 = N->getOperand(0);
3555   SDOperand N1 = N->getOperand(1);
3556   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3557   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3558   MVT::ValueType VT = N->getValueType(0);
3559
3560   // fold vector ops
3561   if (MVT::isVector(VT)) {
3562     SDOperand FoldedVOp = SimplifyVBinOp(N);
3563     if (FoldedVOp.Val) return FoldedVOp;
3564   }
3565
3566   // fold (fadd c1, c2) -> c1+c2
3567   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3568     return DAG.getNode(ISD::FADD, VT, N0, N1);
3569   // canonicalize constant to RHS
3570   if (N0CFP && !N1CFP)
3571     return DAG.getNode(ISD::FADD, VT, N1, N0);
3572   // fold (A + (-B)) -> A-B
3573   if (isNegatibleForFree(N1, AfterLegalize) == 2)
3574     return DAG.getNode(ISD::FSUB, VT, N0,
3575                        GetNegatedExpression(N1, DAG, AfterLegalize));
3576   // fold ((-A) + B) -> B-A
3577   if (isNegatibleForFree(N0, AfterLegalize) == 2)
3578     return DAG.getNode(ISD::FSUB, VT, N1,
3579                        GetNegatedExpression(N0, DAG, AfterLegalize));
3580
3581   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3582   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3583       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3584     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3585                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3586
3587   return SDOperand();
3588 }
3589
3590 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
3591   SDOperand N0 = N->getOperand(0);
3592   SDOperand N1 = N->getOperand(1);
3593   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3594   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3595   MVT::ValueType VT = N->getValueType(0);
3596
3597   // fold vector ops
3598   if (MVT::isVector(VT)) {
3599     SDOperand FoldedVOp = SimplifyVBinOp(N);
3600     if (FoldedVOp.Val) return FoldedVOp;
3601   }
3602
3603   // fold (fsub c1, c2) -> c1-c2
3604   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3605     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3606   // fold (0-B) -> -B
3607   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3608     if (isNegatibleForFree(N1, AfterLegalize))
3609       return GetNegatedExpression(N1, DAG, AfterLegalize);
3610     return DAG.getNode(ISD::FNEG, VT, N1);
3611   }
3612   // fold (A-(-B)) -> A+B
3613   if (isNegatibleForFree(N1, AfterLegalize))
3614     return DAG.getNode(ISD::FADD, VT, N0,
3615                        GetNegatedExpression(N1, DAG, AfterLegalize));
3616
3617   return SDOperand();
3618 }
3619
3620 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
3621   SDOperand N0 = N->getOperand(0);
3622   SDOperand N1 = N->getOperand(1);
3623   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3624   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3625   MVT::ValueType VT = N->getValueType(0);
3626
3627   // fold vector ops
3628   if (MVT::isVector(VT)) {
3629     SDOperand FoldedVOp = SimplifyVBinOp(N);
3630     if (FoldedVOp.Val) return FoldedVOp;
3631   }
3632
3633   // fold (fmul c1, c2) -> c1*c2
3634   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3635     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3636   // canonicalize constant to RHS
3637   if (N0CFP && !N1CFP)
3638     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3639   // fold (fmul X, 2.0) -> (fadd X, X)
3640   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3641     return DAG.getNode(ISD::FADD, VT, N0, N0);
3642   // fold (fmul X, -1.0) -> (fneg X)
3643   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3644     return DAG.getNode(ISD::FNEG, VT, N0);
3645
3646   // -X * -Y -> X*Y
3647   if (char LHSNeg = isNegatibleForFree(N0, AfterLegalize)) {
3648     if (char RHSNeg = isNegatibleForFree(N1, AfterLegalize)) {
3649       // Both can be negated for free, check to see if at least one is cheaper
3650       // negated.
3651       if (LHSNeg == 2 || RHSNeg == 2)
3652         return DAG.getNode(ISD::FMUL, VT,
3653                            GetNegatedExpression(N0, DAG, AfterLegalize),
3654                            GetNegatedExpression(N1, DAG, AfterLegalize));
3655     }
3656   }
3657
3658   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3659   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3660       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3661     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
3662                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
3663
3664   return SDOperand();
3665 }
3666
3667 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
3668   SDOperand N0 = N->getOperand(0);
3669   SDOperand N1 = N->getOperand(1);
3670   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3671   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3672   MVT::ValueType VT = N->getValueType(0);
3673
3674   // fold vector ops
3675   if (MVT::isVector(VT)) {
3676     SDOperand FoldedVOp = SimplifyVBinOp(N);
3677     if (FoldedVOp.Val) return FoldedVOp;
3678   }
3679
3680   // fold (fdiv c1, c2) -> c1/c2
3681   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3682     return DAG.getNode(ISD::FDIV, VT, N0, N1);
3683
3684
3685   // -X / -Y -> X*Y
3686   if (char LHSNeg = isNegatibleForFree(N0, AfterLegalize)) {
3687     if (char RHSNeg = isNegatibleForFree(N1, AfterLegalize)) {
3688       // Both can be negated for free, check to see if at least one is cheaper
3689       // negated.
3690       if (LHSNeg == 2 || RHSNeg == 2)
3691         return DAG.getNode(ISD::FDIV, VT,
3692                            GetNegatedExpression(N0, DAG, AfterLegalize),
3693                            GetNegatedExpression(N1, DAG, AfterLegalize));
3694     }
3695   }
3696
3697   return SDOperand();
3698 }
3699
3700 SDOperand DAGCombiner::visitFREM(SDNode *N) {
3701   SDOperand N0 = N->getOperand(0);
3702   SDOperand N1 = N->getOperand(1);
3703   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3704   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3705   MVT::ValueType VT = N->getValueType(0);
3706
3707   // fold (frem c1, c2) -> fmod(c1,c2)
3708   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3709     return DAG.getNode(ISD::FREM, VT, N0, N1);
3710
3711   return SDOperand();
3712 }
3713
3714 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
3715   SDOperand N0 = N->getOperand(0);
3716   SDOperand N1 = N->getOperand(1);
3717   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3718   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3719   MVT::ValueType VT = N->getValueType(0);
3720
3721   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
3722     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
3723
3724   if (N1CFP) {
3725     const APFloat& V = N1CFP->getValueAPF();
3726     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
3727     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
3728     if (!V.isNegative())
3729       return DAG.getNode(ISD::FABS, VT, N0);
3730     else
3731       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
3732   }
3733
3734   // copysign(fabs(x), y) -> copysign(x, y)
3735   // copysign(fneg(x), y) -> copysign(x, y)
3736   // copysign(copysign(x,z), y) -> copysign(x, y)
3737   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
3738       N0.getOpcode() == ISD::FCOPYSIGN)
3739     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
3740
3741   // copysign(x, abs(y)) -> abs(x)
3742   if (N1.getOpcode() == ISD::FABS)
3743     return DAG.getNode(ISD::FABS, VT, N0);
3744
3745   // copysign(x, copysign(y,z)) -> copysign(x, z)
3746   if (N1.getOpcode() == ISD::FCOPYSIGN)
3747     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
3748
3749   // copysign(x, fp_extend(y)) -> copysign(x, y)
3750   // copysign(x, fp_round(y)) -> copysign(x, y)
3751   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
3752     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
3753
3754   return SDOperand();
3755 }
3756
3757
3758
3759 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
3760   SDOperand N0 = N->getOperand(0);
3761   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3762   MVT::ValueType VT = N->getValueType(0);
3763
3764   // fold (sint_to_fp c1) -> c1fp
3765   if (N0C && N0.getValueType() != MVT::ppcf128)
3766     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
3767   return SDOperand();
3768 }
3769
3770 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
3771   SDOperand N0 = N->getOperand(0);
3772   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3773   MVT::ValueType VT = N->getValueType(0);
3774
3775   // fold (uint_to_fp c1) -> c1fp
3776   if (N0C && N0.getValueType() != MVT::ppcf128)
3777     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
3778   return SDOperand();
3779 }
3780
3781 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
3782   SDOperand N0 = N->getOperand(0);
3783   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3784   MVT::ValueType VT = N->getValueType(0);
3785
3786   // fold (fp_to_sint c1fp) -> c1
3787   if (N0CFP)
3788     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
3789   return SDOperand();
3790 }
3791
3792 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
3793   SDOperand N0 = N->getOperand(0);
3794   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3795   MVT::ValueType VT = N->getValueType(0);
3796
3797   // fold (fp_to_uint c1fp) -> c1
3798   if (N0CFP && VT != MVT::ppcf128)
3799     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
3800   return SDOperand();
3801 }
3802
3803 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
3804   SDOperand N0 = N->getOperand(0);
3805   SDOperand N1 = N->getOperand(1);
3806   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3807   MVT::ValueType VT = N->getValueType(0);
3808
3809   // fold (fp_round c1fp) -> c1fp
3810   if (N0CFP && N0.getValueType() != MVT::ppcf128)
3811     return DAG.getNode(ISD::FP_ROUND, VT, N0, N1);
3812
3813   // fold (fp_round (fp_extend x)) -> x
3814   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
3815     return N0.getOperand(0);
3816
3817   // fold (fp_round (fp_round x)) -> (fp_round x)
3818   if (N0.getOpcode() == ISD::FP_ROUND) {
3819     // This is a value preserving truncation if both round's are.
3820     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
3821                    N0.Val->getConstantOperandVal(1) == 1;
3822     return DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0),
3823                        DAG.getIntPtrConstant(IsTrunc));
3824   }
3825
3826   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
3827   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse()) {
3828     SDOperand Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0), N1);
3829     AddToWorkList(Tmp.Val);
3830     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
3831   }
3832
3833   return SDOperand();
3834 }
3835
3836 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
3837   SDOperand N0 = N->getOperand(0);
3838   MVT::ValueType VT = N->getValueType(0);
3839   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3840   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3841
3842   // fold (fp_round_inreg c1fp) -> c1fp
3843   if (N0CFP) {
3844     SDOperand Round = DAG.getConstantFP(N0CFP->getValueAPF(), EVT);
3845     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
3846   }
3847   return SDOperand();
3848 }
3849
3850 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
3851   SDOperand N0 = N->getOperand(0);
3852   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3853   MVT::ValueType VT = N->getValueType(0);
3854
3855   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
3856   if (N->hasOneUse() && (*N->use_begin())->getOpcode() == ISD::FP_ROUND)
3857     return SDOperand();
3858
3859   // fold (fp_extend c1fp) -> c1fp
3860   if (N0CFP && VT != MVT::ppcf128)
3861     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
3862
3863   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
3864   // value of X.
3865   if (N0.getOpcode() == ISD::FP_ROUND && N0.Val->getConstantOperandVal(1) == 1){
3866     SDOperand In = N0.getOperand(0);
3867     if (In.getValueType() == VT) return In;
3868     if (VT < In.getValueType())
3869       return DAG.getNode(ISD::FP_ROUND, VT, In, N0.getOperand(1));
3870     return DAG.getNode(ISD::FP_EXTEND, VT, In);
3871   }
3872
3873   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
3874   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3875       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
3876     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3877     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3878                                        LN0->getBasePtr(), LN0->getSrcValue(),
3879                                        LN0->getSrcValueOffset(),
3880                                        N0.getValueType(),
3881                                        LN0->isVolatile(),
3882                                        LN0->getAlignment());
3883     CombineTo(N, ExtLoad);
3884     CombineTo(N0.Val, DAG.getNode(ISD::FP_ROUND, N0.getValueType(), ExtLoad,
3885                                   DAG.getIntPtrConstant(1)),
3886               ExtLoad.getValue(1));
3887     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3888   }
3889
3890
3891   return SDOperand();
3892 }
3893
3894 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
3895   SDOperand N0 = N->getOperand(0);
3896
3897   if (isNegatibleForFree(N0, AfterLegalize))
3898     return GetNegatedExpression(N0, DAG, AfterLegalize);
3899
3900   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
3901   // constant pool values.
3902   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.Val->hasOneUse() &&
3903       MVT::isInteger(N0.getOperand(0).getValueType()) &&
3904       !MVT::isVector(N0.getOperand(0).getValueType())) {
3905     SDOperand Int = N0.getOperand(0);
3906     MVT::ValueType IntVT = Int.getValueType();
3907     if (MVT::isInteger(IntVT) && !MVT::isVector(IntVT)) {
3908       Int = DAG.getNode(ISD::XOR, IntVT, Int,
3909                         DAG.getConstant(MVT::getIntVTSignBit(IntVT), IntVT));
3910       AddToWorkList(Int.Val);
3911       return DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Int);
3912     }
3913   }
3914
3915   return SDOperand();
3916 }
3917
3918 SDOperand DAGCombiner::visitFABS(SDNode *N) {
3919   SDOperand N0 = N->getOperand(0);
3920   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3921   MVT::ValueType VT = N->getValueType(0);
3922
3923   // fold (fabs c1) -> fabs(c1)
3924   if (N0CFP && VT != MVT::ppcf128)
3925     return DAG.getNode(ISD::FABS, VT, N0);
3926   // fold (fabs (fabs x)) -> (fabs x)
3927   if (N0.getOpcode() == ISD::FABS)
3928     return N->getOperand(0);
3929   // fold (fabs (fneg x)) -> (fabs x)
3930   // fold (fabs (fcopysign x, y)) -> (fabs x)
3931   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
3932     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
3933
3934   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
3935   // constant pool values.
3936   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.Val->hasOneUse() &&
3937       MVT::isInteger(N0.getOperand(0).getValueType()) &&
3938       !MVT::isVector(N0.getOperand(0).getValueType())) {
3939     SDOperand Int = N0.getOperand(0);
3940     MVT::ValueType IntVT = Int.getValueType();
3941     if (MVT::isInteger(IntVT) && !MVT::isVector(IntVT)) {
3942       Int = DAG.getNode(ISD::AND, IntVT, Int,
3943                         DAG.getConstant(~MVT::getIntVTSignBit(IntVT), IntVT));
3944       AddToWorkList(Int.Val);
3945       return DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Int);
3946     }
3947   }
3948
3949   return SDOperand();
3950 }
3951
3952 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
3953   SDOperand Chain = N->getOperand(0);
3954   SDOperand N1 = N->getOperand(1);
3955   SDOperand N2 = N->getOperand(2);
3956   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3957
3958   // never taken branch, fold to chain
3959   if (N1C && N1C->isNullValue())
3960     return Chain;
3961   // unconditional branch
3962   if (N1C && N1C->getAPIntValue() == 1)
3963     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
3964   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
3965   // on the target.
3966   if (N1.getOpcode() == ISD::SETCC &&
3967       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
3968     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
3969                        N1.getOperand(0), N1.getOperand(1), N2);
3970   }
3971   return SDOperand();
3972 }
3973
3974 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
3975 //
3976 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
3977   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
3978   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
3979
3980   // Use SimplifySetCC  to simplify SETCC's.
3981   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
3982   if (Simp.Val) AddToWorkList(Simp.Val);
3983
3984   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
3985
3986   // fold br_cc true, dest -> br dest (unconditional branch)
3987   if (SCCC && !SCCC->isNullValue())
3988     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
3989                        N->getOperand(4));
3990   // fold br_cc false, dest -> unconditional fall through
3991   if (SCCC && SCCC->isNullValue())
3992     return N->getOperand(0);
3993
3994   // fold to a simpler setcc
3995   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
3996     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
3997                        Simp.getOperand(2), Simp.getOperand(0),
3998                        Simp.getOperand(1), N->getOperand(4));
3999   return SDOperand();
4000 }
4001
4002
4003 /// CombineToPreIndexedLoadStore - Try turning a load / store and a
4004 /// pre-indexed load / store when the base pointer is a add or subtract
4005 /// and it has other uses besides the load / store. After the
4006 /// transformation, the new indexed load / store has effectively folded
4007 /// the add / subtract in and all of its other uses are redirected to the
4008 /// new load / store.
4009 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
4010   if (!AfterLegalize)
4011     return false;
4012
4013   bool isLoad = true;
4014   SDOperand Ptr;
4015   MVT::ValueType VT;
4016   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4017     if (LD->isIndexed())
4018       return false;
4019     VT = LD->getMemoryVT();
4020     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
4021         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
4022       return false;
4023     Ptr = LD->getBasePtr();
4024   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4025     if (ST->isIndexed())
4026       return false;
4027     VT = ST->getMemoryVT();
4028     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
4029         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
4030       return false;
4031     Ptr = ST->getBasePtr();
4032     isLoad = false;
4033   } else
4034     return false;
4035
4036   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
4037   // out.  There is no reason to make this a preinc/predec.
4038   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
4039       Ptr.Val->hasOneUse())
4040     return false;
4041
4042   // Ask the target to do addressing mode selection.
4043   SDOperand BasePtr;
4044   SDOperand Offset;
4045   ISD::MemIndexedMode AM = ISD::UNINDEXED;
4046   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
4047     return false;
4048   // Don't create a indexed load / store with zero offset.
4049   if (isa<ConstantSDNode>(Offset) &&
4050       cast<ConstantSDNode>(Offset)->isNullValue())
4051     return false;
4052
4053   // Try turning it into a pre-indexed load / store except when:
4054   // 1) The new base ptr is a frame index.
4055   // 2) If N is a store and the new base ptr is either the same as or is a
4056   //    predecessor of the value being stored.
4057   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
4058   //    that would create a cycle.
4059   // 4) All uses are load / store ops that use it as old base ptr.
4060
4061   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
4062   // (plus the implicit offset) to a register to preinc anyway.
4063   if (isa<FrameIndexSDNode>(BasePtr))
4064     return false;
4065
4066   // Check #2.
4067   if (!isLoad) {
4068     SDOperand Val = cast<StoreSDNode>(N)->getValue();
4069     if (Val == BasePtr || BasePtr.Val->isPredecessorOf(Val.Val))
4070       return false;
4071   }
4072
4073   // Now check for #3 and #4.
4074   bool RealUse = false;
4075   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
4076          E = Ptr.Val->use_end(); I != E; ++I) {
4077     SDNode *Use = *I;
4078     if (Use == N)
4079       continue;
4080     if (Use->isPredecessorOf(N))
4081       return false;
4082
4083     if (!((Use->getOpcode() == ISD::LOAD &&
4084            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
4085           (Use->getOpcode() == ISD::STORE &&
4086            cast<StoreSDNode>(Use)->getBasePtr() == Ptr)))
4087       RealUse = true;
4088   }
4089   if (!RealUse)
4090     return false;
4091
4092   SDOperand Result;
4093   if (isLoad)
4094     Result = DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM);
4095   else
4096     Result = DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
4097   ++PreIndexedNodes;
4098   ++NodesCombined;
4099   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
4100   DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
4101   DOUT << '\n';
4102   WorkListRemover DeadNodes(*this);
4103   if (isLoad) {
4104     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
4105                                   &DeadNodes);
4106     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
4107                                   &DeadNodes);
4108   } else {
4109     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
4110                                   &DeadNodes);
4111   }
4112
4113   // Finally, since the node is now dead, remove it from the graph.
4114   DAG.DeleteNode(N);
4115
4116   // Replace the uses of Ptr with uses of the updated base value.
4117   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
4118                                 &DeadNodes);
4119   removeFromWorkList(Ptr.Val);
4120   DAG.DeleteNode(Ptr.Val);
4121
4122   return true;
4123 }
4124
4125 /// CombineToPostIndexedLoadStore - Try combine a load / store with a
4126 /// add / sub of the base pointer node into a post-indexed load / store.
4127 /// The transformation folded the add / subtract into the new indexed
4128 /// load / store effectively and all of its uses are redirected to the
4129 /// new load / store.
4130 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
4131   if (!AfterLegalize)
4132     return false;
4133
4134   bool isLoad = true;
4135   SDOperand Ptr;
4136   MVT::ValueType VT;
4137   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4138     if (LD->isIndexed())
4139       return false;
4140     VT = LD->getMemoryVT();
4141     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
4142         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
4143       return false;
4144     Ptr = LD->getBasePtr();
4145   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4146     if (ST->isIndexed())
4147       return false;
4148     VT = ST->getMemoryVT();
4149     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
4150         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
4151       return false;
4152     Ptr = ST->getBasePtr();
4153     isLoad = false;
4154   } else
4155     return false;
4156
4157   if (Ptr.Val->hasOneUse())
4158     return false;
4159
4160   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
4161          E = Ptr.Val->use_end(); I != E; ++I) {
4162     SDNode *Op = *I;
4163     if (Op == N ||
4164         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
4165       continue;
4166
4167     SDOperand BasePtr;
4168     SDOperand Offset;
4169     ISD::MemIndexedMode AM = ISD::UNINDEXED;
4170     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
4171       if (Ptr == Offset)
4172         std::swap(BasePtr, Offset);
4173       if (Ptr != BasePtr)
4174         continue;
4175       // Don't create a indexed load / store with zero offset.
4176       if (isa<ConstantSDNode>(Offset) &&
4177           cast<ConstantSDNode>(Offset)->isNullValue())
4178         continue;
4179
4180       // Try turning it into a post-indexed load / store except when
4181       // 1) All uses are load / store ops that use it as base ptr.
4182       // 2) Op must be independent of N, i.e. Op is neither a predecessor
4183       //    nor a successor of N. Otherwise, if Op is folded that would
4184       //    create a cycle.
4185
4186       // Check for #1.
4187       bool TryNext = false;
4188       for (SDNode::use_iterator II = BasePtr.Val->use_begin(),
4189              EE = BasePtr.Val->use_end(); II != EE; ++II) {
4190         SDNode *Use = *II;
4191         if (Use == Ptr.Val)
4192           continue;
4193
4194         // If all the uses are load / store addresses, then don't do the
4195         // transformation.
4196         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
4197           bool RealUse = false;
4198           for (SDNode::use_iterator III = Use->use_begin(),
4199                  EEE = Use->use_end(); III != EEE; ++III) {
4200             SDNode *UseUse = *III;
4201             if (!((UseUse->getOpcode() == ISD::LOAD &&
4202                    cast<LoadSDNode>(UseUse)->getBasePtr().Val == Use) ||
4203                   (UseUse->getOpcode() == ISD::STORE &&
4204                    cast<StoreSDNode>(UseUse)->getBasePtr().Val == Use)))
4205               RealUse = true;
4206           }
4207
4208           if (!RealUse) {
4209             TryNext = true;
4210             break;
4211           }
4212         }
4213       }
4214       if (TryNext)
4215         continue;
4216
4217       // Check for #2
4218       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
4219         SDOperand Result = isLoad
4220           ? DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM)
4221           : DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
4222         ++PostIndexedNodes;
4223         ++NodesCombined;
4224         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
4225         DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
4226         DOUT << '\n';
4227         WorkListRemover DeadNodes(*this);
4228         if (isLoad) {
4229           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
4230                                         &DeadNodes);
4231           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
4232                                         &DeadNodes);
4233         } else {
4234           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
4235                                         &DeadNodes);
4236         }
4237
4238         // Finally, since the node is now dead, remove it from the graph.
4239         DAG.DeleteNode(N);
4240
4241         // Replace the uses of Use with uses of the updated base value.
4242         DAG.ReplaceAllUsesOfValueWith(SDOperand(Op, 0),
4243                                       Result.getValue(isLoad ? 1 : 0),
4244                                       &DeadNodes);
4245         removeFromWorkList(Op);
4246         DAG.DeleteNode(Op);
4247         return true;
4248       }
4249     }
4250   }
4251   return false;
4252 }
4253
4254 /// InferAlignment - If we can infer some alignment information from this
4255 /// pointer, return it.
4256 static unsigned InferAlignment(SDOperand Ptr, SelectionDAG &DAG) {
4257   // If this is a direct reference to a stack slot, use information about the
4258   // stack slot's alignment.
4259   int FrameIdx = 1 << 31;
4260   int64_t FrameOffset = 0;
4261   if (FrameIndexSDNode *FI = dyn_cast<FrameIndexSDNode>(Ptr)) {
4262     FrameIdx = FI->getIndex();
4263   } else if (Ptr.getOpcode() == ISD::ADD &&
4264              isa<ConstantSDNode>(Ptr.getOperand(1)) &&
4265              isa<FrameIndexSDNode>(Ptr.getOperand(0))) {
4266     FrameIdx = cast<FrameIndexSDNode>(Ptr.getOperand(0))->getIndex();
4267     FrameOffset = Ptr.getConstantOperandVal(1);
4268   }
4269
4270   if (FrameIdx != (1 << 31)) {
4271     // FIXME: Handle FI+CST.
4272     const MachineFrameInfo &MFI = *DAG.getMachineFunction().getFrameInfo();
4273     if (MFI.isFixedObjectIndex(FrameIdx)) {
4274       int64_t ObjectOffset = MFI.getObjectOffset(FrameIdx);
4275
4276       // The alignment of the frame index can be determined from its offset from
4277       // the incoming frame position.  If the frame object is at offset 32 and
4278       // the stack is guaranteed to be 16-byte aligned, then we know that the
4279       // object is 16-byte aligned.
4280       unsigned StackAlign = DAG.getTarget().getFrameInfo()->getStackAlignment();
4281       unsigned Align = MinAlign(ObjectOffset, StackAlign);
4282
4283       // Finally, the frame object itself may have a known alignment.  Factor
4284       // the alignment + offset into a new alignment.  For example, if we know
4285       // the  FI is 8 byte aligned, but the pointer is 4 off, we really have a
4286       // 4-byte alignment of the resultant pointer.  Likewise align 4 + 4-byte
4287       // offset = 4-byte alignment, align 4 + 1-byte offset = align 1, etc.
4288       unsigned FIInfoAlign = MinAlign(MFI.getObjectAlignment(FrameIdx),
4289                                       FrameOffset);
4290       return std::max(Align, FIInfoAlign);
4291     }
4292   }
4293
4294   return 0;
4295 }
4296
4297 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
4298   LoadSDNode *LD  = cast<LoadSDNode>(N);
4299   SDOperand Chain = LD->getChain();
4300   SDOperand Ptr   = LD->getBasePtr();
4301
4302   // Try to infer better alignment information than the load already has.
4303   if (LD->isUnindexed()) {
4304     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4305       if (Align > LD->getAlignment())
4306         return DAG.getExtLoad(LD->getExtensionType(), LD->getValueType(0),
4307                               Chain, Ptr, LD->getSrcValue(),
4308                               LD->getSrcValueOffset(), LD->getMemoryVT(),
4309                               LD->isVolatile(), Align);
4310     }
4311   }
4312
4313
4314   // If load is not volatile and there are no uses of the loaded value (and
4315   // the updated indexed value in case of indexed loads), change uses of the
4316   // chain value into uses of the chain input (i.e. delete the dead load).
4317   if (!LD->isVolatile()) {
4318     if (N->getValueType(1) == MVT::Other) {
4319       // Unindexed loads.
4320       if (N->hasNUsesOfValue(0, 0)) {
4321         // It's not safe to use the two value CombineTo variant here. e.g.
4322         // v1, chain2 = load chain1, loc
4323         // v2, chain3 = load chain2, loc
4324         // v3         = add v2, c
4325         // Now we replace use of chain2 with chain1.  This makes the second load
4326         // isomorphic to the one we are deleting, and thus makes this load live.
4327         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4328         DOUT << "\nWith chain: "; DEBUG(Chain.Val->dump(&DAG));
4329         DOUT << "\n";
4330         WorkListRemover DeadNodes(*this);
4331         DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Chain, &DeadNodes);
4332         if (N->use_empty()) {
4333           removeFromWorkList(N);
4334           DAG.DeleteNode(N);
4335         }
4336         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
4337       }
4338     } else {
4339       // Indexed loads.
4340       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
4341       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
4342         SDOperand Undef = DAG.getNode(ISD::UNDEF, N->getValueType(0));
4343         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4344         DOUT << "\nWith: "; DEBUG(Undef.Val->dump(&DAG));
4345         DOUT << " and 2 other values\n";
4346         WorkListRemover DeadNodes(*this);
4347         DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Undef, &DeadNodes);
4348         DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1),
4349                                     DAG.getNode(ISD::UNDEF, N->getValueType(1)),
4350                                       &DeadNodes);
4351         DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 2), Chain, &DeadNodes);
4352         removeFromWorkList(N);
4353         DAG.DeleteNode(N);
4354         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
4355       }
4356     }
4357   }
4358
4359   // If this load is directly stored, replace the load value with the stored
4360   // value.
4361   // TODO: Handle store large -> read small portion.
4362   // TODO: Handle TRUNCSTORE/LOADEXT
4363   if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4364     if (ISD::isNON_TRUNCStore(Chain.Val)) {
4365       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4366       if (PrevST->getBasePtr() == Ptr &&
4367           PrevST->getValue().getValueType() == N->getValueType(0))
4368       return CombineTo(N, Chain.getOperand(1), Chain);
4369     }
4370   }
4371
4372   if (CombinerAA) {
4373     // Walk up chain skipping non-aliasing memory nodes.
4374     SDOperand BetterChain = FindBetterChain(N, Chain);
4375
4376     // If there is a better chain.
4377     if (Chain != BetterChain) {
4378       SDOperand ReplLoad;
4379
4380       // Replace the chain to void dependency.
4381       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4382         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
4383                                LD->getSrcValue(), LD->getSrcValueOffset(),
4384                                LD->isVolatile(), LD->getAlignment());
4385       } else {
4386         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
4387                                   LD->getValueType(0),
4388                                   BetterChain, Ptr, LD->getSrcValue(),
4389                                   LD->getSrcValueOffset(),
4390                                   LD->getMemoryVT(),
4391                                   LD->isVolatile(),
4392                                   LD->getAlignment());
4393       }
4394
4395       // Create token factor to keep old chain connected.
4396       SDOperand Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
4397                                     Chain, ReplLoad.getValue(1));
4398
4399       // Replace uses with load result and token factor. Don't add users
4400       // to work list.
4401       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4402     }
4403   }
4404
4405   // Try transforming N to an indexed load.
4406   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4407     return SDOperand(N, 0);
4408
4409   return SDOperand();
4410 }
4411
4412
4413 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
4414   StoreSDNode *ST  = cast<StoreSDNode>(N);
4415   SDOperand Chain = ST->getChain();
4416   SDOperand Value = ST->getValue();
4417   SDOperand Ptr   = ST->getBasePtr();
4418
4419   // Try to infer better alignment information than the store already has.
4420   if (ST->isUnindexed()) {
4421     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4422       if (Align > ST->getAlignment())
4423         return DAG.getTruncStore(Chain, Value, Ptr, ST->getSrcValue(),
4424                                  ST->getSrcValueOffset(), ST->getMemoryVT(),
4425                                  ST->isVolatile(), Align);
4426     }
4427   }
4428
4429   // If this is a store of a bit convert, store the input value if the
4430   // resultant store does not need a higher alignment than the original.
4431   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4432       ST->isUnindexed()) {
4433     unsigned Align = ST->getAlignment();
4434     MVT::ValueType SVT = Value.getOperand(0).getValueType();
4435     unsigned OrigAlign = TLI.getTargetMachine().getTargetData()->
4436       getABITypeAlignment(MVT::getTypeForValueType(SVT));
4437     if (Align <= OrigAlign && TLI.isOperationLegal(ISD::STORE, SVT))
4438       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4439                           ST->getSrcValueOffset(), ST->isVolatile(), Align);
4440   }
4441
4442   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4443   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4444     if (Value.getOpcode() != ISD::TargetConstantFP) {
4445       SDOperand Tmp;
4446       switch (CFP->getValueType(0)) {
4447       default: assert(0 && "Unknown FP type");
4448       case MVT::f80:    // We don't do this for these yet.
4449       case MVT::f128:
4450       case MVT::ppcf128:
4451         break;
4452       case MVT::f32:
4453         if (!AfterLegalize || TLI.isTypeLegal(MVT::i32)) {
4454           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4455                               convertToAPInt().getZExtValue(), MVT::i32);
4456           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4457                               ST->getSrcValueOffset(), ST->isVolatile(),
4458                               ST->getAlignment());
4459         }
4460         break;
4461       case MVT::f64:
4462         if (!AfterLegalize || TLI.isTypeLegal(MVT::i64)) {
4463           Tmp = DAG.getConstant(CFP->getValueAPF().convertToAPInt().
4464                                   getZExtValue(), MVT::i64);
4465           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4466                               ST->getSrcValueOffset(), ST->isVolatile(),
4467                               ST->getAlignment());
4468         } else if (TLI.isTypeLegal(MVT::i32)) {
4469           // Many FP stores are not made apparent until after legalize, e.g. for
4470           // argument passing.  Since this is so common, custom legalize the
4471           // 64-bit integer store into two 32-bit stores.
4472           uint64_t Val = CFP->getValueAPF().convertToAPInt().getZExtValue();
4473           SDOperand Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4474           SDOperand Hi = DAG.getConstant(Val >> 32, MVT::i32);
4475           if (TLI.isBigEndian()) std::swap(Lo, Hi);
4476
4477           int SVOffset = ST->getSrcValueOffset();
4478           unsigned Alignment = ST->getAlignment();
4479           bool isVolatile = ST->isVolatile();
4480
4481           SDOperand St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
4482                                        ST->getSrcValueOffset(),
4483                                        isVolatile, ST->getAlignment());
4484           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4485                             DAG.getConstant(4, Ptr.getValueType()));
4486           SVOffset += 4;
4487           Alignment = MinAlign(Alignment, 4U);
4488           SDOperand St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4489                                        SVOffset, isVolatile, Alignment);
4490           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4491         }
4492         break;
4493       }
4494     }
4495   }
4496
4497   if (CombinerAA) {
4498     // Walk up chain skipping non-aliasing memory nodes.
4499     SDOperand BetterChain = FindBetterChain(N, Chain);
4500
4501     // If there is a better chain.
4502     if (Chain != BetterChain) {
4503       // Replace the chain to avoid dependency.
4504       SDOperand ReplStore;
4505       if (ST->isTruncatingStore()) {
4506         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4507                                       ST->getSrcValue(),ST->getSrcValueOffset(),
4508                                       ST->getMemoryVT(),
4509                                       ST->isVolatile(), ST->getAlignment());
4510       } else {
4511         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4512                                  ST->getSrcValue(), ST->getSrcValueOffset(),
4513                                  ST->isVolatile(), ST->getAlignment());
4514       }
4515
4516       // Create token to keep both nodes around.
4517       SDOperand Token =
4518         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4519
4520       // Don't add users to work list.
4521       return CombineTo(N, Token, false);
4522     }
4523   }
4524
4525   // Try transforming N to an indexed store.
4526   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4527     return SDOperand(N, 0);
4528
4529   // FIXME: is there such a thing as a truncating indexed store?
4530   if (ST->isTruncatingStore() && ST->isUnindexed() &&
4531       MVT::isInteger(Value.getValueType())) {
4532     // See if we can simplify the input to this truncstore with knowledge that
4533     // only the low bits are being used.  For example:
4534     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4535     SDOperand Shorter =
4536       GetDemandedBits(Value,
4537                  APInt::getLowBitsSet(Value.getValueSizeInBits(),
4538                                       MVT::getSizeInBits(ST->getMemoryVT())));
4539     AddToWorkList(Value.Val);
4540     if (Shorter.Val)
4541       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4542                                ST->getSrcValueOffset(), ST->getMemoryVT(),
4543                                ST->isVolatile(), ST->getAlignment());
4544
4545     // Otherwise, see if we can simplify the operation with
4546     // SimplifyDemandedBits, which only works if the value has a single use.
4547     if (SimplifyDemandedBits(Value,
4548                              APInt::getLowBitsSet(
4549                                Value.getValueSizeInBits(),
4550                                MVT::getSizeInBits(ST->getMemoryVT()))))
4551       return SDOperand(N, 0);
4552   }
4553
4554   // If this is a load followed by a store to the same location, then the store
4555   // is dead/noop.
4556   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
4557     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
4558         ST->isUnindexed() && !ST->isVolatile() &&
4559         // There can't be any side effects between the load and store, such as
4560         // a call or store.
4561         Chain.reachesChainWithoutSideEffects(SDOperand(Ld, 1))) {
4562       // The store is dead, remove it.
4563       return Chain;
4564     }
4565   }
4566
4567   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
4568   // truncating store.  We can do this even if this is already a truncstore.
4569   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
4570       && TLI.isTypeLegal(Value.getOperand(0).getValueType()) &&
4571       Value.Val->hasOneUse() && ST->isUnindexed() &&
4572       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
4573                             ST->getMemoryVT())) {
4574     return DAG.getTruncStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4575                              ST->getSrcValueOffset(), ST->getMemoryVT(),
4576                              ST->isVolatile(), ST->getAlignment());
4577   }
4578
4579   return SDOperand();
4580 }
4581
4582 SDOperand DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4583   SDOperand InVec = N->getOperand(0);
4584   SDOperand InVal = N->getOperand(1);
4585   SDOperand EltNo = N->getOperand(2);
4586
4587   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4588   // vector with the inserted element.
4589   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4590     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4591     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
4592     if (Elt < Ops.size())
4593       Ops[Elt] = InVal;
4594     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4595                        &Ops[0], Ops.size());
4596   }
4597
4598   return SDOperand();
4599 }
4600
4601 SDOperand DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4602   SDOperand InVec = N->getOperand(0);
4603   SDOperand EltNo = N->getOperand(1);
4604
4605   // (vextract (v4f32 s2v (f32 load $addr)), 0) -> (f32 load $addr)
4606   // (vextract (v4i32 bc (v4f32 s2v (f32 load $addr))), 0) -> (i32 load $addr)
4607   if (isa<ConstantSDNode>(EltNo)) {
4608     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4609     bool NewLoad = false;
4610     if (Elt == 0) {
4611       MVT::ValueType VT = InVec.getValueType();
4612       MVT::ValueType EVT = MVT::getVectorElementType(VT);
4613       MVT::ValueType LVT = EVT;
4614       unsigned NumElts = MVT::getVectorNumElements(VT);
4615       if (InVec.getOpcode() == ISD::BIT_CONVERT) {
4616         MVT::ValueType BCVT = InVec.getOperand(0).getValueType();
4617         if (!MVT::isVector(BCVT) ||
4618             NumElts != MVT::getVectorNumElements(BCVT))
4619           return SDOperand();
4620         InVec = InVec.getOperand(0);
4621         EVT = MVT::getVectorElementType(BCVT);
4622         NewLoad = true;
4623       }
4624       if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
4625           InVec.getOperand(0).getValueType() == EVT &&
4626           ISD::isNormalLoad(InVec.getOperand(0).Val) &&
4627           InVec.getOperand(0).hasOneUse()) {
4628         LoadSDNode *LN0 = cast<LoadSDNode>(InVec.getOperand(0));
4629         unsigned Align = LN0->getAlignment();
4630         if (NewLoad) {
4631           // Check the resultant load doesn't need a higher alignment than the
4632           // original load.
4633           unsigned NewAlign = TLI.getTargetMachine().getTargetData()->
4634             getABITypeAlignment(MVT::getTypeForValueType(LVT));
4635           if (!TLI.isOperationLegal(ISD::LOAD, LVT) || NewAlign > Align)
4636             return SDOperand();
4637           Align = NewAlign;
4638         }
4639
4640         return DAG.getLoad(LVT, LN0->getChain(), LN0->getBasePtr(),
4641                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
4642                            LN0->isVolatile(), Align);
4643       }
4644     }
4645   }
4646   return SDOperand();
4647 }
4648
4649
4650 SDOperand DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
4651   unsigned NumInScalars = N->getNumOperands();
4652   MVT::ValueType VT = N->getValueType(0);
4653   unsigned NumElts = MVT::getVectorNumElements(VT);
4654   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4655
4656   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
4657   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
4658   // at most two distinct vectors, turn this into a shuffle node.
4659   SDOperand VecIn1, VecIn2;
4660   for (unsigned i = 0; i != NumInScalars; ++i) {
4661     // Ignore undef inputs.
4662     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
4663
4664     // If this input is something other than a EXTRACT_VECTOR_ELT with a
4665     // constant index, bail out.
4666     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
4667         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
4668       VecIn1 = VecIn2 = SDOperand(0, 0);
4669       break;
4670     }
4671
4672     // If the input vector type disagrees with the result of the build_vector,
4673     // we can't make a shuffle.
4674     SDOperand ExtractedFromVec = N->getOperand(i).getOperand(0);
4675     if (ExtractedFromVec.getValueType() != VT) {
4676       VecIn1 = VecIn2 = SDOperand(0, 0);
4677       break;
4678     }
4679
4680     // Otherwise, remember this.  We allow up to two distinct input vectors.
4681     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
4682       continue;
4683
4684     if (VecIn1.Val == 0) {
4685       VecIn1 = ExtractedFromVec;
4686     } else if (VecIn2.Val == 0) {
4687       VecIn2 = ExtractedFromVec;
4688     } else {
4689       // Too many inputs.
4690       VecIn1 = VecIn2 = SDOperand(0, 0);
4691       break;
4692     }
4693   }
4694
4695   // If everything is good, we can make a shuffle operation.
4696   if (VecIn1.Val) {
4697     SmallVector<SDOperand, 8> BuildVecIndices;
4698     for (unsigned i = 0; i != NumInScalars; ++i) {
4699       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
4700         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
4701         continue;
4702       }
4703
4704       SDOperand Extract = N->getOperand(i);
4705
4706       // If extracting from the first vector, just use the index directly.
4707       if (Extract.getOperand(0) == VecIn1) {
4708         BuildVecIndices.push_back(Extract.getOperand(1));
4709         continue;
4710       }
4711
4712       // Otherwise, use InIdx + VecSize
4713       unsigned Idx = cast<ConstantSDNode>(Extract.getOperand(1))->getValue();
4714       BuildVecIndices.push_back(DAG.getIntPtrConstant(Idx+NumInScalars));
4715     }
4716
4717     // Add count and size info.
4718     MVT::ValueType BuildVecVT = MVT::getVectorType(TLI.getPointerTy(), NumElts);
4719
4720     // Return the new VECTOR_SHUFFLE node.
4721     SDOperand Ops[5];
4722     Ops[0] = VecIn1;
4723     if (VecIn2.Val) {
4724       Ops[1] = VecIn2;
4725     } else {
4726       // Use an undef build_vector as input for the second operand.
4727       std::vector<SDOperand> UnOps(NumInScalars,
4728                                    DAG.getNode(ISD::UNDEF,
4729                                                EltType));
4730       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
4731                            &UnOps[0], UnOps.size());
4732       AddToWorkList(Ops[1].Val);
4733     }
4734     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
4735                          &BuildVecIndices[0], BuildVecIndices.size());
4736     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
4737   }
4738
4739   return SDOperand();
4740 }
4741
4742 SDOperand DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
4743   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
4744   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
4745   // inputs come from at most two distinct vectors, turn this into a shuffle
4746   // node.
4747
4748   // If we only have one input vector, we don't need to do any concatenation.
4749   if (N->getNumOperands() == 1) {
4750     return N->getOperand(0);
4751   }
4752
4753   return SDOperand();
4754 }
4755
4756 SDOperand DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
4757   SDOperand ShufMask = N->getOperand(2);
4758   unsigned NumElts = ShufMask.getNumOperands();
4759
4760   // If the shuffle mask is an identity operation on the LHS, return the LHS.
4761   bool isIdentity = true;
4762   for (unsigned i = 0; i != NumElts; ++i) {
4763     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4764         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
4765       isIdentity = false;
4766       break;
4767     }
4768   }
4769   if (isIdentity) return N->getOperand(0);
4770
4771   // If the shuffle mask is an identity operation on the RHS, return the RHS.
4772   isIdentity = true;
4773   for (unsigned i = 0; i != NumElts; ++i) {
4774     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4775         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
4776       isIdentity = false;
4777       break;
4778     }
4779   }
4780   if (isIdentity) return N->getOperand(1);
4781
4782   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
4783   // needed at all.
4784   bool isUnary = true;
4785   bool isSplat = true;
4786   int VecNum = -1;
4787   unsigned BaseIdx = 0;
4788   for (unsigned i = 0; i != NumElts; ++i)
4789     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
4790       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
4791       int V = (Idx < NumElts) ? 0 : 1;
4792       if (VecNum == -1) {
4793         VecNum = V;
4794         BaseIdx = Idx;
4795       } else {
4796         if (BaseIdx != Idx)
4797           isSplat = false;
4798         if (VecNum != V) {
4799           isUnary = false;
4800           break;
4801         }
4802       }
4803     }
4804
4805   SDOperand N0 = N->getOperand(0);
4806   SDOperand N1 = N->getOperand(1);
4807   // Normalize unary shuffle so the RHS is undef.
4808   if (isUnary && VecNum == 1)
4809     std::swap(N0, N1);
4810
4811   // If it is a splat, check if the argument vector is a build_vector with
4812   // all scalar elements the same.
4813   if (isSplat) {
4814     SDNode *V = N0.Val;
4815
4816     // If this is a bit convert that changes the element type of the vector but
4817     // not the number of vector elements, look through it.  Be careful not to
4818     // look though conversions that change things like v4f32 to v2f64.
4819     if (V->getOpcode() == ISD::BIT_CONVERT) {
4820       SDOperand ConvInput = V->getOperand(0);
4821       if (MVT::getVectorNumElements(ConvInput.getValueType()) == NumElts)
4822         V = ConvInput.Val;
4823     }
4824
4825     if (V->getOpcode() == ISD::BUILD_VECTOR) {
4826       unsigned NumElems = V->getNumOperands();
4827       if (NumElems > BaseIdx) {
4828         SDOperand Base;
4829         bool AllSame = true;
4830         for (unsigned i = 0; i != NumElems; ++i) {
4831           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
4832             Base = V->getOperand(i);
4833             break;
4834           }
4835         }
4836         // Splat of <u, u, u, u>, return <u, u, u, u>
4837         if (!Base.Val)
4838           return N0;
4839         for (unsigned i = 0; i != NumElems; ++i) {
4840           if (V->getOperand(i) != Base) {
4841             AllSame = false;
4842             break;
4843           }
4844         }
4845         // Splat of <x, x, x, x>, return <x, x, x, x>
4846         if (AllSame)
4847           return N0;
4848       }
4849     }
4850   }
4851
4852   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
4853   // into an undef.
4854   if (isUnary || N0 == N1) {
4855     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
4856     // first operand.
4857     SmallVector<SDOperand, 8> MappedOps;
4858     for (unsigned i = 0; i != NumElts; ++i) {
4859       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
4860           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
4861         MappedOps.push_back(ShufMask.getOperand(i));
4862       } else {
4863         unsigned NewIdx =
4864           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
4865         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
4866       }
4867     }
4868     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
4869                            &MappedOps[0], MappedOps.size());
4870     AddToWorkList(ShufMask.Val);
4871     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
4872                        N0,
4873                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
4874                        ShufMask);
4875   }
4876
4877   return SDOperand();
4878 }
4879
4880 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
4881 /// an AND to a vector_shuffle with the destination vector and a zero vector.
4882 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
4883 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
4884 SDOperand DAGCombiner::XformToShuffleWithZero(SDNode *N) {
4885   SDOperand LHS = N->getOperand(0);
4886   SDOperand RHS = N->getOperand(1);
4887   if (N->getOpcode() == ISD::AND) {
4888     if (RHS.getOpcode() == ISD::BIT_CONVERT)
4889       RHS = RHS.getOperand(0);
4890     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
4891       std::vector<SDOperand> IdxOps;
4892       unsigned NumOps = RHS.getNumOperands();
4893       unsigned NumElts = NumOps;
4894       MVT::ValueType EVT = MVT::getVectorElementType(RHS.getValueType());
4895       for (unsigned i = 0; i != NumElts; ++i) {
4896         SDOperand Elt = RHS.getOperand(i);
4897         if (!isa<ConstantSDNode>(Elt))
4898           return SDOperand();
4899         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
4900           IdxOps.push_back(DAG.getConstant(i, EVT));
4901         else if (cast<ConstantSDNode>(Elt)->isNullValue())
4902           IdxOps.push_back(DAG.getConstant(NumElts, EVT));
4903         else
4904           return SDOperand();
4905       }
4906
4907       // Let's see if the target supports this vector_shuffle.
4908       if (!TLI.isVectorClearMaskLegal(IdxOps, EVT, DAG))
4909         return SDOperand();
4910
4911       // Return the new VECTOR_SHUFFLE node.
4912       MVT::ValueType VT = MVT::getVectorType(EVT, NumElts);
4913       std::vector<SDOperand> Ops;
4914       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
4915       Ops.push_back(LHS);
4916       AddToWorkList(LHS.Val);
4917       std::vector<SDOperand> ZeroOps(NumElts, DAG.getConstant(0, EVT));
4918       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4919                                 &ZeroOps[0], ZeroOps.size()));
4920       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4921                                 &IdxOps[0], IdxOps.size()));
4922       SDOperand Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
4923                                      &Ops[0], Ops.size());
4924       if (VT != LHS.getValueType()) {
4925         Result = DAG.getNode(ISD::BIT_CONVERT, LHS.getValueType(), Result);
4926       }
4927       return Result;
4928     }
4929   }
4930   return SDOperand();
4931 }
4932
4933 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
4934 SDOperand DAGCombiner::SimplifyVBinOp(SDNode *N) {
4935   // After legalize, the target may be depending on adds and other
4936   // binary ops to provide legal ways to construct constants or other
4937   // things. Simplifying them may result in a loss of legality.
4938   if (AfterLegalize) return SDOperand();
4939
4940   MVT::ValueType VT = N->getValueType(0);
4941   assert(MVT::isVector(VT) && "SimplifyVBinOp only works on vectors!");
4942
4943   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4944   SDOperand LHS = N->getOperand(0);
4945   SDOperand RHS = N->getOperand(1);
4946   SDOperand Shuffle = XformToShuffleWithZero(N);
4947   if (Shuffle.Val) return Shuffle;
4948
4949   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
4950   // this operation.
4951   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
4952       RHS.getOpcode() == ISD::BUILD_VECTOR) {
4953     SmallVector<SDOperand, 8> Ops;
4954     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
4955       SDOperand LHSOp = LHS.getOperand(i);
4956       SDOperand RHSOp = RHS.getOperand(i);
4957       // If these two elements can't be folded, bail out.
4958       if ((LHSOp.getOpcode() != ISD::UNDEF &&
4959            LHSOp.getOpcode() != ISD::Constant &&
4960            LHSOp.getOpcode() != ISD::ConstantFP) ||
4961           (RHSOp.getOpcode() != ISD::UNDEF &&
4962            RHSOp.getOpcode() != ISD::Constant &&
4963            RHSOp.getOpcode() != ISD::ConstantFP))
4964         break;
4965       // Can't fold divide by zero.
4966       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
4967           N->getOpcode() == ISD::FDIV) {
4968         if ((RHSOp.getOpcode() == ISD::Constant &&
4969              cast<ConstantSDNode>(RHSOp.Val)->isNullValue()) ||
4970             (RHSOp.getOpcode() == ISD::ConstantFP &&
4971              cast<ConstantFPSDNode>(RHSOp.Val)->getValueAPF().isZero()))
4972           break;
4973       }
4974       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
4975       AddToWorkList(Ops.back().Val);
4976       assert((Ops.back().getOpcode() == ISD::UNDEF ||
4977               Ops.back().getOpcode() == ISD::Constant ||
4978               Ops.back().getOpcode() == ISD::ConstantFP) &&
4979              "Scalar binop didn't fold!");
4980     }
4981
4982     if (Ops.size() == LHS.getNumOperands()) {
4983       MVT::ValueType VT = LHS.getValueType();
4984       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
4985     }
4986   }
4987
4988   return SDOperand();
4989 }
4990
4991 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
4992   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
4993
4994   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
4995                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
4996   // If we got a simplified select_cc node back from SimplifySelectCC, then
4997   // break it down into a new SETCC node, and a new SELECT node, and then return
4998   // the SELECT node, since we were called with a SELECT node.
4999   if (SCC.Val) {
5000     // Check to see if we got a select_cc back (to turn into setcc/select).
5001     // Otherwise, just return whatever node we got back, like fabs.
5002     if (SCC.getOpcode() == ISD::SELECT_CC) {
5003       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
5004                                     SCC.getOperand(0), SCC.getOperand(1),
5005                                     SCC.getOperand(4));
5006       AddToWorkList(SETCC.Val);
5007       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
5008                          SCC.getOperand(3), SETCC);
5009     }
5010     return SCC;
5011   }
5012   return SDOperand();
5013 }
5014
5015 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
5016 /// are the two values being selected between, see if we can simplify the
5017 /// select.  Callers of this should assume that TheSelect is deleted if this
5018 /// returns true.  As such, they should return the appropriate thing (e.g. the
5019 /// node) back to the top-level of the DAG combiner loop to avoid it being
5020 /// looked at.
5021 ///
5022 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
5023                                     SDOperand RHS) {
5024
5025   // If this is a select from two identical things, try to pull the operation
5026   // through the select.
5027   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
5028     // If this is a load and the token chain is identical, replace the select
5029     // of two loads with a load through a select of the address to load from.
5030     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
5031     // constants have been dropped into the constant pool.
5032     if (LHS.getOpcode() == ISD::LOAD &&
5033         // Token chains must be identical.
5034         LHS.getOperand(0) == RHS.getOperand(0)) {
5035       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
5036       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
5037
5038       // If this is an EXTLOAD, the VT's must match.
5039       if (LLD->getMemoryVT() == RLD->getMemoryVT()) {
5040         // FIXME: this conflates two src values, discarding one.  This is not
5041         // the right thing to do, but nothing uses srcvalues now.  When they do,
5042         // turn SrcValue into a list of locations.
5043         SDOperand Addr;
5044         if (TheSelect->getOpcode() == ISD::SELECT) {
5045           // Check that the condition doesn't reach either load.  If so, folding
5046           // this will induce a cycle into the DAG.
5047           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).Val) &&
5048               !RLD->isPredecessorOf(TheSelect->getOperand(0).Val)) {
5049             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
5050                                TheSelect->getOperand(0), LLD->getBasePtr(),
5051                                RLD->getBasePtr());
5052           }
5053         } else {
5054           // Check that the condition doesn't reach either load.  If so, folding
5055           // this will induce a cycle into the DAG.
5056           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).Val) &&
5057               !RLD->isPredecessorOf(TheSelect->getOperand(0).Val) &&
5058               !LLD->isPredecessorOf(TheSelect->getOperand(1).Val) &&
5059               !RLD->isPredecessorOf(TheSelect->getOperand(1).Val)) {
5060             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
5061                              TheSelect->getOperand(0),
5062                              TheSelect->getOperand(1),
5063                              LLD->getBasePtr(), RLD->getBasePtr(),
5064                              TheSelect->getOperand(4));
5065           }
5066         }
5067
5068         if (Addr.Val) {
5069           SDOperand Load;
5070           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
5071             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
5072                                Addr,LLD->getSrcValue(),
5073                                LLD->getSrcValueOffset(),
5074                                LLD->isVolatile(),
5075                                LLD->getAlignment());
5076           else {
5077             Load = DAG.getExtLoad(LLD->getExtensionType(),
5078                                   TheSelect->getValueType(0),
5079                                   LLD->getChain(), Addr, LLD->getSrcValue(),
5080                                   LLD->getSrcValueOffset(),
5081                                   LLD->getMemoryVT(),
5082                                   LLD->isVolatile(),
5083                                   LLD->getAlignment());
5084           }
5085           // Users of the select now use the result of the load.
5086           CombineTo(TheSelect, Load);
5087
5088           // Users of the old loads now use the new load's chain.  We know the
5089           // old-load value is dead now.
5090           CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
5091           CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
5092           return true;
5093         }
5094       }
5095     }
5096   }
5097
5098   return false;
5099 }
5100
5101 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
5102                                         SDOperand N2, SDOperand N3,
5103                                         ISD::CondCode CC, bool NotExtCompare) {
5104
5105   MVT::ValueType VT = N2.getValueType();
5106   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
5107   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
5108   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
5109
5110   // Determine if the condition we're dealing with is constant
5111   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultType(N0), N0, N1, CC, false);
5112   if (SCC.Val) AddToWorkList(SCC.Val);
5113   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
5114
5115   // fold select_cc true, x, y -> x
5116   if (SCCC && !SCCC->isNullValue())
5117     return N2;
5118   // fold select_cc false, x, y -> y
5119   if (SCCC && SCCC->isNullValue())
5120     return N3;
5121
5122   // Check to see if we can simplify the select into an fabs node
5123   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
5124     // Allow either -0.0 or 0.0
5125     if (CFP->getValueAPF().isZero()) {
5126       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
5127       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
5128           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
5129           N2 == N3.getOperand(0))
5130         return DAG.getNode(ISD::FABS, VT, N0);
5131
5132       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
5133       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
5134           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
5135           N2.getOperand(0) == N3)
5136         return DAG.getNode(ISD::FABS, VT, N3);
5137     }
5138   }
5139
5140   // Check to see if we can perform the "gzip trick", transforming
5141   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
5142   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
5143       MVT::isInteger(N0.getValueType()) &&
5144       MVT::isInteger(N2.getValueType()) &&
5145       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
5146        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
5147     MVT::ValueType XType = N0.getValueType();
5148     MVT::ValueType AType = N2.getValueType();
5149     if (XType >= AType) {
5150       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
5151       // single-bit constant.
5152       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
5153         unsigned ShCtV = N2C->getAPIntValue().logBase2();
5154         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
5155         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
5156         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
5157         AddToWorkList(Shift.Val);
5158         if (XType > AType) {
5159           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
5160           AddToWorkList(Shift.Val);
5161         }
5162         return DAG.getNode(ISD::AND, AType, Shift, N2);
5163       }
5164       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
5165                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
5166                                                     TLI.getShiftAmountTy()));
5167       AddToWorkList(Shift.Val);
5168       if (XType > AType) {
5169         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
5170         AddToWorkList(Shift.Val);
5171       }
5172       return DAG.getNode(ISD::AND, AType, Shift, N2);
5173     }
5174   }
5175
5176   // fold select C, 16, 0 -> shl C, 4
5177   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
5178       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
5179
5180     // If the caller doesn't want us to simplify this into a zext of a compare,
5181     // don't do it.
5182     if (NotExtCompare && N2C->getAPIntValue() == 1)
5183       return SDOperand();
5184
5185     // Get a SetCC of the condition
5186     // FIXME: Should probably make sure that setcc is legal if we ever have a
5187     // target where it isn't.
5188     SDOperand Temp, SCC;
5189     // cast from setcc result type to select result type
5190     if (AfterLegalize) {
5191       SCC  = DAG.getSetCC(TLI.getSetCCResultType(N0), N0, N1, CC);
5192       if (N2.getValueType() < SCC.getValueType())
5193         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
5194       else
5195         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
5196     } else {
5197       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
5198       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
5199     }
5200     AddToWorkList(SCC.Val);
5201     AddToWorkList(Temp.Val);
5202
5203     if (N2C->getAPIntValue() == 1)
5204       return Temp;
5205     // shl setcc result by log2 n2c
5206     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
5207                        DAG.getConstant(N2C->getAPIntValue().logBase2(),
5208                                        TLI.getShiftAmountTy()));
5209   }
5210
5211   // Check to see if this is the equivalent of setcc
5212   // FIXME: Turn all of these into setcc if setcc if setcc is legal
5213   // otherwise, go ahead with the folds.
5214   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
5215     MVT::ValueType XType = N0.getValueType();
5216     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(N0))) {
5217       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultType(N0), N0, N1, CC);
5218       if (Res.getValueType() != VT)
5219         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
5220       return Res;
5221     }
5222
5223     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
5224     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
5225         TLI.isOperationLegal(ISD::CTLZ, XType)) {
5226       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
5227       return DAG.getNode(ISD::SRL, XType, Ctlz,
5228                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
5229                                          TLI.getShiftAmountTy()));
5230     }
5231     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
5232     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
5233       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
5234                                     N0);
5235       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
5236                                     DAG.getConstant(~0ULL, XType));
5237       return DAG.getNode(ISD::SRL, XType,
5238                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
5239                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
5240                                          TLI.getShiftAmountTy()));
5241     }
5242     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
5243     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
5244       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
5245                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
5246                                                    TLI.getShiftAmountTy()));
5247       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
5248     }
5249   }
5250
5251   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
5252   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5253   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
5254       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
5255       N2.getOperand(0) == N1 && MVT::isInteger(N0.getValueType())) {
5256     MVT::ValueType XType = N0.getValueType();
5257     SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
5258                                   DAG.getConstant(MVT::getSizeInBits(XType)-1,
5259                                                   TLI.getShiftAmountTy()));
5260     SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
5261     AddToWorkList(Shift.Val);
5262     AddToWorkList(Add.Val);
5263     return DAG.getNode(ISD::XOR, XType, Add, Shift);
5264   }
5265   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
5266   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5267   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
5268       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
5269     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
5270       MVT::ValueType XType = N0.getValueType();
5271       if (SubC->isNullValue() && MVT::isInteger(XType)) {
5272         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
5273                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
5274                                                       TLI.getShiftAmountTy()));
5275         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
5276         AddToWorkList(Shift.Val);
5277         AddToWorkList(Add.Val);
5278         return DAG.getNode(ISD::XOR, XType, Add, Shift);
5279       }
5280     }
5281   }
5282
5283   return SDOperand();
5284 }
5285
5286 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
5287 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
5288                                      SDOperand N1, ISD::CondCode Cond,
5289                                      bool foldBooleans) {
5290   TargetLowering::DAGCombinerInfo
5291     DagCombineInfo(DAG, !AfterLegalize, false, this);
5292   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
5293 }
5294
5295 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
5296 /// return a DAG expression to select that will generate the same value by
5297 /// multiplying by a magic number.  See:
5298 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5299 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
5300   std::vector<SDNode*> Built;
5301   SDOperand S = TLI.BuildSDIV(N, DAG, &Built);
5302
5303   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5304        ii != ee; ++ii)
5305     AddToWorkList(*ii);
5306   return S;
5307 }
5308
5309 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
5310 /// return a DAG expression to select that will generate the same value by
5311 /// multiplying by a magic number.  See:
5312 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5313 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
5314   std::vector<SDNode*> Built;
5315   SDOperand S = TLI.BuildUDIV(N, DAG, &Built);
5316
5317   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5318        ii != ee; ++ii)
5319     AddToWorkList(*ii);
5320   return S;
5321 }
5322
5323 /// FindBaseOffset - Return true if base is known not to alias with anything
5324 /// but itself.  Provides base object and offset as results.
5325 static bool FindBaseOffset(SDOperand Ptr, SDOperand &Base, int64_t &Offset) {
5326   // Assume it is a primitive operation.
5327   Base = Ptr; Offset = 0;
5328
5329   // If it's an adding a simple constant then integrate the offset.
5330   if (Base.getOpcode() == ISD::ADD) {
5331     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
5332       Base = Base.getOperand(0);
5333       Offset += C->getValue();
5334     }
5335   }
5336
5337   // If it's any of the following then it can't alias with anything but itself.
5338   return isa<FrameIndexSDNode>(Base) ||
5339          isa<ConstantPoolSDNode>(Base) ||
5340          isa<GlobalAddressSDNode>(Base);
5341 }
5342
5343 /// isAlias - Return true if there is any possibility that the two addresses
5344 /// overlap.
5345 bool DAGCombiner::isAlias(SDOperand Ptr1, int64_t Size1,
5346                           const Value *SrcValue1, int SrcValueOffset1,
5347                           SDOperand Ptr2, int64_t Size2,
5348                           const Value *SrcValue2, int SrcValueOffset2)
5349 {
5350   // If they are the same then they must be aliases.
5351   if (Ptr1 == Ptr2) return true;
5352
5353   // Gather base node and offset information.
5354   SDOperand Base1, Base2;
5355   int64_t Offset1, Offset2;
5356   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
5357   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
5358
5359   // If they have a same base address then...
5360   if (Base1 == Base2) {
5361     // Check to see if the addresses overlap.
5362     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
5363   }
5364
5365   // If we know both bases then they can't alias.
5366   if (KnownBase1 && KnownBase2) return false;
5367
5368   if (CombinerGlobalAA) {
5369     // Use alias analysis information.
5370     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
5371     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
5372     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
5373     AliasAnalysis::AliasResult AAResult =
5374                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
5375     if (AAResult == AliasAnalysis::NoAlias)
5376       return false;
5377   }
5378
5379   // Otherwise we have to assume they alias.
5380   return true;
5381 }
5382
5383 /// FindAliasInfo - Extracts the relevant alias information from the memory
5384 /// node.  Returns true if the operand was a load.
5385 bool DAGCombiner::FindAliasInfo(SDNode *N,
5386                         SDOperand &Ptr, int64_t &Size,
5387                         const Value *&SrcValue, int &SrcValueOffset) {
5388   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
5389     Ptr = LD->getBasePtr();
5390     Size = MVT::getSizeInBits(LD->getMemoryVT()) >> 3;
5391     SrcValue = LD->getSrcValue();
5392     SrcValueOffset = LD->getSrcValueOffset();
5393     return true;
5394   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5395     Ptr = ST->getBasePtr();
5396     Size = MVT::getSizeInBits(ST->getMemoryVT()) >> 3;
5397     SrcValue = ST->getSrcValue();
5398     SrcValueOffset = ST->getSrcValueOffset();
5399   } else {
5400     assert(0 && "FindAliasInfo expected a memory operand");
5401   }
5402
5403   return false;
5404 }
5405
5406 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5407 /// looking for aliasing nodes and adding them to the Aliases vector.
5408 void DAGCombiner::GatherAllAliases(SDNode *N, SDOperand OriginalChain,
5409                                    SmallVector<SDOperand, 8> &Aliases) {
5410   SmallVector<SDOperand, 8> Chains;     // List of chains to visit.
5411   std::set<SDNode *> Visited;           // Visited node set.
5412
5413   // Get alias information for node.
5414   SDOperand Ptr;
5415   int64_t Size;
5416   const Value *SrcValue;
5417   int SrcValueOffset;
5418   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
5419
5420   // Starting off.
5421   Chains.push_back(OriginalChain);
5422
5423   // Look at each chain and determine if it is an alias.  If so, add it to the
5424   // aliases list.  If not, then continue up the chain looking for the next
5425   // candidate.
5426   while (!Chains.empty()) {
5427     SDOperand Chain = Chains.back();
5428     Chains.pop_back();
5429
5430      // Don't bother if we've been before.
5431     if (Visited.find(Chain.Val) != Visited.end()) continue;
5432     Visited.insert(Chain.Val);
5433
5434     switch (Chain.getOpcode()) {
5435     case ISD::EntryToken:
5436       // Entry token is ideal chain operand, but handled in FindBetterChain.
5437       break;
5438
5439     case ISD::LOAD:
5440     case ISD::STORE: {
5441       // Get alias information for Chain.
5442       SDOperand OpPtr;
5443       int64_t OpSize;
5444       const Value *OpSrcValue;
5445       int OpSrcValueOffset;
5446       bool IsOpLoad = FindAliasInfo(Chain.Val, OpPtr, OpSize,
5447                                     OpSrcValue, OpSrcValueOffset);
5448
5449       // If chain is alias then stop here.
5450       if (!(IsLoad && IsOpLoad) &&
5451           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
5452                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
5453         Aliases.push_back(Chain);
5454       } else {
5455         // Look further up the chain.
5456         Chains.push_back(Chain.getOperand(0));
5457         // Clean up old chain.
5458         AddToWorkList(Chain.Val);
5459       }
5460       break;
5461     }
5462
5463     case ISD::TokenFactor:
5464       // We have to check each of the operands of the token factor, so we queue
5465       // then up.  Adding the  operands to the queue (stack) in reverse order
5466       // maintains the original order and increases the likelihood that getNode
5467       // will find a matching token factor (CSE.)
5468       for (unsigned n = Chain.getNumOperands(); n;)
5469         Chains.push_back(Chain.getOperand(--n));
5470       // Eliminate the token factor if we can.
5471       AddToWorkList(Chain.Val);
5472       break;
5473
5474     default:
5475       // For all other instructions we will just have to take what we can get.
5476       Aliases.push_back(Chain);
5477       break;
5478     }
5479   }
5480 }
5481
5482 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
5483 /// for a better chain (aliasing node.)
5484 SDOperand DAGCombiner::FindBetterChain(SDNode *N, SDOperand OldChain) {
5485   SmallVector<SDOperand, 8> Aliases;  // Ops for replacing token factor.
5486
5487   // Accumulate all the aliases to this node.
5488   GatherAllAliases(N, OldChain, Aliases);
5489
5490   if (Aliases.size() == 0) {
5491     // If no operands then chain to entry token.
5492     return DAG.getEntryNode();
5493   } else if (Aliases.size() == 1) {
5494     // If a single operand then chain to it.  We don't need to revisit it.
5495     return Aliases[0];
5496   }
5497
5498   // Construct a custom tailored token factor.
5499   SDOperand NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
5500                                    &Aliases[0], Aliases.size());
5501
5502   // Make sure the old chain gets cleaned up.
5503   if (NewChain != OldChain) AddToWorkList(OldChain.Val);
5504
5505   return NewChain;
5506 }
5507
5508 // SelectionDAG::Combine - This is the entry point for the file.
5509 //
5510 void SelectionDAG::Combine(bool RunningAfterLegalize, AliasAnalysis &AA) {
5511   if (!RunningAfterLegalize && ViewDAGCombine1)
5512     viewGraph();
5513   if (RunningAfterLegalize && ViewDAGCombine2)
5514     viewGraph();
5515   /// run - This is the main entry point to this class.
5516   ///
5517   DAGCombiner(*this, AA).Run(RunningAfterLegalize);
5518 }