lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // FIXME: Missing folds
  14 // sdiv, udiv, srem, urem (X, const) where X is an integer can be expanded into
  15 //  a sequence of multiplies, shifts, and adds.  This should be controlled by
  16 //  some kind of hint from the target that int div is expensive.
  17 // various folds of mulh[s,u] by constants such as -1, powers of 2, etc.
  18 //
  19 // FIXME: Should add a corresponding version of fold AND with
  20 // ZERO_EXTEND/SIGN_EXTEND by converting them to an ANY_EXTEND node which
  21 // we don't have yet.
  22 //
  23 // FIXME: select C, pow2, pow2 -> something smart
  24 // FIXME: trunc(select X, Y, Z) -> select X, trunc(Y), trunc(Z)
  25 // FIXME: Dead stores -> nuke
  26 // FIXME: shr X, (and Y,31) -> shr X, Y   (TRICKY!)
  27 // FIXME: mul (x, const) -> shifts + adds
  28 // FIXME: undef values
  29 // FIXME: make truncate see through SIGN_EXTEND and AND
  30 // FIXME: (sra (sra x, c1), c2) -> (sra x, c1+c2)
  31 // FIXME: verify that getNode can't return extends with an operand whose type
  32 //        is >= to that of the extend.
  33 // FIXME: divide by zero is currently left unfolded.  do we want to turn this
  34 //        into an undef?
  35 // FIXME: select ne (select cc, 1, 0), 0, true, false -> select cc, true, false
  36 // FIXME: reassociate (X+C)+Y  into (X+Y)+C  if the inner expression has one use
  37 //
  38 //===----------------------------------------------------------------------===//
  39
  40 #define DEBUG_TYPE "dagcombine"
  41 #include "llvm/ADT/Statistic.h"
  42 #include "llvm/CodeGen/SelectionDAG.h"
  43 #include "llvm/Support/Debug.h"
  44 #include "llvm/Support/MathExtras.h"
  45 #include "llvm/Target/TargetLowering.h"
  46 #include <algorithm>
  47 #include <cmath>
  48 using namespace llvm;
  49
  50 namespace {
  51   Statistic<> NodesCombined ("dagcombiner", "Number of dag nodes combined");
  52
  53   class DAGCombiner {
  54     SelectionDAG &DAG;
  55     TargetLowering &TLI;
  56     bool AfterLegalize;
  57
  58     // Worklist of all of the nodes that need to be simplified.
  59     std::vector<SDNode*> WorkList;
  60
  61     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  62     /// the instruction to the work lists because they might get more simplified
  63     /// now.
  64     ///
  65     void AddUsersToWorkList(SDNode *N) {
  66       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  67            UI != UE; ++UI)
  68         WorkList.push_back(*UI);
  69     }
  70
  71     /// removeFromWorkList - remove all instances of N from the worklist.
  72     void removeFromWorkList(SDNode *N) {
  73       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  74                      WorkList.end());
  75     }
  76
  77     SDOperand CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
  78       ++NodesCombined;
  79       DEBUG(std::cerr << "\nReplacing "; N->dump();
  80             std::cerr << "\nWith: "; To[0].Val->dump();
  81             std::cerr << " and " << To.size()-1 << " other values\n");
  82       std::vector<SDNode*> NowDead;
  83       DAG.ReplaceAllUsesWith(N, To, &NowDead);
  84
  85       // Push the new nodes and any users onto the worklist
  86       for (unsigned i = 0, e = To.size(); i != e; ++i) {
  87         WorkList.push_back(To[i].Val);
  88         AddUsersToWorkList(To[i].Val);
  89       }
  90
  91       // Nodes can end up on the worklist more than once.  Make sure we do
  92       // not process a node that has been replaced.
  93       removeFromWorkList(N);
  94       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
  95         removeFromWorkList(NowDead[i]);
  96
  97       // Finally, since the node is now dead, remove it from the graph.
  98       DAG.DeleteNode(N);
  99       return SDOperand(N, 0);
 100     }
 101
 102     SDOperand CombineTo(SDNode *N, SDOperand Res) {
 103       std::vector<SDOperand> To;
 104       To.push_back(Res);
 105       return CombineTo(N, To);
 106     }
 107
 108     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 109       std::vector<SDOperand> To;
 110       To.push_back(Res0);
 111       To.push_back(Res1);
 112       return CombineTo(N, To);
 113     }
 114
 115     /// visit - call the node-specific routine that knows how to fold each
 116     /// particular type of node.
 117     SDOperand visit(SDNode *N);
 118
 119     // Visitation implementation - Implement dag node combining for different
 120     // node types.  The semantics are as follows:
 121     // Return Value:
 122     //   SDOperand.Val == 0   - No change was made
 123     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 124     //   otherwise            - N should be replaced by the returned Operand.
 125     //
 126     SDOperand visitTokenFactor(SDNode *N);
 127     SDOperand visitADD(SDNode *N);
 128     SDOperand visitSUB(SDNode *N);
 129     SDOperand visitMUL(SDNode *N);
 130     SDOperand visitSDIV(SDNode *N);
 131     SDOperand visitUDIV(SDNode *N);
 132     SDOperand visitSREM(SDNode *N);
 133     SDOperand visitUREM(SDNode *N);
 134     SDOperand visitMULHU(SDNode *N);
 135     SDOperand visitMULHS(SDNode *N);
 136     SDOperand visitAND(SDNode *N);
 137     SDOperand visitOR(SDNode *N);
 138     SDOperand visitXOR(SDNode *N);
 139     SDOperand visitSHL(SDNode *N);
 140     SDOperand visitSRA(SDNode *N);
 141     SDOperand visitSRL(SDNode *N);
 142     SDOperand visitCTLZ(SDNode *N);
 143     SDOperand visitCTTZ(SDNode *N);
 144     SDOperand visitCTPOP(SDNode *N);
 145     SDOperand visitSELECT(SDNode *N);
 146     SDOperand visitSELECT_CC(SDNode *N);
 147     SDOperand visitSETCC(SDNode *N);
 148     SDOperand visitADD_PARTS(SDNode *N);
 149     SDOperand visitSUB_PARTS(SDNode *N);
 150     SDOperand visitSIGN_EXTEND(SDNode *N);
 151     SDOperand visitZERO_EXTEND(SDNode *N);
 152     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 153     SDOperand visitTRUNCATE(SDNode *N);
 154
 155     SDOperand visitFADD(SDNode *N);
 156     SDOperand visitFSUB(SDNode *N);
 157     SDOperand visitFMUL(SDNode *N);
 158     SDOperand visitFDIV(SDNode *N);
 159     SDOperand visitFREM(SDNode *N);
 160     SDOperand visitSINT_TO_FP(SDNode *N);
 161     SDOperand visitUINT_TO_FP(SDNode *N);
 162     SDOperand visitFP_TO_SINT(SDNode *N);
 163     SDOperand visitFP_TO_UINT(SDNode *N);
 164     SDOperand visitFP_ROUND(SDNode *N);
 165     SDOperand visitFP_ROUND_INREG(SDNode *N);
 166     SDOperand visitFP_EXTEND(SDNode *N);
 167     SDOperand visitFNEG(SDNode *N);
 168     SDOperand visitFABS(SDNode *N);
 169     SDOperand visitBRCOND(SDNode *N);
 170     SDOperand visitBRCONDTWOWAY(SDNode *N);
 171     SDOperand visitBR_CC(SDNode *N);
 172     SDOperand visitBRTWOWAY_CC(SDNode *N);
 173
 174     SDOperand visitLOAD(SDNode *N);
 175     SDOperand visitSTORE(SDNode *N);
 176
 177     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 178     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 179     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 180                                SDOperand N3, ISD::CondCode CC);
 181     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 182                             ISD::CondCode Cond, bool foldBooleans = true);
 183
 184     SDOperand BuildSDIV(SDNode *N);
 185     SDOperand BuildUDIV(SDNode *N);
 186 public:
 187     DAGCombiner(SelectionDAG &D)
 188       : DAG(D), TLI(D.getTargetLoweringInfo()), AfterLegalize(false) {}
 189
 190     /// Run - runs the dag combiner on all nodes in the work list
 191     void Run(bool RunningAfterLegalize);
 192   };
 193 }
 194
 195 struct ms {
 196   int64_t m;  // magic number
 197   int64_t s;  // shift amount
 198 };
 199
 200 struct mu {
 201   uint64_t m; // magic number
 202   int64_t a;  // add indicator
 203   int64_t s;  // shift amount
 204 };
 205
 206 /// magic - calculate the magic numbers required to codegen an integer sdiv as
 207 /// a sequence of multiply and shifts.  Requires that the divisor not be 0, 1,
 208 /// or -1.
 209 static ms magic32(int32_t d) {
 210   int32_t p;
 211   uint32_t ad, anc, delta, q1, r1, q2, r2, t;
 212   const uint32_t two31 = 0x80000000U;
 213   struct ms mag;
 214
 215   ad = abs(d);
 216   t = two31 + ((uint32_t)d >> 31);
 217   anc = t - 1 - t%ad;   // absolute value of nc
 218   p = 31;               // initialize p
 219   q1 = two31/anc;       // initialize q1 = 2p/abs(nc)
 220   r1 = two31 - q1*anc;  // initialize r1 = rem(2p,abs(nc))
 221   q2 = two31/ad;        // initialize q2 = 2p/abs(d)
 222   r2 = two31 - q2*ad;   // initialize r2 = rem(2p,abs(d))
 223   do {
 224     p = p + 1;
 225     q1 = 2*q1;        // update q1 = 2p/abs(nc)
 226     r1 = 2*r1;        // update r1 = rem(2p/abs(nc))
 227     if (r1 >= anc) {  // must be unsigned comparison
 228       q1 = q1 + 1;
 229       r1 = r1 - anc;
 230     }
 231     q2 = 2*q2;        // update q2 = 2p/abs(d)
 232     r2 = 2*r2;        // update r2 = rem(2p/abs(d))
 233     if (r2 >= ad) {   // must be unsigned comparison
 234       q2 = q2 + 1;
 235       r2 = r2 - ad;
 236     }
 237     delta = ad - r2;
 238   } while (q1 < delta || (q1 == delta && r1 == 0));
 239
 240   mag.m = (int32_t)(q2 + 1); // make sure to sign extend
 241   if (d < 0) mag.m = -mag.m; // resulting magic number
 242   mag.s = p - 32;            // resulting shift
 243   return mag;
 244 }
 245
 246 /// magicu - calculate the magic numbers required to codegen an integer udiv as
 247 /// a sequence of multiply, add and shifts.  Requires that the divisor not be 0.
 248 static mu magicu32(uint32_t d) {
 249   int32_t p;
 250   uint32_t nc, delta, q1, r1, q2, r2;
 251   struct mu magu;
 252   magu.a = 0;               // initialize "add" indicator
 253   nc = - 1 - (-d)%d;
 254   p = 31;                   // initialize p
 255   q1 = 0x80000000/nc;       // initialize q1 = 2p/nc
 256   r1 = 0x80000000 - q1*nc;  // initialize r1 = rem(2p,nc)
 257   q2 = 0x7FFFFFFF/d;        // initialize q2 = (2p-1)/d
 258   r2 = 0x7FFFFFFF - q2*d;   // initialize r2 = rem((2p-1),d)
 259   do {
 260     p = p + 1;
 261     if (r1 >= nc - r1 ) {
 262       q1 = 2*q1 + 1;  // update q1
 263       r1 = 2*r1 - nc; // update r1
 264     }
 265     else {
 266       q1 = 2*q1; // update q1
 267       r1 = 2*r1; // update r1
 268     }
 269     if (r2 + 1 >= d - r2) {
 270       if (q2 >= 0x7FFFFFFF) magu.a = 1;
 271       q2 = 2*q2 + 1;     // update q2
 272       r2 = 2*r2 + 1 - d; // update r2
 273     }
 274     else {
 275       if (q2 >= 0x80000000) magu.a = 1;
 276       q2 = 2*q2;     // update q2
 277       r2 = 2*r2 + 1; // update r2
 278     }
 279     delta = d - 1 - r2;
 280   } while (p < 64 && (q1 < delta || (q1 == delta && r1 == 0)));
 281   magu.m = q2 + 1; // resulting magic number
 282   magu.s = p - 32;  // resulting shift
 283   return magu;
 284 }
 285
 286 /// magic - calculate the magic numbers required to codegen an integer sdiv as
 287 /// a sequence of multiply and shifts.  Requires that the divisor not be 0, 1,
 288 /// or -1.
 289 static ms magic64(int64_t d) {
 290   int64_t p;
 291   uint64_t ad, anc, delta, q1, r1, q2, r2, t;
 292   const uint64_t two63 = 9223372036854775808ULL; // 2^63
 293   struct ms mag;
 294
 295   ad = d >= 0 ? d : -d;
 296   t = two63 + ((uint64_t)d >> 63);
 297   anc = t - 1 - t%ad;   // absolute value of nc
 298   p = 63;               // initialize p
 299   q1 = two63/anc;       // initialize q1 = 2p/abs(nc)
 300   r1 = two63 - q1*anc;  // initialize r1 = rem(2p,abs(nc))
 301   q2 = two63/ad;        // initialize q2 = 2p/abs(d)
 302   r2 = two63 - q2*ad;   // initialize r2 = rem(2p,abs(d))
 303   do {
 304     p = p + 1;
 305     q1 = 2*q1;        // update q1 = 2p/abs(nc)
 306     r1 = 2*r1;        // update r1 = rem(2p/abs(nc))
 307     if (r1 >= anc) {  // must be unsigned comparison
 308       q1 = q1 + 1;
 309       r1 = r1 - anc;
 310     }
 311     q2 = 2*q2;        // update q2 = 2p/abs(d)
 312     r2 = 2*r2;        // update r2 = rem(2p/abs(d))
 313     if (r2 >= ad) {   // must be unsigned comparison
 314       q2 = q2 + 1;
 315       r2 = r2 - ad;
 316     }
 317     delta = ad - r2;
 318   } while (q1 < delta || (q1 == delta && r1 == 0));
 319
 320   mag.m = q2 + 1;
 321   if (d < 0) mag.m = -mag.m; // resulting magic number
 322   mag.s = p - 64;            // resulting shift
 323   return mag;
 324 }
 325
 326 /// magicu - calculate the magic numbers required to codegen an integer udiv as
 327 /// a sequence of multiply, add and shifts.  Requires that the divisor not be 0.
 328 static mu magicu64(uint64_t d)
 329 {
 330   int64_t p;
 331   uint64_t nc, delta, q1, r1, q2, r2;
 332   struct mu magu;
 333   magu.a = 0;               // initialize "add" indicator
 334   nc = - 1 - (-d)%d;
 335   p = 63;                   // initialize p
 336   q1 = 0x8000000000000000ull/nc;       // initialize q1 = 2p/nc
 337   r1 = 0x8000000000000000ull - q1*nc;  // initialize r1 = rem(2p,nc)
 338   q2 = 0x7FFFFFFFFFFFFFFFull/d;        // initialize q2 = (2p-1)/d
 339   r2 = 0x7FFFFFFFFFFFFFFFull - q2*d;   // initialize r2 = rem((2p-1),d)
 340   do {
 341     p = p + 1;
 342     if (r1 >= nc - r1 ) {
 343       q1 = 2*q1 + 1;  // update q1
 344       r1 = 2*r1 - nc; // update r1
 345     }
 346     else {
 347       q1 = 2*q1; // update q1
 348       r1 = 2*r1; // update r1
 349     }
 350     if (r2 + 1 >= d - r2) {
 351       if (q2 >= 0x7FFFFFFFFFFFFFFFull) magu.a = 1;
 352       q2 = 2*q2 + 1;     // update q2
 353       r2 = 2*r2 + 1 - d; // update r2
 354     }
 355     else {
 356       if (q2 >= 0x8000000000000000ull) magu.a = 1;
 357       q2 = 2*q2;     // update q2
 358       r2 = 2*r2 + 1; // update r2
 359     }
 360     delta = d - 1 - r2;
 361   } while (p < 64 && (q1 < delta || (q1 == delta && r1 == 0)));
 362   magu.m = q2 + 1; // resulting magic number
 363   magu.s = p - 64;  // resulting shift
 364   return magu;
 365 }
 366
 367 /// MaskedValueIsZero - Return true if 'Op & Mask' is known to be zero.  We use
 368 /// this predicate to simplify operations downstream.  Op and Mask are known to
 369 /// be the same type.
 370 static bool MaskedValueIsZero(const SDOperand &Op, uint64_t Mask,
 371                               const TargetLowering &TLI) {
 372   unsigned SrcBits;
 373   if (Mask == 0) return true;
 374
 375   // If we know the result of a setcc has the top bits zero, use this info.
 376   switch (Op.getOpcode()) {
 377   case ISD::Constant:
 378     return (cast<ConstantSDNode>(Op)->getValue() & Mask) == 0;
 379   case ISD::SETCC:
 380     return ((Mask & 1) == 0) &&
 381     TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult;
 382   case ISD::ZEXTLOAD:
 383     SrcBits = MVT::getSizeInBits(cast<VTSDNode>(Op.getOperand(3))->getVT());
 384     return (Mask & ((1ULL << SrcBits)-1)) == 0; // Returning only the zext bits.
 385   case ISD::ZERO_EXTEND:
 386     SrcBits = MVT::getSizeInBits(Op.getOperand(0).getValueType());
 387     return MaskedValueIsZero(Op.getOperand(0),Mask & ((1ULL << SrcBits)-1),TLI);
 388   case ISD::AssertZext:
 389     SrcBits = MVT::getSizeInBits(cast<VTSDNode>(Op.getOperand(1))->getVT());
 390     return (Mask & ((1ULL << SrcBits)-1)) == 0; // Returning only the zext bits.
 391   case ISD::AND:
 392     // If either of the operands has zero bits, the result will too.
 393     if (MaskedValueIsZero(Op.getOperand(1), Mask, TLI) ||
 394         MaskedValueIsZero(Op.getOperand(0), Mask, TLI))
 395       return true;
 396     // (X & C1) & C2 == 0   iff   C1 & C2 == 0.
 397     if (ConstantSDNode *AndRHS = dyn_cast<ConstantSDNode>(Op.getOperand(1)))
 398       return MaskedValueIsZero(Op.getOperand(0),AndRHS->getValue() & Mask, TLI);
 399     return false;
 400   case ISD::OR:
 401   case ISD::XOR:
 402     return MaskedValueIsZero(Op.getOperand(0), Mask, TLI) &&
 403     MaskedValueIsZero(Op.getOperand(1), Mask, TLI);
 404   case ISD::SELECT:
 405     return MaskedValueIsZero(Op.getOperand(1), Mask, TLI) &&
 406     MaskedValueIsZero(Op.getOperand(2), Mask, TLI);
 407   case ISD::SELECT_CC:
 408     return MaskedValueIsZero(Op.getOperand(2), Mask, TLI) &&
 409     MaskedValueIsZero(Op.getOperand(3), Mask, TLI);
 410   case ISD::SRL:
 411     // (ushr X, C1) & C2 == 0   iff  X & (C2 << C1) == 0
 412     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
 413       uint64_t NewVal = Mask << ShAmt->getValue();
 414       SrcBits = MVT::getSizeInBits(Op.getValueType());
 415       if (SrcBits != 64) NewVal &= (1ULL << SrcBits)-1;
 416       return MaskedValueIsZero(Op.getOperand(0), NewVal, TLI);
 417     }
 418     return false;
 419   case ISD::SHL:
 420     // (ushl X, C1) & C2 == 0   iff  X & (C2 >> C1) == 0
 421     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
 422       uint64_t NewVal = Mask >> ShAmt->getValue();
 423       return MaskedValueIsZero(Op.getOperand(0), NewVal, TLI);
 424     }
 425     return false;
 426   case ISD::ADD:
 427     // (add X, Y) & C == 0 iff (X&C)|(Y&C) == 0 and all bits are low bits.
 428     if ((Mask&(Mask+1)) == 0) {  // All low bits
 429       if (MaskedValueIsZero(Op.getOperand(0), Mask, TLI) &&
 430           MaskedValueIsZero(Op.getOperand(1), Mask, TLI))
 431         return true;
 432     }
 433     break;
 434   case ISD::SUB:
 435     if (ConstantSDNode *CLHS = dyn_cast<ConstantSDNode>(Op.getOperand(0))) {
 436       // We know that the top bits of C-X are clear if X contains less bits
 437       // than C (i.e. no wrap-around can happen).  For example, 20-X is
 438       // positive if we can prove that X is >= 0 and < 16.
 439       unsigned Bits = MVT::getSizeInBits(CLHS->getValueType(0));
 440       if ((CLHS->getValue() & (1 << (Bits-1))) == 0) {  // sign bit clear
 441         unsigned NLZ = CountLeadingZeros_64(CLHS->getValue()+1);
 442         uint64_t MaskV = (1ULL << (63-NLZ))-1;
 443         if (MaskedValueIsZero(Op.getOperand(1), ~MaskV, TLI)) {
 444           // High bits are clear this value is known to be >= C.
 445           unsigned NLZ2 = CountLeadingZeros_64(CLHS->getValue());
 446           if ((Mask & ((1ULL << (64-NLZ2))-1)) == 0)
 447             return true;
 448         }
 449       }
 450     }
 451     break;
 452   case ISD::CTTZ:
 453   case ISD::CTLZ:
 454   case ISD::CTPOP:
 455     // Bit counting instructions can not set the high bits of the result
 456     // register.  The max number of bits sets depends on the input.
 457     return (Mask & (MVT::getSizeInBits(Op.getValueType())*2-1)) == 0;
 458   default: break;
 459   }
 460   return false;
 461 }
 462
 463 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 464 // that selects between the values 1 and 0, making it equivalent to a setcc.
 465 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 466 // nodes based on the type of node we are checking.  This simplifies life a
 467 // bit for the callers.
 468 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 469                               SDOperand &CC) {
 470   if (N.getOpcode() == ISD::SETCC) {
 471     LHS = N.getOperand(0);
 472     RHS = N.getOperand(1);
 473     CC  = N.getOperand(2);
 474     return true;
 475   }
 476   if (N.getOpcode() == ISD::SELECT_CC &&
 477       N.getOperand(2).getOpcode() == ISD::Constant &&
 478       N.getOperand(3).getOpcode() == ISD::Constant &&
 479       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 480       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 481     LHS = N.getOperand(0);
 482     RHS = N.getOperand(1);
 483     CC  = N.getOperand(4);
 484     return true;
 485   }
 486   return false;
 487 }
 488
 489 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 490 // one use.  If this is true, it allows the users to invert the operation for
 491 // free when it is profitable to do so.
 492 static bool isOneUseSetCC(SDOperand N) {
 493   SDOperand N0, N1, N2;
 494   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 495     return true;
 496   return false;
 497 }
 498
 499 // FIXME: This should probably go in the ISD class rather than being duplicated
 500 // in several files.
 501 static bool isCommutativeBinOp(unsigned Opcode) {
 502   switch (Opcode) {
 503     case ISD::ADD:
 504     case ISD::MUL:
 505     case ISD::AND:
 506     case ISD::OR:
 507     case ISD::XOR: return true;
 508     default: return false; // FIXME: Need commutative info for user ops!
 509   }
 510 }
 511
 512 void DAGCombiner::Run(bool RunningAfterLegalize) {
 513   // set the instance variable, so that the various visit routines may use it.
 514   AfterLegalize = RunningAfterLegalize;
 515
 516   // Add all the dag nodes to the worklist.
 517   WorkList.insert(WorkList.end(), DAG.allnodes_begin(), DAG.allnodes_end());
 518
 519   // Create a dummy node (which is not added to allnodes), that adds a reference
 520   // to the root node, preventing it from being deleted, and tracking any
 521   // changes of the root.
 522   HandleSDNode Dummy(DAG.getRoot());
 523
 524   // while the worklist isn't empty, inspect the node on the end of it and
 525   // try and combine it.
 526   while (!WorkList.empty()) {
 527     SDNode *N = WorkList.back();
 528     WorkList.pop_back();
 529
 530     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 531     // N is deleted from the DAG, since they too may now be dead or may have a
 532     // reduced number of uses, allowing other xforms.
 533     if (N->use_empty() && N != &Dummy) {
 534       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 535         WorkList.push_back(N->getOperand(i).Val);
 536
 537       removeFromWorkList(N);
 538       DAG.DeleteNode(N);
 539       continue;
 540     }
 541
 542     SDOperand RV = visit(N);
 543     if (RV.Val) {
 544       ++NodesCombined;
 545       // If we get back the same node we passed in, rather than a new node or
 546       // zero, we know that the node must have defined multiple values and
 547       // CombineTo was used.  Since CombineTo takes care of the worklist
 548       // mechanics for us, we have no work to do in this case.
 549       if (RV.Val != N) {
 550         DEBUG(std::cerr << "\nReplacing "; N->dump();
 551               std::cerr << "\nWith: "; RV.Val->dump();
 552               std::cerr << '\n');
 553         std::vector<SDNode*> NowDead;
 554         DAG.ReplaceAllUsesWith(N, std::vector<SDOperand>(1, RV), &NowDead);
 555
 556         // Push the new node and any users onto the worklist
 557         WorkList.push_back(RV.Val);
 558         AddUsersToWorkList(RV.Val);
 559
 560         // Nodes can end up on the worklist more than once.  Make sure we do
 561         // not process a node that has been replaced.
 562         removeFromWorkList(N);
 563         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 564           removeFromWorkList(NowDead[i]);
 565
 566         // Finally, since the node is now dead, remove it from the graph.
 567         DAG.DeleteNode(N);
 568       }
 569     }
 570   }
 571
 572   // If the root changed (e.g. it was a dead load, update the root).
 573   DAG.setRoot(Dummy.getValue());
 574 }
 575
 576 SDOperand DAGCombiner::visit(SDNode *N) {
 577   switch(N->getOpcode()) {
 578   default: break;
 579   case ISD::TokenFactor:        return visitTokenFactor(N);
 580   case ISD::ADD:                return visitADD(N);
 581   case ISD::SUB:                return visitSUB(N);
 582   case ISD::MUL:                return visitMUL(N);
 583   case ISD::SDIV:               return visitSDIV(N);
 584   case ISD::UDIV:               return visitUDIV(N);
 585   case ISD::SREM:               return visitSREM(N);
 586   case ISD::UREM:               return visitUREM(N);
 587   case ISD::MULHU:              return visitMULHU(N);
 588   case ISD::MULHS:              return visitMULHS(N);
 589   case ISD::AND:                return visitAND(N);
 590   case ISD::OR:                 return visitOR(N);
 591   case ISD::XOR:                return visitXOR(N);
 592   case ISD::SHL:                return visitSHL(N);
 593   case ISD::SRA:                return visitSRA(N);
 594   case ISD::SRL:                return visitSRL(N);
 595   case ISD::CTLZ:               return visitCTLZ(N);
 596   case ISD::CTTZ:               return visitCTTZ(N);
 597   case ISD::CTPOP:              return visitCTPOP(N);
 598   case ISD::SELECT:             return visitSELECT(N);
 599   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 600   case ISD::SETCC:              return visitSETCC(N);
 601   case ISD::ADD_PARTS:          return visitADD_PARTS(N);
 602   case ISD::SUB_PARTS:          return visitSUB_PARTS(N);
 603   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 604   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 605   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 606   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 607   case ISD::FADD:               return visitFADD(N);
 608   case ISD::FSUB:               return visitFSUB(N);
 609   case ISD::FMUL:               return visitFMUL(N);
 610   case ISD::FDIV:               return visitFDIV(N);
 611   case ISD::FREM:               return visitFREM(N);
 612   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 613   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 614   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 615   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 616   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 617   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 618   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 619   case ISD::FNEG:               return visitFNEG(N);
 620   case ISD::FABS:               return visitFABS(N);
 621   case ISD::BRCOND:             return visitBRCOND(N);
 622   case ISD::BRCONDTWOWAY:       return visitBRCONDTWOWAY(N);
 623   case ISD::BR_CC:              return visitBR_CC(N);
 624   case ISD::BRTWOWAY_CC:        return visitBRTWOWAY_CC(N);
 625   case ISD::LOAD:               return visitLOAD(N);
 626   case ISD::STORE:              return visitSTORE(N);
 627   }
 628   return SDOperand();
 629 }
 630
 631 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 632   std::vector<SDOperand> Ops;
 633   bool Changed = false;
 634
 635   // If the token factor has two operands and one is the entry token, replace
 636   // the token factor with the other operand.
 637   if (N->getNumOperands() == 2) {
 638     if (N->getOperand(0).getOpcode() == ISD::EntryToken)
 639       return N->getOperand(1);
 640     if (N->getOperand(1).getOpcode() == ISD::EntryToken)
 641       return N->getOperand(0);
 642   }
 643
 644   // fold (tokenfactor (tokenfactor)) -> tokenfactor
 645   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
 646     SDOperand Op = N->getOperand(i);
 647     if (Op.getOpcode() == ISD::TokenFactor && Op.hasOneUse()) {
 648       Changed = true;
 649       for (unsigned j = 0, e = Op.getNumOperands(); j != e; ++j)
 650         Ops.push_back(Op.getOperand(j));
 651     } else {
 652       Ops.push_back(Op);
 653     }
 654   }
 655   if (Changed)
 656     return DAG.getNode(ISD::TokenFactor, MVT::Other, Ops);
 657   return SDOperand();
 658 }
 659
 660 SDOperand DAGCombiner::visitADD(SDNode *N) {
 661   SDOperand N0 = N->getOperand(0);
 662   SDOperand N1 = N->getOperand(1);
 663   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 664   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 665   MVT::ValueType VT = N0.getValueType();
 666
 667   // fold (add c1, c2) -> c1+c2
 668   if (N0C && N1C)
 669     return DAG.getConstant(N0C->getValue() + N1C->getValue(), VT);
 670   // canonicalize constant to RHS
 671   if (N0C && !N1C)
 672     return DAG.getNode(ISD::ADD, VT, N1, N0);
 673   // fold (add x, 0) -> x
 674   if (N1C && N1C->isNullValue())
 675     return N0;
 676   // fold (add (add x, c1), c2) -> (add x, c1+c2)
 677   if (N1C && N0.getOpcode() == ISD::ADD) {
 678     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
 679     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
 680     if (N00C)
 681       return DAG.getNode(ISD::ADD, VT, N0.getOperand(1),
 682                          DAG.getConstant(N1C->getValue()+N00C->getValue(), VT));
 683     if (N01C)
 684       return DAG.getNode(ISD::ADD, VT, N0.getOperand(0),
 685                          DAG.getConstant(N1C->getValue()+N01C->getValue(), VT));
 686   }
 687   // fold ((0-A) + B) -> B-A
 688   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 689       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 690     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 691   // fold (A + (0-B)) -> A-B
 692   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 693       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 694     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 695   // fold (A+(B-A)) -> B
 696   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 697     return N1.getOperand(0);
 698   return SDOperand();
 699 }
 700
 701 SDOperand DAGCombiner::visitSUB(SDNode *N) {
 702   SDOperand N0 = N->getOperand(0);
 703   SDOperand N1 = N->getOperand(1);
 704   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 705   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 706
 707   // fold (sub x, x) -> 0
 708   if (N0 == N1)
 709     return DAG.getConstant(0, N->getValueType(0));
 710
 711   // fold (sub c1, c2) -> c1-c2
 712   if (N0C && N1C)
 713     return DAG.getConstant(N0C->getValue() - N1C->getValue(),
 714                            N->getValueType(0));
 715   // fold (sub x, c) -> (add x, -c)
 716   if (N1C)
 717     return DAG.getNode(ISD::ADD, N0.getValueType(), N0,
 718                        DAG.getConstant(-N1C->getValue(), N0.getValueType()));
 719
 720   // fold (A+B)-A -> B
 721   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
 722     return N0.getOperand(1);
 723   // fold (A+B)-B -> A
 724   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
 725     return N0.getOperand(0);
 726   return SDOperand();
 727 }
 728
 729 SDOperand DAGCombiner::visitMUL(SDNode *N) {
 730   SDOperand N0 = N->getOperand(0);
 731   SDOperand N1 = N->getOperand(1);
 732   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 733   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 734   MVT::ValueType VT = N0.getValueType();
 735
 736   // fold (mul c1, c2) -> c1*c2
 737   if (N0C && N1C)
 738     return DAG.getConstant(N0C->getValue() * N1C->getValue(), VT);
 739   // canonicalize constant to RHS
 740   if (N0C && !N1C)
 741     return DAG.getNode(ISD::MUL, VT, N1, N0);
 742   // fold (mul x, 0) -> 0
 743   if (N1C && N1C->isNullValue())
 744     return N1;
 745   // fold (mul x, -1) -> 0-x
 746   if (N1C && N1C->isAllOnesValue())
 747     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
 748   // fold (mul x, (1 << c)) -> x << c
 749   if (N1C && isPowerOf2_64(N1C->getValue()))
 750     return DAG.getNode(ISD::SHL, VT, N0,
 751                        DAG.getConstant(Log2_64(N1C->getValue()),
 752                                        TLI.getShiftAmountTy()));
 753   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
 754   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
 755     // FIXME: If the input is something that is easily negated (e.g. a
 756     // single-use add), we should put the negate there.
 757     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
 758                        DAG.getNode(ISD::SHL, VT, N0,
 759                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
 760                                             TLI.getShiftAmountTy())));
 761   }
 762
 763
 764   // fold (mul (mul x, c1), c2) -> (mul x, c1*c2)
 765   if (N1C && N0.getOpcode() == ISD::MUL) {
 766     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
 767     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
 768     if (N00C)
 769       return DAG.getNode(ISD::MUL, VT, N0.getOperand(1),
 770                          DAG.getConstant(N1C->getValue()*N00C->getValue(), VT));
 771     if (N01C)
 772       return DAG.getNode(ISD::MUL, VT, N0.getOperand(0),
 773                          DAG.getConstant(N1C->getValue()*N01C->getValue(), VT));
 774   }
 775   return SDOperand();
 776 }
 777
 778 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
 779   SDOperand N0 = N->getOperand(0);
 780   SDOperand N1 = N->getOperand(1);
 781   MVT::ValueType VT = N->getValueType(0);
 782   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 783   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 784
 785   // fold (sdiv c1, c2) -> c1/c2
 786   if (N0C && N1C && !N1C->isNullValue())
 787     return DAG.getConstant(N0C->getSignExtended() / N1C->getSignExtended(),
 788                            N->getValueType(0));
 789   // fold (sdiv X, 1) -> X
 790   if (N1C && N1C->getSignExtended() == 1LL)
 791     return N0;
 792   // fold (sdiv X, -1) -> 0-X
 793   if (N1C && N1C->isAllOnesValue())
 794     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
 795   // If we know the sign bits of both operands are zero, strength reduce to a
 796   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
 797   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
 798   if (MaskedValueIsZero(N1, SignBit, TLI) &&
 799       MaskedValueIsZero(N0, SignBit, TLI))
 800     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
 801   // fold (sdiv X, pow2) -> (add (sra X, log(pow2)), (srl X, sizeof(X)-1))
 802   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
 803       (isPowerOf2_64(N1C->getSignExtended()) ||
 804        isPowerOf2_64(-N1C->getSignExtended()))) {
 805     // If dividing by powers of two is cheap, then don't perform the following
 806     // fold.
 807     if (TLI.isPow2DivCheap())
 808       return SDOperand();
 809     int64_t pow2 = N1C->getSignExtended();
 810     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
 811     SDOperand SRL = DAG.getNode(ISD::SRL, VT, N0,
 812                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
 813                                                 TLI.getShiftAmountTy()));
 814     WorkList.push_back(SRL.Val);
 815     SDOperand SGN = DAG.getNode(ISD::ADD, VT, N0, SRL);
 816     WorkList.push_back(SGN.Val);
 817     SDOperand SRA = DAG.getNode(ISD::SRA, VT, SGN,
 818                                 DAG.getConstant(Log2_64(abs2),
 819                                                 TLI.getShiftAmountTy()));
 820     // If we're dividing by a positive value, we're done.  Otherwise, we must
 821     // negate the result.
 822     if (pow2 > 0)
 823       return SRA;
 824     WorkList.push_back(SRA.Val);
 825     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
 826   }
 827   // if integer divide is expensive and we satisfy the requirements, emit an
 828   // alternate sequence.
 829   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
 830       !TLI.isIntDivCheap()) {
 831     SDOperand Op = BuildSDIV(N);
 832     if (Op.Val) return Op;
 833   }
 834   return SDOperand();
 835 }
 836
 837 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
 838   SDOperand N0 = N->getOperand(0);
 839   SDOperand N1 = N->getOperand(1);
 840   MVT::ValueType VT = N->getValueType(0);
 841   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
 842   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
 843
 844   // fold (udiv c1, c2) -> c1/c2
 845   if (N0C && N1C && !N1C->isNullValue())
 846     return DAG.getConstant(N0C->getValue() / N1C->getValue(),
 847                            N->getValueType(0));
 848   // fold (udiv x, (1 << c)) -> x >>u c
 849   if (N1C && isPowerOf2_64(N1C->getValue()))
 850     return DAG.getNode(ISD::SRL, N->getValueType(0), N0,
 851                        DAG.getConstant(Log2_64(N1C->getValue()),
 852                                        TLI.getShiftAmountTy()));
 853   // fold (udiv x, c) -> alternate
 854   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
 855     SDOperand Op = BuildUDIV(N);
 856     if (Op.Val) return Op;
 857   }
 858
 859   return SDOperand();
 860 }
 861
 862 SDOperand DAGCombiner::visitSREM(SDNode *N) {
 863   SDOperand N0 = N->getOperand(0);
 864   SDOperand N1 = N->getOperand(1);
 865   MVT::ValueType VT = N->getValueType(0);
 866   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 867   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 868
 869   // fold (srem c1, c2) -> c1%c2
 870   if (N0C && N1C && !N1C->isNullValue())
 871     return DAG.getConstant(N0C->getSignExtended() % N1C->getSignExtended(),
 872                            N->getValueType(0));
 873   // If we know the sign bits of both operands are zero, strength reduce to a
 874   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
 875   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
 876   if (MaskedValueIsZero(N1, SignBit, TLI) &&
 877       MaskedValueIsZero(N0, SignBit, TLI))
 878     return DAG.getNode(ISD::UREM, N1.getValueType(), N0, N1);
 879   return SDOperand();
 880 }
 881
 882 SDOperand DAGCombiner::visitUREM(SDNode *N) {
 883   SDOperand N0 = N->getOperand(0);
 884   SDOperand N1 = N->getOperand(1);
 885   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 886   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 887
 888   // fold (urem c1, c2) -> c1%c2
 889   if (N0C && N1C && !N1C->isNullValue())
 890     return DAG.getConstant(N0C->getValue() % N1C->getValue(),
 891                            N->getValueType(0));
 892   // fold (urem x, pow2) -> (and x, pow2-1)
 893   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
 894     return DAG.getNode(ISD::AND, N0.getValueType(), N0,
 895                        DAG.getConstant(N1C->getValue()-1, N1.getValueType()));
 896   return SDOperand();
 897 }
 898
 899 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
 900   SDOperand N0 = N->getOperand(0);
 901   SDOperand N1 = N->getOperand(1);
 902   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 903
 904   // fold (mulhs x, 0) -> 0
 905   if (N1C && N1C->isNullValue())
 906     return N1;
 907   // fold (mulhs x, 1) -> (sra x, size(x)-1)
 908   if (N1C && N1C->getValue() == 1)
 909     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
 910                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
 911                                        TLI.getShiftAmountTy()));
 912   return SDOperand();
 913 }
 914
 915 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
 916   SDOperand N0 = N->getOperand(0);
 917   SDOperand N1 = N->getOperand(1);
 918   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 919
 920   // fold (mulhu x, 0) -> 0
 921   if (N1C && N1C->isNullValue())
 922     return N1;
 923   // fold (mulhu x, 1) -> 0
 924   if (N1C && N1C->getValue() == 1)
 925     return DAG.getConstant(0, N0.getValueType());
 926   return SDOperand();
 927 }
 928
 929 SDOperand DAGCombiner::visitAND(SDNode *N) {
 930   SDOperand N0 = N->getOperand(0);
 931   SDOperand N1 = N->getOperand(1);
 932   SDOperand LL, LR, RL, RR, CC0, CC1;
 933   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 934   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 935   MVT::ValueType VT = N1.getValueType();
 936   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
 937
 938   // fold (and c1, c2) -> c1&c2
 939   if (N0C && N1C)
 940     return DAG.getConstant(N0C->getValue() & N1C->getValue(), VT);
 941   // canonicalize constant to RHS
 942   if (N0C && !N1C)
 943     return DAG.getNode(ISD::AND, VT, N1, N0);
 944   // fold (and x, -1) -> x
 945   if (N1C && N1C->isAllOnesValue())
 946     return N0;
 947   // if (and x, c) is known to be zero, return 0
 948   if (N1C && MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits),TLI))
 949     return DAG.getConstant(0, VT);
 950   // fold (and x, c) -> x iff (x & ~c) == 0
 951   if (N1C && MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits)),
 952                                TLI))
 953     return N0;
 954   // fold (and (and x, c1), c2) -> (and x, c1^c2)
 955   if (N1C && N0.getOpcode() == ISD::AND) {
 956     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
 957     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
 958     if (N00C)
 959       return DAG.getNode(ISD::AND, VT, N0.getOperand(1),
 960                          DAG.getConstant(N1C->getValue()&N00C->getValue(), VT));
 961     if (N01C)
 962       return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
 963                          DAG.getConstant(N1C->getValue()&N01C->getValue(), VT));
 964   }
 965   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
 966   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG) {
 967     unsigned ExtendBits =
 968     MVT::getSizeInBits(cast<VTSDNode>(N0.getOperand(1))->getVT());
 969     if ((N1C->getValue() & (~0ULL << ExtendBits)) == 0)
 970       return DAG.getNode(ISD::AND, VT, N0.getOperand(0), N1);
 971   }
 972   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
 973   if (N0.getOpcode() == ISD::OR && N1C)
 974     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
 975       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
 976         return N1;
 977   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
 978   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
 979     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
 980     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
 981
 982     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
 983         MVT::isInteger(LL.getValueType())) {
 984       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
 985       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
 986         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
 987         WorkList.push_back(ORNode.Val);
 988         return DAG.getSetCC(VT, ORNode, LR, Op1);
 989       }
 990       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
 991       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
 992         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
 993         WorkList.push_back(ANDNode.Val);
 994         return DAG.getSetCC(VT, ANDNode, LR, Op1);
 995       }
 996       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
 997       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
 998         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
 999         WorkList.push_back(ORNode.Val);
1000         return DAG.getSetCC(VT, ORNode, LR, Op1);
1001       }
1002     }
1003     // canonicalize equivalent to ll == rl
1004     if (LL == RR && LR == RL) {
1005       Op1 = ISD::getSetCCSwappedOperands(Op1);
1006       std::swap(RL, RR);
1007     }
1008     if (LL == RL && LR == RR) {
1009       bool isInteger = MVT::isInteger(LL.getValueType());
1010       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1011       if (Result != ISD::SETCC_INVALID)
1012         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1013     }
1014   }
1015   // fold (and (zext x), (zext y)) -> (zext (and x, y))
1016   if (N0.getOpcode() == ISD::ZERO_EXTEND &&
1017       N1.getOpcode() == ISD::ZERO_EXTEND &&
1018       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1019     SDOperand ANDNode = DAG.getNode(ISD::AND, N0.getOperand(0).getValueType(),
1020                                     N0.getOperand(0), N1.getOperand(0));
1021     WorkList.push_back(ANDNode.Val);
1022     return DAG.getNode(ISD::ZERO_EXTEND, VT, ANDNode);
1023   }
1024   // fold (and (shl/srl x), (shl/srl y)) -> (shl/srl (and x, y))
1025   if (((N0.getOpcode() == ISD::SHL && N1.getOpcode() == ISD::SHL) ||
1026        (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SRL)) &&
1027       N0.getOperand(1) == N1.getOperand(1)) {
1028     SDOperand ANDNode = DAG.getNode(ISD::AND, N0.getOperand(0).getValueType(),
1029                                     N0.getOperand(0), N1.getOperand(0));
1030     WorkList.push_back(ANDNode.Val);
1031     return DAG.getNode(N0.getOpcode(), VT, ANDNode, N0.getOperand(1));
1032   }
1033   // fold (and (sra)) -> (and (srl)) when possible.
1034   if (N0.getOpcode() == ISD::SRA && N0.Val->hasOneUse())
1035     if (ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
1036       // If the RHS of the AND has zeros where the sign bits of the SRA will
1037       // land, turn the SRA into an SRL.
1038       if (MaskedValueIsZero(N1, (~0ULL << (OpSizeInBits-N01C->getValue())) &
1039                             (~0ULL>>(64-OpSizeInBits)), TLI)) {
1040         WorkList.push_back(N);
1041         CombineTo(N0.Val, DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
1042                                       N0.getOperand(1)));
1043         return SDOperand();
1044       }
1045     }
1046
1047   // fold (zext_inreg (extload x)) -> (zextload x)
1048   if (N0.getOpcode() == ISD::EXTLOAD) {
1049     MVT::ValueType EVT = cast<VTSDNode>(N0.getOperand(3))->getVT();
1050     // If we zero all the possible extended bits, then we can turn this into
1051     // a zextload if we are running before legalize or the operation is legal.
1052     if (MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT), TLI) &&
1053         (!AfterLegalize || TLI.isOperationLegal(ISD::ZEXTLOAD, EVT))) {
1054       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, N0.getOperand(0),
1055                                          N0.getOperand(1), N0.getOperand(2),
1056                                          EVT);
1057       WorkList.push_back(N);
1058       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1059       return SDOperand();
1060     }
1061   }
1062   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1063   if (N0.getOpcode() == ISD::SEXTLOAD && N0.hasOneUse()) {
1064     MVT::ValueType EVT = cast<VTSDNode>(N0.getOperand(3))->getVT();
1065     // If we zero all the possible extended bits, then we can turn this into
1066     // a zextload if we are running before legalize or the operation is legal.
1067     if (MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT), TLI) &&
1068         (!AfterLegalize || TLI.isOperationLegal(ISD::ZEXTLOAD, EVT))) {
1069       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, N0.getOperand(0),
1070                                          N0.getOperand(1), N0.getOperand(2),
1071                                          EVT);
1072       WorkList.push_back(N);
1073       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1074       return SDOperand();
1075     }
1076   }
1077   return SDOperand();
1078 }
1079
1080 SDOperand DAGCombiner::visitOR(SDNode *N) {
1081   SDOperand N0 = N->getOperand(0);
1082   SDOperand N1 = N->getOperand(1);
1083   SDOperand LL, LR, RL, RR, CC0, CC1;
1084   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1085   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1086   MVT::ValueType VT = N1.getValueType();
1087   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1088
1089   // fold (or c1, c2) -> c1|c2
1090   if (N0C && N1C)
1091     return DAG.getConstant(N0C->getValue() | N1C->getValue(),
1092                            N->getValueType(0));
1093   // canonicalize constant to RHS
1094   if (N0C && !N1C)
1095     return DAG.getNode(ISD::OR, VT, N1, N0);
1096   // fold (or x, 0) -> x
1097   if (N1C && N1C->isNullValue())
1098     return N0;
1099   // fold (or x, -1) -> -1
1100   if (N1C && N1C->isAllOnesValue())
1101     return N1;
1102   // fold (or x, c) -> c iff (x & ~c) == 0
1103   if (N1C && MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits)),
1104                                TLI))
1105     return N1;
1106   // fold (or (or x, c1), c2) -> (or x, c1|c2)
1107   if (N1C && N0.getOpcode() == ISD::OR) {
1108     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
1109     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
1110     if (N00C)
1111       return DAG.getNode(ISD::OR, VT, N0.getOperand(1),
1112                          DAG.getConstant(N1C->getValue()|N00C->getValue(), VT));
1113     if (N01C)
1114       return DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1115                          DAG.getConstant(N1C->getValue()|N01C->getValue(), VT));
1116   } else if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1117              isa<ConstantSDNode>(N0.getOperand(1))) {
1118     // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1119     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1120     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1121                                                  N1),
1122                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1123   }
1124
1125
1126   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1127   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1128     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1129     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1130
1131     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1132         MVT::isInteger(LL.getValueType())) {
1133       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1134       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1135       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1136           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1137         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1138         WorkList.push_back(ORNode.Val);
1139         return DAG.getSetCC(VT, ORNode, LR, Op1);
1140       }
1141       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1142       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1143       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1144           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1145         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1146         WorkList.push_back(ANDNode.Val);
1147         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1148       }
1149     }
1150     // canonicalize equivalent to ll == rl
1151     if (LL == RR && LR == RL) {
1152       Op1 = ISD::getSetCCSwappedOperands(Op1);
1153       std::swap(RL, RR);
1154     }
1155     if (LL == RL && LR == RR) {
1156       bool isInteger = MVT::isInteger(LL.getValueType());
1157       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1158       if (Result != ISD::SETCC_INVALID)
1159         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1160     }
1161   }
1162   // fold (or (zext x), (zext y)) -> (zext (or x, y))
1163   if (N0.getOpcode() == ISD::ZERO_EXTEND &&
1164       N1.getOpcode() == ISD::ZERO_EXTEND &&
1165       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1166     SDOperand ORNode = DAG.getNode(ISD::OR, N0.getOperand(0).getValueType(),
1167                                    N0.getOperand(0), N1.getOperand(0));
1168     WorkList.push_back(ORNode.Val);
1169     return DAG.getNode(ISD::ZERO_EXTEND, VT, ORNode);
1170   }
1171   return SDOperand();
1172 }
1173
1174 SDOperand DAGCombiner::visitXOR(SDNode *N) {
1175   SDOperand N0 = N->getOperand(0);
1176   SDOperand N1 = N->getOperand(1);
1177   SDOperand LHS, RHS, CC;
1178   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1179   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1180   MVT::ValueType VT = N0.getValueType();
1181
1182   // fold (xor c1, c2) -> c1^c2
1183   if (N0C && N1C)
1184     return DAG.getConstant(N0C->getValue() ^ N1C->getValue(), VT);
1185   // canonicalize constant to RHS
1186   if (N0C && !N1C)
1187     return DAG.getNode(ISD::XOR, VT, N1, N0);
1188   // fold (xor x, 0) -> x
1189   if (N1C && N1C->isNullValue())
1190     return N0;
1191   // fold !(x cc y) -> (x !cc y)
1192   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
1193     bool isInt = MVT::isInteger(LHS.getValueType());
1194     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
1195                                                isInt);
1196     if (N0.getOpcode() == ISD::SETCC)
1197       return DAG.getSetCC(VT, LHS, RHS, NotCC);
1198     if (N0.getOpcode() == ISD::SELECT_CC)
1199       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
1200     assert(0 && "Unhandled SetCC Equivalent!");
1201     abort();
1202   }
1203   // fold !(x or y) -> (!x and !y) iff x or y are setcc
1204   if (N1C && N1C->getValue() == 1 &&
1205       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
1206     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
1207     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
1208       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
1209       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
1210       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
1211       WorkList.push_back(LHS.Val); WorkList.push_back(RHS.Val);
1212       return DAG.getNode(NewOpcode, VT, LHS, RHS);
1213     }
1214   }
1215   // fold !(x or y) -> (!x and !y) iff x or y are constants
1216   if (N1C && N1C->isAllOnesValue() &&
1217       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
1218     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
1219     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
1220       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
1221       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
1222       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
1223       WorkList.push_back(LHS.Val); WorkList.push_back(RHS.Val);
1224       return DAG.getNode(NewOpcode, VT, LHS, RHS);
1225     }
1226   }
1227   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
1228   if (N1C && N0.getOpcode() == ISD::XOR) {
1229     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
1230     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
1231     if (N00C)
1232       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
1233                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
1234     if (N01C)
1235       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
1236                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
1237   }
1238   // fold (xor x, x) -> 0
1239   if (N0 == N1)
1240     return DAG.getConstant(0, VT);
1241   // fold (xor (zext x), (zext y)) -> (zext (xor x, y))
1242   if (N0.getOpcode() == ISD::ZERO_EXTEND &&
1243       N1.getOpcode() == ISD::ZERO_EXTEND &&
1244       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1245     SDOperand XORNode = DAG.getNode(ISD::XOR, N0.getOperand(0).getValueType(),
1246                                    N0.getOperand(0), N1.getOperand(0));
1247     WorkList.push_back(XORNode.Val);
1248     return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
1249   }
1250   return SDOperand();
1251 }
1252
1253 SDOperand DAGCombiner::visitSHL(SDNode *N) {
1254   SDOperand N0 = N->getOperand(0);
1255   SDOperand N1 = N->getOperand(1);
1256   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1257   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1258   MVT::ValueType VT = N0.getValueType();
1259   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1260
1261   // fold (shl c1, c2) -> c1<<c2
1262   if (N0C && N1C)
1263     return DAG.getConstant(N0C->getValue() << N1C->getValue(), VT);
1264   // fold (shl 0, x) -> 0
1265   if (N0C && N0C->isNullValue())
1266     return N0;
1267   // fold (shl x, c >= size(x)) -> undef
1268   if (N1C && N1C->getValue() >= OpSizeInBits)
1269     return DAG.getNode(ISD::UNDEF, VT);
1270   // fold (shl x, 0) -> x
1271   if (N1C && N1C->isNullValue())
1272     return N0;
1273   // if (shl x, c) is known to be zero, return 0
1274   if (N1C && MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits),TLI))
1275     return DAG.getConstant(0, VT);
1276   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
1277   if (N1C && N0.getOpcode() == ISD::SHL &&
1278       N0.getOperand(1).getOpcode() == ISD::Constant) {
1279     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1280     uint64_t c2 = N1C->getValue();
1281     if (c1 + c2 > OpSizeInBits)
1282       return DAG.getConstant(0, VT);
1283     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
1284                        DAG.getConstant(c1 + c2, N1.getValueType()));
1285   }
1286   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
1287   //                               (srl (and x, -1 << c1), c1-c2)
1288   if (N1C && N0.getOpcode() == ISD::SRL &&
1289       N0.getOperand(1).getOpcode() == ISD::Constant) {
1290     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1291     uint64_t c2 = N1C->getValue();
1292     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
1293                                  DAG.getConstant(~0ULL << c1, VT));
1294     if (c2 > c1)
1295       return DAG.getNode(ISD::SHL, VT, Mask,
1296                          DAG.getConstant(c2-c1, N1.getValueType()));
1297     else
1298       return DAG.getNode(ISD::SRL, VT, Mask,
1299                          DAG.getConstant(c1-c2, N1.getValueType()));
1300   }
1301   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
1302   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
1303     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
1304                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
1305   return SDOperand();
1306 }
1307
1308 SDOperand DAGCombiner::visitSRA(SDNode *N) {
1309   SDOperand N0 = N->getOperand(0);
1310   SDOperand N1 = N->getOperand(1);
1311   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1312   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1313   MVT::ValueType VT = N0.getValueType();
1314   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1315
1316   // fold (sra c1, c2) -> c1>>c2
1317   if (N0C && N1C)
1318     return DAG.getConstant(N0C->getSignExtended() >> N1C->getValue(), VT);
1319   // fold (sra 0, x) -> 0
1320   if (N0C && N0C->isNullValue())
1321     return N0;
1322   // fold (sra -1, x) -> -1
1323   if (N0C && N0C->isAllOnesValue())
1324     return N0;
1325   // fold (sra x, c >= size(x)) -> undef
1326   if (N1C && N1C->getValue() >= OpSizeInBits)
1327     return DAG.getNode(ISD::UNDEF, VT);
1328   // fold (sra x, 0) -> x
1329   if (N1C && N1C->isNullValue())
1330     return N0;
1331   // If the sign bit is known to be zero, switch this to a SRL.
1332   if (MaskedValueIsZero(N0, (1ULL << (OpSizeInBits-1)), TLI))
1333     return DAG.getNode(ISD::SRL, VT, N0, N1);
1334   return SDOperand();
1335 }
1336
1337 SDOperand DAGCombiner::visitSRL(SDNode *N) {
1338   SDOperand N0 = N->getOperand(0);
1339   SDOperand N1 = N->getOperand(1);
1340   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1341   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1342   MVT::ValueType VT = N0.getValueType();
1343   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1344
1345   // fold (srl c1, c2) -> c1 >>u c2
1346   if (N0C && N1C)
1347     return DAG.getConstant(N0C->getValue() >> N1C->getValue(), VT);
1348   // fold (srl 0, x) -> 0
1349   if (N0C && N0C->isNullValue())
1350     return N0;
1351   // fold (srl x, c >= size(x)) -> undef
1352   if (N1C && N1C->getValue() >= OpSizeInBits)
1353     return DAG.getNode(ISD::UNDEF, VT);
1354   // fold (srl x, 0) -> x
1355   if (N1C && N1C->isNullValue())
1356     return N0;
1357   // if (srl x, c) is known to be zero, return 0
1358   if (N1C && MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits),TLI))
1359     return DAG.getConstant(0, VT);
1360   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
1361   if (N1C && N0.getOpcode() == ISD::SRL &&
1362       N0.getOperand(1).getOpcode() == ISD::Constant) {
1363     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1364     uint64_t c2 = N1C->getValue();
1365     if (c1 + c2 > OpSizeInBits)
1366       return DAG.getConstant(0, VT);
1367     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
1368                        DAG.getConstant(c1 + c2, N1.getValueType()));
1369   }
1370   return SDOperand();
1371 }
1372
1373 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
1374   SDOperand N0 = N->getOperand(0);
1375   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1376
1377   // fold (ctlz c1) -> c2
1378   if (N0C)
1379     return DAG.getConstant(CountLeadingZeros_64(N0C->getValue()),
1380                            N0.getValueType());
1381   return SDOperand();
1382 }
1383
1384 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
1385   SDOperand N0 = N->getOperand(0);
1386   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1387
1388   // fold (cttz c1) -> c2
1389   if (N0C)
1390     return DAG.getConstant(CountTrailingZeros_64(N0C->getValue()),
1391                            N0.getValueType());
1392   return SDOperand();
1393 }
1394
1395 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
1396   SDOperand N0 = N->getOperand(0);
1397   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1398
1399   // fold (ctpop c1) -> c2
1400   if (N0C)
1401     return DAG.getConstant(CountPopulation_64(N0C->getValue()),
1402                            N0.getValueType());
1403   return SDOperand();
1404 }
1405
1406 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
1407   SDOperand N0 = N->getOperand(0);
1408   SDOperand N1 = N->getOperand(1);
1409   SDOperand N2 = N->getOperand(2);
1410   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1411   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1412   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
1413   MVT::ValueType VT = N->getValueType(0);
1414
1415   // fold select C, X, X -> X
1416   if (N1 == N2)
1417     return N1;
1418   // fold select true, X, Y -> X
1419   if (N0C && !N0C->isNullValue())
1420     return N1;
1421   // fold select false, X, Y -> Y
1422   if (N0C && N0C->isNullValue())
1423     return N2;
1424   // fold select C, 1, X -> C | X
1425   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
1426     return DAG.getNode(ISD::OR, VT, N0, N2);
1427   // fold select C, 0, X -> ~C & X
1428   // FIXME: this should check for C type == X type, not i1?
1429   if (MVT::i1 == VT && N1C && N1C->isNullValue()) {
1430     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
1431     WorkList.push_back(XORNode.Val);
1432     return DAG.getNode(ISD::AND, VT, XORNode, N2);
1433   }
1434   // fold select C, X, 1 -> ~C | X
1435   if (MVT::i1 == VT && N2C && N2C->getValue() == 1) {
1436     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
1437     WorkList.push_back(XORNode.Val);
1438     return DAG.getNode(ISD::OR, VT, XORNode, N1);
1439   }
1440   // fold select C, X, 0 -> C & X
1441   // FIXME: this should check for C type == X type, not i1?
1442   if (MVT::i1 == VT && N2C && N2C->isNullValue())
1443     return DAG.getNode(ISD::AND, VT, N0, N1);
1444   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
1445   if (MVT::i1 == VT && N0 == N1)
1446     return DAG.getNode(ISD::OR, VT, N0, N2);
1447   // fold X ? Y : X --> X ? Y : 0 --> X & Y
1448   if (MVT::i1 == VT && N0 == N2)
1449     return DAG.getNode(ISD::AND, VT, N0, N1);
1450
1451   // If we can fold this based on the true/false value, do so.
1452   if (SimplifySelectOps(N, N1, N2))
1453     return SDOperand();
1454
1455   // fold selects based on a setcc into other things, such as min/max/abs
1456   if (N0.getOpcode() == ISD::SETCC)
1457     return SimplifySelect(N0, N1, N2);
1458   return SDOperand();
1459 }
1460
1461 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
1462   SDOperand N0 = N->getOperand(0);
1463   SDOperand N1 = N->getOperand(1);
1464   SDOperand N2 = N->getOperand(2);
1465   SDOperand N3 = N->getOperand(3);
1466   SDOperand N4 = N->getOperand(4);
1467   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1468   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1469   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
1470   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
1471
1472   // Determine if the condition we're dealing with is constant
1473   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
1474   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
1475
1476   // fold select_cc lhs, rhs, x, x, cc -> x
1477   if (N2 == N3)
1478     return N2;
1479
1480   // If we can fold this based on the true/false value, do so.
1481   if (SimplifySelectOps(N, N2, N3))
1482     return SDOperand();
1483
1484   // fold select_cc into other things, such as min/max/abs
1485   return SimplifySelectCC(N0, N1, N2, N3, CC);
1486 }
1487
1488 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
1489   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
1490                        cast<CondCodeSDNode>(N->getOperand(2))->get());
1491 }
1492
1493 SDOperand DAGCombiner::visitADD_PARTS(SDNode *N) {
1494   SDOperand LHSLo = N->getOperand(0);
1495   SDOperand RHSLo = N->getOperand(2);
1496   MVT::ValueType VT = LHSLo.getValueType();
1497
1498   // fold (a_Hi, 0) + (b_Hi, b_Lo) -> (b_Hi + a_Hi, b_Lo)
1499   if (MaskedValueIsZero(LHSLo, (1ULL << MVT::getSizeInBits(VT))-1, TLI)) {
1500     SDOperand Hi = DAG.getNode(ISD::ADD, VT, N->getOperand(1),
1501                                N->getOperand(3));
1502     WorkList.push_back(Hi.Val);
1503     CombineTo(N, RHSLo, Hi);
1504     return SDOperand();
1505   }
1506   // fold (a_Hi, a_Lo) + (b_Hi, 0) -> (a_Hi + b_Hi, a_Lo)
1507   if (MaskedValueIsZero(RHSLo, (1ULL << MVT::getSizeInBits(VT))-1, TLI)) {
1508     SDOperand Hi = DAG.getNode(ISD::ADD, VT, N->getOperand(1),
1509                                N->getOperand(3));
1510     WorkList.push_back(Hi.Val);
1511     CombineTo(N, LHSLo, Hi);
1512     return SDOperand();
1513   }
1514   return SDOperand();
1515 }
1516
1517 SDOperand DAGCombiner::visitSUB_PARTS(SDNode *N) {
1518   SDOperand LHSLo = N->getOperand(0);
1519   SDOperand RHSLo = N->getOperand(2);
1520   MVT::ValueType VT = LHSLo.getValueType();
1521
1522   // fold (a_Hi, a_Lo) - (b_Hi, 0) -> (a_Hi - b_Hi, a_Lo)
1523   if (MaskedValueIsZero(RHSLo, (1ULL << MVT::getSizeInBits(VT))-1, TLI)) {
1524     SDOperand Hi = DAG.getNode(ISD::SUB, VT, N->getOperand(1),
1525                                N->getOperand(3));
1526     WorkList.push_back(Hi.Val);
1527     CombineTo(N, LHSLo, Hi);
1528     return SDOperand();
1529   }
1530   return SDOperand();
1531 }
1532
1533 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
1534   SDOperand N0 = N->getOperand(0);
1535   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1536   MVT::ValueType VT = N->getValueType(0);
1537
1538   // fold (sext c1) -> c1
1539   if (N0C)
1540     return DAG.getConstant(N0C->getSignExtended(), VT);
1541   // fold (sext (sext x)) -> (sext x)
1542   if (N0.getOpcode() == ISD::SIGN_EXTEND)
1543     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
1544   // fold (sext (sextload x)) -> (sextload x)
1545   if (N0.getOpcode() == ISD::SEXTLOAD && VT == N0.getValueType())
1546     return N0;
1547   // fold (sext (load x)) -> (sextload x)
1548   if (N0.getOpcode() == ISD::LOAD && N0.hasOneUse()) {
1549     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, N0.getOperand(0),
1550                                        N0.getOperand(1), N0.getOperand(2),
1551                                        N0.getValueType());
1552     WorkList.push_back(N);
1553     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
1554               ExtLoad.getValue(1));
1555     return SDOperand();
1556   }
1557   return SDOperand();
1558 }
1559
1560 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
1561   SDOperand N0 = N->getOperand(0);
1562   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1563   MVT::ValueType VT = N->getValueType(0);
1564
1565   // fold (zext c1) -> c1
1566   if (N0C)
1567     return DAG.getConstant(N0C->getValue(), VT);
1568   // fold (zext (zext x)) -> (zext x)
1569   if (N0.getOpcode() == ISD::ZERO_EXTEND)
1570     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
1571   return SDOperand();
1572 }
1573
1574 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
1575   SDOperand N0 = N->getOperand(0);
1576   SDOperand N1 = N->getOperand(1);
1577   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1578   MVT::ValueType VT = N->getValueType(0);
1579   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
1580   unsigned EVTBits = MVT::getSizeInBits(EVT);
1581
1582   // fold (sext_in_reg c1) -> c1
1583   if (N0C) {
1584     SDOperand Truncate = DAG.getConstant(N0C->getValue(), EVT);
1585     return DAG.getNode(ISD::SIGN_EXTEND, VT, Truncate);
1586   }
1587   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt1
1588   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
1589       cast<VTSDNode>(N0.getOperand(1))->getVT() <= EVT) {
1590     return N0;
1591   }
1592   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
1593   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
1594       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
1595     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
1596   }
1597   // fold (sext_in_reg (assert_sext x)) -> (assert_sext x)
1598   if (N0.getOpcode() == ISD::AssertSext &&
1599       cast<VTSDNode>(N0.getOperand(1))->getVT() <= EVT) {
1600     return N0;
1601   }
1602   // fold (sext_in_reg (sextload x)) -> (sextload x)
1603   if (N0.getOpcode() == ISD::SEXTLOAD &&
1604       cast<VTSDNode>(N0.getOperand(3))->getVT() <= EVT) {
1605     return N0;
1606   }
1607   // fold (sext_in_reg (setcc x)) -> setcc x iff (setcc x) == 0 or -1
1608   if (N0.getOpcode() == ISD::SETCC &&
1609       TLI.getSetCCResultContents() ==
1610         TargetLowering::ZeroOrNegativeOneSetCCResult)
1611     return N0;
1612   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is zero
1613   if (MaskedValueIsZero(N0, 1ULL << (EVTBits-1), TLI))
1614     return DAG.getNode(ISD::AND, N0.getValueType(), N0,
1615                        DAG.getConstant(~0ULL >> (64-EVTBits), VT));
1616   // fold (sext_in_reg (srl x)) -> sra x
1617   if (N0.getOpcode() == ISD::SRL &&
1618       N0.getOperand(1).getOpcode() == ISD::Constant &&
1619       cast<ConstantSDNode>(N0.getOperand(1))->getValue() == EVTBits) {
1620     return DAG.getNode(ISD::SRA, N0.getValueType(), N0.getOperand(0),
1621                        N0.getOperand(1));
1622   }
1623   // fold (sext_inreg (extload x)) -> (sextload x)
1624   if (N0.getOpcode() == ISD::EXTLOAD &&
1625       EVT == cast<VTSDNode>(N0.getOperand(3))->getVT() &&
1626       (!AfterLegalize || TLI.isOperationLegal(ISD::SEXTLOAD, EVT))) {
1627     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, N0.getOperand(0),
1628                                        N0.getOperand(1), N0.getOperand(2),
1629                                        EVT);
1630     WorkList.push_back(N);
1631     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1632     return SDOperand();
1633   }
1634   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
1635   if (N0.getOpcode() == ISD::ZEXTLOAD && N0.hasOneUse() &&
1636       EVT == cast<VTSDNode>(N0.getOperand(3))->getVT() &&
1637       (!AfterLegalize || TLI.isOperationLegal(ISD::SEXTLOAD, EVT))) {
1638     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, N0.getOperand(0),
1639                                        N0.getOperand(1), N0.getOperand(2),
1640                                        EVT);
1641     WorkList.push_back(N);
1642     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1643     return SDOperand();
1644   }
1645   return SDOperand();
1646 }
1647
1648 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
1649   SDOperand N0 = N->getOperand(0);
1650   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1651   MVT::ValueType VT = N->getValueType(0);
1652
1653   // noop truncate
1654   if (N0.getValueType() == N->getValueType(0))
1655     return N0;
1656   // fold (truncate c1) -> c1
1657   if (N0C)
1658     return DAG.getConstant(N0C->getValue(), VT);
1659   // fold (truncate (truncate x)) -> (truncate x)
1660   if (N0.getOpcode() == ISD::TRUNCATE)
1661     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
1662   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
1663   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND){
1664     if (N0.getValueType() < VT)
1665       // if the source is smaller than the dest, we still need an extend
1666       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
1667     else if (N0.getValueType() > VT)
1668       // if the source is larger than the dest, than we just need the truncate
1669       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
1670     else
1671       // if the source and dest are the same type, we can drop both the extend
1672       // and the truncate
1673       return N0.getOperand(0);
1674   }
1675   // fold (truncate (load x)) -> (smaller load x)
1676   if (N0.getOpcode() == ISD::LOAD && N0.hasOneUse()) {
1677     assert(MVT::getSizeInBits(N0.getValueType()) > MVT::getSizeInBits(VT) &&
1678            "Cannot truncate to larger type!");
1679     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1680     // For big endian targets, we need to add an offset to the pointer to load
1681     // the correct bytes.  For little endian systems, we merely need to read
1682     // fewer bytes from the same pointer.
1683     uint64_t PtrOff =
1684       (MVT::getSizeInBits(N0.getValueType()) - MVT::getSizeInBits(VT)) / 8;
1685     SDOperand NewPtr = TLI.isLittleEndian() ? N0.getOperand(1) :
1686       DAG.getNode(ISD::ADD, PtrType, N0.getOperand(1),
1687                   DAG.getConstant(PtrOff, PtrType));
1688     WorkList.push_back(NewPtr.Val);
1689     SDOperand Load = DAG.getLoad(VT, N0.getOperand(0), NewPtr,N0.getOperand(2));
1690     WorkList.push_back(N);
1691     CombineTo(N0.Val, Load, Load.getValue(1));
1692     return SDOperand();
1693   }
1694   return SDOperand();
1695 }
1696
1697 SDOperand DAGCombiner::visitFADD(SDNode *N) {
1698   SDOperand N0 = N->getOperand(0);
1699   SDOperand N1 = N->getOperand(1);
1700   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1701   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1702   MVT::ValueType VT = N->getValueType(0);
1703
1704   // fold (fadd c1, c2) -> c1+c2
1705   if (N0CFP && N1CFP)
1706     return DAG.getConstantFP(N0CFP->getValue() + N1CFP->getValue(), VT);
1707   // canonicalize constant to RHS
1708   if (N0CFP && !N1CFP)
1709     return DAG.getNode(ISD::FADD, VT, N1, N0);
1710   // fold (A + (-B)) -> A-B
1711   if (N1.getOpcode() == ISD::FNEG)
1712     return DAG.getNode(ISD::FSUB, VT, N0, N1.getOperand(0));
1713   // fold ((-A) + B) -> B-A
1714   if (N0.getOpcode() == ISD::FNEG)
1715     return DAG.getNode(ISD::FSUB, VT, N1, N0.getOperand(0));
1716   return SDOperand();
1717 }
1718
1719 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
1720   SDOperand N0 = N->getOperand(0);
1721   SDOperand N1 = N->getOperand(1);
1722   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1723   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1724   MVT::ValueType VT = N->getValueType(0);
1725
1726   // fold (fsub c1, c2) -> c1-c2
1727   if (N0CFP && N1CFP)
1728     return DAG.getConstantFP(N0CFP->getValue() - N1CFP->getValue(), VT);
1729   // fold (A-(-B)) -> A+B
1730   if (N1.getOpcode() == ISD::FNEG)
1731     return DAG.getNode(ISD::FADD, N0.getValueType(), N0, N1.getOperand(0));
1732   return SDOperand();
1733 }
1734
1735 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
1736   SDOperand N0 = N->getOperand(0);
1737   SDOperand N1 = N->getOperand(1);
1738   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1739   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
1740   MVT::ValueType VT = N->getValueType(0);
1741
1742   // fold (fmul c1, c2) -> c1*c2
1743   if (N0CFP && N1CFP)
1744     return DAG.getConstantFP(N0CFP->getValue() * N1CFP->getValue(), VT);
1745   // canonicalize constant to RHS
1746   if (N0CFP && !N1CFP)
1747     return DAG.getNode(ISD::FMUL, VT, N1, N0);
1748   // fold (fmul X, 2.0) -> (fadd X, X)
1749   if (N1CFP && N1CFP->isExactlyValue(+2.0))
1750     return DAG.getNode(ISD::FADD, VT, N0, N0);
1751   return SDOperand();
1752 }
1753
1754 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
1755   SDOperand N0 = N->getOperand(0);
1756   SDOperand N1 = N->getOperand(1);
1757   MVT::ValueType VT = N->getValueType(0);
1758
1759   if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0))
1760     if (ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1)) {
1761       // fold floating point (fdiv c1, c2)
1762       return DAG.getConstantFP(N0CFP->getValue() / N1CFP->getValue(), VT);
1763     }
1764   return SDOperand();
1765 }
1766
1767 SDOperand DAGCombiner::visitFREM(SDNode *N) {
1768   SDOperand N0 = N->getOperand(0);
1769   SDOperand N1 = N->getOperand(1);
1770   MVT::ValueType VT = N->getValueType(0);
1771
1772   if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0))
1773     if (ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1)) {
1774       // fold floating point (frem c1, c2) -> fmod(c1, c2)
1775       return DAG.getConstantFP(fmod(N0CFP->getValue(),N1CFP->getValue()), VT);
1776     }
1777   return SDOperand();
1778 }
1779
1780
1781 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
1782   SDOperand N0 = N->getOperand(0);
1783   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1784
1785   // fold (sint_to_fp c1) -> c1fp
1786   if (N0C)
1787     return DAG.getConstantFP(N0C->getSignExtended(), N->getValueType(0));
1788   return SDOperand();
1789 }
1790
1791 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
1792   SDOperand N0 = N->getOperand(0);
1793   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1794
1795   // fold (uint_to_fp c1) -> c1fp
1796   if (N0C)
1797     return DAG.getConstantFP(N0C->getValue(), N->getValueType(0));
1798   return SDOperand();
1799 }
1800
1801 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
1802   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N->getOperand(0));
1803
1804   // fold (fp_to_sint c1fp) -> c1
1805   if (N0CFP)
1806     return DAG.getConstant((int64_t)N0CFP->getValue(), N->getValueType(0));
1807   return SDOperand();
1808 }
1809
1810 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
1811   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N->getOperand(0));
1812
1813   // fold (fp_to_uint c1fp) -> c1
1814   if (N0CFP)
1815     return DAG.getConstant((uint64_t)N0CFP->getValue(), N->getValueType(0));
1816   return SDOperand();
1817 }
1818
1819 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
1820   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N->getOperand(0));
1821
1822   // fold (fp_round c1fp) -> c1fp
1823   if (N0CFP)
1824     return DAG.getConstantFP(N0CFP->getValue(), N->getValueType(0));
1825   return SDOperand();
1826 }
1827
1828 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
1829   SDOperand N0 = N->getOperand(0);
1830   MVT::ValueType VT = N->getValueType(0);
1831   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1832   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
1833
1834   // fold (fp_round_inreg c1fp) -> c1fp
1835   if (N0CFP) {
1836     SDOperand Round = DAG.getConstantFP(N0CFP->getValue(), EVT);
1837     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
1838   }
1839   return SDOperand();
1840 }
1841
1842 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
1843   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N->getOperand(0));
1844
1845   // fold (fp_extend c1fp) -> c1fp
1846   if (N0CFP)
1847     return DAG.getConstantFP(N0CFP->getValue(), N->getValueType(0));
1848   return SDOperand();
1849 }
1850
1851 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
1852   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N->getOperand(0));
1853   // fold (neg c1) -> -c1
1854   if (N0CFP)
1855     return DAG.getConstantFP(-N0CFP->getValue(), N->getValueType(0));
1856   // fold (neg (sub x, y)) -> (sub y, x)
1857   if (N->getOperand(0).getOpcode() == ISD::SUB)
1858     return DAG.getNode(ISD::SUB, N->getValueType(0), N->getOperand(1),
1859                        N->getOperand(0));
1860   // fold (neg (neg x)) -> x
1861   if (N->getOperand(0).getOpcode() == ISD::FNEG)
1862     return N->getOperand(0).getOperand(0);
1863   return SDOperand();
1864 }
1865
1866 SDOperand DAGCombiner::visitFABS(SDNode *N) {
1867   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N->getOperand(0));
1868   // fold (fabs c1) -> fabs(c1)
1869   if (N0CFP)
1870     return DAG.getConstantFP(fabs(N0CFP->getValue()), N->getValueType(0));
1871   // fold (fabs (fabs x)) -> (fabs x)
1872   if (N->getOperand(0).getOpcode() == ISD::FABS)
1873     return N->getOperand(0);
1874   // fold (fabs (fneg x)) -> (fabs x)
1875   if (N->getOperand(0).getOpcode() == ISD::FNEG)
1876     return DAG.getNode(ISD::FABS, N->getValueType(0),
1877                        N->getOperand(0).getOperand(0));
1878   return SDOperand();
1879 }
1880
1881 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
1882   SDOperand Chain = N->getOperand(0);
1883   SDOperand N1 = N->getOperand(1);
1884   SDOperand N2 = N->getOperand(2);
1885   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1886
1887   // never taken branch, fold to chain
1888   if (N1C && N1C->isNullValue())
1889     return Chain;
1890   // unconditional branch
1891   if (N1C && N1C->getValue() == 1)
1892     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
1893   return SDOperand();
1894 }
1895
1896 SDOperand DAGCombiner::visitBRCONDTWOWAY(SDNode *N) {
1897   SDOperand Chain = N->getOperand(0);
1898   SDOperand N1 = N->getOperand(1);
1899   SDOperand N2 = N->getOperand(2);
1900   SDOperand N3 = N->getOperand(3);
1901   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1902
1903   // unconditional branch to true mbb
1904   if (N1C && N1C->getValue() == 1)
1905     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
1906   // unconditional branch to false mbb
1907   if (N1C && N1C->isNullValue())
1908     return DAG.getNode(ISD::BR, MVT::Other, Chain, N3);
1909   return SDOperand();
1910 }
1911
1912 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
1913 //
1914 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
1915   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
1916   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
1917
1918   // Use SimplifySetCC  to simplify SETCC's.
1919   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
1920   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
1921
1922   // fold br_cc true, dest -> br dest (unconditional branch)
1923   if (SCCC && SCCC->getValue())
1924     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
1925                        N->getOperand(4));
1926   // fold br_cc false, dest -> unconditional fall through
1927   if (SCCC && SCCC->isNullValue())
1928     return N->getOperand(0);
1929   // fold to a simpler setcc
1930   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
1931     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
1932                        Simp.getOperand(2), Simp.getOperand(0),
1933                        Simp.getOperand(1), N->getOperand(4));
1934   return SDOperand();
1935 }
1936
1937 SDOperand DAGCombiner::visitBRTWOWAY_CC(SDNode *N) {
1938   SDOperand Chain = N->getOperand(0);
1939   SDOperand CCN = N->getOperand(1);
1940   SDOperand LHS = N->getOperand(2);
1941   SDOperand RHS = N->getOperand(3);
1942   SDOperand N4 = N->getOperand(4);
1943   SDOperand N5 = N->getOperand(5);
1944
1945   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), LHS, RHS,
1946                                 cast<CondCodeSDNode>(CCN)->get(), false);
1947   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
1948
1949   // fold select_cc lhs, rhs, x, x, cc -> x
1950   if (N4 == N5)
1951     return DAG.getNode(ISD::BR, MVT::Other, Chain, N4);
1952   // fold select_cc true, x, y -> x
1953   if (SCCC && SCCC->getValue())
1954     return DAG.getNode(ISD::BR, MVT::Other, Chain, N4);
1955   // fold select_cc false, x, y -> y
1956   if (SCCC && SCCC->isNullValue())
1957     return DAG.getNode(ISD::BR, MVT::Other, Chain, N5);
1958   // fold to a simpler setcc
1959   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
1960     return DAG.getBR2Way_CC(Chain, SCC.getOperand(2), SCC.getOperand(0),
1961                             SCC.getOperand(1), N4, N5);
1962   return SDOperand();
1963 }
1964
1965 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
1966   SDOperand Chain    = N->getOperand(0);
1967   SDOperand Ptr      = N->getOperand(1);
1968   SDOperand SrcValue = N->getOperand(2);
1969
1970   // If this load is directly stored, replace the load value with the stored
1971   // value.
1972   // TODO: Handle store large -> read small portion.
1973   // TODO: Handle TRUNCSTORE/EXTLOAD
1974   if (Chain.getOpcode() == ISD::STORE && Chain.getOperand(2) == Ptr &&
1975       Chain.getOperand(1).getValueType() == N->getValueType(0))
1976     return CombineTo(N, Chain.getOperand(1), Chain);
1977
1978   return SDOperand();
1979 }
1980
1981 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
1982   SDOperand Chain    = N->getOperand(0);
1983   SDOperand Value    = N->getOperand(1);
1984   SDOperand Ptr      = N->getOperand(2);
1985   SDOperand SrcValue = N->getOperand(3);
1986
1987   // If this is a store that kills a previous store, remove the previous store.
1988   if (Chain.getOpcode() == ISD::STORE && Chain.getOperand(2) == Ptr &&
1989       Chain.Val->hasOneUse() /* Avoid introducing DAG cycles */ &&
1990       // Make sure that these stores are the same value type:
1991       // FIXME: we really care that the second store is >= size of the first.
1992       Value.getValueType() == Chain.getOperand(1).getValueType()) {
1993     // Create a new store of Value that replaces both stores.
1994     SDNode *PrevStore = Chain.Val;
1995     if (PrevStore->getOperand(1) == Value) // Same value multiply stored.
1996       return Chain;
1997     SDOperand NewStore = DAG.getNode(ISD::STORE, MVT::Other,
1998                                      PrevStore->getOperand(0), Value, Ptr,
1999                                      SrcValue);
2000     CombineTo(N, NewStore);                 // Nuke this store.
2001     CombineTo(PrevStore, NewStore);  // Nuke the previous store.
2002     return SDOperand(N, 0);
2003   }
2004
2005   return SDOperand();
2006 }
2007
2008 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
2009   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
2010
2011   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
2012                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
2013   // If we got a simplified select_cc node back from SimplifySelectCC, then
2014   // break it down into a new SETCC node, and a new SELECT node, and then return
2015   // the SELECT node, since we were called with a SELECT node.
2016   if (SCC.Val) {
2017     // Check to see if we got a select_cc back (to turn into setcc/select).
2018     // Otherwise, just return whatever node we got back, like fabs.
2019     if (SCC.getOpcode() == ISD::SELECT_CC) {
2020       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
2021                                     SCC.getOperand(0), SCC.getOperand(1),
2022                                     SCC.getOperand(4));
2023       WorkList.push_back(SETCC.Val);
2024       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
2025                          SCC.getOperand(3), SETCC);
2026     }
2027     return SCC;
2028   }
2029   return SDOperand();
2030 }
2031
2032 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
2033 /// are the two values being selected between, see if we can simplify the
2034 /// select.
2035 ///
2036 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
2037                                     SDOperand RHS) {
2038
2039   // If this is a select from two identical things, try to pull the operation
2040   // through the select.
2041   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
2042 #if 0
2043     std::cerr << "SELECT: ["; LHS.Val->dump();
2044     std::cerr << "] ["; RHS.Val->dump();
2045     std::cerr << "]\n";
2046 #endif
2047
2048     // If this is a load and the token chain is identical, replace the select
2049     // of two loads with a load through a select of the address to load from.
2050     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
2051     // constants have been dropped into the constant pool.
2052     if ((LHS.getOpcode() == ISD::LOAD ||
2053          LHS.getOpcode() == ISD::EXTLOAD ||
2054          LHS.getOpcode() == ISD::ZEXTLOAD ||
2055          LHS.getOpcode() == ISD::SEXTLOAD) &&
2056         // Token chains must be identical.
2057         LHS.getOperand(0) == RHS.getOperand(0) &&
2058         // If this is an EXTLOAD, the VT's must match.
2059         (LHS.getOpcode() == ISD::LOAD ||
2060          LHS.getOperand(3) == RHS.getOperand(3))) {
2061       // FIXME: this conflates two src values, discarding one.  This is not
2062       // the right thing to do, but nothing uses srcvalues now.  When they do,
2063       // turn SrcValue into a list of locations.
2064       SDOperand Addr;
2065       if (TheSelect->getOpcode() == ISD::SELECT)
2066         Addr = DAG.getNode(ISD::SELECT, LHS.getOperand(1).getValueType(),
2067                            TheSelect->getOperand(0), LHS.getOperand(1),
2068                            RHS.getOperand(1));
2069       else
2070         Addr = DAG.getNode(ISD::SELECT_CC, LHS.getOperand(1).getValueType(),
2071                            TheSelect->getOperand(0),
2072                            TheSelect->getOperand(1),
2073                            LHS.getOperand(1), RHS.getOperand(1),
2074                            TheSelect->getOperand(4));
2075
2076       SDOperand Load;
2077       if (LHS.getOpcode() == ISD::LOAD)
2078         Load = DAG.getLoad(TheSelect->getValueType(0), LHS.getOperand(0),
2079                            Addr, LHS.getOperand(2));
2080       else
2081         Load = DAG.getExtLoad(LHS.getOpcode(), TheSelect->getValueType(0),
2082                               LHS.getOperand(0), Addr, LHS.getOperand(2),
2083                               cast<VTSDNode>(LHS.getOperand(3))->getVT());
2084       // Users of the select now use the result of the load.
2085       CombineTo(TheSelect, Load);
2086
2087       // Users of the old loads now use the new load's chain.  We know the
2088       // old-load value is dead now.
2089       CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
2090       CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
2091       return true;
2092     }
2093   }
2094
2095   return false;
2096 }
2097
2098 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
2099                                         SDOperand N2, SDOperand N3,
2100                                         ISD::CondCode CC) {
2101
2102   MVT::ValueType VT = N2.getValueType();
2103   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
2104   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
2105   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
2106   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
2107
2108   // Determine if the condition we're dealing with is constant
2109   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
2110   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
2111
2112   // fold select_cc true, x, y -> x
2113   if (SCCC && SCCC->getValue())
2114     return N2;
2115   // fold select_cc false, x, y -> y
2116   if (SCCC && SCCC->getValue() == 0)
2117     return N3;
2118
2119   // Check to see if we can simplify the select into an fabs node
2120   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
2121     // Allow either -0.0 or 0.0
2122     if (CFP->getValue() == 0.0) {
2123       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
2124       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
2125           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
2126           N2 == N3.getOperand(0))
2127         return DAG.getNode(ISD::FABS, VT, N0);
2128
2129       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
2130       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
2131           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
2132           N2.getOperand(0) == N3)
2133         return DAG.getNode(ISD::FABS, VT, N3);
2134     }
2135   }
2136
2137   // Check to see if we can perform the "gzip trick", transforming
2138   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
2139   if (N1C && N1C->isNullValue() && N3C && N3C->isNullValue() &&
2140       MVT::isInteger(N0.getValueType()) &&
2141       MVT::isInteger(N2.getValueType()) && CC == ISD::SETLT) {
2142     MVT::ValueType XType = N0.getValueType();
2143     MVT::ValueType AType = N2.getValueType();
2144     if (XType >= AType) {
2145       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
2146       // single-bit constant.
2147       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
2148         unsigned ShCtV = Log2_64(N2C->getValue());
2149         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
2150         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
2151         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
2152         WorkList.push_back(Shift.Val);
2153         if (XType > AType) {
2154           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
2155           WorkList.push_back(Shift.Val);
2156         }
2157         return DAG.getNode(ISD::AND, AType, Shift, N2);
2158       }
2159       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
2160                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
2161                                                     TLI.getShiftAmountTy()));
2162       WorkList.push_back(Shift.Val);
2163       if (XType > AType) {
2164         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
2165         WorkList.push_back(Shift.Val);
2166       }
2167       return DAG.getNode(ISD::AND, AType, Shift, N2);
2168     }
2169   }
2170
2171   // fold select C, 16, 0 -> shl C, 4
2172   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
2173       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
2174     // Get a SetCC of the condition
2175     // FIXME: Should probably make sure that setcc is legal if we ever have a
2176     // target where it isn't.
2177     SDOperand Temp, SCC = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
2178     WorkList.push_back(SCC.Val);
2179     // cast from setcc result type to select result type
2180     if (AfterLegalize)
2181       Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
2182     else
2183       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
2184     WorkList.push_back(Temp.Val);
2185     // shl setcc result by log2 n2c
2186     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
2187                        DAG.getConstant(Log2_64(N2C->getValue()),
2188                                        TLI.getShiftAmountTy()));
2189   }
2190
2191   // Check to see if this is the equivalent of setcc
2192   // FIXME: Turn all of these into setcc if setcc if setcc is legal
2193   // otherwise, go ahead with the folds.
2194   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
2195     MVT::ValueType XType = N0.getValueType();
2196     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
2197       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
2198       if (Res.getValueType() != VT)
2199         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
2200       return Res;
2201     }
2202
2203     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
2204     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
2205         TLI.isOperationLegal(ISD::CTLZ, XType)) {
2206       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
2207       return DAG.getNode(ISD::SRL, XType, Ctlz,
2208                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
2209                                          TLI.getShiftAmountTy()));
2210     }
2211     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
2212     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
2213       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
2214                                     N0);
2215       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
2216                                     DAG.getConstant(~0ULL, XType));
2217       return DAG.getNode(ISD::SRL, XType,
2218                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
2219                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
2220                                          TLI.getShiftAmountTy()));
2221     }
2222     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
2223     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
2224       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
2225                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
2226                                                    TLI.getShiftAmountTy()));
2227       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
2228     }
2229   }
2230
2231   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
2232   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
2233   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
2234       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1)) {
2235     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N2.getOperand(0))) {
2236       MVT::ValueType XType = N0.getValueType();
2237       if (SubC->isNullValue() && MVT::isInteger(XType)) {
2238         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
2239                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
2240                                                     TLI.getShiftAmountTy()));
2241         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
2242         WorkList.push_back(Shift.Val);
2243         WorkList.push_back(Add.Val);
2244         return DAG.getNode(ISD::XOR, XType, Add, Shift);
2245       }
2246     }
2247   }
2248
2249   return SDOperand();
2250 }
2251
2252 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
2253                                      SDOperand N1, ISD::CondCode Cond,
2254                                      bool foldBooleans) {
2255   // These setcc operations always fold.
2256   switch (Cond) {
2257   default: break;
2258   case ISD::SETFALSE:
2259   case ISD::SETFALSE2: return DAG.getConstant(0, VT);
2260   case ISD::SETTRUE:
2261   case ISD::SETTRUE2:  return DAG.getConstant(1, VT);
2262   }
2263
2264   if (ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val)) {
2265     uint64_t C1 = N1C->getValue();
2266     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val)) {
2267       uint64_t C0 = N0C->getValue();
2268
2269       // Sign extend the operands if required
2270       if (ISD::isSignedIntSetCC(Cond)) {
2271         C0 = N0C->getSignExtended();
2272         C1 = N1C->getSignExtended();
2273       }
2274
2275       switch (Cond) {
2276       default: assert(0 && "Unknown integer setcc!");
2277       case ISD::SETEQ:  return DAG.getConstant(C0 == C1, VT);
2278       case ISD::SETNE:  return DAG.getConstant(C0 != C1, VT);
2279       case ISD::SETULT: return DAG.getConstant(C0 <  C1, VT);
2280       case ISD::SETUGT: return DAG.getConstant(C0 >  C1, VT);
2281       case ISD::SETULE: return DAG.getConstant(C0 <= C1, VT);
2282       case ISD::SETUGE: return DAG.getConstant(C0 >= C1, VT);
2283       case ISD::SETLT:  return DAG.getConstant((int64_t)C0 <  (int64_t)C1, VT);
2284       case ISD::SETGT:  return DAG.getConstant((int64_t)C0 >  (int64_t)C1, VT);
2285       case ISD::SETLE:  return DAG.getConstant((int64_t)C0 <= (int64_t)C1, VT);
2286       case ISD::SETGE:  return DAG.getConstant((int64_t)C0 >= (int64_t)C1, VT);
2287       }
2288     } else {
2289       // If the LHS is a ZERO_EXTEND, perform the comparison on the input.
2290       if (N0.getOpcode() == ISD::ZERO_EXTEND) {
2291         unsigned InSize = MVT::getSizeInBits(N0.getOperand(0).getValueType());
2292
2293         // If the comparison constant has bits in the upper part, the
2294         // zero-extended value could never match.
2295         if (C1 & (~0ULL << InSize)) {
2296           unsigned VSize = MVT::getSizeInBits(N0.getValueType());
2297           switch (Cond) {
2298           case ISD::SETUGT:
2299           case ISD::SETUGE:
2300           case ISD::SETEQ: return DAG.getConstant(0, VT);
2301           case ISD::SETULT:
2302           case ISD::SETULE:
2303           case ISD::SETNE: return DAG.getConstant(1, VT);
2304           case ISD::SETGT:
2305           case ISD::SETGE:
2306             // True if the sign bit of C1 is set.
2307             return DAG.getConstant((C1 & (1ULL << VSize)) != 0, VT);
2308           case ISD::SETLT:
2309           case ISD::SETLE:
2310             // True if the sign bit of C1 isn't set.
2311             return DAG.getConstant((C1 & (1ULL << VSize)) == 0, VT);
2312           default:
2313             break;
2314           }
2315         }
2316
2317         // Otherwise, we can perform the comparison with the low bits.
2318         switch (Cond) {
2319         case ISD::SETEQ:
2320         case ISD::SETNE:
2321         case ISD::SETUGT:
2322         case ISD::SETUGE:
2323         case ISD::SETULT:
2324         case ISD::SETULE:
2325           return DAG.getSetCC(VT, N0.getOperand(0),
2326                           DAG.getConstant(C1, N0.getOperand(0).getValueType()),
2327                           Cond);
2328         default:
2329           break;   // todo, be more careful with signed comparisons
2330         }
2331       } else if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
2332                  (Cond == ISD::SETEQ || Cond == ISD::SETNE)) {
2333         MVT::ValueType ExtSrcTy = cast<VTSDNode>(N0.getOperand(1))->getVT();
2334         unsigned ExtSrcTyBits = MVT::getSizeInBits(ExtSrcTy);
2335         MVT::ValueType ExtDstTy = N0.getValueType();
2336         unsigned ExtDstTyBits = MVT::getSizeInBits(ExtDstTy);
2337
2338         // If the extended part has any inconsistent bits, it cannot ever
2339         // compare equal.  In other words, they have to be all ones or all
2340         // zeros.
2341         uint64_t ExtBits =
2342           (~0ULL >> (64-ExtSrcTyBits)) & (~0ULL << (ExtDstTyBits-1));
2343         if ((C1 & ExtBits) != 0 && (C1 & ExtBits) != ExtBits)
2344           return DAG.getConstant(Cond == ISD::SETNE, VT);
2345
2346         SDOperand ZextOp;
2347         MVT::ValueType Op0Ty = N0.getOperand(0).getValueType();
2348         if (Op0Ty == ExtSrcTy) {
2349           ZextOp = N0.getOperand(0);
2350         } else {
2351           int64_t Imm = ~0ULL >> (64-ExtSrcTyBits);
2352           ZextOp = DAG.getNode(ISD::AND, Op0Ty, N0.getOperand(0),
2353                                DAG.getConstant(Imm, Op0Ty));
2354         }
2355         WorkList.push_back(ZextOp.Val);
2356         // Otherwise, make this a use of a zext.
2357         return DAG.getSetCC(VT, ZextOp,
2358                             DAG.getConstant(C1 & (~0ULL>>(64-ExtSrcTyBits)),
2359                                             ExtDstTy),
2360                             Cond);
2361       }
2362
2363       uint64_t MinVal, MaxVal;
2364       unsigned OperandBitSize = MVT::getSizeInBits(N1C->getValueType(0));
2365       if (ISD::isSignedIntSetCC(Cond)) {
2366         MinVal = 1ULL << (OperandBitSize-1);
2367         if (OperandBitSize != 1)   // Avoid X >> 64, which is undefined.
2368           MaxVal = ~0ULL >> (65-OperandBitSize);
2369         else
2370           MaxVal = 0;
2371       } else {
2372         MinVal = 0;
2373         MaxVal = ~0ULL >> (64-OperandBitSize);
2374       }
2375
2376       // Canonicalize GE/LE comparisons to use GT/LT comparisons.
2377       if (Cond == ISD::SETGE || Cond == ISD::SETUGE) {
2378         if (C1 == MinVal) return DAG.getConstant(1, VT);   // X >= MIN --> true
2379         --C1;                                          // X >= C0 --> X > (C0-1)
2380         return DAG.getSetCC(VT, N0, DAG.getConstant(C1, N1.getValueType()),
2381                         (Cond == ISD::SETGE) ? ISD::SETGT : ISD::SETUGT);
2382       }
2383
2384       if (Cond == ISD::SETLE || Cond == ISD::SETULE) {
2385         if (C1 == MaxVal) return DAG.getConstant(1, VT);   // X <= MAX --> true
2386         ++C1;                                          // X <= C0 --> X < (C0+1)
2387         return DAG.getSetCC(VT, N0, DAG.getConstant(C1, N1.getValueType()),
2388                         (Cond == ISD::SETLE) ? ISD::SETLT : ISD::SETULT);
2389       }
2390
2391       if ((Cond == ISD::SETLT || Cond == ISD::SETULT) && C1 == MinVal)
2392         return DAG.getConstant(0, VT);      // X < MIN --> false
2393
2394       // Canonicalize setgt X, Min --> setne X, Min
2395       if ((Cond == ISD::SETGT || Cond == ISD::SETUGT) && C1 == MinVal)
2396         return DAG.getSetCC(VT, N0, N1, ISD::SETNE);
2397       // Canonicalize setlt X, Max --> setne X, Max
2398       if ((Cond == ISD::SETLT || Cond == ISD::SETULT) && C1 == MaxVal)
2399         return DAG.getSetCC(VT, N0, N1, ISD::SETNE);
2400
2401       // If we have setult X, 1, turn it into seteq X, 0
2402       if ((Cond == ISD::SETLT || Cond == ISD::SETULT) && C1 == MinVal+1)
2403         return DAG.getSetCC(VT, N0, DAG.getConstant(MinVal, N0.getValueType()),
2404                         ISD::SETEQ);
2405       // If we have setugt X, Max-1, turn it into seteq X, Max
2406       else if ((Cond == ISD::SETGT || Cond == ISD::SETUGT) && C1 == MaxVal-1)
2407         return DAG.getSetCC(VT, N0, DAG.getConstant(MaxVal, N0.getValueType()),
2408                         ISD::SETEQ);
2409
2410       // If we have "setcc X, C0", check to see if we can shrink the immediate
2411       // by changing cc.
2412
2413       // SETUGT X, SINTMAX  -> SETLT X, 0
2414       if (Cond == ISD::SETUGT && OperandBitSize != 1 &&
2415           C1 == (~0ULL >> (65-OperandBitSize)))
2416         return DAG.getSetCC(VT, N0, DAG.getConstant(0, N1.getValueType()),
2417                             ISD::SETLT);
2418
2419       // FIXME: Implement the rest of these.
2420
2421       // Fold bit comparisons when we can.
2422       if ((Cond == ISD::SETEQ || Cond == ISD::SETNE) &&
2423           VT == N0.getValueType() && N0.getOpcode() == ISD::AND)
2424         if (ConstantSDNode *AndRHS =
2425                     dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2426           if (Cond == ISD::SETNE && C1 == 0) {// (X & 8) != 0  -->  (X & 8) >> 3
2427             // Perform the xform if the AND RHS is a single bit.
2428             if ((AndRHS->getValue() & (AndRHS->getValue()-1)) == 0) {
2429               return DAG.getNode(ISD::SRL, VT, N0,
2430                              DAG.getConstant(Log2_64(AndRHS->getValue()),
2431                                                    TLI.getShiftAmountTy()));
2432             }
2433           } else if (Cond == ISD::SETEQ && C1 == AndRHS->getValue()) {
2434             // (X & 8) == 8  -->  (X & 8) >> 3
2435             // Perform the xform if C1 is a single bit.
2436             if ((C1 & (C1-1)) == 0) {
2437               return DAG.getNode(ISD::SRL, VT, N0,
2438                              DAG.getConstant(Log2_64(C1),TLI.getShiftAmountTy()));
2439             }
2440           }
2441         }
2442     }
2443   } else if (isa<ConstantSDNode>(N0.Val)) {
2444       // Ensure that the constant occurs on the RHS.
2445     return DAG.getSetCC(VT, N1, N0, ISD::getSetCCSwappedOperands(Cond));
2446   }
2447
2448   if (ConstantFPSDNode *N0C = dyn_cast<ConstantFPSDNode>(N0.Val))
2449     if (ConstantFPSDNode *N1C = dyn_cast<ConstantFPSDNode>(N1.Val)) {
2450       double C0 = N0C->getValue(), C1 = N1C->getValue();
2451
2452       switch (Cond) {
2453       default: break; // FIXME: Implement the rest of these!
2454       case ISD::SETEQ:  return DAG.getConstant(C0 == C1, VT);
2455       case ISD::SETNE:  return DAG.getConstant(C0 != C1, VT);
2456       case ISD::SETLT:  return DAG.getConstant(C0 < C1, VT);
2457       case ISD::SETGT:  return DAG.getConstant(C0 > C1, VT);
2458       case ISD::SETLE:  return DAG.getConstant(C0 <= C1, VT);
2459       case ISD::SETGE:  return DAG.getConstant(C0 >= C1, VT);
2460       }
2461     } else {
2462       // Ensure that the constant occurs on the RHS.
2463       return DAG.getSetCC(VT, N1, N0, ISD::getSetCCSwappedOperands(Cond));
2464     }
2465
2466   if (N0 == N1) {
2467     // We can always fold X == Y for integer setcc's.
2468     if (MVT::isInteger(N0.getValueType()))
2469       return DAG.getConstant(ISD::isTrueWhenEqual(Cond), VT);
2470     unsigned UOF = ISD::getUnorderedFlavor(Cond);
2471     if (UOF == 2)   // FP operators that are undefined on NaNs.
2472       return DAG.getConstant(ISD::isTrueWhenEqual(Cond), VT);
2473     if (UOF == unsigned(ISD::isTrueWhenEqual(Cond)))
2474       return DAG.getConstant(UOF, VT);
2475     // Otherwise, we can't fold it.  However, we can simplify it to SETUO/SETO
2476     // if it is not already.
2477     ISD::CondCode NewCond = UOF == 0 ? ISD::SETUO : ISD::SETO;
2478     if (NewCond != Cond)
2479       return DAG.getSetCC(VT, N0, N1, NewCond);
2480   }
2481
2482   if ((Cond == ISD::SETEQ || Cond == ISD::SETNE) &&
2483       MVT::isInteger(N0.getValueType())) {
2484     if (N0.getOpcode() == ISD::ADD || N0.getOpcode() == ISD::SUB ||
2485         N0.getOpcode() == ISD::XOR) {
2486       // Simplify (X+Y) == (X+Z) -->  Y == Z
2487       if (N0.getOpcode() == N1.getOpcode()) {
2488         if (N0.getOperand(0) == N1.getOperand(0))
2489           return DAG.getSetCC(VT, N0.getOperand(1), N1.getOperand(1), Cond);
2490         if (N0.getOperand(1) == N1.getOperand(1))
2491           return DAG.getSetCC(VT, N0.getOperand(0), N1.getOperand(0), Cond);
2492         if (isCommutativeBinOp(N0.getOpcode())) {
2493           // If X op Y == Y op X, try other combinations.
2494           if (N0.getOperand(0) == N1.getOperand(1))
2495             return DAG.getSetCC(VT, N0.getOperand(1), N1.getOperand(0), Cond);
2496           if (N0.getOperand(1) == N1.getOperand(0))
2497             return DAG.getSetCC(VT, N0.getOperand(0), N1.getOperand(1), Cond);
2498         }
2499       }
2500
2501       // Turn (X^C1) == C2 into X == C1^C2 iff X&~C1 = 0.  Common for condcodes.
2502       if (N0.getOpcode() == ISD::XOR)
2503         if (ConstantSDNode *XORC = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
2504           if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(N1)) {
2505             // If we know that all of the inverted bits are zero, don't bother
2506             // performing the inversion.
2507             if (MaskedValueIsZero(N0.getOperand(0), ~XORC->getValue(), TLI))
2508               return DAG.getSetCC(VT, N0.getOperand(0),
2509                               DAG.getConstant(XORC->getValue()^RHSC->getValue(),
2510                                               N0.getValueType()), Cond);
2511           }
2512
2513       // Simplify (X+Z) == X -->  Z == 0
2514       if (N0.getOperand(0) == N1)
2515         return DAG.getSetCC(VT, N0.getOperand(1),
2516                         DAG.getConstant(0, N0.getValueType()), Cond);
2517       if (N0.getOperand(1) == N1) {
2518         if (isCommutativeBinOp(N0.getOpcode()))
2519           return DAG.getSetCC(VT, N0.getOperand(0),
2520                           DAG.getConstant(0, N0.getValueType()), Cond);
2521         else {
2522           assert(N0.getOpcode() == ISD::SUB && "Unexpected operation!");
2523           // (Z-X) == X  --> Z == X<<1
2524           SDOperand SH = DAG.getNode(ISD::SHL, N1.getValueType(),
2525                                      N1,
2526                                      DAG.getConstant(1,TLI.getShiftAmountTy()));
2527           WorkList.push_back(SH.Val);
2528           return DAG.getSetCC(VT, N0.getOperand(0), SH, Cond);
2529         }
2530       }
2531     }
2532
2533     if (N1.getOpcode() == ISD::ADD || N1.getOpcode() == ISD::SUB ||
2534         N1.getOpcode() == ISD::XOR) {
2535       // Simplify  X == (X+Z) -->  Z == 0
2536       if (N1.getOperand(0) == N0) {
2537         return DAG.getSetCC(VT, N1.getOperand(1),
2538                         DAG.getConstant(0, N1.getValueType()), Cond);
2539       } else if (N1.getOperand(1) == N0) {
2540         if (isCommutativeBinOp(N1.getOpcode())) {
2541           return DAG.getSetCC(VT, N1.getOperand(0),
2542                           DAG.getConstant(0, N1.getValueType()), Cond);
2543         } else {
2544           assert(N1.getOpcode() == ISD::SUB && "Unexpected operation!");
2545           // X == (Z-X)  --> X<<1 == Z
2546           SDOperand SH = DAG.getNode(ISD::SHL, N1.getValueType(), N0,
2547                                      DAG.getConstant(1,TLI.getShiftAmountTy()));
2548           WorkList.push_back(SH.Val);
2549           return DAG.getSetCC(VT, SH, N1.getOperand(0), Cond);
2550         }
2551       }
2552     }
2553   }
2554
2555   // Fold away ALL boolean setcc's.
2556   SDOperand Temp;
2557   if (N0.getValueType() == MVT::i1 && foldBooleans) {
2558     switch (Cond) {
2559     default: assert(0 && "Unknown integer setcc!");
2560     case ISD::SETEQ:  // X == Y  -> (X^Y)^1
2561       Temp = DAG.getNode(ISD::XOR, MVT::i1, N0, N1);
2562       N0 = DAG.getNode(ISD::XOR, MVT::i1, Temp, DAG.getConstant(1, MVT::i1));
2563       WorkList.push_back(Temp.Val);
2564       break;
2565     case ISD::SETNE:  // X != Y   -->  (X^Y)
2566       N0 = DAG.getNode(ISD::XOR, MVT::i1, N0, N1);
2567       break;
2568     case ISD::SETGT:  // X >s Y   -->  X == 0 & Y == 1  -->  X^1 & Y
2569     case ISD::SETULT: // X <u Y   -->  X == 0 & Y == 1  -->  X^1 & Y
2570       Temp = DAG.getNode(ISD::XOR, MVT::i1, N0, DAG.getConstant(1, MVT::i1));
2571       N0 = DAG.getNode(ISD::AND, MVT::i1, N1, Temp);
2572       WorkList.push_back(Temp.Val);
2573       break;
2574     case ISD::SETLT:  // X <s Y   --> X == 1 & Y == 0  -->  Y^1 & X
2575     case ISD::SETUGT: // X >u Y   --> X == 1 & Y == 0  -->  Y^1 & X
2576       Temp = DAG.getNode(ISD::XOR, MVT::i1, N1, DAG.getConstant(1, MVT::i1));
2577       N0 = DAG.getNode(ISD::AND, MVT::i1, N0, Temp);
2578       WorkList.push_back(Temp.Val);
2579       break;
2580     case ISD::SETULE: // X <=u Y  --> X == 0 | Y == 1  -->  X^1 | Y
2581     case ISD::SETGE:  // X >=s Y  --> X == 0 | Y == 1  -->  X^1 | Y
2582       Temp = DAG.getNode(ISD::XOR, MVT::i1, N0, DAG.getConstant(1, MVT::i1));
2583       N0 = DAG.getNode(ISD::OR, MVT::i1, N1, Temp);
2584       WorkList.push_back(Temp.Val);
2585       break;
2586     case ISD::SETUGE: // X >=u Y  --> X == 1 | Y == 0  -->  Y^1 | X
2587     case ISD::SETLE:  // X <=s Y  --> X == 1 | Y == 0  -->  Y^1 | X
2588       Temp = DAG.getNode(ISD::XOR, MVT::i1, N1, DAG.getConstant(1, MVT::i1));
2589       N0 = DAG.getNode(ISD::OR, MVT::i1, N0, Temp);
2590       break;
2591     }
2592     if (VT != MVT::i1) {
2593       WorkList.push_back(N0.Val);
2594       // FIXME: If running after legalize, we probably can't do this.
2595       N0 = DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2596     }
2597     return N0;
2598   }
2599
2600   // Could not fold it.
2601   return SDOperand();
2602 }
2603
2604 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
2605 /// return a DAG expression to select that will generate the same value by
2606 /// multiplying by a magic number.  See:
2607 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
2608 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
2609   MVT::ValueType VT = N->getValueType(0);
2610
2611   // Check to see if we can do this.
2612   if (!TLI.isTypeLegal(VT) || (VT != MVT::i32 && VT != MVT::i64))
2613     return SDOperand();       // BuildSDIV only operates on i32 or i64
2614   if (!TLI.isOperationLegal(ISD::MULHS, VT))
2615     return SDOperand();       // Make sure the target supports MULHS.
2616
2617   int64_t d = cast<ConstantSDNode>(N->getOperand(1))->getSignExtended();
2618   ms magics = (VT == MVT::i32) ? magic32(d) : magic64(d);
2619
2620   // Multiply the numerator (operand 0) by the magic value
2621   SDOperand Q = DAG.getNode(ISD::MULHS, VT, N->getOperand(0),
2622                             DAG.getConstant(magics.m, VT));
2623   // If d > 0 and m < 0, add the numerator
2624   if (d > 0 && magics.m < 0) {
2625     Q = DAG.getNode(ISD::ADD, VT, Q, N->getOperand(0));
2626     WorkList.push_back(Q.Val);
2627   }
2628   // If d < 0 and m > 0, subtract the numerator.
2629   if (d < 0 && magics.m > 0) {
2630     Q = DAG.getNode(ISD::SUB, VT, Q, N->getOperand(0));
2631     WorkList.push_back(Q.Val);
2632   }
2633   // Shift right algebraic if shift value is nonzero
2634   if (magics.s > 0) {
2635     Q = DAG.getNode(ISD::SRA, VT, Q,
2636                     DAG.getConstant(magics.s, TLI.getShiftAmountTy()));
2637     WorkList.push_back(Q.Val);
2638   }
2639   // Extract the sign bit and add it to the quotient
2640   SDOperand T =
2641     DAG.getNode(ISD::SRL, VT, Q, DAG.getConstant(MVT::getSizeInBits(VT)-1,
2642                                                  TLI.getShiftAmountTy()));
2643   WorkList.push_back(T.Val);
2644   return DAG.getNode(ISD::ADD, VT, Q, T);
2645 }
2646
2647 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
2648 /// return a DAG expression to select that will generate the same value by
2649 /// multiplying by a magic number.  See:
2650 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
2651 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
2652   MVT::ValueType VT = N->getValueType(0);
2653
2654   // Check to see if we can do this.
2655   if (!TLI.isTypeLegal(VT) || (VT != MVT::i32 && VT != MVT::i64))
2656     return SDOperand();       // BuildUDIV only operates on i32 or i64
2657   if (!TLI.isOperationLegal(ISD::MULHU, VT))
2658     return SDOperand();       // Make sure the target supports MULHU.
2659
2660   uint64_t d = cast<ConstantSDNode>(N->getOperand(1))->getValue();
2661   mu magics = (VT == MVT::i32) ? magicu32(d) : magicu64(d);
2662
2663   // Multiply the numerator (operand 0) by the magic value
2664   SDOperand Q = DAG.getNode(ISD::MULHU, VT, N->getOperand(0),
2665                             DAG.getConstant(magics.m, VT));
2666   WorkList.push_back(Q.Val);
2667
2668   if (magics.a == 0) {
2669     return DAG.getNode(ISD::SRL, VT, Q,
2670                        DAG.getConstant(magics.s, TLI.getShiftAmountTy()));
2671   } else {
2672     SDOperand NPQ = DAG.getNode(ISD::SUB, VT, N->getOperand(0), Q);
2673     WorkList.push_back(NPQ.Val);
2674     NPQ = DAG.getNode(ISD::SRL, VT, NPQ,
2675                       DAG.getConstant(1, TLI.getShiftAmountTy()));
2676     WorkList.push_back(NPQ.Val);
2677     NPQ = DAG.getNode(ISD::ADD, VT, NPQ, Q);
2678     WorkList.push_back(NPQ.Val);
2679     return DAG.getNode(ISD::SRL, VT, NPQ,
2680                        DAG.getConstant(magics.s-1, TLI.getShiftAmountTy()));
2681   }
2682 }
2683
2684 // SelectionDAG::Combine - This is the entry point for the file.
2685 //
2686 void SelectionDAG::Combine(bool RunningAfterLegalize) {
2687   /// run - This is the main entry point to this class.
2688   ///
2689   DAGCombiner(*this).Run(RunningAfterLegalize);
2690 }