lib/CodeGen/RegAllocLinearScan.cpp

   1 //===-- RegAllocLinearScan.cpp - Linear Scan register allocator -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements a linear scan register allocator.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "regalloc"
  15 #include "PhysRegTracker.h"
  16 #include "VirtRegMap.h"
  17 #include "Spiller.h"
  18 #include "llvm/Function.h"
  19 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  20 #include "llvm/CodeGen/LiveStackAnalysis.h"
  21 #include "llvm/CodeGen/MachineFunctionPass.h"
  22 #include "llvm/CodeGen/MachineInstr.h"
  23 #include "llvm/CodeGen/MachineLoopInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/Passes.h"
  26 #include "llvm/CodeGen/RegAllocRegistry.h"
  27 #include "llvm/CodeGen/RegisterCoalescer.h"
  28 #include "llvm/Target/TargetRegisterInfo.h"
  29 #include "llvm/Target/TargetMachine.h"
  30 #include "llvm/Target/TargetOptions.h"
  31 #include "llvm/Target/TargetInstrInfo.h"
  32 #include "llvm/ADT/EquivalenceClasses.h"
  33 #include "llvm/ADT/SmallSet.h"
  34 #include "llvm/ADT/Statistic.h"
  35 #include "llvm/ADT/STLExtras.h"
  36 #include "llvm/Support/Debug.h"
  37 #include "llvm/Support/Compiler.h"
  38 #include <algorithm>
  39 #include <set>
  40 #include <queue>
  41 #include <memory>
  42 #include <cmath>
  43 using namespace llvm;
  44
  45 STATISTIC(NumIters     , "Number of iterations performed");
  46 STATISTIC(NumBacktracks, "Number of times we had to backtrack");
  47 STATISTIC(NumCoalesce,   "Number of copies coalesced");
  48 STATISTIC(NumDowngrade,  "Number of registers downgraded");
  49
  50 static cl::opt<bool>
  51 NewHeuristic("new-spilling-heuristic",
  52              cl::desc("Use new spilling heuristic"),
  53              cl::init(false), cl::Hidden);
  54
  55 static cl::opt<bool>
  56 PreSplitIntervals("pre-alloc-split",
  57                   cl::desc("Pre-register allocation live interval splitting"),
  58                   cl::init(false), cl::Hidden);
  59
  60 static RegisterRegAlloc
  61 linearscanRegAlloc("linearscan", "linear scan register allocator",
  62                    createLinearScanRegisterAllocator);
  63
  64 namespace {
  65   struct VISIBILITY_HIDDEN RALinScan : public MachineFunctionPass {
  66     static char ID;
  67     RALinScan() : MachineFunctionPass(&ID) {}
  68
  69     typedef std::pair<LiveInterval*, LiveInterval::iterator> IntervalPtr;
  70     typedef SmallVector<IntervalPtr, 32> IntervalPtrs;
  71   private:
  72     /// RelatedRegClasses - This structure is built the first time a function is
  73     /// compiled, and keeps track of which register classes have registers that
  74     /// belong to multiple classes or have aliases that are in other classes.
  75     EquivalenceClasses<const TargetRegisterClass*> RelatedRegClasses;
  76     DenseMap<unsigned, const TargetRegisterClass*> OneClassForEachPhysReg;
  77
  78     // NextReloadMap - For each register in the map, it maps to the another
  79     // register which is defined by a reload from the same stack slot and
  80     // both reloads are in the same basic block.
  81     DenseMap<unsigned, unsigned> NextReloadMap;
  82
  83     // DowngradedRegs - A set of registers which are being "downgraded", i.e.
  84     // un-favored for allocation.
  85     SmallSet<unsigned, 8> DowngradedRegs;
  86
  87     // DowngradeMap - A map from virtual registers to physical registers being
  88     // downgraded for the virtual registers.
  89     DenseMap<unsigned, unsigned> DowngradeMap;
  90
  91     MachineFunction* mf_;
  92     MachineRegisterInfo* mri_;
  93     const TargetMachine* tm_;
  94     const TargetRegisterInfo* tri_;
  95     const TargetInstrInfo* tii_;
  96     BitVector allocatableRegs_;
  97     LiveIntervals* li_;
  98     LiveStacks* ls_;
  99     const MachineLoopInfo *loopInfo;
 100
 101     /// handled_ - Intervals are added to the handled_ set in the order of their
 102     /// start value.  This is uses for backtracking.
 103     std::vector<LiveInterval*> handled_;
 104
 105     /// fixed_ - Intervals that correspond to machine registers.
 106     ///
 107     IntervalPtrs fixed_;
 108
 109     /// active_ - Intervals that are currently being processed, and which have a
 110     /// live range active for the current point.
 111     IntervalPtrs active_;
 112
 113     /// inactive_ - Intervals that are currently being processed, but which have
 114     /// a hold at the current point.
 115     IntervalPtrs inactive_;
 116
 117     typedef std::priority_queue<LiveInterval*,
 118                                 SmallVector<LiveInterval*, 64>,
 119                                 greater_ptr<LiveInterval> > IntervalHeap;
 120     IntervalHeap unhandled_;
 121     std::auto_ptr<PhysRegTracker> prt_;
 122     VirtRegMap* vrm_;
 123     std::auto_ptr<Spiller> spiller_;
 124
 125   public:
 126     virtual const char* getPassName() const {
 127       return "Linear Scan Register Allocator";
 128     }
 129
 130     virtual void getAnalysisUsage(AnalysisUsage &AU) const {
 131       AU.addRequired<LiveIntervals>();
 132       if (StrongPHIElim)
 133         AU.addRequiredID(StrongPHIEliminationID);
 134       // Make sure PassManager knows which analyses to make available
 135       // to coalescing and which analyses coalescing invalidates.
 136       AU.addRequiredTransitive<RegisterCoalescer>();
 137       if (PreSplitIntervals)
 138         AU.addRequiredID(PreAllocSplittingID);
 139       AU.addRequired<LiveStacks>();
 140       AU.addPreserved<LiveStacks>();
 141       AU.addRequired<MachineLoopInfo>();
 142       AU.addPreserved<MachineLoopInfo>();
 143       AU.addRequired<VirtRegMap>();
 144       AU.addPreserved<VirtRegMap>();
 145       AU.addPreservedID(MachineDominatorsID);
 146       MachineFunctionPass::getAnalysisUsage(AU);
 147     }
 148
 149     /// runOnMachineFunction - register allocate the whole function
 150     bool runOnMachineFunction(MachineFunction&);
 151
 152   private:
 153     /// linearScan - the linear scan algorithm
 154     void linearScan();
 155
 156     /// initIntervalSets - initialize the interval sets.
 157     ///
 158     void initIntervalSets();
 159
 160     /// processActiveIntervals - expire old intervals and move non-overlapping
 161     /// ones to the inactive list.
 162     void processActiveIntervals(unsigned CurPoint);
 163
 164     /// processInactiveIntervals - expire old intervals and move overlapping
 165     /// ones to the active list.
 166     void processInactiveIntervals(unsigned CurPoint);
 167
 168     /// hasNextReloadInterval - Return the next liveinterval that's being
 169     /// defined by a reload from the same SS as the specified one.
 170     LiveInterval *hasNextReloadInterval(LiveInterval *cur);
 171
 172     /// DowngradeRegister - Downgrade a register for allocation.
 173     void DowngradeRegister(LiveInterval *li, unsigned Reg);
 174
 175     /// UpgradeRegister - Upgrade a register for allocation.
 176     void UpgradeRegister(unsigned Reg);
 177
 178     /// assignRegOrStackSlotAtInterval - assign a register if one
 179     /// is available, or spill.
 180     void assignRegOrStackSlotAtInterval(LiveInterval* cur);
 181
 182     void updateSpillWeights(std::vector<float> &Weights,
 183                             unsigned reg, float weight,
 184                             const TargetRegisterClass *RC);
 185
 186     /// findIntervalsToSpill - Determine the intervals to spill for the
 187     /// specified interval. It's passed the physical registers whose spill
 188     /// weight is the lowest among all the registers whose live intervals
 189     /// conflict with the interval.
 190     void findIntervalsToSpill(LiveInterval *cur,
 191                             std::vector<std::pair<unsigned,float> > &Candidates,
 192                             unsigned NumCands,
 193                             SmallVector<LiveInterval*, 8> &SpillIntervals);
 194
 195     /// attemptTrivialCoalescing - If a simple interval is defined by a copy,
 196     /// try allocate the definition the same register as the source register
 197     /// if the register is not defined during live time of the interval. This
 198     /// eliminate a copy. This is used to coalesce copies which were not
 199     /// coalesced away before allocation either due to dest and src being in
 200     /// different register classes or because the coalescer was overly
 201     /// conservative.
 202     unsigned attemptTrivialCoalescing(LiveInterval &cur, unsigned Reg);
 203
 204     ///
 205     /// register handling helpers
 206     ///
 207
 208     /// getFreePhysReg - return a free physical register for this virtual
 209     /// register interval if we have one, otherwise return 0.
 210     unsigned getFreePhysReg(LiveInterval* cur);
 211     unsigned getFreePhysReg(const TargetRegisterClass *RC,
 212                             unsigned MaxInactiveCount,
 213                             SmallVector<unsigned, 256> &inactiveCounts,
 214                             bool SkipDGRegs);
 215
 216     /// assignVirt2StackSlot - assigns this virtual register to a
 217     /// stack slot. returns the stack slot
 218     int assignVirt2StackSlot(unsigned virtReg);
 219
 220     void ComputeRelatedRegClasses();
 221
 222     template <typename ItTy>
 223     void printIntervals(const char* const str, ItTy i, ItTy e) const {
 224       if (str) DOUT << str << " intervals:\n";
 225       for (; i != e; ++i) {
 226         DOUT << "\t" << *i->first << " -> ";
 227         unsigned reg = i->first->reg;
 228         if (TargetRegisterInfo::isVirtualRegister(reg)) {
 229           reg = vrm_->getPhys(reg);
 230         }
 231         DOUT << tri_->getName(reg) << '\n';
 232       }
 233     }
 234   };
 235   char RALinScan::ID = 0;
 236 }
 237
 238 static RegisterPass<RALinScan>
 239 X("linearscan-regalloc", "Linear Scan Register Allocator");
 240
 241 void RALinScan::ComputeRelatedRegClasses() {
 242   // First pass, add all reg classes to the union, and determine at least one
 243   // reg class that each register is in.
 244   bool HasAliases = false;
 245   for (TargetRegisterInfo::regclass_iterator RCI = tri_->regclass_begin(),
 246        E = tri_->regclass_end(); RCI != E; ++RCI) {
 247     RelatedRegClasses.insert(*RCI);
 248     for (TargetRegisterClass::iterator I = (*RCI)->begin(), E = (*RCI)->end();
 249          I != E; ++I) {
 250       HasAliases = HasAliases || *tri_->getAliasSet(*I) != 0;
 251
 252       const TargetRegisterClass *&PRC = OneClassForEachPhysReg[*I];
 253       if (PRC) {
 254         // Already processed this register.  Just make sure we know that
 255         // multiple register classes share a register.
 256         RelatedRegClasses.unionSets(PRC, *RCI);
 257       } else {
 258         PRC = *RCI;
 259       }
 260     }
 261   }
 262
 263   // Second pass, now that we know conservatively what register classes each reg
 264   // belongs to, add info about aliases.  We don't need to do this for targets
 265   // without register aliases.
 266   if (HasAliases)
 267     for (DenseMap<unsigned, const TargetRegisterClass*>::iterator
 268          I = OneClassForEachPhysReg.begin(), E = OneClassForEachPhysReg.end();
 269          I != E; ++I)
 270       for (const unsigned *AS = tri_->getAliasSet(I->first); *AS; ++AS)
 271         RelatedRegClasses.unionSets(I->second, OneClassForEachPhysReg[*AS]);
 272 }
 273
 274 /// attemptTrivialCoalescing - If a simple interval is defined by a copy,
 275 /// try allocate the definition the same register as the source register
 276 /// if the register is not defined during live time of the interval. This
 277 /// eliminate a copy. This is used to coalesce copies which were not
 278 /// coalesced away before allocation either due to dest and src being in
 279 /// different register classes or because the coalescer was overly
 280 /// conservative.
 281 unsigned RALinScan::attemptTrivialCoalescing(LiveInterval &cur, unsigned Reg) {
 282   if ((cur.preference && cur.preference == Reg) || !cur.containsOneValue())
 283     return Reg;
 284
 285   VNInfo *vni = cur.begin()->valno;
 286   if (!vni->def || vni->def == ~1U || vni->def == ~0U)
 287     return Reg;
 288   MachineInstr *CopyMI = li_->getInstructionFromIndex(vni->def);
 289   unsigned SrcReg, DstReg, SrcSubReg, DstSubReg;
 290   if (!CopyMI ||
 291       !tii_->isMoveInstr(*CopyMI, SrcReg, DstReg, SrcSubReg, DstSubReg))
 292     return Reg;
 293   if (TargetRegisterInfo::isVirtualRegister(SrcReg)) {
 294     if (!vrm_->isAssignedReg(SrcReg))
 295       return Reg;
 296     else
 297       SrcReg = vrm_->getPhys(SrcReg);
 298   }
 299   if (Reg == SrcReg)
 300     return Reg;
 301
 302   const TargetRegisterClass *RC = mri_->getRegClass(cur.reg);
 303   if (!RC->contains(SrcReg))
 304     return Reg;
 305
 306   // Try to coalesce.
 307   if (!li_->conflictsWithPhysRegDef(cur, *vrm_, SrcReg)) {
 308     DOUT << "Coalescing: " << cur << " -> " << tri_->getName(SrcReg)
 309          << '\n';
 310     vrm_->clearVirt(cur.reg);
 311     vrm_->assignVirt2Phys(cur.reg, SrcReg);
 312     ++NumCoalesce;
 313     return SrcReg;
 314   }
 315
 316   return Reg;
 317 }
 318
 319 bool RALinScan::runOnMachineFunction(MachineFunction &fn) {
 320   mf_ = &fn;
 321   mri_ = &fn.getRegInfo();
 322   tm_ = &fn.getTarget();
 323   tri_ = tm_->getRegisterInfo();
 324   tii_ = tm_->getInstrInfo();
 325   allocatableRegs_ = tri_->getAllocatableSet(fn);
 326   li_ = &getAnalysis<LiveIntervals>();
 327   ls_ = &getAnalysis<LiveStacks>();
 328   loopInfo = &getAnalysis<MachineLoopInfo>();
 329
 330   // We don't run the coalescer here because we have no reason to
 331   // interact with it.  If the coalescer requires interaction, it
 332   // won't do anything.  If it doesn't require interaction, we assume
 333   // it was run as a separate pass.
 334
 335   // If this is the first function compiled, compute the related reg classes.
 336   if (RelatedRegClasses.empty())
 337     ComputeRelatedRegClasses();
 338
 339   if (!prt_.get()) prt_.reset(new PhysRegTracker(*tri_));
 340   vrm_ = &getAnalysis<VirtRegMap>();
 341   if (!spiller_.get()) spiller_.reset(createSpiller());
 342
 343   initIntervalSets();
 344
 345   linearScan();
 346
 347   // Rewrite spill code and update the PhysRegsUsed set.
 348   spiller_->runOnMachineFunction(*mf_, *vrm_, li_);
 349
 350   assert(unhandled_.empty() && "Unhandled live intervals remain!");
 351   fixed_.clear();
 352   active_.clear();
 353   inactive_.clear();
 354   handled_.clear();
 355   NextReloadMap.clear();
 356   DowngradedRegs.clear();
 357   DowngradeMap.clear();
 358
 359   return true;
 360 }
 361
 362 /// initIntervalSets - initialize the interval sets.
 363 ///
 364 void RALinScan::initIntervalSets()
 365 {
 366   assert(unhandled_.empty() && fixed_.empty() &&
 367          active_.empty() && inactive_.empty() &&
 368          "interval sets should be empty on initialization");
 369
 370   handled_.reserve(li_->getNumIntervals());
 371
 372   for (LiveIntervals::iterator i = li_->begin(), e = li_->end(); i != e; ++i) {
 373     if (TargetRegisterInfo::isPhysicalRegister(i->second->reg)) {
 374       mri_->setPhysRegUsed(i->second->reg);
 375       fixed_.push_back(std::make_pair(i->second, i->second->begin()));
 376     } else
 377       unhandled_.push(i->second);
 378   }
 379 }
 380
 381 void RALinScan::linearScan()
 382 {
 383   // linear scan algorithm
 384   DOUT << "********** LINEAR SCAN **********\n";
 385   DOUT << "********** Function: " << mf_->getFunction()->getName() << '\n';
 386
 387   DEBUG(printIntervals("fixed", fixed_.begin(), fixed_.end()));
 388
 389   while (!unhandled_.empty()) {
 390     // pick the interval with the earliest start point
 391     LiveInterval* cur = unhandled_.top();
 392     unhandled_.pop();
 393     ++NumIters;
 394     DOUT << "\n*** CURRENT ***: " << *cur << '\n';
 395
 396     if (!cur->empty()) {
 397       processActiveIntervals(cur->beginNumber());
 398       processInactiveIntervals(cur->beginNumber());
 399
 400       assert(TargetRegisterInfo::isVirtualRegister(cur->reg) &&
 401              "Can only allocate virtual registers!");
 402     }
 403
 404     // Allocating a virtual register. try to find a free
 405     // physical register or spill an interval (possibly this one) in order to
 406     // assign it one.
 407     assignRegOrStackSlotAtInterval(cur);
 408
 409     DEBUG(printIntervals("active", active_.begin(), active_.end()));
 410     DEBUG(printIntervals("inactive", inactive_.begin(), inactive_.end()));
 411   }
 412
 413   // expire any remaining active intervals
 414   while (!active_.empty()) {
 415     IntervalPtr &IP = active_.back();
 416     unsigned reg = IP.first->reg;
 417     DOUT << "\tinterval " << *IP.first << " expired\n";
 418     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 419            "Can only allocate virtual registers!");
 420     reg = vrm_->getPhys(reg);
 421     prt_->delRegUse(reg);
 422     active_.pop_back();
 423   }
 424
 425   // expire any remaining inactive intervals
 426   DEBUG(for (IntervalPtrs::reverse_iterator
 427                i = inactive_.rbegin(); i != inactive_.rend(); ++i)
 428         DOUT << "\tinterval " << *i->first << " expired\n");
 429   inactive_.clear();
 430
 431   // Add live-ins to every BB except for entry. Also perform trivial coalescing.
 432   MachineFunction::iterator EntryMBB = mf_->begin();
 433   SmallVector<MachineBasicBlock*, 8> LiveInMBBs;
 434   for (LiveIntervals::iterator i = li_->begin(), e = li_->end(); i != e; ++i) {
 435     LiveInterval &cur = *i->second;
 436     unsigned Reg = 0;
 437     bool isPhys = TargetRegisterInfo::isPhysicalRegister(cur.reg);
 438     if (isPhys)
 439       Reg = cur.reg;
 440     else if (vrm_->isAssignedReg(cur.reg))
 441       Reg = attemptTrivialCoalescing(cur, vrm_->getPhys(cur.reg));
 442     if (!Reg)
 443       continue;
 444     // Ignore splited live intervals.
 445     if (!isPhys && vrm_->getPreSplitReg(cur.reg))
 446       continue;
 447     for (LiveInterval::Ranges::const_iterator I = cur.begin(), E = cur.end();
 448          I != E; ++I) {
 449       const LiveRange &LR = *I;
 450       if (li_->findLiveInMBBs(LR.start, LR.end, LiveInMBBs)) {
 451         for (unsigned i = 0, e = LiveInMBBs.size(); i != e; ++i)
 452           if (LiveInMBBs[i] != EntryMBB)
 453             LiveInMBBs[i]->addLiveIn(Reg);
 454         LiveInMBBs.clear();
 455       }
 456     }
 457   }
 458
 459   DOUT << *vrm_;
 460 }
 461
 462 /// processActiveIntervals - expire old intervals and move non-overlapping ones
 463 /// to the inactive list.
 464 void RALinScan::processActiveIntervals(unsigned CurPoint)
 465 {
 466   DOUT << "\tprocessing active intervals:\n";
 467
 468   for (unsigned i = 0, e = active_.size(); i != e; ++i) {
 469     LiveInterval *Interval = active_[i].first;
 470     LiveInterval::iterator IntervalPos = active_[i].second;
 471     unsigned reg = Interval->reg;
 472
 473     IntervalPos = Interval->advanceTo(IntervalPos, CurPoint);
 474
 475     if (IntervalPos == Interval->end()) {     // Remove expired intervals.
 476       DOUT << "\t\tinterval " << *Interval << " expired\n";
 477       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 478              "Can only allocate virtual registers!");
 479       reg = vrm_->getPhys(reg);
 480       prt_->delRegUse(reg);
 481
 482       // Pop off the end of the list.
 483       active_[i] = active_.back();
 484       active_.pop_back();
 485       --i; --e;
 486
 487     } else if (IntervalPos->start > CurPoint) {
 488       // Move inactive intervals to inactive list.
 489       DOUT << "\t\tinterval " << *Interval << " inactive\n";
 490       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 491              "Can only allocate virtual registers!");
 492       reg = vrm_->getPhys(reg);
 493       prt_->delRegUse(reg);
 494       // add to inactive.
 495       inactive_.push_back(std::make_pair(Interval, IntervalPos));
 496
 497       // Pop off the end of the list.
 498       active_[i] = active_.back();
 499       active_.pop_back();
 500       --i; --e;
 501     } else {
 502       // Otherwise, just update the iterator position.
 503       active_[i].second = IntervalPos;
 504     }
 505   }
 506 }
 507
 508 /// processInactiveIntervals - expire old intervals and move overlapping
 509 /// ones to the active list.
 510 void RALinScan::processInactiveIntervals(unsigned CurPoint)
 511 {
 512   DOUT << "\tprocessing inactive intervals:\n";
 513
 514   for (unsigned i = 0, e = inactive_.size(); i != e; ++i) {
 515     LiveInterval *Interval = inactive_[i].first;
 516     LiveInterval::iterator IntervalPos = inactive_[i].second;
 517     unsigned reg = Interval->reg;
 518
 519     IntervalPos = Interval->advanceTo(IntervalPos, CurPoint);
 520
 521     if (IntervalPos == Interval->end()) {       // remove expired intervals.
 522       DOUT << "\t\tinterval " << *Interval << " expired\n";
 523
 524       // Pop off the end of the list.
 525       inactive_[i] = inactive_.back();
 526       inactive_.pop_back();
 527       --i; --e;
 528     } else if (IntervalPos->start <= CurPoint) {
 529       // move re-activated intervals in active list
 530       DOUT << "\t\tinterval " << *Interval << " active\n";
 531       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 532              "Can only allocate virtual registers!");
 533       reg = vrm_->getPhys(reg);
 534       prt_->addRegUse(reg);
 535       // add to active
 536       active_.push_back(std::make_pair(Interval, IntervalPos));
 537
 538       // Pop off the end of the list.
 539       inactive_[i] = inactive_.back();
 540       inactive_.pop_back();
 541       --i; --e;
 542     } else {
 543       // Otherwise, just update the iterator position.
 544       inactive_[i].second = IntervalPos;
 545     }
 546   }
 547 }
 548
 549 /// updateSpillWeights - updates the spill weights of the specifed physical
 550 /// register and its weight.
 551 void RALinScan::updateSpillWeights(std::vector<float> &Weights,
 552                                    unsigned reg, float weight,
 553                                    const TargetRegisterClass *RC) {
 554   SmallSet<unsigned, 4> Processed;
 555   SmallSet<unsigned, 4> SuperAdded;
 556   SmallVector<unsigned, 4> Supers;
 557   Weights[reg] += weight;
 558   Processed.insert(reg);
 559   for (const unsigned* as = tri_->getAliasSet(reg); *as; ++as) {
 560     Weights[*as] += weight;
 561     Processed.insert(*as);
 562     if (tri_->isSubRegister(*as, reg) &&
 563         SuperAdded.insert(*as) &&
 564         RC->contains(*as)) {
 565       Supers.push_back(*as);
 566     }
 567   }
 568
 569   // If the alias is a super-register, and the super-register is in the
 570   // register class we are trying to allocate. Then add the weight to all
 571   // sub-registers of the super-register even if they are not aliases.
 572   // e.g. allocating for GR32, bh is not used, updating bl spill weight.
 573   //      bl should get the same spill weight otherwise it will be choosen
 574   //      as a spill candidate since spilling bh doesn't make ebx available.
 575   for (unsigned i = 0, e = Supers.size(); i != e; ++i) {
 576       for (const unsigned *sr = tri_->getSubRegisters(Supers[i]); *sr; ++sr)
 577         if (!Processed.count(*sr))
 578           Weights[*sr] += weight;
 579   }
 580 }
 581
 582 static
 583 RALinScan::IntervalPtrs::iterator
 584 FindIntervalInVector(RALinScan::IntervalPtrs &IP, LiveInterval *LI) {
 585   for (RALinScan::IntervalPtrs::iterator I = IP.begin(), E = IP.end();
 586        I != E; ++I)
 587     if (I->first == LI) return I;
 588   return IP.end();
 589 }
 590
 591 static void RevertVectorIteratorsTo(RALinScan::IntervalPtrs &V, unsigned Point){
 592   for (unsigned i = 0, e = V.size(); i != e; ++i) {
 593     RALinScan::IntervalPtr &IP = V[i];
 594     LiveInterval::iterator I = std::upper_bound(IP.first->begin(),
 595                                                 IP.second, Point);
 596     if (I != IP.first->begin()) --I;
 597     IP.second = I;
 598   }
 599 }
 600
 601 /// addStackInterval - Create a LiveInterval for stack if the specified live
 602 /// interval has been spilled.
 603 static void addStackInterval(LiveInterval *cur, LiveStacks *ls_,
 604                              LiveIntervals *li_, float &Weight,
 605                              VirtRegMap &vrm_) {
 606   int SS = vrm_.getStackSlot(cur->reg);
 607   if (SS == VirtRegMap::NO_STACK_SLOT)
 608     return;
 609   LiveInterval &SI = ls_->getOrCreateInterval(SS);
 610   SI.weight += Weight;
 611
 612   VNInfo *VNI;
 613   if (SI.hasAtLeastOneValue())
 614     VNI = SI.getValNumInfo(0);
 615   else
 616     VNI = SI.getNextValue(~0U, 0, ls_->getVNInfoAllocator());
 617
 618   LiveInterval &RI = li_->getInterval(cur->reg);
 619   // FIXME: This may be overly conservative.
 620   SI.MergeRangesInAsValue(RI, VNI);
 621 }
 622
 623 /// getConflictWeight - Return the number of conflicts between cur
 624 /// live interval and defs and uses of Reg weighted by loop depthes.
 625 static float getConflictWeight(LiveInterval *cur, unsigned Reg,
 626                                   LiveIntervals *li_,
 627                                   MachineRegisterInfo *mri_,
 628                                   const MachineLoopInfo *loopInfo) {
 629   float Conflicts = 0;
 630   for (MachineRegisterInfo::reg_iterator I = mri_->reg_begin(Reg),
 631          E = mri_->reg_end(); I != E; ++I) {
 632     MachineInstr *MI = &*I;
 633     if (cur->liveAt(li_->getInstructionIndex(MI))) {
 634       unsigned loopDepth = loopInfo->getLoopDepth(MI->getParent());
 635       Conflicts += powf(10.0f, (float)loopDepth);
 636     }
 637   }
 638   return Conflicts;
 639 }
 640
 641 /// findIntervalsToSpill - Determine the intervals to spill for the
 642 /// specified interval. It's passed the physical registers whose spill
 643 /// weight is the lowest among all the registers whose live intervals
 644 /// conflict with the interval.
 645 void RALinScan::findIntervalsToSpill(LiveInterval *cur,
 646                             std::vector<std::pair<unsigned,float> > &Candidates,
 647                             unsigned NumCands,
 648                             SmallVector<LiveInterval*, 8> &SpillIntervals) {
 649   // We have figured out the *best* register to spill. But there are other
 650   // registers that are pretty good as well (spill weight within 3%). Spill
 651   // the one that has fewest defs and uses that conflict with cur.
 652   float Conflicts[3] = { 0.0f, 0.0f, 0.0f };
 653   SmallVector<LiveInterval*, 8> SLIs[3];
 654
 655   DOUT << "\tConsidering " << NumCands << " candidates: ";
 656   DEBUG(for (unsigned i = 0; i != NumCands; ++i)
 657           DOUT << tri_->getName(Candidates[i].first) << " ";
 658         DOUT << "\n";);
 659
 660   // Calculate the number of conflicts of each candidate.
 661   for (IntervalPtrs::iterator i = active_.begin(); i != active_.end(); ++i) {
 662     unsigned Reg = i->first->reg;
 663     unsigned PhysReg = vrm_->getPhys(Reg);
 664     if (!cur->overlapsFrom(*i->first, i->second))
 665       continue;
 666     for (unsigned j = 0; j < NumCands; ++j) {
 667       unsigned Candidate = Candidates[j].first;
 668       if (tri_->regsOverlap(PhysReg, Candidate)) {
 669         if (NumCands > 1)
 670           Conflicts[j] += getConflictWeight(cur, Reg, li_, mri_, loopInfo);
 671         SLIs[j].push_back(i->first);
 672       }
 673     }
 674   }
 675
 676   for (IntervalPtrs::iterator i = inactive_.begin(); i != inactive_.end(); ++i){
 677     unsigned Reg = i->first->reg;
 678     unsigned PhysReg = vrm_->getPhys(Reg);
 679     if (!cur->overlapsFrom(*i->first, i->second-1))
 680       continue;
 681     for (unsigned j = 0; j < NumCands; ++j) {
 682       unsigned Candidate = Candidates[j].first;
 683       if (tri_->regsOverlap(PhysReg, Candidate)) {
 684         if (NumCands > 1)
 685           Conflicts[j] += getConflictWeight(cur, Reg, li_, mri_, loopInfo);
 686         SLIs[j].push_back(i->first);
 687       }
 688     }
 689   }
 690
 691   // Which is the best candidate?
 692   unsigned BestCandidate = 0;
 693   float MinConflicts = Conflicts[0];
 694   for (unsigned i = 1; i != NumCands; ++i) {
 695     if (Conflicts[i] < MinConflicts) {
 696       BestCandidate = i;
 697       MinConflicts = Conflicts[i];
 698     }
 699   }
 700
 701   std::copy(SLIs[BestCandidate].begin(), SLIs[BestCandidate].end(),
 702             std::back_inserter(SpillIntervals));
 703 }
 704
 705 namespace {
 706   struct WeightCompare {
 707     typedef std::pair<unsigned, float> RegWeightPair;
 708     bool operator()(const RegWeightPair &LHS, const RegWeightPair &RHS) const {
 709       return LHS.second < RHS.second;
 710     }
 711   };
 712 }
 713
 714 static bool weightsAreClose(float w1, float w2) {
 715   if (!NewHeuristic)
 716     return false;
 717
 718   float diff = w1 - w2;
 719   if (diff <= 0.02f)  // Within 0.02f
 720     return true;
 721   return (diff / w2) <= 0.05f;  // Within 5%.
 722 }
 723
 724 LiveInterval *RALinScan::hasNextReloadInterval(LiveInterval *cur) {
 725   DenseMap<unsigned, unsigned>::iterator I = NextReloadMap.find(cur->reg);
 726   if (I == NextReloadMap.end())
 727     return 0;
 728   return &li_->getInterval(I->second);
 729 }
 730
 731 void RALinScan::DowngradeRegister(LiveInterval *li, unsigned Reg) {
 732   bool isNew = DowngradedRegs.insert(Reg);
 733   isNew = isNew; // Silence compiler warning.
 734   assert(isNew && "Multiple reloads holding the same register?");
 735   DowngradeMap.insert(std::make_pair(li->reg, Reg));
 736   for (const unsigned *AS = tri_->getAliasSet(Reg); *AS; ++AS) {
 737     isNew = DowngradedRegs.insert(*AS);
 738     isNew = isNew; // Silence compiler warning.
 739     assert(isNew && "Multiple reloads holding the same register?");
 740     DowngradeMap.insert(std::make_pair(li->reg, *AS));
 741   }
 742   ++NumDowngrade;
 743 }
 744
 745 void RALinScan::UpgradeRegister(unsigned Reg) {
 746   if (Reg) {
 747     DowngradedRegs.erase(Reg);
 748     for (const unsigned *AS = tri_->getAliasSet(Reg); *AS; ++AS)
 749       DowngradedRegs.erase(*AS);
 750   }
 751 }
 752
 753 namespace {
 754   struct LISorter {
 755     bool operator()(LiveInterval* A, LiveInterval* B) {
 756       return A->beginNumber() < B->beginNumber();
 757     }
 758   };
 759 }
 760
 761 /// assignRegOrStackSlotAtInterval - assign a register if one is available, or
 762 /// spill.
 763 void RALinScan::assignRegOrStackSlotAtInterval(LiveInterval* cur)
 764 {
 765   DOUT << "\tallocating current interval: ";
 766
 767   // This is an implicitly defined live interval, just assign any register.
 768   const TargetRegisterClass *RC = mri_->getRegClass(cur->reg);
 769   if (cur->empty()) {
 770     unsigned physReg = cur->preference;
 771     if (!physReg)
 772       physReg = *RC->allocation_order_begin(*mf_);
 773     DOUT <<  tri_->getName(physReg) << '\n';
 774     // Note the register is not really in use.
 775     vrm_->assignVirt2Phys(cur->reg, physReg);
 776     return;
 777   }
 778
 779   PhysRegTracker backupPrt = *prt_;
 780
 781   std::vector<std::pair<unsigned, float> > SpillWeightsToAdd;
 782   unsigned StartPosition = cur->beginNumber();
 783   const TargetRegisterClass *RCLeader = RelatedRegClasses.getLeaderValue(RC);
 784
 785   // If start of this live interval is defined by a move instruction and its
 786   // source is assigned a physical register that is compatible with the target
 787   // register class, then we should try to assign it the same register.
 788   // This can happen when the move is from a larger register class to a smaller
 789   // one, e.g. X86::mov32to32_. These move instructions are not coalescable.
 790   if (!cur->preference && cur->hasAtLeastOneValue()) {
 791     VNInfo *vni = cur->begin()->valno;
 792     if (vni->def && vni->def != ~1U && vni->def != ~0U) {
 793       MachineInstr *CopyMI = li_->getInstructionFromIndex(vni->def);
 794       unsigned SrcReg, DstReg, SrcSubReg, DstSubReg;
 795       if (CopyMI &&
 796           tii_->isMoveInstr(*CopyMI, SrcReg, DstReg, SrcSubReg, DstSubReg)) {
 797         unsigned Reg = 0;
 798         if (TargetRegisterInfo::isPhysicalRegister(SrcReg))
 799           Reg = SrcReg;
 800         else if (vrm_->isAssignedReg(SrcReg))
 801           Reg = vrm_->getPhys(SrcReg);
 802         if (Reg && allocatableRegs_[Reg] && RC->contains(Reg))
 803           cur->preference = Reg;
 804       }
 805     }
 806   }
 807
 808   // for every interval in inactive we overlap with, mark the
 809   // register as not free and update spill weights.
 810   for (IntervalPtrs::const_iterator i = inactive_.begin(),
 811          e = inactive_.end(); i != e; ++i) {
 812     unsigned Reg = i->first->reg;
 813     assert(TargetRegisterInfo::isVirtualRegister(Reg) &&
 814            "Can only allocate virtual registers!");
 815     const TargetRegisterClass *RegRC = mri_->getRegClass(Reg);
 816     // If this is not in a related reg class to the register we're allocating,
 817     // don't check it.
 818     if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader &&
 819         cur->overlapsFrom(*i->first, i->second-1)) {
 820       Reg = vrm_->getPhys(Reg);
 821       prt_->addRegUse(Reg);
 822       SpillWeightsToAdd.push_back(std::make_pair(Reg, i->first->weight));
 823     }
 824   }
 825
 826   // Speculatively check to see if we can get a register right now.  If not,
 827   // we know we won't be able to by adding more constraints.  If so, we can
 828   // check to see if it is valid.  Doing an exhaustive search of the fixed_ list
 829   // is very bad (it contains all callee clobbered registers for any functions
 830   // with a call), so we want to avoid doing that if possible.
 831   unsigned physReg = getFreePhysReg(cur);
 832   unsigned BestPhysReg = physReg;
 833   if (physReg) {
 834     // We got a register.  However, if it's in the fixed_ list, we might
 835     // conflict with it.  Check to see if we conflict with it or any of its
 836     // aliases.
 837     SmallSet<unsigned, 8> RegAliases;
 838     for (const unsigned *AS = tri_->getAliasSet(physReg); *AS; ++AS)
 839       RegAliases.insert(*AS);
 840
 841     bool ConflictsWithFixed = false;
 842     for (unsigned i = 0, e = fixed_.size(); i != e; ++i) {
 843       IntervalPtr &IP = fixed_[i];
 844       if (physReg == IP.first->reg || RegAliases.count(IP.first->reg)) {
 845         // Okay, this reg is on the fixed list.  Check to see if we actually
 846         // conflict.
 847         LiveInterval *I = IP.first;
 848         if (I->endNumber() > StartPosition) {
 849           LiveInterval::iterator II = I->advanceTo(IP.second, StartPosition);
 850           IP.second = II;
 851           if (II != I->begin() && II->start > StartPosition)
 852             --II;
 853           if (cur->overlapsFrom(*I, II)) {
 854             ConflictsWithFixed = true;
 855             break;
 856           }
 857         }
 858       }
 859     }
 860
 861     // Okay, the register picked by our speculative getFreePhysReg call turned
 862     // out to be in use.  Actually add all of the conflicting fixed registers to
 863     // prt so we can do an accurate query.
 864     if (ConflictsWithFixed) {
 865       // For every interval in fixed we overlap with, mark the register as not
 866       // free and update spill weights.
 867       for (unsigned i = 0, e = fixed_.size(); i != e; ++i) {
 868         IntervalPtr &IP = fixed_[i];
 869         LiveInterval *I = IP.first;
 870
 871         const TargetRegisterClass *RegRC = OneClassForEachPhysReg[I->reg];
 872         if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader &&
 873             I->endNumber() > StartPosition) {
 874           LiveInterval::iterator II = I->advanceTo(IP.second, StartPosition);
 875           IP.second = II;
 876           if (II != I->begin() && II->start > StartPosition)
 877             --II;
 878           if (cur->overlapsFrom(*I, II)) {
 879             unsigned reg = I->reg;
 880             prt_->addRegUse(reg);
 881             SpillWeightsToAdd.push_back(std::make_pair(reg, I->weight));
 882           }
 883         }
 884       }
 885
 886       // Using the newly updated prt_ object, which includes conflicts in the
 887       // future, see if there are any registers available.
 888       physReg = getFreePhysReg(cur);
 889     }
 890   }
 891
 892   // Restore the physical register tracker, removing information about the
 893   // future.
 894   *prt_ = backupPrt;
 895
 896   // if we find a free register, we are done: assign this virtual to
 897   // the free physical register and add this interval to the active
 898   // list.
 899   if (physReg) {
 900     DOUT <<  tri_->getName(physReg) << '\n';
 901     vrm_->assignVirt2Phys(cur->reg, physReg);
 902     prt_->addRegUse(physReg);
 903     active_.push_back(std::make_pair(cur, cur->begin()));
 904     handled_.push_back(cur);
 905
 906     // "Upgrade" the physical register since it has been allocated.
 907     UpgradeRegister(physReg);
 908     if (LiveInterval *NextReloadLI = hasNextReloadInterval(cur)) {
 909       // "Downgrade" physReg to try to keep physReg from being allocated until
 910       // the next reload from the same SS is allocated.
 911       NextReloadLI->preference = physReg;
 912       DowngradeRegister(cur, physReg);
 913     }
 914     return;
 915   }
 916   DOUT << "no free registers\n";
 917
 918   // Compile the spill weights into an array that is better for scanning.
 919   std::vector<float> SpillWeights(tri_->getNumRegs(), 0.0f);
 920   for (std::vector<std::pair<unsigned, float> >::iterator
 921        I = SpillWeightsToAdd.begin(), E = SpillWeightsToAdd.end(); I != E; ++I)
 922     updateSpillWeights(SpillWeights, I->first, I->second, RC);
 923
 924   // for each interval in active, update spill weights.
 925   for (IntervalPtrs::const_iterator i = active_.begin(), e = active_.end();
 926        i != e; ++i) {
 927     unsigned reg = i->first->reg;
 928     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 929            "Can only allocate virtual registers!");
 930     reg = vrm_->getPhys(reg);
 931     updateSpillWeights(SpillWeights, reg, i->first->weight, RC);
 932   }
 933
 934   DOUT << "\tassigning stack slot at interval "<< *cur << ":\n";
 935
 936   // Find a register to spill.
 937   float minWeight = HUGE_VALF;
 938   unsigned minReg = 0; /*cur->preference*/;  // Try the pref register first.
 939
 940   bool Found = false;
 941   std::vector<std::pair<unsigned,float> > RegsWeights;
 942   if (!minReg || SpillWeights[minReg] == HUGE_VALF)
 943     for (TargetRegisterClass::iterator i = RC->allocation_order_begin(*mf_),
 944            e = RC->allocation_order_end(*mf_); i != e; ++i) {
 945       unsigned reg = *i;
 946       float regWeight = SpillWeights[reg];
 947       if (minWeight > regWeight)
 948         Found = true;
 949       RegsWeights.push_back(std::make_pair(reg, regWeight));
 950     }
 951
 952   // If we didn't find a register that is spillable, try aliases?
 953   if (!Found) {
 954     for (TargetRegisterClass::iterator i = RC->allocation_order_begin(*mf_),
 955            e = RC->allocation_order_end(*mf_); i != e; ++i) {
 956       unsigned reg = *i;
 957       // No need to worry about if the alias register size < regsize of RC.
 958       // We are going to spill all registers that alias it anyway.
 959       for (const unsigned* as = tri_->getAliasSet(reg); *as; ++as)
 960         RegsWeights.push_back(std::make_pair(*as, SpillWeights[*as]));
 961     }
 962   }
 963
 964   // Sort all potential spill candidates by weight.
 965   std::sort(RegsWeights.begin(), RegsWeights.end(), WeightCompare());
 966   minReg = RegsWeights[0].first;
 967   minWeight = RegsWeights[0].second;
 968   if (minWeight == HUGE_VALF) {
 969     // All registers must have inf weight. Just grab one!
 970     minReg = BestPhysReg ? BestPhysReg : *RC->allocation_order_begin(*mf_);
 971     if (cur->weight == HUGE_VALF ||
 972         li_->getApproximateInstructionCount(*cur) == 0) {
 973       // Spill a physical register around defs and uses.
 974       if (li_->spillPhysRegAroundRegDefsUses(*cur, minReg, *vrm_)) {
 975         DowngradedRegs.clear();
 976         assignRegOrStackSlotAtInterval(cur);
 977       } else {
 978         cerr << "Ran out of registers during register allocation!\n";
 979         exit(1);
 980       }
 981       return;
 982     }
 983   }
 984
 985   // Find up to 3 registers to consider as spill candidates.
 986   unsigned LastCandidate = RegsWeights.size() >= 3 ? 3 : 1;
 987   while (LastCandidate > 1) {
 988     if (weightsAreClose(RegsWeights[LastCandidate-1].second, minWeight))
 989       break;
 990     --LastCandidate;
 991   }
 992
 993   DOUT << "\t\tregister(s) with min weight(s): ";
 994   DEBUG(for (unsigned i = 0; i != LastCandidate; ++i)
 995           DOUT << tri_->getName(RegsWeights[i].first)
 996                << " (" << RegsWeights[i].second << ")\n");
 997
 998   // If the current has the minimum weight, we need to spill it and
 999   // add any added intervals back to unhandled, and restart
1000   // linearscan.
1001   if (cur->weight != HUGE_VALF && cur->weight <= minWeight) {
1002     DOUT << "\t\t\tspilling(c): " << *cur << '\n';
1003     float SSWeight;
1004     SmallVector<LiveInterval*, 8> spillIs;
1005     std::vector<LiveInterval*> added =
1006       li_->addIntervalsForSpills(*cur, spillIs, loopInfo, *vrm_, SSWeight);
1007     std::sort(added.begin(), added.end(), LISorter());
1008     addStackInterval(cur, ls_, li_, SSWeight, *vrm_);
1009     if (added.empty())
1010       return;  // Early exit if all spills were folded.
1011
1012     // Merge added with unhandled.  Note that we have already sorted
1013     // intervals returned by addIntervalsForSpills by their starting
1014     // point.
1015     // This also update the NextReloadMap. That is, it adds mapping from a
1016     // register defined by a reload from SS to the next reload from SS in the
1017     // same basic block.
1018     MachineBasicBlock *LastReloadMBB = 0;
1019     LiveInterval *LastReload = 0;
1020     int LastReloadSS = VirtRegMap::NO_STACK_SLOT;
1021     for (unsigned i = 0, e = added.size(); i != e; ++i) {
1022       LiveInterval *ReloadLi = added[i];
1023       if (ReloadLi->weight == HUGE_VALF &&
1024           li_->getApproximateInstructionCount(*ReloadLi) == 0) {
1025         unsigned ReloadIdx = ReloadLi->beginNumber();
1026         MachineBasicBlock *ReloadMBB = li_->getMBBFromIndex(ReloadIdx);
1027         int ReloadSS = vrm_->getStackSlot(ReloadLi->reg);
1028         if (LastReloadMBB == ReloadMBB && LastReloadSS == ReloadSS) {
1029           // Last reload of same SS is in the same MBB. We want to try to
1030           // allocate both reloads the same register and make sure the reg
1031           // isn't clobbered in between if at all possible.
1032           assert(LastReload->beginNumber() < ReloadIdx);
1033           NextReloadMap.insert(std::make_pair(LastReload->reg, ReloadLi->reg));
1034         }
1035         LastReloadMBB = ReloadMBB;
1036         LastReload = ReloadLi;
1037         LastReloadSS = ReloadSS;
1038       }
1039       unhandled_.push(ReloadLi);
1040     }
1041     return;
1042   }
1043
1044   ++NumBacktracks;
1045
1046   // Push the current interval back to unhandled since we are going
1047   // to re-run at least this iteration. Since we didn't modify it it
1048   // should go back right in the front of the list
1049   unhandled_.push(cur);
1050
1051   assert(TargetRegisterInfo::isPhysicalRegister(minReg) &&
1052          "did not choose a register to spill?");
1053
1054   // We spill all intervals aliasing the register with
1055   // minimum weight, rollback to the interval with the earliest
1056   // start point and let the linear scan algorithm run again
1057   SmallVector<LiveInterval*, 8> spillIs;
1058
1059   // Determine which intervals have to be spilled.
1060   findIntervalsToSpill(cur, RegsWeights, LastCandidate, spillIs);
1061
1062   // Set of spilled vregs (used later to rollback properly)
1063   SmallSet<unsigned, 8> spilled;
1064
1065   // The earliest start of a Spilled interval indicates up to where
1066   // in handled we need to roll back
1067   unsigned earliestStart = cur->beginNumber();
1068
1069   // Spill live intervals of virtual regs mapped to the physical register we
1070   // want to clear (and its aliases).  We only spill those that overlap with the
1071   // current interval as the rest do not affect its allocation. we also keep
1072   // track of the earliest start of all spilled live intervals since this will
1073   // mark our rollback point.
1074   std::vector<LiveInterval*> added;
1075   while (!spillIs.empty()) {
1076     LiveInterval *sli = spillIs.back();
1077     spillIs.pop_back();
1078     DOUT << "\t\t\tspilling(a): " << *sli << '\n';
1079     earliestStart = std::min(earliestStart, sli->beginNumber());
1080     float SSWeight;
1081     std::vector<LiveInterval*> newIs =
1082       li_->addIntervalsForSpills(*sli, spillIs, loopInfo, *vrm_, SSWeight);
1083     addStackInterval(sli, ls_, li_, SSWeight, *vrm_);
1084     std::copy(newIs.begin(), newIs.end(), std::back_inserter(added));
1085     spilled.insert(sli->reg);
1086   }
1087
1088   DOUT << "\t\trolling back to: " << earliestStart << '\n';
1089
1090   // Scan handled in reverse order up to the earliest start of a
1091   // spilled live interval and undo each one, restoring the state of
1092   // unhandled.
1093   while (!handled_.empty()) {
1094     LiveInterval* i = handled_.back();
1095     // If this interval starts before t we are done.
1096     if (i->beginNumber() < earliestStart)
1097       break;
1098     DOUT << "\t\t\tundo changes for: " << *i << '\n';
1099     handled_.pop_back();
1100
1101     // When undoing a live interval allocation we must know if it is active or
1102     // inactive to properly update the PhysRegTracker and the VirtRegMap.
1103     IntervalPtrs::iterator it;
1104     if ((it = FindIntervalInVector(active_, i)) != active_.end()) {
1105       active_.erase(it);
1106       assert(!TargetRegisterInfo::isPhysicalRegister(i->reg));
1107       if (!spilled.count(i->reg))
1108         unhandled_.push(i);
1109       prt_->delRegUse(vrm_->getPhys(i->reg));
1110       vrm_->clearVirt(i->reg);
1111     } else if ((it = FindIntervalInVector(inactive_, i)) != inactive_.end()) {
1112       inactive_.erase(it);
1113       assert(!TargetRegisterInfo::isPhysicalRegister(i->reg));
1114       if (!spilled.count(i->reg))
1115         unhandled_.push(i);
1116       vrm_->clearVirt(i->reg);
1117     } else {
1118       assert(TargetRegisterInfo::isVirtualRegister(i->reg) &&
1119              "Can only allocate virtual registers!");
1120       vrm_->clearVirt(i->reg);
1121       unhandled_.push(i);
1122     }
1123
1124     DenseMap<unsigned, unsigned>::iterator ii = DowngradeMap.find(i->reg);
1125     if (ii == DowngradeMap.end())
1126       // It interval has a preference, it must be defined by a copy. Clear the
1127       // preference now since the source interval allocation may have been
1128       // undone as well.
1129       i->preference = 0;
1130     else {
1131       UpgradeRegister(ii->second);
1132     }
1133   }
1134
1135   // Rewind the iterators in the active, inactive, and fixed lists back to the
1136   // point we reverted to.
1137   RevertVectorIteratorsTo(active_, earliestStart);
1138   RevertVectorIteratorsTo(inactive_, earliestStart);
1139   RevertVectorIteratorsTo(fixed_, earliestStart);
1140
1141   // Scan the rest and undo each interval that expired after t and
1142   // insert it in active (the next iteration of the algorithm will
1143   // put it in inactive if required)
1144   for (unsigned i = 0, e = handled_.size(); i != e; ++i) {
1145     LiveInterval *HI = handled_[i];
1146     if (!HI->expiredAt(earliestStart) &&
1147         HI->expiredAt(cur->beginNumber())) {
1148       DOUT << "\t\t\tundo changes for: " << *HI << '\n';
1149       active_.push_back(std::make_pair(HI, HI->begin()));
1150       assert(!TargetRegisterInfo::isPhysicalRegister(HI->reg));
1151       prt_->addRegUse(vrm_->getPhys(HI->reg));
1152     }
1153   }
1154
1155   // Merge added with unhandled.
1156   // This also update the NextReloadMap. That is, it adds mapping from a
1157   // register defined by a reload from SS to the next reload from SS in the
1158   // same basic block.
1159   MachineBasicBlock *LastReloadMBB = 0;
1160   LiveInterval *LastReload = 0;
1161   int LastReloadSS = VirtRegMap::NO_STACK_SLOT;
1162   std::sort(added.begin(), added.end(), LISorter());
1163   for (unsigned i = 0, e = added.size(); i != e; ++i) {
1164     LiveInterval *ReloadLi = added[i];
1165     if (ReloadLi->weight == HUGE_VALF &&
1166         li_->getApproximateInstructionCount(*ReloadLi) == 0) {
1167       unsigned ReloadIdx = ReloadLi->beginNumber();
1168       MachineBasicBlock *ReloadMBB = li_->getMBBFromIndex(ReloadIdx);
1169       int ReloadSS = vrm_->getStackSlot(ReloadLi->reg);
1170       if (LastReloadMBB == ReloadMBB && LastReloadSS == ReloadSS) {
1171         // Last reload of same SS is in the same MBB. We want to try to
1172         // allocate both reloads the same register and make sure the reg
1173         // isn't clobbered in between if at all possible.
1174         assert(LastReload->beginNumber() < ReloadIdx);
1175         NextReloadMap.insert(std::make_pair(LastReload->reg, ReloadLi->reg));
1176       }
1177       LastReloadMBB = ReloadMBB;
1178       LastReload = ReloadLi;
1179       LastReloadSS = ReloadSS;
1180     }
1181     unhandled_.push(ReloadLi);
1182   }
1183 }
1184
1185 unsigned RALinScan::getFreePhysReg(const TargetRegisterClass *RC,
1186                                    unsigned MaxInactiveCount,
1187                                    SmallVector<unsigned, 256> &inactiveCounts,
1188                                    bool SkipDGRegs) {
1189   unsigned FreeReg = 0;
1190   unsigned FreeRegInactiveCount = 0;
1191
1192   TargetRegisterClass::iterator I = RC->allocation_order_begin(*mf_);
1193   TargetRegisterClass::iterator E = RC->allocation_order_end(*mf_);
1194   assert(I != E && "No allocatable register in this register class!");
1195
1196   // Scan for the first available register.
1197   for (; I != E; ++I) {
1198     unsigned Reg = *I;
1199     // Ignore "downgraded" registers.
1200     if (SkipDGRegs && DowngradedRegs.count(Reg))
1201       continue;
1202     if (prt_->isRegAvail(Reg)) {
1203       FreeReg = Reg;
1204       if (FreeReg < inactiveCounts.size())
1205         FreeRegInactiveCount = inactiveCounts[FreeReg];
1206       else
1207         FreeRegInactiveCount = 0;
1208       break;
1209     }
1210   }
1211
1212   // If there are no free regs, or if this reg has the max inactive count,
1213   // return this register.
1214   if (FreeReg == 0 || FreeRegInactiveCount == MaxInactiveCount)
1215     return FreeReg;
1216
1217   // Continue scanning the registers, looking for the one with the highest
1218   // inactive count.  Alkis found that this reduced register pressure very
1219   // slightly on X86 (in rev 1.94 of this file), though this should probably be
1220   // reevaluated now.
1221   for (; I != E; ++I) {
1222     unsigned Reg = *I;
1223     // Ignore "downgraded" registers.
1224     if (SkipDGRegs && DowngradedRegs.count(Reg))
1225       continue;
1226     if (prt_->isRegAvail(Reg) && Reg < inactiveCounts.size() &&
1227         FreeRegInactiveCount < inactiveCounts[Reg]) {
1228       FreeReg = Reg;
1229       FreeRegInactiveCount = inactiveCounts[Reg];
1230       if (FreeRegInactiveCount == MaxInactiveCount)
1231         break;    // We found the one with the max inactive count.
1232     }
1233   }
1234
1235   return FreeReg;
1236 }
1237
1238 /// getFreePhysReg - return a free physical register for this virtual register
1239 /// interval if we have one, otherwise return 0.
1240 unsigned RALinScan::getFreePhysReg(LiveInterval *cur) {
1241   SmallVector<unsigned, 256> inactiveCounts;
1242   unsigned MaxInactiveCount = 0;
1243
1244   const TargetRegisterClass *RC = mri_->getRegClass(cur->reg);
1245   const TargetRegisterClass *RCLeader = RelatedRegClasses.getLeaderValue(RC);
1246
1247   for (IntervalPtrs::iterator i = inactive_.begin(), e = inactive_.end();
1248        i != e; ++i) {
1249     unsigned reg = i->first->reg;
1250     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
1251            "Can only allocate virtual registers!");
1252
1253     // If this is not in a related reg class to the register we're allocating,
1254     // don't check it.
1255     const TargetRegisterClass *RegRC = mri_->getRegClass(reg);
1256     if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader) {
1257       reg = vrm_->getPhys(reg);
1258       if (inactiveCounts.size() <= reg)
1259         inactiveCounts.resize(reg+1);
1260       ++inactiveCounts[reg];
1261       MaxInactiveCount = std::max(MaxInactiveCount, inactiveCounts[reg]);
1262     }
1263   }
1264
1265   // If copy coalescer has assigned a "preferred" register, check if it's
1266   // available first.
1267   if (cur->preference) {
1268     if (prt_->isRegAvail(cur->preference) &&
1269         RC->contains(cur->preference)) {
1270       DOUT << "\t\tassigned the preferred register: "
1271            << tri_->getName(cur->preference) << "\n";
1272       return cur->preference;
1273     } else
1274       DOUT << "\t\tunable to assign the preferred register: "
1275            << tri_->getName(cur->preference) << "\n";
1276   }
1277
1278   if (!DowngradedRegs.empty()) {
1279     unsigned FreeReg = getFreePhysReg(RC, MaxInactiveCount, inactiveCounts,
1280                                       true);
1281     if (FreeReg)
1282       return FreeReg;
1283   }
1284   return getFreePhysReg(RC, MaxInactiveCount, inactiveCounts, false);
1285 }
1286
1287 FunctionPass* llvm::createLinearScanRegisterAllocator() {
1288   return new RALinScan();
1289 }