lib/CodeGen/RegAllocLinearScan.cpp

   1 //===-- RegAllocLinearScan.cpp - Linear Scan register allocator -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements a linear scan register allocator.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "regalloc"
  15 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  16 #include "PhysRegTracker.h"
  17 #include "VirtRegMap.h"
  18 #include "llvm/Function.h"
  19 #include "llvm/CodeGen/MachineFunctionPass.h"
  20 #include "llvm/CodeGen/MachineInstr.h"
  21 #include "llvm/CodeGen/MachineLoopInfo.h"
  22 #include "llvm/CodeGen/MachineRegisterInfo.h"
  23 #include "llvm/CodeGen/Passes.h"
  24 #include "llvm/CodeGen/RegAllocRegistry.h"
  25 #include "llvm/CodeGen/RegisterCoalescer.h"
  26 #include "llvm/Target/TargetRegisterInfo.h"
  27 #include "llvm/Target/TargetMachine.h"
  28 #include "llvm/Target/TargetInstrInfo.h"
  29 #include "llvm/ADT/EquivalenceClasses.h"
  30 #include "llvm/ADT/Statistic.h"
  31 #include "llvm/ADT/STLExtras.h"
  32 #include "llvm/Support/Debug.h"
  33 #include "llvm/Support/Compiler.h"
  34 #include <algorithm>
  35 #include <set>
  36 #include <queue>
  37 #include <memory>
  38 #include <cmath>
  39 using namespace llvm;
  40
  41 STATISTIC(NumIters     , "Number of iterations performed");
  42 STATISTIC(NumBacktracks, "Number of times we had to backtrack");
  43 STATISTIC(NumCoalesce,   "Number of copies coalesced");
  44
  45 static RegisterRegAlloc
  46 linearscanRegAlloc("linearscan", "  linear scan register allocator",
  47                    createLinearScanRegisterAllocator);
  48
  49 namespace {
  50   struct VISIBILITY_HIDDEN RALinScan : public MachineFunctionPass {
  51     static char ID;
  52     RALinScan() : MachineFunctionPass((intptr_t)&ID) {}
  53
  54     typedef std::pair<LiveInterval*, LiveInterval::iterator> IntervalPtr;
  55     typedef std::vector<IntervalPtr> IntervalPtrs;
  56   private:
  57     /// RelatedRegClasses - This structure is built the first time a function is
  58     /// compiled, and keeps track of which register classes have registers that
  59     /// belong to multiple classes or have aliases that are in other classes.
  60     EquivalenceClasses<const TargetRegisterClass*> RelatedRegClasses;
  61     std::map<unsigned, const TargetRegisterClass*> OneClassForEachPhysReg;
  62
  63     MachineFunction* mf_;
  64     const TargetMachine* tm_;
  65     const TargetRegisterInfo* tri_;
  66     const TargetInstrInfo* tii_;
  67     MachineRegisterInfo *reginfo_;
  68     BitVector allocatableRegs_;
  69     LiveIntervals* li_;
  70     const MachineLoopInfo *loopInfo;
  71
  72     /// handled_ - Intervals are added to the handled_ set in the order of their
  73     /// start value.  This is uses for backtracking.
  74     std::vector<LiveInterval*> handled_;
  75
  76     /// fixed_ - Intervals that correspond to machine registers.
  77     ///
  78     IntervalPtrs fixed_;
  79
  80     /// active_ - Intervals that are currently being processed, and which have a
  81     /// live range active for the current point.
  82     IntervalPtrs active_;
  83
  84     /// inactive_ - Intervals that are currently being processed, but which have
  85     /// a hold at the current point.
  86     IntervalPtrs inactive_;
  87
  88     typedef std::priority_queue<LiveInterval*,
  89                                 std::vector<LiveInterval*>,
  90                                 greater_ptr<LiveInterval> > IntervalHeap;
  91     IntervalHeap unhandled_;
  92     std::auto_ptr<PhysRegTracker> prt_;
  93     std::auto_ptr<VirtRegMap> vrm_;
  94     std::auto_ptr<Spiller> spiller_;
  95
  96   public:
  97     virtual const char* getPassName() const {
  98       return "Linear Scan Register Allocator";
  99     }
 100
 101     virtual void getAnalysisUsage(AnalysisUsage &AU) const {
 102       AU.addRequired<LiveIntervals>();
 103       // Make sure PassManager knows which analyses to make available
 104       // to coalescing and which analyses coalescing invalidates.
 105       AU.addRequiredTransitive<RegisterCoalescer>();
 106       AU.addRequired<MachineLoopInfo>();
 107       AU.addPreserved<MachineLoopInfo>();
 108       AU.addPreservedID(MachineDominatorsID);
 109       MachineFunctionPass::getAnalysisUsage(AU);
 110     }
 111
 112     /// runOnMachineFunction - register allocate the whole function
 113     bool runOnMachineFunction(MachineFunction&);
 114
 115   private:
 116     /// linearScan - the linear scan algorithm
 117     void linearScan();
 118
 119     /// initIntervalSets - initialize the interval sets.
 120     ///
 121     void initIntervalSets();
 122
 123     /// processActiveIntervals - expire old intervals and move non-overlapping
 124     /// ones to the inactive list.
 125     void processActiveIntervals(unsigned CurPoint);
 126
 127     /// processInactiveIntervals - expire old intervals and move overlapping
 128     /// ones to the active list.
 129     void processInactiveIntervals(unsigned CurPoint);
 130
 131     /// assignRegOrStackSlotAtInterval - assign a register if one
 132     /// is available, or spill.
 133     void assignRegOrStackSlotAtInterval(LiveInterval* cur);
 134
 135     /// attemptTrivialCoalescing - If a simple interval is defined by a copy,
 136     /// try allocate the definition the same register as the source register
 137     /// if the register is not defined during live time of the interval. This
 138     /// eliminate a copy. This is used to coalesce copies which were not
 139     /// coalesced away before allocation either due to dest and src being in
 140     /// different register classes or because the coalescer was overly
 141     /// conservative.
 142     unsigned attemptTrivialCoalescing(LiveInterval &cur, unsigned Reg);
 143
 144     ///
 145     /// register handling helpers
 146     ///
 147
 148     /// getFreePhysReg - return a free physical register for this virtual
 149     /// register interval if we have one, otherwise return 0.
 150     unsigned getFreePhysReg(LiveInterval* cur);
 151
 152     /// assignVirt2StackSlot - assigns this virtual register to a
 153     /// stack slot. returns the stack slot
 154     int assignVirt2StackSlot(unsigned virtReg);
 155
 156     void ComputeRelatedRegClasses();
 157
 158     template <typename ItTy>
 159     void printIntervals(const char* const str, ItTy i, ItTy e) const {
 160       if (str) DOUT << str << " intervals:\n";
 161       for (; i != e; ++i) {
 162         DOUT << "\t" << *i->first << " -> ";
 163         unsigned reg = i->first->reg;
 164         if (TargetRegisterInfo::isVirtualRegister(reg)) {
 165           reg = vrm_->getPhys(reg);
 166         }
 167         DOUT << tri_->getName(reg) << '\n';
 168       }
 169     }
 170   };
 171   char RALinScan::ID = 0;
 172 }
 173
 174 void RALinScan::ComputeRelatedRegClasses() {
 175   const TargetRegisterInfo &TRI = *tri_;
 176
 177   // First pass, add all reg classes to the union, and determine at least one
 178   // reg class that each register is in.
 179   bool HasAliases = false;
 180   for (TargetRegisterInfo::regclass_iterator RCI = TRI.regclass_begin(),
 181        E = TRI.regclass_end(); RCI != E; ++RCI) {
 182     RelatedRegClasses.insert(*RCI);
 183     for (TargetRegisterClass::iterator I = (*RCI)->begin(), E = (*RCI)->end();
 184          I != E; ++I) {
 185       HasAliases = HasAliases || *TRI.getAliasSet(*I) != 0;
 186
 187       const TargetRegisterClass *&PRC = OneClassForEachPhysReg[*I];
 188       if (PRC) {
 189         // Already processed this register.  Just make sure we know that
 190         // multiple register classes share a register.
 191         RelatedRegClasses.unionSets(PRC, *RCI);
 192       } else {
 193         PRC = *RCI;
 194       }
 195     }
 196   }
 197
 198   // Second pass, now that we know conservatively what register classes each reg
 199   // belongs to, add info about aliases.  We don't need to do this for targets
 200   // without register aliases.
 201   if (HasAliases)
 202     for (std::map<unsigned, const TargetRegisterClass*>::iterator
 203          I = OneClassForEachPhysReg.begin(), E = OneClassForEachPhysReg.end();
 204          I != E; ++I)
 205       for (const unsigned *AS = TRI.getAliasSet(I->first); *AS; ++AS)
 206         RelatedRegClasses.unionSets(I->second, OneClassForEachPhysReg[*AS]);
 207 }
 208
 209 /// attemptTrivialCoalescing - If a simple interval is defined by a copy,
 210 /// try allocate the definition the same register as the source register
 211 /// if the register is not defined during live time of the interval. This
 212 /// eliminate a copy. This is used to coalesce copies which were not
 213 /// coalesced away before allocation either due to dest and src being in
 214 /// different register classes or because the coalescer was overly
 215 /// conservative.
 216 unsigned RALinScan::attemptTrivialCoalescing(LiveInterval &cur, unsigned Reg) {
 217   if ((cur.preference && cur.preference == Reg) || !cur.containsOneValue())
 218     return Reg;
 219
 220   VNInfo *vni = cur.getValNumInfo(0);
 221   if (!vni->def || vni->def == ~1U || vni->def == ~0U)
 222     return Reg;
 223   MachineInstr *CopyMI = li_->getInstructionFromIndex(vni->def);
 224   unsigned SrcReg, DstReg;
 225   if (!CopyMI || !tii_->isMoveInstr(*CopyMI, SrcReg, DstReg))
 226     return Reg;
 227   if (TargetRegisterInfo::isVirtualRegister(SrcReg)) {
 228     if (!vrm_->isAssignedReg(SrcReg))
 229       return Reg;
 230     else
 231       SrcReg = vrm_->getPhys(SrcReg);
 232   }
 233   if (Reg == SrcReg)
 234     return Reg;
 235
 236   const TargetRegisterClass *RC = reginfo_->getRegClass(cur.reg);
 237   if (!RC->contains(SrcReg))
 238     return Reg;
 239
 240   // Try to coalesce.
 241   if (!li_->conflictsWithPhysRegDef(cur, *vrm_, SrcReg)) {
 242     DOUT << "Coalescing: " << cur << " -> " << tri_->getName(SrcReg)
 243          << '\n';
 244     vrm_->clearVirt(cur.reg);
 245     vrm_->assignVirt2Phys(cur.reg, SrcReg);
 246     ++NumCoalesce;
 247     return SrcReg;
 248   }
 249
 250   return Reg;
 251 }
 252
 253 bool RALinScan::runOnMachineFunction(MachineFunction &fn) {
 254   mf_ = &fn;
 255   tm_ = &fn.getTarget();
 256   tri_ = tm_->getRegisterInfo();
 257   tii_ = tm_->getInstrInfo();
 258   reginfo_ = &mf_->getRegInfo();
 259   allocatableRegs_ = tri_->getAllocatableSet(fn);
 260   li_ = &getAnalysis<LiveIntervals>();
 261   loopInfo = &getAnalysis<MachineLoopInfo>();
 262
 263   // We don't run the coalescer here because we have no reason to
 264   // interact with it.  If the coalescer requires interaction, it
 265   // won't do anything.  If it doesn't require interaction, we assume
 266   // it was run as a separate pass.
 267
 268   // If this is the first function compiled, compute the related reg classes.
 269   if (RelatedRegClasses.empty())
 270     ComputeRelatedRegClasses();
 271
 272   if (!prt_.get()) prt_.reset(new PhysRegTracker(*tri_));
 273   vrm_.reset(new VirtRegMap(*mf_));
 274   if (!spiller_.get()) spiller_.reset(createSpiller());
 275
 276   initIntervalSets();
 277
 278   linearScan();
 279
 280   // Rewrite spill code and update the PhysRegsUsed set.
 281   spiller_->runOnMachineFunction(*mf_, *vrm_);
 282   vrm_.reset();  // Free the VirtRegMap
 283
 284   while (!unhandled_.empty()) unhandled_.pop();
 285   fixed_.clear();
 286   active_.clear();
 287   inactive_.clear();
 288   handled_.clear();
 289
 290   return true;
 291 }
 292
 293 /// initIntervalSets - initialize the interval sets.
 294 ///
 295 void RALinScan::initIntervalSets()
 296 {
 297   assert(unhandled_.empty() && fixed_.empty() &&
 298          active_.empty() && inactive_.empty() &&
 299          "interval sets should be empty on initialization");
 300
 301   for (LiveIntervals::iterator i = li_->begin(), e = li_->end(); i != e; ++i) {
 302     if (TargetRegisterInfo::isPhysicalRegister(i->second.reg)) {
 303       reginfo_->setPhysRegUsed(i->second.reg);
 304       fixed_.push_back(std::make_pair(&i->second, i->second.begin()));
 305     } else
 306       unhandled_.push(&i->second);
 307   }
 308 }
 309
 310 void RALinScan::linearScan()
 311 {
 312   // linear scan algorithm
 313   DOUT << "********** LINEAR SCAN **********\n";
 314   DOUT << "********** Function: " << mf_->getFunction()->getName() << '\n';
 315
 316   DEBUG(printIntervals("fixed", fixed_.begin(), fixed_.end()));
 317
 318   while (!unhandled_.empty()) {
 319     // pick the interval with the earliest start point
 320     LiveInterval* cur = unhandled_.top();
 321     unhandled_.pop();
 322     ++NumIters;
 323     DOUT << "\n*** CURRENT ***: " << *cur << '\n';
 324
 325     processActiveIntervals(cur->beginNumber());
 326     processInactiveIntervals(cur->beginNumber());
 327
 328     assert(TargetRegisterInfo::isVirtualRegister(cur->reg) &&
 329            "Can only allocate virtual registers!");
 330
 331     // Allocating a virtual register. try to find a free
 332     // physical register or spill an interval (possibly this one) in order to
 333     // assign it one.
 334     assignRegOrStackSlotAtInterval(cur);
 335
 336     DEBUG(printIntervals("active", active_.begin(), active_.end()));
 337     DEBUG(printIntervals("inactive", inactive_.begin(), inactive_.end()));
 338   }
 339
 340   // expire any remaining active intervals
 341   while (!active_.empty()) {
 342     IntervalPtr &IP = active_.back();
 343     unsigned reg = IP.first->reg;
 344     DOUT << "\tinterval " << *IP.first << " expired\n";
 345     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 346            "Can only allocate virtual registers!");
 347     reg = vrm_->getPhys(reg);
 348     prt_->delRegUse(reg);
 349     active_.pop_back();
 350   }
 351
 352   // expire any remaining inactive intervals
 353   DEBUG(for (IntervalPtrs::reverse_iterator
 354                i = inactive_.rbegin(); i != inactive_.rend(); ++i)
 355         DOUT << "\tinterval " << *i->first << " expired\n");
 356   inactive_.clear();
 357
 358   // Add live-ins to every BB except for entry. Also perform trivial coalescing.
 359   MachineFunction::iterator EntryMBB = mf_->begin();
 360   SmallVector<MachineBasicBlock*, 8> LiveInMBBs;
 361   for (LiveIntervals::iterator i = li_->begin(), e = li_->end(); i != e; ++i) {
 362     LiveInterval &cur = i->second;
 363     unsigned Reg = 0;
 364     bool isPhys = TargetRegisterInfo::isPhysicalRegister(cur.reg);
 365     if (isPhys)
 366       Reg = i->second.reg;
 367     else if (vrm_->isAssignedReg(cur.reg))
 368       Reg = attemptTrivialCoalescing(cur, vrm_->getPhys(cur.reg));
 369     if (!Reg)
 370       continue;
 371     // Ignore splited live intervals.
 372     if (!isPhys && vrm_->getPreSplitReg(cur.reg))
 373       continue;
 374     for (LiveInterval::Ranges::const_iterator I = cur.begin(), E = cur.end();
 375          I != E; ++I) {
 376       const LiveRange &LR = *I;
 377       if (li_->findLiveInMBBs(LR, LiveInMBBs)) {
 378         for (unsigned i = 0, e = LiveInMBBs.size(); i != e; ++i)
 379           if (LiveInMBBs[i] != EntryMBB)
 380             LiveInMBBs[i]->addLiveIn(Reg);
 381         LiveInMBBs.clear();
 382       }
 383     }
 384   }
 385
 386   DOUT << *vrm_;
 387 }
 388
 389 /// processActiveIntervals - expire old intervals and move non-overlapping ones
 390 /// to the inactive list.
 391 void RALinScan::processActiveIntervals(unsigned CurPoint)
 392 {
 393   DOUT << "\tprocessing active intervals:\n";
 394
 395   for (unsigned i = 0, e = active_.size(); i != e; ++i) {
 396     LiveInterval *Interval = active_[i].first;
 397     LiveInterval::iterator IntervalPos = active_[i].second;
 398     unsigned reg = Interval->reg;
 399
 400     IntervalPos = Interval->advanceTo(IntervalPos, CurPoint);
 401
 402     if (IntervalPos == Interval->end()) {     // Remove expired intervals.
 403       DOUT << "\t\tinterval " << *Interval << " expired\n";
 404       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 405              "Can only allocate virtual registers!");
 406       reg = vrm_->getPhys(reg);
 407       prt_->delRegUse(reg);
 408
 409       // Pop off the end of the list.
 410       active_[i] = active_.back();
 411       active_.pop_back();
 412       --i; --e;
 413
 414     } else if (IntervalPos->start > CurPoint) {
 415       // Move inactive intervals to inactive list.
 416       DOUT << "\t\tinterval " << *Interval << " inactive\n";
 417       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 418              "Can only allocate virtual registers!");
 419       reg = vrm_->getPhys(reg);
 420       prt_->delRegUse(reg);
 421       // add to inactive.
 422       inactive_.push_back(std::make_pair(Interval, IntervalPos));
 423
 424       // Pop off the end of the list.
 425       active_[i] = active_.back();
 426       active_.pop_back();
 427       --i; --e;
 428     } else {
 429       // Otherwise, just update the iterator position.
 430       active_[i].second = IntervalPos;
 431     }
 432   }
 433 }
 434
 435 /// processInactiveIntervals - expire old intervals and move overlapping
 436 /// ones to the active list.
 437 void RALinScan::processInactiveIntervals(unsigned CurPoint)
 438 {
 439   DOUT << "\tprocessing inactive intervals:\n";
 440
 441   for (unsigned i = 0, e = inactive_.size(); i != e; ++i) {
 442     LiveInterval *Interval = inactive_[i].first;
 443     LiveInterval::iterator IntervalPos = inactive_[i].second;
 444     unsigned reg = Interval->reg;
 445
 446     IntervalPos = Interval->advanceTo(IntervalPos, CurPoint);
 447
 448     if (IntervalPos == Interval->end()) {       // remove expired intervals.
 449       DOUT << "\t\tinterval " << *Interval << " expired\n";
 450
 451       // Pop off the end of the list.
 452       inactive_[i] = inactive_.back();
 453       inactive_.pop_back();
 454       --i; --e;
 455     } else if (IntervalPos->start <= CurPoint) {
 456       // move re-activated intervals in active list
 457       DOUT << "\t\tinterval " << *Interval << " active\n";
 458       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 459              "Can only allocate virtual registers!");
 460       reg = vrm_->getPhys(reg);
 461       prt_->addRegUse(reg);
 462       // add to active
 463       active_.push_back(std::make_pair(Interval, IntervalPos));
 464
 465       // Pop off the end of the list.
 466       inactive_[i] = inactive_.back();
 467       inactive_.pop_back();
 468       --i; --e;
 469     } else {
 470       // Otherwise, just update the iterator position.
 471       inactive_[i].second = IntervalPos;
 472     }
 473   }
 474 }
 475
 476 /// updateSpillWeights - updates the spill weights of the specifed physical
 477 /// register and its weight.
 478 static void updateSpillWeights(std::vector<float> &Weights,
 479                                unsigned reg, float weight,
 480                                const TargetRegisterInfo *TRI) {
 481   Weights[reg] += weight;
 482   for (const unsigned* as = TRI->getAliasSet(reg); *as; ++as)
 483     Weights[*as] += weight;
 484 }
 485
 486 static
 487 RALinScan::IntervalPtrs::iterator
 488 FindIntervalInVector(RALinScan::IntervalPtrs &IP, LiveInterval *LI) {
 489   for (RALinScan::IntervalPtrs::iterator I = IP.begin(), E = IP.end();
 490        I != E; ++I)
 491     if (I->first == LI) return I;
 492   return IP.end();
 493 }
 494
 495 static void RevertVectorIteratorsTo(RALinScan::IntervalPtrs &V, unsigned Point){
 496   for (unsigned i = 0, e = V.size(); i != e; ++i) {
 497     RALinScan::IntervalPtr &IP = V[i];
 498     LiveInterval::iterator I = std::upper_bound(IP.first->begin(),
 499                                                 IP.second, Point);
 500     if (I != IP.first->begin()) --I;
 501     IP.second = I;
 502   }
 503 }
 504
 505 /// assignRegOrStackSlotAtInterval - assign a register if one is available, or
 506 /// spill.
 507 void RALinScan::assignRegOrStackSlotAtInterval(LiveInterval* cur)
 508 {
 509   DOUT << "\tallocating current interval: ";
 510
 511   PhysRegTracker backupPrt = *prt_;
 512
 513   std::vector<std::pair<unsigned, float> > SpillWeightsToAdd;
 514   unsigned StartPosition = cur->beginNumber();
 515   const TargetRegisterClass *RC = reginfo_->getRegClass(cur->reg);
 516   const TargetRegisterClass *RCLeader = RelatedRegClasses.getLeaderValue(RC);
 517
 518   // If this live interval is defined by a move instruction and its source is
 519   // assigned a physical register that is compatible with the target register
 520   // class, then we should try to assign it the same register.
 521   // This can happen when the move is from a larger register class to a smaller
 522   // one, e.g. X86::mov32to32_. These move instructions are not coalescable.
 523   if (!cur->preference && cur->containsOneValue()) {
 524     VNInfo *vni = cur->getValNumInfo(0);
 525     if (vni->def && vni->def != ~1U && vni->def != ~0U) {
 526       MachineInstr *CopyMI = li_->getInstructionFromIndex(vni->def);
 527       unsigned SrcReg, DstReg;
 528       if (tii_->isMoveInstr(*CopyMI, SrcReg, DstReg)) {
 529         unsigned Reg = 0;
 530         if (TargetRegisterInfo::isPhysicalRegister(SrcReg))
 531           Reg = SrcReg;
 532         else if (vrm_->isAssignedReg(SrcReg))
 533           Reg = vrm_->getPhys(SrcReg);
 534         if (Reg && allocatableRegs_[Reg] && RC->contains(Reg))
 535           cur->preference = Reg;
 536       }
 537     }
 538   }
 539
 540   // for every interval in inactive we overlap with, mark the
 541   // register as not free and update spill weights.
 542   for (IntervalPtrs::const_iterator i = inactive_.begin(),
 543          e = inactive_.end(); i != e; ++i) {
 544     unsigned Reg = i->first->reg;
 545     assert(TargetRegisterInfo::isVirtualRegister(Reg) &&
 546            "Can only allocate virtual registers!");
 547     const TargetRegisterClass *RegRC = reginfo_->getRegClass(Reg);
 548     // If this is not in a related reg class to the register we're allocating,
 549     // don't check it.
 550     if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader &&
 551         cur->overlapsFrom(*i->first, i->second-1)) {
 552       Reg = vrm_->getPhys(Reg);
 553       prt_->addRegUse(Reg);
 554       SpillWeightsToAdd.push_back(std::make_pair(Reg, i->first->weight));
 555     }
 556   }
 557
 558   // Speculatively check to see if we can get a register right now.  If not,
 559   // we know we won't be able to by adding more constraints.  If so, we can
 560   // check to see if it is valid.  Doing an exhaustive search of the fixed_ list
 561   // is very bad (it contains all callee clobbered registers for any functions
 562   // with a call), so we want to avoid doing that if possible.
 563   unsigned physReg = getFreePhysReg(cur);
 564   if (physReg) {
 565     // We got a register.  However, if it's in the fixed_ list, we might
 566     // conflict with it.  Check to see if we conflict with it or any of its
 567     // aliases.
 568     SmallSet<unsigned, 8> RegAliases;
 569     for (const unsigned *AS = tri_->getAliasSet(physReg); *AS; ++AS)
 570       RegAliases.insert(*AS);
 571
 572     bool ConflictsWithFixed = false;
 573     for (unsigned i = 0, e = fixed_.size(); i != e; ++i) {
 574       IntervalPtr &IP = fixed_[i];
 575       if (physReg == IP.first->reg || RegAliases.count(IP.first->reg)) {
 576         // Okay, this reg is on the fixed list.  Check to see if we actually
 577         // conflict.
 578         LiveInterval *I = IP.first;
 579         if (I->endNumber() > StartPosition) {
 580           LiveInterval::iterator II = I->advanceTo(IP.second, StartPosition);
 581           IP.second = II;
 582           if (II != I->begin() && II->start > StartPosition)
 583             --II;
 584           if (cur->overlapsFrom(*I, II)) {
 585             ConflictsWithFixed = true;
 586             break;
 587           }
 588         }
 589       }
 590     }
 591
 592     // Okay, the register picked by our speculative getFreePhysReg call turned
 593     // out to be in use.  Actually add all of the conflicting fixed registers to
 594     // prt so we can do an accurate query.
 595     if (ConflictsWithFixed) {
 596       // For every interval in fixed we overlap with, mark the register as not
 597       // free and update spill weights.
 598       for (unsigned i = 0, e = fixed_.size(); i != e; ++i) {
 599         IntervalPtr &IP = fixed_[i];
 600         LiveInterval *I = IP.first;
 601
 602         const TargetRegisterClass *RegRC = OneClassForEachPhysReg[I->reg];
 603         if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader &&
 604             I->endNumber() > StartPosition) {
 605           LiveInterval::iterator II = I->advanceTo(IP.second, StartPosition);
 606           IP.second = II;
 607           if (II != I->begin() && II->start > StartPosition)
 608             --II;
 609           if (cur->overlapsFrom(*I, II)) {
 610             unsigned reg = I->reg;
 611             prt_->addRegUse(reg);
 612             SpillWeightsToAdd.push_back(std::make_pair(reg, I->weight));
 613           }
 614         }
 615       }
 616
 617       // Using the newly updated prt_ object, which includes conflicts in the
 618       // future, see if there are any registers available.
 619       physReg = getFreePhysReg(cur);
 620     }
 621   }
 622
 623   // Restore the physical register tracker, removing information about the
 624   // future.
 625   *prt_ = backupPrt;
 626
 627   // if we find a free register, we are done: assign this virtual to
 628   // the free physical register and add this interval to the active
 629   // list.
 630   if (physReg) {
 631     DOUT <<  tri_->getName(physReg) << '\n';
 632     vrm_->assignVirt2Phys(cur->reg, physReg);
 633     prt_->addRegUse(physReg);
 634     active_.push_back(std::make_pair(cur, cur->begin()));
 635     handled_.push_back(cur);
 636     return;
 637   }
 638   DOUT << "no free registers\n";
 639
 640   // Compile the spill weights into an array that is better for scanning.
 641   std::vector<float> SpillWeights(tri_->getNumRegs(), 0.0);
 642   for (std::vector<std::pair<unsigned, float> >::iterator
 643        I = SpillWeightsToAdd.begin(), E = SpillWeightsToAdd.end(); I != E; ++I)
 644     updateSpillWeights(SpillWeights, I->first, I->second, tri_);
 645
 646   // for each interval in active, update spill weights.
 647   for (IntervalPtrs::const_iterator i = active_.begin(), e = active_.end();
 648        i != e; ++i) {
 649     unsigned reg = i->first->reg;
 650     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 651            "Can only allocate virtual registers!");
 652     reg = vrm_->getPhys(reg);
 653     updateSpillWeights(SpillWeights, reg, i->first->weight, tri_);
 654   }
 655
 656   DOUT << "\tassigning stack slot at interval "<< *cur << ":\n";
 657
 658   // Find a register to spill.
 659   float minWeight = HUGE_VALF;
 660   unsigned minReg = cur->preference;  // Try the preferred register first.
 661
 662   if (!minReg || SpillWeights[minReg] == HUGE_VALF)
 663     for (TargetRegisterClass::iterator i = RC->allocation_order_begin(*mf_),
 664            e = RC->allocation_order_end(*mf_); i != e; ++i) {
 665       unsigned reg = *i;
 666       if (minWeight > SpillWeights[reg]) {
 667         minWeight = SpillWeights[reg];
 668         minReg = reg;
 669       }
 670     }
 671
 672   // If we didn't find a register that is spillable, try aliases?
 673   if (!minReg) {
 674     for (TargetRegisterClass::iterator i = RC->allocation_order_begin(*mf_),
 675            e = RC->allocation_order_end(*mf_); i != e; ++i) {
 676       unsigned reg = *i;
 677       // No need to worry about if the alias register size < regsize of RC.
 678       // We are going to spill all registers that alias it anyway.
 679       for (const unsigned* as = tri_->getAliasSet(reg); *as; ++as) {
 680         if (minWeight > SpillWeights[*as]) {
 681           minWeight = SpillWeights[*as];
 682           minReg = *as;
 683         }
 684       }
 685     }
 686
 687     // All registers must have inf weight. Just grab one!
 688     if (!minReg)
 689       minReg = *RC->allocation_order_begin(*mf_);
 690   }
 691
 692   DOUT << "\t\tregister with min weight: "
 693        << tri_->getName(minReg) << " (" << minWeight << ")\n";
 694
 695   // if the current has the minimum weight, we need to spill it and
 696   // add any added intervals back to unhandled, and restart
 697   // linearscan.
 698   if (cur->weight != HUGE_VALF && cur->weight <= minWeight) {
 699     DOUT << "\t\t\tspilling(c): " << *cur << '\n';
 700     std::vector<LiveInterval*> added =
 701       li_->addIntervalsForSpills(*cur, loopInfo, *vrm_);
 702     if (added.empty())
 703       return;  // Early exit if all spills were folded.
 704
 705     // Merge added with unhandled.  Note that we know that
 706     // addIntervalsForSpills returns intervals sorted by their starting
 707     // point.
 708     for (unsigned i = 0, e = added.size(); i != e; ++i)
 709       unhandled_.push(added[i]);
 710     return;
 711   }
 712
 713   ++NumBacktracks;
 714
 715   // push the current interval back to unhandled since we are going
 716   // to re-run at least this iteration. Since we didn't modify it it
 717   // should go back right in the front of the list
 718   unhandled_.push(cur);
 719
 720   // otherwise we spill all intervals aliasing the register with
 721   // minimum weight, rollback to the interval with the earliest
 722   // start point and let the linear scan algorithm run again
 723   std::vector<LiveInterval*> added;
 724   assert(TargetRegisterInfo::isPhysicalRegister(minReg) &&
 725          "did not choose a register to spill?");
 726   BitVector toSpill(tri_->getNumRegs());
 727
 728   // We are going to spill minReg and all its aliases.
 729   toSpill[minReg] = true;
 730   for (const unsigned* as = tri_->getAliasSet(minReg); *as; ++as)
 731     toSpill[*as] = true;
 732
 733   // the earliest start of a spilled interval indicates up to where
 734   // in handled we need to roll back
 735   unsigned earliestStart = cur->beginNumber();
 736
 737   // set of spilled vregs (used later to rollback properly)
 738   SmallSet<unsigned, 32> spilled;
 739
 740   // spill live intervals of virtual regs mapped to the physical register we
 741   // want to clear (and its aliases).  We only spill those that overlap with the
 742   // current interval as the rest do not affect its allocation. we also keep
 743   // track of the earliest start of all spilled live intervals since this will
 744   // mark our rollback point.
 745   for (IntervalPtrs::iterator i = active_.begin(); i != active_.end(); ++i) {
 746     unsigned reg = i->first->reg;
 747     if (//TargetRegisterInfo::isVirtualRegister(reg) &&
 748         toSpill[vrm_->getPhys(reg)] &&
 749         cur->overlapsFrom(*i->first, i->second)) {
 750       DOUT << "\t\t\tspilling(a): " << *i->first << '\n';
 751       earliestStart = std::min(earliestStart, i->first->beginNumber());
 752       std::vector<LiveInterval*> newIs =
 753         li_->addIntervalsForSpills(*i->first, loopInfo, *vrm_);
 754       std::copy(newIs.begin(), newIs.end(), std::back_inserter(added));
 755       spilled.insert(reg);
 756     }
 757   }
 758   for (IntervalPtrs::iterator i = inactive_.begin(); i != inactive_.end(); ++i){
 759     unsigned reg = i->first->reg;
 760     if (//TargetRegisterInfo::isVirtualRegister(reg) &&
 761         toSpill[vrm_->getPhys(reg)] &&
 762         cur->overlapsFrom(*i->first, i->second-1)) {
 763       DOUT << "\t\t\tspilling(i): " << *i->first << '\n';
 764       earliestStart = std::min(earliestStart, i->first->beginNumber());
 765       std::vector<LiveInterval*> newIs =
 766         li_->addIntervalsForSpills(*i->first, loopInfo, *vrm_);
 767       std::copy(newIs.begin(), newIs.end(), std::back_inserter(added));
 768       spilled.insert(reg);
 769     }
 770   }
 771
 772   DOUT << "\t\trolling back to: " << earliestStart << '\n';
 773
 774   // Scan handled in reverse order up to the earliest start of a
 775   // spilled live interval and undo each one, restoring the state of
 776   // unhandled.
 777   while (!handled_.empty()) {
 778     LiveInterval* i = handled_.back();
 779     // If this interval starts before t we are done.
 780     if (i->beginNumber() < earliestStart)
 781       break;
 782     DOUT << "\t\t\tundo changes for: " << *i << '\n';
 783     handled_.pop_back();
 784
 785     // When undoing a live interval allocation we must know if it is active or
 786     // inactive to properly update the PhysRegTracker and the VirtRegMap.
 787     IntervalPtrs::iterator it;
 788     if ((it = FindIntervalInVector(active_, i)) != active_.end()) {
 789       active_.erase(it);
 790       assert(!TargetRegisterInfo::isPhysicalRegister(i->reg));
 791       if (!spilled.count(i->reg))
 792         unhandled_.push(i);
 793       prt_->delRegUse(vrm_->getPhys(i->reg));
 794       vrm_->clearVirt(i->reg);
 795     } else if ((it = FindIntervalInVector(inactive_, i)) != inactive_.end()) {
 796       inactive_.erase(it);
 797       assert(!TargetRegisterInfo::isPhysicalRegister(i->reg));
 798       if (!spilled.count(i->reg))
 799         unhandled_.push(i);
 800       vrm_->clearVirt(i->reg);
 801     } else {
 802       assert(TargetRegisterInfo::isVirtualRegister(i->reg) &&
 803              "Can only allocate virtual registers!");
 804       vrm_->clearVirt(i->reg);
 805       unhandled_.push(i);
 806     }
 807
 808     // It interval has a preference, it must be defined by a copy. Clear the
 809     // preference now since the source interval allocation may have been undone
 810     // as well.
 811     i->preference = 0;
 812   }
 813
 814   // Rewind the iterators in the active, inactive, and fixed lists back to the
 815   // point we reverted to.
 816   RevertVectorIteratorsTo(active_, earliestStart);
 817   RevertVectorIteratorsTo(inactive_, earliestStart);
 818   RevertVectorIteratorsTo(fixed_, earliestStart);
 819
 820   // scan the rest and undo each interval that expired after t and
 821   // insert it in active (the next iteration of the algorithm will
 822   // put it in inactive if required)
 823   for (unsigned i = 0, e = handled_.size(); i != e; ++i) {
 824     LiveInterval *HI = handled_[i];
 825     if (!HI->expiredAt(earliestStart) &&
 826         HI->expiredAt(cur->beginNumber())) {
 827       DOUT << "\t\t\tundo changes for: " << *HI << '\n';
 828       active_.push_back(std::make_pair(HI, HI->begin()));
 829       assert(!TargetRegisterInfo::isPhysicalRegister(HI->reg));
 830       prt_->addRegUse(vrm_->getPhys(HI->reg));
 831     }
 832   }
 833
 834   // merge added with unhandled
 835   for (unsigned i = 0, e = added.size(); i != e; ++i)
 836     unhandled_.push(added[i]);
 837 }
 838
 839 /// getFreePhysReg - return a free physical register for this virtual register
 840 /// interval if we have one, otherwise return 0.
 841 unsigned RALinScan::getFreePhysReg(LiveInterval *cur) {
 842   SmallVector<unsigned, 256> inactiveCounts;
 843   unsigned MaxInactiveCount = 0;
 844
 845   const TargetRegisterClass *RC = reginfo_->getRegClass(cur->reg);
 846   const TargetRegisterClass *RCLeader = RelatedRegClasses.getLeaderValue(RC);
 847
 848   for (IntervalPtrs::iterator i = inactive_.begin(), e = inactive_.end();
 849        i != e; ++i) {
 850     unsigned reg = i->first->reg;
 851     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 852            "Can only allocate virtual registers!");
 853
 854     // If this is not in a related reg class to the register we're allocating,
 855     // don't check it.
 856     const TargetRegisterClass *RegRC = reginfo_->getRegClass(reg);
 857     if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader) {
 858       reg = vrm_->getPhys(reg);
 859       if (inactiveCounts.size() <= reg)
 860         inactiveCounts.resize(reg+1);
 861       ++inactiveCounts[reg];
 862       MaxInactiveCount = std::max(MaxInactiveCount, inactiveCounts[reg]);
 863     }
 864   }
 865
 866   unsigned FreeReg = 0;
 867   unsigned FreeRegInactiveCount = 0;
 868
 869   // If copy coalescer has assigned a "preferred" register, check if it's
 870   // available first.
 871   if (cur->preference) {
 872     if (prt_->isRegAvail(cur->preference)) {
 873       DOUT << "\t\tassigned the preferred register: "
 874            << tri_->getName(cur->preference) << "\n";
 875       return cur->preference;
 876     } else
 877       DOUT << "\t\tunable to assign the preferred register: "
 878            << tri_->getName(cur->preference) << "\n";
 879   }
 880
 881   // Scan for the first available register.
 882   TargetRegisterClass::iterator I = RC->allocation_order_begin(*mf_);
 883   TargetRegisterClass::iterator E = RC->allocation_order_end(*mf_);
 884   for (; I != E; ++I)
 885     if (prt_->isRegAvail(*I)) {
 886       FreeReg = *I;
 887       if (FreeReg < inactiveCounts.size())
 888         FreeRegInactiveCount = inactiveCounts[FreeReg];
 889       else
 890         FreeRegInactiveCount = 0;
 891       break;
 892     }
 893
 894   // If there are no free regs, or if this reg has the max inactive count,
 895   // return this register.
 896   if (FreeReg == 0 || FreeRegInactiveCount == MaxInactiveCount) return FreeReg;
 897
 898   // Continue scanning the registers, looking for the one with the highest
 899   // inactive count.  Alkis found that this reduced register pressure very
 900   // slightly on X86 (in rev 1.94 of this file), though this should probably be
 901   // reevaluated now.
 902   for (; I != E; ++I) {
 903     unsigned Reg = *I;
 904     if (prt_->isRegAvail(Reg) && Reg < inactiveCounts.size() &&
 905         FreeRegInactiveCount < inactiveCounts[Reg]) {
 906       FreeReg = Reg;
 907       FreeRegInactiveCount = inactiveCounts[Reg];
 908       if (FreeRegInactiveCount == MaxInactiveCount)
 909         break;    // We found the one with the max inactive count.
 910     }
 911   }
 912
 913   return FreeReg;
 914 }
 915
 916 FunctionPass* llvm::createLinearScanRegisterAllocator() {
 917   return new RALinScan();
 918 }