lib/CodeGen/LowerSubregs.cpp

   1 //===-- LowerSubregs.cpp - Subregister Lowering instruction pass ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #define DEBUG_TYPE "lowersubregs"
  11 #include "llvm/CodeGen/Passes.h"
  12 #include "llvm/Function.h"
  13 #include "llvm/CodeGen/MachineFunctionPass.h"
  14 #include "llvm/CodeGen/MachineInstr.h"
  15 #include "llvm/CodeGen/MachineRegisterInfo.h"
  16 #include "llvm/Target/TargetRegisterInfo.h"
  17 #include "llvm/Target/TargetInstrInfo.h"
  18 #include "llvm/Target/TargetMachine.h"
  19 #include "llvm/Support/Debug.h"
  20 #include "llvm/Support/Compiler.h"
  21 using namespace llvm;
  22
  23 namespace {
  24   struct VISIBILITY_HIDDEN LowerSubregsInstructionPass
  25    : public MachineFunctionPass {
  26     static char ID; // Pass identification, replacement for typeid
  27     LowerSubregsInstructionPass() : MachineFunctionPass((intptr_t)&ID) {}
  28
  29     const char *getPassName() const {
  30       return "Subregister lowering instruction pass";
  31     }
  32
  33     /// runOnMachineFunction - pass entry point
  34     bool runOnMachineFunction(MachineFunction&);
  35
  36     bool LowerExtract(MachineInstr *MI);
  37     bool LowerInsert(MachineInstr *MI);
  38     bool LowerSubregToReg(MachineInstr *MI);
  39   };
  40
  41   char LowerSubregsInstructionPass::ID = 0;
  42 }
  43
  44 FunctionPass *llvm::createLowerSubregsPass() {
  45   return new LowerSubregsInstructionPass();
  46 }
  47
  48 bool LowerSubregsInstructionPass::LowerExtract(MachineInstr *MI) {
  49    MachineBasicBlock *MBB = MI->getParent();
  50    MachineFunction &MF = *MBB->getParent();
  51    const TargetRegisterInfo &TRI = *MF.getTarget().getRegisterInfo();
  52    const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
  53
  54    assert(MI->getOperand(0).isRegister() && MI->getOperand(0).isDef() &&
  55           MI->getOperand(1).isRegister() && MI->getOperand(1).isUse() &&
  56           MI->getOperand(2).isImmediate() && "Malformed extract_subreg");
  57
  58    unsigned DstReg   = MI->getOperand(0).getReg();
  59    unsigned SuperReg = MI->getOperand(1).getReg();
  60    unsigned SubIdx   = MI->getOperand(2).getImm();
  61    unsigned SrcReg   = TRI.getSubReg(SuperReg, SubIdx);
  62
  63    assert(TargetRegisterInfo::isPhysicalRegister(SuperReg) &&
  64           "Extract supperg source must be a physical register");
  65    assert(TargetRegisterInfo::isPhysicalRegister(DstReg) &&
  66           "Insert destination must be in a physical register");
  67
  68    DOUT << "subreg: CONVERTING: " << *MI;
  69
  70    if (SrcReg != DstReg) {
  71      const TargetRegisterClass *TRC = TRI.getPhysicalRegisterRegClass(DstReg);
  72      assert(TRC == TRI.getPhysicalRegisterRegClass(SrcReg) &&
  73              "Extract subreg and Dst must be of same register class");
  74      TII.copyRegToReg(*MBB, MI, DstReg, SrcReg, TRC, TRC);
  75
  76 #ifndef NDEBUG
  77      MachineBasicBlock::iterator dMI = MI;
  78      DOUT << "subreg: " << *(--dMI);
  79 #endif
  80    }
  81
  82    DOUT << "\n";
  83    MBB->remove(MI);
  84    return true;
  85 }
  86
  87 bool LowerSubregsInstructionPass::LowerSubregToReg(MachineInstr *MI) {
  88   MachineBasicBlock *MBB = MI->getParent();
  89   MachineFunction &MF = *MBB->getParent();
  90   const TargetRegisterInfo &TRI = *MF.getTarget().getRegisterInfo();
  91   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
  92   assert((MI->getOperand(0).isRegister() && MI->getOperand(0).isDef()) &&
  93          MI->getOperand(1).isImmediate() &&
  94          (MI->getOperand(2).isRegister() && MI->getOperand(2).isUse()) &&
  95           MI->getOperand(3).isImmediate() && "Invalid subreg_to_reg");
  96
  97   unsigned DstReg  = MI->getOperand(0).getReg();
  98   unsigned InsReg  = MI->getOperand(2).getReg();
  99   unsigned SubIdx  = MI->getOperand(3).getImm();
 100
 101   assert(SubIdx != 0 && "Invalid index for insert_subreg");
 102   unsigned DstSubReg = TRI.getSubReg(DstReg, SubIdx);
 103
 104   assert(TargetRegisterInfo::isPhysicalRegister(DstReg) &&
 105          "Insert destination must be in a physical register");
 106   assert(TargetRegisterInfo::isPhysicalRegister(InsReg) &&
 107          "Inserted value must be in a physical register");
 108
 109   DOUT << "subreg: CONVERTING: " << *MI;
 110
 111   if (DstSubReg == InsReg) {
 112     // No need to insert an identify copy instruction.
 113     DOUT << "subreg: eliminated!";
 114   } else {
 115     // Insert sub-register copy
 116     const TargetRegisterClass *TRC0= TRI.getPhysicalRegisterRegClass(DstSubReg);
 117     const TargetRegisterClass *TRC1= TRI.getPhysicalRegisterRegClass(InsReg);
 118     TII.copyRegToReg(*MBB, MI, DstSubReg, InsReg, TRC0, TRC1);
 119
 120 #ifndef NDEBUG
 121     MachineBasicBlock::iterator dMI = MI;
 122     DOUT << "subreg: " << *(--dMI);
 123 #endif
 124   }
 125
 126   DOUT << "\n";
 127   MBB->remove(MI);
 128   return true;
 129 }
 130
 131 bool LowerSubregsInstructionPass::LowerInsert(MachineInstr *MI) {
 132   MachineBasicBlock *MBB = MI->getParent();
 133   MachineFunction &MF = *MBB->getParent();
 134   const TargetRegisterInfo &TRI = *MF.getTarget().getRegisterInfo();
 135   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
 136   assert((MI->getOperand(0).isRegister() && MI->getOperand(0).isDef()) &&
 137          (MI->getOperand(1).isRegister() && MI->getOperand(1).isUse()) &&
 138          (MI->getOperand(2).isRegister() && MI->getOperand(2).isUse()) &&
 139           MI->getOperand(3).isImmediate() && "Invalid insert_subreg");
 140
 141   unsigned DstReg = MI->getOperand(0).getReg();
 142   unsigned SrcReg = MI->getOperand(1).getReg();
 143   unsigned InsReg = MI->getOperand(2).getReg();
 144   unsigned SubIdx = MI->getOperand(3).getImm();
 145
 146   assert(DstReg == SrcReg && "insert_subreg not a two-address instruction?");
 147   assert(SubIdx != 0 && "Invalid index for insert_subreg");
 148   unsigned DstSubReg = TRI.getSubReg(DstReg, SubIdx);
 149
 150   assert(TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
 151          "Insert superreg source must be in a physical register");
 152   assert(TargetRegisterInfo::isPhysicalRegister(InsReg) &&
 153          "Inserted value must be in a physical register");
 154
 155   DOUT << "subreg: CONVERTING: " << *MI;
 156
 157   if (DstSubReg == InsReg) {
 158     // No need to insert an identify copy instruction.
 159     DOUT << "subreg: eliminated!";
 160   } else {
 161     // Insert sub-register copy
 162     const TargetRegisterClass *TRC0= TRI.getPhysicalRegisterRegClass(DstSubReg);
 163     const TargetRegisterClass *TRC1= TRI.getPhysicalRegisterRegClass(InsReg);
 164     TII.copyRegToReg(*MBB, MI, DstSubReg, InsReg, TRC0, TRC1);
 165 #ifndef NDEBUG
 166     MachineBasicBlock::iterator dMI = MI;
 167     DOUT << "subreg: " << *(--dMI);
 168 #endif
 169   }
 170
 171   DOUT << "\n";
 172   MBB->remove(MI);
 173   return true;
 174 }
 175
 176 /// runOnMachineFunction - Reduce subregister inserts and extracts to register
 177 /// copies.
 178 ///
 179 bool LowerSubregsInstructionPass::runOnMachineFunction(MachineFunction &MF) {
 180   DOUT << "Machine Function\n";
 181
 182   bool MadeChange = false;
 183
 184   DOUT << "********** LOWERING SUBREG INSTRS **********\n";
 185   DOUT << "********** Function: " << MF.getFunction()->getName() << '\n';
 186
 187   for (MachineFunction::iterator mbbi = MF.begin(), mbbe = MF.end();
 188        mbbi != mbbe; ++mbbi) {
 189     for (MachineBasicBlock::iterator mi = mbbi->begin(), me = mbbi->end();
 190          mi != me;) {
 191       MachineInstr *MI = mi++;
 192
 193       if (MI->getOpcode() == TargetInstrInfo::EXTRACT_SUBREG) {
 194         MadeChange |= LowerExtract(MI);
 195       } else if (MI->getOpcode() == TargetInstrInfo::INSERT_SUBREG) {
 196         MadeChange |= LowerInsert(MI);
 197       } else if (MI->getOpcode() == TargetInstrInfo::SUBREG_TO_REG) {
 198         MadeChange |= LowerSubregToReg(MI);
 199       }
 200     }
 201   }
 202
 203   return MadeChange;
 204 }