lib/CodeGen/LiveIntervalAnalysis.cpp

   1 //===-- LiveIntervalAnalysis.cpp - Live Interval Analysis -----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the LiveInterval analysis pass which is used
  11 // by the Linear Scan Register allocator. This pass linearizes the
  12 // basic blocks of the function in DFS order and uses the
  13 // LiveVariables pass to conservatively compute live intervals for
  14 // each virtual and physical register.
  15 //
  16 //===----------------------------------------------------------------------===//
  17
  18 #define DEBUG_TYPE "liveintervals"
  19 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  20 #include "VirtRegMap.h"
  21 #include "llvm/Value.h"
  22 #include "llvm/Analysis/LoopInfo.h"
  23 #include "llvm/CodeGen/LiveVariables.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/MachineInstr.h"
  26 #include "llvm/CodeGen/Passes.h"
  27 #include "llvm/CodeGen/SSARegMap.h"
  28 #include "llvm/Target/MRegisterInfo.h"
  29 #include "llvm/Target/TargetInstrInfo.h"
  30 #include "llvm/Target/TargetMachine.h"
  31 #include "llvm/Support/CommandLine.h"
  32 #include "llvm/Support/Debug.h"
  33 #include "llvm/ADT/Statistic.h"
  34 #include "llvm/ADT/STLExtras.h"
  35 #include <algorithm>
  36 #include <cmath>
  37 using namespace llvm;
  38
  39 STATISTIC(numIntervals, "Number of original intervals");
  40 STATISTIC(numIntervalsAfter, "Number of intervals after coalescing");
  41 STATISTIC(numJoins    , "Number of interval joins performed");
  42 STATISTIC(numPeep     , "Number of identity moves eliminated after coalescing");
  43 STATISTIC(numFolded   , "Number of loads/stores folded into instructions");
  44 STATISTIC(numAborts   , "Number of times interval joining aborted");
  45
  46 namespace {
  47   RegisterPass<LiveIntervals> X("liveintervals", "Live Interval Analysis");
  48
  49   static cl::opt<bool>
  50   EnableJoining("join-liveintervals",
  51                 cl::desc("Coallesce copies (default=true)"),
  52                 cl::init(true));
  53 }
  54
  55 void LiveIntervals::getAnalysisUsage(AnalysisUsage &AU) const {
  56   AU.addRequired<LiveVariables>();
  57   AU.addPreservedID(PHIEliminationID);
  58   AU.addRequiredID(PHIEliminationID);
  59   AU.addRequiredID(TwoAddressInstructionPassID);
  60   AU.addRequired<LoopInfo>();
  61   MachineFunctionPass::getAnalysisUsage(AU);
  62 }
  63
  64 void LiveIntervals::releaseMemory() {
  65   mi2iMap_.clear();
  66   i2miMap_.clear();
  67   r2iMap_.clear();
  68   r2rMap_.clear();
  69   JoinedLIs.clear();
  70 }
  71
  72
  73 static bool isZeroLengthInterval(LiveInterval *li) {
  74   for (LiveInterval::Ranges::const_iterator
  75          i = li->ranges.begin(), e = li->ranges.end(); i != e; ++i)
  76     if (i->end - i->start > LiveIntervals::InstrSlots::NUM)
  77       return false;
  78   return true;
  79 }
  80
  81
  82 /// runOnMachineFunction - Register allocate the whole function
  83 ///
  84 bool LiveIntervals::runOnMachineFunction(MachineFunction &fn) {
  85   mf_ = &fn;
  86   tm_ = &fn.getTarget();
  87   mri_ = tm_->getRegisterInfo();
  88   tii_ = tm_->getInstrInfo();
  89   lv_ = &getAnalysis<LiveVariables>();
  90   allocatableRegs_ = mri_->getAllocatableSet(fn);
  91   r2rMap_.grow(mf_->getSSARegMap()->getLastVirtReg());
  92
  93   // Number MachineInstrs and MachineBasicBlocks.
  94   // Initialize MBB indexes to a sentinal.
  95   MBB2IdxMap.resize(mf_->getNumBlockIDs(), ~0U);
  96
  97   unsigned MIIndex = 0;
  98   for (MachineFunction::iterator MBB = mf_->begin(), E = mf_->end();
  99        MBB != E; ++MBB) {
 100     // Set the MBB2IdxMap entry for this MBB.
 101     MBB2IdxMap[MBB->getNumber()] = MIIndex;
 102
 103     for (MachineBasicBlock::iterator I = MBB->begin(), E = MBB->end();
 104          I != E; ++I) {
 105       bool inserted = mi2iMap_.insert(std::make_pair(I, MIIndex)).second;
 106       assert(inserted && "multiple MachineInstr -> index mappings");
 107       i2miMap_.push_back(I);
 108       MIIndex += InstrSlots::NUM;
 109     }
 110   }
 111
 112   computeIntervals();
 113
 114   numIntervals += getNumIntervals();
 115
 116   DOUT << "********** INTERVALS **********\n";
 117   for (iterator I = begin(), E = end(); I != E; ++I) {
 118     I->second.print(DOUT, mri_);
 119     DOUT << "\n";
 120   }
 121
 122   // Join (coallesce) intervals if requested.
 123   if (EnableJoining) joinIntervals();
 124
 125   numIntervalsAfter += getNumIntervals();
 126
 127
 128   // perform a final pass over the instructions and compute spill
 129   // weights, coalesce virtual registers and remove identity moves.
 130   const LoopInfo &loopInfo = getAnalysis<LoopInfo>();
 131
 132   for (MachineFunction::iterator mbbi = mf_->begin(), mbbe = mf_->end();
 133        mbbi != mbbe; ++mbbi) {
 134     MachineBasicBlock* mbb = mbbi;
 135     unsigned loopDepth = loopInfo.getLoopDepth(mbb->getBasicBlock());
 136
 137     for (MachineBasicBlock::iterator mii = mbb->begin(), mie = mbb->end();
 138          mii != mie; ) {
 139       // if the move will be an identity move delete it
 140       unsigned srcReg, dstReg, RegRep;
 141       if (tii_->isMoveInstr(*mii, srcReg, dstReg) &&
 142           (RegRep = rep(srcReg)) == rep(dstReg)) {
 143         // remove from def list
 144         LiveInterval &RegInt = getOrCreateInterval(RegRep);
 145         MachineOperand *MO = mii->findRegisterDefOperand(dstReg);
 146         // If def of this move instruction is dead, remove its live range from
 147         // the dstination register's live interval.
 148         if (MO->isDead()) {
 149           unsigned MoveIdx = getDefIndex(getInstructionIndex(mii));
 150           LiveInterval::iterator MLR = RegInt.FindLiveRangeContaining(MoveIdx);
 151           RegInt.removeRange(MLR->start, MoveIdx+1);
 152           if (RegInt.empty())
 153             removeInterval(RegRep);
 154         }
 155         RemoveMachineInstrFromMaps(mii);
 156         mii = mbbi->erase(mii);
 157         ++numPeep;
 158       } else {
 159         for (unsigned i = 0, e = mii->getNumOperands(); i != e; ++i) {
 160           const MachineOperand &mop = mii->getOperand(i);
 161           if (mop.isRegister() && mop.getReg() &&
 162               MRegisterInfo::isVirtualRegister(mop.getReg())) {
 163             // replace register with representative register
 164             unsigned reg = rep(mop.getReg());
 165             mii->getOperand(i).setReg(reg);
 166
 167             LiveInterval &RegInt = getInterval(reg);
 168             float w = (mop.isUse()+mop.isDef()) * powf(10.0F, (float)loopDepth);
 169             // If the definition instruction is re-materializable, its spill
 170             // weight is half of what it would have been normally unless it's
 171             // a load from fixed stack slot.
 172             int Dummy;
 173             if (RegInt.remat && !tii_->isLoadFromStackSlot(RegInt.remat, Dummy))
 174               w /= 2;
 175             RegInt.weight += w;
 176           }
 177         }
 178         ++mii;
 179       }
 180     }
 181   }
 182
 183   for (iterator I = begin(), E = end(); I != E; ++I) {
 184     LiveInterval &LI = I->second;
 185     if (MRegisterInfo::isVirtualRegister(LI.reg)) {
 186       // If the live interval length is essentially zero, i.e. in every live
 187       // range the use follows def immediately, it doesn't make sense to spill
 188       // it and hope it will be easier to allocate for this li.
 189       if (isZeroLengthInterval(&LI))
 190         LI.weight = HUGE_VALF;
 191
 192       // Divide the weight of the interval by its size.  This encourages
 193       // spilling of intervals that are large and have few uses, and
 194       // discourages spilling of small intervals with many uses.
 195       unsigned Size = 0;
 196       for (LiveInterval::iterator II = LI.begin(), E = LI.end(); II != E;++II)
 197         Size += II->end - II->start;
 198
 199       LI.weight /= Size;
 200     }
 201   }
 202
 203   DEBUG(dump());
 204   return true;
 205 }
 206
 207 /// print - Implement the dump method.
 208 void LiveIntervals::print(std::ostream &O, const Module* ) const {
 209   O << "********** INTERVALS **********\n";
 210   for (const_iterator I = begin(), E = end(); I != E; ++I) {
 211     I->second.print(DOUT, mri_);
 212     DOUT << "\n";
 213   }
 214
 215   O << "********** MACHINEINSTRS **********\n";
 216   for (MachineFunction::iterator mbbi = mf_->begin(), mbbe = mf_->end();
 217        mbbi != mbbe; ++mbbi) {
 218     O << ((Value*)mbbi->getBasicBlock())->getName() << ":\n";
 219     for (MachineBasicBlock::iterator mii = mbbi->begin(),
 220            mie = mbbi->end(); mii != mie; ++mii) {
 221       O << getInstructionIndex(mii) << '\t' << *mii;
 222     }
 223   }
 224 }
 225
 226 /// CreateNewLiveInterval - Create a new live interval with the given live
 227 /// ranges. The new live interval will have an infinite spill weight.
 228 LiveInterval&
 229 LiveIntervals::CreateNewLiveInterval(const LiveInterval *LI,
 230                                      const std::vector<LiveRange> &LRs) {
 231   const TargetRegisterClass *RC = mf_->getSSARegMap()->getRegClass(LI->reg);
 232
 233   // Create a new virtual register for the spill interval.
 234   unsigned NewVReg = mf_->getSSARegMap()->createVirtualRegister(RC);
 235
 236   // Replace the old virtual registers in the machine operands with the shiny
 237   // new one.
 238   for (std::vector<LiveRange>::const_iterator
 239          I = LRs.begin(), E = LRs.end(); I != E; ++I) {
 240     unsigned Index = getBaseIndex(I->start);
 241     unsigned End = getBaseIndex(I->end - 1) + InstrSlots::NUM;
 242
 243     for (; Index != End; Index += InstrSlots::NUM) {
 244       // Skip deleted instructions
 245       while (Index != End && !getInstructionFromIndex(Index))
 246         Index += InstrSlots::NUM;
 247
 248       if (Index == End) break;
 249
 250       MachineInstr *MI = getInstructionFromIndex(Index);
 251
 252       for (unsigned J = 0, e = MI->getNumOperands(); J != e; ++J) {
 253         MachineOperand &MOp = MI->getOperand(J);
 254         if (MOp.isRegister() && rep(MOp.getReg()) == LI->reg)
 255           MOp.setReg(NewVReg);
 256       }
 257     }
 258   }
 259
 260   LiveInterval &NewLI = getOrCreateInterval(NewVReg);
 261
 262   // The spill weight is now infinity as it cannot be spilled again
 263   NewLI.weight = float(HUGE_VAL);
 264
 265   for (std::vector<LiveRange>::const_iterator
 266          I = LRs.begin(), E = LRs.end(); I != E; ++I) {
 267     DOUT << "  Adding live range " << *I << " to new interval\n";
 268     NewLI.addRange(*I);
 269   }
 270
 271   DOUT << "Created new live interval " << NewLI << "\n";
 272   return NewLI;
 273 }
 274
 275 std::vector<LiveInterval*> LiveIntervals::
 276 addIntervalsForSpills(const LiveInterval &li, VirtRegMap &vrm, int slot) {
 277   // since this is called after the analysis is done we don't know if
 278   // LiveVariables is available
 279   lv_ = getAnalysisToUpdate<LiveVariables>();
 280
 281   std::vector<LiveInterval*> added;
 282
 283   assert(li.weight != HUGE_VALF &&
 284          "attempt to spill already spilled interval!");
 285
 286   DOUT << "\t\t\t\tadding intervals for spills for interval: ";
 287   li.print(DOUT, mri_);
 288   DOUT << '\n';
 289
 290   const TargetRegisterClass* rc = mf_->getSSARegMap()->getRegClass(li.reg);
 291
 292   for (LiveInterval::Ranges::const_iterator
 293          i = li.ranges.begin(), e = li.ranges.end(); i != e; ++i) {
 294     unsigned index = getBaseIndex(i->start);
 295     unsigned end = getBaseIndex(i->end-1) + InstrSlots::NUM;
 296     for (; index != end; index += InstrSlots::NUM) {
 297       // skip deleted instructions
 298       while (index != end && !getInstructionFromIndex(index))
 299         index += InstrSlots::NUM;
 300       if (index == end) break;
 301
 302       MachineInstr *MI = getInstructionFromIndex(index);
 303
 304     RestartInstruction:
 305       for (unsigned i = 0; i != MI->getNumOperands(); ++i) {
 306         MachineOperand& mop = MI->getOperand(i);
 307         if (mop.isRegister() && mop.getReg() == li.reg) {
 308           MachineInstr *fmi = li.remat ? NULL
 309             : mri_->foldMemoryOperand(MI, i, slot);
 310           if (fmi) {
 311             // Attempt to fold the memory reference into the instruction.  If we
 312             // can do this, we don't need to insert spill code.
 313             if (lv_)
 314               lv_->instructionChanged(MI, fmi);
 315             MachineBasicBlock &MBB = *MI->getParent();
 316             vrm.virtFolded(li.reg, MI, i, fmi);
 317             mi2iMap_.erase(MI);
 318             i2miMap_[index/InstrSlots::NUM] = fmi;
 319             mi2iMap_[fmi] = index;
 320             MI = MBB.insert(MBB.erase(MI), fmi);
 321             ++numFolded;
 322             // Folding the load/store can completely change the instruction in
 323             // unpredictable ways, rescan it from the beginning.
 324             goto RestartInstruction;
 325           } else {
 326             // Create a new virtual register for the spill interval.
 327             unsigned NewVReg = mf_->getSSARegMap()->createVirtualRegister(rc);
 328
 329             // Scan all of the operands of this instruction rewriting operands
 330             // to use NewVReg instead of li.reg as appropriate.  We do this for
 331             // two reasons:
 332             //
 333             //   1. If the instr reads the same spilled vreg multiple times, we
 334             //      want to reuse the NewVReg.
 335             //   2. If the instr is a two-addr instruction, we are required to
 336             //      keep the src/dst regs pinned.
 337             //
 338             // Keep track of whether we replace a use and/or def so that we can
 339             // create the spill interval with the appropriate range.
 340             mop.setReg(NewVReg);
 341
 342             bool HasUse = mop.isUse();
 343             bool HasDef = mop.isDef();
 344             for (unsigned j = i+1, e = MI->getNumOperands(); j != e; ++j) {
 345               if (MI->getOperand(j).isReg() &&
 346                   MI->getOperand(j).getReg() == li.reg) {
 347                 MI->getOperand(j).setReg(NewVReg);
 348                 HasUse |= MI->getOperand(j).isUse();
 349                 HasDef |= MI->getOperand(j).isDef();
 350               }
 351             }
 352
 353             // create a new register for this spill
 354             vrm.grow();
 355             if (li.remat)
 356               vrm.setVirtIsReMaterialized(NewVReg, li.remat);
 357             vrm.assignVirt2StackSlot(NewVReg, slot);
 358             LiveInterval &nI = getOrCreateInterval(NewVReg);
 359             nI.remat = li.remat;
 360             assert(nI.empty());
 361
 362             // the spill weight is now infinity as it
 363             // cannot be spilled again
 364             nI.weight = HUGE_VALF;
 365
 366             if (HasUse) {
 367               LiveRange LR(getLoadIndex(index), getUseIndex(index),
 368                            nI.getNextValue(~0U, 0));
 369               DOUT << " +" << LR;
 370               nI.addRange(LR);
 371             }
 372             if (HasDef) {
 373               LiveRange LR(getDefIndex(index), getStoreIndex(index),
 374                            nI.getNextValue(~0U, 0));
 375               DOUT << " +" << LR;
 376               nI.addRange(LR);
 377             }
 378
 379             added.push_back(&nI);
 380
 381             // update live variables if it is available
 382             if (lv_)
 383               lv_->addVirtualRegisterKilled(NewVReg, MI);
 384
 385             DOUT << "\t\t\t\tadded new interval: ";
 386             nI.print(DOUT, mri_);
 387             DOUT << '\n';
 388           }
 389         }
 390       }
 391     }
 392   }
 393
 394   return added;
 395 }
 396
 397 void LiveIntervals::printRegName(unsigned reg) const {
 398   if (MRegisterInfo::isPhysicalRegister(reg))
 399     cerr << mri_->getName(reg);
 400   else
 401     cerr << "%reg" << reg;
 402 }
 403
 404 /// isReDefinedByTwoAddr - Returns true if the Reg re-definition is due to
 405 /// two addr elimination.
 406 static bool isReDefinedByTwoAddr(MachineInstr *MI, unsigned Reg,
 407                                 const TargetInstrInfo *TII) {
 408   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 409     MachineOperand &MO1 = MI->getOperand(i);
 410     if (MO1.isRegister() && MO1.isDef() && MO1.getReg() == Reg) {
 411       for (unsigned j = i+1; j < e; ++j) {
 412         MachineOperand &MO2 = MI->getOperand(j);
 413         if (MO2.isRegister() && MO2.isUse() && MO2.getReg() == Reg &&
 414             MI->getInstrDescriptor()->
 415             getOperandConstraint(j, TOI::TIED_TO) == (int)i)
 416           return true;
 417       }
 418     }
 419   }
 420   return false;
 421 }
 422
 423 void LiveIntervals::handleVirtualRegisterDef(MachineBasicBlock *mbb,
 424                                              MachineBasicBlock::iterator mi,
 425                                              unsigned MIIdx,
 426                                              LiveInterval &interval) {
 427   DOUT << "\t\tregister: "; DEBUG(printRegName(interval.reg));
 428   LiveVariables::VarInfo& vi = lv_->getVarInfo(interval.reg);
 429
 430   // Virtual registers may be defined multiple times (due to phi
 431   // elimination and 2-addr elimination).  Much of what we do only has to be
 432   // done once for the vreg.  We use an empty interval to detect the first
 433   // time we see a vreg.
 434   if (interval.empty()) {
 435     // Remember if the definition can be rematerialized. All load's from fixed
 436     // stack slots are re-materializable.
 437     int FrameIdx = 0;
 438     if (vi.DefInst &&
 439         (tii_->isReMaterializable(vi.DefInst->getOpcode()) ||
 440          (tii_->isLoadFromStackSlot(vi.DefInst, FrameIdx) &&
 441           mf_->getFrameInfo()->isFixedObjectIndex(FrameIdx))))
 442       interval.remat = vi.DefInst;
 443
 444     // Get the Idx of the defining instructions.
 445     unsigned defIndex = getDefIndex(MIIdx);
 446
 447     unsigned ValNum;
 448     unsigned SrcReg, DstReg;
 449     if (!tii_->isMoveInstr(*mi, SrcReg, DstReg))
 450       ValNum = interval.getNextValue(~0U, 0);
 451     else
 452       ValNum = interval.getNextValue(defIndex, SrcReg);
 453
 454     assert(ValNum == 0 && "First value in interval is not 0?");
 455     ValNum = 0;  // Clue in the optimizer.
 456
 457     // Loop over all of the blocks that the vreg is defined in.  There are
 458     // two cases we have to handle here.  The most common case is a vreg
 459     // whose lifetime is contained within a basic block.  In this case there
 460     // will be a single kill, in MBB, which comes after the definition.
 461     if (vi.Kills.size() == 1 && vi.Kills[0]->getParent() == mbb) {
 462       // FIXME: what about dead vars?
 463       unsigned killIdx;
 464       if (vi.Kills[0] != mi)
 465         killIdx = getUseIndex(getInstructionIndex(vi.Kills[0]))+1;
 466       else
 467         killIdx = defIndex+1;
 468
 469       // If the kill happens after the definition, we have an intra-block
 470       // live range.
 471       if (killIdx > defIndex) {
 472         assert(vi.AliveBlocks.none() &&
 473                "Shouldn't be alive across any blocks!");
 474         LiveRange LR(defIndex, killIdx, ValNum);
 475         interval.addRange(LR);
 476         DOUT << " +" << LR << "\n";
 477         return;
 478       }
 479     }
 480
 481     // The other case we handle is when a virtual register lives to the end
 482     // of the defining block, potentially live across some blocks, then is
 483     // live into some number of blocks, but gets killed.  Start by adding a
 484     // range that goes from this definition to the end of the defining block.
 485     LiveRange NewLR(defIndex,
 486                     getInstructionIndex(&mbb->back()) + InstrSlots::NUM,
 487                     ValNum);
 488     DOUT << " +" << NewLR;
 489     interval.addRange(NewLR);
 490
 491     // Iterate over all of the blocks that the variable is completely
 492     // live in, adding [insrtIndex(begin), instrIndex(end)+4) to the
 493     // live interval.
 494     for (unsigned i = 0, e = vi.AliveBlocks.size(); i != e; ++i) {
 495       if (vi.AliveBlocks[i]) {
 496         MachineBasicBlock *MBB = mf_->getBlockNumbered(i);
 497         if (!MBB->empty()) {
 498           LiveRange LR(getMBBStartIdx(i),
 499                        getInstructionIndex(&MBB->back()) + InstrSlots::NUM,
 500                        ValNum);
 501           interval.addRange(LR);
 502           DOUT << " +" << LR;
 503         }
 504       }
 505     }
 506
 507     // Finally, this virtual register is live from the start of any killing
 508     // block to the 'use' slot of the killing instruction.
 509     for (unsigned i = 0, e = vi.Kills.size(); i != e; ++i) {
 510       MachineInstr *Kill = vi.Kills[i];
 511       LiveRange LR(getMBBStartIdx(Kill->getParent()),
 512                    getUseIndex(getInstructionIndex(Kill))+1,
 513                    ValNum);
 514       interval.addRange(LR);
 515       DOUT << " +" << LR;
 516     }
 517
 518   } else {
 519     // Can no longer safely assume definition is rematerializable.
 520     interval.remat = NULL;
 521
 522     // If this is the second time we see a virtual register definition, it
 523     // must be due to phi elimination or two addr elimination.  If this is
 524     // the result of two address elimination, then the vreg is one of the
 525     // def-and-use register operand.
 526     if (isReDefinedByTwoAddr(mi, interval.reg, tii_)) {
 527       // If this is a two-address definition, then we have already processed
 528       // the live range.  The only problem is that we didn't realize there
 529       // are actually two values in the live interval.  Because of this we
 530       // need to take the LiveRegion that defines this register and split it
 531       // into two values.
 532       unsigned DefIndex = getDefIndex(getInstructionIndex(vi.DefInst));
 533       unsigned RedefIndex = getDefIndex(MIIdx);
 534
 535       // Delete the initial value, which should be short and continuous,
 536       // because the 2-addr copy must be in the same MBB as the redef.
 537       interval.removeRange(DefIndex, RedefIndex);
 538
 539       // Two-address vregs should always only be redefined once.  This means
 540       // that at this point, there should be exactly one value number in it.
 541       assert(interval.containsOneValue() && "Unexpected 2-addr liveint!");
 542
 543       // The new value number (#1) is defined by the instruction we claimed
 544       // defined value #0.
 545       unsigned ValNo = interval.getNextValue(0, 0);
 546       interval.setValueNumberInfo(1, interval.getValNumInfo(0));
 547
 548       // Value#0 is now defined by the 2-addr instruction.
 549       interval.setValueNumberInfo(0, std::make_pair(~0U, 0U));
 550
 551       // Add the new live interval which replaces the range for the input copy.
 552       LiveRange LR(DefIndex, RedefIndex, ValNo);
 553       DOUT << " replace range with " << LR;
 554       interval.addRange(LR);
 555
 556       // If this redefinition is dead, we need to add a dummy unit live
 557       // range covering the def slot.
 558       if (lv_->RegisterDefIsDead(mi, interval.reg))
 559         interval.addRange(LiveRange(RedefIndex, RedefIndex+1, 0));
 560
 561       DOUT << " RESULT: ";
 562       interval.print(DOUT, mri_);
 563
 564     } else {
 565       // Otherwise, this must be because of phi elimination.  If this is the
 566       // first redefinition of the vreg that we have seen, go back and change
 567       // the live range in the PHI block to be a different value number.
 568       if (interval.containsOneValue()) {
 569         assert(vi.Kills.size() == 1 &&
 570                "PHI elimination vreg should have one kill, the PHI itself!");
 571
 572         // Remove the old range that we now know has an incorrect number.
 573         MachineInstr *Killer = vi.Kills[0];
 574         unsigned Start = getMBBStartIdx(Killer->getParent());
 575         unsigned End = getUseIndex(getInstructionIndex(Killer))+1;
 576         DOUT << " Removing [" << Start << "," << End << "] from: ";
 577         interval.print(DOUT, mri_); DOUT << "\n";
 578         interval.removeRange(Start, End);
 579         DOUT << " RESULT: "; interval.print(DOUT, mri_);
 580
 581         // Replace the interval with one of a NEW value number.  Note that this
 582         // value number isn't actually defined by an instruction, weird huh? :)
 583         LiveRange LR(Start, End, interval.getNextValue(~0U, 0));
 584         DOUT << " replace range with " << LR;
 585         interval.addRange(LR);
 586         DOUT << " RESULT: "; interval.print(DOUT, mri_);
 587       }
 588
 589       // In the case of PHI elimination, each variable definition is only
 590       // live until the end of the block.  We've already taken care of the
 591       // rest of the live range.
 592       unsigned defIndex = getDefIndex(MIIdx);
 593
 594       unsigned ValNum;
 595       unsigned SrcReg, DstReg;
 596       if (!tii_->isMoveInstr(*mi, SrcReg, DstReg))
 597         ValNum = interval.getNextValue(~0U, 0);
 598       else
 599         ValNum = interval.getNextValue(defIndex, SrcReg);
 600
 601       LiveRange LR(defIndex,
 602                    getInstructionIndex(&mbb->back()) + InstrSlots::NUM, ValNum);
 603       interval.addRange(LR);
 604       DOUT << " +" << LR;
 605     }
 606   }
 607
 608   DOUT << '\n';
 609 }
 610
 611 void LiveIntervals::handlePhysicalRegisterDef(MachineBasicBlock *MBB,
 612                                               MachineBasicBlock::iterator mi,
 613                                               unsigned MIIdx,
 614                                               LiveInterval &interval,
 615                                               unsigned SrcReg) {
 616   // A physical register cannot be live across basic block, so its
 617   // lifetime must end somewhere in its defining basic block.
 618   DOUT << "\t\tregister: "; DEBUG(printRegName(interval.reg));
 619
 620   unsigned baseIndex = MIIdx;
 621   unsigned start = getDefIndex(baseIndex);
 622   unsigned end = start;
 623
 624   // If it is not used after definition, it is considered dead at
 625   // the instruction defining it. Hence its interval is:
 626   // [defSlot(def), defSlot(def)+1)
 627   if (lv_->RegisterDefIsDead(mi, interval.reg)) {
 628     DOUT << " dead";
 629     end = getDefIndex(start) + 1;
 630     goto exit;
 631   }
 632
 633   // If it is not dead on definition, it must be killed by a
 634   // subsequent instruction. Hence its interval is:
 635   // [defSlot(def), useSlot(kill)+1)
 636   while (++mi != MBB->end()) {
 637     baseIndex += InstrSlots::NUM;
 638     if (lv_->KillsRegister(mi, interval.reg)) {
 639       DOUT << " killed";
 640       end = getUseIndex(baseIndex) + 1;
 641       goto exit;
 642     } else if (lv_->ModifiesRegister(mi, interval.reg)) {
 643       // Another instruction redefines the register before it is ever read.
 644       // Then the register is essentially dead at the instruction that defines
 645       // it. Hence its interval is:
 646       // [defSlot(def), defSlot(def)+1)
 647       DOUT << " dead";
 648       end = getDefIndex(start) + 1;
 649       goto exit;
 650     }
 651   }
 652
 653   // The only case we should have a dead physreg here without a killing or
 654   // instruction where we know it's dead is if it is live-in to the function
 655   // and never used.
 656   assert(!SrcReg && "physreg was not killed in defining block!");
 657   end = getDefIndex(start) + 1;  // It's dead.
 658
 659 exit:
 660   assert(start < end && "did not find end of interval?");
 661
 662   LiveRange LR(start, end, interval.getNextValue(SrcReg != 0 ? start : ~0U,
 663                                                  SrcReg));
 664   interval.addRange(LR);
 665   DOUT << " +" << LR << '\n';
 666 }
 667
 668 void LiveIntervals::handleRegisterDef(MachineBasicBlock *MBB,
 669                                       MachineBasicBlock::iterator MI,
 670                                       unsigned MIIdx,
 671                                       unsigned reg) {
 672   if (MRegisterInfo::isVirtualRegister(reg))
 673     handleVirtualRegisterDef(MBB, MI, MIIdx, getOrCreateInterval(reg));
 674   else if (allocatableRegs_[reg]) {
 675     unsigned SrcReg, DstReg;
 676     if (!tii_->isMoveInstr(*MI, SrcReg, DstReg))
 677       SrcReg = 0;
 678     handlePhysicalRegisterDef(MBB, MI, MIIdx, getOrCreateInterval(reg), SrcReg);
 679     for (const unsigned* AS = mri_->getAliasSet(reg); *AS; ++AS)
 680       handlePhysicalRegisterDef(MBB, MI, MIIdx, getOrCreateInterval(*AS), 0);
 681   }
 682 }
 683
 684 void LiveIntervals::handleLiveInRegister(MachineBasicBlock *MBB,
 685                                          unsigned MIIdx,
 686                                          LiveInterval &interval) {
 687   DOUT << "\t\tlivein register: "; DEBUG(printRegName(interval.reg));
 688
 689   // Look for kills, if it reaches a def before it's killed, then it shouldn't
 690   // be considered a livein.
 691   MachineBasicBlock::iterator mi = MBB->begin();
 692   unsigned baseIndex = MIIdx;
 693   unsigned start = baseIndex;
 694   unsigned end = start;
 695   while (mi != MBB->end()) {
 696     if (lv_->KillsRegister(mi, interval.reg)) {
 697       DOUT << " killed";
 698       end = getUseIndex(baseIndex) + 1;
 699       goto exit;
 700     } else if (lv_->ModifiesRegister(mi, interval.reg)) {
 701       // Another instruction redefines the register before it is ever read.
 702       // Then the register is essentially dead at the instruction that defines
 703       // it. Hence its interval is:
 704       // [defSlot(def), defSlot(def)+1)
 705       DOUT << " dead";
 706       end = getDefIndex(start) + 1;
 707       goto exit;
 708     }
 709
 710     baseIndex += InstrSlots::NUM;
 711     ++mi;
 712   }
 713
 714 exit:
 715   assert(start < end && "did not find end of interval?");
 716
 717   LiveRange LR(start, end, interval.getNextValue(~0U, 0));
 718   DOUT << " +" << LR << '\n';
 719   interval.addRange(LR);
 720 }
 721
 722 /// computeIntervals - computes the live intervals for virtual
 723 /// registers. for some ordering of the machine instructions [1,N] a
 724 /// live interval is an interval [i, j) where 1 <= i <= j < N for
 725 /// which a variable is live
 726 void LiveIntervals::computeIntervals() {
 727   DOUT << "********** COMPUTING LIVE INTERVALS **********\n"
 728        << "********** Function: "
 729        << ((Value*)mf_->getFunction())->getName() << '\n';
 730   // Track the index of the current machine instr.
 731   unsigned MIIndex = 0;
 732   for (MachineFunction::iterator MBBI = mf_->begin(), E = mf_->end();
 733        MBBI != E; ++MBBI) {
 734     MachineBasicBlock *MBB = MBBI;
 735     DOUT << ((Value*)MBB->getBasicBlock())->getName() << ":\n";
 736
 737     MachineBasicBlock::iterator MI = MBB->begin(), miEnd = MBB->end();
 738
 739     if (MBB->livein_begin() != MBB->livein_end()) {
 740       // Create intervals for live-ins to this BB first.
 741       for (MachineBasicBlock::const_livein_iterator LI = MBB->livein_begin(),
 742              LE = MBB->livein_end(); LI != LE; ++LI) {
 743         handleLiveInRegister(MBB, MIIndex, getOrCreateInterval(*LI));
 744         for (const unsigned* AS = mri_->getAliasSet(*LI); *AS; ++AS)
 745           handleLiveInRegister(MBB, MIIndex, getOrCreateInterval(*AS));
 746       }
 747     }
 748
 749     for (; MI != miEnd; ++MI) {
 750       DOUT << MIIndex << "\t" << *MI;
 751
 752       // Handle defs.
 753       for (int i = MI->getNumOperands() - 1; i >= 0; --i) {
 754         MachineOperand &MO = MI->getOperand(i);
 755         // handle register defs - build intervals
 756         if (MO.isRegister() && MO.getReg() && MO.isDef())
 757           handleRegisterDef(MBB, MI, MIIndex, MO.getReg());
 758       }
 759
 760       MIIndex += InstrSlots::NUM;
 761     }
 762   }
 763 }
 764
 765 /// AdjustCopiesBackFrom - We found a non-trivially-coallescable copy with IntA
 766 /// being the source and IntB being the dest, thus this defines a value number
 767 /// in IntB.  If the source value number (in IntA) is defined by a copy from B,
 768 /// see if we can merge these two pieces of B into a single value number,
 769 /// eliminating a copy.  For example:
 770 ///
 771 ///  A3 = B0
 772 ///    ...
 773 ///  B1 = A3      <- this copy
 774 ///
 775 /// In this case, B0 can be extended to where the B1 copy lives, allowing the B1
 776 /// value number to be replaced with B0 (which simplifies the B liveinterval).
 777 ///
 778 /// This returns true if an interval was modified.
 779 ///
 780 bool LiveIntervals::AdjustCopiesBackFrom(LiveInterval &IntA, LiveInterval &IntB,
 781                                          MachineInstr *CopyMI) {
 782   unsigned CopyIdx = getDefIndex(getInstructionIndex(CopyMI));
 783
 784   // BValNo is a value number in B that is defined by a copy from A.  'B3' in
 785   // the example above.
 786   LiveInterval::iterator BLR = IntB.FindLiveRangeContaining(CopyIdx);
 787   unsigned BValNo = BLR->ValId;
 788
 789   // Get the location that B is defined at.  Two options: either this value has
 790   // an unknown definition point or it is defined at CopyIdx.  If unknown, we
 791   // can't process it.
 792   unsigned BValNoDefIdx = IntB.getInstForValNum(BValNo);
 793   if (BValNoDefIdx == ~0U) return false;
 794   assert(BValNoDefIdx == CopyIdx &&
 795          "Copy doesn't define the value?");
 796
 797   // AValNo is the value number in A that defines the copy, A0 in the example.
 798   LiveInterval::iterator AValLR = IntA.FindLiveRangeContaining(CopyIdx-1);
 799   unsigned AValNo = AValLR->ValId;
 800
 801   // If AValNo is defined as a copy from IntB, we can potentially process this.
 802
 803   // Get the instruction that defines this value number.
 804   unsigned SrcReg = IntA.getSrcRegForValNum(AValNo);
 805   if (!SrcReg) return false;  // Not defined by a copy.
 806
 807   // If the value number is not defined by a copy instruction, ignore it.
 808
 809   // If the source register comes from an interval other than IntB, we can't
 810   // handle this.
 811   if (rep(SrcReg) != IntB.reg) return false;
 812
 813   // Get the LiveRange in IntB that this value number starts with.
 814   unsigned AValNoInstIdx = IntA.getInstForValNum(AValNo);
 815   LiveInterval::iterator ValLR = IntB.FindLiveRangeContaining(AValNoInstIdx-1);
 816
 817   // Make sure that the end of the live range is inside the same block as
 818   // CopyMI.
 819   MachineInstr *ValLREndInst = getInstructionFromIndex(ValLR->end-1);
 820   if (!ValLREndInst ||
 821       ValLREndInst->getParent() != CopyMI->getParent()) return false;
 822
 823   // Okay, we now know that ValLR ends in the same block that the CopyMI
 824   // live-range starts.  If there are no intervening live ranges between them in
 825   // IntB, we can merge them.
 826   if (ValLR+1 != BLR) return false;
 827
 828   DOUT << "\nExtending: "; IntB.print(DOUT, mri_);
 829
 830   // We are about to delete CopyMI, so need to remove it as the 'instruction
 831   // that defines this value #'.
 832   IntB.setValueNumberInfo(BValNo, std::make_pair(~0U, 0));
 833
 834   // Okay, we can merge them.  We need to insert a new liverange:
 835   // [ValLR.end, BLR.begin) of either value number, then we merge the
 836   // two value numbers.
 837   unsigned FillerStart = ValLR->end, FillerEnd = BLR->start;
 838   IntB.addRange(LiveRange(FillerStart, FillerEnd, BValNo));
 839
 840   // If the IntB live range is assigned to a physical register, and if that
 841   // physreg has aliases,
 842   if (MRegisterInfo::isPhysicalRegister(IntB.reg)) {
 843     for (const unsigned *AS = mri_->getAliasSet(IntB.reg); *AS; ++AS) {
 844       LiveInterval &AliasLI = getInterval(*AS);
 845       AliasLI.addRange(LiveRange(FillerStart, FillerEnd,
 846                                  AliasLI.getNextValue(~0U, 0)));
 847     }
 848   }
 849
 850   // Okay, merge "B1" into the same value number as "B0".
 851   if (BValNo != ValLR->ValId)
 852     IntB.MergeValueNumberInto(BValNo, ValLR->ValId);
 853   DOUT << "   result = "; IntB.print(DOUT, mri_);
 854   DOUT << "\n";
 855
 856   // If the source instruction was killing the source register before the
 857   // merge, unset the isKill marker given the live range has been extended.
 858   int UIdx = ValLREndInst->findRegisterUseOperand(IntB.reg, true);
 859   if (UIdx != -1)
 860     ValLREndInst->getOperand(UIdx).unsetIsKill();
 861
 862   // Finally, delete the copy instruction.
 863   RemoveMachineInstrFromMaps(CopyMI);
 864   CopyMI->eraseFromParent();
 865   ++numPeep;
 866   return true;
 867 }
 868
 869 /// JoinCopy - Attempt to join intervals corresponding to SrcReg/DstReg,
 870 /// which are the src/dst of the copy instruction CopyMI.  This returns true
 871 /// if the copy was successfully coallesced away, or if it is never possible
 872 /// to coallesce these this copy, due to register constraints.  It returns
 873 /// false if it is not currently possible to coallesce this interval, but
 874 /// it may be possible if other things get coallesced.
 875 bool LiveIntervals::JoinCopy(MachineInstr *CopyMI,
 876                              unsigned SrcReg, unsigned DstReg) {
 877   DOUT << getInstructionIndex(CopyMI) << '\t' << *CopyMI;
 878
 879   // Get representative registers.
 880   unsigned repSrcReg = rep(SrcReg);
 881   unsigned repDstReg = rep(DstReg);
 882
 883   // If they are already joined we continue.
 884   if (repSrcReg == repDstReg) {
 885     DOUT << "\tCopy already coallesced.\n";
 886     return true;  // Not coallescable.
 887   }
 888
 889   // If they are both physical registers, we cannot join them.
 890   if (MRegisterInfo::isPhysicalRegister(repSrcReg) &&
 891       MRegisterInfo::isPhysicalRegister(repDstReg)) {
 892     DOUT << "\tCan not coallesce physregs.\n";
 893     return true;  // Not coallescable.
 894   }
 895
 896   // We only join virtual registers with allocatable physical registers.
 897   if (MRegisterInfo::isPhysicalRegister(repSrcReg) &&
 898       !allocatableRegs_[repSrcReg]) {
 899     DOUT << "\tSrc reg is unallocatable physreg.\n";
 900     return true;  // Not coallescable.
 901   }
 902   if (MRegisterInfo::isPhysicalRegister(repDstReg) &&
 903       !allocatableRegs_[repDstReg]) {
 904     DOUT << "\tDst reg is unallocatable physreg.\n";
 905     return true;  // Not coallescable.
 906   }
 907
 908   // If they are not of the same register class, we cannot join them.
 909   if (differingRegisterClasses(repSrcReg, repDstReg)) {
 910     DOUT << "\tSrc/Dest are different register classes.\n";
 911     return true;  // Not coallescable.
 912   }
 913
 914   LiveInterval &SrcInt = getInterval(repSrcReg);
 915   LiveInterval &DestInt = getInterval(repDstReg);
 916   assert(SrcInt.reg == repSrcReg && DestInt.reg == repDstReg &&
 917          "Register mapping is horribly broken!");
 918
 919   DOUT << "\t\tInspecting "; SrcInt.print(DOUT, mri_);
 920   DOUT << " and "; DestInt.print(DOUT, mri_);
 921   DOUT << ": ";
 922
 923   // Check if it is necessary to propagate "isDead" property before intervals
 924   // are joined.
 925   MachineBasicBlock *CopyBB = CopyMI->getParent();
 926   MachineOperand *mopd = CopyMI->findRegisterDefOperand(DstReg);
 927   bool isDead = mopd->isDead();
 928   bool isShorten = false;
 929   unsigned SrcStart = 0, RemoveStart = 0;
 930   unsigned SrcEnd = 0, RemoveEnd = 0;
 931   if (isDead) {
 932     unsigned CopyIdx = getInstructionIndex(CopyMI);
 933     LiveInterval::iterator SrcLR =
 934       SrcInt.FindLiveRangeContaining(getUseIndex(CopyIdx));
 935     RemoveStart = SrcStart = SrcLR->start;
 936     RemoveEnd   = SrcEnd   = SrcLR->end;
 937     // The instruction which defines the src is only truly dead if there are
 938     // no intermediate uses and there isn't a use beyond the copy.
 939     // FIXME: find the last use, mark is kill and shorten the live range.
 940     if (SrcEnd > getDefIndex(CopyIdx)) {
 941       isDead = false;
 942     } else {
 943       MachineOperand *MOU;
 944       MachineInstr *LastUse= lastRegisterUse(repSrcReg, SrcStart, CopyIdx, MOU);
 945       if (LastUse) {
 946         // Shorten the liveinterval to the end of last use.
 947         MOU->setIsKill();
 948         isDead = false;
 949         isShorten = true;
 950         RemoveStart = getDefIndex(getInstructionIndex(LastUse));
 951         RemoveEnd   = SrcEnd;
 952       } else {
 953         MachineInstr *SrcMI = getInstructionFromIndex(SrcStart);
 954         if (SrcMI) {
 955           MachineOperand *mops = findDefOperand(SrcMI, repSrcReg);
 956           if (mops)
 957             // A dead def should have a single cycle interval.
 958             ++RemoveStart;
 959         }
 960       }
 961     }
 962   }
 963
 964   // We need to be careful about coalescing a source physical register with a
 965   // virtual register. Once the coalescing is done, it cannot be broken and
 966   // these are not spillable! If the destination interval uses are far away,
 967   // think twice about coalescing them!
 968   if (!mopd->isDead() && MRegisterInfo::isPhysicalRegister(repSrcReg)) {
 969     // Small function. No need to worry!
 970     unsigned Threshold = allocatableRegs_.count() * 2;
 971     if (r2iMap_.size() <= Threshold)
 972       goto TryJoin;
 973
 974     LiveVariables::VarInfo& dvi = lv_->getVarInfo(repDstReg);
 975     // Is the value used in the current BB or any immediate successroe BB?
 976     if (dvi.UsedBlocks[CopyBB->getNumber()])
 977       goto TryJoin;
 978     for (MachineBasicBlock::succ_iterator SI = CopyBB->succ_begin(),
 979            SE = CopyBB->succ_end(); SI != SE; ++SI) {
 980       MachineBasicBlock *SuccMBB = *SI;
 981       if (dvi.UsedBlocks[SuccMBB->getNumber()])
 982           goto TryJoin;
 983     }
 984
 985     // Ok, no use in this BB and no use in immediate successor BB's. Be really
 986     // careful now!
 987     // It's only used in one BB, forget about it!
 988     if (dvi.UsedBlocks.count() < 2) {
 989       ++numAborts;
 990       return false;
 991     }
 992
 993     // Determine whether to allow coalescing based on how far the closest
 994     // use is.
 995     unsigned CopyIdx = getInstructionIndex(CopyMI);
 996     unsigned MinDist = i2miMap_.size() * InstrSlots::NUM;
 997     int UseBBNum = dvi.UsedBlocks.find_first();
 998     while (UseBBNum != -1) {
 999       MachineBasicBlock *UseBB = mf_->getBlockNumbered(UseBBNum);
1000       unsigned UseIdx = getMBBStartIdx(UseBB);
1001       if (UseIdx > CopyIdx) {
1002         MinDist = std::min(MinDist, UseIdx - CopyIdx);
1003         if (MinDist <= Threshold)
1004           break;
1005       }
1006       UseBBNum = dvi.UsedBlocks.find_next(UseBBNum);
1007     }
1008     if (MinDist > Threshold) {
1009       // Don't do it!
1010       ++numAborts;
1011       return false;
1012     }
1013   }
1014
1015 TryJoin:
1016   // Okay, attempt to join these two intervals.  On failure, this returns false.
1017   // Otherwise, if one of the intervals being joined is a physreg, this method
1018   // always canonicalizes DestInt to be it.  The output "SrcInt" will not have
1019   // been modified, so we can use this information below to update aliases.
1020   if (JoinIntervals(DestInt, SrcInt)) {
1021     if (isDead) {
1022       // Result of the copy is dead. Propagate this property.
1023       if (SrcStart == 0) {
1024         assert(MRegisterInfo::isPhysicalRegister(repSrcReg) &&
1025                "Live-in must be a physical register!");
1026         // Live-in to the function but dead. Remove it from entry live-in set.
1027         // JoinIntervals may end up swapping the two intervals.
1028         mf_->begin()->removeLiveIn(repSrcReg);
1029       } else {
1030         MachineInstr *SrcMI = getInstructionFromIndex(SrcStart);
1031         if (SrcMI) {
1032           MachineOperand *mops = findDefOperand(SrcMI, repSrcReg);
1033           if (mops)
1034             mops->setIsDead();
1035         }
1036       }
1037     }
1038
1039     if (isShorten || isDead) {
1040       // Shorten the live interval.
1041       LiveInterval &LiveInInt = (repSrcReg == DestInt.reg) ? DestInt : SrcInt;
1042       LiveInInt.removeRange(RemoveStart, RemoveEnd);
1043     }
1044   } else {
1045     // Coallescing failed.
1046
1047     // If we can eliminate the copy without merging the live ranges, do so now.
1048     if (AdjustCopiesBackFrom(SrcInt, DestInt, CopyMI))
1049       return true;
1050
1051     // Otherwise, we are unable to join the intervals.
1052     DOUT << "Interference!\n";
1053     return false;
1054   }
1055
1056   bool Swapped = repSrcReg == DestInt.reg;
1057   if (Swapped)
1058     std::swap(repSrcReg, repDstReg);
1059   assert(MRegisterInfo::isVirtualRegister(repSrcReg) &&
1060          "LiveInterval::join didn't work right!");
1061
1062   // If we're about to merge live ranges into a physical register live range,
1063   // we have to update any aliased register's live ranges to indicate that they
1064   // have clobbered values for this range.
1065   if (MRegisterInfo::isPhysicalRegister(repDstReg)) {
1066     for (const unsigned *AS = mri_->getAliasSet(repDstReg); *AS; ++AS)
1067       getInterval(*AS).MergeInClobberRanges(SrcInt);
1068   } else {
1069     // Merge UsedBlocks info if the destination is a virtual register.
1070     LiveVariables::VarInfo& dVI = lv_->getVarInfo(repDstReg);
1071     LiveVariables::VarInfo& sVI = lv_->getVarInfo(repSrcReg);
1072     dVI.UsedBlocks |= sVI.UsedBlocks;
1073   }
1074
1075   DOUT << "\n\t\tJoined.  Result = "; DestInt.print(DOUT, mri_);
1076   DOUT << "\n";
1077
1078   // Remember these liveintervals have been joined.
1079   JoinedLIs.set(repSrcReg - MRegisterInfo::FirstVirtualRegister);
1080   if (MRegisterInfo::isVirtualRegister(repDstReg))
1081     JoinedLIs.set(repDstReg - MRegisterInfo::FirstVirtualRegister);
1082
1083   // If the intervals were swapped by Join, swap them back so that the register
1084   // mapping (in the r2i map) is correct.
1085   if (Swapped) SrcInt.swap(DestInt);
1086   removeInterval(repSrcReg);
1087   r2rMap_[repSrcReg] = repDstReg;
1088
1089   // Finally, delete the copy instruction.
1090   RemoveMachineInstrFromMaps(CopyMI);
1091   CopyMI->eraseFromParent();
1092   ++numPeep;
1093   ++numJoins;
1094   return true;
1095 }
1096
1097 /// ComputeUltimateVN - Assuming we are going to join two live intervals,
1098 /// compute what the resultant value numbers for each value in the input two
1099 /// ranges will be.  This is complicated by copies between the two which can
1100 /// and will commonly cause multiple value numbers to be merged into one.
1101 ///
1102 /// VN is the value number that we're trying to resolve.  InstDefiningValue
1103 /// keeps track of the new InstDefiningValue assignment for the result
1104 /// LiveInterval.  ThisFromOther/OtherFromThis are sets that keep track of
1105 /// whether a value in this or other is a copy from the opposite set.
1106 /// ThisValNoAssignments/OtherValNoAssignments keep track of value #'s that have
1107 /// already been assigned.
1108 ///
1109 /// ThisFromOther[x] - If x is defined as a copy from the other interval, this
1110 /// contains the value number the copy is from.
1111 ///
1112 static unsigned ComputeUltimateVN(unsigned VN,
1113                                   SmallVector<std::pair<unsigned,
1114                                                 unsigned>, 16> &ValueNumberInfo,
1115                                   SmallVector<int, 16> &ThisFromOther,
1116                                   SmallVector<int, 16> &OtherFromThis,
1117                                   SmallVector<int, 16> &ThisValNoAssignments,
1118                                   SmallVector<int, 16> &OtherValNoAssignments,
1119                                   LiveInterval &ThisLI, LiveInterval &OtherLI) {
1120   // If the VN has already been computed, just return it.
1121   if (ThisValNoAssignments[VN] >= 0)
1122     return ThisValNoAssignments[VN];
1123 //  assert(ThisValNoAssignments[VN] != -2 && "Cyclic case?");
1124
1125   // If this val is not a copy from the other val, then it must be a new value
1126   // number in the destination.
1127   int OtherValNo = ThisFromOther[VN];
1128   if (OtherValNo == -1) {
1129     ValueNumberInfo.push_back(ThisLI.getValNumInfo(VN));
1130     return ThisValNoAssignments[VN] = ValueNumberInfo.size()-1;
1131   }
1132
1133   // Otherwise, this *is* a copy from the RHS.  If the other side has already
1134   // been computed, return it.
1135   if (OtherValNoAssignments[OtherValNo] >= 0)
1136     return ThisValNoAssignments[VN] = OtherValNoAssignments[OtherValNo];
1137
1138   // Mark this value number as currently being computed, then ask what the
1139   // ultimate value # of the other value is.
1140   ThisValNoAssignments[VN] = -2;
1141   unsigned UltimateVN =
1142     ComputeUltimateVN(OtherValNo, ValueNumberInfo,
1143                       OtherFromThis, ThisFromOther,
1144                       OtherValNoAssignments, ThisValNoAssignments,
1145                       OtherLI, ThisLI);
1146   return ThisValNoAssignments[VN] = UltimateVN;
1147 }
1148
1149 static bool InVector(unsigned Val, const SmallVector<unsigned, 8> &V) {
1150   return std::find(V.begin(), V.end(), Val) != V.end();
1151 }
1152
1153 /// SimpleJoin - Attempt to joint the specified interval into this one. The
1154 /// caller of this method must guarantee that the RHS only contains a single
1155 /// value number and that the RHS is not defined by a copy from this
1156 /// interval.  This returns false if the intervals are not joinable, or it
1157 /// joins them and returns true.
1158 bool LiveIntervals::SimpleJoin(LiveInterval &LHS, LiveInterval &RHS) {
1159   assert(RHS.containsOneValue());
1160
1161   // Some number (potentially more than one) value numbers in the current
1162   // interval may be defined as copies from the RHS.  Scan the overlapping
1163   // portions of the LHS and RHS, keeping track of this and looking for
1164   // overlapping live ranges that are NOT defined as copies.  If these exist, we
1165   // cannot coallesce.
1166
1167   LiveInterval::iterator LHSIt = LHS.begin(), LHSEnd = LHS.end();
1168   LiveInterval::iterator RHSIt = RHS.begin(), RHSEnd = RHS.end();
1169
1170   if (LHSIt->start < RHSIt->start) {
1171     LHSIt = std::upper_bound(LHSIt, LHSEnd, RHSIt->start);
1172     if (LHSIt != LHS.begin()) --LHSIt;
1173   } else if (RHSIt->start < LHSIt->start) {
1174     RHSIt = std::upper_bound(RHSIt, RHSEnd, LHSIt->start);
1175     if (RHSIt != RHS.begin()) --RHSIt;
1176   }
1177
1178   SmallVector<unsigned, 8> EliminatedLHSVals;
1179
1180   while (1) {
1181     // Determine if these live intervals overlap.
1182     bool Overlaps = false;
1183     if (LHSIt->start <= RHSIt->start)
1184       Overlaps = LHSIt->end > RHSIt->start;
1185     else
1186       Overlaps = RHSIt->end > LHSIt->start;
1187
1188     // If the live intervals overlap, there are two interesting cases: if the
1189     // LHS interval is defined by a copy from the RHS, it's ok and we record
1190     // that the LHS value # is the same as the RHS.  If it's not, then we cannot
1191     // coallesce these live ranges and we bail out.
1192     if (Overlaps) {
1193       // If we haven't already recorded that this value # is safe, check it.
1194       if (!InVector(LHSIt->ValId, EliminatedLHSVals)) {
1195         // Copy from the RHS?
1196         unsigned SrcReg = LHS.getSrcRegForValNum(LHSIt->ValId);
1197         if (rep(SrcReg) != RHS.reg)
1198           return false;    // Nope, bail out.
1199
1200         EliminatedLHSVals.push_back(LHSIt->ValId);
1201       }
1202
1203       // We know this entire LHS live range is okay, so skip it now.
1204       if (++LHSIt == LHSEnd) break;
1205       continue;
1206     }
1207
1208     if (LHSIt->end < RHSIt->end) {
1209       if (++LHSIt == LHSEnd) break;
1210     } else {
1211       // One interesting case to check here.  It's possible that we have
1212       // something like "X3 = Y" which defines a new value number in the LHS,
1213       // and is the last use of this liverange of the RHS.  In this case, we
1214       // want to notice this copy (so that it gets coallesced away) even though
1215       // the live ranges don't actually overlap.
1216       if (LHSIt->start == RHSIt->end) {
1217         if (InVector(LHSIt->ValId, EliminatedLHSVals)) {
1218           // We already know that this value number is going to be merged in
1219           // if coallescing succeeds.  Just skip the liverange.
1220           if (++LHSIt == LHSEnd) break;
1221         } else {
1222           // Otherwise, if this is a copy from the RHS, mark it as being merged
1223           // in.
1224           if (rep(LHS.getSrcRegForValNum(LHSIt->ValId)) == RHS.reg) {
1225             EliminatedLHSVals.push_back(LHSIt->ValId);
1226
1227             // We know this entire LHS live range is okay, so skip it now.
1228             if (++LHSIt == LHSEnd) break;
1229           }
1230         }
1231       }
1232
1233       if (++RHSIt == RHSEnd) break;
1234     }
1235   }
1236
1237   // If we got here, we know that the coallescing will be successful and that
1238   // the value numbers in EliminatedLHSVals will all be merged together.  Since
1239   // the most common case is that EliminatedLHSVals has a single number, we
1240   // optimize for it: if there is more than one value, we merge them all into
1241   // the lowest numbered one, then handle the interval as if we were merging
1242   // with one value number.
1243   unsigned LHSValNo;
1244   if (EliminatedLHSVals.size() > 1) {
1245     // Loop through all the equal value numbers merging them into the smallest
1246     // one.
1247     unsigned Smallest = EliminatedLHSVals[0];
1248     for (unsigned i = 1, e = EliminatedLHSVals.size(); i != e; ++i) {
1249       if (EliminatedLHSVals[i] < Smallest) {
1250         // Merge the current notion of the smallest into the smaller one.
1251         LHS.MergeValueNumberInto(Smallest, EliminatedLHSVals[i]);
1252         Smallest = EliminatedLHSVals[i];
1253       } else {
1254         // Merge into the smallest.
1255         LHS.MergeValueNumberInto(EliminatedLHSVals[i], Smallest);
1256       }
1257     }
1258     LHSValNo = Smallest;
1259   } else {
1260     assert(!EliminatedLHSVals.empty() && "No copies from the RHS?");
1261     LHSValNo = EliminatedLHSVals[0];
1262   }
1263
1264   // Okay, now that there is a single LHS value number that we're merging the
1265   // RHS into, update the value number info for the LHS to indicate that the
1266   // value number is defined where the RHS value number was.
1267   LHS.setValueNumberInfo(LHSValNo, RHS.getValNumInfo(0));
1268
1269   // Okay, the final step is to loop over the RHS live intervals, adding them to
1270   // the LHS.
1271   LHS.MergeRangesInAsValue(RHS, LHSValNo);
1272   LHS.weight += RHS.weight;
1273
1274   return true;
1275 }
1276
1277 /// JoinIntervals - Attempt to join these two intervals.  On failure, this
1278 /// returns false.  Otherwise, if one of the intervals being joined is a
1279 /// physreg, this method always canonicalizes LHS to be it.  The output
1280 /// "RHS" will not have been modified, so we can use this information
1281 /// below to update aliases.
1282 bool LiveIntervals::JoinIntervals(LiveInterval &LHS, LiveInterval &RHS) {
1283   // Compute the final value assignment, assuming that the live ranges can be
1284   // coallesced.
1285   SmallVector<int, 16> LHSValNoAssignments;
1286   SmallVector<int, 16> RHSValNoAssignments;
1287   SmallVector<std::pair<unsigned,unsigned>, 16> ValueNumberInfo;
1288
1289   // Compute ultimate value numbers for the LHS and RHS values.
1290   if (RHS.containsOneValue()) {
1291     // Copies from a liveinterval with a single value are simple to handle and
1292     // very common, handle the special case here.  This is important, because
1293     // often RHS is small and LHS is large (e.g. a physreg).
1294
1295     // Find out if the RHS is defined as a copy from some value in the LHS.
1296     int RHSValID = -1;
1297     std::pair<unsigned,unsigned> RHSValNoInfo;
1298     unsigned RHSSrcReg = RHS.getSrcRegForValNum(0);
1299     if ((RHSSrcReg == 0 || rep(RHSSrcReg) != LHS.reg)) {
1300       // If RHS is not defined as a copy from the LHS, we can use simpler and
1301       // faster checks to see if the live ranges are coallescable.  This joiner
1302       // can't swap the LHS/RHS intervals though.
1303       if (!MRegisterInfo::isPhysicalRegister(RHS.reg)) {
1304         return SimpleJoin(LHS, RHS);
1305       } else {
1306         RHSValNoInfo = RHS.getValNumInfo(0);
1307       }
1308     } else {
1309       // It was defined as a copy from the LHS, find out what value # it is.
1310       unsigned ValInst = RHS.getInstForValNum(0);
1311       RHSValID = LHS.getLiveRangeContaining(ValInst-1)->ValId;
1312       RHSValNoInfo = LHS.getValNumInfo(RHSValID);
1313     }
1314
1315     LHSValNoAssignments.resize(LHS.getNumValNums(), -1);
1316     RHSValNoAssignments.resize(RHS.getNumValNums(), -1);
1317     ValueNumberInfo.resize(LHS.getNumValNums());
1318
1319     // Okay, *all* of the values in LHS that are defined as a copy from RHS
1320     // should now get updated.
1321     for (unsigned VN = 0, e = LHS.getNumValNums(); VN != e; ++VN) {
1322       if (unsigned LHSSrcReg = LHS.getSrcRegForValNum(VN)) {
1323         if (rep(LHSSrcReg) != RHS.reg) {
1324           // If this is not a copy from the RHS, its value number will be
1325           // unmodified by the coallescing.
1326           ValueNumberInfo[VN] = LHS.getValNumInfo(VN);
1327           LHSValNoAssignments[VN] = VN;
1328         } else if (RHSValID == -1) {
1329           // Otherwise, it is a copy from the RHS, and we don't already have a
1330           // value# for it.  Keep the current value number, but remember it.
1331           LHSValNoAssignments[VN] = RHSValID = VN;
1332           ValueNumberInfo[VN] = RHSValNoInfo;
1333         } else {
1334           // Otherwise, use the specified value #.
1335           LHSValNoAssignments[VN] = RHSValID;
1336           if (VN != (unsigned)RHSValID)
1337             ValueNumberInfo[VN].first = ~1U;
1338           else
1339             ValueNumberInfo[VN] = RHSValNoInfo;
1340         }
1341       } else {
1342         ValueNumberInfo[VN] = LHS.getValNumInfo(VN);
1343         LHSValNoAssignments[VN] = VN;
1344       }
1345     }
1346
1347     assert(RHSValID != -1 && "Didn't find value #?");
1348     RHSValNoAssignments[0] = RHSValID;
1349
1350   } else {
1351     // Loop over the value numbers of the LHS, seeing if any are defined from
1352     // the RHS.
1353     SmallVector<int, 16> LHSValsDefinedFromRHS;
1354     LHSValsDefinedFromRHS.resize(LHS.getNumValNums(), -1);
1355     for (unsigned VN = 0, e = LHS.getNumValNums(); VN != e; ++VN) {
1356       unsigned ValSrcReg = LHS.getSrcRegForValNum(VN);
1357       if (ValSrcReg == 0)  // Src not defined by a copy?
1358         continue;
1359
1360       // DstReg is known to be a register in the LHS interval.  If the src is
1361       // from the RHS interval, we can use its value #.
1362       if (rep(ValSrcReg) != RHS.reg)
1363         continue;
1364
1365       // Figure out the value # from the RHS.
1366       unsigned ValInst = LHS.getInstForValNum(VN);
1367       LHSValsDefinedFromRHS[VN] = RHS.getLiveRangeContaining(ValInst-1)->ValId;
1368     }
1369
1370     // Loop over the value numbers of the RHS, seeing if any are defined from
1371     // the LHS.
1372     SmallVector<int, 16> RHSValsDefinedFromLHS;
1373     RHSValsDefinedFromLHS.resize(RHS.getNumValNums(), -1);
1374     for (unsigned VN = 0, e = RHS.getNumValNums(); VN != e; ++VN) {
1375       unsigned ValSrcReg = RHS.getSrcRegForValNum(VN);
1376       if (ValSrcReg == 0)  // Src not defined by a copy?
1377         continue;
1378
1379       // DstReg is known to be a register in the RHS interval.  If the src is
1380       // from the LHS interval, we can use its value #.
1381       if (rep(ValSrcReg) != LHS.reg)
1382         continue;
1383
1384       // Figure out the value # from the LHS.
1385       unsigned ValInst = RHS.getInstForValNum(VN);
1386       RHSValsDefinedFromLHS[VN] = LHS.getLiveRangeContaining(ValInst-1)->ValId;
1387     }
1388
1389     LHSValNoAssignments.resize(LHS.getNumValNums(), -1);
1390     RHSValNoAssignments.resize(RHS.getNumValNums(), -1);
1391     ValueNumberInfo.reserve(LHS.getNumValNums() + RHS.getNumValNums());
1392
1393     for (unsigned VN = 0, e = LHS.getNumValNums(); VN != e; ++VN) {
1394       if (LHSValNoAssignments[VN] >= 0 || LHS.getInstForValNum(VN) == ~2U)
1395         continue;
1396       ComputeUltimateVN(VN, ValueNumberInfo,
1397                         LHSValsDefinedFromRHS, RHSValsDefinedFromLHS,
1398                         LHSValNoAssignments, RHSValNoAssignments, LHS, RHS);
1399     }
1400     for (unsigned VN = 0, e = RHS.getNumValNums(); VN != e; ++VN) {
1401       if (RHSValNoAssignments[VN] >= 0 || RHS.getInstForValNum(VN) == ~2U)
1402         continue;
1403       // If this value number isn't a copy from the LHS, it's a new number.
1404       if (RHSValsDefinedFromLHS[VN] == -1) {
1405         ValueNumberInfo.push_back(RHS.getValNumInfo(VN));
1406         RHSValNoAssignments[VN] = ValueNumberInfo.size()-1;
1407         continue;
1408       }
1409
1410       ComputeUltimateVN(VN, ValueNumberInfo,
1411                         RHSValsDefinedFromLHS, LHSValsDefinedFromRHS,
1412                         RHSValNoAssignments, LHSValNoAssignments, RHS, LHS);
1413     }
1414   }
1415
1416   // Armed with the mappings of LHS/RHS values to ultimate values, walk the
1417   // interval lists to see if these intervals are coallescable.
1418   LiveInterval::const_iterator I = LHS.begin();
1419   LiveInterval::const_iterator IE = LHS.end();
1420   LiveInterval::const_iterator J = RHS.begin();
1421   LiveInterval::const_iterator JE = RHS.end();
1422
1423   // Skip ahead until the first place of potential sharing.
1424   if (I->start < J->start) {
1425     I = std::upper_bound(I, IE, J->start);
1426     if (I != LHS.begin()) --I;
1427   } else if (J->start < I->start) {
1428     J = std::upper_bound(J, JE, I->start);
1429     if (J != RHS.begin()) --J;
1430   }
1431
1432   while (1) {
1433     // Determine if these two live ranges overlap.
1434     bool Overlaps;
1435     if (I->start < J->start) {
1436       Overlaps = I->end > J->start;
1437     } else {
1438       Overlaps = J->end > I->start;
1439     }
1440
1441     // If so, check value # info to determine if they are really different.
1442     if (Overlaps) {
1443       // If the live range overlap will map to the same value number in the
1444       // result liverange, we can still coallesce them.  If not, we can't.
1445       if (LHSValNoAssignments[I->ValId] != RHSValNoAssignments[J->ValId])
1446         return false;
1447     }
1448
1449     if (I->end < J->end) {
1450       ++I;
1451       if (I == IE) break;
1452     } else {
1453       ++J;
1454       if (J == JE) break;
1455     }
1456   }
1457
1458   // If we get here, we know that we can coallesce the live ranges.  Ask the
1459   // intervals to coallesce themselves now.
1460   LHS.join(RHS, &LHSValNoAssignments[0], &RHSValNoAssignments[0],
1461            ValueNumberInfo);
1462   return true;
1463 }
1464
1465
1466 namespace {
1467   // DepthMBBCompare - Comparison predicate that sort first based on the loop
1468   // depth of the basic block (the unsigned), and then on the MBB number.
1469   struct DepthMBBCompare {
1470     typedef std::pair<unsigned, MachineBasicBlock*> DepthMBBPair;
1471     bool operator()(const DepthMBBPair &LHS, const DepthMBBPair &RHS) const {
1472       if (LHS.first > RHS.first) return true;   // Deeper loops first
1473       return LHS.first == RHS.first &&
1474         LHS.second->getNumber() < RHS.second->getNumber();
1475     }
1476   };
1477 }
1478
1479
1480 void LiveIntervals::CopyCoallesceInMBB(MachineBasicBlock *MBB,
1481                                        std::vector<CopyRec> &TryAgain) {
1482   DOUT << ((Value*)MBB->getBasicBlock())->getName() << ":\n";
1483
1484   for (MachineBasicBlock::iterator MII = MBB->begin(), E = MBB->end();
1485        MII != E;) {
1486     MachineInstr *Inst = MII++;
1487
1488     // If this isn't a copy, we can't join intervals.
1489     unsigned SrcReg, DstReg;
1490     if (!tii_->isMoveInstr(*Inst, SrcReg, DstReg)) continue;
1491
1492     if (!JoinCopy(Inst, SrcReg, DstReg))
1493       TryAgain.push_back(getCopyRec(Inst, SrcReg, DstReg));
1494   }
1495 }
1496
1497
1498 void LiveIntervals::joinIntervals() {
1499   DOUT << "********** JOINING INTERVALS ***********\n";
1500
1501   JoinedLIs.resize(getNumIntervals());
1502   JoinedLIs.reset();
1503
1504   std::vector<CopyRec> TryAgainList;
1505   const LoopInfo &LI = getAnalysis<LoopInfo>();
1506   if (LI.begin() == LI.end()) {
1507     // If there are no loops in the function, join intervals in function order.
1508     for (MachineFunction::iterator I = mf_->begin(), E = mf_->end();
1509          I != E; ++I)
1510       CopyCoallesceInMBB(I, TryAgainList);
1511   } else {
1512     // Otherwise, join intervals in inner loops before other intervals.
1513     // Unfortunately we can't just iterate over loop hierarchy here because
1514     // there may be more MBB's than BB's.  Collect MBB's for sorting.
1515     std::vector<std::pair<unsigned, MachineBasicBlock*> > MBBs;
1516     for (MachineFunction::iterator I = mf_->begin(), E = mf_->end();
1517          I != E; ++I)
1518       MBBs.push_back(std::make_pair(LI.getLoopDepth(I->getBasicBlock()), I));
1519
1520     // Sort by loop depth.
1521     std::sort(MBBs.begin(), MBBs.end(), DepthMBBCompare());
1522
1523     // Finally, join intervals in loop nest order.
1524     for (unsigned i = 0, e = MBBs.size(); i != e; ++i)
1525       CopyCoallesceInMBB(MBBs[i].second, TryAgainList);
1526   }
1527
1528   // Joining intervals can allow other intervals to be joined.  Iteratively join
1529   // until we make no progress.
1530   bool ProgressMade = true;
1531   while (ProgressMade) {
1532     ProgressMade = false;
1533
1534     for (unsigned i = 0, e = TryAgainList.size(); i != e; ++i) {
1535       CopyRec &TheCopy = TryAgainList[i];
1536       if (TheCopy.MI &&
1537           JoinCopy(TheCopy.MI, TheCopy.SrcReg, TheCopy.DstReg)) {
1538         TheCopy.MI = 0;   // Mark this one as done.
1539         ProgressMade = true;
1540       }
1541     }
1542   }
1543
1544   // Some live range has been lengthened due to colaescing, eliminate the
1545   // unnecessary kills.
1546   int RegNum = JoinedLIs.find_first();
1547   while (RegNum != -1) {
1548     unsigned Reg = RegNum + MRegisterInfo::FirstVirtualRegister;
1549     unsigned repReg = rep(Reg);
1550     LiveInterval &LI = getInterval(repReg);
1551     LiveVariables::VarInfo& svi = lv_->getVarInfo(Reg);
1552     for (unsigned i = 0, e = svi.Kills.size(); i != e; ++i) {
1553       MachineInstr *Kill = svi.Kills[i];
1554       // Suppose vr1 = op vr2, x
1555       // and vr1 and vr2 are coalesced. vr2 should still be marked kill
1556       // unless it is a two-address operand.
1557       if (isRemoved(Kill) || hasRegisterDef(Kill, repReg))
1558         continue;
1559       if (LI.liveAt(getInstructionIndex(Kill) + InstrSlots::NUM))
1560         unsetRegisterKill(Kill, repReg);
1561     }
1562     RegNum = JoinedLIs.find_next(RegNum);
1563   }
1564
1565   DOUT << "*** Register mapping ***\n";
1566   for (int i = 0, e = r2rMap_.size(); i != e; ++i)
1567     if (r2rMap_[i]) {
1568       DOUT << "  reg " << i << " -> ";
1569       DEBUG(printRegName(r2rMap_[i]));
1570       DOUT << "\n";
1571     }
1572 }
1573
1574 /// Return true if the two specified registers belong to different register
1575 /// classes.  The registers may be either phys or virt regs.
1576 bool LiveIntervals::differingRegisterClasses(unsigned RegA,
1577                                              unsigned RegB) const {
1578
1579   // Get the register classes for the first reg.
1580   if (MRegisterInfo::isPhysicalRegister(RegA)) {
1581     assert(MRegisterInfo::isVirtualRegister(RegB) &&
1582            "Shouldn't consider two physregs!");
1583     return !mf_->getSSARegMap()->getRegClass(RegB)->contains(RegA);
1584   }
1585
1586   // Compare against the regclass for the second reg.
1587   const TargetRegisterClass *RegClass = mf_->getSSARegMap()->getRegClass(RegA);
1588   if (MRegisterInfo::isVirtualRegister(RegB))
1589     return RegClass != mf_->getSSARegMap()->getRegClass(RegB);
1590   else
1591     return !RegClass->contains(RegB);
1592 }
1593
1594 /// lastRegisterUse - Returns the last use of the specific register between
1595 /// cycles Start and End. It also returns the use operand by reference. It
1596 /// returns NULL if there are no uses.
1597 MachineInstr *
1598 LiveIntervals::lastRegisterUse(unsigned Reg, unsigned Start, unsigned End,
1599                                MachineOperand *&MOU) {
1600   int e = (End-1) / InstrSlots::NUM * InstrSlots::NUM;
1601   int s = Start;
1602   while (e >= s) {
1603     // Skip deleted instructions
1604     MachineInstr *MI = getInstructionFromIndex(e);
1605     while ((e - InstrSlots::NUM) >= s && !MI) {
1606       e -= InstrSlots::NUM;
1607       MI = getInstructionFromIndex(e);
1608     }
1609     if (e < s || MI == NULL)
1610       return NULL;
1611
1612     for (unsigned i = 0, NumOps = MI->getNumOperands(); i != NumOps; ++i) {
1613       MachineOperand &MO = MI->getOperand(i);
1614       if (MO.isReg() && MO.isUse() && MO.getReg() &&
1615           mri_->regsOverlap(rep(MO.getReg()), Reg)) {
1616         MOU = &MO;
1617         return MI;
1618       }
1619     }
1620
1621     e -= InstrSlots::NUM;
1622   }
1623
1624   return NULL;
1625 }
1626
1627
1628 /// findDefOperand - Returns the MachineOperand that is a def of the specific
1629 /// register. It returns NULL if the def is not found.
1630 MachineOperand *LiveIntervals::findDefOperand(MachineInstr *MI, unsigned Reg) {
1631   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1632     MachineOperand &MO = MI->getOperand(i);
1633     if (MO.isReg() && MO.isDef() &&
1634         mri_->regsOverlap(rep(MO.getReg()), Reg))
1635       return &MO;
1636   }
1637   return NULL;
1638 }
1639
1640 /// unsetRegisterKill - Unset IsKill property of all uses of specific register
1641 /// of the specific instruction.
1642 void LiveIntervals::unsetRegisterKill(MachineInstr *MI, unsigned Reg) {
1643   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1644     MachineOperand &MO = MI->getOperand(i);
1645     if (MO.isReg() && MO.isUse() && MO.isKill() && MO.getReg() &&
1646         mri_->regsOverlap(rep(MO.getReg()), Reg))
1647       MO.unsetIsKill();
1648   }
1649 }
1650
1651 /// hasRegisterDef - True if the instruction defines the specific register.
1652 ///
1653 bool LiveIntervals::hasRegisterDef(MachineInstr *MI, unsigned Reg) {
1654   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1655     MachineOperand &MO = MI->getOperand(i);
1656     if (MO.isReg() && MO.isDef() &&
1657         mri_->regsOverlap(rep(MO.getReg()), Reg))
1658       return true;
1659   }
1660   return false;
1661 }
1662
1663 LiveInterval LiveIntervals::createInterval(unsigned reg) {
1664   float Weight = MRegisterInfo::isPhysicalRegister(reg) ?
1665                        HUGE_VALF : 0.0F;
1666   return LiveInterval(reg, Weight);
1667 }