lib/CodeGen/CriticalAntiDepBreaker.cpp

   1 //===----- CriticalAntiDepBreaker.cpp - Anti-dep breaker -------- ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the CriticalAntiDepBreaker class, which
  11 // implements register anti-dependence breaking along a blocks
  12 // critical path during post-RA scheduler.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #define DEBUG_TYPE "post-RA-sched"
  17 #include "CriticalAntiDepBreaker.h"
  18 #include "llvm/CodeGen/MachineBasicBlock.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/Target/TargetMachine.h"
  21 #include "llvm/Target/TargetInstrInfo.h"
  22 #include "llvm/Target/TargetRegisterInfo.h"
  23 #include "llvm/Support/Debug.h"
  24 #include "llvm/Support/ErrorHandling.h"
  25 #include "llvm/Support/raw_ostream.h"
  26
  27 using namespace llvm;
  28
  29 CriticalAntiDepBreaker::
  30 CriticalAntiDepBreaker(MachineFunction& MFi) :
  31   AntiDepBreaker(), MF(MFi),
  32   MRI(MF.getRegInfo()),
  33   TII(MF.getTarget().getInstrInfo()),
  34   TRI(MF.getTarget().getRegisterInfo()),
  35   AllocatableSet(TRI->getAllocatableSet(MF)),
  36   Classes(TRI->getNumRegs(), static_cast<const TargetRegisterClass *>(0)),
  37   KillIndices(TRI->getNumRegs(), 0),
  38   DefIndices(TRI->getNumRegs(), 0) {}
  39
  40 CriticalAntiDepBreaker::~CriticalAntiDepBreaker() {
  41 }
  42
  43 void CriticalAntiDepBreaker::StartBlock(MachineBasicBlock *BB) {
  44   const unsigned BBSize = BB->size();
  45   for (unsigned i = 0, e = TRI->getNumRegs(); i != e; ++i) {
  46     // Clear out the register class data.
  47     Classes[i] = static_cast<const TargetRegisterClass *>(0);
  48
  49     // Initialize the indices to indicate that no registers are live.
  50     KillIndices[i] = ~0u;
  51     DefIndices[i] = BBSize;
  52   }
  53
  54   // Clear "do not change" set.
  55   KeepRegs.clear();
  56
  57   bool IsReturnBlock = (!BB->empty() && BB->back().getDesc().isReturn());
  58
  59   // Determine the live-out physregs for this block.
  60   if (IsReturnBlock) {
  61     // In a return block, examine the function live-out regs.
  62     for (MachineRegisterInfo::liveout_iterator I = MRI.liveout_begin(),
  63          E = MRI.liveout_end(); I != E; ++I) {
  64       unsigned Reg = *I;
  65       Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
  66       KillIndices[Reg] = BB->size();
  67       DefIndices[Reg] = ~0u;
  68
  69       // Repeat, for all aliases.
  70       for (const unsigned *Alias = TRI->getAliasSet(Reg); *Alias; ++Alias) {
  71         unsigned AliasReg = *Alias;
  72         Classes[AliasReg] = reinterpret_cast<TargetRegisterClass *>(-1);
  73         KillIndices[AliasReg] = BB->size();
  74         DefIndices[AliasReg] = ~0u;
  75       }
  76     }
  77   }
  78
  79   // In a non-return block, examine the live-in regs of all successors.
  80   // Note a return block can have successors if the return instruction is
  81   // predicated.
  82   for (MachineBasicBlock::succ_iterator SI = BB->succ_begin(),
  83          SE = BB->succ_end(); SI != SE; ++SI)
  84     for (MachineBasicBlock::livein_iterator I = (*SI)->livein_begin(),
  85            E = (*SI)->livein_end(); I != E; ++I) {
  86       unsigned Reg = *I;
  87       Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
  88       KillIndices[Reg] = BB->size();
  89       DefIndices[Reg] = ~0u;
  90
  91       // Repeat, for all aliases.
  92       for (const unsigned *Alias = TRI->getAliasSet(Reg); *Alias; ++Alias) {
  93         unsigned AliasReg = *Alias;
  94         Classes[AliasReg] = reinterpret_cast<TargetRegisterClass *>(-1);
  95         KillIndices[AliasReg] = BB->size();
  96         DefIndices[AliasReg] = ~0u;
  97       }
  98     }
  99
 100   // Mark live-out callee-saved registers. In a return block this is
 101   // all callee-saved registers. In non-return this is any
 102   // callee-saved register that is not saved in the prolog.
 103   const MachineFrameInfo *MFI = MF.getFrameInfo();
 104   BitVector Pristine = MFI->getPristineRegs(BB);
 105   for (const unsigned *I = TRI->getCalleeSavedRegs(); *I; ++I) {
 106     unsigned Reg = *I;
 107     if (!IsReturnBlock && !Pristine.test(Reg)) continue;
 108     Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
 109     KillIndices[Reg] = BB->size();
 110     DefIndices[Reg] = ~0u;
 111
 112     // Repeat, for all aliases.
 113     for (const unsigned *Alias = TRI->getAliasSet(Reg); *Alias; ++Alias) {
 114       unsigned AliasReg = *Alias;
 115       Classes[AliasReg] = reinterpret_cast<TargetRegisterClass *>(-1);
 116       KillIndices[AliasReg] = BB->size();
 117       DefIndices[AliasReg] = ~0u;
 118     }
 119   }
 120 }
 121
 122 void CriticalAntiDepBreaker::FinishBlock() {
 123   RegRefs.clear();
 124   KeepRegs.clear();
 125 }
 126
 127 void CriticalAntiDepBreaker::Observe(MachineInstr *MI, unsigned Count,
 128                                      unsigned InsertPosIndex) {
 129   if (MI->isDebugValue())
 130     return;
 131   assert(Count < InsertPosIndex && "Instruction index out of expected range!");
 132
 133   for (unsigned Reg = 0; Reg != TRI->getNumRegs(); ++Reg) {
 134     if (KillIndices[Reg] != ~0u) {
 135       // If Reg is currently live, then mark that it can't be renamed as
 136       // we don't know the extent of its live-range anymore (now that it
 137       // has been scheduled).
 138       Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
 139       KillIndices[Reg] = Count;
 140     } else if (DefIndices[Reg] < InsertPosIndex && DefIndices[Reg] >= Count) {
 141       // Any register which was defined within the previous scheduling region
 142       // may have been rescheduled and its lifetime may overlap with registers
 143       // in ways not reflected in our current liveness state. For each such
 144       // register, adjust the liveness state to be conservatively correct.
 145       Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
 146
 147       // Move the def index to the end of the previous region, to reflect
 148       // that the def could theoretically have been scheduled at the end.
 149       DefIndices[Reg] = InsertPosIndex;
 150     }
 151   }
 152
 153   PrescanInstruction(MI);
 154   ScanInstruction(MI, Count);
 155 }
 156
 157 /// CriticalPathStep - Return the next SUnit after SU on the bottom-up
 158 /// critical path.
 159 static const SDep *CriticalPathStep(const SUnit *SU) {
 160   const SDep *Next = 0;
 161   unsigned NextDepth = 0;
 162   // Find the predecessor edge with the greatest depth.
 163   for (SUnit::const_pred_iterator P = SU->Preds.begin(), PE = SU->Preds.end();
 164        P != PE; ++P) {
 165     const SUnit *PredSU = P->getSUnit();
 166     unsigned PredLatency = P->getLatency();
 167     unsigned PredTotalLatency = PredSU->getDepth() + PredLatency;
 168     // In the case of a latency tie, prefer an anti-dependency edge over
 169     // other types of edges.
 170     if (NextDepth < PredTotalLatency ||
 171         (NextDepth == PredTotalLatency && P->getKind() == SDep::Anti)) {
 172       NextDepth = PredTotalLatency;
 173       Next = &*P;
 174     }
 175   }
 176   return Next;
 177 }
 178
 179 void CriticalAntiDepBreaker::PrescanInstruction(MachineInstr *MI) {
 180   // It's not safe to change register allocation for source operands of
 181   // that have special allocation requirements. Also assume all registers
 182   // used in a call must not be changed (ABI).
 183   // FIXME: The issue with predicated instruction is more complex. We are being
 184   // conservative here because the kill markers cannot be trusted after
 185   // if-conversion:
 186   // %R6<def> = LDR %SP, %reg0, 92, pred:14, pred:%reg0; mem:LD4[FixedStack14]
 187   // ...
 188   // STR %R0, %R6<kill>, %reg0, 0, pred:0, pred:%CPSR; mem:ST4[%395]
 189   // %R6<def> = LDR %SP, %reg0, 100, pred:0, pred:%CPSR; mem:LD4[FixedStack12]
 190   // STR %R0, %R6<kill>, %reg0, 0, pred:14, pred:%reg0; mem:ST4[%396](align=8)
 191   //
 192   // The first R6 kill is not really a kill since it's killed by a predicated
 193   // instruction which may not be executed. The second R6 def may or may not
 194   // re-define R6 so it's not safe to change it since the last R6 use cannot be
 195   // changed.
 196   bool Special = MI->getDesc().isCall() ||
 197     MI->getDesc().hasExtraSrcRegAllocReq() ||
 198     TII->isPredicated(MI);
 199
 200   // Scan the register operands for this instruction and update
 201   // Classes and RegRefs.
 202   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 203     MachineOperand &MO = MI->getOperand(i);
 204     if (!MO.isReg()) continue;
 205     unsigned Reg = MO.getReg();
 206     if (Reg == 0) continue;
 207     const TargetRegisterClass *NewRC = 0;
 208
 209     if (i < MI->getDesc().getNumOperands())
 210       NewRC = MI->getDesc().OpInfo[i].getRegClass(TRI);
 211
 212     // For now, only allow the register to be changed if its register
 213     // class is consistent across all uses.
 214     if (!Classes[Reg] && NewRC)
 215       Classes[Reg] = NewRC;
 216     else if (!NewRC || Classes[Reg] != NewRC)
 217       Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
 218
 219     // Now check for aliases.
 220     for (const unsigned *Alias = TRI->getAliasSet(Reg); *Alias; ++Alias) {
 221       // If an alias of the reg is used during the live range, give up.
 222       // Note that this allows us to skip checking if AntiDepReg
 223       // overlaps with any of the aliases, among other things.
 224       unsigned AliasReg = *Alias;
 225       if (Classes[AliasReg]) {
 226         Classes[AliasReg] = reinterpret_cast<TargetRegisterClass *>(-1);
 227         Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
 228       }
 229     }
 230
 231     // If we're still willing to consider this register, note the reference.
 232     if (Classes[Reg] != reinterpret_cast<TargetRegisterClass *>(-1))
 233       RegRefs.insert(std::make_pair(Reg, &MO));
 234
 235     if (MO.isUse() && Special) {
 236       if (KeepRegs.insert(Reg)) {
 237         for (const unsigned *Subreg = TRI->getSubRegisters(Reg);
 238              *Subreg; ++Subreg)
 239           KeepRegs.insert(*Subreg);
 240       }
 241     }
 242   }
 243 }
 244
 245 void CriticalAntiDepBreaker::ScanInstruction(MachineInstr *MI,
 246                                              unsigned Count) {
 247   // Update liveness.
 248   // Proceding upwards, registers that are defed but not used in this
 249   // instruction are now dead.
 250
 251   if (!TII->isPredicated(MI)) {
 252     // Predicated defs are modeled as read + write, i.e. similar to two
 253     // address updates.
 254     for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 255       MachineOperand &MO = MI->getOperand(i);
 256       if (!MO.isReg()) continue;
 257       unsigned Reg = MO.getReg();
 258       if (Reg == 0) continue;
 259       if (!MO.isDef()) continue;
 260       // Ignore two-addr defs.
 261       if (MI->isRegTiedToUseOperand(i)) continue;
 262
 263       DefIndices[Reg] = Count;
 264       KillIndices[Reg] = ~0u;
 265       assert(((KillIndices[Reg] == ~0u) !=
 266               (DefIndices[Reg] == ~0u)) &&
 267              "Kill and Def maps aren't consistent for Reg!");
 268       KeepRegs.erase(Reg);
 269       Classes[Reg] = 0;
 270       RegRefs.erase(Reg);
 271       // Repeat, for all subregs.
 272       for (const unsigned *Subreg = TRI->getSubRegisters(Reg);
 273            *Subreg; ++Subreg) {
 274         unsigned SubregReg = *Subreg;
 275         DefIndices[SubregReg] = Count;
 276         KillIndices[SubregReg] = ~0u;
 277         KeepRegs.erase(SubregReg);
 278         Classes[SubregReg] = 0;
 279         RegRefs.erase(SubregReg);
 280       }
 281       // Conservatively mark super-registers as unusable.
 282       for (const unsigned *Super = TRI->getSuperRegisters(Reg);
 283            *Super; ++Super) {
 284         unsigned SuperReg = *Super;
 285         Classes[SuperReg] = reinterpret_cast<TargetRegisterClass *>(-1);
 286       }
 287     }
 288   }
 289   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 290     MachineOperand &MO = MI->getOperand(i);
 291     if (!MO.isReg()) continue;
 292     unsigned Reg = MO.getReg();
 293     if (Reg == 0) continue;
 294     if (!MO.isUse()) continue;
 295
 296     const TargetRegisterClass *NewRC = 0;
 297     if (i < MI->getDesc().getNumOperands())
 298       NewRC = MI->getDesc().OpInfo[i].getRegClass(TRI);
 299
 300     // For now, only allow the register to be changed if its register
 301     // class is consistent across all uses.
 302     if (!Classes[Reg] && NewRC)
 303       Classes[Reg] = NewRC;
 304     else if (!NewRC || Classes[Reg] != NewRC)
 305       Classes[Reg] = reinterpret_cast<TargetRegisterClass *>(-1);
 306
 307     RegRefs.insert(std::make_pair(Reg, &MO));
 308
 309     // It wasn't previously live but now it is, this is a kill.
 310     if (KillIndices[Reg] == ~0u) {
 311       KillIndices[Reg] = Count;
 312       DefIndices[Reg] = ~0u;
 313           assert(((KillIndices[Reg] == ~0u) !=
 314                   (DefIndices[Reg] == ~0u)) &&
 315                "Kill and Def maps aren't consistent for Reg!");
 316     }
 317     // Repeat, for all aliases.
 318     for (const unsigned *Alias = TRI->getAliasSet(Reg); *Alias; ++Alias) {
 319       unsigned AliasReg = *Alias;
 320       if (KillIndices[AliasReg] == ~0u) {
 321         KillIndices[AliasReg] = Count;
 322         DefIndices[AliasReg] = ~0u;
 323       }
 324     }
 325   }
 326 }
 327
 328 // Check all machine instructions that define the antidependent register.
 329 // Return true if any of these instructions define the new register.
 330 bool
 331 CriticalAntiDepBreaker::isNewRegModifiedByRefs(RegRefIter RegRefBegin,
 332                                                RegRefIter RegRefEnd,
 333                                                unsigned NewReg)
 334 {
 335   for (RegRefIter I = RegRefBegin; I != RegRefEnd; ++I ) {
 336     MachineOperand *MO = I->second;
 337     if (MO->getParent()->modifiesRegister(NewReg, TRI))
 338       return true;
 339   }
 340   return false;
 341 }
 342
 343 unsigned
 344 CriticalAntiDepBreaker::findSuitableFreeRegister(RegRefIter RegRefBegin,
 345                                                  RegRefIter RegRefEnd,
 346                                                  unsigned AntiDepReg,
 347                                                  unsigned LastNewReg,
 348                                                  const TargetRegisterClass *RC)
 349 {
 350   for (TargetRegisterClass::iterator R = RC->allocation_order_begin(MF),
 351        RE = RC->allocation_order_end(MF); R != RE; ++R) {
 352     unsigned NewReg = *R;
 353     // Don't consider non-allocatable registers
 354     if (!AllocatableSet.test(NewReg)) continue;
 355     // Don't replace a register with itself.
 356     if (NewReg == AntiDepReg) continue;
 357     // Don't replace a register with one that was recently used to repair
 358     // an anti-dependence with this AntiDepReg, because that would
 359     // re-introduce that anti-dependence.
 360     if (NewReg == LastNewReg) continue;
 361     // If any instructions that define AntiDepReg also define the NewReg, it's
 362     // not suitable.  For example, Instruction with multiple definitions can
 363     // result in this condition.
 364     if (isNewRegModifiedByRefs(RegRefBegin, RegRefEnd, NewReg)) continue;
 365     // If NewReg is dead and NewReg's most recent def is not before
 366     // AntiDepReg's kill, it's safe to replace AntiDepReg with NewReg.
 367     assert(((KillIndices[AntiDepReg] == ~0u) != (DefIndices[AntiDepReg] == ~0u))
 368            && "Kill and Def maps aren't consistent for AntiDepReg!");
 369     assert(((KillIndices[NewReg] == ~0u) != (DefIndices[NewReg] == ~0u))
 370            && "Kill and Def maps aren't consistent for NewReg!");
 371     if (KillIndices[NewReg] != ~0u ||
 372         Classes[NewReg] == reinterpret_cast<TargetRegisterClass *>(-1) ||
 373         KillIndices[AntiDepReg] > DefIndices[NewReg])
 374       continue;
 375     return NewReg;
 376   }
 377
 378   // No registers are free and available!
 379   return 0;
 380 }
 381
 382 unsigned CriticalAntiDepBreaker::
 383 BreakAntiDependencies(const std::vector<SUnit>& SUnits,
 384                       MachineBasicBlock::iterator Begin,
 385                       MachineBasicBlock::iterator End,
 386                       unsigned InsertPosIndex) {
 387   // The code below assumes that there is at least one instruction,
 388   // so just duck out immediately if the block is empty.
 389   if (SUnits.empty()) return 0;
 390
 391   // Keep a map of the MachineInstr*'s back to the SUnit representing them.
 392   // This is used for updating debug information.
 393   DenseMap<MachineInstr*,const SUnit*> MISUnitMap;
 394
 395   // Find the node at the bottom of the critical path.
 396   const SUnit *Max = 0;
 397   for (unsigned i = 0, e = SUnits.size(); i != e; ++i) {
 398     const SUnit *SU = &SUnits[i];
 399     MISUnitMap[SU->getInstr()] = SU;
 400     if (!Max || SU->getDepth() + SU->Latency > Max->getDepth() + Max->Latency)
 401       Max = SU;
 402   }
 403
 404 #ifndef NDEBUG
 405   {
 406     DEBUG(dbgs() << "Critical path has total latency "
 407           << (Max->getDepth() + Max->Latency) << "\n");
 408     DEBUG(dbgs() << "Available regs:");
 409     for (unsigned Reg = 0; Reg < TRI->getNumRegs(); ++Reg) {
 410       if (KillIndices[Reg] == ~0u)
 411         DEBUG(dbgs() << " " << TRI->getName(Reg));
 412     }
 413     DEBUG(dbgs() << '\n');
 414   }
 415 #endif
 416
 417   // Track progress along the critical path through the SUnit graph as we walk
 418   // the instructions.
 419   const SUnit *CriticalPathSU = Max;
 420   MachineInstr *CriticalPathMI = CriticalPathSU->getInstr();
 421
 422   // Consider this pattern:
 423   //   A = ...
 424   //   ... = A
 425   //   A = ...
 426   //   ... = A
 427   //   A = ...
 428   //   ... = A
 429   //   A = ...
 430   //   ... = A
 431   // There are three anti-dependencies here, and without special care,
 432   // we'd break all of them using the same register:
 433   //   A = ...
 434   //   ... = A
 435   //   B = ...
 436   //   ... = B
 437   //   B = ...
 438   //   ... = B
 439   //   B = ...
 440   //   ... = B
 441   // because at each anti-dependence, B is the first register that
 442   // isn't A which is free.  This re-introduces anti-dependencies
 443   // at all but one of the original anti-dependencies that we were
 444   // trying to break.  To avoid this, keep track of the most recent
 445   // register that each register was replaced with, avoid
 446   // using it to repair an anti-dependence on the same register.
 447   // This lets us produce this:
 448   //   A = ...
 449   //   ... = A
 450   //   B = ...
 451   //   ... = B
 452   //   C = ...
 453   //   ... = C
 454   //   B = ...
 455   //   ... = B
 456   // This still has an anti-dependence on B, but at least it isn't on the
 457   // original critical path.
 458   //
 459   // TODO: If we tracked more than one register here, we could potentially
 460   // fix that remaining critical edge too. This is a little more involved,
 461   // because unlike the most recent register, less recent registers should
 462   // still be considered, though only if no other registers are available.
 463   std::vector<unsigned> LastNewReg(TRI->getNumRegs(), 0);
 464
 465   // Attempt to break anti-dependence edges on the critical path. Walk the
 466   // instructions from the bottom up, tracking information about liveness
 467   // as we go to help determine which registers are available.
 468   unsigned Broken = 0;
 469   unsigned Count = InsertPosIndex - 1;
 470   for (MachineBasicBlock::iterator I = End, E = Begin;
 471        I != E; --Count) {
 472     MachineInstr *MI = --I;
 473     if (MI->isDebugValue())
 474       continue;
 475
 476     // Check if this instruction has a dependence on the critical path that
 477     // is an anti-dependence that we may be able to break. If it is, set
 478     // AntiDepReg to the non-zero register associated with the anti-dependence.
 479     //
 480     // We limit our attention to the critical path as a heuristic to avoid
 481     // breaking anti-dependence edges that aren't going to significantly
 482     // impact the overall schedule. There are a limited number of registers
 483     // and we want to save them for the important edges.
 484     //
 485     // TODO: Instructions with multiple defs could have multiple
 486     // anti-dependencies. The current code here only knows how to break one
 487     // edge per instruction. Note that we'd have to be able to break all of
 488     // the anti-dependencies in an instruction in order to be effective.
 489     unsigned AntiDepReg = 0;
 490     if (MI == CriticalPathMI) {
 491       if (const SDep *Edge = CriticalPathStep(CriticalPathSU)) {
 492         const SUnit *NextSU = Edge->getSUnit();
 493
 494         // Only consider anti-dependence edges.
 495         if (Edge->getKind() == SDep::Anti) {
 496           AntiDepReg = Edge->getReg();
 497           assert(AntiDepReg != 0 && "Anti-dependence on reg0?");
 498           if (!AllocatableSet.test(AntiDepReg))
 499             // Don't break anti-dependencies on non-allocatable registers.
 500             AntiDepReg = 0;
 501           else if (KeepRegs.count(AntiDepReg))
 502             // Don't break anti-dependencies if an use down below requires
 503             // this exact register.
 504             AntiDepReg = 0;
 505           else {
 506             // If the SUnit has other dependencies on the SUnit that it
 507             // anti-depends on, don't bother breaking the anti-dependency
 508             // since those edges would prevent such units from being
 509             // scheduled past each other regardless.
 510             //
 511             // Also, if there are dependencies on other SUnits with the
 512             // same register as the anti-dependency, don't attempt to
 513             // break it.
 514             for (SUnit::const_pred_iterator P = CriticalPathSU->Preds.begin(),
 515                  PE = CriticalPathSU->Preds.end(); P != PE; ++P)
 516               if (P->getSUnit() == NextSU ?
 517                     (P->getKind() != SDep::Anti || P->getReg() != AntiDepReg) :
 518                     (P->getKind() == SDep::Data && P->getReg() == AntiDepReg)) {
 519                 AntiDepReg = 0;
 520                 break;
 521               }
 522           }
 523         }
 524         CriticalPathSU = NextSU;
 525         CriticalPathMI = CriticalPathSU->getInstr();
 526       } else {
 527         // We've reached the end of the critical path.
 528         CriticalPathSU = 0;
 529         CriticalPathMI = 0;
 530       }
 531     }
 532
 533     PrescanInstruction(MI);
 534
 535     // If MI's defs have a special allocation requirement, don't allow
 536     // any def registers to be changed. Also assume all registers
 537     // defined in a call must not be changed (ABI).
 538     if (MI->getDesc().isCall() || MI->getDesc().hasExtraDefRegAllocReq() ||
 539         TII->isPredicated(MI))
 540       // If this instruction's defs have special allocation requirement, don't
 541       // break this anti-dependency.
 542       AntiDepReg = 0;
 543     else if (AntiDepReg) {
 544       // If this instruction has a use of AntiDepReg, breaking it
 545       // is invalid.
 546       for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 547         MachineOperand &MO = MI->getOperand(i);
 548         if (!MO.isReg()) continue;
 549         unsigned Reg = MO.getReg();
 550         if (Reg == 0) continue;
 551         if (MO.isUse() && TRI->regsOverlap(AntiDepReg, Reg)) {
 552           AntiDepReg = 0;
 553           break;
 554         }
 555       }
 556     }
 557
 558     // Determine AntiDepReg's register class, if it is live and is
 559     // consistently used within a single class.
 560     const TargetRegisterClass *RC = AntiDepReg != 0 ? Classes[AntiDepReg] : 0;
 561     assert((AntiDepReg == 0 || RC != NULL) &&
 562            "Register should be live if it's causing an anti-dependence!");
 563     if (RC == reinterpret_cast<TargetRegisterClass *>(-1))
 564       AntiDepReg = 0;
 565
 566     // Look for a suitable register to use to break the anti-depenence.
 567     //
 568     // TODO: Instead of picking the first free register, consider which might
 569     // be the best.
 570     if (AntiDepReg != 0) {
 571       std::pair<std::multimap<unsigned, MachineOperand *>::iterator,
 572                 std::multimap<unsigned, MachineOperand *>::iterator>
 573         Range = RegRefs.equal_range(AntiDepReg);
 574       if (unsigned NewReg = findSuitableFreeRegister(Range.first, Range.second,
 575                                                      AntiDepReg,
 576                                                      LastNewReg[AntiDepReg],
 577                                                      RC)) {
 578         DEBUG(dbgs() << "Breaking anti-dependence edge on "
 579               << TRI->getName(AntiDepReg)
 580               << " with " << RegRefs.count(AntiDepReg) << " references"
 581               << " using " << TRI->getName(NewReg) << "!\n");
 582
 583         // Update the references to the old register to refer to the new
 584         // register.
 585         for (std::multimap<unsigned, MachineOperand *>::iterator
 586              Q = Range.first, QE = Range.second; Q != QE; ++Q) {
 587           Q->second->setReg(NewReg);
 588           // If the SU for the instruction being updated has debug information
 589           // related to the anti-dependency register, make sure to update that
 590           // as well.
 591           const SUnit *SU = MISUnitMap[Q->second->getParent()];
 592           if (!SU) continue;
 593           for (unsigned i = 0, e = SU->DbgInstrList.size() ; i < e ; ++i) {
 594             MachineInstr *DI = SU->DbgInstrList[i];
 595             assert (DI->getNumOperands()==3 && DI->getOperand(0).isReg() &&
 596                     DI->getOperand(0).getReg()
 597                     && "Non register dbg_value attached to SUnit!");
 598             if (DI->getOperand(0).getReg() == AntiDepReg)
 599               DI->getOperand(0).setReg(NewReg);
 600           }
 601         }
 602
 603         // We just went back in time and modified history; the
 604         // liveness information for the anti-dependence reg is now
 605         // inconsistent. Set the state as if it were dead.
 606         Classes[NewReg] = Classes[AntiDepReg];
 607         DefIndices[NewReg] = DefIndices[AntiDepReg];
 608         KillIndices[NewReg] = KillIndices[AntiDepReg];
 609         assert(((KillIndices[NewReg] == ~0u) !=
 610                 (DefIndices[NewReg] == ~0u)) &&
 611              "Kill and Def maps aren't consistent for NewReg!");
 612
 613         Classes[AntiDepReg] = 0;
 614         DefIndices[AntiDepReg] = KillIndices[AntiDepReg];
 615         KillIndices[AntiDepReg] = ~0u;
 616         assert(((KillIndices[AntiDepReg] == ~0u) !=
 617                 (DefIndices[AntiDepReg] == ~0u)) &&
 618              "Kill and Def maps aren't consistent for AntiDepReg!");
 619
 620         RegRefs.erase(AntiDepReg);
 621         LastNewReg[AntiDepReg] = NewReg;
 622         ++Broken;
 623       }
 624     }
 625
 626     ScanInstruction(MI, Count);
 627   }
 628
 629   return Broken;
 630 }