include/llvm/Target/TargetSelectionDAG.td

   1 //===- TargetSelectionDAG.td - Common code for DAG isels ---*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the target-independent interfaces used by SelectionDAG
  11 // instruction selection generators.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 //===----------------------------------------------------------------------===//
  16 // Selection DAG Type Constraint definitions.
  17 //
  18 // Note that the semantics of these constraints are hard coded into tblgen.  To
  19 // modify or add constraints, you have to hack tblgen.
  20 //
  21
  22 class SDTypeConstraint<int opnum> {
  23   int OperandNum = opnum;
  24 }
  25
  26 // SDTCisVT - The specified operand has exactly this VT.
  27 class SDTCisVT<int OpNum, ValueType vt> : SDTypeConstraint<OpNum> {
  28   ValueType VT = vt;
  29 }
  30
  31 class SDTCisPtrTy<int OpNum> : SDTypeConstraint<OpNum>;
  32
  33 // SDTCisInt - The specified operand has integer type.
  34 class SDTCisInt<int OpNum> : SDTypeConstraint<OpNum>;
  35
  36 // SDTCisFP - The specified operand has floating-point type.
  37 class SDTCisFP<int OpNum> : SDTypeConstraint<OpNum>;
  38
  39 // SDTCisVec - The specified operand has a vector type.
  40 class SDTCisVec<int OpNum> : SDTypeConstraint<OpNum>;
  41
  42 // SDTCisSameAs - The two specified operands have identical types.
  43 class SDTCisSameAs<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> {
  44   int OtherOperandNum = OtherOp;
  45 }
  46
  47 // SDTCisVTSmallerThanOp - The specified operand is a VT SDNode, and its type is
  48 // smaller than the 'Other' operand.
  49 class SDTCisVTSmallerThanOp<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> {
  50   int OtherOperandNum = OtherOp;
  51 }
  52
  53 class SDTCisOpSmallerThanOp<int SmallOp, int BigOp> : SDTypeConstraint<SmallOp>{
  54   int BigOperandNum = BigOp;
  55 }
  56
  57 /// SDTCisEltOfVec - This indicates that ThisOp is a scalar type of the same
  58 /// type as the element type of OtherOp, which is a vector type.
  59 class SDTCisEltOfVec<int ThisOp, int OtherOp>
  60   : SDTypeConstraint<ThisOp> {
  61   int OtherOpNum = OtherOp;
  62 }
  63
  64 /// SDTCisSubVecOfVec - This indicates that ThisOp is a vector type
  65 /// with length less that of OtherOp, which is a vector type.
  66 class SDTCisSubVecOfVec<int ThisOp, int OtherOp>
  67   : SDTypeConstraint<ThisOp> {
  68   int OtherOpNum = OtherOp;
  69 }
  70
  71 // SDTCVecEltisVT - The specified operand is vector type with element type
  72 // of VT.
  73 class SDTCVecEltisVT<int OpNum, ValueType vt> : SDTypeConstraint<OpNum> {
  74   ValueType VT = vt;
  75 }
  76
  77 // SDTCisSameNumEltsAs - The two specified operands have identical number
  78 // of elements.
  79 class SDTCisSameNumEltsAs<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> {
  80   int OtherOperandNum = OtherOp;
  81 }
  82
  83 //===----------------------------------------------------------------------===//
  84 // Selection DAG Type Profile definitions.
  85 //
  86 // These use the constraints defined above to describe the type requirements of
  87 // the various nodes.  These are not hard coded into tblgen, allowing targets to
  88 // add their own if needed.
  89 //
  90
  91 // SDTypeProfile - This profile describes the type requirements of a Selection
  92 // DAG node.
  93 class SDTypeProfile<int numresults, int numoperands,
  94                     list<SDTypeConstraint> constraints> {
  95   int NumResults = numresults;
  96   int NumOperands = numoperands;
  97   list<SDTypeConstraint> Constraints = constraints;
  98 }
  99
 100 // Builtin profiles.
 101 def SDTIntLeaf: SDTypeProfile<1, 0, [SDTCisInt<0>]>;         // for 'imm'.
 102 def SDTFPLeaf : SDTypeProfile<1, 0, [SDTCisFP<0>]>;          // for 'fpimm'.
 103 def SDTPtrLeaf: SDTypeProfile<1, 0, [SDTCisPtrTy<0>]>;       // for '&g'.
 104 def SDTOther  : SDTypeProfile<1, 0, [SDTCisVT<0, OtherVT>]>; // for 'vt'.
 105 def SDTUNDEF  : SDTypeProfile<1, 0, []>;                     // for 'undef'.
 106 def SDTUnaryOp  : SDTypeProfile<1, 1, []>;                   // for bitconvert.
 107
 108 def SDTIntBinOp : SDTypeProfile<1, 2, [     // add, and, or, xor, udiv, etc.
 109   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisInt<0>
 110 ]>;
 111 def SDTIntShiftOp : SDTypeProfile<1, 2, [   // shl, sra, srl
 112   SDTCisSameAs<0, 1>, SDTCisInt<0>, SDTCisInt<2>
 113 ]>;
 114 def SDTIntBinHiLoOp : SDTypeProfile<2, 2, [ // mulhi, mullo, sdivrem, udivrem
 115   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisSameAs<0, 3>,SDTCisInt<0>
 116 ]>;
 117
 118 def SDTFPBinOp : SDTypeProfile<1, 2, [      // fadd, fmul, etc.
 119   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisFP<0>
 120 ]>;
 121 def SDTFPSignOp : SDTypeProfile<1, 2, [     // fcopysign.
 122   SDTCisSameAs<0, 1>, SDTCisFP<0>, SDTCisFP<2>
 123 ]>;
 124 def SDTFPTernaryOp : SDTypeProfile<1, 3, [  // fmadd, fnmsub, etc.
 125   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisSameAs<0, 3>, SDTCisFP<0>
 126 ]>;
 127 def SDTIntUnaryOp : SDTypeProfile<1, 1, [   // ctlz
 128   SDTCisSameAs<0, 1>, SDTCisInt<0>
 129 ]>;
 130 def SDTIntExtendOp : SDTypeProfile<1, 1, [  // sext, zext, anyext
 131   SDTCisInt<0>, SDTCisInt<1>, SDTCisOpSmallerThanOp<1, 0>
 132 ]>;
 133 def SDTIntTruncOp  : SDTypeProfile<1, 1, [  // trunc
 134   SDTCisInt<0>, SDTCisInt<1>, SDTCisOpSmallerThanOp<0, 1>
 135 ]>;
 136 def SDTFPUnaryOp  : SDTypeProfile<1, 1, [   // fneg, fsqrt, etc
 137   SDTCisSameAs<0, 1>, SDTCisFP<0>
 138 ]>;
 139 def SDTFPRoundOp  : SDTypeProfile<1, 1, [   // fround
 140   SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<0, 1>
 141 ]>;
 142 def SDTFPExtendOp  : SDTypeProfile<1, 1, [  // fextend
 143   SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<1, 0>
 144 ]>;
 145 def SDTIntToFPOp : SDTypeProfile<1, 1, [    // [su]int_to_fp
 146   SDTCisFP<0>, SDTCisInt<1>
 147 ]>;
 148 def SDTFPToIntOp : SDTypeProfile<1, 1, [    // fp_to_[su]int
 149   SDTCisInt<0>, SDTCisFP<1>
 150 ]>;
 151 def SDTExtInreg : SDTypeProfile<1, 2, [     // sext_inreg
 152   SDTCisSameAs<0, 1>, SDTCisInt<0>, SDTCisVT<2, OtherVT>,
 153   SDTCisVTSmallerThanOp<2, 1>
 154 ]>;
 155
 156 def SDTSetCC : SDTypeProfile<1, 3, [        // setcc
 157   SDTCisInt<0>, SDTCisSameAs<1, 2>, SDTCisVT<3, OtherVT>
 158 ]>;
 159
 160 def SDTSelect : SDTypeProfile<1, 3, [       // select
 161   SDTCisInt<1>, SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>
 162 ]>;
 163
 164 def SDTVSelect : SDTypeProfile<1, 3, [       // vselect
 165   SDTCisInt<1>, SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>
 166 ]>;
 167
 168 def SDTSelectCC : SDTypeProfile<1, 5, [     // select_cc
 169   SDTCisSameAs<1, 2>, SDTCisSameAs<3, 4>, SDTCisSameAs<0, 3>,
 170   SDTCisVT<5, OtherVT>
 171 ]>;
 172
 173 def SDTBr : SDTypeProfile<0, 1, [           // br
 174   SDTCisVT<0, OtherVT>
 175 ]>;
 176
 177 def SDTBrCC : SDTypeProfile<0, 4, [       // brcc
 178   SDTCisVT<0, OtherVT>, SDTCisSameAs<1, 2>, SDTCisVT<3, OtherVT>
 179 ]>;
 180
 181 def SDTBrcond : SDTypeProfile<0, 2, [       // brcond
 182   SDTCisInt<0>, SDTCisVT<1, OtherVT>
 183 ]>;
 184
 185 def SDTBrind : SDTypeProfile<0, 1, [        // brind
 186   SDTCisPtrTy<0>
 187 ]>;
 188
 189 def SDTNone : SDTypeProfile<0, 0, []>;      // ret, trap
 190
 191 def SDTLoad : SDTypeProfile<1, 1, [         // load
 192   SDTCisPtrTy<1>
 193 ]>;
 194
 195 def SDTStore : SDTypeProfile<0, 2, [        // store
 196   SDTCisPtrTy<1>
 197 ]>;
 198
 199 def SDTIStore : SDTypeProfile<1, 3, [       // indexed store
 200   SDTCisSameAs<0, 2>, SDTCisPtrTy<0>, SDTCisPtrTy<3>
 201 ]>;
 202
 203 def SDTMaskedStore: SDTypeProfile<0, 3, [       // masked store
 204   SDTCisPtrTy<0>, SDTCisVec<1>, SDTCisVec<2>
 205 ]>;
 206
 207 def SDTMaskedLoad: SDTypeProfile<1, 3, [       // masked load
 208   SDTCisVec<0>, SDTCisPtrTy<1>, SDTCisVec<2>, SDTCisSameAs<0, 3>
 209 ]>;
 210
 211 def SDTMaskedGather: SDTypeProfile<2, 3, [       // masked gather
 212   SDTCisVec<0>, SDTCisVec<1>, SDTCisSameAs<0, 2>, SDTCisSameAs<1, 3>,
 213   SDTCisPtrTy<4>, SDTCVecEltisVT<1, i1>, SDTCisSameNumEltsAs<0, 1>
 214 ]>;
 215
 216 def SDTMaskedScatter: SDTypeProfile<1, 3, [       // masked scatter
 217   SDTCisVec<0>, SDTCisVec<1>, SDTCisSameAs<0, 2>, SDTCisSameNumEltsAs<0, 1>,
 218   SDTCVecEltisVT<0, i1>, SDTCisPtrTy<3>
 219 ]>;
 220
 221 def SDTVecShuffle : SDTypeProfile<1, 2, [
 222   SDTCisSameAs<0, 1>, SDTCisSameAs<1, 2>
 223 ]>;
 224 def SDTVecExtract : SDTypeProfile<1, 2, [   // vector extract
 225   SDTCisEltOfVec<0, 1>, SDTCisPtrTy<2>
 226 ]>;
 227 def SDTVecInsert : SDTypeProfile<1, 3, [    // vector insert
 228   SDTCisEltOfVec<2, 1>, SDTCisSameAs<0, 1>, SDTCisPtrTy<3>
 229 ]>;
 230
 231 def SDTSubVecExtract : SDTypeProfile<1, 2, [// subvector extract
 232   SDTCisSubVecOfVec<0,1>, SDTCisInt<2>
 233 ]>;
 234 def SDTSubVecInsert : SDTypeProfile<1, 3, [ // subvector insert
 235   SDTCisSubVecOfVec<2, 1>, SDTCisSameAs<0,1>, SDTCisInt<3>
 236 ]>;
 237
 238 def SDTPrefetch : SDTypeProfile<0, 4, [     // prefetch
 239   SDTCisPtrTy<0>, SDTCisSameAs<1, 2>, SDTCisSameAs<1, 3>, SDTCisInt<1>
 240 ]>;
 241
 242 def SDTMemBarrier : SDTypeProfile<0, 5, [   // memory barrier
 243   SDTCisSameAs<0,1>,  SDTCisSameAs<0,2>,  SDTCisSameAs<0,3>, SDTCisSameAs<0,4>,
 244   SDTCisInt<0>
 245 ]>;
 246 def SDTAtomicFence : SDTypeProfile<0, 2, [
 247   SDTCisSameAs<0,1>, SDTCisPtrTy<0>
 248 ]>;
 249 def SDTAtomic3 : SDTypeProfile<1, 3, [
 250   SDTCisSameAs<0,2>,  SDTCisSameAs<0,3>, SDTCisInt<0>, SDTCisPtrTy<1>
 251 ]>;
 252 def SDTAtomic2 : SDTypeProfile<1, 2, [
 253   SDTCisSameAs<0,2>, SDTCisInt<0>, SDTCisPtrTy<1>
 254 ]>;
 255 def SDTAtomicStore : SDTypeProfile<0, 2, [
 256   SDTCisPtrTy<0>, SDTCisInt<1>
 257 ]>;
 258 def SDTAtomicLoad : SDTypeProfile<1, 1, [
 259   SDTCisInt<0>, SDTCisPtrTy<1>
 260 ]>;
 261
 262 def SDTConvertOp : SDTypeProfile<1, 5, [ //cvtss, su, us, uu, ff, fs, fu, sf, su
 263   SDTCisVT<2, OtherVT>, SDTCisVT<3, OtherVT>, SDTCisPtrTy<4>, SDTCisPtrTy<5>
 264 ]>;
 265
 266 class SDCallSeqStart<list<SDTypeConstraint> constraints> :
 267         SDTypeProfile<0, 1, constraints>;
 268 class SDCallSeqEnd<list<SDTypeConstraint> constraints> :
 269         SDTypeProfile<0, 2, constraints>;
 270
 271 //===----------------------------------------------------------------------===//
 272 // Selection DAG Node Properties.
 273 //
 274 // Note: These are hard coded into tblgen.
 275 //
 276 class SDNodeProperty;
 277 def SDNPCommutative : SDNodeProperty;   // X op Y == Y op X
 278 def SDNPAssociative : SDNodeProperty;   // (X op Y) op Z == X op (Y op Z)
 279 def SDNPHasChain    : SDNodeProperty;   // R/W chain operand and result
 280 def SDNPOutGlue     : SDNodeProperty;   // Write a flag result
 281 def SDNPInGlue      : SDNodeProperty;   // Read a flag operand
 282 def SDNPOptInGlue   : SDNodeProperty;   // Optionally read a flag operand
 283 def SDNPMayStore    : SDNodeProperty;   // May write to memory, sets 'mayStore'.
 284 def SDNPMayLoad     : SDNodeProperty;   // May read memory, sets 'mayLoad'.
 285 def SDNPSideEffect  : SDNodeProperty;   // Sets 'HasUnmodelledSideEffects'.
 286 def SDNPMemOperand  : SDNodeProperty;   // Touches memory, has assoc MemOperand
 287 def SDNPVariadic    : SDNodeProperty;   // Node has variable arguments.
 288 def SDNPWantRoot    : SDNodeProperty;   // ComplexPattern gets the root of match
 289 def SDNPWantParent  : SDNodeProperty;   // ComplexPattern gets the parent
 290
 291 //===----------------------------------------------------------------------===//
 292 // Selection DAG Pattern Operations
 293 class SDPatternOperator;
 294
 295 //===----------------------------------------------------------------------===//
 296 // Selection DAG Node definitions.
 297 //
 298 class SDNode<string opcode, SDTypeProfile typeprof,
 299              list<SDNodeProperty> props = [], string sdclass = "SDNode">
 300              : SDPatternOperator {
 301   string Opcode  = opcode;
 302   string SDClass = sdclass;
 303   list<SDNodeProperty> Properties = props;
 304   SDTypeProfile TypeProfile = typeprof;
 305 }
 306
 307 // Special TableGen-recognized dag nodes
 308 def set;
 309 def implicit;
 310 def node;
 311 def srcvalue;
 312
 313 def imm        : SDNode<"ISD::Constant"  , SDTIntLeaf , [], "ConstantSDNode">;
 314 def timm       : SDNode<"ISD::TargetConstant",SDTIntLeaf, [], "ConstantSDNode">;
 315 def fpimm      : SDNode<"ISD::ConstantFP", SDTFPLeaf  , [], "ConstantFPSDNode">;
 316 def vt         : SDNode<"ISD::VALUETYPE" , SDTOther   , [], "VTSDNode">;
 317 def bb         : SDNode<"ISD::BasicBlock", SDTOther   , [], "BasicBlockSDNode">;
 318 def cond       : SDNode<"ISD::CONDCODE"  , SDTOther   , [], "CondCodeSDNode">;
 319 def undef      : SDNode<"ISD::UNDEF"     , SDTUNDEF   , []>;
 320 def globaladdr : SDNode<"ISD::GlobalAddress",         SDTPtrLeaf, [],
 321                         "GlobalAddressSDNode">;
 322 def tglobaladdr : SDNode<"ISD::TargetGlobalAddress",  SDTPtrLeaf, [],
 323                          "GlobalAddressSDNode">;
 324 def globaltlsaddr : SDNode<"ISD::GlobalTLSAddress",         SDTPtrLeaf, [],
 325                           "GlobalAddressSDNode">;
 326 def tglobaltlsaddr : SDNode<"ISD::TargetGlobalTLSAddress",  SDTPtrLeaf, [],
 327                            "GlobalAddressSDNode">;
 328 def constpool   : SDNode<"ISD::ConstantPool",         SDTPtrLeaf, [],
 329                          "ConstantPoolSDNode">;
 330 def tconstpool  : SDNode<"ISD::TargetConstantPool",   SDTPtrLeaf, [],
 331                          "ConstantPoolSDNode">;
 332 def jumptable   : SDNode<"ISD::JumpTable",            SDTPtrLeaf, [],
 333                          "JumpTableSDNode">;
 334 def tjumptable  : SDNode<"ISD::TargetJumpTable",      SDTPtrLeaf, [],
 335                          "JumpTableSDNode">;
 336 def frameindex  : SDNode<"ISD::FrameIndex",           SDTPtrLeaf, [],
 337                          "FrameIndexSDNode">;
 338 def tframeindex : SDNode<"ISD::TargetFrameIndex",     SDTPtrLeaf, [],
 339                          "FrameIndexSDNode">;
 340 def externalsym : SDNode<"ISD::ExternalSymbol",       SDTPtrLeaf, [],
 341                          "ExternalSymbolSDNode">;
 342 def texternalsym: SDNode<"ISD::TargetExternalSymbol", SDTPtrLeaf, [],
 343                          "ExternalSymbolSDNode">;
 344 def blockaddress : SDNode<"ISD::BlockAddress",        SDTPtrLeaf, [],
 345                          "BlockAddressSDNode">;
 346 def tblockaddress: SDNode<"ISD::TargetBlockAddress",  SDTPtrLeaf, [],
 347                          "BlockAddressSDNode">;
 348
 349 def add        : SDNode<"ISD::ADD"       , SDTIntBinOp   ,
 350                         [SDNPCommutative, SDNPAssociative]>;
 351 def sub        : SDNode<"ISD::SUB"       , SDTIntBinOp>;
 352 def mul        : SDNode<"ISD::MUL"       , SDTIntBinOp,
 353                         [SDNPCommutative, SDNPAssociative]>;
 354 def mulhs      : SDNode<"ISD::MULHS"     , SDTIntBinOp, [SDNPCommutative]>;
 355 def mulhu      : SDNode<"ISD::MULHU"     , SDTIntBinOp, [SDNPCommutative]>;
 356 def smullohi   : SDNode<"ISD::SMUL_LOHI" , SDTIntBinHiLoOp, [SDNPCommutative]>;
 357 def umullohi   : SDNode<"ISD::UMUL_LOHI" , SDTIntBinHiLoOp, [SDNPCommutative]>;
 358 def sdiv       : SDNode<"ISD::SDIV"      , SDTIntBinOp>;
 359 def udiv       : SDNode<"ISD::UDIV"      , SDTIntBinOp>;
 360 def srem       : SDNode<"ISD::SREM"      , SDTIntBinOp>;
 361 def urem       : SDNode<"ISD::UREM"      , SDTIntBinOp>;
 362 def sdivrem    : SDNode<"ISD::SDIVREM"   , SDTIntBinHiLoOp>;
 363 def udivrem    : SDNode<"ISD::UDIVREM"   , SDTIntBinHiLoOp>;
 364 def srl        : SDNode<"ISD::SRL"       , SDTIntShiftOp>;
 365 def sra        : SDNode<"ISD::SRA"       , SDTIntShiftOp>;
 366 def shl        : SDNode<"ISD::SHL"       , SDTIntShiftOp>;
 367 def rotl       : SDNode<"ISD::ROTL"      , SDTIntShiftOp>;
 368 def rotr       : SDNode<"ISD::ROTR"      , SDTIntShiftOp>;
 369 def and        : SDNode<"ISD::AND"       , SDTIntBinOp,
 370                         [SDNPCommutative, SDNPAssociative]>;
 371 def or         : SDNode<"ISD::OR"        , SDTIntBinOp,
 372                         [SDNPCommutative, SDNPAssociative]>;
 373 def xor        : SDNode<"ISD::XOR"       , SDTIntBinOp,
 374                         [SDNPCommutative, SDNPAssociative]>;
 375 def addc       : SDNode<"ISD::ADDC"      , SDTIntBinOp,
 376                         [SDNPCommutative, SDNPOutGlue]>;
 377 def adde       : SDNode<"ISD::ADDE"      , SDTIntBinOp,
 378                         [SDNPCommutative, SDNPOutGlue, SDNPInGlue]>;
 379 def subc       : SDNode<"ISD::SUBC"      , SDTIntBinOp,
 380                         [SDNPOutGlue]>;
 381 def sube       : SDNode<"ISD::SUBE"      , SDTIntBinOp,
 382                         [SDNPOutGlue, SDNPInGlue]>;
 383
 384 def sext_inreg : SDNode<"ISD::SIGN_EXTEND_INREG", SDTExtInreg>;
 385 def bswap      : SDNode<"ISD::BSWAP"      , SDTIntUnaryOp>;
 386 def ctlz       : SDNode<"ISD::CTLZ"       , SDTIntUnaryOp>;
 387 def cttz       : SDNode<"ISD::CTTZ"       , SDTIntUnaryOp>;
 388 def ctpop      : SDNode<"ISD::CTPOP"      , SDTIntUnaryOp>;
 389 def ctlz_zero_undef : SDNode<"ISD::CTLZ_ZERO_UNDEF", SDTIntUnaryOp>;
 390 def cttz_zero_undef : SDNode<"ISD::CTTZ_ZERO_UNDEF", SDTIntUnaryOp>;
 391 def sext       : SDNode<"ISD::SIGN_EXTEND", SDTIntExtendOp>;
 392 def zext       : SDNode<"ISD::ZERO_EXTEND", SDTIntExtendOp>;
 393 def anyext     : SDNode<"ISD::ANY_EXTEND" , SDTIntExtendOp>;
 394 def trunc      : SDNode<"ISD::TRUNCATE"   , SDTIntTruncOp>;
 395 def bitconvert : SDNode<"ISD::BITCAST"    , SDTUnaryOp>;
 396 def addrspacecast : SDNode<"ISD::ADDRSPACECAST", SDTUnaryOp>;
 397 def extractelt : SDNode<"ISD::EXTRACT_VECTOR_ELT", SDTVecExtract>;
 398 def insertelt  : SDNode<"ISD::INSERT_VECTOR_ELT", SDTVecInsert>;
 399
 400 def fadd       : SDNode<"ISD::FADD"       , SDTFPBinOp, [SDNPCommutative]>;
 401 def fsub       : SDNode<"ISD::FSUB"       , SDTFPBinOp>;
 402 def fmul       : SDNode<"ISD::FMUL"       , SDTFPBinOp, [SDNPCommutative]>;
 403 def fdiv       : SDNode<"ISD::FDIV"       , SDTFPBinOp>;
 404 def frem       : SDNode<"ISD::FREM"       , SDTFPBinOp>;
 405 def fma        : SDNode<"ISD::FMA"        , SDTFPTernaryOp>;
 406 def fmad       : SDNode<"ISD::FMAD"       , SDTFPTernaryOp>;
 407 def fabs       : SDNode<"ISD::FABS"       , SDTFPUnaryOp>;
 408 def fminnum    : SDNode<"ISD::FMINNUM"    , SDTFPBinOp>;
 409 def fmaxnum    : SDNode<"ISD::FMAXNUM"    , SDTFPBinOp>;
 410 def fgetsign   : SDNode<"ISD::FGETSIGN"   , SDTFPToIntOp>;
 411 def fneg       : SDNode<"ISD::FNEG"       , SDTFPUnaryOp>;
 412 def fsqrt      : SDNode<"ISD::FSQRT"      , SDTFPUnaryOp>;
 413 def fsin       : SDNode<"ISD::FSIN"       , SDTFPUnaryOp>;
 414 def fcos       : SDNode<"ISD::FCOS"       , SDTFPUnaryOp>;
 415 def fexp2      : SDNode<"ISD::FEXP2"      , SDTFPUnaryOp>;
 416 def fpow       : SDNode<"ISD::FPOW"       , SDTFPBinOp>;
 417 def flog2      : SDNode<"ISD::FLOG2"      , SDTFPUnaryOp>;
 418 def frint      : SDNode<"ISD::FRINT"      , SDTFPUnaryOp>;
 419 def ftrunc     : SDNode<"ISD::FTRUNC"     , SDTFPUnaryOp>;
 420 def fceil      : SDNode<"ISD::FCEIL"      , SDTFPUnaryOp>;
 421 def ffloor     : SDNode<"ISD::FFLOOR"     , SDTFPUnaryOp>;
 422 def fnearbyint : SDNode<"ISD::FNEARBYINT" , SDTFPUnaryOp>;
 423 def frnd       : SDNode<"ISD::FROUND"     , SDTFPUnaryOp>;
 424
 425 def fround     : SDNode<"ISD::FP_ROUND"   , SDTFPRoundOp>;
 426 def fextend    : SDNode<"ISD::FP_EXTEND"  , SDTFPExtendOp>;
 427 def fcopysign  : SDNode<"ISD::FCOPYSIGN"  , SDTFPSignOp>;
 428
 429 def sint_to_fp : SDNode<"ISD::SINT_TO_FP" , SDTIntToFPOp>;
 430 def uint_to_fp : SDNode<"ISD::UINT_TO_FP" , SDTIntToFPOp>;
 431 def fp_to_sint : SDNode<"ISD::FP_TO_SINT" , SDTFPToIntOp>;
 432 def fp_to_uint : SDNode<"ISD::FP_TO_UINT" , SDTFPToIntOp>;
 433 def f16_to_fp  : SDNode<"ISD::FP16_TO_FP" , SDTIntToFPOp>;
 434 def fp_to_f16  : SDNode<"ISD::FP_TO_FP16" , SDTFPToIntOp>;
 435
 436 def setcc      : SDNode<"ISD::SETCC"      , SDTSetCC>;
 437 def select     : SDNode<"ISD::SELECT"     , SDTSelect>;
 438 def vselect    : SDNode<"ISD::VSELECT"    , SDTVSelect>;
 439 def selectcc   : SDNode<"ISD::SELECT_CC"  , SDTSelectCC>;
 440
 441 def brcc       : SDNode<"ISD::BR_CC"      , SDTBrCC,   [SDNPHasChain]>;
 442 def brcond     : SDNode<"ISD::BRCOND"     , SDTBrcond, [SDNPHasChain]>;
 443 def brind      : SDNode<"ISD::BRIND"      , SDTBrind,  [SDNPHasChain]>;
 444 def br         : SDNode<"ISD::BR"         , SDTBr,     [SDNPHasChain]>;
 445 def trap       : SDNode<"ISD::TRAP"       , SDTNone,
 446                         [SDNPHasChain, SDNPSideEffect]>;
 447 def debugtrap  : SDNode<"ISD::DEBUGTRAP"  , SDTNone,
 448                         [SDNPHasChain, SDNPSideEffect]>;
 449
 450 def prefetch   : SDNode<"ISD::PREFETCH"   , SDTPrefetch,
 451                         [SDNPHasChain, SDNPMayLoad, SDNPMayStore,
 452                          SDNPMemOperand]>;
 453
 454 def readcyclecounter : SDNode<"ISD::READCYCLECOUNTER", SDTIntLeaf,
 455                      [SDNPHasChain, SDNPSideEffect]>;
 456
 457 def atomic_fence : SDNode<"ISD::ATOMIC_FENCE" , SDTAtomicFence,
 458                           [SDNPHasChain, SDNPSideEffect]>;
 459
 460 def atomic_cmp_swap : SDNode<"ISD::ATOMIC_CMP_SWAP" , SDTAtomic3,
 461                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 462 def atomic_load_add : SDNode<"ISD::ATOMIC_LOAD_ADD" , SDTAtomic2,
 463                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 464 def atomic_swap     : SDNode<"ISD::ATOMIC_SWAP", SDTAtomic2,
 465                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 466 def atomic_load_sub : SDNode<"ISD::ATOMIC_LOAD_SUB" , SDTAtomic2,
 467                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 468 def atomic_load_and : SDNode<"ISD::ATOMIC_LOAD_AND" , SDTAtomic2,
 469                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 470 def atomic_load_or  : SDNode<"ISD::ATOMIC_LOAD_OR" , SDTAtomic2,
 471                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 472 def atomic_load_xor : SDNode<"ISD::ATOMIC_LOAD_XOR" , SDTAtomic2,
 473                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 474 def atomic_load_nand: SDNode<"ISD::ATOMIC_LOAD_NAND", SDTAtomic2,
 475                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 476 def atomic_load_min : SDNode<"ISD::ATOMIC_LOAD_MIN", SDTAtomic2,
 477                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 478 def atomic_load_max : SDNode<"ISD::ATOMIC_LOAD_MAX", SDTAtomic2,
 479                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 480 def atomic_load_umin : SDNode<"ISD::ATOMIC_LOAD_UMIN", SDTAtomic2,
 481                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 482 def atomic_load_umax : SDNode<"ISD::ATOMIC_LOAD_UMAX", SDTAtomic2,
 483                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 484 def atomic_load      : SDNode<"ISD::ATOMIC_LOAD", SDTAtomicLoad,
 485                     [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 486 def atomic_store     : SDNode<"ISD::ATOMIC_STORE", SDTAtomicStore,
 487                     [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 488
 489 def masked_store : SDNode<"ISD::MSTORE",  SDTMaskedStore,
 490                        [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 491 def masked_load  : SDNode<"ISD::MLOAD",  SDTMaskedLoad,
 492                        [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 493 def masked_scatter : SDNode<"ISD::MSCATTER",  SDTMaskedScatter,
 494                        [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 495 def masked_gather  : SDNode<"ISD::MGATHER",  SDTMaskedGather,
 496                        [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 497
 498 // Do not use ld, st directly. Use load, extload, sextload, zextload, store,
 499 // and truncst (see below).
 500 def ld         : SDNode<"ISD::LOAD"       , SDTLoad,
 501                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 502 def st         : SDNode<"ISD::STORE"      , SDTStore,
 503                         [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 504 def ist        : SDNode<"ISD::STORE"      , SDTIStore,
 505                         [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 506
 507 def vector_shuffle : SDNode<"ISD::VECTOR_SHUFFLE", SDTVecShuffle, []>;
 508 def build_vector : SDNode<"ISD::BUILD_VECTOR", SDTypeProfile<1, -1, []>, []>;
 509 def scalar_to_vector : SDNode<"ISD::SCALAR_TO_VECTOR", SDTypeProfile<1, 1, []>,
 510                               []>;
 511 def vector_extract : SDNode<"ISD::EXTRACT_VECTOR_ELT",
 512     SDTypeProfile<1, 2, [SDTCisPtrTy<2>]>, []>;
 513 def vector_insert : SDNode<"ISD::INSERT_VECTOR_ELT",
 514     SDTypeProfile<1, 3, [SDTCisSameAs<0, 1>, SDTCisPtrTy<3>]>, []>;
 515 def concat_vectors : SDNode<"ISD::CONCAT_VECTORS",
 516     SDTypeProfile<1, 2, [SDTCisSubVecOfVec<1, 0>, SDTCisSameAs<1, 2>]>,[]>;
 517
 518 // This operator does not do subvector type checking.  The ARM
 519 // backend, at least, needs it.
 520 def vector_extract_subvec : SDNode<"ISD::EXTRACT_SUBVECTOR",
 521     SDTypeProfile<1, 2, [SDTCisInt<2>, SDTCisVec<1>, SDTCisVec<0>]>,
 522     []>;
 523
 524 // This operator does subvector type checking.
 525 def extract_subvector : SDNode<"ISD::EXTRACT_SUBVECTOR", SDTSubVecExtract, []>;
 526 def insert_subvector : SDNode<"ISD::INSERT_SUBVECTOR", SDTSubVecInsert, []>;
 527
 528 // Nodes for intrinsics, you should use the intrinsic itself and let tblgen use
 529 // these internally.  Don't reference these directly.
 530 def intrinsic_void : SDNode<"ISD::INTRINSIC_VOID",
 531                             SDTypeProfile<0, -1, [SDTCisPtrTy<0>]>,
 532                             [SDNPHasChain]>;
 533 def intrinsic_w_chain : SDNode<"ISD::INTRINSIC_W_CHAIN",
 534                                SDTypeProfile<1, -1, [SDTCisPtrTy<1>]>,
 535                                [SDNPHasChain]>;
 536 def intrinsic_wo_chain : SDNode<"ISD::INTRINSIC_WO_CHAIN",
 537                                 SDTypeProfile<1, -1, [SDTCisPtrTy<1>]>, []>;
 538
 539 // Do not use cvt directly. Use cvt forms below
 540 def cvt : SDNode<"ISD::CONVERT_RNDSAT", SDTConvertOp>;
 541
 542 def SDT_assertext : SDTypeProfile<1, 1,
 543   [SDTCisInt<0>, SDTCisInt<1>, SDTCisSameAs<1, 0>]>;
 544 def assertsext : SDNode<"ISD::AssertSext", SDT_assertext>;
 545 def assertzext : SDNode<"ISD::AssertZext", SDT_assertext>;
 546
 547
 548 //===----------------------------------------------------------------------===//
 549 // Selection DAG Condition Codes
 550
 551 class CondCode; // ISD::CondCode enums
 552 def SETOEQ : CondCode; def SETOGT : CondCode;
 553 def SETOGE : CondCode; def SETOLT : CondCode; def SETOLE : CondCode;
 554 def SETONE : CondCode; def SETO   : CondCode; def SETUO  : CondCode;
 555 def SETUEQ : CondCode; def SETUGT : CondCode; def SETUGE : CondCode;
 556 def SETULT : CondCode; def SETULE : CondCode; def SETUNE : CondCode;
 557
 558 def SETEQ : CondCode; def SETGT : CondCode; def SETGE : CondCode;
 559 def SETLT : CondCode; def SETLE : CondCode; def SETNE : CondCode;
 560
 561
 562 //===----------------------------------------------------------------------===//
 563 // Selection DAG Node Transformation Functions.
 564 //
 565 // This mechanism allows targets to manipulate nodes in the output DAG once a
 566 // match has been formed.  This is typically used to manipulate immediate
 567 // values.
 568 //
 569 class SDNodeXForm<SDNode opc, code xformFunction> {
 570   SDNode Opcode = opc;
 571   code XFormFunction = xformFunction;
 572 }
 573
 574 def NOOP_SDNodeXForm : SDNodeXForm<imm, [{}]>;
 575
 576 //===----------------------------------------------------------------------===//
 577 // PatPred Subclasses.
 578 //
 579 // These allow specifying different sorts of predicates that control whether a
 580 // node is matched.
 581 //
 582 class PatPred;
 583
 584 class CodePatPred<code predicate> : PatPred {
 585   code PredicateCode = predicate;
 586 }
 587
 588
 589 //===----------------------------------------------------------------------===//
 590 // Selection DAG Pattern Fragments.
 591 //
 592 // Pattern fragments are reusable chunks of dags that match specific things.
 593 // They can take arguments and have C++ predicates that control whether they
 594 // match.  They are intended to make the patterns for common instructions more
 595 // compact and readable.
 596 //
 597
 598 /// PatFrag - Represents a pattern fragment.  This can match something on the
 599 /// DAG, from a single node to multiple nested other fragments.
 600 ///
 601 class PatFrag<dag ops, dag frag, code pred = [{}],
 602               SDNodeXForm xform = NOOP_SDNodeXForm> : SDPatternOperator {
 603   dag Operands = ops;
 604   dag Fragment = frag;
 605   code PredicateCode = pred;
 606   code ImmediateCode = [{}];
 607   SDNodeXForm OperandTransform = xform;
 608 }
 609
 610 // OutPatFrag is a pattern fragment that is used as part of an output pattern
 611 // (not an input pattern). These do not have predicates or transforms, but are
 612 // used to avoid repeated subexpressions in output patterns.
 613 class OutPatFrag<dag ops, dag frag>
 614  : PatFrag<ops, frag, [{}], NOOP_SDNodeXForm>;
 615
 616 // PatLeaf's are pattern fragments that have no operands.  This is just a helper
 617 // to define immediates and other common things concisely.
 618 class PatLeaf<dag frag, code pred = [{}], SDNodeXForm xform = NOOP_SDNodeXForm>
 619  : PatFrag<(ops), frag, pred, xform>;
 620
 621
 622 // ImmLeaf is a pattern fragment with a constraint on the immediate.  The
 623 // constraint is a function that is run on the immediate (always with the value
 624 // sign extended out to an int64_t) as Imm.  For example:
 625 //
 626 //  def immSExt8 : ImmLeaf<i16, [{ return (char)Imm == Imm; }]>;
 627 //
 628 // this is a more convenient form to match 'imm' nodes in than PatLeaf and also
 629 // is preferred over using PatLeaf because it allows the code generator to
 630 // reason more about the constraint.
 631 //
 632 // If FastIsel should ignore all instructions that have an operand of this type,
 633 // the FastIselShouldIgnore flag can be set.  This is an optimization to reduce
 634 // the code size of the generated fast instruction selector.
 635 class ImmLeaf<ValueType vt, code pred, SDNodeXForm xform = NOOP_SDNodeXForm>
 636   : PatFrag<(ops), (vt imm), [{}], xform> {
 637   let ImmediateCode = pred;
 638   bit FastIselShouldIgnore = 0;
 639 }
 640
 641
 642 // Leaf fragments.
 643
 644 def vtInt      : PatLeaf<(vt),  [{ return N->getVT().isInteger(); }]>;
 645 def vtFP       : PatLeaf<(vt),  [{ return N->getVT().isFloatingPoint(); }]>;
 646
 647 def immAllOnesV: PatLeaf<(build_vector), [{
 648   return ISD::isBuildVectorAllOnes(N);
 649 }]>;
 650 def immAllZerosV: PatLeaf<(build_vector), [{
 651   return ISD::isBuildVectorAllZeros(N);
 652 }]>;
 653
 654
 655
 656 // Other helper fragments.
 657 def not  : PatFrag<(ops node:$in), (xor node:$in, -1)>;
 658 def vnot : PatFrag<(ops node:$in), (xor node:$in, immAllOnesV)>;
 659 def ineg : PatFrag<(ops node:$in), (sub 0, node:$in)>;
 660
 661 // null_frag - The null pattern operator is used in multiclass instantiations
 662 // which accept an SDPatternOperator for use in matching patterns for internal
 663 // definitions. When expanding a pattern, if the null fragment is referenced
 664 // in the expansion, the pattern is discarded and it is as-if '[]' had been
 665 // specified. This allows multiclasses to have the isel patterns be optional.
 666 def null_frag : SDPatternOperator;
 667
 668 // load fragments.
 669 def unindexedload : PatFrag<(ops node:$ptr), (ld node:$ptr), [{
 670   return cast<LoadSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
 671 }]>;
 672 def load : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 673   return cast<LoadSDNode>(N)->getExtensionType() == ISD::NON_EXTLOAD;
 674 }]>;
 675
 676 // extending load fragments.
 677 def extload   : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 678   return cast<LoadSDNode>(N)->getExtensionType() == ISD::EXTLOAD;
 679 }]>;
 680 def sextload  : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 681   return cast<LoadSDNode>(N)->getExtensionType() == ISD::SEXTLOAD;
 682 }]>;
 683 def zextload  : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 684   return cast<LoadSDNode>(N)->getExtensionType() == ISD::ZEXTLOAD;
 685 }]>;
 686
 687 def extloadi1  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 688   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 689 }]>;
 690 def extloadi8  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 691   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 692 }]>;
 693 def extloadi16 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 694   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 695 }]>;
 696 def extloadi32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 697   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 698 }]>;
 699 def extloadf32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 700   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::f32;
 701 }]>;
 702 def extloadf64 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 703   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::f64;
 704 }]>;
 705
 706 def sextloadi1  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 707   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 708 }]>;
 709 def sextloadi8  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 710   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 711 }]>;
 712 def sextloadi16 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 713   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 714 }]>;
 715 def sextloadi32 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 716   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 717 }]>;
 718
 719 def zextloadi1  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 720   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 721 }]>;
 722 def zextloadi8  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 723   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 724 }]>;
 725 def zextloadi16 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 726   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 727 }]>;
 728 def zextloadi32 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 729   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 730 }]>;
 731
 732 def extloadvi1  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 733   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 734 }]>;
 735 def extloadvi8  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 736   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 737 }]>;
 738 def extloadvi16 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 739   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 740 }]>;
 741 def extloadvi32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 742   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 743 }]>;
 744 def extloadvf32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 745   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::f32;
 746 }]>;
 747 def extloadvf64 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 748   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::f64;
 749 }]>;
 750
 751 def sextloadvi1  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 752   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 753 }]>;
 754 def sextloadvi8  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 755   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 756 }]>;
 757 def sextloadvi16 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 758   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 759 }]>;
 760 def sextloadvi32 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 761   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 762 }]>;
 763
 764 def zextloadvi1  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 765   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 766 }]>;
 767 def zextloadvi8  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 768   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 769 }]>;
 770 def zextloadvi16 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 771   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 772 }]>;
 773 def zextloadvi32 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 774   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 775 }]>;
 776
 777 // store fragments.
 778 def unindexedstore : PatFrag<(ops node:$val, node:$ptr),
 779                              (st node:$val, node:$ptr), [{
 780   return cast<StoreSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
 781 }]>;
 782 def store : PatFrag<(ops node:$val, node:$ptr),
 783                     (unindexedstore node:$val, node:$ptr), [{
 784   return !cast<StoreSDNode>(N)->isTruncatingStore();
 785 }]>;
 786
 787 // truncstore fragments.
 788 def truncstore : PatFrag<(ops node:$val, node:$ptr),
 789                          (unindexedstore node:$val, node:$ptr), [{
 790   return cast<StoreSDNode>(N)->isTruncatingStore();
 791 }]>;
 792 def truncstorei8 : PatFrag<(ops node:$val, node:$ptr),
 793                            (truncstore node:$val, node:$ptr), [{
 794   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 795 }]>;
 796 def truncstorei16 : PatFrag<(ops node:$val, node:$ptr),
 797                             (truncstore node:$val, node:$ptr), [{
 798   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 799 }]>;
 800 def truncstorei32 : PatFrag<(ops node:$val, node:$ptr),
 801                             (truncstore node:$val, node:$ptr), [{
 802   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 803 }]>;
 804 def truncstoref32 : PatFrag<(ops node:$val, node:$ptr),
 805                             (truncstore node:$val, node:$ptr), [{
 806   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 807 }]>;
 808 def truncstoref64 : PatFrag<(ops node:$val, node:$ptr),
 809                             (truncstore node:$val, node:$ptr), [{
 810   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f64;
 811 }]>;
 812
 813 // indexed store fragments.
 814 def istore : PatFrag<(ops node:$val, node:$base, node:$offset),
 815                      (ist node:$val, node:$base, node:$offset), [{
 816   return !cast<StoreSDNode>(N)->isTruncatingStore();
 817 }]>;
 818
 819 def pre_store : PatFrag<(ops node:$val, node:$base, node:$offset),
 820                         (istore node:$val, node:$base, node:$offset), [{
 821   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 822   return AM == ISD::PRE_INC || AM == ISD::PRE_DEC;
 823 }]>;
 824
 825 def itruncstore : PatFrag<(ops node:$val, node:$base, node:$offset),
 826                           (ist node:$val, node:$base, node:$offset), [{
 827   return cast<StoreSDNode>(N)->isTruncatingStore();
 828 }]>;
 829 def pre_truncst : PatFrag<(ops node:$val, node:$base, node:$offset),
 830                           (itruncstore node:$val, node:$base, node:$offset), [{
 831   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 832   return AM == ISD::PRE_INC || AM == ISD::PRE_DEC;
 833 }]>;
 834 def pre_truncsti1 : PatFrag<(ops node:$val, node:$base, node:$offset),
 835                             (pre_truncst node:$val, node:$base, node:$offset), [{
 836   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
 837 }]>;
 838 def pre_truncsti8 : PatFrag<(ops node:$val, node:$base, node:$offset),
 839                             (pre_truncst node:$val, node:$base, node:$offset), [{
 840   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 841 }]>;
 842 def pre_truncsti16 : PatFrag<(ops node:$val, node:$base, node:$offset),
 843                              (pre_truncst node:$val, node:$base, node:$offset), [{
 844   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 845 }]>;
 846 def pre_truncsti32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 847                              (pre_truncst node:$val, node:$base, node:$offset), [{
 848   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 849 }]>;
 850 def pre_truncstf32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 851                              (pre_truncst node:$val, node:$base, node:$offset), [{
 852   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 853 }]>;
 854
 855 def post_store : PatFrag<(ops node:$val, node:$ptr, node:$offset),
 856                          (istore node:$val, node:$ptr, node:$offset), [{
 857   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 858   return AM == ISD::POST_INC || AM == ISD::POST_DEC;
 859 }]>;
 860
 861 def post_truncst : PatFrag<(ops node:$val, node:$base, node:$offset),
 862                            (itruncstore node:$val, node:$base, node:$offset), [{
 863   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 864   return AM == ISD::POST_INC || AM == ISD::POST_DEC;
 865 }]>;
 866 def post_truncsti1 : PatFrag<(ops node:$val, node:$base, node:$offset),
 867                              (post_truncst node:$val, node:$base, node:$offset), [{
 868   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
 869 }]>;
 870 def post_truncsti8 : PatFrag<(ops node:$val, node:$base, node:$offset),
 871                              (post_truncst node:$val, node:$base, node:$offset), [{
 872   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 873 }]>;
 874 def post_truncsti16 : PatFrag<(ops node:$val, node:$base, node:$offset),
 875                               (post_truncst node:$val, node:$base, node:$offset), [{
 876   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 877 }]>;
 878 def post_truncsti32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 879                               (post_truncst node:$val, node:$base, node:$offset), [{
 880   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 881 }]>;
 882 def post_truncstf32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 883                               (post_truncst node:$val, node:$base, node:$offset), [{
 884   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 885 }]>;
 886
 887 // setcc convenience fragments.
 888 def setoeq : PatFrag<(ops node:$lhs, node:$rhs),
 889                      (setcc node:$lhs, node:$rhs, SETOEQ)>;
 890 def setogt : PatFrag<(ops node:$lhs, node:$rhs),
 891                      (setcc node:$lhs, node:$rhs, SETOGT)>;
 892 def setoge : PatFrag<(ops node:$lhs, node:$rhs),
 893                      (setcc node:$lhs, node:$rhs, SETOGE)>;
 894 def setolt : PatFrag<(ops node:$lhs, node:$rhs),
 895                      (setcc node:$lhs, node:$rhs, SETOLT)>;
 896 def setole : PatFrag<(ops node:$lhs, node:$rhs),
 897                      (setcc node:$lhs, node:$rhs, SETOLE)>;
 898 def setone : PatFrag<(ops node:$lhs, node:$rhs),
 899                      (setcc node:$lhs, node:$rhs, SETONE)>;
 900 def seto   : PatFrag<(ops node:$lhs, node:$rhs),
 901                      (setcc node:$lhs, node:$rhs, SETO)>;
 902 def setuo  : PatFrag<(ops node:$lhs, node:$rhs),
 903                      (setcc node:$lhs, node:$rhs, SETUO)>;
 904 def setueq : PatFrag<(ops node:$lhs, node:$rhs),
 905                      (setcc node:$lhs, node:$rhs, SETUEQ)>;
 906 def setugt : PatFrag<(ops node:$lhs, node:$rhs),
 907                      (setcc node:$lhs, node:$rhs, SETUGT)>;
 908 def setuge : PatFrag<(ops node:$lhs, node:$rhs),
 909                      (setcc node:$lhs, node:$rhs, SETUGE)>;
 910 def setult : PatFrag<(ops node:$lhs, node:$rhs),
 911                      (setcc node:$lhs, node:$rhs, SETULT)>;
 912 def setule : PatFrag<(ops node:$lhs, node:$rhs),
 913                      (setcc node:$lhs, node:$rhs, SETULE)>;
 914 def setune : PatFrag<(ops node:$lhs, node:$rhs),
 915                      (setcc node:$lhs, node:$rhs, SETUNE)>;
 916 def seteq  : PatFrag<(ops node:$lhs, node:$rhs),
 917                      (setcc node:$lhs, node:$rhs, SETEQ)>;
 918 def setgt  : PatFrag<(ops node:$lhs, node:$rhs),
 919                      (setcc node:$lhs, node:$rhs, SETGT)>;
 920 def setge  : PatFrag<(ops node:$lhs, node:$rhs),
 921                      (setcc node:$lhs, node:$rhs, SETGE)>;
 922 def setlt  : PatFrag<(ops node:$lhs, node:$rhs),
 923                      (setcc node:$lhs, node:$rhs, SETLT)>;
 924 def setle  : PatFrag<(ops node:$lhs, node:$rhs),
 925                      (setcc node:$lhs, node:$rhs, SETLE)>;
 926 def setne  : PatFrag<(ops node:$lhs, node:$rhs),
 927                      (setcc node:$lhs, node:$rhs, SETNE)>;
 928
 929 def atomic_cmp_swap_8 :
 930   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 931           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 932   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 933 }]>;
 934 def atomic_cmp_swap_16 :
 935   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 936           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 937   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 938 }]>;
 939 def atomic_cmp_swap_32 :
 940   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 941           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 942   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 943 }]>;
 944 def atomic_cmp_swap_64 :
 945   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 946           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 947   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 948 }]>;
 949
 950 multiclass binary_atomic_op<SDNode atomic_op> {
 951   def _8 : PatFrag<(ops node:$ptr, node:$val),
 952                    (atomic_op node:$ptr, node:$val), [{
 953     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 954   }]>;
 955   def _16 : PatFrag<(ops node:$ptr, node:$val),
 956                    (atomic_op node:$ptr, node:$val), [{
 957     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 958   }]>;
 959   def _32 : PatFrag<(ops node:$ptr, node:$val),
 960                    (atomic_op node:$ptr, node:$val), [{
 961     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 962   }]>;
 963   def _64 : PatFrag<(ops node:$ptr, node:$val),
 964                    (atomic_op node:$ptr, node:$val), [{
 965     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 966   }]>;
 967 }
 968
 969 defm atomic_load_add  : binary_atomic_op<atomic_load_add>;
 970 defm atomic_swap      : binary_atomic_op<atomic_swap>;
 971 defm atomic_load_sub  : binary_atomic_op<atomic_load_sub>;
 972 defm atomic_load_and  : binary_atomic_op<atomic_load_and>;
 973 defm atomic_load_or   : binary_atomic_op<atomic_load_or>;
 974 defm atomic_load_xor  : binary_atomic_op<atomic_load_xor>;
 975 defm atomic_load_nand : binary_atomic_op<atomic_load_nand>;
 976 defm atomic_load_min  : binary_atomic_op<atomic_load_min>;
 977 defm atomic_load_max  : binary_atomic_op<atomic_load_max>;
 978 defm atomic_load_umin : binary_atomic_op<atomic_load_umin>;
 979 defm atomic_load_umax : binary_atomic_op<atomic_load_umax>;
 980 defm atomic_store     : binary_atomic_op<atomic_store>;
 981
 982 def atomic_load_8 :
 983   PatFrag<(ops node:$ptr),
 984           (atomic_load node:$ptr), [{
 985   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 986 }]>;
 987 def atomic_load_16 :
 988   PatFrag<(ops node:$ptr),
 989           (atomic_load node:$ptr), [{
 990   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 991 }]>;
 992 def atomic_load_32 :
 993   PatFrag<(ops node:$ptr),
 994           (atomic_load node:$ptr), [{
 995   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 996 }]>;
 997 def atomic_load_64 :
 998   PatFrag<(ops node:$ptr),
 999           (atomic_load node:$ptr), [{
1000   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
1001 }]>;
1002
1003 //===----------------------------------------------------------------------===//
1004 // Selection DAG CONVERT_RNDSAT patterns
1005
1006 def cvtff : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1007     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1008        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FF;
1009     }]>;
1010
1011 def cvtss : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1012     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1013        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SS;
1014     }]>;
1015
1016 def cvtsu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1017     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1018        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SU;
1019     }]>;
1020
1021 def cvtus : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1022     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1023        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_US;
1024     }]>;
1025
1026 def cvtuu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1027     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1028        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_UU;
1029     }]>;
1030
1031 def cvtsf : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1032     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1033        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SF;
1034     }]>;
1035
1036 def cvtuf : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1037     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1038        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_UF;
1039     }]>;
1040
1041 def cvtfs : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1042     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1043        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FS;
1044     }]>;
1045
1046 def cvtfu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
1047     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
1048        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FU;
1049     }]>;
1050
1051 //===----------------------------------------------------------------------===//
1052 // Selection DAG Pattern Support.
1053 //
1054 // Patterns are what are actually matched against by the target-flavored
1055 // instruction selection DAG.  Instructions defined by the target implicitly
1056 // define patterns in most cases, but patterns can also be explicitly added when
1057 // an operation is defined by a sequence of instructions (e.g. loading a large
1058 // immediate value on RISC targets that do not support immediates as large as
1059 // their GPRs).
1060 //
1061
1062 class Pattern<dag patternToMatch, list<dag> resultInstrs> {
1063   dag             PatternToMatch  = patternToMatch;
1064   list<dag>       ResultInstrs    = resultInstrs;
1065   list<Predicate> Predicates      = [];  // See class Instruction in Target.td.
1066   int             AddedComplexity = 0;   // See class Instruction in Target.td.
1067 }
1068
1069 // Pat - A simple (but common) form of a pattern, which produces a simple result
1070 // not needing a full list.
1071 class Pat<dag pattern, dag result> : Pattern<pattern, [result]>;
1072
1073 //===----------------------------------------------------------------------===//
1074 // Complex pattern definitions.
1075 //
1076
1077 // Complex patterns, e.g. X86 addressing mode, requires pattern matching code
1078 // in C++. NumOperands is the number of operands returned by the select function;
1079 // SelectFunc is the name of the function used to pattern match the max. pattern;
1080 // RootNodes are the list of possible root nodes of the sub-dags to match.
1081 // e.g. X86 addressing mode - def addr : ComplexPattern<4, "SelectAddr", [add]>;
1082 //
1083 class ComplexPattern<ValueType ty, int numops, string fn,
1084                      list<SDNode> roots = [], list<SDNodeProperty> props = []> {
1085   ValueType Ty = ty;
1086   int NumOperands = numops;
1087   string SelectFunc = fn;
1088   list<SDNode> RootNodes = roots;
1089   list<SDNodeProperty> Properties = props;
1090 }