include/llvm/Target/TargetLowering.h

   1 //===-- llvm/Target/TargetLowering.h - Target Lowering Info -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes how to lower LLVM code to machine code.  This has two
  11 // main components:
  12 //
  13 //  1. Which ValueTypes are natively supported by the target.
  14 //  2. Which operations are supported for supported ValueTypes.
  15 //  3. Cost thresholds for alternative implementations of certain operations.
  16 //
  17 // In addition it has a few other components, like information about FP
  18 // immediates.
  19 //
  20 //===----------------------------------------------------------------------===//
  21
  22 #ifndef LLVM_TARGET_TARGETLOWERING_H
  23 #define LLVM_TARGET_TARGETLOWERING_H
  24
  25 #include "llvm/CodeGen/SelectionDAGNodes.h"
  26 #include "llvm/CodeGen/RuntimeLibcalls.h"
  27 #include <map>
  28 #include <vector>
  29
  30 namespace llvm {
  31   class Value;
  32   class Function;
  33   class TargetMachine;
  34   class TargetData;
  35   class TargetRegisterClass;
  36   class SDNode;
  37   class SDOperand;
  38   class SelectionDAG;
  39   class MachineBasicBlock;
  40   class MachineInstr;
  41   class VectorType;
  42
  43 //===----------------------------------------------------------------------===//
  44 /// TargetLowering - This class defines information used to lower LLVM code to
  45 /// legal SelectionDAG operators that the target instruction selector can accept
  46 /// natively.
  47 ///
  48 /// This class also defines callbacks that targets must implement to lower
  49 /// target-specific constructs to SelectionDAG operators.
  50 ///
  51 class TargetLowering {
  52 public:
  53   /// LegalizeAction - This enum indicates whether operations are valid for a
  54   /// target, and if not, what action should be used to make them valid.
  55   enum LegalizeAction {
  56     Legal,      // The target natively supports this operation.
  57     Promote,    // This operation should be executed in a larger type.
  58     Expand,     // Try to expand this to other ops, otherwise use a libcall.
  59     Custom      // Use the LowerOperation hook to implement custom lowering.
  60   };
  61
  62   enum OutOfRangeShiftAmount {
  63     Undefined,  // Oversized shift amounts are undefined (default).
  64     Mask,       // Shift amounts are auto masked (anded) to value size.
  65     Extend      // Oversized shift pulls in zeros or sign bits.
  66   };
  67
  68   enum SetCCResultValue {
  69     UndefinedSetCCResult,          // SetCC returns a garbage/unknown extend.
  70     ZeroOrOneSetCCResult,          // SetCC returns a zero extended result.
  71     ZeroOrNegativeOneSetCCResult   // SetCC returns a sign extended result.
  72   };
  73
  74   enum SchedPreference {
  75     SchedulingForLatency,          // Scheduling for shortest total latency.
  76     SchedulingForRegPressure       // Scheduling for lowest register pressure.
  77   };
  78
  79   TargetLowering(TargetMachine &TM);
  80   virtual ~TargetLowering();
  81
  82   TargetMachine &getTargetMachine() const { return TM; }
  83   const TargetData *getTargetData() const { return TD; }
  84
  85   bool isLittleEndian() const { return IsLittleEndian; }
  86   MVT::ValueType getPointerTy() const { return PointerTy; }
  87   MVT::ValueType getShiftAmountTy() const { return ShiftAmountTy; }
  88   OutOfRangeShiftAmount getShiftAmountFlavor() const {return ShiftAmtHandling; }
  89
  90   /// usesGlobalOffsetTable - Return true if this target uses a GOT for PIC
  91   /// codegen.
  92   bool usesGlobalOffsetTable() const { return UsesGlobalOffsetTable; }
  93
  94   /// isSelectExpensive - Return true if the select operation is expensive for
  95   /// this target.
  96   bool isSelectExpensive() const { return SelectIsExpensive; }
  97
  98   /// isIntDivCheap() - Return true if integer divide is usually cheaper than
  99   /// a sequence of several shifts, adds, and multiplies for this target.
 100   bool isIntDivCheap() const { return IntDivIsCheap; }
 101
 102   /// isPow2DivCheap() - Return true if pow2 div is cheaper than a chain of
 103   /// srl/add/sra.
 104   bool isPow2DivCheap() const { return Pow2DivIsCheap; }
 105
 106   /// getSetCCResultTy - Return the ValueType of the result of setcc operations.
 107   ///
 108   MVT::ValueType getSetCCResultTy() const { return SetCCResultTy; }
 109
 110   /// getSetCCResultContents - For targets without boolean registers, this flag
 111   /// returns information about the contents of the high-bits in the setcc
 112   /// result register.
 113   SetCCResultValue getSetCCResultContents() const { return SetCCResultContents;}
 114
 115   /// getSchedulingPreference - Return target scheduling preference.
 116   SchedPreference getSchedulingPreference() const {
 117     return SchedPreferenceInfo;
 118   }
 119
 120   /// getRegClassFor - Return the register class that should be used for the
 121   /// specified value type.  This may only be called on legal types.
 122   TargetRegisterClass *getRegClassFor(MVT::ValueType VT) const {
 123     TargetRegisterClass *RC = RegClassForVT[VT];
 124     assert(RC && "This value type is not natively supported!");
 125     return RC;
 126   }
 127
 128   /// isTypeLegal - Return true if the target has native support for the
 129   /// specified value type.  This means that it has a register that directly
 130   /// holds it without promotions or expansions.
 131   bool isTypeLegal(MVT::ValueType VT) const {
 132     return RegClassForVT[VT] != 0;
 133   }
 134
 135   class ValueTypeActionImpl {
 136     /// ValueTypeActions - This is a bitvector that contains two bits for each
 137     /// value type, where the two bits correspond to the LegalizeAction enum.
 138     /// This can be queried with "getTypeAction(VT)".
 139     uint32_t ValueTypeActions[2];
 140   public:
 141     ValueTypeActionImpl() {
 142       ValueTypeActions[0] = ValueTypeActions[1] = 0;
 143     }
 144     ValueTypeActionImpl(const ValueTypeActionImpl &RHS) {
 145       ValueTypeActions[0] = RHS.ValueTypeActions[0];
 146       ValueTypeActions[1] = RHS.ValueTypeActions[1];
 147     }
 148
 149     LegalizeAction getTypeAction(MVT::ValueType VT) const {
 150       return (LegalizeAction)((ValueTypeActions[VT>>4] >> ((2*VT) & 31)) & 3);
 151     }
 152     void setTypeAction(MVT::ValueType VT, LegalizeAction Action) {
 153       assert(unsigned(VT >> 4) <
 154              sizeof(ValueTypeActions)/sizeof(ValueTypeActions[0]));
 155       ValueTypeActions[VT>>4] |= Action << ((VT*2) & 31);
 156     }
 157   };
 158
 159   const ValueTypeActionImpl &getValueTypeActions() const {
 160     return ValueTypeActions;
 161   }
 162
 163   /// getTypeAction - Return how we should legalize values of this type, either
 164   /// it is already legal (return 'Legal') or we need to promote it to a larger
 165   /// type (return 'Promote'), or we need to expand it into multiple registers
 166   /// of smaller integer type (return 'Expand').  'Custom' is not an option.
 167   LegalizeAction getTypeAction(MVT::ValueType VT) const {
 168     return ValueTypeActions.getTypeAction(VT);
 169   }
 170
 171   /// getTypeToTransformTo - For types supported by the target, this is an
 172   /// identity function.  For types that must be promoted to larger types, this
 173   /// returns the larger type to promote to.  For integer types that are larger
 174   /// than the largest integer register, this contains one step in the expansion
 175   /// to get to the smaller register. For illegal floating point types, this
 176   /// returns the integer type to transform to.
 177   MVT::ValueType getTypeToTransformTo(MVT::ValueType VT) const {
 178     return TransformToType[VT];
 179   }
 180
 181   /// getTypeToExpandTo - For types supported by the target, this is an
 182   /// identity function.  For types that must be expanded (i.e. integer types
 183   /// that are larger than the largest integer register or illegal floating
 184   /// point types), this returns the largest legal type it will be expanded to.
 185   MVT::ValueType getTypeToExpandTo(MVT::ValueType VT) const {
 186     while (true) {
 187       switch (getTypeAction(VT)) {
 188       case Legal:
 189         return VT;
 190       case Expand:
 191         VT = TransformToType[VT];
 192         break;
 193       default:
 194         assert(false && "Type is not legal nor is it to be expanded!");
 195         return VT;
 196       }
 197     }
 198     return VT;
 199   }
 200
 201   /// getVectorTypeBreakdown - Vector types are broken down into some number of
 202   /// legal first class types.  For example, <8 x float> maps to 2 MVT::v4f32
 203   /// with Altivec or SSE1, or 8 promoted MVT::f64 values with the X86 FP stack.
 204   /// Similarly, <2 x long> turns into 4 MVT::i32 values with both PPC and X86.
 205   ///
 206   /// This method returns the number of registers needed, and the VT for each
 207   /// register.  It also returns the VT of the VectorType elements before they
 208   /// are promoted/expanded.
 209   ///
 210   unsigned getVectorTypeBreakdown(const VectorType *PTy,
 211                                   MVT::ValueType &PTyElementVT,
 212                                   MVT::ValueType &PTyLegalElementVT) const;
 213
 214   typedef std::vector<double>::const_iterator legal_fpimm_iterator;
 215   legal_fpimm_iterator legal_fpimm_begin() const {
 216     return LegalFPImmediates.begin();
 217   }
 218   legal_fpimm_iterator legal_fpimm_end() const {
 219     return LegalFPImmediates.end();
 220   }
 221
 222   /// isShuffleMaskLegal - Targets can use this to indicate that they only
 223   /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
 224   /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
 225   /// are assumed to be legal.
 226   virtual bool isShuffleMaskLegal(SDOperand Mask, MVT::ValueType VT) const {
 227     return true;
 228   }
 229
 230   /// isVectorClearMaskLegal - Similar to isShuffleMaskLegal. This is
 231   /// used by Targets can use this to indicate if there is a suitable
 232   /// VECTOR_SHUFFLE that can be used to replace a VAND with a constant
 233   /// pool entry.
 234   virtual bool isVectorClearMaskLegal(std::vector<SDOperand> &BVOps,
 235                                       MVT::ValueType EVT,
 236                                       SelectionDAG &DAG) const {
 237     return false;
 238   }
 239
 240   /// getOperationAction - Return how this operation should be treated: either
 241   /// it is legal, needs to be promoted to a larger size, needs to be
 242   /// expanded to some other code sequence, or the target has a custom expander
 243   /// for it.
 244   LegalizeAction getOperationAction(unsigned Op, MVT::ValueType VT) const {
 245     return (LegalizeAction)((OpActions[Op] >> (2*VT)) & 3);
 246   }
 247
 248   /// isOperationLegal - Return true if the specified operation is legal on this
 249   /// target.
 250   bool isOperationLegal(unsigned Op, MVT::ValueType VT) const {
 251     return getOperationAction(Op, VT) == Legal ||
 252            getOperationAction(Op, VT) == Custom;
 253   }
 254
 255   /// getLoadXAction - Return how this load with extension should be treated:
 256   /// either it is legal, needs to be promoted to a larger size, needs to be
 257   /// expanded to some other code sequence, or the target has a custom expander
 258   /// for it.
 259   LegalizeAction getLoadXAction(unsigned LType, MVT::ValueType VT) const {
 260     return (LegalizeAction)((LoadXActions[LType] >> (2*VT)) & 3);
 261   }
 262
 263   /// isLoadXLegal - Return true if the specified load with extension is legal
 264   /// on this target.
 265   bool isLoadXLegal(unsigned LType, MVT::ValueType VT) const {
 266     return getLoadXAction(LType, VT) == Legal ||
 267            getLoadXAction(LType, VT) == Custom;
 268   }
 269
 270   /// getStoreXAction - Return how this store with truncation should be treated:
 271   /// either it is legal, needs to be promoted to a larger size, needs to be
 272   /// expanded to some other code sequence, or the target has a custom expander
 273   /// for it.
 274   LegalizeAction getStoreXAction(MVT::ValueType VT) const {
 275     return (LegalizeAction)((StoreXActions >> (2*VT)) & 3);
 276   }
 277
 278   /// isStoreXLegal - Return true if the specified store with truncation is
 279   /// legal on this target.
 280   bool isStoreXLegal(MVT::ValueType VT) const {
 281     return getStoreXAction(VT) == Legal || getStoreXAction(VT) == Custom;
 282   }
 283
 284   /// getIndexedLoadAction - Return how the indexed load should be treated:
 285   /// either it is legal, needs to be promoted to a larger size, needs to be
 286   /// expanded to some other code sequence, or the target has a custom expander
 287   /// for it.
 288   LegalizeAction
 289   getIndexedLoadAction(unsigned IdxMode, MVT::ValueType VT) const {
 290     return (LegalizeAction)((IndexedModeActions[0][IdxMode] >> (2*VT)) & 3);
 291   }
 292
 293   /// isIndexedLoadLegal - Return true if the specified indexed load is legal
 294   /// on this target.
 295   bool isIndexedLoadLegal(unsigned IdxMode, MVT::ValueType VT) const {
 296     return getIndexedLoadAction(IdxMode, VT) == Legal ||
 297            getIndexedLoadAction(IdxMode, VT) == Custom;
 298   }
 299
 300   /// getIndexedStoreAction - Return how the indexed store should be treated:
 301   /// either it is legal, needs to be promoted to a larger size, needs to be
 302   /// expanded to some other code sequence, or the target has a custom expander
 303   /// for it.
 304   LegalizeAction
 305   getIndexedStoreAction(unsigned IdxMode, MVT::ValueType VT) const {
 306     return (LegalizeAction)((IndexedModeActions[1][IdxMode] >> (2*VT)) & 3);
 307   }
 308
 309   /// isIndexedStoreLegal - Return true if the specified indexed load is legal
 310   /// on this target.
 311   bool isIndexedStoreLegal(unsigned IdxMode, MVT::ValueType VT) const {
 312     return getIndexedStoreAction(IdxMode, VT) == Legal ||
 313            getIndexedStoreAction(IdxMode, VT) == Custom;
 314   }
 315
 316   /// getTypeToPromoteTo - If the action for this operation is to promote, this
 317   /// method returns the ValueType to promote to.
 318   MVT::ValueType getTypeToPromoteTo(unsigned Op, MVT::ValueType VT) const {
 319     assert(getOperationAction(Op, VT) == Promote &&
 320            "This operation isn't promoted!");
 321
 322     // See if this has an explicit type specified.
 323     std::map<std::pair<unsigned, MVT::ValueType>,
 324              MVT::ValueType>::const_iterator PTTI =
 325       PromoteToType.find(std::make_pair(Op, VT));
 326     if (PTTI != PromoteToType.end()) return PTTI->second;
 327
 328     assert((MVT::isInteger(VT) || MVT::isFloatingPoint(VT)) &&
 329            "Cannot autopromote this type, add it with AddPromotedToType.");
 330
 331     MVT::ValueType NVT = VT;
 332     do {
 333       NVT = (MVT::ValueType)(NVT+1);
 334       assert(MVT::isInteger(NVT) == MVT::isInteger(VT) && NVT != MVT::isVoid &&
 335              "Didn't find type to promote to!");
 336     } while (!isTypeLegal(NVT) ||
 337               getOperationAction(Op, NVT) == Promote);
 338     return NVT;
 339   }
 340
 341   /// getValueType - Return the MVT::ValueType corresponding to this LLVM type.
 342   /// This is fixed by the LLVM operations except for the pointer size.
 343   MVT::ValueType getValueType(const Type *Ty) const {
 344     MVT::ValueType VT = MVT::getValueType(Ty);
 345     return VT == MVT::iPTR ? PointerTy : VT;
 346   }
 347
 348   /// getNumElements - Return the number of registers that this ValueType will
 349   /// eventually require.  This is one for any types promoted to live in larger
 350   /// registers, but may be more than one for types (like i64) that are split
 351   /// into pieces.
 352   unsigned getNumElements(MVT::ValueType VT) const {
 353     return NumElementsForVT[VT];
 354   }
 355
 356   /// hasTargetDAGCombine - If true, the target has custom DAG combine
 357   /// transformations that it can perform for the specified node.
 358   bool hasTargetDAGCombine(ISD::NodeType NT) const {
 359     return TargetDAGCombineArray[NT >> 3] & (1 << (NT&7));
 360   }
 361
 362   /// This function returns the maximum number of store operations permitted
 363   /// to replace a call to llvm.memset. The value is set by the target at the
 364   /// performance threshold for such a replacement.
 365   /// @brief Get maximum # of store operations permitted for llvm.memset
 366   unsigned getMaxStoresPerMemset() const { return maxStoresPerMemset; }
 367
 368   /// This function returns the maximum number of store operations permitted
 369   /// to replace a call to llvm.memcpy. The value is set by the target at the
 370   /// performance threshold for such a replacement.
 371   /// @brief Get maximum # of store operations permitted for llvm.memcpy
 372   unsigned getMaxStoresPerMemcpy() const { return maxStoresPerMemcpy; }
 373
 374   /// This function returns the maximum number of store operations permitted
 375   /// to replace a call to llvm.memmove. The value is set by the target at the
 376   /// performance threshold for such a replacement.
 377   /// @brief Get maximum # of store operations permitted for llvm.memmove
 378   unsigned getMaxStoresPerMemmove() const { return maxStoresPerMemmove; }
 379
 380   /// This function returns true if the target allows unaligned memory accesses.
 381   /// This is used, for example, in situations where an array copy/move/set is
 382   /// converted to a sequence of store operations. It's use helps to ensure that
 383   /// such replacements don't generate code that causes an alignment error
 384   /// (trap) on the target machine.
 385   /// @brief Determine if the target supports unaligned memory accesses.
 386   bool allowsUnalignedMemoryAccesses() const {
 387     return allowUnalignedMemoryAccesses;
 388   }
 389
 390   /// usesUnderscoreSetJmp - Determine if we should use _setjmp or setjmp
 391   /// to implement llvm.setjmp.
 392   bool usesUnderscoreSetJmp() const {
 393     return UseUnderscoreSetJmp;
 394   }
 395
 396   /// usesUnderscoreLongJmp - Determine if we should use _longjmp or longjmp
 397   /// to implement llvm.longjmp.
 398   bool usesUnderscoreLongJmp() const {
 399     return UseUnderscoreLongJmp;
 400   }
 401
 402   /// getStackPointerRegisterToSaveRestore - If a physical register, this
 403   /// specifies the register that llvm.savestack/llvm.restorestack should save
 404   /// and restore.
 405   unsigned getStackPointerRegisterToSaveRestore() const {
 406     return StackPointerRegisterToSaveRestore;
 407   }
 408
 409   /// getExceptionAddressRegister - If a physical register, this returns
 410   /// the register that receives the exception address on entry to a landing
 411   /// pad.
 412   unsigned getExceptionAddressRegister() const {
 413     return ExceptionPointerRegister;
 414   }
 415
 416   /// getExceptionSelectorRegister - If a physical register, this returns
 417   /// the register that receives the exception typeid on entry to a landing
 418   /// pad.
 419   unsigned getExceptionSelectorRegister() const {
 420     return ExceptionSelectorRegister;
 421   }
 422
 423   /// getJumpBufSize - returns the target's jmp_buf size in bytes (if never
 424   /// set, the default is 200)
 425   unsigned getJumpBufSize() const {
 426     return JumpBufSize;
 427   }
 428
 429   /// getJumpBufAlignment - returns the target's jmp_buf alignment in bytes
 430   /// (if never set, the default is 0)
 431   unsigned getJumpBufAlignment() const {
 432     return JumpBufAlignment;
 433   }
 434
 435   /// getPreIndexedAddressParts - returns true by value, base pointer and
 436   /// offset pointer and addressing mode by reference if the node's address
 437   /// can be legally represented as pre-indexed load / store address.
 438   virtual bool getPreIndexedAddressParts(SDNode *N, SDOperand &Base,
 439                                          SDOperand &Offset,
 440                                          ISD::MemIndexedMode &AM,
 441                                          SelectionDAG &DAG) {
 442     return false;
 443   }
 444
 445   /// getPostIndexedAddressParts - returns true by value, base pointer and
 446   /// offset pointer and addressing mode by reference if this node can be
 447   /// combined with a load / store to form a post-indexed load / store.
 448   virtual bool getPostIndexedAddressParts(SDNode *N, SDNode *Op,
 449                                           SDOperand &Base, SDOperand &Offset,
 450                                           ISD::MemIndexedMode &AM,
 451                                           SelectionDAG &DAG) {
 452     return false;
 453   }
 454
 455   //===--------------------------------------------------------------------===//
 456   // TargetLowering Optimization Methods
 457   //
 458
 459   /// TargetLoweringOpt - A convenience struct that encapsulates a DAG, and two
 460   /// SDOperands for returning information from TargetLowering to its clients
 461   /// that want to combine
 462   struct TargetLoweringOpt {
 463     SelectionDAG &DAG;
 464     SDOperand Old;
 465     SDOperand New;
 466
 467     TargetLoweringOpt(SelectionDAG &InDAG) : DAG(InDAG) {}
 468
 469     bool CombineTo(SDOperand O, SDOperand N) {
 470       Old = O;
 471       New = N;
 472       return true;
 473     }
 474
 475     /// ShrinkDemandedConstant - Check to see if the specified operand of the
 476     /// specified instruction is a constant integer.  If so, check to see if there
 477     /// are any bits set in the constant that are not demanded.  If so, shrink the
 478     /// constant and return true.
 479     bool ShrinkDemandedConstant(SDOperand Op, uint64_t Demanded);
 480   };
 481
 482   /// MaskedValueIsZero - Return true if 'Op & Mask' is known to be zero.  We
 483   /// use this predicate to simplify operations downstream.  Op and Mask are
 484   /// known to be the same type.
 485   bool MaskedValueIsZero(SDOperand Op, uint64_t Mask, unsigned Depth = 0)
 486     const;
 487
 488   /// ComputeMaskedBits - Determine which of the bits specified in Mask are
 489   /// known to be either zero or one and return them in the KnownZero/KnownOne
 490   /// bitsets.  This code only analyzes bits in Mask, in order to short-circuit
 491   /// processing.  Targets can implement the computeMaskedBitsForTargetNode
 492   /// method, to allow target nodes to be understood.
 493   void ComputeMaskedBits(SDOperand Op, uint64_t Mask, uint64_t &KnownZero,
 494                          uint64_t &KnownOne, unsigned Depth = 0) const;
 495
 496   /// SimplifyDemandedBits - Look at Op.  At this point, we know that only the
 497   /// DemandedMask bits of the result of Op are ever used downstream.  If we can
 498   /// use this information to simplify Op, create a new simplified DAG node and
 499   /// return true, returning the original and new nodes in Old and New.
 500   /// Otherwise, analyze the expression and return a mask of KnownOne and
 501   /// KnownZero bits for the expression (used to simplify the caller).
 502   /// The KnownZero/One bits may only be accurate for those bits in the
 503   /// DemandedMask.
 504   bool SimplifyDemandedBits(SDOperand Op, uint64_t DemandedMask,
 505                             uint64_t &KnownZero, uint64_t &KnownOne,
 506                             TargetLoweringOpt &TLO, unsigned Depth = 0) const;
 507
 508   /// computeMaskedBitsForTargetNode - Determine which of the bits specified in
 509   /// Mask are known to be either zero or one and return them in the
 510   /// KnownZero/KnownOne bitsets.
 511   virtual void computeMaskedBitsForTargetNode(const SDOperand Op,
 512                                               uint64_t Mask,
 513                                               uint64_t &KnownZero,
 514                                               uint64_t &KnownOne,
 515                                               unsigned Depth = 0) const;
 516
 517   /// ComputeNumSignBits - Return the number of times the sign bit of the
 518   /// register is replicated into the other bits.  We know that at least 1 bit
 519   /// is always equal to the sign bit (itself), but other cases can give us
 520   /// information.  For example, immediately after an "SRA X, 2", we know that
 521   /// the top 3 bits are all equal to each other, so we return 3.
 522   unsigned ComputeNumSignBits(SDOperand Op, unsigned Depth = 0) const;
 523
 524   /// ComputeNumSignBitsForTargetNode - This method can be implemented by
 525   /// targets that want to expose additional information about sign bits to the
 526   /// DAG Combiner.
 527   virtual unsigned ComputeNumSignBitsForTargetNode(SDOperand Op,
 528                                                    unsigned Depth = 0) const;
 529
 530   struct DAGCombinerInfo {
 531     void *DC;  // The DAG Combiner object.
 532     bool BeforeLegalize;
 533     bool CalledByLegalizer;
 534   public:
 535     SelectionDAG &DAG;
 536
 537     DAGCombinerInfo(SelectionDAG &dag, bool bl, bool cl, void *dc)
 538       : DC(dc), BeforeLegalize(bl), CalledByLegalizer(cl), DAG(dag) {}
 539
 540     bool isBeforeLegalize() const { return BeforeLegalize; }
 541     bool isCalledByLegalizer() const { return CalledByLegalizer; }
 542
 543     void AddToWorklist(SDNode *N);
 544     SDOperand CombineTo(SDNode *N, const std::vector<SDOperand> &To);
 545     SDOperand CombineTo(SDNode *N, SDOperand Res);
 546     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1);
 547   };
 548
 549   /// SimplifySetCC - Try to simplify a setcc built with the specified operands
 550   /// and cc. If it is unable to simplify it, return a null SDOperand.
 551   SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 552                           ISD::CondCode Cond, bool foldBooleans,
 553                           DAGCombinerInfo &DCI) const;
 554
 555   /// PerformDAGCombine - This method will be invoked for all target nodes and
 556   /// for any target-independent nodes that the target has registered with
 557   /// invoke it for.
 558   ///
 559   /// The semantics are as follows:
 560   /// Return Value:
 561   ///   SDOperand.Val == 0   - No change was made
 562   ///   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 563   ///   otherwise            - N should be replaced by the returned Operand.
 564   ///
 565   /// In addition, methods provided by DAGCombinerInfo may be used to perform
 566   /// more complex transformations.
 567   ///
 568   virtual SDOperand PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
 569
 570   //===--------------------------------------------------------------------===//
 571   // TargetLowering Configuration Methods - These methods should be invoked by
 572   // the derived class constructor to configure this object for the target.
 573   //
 574
 575 protected:
 576   /// setUsesGlobalOffsetTable - Specify that this target does or doesn't use a
 577   /// GOT for PC-relative code.
 578   void setUsesGlobalOffsetTable(bool V) { UsesGlobalOffsetTable = V; }
 579
 580   /// setShiftAmountType - Describe the type that should be used for shift
 581   /// amounts.  This type defaults to the pointer type.
 582   void setShiftAmountType(MVT::ValueType VT) { ShiftAmountTy = VT; }
 583
 584   /// setSetCCResultType - Describe the type that shoudl be used as the result
 585   /// of a setcc operation.  This defaults to the pointer type.
 586   void setSetCCResultType(MVT::ValueType VT) { SetCCResultTy = VT; }
 587
 588   /// setSetCCResultContents - Specify how the target extends the result of a
 589   /// setcc operation in a register.
 590   void setSetCCResultContents(SetCCResultValue Ty) { SetCCResultContents = Ty; }
 591
 592   /// setSchedulingPreference - Specify the target scheduling preference.
 593   void setSchedulingPreference(SchedPreference Pref) {
 594     SchedPreferenceInfo = Pref;
 595   }
 596
 597   /// setShiftAmountFlavor - Describe how the target handles out of range shift
 598   /// amounts.
 599   void setShiftAmountFlavor(OutOfRangeShiftAmount OORSA) {
 600     ShiftAmtHandling = OORSA;
 601   }
 602
 603   /// setUseUnderscoreSetJmp - Indicate whether this target prefers to
 604   /// use _setjmp to implement llvm.setjmp or the non _ version.
 605   /// Defaults to false.
 606   void setUseUnderscoreSetJmp(bool Val) {
 607     UseUnderscoreSetJmp = Val;
 608   }
 609
 610   /// setUseUnderscoreLongJmp - Indicate whether this target prefers to
 611   /// use _longjmp to implement llvm.longjmp or the non _ version.
 612   /// Defaults to false.
 613   void setUseUnderscoreLongJmp(bool Val) {
 614     UseUnderscoreLongJmp = Val;
 615   }
 616
 617   /// setStackPointerRegisterToSaveRestore - If set to a physical register, this
 618   /// specifies the register that llvm.savestack/llvm.restorestack should save
 619   /// and restore.
 620   void setStackPointerRegisterToSaveRestore(unsigned R) {
 621     StackPointerRegisterToSaveRestore = R;
 622   }
 623
 624   /// setExceptionPointerRegister - If set to a physical register, this sets
 625   /// the register that receives the exception address on entry to a landing
 626   /// pad.
 627   void setExceptionPointerRegister(unsigned R) {
 628     ExceptionPointerRegister = R;
 629   }
 630
 631   /// setExceptionSelectorRegister - If set to a physical register, this sets
 632   /// the register that receives the exception typeid on entry to a landing
 633   /// pad.
 634   void setExceptionSelectorRegister(unsigned R) {
 635     ExceptionSelectorRegister = R;
 636   }
 637
 638   /// SelectIsExpensive - Tells the code generator not to expand operations
 639   /// into sequences that use the select operations if possible.
 640   void setSelectIsExpensive() { SelectIsExpensive = true; }
 641
 642   /// setIntDivIsCheap - Tells the code generator that integer divide is
 643   /// expensive, and if possible, should be replaced by an alternate sequence
 644   /// of instructions not containing an integer divide.
 645   void setIntDivIsCheap(bool isCheap = true) { IntDivIsCheap = isCheap; }
 646
 647   /// setPow2DivIsCheap - Tells the code generator that it shouldn't generate
 648   /// srl/add/sra for a signed divide by power of two, and let the target handle
 649   /// it.
 650   void setPow2DivIsCheap(bool isCheap = true) { Pow2DivIsCheap = isCheap; }
 651
 652   /// addRegisterClass - Add the specified register class as an available
 653   /// regclass for the specified value type.  This indicates the selector can
 654   /// handle values of that class natively.
 655   void addRegisterClass(MVT::ValueType VT, TargetRegisterClass *RC) {
 656     AvailableRegClasses.push_back(std::make_pair(VT, RC));
 657     RegClassForVT[VT] = RC;
 658   }
 659
 660   /// computeRegisterProperties - Once all of the register classes are added,
 661   /// this allows us to compute derived properties we expose.
 662   void computeRegisterProperties();
 663
 664   /// setOperationAction - Indicate that the specified operation does not work
 665   /// with the specified type and indicate what to do about it.
 666   void setOperationAction(unsigned Op, MVT::ValueType VT,
 667                           LegalizeAction Action) {
 668     assert(VT < 32 && Op < sizeof(OpActions)/sizeof(OpActions[0]) &&
 669            "Table isn't big enough!");
 670     OpActions[Op] &= ~(uint64_t(3UL) << VT*2);
 671     OpActions[Op] |= (uint64_t)Action << VT*2;
 672   }
 673
 674   /// setLoadXAction - Indicate that the specified load with extension does not
 675   /// work with the with specified type and indicate what to do about it.
 676   void setLoadXAction(unsigned ExtType, MVT::ValueType VT,
 677                       LegalizeAction Action) {
 678     assert(VT < 32 && ExtType < sizeof(LoadXActions)/sizeof(LoadXActions[0]) &&
 679            "Table isn't big enough!");
 680     LoadXActions[ExtType] &= ~(uint64_t(3UL) << VT*2);
 681     LoadXActions[ExtType] |= (uint64_t)Action << VT*2;
 682   }
 683
 684   /// setStoreXAction - Indicate that the specified store with truncation does
 685   /// not work with the with specified type and indicate what to do about it.
 686   void setStoreXAction(MVT::ValueType VT, LegalizeAction Action) {
 687     assert(VT < 32 && "Table isn't big enough!");
 688     StoreXActions &= ~(uint64_t(3UL) << VT*2);
 689     StoreXActions |= (uint64_t)Action << VT*2;
 690   }
 691
 692   /// setIndexedLoadAction - Indicate that the specified indexed load does or
 693   /// does not work with the with specified type and indicate what to do abort
 694   /// it. NOTE: All indexed mode loads are initialized to Expand in
 695   /// TargetLowering.cpp
 696   void setIndexedLoadAction(unsigned IdxMode, MVT::ValueType VT,
 697                             LegalizeAction Action) {
 698     assert(VT < 32 && IdxMode <
 699            sizeof(IndexedModeActions[0]) / sizeof(IndexedModeActions[0][0]) &&
 700            "Table isn't big enough!");
 701     IndexedModeActions[0][IdxMode] &= ~(uint64_t(3UL) << VT*2);
 702     IndexedModeActions[0][IdxMode] |= (uint64_t)Action << VT*2;
 703   }
 704
 705   /// setIndexedStoreAction - Indicate that the specified indexed store does or
 706   /// does not work with the with specified type and indicate what to do about
 707   /// it. NOTE: All indexed mode stores are initialized to Expand in
 708   /// TargetLowering.cpp
 709   void setIndexedStoreAction(unsigned IdxMode, MVT::ValueType VT,
 710                              LegalizeAction Action) {
 711     assert(VT < 32 && IdxMode <
 712            sizeof(IndexedModeActions[1]) / sizeof(IndexedModeActions[1][0]) &&
 713            "Table isn't big enough!");
 714     IndexedModeActions[1][IdxMode] &= ~(uint64_t(3UL) << VT*2);
 715     IndexedModeActions[1][IdxMode] |= (uint64_t)Action << VT*2;
 716   }
 717
 718   /// AddPromotedToType - If Opc/OrigVT is specified as being promoted, the
 719   /// promotion code defaults to trying a larger integer/fp until it can find
 720   /// one that works.  If that default is insufficient, this method can be used
 721   /// by the target to override the default.
 722   void AddPromotedToType(unsigned Opc, MVT::ValueType OrigVT,
 723                          MVT::ValueType DestVT) {
 724     PromoteToType[std::make_pair(Opc, OrigVT)] = DestVT;
 725   }
 726
 727   /// addLegalFPImmediate - Indicate that this target can instruction select
 728   /// the specified FP immediate natively.
 729   void addLegalFPImmediate(double Imm) {
 730     LegalFPImmediates.push_back(Imm);
 731   }
 732
 733   /// setTargetDAGCombine - Targets should invoke this method for each target
 734   /// independent node that they want to provide a custom DAG combiner for by
 735   /// implementing the PerformDAGCombine virtual method.
 736   void setTargetDAGCombine(ISD::NodeType NT) {
 737     TargetDAGCombineArray[NT >> 3] |= 1 << (NT&7);
 738   }
 739
 740   /// setJumpBufSize - Set the target's required jmp_buf buffer size (in
 741   /// bytes); default is 200
 742   void setJumpBufSize(unsigned Size) {
 743     JumpBufSize = Size;
 744   }
 745
 746   /// setJumpBufAlignment - Set the target's required jmp_buf buffer
 747   /// alignment (in bytes); default is 0
 748   void setJumpBufAlignment(unsigned Align) {
 749     JumpBufAlignment = Align;
 750   }
 751
 752 public:
 753
 754   //===--------------------------------------------------------------------===//
 755   // Lowering methods - These methods must be implemented by targets so that
 756   // the SelectionDAGLowering code knows how to lower these.
 757   //
 758
 759   /// LowerArguments - This hook must be implemented to indicate how we should
 760   /// lower the arguments for the specified function, into the specified DAG.
 761   virtual std::vector<SDOperand>
 762   LowerArguments(Function &F, SelectionDAG &DAG);
 763
 764   /// LowerCallTo - This hook lowers an abstract call to a function into an
 765   /// actual call.  This returns a pair of operands.  The first element is the
 766   /// return value for the function (if RetTy is not VoidTy).  The second
 767   /// element is the outgoing token chain.
 768   struct ArgListEntry {
 769     SDOperand Node;
 770     const Type* Ty;
 771     bool isSExt;
 772     bool isZExt;
 773     bool isInReg;
 774     bool isSRet;
 775
 776     ArgListEntry():isSExt(false), isZExt(false), isInReg(false), isSRet(false) { };
 777   };
 778   typedef std::vector<ArgListEntry> ArgListTy;
 779   virtual std::pair<SDOperand, SDOperand>
 780   LowerCallTo(SDOperand Chain, const Type *RetTy, bool RetTyIsSigned,
 781               bool isVarArg, unsigned CallingConv, bool isTailCall,
 782               SDOperand Callee, ArgListTy &Args, SelectionDAG &DAG);
 783
 784   /// LowerOperation - This callback is invoked for operations that are
 785   /// unsupported by the target, which are registered to use 'custom' lowering,
 786   /// and whose defined values are all legal.
 787   /// If the target has no operations that require custom lowering, it need not
 788   /// implement this.  The default implementation of this aborts.
 789   virtual SDOperand LowerOperation(SDOperand Op, SelectionDAG &DAG);
 790
 791   /// CustomPromoteOperation - This callback is invoked for operations that are
 792   /// unsupported by the target, are registered to use 'custom' lowering, and
 793   /// whose type needs to be promoted.
 794   virtual SDOperand CustomPromoteOperation(SDOperand Op, SelectionDAG &DAG);
 795
 796   /// getTargetNodeName() - This method returns the name of a target specific
 797   /// DAG node.
 798   virtual const char *getTargetNodeName(unsigned Opcode) const;
 799
 800   //===--------------------------------------------------------------------===//
 801   // Inline Asm Support hooks
 802   //
 803
 804   enum ConstraintType {
 805     C_Register,            // Constraint represents a single register.
 806     C_RegisterClass,       // Constraint represents one or more registers.
 807     C_Memory,              // Memory constraint.
 808     C_Other,               // Something else.
 809     C_Unknown              // Unsupported constraint.
 810   };
 811
 812   /// getConstraintType - Given a constraint, return the type of constraint it
 813   /// is for this target.
 814   virtual ConstraintType getConstraintType(const std::string &Constraint) const;
 815
 816
 817   /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
 818   /// return a list of registers that can be used to satisfy the constraint.
 819   /// This should only be used for C_RegisterClass constraints.
 820   virtual std::vector<unsigned>
 821   getRegClassForInlineAsmConstraint(const std::string &Constraint,
 822                                     MVT::ValueType VT) const;
 823
 824   /// getRegForInlineAsmConstraint - Given a physical register constraint (e.g.
 825   /// {edx}), return the register number and the register class for the
 826   /// register.
 827   ///
 828   /// Given a register class constraint, like 'r', if this corresponds directly
 829   /// to an LLVM register class, return a register of 0 and the register class
 830   /// pointer.
 831   ///
 832   /// This should only be used for C_Register constraints.  On error,
 833   /// this returns a register number of 0 and a null register class pointer..
 834   virtual std::pair<unsigned, const TargetRegisterClass*>
 835     getRegForInlineAsmConstraint(const std::string &Constraint,
 836                                  MVT::ValueType VT) const;
 837
 838
 839   /// isOperandValidForConstraint - Return the specified operand (possibly
 840   /// modified) if the specified SDOperand is valid for the specified target
 841   /// constraint letter, otherwise return null.
 842   virtual SDOperand
 843     isOperandValidForConstraint(SDOperand Op, char ConstraintLetter,
 844                                 SelectionDAG &DAG);
 845
 846   //===--------------------------------------------------------------------===//
 847   // Scheduler hooks
 848   //
 849
 850   // InsertAtEndOfBasicBlock - This method should be implemented by targets that
 851   // mark instructions with the 'usesCustomDAGSchedInserter' flag.  These
 852   // instructions are special in various ways, which require special support to
 853   // insert.  The specified MachineInstr is created but not inserted into any
 854   // basic blocks, and the scheduler passes ownership of it to this method.
 855   virtual MachineBasicBlock *InsertAtEndOfBasicBlock(MachineInstr *MI,
 856                                                      MachineBasicBlock *MBB);
 857
 858   //===--------------------------------------------------------------------===//
 859   // Addressing mode description hooks (used by LSR etc).
 860   //
 861
 862   /// AddrMode - This represents an addressing mode of:
 863   ///    BaseGV + BaseOffs + BaseReg + Scale*ScaleReg
 864   /// If BaseGV is null,  there is no BaseGV.
 865   /// If BaseOffs is zero, there is no base offset.
 866   /// If HasBaseReg is false, there is no base register.
 867   /// If Scale is zero, there is no ScaleReg.  Scale of 1 indicates a reg with
 868   /// no scale.
 869   ///
 870   struct AddrMode {
 871     GlobalValue *BaseGV;
 872     int64_t      BaseOffs;
 873     bool         HasBaseReg;
 874     int64_t      Scale;
 875   };
 876
 877   /// isLegalAddressingMode - Return true if the addressing mode represented by
 878   /// AM is legal for this target, for a load/store of the specified type.
 879   /// TODO: Handle pre/postinc as well.
 880   virtual bool isLegalAddressingMode(const AddrMode &AM, const Type *Ty) const;
 881
 882   /// isLegalAddressImmediate - Return true if the integer value can be used as
 883   /// the offset of the target addressing mode for load / store of the given
 884   /// type.
 885   virtual bool isLegalAddressImmediate(int64_t V, const Type *Ty) const;
 886
 887   /// isLegalAddressImmediate - Return true if the GlobalValue can be used as
 888   /// the offset of the target addressing mode.
 889   virtual bool isLegalAddressImmediate(GlobalValue *GV) const;
 890
 891   /// isLegalAddressScale - Return true if the integer value can be used as the
 892   /// scale of the target addressing mode for load / store of the given type.
 893   virtual bool isLegalAddressScale(int64_t S, const Type *Ty) const;
 894
 895   /// isLegalAddressScaleAndImm - Return true if S works for IsLegalAddressScale
 896   /// and V works for isLegalAddressImmediate _and_ both can be applied
 897   /// simultaneously to the same instruction.
 898   virtual bool isLegalAddressScaleAndImm(int64_t S, int64_t V,
 899                                                     const Type* Ty) const;
 900   /// isLegalAddressScaleAndImm - Return true if S works for IsLegalAddressScale
 901   /// and GV works for isLegalAddressImmediate _and_ both can be applied
 902   /// simultaneously to the same instruction.
 903   virtual bool isLegalAddressScaleAndImm(int64_t S, GlobalValue *GV,
 904                                                     const Type* Ty) const;
 905
 906   //===--------------------------------------------------------------------===//
 907   // Div utility functions
 908   //
 909   SDOperand BuildSDIV(SDNode *N, SelectionDAG &DAG,
 910                       std::vector<SDNode*>* Created) const;
 911   SDOperand BuildUDIV(SDNode *N, SelectionDAG &DAG,
 912                       std::vector<SDNode*>* Created) const;
 913
 914
 915   //===--------------------------------------------------------------------===//
 916   // Runtime Library hooks
 917   //
 918
 919   /// setLibcallName - Rename the default libcall routine name for the specified
 920   /// libcall.
 921   void setLibcallName(RTLIB::Libcall Call, const char *Name) {
 922     LibcallRoutineNames[Call] = Name;
 923   }
 924
 925   /// getLibcallName - Get the libcall routine name for the specified libcall.
 926   ///
 927   const char *getLibcallName(RTLIB::Libcall Call) const {
 928     return LibcallRoutineNames[Call];
 929   }
 930
 931   /// setCmpLibcallCC - Override the default CondCode to be used to test the
 932   /// result of the comparison libcall against zero.
 933   void setCmpLibcallCC(RTLIB::Libcall Call, ISD::CondCode CC) {
 934     CmpLibcallCCs[Call] = CC;
 935   }
 936
 937   /// getCmpLibcallCC - Get the CondCode that's to be used to test the result of
 938   /// the comparison libcall against zero.
 939   ISD::CondCode getCmpLibcallCC(RTLIB::Libcall Call) const {
 940     return CmpLibcallCCs[Call];
 941   }
 942
 943 private:
 944   TargetMachine &TM;
 945   const TargetData *TD;
 946
 947   /// IsLittleEndian - True if this is a little endian target.
 948   ///
 949   bool IsLittleEndian;
 950
 951   /// PointerTy - The type to use for pointers, usually i32 or i64.
 952   ///
 953   MVT::ValueType PointerTy;
 954
 955   /// UsesGlobalOffsetTable - True if this target uses a GOT for PIC codegen.
 956   ///
 957   bool UsesGlobalOffsetTable;
 958
 959   /// ShiftAmountTy - The type to use for shift amounts, usually i8 or whatever
 960   /// PointerTy is.
 961   MVT::ValueType ShiftAmountTy;
 962
 963   OutOfRangeShiftAmount ShiftAmtHandling;
 964
 965   /// SelectIsExpensive - Tells the code generator not to expand operations
 966   /// into sequences that use the select operations if possible.
 967   bool SelectIsExpensive;
 968
 969   /// IntDivIsCheap - Tells the code generator not to expand integer divides by
 970   /// constants into a sequence of muls, adds, and shifts.  This is a hack until
 971   /// a real cost model is in place.  If we ever optimize for size, this will be
 972   /// set to true unconditionally.
 973   bool IntDivIsCheap;
 974
 975   /// Pow2DivIsCheap - Tells the code generator that it shouldn't generate
 976   /// srl/add/sra for a signed divide by power of two, and let the target handle
 977   /// it.
 978   bool Pow2DivIsCheap;
 979
 980   /// SetCCResultTy - The type that SetCC operations use.  This defaults to the
 981   /// PointerTy.
 982   MVT::ValueType SetCCResultTy;
 983
 984   /// SetCCResultContents - Information about the contents of the high-bits in
 985   /// the result of a setcc comparison operation.
 986   SetCCResultValue SetCCResultContents;
 987
 988   /// SchedPreferenceInfo - The target scheduling preference: shortest possible
 989   /// total cycles or lowest register usage.
 990   SchedPreference SchedPreferenceInfo;
 991
 992   /// UseUnderscoreSetJmp - This target prefers to use _setjmp to implement
 993   /// llvm.setjmp.  Defaults to false.
 994   bool UseUnderscoreSetJmp;
 995
 996   /// UseUnderscoreLongJmp - This target prefers to use _longjmp to implement
 997   /// llvm.longjmp.  Defaults to false.
 998   bool UseUnderscoreLongJmp;
 999
1000   /// JumpBufSize - The size, in bytes, of the target's jmp_buf buffers
1001   unsigned JumpBufSize;
1002
1003   /// JumpBufAlignment - The alignment, in bytes, of the target's jmp_buf
1004   /// buffers
1005   unsigned JumpBufAlignment;
1006
1007   /// StackPointerRegisterToSaveRestore - If set to a physical register, this
1008   /// specifies the register that llvm.savestack/llvm.restorestack should save
1009   /// and restore.
1010   unsigned StackPointerRegisterToSaveRestore;
1011
1012   /// ExceptionPointerRegister - If set to a physical register, this specifies
1013   /// the register that receives the exception address on entry to a landing
1014   /// pad.
1015   unsigned ExceptionPointerRegister;
1016
1017   /// ExceptionSelectorRegister - If set to a physical register, this specifies
1018   /// the register that receives the exception typeid on entry to a landing
1019   /// pad.
1020   unsigned ExceptionSelectorRegister;
1021
1022   /// RegClassForVT - This indicates the default register class to use for
1023   /// each ValueType the target supports natively.
1024   TargetRegisterClass *RegClassForVT[MVT::LAST_VALUETYPE];
1025   unsigned char NumElementsForVT[MVT::LAST_VALUETYPE];
1026
1027   /// TransformToType - For any value types we are promoting or expanding, this
1028   /// contains the value type that we are changing to.  For Expanded types, this
1029   /// contains one step of the expand (e.g. i64 -> i32), even if there are
1030   /// multiple steps required (e.g. i64 -> i16).  For types natively supported
1031   /// by the system, this holds the same type (e.g. i32 -> i32).
1032   MVT::ValueType TransformToType[MVT::LAST_VALUETYPE];
1033
1034   /// OpActions - For each operation and each value type, keep a LegalizeAction
1035   /// that indicates how instruction selection should deal with the operation.
1036   /// Most operations are Legal (aka, supported natively by the target), but
1037   /// operations that are not should be described.  Note that operations on
1038   /// non-legal value types are not described here.
1039   uint64_t OpActions[156];
1040
1041   /// LoadXActions - For each load of load extension type and each value type,
1042   /// keep a LegalizeAction that indicates how instruction selection should deal
1043   /// with the load.
1044   uint64_t LoadXActions[ISD::LAST_LOADX_TYPE];
1045
1046   /// StoreXActions - For each store with truncation of each value type, keep a
1047   /// LegalizeAction that indicates how instruction selection should deal with
1048   /// the store.
1049   uint64_t StoreXActions;
1050
1051   /// IndexedModeActions - For each indexed mode and each value type, keep a
1052   /// pair of LegalizeAction that indicates how instruction selection should
1053   /// deal with the load / store.
1054   uint64_t IndexedModeActions[2][ISD::LAST_INDEXED_MODE];
1055
1056   ValueTypeActionImpl ValueTypeActions;
1057
1058   std::vector<double> LegalFPImmediates;
1059
1060   std::vector<std::pair<MVT::ValueType,
1061                         TargetRegisterClass*> > AvailableRegClasses;
1062
1063   /// TargetDAGCombineArray - Targets can specify ISD nodes that they would
1064   /// like PerformDAGCombine callbacks for by calling setTargetDAGCombine(),
1065   /// which sets a bit in this array.
1066   unsigned char TargetDAGCombineArray[156/(sizeof(unsigned char)*8)];
1067
1068   /// PromoteToType - For operations that must be promoted to a specific type,
1069   /// this holds the destination type.  This map should be sparse, so don't hold
1070   /// it as an array.
1071   ///
1072   /// Targets add entries to this map with AddPromotedToType(..), clients access
1073   /// this with getTypeToPromoteTo(..).
1074   std::map<std::pair<unsigned, MVT::ValueType>, MVT::ValueType> PromoteToType;
1075
1076   /// LibcallRoutineNames - Stores the name each libcall.
1077   ///
1078   const char *LibcallRoutineNames[RTLIB::UNKNOWN_LIBCALL];
1079
1080   /// CmpLibcallCCs - The ISD::CondCode that should be used to test the result
1081   /// of each of the comparison libcall against zero.
1082   ISD::CondCode CmpLibcallCCs[RTLIB::UNKNOWN_LIBCALL];
1083
1084 protected:
1085   /// When lowering %llvm.memset this field specifies the maximum number of
1086   /// store operations that may be substituted for the call to memset. Targets
1087   /// must set this value based on the cost threshold for that target. Targets
1088   /// should assume that the memset will be done using as many of the largest
1089   /// store operations first, followed by smaller ones, if necessary, per
1090   /// alignment restrictions. For example, storing 9 bytes on a 32-bit machine
1091   /// with 16-bit alignment would result in four 2-byte stores and one 1-byte
1092   /// store.  This only applies to setting a constant array of a constant size.
1093   /// @brief Specify maximum number of store instructions per memset call.
1094   unsigned maxStoresPerMemset;
1095
1096   /// When lowering %llvm.memcpy this field specifies the maximum number of
1097   /// store operations that may be substituted for a call to memcpy. Targets
1098   /// must set this value based on the cost threshold for that target. Targets
1099   /// should assume that the memcpy will be done using as many of the largest
1100   /// store operations first, followed by smaller ones, if necessary, per
1101   /// alignment restrictions. For example, storing 7 bytes on a 32-bit machine
1102   /// with 32-bit alignment would result in one 4-byte store, a one 2-byte store
1103   /// and one 1-byte store. This only applies to copying a constant array of
1104   /// constant size.
1105   /// @brief Specify maximum bytes of store instructions per memcpy call.
1106   unsigned maxStoresPerMemcpy;
1107
1108   /// When lowering %llvm.memmove this field specifies the maximum number of
1109   /// store instructions that may be substituted for a call to memmove. Targets
1110   /// must set this value based on the cost threshold for that target. Targets
1111   /// should assume that the memmove will be done using as many of the largest
1112   /// store operations first, followed by smaller ones, if necessary, per
1113   /// alignment restrictions. For example, moving 9 bytes on a 32-bit machine
1114   /// with 8-bit alignment would result in nine 1-byte stores.  This only
1115   /// applies to copying a constant array of constant size.
1116   /// @brief Specify maximum bytes of store instructions per memmove call.
1117   unsigned maxStoresPerMemmove;
1118
1119   /// This field specifies whether the target machine permits unaligned memory
1120   /// accesses.  This is used, for example, to determine the size of store
1121   /// operations when copying small arrays and other similar tasks.
1122   /// @brief Indicate whether the target permits unaligned memory accesses.
1123   bool allowUnalignedMemoryAccesses;
1124 };
1125 } // end llvm namespace
1126
1127 #endif