include/llvm/Target/TargetLowering.h

   1 //===-- llvm/Target/TargetLowering.h - Target Lowering Info -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes how to lower LLVM code to machine code.  This has two
  11 // main components:
  12 //
  13 //  1. Which ValueTypes are natively supported by the target.
  14 //  2. Which operations are supported for supported ValueTypes.
  15 //  3. Cost thresholds for alternative implementations of certain operations.
  16 //
  17 // In addition it has a few other components, like information about FP
  18 // immediates.
  19 //
  20 //===----------------------------------------------------------------------===//
  21
  22 #ifndef LLVM_TARGET_TARGETLOWERING_H
  23 #define LLVM_TARGET_TARGETLOWERING_H
  24
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/InlineAsm.h"
  27 #include "llvm/CodeGen/SelectionDAGNodes.h"
  28 #include "llvm/CodeGen/RuntimeLibcalls.h"
  29 #include "llvm/ADT/APFloat.h"
  30 #include "llvm/ADT/DenseMap.h"
  31 #include "llvm/ADT/SmallSet.h"
  32 #include "llvm/ADT/SmallVector.h"
  33 #include "llvm/ADT/STLExtras.h"
  34 #include "llvm/Support/DebugLoc.h"
  35 #include "llvm/Target/TargetMachine.h"
  36 #include <climits>
  37 #include <map>
  38 #include <vector>
  39
  40 namespace llvm {
  41   class AllocaInst;
  42   class CallInst;
  43   class Function;
  44   class FastISel;
  45   class MachineBasicBlock;
  46   class MachineFunction;
  47   class MachineFrameInfo;
  48   class MachineInstr;
  49   class MachineJumpTableInfo;
  50   class MachineModuleInfo;
  51   class MCContext;
  52   class MCExpr;
  53   class DwarfWriter;
  54   class SDNode;
  55   class SDValue;
  56   class SelectionDAG;
  57   class TargetData;
  58   class TargetMachine;
  59   class TargetRegisterClass;
  60   class TargetSubtarget;
  61   class TargetLoweringObjectFile;
  62   class Value;
  63
  64   // FIXME: should this be here?
  65   namespace TLSModel {
  66     enum Model {
  67       GeneralDynamic,
  68       LocalDynamic,
  69       InitialExec,
  70       LocalExec
  71     };
  72   }
  73   TLSModel::Model getTLSModel(const GlobalValue *GV, Reloc::Model reloc);
  74
  75
  76 //===----------------------------------------------------------------------===//
  77 /// TargetLowering - This class defines information used to lower LLVM code to
  78 /// legal SelectionDAG operators that the target instruction selector can accept
  79 /// natively.
  80 ///
  81 /// This class also defines callbacks that targets must implement to lower
  82 /// target-specific constructs to SelectionDAG operators.
  83 ///
  84 class TargetLowering {
  85   TargetLowering(const TargetLowering&);  // DO NOT IMPLEMENT
  86   void operator=(const TargetLowering&);  // DO NOT IMPLEMENT
  87 public:
  88   /// LegalizeAction - This enum indicates whether operations are valid for a
  89   /// target, and if not, what action should be used to make them valid.
  90   enum LegalizeAction {
  91     Legal,      // The target natively supports this operation.
  92     Promote,    // This operation should be executed in a larger type.
  93     Expand,     // Try to expand this to other ops, otherwise use a libcall.
  94     Custom      // Use the LowerOperation hook to implement custom lowering.
  95   };
  96
  97   enum BooleanContent { // How the target represents true/false values.
  98     UndefinedBooleanContent,    // Only bit 0 counts, the rest can hold garbage.
  99     ZeroOrOneBooleanContent,        // All bits zero except for bit 0.
 100     ZeroOrNegativeOneBooleanContent // All bits equal to bit 0.
 101   };
 102
 103   enum SchedPreference {
 104     SchedulingForLatency,          // Scheduling for shortest total latency.
 105     SchedulingForRegPressure       // Scheduling for lowest register pressure.
 106   };
 107
 108   /// NOTE: The constructor takes ownership of TLOF.
 109   explicit TargetLowering(TargetMachine &TM, TargetLoweringObjectFile *TLOF);
 110   virtual ~TargetLowering();
 111
 112   TargetMachine &getTargetMachine() const { return TM; }
 113   const TargetData *getTargetData() const { return TD; }
 114   TargetLoweringObjectFile &getObjFileLowering() const { return TLOF; }
 115
 116   bool isBigEndian() const { return !IsLittleEndian; }
 117   bool isLittleEndian() const { return IsLittleEndian; }
 118   MVT getPointerTy() const { return PointerTy; }
 119   MVT getShiftAmountTy() const { return ShiftAmountTy; }
 120
 121   /// usesGlobalOffsetTable - Return true if this target uses a GOT for PIC
 122   /// codegen.
 123   bool usesGlobalOffsetTable() const { return UsesGlobalOffsetTable; }
 124
 125   /// isSelectExpensive - Return true if the select operation is expensive for
 126   /// this target.
 127   bool isSelectExpensive() const { return SelectIsExpensive; }
 128
 129   /// isIntDivCheap() - Return true if integer divide is usually cheaper than
 130   /// a sequence of several shifts, adds, and multiplies for this target.
 131   bool isIntDivCheap() const { return IntDivIsCheap; }
 132
 133   /// isPow2DivCheap() - Return true if pow2 div is cheaper than a chain of
 134   /// srl/add/sra.
 135   bool isPow2DivCheap() const { return Pow2DivIsCheap; }
 136
 137   /// getSetCCResultType - Return the ValueType of the result of SETCC
 138   /// operations.  Also used to obtain the target's preferred type for
 139   /// the condition operand of SELECT and BRCOND nodes.  In the case of
 140   /// BRCOND the argument passed is MVT::Other since there are no other
 141   /// operands to get a type hint from.
 142   virtual
 143   MVT::SimpleValueType getSetCCResultType(EVT VT) const;
 144
 145   /// getCmpLibcallReturnType - Return the ValueType for comparison
 146   /// libcalls. Comparions libcalls include floating point comparion calls,
 147   /// and Ordered/Unordered check calls on floating point numbers.
 148   virtual
 149   MVT::SimpleValueType getCmpLibcallReturnType() const;
 150
 151   /// getBooleanContents - For targets without i1 registers, this gives the
 152   /// nature of the high-bits of boolean values held in types wider than i1.
 153   /// "Boolean values" are special true/false values produced by nodes like
 154   /// SETCC and consumed (as the condition) by nodes like SELECT and BRCOND.
 155   /// Not to be confused with general values promoted from i1.
 156   BooleanContent getBooleanContents() const { return BooleanContents;}
 157
 158   /// getSchedulingPreference - Return target scheduling preference.
 159   SchedPreference getSchedulingPreference() const {
 160     return SchedPreferenceInfo;
 161   }
 162
 163   /// getRegClassFor - Return the register class that should be used for the
 164   /// specified value type.  This may only be called on legal types.
 165   TargetRegisterClass *getRegClassFor(EVT VT) const {
 166     assert(VT.isSimple() && "getRegClassFor called on illegal type!");
 167     TargetRegisterClass *RC = RegClassForVT[VT.getSimpleVT().SimpleTy];
 168     assert(RC && "This value type is not natively supported!");
 169     return RC;
 170   }
 171
 172   /// isTypeLegal - Return true if the target has native support for the
 173   /// specified value type.  This means that it has a register that directly
 174   /// holds it without promotions or expansions.
 175   bool isTypeLegal(EVT VT) const {
 176     assert(!VT.isSimple() ||
 177            (unsigned)VT.getSimpleVT().SimpleTy < array_lengthof(RegClassForVT));
 178     return VT.isSimple() && RegClassForVT[VT.getSimpleVT().SimpleTy] != 0;
 179   }
 180
 181   class ValueTypeActionImpl {
 182     /// ValueTypeActions - This is a bitvector that contains two bits for each
 183     /// value type, where the two bits correspond to the LegalizeAction enum.
 184     /// This can be queried with "getTypeAction(VT)".
 185     /// dimension by (MVT::MAX_ALLOWED_VALUETYPE/32) * 2
 186     uint32_t ValueTypeActions[(MVT::MAX_ALLOWED_VALUETYPE/32)*2];
 187   public:
 188     ValueTypeActionImpl() {
 189       ValueTypeActions[0] = ValueTypeActions[1] = 0;
 190       ValueTypeActions[2] = ValueTypeActions[3] = 0;
 191     }
 192     ValueTypeActionImpl(const ValueTypeActionImpl &RHS) {
 193       ValueTypeActions[0] = RHS.ValueTypeActions[0];
 194       ValueTypeActions[1] = RHS.ValueTypeActions[1];
 195       ValueTypeActions[2] = RHS.ValueTypeActions[2];
 196       ValueTypeActions[3] = RHS.ValueTypeActions[3];
 197     }
 198
 199     LegalizeAction getTypeAction(LLVMContext &Context, EVT VT) const {
 200       if (VT.isExtended()) {
 201         if (VT.isVector()) {
 202           return VT.isPow2VectorType() ? Expand : Promote;
 203         }
 204         if (VT.isInteger())
 205           // First promote to a power-of-two size, then expand if necessary.
 206           return VT == VT.getRoundIntegerType(Context) ? Expand : Promote;
 207         assert(0 && "Unsupported extended type!");
 208         return Legal;
 209       }
 210       unsigned I = VT.getSimpleVT().SimpleTy;
 211       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 212       return (LegalizeAction)((ValueTypeActions[I>>4] >> ((2*I) & 31)) & 3);
 213     }
 214     void setTypeAction(EVT VT, LegalizeAction Action) {
 215       unsigned I = VT.getSimpleVT().SimpleTy;
 216       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 217       ValueTypeActions[I>>4] |= Action << ((I*2) & 31);
 218     }
 219   };
 220
 221   const ValueTypeActionImpl &getValueTypeActions() const {
 222     return ValueTypeActions;
 223   }
 224
 225   /// getTypeAction - Return how we should legalize values of this type, either
 226   /// it is already legal (return 'Legal') or we need to promote it to a larger
 227   /// type (return 'Promote'), or we need to expand it into multiple registers
 228   /// of smaller integer type (return 'Expand').  'Custom' is not an option.
 229   LegalizeAction getTypeAction(LLVMContext &Context, EVT VT) const {
 230     return ValueTypeActions.getTypeAction(Context, VT);
 231   }
 232
 233   /// getTypeToTransformTo - For types supported by the target, this is an
 234   /// identity function.  For types that must be promoted to larger types, this
 235   /// returns the larger type to promote to.  For integer types that are larger
 236   /// than the largest integer register, this contains one step in the expansion
 237   /// to get to the smaller register. For illegal floating point types, this
 238   /// returns the integer type to transform to.
 239   EVT getTypeToTransformTo(LLVMContext &Context, EVT VT) const {
 240     if (VT.isSimple()) {
 241       assert((unsigned)VT.getSimpleVT().SimpleTy <
 242              array_lengthof(TransformToType));
 243       EVT NVT = TransformToType[VT.getSimpleVT().SimpleTy];
 244       assert(getTypeAction(Context, NVT) != Promote &&
 245              "Promote may not follow Expand or Promote");
 246       return NVT;
 247     }
 248
 249     if (VT.isVector()) {
 250       EVT NVT = VT.getPow2VectorType(Context);
 251       if (NVT == VT) {
 252         // Vector length is a power of 2 - split to half the size.
 253         unsigned NumElts = VT.getVectorNumElements();
 254         EVT EltVT = VT.getVectorElementType();
 255         return (NumElts == 1) ?
 256           EltVT : EVT::getVectorVT(Context, EltVT, NumElts / 2);
 257       }
 258       // Promote to a power of two size, avoiding multi-step promotion.
 259       return getTypeAction(Context, NVT) == Promote ?
 260         getTypeToTransformTo(Context, NVT) : NVT;
 261     } else if (VT.isInteger()) {
 262       EVT NVT = VT.getRoundIntegerType(Context);
 263       if (NVT == VT)
 264         // Size is a power of two - expand to half the size.
 265         return EVT::getIntegerVT(Context, VT.getSizeInBits() / 2);
 266       else
 267         // Promote to a power of two size, avoiding multi-step promotion.
 268         return getTypeAction(Context, NVT) == Promote ?
 269           getTypeToTransformTo(Context, NVT) : NVT;
 270     }
 271     assert(0 && "Unsupported extended type!");
 272     return MVT(MVT::Other); // Not reached
 273   }
 274
 275   /// getTypeToExpandTo - For types supported by the target, this is an
 276   /// identity function.  For types that must be expanded (i.e. integer types
 277   /// that are larger than the largest integer register or illegal floating
 278   /// point types), this returns the largest legal type it will be expanded to.
 279   EVT getTypeToExpandTo(LLVMContext &Context, EVT VT) const {
 280     assert(!VT.isVector());
 281     while (true) {
 282       switch (getTypeAction(Context, VT)) {
 283       case Legal:
 284         return VT;
 285       case Expand:
 286         VT = getTypeToTransformTo(Context, VT);
 287         break;
 288       default:
 289         assert(false && "Type is not legal nor is it to be expanded!");
 290         return VT;
 291       }
 292     }
 293     return VT;
 294   }
 295
 296   /// getVectorTypeBreakdown - Vector types are broken down into some number of
 297   /// legal first class types.  For example, EVT::v8f32 maps to 2 EVT::v4f32
 298   /// with Altivec or SSE1, or 8 promoted EVT::f64 values with the X86 FP stack.
 299   /// Similarly, EVT::v2i64 turns into 4 EVT::i32 values with both PPC and X86.
 300   ///
 301   /// This method returns the number of registers needed, and the VT for each
 302   /// register.  It also returns the VT and quantity of the intermediate values
 303   /// before they are promoted/expanded.
 304   ///
 305   unsigned getVectorTypeBreakdown(LLVMContext &Context, EVT VT,
 306                                   EVT &IntermediateVT,
 307                                   unsigned &NumIntermediates,
 308                                   EVT &RegisterVT) const;
 309
 310   /// getTgtMemIntrinsic: Given an intrinsic, checks if on the target the
 311   /// intrinsic will need to map to a MemIntrinsicNode (touches memory). If
 312   /// this is the case, it returns true and store the intrinsic
 313   /// information into the IntrinsicInfo that was passed to the function.
 314   typedef struct IntrinsicInfo {
 315     unsigned     opc;         // target opcode
 316     EVT          memVT;       // memory VT
 317     const Value* ptrVal;      // value representing memory location
 318     int          offset;      // offset off of ptrVal
 319     unsigned     align;       // alignment
 320     bool         vol;         // is volatile?
 321     bool         readMem;     // reads memory?
 322     bool         writeMem;    // writes memory?
 323   } IntrinisicInfo;
 324
 325   virtual bool getTgtMemIntrinsic(IntrinsicInfo& Info,
 326                                   CallInst &I, unsigned Intrinsic) {
 327     return false;
 328   }
 329
 330   /// getWidenVectorType: given a vector type, returns the type to widen to
 331   /// (e.g., v7i8 to v8i8). If the vector type is legal, it returns itself.
 332   /// If there is no vector type that we want to widen to, returns MVT::Other
 333   /// When and were to widen is target dependent based on the cost of
 334   /// scalarizing vs using the wider vector type.
 335   virtual EVT getWidenVectorType(EVT VT) const;
 336
 337   /// isFPImmLegal - Returns true if the target can instruction select the
 338   /// specified FP immediate natively. If false, the legalizer will materialize
 339   /// the FP immediate as a load from a constant pool.
 340   virtual bool isFPImmLegal(const APFloat &Imm, EVT VT) const {
 341     return false;
 342   }
 343
 344   /// isShuffleMaskLegal - Targets can use this to indicate that they only
 345   /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
 346   /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
 347   /// are assumed to be legal.
 348   virtual bool isShuffleMaskLegal(const SmallVectorImpl<int> &Mask,
 349                                   EVT VT) const {
 350     return true;
 351   }
 352
 353   /// isVectorClearMaskLegal - Similar to isShuffleMaskLegal. This is
 354   /// used by Targets can use this to indicate if there is a suitable
 355   /// VECTOR_SHUFFLE that can be used to replace a VAND with a constant
 356   /// pool entry.
 357   virtual bool isVectorClearMaskLegal(const SmallVectorImpl<int> &Mask,
 358                                       EVT VT) const {
 359     return false;
 360   }
 361
 362   /// getOperationAction - Return how this operation should be treated: either
 363   /// it is legal, needs to be promoted to a larger size, needs to be
 364   /// expanded to some other code sequence, or the target has a custom expander
 365   /// for it.
 366   LegalizeAction getOperationAction(unsigned Op, EVT VT) const {
 367     if (VT.isExtended()) return Expand;
 368     assert(Op < array_lengthof(OpActions[0]) &&
 369            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(OpActions[0][0])*8 &&
 370            "Table isn't big enough!");
 371     unsigned I = (unsigned) VT.getSimpleVT().SimpleTy;
 372     unsigned J = I & 31;
 373     I = I >> 5;
 374     return (LegalizeAction)((OpActions[I][Op] >> (J*2) ) & 3);
 375   }
 376
 377   /// isOperationLegalOrCustom - Return true if the specified operation is
 378   /// legal on this target or can be made legal with custom lowering. This
 379   /// is used to help guide high-level lowering decisions.
 380   bool isOperationLegalOrCustom(unsigned Op, EVT VT) const {
 381     return (VT == MVT::Other || isTypeLegal(VT)) &&
 382       (getOperationAction(Op, VT) == Legal ||
 383        getOperationAction(Op, VT) == Custom);
 384   }
 385
 386   /// isOperationLegal - Return true if the specified operation is legal on this
 387   /// target.
 388   bool isOperationLegal(unsigned Op, EVT VT) const {
 389     return (VT == MVT::Other || isTypeLegal(VT)) &&
 390            getOperationAction(Op, VT) == Legal;
 391   }
 392
 393   /// getLoadExtAction - Return how this load with extension should be treated:
 394   /// either it is legal, needs to be promoted to a larger size, needs to be
 395   /// expanded to some other code sequence, or the target has a custom expander
 396   /// for it.
 397   LegalizeAction getLoadExtAction(unsigned LType, EVT VT) const {
 398     assert(LType < array_lengthof(LoadExtActions) &&
 399            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(LoadExtActions[0])*4 &&
 400            "Table isn't big enough!");
 401     return (LegalizeAction)((LoadExtActions[LType] >>
 402               (2*VT.getSimpleVT().SimpleTy)) & 3);
 403   }
 404
 405   /// isLoadExtLegal - Return true if the specified load with extension is legal
 406   /// on this target.
 407   bool isLoadExtLegal(unsigned LType, EVT VT) const {
 408     return VT.isSimple() &&
 409       (getLoadExtAction(LType, VT) == Legal ||
 410        getLoadExtAction(LType, VT) == Custom);
 411   }
 412
 413   /// getTruncStoreAction - Return how this store with truncation should be
 414   /// treated: either it is legal, needs to be promoted to a larger size, needs
 415   /// to be expanded to some other code sequence, or the target has a custom
 416   /// expander for it.
 417   LegalizeAction getTruncStoreAction(EVT ValVT,
 418                                      EVT MemVT) const {
 419     assert((unsigned)ValVT.getSimpleVT().SimpleTy <
 420              array_lengthof(TruncStoreActions) &&
 421            (unsigned)MemVT.getSimpleVT().SimpleTy <
 422              sizeof(TruncStoreActions[0])*4 &&
 423            "Table isn't big enough!");
 424     return (LegalizeAction)((TruncStoreActions[ValVT.getSimpleVT().SimpleTy] >>
 425                              (2*MemVT.getSimpleVT().SimpleTy)) & 3);
 426   }
 427
 428   /// isTruncStoreLegal - Return true if the specified store with truncation is
 429   /// legal on this target.
 430   bool isTruncStoreLegal(EVT ValVT, EVT MemVT) const {
 431     return isTypeLegal(ValVT) && MemVT.isSimple() &&
 432       (getTruncStoreAction(ValVT, MemVT) == Legal ||
 433        getTruncStoreAction(ValVT, MemVT) == Custom);
 434   }
 435
 436   /// getIndexedLoadAction - Return how the indexed load should be treated:
 437   /// either it is legal, needs to be promoted to a larger size, needs to be
 438   /// expanded to some other code sequence, or the target has a custom expander
 439   /// for it.
 440   LegalizeAction
 441   getIndexedLoadAction(unsigned IdxMode, EVT VT) const {
 442     assert( IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
 443            ((unsigned)VT.getSimpleVT().SimpleTy) < MVT::LAST_VALUETYPE &&
 444            "Table isn't big enough!");
 445     return (LegalizeAction)((IndexedModeActions[
 446                              (unsigned)VT.getSimpleVT().SimpleTy][0][IdxMode]));
 447   }
 448
 449   /// isIndexedLoadLegal - Return true if the specified indexed load is legal
 450   /// on this target.
 451   bool isIndexedLoadLegal(unsigned IdxMode, EVT VT) const {
 452     return VT.isSimple() &&
 453       (getIndexedLoadAction(IdxMode, VT) == Legal ||
 454        getIndexedLoadAction(IdxMode, VT) == Custom);
 455   }
 456
 457   /// getIndexedStoreAction - Return how the indexed store should be treated:
 458   /// either it is legal, needs to be promoted to a larger size, needs to be
 459   /// expanded to some other code sequence, or the target has a custom expander
 460   /// for it.
 461   LegalizeAction
 462   getIndexedStoreAction(unsigned IdxMode, EVT VT) const {
 463     assert(IdxMode < array_lengthof(IndexedModeActions[0][1]) &&
 464            (unsigned)VT.getSimpleVT().SimpleTy < MVT::LAST_VALUETYPE &&
 465            "Table isn't big enough!");
 466     return (LegalizeAction)((IndexedModeActions[
 467               (unsigned)VT.getSimpleVT().SimpleTy][1][IdxMode]));
 468   }
 469
 470   /// isIndexedStoreLegal - Return true if the specified indexed load is legal
 471   /// on this target.
 472   bool isIndexedStoreLegal(unsigned IdxMode, EVT VT) const {
 473     return VT.isSimple() &&
 474       (getIndexedStoreAction(IdxMode, VT) == Legal ||
 475        getIndexedStoreAction(IdxMode, VT) == Custom);
 476   }
 477
 478   /// getConvertAction - Return how the conversion should be treated:
 479   /// either it is legal, needs to be promoted to a larger size, needs to be
 480   /// expanded to some other code sequence, or the target has a custom expander
 481   /// for it.
 482   LegalizeAction
 483   getConvertAction(EVT FromVT, EVT ToVT) const {
 484     assert((unsigned)FromVT.getSimpleVT().SimpleTy <
 485               array_lengthof(ConvertActions) &&
 486            (unsigned)ToVT.getSimpleVT().SimpleTy <
 487               sizeof(ConvertActions[0])*4 &&
 488            "Table isn't big enough!");
 489     return (LegalizeAction)((ConvertActions[FromVT.getSimpleVT().SimpleTy] >>
 490                              (2*ToVT.getSimpleVT().SimpleTy)) & 3);
 491   }
 492
 493   /// isConvertLegal - Return true if the specified conversion is legal
 494   /// on this target.
 495   bool isConvertLegal(EVT FromVT, EVT ToVT) const {
 496     return isTypeLegal(FromVT) && isTypeLegal(ToVT) &&
 497       (getConvertAction(FromVT, ToVT) == Legal ||
 498        getConvertAction(FromVT, ToVT) == Custom);
 499   }
 500
 501   /// getCondCodeAction - Return how the condition code should be treated:
 502   /// either it is legal, needs to be expanded to some other code sequence,
 503   /// or the target has a custom expander for it.
 504   LegalizeAction
 505   getCondCodeAction(ISD::CondCode CC, EVT VT) const {
 506     assert((unsigned)CC < array_lengthof(CondCodeActions) &&
 507            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(CondCodeActions[0])*4 &&
 508            "Table isn't big enough!");
 509     LegalizeAction Action = (LegalizeAction)
 510       ((CondCodeActions[CC] >> (2*VT.getSimpleVT().SimpleTy)) & 3);
 511     assert(Action != Promote && "Can't promote condition code!");
 512     return Action;
 513   }
 514
 515   /// isCondCodeLegal - Return true if the specified condition code is legal
 516   /// on this target.
 517   bool isCondCodeLegal(ISD::CondCode CC, EVT VT) const {
 518     return getCondCodeAction(CC, VT) == Legal ||
 519            getCondCodeAction(CC, VT) == Custom;
 520   }
 521
 522
 523   /// getTypeToPromoteTo - If the action for this operation is to promote, this
 524   /// method returns the ValueType to promote to.
 525   EVT getTypeToPromoteTo(unsigned Op, EVT VT) const {
 526     assert(getOperationAction(Op, VT) == Promote &&
 527            "This operation isn't promoted!");
 528
 529     // See if this has an explicit type specified.
 530     std::map<std::pair<unsigned, MVT::SimpleValueType>,
 531              MVT::SimpleValueType>::const_iterator PTTI =
 532       PromoteToType.find(std::make_pair(Op, VT.getSimpleVT().SimpleTy));
 533     if (PTTI != PromoteToType.end()) return PTTI->second;
 534
 535     assert((VT.isInteger() || VT.isFloatingPoint()) &&
 536            "Cannot autopromote this type, add it with AddPromotedToType.");
 537
 538     EVT NVT = VT;
 539     do {
 540       NVT = (MVT::SimpleValueType)(NVT.getSimpleVT().SimpleTy+1);
 541       assert(NVT.isInteger() == VT.isInteger() && NVT != MVT::isVoid &&
 542              "Didn't find type to promote to!");
 543     } while (!isTypeLegal(NVT) ||
 544               getOperationAction(Op, NVT) == Promote);
 545     return NVT;
 546   }
 547
 548   /// getValueType - Return the EVT corresponding to this LLVM type.
 549   /// This is fixed by the LLVM operations except for the pointer size.  If
 550   /// AllowUnknown is true, this will return MVT::Other for types with no EVT
 551   /// counterpart (e.g. structs), otherwise it will assert.
 552   EVT getValueType(const Type *Ty, bool AllowUnknown = false) const {
 553     EVT VT = EVT::getEVT(Ty, AllowUnknown);
 554     return VT == MVT:: iPTR ? PointerTy : VT;
 555   }
 556
 557   /// getByValTypeAlignment - Return the desired alignment for ByVal aggregate
 558   /// function arguments in the caller parameter area.  This is the actual
 559   /// alignment, not its logarithm.
 560   virtual unsigned getByValTypeAlignment(const Type *Ty) const;
 561
 562   /// getRegisterType - Return the type of registers that this ValueType will
 563   /// eventually require.
 564   EVT getRegisterType(MVT VT) const {
 565     assert((unsigned)VT.SimpleTy < array_lengthof(RegisterTypeForVT));
 566     return RegisterTypeForVT[VT.SimpleTy];
 567   }
 568
 569   /// getRegisterType - Return the type of registers that this ValueType will
 570   /// eventually require.
 571   EVT getRegisterType(LLVMContext &Context, EVT VT) const {
 572     if (VT.isSimple()) {
 573       assert((unsigned)VT.getSimpleVT().SimpleTy <
 574                 array_lengthof(RegisterTypeForVT));
 575       return RegisterTypeForVT[VT.getSimpleVT().SimpleTy];
 576     }
 577     if (VT.isVector()) {
 578       EVT VT1, RegisterVT;
 579       unsigned NumIntermediates;
 580       (void)getVectorTypeBreakdown(Context, VT, VT1,
 581                                    NumIntermediates, RegisterVT);
 582       return RegisterVT;
 583     }
 584     if (VT.isInteger()) {
 585       return getRegisterType(Context, getTypeToTransformTo(Context, VT));
 586     }
 587     assert(0 && "Unsupported extended type!");
 588     return EVT(MVT::Other); // Not reached
 589   }
 590
 591   /// getNumRegisters - Return the number of registers that this ValueType will
 592   /// eventually require.  This is one for any types promoted to live in larger
 593   /// registers, but may be more than one for types (like i64) that are split
 594   /// into pieces.  For types like i140, which are first promoted then expanded,
 595   /// it is the number of registers needed to hold all the bits of the original
 596   /// type.  For an i140 on a 32 bit machine this means 5 registers.
 597   unsigned getNumRegisters(LLVMContext &Context, EVT VT) const {
 598     if (VT.isSimple()) {
 599       assert((unsigned)VT.getSimpleVT().SimpleTy <
 600                 array_lengthof(NumRegistersForVT));
 601       return NumRegistersForVT[VT.getSimpleVT().SimpleTy];
 602     }
 603     if (VT.isVector()) {
 604       EVT VT1, VT2;
 605       unsigned NumIntermediates;
 606       return getVectorTypeBreakdown(Context, VT, VT1, NumIntermediates, VT2);
 607     }
 608     if (VT.isInteger()) {
 609       unsigned BitWidth = VT.getSizeInBits();
 610       unsigned RegWidth = getRegisterType(Context, VT).getSizeInBits();
 611       return (BitWidth + RegWidth - 1) / RegWidth;
 612     }
 613     assert(0 && "Unsupported extended type!");
 614     return 0; // Not reached
 615   }
 616
 617   /// ShouldShrinkFPConstant - If true, then instruction selection should
 618   /// seek to shrink the FP constant of the specified type to a smaller type
 619   /// in order to save space and / or reduce runtime.
 620   virtual bool ShouldShrinkFPConstant(EVT VT) const { return true; }
 621
 622   /// hasTargetDAGCombine - If true, the target has custom DAG combine
 623   /// transformations that it can perform for the specified node.
 624   bool hasTargetDAGCombine(ISD::NodeType NT) const {
 625     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
 626     return TargetDAGCombineArray[NT >> 3] & (1 << (NT&7));
 627   }
 628
 629   /// This function returns the maximum number of store operations permitted
 630   /// to replace a call to llvm.memset. The value is set by the target at the
 631   /// performance threshold for such a replacement.
 632   /// @brief Get maximum # of store operations permitted for llvm.memset
 633   unsigned getMaxStoresPerMemset() const { return maxStoresPerMemset; }
 634
 635   /// This function returns the maximum number of store operations permitted
 636   /// to replace a call to llvm.memcpy. The value is set by the target at the
 637   /// performance threshold for such a replacement.
 638   /// @brief Get maximum # of store operations permitted for llvm.memcpy
 639   unsigned getMaxStoresPerMemcpy() const { return maxStoresPerMemcpy; }
 640
 641   /// This function returns the maximum number of store operations permitted
 642   /// to replace a call to llvm.memmove. The value is set by the target at the
 643   /// performance threshold for such a replacement.
 644   /// @brief Get maximum # of store operations permitted for llvm.memmove
 645   unsigned getMaxStoresPerMemmove() const { return maxStoresPerMemmove; }
 646
 647   /// This function returns true if the target allows unaligned memory accesses.
 648   /// of the specified type. This is used, for example, in situations where an
 649   /// array copy/move/set is  converted to a sequence of store operations. It's
 650   /// use helps to ensure that such replacements don't generate code that causes
 651   /// an alignment error  (trap) on the target machine.
 652   /// @brief Determine if the target supports unaligned memory accesses.
 653   virtual bool allowsUnalignedMemoryAccesses(EVT VT) const {
 654     return false;
 655   }
 656
 657   /// This function returns true if the target would benefit from code placement
 658   /// optimization.
 659   /// @brief Determine if the target should perform code placement optimization.
 660   bool shouldOptimizeCodePlacement() const {
 661     return benefitFromCodePlacementOpt;
 662   }
 663
 664   /// getOptimalMemOpType - Returns the target specific optimal type for load
 665   /// and store operations as a result of memset, memcpy, and memmove lowering.
 666   /// It returns EVT::iAny if SelectionDAG should be responsible for
 667   /// determining it.
 668   virtual EVT getOptimalMemOpType(uint64_t Size, unsigned Align,
 669                                   bool isSrcConst, bool isSrcStr,
 670                                   SelectionDAG &DAG) const {
 671     return MVT::iAny;
 672   }
 673
 674   /// usesUnderscoreSetJmp - Determine if we should use _setjmp or setjmp
 675   /// to implement llvm.setjmp.
 676   bool usesUnderscoreSetJmp() const {
 677     return UseUnderscoreSetJmp;
 678   }
 679
 680   /// usesUnderscoreLongJmp - Determine if we should use _longjmp or longjmp
 681   /// to implement llvm.longjmp.
 682   bool usesUnderscoreLongJmp() const {
 683     return UseUnderscoreLongJmp;
 684   }
 685
 686   /// getStackPointerRegisterToSaveRestore - If a physical register, this
 687   /// specifies the register that llvm.savestack/llvm.restorestack should save
 688   /// and restore.
 689   unsigned getStackPointerRegisterToSaveRestore() const {
 690     return StackPointerRegisterToSaveRestore;
 691   }
 692
 693   /// getExceptionAddressRegister - If a physical register, this returns
 694   /// the register that receives the exception address on entry to a landing
 695   /// pad.
 696   unsigned getExceptionAddressRegister() const {
 697     return ExceptionPointerRegister;
 698   }
 699
 700   /// getExceptionSelectorRegister - If a physical register, this returns
 701   /// the register that receives the exception typeid on entry to a landing
 702   /// pad.
 703   unsigned getExceptionSelectorRegister() const {
 704     return ExceptionSelectorRegister;
 705   }
 706
 707   /// getJumpBufSize - returns the target's jmp_buf size in bytes (if never
 708   /// set, the default is 200)
 709   unsigned getJumpBufSize() const {
 710     return JumpBufSize;
 711   }
 712
 713   /// getJumpBufAlignment - returns the target's jmp_buf alignment in bytes
 714   /// (if never set, the default is 0)
 715   unsigned getJumpBufAlignment() const {
 716     return JumpBufAlignment;
 717   }
 718
 719   /// getIfCvtBlockLimit - returns the target specific if-conversion block size
 720   /// limit. Any block whose size is greater should not be predicated.
 721   unsigned getIfCvtBlockSizeLimit() const {
 722     return IfCvtBlockSizeLimit;
 723   }
 724
 725   /// getIfCvtDupBlockLimit - returns the target specific size limit for a
 726   /// block to be considered for duplication. Any block whose size is greater
 727   /// should not be duplicated to facilitate its predication.
 728   unsigned getIfCvtDupBlockSizeLimit() const {
 729     return IfCvtDupBlockSizeLimit;
 730   }
 731
 732   /// getPrefLoopAlignment - return the preferred loop alignment.
 733   ///
 734   unsigned getPrefLoopAlignment() const {
 735     return PrefLoopAlignment;
 736   }
 737
 738   /// getPreIndexedAddressParts - returns true by value, base pointer and
 739   /// offset pointer and addressing mode by reference if the node's address
 740   /// can be legally represented as pre-indexed load / store address.
 741   virtual bool getPreIndexedAddressParts(SDNode *N, SDValue &Base,
 742                                          SDValue &Offset,
 743                                          ISD::MemIndexedMode &AM,
 744                                          SelectionDAG &DAG) const {
 745     return false;
 746   }
 747
 748   /// getPostIndexedAddressParts - returns true by value, base pointer and
 749   /// offset pointer and addressing mode by reference if this node can be
 750   /// combined with a load / store to form a post-indexed load / store.
 751   virtual bool getPostIndexedAddressParts(SDNode *N, SDNode *Op,
 752                                           SDValue &Base, SDValue &Offset,
 753                                           ISD::MemIndexedMode &AM,
 754                                           SelectionDAG &DAG) const {
 755     return false;
 756   }
 757
 758   /// getJumpTableEncoding - Return the entry encoding for a jump table in the
 759   /// current function.  The returned value is a member of the
 760   /// MachineJumpTableInfo::JTEntryKind enum.
 761   virtual unsigned getJumpTableEncoding() const;
 762
 763   virtual const MCExpr *
 764   LowerCustomJumpTableEntry(const MachineJumpTableInfo *MJTI,
 765                             const MachineBasicBlock *MBB, unsigned uid,
 766                             MCContext &Ctx) const {
 767     assert(0 && "Need to implement this hook if target has custom JTIs");
 768   }
 769
 770   /// getPICJumpTableRelocaBase - Returns relocation base for the given PIC
 771   /// jumptable.
 772   virtual SDValue getPICJumpTableRelocBase(SDValue Table,
 773                                            SelectionDAG &DAG) const;
 774
 775   /// isOffsetFoldingLegal - Return true if folding a constant offset
 776   /// with the given GlobalAddress is legal.  It is frequently not legal in
 777   /// PIC relocation models.
 778   virtual bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const;
 779
 780   /// getFunctionAlignment - Return the Log2 alignment of this function.
 781   virtual unsigned getFunctionAlignment(const Function *) const = 0;
 782
 783   //===--------------------------------------------------------------------===//
 784   // TargetLowering Optimization Methods
 785   //
 786
 787   /// TargetLoweringOpt - A convenience struct that encapsulates a DAG, and two
 788   /// SDValues for returning information from TargetLowering to its clients
 789   /// that want to combine
 790   struct TargetLoweringOpt {
 791     SelectionDAG &DAG;
 792     bool ShrinkOps;
 793     SDValue Old;
 794     SDValue New;
 795
 796     explicit TargetLoweringOpt(SelectionDAG &InDAG, bool Shrink = false) :
 797       DAG(InDAG), ShrinkOps(Shrink) {}
 798
 799     bool CombineTo(SDValue O, SDValue N) {
 800       Old = O;
 801       New = N;
 802       return true;
 803     }
 804
 805     /// ShrinkDemandedConstant - Check to see if the specified operand of the
 806     /// specified instruction is a constant integer.  If so, check to see if
 807     /// there are any bits set in the constant that are not demanded.  If so,
 808     /// shrink the constant and return true.
 809     bool ShrinkDemandedConstant(SDValue Op, const APInt &Demanded);
 810
 811     /// ShrinkDemandedOp - Convert x+y to (VT)((SmallVT)x+(SmallVT)y) if the
 812     /// casts are free.  This uses isZExtFree and ZERO_EXTEND for the widening
 813     /// cast, but it could be generalized for targets with other types of
 814     /// implicit widening casts.
 815     bool ShrinkDemandedOp(SDValue Op, unsigned BitWidth, const APInt &Demanded,
 816                           DebugLoc dl);
 817   };
 818
 819   /// SimplifyDemandedBits - Look at Op.  At this point, we know that only the
 820   /// DemandedMask bits of the result of Op are ever used downstream.  If we can
 821   /// use this information to simplify Op, create a new simplified DAG node and
 822   /// return true, returning the original and new nodes in Old and New.
 823   /// Otherwise, analyze the expression and return a mask of KnownOne and
 824   /// KnownZero bits for the expression (used to simplify the caller).
 825   /// The KnownZero/One bits may only be accurate for those bits in the
 826   /// DemandedMask.
 827   bool SimplifyDemandedBits(SDValue Op, const APInt &DemandedMask,
 828                             APInt &KnownZero, APInt &KnownOne,
 829                             TargetLoweringOpt &TLO, unsigned Depth = 0) const;
 830
 831   /// computeMaskedBitsForTargetNode - Determine which of the bits specified in
 832   /// Mask are known to be either zero or one and return them in the
 833   /// KnownZero/KnownOne bitsets.
 834   virtual void computeMaskedBitsForTargetNode(const SDValue Op,
 835                                               const APInt &Mask,
 836                                               APInt &KnownZero,
 837                                               APInt &KnownOne,
 838                                               const SelectionDAG &DAG,
 839                                               unsigned Depth = 0) const;
 840
 841   /// ComputeNumSignBitsForTargetNode - This method can be implemented by
 842   /// targets that want to expose additional information about sign bits to the
 843   /// DAG Combiner.
 844   virtual unsigned ComputeNumSignBitsForTargetNode(SDValue Op,
 845                                                    unsigned Depth = 0) const;
 846
 847   struct DAGCombinerInfo {
 848     void *DC;  // The DAG Combiner object.
 849     bool BeforeLegalize;
 850     bool BeforeLegalizeOps;
 851     bool CalledByLegalizer;
 852   public:
 853     SelectionDAG &DAG;
 854
 855     DAGCombinerInfo(SelectionDAG &dag, bool bl, bool blo, bool cl, void *dc)
 856       : DC(dc), BeforeLegalize(bl), BeforeLegalizeOps(blo),
 857         CalledByLegalizer(cl), DAG(dag) {}
 858
 859     bool isBeforeLegalize() const { return BeforeLegalize; }
 860     bool isBeforeLegalizeOps() const { return BeforeLegalizeOps; }
 861     bool isCalledByLegalizer() const { return CalledByLegalizer; }
 862
 863     void AddToWorklist(SDNode *N);
 864     SDValue CombineTo(SDNode *N, const std::vector<SDValue> &To,
 865                       bool AddTo = true);
 866     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true);
 867     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo = true);
 868
 869     void CommitTargetLoweringOpt(const TargetLoweringOpt &TLO);
 870   };
 871
 872   /// SimplifySetCC - Try to simplify a setcc built with the specified operands
 873   /// and cc. If it is unable to simplify it, return a null SDValue.
 874   SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1,
 875                           ISD::CondCode Cond, bool foldBooleans,
 876                           DAGCombinerInfo &DCI, DebugLoc dl) const;
 877
 878   /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
 879   /// node is a GlobalAddress + offset.
 880   virtual bool
 881   isGAPlusOffset(SDNode *N, GlobalValue* &GA, int64_t &Offset) const;
 882
 883   /// PerformDAGCombine - This method will be invoked for all target nodes and
 884   /// for any target-independent nodes that the target has registered with
 885   /// invoke it for.
 886   ///
 887   /// The semantics are as follows:
 888   /// Return Value:
 889   ///   SDValue.Val == 0   - No change was made
 890   ///   SDValue.Val == N   - N was replaced, is dead, and is already handled.
 891   ///   otherwise          - N should be replaced by the returned Operand.
 892   ///
 893   /// In addition, methods provided by DAGCombinerInfo may be used to perform
 894   /// more complex transformations.
 895   ///
 896   virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
 897
 898   //===--------------------------------------------------------------------===//
 899   // TargetLowering Configuration Methods - These methods should be invoked by
 900   // the derived class constructor to configure this object for the target.
 901   //
 902
 903 protected:
 904   /// setUsesGlobalOffsetTable - Specify that this target does or doesn't use a
 905   /// GOT for PC-relative code.
 906   void setUsesGlobalOffsetTable(bool V) { UsesGlobalOffsetTable = V; }
 907
 908   /// setShiftAmountType - Describe the type that should be used for shift
 909   /// amounts.  This type defaults to the pointer type.
 910   void setShiftAmountType(MVT VT) { ShiftAmountTy = VT; }
 911
 912   /// setBooleanContents - Specify how the target extends the result of a
 913   /// boolean value from i1 to a wider type.  See getBooleanContents.
 914   void setBooleanContents(BooleanContent Ty) { BooleanContents = Ty; }
 915
 916   /// setSchedulingPreference - Specify the target scheduling preference.
 917   void setSchedulingPreference(SchedPreference Pref) {
 918     SchedPreferenceInfo = Pref;
 919   }
 920
 921   /// setUseUnderscoreSetJmp - Indicate whether this target prefers to
 922   /// use _setjmp to implement llvm.setjmp or the non _ version.
 923   /// Defaults to false.
 924   void setUseUnderscoreSetJmp(bool Val) {
 925     UseUnderscoreSetJmp = Val;
 926   }
 927
 928   /// setUseUnderscoreLongJmp - Indicate whether this target prefers to
 929   /// use _longjmp to implement llvm.longjmp or the non _ version.
 930   /// Defaults to false.
 931   void setUseUnderscoreLongJmp(bool Val) {
 932     UseUnderscoreLongJmp = Val;
 933   }
 934
 935   /// setStackPointerRegisterToSaveRestore - If set to a physical register, this
 936   /// specifies the register that llvm.savestack/llvm.restorestack should save
 937   /// and restore.
 938   void setStackPointerRegisterToSaveRestore(unsigned R) {
 939     StackPointerRegisterToSaveRestore = R;
 940   }
 941
 942   /// setExceptionPointerRegister - If set to a physical register, this sets
 943   /// the register that receives the exception address on entry to a landing
 944   /// pad.
 945   void setExceptionPointerRegister(unsigned R) {
 946     ExceptionPointerRegister = R;
 947   }
 948
 949   /// setExceptionSelectorRegister - If set to a physical register, this sets
 950   /// the register that receives the exception typeid on entry to a landing
 951   /// pad.
 952   void setExceptionSelectorRegister(unsigned R) {
 953     ExceptionSelectorRegister = R;
 954   }
 955
 956   /// SelectIsExpensive - Tells the code generator not to expand operations
 957   /// into sequences that use the select operations if possible.
 958   void setSelectIsExpensive() { SelectIsExpensive = true; }
 959
 960   /// setIntDivIsCheap - Tells the code generator that integer divide is
 961   /// expensive, and if possible, should be replaced by an alternate sequence
 962   /// of instructions not containing an integer divide.
 963   void setIntDivIsCheap(bool isCheap = true) { IntDivIsCheap = isCheap; }
 964
 965   /// setPow2DivIsCheap - Tells the code generator that it shouldn't generate
 966   /// srl/add/sra for a signed divide by power of two, and let the target handle
 967   /// it.
 968   void setPow2DivIsCheap(bool isCheap = true) { Pow2DivIsCheap = isCheap; }
 969
 970   /// addRegisterClass - Add the specified register class as an available
 971   /// regclass for the specified value type.  This indicates the selector can
 972   /// handle values of that class natively.
 973   void addRegisterClass(EVT VT, TargetRegisterClass *RC) {
 974     assert((unsigned)VT.getSimpleVT().SimpleTy < array_lengthof(RegClassForVT));
 975     AvailableRegClasses.push_back(std::make_pair(VT, RC));
 976     RegClassForVT[VT.getSimpleVT().SimpleTy] = RC;
 977   }
 978
 979   /// computeRegisterProperties - Once all of the register classes are added,
 980   /// this allows us to compute derived properties we expose.
 981   void computeRegisterProperties();
 982
 983   /// setOperationAction - Indicate that the specified operation does not work
 984   /// with the specified type and indicate what to do about it.
 985   void setOperationAction(unsigned Op, MVT VT,
 986                           LegalizeAction Action) {
 987     unsigned I = (unsigned)VT.SimpleTy;
 988     unsigned J = I & 31;
 989     I = I >> 5;
 990     OpActions[I][Op] &= ~(uint64_t(3UL) << (J*2));
 991     OpActions[I][Op] |= (uint64_t)Action << (J*2);
 992   }
 993
 994   /// setLoadExtAction - Indicate that the specified load with extension does
 995   /// not work with the with specified type and indicate what to do about it.
 996   void setLoadExtAction(unsigned ExtType, MVT VT,
 997                       LegalizeAction Action) {
 998     assert((unsigned)VT.SimpleTy*2 < 63 &&
 999            ExtType < array_lengthof(LoadExtActions) &&
1000            "Table isn't big enough!");
1001     LoadExtActions[ExtType] &= ~(uint64_t(3UL) << VT.SimpleTy*2);
1002     LoadExtActions[ExtType] |= (uint64_t)Action << VT.SimpleTy*2;
1003   }
1004
1005   /// setTruncStoreAction - Indicate that the specified truncating store does
1006   /// not work with the with specified type and indicate what to do about it.
1007   void setTruncStoreAction(MVT ValVT, MVT MemVT,
1008                            LegalizeAction Action) {
1009     assert((unsigned)ValVT.SimpleTy < array_lengthof(TruncStoreActions) &&
1010            (unsigned)MemVT.SimpleTy*2 < 63 &&
1011            "Table isn't big enough!");
1012     TruncStoreActions[ValVT.SimpleTy] &= ~(uint64_t(3UL)  << MemVT.SimpleTy*2);
1013     TruncStoreActions[ValVT.SimpleTy] |= (uint64_t)Action << MemVT.SimpleTy*2;
1014   }
1015
1016   /// setIndexedLoadAction - Indicate that the specified indexed load does or
1017   /// does not work with the with specified type and indicate what to do abort
1018   /// it. NOTE: All indexed mode loads are initialized to Expand in
1019   /// TargetLowering.cpp
1020   void setIndexedLoadAction(unsigned IdxMode, MVT VT,
1021                             LegalizeAction Action) {
1022     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1023            IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
1024            "Table isn't big enough!");
1025     IndexedModeActions[(unsigned)VT.SimpleTy][0][IdxMode] = (uint8_t)Action;
1026   }
1027
1028   /// setIndexedStoreAction - Indicate that the specified indexed store does or
1029   /// does not work with the with specified type and indicate what to do about
1030   /// it. NOTE: All indexed mode stores are initialized to Expand in
1031   /// TargetLowering.cpp
1032   void setIndexedStoreAction(unsigned IdxMode, MVT VT,
1033                              LegalizeAction Action) {
1034     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1035            IdxMode < array_lengthof(IndexedModeActions[0][1] ) &&
1036            "Table isn't big enough!");
1037     IndexedModeActions[(unsigned)VT.SimpleTy][1][IdxMode] = (uint8_t)Action;
1038   }
1039
1040   /// setConvertAction - Indicate that the specified conversion does or does
1041   /// not work with the with specified type and indicate what to do about it.
1042   void setConvertAction(MVT FromVT, MVT ToVT,
1043                         LegalizeAction Action) {
1044     assert((unsigned)FromVT.SimpleTy < array_lengthof(ConvertActions) &&
1045            (unsigned)ToVT.SimpleTy < MVT::LAST_VALUETYPE &&
1046            "Table isn't big enough!");
1047     ConvertActions[FromVT.SimpleTy] &= ~(uint64_t(3UL)  << ToVT.SimpleTy*2);
1048     ConvertActions[FromVT.SimpleTy] |= (uint64_t)Action << ToVT.SimpleTy*2;
1049   }
1050
1051   /// setCondCodeAction - Indicate that the specified condition code is or isn't
1052   /// supported on the target and indicate what to do about it.
1053   void setCondCodeAction(ISD::CondCode CC, MVT VT,
1054                          LegalizeAction Action) {
1055     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1056            (unsigned)CC < array_lengthof(CondCodeActions) &&
1057            "Table isn't big enough!");
1058     CondCodeActions[(unsigned)CC] &= ~(uint64_t(3UL)  << VT.SimpleTy*2);
1059     CondCodeActions[(unsigned)CC] |= (uint64_t)Action << VT.SimpleTy*2;
1060   }
1061
1062   /// AddPromotedToType - If Opc/OrigVT is specified as being promoted, the
1063   /// promotion code defaults to trying a larger integer/fp until it can find
1064   /// one that works.  If that default is insufficient, this method can be used
1065   /// by the target to override the default.
1066   void AddPromotedToType(unsigned Opc, MVT OrigVT, MVT DestVT) {
1067     PromoteToType[std::make_pair(Opc, OrigVT.SimpleTy)] = DestVT.SimpleTy;
1068   }
1069
1070   /// setTargetDAGCombine - Targets should invoke this method for each target
1071   /// independent node that they want to provide a custom DAG combiner for by
1072   /// implementing the PerformDAGCombine virtual method.
1073   void setTargetDAGCombine(ISD::NodeType NT) {
1074     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
1075     TargetDAGCombineArray[NT >> 3] |= 1 << (NT&7);
1076   }
1077
1078   /// setJumpBufSize - Set the target's required jmp_buf buffer size (in
1079   /// bytes); default is 200
1080   void setJumpBufSize(unsigned Size) {
1081     JumpBufSize = Size;
1082   }
1083
1084   /// setJumpBufAlignment - Set the target's required jmp_buf buffer
1085   /// alignment (in bytes); default is 0
1086   void setJumpBufAlignment(unsigned Align) {
1087     JumpBufAlignment = Align;
1088   }
1089
1090   /// setIfCvtBlockSizeLimit - Set the target's if-conversion block size
1091   /// limit (in number of instructions); default is 2.
1092   void setIfCvtBlockSizeLimit(unsigned Limit) {
1093     IfCvtBlockSizeLimit = Limit;
1094   }
1095
1096   /// setIfCvtDupBlockSizeLimit - Set the target's block size limit (in number
1097   /// of instructions) to be considered for code duplication during
1098   /// if-conversion; default is 2.
1099   void setIfCvtDupBlockSizeLimit(unsigned Limit) {
1100     IfCvtDupBlockSizeLimit = Limit;
1101   }
1102
1103   /// setPrefLoopAlignment - Set the target's preferred loop alignment. Default
1104   /// alignment is zero, it means the target does not care about loop alignment.
1105   void setPrefLoopAlignment(unsigned Align) {
1106     PrefLoopAlignment = Align;
1107   }
1108
1109 public:
1110
1111   virtual const TargetSubtarget *getSubtarget() {
1112     assert(0 && "Not Implemented");
1113     return NULL;    // this is here to silence compiler errors
1114   }
1115
1116   //===--------------------------------------------------------------------===//
1117   // Lowering methods - These methods must be implemented by targets so that
1118   // the SelectionDAGLowering code knows how to lower these.
1119   //
1120
1121   /// LowerFormalArguments - This hook must be implemented to lower the
1122   /// incoming (formal) arguments, described by the Ins array, into the
1123   /// specified DAG. The implementation should fill in the InVals array
1124   /// with legal-type argument values, and return the resulting token
1125   /// chain value.
1126   ///
1127   virtual SDValue
1128     LowerFormalArguments(SDValue Chain,
1129                          CallingConv::ID CallConv, bool isVarArg,
1130                          const SmallVectorImpl<ISD::InputArg> &Ins,
1131                          DebugLoc dl, SelectionDAG &DAG,
1132                          SmallVectorImpl<SDValue> &InVals) {
1133     assert(0 && "Not Implemented");
1134     return SDValue();    // this is here to silence compiler errors
1135   }
1136
1137   /// LowerCallTo - This function lowers an abstract call to a function into an
1138   /// actual call.  This returns a pair of operands.  The first element is the
1139   /// return value for the function (if RetTy is not VoidTy).  The second
1140   /// element is the outgoing token chain. It calls LowerCall to do the actual
1141   /// lowering.
1142   struct ArgListEntry {
1143     SDValue Node;
1144     const Type* Ty;
1145     bool isSExt  : 1;
1146     bool isZExt  : 1;
1147     bool isInReg : 1;
1148     bool isSRet  : 1;
1149     bool isNest  : 1;
1150     bool isByVal : 1;
1151     uint16_t Alignment;
1152
1153     ArgListEntry() : isSExt(false), isZExt(false), isInReg(false),
1154       isSRet(false), isNest(false), isByVal(false), Alignment(0) { }
1155   };
1156   typedef std::vector<ArgListEntry> ArgListTy;
1157   std::pair<SDValue, SDValue>
1158   LowerCallTo(SDValue Chain, const Type *RetTy, bool RetSExt, bool RetZExt,
1159               bool isVarArg, bool isInreg, unsigned NumFixedArgs,
1160               CallingConv::ID CallConv, bool isTailCall,
1161               bool isReturnValueUsed, SDValue Callee, ArgListTy &Args,
1162               SelectionDAG &DAG, DebugLoc dl, unsigned Order);
1163
1164   /// LowerCall - This hook must be implemented to lower calls into the
1165   /// the specified DAG. The outgoing arguments to the call are described
1166   /// by the Outs array, and the values to be returned by the call are
1167   /// described by the Ins array. The implementation should fill in the
1168   /// InVals array with legal-type return values from the call, and return
1169   /// the resulting token chain value.
1170   ///
1171   /// The isTailCall flag here is normative. If it is true, the
1172   /// implementation must emit a tail call. The
1173   /// IsEligibleForTailCallOptimization hook should be used to catch
1174   /// cases that cannot be handled.
1175   ///
1176   virtual SDValue
1177     LowerCall(SDValue Chain, SDValue Callee,
1178               CallingConv::ID CallConv, bool isVarArg, bool isTailCall,
1179               const SmallVectorImpl<ISD::OutputArg> &Outs,
1180               const SmallVectorImpl<ISD::InputArg> &Ins,
1181               DebugLoc dl, SelectionDAG &DAG,
1182               SmallVectorImpl<SDValue> &InVals) {
1183     assert(0 && "Not Implemented");
1184     return SDValue();    // this is here to silence compiler errors
1185   }
1186
1187   /// CanLowerReturn - This hook should be implemented to check whether the
1188   /// return values described by the Outs array can fit into the return
1189   /// registers.  If false is returned, an sret-demotion is performed.
1190   ///
1191   virtual bool CanLowerReturn(CallingConv::ID CallConv, bool isVarArg,
1192                const SmallVectorImpl<EVT> &OutTys,
1193                const SmallVectorImpl<ISD::ArgFlagsTy> &ArgsFlags,
1194                SelectionDAG &DAG)
1195   {
1196     // Return true by default to get preexisting behavior.
1197     return true;
1198   }
1199   /// LowerReturn - This hook must be implemented to lower outgoing
1200   /// return values, described by the Outs array, into the specified
1201   /// DAG. The implementation should return the resulting token chain
1202   /// value.
1203   ///
1204   virtual SDValue
1205     LowerReturn(SDValue Chain, CallingConv::ID CallConv, bool isVarArg,
1206                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1207                 DebugLoc dl, SelectionDAG &DAG) {
1208     assert(0 && "Not Implemented");
1209     return SDValue();    // this is here to silence compiler errors
1210   }
1211
1212   /// EmitTargetCodeForMemcpy - Emit target-specific code that performs a
1213   /// memcpy. This can be used by targets to provide code sequences for cases
1214   /// that don't fit the target's parameters for simple loads/stores and can be
1215   /// more efficient than using a library call. This function can return a null
1216   /// SDValue if the target declines to use custom code and a different
1217   /// lowering strategy should be used.
1218   ///
1219   /// If AlwaysInline is true, the size is constant and the target should not
1220   /// emit any calls and is strongly encouraged to attempt to emit inline code
1221   /// even if it is beyond the usual threshold because this intrinsic is being
1222   /// expanded in a place where calls are not feasible (e.g. within the prologue
1223   /// for another call). If the target chooses to decline an AlwaysInline
1224   /// request here, legalize will resort to using simple loads and stores.
1225   virtual SDValue
1226   EmitTargetCodeForMemcpy(SelectionDAG &DAG, DebugLoc dl,
1227                           SDValue Chain,
1228                           SDValue Op1, SDValue Op2,
1229                           SDValue Op3, unsigned Align,
1230                           bool AlwaysInline,
1231                           const Value *DstSV, uint64_t DstOff,
1232                           const Value *SrcSV, uint64_t SrcOff) {
1233     return SDValue();
1234   }
1235
1236   /// EmitTargetCodeForMemmove - Emit target-specific code that performs a
1237   /// memmove. This can be used by targets to provide code sequences for cases
1238   /// that don't fit the target's parameters for simple loads/stores and can be
1239   /// more efficient than using a library call. This function can return a null
1240   /// SDValue if the target declines to use custom code and a different
1241   /// lowering strategy should be used.
1242   virtual SDValue
1243   EmitTargetCodeForMemmove(SelectionDAG &DAG, DebugLoc dl,
1244                            SDValue Chain,
1245                            SDValue Op1, SDValue Op2,
1246                            SDValue Op3, unsigned Align,
1247                            const Value *DstSV, uint64_t DstOff,
1248                            const Value *SrcSV, uint64_t SrcOff) {
1249     return SDValue();
1250   }
1251
1252   /// EmitTargetCodeForMemset - Emit target-specific code that performs a
1253   /// memset. This can be used by targets to provide code sequences for cases
1254   /// that don't fit the target's parameters for simple stores and can be more
1255   /// efficient than using a library call. This function can return a null
1256   /// SDValue if the target declines to use custom code and a different
1257   /// lowering strategy should be used.
1258   virtual SDValue
1259   EmitTargetCodeForMemset(SelectionDAG &DAG, DebugLoc dl,
1260                           SDValue Chain,
1261                           SDValue Op1, SDValue Op2,
1262                           SDValue Op3, unsigned Align,
1263                           const Value *DstSV, uint64_t DstOff) {
1264     return SDValue();
1265   }
1266
1267   /// LowerOperationWrapper - This callback is invoked by the type legalizer
1268   /// to legalize nodes with an illegal operand type but legal result types.
1269   /// It replaces the LowerOperation callback in the type Legalizer.
1270   /// The reason we can not do away with LowerOperation entirely is that
1271   /// LegalizeDAG isn't yet ready to use this callback.
1272   /// TODO: Consider merging with ReplaceNodeResults.
1273
1274   /// The target places new result values for the node in Results (their number
1275   /// and types must exactly match those of the original return values of
1276   /// the node), or leaves Results empty, which indicates that the node is not
1277   /// to be custom lowered after all.
1278   /// The default implementation calls LowerOperation.
1279   virtual void LowerOperationWrapper(SDNode *N,
1280                                      SmallVectorImpl<SDValue> &Results,
1281                                      SelectionDAG &DAG);
1282
1283   /// LowerOperation - This callback is invoked for operations that are
1284   /// unsupported by the target, which are registered to use 'custom' lowering,
1285   /// and whose defined values are all legal.
1286   /// If the target has no operations that require custom lowering, it need not
1287   /// implement this.  The default implementation of this aborts.
1288   virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG);
1289
1290   /// ReplaceNodeResults - This callback is invoked when a node result type is
1291   /// illegal for the target, and the operation was registered to use 'custom'
1292   /// lowering for that result type.  The target places new result values for
1293   /// the node in Results (their number and types must exactly match those of
1294   /// the original return values of the node), or leaves Results empty, which
1295   /// indicates that the node is not to be custom lowered after all.
1296   ///
1297   /// If the target has no operations that require custom lowering, it need not
1298   /// implement this.  The default implementation aborts.
1299   virtual void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue> &Results,
1300                                   SelectionDAG &DAG) {
1301     assert(0 && "ReplaceNodeResults not implemented for this target!");
1302   }
1303
1304   /// IsEligibleForTailCallOptimization - Check whether the call is eligible for
1305   /// tail call optimization. Targets which want to do tail call optimization
1306   /// should override this function.
1307   virtual bool
1308   IsEligibleForTailCallOptimization(SDValue Callee,
1309                                     CallingConv::ID CalleeCC,
1310                                     bool isVarArg,
1311                                     const SmallVectorImpl<ISD::InputArg> &Ins,
1312                                     SelectionDAG& DAG) const {
1313     // Conservative default: no calls are eligible.
1314     return false;
1315   }
1316
1317   /// getTargetNodeName() - This method returns the name of a target specific
1318   /// DAG node.
1319   virtual const char *getTargetNodeName(unsigned Opcode) const;
1320
1321   /// createFastISel - This method returns a target specific FastISel object,
1322   /// or null if the target does not support "fast" ISel.
1323   virtual FastISel *
1324   createFastISel(MachineFunction &,
1325                  MachineModuleInfo *, DwarfWriter *,
1326                  DenseMap<const Value *, unsigned> &,
1327                  DenseMap<const BasicBlock *, MachineBasicBlock *> &,
1328                  DenseMap<const AllocaInst *, int> &
1329 #ifndef NDEBUG
1330                  , SmallSet<Instruction*, 8> &CatchInfoLost
1331 #endif
1332                  ) {
1333     return 0;
1334   }
1335
1336   //===--------------------------------------------------------------------===//
1337   // Inline Asm Support hooks
1338   //
1339
1340   /// ExpandInlineAsm - This hook allows the target to expand an inline asm
1341   /// call to be explicit llvm code if it wants to.  This is useful for
1342   /// turning simple inline asms into LLVM intrinsics, which gives the
1343   /// compiler more information about the behavior of the code.
1344   virtual bool ExpandInlineAsm(CallInst *CI) const {
1345     return false;
1346   }
1347
1348   enum ConstraintType {
1349     C_Register,            // Constraint represents specific register(s).
1350     C_RegisterClass,       // Constraint represents any of register(s) in class.
1351     C_Memory,              // Memory constraint.
1352     C_Other,               // Something else.
1353     C_Unknown              // Unsupported constraint.
1354   };
1355
1356   /// AsmOperandInfo - This contains information for each constraint that we are
1357   /// lowering.
1358   struct AsmOperandInfo : public InlineAsm::ConstraintInfo {
1359     /// ConstraintCode - This contains the actual string for the code, like "m".
1360     /// TargetLowering picks the 'best' code from ConstraintInfo::Codes that
1361     /// most closely matches the operand.
1362     std::string ConstraintCode;
1363
1364     /// ConstraintType - Information about the constraint code, e.g. Register,
1365     /// RegisterClass, Memory, Other, Unknown.
1366     TargetLowering::ConstraintType ConstraintType;
1367
1368     /// CallOperandval - If this is the result output operand or a
1369     /// clobber, this is null, otherwise it is the incoming operand to the
1370     /// CallInst.  This gets modified as the asm is processed.
1371     Value *CallOperandVal;
1372
1373     /// ConstraintVT - The ValueType for the operand value.
1374     EVT ConstraintVT;
1375
1376     /// isMatchingInputConstraint - Return true of this is an input operand that
1377     /// is a matching constraint like "4".
1378     bool isMatchingInputConstraint() const;
1379
1380     /// getMatchedOperand - If this is an input matching constraint, this method
1381     /// returns the output operand it matches.
1382     unsigned getMatchedOperand() const;
1383
1384     AsmOperandInfo(const InlineAsm::ConstraintInfo &info)
1385       : InlineAsm::ConstraintInfo(info),
1386         ConstraintType(TargetLowering::C_Unknown),
1387         CallOperandVal(0), ConstraintVT(MVT::Other) {
1388     }
1389   };
1390
1391   /// ComputeConstraintToUse - Determines the constraint code and constraint
1392   /// type to use for the specific AsmOperandInfo, setting
1393   /// OpInfo.ConstraintCode and OpInfo.ConstraintType.  If the actual operand
1394   /// being passed in is available, it can be passed in as Op, otherwise an
1395   /// empty SDValue can be passed. If hasMemory is true it means one of the asm
1396   /// constraint of the inline asm instruction being processed is 'm'.
1397   virtual void ComputeConstraintToUse(AsmOperandInfo &OpInfo,
1398                                       SDValue Op,
1399                                       bool hasMemory,
1400                                       SelectionDAG *DAG = 0) const;
1401
1402   /// getConstraintType - Given a constraint, return the type of constraint it
1403   /// is for this target.
1404   virtual ConstraintType getConstraintType(const std::string &Constraint) const;
1405
1406   /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1407   /// return a list of registers that can be used to satisfy the constraint.
1408   /// This should only be used for C_RegisterClass constraints.
1409   virtual std::vector<unsigned>
1410   getRegClassForInlineAsmConstraint(const std::string &Constraint,
1411                                     EVT VT) const;
1412
1413   /// getRegForInlineAsmConstraint - Given a physical register constraint (e.g.
1414   /// {edx}), return the register number and the register class for the
1415   /// register.
1416   ///
1417   /// Given a register class constraint, like 'r', if this corresponds directly
1418   /// to an LLVM register class, return a register of 0 and the register class
1419   /// pointer.
1420   ///
1421   /// This should only be used for C_Register constraints.  On error,
1422   /// this returns a register number of 0 and a null register class pointer..
1423   virtual std::pair<unsigned, const TargetRegisterClass*>
1424     getRegForInlineAsmConstraint(const std::string &Constraint,
1425                                  EVT VT) const;
1426
1427   /// LowerXConstraint - try to replace an X constraint, which matches anything,
1428   /// with another that has more specific requirements based on the type of the
1429   /// corresponding operand.  This returns null if there is no replacement to
1430   /// make.
1431   virtual const char *LowerXConstraint(EVT ConstraintVT) const;
1432
1433   /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
1434   /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is true
1435   /// it means one of the asm constraint of the inline asm instruction being
1436   /// processed is 'm'.
1437   virtual void LowerAsmOperandForConstraint(SDValue Op, char ConstraintLetter,
1438                                             bool hasMemory,
1439                                             std::vector<SDValue> &Ops,
1440                                             SelectionDAG &DAG) const;
1441
1442   //===--------------------------------------------------------------------===//
1443   // Instruction Emitting Hooks
1444   //
1445
1446   // EmitInstrWithCustomInserter - This method should be implemented by targets
1447   // that mark instructions with the 'usesCustomInserter' flag.  These
1448   // instructions are special in various ways, which require special support to
1449   // insert.  The specified MachineInstr is created but not inserted into any
1450   // basic blocks, and this method is called to expand it into a sequence of
1451   // instructions, potentially also creating new basic blocks and control flow.
1452   // When new basic blocks are inserted and the edges from MBB to its successors
1453   // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
1454   // DenseMap.
1455   virtual MachineBasicBlock *EmitInstrWithCustomInserter(MachineInstr *MI,
1456                                                          MachineBasicBlock *MBB,
1457                     DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const;
1458
1459   //===--------------------------------------------------------------------===//
1460   // Addressing mode description hooks (used by LSR etc).
1461   //
1462
1463   /// AddrMode - This represents an addressing mode of:
1464   ///    BaseGV + BaseOffs + BaseReg + Scale*ScaleReg
1465   /// If BaseGV is null,  there is no BaseGV.
1466   /// If BaseOffs is zero, there is no base offset.
1467   /// If HasBaseReg is false, there is no base register.
1468   /// If Scale is zero, there is no ScaleReg.  Scale of 1 indicates a reg with
1469   /// no scale.
1470   ///
1471   struct AddrMode {
1472     GlobalValue *BaseGV;
1473     int64_t      BaseOffs;
1474     bool         HasBaseReg;
1475     int64_t      Scale;
1476     AddrMode() : BaseGV(0), BaseOffs(0), HasBaseReg(false), Scale(0) {}
1477   };
1478
1479   /// isLegalAddressingMode - Return true if the addressing mode represented by
1480   /// AM is legal for this target, for a load/store of the specified type.
1481   /// The type may be VoidTy, in which case only return true if the addressing
1482   /// mode is legal for a load/store of any legal type.
1483   /// TODO: Handle pre/postinc as well.
1484   virtual bool isLegalAddressingMode(const AddrMode &AM, const Type *Ty) const;
1485
1486   /// isTruncateFree - Return true if it's free to truncate a value of
1487   /// type Ty1 to type Ty2. e.g. On x86 it's free to truncate a i32 value in
1488   /// register EAX to i16 by referencing its sub-register AX.
1489   virtual bool isTruncateFree(const Type *Ty1, const Type *Ty2) const {
1490     return false;
1491   }
1492
1493   virtual bool isTruncateFree(EVT VT1, EVT VT2) const {
1494     return false;
1495   }
1496
1497   /// isZExtFree - Return true if any actual instruction that defines a
1498   /// value of type Ty1 implicitly zero-extends the value to Ty2 in the result
1499   /// register. This does not necessarily include registers defined in
1500   /// unknown ways, such as incoming arguments, or copies from unknown
1501   /// virtual registers. Also, if isTruncateFree(Ty2, Ty1) is true, this
1502   /// does not necessarily apply to truncate instructions. e.g. on x86-64,
1503   /// all instructions that define 32-bit values implicit zero-extend the
1504   /// result out to 64 bits.
1505   virtual bool isZExtFree(const Type *Ty1, const Type *Ty2) const {
1506     return false;
1507   }
1508
1509   virtual bool isZExtFree(EVT VT1, EVT VT2) const {
1510     return false;
1511   }
1512
1513   /// isNarrowingProfitable - Return true if it's profitable to narrow
1514   /// operations of type VT1 to VT2. e.g. on x86, it's profitable to narrow
1515   /// from i32 to i8 but not from i32 to i16.
1516   virtual bool isNarrowingProfitable(EVT VT1, EVT VT2) const {
1517     return false;
1518   }
1519
1520   /// isLegalICmpImmediate - Return true if the specified immediate is legal
1521   /// icmp immediate, that is the target has icmp instructions which can compare
1522   /// a register against the immediate without having to materialize the
1523   /// immediate into a register.
1524   virtual bool isLegalICmpImmediate(int64_t Imm) const {
1525     return true;
1526   }
1527
1528   //===--------------------------------------------------------------------===//
1529   // Div utility functions
1530   //
1531   SDValue BuildSDIV(SDNode *N, SelectionDAG &DAG,
1532                       std::vector<SDNode*>* Created) const;
1533   SDValue BuildUDIV(SDNode *N, SelectionDAG &DAG,
1534                       std::vector<SDNode*>* Created) const;
1535
1536
1537   //===--------------------------------------------------------------------===//
1538   // Runtime Library hooks
1539   //
1540
1541   /// setLibcallName - Rename the default libcall routine name for the specified
1542   /// libcall.
1543   void setLibcallName(RTLIB::Libcall Call, const char *Name) {
1544     LibcallRoutineNames[Call] = Name;
1545   }
1546
1547   /// getLibcallName - Get the libcall routine name for the specified libcall.
1548   ///
1549   const char *getLibcallName(RTLIB::Libcall Call) const {
1550     return LibcallRoutineNames[Call];
1551   }
1552
1553   /// setCmpLibcallCC - Override the default CondCode to be used to test the
1554   /// result of the comparison libcall against zero.
1555   void setCmpLibcallCC(RTLIB::Libcall Call, ISD::CondCode CC) {
1556     CmpLibcallCCs[Call] = CC;
1557   }
1558
1559   /// getCmpLibcallCC - Get the CondCode that's to be used to test the result of
1560   /// the comparison libcall against zero.
1561   ISD::CondCode getCmpLibcallCC(RTLIB::Libcall Call) const {
1562     return CmpLibcallCCs[Call];
1563   }
1564
1565   /// setLibcallCallingConv - Set the CallingConv that should be used for the
1566   /// specified libcall.
1567   void setLibcallCallingConv(RTLIB::Libcall Call, CallingConv::ID CC) {
1568     LibcallCallingConvs[Call] = CC;
1569   }
1570
1571   /// getLibcallCallingConv - Get the CallingConv that should be used for the
1572   /// specified libcall.
1573   CallingConv::ID getLibcallCallingConv(RTLIB::Libcall Call) const {
1574     return LibcallCallingConvs[Call];
1575   }
1576
1577 private:
1578   TargetMachine &TM;
1579   const TargetData *TD;
1580   TargetLoweringObjectFile &TLOF;
1581
1582   /// PointerTy - The type to use for pointers, usually i32 or i64.
1583   ///
1584   MVT PointerTy;
1585
1586   /// IsLittleEndian - True if this is a little endian target.
1587   ///
1588   bool IsLittleEndian;
1589
1590   /// UsesGlobalOffsetTable - True if this target uses a GOT for PIC codegen.
1591   ///
1592   bool UsesGlobalOffsetTable;
1593
1594   /// SelectIsExpensive - Tells the code generator not to expand operations
1595   /// into sequences that use the select operations if possible.
1596   bool SelectIsExpensive;
1597
1598   /// IntDivIsCheap - Tells the code generator not to expand integer divides by
1599   /// constants into a sequence of muls, adds, and shifts.  This is a hack until
1600   /// a real cost model is in place.  If we ever optimize for size, this will be
1601   /// set to true unconditionally.
1602   bool IntDivIsCheap;
1603
1604   /// Pow2DivIsCheap - Tells the code generator that it shouldn't generate
1605   /// srl/add/sra for a signed divide by power of two, and let the target handle
1606   /// it.
1607   bool Pow2DivIsCheap;
1608
1609   /// UseUnderscoreSetJmp - This target prefers to use _setjmp to implement
1610   /// llvm.setjmp.  Defaults to false.
1611   bool UseUnderscoreSetJmp;
1612
1613   /// UseUnderscoreLongJmp - This target prefers to use _longjmp to implement
1614   /// llvm.longjmp.  Defaults to false.
1615   bool UseUnderscoreLongJmp;
1616
1617   /// ShiftAmountTy - The type to use for shift amounts, usually i8 or whatever
1618   /// PointerTy is.
1619   MVT ShiftAmountTy;
1620
1621   /// BooleanContents - Information about the contents of the high-bits in
1622   /// boolean values held in a type wider than i1.  See getBooleanContents.
1623   BooleanContent BooleanContents;
1624
1625   /// SchedPreferenceInfo - The target scheduling preference: shortest possible
1626   /// total cycles or lowest register usage.
1627   SchedPreference SchedPreferenceInfo;
1628
1629   /// JumpBufSize - The size, in bytes, of the target's jmp_buf buffers
1630   unsigned JumpBufSize;
1631
1632   /// JumpBufAlignment - The alignment, in bytes, of the target's jmp_buf
1633   /// buffers
1634   unsigned JumpBufAlignment;
1635
1636   /// IfCvtBlockSizeLimit - The maximum allowed size for a block to be
1637   /// if-converted.
1638   unsigned IfCvtBlockSizeLimit;
1639
1640   /// IfCvtDupBlockSizeLimit - The maximum allowed size for a block to be
1641   /// duplicated during if-conversion.
1642   unsigned IfCvtDupBlockSizeLimit;
1643
1644   /// PrefLoopAlignment - The perferred loop alignment.
1645   ///
1646   unsigned PrefLoopAlignment;
1647
1648   /// StackPointerRegisterToSaveRestore - If set to a physical register, this
1649   /// specifies the register that llvm.savestack/llvm.restorestack should save
1650   /// and restore.
1651   unsigned StackPointerRegisterToSaveRestore;
1652
1653   /// ExceptionPointerRegister - If set to a physical register, this specifies
1654   /// the register that receives the exception address on entry to a landing
1655   /// pad.
1656   unsigned ExceptionPointerRegister;
1657
1658   /// ExceptionSelectorRegister - If set to a physical register, this specifies
1659   /// the register that receives the exception typeid on entry to a landing
1660   /// pad.
1661   unsigned ExceptionSelectorRegister;
1662
1663   /// RegClassForVT - This indicates the default register class to use for
1664   /// each ValueType the target supports natively.
1665   TargetRegisterClass *RegClassForVT[MVT::LAST_VALUETYPE];
1666   unsigned char NumRegistersForVT[MVT::LAST_VALUETYPE];
1667   EVT RegisterTypeForVT[MVT::LAST_VALUETYPE];
1668
1669   /// TransformToType - For any value types we are promoting or expanding, this
1670   /// contains the value type that we are changing to.  For Expanded types, this
1671   /// contains one step of the expand (e.g. i64 -> i32), even if there are
1672   /// multiple steps required (e.g. i64 -> i16).  For types natively supported
1673   /// by the system, this holds the same type (e.g. i32 -> i32).
1674   EVT TransformToType[MVT::LAST_VALUETYPE];
1675
1676   /// OpActions - For each operation and each value type, keep a LegalizeAction
1677   /// that indicates how instruction selection should deal with the operation.
1678   /// Most operations are Legal (aka, supported natively by the target), but
1679   /// operations that are not should be described.  Note that operations on
1680   /// non-legal value types are not described here.
1681   /// This array is accessed using VT.getSimpleVT(), so it is subject to
1682   /// the MVT::MAX_ALLOWED_VALUETYPE * 2 bits.
1683   uint64_t OpActions[MVT::MAX_ALLOWED_VALUETYPE/(sizeof(uint64_t)*4)][ISD::BUILTIN_OP_END];
1684
1685   /// LoadExtActions - For each load of load extension type and each value type,
1686   /// keep a LegalizeAction that indicates how instruction selection should deal
1687   /// with the load.
1688   uint64_t LoadExtActions[ISD::LAST_LOADEXT_TYPE];
1689
1690   /// TruncStoreActions - For each truncating store, keep a LegalizeAction that
1691   /// indicates how instruction selection should deal with the store.
1692   uint64_t TruncStoreActions[MVT::LAST_VALUETYPE];
1693
1694   /// IndexedModeActions - For each indexed mode and each value type,
1695   /// keep a pair of LegalizeAction that indicates how instruction
1696   /// selection should deal with the load / store.  The first
1697   /// dimension is now the value_type for the reference.  The second
1698   /// dimension is the load [0] vs. store[1].  The third dimension
1699   /// represents the various modes for load store.
1700   uint8_t IndexedModeActions[MVT::LAST_VALUETYPE][2][ISD::LAST_INDEXED_MODE];
1701
1702   /// ConvertActions - For each conversion from source type to destination type,
1703   /// keep a LegalizeAction that indicates how instruction selection should
1704   /// deal with the conversion.
1705   /// Currently, this is used only for floating->floating conversions
1706   /// (FP_EXTEND and FP_ROUND).
1707   uint64_t ConvertActions[MVT::LAST_VALUETYPE];
1708
1709   /// CondCodeActions - For each condition code (ISD::CondCode) keep a
1710   /// LegalizeAction that indicates how instruction selection should
1711   /// deal with the condition code.
1712   uint64_t CondCodeActions[ISD::SETCC_INVALID];
1713
1714   ValueTypeActionImpl ValueTypeActions;
1715
1716   std::vector<std::pair<EVT, TargetRegisterClass*> > AvailableRegClasses;
1717
1718   /// TargetDAGCombineArray - Targets can specify ISD nodes that they would
1719   /// like PerformDAGCombine callbacks for by calling setTargetDAGCombine(),
1720   /// which sets a bit in this array.
1721   unsigned char
1722   TargetDAGCombineArray[(ISD::BUILTIN_OP_END+CHAR_BIT-1)/CHAR_BIT];
1723
1724   /// PromoteToType - For operations that must be promoted to a specific type,
1725   /// this holds the destination type.  This map should be sparse, so don't hold
1726   /// it as an array.
1727   ///
1728   /// Targets add entries to this map with AddPromotedToType(..), clients access
1729   /// this with getTypeToPromoteTo(..).
1730   std::map<std::pair<unsigned, MVT::SimpleValueType>, MVT::SimpleValueType>
1731     PromoteToType;
1732
1733   /// LibcallRoutineNames - Stores the name each libcall.
1734   ///
1735   const char *LibcallRoutineNames[RTLIB::UNKNOWN_LIBCALL];
1736
1737   /// CmpLibcallCCs - The ISD::CondCode that should be used to test the result
1738   /// of each of the comparison libcall against zero.
1739   ISD::CondCode CmpLibcallCCs[RTLIB::UNKNOWN_LIBCALL];
1740
1741   /// LibcallCallingConvs - Stores the CallingConv that should be used for each
1742   /// libcall.
1743   CallingConv::ID LibcallCallingConvs[RTLIB::UNKNOWN_LIBCALL];
1744
1745 protected:
1746   /// When lowering \@llvm.memset this field specifies the maximum number of
1747   /// store operations that may be substituted for the call to memset. Targets
1748   /// must set this value based on the cost threshold for that target. Targets
1749   /// should assume that the memset will be done using as many of the largest
1750   /// store operations first, followed by smaller ones, if necessary, per
1751   /// alignment restrictions. For example, storing 9 bytes on a 32-bit machine
1752   /// with 16-bit alignment would result in four 2-byte stores and one 1-byte
1753   /// store.  This only applies to setting a constant array of a constant size.
1754   /// @brief Specify maximum number of store instructions per memset call.
1755   unsigned maxStoresPerMemset;
1756
1757   /// When lowering \@llvm.memcpy this field specifies the maximum number of
1758   /// store operations that may be substituted for a call to memcpy. Targets
1759   /// must set this value based on the cost threshold for that target. Targets
1760   /// should assume that the memcpy will be done using as many of the largest
1761   /// store operations first, followed by smaller ones, if necessary, per
1762   /// alignment restrictions. For example, storing 7 bytes on a 32-bit machine
1763   /// with 32-bit alignment would result in one 4-byte store, a one 2-byte store
1764   /// and one 1-byte store. This only applies to copying a constant array of
1765   /// constant size.
1766   /// @brief Specify maximum bytes of store instructions per memcpy call.
1767   unsigned maxStoresPerMemcpy;
1768
1769   /// When lowering \@llvm.memmove this field specifies the maximum number of
1770   /// store instructions that may be substituted for a call to memmove. Targets
1771   /// must set this value based on the cost threshold for that target. Targets
1772   /// should assume that the memmove will be done using as many of the largest
1773   /// store operations first, followed by smaller ones, if necessary, per
1774   /// alignment restrictions. For example, moving 9 bytes on a 32-bit machine
1775   /// with 8-bit alignment would result in nine 1-byte stores.  This only
1776   /// applies to copying a constant array of constant size.
1777   /// @brief Specify maximum bytes of store instructions per memmove call.
1778   unsigned maxStoresPerMemmove;
1779
1780   /// This field specifies whether the target can benefit from code placement
1781   /// optimization.
1782   bool benefitFromCodePlacementOpt;
1783 };
1784 } // end llvm namespace
1785
1786 #endif