include/llvm/Target/TargetLowering.h

   1 //===-- llvm/Target/TargetLowering.h - Target Lowering Info -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes how to lower LLVM code to machine code.  This has two
  11 // main components:
  12 //
  13 //  1. Which ValueTypes are natively supported by the target.
  14 //  2. Which operations are supported for supported ValueTypes.
  15 //  3. Cost thresholds for alternative implementations of certain operations.
  16 //
  17 // In addition it has a few other components, like information about FP
  18 // immediates.
  19 //
  20 //===----------------------------------------------------------------------===//
  21
  22 #ifndef LLVM_TARGET_TARGETLOWERING_H
  23 #define LLVM_TARGET_TARGETLOWERING_H
  24
  25 #include "llvm/Constants.h"
  26 #include "llvm/InlineAsm.h"
  27 #include "llvm/Instructions.h"
  28 #include "llvm/CodeGen/SelectionDAGNodes.h"
  29 #include "llvm/CodeGen/RuntimeLibcalls.h"
  30 #include "llvm/ADT/APFloat.h"
  31 #include "llvm/ADT/DenseMap.h"
  32 #include "llvm/ADT/SmallSet.h"
  33 #include "llvm/ADT/STLExtras.h"
  34 #include <map>
  35 #include <vector>
  36
  37 namespace llvm {
  38   class AllocaInst;
  39   class Function;
  40   class FastISel;
  41   class MachineBasicBlock;
  42   class MachineFunction;
  43   class MachineFrameInfo;
  44   class MachineInstr;
  45   class MachineModuleInfo;
  46   class SDNode;
  47   class SDValue;
  48   class SelectionDAG;
  49   class TargetData;
  50   class TargetMachine;
  51   class TargetRegisterClass;
  52   class TargetSubtarget;
  53   class Value;
  54   class VectorType;
  55
  56 //===----------------------------------------------------------------------===//
  57 /// TargetLowering - This class defines information used to lower LLVM code to
  58 /// legal SelectionDAG operators that the target instruction selector can accept
  59 /// natively.
  60 ///
  61 /// This class also defines callbacks that targets must implement to lower
  62 /// target-specific constructs to SelectionDAG operators.
  63 ///
  64 class TargetLowering {
  65 public:
  66   /// LegalizeAction - This enum indicates whether operations are valid for a
  67   /// target, and if not, what action should be used to make them valid.
  68   enum LegalizeAction {
  69     Legal,      // The target natively supports this operation.
  70     Promote,    // This operation should be executed in a larger type.
  71     Expand,     // Try to expand this to other ops, otherwise use a libcall.
  72     Custom      // Use the LowerOperation hook to implement custom lowering.
  73   };
  74
  75   enum OutOfRangeShiftAmount {
  76     Undefined,  // Oversized shift amounts are undefined (default).
  77     Mask,       // Shift amounts are auto masked (anded) to value size.
  78     Extend      // Oversized shift pulls in zeros or sign bits.
  79   };
  80
  81   enum BooleanContent { // How the target represents true/false values.
  82     UndefinedBooleanContent,    // Only bit 0 counts, the rest can hold garbage.
  83     ZeroOrOneBooleanContent,        // All bits zero except for bit 0.
  84     ZeroOrNegativeOneBooleanContent // All bits equal to bit 0.
  85   };
  86
  87   enum SchedPreference {
  88     SchedulingForLatency,          // Scheduling for shortest total latency.
  89     SchedulingForRegPressure       // Scheduling for lowest register pressure.
  90   };
  91
  92   explicit TargetLowering(TargetMachine &TM);
  93   virtual ~TargetLowering();
  94
  95   TargetMachine &getTargetMachine() const { return TM; }
  96   const TargetData *getTargetData() const { return TD; }
  97
  98   bool isBigEndian() const { return !IsLittleEndian; }
  99   bool isLittleEndian() const { return IsLittleEndian; }
 100   MVT getPointerTy() const { return PointerTy; }
 101   MVT getShiftAmountTy() const { return ShiftAmountTy; }
 102   OutOfRangeShiftAmount getShiftAmountFlavor() const {return ShiftAmtHandling; }
 103
 104   /// usesGlobalOffsetTable - Return true if this target uses a GOT for PIC
 105   /// codegen.
 106   bool usesGlobalOffsetTable() const { return UsesGlobalOffsetTable; }
 107
 108   /// isSelectExpensive - Return true if the select operation is expensive for
 109   /// this target.
 110   bool isSelectExpensive() const { return SelectIsExpensive; }
 111
 112   /// isIntDivCheap() - Return true if integer divide is usually cheaper than
 113   /// a sequence of several shifts, adds, and multiplies for this target.
 114   bool isIntDivCheap() const { return IntDivIsCheap; }
 115
 116   /// isPow2DivCheap() - Return true if pow2 div is cheaper than a chain of
 117   /// srl/add/sra.
 118   bool isPow2DivCheap() const { return Pow2DivIsCheap; }
 119
 120   /// getSetCCResultType - Return the ValueType of the result of setcc
 121   /// operations.
 122   virtual MVT getSetCCResultType(const SDValue &) const;
 123
 124   /// getBooleanContents - For targets without i1 registers, this gives the
 125   /// nature of the high-bits of boolean values held in types wider than i1.
 126   /// "Boolean values" are special true/false values produced by nodes like
 127   /// SETCC and consumed (as the condition) by nodes like SELECT and BRCOND.
 128   /// Not to be confused with general values promoted from i1.
 129   BooleanContent getBooleanContents() const { return BooleanContents;}
 130
 131   /// getSchedulingPreference - Return target scheduling preference.
 132   SchedPreference getSchedulingPreference() const {
 133     return SchedPreferenceInfo;
 134   }
 135
 136   /// getRegClassFor - Return the register class that should be used for the
 137   /// specified value type.  This may only be called on legal types.
 138   TargetRegisterClass *getRegClassFor(MVT VT) const {
 139     assert((unsigned)VT.getSimpleVT() < array_lengthof(RegClassForVT));
 140     TargetRegisterClass *RC = RegClassForVT[VT.getSimpleVT()];
 141     assert(RC && "This value type is not natively supported!");
 142     return RC;
 143   }
 144
 145   /// isTypeLegal - Return true if the target has native support for the
 146   /// specified value type.  This means that it has a register that directly
 147   /// holds it without promotions or expansions.
 148   bool isTypeLegal(MVT VT) const {
 149     assert(!VT.isSimple() ||
 150            (unsigned)VT.getSimpleVT() < array_lengthof(RegClassForVT));
 151     return VT.isSimple() && RegClassForVT[VT.getSimpleVT()] != 0;
 152   }
 153
 154   class ValueTypeActionImpl {
 155     /// ValueTypeActions - This is a bitvector that contains two bits for each
 156     /// value type, where the two bits correspond to the LegalizeAction enum.
 157     /// This can be queried with "getTypeAction(VT)".
 158     uint32_t ValueTypeActions[2];
 159   public:
 160     ValueTypeActionImpl() {
 161       ValueTypeActions[0] = ValueTypeActions[1] = 0;
 162     }
 163     ValueTypeActionImpl(const ValueTypeActionImpl &RHS) {
 164       ValueTypeActions[0] = RHS.ValueTypeActions[0];
 165       ValueTypeActions[1] = RHS.ValueTypeActions[1];
 166     }
 167
 168     LegalizeAction getTypeAction(MVT VT) const {
 169       if (VT.isExtended()) {
 170         if (VT.isVector()) {
 171           // First try vector widening
 172           return Promote;
 173         }
 174         if (VT.isInteger())
 175           // First promote to a power-of-two size, then expand if necessary.
 176           return VT == VT.getRoundIntegerType() ? Expand : Promote;
 177         assert(0 && "Unsupported extended type!");
 178         return Legal;
 179       }
 180       unsigned I = VT.getSimpleVT();
 181       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 182       return (LegalizeAction)((ValueTypeActions[I>>4] >> ((2*I) & 31)) & 3);
 183     }
 184     void setTypeAction(MVT VT, LegalizeAction Action) {
 185       unsigned I = VT.getSimpleVT();
 186       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 187       ValueTypeActions[I>>4] |= Action << ((I*2) & 31);
 188     }
 189   };
 190
 191   const ValueTypeActionImpl &getValueTypeActions() const {
 192     return ValueTypeActions;
 193   }
 194
 195   /// getTypeAction - Return how we should legalize values of this type, either
 196   /// it is already legal (return 'Legal') or we need to promote it to a larger
 197   /// type (return 'Promote'), or we need to expand it into multiple registers
 198   /// of smaller integer type (return 'Expand').  'Custom' is not an option.
 199   LegalizeAction getTypeAction(MVT VT) const {
 200     return ValueTypeActions.getTypeAction(VT);
 201   }
 202
 203   /// getTypeToTransformTo - For types supported by the target, this is an
 204   /// identity function.  For types that must be promoted to larger types, this
 205   /// returns the larger type to promote to.  For integer types that are larger
 206   /// than the largest integer register, this contains one step in the expansion
 207   /// to get to the smaller register. For illegal floating point types, this
 208   /// returns the integer type to transform to.
 209   MVT getTypeToTransformTo(MVT VT) const {
 210     if (VT.isSimple()) {
 211       assert((unsigned)VT.getSimpleVT() < array_lengthof(TransformToType));
 212       MVT NVT = TransformToType[VT.getSimpleVT()];
 213       assert(getTypeAction(NVT) != Promote &&
 214              "Promote may not follow Expand or Promote");
 215       return NVT;
 216     }
 217
 218     if (VT.isVector()) {
 219       unsigned NumElts = VT.getVectorNumElements();
 220       MVT EltVT = VT.getVectorElementType();
 221       return (NumElts == 1) ? EltVT : MVT::getVectorVT(EltVT, NumElts / 2);
 222     } else if (VT.isInteger()) {
 223       MVT NVT = VT.getRoundIntegerType();
 224       if (NVT == VT)
 225         // Size is a power of two - expand to half the size.
 226         return MVT::getIntegerVT(VT.getSizeInBits() / 2);
 227       else
 228         // Promote to a power of two size, avoiding multi-step promotion.
 229         return getTypeAction(NVT) == Promote ? getTypeToTransformTo(NVT) : NVT;
 230     }
 231     assert(0 && "Unsupported extended type!");
 232     return MVT(); // Not reached
 233   }
 234
 235   /// getTypeToExpandTo - For types supported by the target, this is an
 236   /// identity function.  For types that must be expanded (i.e. integer types
 237   /// that are larger than the largest integer register or illegal floating
 238   /// point types), this returns the largest legal type it will be expanded to.
 239   MVT getTypeToExpandTo(MVT VT) const {
 240     assert(!VT.isVector());
 241     while (true) {
 242       switch (getTypeAction(VT)) {
 243       case Legal:
 244         return VT;
 245       case Expand:
 246         VT = getTypeToTransformTo(VT);
 247         break;
 248       default:
 249         assert(false && "Type is not legal nor is it to be expanded!");
 250         return VT;
 251       }
 252     }
 253     return VT;
 254   }
 255
 256   /// getVectorTypeBreakdown - Vector types are broken down into some number of
 257   /// legal first class types.  For example, MVT::v8f32 maps to 2 MVT::v4f32
 258   /// with Altivec or SSE1, or 8 promoted MVT::f64 values with the X86 FP stack.
 259   /// Similarly, MVT::v2i64 turns into 4 MVT::i32 values with both PPC and X86.
 260   ///
 261   /// This method returns the number of registers needed, and the VT for each
 262   /// register.  It also returns the VT and quantity of the intermediate values
 263   /// before they are promoted/expanded.
 264   ///
 265   unsigned getVectorTypeBreakdown(MVT VT,
 266                                   MVT &IntermediateVT,
 267                                   unsigned &NumIntermediates,
 268                                   MVT &RegisterVT) const;
 269
 270   /// getTgtMemIntrinsic: Given an intrinsic, checks if on the target the
 271   /// intrinsic will need to map to a MemIntrinsicNode (touches memory). If
 272   /// this is the case, it returns true and store the intrinsic
 273   /// information into the IntrinsicInfo that was passed to the function.
 274   typedef struct IntrinsicInfo {
 275     unsigned     opc;         // target opcode
 276     MVT          memVT;       // memory VT
 277     const Value* ptrVal;      // value representing memory location
 278     int          offset;      // offset off of ptrVal
 279     unsigned     align;       // alignment
 280     bool         vol;         // is volatile?
 281     bool         readMem;     // reads memory?
 282     bool         writeMem;    // writes memory?
 283   } IntrinisicInfo;
 284
 285   virtual bool getTgtMemIntrinsic(IntrinsicInfo& Info,
 286                                   CallInst &I, unsigned Intrinsic) {
 287     return false;
 288   }
 289
 290   /// getWidenVectorType: given a vector type, returns the type to widen to
 291   /// (e.g., v7i8 to v8i8). If the vector type is legal, it returns itself.
 292   /// If there is no vector type that we want to widen to, returns MVT::Other
 293   /// When and were to widen is target dependent based on the cost of
 294   /// scalarizing vs using the wider vector type.
 295   virtual MVT getWidenVectorType(MVT VT);
 296
 297   typedef std::vector<APFloat>::const_iterator legal_fpimm_iterator;
 298   legal_fpimm_iterator legal_fpimm_begin() const {
 299     return LegalFPImmediates.begin();
 300   }
 301   legal_fpimm_iterator legal_fpimm_end() const {
 302     return LegalFPImmediates.end();
 303   }
 304
 305   /// isShuffleMaskLegal - Targets can use this to indicate that they only
 306   /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
 307   /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
 308   /// are assumed to be legal.
 309   virtual bool isShuffleMaskLegal(SDValue Mask, MVT VT) const {
 310     return true;
 311   }
 312
 313   /// isVectorClearMaskLegal - Similar to isShuffleMaskLegal. This is
 314   /// used by Targets can use this to indicate if there is a suitable
 315   /// VECTOR_SHUFFLE that can be used to replace a VAND with a constant
 316   /// pool entry.
 317   virtual bool isVectorClearMaskLegal(const std::vector<SDValue> &BVOps,
 318                                       MVT EVT,
 319                                       SelectionDAG &DAG) const {
 320     return false;
 321   }
 322
 323   /// getOperationAction - Return how this operation should be treated: either
 324   /// it is legal, needs to be promoted to a larger size, needs to be
 325   /// expanded to some other code sequence, or the target has a custom expander
 326   /// for it.
 327   LegalizeAction getOperationAction(unsigned Op, MVT VT) const {
 328     if (VT.isExtended()) return Expand;
 329     assert(Op < array_lengthof(OpActions) &&
 330            (unsigned)VT.getSimpleVT() < sizeof(OpActions[0])*4 &&
 331            "Table isn't big enough!");
 332     return (LegalizeAction)((OpActions[Op] >> (2*VT.getSimpleVT())) & 3);
 333   }
 334
 335   /// isOperationLegal - Return true if the specified operation is legal on this
 336   /// target.
 337   bool isOperationLegal(unsigned Op, MVT VT) const {
 338     return (VT == MVT::Other || isTypeLegal(VT)) &&
 339       (getOperationAction(Op, VT) == Legal ||
 340        getOperationAction(Op, VT) == Custom);
 341   }
 342
 343   /// getLoadExtAction - Return how this load with extension should be treated:
 344   /// either it is legal, needs to be promoted to a larger size, needs to be
 345   /// expanded to some other code sequence, or the target has a custom expander
 346   /// for it.
 347   LegalizeAction getLoadExtAction(unsigned LType, MVT VT) const {
 348     assert(LType < array_lengthof(LoadExtActions) &&
 349            (unsigned)VT.getSimpleVT() < sizeof(LoadExtActions[0])*4 &&
 350            "Table isn't big enough!");
 351     return (LegalizeAction)((LoadExtActions[LType] >> (2*VT.getSimpleVT())) & 3);
 352   }
 353
 354   /// isLoadExtLegal - Return true if the specified load with extension is legal
 355   /// on this target.
 356   bool isLoadExtLegal(unsigned LType, MVT VT) const {
 357     return VT.isSimple() &&
 358       (getLoadExtAction(LType, VT) == Legal ||
 359        getLoadExtAction(LType, VT) == Custom);
 360   }
 361
 362   /// getTruncStoreAction - Return how this store with truncation should be
 363   /// treated: either it is legal, needs to be promoted to a larger size, needs
 364   /// to be expanded to some other code sequence, or the target has a custom
 365   /// expander for it.
 366   LegalizeAction getTruncStoreAction(MVT ValVT,
 367                                      MVT MemVT) const {
 368     assert((unsigned)ValVT.getSimpleVT() < array_lengthof(TruncStoreActions) &&
 369            (unsigned)MemVT.getSimpleVT() < sizeof(TruncStoreActions[0])*4 &&
 370            "Table isn't big enough!");
 371     return (LegalizeAction)((TruncStoreActions[ValVT.getSimpleVT()] >>
 372                              (2*MemVT.getSimpleVT())) & 3);
 373   }
 374
 375   /// isTruncStoreLegal - Return true if the specified store with truncation is
 376   /// legal on this target.
 377   bool isTruncStoreLegal(MVT ValVT, MVT MemVT) const {
 378     return isTypeLegal(ValVT) && MemVT.isSimple() &&
 379       (getTruncStoreAction(ValVT, MemVT) == Legal ||
 380        getTruncStoreAction(ValVT, MemVT) == Custom);
 381   }
 382
 383   /// getIndexedLoadAction - Return how the indexed load should be treated:
 384   /// either it is legal, needs to be promoted to a larger size, needs to be
 385   /// expanded to some other code sequence, or the target has a custom expander
 386   /// for it.
 387   LegalizeAction
 388   getIndexedLoadAction(unsigned IdxMode, MVT VT) const {
 389     assert(IdxMode < array_lengthof(IndexedModeActions[0]) &&
 390            (unsigned)VT.getSimpleVT() < sizeof(IndexedModeActions[0][0])*4 &&
 391            "Table isn't big enough!");
 392     return (LegalizeAction)((IndexedModeActions[0][IdxMode] >>
 393                              (2*VT.getSimpleVT())) & 3);
 394   }
 395
 396   /// isIndexedLoadLegal - Return true if the specified indexed load is legal
 397   /// on this target.
 398   bool isIndexedLoadLegal(unsigned IdxMode, MVT VT) const {
 399     return VT.isSimple() &&
 400       (getIndexedLoadAction(IdxMode, VT) == Legal ||
 401        getIndexedLoadAction(IdxMode, VT) == Custom);
 402   }
 403
 404   /// getIndexedStoreAction - Return how the indexed store should be treated:
 405   /// either it is legal, needs to be promoted to a larger size, needs to be
 406   /// expanded to some other code sequence, or the target has a custom expander
 407   /// for it.
 408   LegalizeAction
 409   getIndexedStoreAction(unsigned IdxMode, MVT VT) const {
 410     assert(IdxMode < array_lengthof(IndexedModeActions[1]) &&
 411            (unsigned)VT.getSimpleVT() < sizeof(IndexedModeActions[1][0])*4 &&
 412            "Table isn't big enough!");
 413     return (LegalizeAction)((IndexedModeActions[1][IdxMode] >>
 414                              (2*VT.getSimpleVT())) & 3);
 415   }
 416
 417   /// isIndexedStoreLegal - Return true if the specified indexed load is legal
 418   /// on this target.
 419   bool isIndexedStoreLegal(unsigned IdxMode, MVT VT) const {
 420     return VT.isSimple() &&
 421       (getIndexedStoreAction(IdxMode, VT) == Legal ||
 422        getIndexedStoreAction(IdxMode, VT) == Custom);
 423   }
 424
 425   /// getConvertAction - Return how the conversion should be treated:
 426   /// either it is legal, needs to be promoted to a larger size, needs to be
 427   /// expanded to some other code sequence, or the target has a custom expander
 428   /// for it.
 429   LegalizeAction
 430   getConvertAction(MVT FromVT, MVT ToVT) const {
 431     assert((unsigned)FromVT.getSimpleVT() < array_lengthof(ConvertActions) &&
 432            (unsigned)ToVT.getSimpleVT() < sizeof(ConvertActions[0])*4 &&
 433            "Table isn't big enough!");
 434     return (LegalizeAction)((ConvertActions[FromVT.getSimpleVT()] >>
 435                              (2*ToVT.getSimpleVT())) & 3);
 436   }
 437
 438   /// isConvertLegal - Return true if the specified conversion is legal
 439   /// on this target.
 440   bool isConvertLegal(MVT FromVT, MVT ToVT) const {
 441     return isTypeLegal(FromVT) && isTypeLegal(ToVT) &&
 442       (getConvertAction(FromVT, ToVT) == Legal ||
 443        getConvertAction(FromVT, ToVT) == Custom);
 444   }
 445
 446   /// getCondCodeAction - Return how the condition code should be treated:
 447   /// either it is legal, needs to be expanded to some other code sequence,
 448   /// or the target has a custom expander for it.
 449   LegalizeAction
 450   getCondCodeAction(ISD::CondCode CC, MVT VT) const {
 451     assert((unsigned)CC < array_lengthof(CondCodeActions) &&
 452            (unsigned)VT.getSimpleVT() < sizeof(CondCodeActions[0])*4 &&
 453            "Table isn't big enough!");
 454     LegalizeAction Action = (LegalizeAction)
 455       ((CondCodeActions[CC] >> (2*VT.getSimpleVT())) & 3);
 456     assert(Action != Promote && "Can't promote condition code!");
 457     return Action;
 458   }
 459
 460   /// isCondCodeLegal - Return true if the specified condition code is legal
 461   /// on this target.
 462   bool isCondCodeLegal(ISD::CondCode CC, MVT VT) const {
 463     return getCondCodeAction(CC, VT) == Legal ||
 464            getCondCodeAction(CC, VT) == Custom;
 465   }
 466
 467
 468   /// getTypeToPromoteTo - If the action for this operation is to promote, this
 469   /// method returns the ValueType to promote to.
 470   MVT getTypeToPromoteTo(unsigned Op, MVT VT) const {
 471     assert(getOperationAction(Op, VT) == Promote &&
 472            "This operation isn't promoted!");
 473
 474     // See if this has an explicit type specified.
 475     std::map<std::pair<unsigned, MVT::SimpleValueType>,
 476              MVT::SimpleValueType>::const_iterator PTTI =
 477       PromoteToType.find(std::make_pair(Op, VT.getSimpleVT()));
 478     if (PTTI != PromoteToType.end()) return PTTI->second;
 479
 480     assert((VT.isInteger() || VT.isFloatingPoint()) &&
 481            "Cannot autopromote this type, add it with AddPromotedToType.");
 482
 483     MVT NVT = VT;
 484     do {
 485       NVT = (MVT::SimpleValueType)(NVT.getSimpleVT()+1);
 486       assert(NVT.isInteger() == VT.isInteger() && NVT != MVT::isVoid &&
 487              "Didn't find type to promote to!");
 488     } while (!isTypeLegal(NVT) ||
 489               getOperationAction(Op, NVT) == Promote);
 490     return NVT;
 491   }
 492
 493   /// getValueType - Return the MVT corresponding to this LLVM type.
 494   /// This is fixed by the LLVM operations except for the pointer size.  If
 495   /// AllowUnknown is true, this will return MVT::Other for types with no MVT
 496   /// counterpart (e.g. structs), otherwise it will assert.
 497   MVT getValueType(const Type *Ty, bool AllowUnknown = false) const {
 498     MVT VT = MVT::getMVT(Ty, AllowUnknown);
 499     return VT == MVT::iPTR ? PointerTy : VT;
 500   }
 501
 502   /// getByValTypeAlignment - Return the desired alignment for ByVal aggregate
 503   /// function arguments in the caller parameter area.  This is the actual
 504   /// alignment, not its logarithm.
 505   virtual unsigned getByValTypeAlignment(const Type *Ty) const;
 506
 507   /// getRegisterType - Return the type of registers that this ValueType will
 508   /// eventually require.
 509   MVT getRegisterType(MVT VT) const {
 510     if (VT.isSimple()) {
 511       assert((unsigned)VT.getSimpleVT() < array_lengthof(RegisterTypeForVT));
 512       return RegisterTypeForVT[VT.getSimpleVT()];
 513     }
 514     if (VT.isVector()) {
 515       MVT VT1, RegisterVT;
 516       unsigned NumIntermediates;
 517       (void)getVectorTypeBreakdown(VT, VT1, NumIntermediates, RegisterVT);
 518       return RegisterVT;
 519     }
 520     if (VT.isInteger()) {
 521       return getRegisterType(getTypeToTransformTo(VT));
 522     }
 523     assert(0 && "Unsupported extended type!");
 524     return MVT(); // Not reached
 525   }
 526
 527   /// getNumRegisters - Return the number of registers that this ValueType will
 528   /// eventually require.  This is one for any types promoted to live in larger
 529   /// registers, but may be more than one for types (like i64) that are split
 530   /// into pieces.  For types like i140, which are first promoted then expanded,
 531   /// it is the number of registers needed to hold all the bits of the original
 532   /// type.  For an i140 on a 32 bit machine this means 5 registers.
 533   unsigned getNumRegisters(MVT VT) const {
 534     if (VT.isSimple()) {
 535       assert((unsigned)VT.getSimpleVT() < array_lengthof(NumRegistersForVT));
 536       return NumRegistersForVT[VT.getSimpleVT()];
 537     }
 538     if (VT.isVector()) {
 539       MVT VT1, VT2;
 540       unsigned NumIntermediates;
 541       return getVectorTypeBreakdown(VT, VT1, NumIntermediates, VT2);
 542     }
 543     if (VT.isInteger()) {
 544       unsigned BitWidth = VT.getSizeInBits();
 545       unsigned RegWidth = getRegisterType(VT).getSizeInBits();
 546       return (BitWidth + RegWidth - 1) / RegWidth;
 547     }
 548     assert(0 && "Unsupported extended type!");
 549     return 0; // Not reached
 550   }
 551
 552   /// ShouldShrinkFPConstant - If true, then instruction selection should
 553   /// seek to shrink the FP constant of the specified type to a smaller type
 554   /// in order to save space and / or reduce runtime.
 555   virtual bool ShouldShrinkFPConstant(MVT VT) const { return true; }
 556
 557   /// hasTargetDAGCombine - If true, the target has custom DAG combine
 558   /// transformations that it can perform for the specified node.
 559   bool hasTargetDAGCombine(ISD::NodeType NT) const {
 560     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
 561     return TargetDAGCombineArray[NT >> 3] & (1 << (NT&7));
 562   }
 563
 564   /// This function returns the maximum number of store operations permitted
 565   /// to replace a call to llvm.memset. The value is set by the target at the
 566   /// performance threshold for such a replacement.
 567   /// @brief Get maximum # of store operations permitted for llvm.memset
 568   unsigned getMaxStoresPerMemset() const { return maxStoresPerMemset; }
 569
 570   /// This function returns the maximum number of store operations permitted
 571   /// to replace a call to llvm.memcpy. The value is set by the target at the
 572   /// performance threshold for such a replacement.
 573   /// @brief Get maximum # of store operations permitted for llvm.memcpy
 574   unsigned getMaxStoresPerMemcpy() const { return maxStoresPerMemcpy; }
 575
 576   /// This function returns the maximum number of store operations permitted
 577   /// to replace a call to llvm.memmove. The value is set by the target at the
 578   /// performance threshold for such a replacement.
 579   /// @brief Get maximum # of store operations permitted for llvm.memmove
 580   unsigned getMaxStoresPerMemmove() const { return maxStoresPerMemmove; }
 581
 582   /// This function returns true if the target allows unaligned memory accesses.
 583   /// This is used, for example, in situations where an array copy/move/set is
 584   /// converted to a sequence of store operations. It's use helps to ensure that
 585   /// such replacements don't generate code that causes an alignment error
 586   /// (trap) on the target machine.
 587   /// @brief Determine if the target supports unaligned memory accesses.
 588   bool allowsUnalignedMemoryAccesses() const {
 589     return allowUnalignedMemoryAccesses;
 590   }
 591
 592   /// getOptimalMemOpType - Returns the target specific optimal type for load
 593   /// and store operations as a result of memset, memcpy, and memmove lowering.
 594   /// It returns MVT::iAny if SelectionDAG should be responsible for
 595   /// determining it.
 596   virtual MVT getOptimalMemOpType(uint64_t Size, unsigned Align,
 597                                   bool isSrcConst, bool isSrcStr) const {
 598     return MVT::iAny;
 599   }
 600
 601   /// usesUnderscoreSetJmp - Determine if we should use _setjmp or setjmp
 602   /// to implement llvm.setjmp.
 603   bool usesUnderscoreSetJmp() const {
 604     return UseUnderscoreSetJmp;
 605   }
 606
 607   /// usesUnderscoreLongJmp - Determine if we should use _longjmp or longjmp
 608   /// to implement llvm.longjmp.
 609   bool usesUnderscoreLongJmp() const {
 610     return UseUnderscoreLongJmp;
 611   }
 612
 613   /// getStackPointerRegisterToSaveRestore - If a physical register, this
 614   /// specifies the register that llvm.savestack/llvm.restorestack should save
 615   /// and restore.
 616   unsigned getStackPointerRegisterToSaveRestore() const {
 617     return StackPointerRegisterToSaveRestore;
 618   }
 619
 620   /// getExceptionAddressRegister - If a physical register, this returns
 621   /// the register that receives the exception address on entry to a landing
 622   /// pad.
 623   unsigned getExceptionAddressRegister() const {
 624     return ExceptionPointerRegister;
 625   }
 626
 627   /// getExceptionSelectorRegister - If a physical register, this returns
 628   /// the register that receives the exception typeid on entry to a landing
 629   /// pad.
 630   unsigned getExceptionSelectorRegister() const {
 631     return ExceptionSelectorRegister;
 632   }
 633
 634   /// getJumpBufSize - returns the target's jmp_buf size in bytes (if never
 635   /// set, the default is 200)
 636   unsigned getJumpBufSize() const {
 637     return JumpBufSize;
 638   }
 639
 640   /// getJumpBufAlignment - returns the target's jmp_buf alignment in bytes
 641   /// (if never set, the default is 0)
 642   unsigned getJumpBufAlignment() const {
 643     return JumpBufAlignment;
 644   }
 645
 646   /// getIfCvtBlockLimit - returns the target specific if-conversion block size
 647   /// limit. Any block whose size is greater should not be predicated.
 648   unsigned getIfCvtBlockSizeLimit() const {
 649     return IfCvtBlockSizeLimit;
 650   }
 651
 652   /// getIfCvtDupBlockLimit - returns the target specific size limit for a
 653   /// block to be considered for duplication. Any block whose size is greater
 654   /// should not be duplicated to facilitate its predication.
 655   unsigned getIfCvtDupBlockSizeLimit() const {
 656     return IfCvtDupBlockSizeLimit;
 657   }
 658
 659   /// getPrefLoopAlignment - return the preferred loop alignment.
 660   ///
 661   unsigned getPrefLoopAlignment() const {
 662     return PrefLoopAlignment;
 663   }
 664
 665   /// getPreIndexedAddressParts - returns true by value, base pointer and
 666   /// offset pointer and addressing mode by reference if the node's address
 667   /// can be legally represented as pre-indexed load / store address.
 668   virtual bool getPreIndexedAddressParts(SDNode *N, SDValue &Base,
 669                                          SDValue &Offset,
 670                                          ISD::MemIndexedMode &AM,
 671                                          SelectionDAG &DAG) {
 672     return false;
 673   }
 674
 675   /// getPostIndexedAddressParts - returns true by value, base pointer and
 676   /// offset pointer and addressing mode by reference if this node can be
 677   /// combined with a load / store to form a post-indexed load / store.
 678   virtual bool getPostIndexedAddressParts(SDNode *N, SDNode *Op,
 679                                           SDValue &Base, SDValue &Offset,
 680                                           ISD::MemIndexedMode &AM,
 681                                           SelectionDAG &DAG) {
 682     return false;
 683   }
 684
 685   /// getPICJumpTableRelocaBase - Returns relocation base for the given PIC
 686   /// jumptable.
 687   virtual SDValue getPICJumpTableRelocBase(SDValue Table,
 688                                              SelectionDAG &DAG) const;
 689
 690   /// isOffsetFoldingLegal - Return true if folding a constant offset
 691   /// with the given GlobalAddress is legal.  It is frequently not legal in
 692   /// PIC relocation models.
 693   virtual bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const;
 694
 695   //===--------------------------------------------------------------------===//
 696   // TargetLowering Optimization Methods
 697   //
 698
 699   /// TargetLoweringOpt - A convenience struct that encapsulates a DAG, and two
 700   /// SDValues for returning information from TargetLowering to its clients
 701   /// that want to combine
 702   struct TargetLoweringOpt {
 703     SelectionDAG &DAG;
 704     SDValue Old;
 705     SDValue New;
 706
 707     explicit TargetLoweringOpt(SelectionDAG &InDAG) : DAG(InDAG) {}
 708
 709     bool CombineTo(SDValue O, SDValue N) {
 710       Old = O;
 711       New = N;
 712       return true;
 713     }
 714
 715     /// ShrinkDemandedConstant - Check to see if the specified operand of the
 716     /// specified instruction is a constant integer.  If so, check to see if
 717     /// there are any bits set in the constant that are not demanded.  If so,
 718     /// shrink the constant and return true.
 719     bool ShrinkDemandedConstant(SDValue Op, const APInt &Demanded);
 720   };
 721
 722   /// SimplifyDemandedBits - Look at Op.  At this point, we know that only the
 723   /// DemandedMask bits of the result of Op are ever used downstream.  If we can
 724   /// use this information to simplify Op, create a new simplified DAG node and
 725   /// return true, returning the original and new nodes in Old and New.
 726   /// Otherwise, analyze the expression and return a mask of KnownOne and
 727   /// KnownZero bits for the expression (used to simplify the caller).
 728   /// The KnownZero/One bits may only be accurate for those bits in the
 729   /// DemandedMask.
 730   bool SimplifyDemandedBits(SDValue Op, const APInt &DemandedMask,
 731                             APInt &KnownZero, APInt &KnownOne,
 732                             TargetLoweringOpt &TLO, unsigned Depth = 0) const;
 733
 734   /// computeMaskedBitsForTargetNode - Determine which of the bits specified in
 735   /// Mask are known to be either zero or one and return them in the
 736   /// KnownZero/KnownOne bitsets.
 737   virtual void computeMaskedBitsForTargetNode(const SDValue Op,
 738                                               const APInt &Mask,
 739                                               APInt &KnownZero,
 740                                               APInt &KnownOne,
 741                                               const SelectionDAG &DAG,
 742                                               unsigned Depth = 0) const;
 743
 744   /// ComputeNumSignBitsForTargetNode - This method can be implemented by
 745   /// targets that want to expose additional information about sign bits to the
 746   /// DAG Combiner.
 747   virtual unsigned ComputeNumSignBitsForTargetNode(SDValue Op,
 748                                                    unsigned Depth = 0) const;
 749
 750   struct DAGCombinerInfo {
 751     void *DC;  // The DAG Combiner object.
 752     bool BeforeLegalize;
 753     bool CalledByLegalizer;
 754   public:
 755     SelectionDAG &DAG;
 756
 757     DAGCombinerInfo(SelectionDAG &dag, bool bl, bool cl, void *dc)
 758       : DC(dc), BeforeLegalize(bl), CalledByLegalizer(cl), DAG(dag) {}
 759
 760     bool isBeforeLegalize() const { return BeforeLegalize; }
 761     bool isCalledByLegalizer() const { return CalledByLegalizer; }
 762
 763     void AddToWorklist(SDNode *N);
 764     SDValue CombineTo(SDNode *N, const std::vector<SDValue> &To);
 765     SDValue CombineTo(SDNode *N, SDValue Res);
 766     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1);
 767   };
 768
 769   /// SimplifySetCC - Try to simplify a setcc built with the specified operands
 770   /// and cc. If it is unable to simplify it, return a null SDValue.
 771   SDValue SimplifySetCC(MVT VT, SDValue N0, SDValue N1,
 772                           ISD::CondCode Cond, bool foldBooleans,
 773                           DAGCombinerInfo &DCI) const;
 774
 775   /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
 776   /// node is a GlobalAddress + offset.
 777   virtual bool
 778   isGAPlusOffset(SDNode *N, GlobalValue* &GA, int64_t &Offset) const;
 779
 780   /// isConsecutiveLoad - Return true if LD (which must be a LoadSDNode) is
 781   /// loading 'Bytes' bytes from a location that is 'Dist' units away from the
 782   /// location that the 'Base' load is loading from.
 783   bool isConsecutiveLoad(SDNode *LD, SDNode *Base, unsigned Bytes, int Dist,
 784                          const MachineFrameInfo *MFI) const;
 785
 786   /// PerformDAGCombine - This method will be invoked for all target nodes and
 787   /// for any target-independent nodes that the target has registered with
 788   /// invoke it for.
 789   ///
 790   /// The semantics are as follows:
 791   /// Return Value:
 792   ///   SDValue.Val == 0   - No change was made
 793   ///   SDValue.Val == N   - N was replaced, is dead, and is already handled.
 794   ///   otherwise          - N should be replaced by the returned Operand.
 795   ///
 796   /// In addition, methods provided by DAGCombinerInfo may be used to perform
 797   /// more complex transformations.
 798   ///
 799   virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
 800
 801   //===--------------------------------------------------------------------===//
 802   // TargetLowering Configuration Methods - These methods should be invoked by
 803   // the derived class constructor to configure this object for the target.
 804   //
 805
 806 protected:
 807   /// setUsesGlobalOffsetTable - Specify that this target does or doesn't use a
 808   /// GOT for PC-relative code.
 809   void setUsesGlobalOffsetTable(bool V) { UsesGlobalOffsetTable = V; }
 810
 811   /// setShiftAmountType - Describe the type that should be used for shift
 812   /// amounts.  This type defaults to the pointer type.
 813   void setShiftAmountType(MVT VT) { ShiftAmountTy = VT; }
 814
 815   /// setBooleanContents - Specify how the target extends the result of a
 816   /// boolean value from i1 to a wider type.  See getBooleanContents.
 817   void setBooleanContents(BooleanContent Ty) { BooleanContents = Ty; }
 818
 819   /// setSchedulingPreference - Specify the target scheduling preference.
 820   void setSchedulingPreference(SchedPreference Pref) {
 821     SchedPreferenceInfo = Pref;
 822   }
 823
 824   /// setShiftAmountFlavor - Describe how the target handles out of range shift
 825   /// amounts.
 826   void setShiftAmountFlavor(OutOfRangeShiftAmount OORSA) {
 827     ShiftAmtHandling = OORSA;
 828   }
 829
 830   /// setUseUnderscoreSetJmp - Indicate whether this target prefers to
 831   /// use _setjmp to implement llvm.setjmp or the non _ version.
 832   /// Defaults to false.
 833   void setUseUnderscoreSetJmp(bool Val) {
 834     UseUnderscoreSetJmp = Val;
 835   }
 836
 837   /// setUseUnderscoreLongJmp - Indicate whether this target prefers to
 838   /// use _longjmp to implement llvm.longjmp or the non _ version.
 839   /// Defaults to false.
 840   void setUseUnderscoreLongJmp(bool Val) {
 841     UseUnderscoreLongJmp = Val;
 842   }
 843
 844   /// setStackPointerRegisterToSaveRestore - If set to a physical register, this
 845   /// specifies the register that llvm.savestack/llvm.restorestack should save
 846   /// and restore.
 847   void setStackPointerRegisterToSaveRestore(unsigned R) {
 848     StackPointerRegisterToSaveRestore = R;
 849   }
 850
 851   /// setExceptionPointerRegister - If set to a physical register, this sets
 852   /// the register that receives the exception address on entry to a landing
 853   /// pad.
 854   void setExceptionPointerRegister(unsigned R) {
 855     ExceptionPointerRegister = R;
 856   }
 857
 858   /// setExceptionSelectorRegister - If set to a physical register, this sets
 859   /// the register that receives the exception typeid on entry to a landing
 860   /// pad.
 861   void setExceptionSelectorRegister(unsigned R) {
 862     ExceptionSelectorRegister = R;
 863   }
 864
 865   /// SelectIsExpensive - Tells the code generator not to expand operations
 866   /// into sequences that use the select operations if possible.
 867   void setSelectIsExpensive() { SelectIsExpensive = true; }
 868
 869   /// setIntDivIsCheap - Tells the code generator that integer divide is
 870   /// expensive, and if possible, should be replaced by an alternate sequence
 871   /// of instructions not containing an integer divide.
 872   void setIntDivIsCheap(bool isCheap = true) { IntDivIsCheap = isCheap; }
 873
 874   /// setPow2DivIsCheap - Tells the code generator that it shouldn't generate
 875   /// srl/add/sra for a signed divide by power of two, and let the target handle
 876   /// it.
 877   void setPow2DivIsCheap(bool isCheap = true) { Pow2DivIsCheap = isCheap; }
 878
 879   /// addRegisterClass - Add the specified register class as an available
 880   /// regclass for the specified value type.  This indicates the selector can
 881   /// handle values of that class natively.
 882   void addRegisterClass(MVT VT, TargetRegisterClass *RC) {
 883     assert((unsigned)VT.getSimpleVT() < array_lengthof(RegClassForVT));
 884     AvailableRegClasses.push_back(std::make_pair(VT, RC));
 885     RegClassForVT[VT.getSimpleVT()] = RC;
 886   }
 887
 888   /// computeRegisterProperties - Once all of the register classes are added,
 889   /// this allows us to compute derived properties we expose.
 890   void computeRegisterProperties();
 891
 892   /// setOperationAction - Indicate that the specified operation does not work
 893   /// with the specified type and indicate what to do about it.
 894   void setOperationAction(unsigned Op, MVT VT,
 895                           LegalizeAction Action) {
 896     assert((unsigned)VT.getSimpleVT() < sizeof(OpActions[0])*4 &&
 897            Op < array_lengthof(OpActions) && "Table isn't big enough!");
 898     OpActions[Op] &= ~(uint64_t(3UL) << VT.getSimpleVT()*2);
 899     OpActions[Op] |= (uint64_t)Action << VT.getSimpleVT()*2;
 900   }
 901
 902   /// setLoadExtAction - Indicate that the specified load with extension does
 903   /// not work with the with specified type and indicate what to do about it.
 904   void setLoadExtAction(unsigned ExtType, MVT VT,
 905                       LegalizeAction Action) {
 906     assert((unsigned)VT.getSimpleVT() < sizeof(LoadExtActions[0])*4 &&
 907            ExtType < array_lengthof(LoadExtActions) &&
 908            "Table isn't big enough!");
 909     LoadExtActions[ExtType] &= ~(uint64_t(3UL) << VT.getSimpleVT()*2);
 910     LoadExtActions[ExtType] |= (uint64_t)Action << VT.getSimpleVT()*2;
 911   }
 912
 913   /// setTruncStoreAction - Indicate that the specified truncating store does
 914   /// not work with the with specified type and indicate what to do about it.
 915   void setTruncStoreAction(MVT ValVT, MVT MemVT,
 916                            LegalizeAction Action) {
 917     assert((unsigned)ValVT.getSimpleVT() < array_lengthof(TruncStoreActions) &&
 918            (unsigned)MemVT.getSimpleVT() < sizeof(TruncStoreActions[0])*4 &&
 919            "Table isn't big enough!");
 920     TruncStoreActions[ValVT.getSimpleVT()] &= ~(uint64_t(3UL) <<
 921                                                 MemVT.getSimpleVT()*2);
 922     TruncStoreActions[ValVT.getSimpleVT()] |= (uint64_t)Action <<
 923       MemVT.getSimpleVT()*2;
 924   }
 925
 926   /// setIndexedLoadAction - Indicate that the specified indexed load does or
 927   /// does not work with the with specified type and indicate what to do abort
 928   /// it. NOTE: All indexed mode loads are initialized to Expand in
 929   /// TargetLowering.cpp
 930   void setIndexedLoadAction(unsigned IdxMode, MVT VT,
 931                             LegalizeAction Action) {
 932     assert((unsigned)VT.getSimpleVT() < sizeof(IndexedModeActions[0])*4 &&
 933            IdxMode < array_lengthof(IndexedModeActions[0]) &&
 934            "Table isn't big enough!");
 935     IndexedModeActions[0][IdxMode] &= ~(uint64_t(3UL) << VT.getSimpleVT()*2);
 936     IndexedModeActions[0][IdxMode] |= (uint64_t)Action << VT.getSimpleVT()*2;
 937   }
 938
 939   /// setIndexedStoreAction - Indicate that the specified indexed store does or
 940   /// does not work with the with specified type and indicate what to do about
 941   /// it. NOTE: All indexed mode stores are initialized to Expand in
 942   /// TargetLowering.cpp
 943   void setIndexedStoreAction(unsigned IdxMode, MVT VT,
 944                              LegalizeAction Action) {
 945     assert((unsigned)VT.getSimpleVT() < sizeof(IndexedModeActions[1][0])*4 &&
 946            IdxMode < array_lengthof(IndexedModeActions[1]) &&
 947            "Table isn't big enough!");
 948     IndexedModeActions[1][IdxMode] &= ~(uint64_t(3UL) << VT.getSimpleVT()*2);
 949     IndexedModeActions[1][IdxMode] |= (uint64_t)Action << VT.getSimpleVT()*2;
 950   }
 951
 952   /// setConvertAction - Indicate that the specified conversion does or does
 953   /// not work with the with specified type and indicate what to do about it.
 954   void setConvertAction(MVT FromVT, MVT ToVT,
 955                         LegalizeAction Action) {
 956     assert((unsigned)FromVT.getSimpleVT() < array_lengthof(ConvertActions) &&
 957            (unsigned)ToVT.getSimpleVT() < sizeof(ConvertActions[0])*4 &&
 958            "Table isn't big enough!");
 959     ConvertActions[FromVT.getSimpleVT()] &= ~(uint64_t(3UL) <<
 960                                               ToVT.getSimpleVT()*2);
 961     ConvertActions[FromVT.getSimpleVT()] |= (uint64_t)Action <<
 962       ToVT.getSimpleVT()*2;
 963   }
 964
 965   /// setCondCodeAction - Indicate that the specified condition code is or isn't
 966   /// supported on the target and indicate what to do about it.
 967   void setCondCodeAction(ISD::CondCode CC, MVT VT, LegalizeAction Action) {
 968     assert((unsigned)VT.getSimpleVT() < sizeof(CondCodeActions[0])*4 &&
 969            (unsigned)CC < array_lengthof(CondCodeActions) &&
 970            "Table isn't big enough!");
 971     CondCodeActions[(unsigned)CC] &= ~(uint64_t(3UL) << VT.getSimpleVT()*2);
 972     CondCodeActions[(unsigned)CC] |= (uint64_t)Action << VT.getSimpleVT()*2;
 973   }
 974
 975   /// AddPromotedToType - If Opc/OrigVT is specified as being promoted, the
 976   /// promotion code defaults to trying a larger integer/fp until it can find
 977   /// one that works.  If that default is insufficient, this method can be used
 978   /// by the target to override the default.
 979   void AddPromotedToType(unsigned Opc, MVT OrigVT, MVT DestVT) {
 980     PromoteToType[std::make_pair(Opc, OrigVT.getSimpleVT())] =
 981       DestVT.getSimpleVT();
 982   }
 983
 984   /// addLegalFPImmediate - Indicate that this target can instruction select
 985   /// the specified FP immediate natively.
 986   void addLegalFPImmediate(const APFloat& Imm) {
 987     LegalFPImmediates.push_back(Imm);
 988   }
 989
 990   /// setTargetDAGCombine - Targets should invoke this method for each target
 991   /// independent node that they want to provide a custom DAG combiner for by
 992   /// implementing the PerformDAGCombine virtual method.
 993   void setTargetDAGCombine(ISD::NodeType NT) {
 994     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
 995     TargetDAGCombineArray[NT >> 3] |= 1 << (NT&7);
 996   }
 997
 998   /// setJumpBufSize - Set the target's required jmp_buf buffer size (in
 999   /// bytes); default is 200
1000   void setJumpBufSize(unsigned Size) {
1001     JumpBufSize = Size;
1002   }
1003
1004   /// setJumpBufAlignment - Set the target's required jmp_buf buffer
1005   /// alignment (in bytes); default is 0
1006   void setJumpBufAlignment(unsigned Align) {
1007     JumpBufAlignment = Align;
1008   }
1009
1010   /// setIfCvtBlockSizeLimit - Set the target's if-conversion block size
1011   /// limit (in number of instructions); default is 2.
1012   void setIfCvtBlockSizeLimit(unsigned Limit) {
1013     IfCvtBlockSizeLimit = Limit;
1014   }
1015
1016   /// setIfCvtDupBlockSizeLimit - Set the target's block size limit (in number
1017   /// of instructions) to be considered for code duplication during
1018   /// if-conversion; default is 2.
1019   void setIfCvtDupBlockSizeLimit(unsigned Limit) {
1020     IfCvtDupBlockSizeLimit = Limit;
1021   }
1022
1023   /// setPrefLoopAlignment - Set the target's preferred loop alignment. Default
1024   /// alignment is zero, it means the target does not care about loop alignment.
1025   void setPrefLoopAlignment(unsigned Align) {
1026     PrefLoopAlignment = Align;
1027   }
1028
1029 public:
1030
1031   virtual const TargetSubtarget *getSubtarget() {
1032     assert(0 && "Not Implemented");
1033     return NULL;    // this is here to silence compiler errors
1034   }
1035   //===--------------------------------------------------------------------===//
1036   // Lowering methods - These methods must be implemented by targets so that
1037   // the SelectionDAGLowering code knows how to lower these.
1038   //
1039
1040   /// LowerArguments - This hook must be implemented to indicate how we should
1041   /// lower the arguments for the specified function, into the specified DAG.
1042   virtual void
1043   LowerArguments(Function &F, SelectionDAG &DAG,
1044                  SmallVectorImpl<SDValue>& ArgValues);
1045
1046   /// LowerCallTo - This hook lowers an abstract call to a function into an
1047   /// actual call.  This returns a pair of operands.  The first element is the
1048   /// return value for the function (if RetTy is not VoidTy).  The second
1049   /// element is the outgoing token chain.
1050   struct ArgListEntry {
1051     SDValue Node;
1052     const Type* Ty;
1053     bool isSExt  : 1;
1054     bool isZExt  : 1;
1055     bool isInReg : 1;
1056     bool isSRet  : 1;
1057     bool isNest  : 1;
1058     bool isByVal : 1;
1059     uint16_t Alignment;
1060
1061     ArgListEntry() : isSExt(false), isZExt(false), isInReg(false),
1062       isSRet(false), isNest(false), isByVal(false), Alignment(0) { }
1063   };
1064   typedef std::vector<ArgListEntry> ArgListTy;
1065   virtual std::pair<SDValue, SDValue>
1066   LowerCallTo(SDValue Chain, const Type *RetTy, bool RetSExt, bool RetZExt,
1067               bool isVarArg, bool isInreg, unsigned CallingConv,
1068               bool isTailCall, SDValue Callee, ArgListTy &Args,
1069               SelectionDAG &DAG);
1070
1071   /// EmitTargetCodeForMemcpy - Emit target-specific code that performs a
1072   /// memcpy. This can be used by targets to provide code sequences for cases
1073   /// that don't fit the target's parameters for simple loads/stores and can be
1074   /// more efficient than using a library call. This function can return a null
1075   /// SDValue if the target declines to use custom code and a different
1076   /// lowering strategy should be used.
1077   ///
1078   /// If AlwaysInline is true, the size is constant and the target should not
1079   /// emit any calls and is strongly encouraged to attempt to emit inline code
1080   /// even if it is beyond the usual threshold because this intrinsic is being
1081   /// expanded in a place where calls are not feasible (e.g. within the prologue
1082   /// for another call). If the target chooses to decline an AlwaysInline
1083   /// request here, legalize will resort to using simple loads and stores.
1084   virtual SDValue
1085   EmitTargetCodeForMemcpy(SelectionDAG &DAG,
1086                           SDValue Chain,
1087                           SDValue Op1, SDValue Op2,
1088                           SDValue Op3, unsigned Align,
1089                           bool AlwaysInline,
1090                           const Value *DstSV, uint64_t DstOff,
1091                           const Value *SrcSV, uint64_t SrcOff) {
1092     return SDValue();
1093   }
1094
1095   /// EmitTargetCodeForMemmove - Emit target-specific code that performs a
1096   /// memmove. This can be used by targets to provide code sequences for cases
1097   /// that don't fit the target's parameters for simple loads/stores and can be
1098   /// more efficient than using a library call. This function can return a null
1099   /// SDValue if the target declines to use custom code and a different
1100   /// lowering strategy should be used.
1101   virtual SDValue
1102   EmitTargetCodeForMemmove(SelectionDAG &DAG,
1103                            SDValue Chain,
1104                            SDValue Op1, SDValue Op2,
1105                            SDValue Op3, unsigned Align,
1106                            const Value *DstSV, uint64_t DstOff,
1107                            const Value *SrcSV, uint64_t SrcOff) {
1108     return SDValue();
1109   }
1110
1111   /// EmitTargetCodeForMemset - Emit target-specific code that performs a
1112   /// memset. This can be used by targets to provide code sequences for cases
1113   /// that don't fit the target's parameters for simple stores and can be more
1114   /// efficient than using a library call. This function can return a null
1115   /// SDValue if the target declines to use custom code and a different
1116   /// lowering strategy should be used.
1117   virtual SDValue
1118   EmitTargetCodeForMemset(SelectionDAG &DAG,
1119                           SDValue Chain,
1120                           SDValue Op1, SDValue Op2,
1121                           SDValue Op3, unsigned Align,
1122                           const Value *DstSV, uint64_t DstOff) {
1123     return SDValue();
1124   }
1125
1126   /// LowerOperation - This callback is invoked for operations that are
1127   /// unsupported by the target, which are registered to use 'custom' lowering,
1128   /// and whose defined values are all legal.
1129   /// If the target has no operations that require custom lowering, it need not
1130   /// implement this.  The default implementation of this aborts.
1131   virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG);
1132
1133   /// ReplaceNodeResults - This callback is invoked when a node result type is
1134   /// illegal for the target, and the operation was registered to use 'custom'
1135   /// lowering for that result type.  The target places new result values for
1136   /// the node in Results (their number and types must exactly match those of
1137   /// the original return values of the node), or leaves Results empty, which
1138   /// indicates that the node is not to be custom lowered after all.
1139   ///
1140   /// If the target has no operations that require custom lowering, it need not
1141   /// implement this.  The default implementation aborts.
1142   virtual void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue> &Results,
1143                                   SelectionDAG &DAG) {
1144     assert(0 && "ReplaceNodeResults not implemented for this target!");
1145   }
1146
1147   /// IsEligibleForTailCallOptimization - Check whether the call is eligible for
1148   /// tail call optimization. Targets which want to do tail call optimization
1149   /// should override this function.
1150   virtual bool IsEligibleForTailCallOptimization(CallSDNode *Call,
1151                                                  SDValue Ret,
1152                                                  SelectionDAG &DAG) const {
1153     return false;
1154   }
1155
1156   /// CheckTailCallReturnConstraints - Check whether CALL node immediatly
1157   /// preceeds the RET node and whether the return uses the result of the node
1158   /// or is a void return. This function can be used by the target to determine
1159   /// eligiblity of tail call optimization.
1160   static bool CheckTailCallReturnConstraints(CallSDNode *TheCall, SDValue Ret) {
1161     unsigned NumOps = Ret.getNumOperands();
1162     if ((NumOps == 1 &&
1163        (Ret.getOperand(0) == SDValue(TheCall,1) ||
1164         Ret.getOperand(0) == SDValue(TheCall,0))) ||
1165       (NumOps > 1 &&
1166        Ret.getOperand(0) == SDValue(TheCall,
1167                                     TheCall->getNumValues()-1) &&
1168        Ret.getOperand(1) == SDValue(TheCall,0)))
1169       return true;
1170     return false;
1171   }
1172
1173   /// GetPossiblePreceedingTailCall - Get preceeding TailCallNodeOpCode node if
1174   /// it exists. Skip a possible ISD::TokenFactor.
1175   static SDValue GetPossiblePreceedingTailCall(SDValue Chain,
1176                                                  unsigned TailCallNodeOpCode) {
1177     if (Chain.getOpcode() == TailCallNodeOpCode) {
1178       return Chain;
1179     } else if (Chain.getOpcode() == ISD::TokenFactor) {
1180       if (Chain.getNumOperands() &&
1181           Chain.getOperand(0).getOpcode() == TailCallNodeOpCode)
1182         return Chain.getOperand(0);
1183     }
1184     return Chain;
1185   }
1186
1187   /// getTargetNodeName() - This method returns the name of a target specific
1188   /// DAG node.
1189   virtual const char *getTargetNodeName(unsigned Opcode) const;
1190
1191   /// createFastISel - This method returns a target specific FastISel object,
1192   /// or null if the target does not support "fast" ISel.
1193   virtual FastISel *
1194   createFastISel(MachineFunction &,
1195                  MachineModuleInfo *,
1196                  DenseMap<const Value *, unsigned> &,
1197                  DenseMap<const BasicBlock *, MachineBasicBlock *> &,
1198                  DenseMap<const AllocaInst *, int> &
1199 #ifndef NDEBUG
1200                  , SmallSet<Instruction*, 8> &CatchInfoLost
1201 #endif
1202                  ) {
1203     return 0;
1204   }
1205
1206   //===--------------------------------------------------------------------===//
1207   // Inline Asm Support hooks
1208   //
1209
1210   enum ConstraintType {
1211     C_Register,            // Constraint represents specific register(s).
1212     C_RegisterClass,       // Constraint represents any of register(s) in class.
1213     C_Memory,              // Memory constraint.
1214     C_Other,               // Something else.
1215     C_Unknown              // Unsupported constraint.
1216   };
1217
1218   /// AsmOperandInfo - This contains information for each constraint that we are
1219   /// lowering.
1220   struct AsmOperandInfo : public InlineAsm::ConstraintInfo {
1221     /// ConstraintCode - This contains the actual string for the code, like "m".
1222     /// TargetLowering picks the 'best' code from ConstraintInfo::Codes that
1223     /// most closely matches the operand.
1224     std::string ConstraintCode;
1225
1226     /// ConstraintType - Information about the constraint code, e.g. Register,
1227     /// RegisterClass, Memory, Other, Unknown.
1228     TargetLowering::ConstraintType ConstraintType;
1229
1230     /// CallOperandval - If this is the result output operand or a
1231     /// clobber, this is null, otherwise it is the incoming operand to the
1232     /// CallInst.  This gets modified as the asm is processed.
1233     Value *CallOperandVal;
1234
1235     /// ConstraintVT - The ValueType for the operand value.
1236     MVT ConstraintVT;
1237
1238     /// isMatchingInputConstraint - Return true of this is an input operand that
1239     /// is a matching constraint like "4".
1240     bool isMatchingInputConstraint() const;
1241
1242     /// getMatchedOperand - If this is an input matching constraint, this method
1243     /// returns the output operand it matches.
1244     unsigned getMatchedOperand() const;
1245
1246     AsmOperandInfo(const InlineAsm::ConstraintInfo &info)
1247       : InlineAsm::ConstraintInfo(info),
1248         ConstraintType(TargetLowering::C_Unknown),
1249         CallOperandVal(0), ConstraintVT(MVT::Other) {
1250     }
1251   };
1252
1253   /// ComputeConstraintToUse - Determines the constraint code and constraint
1254   /// type to use for the specific AsmOperandInfo, setting
1255   /// OpInfo.ConstraintCode and OpInfo.ConstraintType.  If the actual operand
1256   /// being passed in is available, it can be passed in as Op, otherwise an
1257   /// empty SDValue can be passed. If hasMemory is true it means one of the asm
1258   /// constraint of the inline asm instruction being processed is 'm'.
1259   virtual void ComputeConstraintToUse(AsmOperandInfo &OpInfo,
1260                                       SDValue Op,
1261                                       bool hasMemory,
1262                                       SelectionDAG *DAG = 0) const;
1263
1264   /// getConstraintType - Given a constraint, return the type of constraint it
1265   /// is for this target.
1266   virtual ConstraintType getConstraintType(const std::string &Constraint) const;
1267
1268   /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1269   /// return a list of registers that can be used to satisfy the constraint.
1270   /// This should only be used for C_RegisterClass constraints.
1271   virtual std::vector<unsigned>
1272   getRegClassForInlineAsmConstraint(const std::string &Constraint,
1273                                     MVT VT) const;
1274
1275   /// getRegForInlineAsmConstraint - Given a physical register constraint (e.g.
1276   /// {edx}), return the register number and the register class for the
1277   /// register.
1278   ///
1279   /// Given a register class constraint, like 'r', if this corresponds directly
1280   /// to an LLVM register class, return a register of 0 and the register class
1281   /// pointer.
1282   ///
1283   /// This should only be used for C_Register constraints.  On error,
1284   /// this returns a register number of 0 and a null register class pointer..
1285   virtual std::pair<unsigned, const TargetRegisterClass*>
1286     getRegForInlineAsmConstraint(const std::string &Constraint,
1287                                  MVT VT) const;
1288
1289   /// LowerXConstraint - try to replace an X constraint, which matches anything,
1290   /// with another that has more specific requirements based on the type of the
1291   /// corresponding operand.  This returns null if there is no replacement to
1292   /// make.
1293   virtual const char *LowerXConstraint(MVT ConstraintVT) const;
1294
1295   /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
1296   /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is true
1297   /// it means one of the asm constraint of the inline asm instruction being
1298   /// processed is 'm'.
1299   virtual void LowerAsmOperandForConstraint(SDValue Op, char ConstraintLetter,
1300                                             bool hasMemory,
1301                                             std::vector<SDValue> &Ops,
1302                                             SelectionDAG &DAG) const;
1303
1304   //===--------------------------------------------------------------------===//
1305   // Scheduler hooks
1306   //
1307
1308   // EmitInstrWithCustomInserter - This method should be implemented by targets
1309   // that mark instructions with the 'usesCustomDAGSchedInserter' flag.  These
1310   // instructions are special in various ways, which require special support to
1311   // insert.  The specified MachineInstr is created but not inserted into any
1312   // basic blocks, and the scheduler passes ownership of it to this method.
1313   virtual MachineBasicBlock *EmitInstrWithCustomInserter(MachineInstr *MI,
1314                                                         MachineBasicBlock *MBB);
1315
1316   //===--------------------------------------------------------------------===//
1317   // Addressing mode description hooks (used by LSR etc).
1318   //
1319
1320   /// AddrMode - This represents an addressing mode of:
1321   ///    BaseGV + BaseOffs + BaseReg + Scale*ScaleReg
1322   /// If BaseGV is null,  there is no BaseGV.
1323   /// If BaseOffs is zero, there is no base offset.
1324   /// If HasBaseReg is false, there is no base register.
1325   /// If Scale is zero, there is no ScaleReg.  Scale of 1 indicates a reg with
1326   /// no scale.
1327   ///
1328   struct AddrMode {
1329     GlobalValue *BaseGV;
1330     int64_t      BaseOffs;
1331     bool         HasBaseReg;
1332     int64_t      Scale;
1333     AddrMode() : BaseGV(0), BaseOffs(0), HasBaseReg(false), Scale(0) {}
1334   };
1335
1336   /// isLegalAddressingMode - Return true if the addressing mode represented by
1337   /// AM is legal for this target, for a load/store of the specified type.
1338   /// TODO: Handle pre/postinc as well.
1339   virtual bool isLegalAddressingMode(const AddrMode &AM, const Type *Ty) const;
1340
1341   /// isTruncateFree - Return true if it's free to truncate a value of
1342   /// type Ty1 to type Ty2. e.g. On x86 it's free to truncate a i32 value in
1343   /// register EAX to i16 by referencing its sub-register AX.
1344   virtual bool isTruncateFree(const Type *Ty1, const Type *Ty2) const {
1345     return false;
1346   }
1347
1348   virtual bool isTruncateFree(MVT VT1, MVT VT2) const {
1349     return false;
1350   }
1351
1352   //===--------------------------------------------------------------------===//
1353   // Div utility functions
1354   //
1355   SDValue BuildSDIV(SDNode *N, SelectionDAG &DAG,
1356                       std::vector<SDNode*>* Created) const;
1357   SDValue BuildUDIV(SDNode *N, SelectionDAG &DAG,
1358                       std::vector<SDNode*>* Created) const;
1359
1360
1361   //===--------------------------------------------------------------------===//
1362   // Runtime Library hooks
1363   //
1364
1365   /// setLibcallName - Rename the default libcall routine name for the specified
1366   /// libcall.
1367   void setLibcallName(RTLIB::Libcall Call, const char *Name) {
1368     LibcallRoutineNames[Call] = Name;
1369   }
1370
1371   /// getLibcallName - Get the libcall routine name for the specified libcall.
1372   ///
1373   const char *getLibcallName(RTLIB::Libcall Call) const {
1374     return LibcallRoutineNames[Call];
1375   }
1376
1377   /// setCmpLibcallCC - Override the default CondCode to be used to test the
1378   /// result of the comparison libcall against zero.
1379   void setCmpLibcallCC(RTLIB::Libcall Call, ISD::CondCode CC) {
1380     CmpLibcallCCs[Call] = CC;
1381   }
1382
1383   /// getCmpLibcallCC - Get the CondCode that's to be used to test the result of
1384   /// the comparison libcall against zero.
1385   ISD::CondCode getCmpLibcallCC(RTLIB::Libcall Call) const {
1386     return CmpLibcallCCs[Call];
1387   }
1388
1389 private:
1390   TargetMachine &TM;
1391   const TargetData *TD;
1392
1393   /// PointerTy - The type to use for pointers, usually i32 or i64.
1394   ///
1395   MVT PointerTy;
1396
1397   /// IsLittleEndian - True if this is a little endian target.
1398   ///
1399   bool IsLittleEndian;
1400
1401   /// UsesGlobalOffsetTable - True if this target uses a GOT for PIC codegen.
1402   ///
1403   bool UsesGlobalOffsetTable;
1404
1405   /// SelectIsExpensive - Tells the code generator not to expand operations
1406   /// into sequences that use the select operations if possible.
1407   bool SelectIsExpensive;
1408
1409   /// IntDivIsCheap - Tells the code generator not to expand integer divides by
1410   /// constants into a sequence of muls, adds, and shifts.  This is a hack until
1411   /// a real cost model is in place.  If we ever optimize for size, this will be
1412   /// set to true unconditionally.
1413   bool IntDivIsCheap;
1414
1415   /// Pow2DivIsCheap - Tells the code generator that it shouldn't generate
1416   /// srl/add/sra for a signed divide by power of two, and let the target handle
1417   /// it.
1418   bool Pow2DivIsCheap;
1419
1420   /// UseUnderscoreSetJmp - This target prefers to use _setjmp to implement
1421   /// llvm.setjmp.  Defaults to false.
1422   bool UseUnderscoreSetJmp;
1423
1424   /// UseUnderscoreLongJmp - This target prefers to use _longjmp to implement
1425   /// llvm.longjmp.  Defaults to false.
1426   bool UseUnderscoreLongJmp;
1427
1428   /// ShiftAmountTy - The type to use for shift amounts, usually i8 or whatever
1429   /// PointerTy is.
1430   MVT ShiftAmountTy;
1431
1432   OutOfRangeShiftAmount ShiftAmtHandling;
1433
1434   /// BooleanContents - Information about the contents of the high-bits in
1435   /// boolean values held in a type wider than i1.  See getBooleanContents.
1436   BooleanContent BooleanContents;
1437
1438   /// SchedPreferenceInfo - The target scheduling preference: shortest possible
1439   /// total cycles or lowest register usage.
1440   SchedPreference SchedPreferenceInfo;
1441
1442   /// JumpBufSize - The size, in bytes, of the target's jmp_buf buffers
1443   unsigned JumpBufSize;
1444
1445   /// JumpBufAlignment - The alignment, in bytes, of the target's jmp_buf
1446   /// buffers
1447   unsigned JumpBufAlignment;
1448
1449   /// IfCvtBlockSizeLimit - The maximum allowed size for a block to be
1450   /// if-converted.
1451   unsigned IfCvtBlockSizeLimit;
1452
1453   /// IfCvtDupBlockSizeLimit - The maximum allowed size for a block to be
1454   /// duplicated during if-conversion.
1455   unsigned IfCvtDupBlockSizeLimit;
1456
1457   /// PrefLoopAlignment - The perferred loop alignment.
1458   ///
1459   unsigned PrefLoopAlignment;
1460
1461   /// StackPointerRegisterToSaveRestore - If set to a physical register, this
1462   /// specifies the register that llvm.savestack/llvm.restorestack should save
1463   /// and restore.
1464   unsigned StackPointerRegisterToSaveRestore;
1465
1466   /// ExceptionPointerRegister - If set to a physical register, this specifies
1467   /// the register that receives the exception address on entry to a landing
1468   /// pad.
1469   unsigned ExceptionPointerRegister;
1470
1471   /// ExceptionSelectorRegister - If set to a physical register, this specifies
1472   /// the register that receives the exception typeid on entry to a landing
1473   /// pad.
1474   unsigned ExceptionSelectorRegister;
1475
1476   /// RegClassForVT - This indicates the default register class to use for
1477   /// each ValueType the target supports natively.
1478   TargetRegisterClass *RegClassForVT[MVT::LAST_VALUETYPE];
1479   unsigned char NumRegistersForVT[MVT::LAST_VALUETYPE];
1480   MVT RegisterTypeForVT[MVT::LAST_VALUETYPE];
1481
1482   /// TransformToType - For any value types we are promoting or expanding, this
1483   /// contains the value type that we are changing to.  For Expanded types, this
1484   /// contains one step of the expand (e.g. i64 -> i32), even if there are
1485   /// multiple steps required (e.g. i64 -> i16).  For types natively supported
1486   /// by the system, this holds the same type (e.g. i32 -> i32).
1487   MVT TransformToType[MVT::LAST_VALUETYPE];
1488
1489   // Defines the capacity of the TargetLowering::OpActions table
1490   static const int OpActionsCapacity = 222;
1491
1492   /// OpActions - For each operation and each value type, keep a LegalizeAction
1493   /// that indicates how instruction selection should deal with the operation.
1494   /// Most operations are Legal (aka, supported natively by the target), but
1495   /// operations that are not should be described.  Note that operations on
1496   /// non-legal value types are not described here.
1497   uint64_t OpActions[OpActionsCapacity];
1498
1499   /// LoadExtActions - For each load of load extension type and each value type,
1500   /// keep a LegalizeAction that indicates how instruction selection should deal
1501   /// with the load.
1502   uint64_t LoadExtActions[ISD::LAST_LOADEXT_TYPE];
1503
1504   /// TruncStoreActions - For each truncating store, keep a LegalizeAction that
1505   /// indicates how instruction selection should deal with the store.
1506   uint64_t TruncStoreActions[MVT::LAST_VALUETYPE];
1507
1508   /// IndexedModeActions - For each indexed mode and each value type, keep a
1509   /// pair of LegalizeAction that indicates how instruction selection should
1510   /// deal with the load / store.
1511   uint64_t IndexedModeActions[2][ISD::LAST_INDEXED_MODE];
1512
1513   /// ConvertActions - For each conversion from source type to destination type,
1514   /// keep a LegalizeAction that indicates how instruction selection should
1515   /// deal with the conversion.
1516   /// Currently, this is used only for floating->floating conversions
1517   /// (FP_EXTEND and FP_ROUND).
1518   uint64_t ConvertActions[MVT::LAST_VALUETYPE];
1519
1520   /// CondCodeActions - For each condition code (ISD::CondCode) keep a
1521   /// LegalizeAction that indicates how instruction selection should
1522   /// deal with the condition code.
1523   uint64_t CondCodeActions[ISD::SETCC_INVALID];
1524
1525   ValueTypeActionImpl ValueTypeActions;
1526
1527   std::vector<APFloat> LegalFPImmediates;
1528
1529   std::vector<std::pair<MVT, TargetRegisterClass*> > AvailableRegClasses;
1530
1531   /// TargetDAGCombineArray - Targets can specify ISD nodes that they would
1532   /// like PerformDAGCombine callbacks for by calling setTargetDAGCombine(),
1533   /// which sets a bit in this array.
1534   unsigned char
1535   TargetDAGCombineArray[OpActionsCapacity/(sizeof(unsigned char)*8)];
1536
1537   /// PromoteToType - For operations that must be promoted to a specific type,
1538   /// this holds the destination type.  This map should be sparse, so don't hold
1539   /// it as an array.
1540   ///
1541   /// Targets add entries to this map with AddPromotedToType(..), clients access
1542   /// this with getTypeToPromoteTo(..).
1543   std::map<std::pair<unsigned, MVT::SimpleValueType>, MVT::SimpleValueType>
1544     PromoteToType;
1545
1546   /// LibcallRoutineNames - Stores the name each libcall.
1547   ///
1548   const char *LibcallRoutineNames[RTLIB::UNKNOWN_LIBCALL];
1549
1550   /// CmpLibcallCCs - The ISD::CondCode that should be used to test the result
1551   /// of each of the comparison libcall against zero.
1552   ISD::CondCode CmpLibcallCCs[RTLIB::UNKNOWN_LIBCALL];
1553
1554 protected:
1555   /// When lowering @llvm.memset this field specifies the maximum number of
1556   /// store operations that may be substituted for the call to memset. Targets
1557   /// must set this value based on the cost threshold for that target. Targets
1558   /// should assume that the memset will be done using as many of the largest
1559   /// store operations first, followed by smaller ones, if necessary, per
1560   /// alignment restrictions. For example, storing 9 bytes on a 32-bit machine
1561   /// with 16-bit alignment would result in four 2-byte stores and one 1-byte
1562   /// store.  This only applies to setting a constant array of a constant size.
1563   /// @brief Specify maximum number of store instructions per memset call.
1564   unsigned maxStoresPerMemset;
1565
1566   /// When lowering @llvm.memcpy this field specifies the maximum number of
1567   /// store operations that may be substituted for a call to memcpy. Targets
1568   /// must set this value based on the cost threshold for that target. Targets
1569   /// should assume that the memcpy will be done using as many of the largest
1570   /// store operations first, followed by smaller ones, if necessary, per
1571   /// alignment restrictions. For example, storing 7 bytes on a 32-bit machine
1572   /// with 32-bit alignment would result in one 4-byte store, a one 2-byte store
1573   /// and one 1-byte store. This only applies to copying a constant array of
1574   /// constant size.
1575   /// @brief Specify maximum bytes of store instructions per memcpy call.
1576   unsigned maxStoresPerMemcpy;
1577
1578   /// When lowering @llvm.memmove this field specifies the maximum number of
1579   /// store instructions that may be substituted for a call to memmove. Targets
1580   /// must set this value based on the cost threshold for that target. Targets
1581   /// should assume that the memmove will be done using as many of the largest
1582   /// store operations first, followed by smaller ones, if necessary, per
1583   /// alignment restrictions. For example, moving 9 bytes on a 32-bit machine
1584   /// with 8-bit alignment would result in nine 1-byte stores.  This only
1585   /// applies to copying a constant array of constant size.
1586   /// @brief Specify maximum bytes of store instructions per memmove call.
1587   unsigned maxStoresPerMemmove;
1588
1589   /// This field specifies whether the target machine permits unaligned memory
1590   /// accesses.  This is used, for example, to determine the size of store
1591   /// operations when copying small arrays and other similar tasks.
1592   /// @brief Indicate whether the target permits unaligned memory accesses.
1593   bool allowUnalignedMemoryAccesses;
1594 };
1595 } // end llvm namespace
1596
1597 #endif