include/llvm/CodeGen/MachineOperand.h

   1 //===-- llvm/CodeGen/MachineOperand.h - MachineOperand class ----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the declaration of the MachineOperand class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef LLVM_CODEGEN_MACHINEOPERAND_H
  15 #define LLVM_CODEGEN_MACHINEOPERAND_H
  16
  17 #include "llvm/ADT/Hashing.h"
  18 #include "llvm/Support/DataTypes.h"
  19 #include <cassert>
  20
  21 namespace llvm {
  22
  23 class BlockAddress;
  24 class ConstantFP;
  25 class ConstantInt;
  26 class GlobalValue;
  27 class MachineBasicBlock;
  28 class MachineInstr;
  29 class MachineRegisterInfo;
  30 class MDNode;
  31 class TargetMachine;
  32 class TargetRegisterInfo;
  33 class raw_ostream;
  34 class MCSymbol;
  35
  36 /// MachineOperand class - Representation of each machine instruction operand.
  37 ///
  38 class MachineOperand {
  39 public:
  40   enum MachineOperandType {
  41     MO_Register,               ///< Register operand.
  42     MO_Immediate,              ///< Immediate operand
  43     MO_CImmediate,             ///< Immediate >64bit operand
  44     MO_FPImmediate,            ///< Floating-point immediate operand
  45     MO_MachineBasicBlock,      ///< MachineBasicBlock reference
  46     MO_FrameIndex,             ///< Abstract Stack Frame Index
  47     MO_ConstantPoolIndex,      ///< Address of indexed Constant in Constant Pool
  48     MO_TargetIndex,            ///< Target-dependent index+offset operand.
  49     MO_JumpTableIndex,         ///< Address of indexed Jump Table for switch
  50     MO_ExternalSymbol,         ///< Name of external global symbol
  51     MO_GlobalAddress,          ///< Address of a global value
  52     MO_BlockAddress,           ///< Address of a basic block
  53     MO_RegisterMask,           ///< Mask of preserved registers.
  54     MO_Metadata,               ///< Metadata reference (for debug info)
  55     MO_MCSymbol                ///< MCSymbol reference (for debug/eh info)
  56   };
  57
  58 private:
  59   /// OpKind - Specify what kind of operand this is.  This discriminates the
  60   /// union.
  61   unsigned char OpKind; // MachineOperandType
  62
  63   /// SubReg - Subregister number, only valid for MO_Register.  A value of 0
  64   /// indicates the MO_Register has no subReg.
  65   unsigned char SubReg;
  66
  67   /// TargetFlags - This is a set of target-specific operand flags.
  68   unsigned char TargetFlags;
  69
  70   /// IsDef/IsImp/IsKill/IsDead flags - These are only valid for MO_Register
  71   /// operands.
  72
  73   /// IsDef - True if this is a def, false if this is a use of the register.
  74   ///
  75   bool IsDef : 1;
  76
  77   /// IsImp - True if this is an implicit def or use, false if it is explicit.
  78   ///
  79   bool IsImp : 1;
  80
  81   /// IsKill - True if this instruction is the last use of the register on this
  82   /// path through the function.  This is only valid on uses of registers.
  83   bool IsKill : 1;
  84
  85   /// IsDead - True if this register is never used by a subsequent instruction.
  86   /// This is only valid on definitions of registers.
  87   bool IsDead : 1;
  88
  89   /// IsUndef - True if this register operand reads an "undef" value, i.e. the
  90   /// read value doesn't matter.  This flag can be set on both use and def
  91   /// operands.  On a sub-register def operand, it refers to the part of the
  92   /// register that isn't written.  On a full-register def operand, it is a
  93   /// noop.  See readsReg().
  94   ///
  95   /// This is only valid on registers.
  96   ///
  97   /// Note that an instruction may have multiple <undef> operands referring to
  98   /// the same register.  In that case, the instruction may depend on those
  99   /// operands reading the same dont-care value.  For example:
 100   ///
 101   ///   %vreg1<def> = XOR %vreg2<undef>, %vreg2<undef>
 102   ///
 103   /// Any register can be used for %vreg2, and its value doesn't matter, but
 104   /// the two operands must be the same register.
 105   ///
 106   bool IsUndef : 1;
 107
 108   /// IsInternalRead - True if this operand reads a value that was defined
 109   /// inside the same instruction or bundle.  This flag can be set on both use
 110   /// and def operands.  On a sub-register def operand, it refers to the part
 111   /// of the register that isn't written.  On a full-register def operand, it
 112   /// is a noop.
 113   ///
 114   /// When this flag is set, the instruction bundle must contain at least one
 115   /// other def of the register.  If multiple instructions in the bundle define
 116   /// the register, the meaning is target-defined.
 117   bool IsInternalRead : 1;
 118
 119   /// IsEarlyClobber - True if this MO_Register 'def' operand is written to
 120   /// by the MachineInstr before all input registers are read.  This is used to
 121   /// model the GCC inline asm '&' constraint modifier.
 122   bool IsEarlyClobber : 1;
 123
 124   /// IsDebug - True if this MO_Register 'use' operand is in a debug pseudo,
 125   /// not a real instruction.  Such uses should be ignored during codegen.
 126   bool IsDebug : 1;
 127
 128   /// SmallContents - This really should be part of the Contents union, but
 129   /// lives out here so we can get a better packed struct.
 130   /// MO_Register: Register number.
 131   /// OffsetedInfo: Low bits of offset.
 132   union {
 133     unsigned RegNo;           // For MO_Register.
 134     unsigned OffsetLo;        // Matches Contents.OffsetedInfo.OffsetHi.
 135   } SmallContents;
 136
 137   /// ParentMI - This is the instruction that this operand is embedded into.
 138   /// This is valid for all operand types, when the operand is in an instr.
 139   MachineInstr *ParentMI;
 140
 141   /// Contents union - This contains the payload for the various operand types.
 142   union {
 143     MachineBasicBlock *MBB;   // For MO_MachineBasicBlock.
 144     const ConstantFP *CFP;    // For MO_FPImmediate.
 145     const ConstantInt *CI;    // For MO_CImmediate. Integers > 64bit.
 146     int64_t ImmVal;           // For MO_Immediate.
 147     const uint32_t *RegMask;  // For MO_RegisterMask.
 148     const MDNode *MD;         // For MO_Metadata.
 149     MCSymbol *Sym;            // For MO_MCSymbol
 150
 151     struct {                  // For MO_Register.
 152       // Register number is in SmallContents.RegNo.
 153       MachineOperand **Prev;  // Access list for register.
 154       MachineOperand *Next;
 155     } Reg;
 156
 157     /// OffsetedInfo - This struct contains the offset and an object identifier.
 158     /// this represent the object as with an optional offset from it.
 159     struct {
 160       union {
 161         int Index;                // For MO_*Index - The index itself.
 162         const char *SymbolName;   // For MO_ExternalSymbol.
 163         const GlobalValue *GV;    // For MO_GlobalAddress.
 164         const BlockAddress *BA;   // For MO_BlockAddress.
 165       } Val;
 166       // Low bits of offset are in SmallContents.OffsetLo.
 167       int OffsetHi;               // An offset from the object, high 32 bits.
 168     } OffsetedInfo;
 169   } Contents;
 170
 171   explicit MachineOperand(MachineOperandType K) : OpKind(K), ParentMI(0) {
 172     TargetFlags = 0;
 173   }
 174 public:
 175   /// getType - Returns the MachineOperandType for this operand.
 176   ///
 177   MachineOperandType getType() const { return (MachineOperandType)OpKind; }
 178
 179   unsigned char getTargetFlags() const { return TargetFlags; }
 180   void setTargetFlags(unsigned char F) { TargetFlags = F; }
 181   void addTargetFlag(unsigned char F) { TargetFlags |= F; }
 182
 183
 184   /// getParent - Return the instruction that this operand belongs to.
 185   ///
 186   MachineInstr *getParent() { return ParentMI; }
 187   const MachineInstr *getParent() const { return ParentMI; }
 188
 189   /// clearParent - Reset the parent pointer.
 190   ///
 191   /// The MachineOperand copy constructor also copies ParentMI, expecting the
 192   /// original to be deleted. If a MachineOperand is ever stored outside a
 193   /// MachineInstr, the parent pointer must be cleared.
 194   ///
 195   /// Never call clearParent() on an operand in a MachineInstr.
 196   ///
 197   void clearParent() { ParentMI = 0; }
 198
 199   void print(raw_ostream &os, const TargetMachine *TM = 0) const;
 200
 201   //===--------------------------------------------------------------------===//
 202   // Accessors that tell you what kind of MachineOperand you're looking at.
 203   //===--------------------------------------------------------------------===//
 204
 205   /// isReg - Tests if this is a MO_Register operand.
 206   bool isReg() const { return OpKind == MO_Register; }
 207   /// isImm - Tests if this is a MO_Immediate operand.
 208   bool isImm() const { return OpKind == MO_Immediate; }
 209   /// isCImm - Test if t his is a MO_CImmediate operand.
 210   bool isCImm() const { return OpKind == MO_CImmediate; }
 211   /// isFPImm - Tests if this is a MO_FPImmediate operand.
 212   bool isFPImm() const { return OpKind == MO_FPImmediate; }
 213   /// isMBB - Tests if this is a MO_MachineBasicBlock operand.
 214   bool isMBB() const { return OpKind == MO_MachineBasicBlock; }
 215   /// isFI - Tests if this is a MO_FrameIndex operand.
 216   bool isFI() const { return OpKind == MO_FrameIndex; }
 217   /// isCPI - Tests if this is a MO_ConstantPoolIndex operand.
 218   bool isCPI() const { return OpKind == MO_ConstantPoolIndex; }
 219   /// isTargetIndex - Tests if this is a MO_TargetIndex operand.
 220   bool isTargetIndex() const { return OpKind == MO_TargetIndex; }
 221   /// isJTI - Tests if this is a MO_JumpTableIndex operand.
 222   bool isJTI() const { return OpKind == MO_JumpTableIndex; }
 223   /// isGlobal - Tests if this is a MO_GlobalAddress operand.
 224   bool isGlobal() const { return OpKind == MO_GlobalAddress; }
 225   /// isSymbol - Tests if this is a MO_ExternalSymbol operand.
 226   bool isSymbol() const { return OpKind == MO_ExternalSymbol; }
 227   /// isBlockAddress - Tests if this is a MO_BlockAddress operand.
 228   bool isBlockAddress() const { return OpKind == MO_BlockAddress; }
 229   /// isRegMask - Tests if this is a MO_RegisterMask operand.
 230   bool isRegMask() const { return OpKind == MO_RegisterMask; }
 231   /// isMetadata - Tests if this is a MO_Metadata operand.
 232   bool isMetadata() const { return OpKind == MO_Metadata; }
 233   bool isMCSymbol() const { return OpKind == MO_MCSymbol; }
 234
 235
 236   //===--------------------------------------------------------------------===//
 237   // Accessors for Register Operands
 238   //===--------------------------------------------------------------------===//
 239
 240   /// getReg - Returns the register number.
 241   unsigned getReg() const {
 242     assert(isReg() && "This is not a register operand!");
 243     return SmallContents.RegNo;
 244   }
 245
 246   unsigned getSubReg() const {
 247     assert(isReg() && "Wrong MachineOperand accessor");
 248     return (unsigned)SubReg;
 249   }
 250
 251   bool isUse() const {
 252     assert(isReg() && "Wrong MachineOperand accessor");
 253     return !IsDef;
 254   }
 255
 256   bool isDef() const {
 257     assert(isReg() && "Wrong MachineOperand accessor");
 258     return IsDef;
 259   }
 260
 261   bool isImplicit() const {
 262     assert(isReg() && "Wrong MachineOperand accessor");
 263     return IsImp;
 264   }
 265
 266   bool isDead() const {
 267     assert(isReg() && "Wrong MachineOperand accessor");
 268     return IsDead;
 269   }
 270
 271   bool isKill() const {
 272     assert(isReg() && "Wrong MachineOperand accessor");
 273     return IsKill;
 274   }
 275
 276   bool isUndef() const {
 277     assert(isReg() && "Wrong MachineOperand accessor");
 278     return IsUndef;
 279   }
 280
 281   bool isInternalRead() const {
 282     assert(isReg() && "Wrong MachineOperand accessor");
 283     return IsInternalRead;
 284   }
 285
 286   bool isEarlyClobber() const {
 287     assert(isReg() && "Wrong MachineOperand accessor");
 288     return IsEarlyClobber;
 289   }
 290
 291   bool isDebug() const {
 292     assert(isReg() && "Wrong MachineOperand accessor");
 293     return IsDebug;
 294   }
 295
 296   /// readsReg - Returns true if this operand reads the previous value of its
 297   /// register.  A use operand with the <undef> flag set doesn't read its
 298   /// register.  A sub-register def implicitly reads the other parts of the
 299   /// register being redefined unless the <undef> flag is set.
 300   ///
 301   /// This refers to reading the register value from before the current
 302   /// instruction or bundle. Internal bundle reads are not included.
 303   bool readsReg() const {
 304     assert(isReg() && "Wrong MachineOperand accessor");
 305     return !isUndef() && !isInternalRead() && (isUse() || getSubReg());
 306   }
 307
 308   //===--------------------------------------------------------------------===//
 309   // Mutators for Register Operands
 310   //===--------------------------------------------------------------------===//
 311
 312   /// Change the register this operand corresponds to.
 313   ///
 314   void setReg(unsigned Reg);
 315
 316   void setSubReg(unsigned subReg) {
 317     assert(isReg() && "Wrong MachineOperand accessor");
 318     SubReg = (unsigned char)subReg;
 319   }
 320
 321   /// substVirtReg - Substitute the current register with the virtual
 322   /// subregister Reg:SubReg. Take any existing SubReg index into account,
 323   /// using TargetRegisterInfo to compose the subreg indices if necessary.
 324   /// Reg must be a virtual register, SubIdx can be 0.
 325   ///
 326   void substVirtReg(unsigned Reg, unsigned SubIdx, const TargetRegisterInfo&);
 327
 328   /// substPhysReg - Substitute the current register with the physical register
 329   /// Reg, taking any existing SubReg into account. For instance,
 330   /// substPhysReg(%EAX) will change %reg1024:sub_8bit to %AL.
 331   ///
 332   void substPhysReg(unsigned Reg, const TargetRegisterInfo&);
 333
 334   void setIsUse(bool Val = true) { setIsDef(!Val); }
 335
 336   void setIsDef(bool Val = true);
 337
 338   void setImplicit(bool Val = true) {
 339     assert(isReg() && "Wrong MachineOperand accessor");
 340     IsImp = Val;
 341   }
 342
 343   void setIsKill(bool Val = true) {
 344     assert(isReg() && !IsDef && "Wrong MachineOperand accessor");
 345     assert((!Val || !isDebug()) && "Marking a debug operation as kill");
 346     IsKill = Val;
 347   }
 348
 349   void setIsDead(bool Val = true) {
 350     assert(isReg() && IsDef && "Wrong MachineOperand accessor");
 351     IsDead = Val;
 352   }
 353
 354   void setIsUndef(bool Val = true) {
 355     assert(isReg() && "Wrong MachineOperand accessor");
 356     IsUndef = Val;
 357   }
 358
 359   void setIsInternalRead(bool Val = true) {
 360     assert(isReg() && "Wrong MachineOperand accessor");
 361     IsInternalRead = Val;
 362   }
 363
 364   void setIsEarlyClobber(bool Val = true) {
 365     assert(isReg() && IsDef && "Wrong MachineOperand accessor");
 366     IsEarlyClobber = Val;
 367   }
 368
 369   void setIsDebug(bool Val = true) {
 370     assert(isReg() && IsDef && "Wrong MachineOperand accessor");
 371     IsDebug = Val;
 372   }
 373
 374   //===--------------------------------------------------------------------===//
 375   // Accessors for various operand types.
 376   //===--------------------------------------------------------------------===//
 377
 378   int64_t getImm() const {
 379     assert(isImm() && "Wrong MachineOperand accessor");
 380     return Contents.ImmVal;
 381   }
 382
 383   const ConstantInt *getCImm() const {
 384     assert(isCImm() && "Wrong MachineOperand accessor");
 385     return Contents.CI;
 386   }
 387
 388   const ConstantFP *getFPImm() const {
 389     assert(isFPImm() && "Wrong MachineOperand accessor");
 390     return Contents.CFP;
 391   }
 392
 393   MachineBasicBlock *getMBB() const {
 394     assert(isMBB() && "Wrong MachineOperand accessor");
 395     return Contents.MBB;
 396   }
 397
 398   int getIndex() const {
 399     assert((isFI() || isCPI() || isTargetIndex() || isJTI()) &&
 400            "Wrong MachineOperand accessor");
 401     return Contents.OffsetedInfo.Val.Index;
 402   }
 403
 404   const GlobalValue *getGlobal() const {
 405     assert(isGlobal() && "Wrong MachineOperand accessor");
 406     return Contents.OffsetedInfo.Val.GV;
 407   }
 408
 409   const BlockAddress *getBlockAddress() const {
 410     assert(isBlockAddress() && "Wrong MachineOperand accessor");
 411     return Contents.OffsetedInfo.Val.BA;
 412   }
 413
 414   MCSymbol *getMCSymbol() const {
 415     assert(isMCSymbol() && "Wrong MachineOperand accessor");
 416     return Contents.Sym;
 417   }
 418
 419   /// getOffset - Return the offset from the symbol in this operand. This always
 420   /// returns 0 for ExternalSymbol operands.
 421   int64_t getOffset() const {
 422     assert((isGlobal() || isSymbol() || isCPI() || isTargetIndex() ||
 423             isBlockAddress()) && "Wrong MachineOperand accessor");
 424     return (int64_t(Contents.OffsetedInfo.OffsetHi) << 32) |
 425            SmallContents.OffsetLo;
 426   }
 427
 428   const char *getSymbolName() const {
 429     assert(isSymbol() && "Wrong MachineOperand accessor");
 430     return Contents.OffsetedInfo.Val.SymbolName;
 431   }
 432
 433   /// clobbersPhysReg - Returns true if this RegMask clobbers PhysReg.
 434   /// It is sometimes necessary to detach the register mask pointer from its
 435   /// machine operand. This static method can be used for such detached bit
 436   /// mask pointers.
 437   static bool clobbersPhysReg(const uint32_t *RegMask, unsigned PhysReg) {
 438     // See TargetRegisterInfo.h.
 439     assert(PhysReg < (1u << 30) && "Not a physical register");
 440     return !(RegMask[PhysReg / 32] & (1u << PhysReg % 32));
 441   }
 442
 443   /// clobbersPhysReg - Returns true if this RegMask operand clobbers PhysReg.
 444   bool clobbersPhysReg(unsigned PhysReg) const {
 445      return clobbersPhysReg(getRegMask(), PhysReg);
 446   }
 447
 448   /// getRegMask - Returns a bit mask of registers preserved by this RegMask
 449   /// operand.
 450   const uint32_t *getRegMask() const {
 451     assert(isRegMask() && "Wrong MachineOperand accessor");
 452     return Contents.RegMask;
 453   }
 454
 455   const MDNode *getMetadata() const {
 456     assert(isMetadata() && "Wrong MachineOperand accessor");
 457     return Contents.MD;
 458   }
 459
 460   //===--------------------------------------------------------------------===//
 461   // Mutators for various operand types.
 462   //===--------------------------------------------------------------------===//
 463
 464   void setImm(int64_t immVal) {
 465     assert(isImm() && "Wrong MachineOperand mutator");
 466     Contents.ImmVal = immVal;
 467   }
 468
 469   void setOffset(int64_t Offset) {
 470     assert((isGlobal() || isSymbol() || isCPI() || isTargetIndex() ||
 471             isBlockAddress()) && "Wrong MachineOperand accessor");
 472     SmallContents.OffsetLo = unsigned(Offset);
 473     Contents.OffsetedInfo.OffsetHi = int(Offset >> 32);
 474   }
 475
 476   void setIndex(int Idx) {
 477     assert((isFI() || isCPI() || isTargetIndex() || isJTI()) &&
 478            "Wrong MachineOperand accessor");
 479     Contents.OffsetedInfo.Val.Index = Idx;
 480   }
 481
 482   void setMBB(MachineBasicBlock *MBB) {
 483     assert(isMBB() && "Wrong MachineOperand accessor");
 484     Contents.MBB = MBB;
 485   }
 486
 487   //===--------------------------------------------------------------------===//
 488   // Other methods.
 489   //===--------------------------------------------------------------------===//
 490
 491   /// isIdenticalTo - Return true if this operand is identical to the specified
 492   /// operand. Note: This method ignores isKill and isDead properties.
 493   bool isIdenticalTo(const MachineOperand &Other) const;
 494
 495   /// \brief MachineOperand hash_value overload.
 496   ///
 497   /// Note that this includes the same information in the hash that
 498   /// isIdenticalTo uses for comparison. It is thus suited for use in hash
 499   /// tables which use that function for equality comparisons only.
 500   friend hash_code hash_value(const MachineOperand &MO);
 501
 502   /// ChangeToImmediate - Replace this operand with a new immediate operand of
 503   /// the specified value.  If an operand is known to be an immediate already,
 504   /// the setImm method should be used.
 505   void ChangeToImmediate(int64_t ImmVal);
 506
 507   /// ChangeToRegister - Replace this operand with a new register operand of
 508   /// the specified value.  If an operand is known to be an register already,
 509   /// the setReg method should be used.
 510   void ChangeToRegister(unsigned Reg, bool isDef, bool isImp = false,
 511                         bool isKill = false, bool isDead = false,
 512                         bool isUndef = false, bool isDebug = false);
 513
 514   //===--------------------------------------------------------------------===//
 515   // Construction methods.
 516   //===--------------------------------------------------------------------===//
 517
 518   static MachineOperand CreateImm(int64_t Val) {
 519     MachineOperand Op(MachineOperand::MO_Immediate);
 520     Op.setImm(Val);
 521     return Op;
 522   }
 523
 524   static MachineOperand CreateCImm(const ConstantInt *CI) {
 525     MachineOperand Op(MachineOperand::MO_CImmediate);
 526     Op.Contents.CI = CI;
 527     return Op;
 528   }
 529
 530   static MachineOperand CreateFPImm(const ConstantFP *CFP) {
 531     MachineOperand Op(MachineOperand::MO_FPImmediate);
 532     Op.Contents.CFP = CFP;
 533     return Op;
 534   }
 535
 536   static MachineOperand CreateReg(unsigned Reg, bool isDef, bool isImp = false,
 537                                   bool isKill = false, bool isDead = false,
 538                                   bool isUndef = false,
 539                                   bool isEarlyClobber = false,
 540                                   unsigned SubReg = 0,
 541                                   bool isDebug = false,
 542                                   bool isInternalRead = false) {
 543     MachineOperand Op(MachineOperand::MO_Register);
 544     Op.IsDef = isDef;
 545     Op.IsImp = isImp;
 546     Op.IsKill = isKill;
 547     Op.IsDead = isDead;
 548     Op.IsUndef = isUndef;
 549     Op.IsInternalRead = isInternalRead;
 550     Op.IsEarlyClobber = isEarlyClobber;
 551     Op.IsDebug = isDebug;
 552     Op.SmallContents.RegNo = Reg;
 553     Op.Contents.Reg.Prev = 0;
 554     Op.Contents.Reg.Next = 0;
 555     Op.SubReg = SubReg;
 556     return Op;
 557   }
 558   static MachineOperand CreateMBB(MachineBasicBlock *MBB,
 559                                   unsigned char TargetFlags = 0) {
 560     MachineOperand Op(MachineOperand::MO_MachineBasicBlock);
 561     Op.setMBB(MBB);
 562     Op.setTargetFlags(TargetFlags);
 563     return Op;
 564   }
 565   static MachineOperand CreateFI(int Idx) {
 566     MachineOperand Op(MachineOperand::MO_FrameIndex);
 567     Op.setIndex(Idx);
 568     return Op;
 569   }
 570   static MachineOperand CreateCPI(unsigned Idx, int Offset,
 571                                   unsigned char TargetFlags = 0) {
 572     MachineOperand Op(MachineOperand::MO_ConstantPoolIndex);
 573     Op.setIndex(Idx);
 574     Op.setOffset(Offset);
 575     Op.setTargetFlags(TargetFlags);
 576     return Op;
 577   }
 578   static MachineOperand CreateTargetIndex(unsigned Idx, int64_t Offset,
 579                                           unsigned char TargetFlags = 0) {
 580     MachineOperand Op(MachineOperand::MO_TargetIndex);
 581     Op.setIndex(Idx);
 582     Op.setOffset(Offset);
 583     Op.setTargetFlags(TargetFlags);
 584     return Op;
 585   }
 586   static MachineOperand CreateJTI(unsigned Idx,
 587                                   unsigned char TargetFlags = 0) {
 588     MachineOperand Op(MachineOperand::MO_JumpTableIndex);
 589     Op.setIndex(Idx);
 590     Op.setTargetFlags(TargetFlags);
 591     return Op;
 592   }
 593   static MachineOperand CreateGA(const GlobalValue *GV, int64_t Offset,
 594                                  unsigned char TargetFlags = 0) {
 595     MachineOperand Op(MachineOperand::MO_GlobalAddress);
 596     Op.Contents.OffsetedInfo.Val.GV = GV;
 597     Op.setOffset(Offset);
 598     Op.setTargetFlags(TargetFlags);
 599     return Op;
 600   }
 601   static MachineOperand CreateES(const char *SymName,
 602                                  unsigned char TargetFlags = 0) {
 603     MachineOperand Op(MachineOperand::MO_ExternalSymbol);
 604     Op.Contents.OffsetedInfo.Val.SymbolName = SymName;
 605     Op.setOffset(0); // Offset is always 0.
 606     Op.setTargetFlags(TargetFlags);
 607     return Op;
 608   }
 609   static MachineOperand CreateBA(const BlockAddress *BA,
 610                                  unsigned char TargetFlags = 0) {
 611     MachineOperand Op(MachineOperand::MO_BlockAddress);
 612     Op.Contents.OffsetedInfo.Val.BA = BA;
 613     Op.setOffset(0); // Offset is always 0.
 614     Op.setTargetFlags(TargetFlags);
 615     return Op;
 616   }
 617   /// CreateRegMask - Creates a register mask operand referencing Mask.  The
 618   /// operand does not take ownership of the memory referenced by Mask, it must
 619   /// remain valid for the lifetime of the operand.
 620   ///
 621   /// A RegMask operand represents a set of non-clobbered physical registers on
 622   /// an instruction that clobbers many registers, typically a call.  The bit
 623   /// mask has a bit set for each physreg that is preserved by this
 624   /// instruction, as described in the documentation for
 625   /// TargetRegisterInfo::getCallPreservedMask().
 626   ///
 627   /// Any physreg with a 0 bit in the mask is clobbered by the instruction.
 628   ///
 629   static MachineOperand CreateRegMask(const uint32_t *Mask) {
 630     assert(Mask && "Missing register mask");
 631     MachineOperand Op(MachineOperand::MO_RegisterMask);
 632     Op.Contents.RegMask = Mask;
 633     return Op;
 634   }
 635   static MachineOperand CreateMetadata(const MDNode *Meta) {
 636     MachineOperand Op(MachineOperand::MO_Metadata);
 637     Op.Contents.MD = Meta;
 638     return Op;
 639   }
 640
 641   static MachineOperand CreateMCSymbol(MCSymbol *Sym) {
 642     MachineOperand Op(MachineOperand::MO_MCSymbol);
 643     Op.Contents.Sym = Sym;
 644     return Op;
 645   }
 646
 647   friend class MachineInstr;
 648   friend class MachineRegisterInfo;
 649 private:
 650   //===--------------------------------------------------------------------===//
 651   // Methods for handling register use/def lists.
 652   //===--------------------------------------------------------------------===//
 653
 654   /// isOnRegUseList - Return true if this operand is on a register use/def list
 655   /// or false if not.  This can only be called for register operands that are
 656   /// part of a machine instruction.
 657   bool isOnRegUseList() const {
 658     assert(isReg() && "Can only add reg operand to use lists");
 659     return Contents.Reg.Prev != 0;
 660   }
 661 };
 662
 663 inline raw_ostream &operator<<(raw_ostream &OS, const MachineOperand& MO) {
 664   MO.print(OS, 0);
 665   return OS;
 666 }
 667
 668 } // End llvm namespace
 669
 670 #endif