Instcombine was transforming:
authorEvan Cheng <evan.cheng@apple.com>
Thu, 12 Jul 2012 01:45:35 +0000 (01:45 +0000)
committerEvan Cheng <evan.cheng@apple.com>
Thu, 12 Jul 2012 01:45:35 +0000 (01:45 +0000)
commit79590b8edffd403d93c764887a4f0ad4f2612914
tree369b97c645dc9744eb827927a9ecd66ed3b10a66
parente96ce46b4deabec1110fd9d58213cb884a33b61c
Instcombine was transforming:
  %shr = lshr i64 %key, 3
  %0 = load i64* %val, align 8
  %sub = add i64 %0, -1
  %and = and i64 %sub, %shr
  ret i64 %and

to:
  %shr = lshr i64 %key, 3
  %0 = load i64* %val, align 8
  %sub = add i64 %0, 2305843009213693951
  %and = and i64 %sub, %shr
  ret i64 %and

The demanded bit optimization is actually a pessimization because add -1 would
be codegen'ed as a sub 1. Teach the demanded constant shrinking optimization
to check for negated constant to make sure it is actually reducing the width
of the constant.

rdar://11793464

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@160101 91177308-0d34-0410-b5e6-96231b3b80d8
lib/Transforms/InstCombine/InstCombineSimplifyDemanded.cpp
test/Transforms/InstCombine/2012-07-11-AddSubDemandedBits.ll [new file with mode: 0644]