[mips][mips64r6] Improve tests affected by the changes to multiplies and divides
authorDaniel Sanders <daniel.sanders@imgtec.com>
Wed, 11 Jun 2014 15:48:00 +0000 (15:48 +0000)
committerDaniel Sanders <daniel.sanders@imgtec.com>
Wed, 11 Jun 2014 15:48:00 +0000 (15:48 +0000)
commit0ee5398b7fb951beca94135b710715ca5547e6a3
treeedfcc0b9ebb546f78ed5910b5b278c05fabaec86
parent6b3f3922bf7bf933617adca7cbe0fd12a8fd1635
[mips][mips64r6] Improve tests affected by the changes to multiplies and divides

Summary:
MIPS32r6/MIPS64r6 support has not been added yet.

inlineasm-cnstrnt-reg.ll:
  Explicitly specify the CPU since it will not work on MIPS32r6/MIPS64r6
  when -integrated-as is the default. We can't change the mnemonic since the
  LO register is an implicit def of mtlo and MIPS32r6/MIPS64r6 has no
  instructions that use LO.

2008-08-01-AsmInline.ll:
  Explicitly specify the CPU since MIPS32r6/MIPS64r6 will correctly emit
  different code and this is a regression test.

mips64instrs.ll and mips64muldiv.ll
  Check registers and the way the multiply is used in m1

divrem.ll
  Check registers and use multiple filecheck prefixes to limit redundancy

Reviewers: vmedic, jkolek, zoran.jovanovic, matheusalmeida

Reviewed By: matheusalmeida

Subscribers: matheusalmeida

Differential Revision: http://reviews.llvm.org/D3894

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@210656 91177308-0d34-0410-b5e6-96231b3b80d8
test/CodeGen/Mips/2008-08-01-AsmInline.ll
test/CodeGen/Mips/divrem.ll
test/CodeGen/Mips/inlineasm-cnstrnt-reg.ll
test/CodeGen/Mips/mips64instrs.ll
test/CodeGen/Mips/mips64muldiv.ll