test/CodeGen/X86/x86-64-intrcc.ll

   1 ; RUN: llc -mtriple=x86_64-unknown-unknown < %s | FileCheck %s\r
   2 ; RUN: llc -mtriple=x86_64-unknown-unknown -O0 < %s | FileCheck %s -check-prefix=CHECK0\r
   3 \r
   4 %struct.interrupt_frame = type { i64, i64, i64, i64, i64 }\r
   5 \r
   6 @llvm.used = appending global [3 x i8*] [i8* bitcast (void (%struct.interrupt_frame*)* @test_isr_no_ecode to i8*), i8* bitcast (void (%struct.interrupt_frame*, i64)* @test_isr_ecode to i8*), i8* bitcast (void (%struct.interrupt_frame*, i64)* @test_isr_clobbers to i8*)], section "llvm.metadata"\r
   7 \r
   8 ; Spills rax, putting original esp at +8.\r
   9 ; No stack adjustment if declared with no error code\r
  10 define x86_intrcc void @test_isr_no_ecode(%struct.interrupt_frame* %frame) {\r
  11   ; CHECK-LABEL: test_isr_no_ecode:\r
  12   ; CHECK: pushq %rax\r
  13   ; CHECK: movq 24(%rsp), %rax\r
  14   ; CHECK: popq %rax\r
  15   ; CHECK: iretq\r
  16   ; CHECK0-LABEL: test_isr_no_ecode:\r
  17   ; CHECK0: pushq %rax\r
  18   ; CHECK0: leaq 8(%rsp), %rax\r
  19   ; CHECK0: movq 16(%rax), %rax\r
  20   ; CHECK0: popq %rax\r
  21   ; CHECK0: iretq\r
  22   %pflags = getelementptr inbounds %struct.interrupt_frame, %struct.interrupt_frame* %frame, i32 0, i32 2\r
  23   %flags = load i64, i64* %pflags, align 4\r
  24   call void asm sideeffect "", "r"(i64 %flags)\r
  25   ret void\r
  26 }\r
  27 \r
  28 ; Spills rax and rcx, putting original rsp at +16. Stack is adjusted up another 8 bytes\r
  29 ; before return, popping the error code.\r
  30 define x86_intrcc void @test_isr_ecode(%struct.interrupt_frame* %frame, i64 %ecode) {\r
  31   ; CHECK-LABEL: test_isr_ecode\r
  32   ; CHECK: pushq %rax\r
  33   ; CHECK: pushq %rcx\r
  34   ; CHECK: movq 16(%rsp), %rax\r
  35   ; CHECK: movq 40(%rsp), %rcx\r
  36   ; CHECK: popq %rcx\r
  37   ; CHECK: popq %rax\r
  38   ; CHECK: addq $8, %rsp\r
  39   ; CHECK: iretq\r
  40   ; CHECK0-LABEL: test_isr_ecode\r
  41   ; CHECK0: pushq %rax\r
  42   ; CHECK0: pushq %rcx\r
  43   ; CHECK0: movq 16(%rsp), %rax\r
  44   ; CHECK0: leaq 24(%rsp), %rcx\r
  45   ; CHECK0: movq 16(%rcx), %rcx\r
  46   ; CHECK0: popq %rcx\r
  47   ; CHECK0: popq %rax\r
  48   ; CHECK0: addq $8, %rsp\r
  49   ; CHECK0: iretq\r
  50   %pflags = getelementptr inbounds %struct.interrupt_frame, %struct.interrupt_frame* %frame, i32 0, i32 2\r
  51   %flags = load i64, i64* %pflags, align 4\r
  52   call void asm sideeffect "", "r,r"(i64 %flags, i64 %ecode)\r
  53   ret void\r
  54 }\r
  55 \r
  56 ; All clobbered registers must be saved\r
  57 define x86_intrcc void @test_isr_clobbers(%struct.interrupt_frame* %frame, i64 %ecode) {\r
  58   call void asm sideeffect "", "~{rax},~{rbx},~{rbp},~{r11},~{xmm0}"()\r
  59   ; CHECK-LABEL: test_isr_clobbers\r
  60   ; CHECK-SSE-NEXT: pushq %rax\r
  61   ; CHECK-SSE-NEXT; pushq %r11\r
  62   ; CHECK-SSE-NEXT: pushq %rbp\r
  63   ; CHECK-SSE-NEXT: pushq %rbx\r
  64   ; CHECK-SSE-NEXT: movaps %xmm0\r
  65   ; CHECK-SSE-NEXT: movaps %xmm0\r
  66   ; CHECK-SSE-NEXT: popq %rbx\r
  67   ; CHECK-SSE-NEXT: popq %rbp\r
  68   ; CHECK-SSE-NEXT: popq %r11\r
  69   ; CHECK-SSE-NEXT: popq %rax\r
  70   ; CHECK-SSE-NEXT: addq $8, %rsp\r
  71   ; CHECK-SSE-NEXT: iretq\r
  72   ; CHECK0-LABEL: test_isr_clobbers\r
  73   ; CHECK0-SSE-NEXT: pushq %rax\r
  74   ; CHECK0-SSE-NEXT; pushq %r11\r
  75   ; CHECK0-SSE-NEXT: pushq %rbp\r
  76   ; CHECK0-SSE-NEXT: pushq %rbx\r
  77   ; CHECK0-SSE-NEXT: movaps %xmm0\r
  78   ; CHECK0-SSE-NEXT: movaps %xmm0\r
  79   ; CHECK0-SSE-NEXT: popq %rbx\r
  80   ; CHECK0-SSE-NEXT: popq %rbp\r
  81   ; CHECK0-SSE-NEXT: popq %r11\r
  82   ; CHECK0-SSE-NEXT: popq %rax\r
  83   ; CHECK0-SSE-NEXT: addq $8, %rsp\r
  84   ; CHECK0-SSE-NEXT: iretq\r
  85   ret void\r
  86 }