test/CodeGen/X86/avx512-intrinsics.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=knl --show-mc-encoding| FileCheck %s
   2
   3 declare i32 @llvm.x86.avx512.kortestz.w(i16, i16) nounwind readnone
   4 ; CHECK-LABEL: test_kortestz
   5 ; CHECK: kortestw
   6 ; CHECK: sete
   7 define i32 @test_kortestz(i16 %a0, i16 %a1) {
   8   %res = call i32 @llvm.x86.avx512.kortestz.w(i16 %a0, i16 %a1)
   9   ret i32 %res
  10 }
  11
  12 declare i32 @llvm.x86.avx512.kortestc.w(i16, i16) nounwind readnone
  13 ; CHECK-LABEL: test_kortestc
  14 ; CHECK: kortestw
  15 ; CHECK: sbbl
  16 define i32 @test_kortestc(i16 %a0, i16 %a1) {
  17   %res = call i32 @llvm.x86.avx512.kortestc.w(i16 %a0, i16 %a1)
  18   ret i32 %res
  19 }
  20
  21 declare i16 @llvm.x86.avx512.kand.w(i16, i16) nounwind readnone
  22 ; CHECK-LABEL: test_kand
  23 ; CHECK: kandw
  24 ; CHECK: kandw
  25 define i16 @test_kand(i16 %a0, i16 %a1) {
  26   %t1 = call i16 @llvm.x86.avx512.kand.w(i16 %a0, i16 8)
  27   %t2 = call i16 @llvm.x86.avx512.kand.w(i16 %t1, i16 %a1)
  28   ret i16 %t2
  29 }
  30
  31 declare i16 @llvm.x86.avx512.knot.w(i16) nounwind readnone
  32 ; CHECK-LABEL: test_knot
  33 ; CHECK: knotw
  34 define i16 @test_knot(i16 %a0) {
  35   %res = call i16 @llvm.x86.avx512.knot.w(i16 %a0)
  36   ret i16 %res
  37 }
  38
  39 declare i16 @llvm.x86.avx512.kunpck.bw(i16, i16) nounwind readnone
  40
  41 ; CHECK-LABEL: unpckbw_test
  42 ; CHECK: kunpckbw
  43 ; CHECK:ret
  44 define i16 @unpckbw_test(i16 %a0, i16 %a1) {
  45   %res = call i16 @llvm.x86.avx512.kunpck.bw(i16 %a0, i16 %a1)
  46   ret i16 %res
  47 }
  48
  49 define <16 x float> @test_rcp_ps_512(<16 x float> %a0) {
  50   ; CHECK: vrcp14ps {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x4c,0xc0]
  51   %res = call <16 x float> @llvm.x86.avx512.rcp14.ps.512(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1) ; <<16 x float>> [#uses=1]
  52   ret <16 x float> %res
  53 }
  54 declare <16 x float> @llvm.x86.avx512.rcp14.ps.512(<16 x float>, <16 x float>, i16) nounwind readnone
  55
  56 define <8 x double> @test_rcp_pd_512(<8 x double> %a0) {
  57   ; CHECK: vrcp14pd {{.*}}encoding: [0x62,0xf2,0xfd,0x48,0x4c,0xc0]
  58   %res = call <8 x double> @llvm.x86.avx512.rcp14.pd.512(<8 x double> %a0, <8 x double> zeroinitializer, i8 -1) ; <<8 x double>> [#uses=1]
  59   ret <8 x double> %res
  60 }
  61 declare <8 x double> @llvm.x86.avx512.rcp14.pd.512(<8 x double>, <8 x double>, i8) nounwind readnone
  62
  63 define <16 x float> @test_rcp28_ps_512(<16 x float> %a0) {
  64   ; CHECK: vrcp28ps {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xca,0xc0]
  65   %res = call <16 x float> @llvm.x86.avx512.rcp28.ps(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1, i32 8) ; <<16 x float>> [#uses=1]
  66   ret <16 x float> %res
  67 }
  68 declare <16 x float> @llvm.x86.avx512.rcp28.ps(<16 x float>, <16 x float>, i16, i32) nounwind readnone
  69
  70 define <8 x double> @test_rcp28_pd_512(<8 x double> %a0) {
  71   ; CHECK: vrcp28pd {sae}, {{.*}}encoding: [0x62,0xf2,0xfd,0x18,0xca,0xc0]
  72   %res = call <8 x double> @llvm.x86.avx512.rcp28.pd(<8 x double> %a0, <8 x double> zeroinitializer, i8 -1, i32 8) ; <<8 x double>> [#uses=1]
  73   ret <8 x double> %res
  74 }
  75 declare <8 x double> @llvm.x86.avx512.rcp28.pd(<8 x double>, <8 x double>, i8, i32) nounwind readnone
  76
  77 declare <8 x double> @llvm.x86.avx512.mask.rndscale.pd.512(<8 x double>, i32, <8 x double>, i8, i32)
  78
  79 define <8 x double> @test7(<8 x double> %a) {
  80 ; CHECK: vrndscalepd {{.*}}encoding: [0x62,0xf3,0xfd,0x48,0x09,0xc0,0x0b]
  81   %res = call <8 x double> @llvm.x86.avx512.mask.rndscale.pd.512(<8 x double> %a, i32 11, <8 x double> zeroinitializer, i8 -1, i32 4)
  82   ret <8 x double>%res
  83 }
  84
  85 declare <16 x float> @llvm.x86.avx512.mask.rndscale.ps.512(<16 x float>, i32, <16 x float>, i16, i32)
  86
  87 define <16 x float> @test8(<16 x float> %a) {
  88 ; CHECK: vrndscaleps {{.*}}encoding: [0x62,0xf3,0x7d,0x48,0x08,0xc0,0x0b]
  89   %res = call <16 x float> @llvm.x86.avx512.mask.rndscale.ps.512(<16 x float> %a, i32 11, <16 x float> zeroinitializer, i16 -1, i32 4)
  90   ret <16 x float>%res
  91 }
  92
  93 define <16 x float> @test_rsqrt_ps_512(<16 x float> %a0) {
  94   ; CHECK: vrsqrt14ps {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x4e,0xc0]
  95   %res = call <16 x float> @llvm.x86.avx512.rsqrt14.ps.512(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1) ; <<16 x float>> [#uses=1]
  96   ret <16 x float> %res
  97 }
  98 declare <16 x float> @llvm.x86.avx512.rsqrt14.ps.512(<16 x float>, <16 x float>, i16) nounwind readnone
  99
 100 define <16 x float> @test_rsqrt28_ps_512(<16 x float> %a0) {
 101   ; CHECK: vrsqrt28ps {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xcc,0xc0]
 102   %res = call <16 x float> @llvm.x86.avx512.rsqrt28.ps(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1, i32 8) ; <<16 x float>> [#uses=1]
 103   ret <16 x float> %res
 104 }
 105 declare <16 x float> @llvm.x86.avx512.rsqrt28.ps(<16 x float>, <16 x float>, i16, i32) nounwind readnone
 106
 107 define <4 x float> @test_rsqrt14_ss(<4 x float> %a0) {
 108   ; CHECK: vrsqrt14ss {{.*}}encoding: [0x62,0xf2,0x7d,0x08,0x4f,0xc0]
 109   %res = call <4 x float> @llvm.x86.avx512.rsqrt14.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1) ; <<4 x float>> [#uses=1]
 110   ret <4 x float> %res
 111 }
 112 declare <4 x float> @llvm.x86.avx512.rsqrt14.ss(<4 x float>, <4 x float>, <4 x float>, i8) nounwind readnone
 113
 114 define <4 x float> @test_rsqrt28_ss(<4 x float> %a0) {
 115   ; CHECK: vrsqrt28ss {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xcd,0xc0]
 116   %res = call <4 x float> @llvm.x86.avx512.rsqrt28.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1, i32 8) ; <<4 x float>> [#uses=1]
 117   ret <4 x float> %res
 118 }
 119 declare <4 x float> @llvm.x86.avx512.rsqrt28.ss(<4 x float>, <4 x float>, <4 x float>, i8, i32) nounwind readnone
 120
 121 define <4 x float> @test_rcp14_ss(<4 x float> %a0) {
 122   ; CHECK: vrcp14ss {{.*}}encoding: [0x62,0xf2,0x7d,0x08,0x4d,0xc0]
 123   %res = call <4 x float> @llvm.x86.avx512.rcp14.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1) ; <<4 x float>> [#uses=1]
 124   ret <4 x float> %res
 125 }
 126 declare <4 x float> @llvm.x86.avx512.rcp14.ss(<4 x float>, <4 x float>, <4 x float>, i8) nounwind readnone
 127
 128 define <4 x float> @test_rcp28_ss(<4 x float> %a0) {
 129   ; CHECK: vrcp28ss {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xcb,0xc0]
 130   %res = call <4 x float> @llvm.x86.avx512.rcp28.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1, i32 8) ; <<4 x float>> [#uses=1]
 131   ret <4 x float> %res
 132 }
 133 declare <4 x float> @llvm.x86.avx512.rcp28.ss(<4 x float>, <4 x float>, <4 x float>, i8, i32) nounwind readnone
 134
 135 define <8 x double> @test_sqrt_pd_512(<8 x double> %a0) {
 136   ; CHECK: vsqrtpd
 137   %res = call <8 x double> @llvm.x86.avx512.sqrt.pd.512(<8 x double> %a0) ; <<8 x double>> [#uses=1]
 138   ret <8 x double> %res
 139 }
 140 declare <8 x double> @llvm.x86.avx512.sqrt.pd.512(<8 x double>) nounwind readnone
 141
 142 define <16 x float> @test_sqrt_ps_512(<16 x float> %a0) {
 143   ; CHECK: vsqrtps
 144   %res = call <16 x float> @llvm.x86.avx512.sqrt.ps.512(<16 x float> %a0) ; <<16 x float>> [#uses=1]
 145   ret <16 x float> %res
 146 }
 147 declare <16 x float> @llvm.x86.avx512.sqrt.ps.512(<16 x float>) nounwind readnone
 148
 149 define <4 x float> @test_sqrt_ss(<4 x float> %a0, <4 x float> %a1) {
 150   ; CHECK: vsqrtss {{.*}}encoding: [0x62
 151   %res = call <4 x float> @llvm.x86.avx512.sqrt.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 152   ret <4 x float> %res
 153 }
 154 declare <4 x float> @llvm.x86.avx512.sqrt.ss(<4 x float>, <4 x float>) nounwind readnone
 155
 156 define <2 x double> @test_sqrt_sd(<2 x double> %a0, <2 x double> %a1) {
 157   ; CHECK: vsqrtsd {{.*}}encoding: [0x62
 158   %res = call <2 x double> @llvm.x86.avx512.sqrt.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 159   ret <2 x double> %res
 160 }
 161 declare <2 x double> @llvm.x86.avx512.sqrt.sd(<2 x double>, <2 x double>) nounwind readnone
 162
 163 define i64 @test_x86_sse2_cvtsd2si64(<2 x double> %a0) {
 164   ; CHECK: vcvtsd2si {{.*}}encoding: [0x62
 165   %res = call i64 @llvm.x86.sse2.cvtsd2si64(<2 x double> %a0) ; <i64> [#uses=1]
 166   ret i64 %res
 167 }
 168 declare i64 @llvm.x86.sse2.cvtsd2si64(<2 x double>) nounwind readnone
 169
 170 define <2 x double> @test_x86_sse2_cvtsi642sd(<2 x double> %a0, i64 %a1) {
 171   ; CHECK: vcvtsi2sdq {{.*}}encoding: [0x62
 172   %res = call <2 x double> @llvm.x86.sse2.cvtsi642sd(<2 x double> %a0, i64 %a1) ; <<2 x double>> [#uses=1]
 173   ret <2 x double> %res
 174 }
 175 declare <2 x double> @llvm.x86.sse2.cvtsi642sd(<2 x double>, i64) nounwind readnone
 176
 177 define <2 x double> @test_x86_avx512_cvtusi642sd(<2 x double> %a0, i64 %a1) {
 178   ; CHECK: vcvtusi2sdq {{.*}}encoding: [0x62
 179   %res = call <2 x double> @llvm.x86.avx512.cvtusi642sd(<2 x double> %a0, i64 %a1) ; <<2 x double>> [#uses=1]
 180   ret <2 x double> %res
 181 }
 182 declare <2 x double> @llvm.x86.avx512.cvtusi642sd(<2 x double>, i64) nounwind readnone
 183
 184 define i64 @test_x86_sse2_cvttsd2si64(<2 x double> %a0) {
 185   ; CHECK: vcvttsd2si {{.*}}encoding: [0x62
 186   %res = call i64 @llvm.x86.sse2.cvttsd2si64(<2 x double> %a0) ; <i64> [#uses=1]
 187   ret i64 %res
 188 }
 189 declare i64 @llvm.x86.sse2.cvttsd2si64(<2 x double>) nounwind readnone
 190
 191
 192 define i64 @test_x86_sse_cvtss2si64(<4 x float> %a0) {
 193   ; CHECK: vcvtss2si {{.*}}encoding: [0x62
 194   %res = call i64 @llvm.x86.sse.cvtss2si64(<4 x float> %a0) ; <i64> [#uses=1]
 195   ret i64 %res
 196 }
 197 declare i64 @llvm.x86.sse.cvtss2si64(<4 x float>) nounwind readnone
 198
 199
 200 define <4 x float> @test_x86_sse_cvtsi642ss(<4 x float> %a0, i64 %a1) {
 201   ; CHECK: vcvtsi2ssq {{.*}}encoding: [0x62
 202   %res = call <4 x float> @llvm.x86.sse.cvtsi642ss(<4 x float> %a0, i64 %a1) ; <<4 x float>> [#uses=1]
 203   ret <4 x float> %res
 204 }
 205 declare <4 x float> @llvm.x86.sse.cvtsi642ss(<4 x float>, i64) nounwind readnone
 206
 207
 208 define i64 @test_x86_sse_cvttss2si64(<4 x float> %a0) {
 209   ; CHECK: vcvttss2si {{.*}}encoding: [0x62
 210   %res = call i64 @llvm.x86.sse.cvttss2si64(<4 x float> %a0) ; <i64> [#uses=1]
 211   ret i64 %res
 212 }
 213 declare i64 @llvm.x86.sse.cvttss2si64(<4 x float>) nounwind readnone
 214
 215 define i64 @test_x86_avx512_cvtsd2usi64(<2 x double> %a0) {
 216   ; CHECK: vcvtsd2usi {{.*}}encoding: [0x62
 217   %res = call i64 @llvm.x86.avx512.cvtsd2usi64(<2 x double> %a0) ; <i64> [#uses=1]
 218   ret i64 %res
 219 }
 220 declare i64 @llvm.x86.avx512.cvtsd2usi64(<2 x double>) nounwind readnone
 221
 222 define <16 x float> @test_x86_vcvtph2ps_512(<16 x i16> %a0) {
 223   ; CHECK: vcvtph2ps
 224   %res = call <16 x float> @llvm.x86.avx512.vcvtph2ps.512(<16 x i16> %a0)
 225   ret <16 x float> %res
 226 }
 227 declare <16 x float> @llvm.x86.avx512.vcvtph2ps.512(<16 x i16>) nounwind readonly
 228
 229
 230 define <16 x i16> @test_x86_vcvtps2ph_256(<16 x float> %a0) {
 231   ; CHECK: vcvtps2ph
 232   %res = call <16 x i16> @llvm.x86.avx512.vcvtps2ph.512(<16 x float> %a0, i32 0)
 233   ret <16 x i16> %res
 234 }
 235 declare <16 x i16> @llvm.x86.avx512.vcvtps2ph.512(<16 x float>, i32) nounwind readonly
 236
 237 define <16 x float> @test_x86_vbroadcast_ss_512(i8* %a0) {
 238   ; CHECK: vbroadcastss
 239   %res = call <16 x float> @llvm.x86.avx512.vbroadcast.ss.512(i8* %a0) ; <<16 x float>> [#uses=1]
 240   ret <16 x float> %res
 241 }
 242 declare <16 x float> @llvm.x86.avx512.vbroadcast.ss.512(i8*) nounwind readonly
 243
 244 define <8 x double> @test_x86_vbroadcast_sd_512(i8* %a0) {
 245   ; CHECK: vbroadcastsd
 246   %res = call <8 x double> @llvm.x86.avx512.vbroadcast.sd.512(i8* %a0) ; <<8 x double>> [#uses=1]
 247   ret <8 x double> %res
 248 }
 249 declare <8 x double> @llvm.x86.avx512.vbroadcast.sd.512(i8*) nounwind readonly
 250
 251 define <16 x float> @test_x86_vbroadcast_ss_ps_512(<4 x float> %a0) {
 252   ; CHECK: vbroadcastss
 253   %res = call <16 x float> @llvm.x86.avx512.vbroadcast.ss.ps.512(<4 x float> %a0) ; <<16 x float>> [#uses=1]
 254   ret <16 x float> %res
 255 }
 256 declare <16 x float> @llvm.x86.avx512.vbroadcast.ss.ps.512(<4 x float>) nounwind readonly
 257
 258 define <8 x double> @test_x86_vbroadcast_sd_pd_512(<2 x double> %a0) {
 259   ; CHECK: vbroadcastsd
 260   %res = call <8 x double> @llvm.x86.avx512.vbroadcast.sd.pd.512(<2 x double> %a0) ; <<8 x double>> [#uses=1]
 261   ret <8 x double> %res
 262 }
 263 declare <8 x double> @llvm.x86.avx512.vbroadcast.sd.pd.512(<2 x double>) nounwind readonly
 264
 265 define <16 x i32> @test_x86_pbroadcastd_512(<4 x i32>  %a0) {
 266   ; CHECK: vpbroadcastd
 267   %res = call <16 x i32> @llvm.x86.avx512.pbroadcastd.512(<4 x i32> %a0) ; <<16 x i32>> [#uses=1]
 268   ret <16 x i32> %res
 269 }
 270 declare <16 x i32> @llvm.x86.avx512.pbroadcastd.512(<4 x i32>) nounwind readonly
 271
 272 define <16 x i32> @test_x86_pbroadcastd_i32_512(i32  %a0) {
 273   ; CHECK: vpbroadcastd
 274   %res = call <16 x i32> @llvm.x86.avx512.pbroadcastd.i32.512(i32 %a0) ; <<16 x i32>> [#uses=1]
 275   ret <16 x i32> %res
 276 }
 277 declare <16 x i32> @llvm.x86.avx512.pbroadcastd.i32.512(i32) nounwind readonly
 278
 279 define <8 x i64> @test_x86_pbroadcastq_512(<2 x i64> %a0) {
 280   ; CHECK: vpbroadcastq
 281   %res = call <8 x i64> @llvm.x86.avx512.pbroadcastq.512(<2 x i64> %a0) ; <<8 x i64>> [#uses=1]
 282   ret <8 x i64> %res
 283 }
 284 declare <8 x i64> @llvm.x86.avx512.pbroadcastq.512(<2 x i64>) nounwind readonly
 285
 286 define <8 x i64> @test_x86_pbroadcastq_i64_512(i64 %a0) {
 287   ; CHECK: vpbroadcastq
 288   %res = call <8 x i64> @llvm.x86.avx512.pbroadcastq.i64.512(i64 %a0) ; <<8 x i64>> [#uses=1]
 289   ret <8 x i64> %res
 290 }
 291 declare <8 x i64> @llvm.x86.avx512.pbroadcastq.i64.512(i64) nounwind readonly
 292
 293 define <16 x i32> @test_conflict_d(<16 x i32> %a) {
 294   ; CHECK: movw $-1, %ax
 295   ; CHECK: vpxor
 296   ; CHECK: vpconflictd
 297   %res = call <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32> %a, <16 x i32> zeroinitializer, i16 -1)
 298   ret <16 x i32> %res
 299 }
 300
 301 declare <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32>, <16 x i32>, i16) nounwind readonly
 302
 303 define <8 x i64> @test_conflict_q(<8 x i64> %a) {
 304   ; CHECK: movb $-1, %al
 305   ; CHECK: vpxor
 306   ; CHECK: vpconflictq
 307   %res = call <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64> %a, <8 x i64> zeroinitializer, i8 -1)
 308   ret <8 x i64> %res
 309 }
 310
 311 declare <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64>, <8 x i64>, i8) nounwind readonly
 312
 313
 314 define <16 x i32> @test_maskz_conflict_d(<16 x i32> %a, i16 %mask) {
 315   ; CHECK: vpconflictd
 316   %res = call <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32> %a, <16 x i32> zeroinitializer, i16 %mask)
 317   ret <16 x i32> %res
 318 }
 319
 320 define <8 x i64> @test_mask_conflict_q(<8 x i64> %a, <8 x i64> %b, i8 %mask) {
 321   ; CHECK: vpconflictq
 322   %res = call <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64> %a, <8 x i64> %b, i8 %mask)
 323   ret <8 x i64> %res
 324 }
 325
 326 define <16 x float> @test_x86_mask_blend_ps_512(i16 %a0, <16 x float> %a1, <16 x float> %a2) {
 327   ; CHECK: vblendmps
 328   %res = call <16 x float> @llvm.x86.avx512.mask.blend.ps.512(<16 x float> %a1, <16 x float> %a2, i16 %a0) ; <<16 x float>> [#uses=1]
 329   ret <16 x float> %res
 330 }
 331
 332 declare <16 x float> @llvm.x86.avx512.mask.blend.ps.512(<16 x float>, <16 x float>, i16) nounwind readonly
 333
 334 define <8 x double> @test_x86_mask_blend_pd_512(i8 %a0, <8 x double> %a1, <8 x double> %a2) {
 335   ; CHECK: vblendmpd
 336   %res = call <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x double> %a1, <8 x double> %a2, i8 %a0) ; <<8 x double>> [#uses=1]
 337   ret <8 x double> %res
 338 }
 339
 340 define <8 x double> @test_x86_mask_blend_pd_512_memop(<8 x double> %a, <8 x double>* %ptr, i8 %mask) {
 341   ; CHECK-LABEL: test_x86_mask_blend_pd_512_memop
 342   ; CHECK: vblendmpd (%
 343   %b = load <8 x double>* %ptr
 344   %res = call <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x double> %a, <8 x double> %b, i8 %mask) ; <<8 x double>> [#uses=1]
 345   ret <8 x double> %res
 346 }
 347 declare <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x double>, <8 x double>, i8) nounwind readonly
 348
 349 define <16 x i32> @test_x86_mask_blend_d_512(i16 %a0, <16 x i32> %a1, <16 x i32> %a2) {
 350   ; CHECK: vpblendmd
 351   %res = call <16 x i32> @llvm.x86.avx512.mask.blend.d.512(<16 x i32> %a1, <16 x i32> %a2, i16 %a0) ; <<16 x i32>> [#uses=1]
 352   ret <16 x i32> %res
 353 }
 354 declare <16 x i32> @llvm.x86.avx512.mask.blend.d.512(<16 x i32>, <16 x i32>, i16) nounwind readonly
 355
 356 define <8 x i64> @test_x86_mask_blend_q_512(i8 %a0, <8 x i64> %a1, <8 x i64> %a2) {
 357   ; CHECK: vpblendmq
 358   %res = call <8 x i64> @llvm.x86.avx512.mask.blend.q.512(<8 x i64> %a1, <8 x i64> %a2, i8 %a0) ; <<8 x i64>> [#uses=1]
 359   ret <8 x i64> %res
 360 }
 361 declare <8 x i64> @llvm.x86.avx512.mask.blend.q.512(<8 x i64>, <8 x i64>, i8) nounwind readonly
 362
 363  define <8 x i32> @test_cvtpd2udq(<8 x double> %a) {
 364  ;CHECK: vcvtpd2udq {ru-sae}{{.*}}encoding: [0x62,0xf1,0xfc,0x58,0x79,0xc0]
 365   %res = call <8 x i32> @llvm.x86.avx512.mask.cvtpd2udq.512(<8 x double> %a, <8 x i32>zeroinitializer, i8 -1, i32 2)
 366   ret <8 x i32>%res
 367  }
 368  declare <8 x i32> @llvm.x86.avx512.mask.cvtpd2udq.512(<8 x double>, <8 x i32>, i8, i32)
 369
 370  define <16 x i32> @test_cvtps2udq(<16 x float> %a) {
 371  ;CHECK: vcvtps2udq {rd-sae}{{.*}}encoding: [0x62,0xf1,0x7c,0x38,0x79,0xc0]
 372   %res = call <16 x i32> @llvm.x86.avx512.mask.cvtps2udq.512(<16 x float> %a, <16 x i32>zeroinitializer, i16 -1, i32 1)
 373   ret <16 x i32>%res
 374  }
 375  declare <16 x i32> @llvm.x86.avx512.mask.cvtps2udq.512(<16 x float>, <16 x i32>, i16, i32)
 376
 377  define i16 @test_cmpps(<16 x float> %a, <16 x float> %b) {
 378  ;CHECK: vcmpleps {sae}{{.*}}encoding: [0x62,0xf1,0x7c,0x18,0xc2,0xc1,0x02]
 379    %res = call i16 @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> %a, <16 x float> %b, i32 2, i16 -1, i32 8)
 380    ret i16 %res
 381  }
 382  declare i16 @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> , <16 x float> , i32, i16, i32)
 383
 384  define i8 @test_cmppd(<8 x double> %a, <8 x double> %b) {
 385  ;CHECK: vcmpneqpd %zmm{{.*}}encoding: [0x62,0xf1,0xfd,0x48,0xc2,0xc1,0x04]
 386    %res = call i8 @llvm.x86.avx512.mask.cmp.pd.512(<8 x double> %a, <8 x double> %b, i32 4, i8 -1, i32 4)
 387    ret i8 %res
 388  }
 389  declare i8 @llvm.x86.avx512.mask.cmp.pd.512(<8 x double> , <8 x double> , i32, i8, i32)
 390
 391  ; cvt intrinsics
 392  define <16 x float> @test_cvtdq2ps(<16 x i32> %a) {
 393  ;CHECK: vcvtdq2ps {rd-sae}{{.*}}encoding: [0x62,0xf1,0x7c,0x38,0x5b,0xc0]
 394   %res = call <16 x float> @llvm.x86.avx512.mask.cvtdq2ps.512(<16 x i32> %a, <16 x float>zeroinitializer, i16 -1, i32 1)
 395   ret <16 x float>%res
 396  }
 397  declare <16 x float> @llvm.x86.avx512.mask.cvtdq2ps.512(<16 x i32>, <16 x float>, i16, i32)
 398
 399  define <16 x float> @test_cvtudq2ps(<16 x i32> %a) {
 400  ;CHECK: vcvtudq2ps {rd-sae}{{.*}}encoding: [0x62,0xf1,0x7f,0x38,0x7a,0xc0]
 401   %res = call <16 x float> @llvm.x86.avx512.mask.cvtudq2ps.512(<16 x i32> %a, <16 x float>zeroinitializer, i16 -1, i32 1)
 402   ret <16 x float>%res
 403  }
 404  declare <16 x float> @llvm.x86.avx512.mask.cvtudq2ps.512(<16 x i32>, <16 x float>, i16, i32)
 405
 406  define <8 x double> @test_cvtdq2pd(<8 x i32> %a) {
 407  ;CHECK: vcvtdq2pd {{.*}}encoding: [0x62,0xf1,0x7e,0x48,0xe6,0xc0]
 408   %res = call <8 x double> @llvm.x86.avx512.mask.cvtdq2pd.512(<8 x i32> %a, <8 x double>zeroinitializer, i8 -1)
 409   ret <8 x double>%res
 410  }
 411  declare <8 x double> @llvm.x86.avx512.mask.cvtdq2pd.512(<8 x i32>, <8 x double>, i8)
 412
 413  define <8 x double> @test_cvtudq2pd(<8 x i32> %a) {
 414  ;CHECK: vcvtudq2pd {{.*}}encoding: [0x62,0xf1,0x7e,0x48,0x7a,0xc0]
 415   %res = call <8 x double> @llvm.x86.avx512.mask.cvtudq2pd.512(<8 x i32> %a, <8 x double>zeroinitializer, i8 -1)
 416   ret <8 x double>%res
 417  }
 418  declare <8 x double> @llvm.x86.avx512.mask.cvtudq2pd.512(<8 x i32>, <8 x double>, i8)
 419
 420  ; fp min - max
 421 define <16 x float> @test_vmaxps(<16 x float> %a0, <16 x float> %a1) {
 422   ; CHECK: vmaxps
 423   %res = call <16 x float> @llvm.x86.avx512.mask.max.ps.512(<16 x float> %a0, <16 x float> %a1,
 424                     <16 x float>zeroinitializer, i16 -1, i32 4)
 425   ret <16 x float> %res
 426 }
 427 declare <16 x float> @llvm.x86.avx512.mask.max.ps.512(<16 x float>, <16 x float>,
 428                     <16 x float>, i16, i32)
 429
 430 define <8 x double> @test_vmaxpd(<8 x double> %a0, <8 x double> %a1) {
 431   ; CHECK: vmaxpd
 432   %res = call <8 x double> @llvm.x86.avx512.mask.max.pd.512(<8 x double> %a0, <8 x double> %a1,
 433                     <8 x double>zeroinitializer, i8 -1, i32 4)
 434   ret <8 x double> %res
 435 }
 436 declare <8 x double> @llvm.x86.avx512.mask.max.pd.512(<8 x double>, <8 x double>,
 437                     <8 x double>, i8, i32)
 438
 439 define <16 x float> @test_vminps(<16 x float> %a0, <16 x float> %a1) {
 440   ; CHECK: vminps
 441   %res = call <16 x float> @llvm.x86.avx512.mask.min.ps.512(<16 x float> %a0, <16 x float> %a1,
 442                     <16 x float>zeroinitializer, i16 -1, i32 4)
 443   ret <16 x float> %res
 444 }
 445 declare <16 x float> @llvm.x86.avx512.mask.min.ps.512(<16 x float>, <16 x float>,
 446                     <16 x float>, i16, i32)
 447
 448 define <8 x double> @test_vminpd(<8 x double> %a0, <8 x double> %a1) {
 449   ; CHECK: vminpd
 450   %res = call <8 x double> @llvm.x86.avx512.mask.min.pd.512(<8 x double> %a0, <8 x double> %a1,
 451                     <8 x double>zeroinitializer, i8 -1, i32 4)
 452   ret <8 x double> %res
 453 }
 454 declare <8 x double> @llvm.x86.avx512.mask.min.pd.512(<8 x double>, <8 x double>,
 455                     <8 x double>, i8, i32)
 456
 457  define <8 x float> @test_cvtpd2ps(<8 x double> %a) {
 458  ;CHECK: vcvtpd2ps {rd-sae}{{.*}}encoding: [0x62,0xf1,0xfd,0x38,0x5a,0xc0]
 459   %res = call <8 x float> @llvm.x86.avx512.mask.cvtpd2ps.512(<8 x double> %a, <8 x float>zeroinitializer, i8 -1, i32 1)
 460   ret <8 x float>%res
 461  }
 462  declare <8 x float> @llvm.x86.avx512.mask.cvtpd2ps.512(<8 x double>, <8 x float>, i8, i32)
 463
 464  define <16 x i32> @test_pabsd(<16 x i32> %a) {
 465  ;CHECK: vpabsd {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x1e,0xc0]
 466  %res = call <16 x i32> @llvm.x86.avx512.mask.pabs.d.512(<16 x i32> %a, <16 x i32>zeroinitializer, i16 -1)
 467  ret < 16 x i32> %res
 468  }
 469  declare <16 x i32> @llvm.x86.avx512.mask.pabs.d.512(<16 x i32>, <16 x i32>, i16)
 470
 471  define <8 x i64> @test_pabsq(<8 x i64> %a) {
 472  ;CHECK: vpabsq {{.*}}encoding: [0x62,0xf2,0xfd,0x48,0x1f,0xc0]
 473  %res = call <8 x i64> @llvm.x86.avx512.mask.pabs.q.512(<8 x i64> %a, <8 x i64>zeroinitializer, i8 -1)
 474  ret <8 x i64> %res
 475  }
 476  declare <8 x i64> @llvm.x86.avx512.mask.pabs.q.512(<8 x i64>, <8 x i64>, i8)
 477
 478 define <8 x i64> @test_vpmaxq(<8 x i64> %a0, <8 x i64> %a1) {
 479   ; CHECK: vpmaxsq {{.*}}encoding: [0x62,0xf2,0xfd,0x48,0x3d,0xc1]
 480   %res = call <8 x i64> @llvm.x86.avx512.mask.pmaxs.q.512(<8 x i64> %a0, <8 x i64> %a1,
 481                     <8 x i64>zeroinitializer, i8 -1)
 482   ret <8 x i64> %res
 483 }
 484 declare <8 x i64> @llvm.x86.avx512.mask.pmaxs.q.512(<8 x i64>, <8 x i64>, <8 x i64>, i8)
 485
 486 define <16 x i32> @test_vpminud(<16 x i32> %a0, <16 x i32> %a1) {
 487   ; CHECK: vpminud {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x3b,0xc1]
 488   %res = call <16 x i32> @llvm.x86.avx512.mask.pminu.d.512(<16 x i32> %a0, <16 x i32> %a1,
 489                     <16 x i32>zeroinitializer, i16 -1)
 490   ret <16 x i32> %res
 491 }
 492 declare <16 x i32> @llvm.x86.avx512.mask.pminu.d.512(<16 x i32>, <16 x i32>, <16 x i32>, i16)
 493
 494 define <16 x i32> @test_vpmaxsd(<16 x i32> %a0, <16 x i32> %a1) {
 495   ; CHECK: vpmaxsd {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x3d,0xc1]
 496   %res = call <16 x i32> @llvm.x86.avx512.mask.pmaxs.d.512(<16 x i32> %a0, <16 x i32> %a1,
 497                     <16 x i32>zeroinitializer, i16 -1)
 498   ret <16 x i32> %res
 499 }
 500 declare <16 x i32> @llvm.x86.avx512.mask.pmaxs.d.512(<16 x i32>, <16 x i32>, <16 x i32>, i16)
 501
 502 define <8 x i64> @test_vpmuludq(<16 x i32> %a0, <16 x i32> %a1) {
 503   ; CHECK: vpmuludq {{.*}}encoding: [0x62,0xf1,0xfd,0x48,0xf4,0xc1]
 504   %res = call <8 x i64> @llvm.x86.avx512.mask.pmulu.dq.512(<16 x i32> %a0, <16 x i32> %a1,
 505                     <8 x i64>zeroinitializer, i8 -1)
 506   ret <8 x i64> %res
 507 }
 508 declare <8 x i64> @llvm.x86.avx512.mask.pmulu.dq.512(<16 x i32>, <16 x i32>, <8 x i64>, i8)