test/CodeGen/X86/avx2-conversions.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=core-avx2 -mattr=+avx2 | FileCheck %s
   3
   4 define <4 x i32> @trunc4(<4 x i64> %A) nounwind {
   5 ; CHECK-LABEL: trunc4:
   6 ; CHECK:       ## BB#0:
   7 ; CHECK-NEXT:    vmovdqa {{.*#+}} ymm1 = <0,2,4,6,u,u,u,u>
   8 ; CHECK-NEXT:    vpermd %ymm0, %ymm1, %ymm0
   9 ; CHECK-NEXT:    vzeroupper
  10 ; CHECK-NEXT:    retq
  11   %B = trunc <4 x i64> %A to <4 x i32>
  12   ret <4 x i32>%B
  13 }
  14
  15 define <8 x i16> @trunc8(<8 x i32> %A) nounwind {
  16 ; CHECK-LABEL: trunc8:
  17 ; CHECK:       ## BB#0:
  18 ; CHECK-NEXT:    vpshufb {{.*#+}} ymm0 = ymm0[0,1,4,5,8,9,12,13],zero,zero,zero,zero,zero,zero,zero,zero,ymm0[16,17,20,21,24,25,28,29],zero,zero,zero,zero,zero,zero,zero,zero
  19 ; CHECK-NEXT:    vpermq {{.*#+}} ymm0 = ymm0[0,2,2,3]
  20 ; CHECK-NEXT:    vzeroupper
  21 ; CHECK-NEXT:    retq
  22   %B = trunc <8 x i32> %A to <8 x i16>
  23   ret <8 x i16>%B
  24 }
  25
  26 define <4 x i64> @sext4(<4 x i32> %A) nounwind {
  27 ; CHECK-LABEL: sext4:
  28 ; CHECK:       ## BB#0:
  29 ; CHECK-NEXT:    vpmovsxdq %xmm0, %ymm0
  30 ; CHECK-NEXT:    retq
  31   %B = sext <4 x i32> %A to <4 x i64>
  32   ret <4 x i64>%B
  33 }
  34
  35 define <8 x i32> @sext8(<8 x i16> %A) nounwind {
  36 ; CHECK-LABEL: sext8:
  37 ; CHECK:       ## BB#0:
  38 ; CHECK-NEXT:    vpmovsxwd %xmm0, %ymm0
  39 ; CHECK-NEXT:    retq
  40   %B = sext <8 x i16> %A to <8 x i32>
  41   ret <8 x i32>%B
  42 }
  43
  44 define <4 x i64> @zext4(<4 x i32> %A) nounwind {
  45 ; CHECK-LABEL: zext4:
  46 ; CHECK:       ## BB#0:
  47 ; CHECK-NEXT:    vpmovzxdq {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero
  48 ; CHECK-NEXT:    retq
  49   %B = zext <4 x i32> %A to <4 x i64>
  50   ret <4 x i64>%B
  51 }
  52
  53 define <8 x i32> @zext8(<8 x i16> %A) nounwind {
  54 ; CHECK-LABEL: zext8:
  55 ; CHECK:       ## BB#0:
  56 ; CHECK-NEXT:    vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
  57 ; CHECK-NEXT:    retq
  58   %B = zext <8 x i16> %A to <8 x i32>
  59   ret <8 x i32>%B
  60 }
  61
  62 define <8 x i32> @zext_8i8_8i32(<8 x i8> %A) nounwind {
  63 ; CHECK-LABEL: zext_8i8_8i32:
  64 ; CHECK:       ## BB#0:
  65 ; CHECK-NEXT:    vpand {{.*}}(%rip), %xmm0, %xmm0
  66 ; CHECK-NEXT:    vpmovzxwd {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero
  67 ; CHECK-NEXT:    retq
  68   %B = zext <8 x i8> %A to <8 x i32>
  69   ret <8 x i32>%B
  70 }
  71
  72 define <16 x i16> @zext_16i8_16i16(<16 x i8> %z) {
  73 ; CHECK-LABEL: zext_16i8_16i16:
  74 ; CHECK:       ## BB#0:
  75 ; CHECK-NEXT:    vpmovzxbw {{.*#+}} ymm0 = xmm0[0],zero,xmm0[1],zero,xmm0[2],zero,xmm0[3],zero,xmm0[4],zero,xmm0[5],zero,xmm0[6],zero,xmm0[7],zero,xmm0[8],zero,xmm0[9],zero,xmm0[10],zero,xmm0[11],zero,xmm0[12],zero,xmm0[13],zero,xmm0[14],zero,xmm0[15],zero
  76 ; CHECK-NEXT:    retq
  77   %t = zext <16 x i8> %z to <16 x i16>
  78   ret <16 x i16> %t
  79 }
  80
  81 define <16 x i16> @sext_16i8_16i16(<16 x i8> %z) {
  82 ; CHECK-LABEL: sext_16i8_16i16:
  83 ; CHECK:       ## BB#0:
  84 ; CHECK-NEXT:    vpmovsxbw %xmm0, %ymm0
  85 ; CHECK-NEXT:    retq
  86   %t = sext <16 x i8> %z to <16 x i16>
  87   ret <16 x i16> %t
  88 }
  89
  90 define <16 x i8> @trunc_16i16_16i8(<16 x i16> %z) {
  91 ; CHECK-LABEL: trunc_16i16_16i8:
  92 ; CHECK:       ## BB#0:
  93 ; CHECK-NEXT:    vextracti128 $1, %ymm0, %xmm1
  94 ; CHECK-NEXT:    vmovdqa {{.*#+}} xmm2 = <0,2,4,6,8,10,12,14,u,u,u,u,u,u,u,u>
  95 ; CHECK-NEXT:    vpshufb %xmm2, %xmm1, %xmm1
  96 ; CHECK-NEXT:    vpshufb %xmm2, %xmm0, %xmm0
  97 ; CHECK-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
  98 ; CHECK-NEXT:    vzeroupper
  99 ; CHECK-NEXT:    retq
 100   %t = trunc <16 x i16> %z to <16 x i8>
 101   ret <16 x i8> %t
 102 }
 103
 104 define <4 x i64> @load_sext_test1(<4 x i32> *%ptr) {
 105 ; CHECK-LABEL: load_sext_test1:
 106 ; CHECK:       ## BB#0:
 107 ; CHECK-NEXT:    vpmovsxdq (%rdi), %ymm0
 108 ; CHECK-NEXT:    retq
 109  %X = load <4 x i32>, <4 x i32>* %ptr
 110  %Y = sext <4 x i32> %X to <4 x i64>
 111  ret <4 x i64>%Y
 112 }
 113
 114 define <4 x i64> @load_sext_test2(<4 x i8> *%ptr) {
 115 ; CHECK-LABEL: load_sext_test2:
 116 ; CHECK:       ## BB#0:
 117 ; CHECK-NEXT:    vpmovsxbq (%rdi), %ymm0
 118 ; CHECK-NEXT:    retq
 119  %X = load <4 x i8>, <4 x i8>* %ptr
 120  %Y = sext <4 x i8> %X to <4 x i64>
 121  ret <4 x i64>%Y
 122 }
 123
 124 define <4 x i64> @load_sext_test3(<4 x i16> *%ptr) {
 125 ; CHECK-LABEL: load_sext_test3:
 126 ; CHECK:       ## BB#0:
 127 ; CHECK-NEXT:    vpmovsxwq (%rdi), %ymm0
 128 ; CHECK-NEXT:    retq
 129  %X = load <4 x i16>, <4 x i16>* %ptr
 130  %Y = sext <4 x i16> %X to <4 x i64>
 131  ret <4 x i64>%Y
 132 }
 133
 134 define <8 x i32> @load_sext_test4(<8 x i16> *%ptr) {
 135 ; CHECK-LABEL: load_sext_test4:
 136 ; CHECK:       ## BB#0:
 137 ; CHECK-NEXT:    vpmovsxwd (%rdi), %ymm0
 138 ; CHECK-NEXT:    retq
 139  %X = load <8 x i16>, <8 x i16>* %ptr
 140  %Y = sext <8 x i16> %X to <8 x i32>
 141  ret <8 x i32>%Y
 142 }
 143
 144 define <8 x i32> @load_sext_test5(<8 x i8> *%ptr) {
 145 ; CHECK-LABEL: load_sext_test5:
 146 ; CHECK:       ## BB#0:
 147 ; CHECK-NEXT:    vpmovsxbd (%rdi), %ymm0
 148 ; CHECK-NEXT:    retq
 149  %X = load <8 x i8>, <8 x i8>* %ptr
 150  %Y = sext <8 x i8> %X to <8 x i32>
 151  ret <8 x i32>%Y
 152 }