Add hexagonv55 and hexagonv60 as recognized CPUs, make v60 the default
[oota-llvm.git] / test / CodeGen / Hexagon / i8_VarArg.ll
1 ; RUN: llc -march=hexagon -mcpu=hexagonv4 < %s | FileCheck %s
2 ; CHECK: call __hexagon_{{[A-Z_a-z0-9]+}}
3
4 @a_str = internal constant [8 x i8] c"a = %f\0A\00"
5 @b_str = internal constant [8 x i8] c"b = %f\0A\00"
6 @add_str = internal constant [12 x i8] c"a + b = %f\0A\00"
7 @sub_str = internal constant [12 x i8] c"a - b = %f\0A\00"
8 @mul_str = internal constant [12 x i8] c"a * b = %f\0A\00"
9 @div_str = internal constant [12 x i8] c"b / a = %f\0A\00"
10 @rem_str = internal constant [13 x i8] c"b %% a = %f\0A\00"
11 @lt_str = internal constant [12 x i8] c"a < b = %d\0A\00"
12 @le_str = internal constant [13 x i8] c"a <= b = %d\0A\00"
13 @gt_str = internal constant [12 x i8] c"a > b = %d\0A\00"
14 @ge_str = internal constant [13 x i8] c"a >= b = %d\0A\00"
15 @eq_str = internal constant [13 x i8] c"a == b = %d\0A\00"
16 @ne_str = internal constant [13 x i8] c"a != b = %d\0A\00"
17 @A = global double 2.000000e+00
18 @B = global double 5.000000e+00
19
20 declare i32 @printf(i8*, ...)
21
22 define i32 @main() {
23         %a = load double, double* @A
24         %b = load double, double* @B
25         %lt_r = fcmp olt double %a, %b
26         %le_r = fcmp ole double %a, %b
27         %gt_r = fcmp ogt double %a, %b
28         %ge_r = fcmp oge double %a, %b
29         %eq_r = fcmp oeq double %a, %b
30         %ne_r = fcmp une double %a, %b
31         %val1 = zext i1 %lt_r to i8
32         %lt_s = getelementptr [12 x i8], [12 x i8]* @lt_str, i64 0, i64 0
33         %le_s = getelementptr [13 x i8], [13 x i8]* @le_str, i64 0, i64 0
34         %gt_s = getelementptr [12 x i8], [12 x i8]* @gt_str, i64 0, i64 0
35         %ge_s = getelementptr [13 x i8], [13 x i8]* @ge_str, i64 0, i64 0
36         %eq_s = getelementptr [13 x i8], [13 x i8]* @eq_str, i64 0, i64 0
37         %ne_s = getelementptr [13 x i8], [13 x i8]* @ne_str, i64 0, i64 0
38         call i32 (i8*, ...) @printf( i8* %lt_s, i8 %val1 )
39         ret i32 0
40 }